KR20230086182A - 전계발광 표시장치 및 그 제조 방법 - Google Patents

전계발광 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230086182A
KR20230086182A KR1020210174585A KR20210174585A KR20230086182A KR 20230086182 A KR20230086182 A KR 20230086182A KR 1020210174585 A KR1020210174585 A KR 1020210174585A KR 20210174585 A KR20210174585 A KR 20210174585A KR 20230086182 A KR20230086182 A KR 20230086182A
Authority
KR
South Korea
Prior art keywords
bank
auxiliary
layer
electrode
connection pattern
Prior art date
Application number
KR1020210174585A
Other languages
English (en)
Inventor
김강현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210174585A priority Critical patent/KR20230086182A/ko
Priority to US17/977,992 priority patent/US20230180531A1/en
Priority to JP2022187944A priority patent/JP7451657B2/ja
Priority to CN202211500211.2A priority patent/CN116249399A/zh
Publication of KR20230086182A publication Critical patent/KR20230086182A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 연결 패턴에 대응하는 상기 뱅크 상부의 보조 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 보조 뱅크 상부에 위치하고, 상기 연결 패턴과 접촉하는 제2 전극을 포함하고, 상기 보조 뱅크는 역경사진 측면을 가지며, 상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하고, 상기 전자보조층은 상기 연결 패턴을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 연결 패턴과 접촉한다.
이에 따라, 제2 전극의 저항을 낮출 수 있으며, 보조 뱅크에 의해 제2 전극과 연결 패턴을 직접 접촉시켜 제2 전극과 연결 패턴의 전기적 접촉 특성을 향상시킬 수 있다.

Description

전계발광 표시장치 및 그 제조 방법{Electroluminescent Display Device And Manufacturing Method Of The Same}
본 발명은 전계발광 표시장치에 관한 것으로, 특히, 대면적 및 고해상도를 갖는 전계발광 표시장치 및 그 제조 방법에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
전계발광 표시장치는 적, 녹, 청색 부화소로 구성된 다수의 화소를 포함하며, 적, 녹, 청색 부화소를 선택적으로 발광시켜 다양한 컬러 영상을 표시한다.
적, 녹, 청색 부화소는 각각 적, 녹, 청색 발광층을 포함하며, 일반적으로 각 발광층은 미세 금속 마스크(fine metal mask)를 이용하여 발광물질을 선택적으로 증착하는 진공 열 증착(vacuum thermal evaporation) 공정을 통해 형성된다.
그러나, 이러한 증착 공정은 마스크 구비 등에 의해 제조 비용을 증가시키며, 마스크의 제작 편차와, 처짐, 쉐도우 효과(shadow effect) 등에 의해 대면적 및 고해상도 표시장치에 적용하기 어려운 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 대면적 및 고해상도를 갖는 전계발광 표시장치 및 그 제조 방법을 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 연결 패턴에 대응하는 상기 뱅크 상부의 보조 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 보조 뱅크 상부에 위치하고, 상기 연결 패턴과 접촉하는 제2 전극을 포함하고, 상기 보조 뱅크는 역경사진 측면을 가지며, 상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하고, 상기 전자보조층은 상기 연결 패턴을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 연결 패턴과 접촉한다.
상기 제2 전극은 상기 보조 뱅크의 측면과 접촉한다.
상기 보조 뱅크의 측면은 상기 기판에 대해 120도보다 크고 150도보다 작은 역경사각을 가진다.
상기 보조 뱅크는 1.5 ㎛보다 크고 2.0 ㎛보다 작은 두께를 가진다.
상기 뱅크는 상기 연결 패턴을 노출하는 컨택홀을 가지며, 상기 컨택홀과 상기 보조 뱅크 사이에서 상기 뱅크의 상면은 노출된다.
상기 제2 전극은 상기 컨택홀과 상기 보조 뱅크 사이에서 노출된 상기 뱅크의 상면과 접촉한다.
상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고, 상기 전자보조층은 상기 뱅크와 상기 보조 뱅크 및 상기 연결 패턴 상부에 위치하며, 상기 보조 뱅크 상부의 상기 전자보조층은 상기 뱅크 상부의 전자보조층 및 상기 연결 패턴 상부의 전자보조층과 분리된다.
본 발명의 전계발광 표시장치는, 상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결된다.
상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함한다.
상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어진다.
일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어진다.
본 발명의 전계발광 표시장치의 제조 방법은, 기판 상부에 제1 전극과 연결 패턴을 형성하는 단계; 상기 제1 전극과 상기 연결 패턴 상부에 뱅크를 형성하는 단계; 상기 연결 패턴에 대응하는 상기 뱅크 상부에 보조 뱅크를 형성하는 단계; 상기 제1 전극 상부에 발광층을 형성하는 단계; 상기 발광층과 상기 뱅크 및 상기 보조 뱅크 상부에 상기 연결 패턴과 접촉하는 제2 전극을 형성하는 단계를 포함하며, 상기 보조 뱅크는 역경사진 측면을 가진다.
상기 발광층을 형성하는 단계는 정공보조층을 형성하는 단계와 발광물질층을 형성하는 단계 및 전자보조층을 형성하는 단계를 포함하며, 상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고, 상기 전자보조층은 상기 뱅크와 상기 보조 뱅크 및 상기 연결 패턴 상부에 위치하며, 상기 보조 뱅크 상부의 상기 전자보조층은 상기 뱅크 상부의 전자보조층 및 상기 연결 패턴 상부의 전자보조층과 분리된다.
본 발명의 전계발광 표시장치의 제조 방법은, 상기 전자보조층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에, 유기물 용제에 의해 상기 전자보조층을 부분적으로 제거하여 상기 연결 패턴을 노출하는 홀을 형성하는 단계를 더 포함하며, 상기 제2 전극은 상기 홀을 통해 상기 연결 패턴과 접촉한다.
본 발명에서는, 각 부화소의 발광층의 적어도 일부를 용액 공정에 의해 형성함으로써, 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
이때, 동일 색의 부화소 간의 발광층이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층의 두께를 균일하게 할 수 있다. 이에 따라, 얼룩(mura)을 방지하여 표시장치의 화질 저하를 막을 수 있다.
게다가, 연결 패턴을 통해 제2 전극을 보조 전극에 연결하여 제2 전극의 저항을 낮출 수 있다.
또한, 뱅크 상부에 역경사진 측면을 갖는 보조 뱅크를 형성함으로써, 제2 전극과 연결 패턴을 직접 접촉시켜 제2 전극과 연결 패턴 간의 전기적 접촉 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 4는 도 3의 A1 영역에 대한 확대 단면도이다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 과정을 개략적으로 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도이다.
도 7은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다.
본 발명의 실시예에 따른 전계발광 표시장치는 영상을 표시하기 위해 다수의 화소(pixel)를 포함하고, 각 화소는 적, 녹, 청색 부화소(sub pixels)를 포함하며, 각 부화소에 해당하는 화소영역은 도 1과 같은 구성을 가질 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 전계발광 표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다.
보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(Td)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 드레인 전극에 연결된다.
이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 화소영역(P)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 박막트랜지스터와 커패시터가 더 추가될 수도 있다.
즉, 전계발광 표시장치에서는, 데이터 신호가 구동 박막트랜지스터(Td)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(Td)가 턴-온 된 상태를 유지하는데, 이러한 데이터 신호의 장시간 인가에 의하여 구동 박막트랜지스터(Td)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(Td)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 전계발광 표시장치의 화소영역(P)은 동일한 데이터 신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 전계발광 표시장치의 화질이 저하된다.
따라서, 이러한 구동 박막트랜지스터(Td)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 화소영역(P)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.
본 발명의 실시예에 따른 전계발광 표시장치에서, 발광다이오드(De)는 제1 전극과 발광층 및 제2 전극을 포함한다. 제1 전극과 발광층 및 제2 전극은 기판 상에 순차적으로 형성될 수 있으며, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 기판과 제1 전극 사이에 형성될 수 있다. 이러한 본 발명의 실시예에 따른 전계발광 표시장치는 발광다이오드(De)의 발광층으로부터의 빛이 기판과 반대 방향, 즉, 제2 전극을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
그런데, 빛을 투과시키기 위해, 제2 전극은 금속 물질로 비교적 얇은 두께를 가지도록 형성되거나, 투명 도전 물질로 형성되어야 한다. 이에 따라, 제2 전극의 저항이 높아지게 되며, 이러한 저항에 의해 전압 강하가 발생하게 되어 휘도 불균일의 문제가 발생할 수 있다.
따라서, 본 발명은 제2 전극의 저항을 낮추기 위해, 제2 전극을 보조 전극과 전기적으로 연결한다. 이때, 제2 전극과 보조 전극은 연결 패턴을 통해 전기적으로 연결되는데, 연결 패턴과 제2 전극 사이의 접촉 저항을 줄여 전기적 접촉 특성을 향상시키기 위해, 연결 패턴과 제2 전극 사이의 유기막을 제거한다.
<제1 실시예>
도 2는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도로, 뱅크 구성을 중심으로 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치의 한 화소는 적, 녹, 청색 부화소(R, G, B)를 포함한다. 적, 녹, 청색 부화소(R, G, B)의 각각은 도 1의 화소영역(P)의 회로 구성을 가질 수 있다.
이때, 적, 녹, 청색 부화소(R, G, B)는 도면 상의 가로 방향인 제1 방향(X축 방향)을 따라 순차적으로 위치하며, 제1 방향(X축 방향)에 수직한 제2 방향(Y축 방향)을 따라 동일 색의 부화소(R, G, B)가 위치한다. 여기서, 적, 녹, 청색 부화소(R, G, B)는 모서리가 각진 사각형 모양을 가지는 것으로 도시하였으나, 이에 제한되지 않으며, 적, 녹, 청색 부화소(R, G, B)는 모서리가 곡선형태의 사각형이나 타원형 등 다양한 모양을 가질 수 있다.
여기서, 적, 녹, 청색 부화소(R, G, B)는 동일한 면적을 가질 수 있다. 이와 달리, 적, 녹, 청색 부화소(R, G, B)의 면적은 서로 다를 수도 있다. 이때, 적, 녹, 청색 부화소(R, G, B)의 면적은 각 부화소에 구비되는 발광다이오드의 수명을 고려하여 결정된다. 일례로, 녹색 부화소(G)의 면적은 적색 부화소(R)의 면적보다 크고, 청색 부화소(B)의 면적보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 적, 녹, 청색 부화소(R, G, B)는 뱅크(172, 174)에 의해 정의될 수 있다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함할 수 있다.
보다 상세하게, 제1 뱅크(172)는 인접한 동일 색의 부화소(R, G, B) 사이 및 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다. 이러한 제1 뱅크(172)는 각 부화소(R, G, B)를 둘러싸도록 형성될 수 있다.
이와 달리, 제1 뱅크(172)는 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 생략되어 있을 수도 있다. 즉, 제1 뱅크(172)는 제1 방향(X축 방향)으로 연장되어 제2 방향(Y축 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에만 위치할 수 있다.
다음, 제1 뱅크(172) 상부에 제2 뱅크(174)가 형성된다. 제2 뱅크(174)는 동일 색의 부화소(R, G, B) 열에 대응하여 개구부(174a)를 가지며, 제1 방향(X축 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다.
이에 따라, 개구부(174a)는 제2 방향(Y축 방향)을 따라 연장되며, 제2 방향(Y축 방향)의 길이는 제1 방향(X축 방향)의 길이, 즉, 폭보다 길다. 이러한 개구부(174a)는 제1 방향(X축 방향)에 평행한 단변을 가지며, 제2 방향에 평행한 장변을 가진다. 이때, 제1 방향(X축 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가질 수 있다.
또한, 제2 방향(Y축 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에서, 제2 뱅크(174)는 제1 방향(X축 방향)을 따라 연장된 연장부(174c)를 가질 수 있다. 일례로, 연장부(174c)는 제2 방향(Y축 방향)을 따라 인접한 적색 부화소(R) 사이에 위치할 수 있으며, 제1 뱅크(172)와 중첩할 수 있다. 연장부(174c)의 위치는 이에 제한되지 않으며, 연장부(174c)는 제2 방향(Y축 방향)을 따라 인접한 녹색 부화소(G) 사이 또는 제2 방향(Y축 방향)을 따라 인접한 청색 부화소(B) 사이에 위치할 수도 있다.
한편, 제1 뱅크(172)와 제2 뱅크(174)는 연장부(174c)에 대응하여 각각 제1 및 제2 보조 컨택홀(172b, 174b)을 가진다.
도시하지 않았지만, 이러한 제1 및 제2 보조 컨택홀(172b, 174b)이 형성된 연장부(174c)에 대응하여 보조 전극과 연결 패턴이 형성되고, 연결 패턴은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다. 이에 따라, 발광다이오드의 제2 전극은 연결 패턴을 통해 보조 전극과 전기적으로 연결된다.
또한, 제2 뱅크(174) 상부, 즉, 연장부(174c) 상부에는, 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하여 보조 뱅크(200)가 형성된다. 보조 뱅크(200)는 제1 및 제2 보조 컨택홀(172b, 174b)을 둘러싸며, 제2 뱅크(174)의 상면을 노출한다.
이러한 보조 뱅크(200)는 고리 형상(ring shape)으로, 제1 및 제2 보조 컨택홀(172b, 174b)과 실질적으로 동일한 평면 형상을 가진다. 즉, 도 2에서와 같이, 평면 상에서, 제1 및 제2 보조 컨택홀(172b, 174b)이 사각형 형상을 가질 경우, 보조 뱅크(200)는 사각형의 고리 형상을 가진다.
이와 달리, 평면 상에서, 제1 및 제2 보조 컨택홀(172b, 174b)이 원형 형상을 가질 경우, 보조 뱅크(200)는 원형의 고리 형상을 가진다.
본 발명의 제1 실시예에 따른 전계발광 표시장치에서는, 보조 뱅크(200)를 이용하여 연결 패턴과 제2 전극 사이의 유기막을 제거함으로써, 제2 전극이 연결 패턴과 직접 접촉하도록 하여, 연결 패턴과 제2 전극 사이의 전기적 접촉 특성을 향상시킬 수 있다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치의 구성에 대해 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 2의 I-I'선에 대응하는 단면을 도시하며, 도 2를 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)에서, 기판(100) 상부에 금속과 같은 제1 도전성 물질로 차광 패턴(112)과 제1 보조 전극(114)이 형성된다. 기판(100)은 유리 기판이나 플라스틱 기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
차광 패턴(112)과 제1 보조 전극(114)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 차광 패턴(112)과 제1 보조 전극(114)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
한편, 제1 보조 전극(114)은 기판(100)에 평행한 평면에서 제1 방향(X축 방향) 및/또는 제2 방향(Y축 방향)으로 연장될 수 있다. 일례로, 제1 보조 전극(114)은 제1 방향(X축 방향)을 따라 연장되어 제1 방향(X축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 또는, 제1 보조 전극(114)은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)을 따라 연장되어 제2 방향(Y축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 이와 달리, 제1 보조 전극(114)은 제1 및 제2 방향(X축 및 Y축 방향)을 따라 연장되어 격자 구조(lattice structure)를 가질 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
차광 패턴(112) 및 제1 보조 전극(114) 상부에는 버퍼층(120)이 실질적으로 기판(100) 전면에 형성된다. 버퍼층(120)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
여기서, 버퍼층(120)은 차광 패턴(112) 상부에 버퍼 홀(120a)을 가지며, 차광 패턴(112)의 상면은 버퍼 홀(120a)을 통해 부분적으로 노출된다.
버퍼층(120) 상부에는 패터닝된 반도체층(122)과 커패시터 전극(124)이 형성된다. 반도체층(122)과 커패시터 전극(124)은 차광 패턴(112) 상부에 서로 이격되어 위치한다. 차광패턴(112)은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다.
반도체층(122)과 커패시터 전극(124)은 다결정 실리콘으로 이루어질 수 있으며, 반도체층(122)의 양 가장자리 및 커패시터 전극(124)에는 불순물이 도핑되어 있을 수 있다. 이와 달리, 반도체층(122)과 커패시터 전극(124)은 산화물 반도체 물질로 이루어질 수도 있다.
반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130) 및 금속과 같은 제2 도전성 물질로 이루어진 게이트 전극(132)이 순차적으로 형성된다. 게이트 절연막(130)과 게이트 전극(132)은 반도체층(122)의 중앙에 대응하여 위치한다.
게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 여기서, 반도체층(122)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성되는 것이 바람직하다.
또한, 게이트 전극(132)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 게이트 전극(132)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
도시한 바와 같이, 게이트 절연막(130)은 게이트 전극(132)과 동일한 모양으로 패턴될 수 있다. 이때, 게이트 절연막(130)의 폭이 게이트 전극(132)의 폭보다 넓을 수 있으며, 이에 따라, 게이트 절연막(130)의 상면 가장자리는 노출될 수 있다. 이와 달리, 게이트 절연막(130)의 폭은 게이트 전극(132)의 폭과 동일할 수도 있다.
또는, 게이트 절연막(130)은 패턴되지 않고, 실질적으로 기판(100) 전면에 형성될 수도 있다.
한편, 게이트 전극(132)과 동일 물질로 동일 층에 게이트 배선(도시하지 않음)이 더 형성될 수 있다. 게이트 배선은 제1 방향(X축 방향)으로 연장되어 형성될 수 있으며, 제1 보조 전극(114)이 제1 방향(X축 방향)으로 연장될 경우, 게이트 배선과 제1 보조 전극(114)은 서로 평행할 수 있다.
게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 실질적으로 기판(100) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 층간 절연막(140)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수도 있다.
층간 절연막(140)은 제1, 제2, 제3, 제4 컨택홀(140a, 140b, 140c, 140d)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 반도체층(122)의 양 가장자리를 각각 노출한다. 제3 컨택홀(140c)은 차광 패턴(112)의 상면 일부를 노출하며, 버퍼 홀(120a) 내에 위치한다. 이와 달리, 버퍼 홀(120a)이 생략되고, 제3 컨택홀(140c)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 차광 패턴(112)의 상면 일부를 노출할 수도 있다. 제4 컨택홀(140d)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 제1 보조 전극(114)의 상면 일부를 노출한다.
층간 절연막(140) 상부에는 금속과 같은 제3 도전성 물질로 이루어진 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)이 형성된다. 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다. 이와 달리, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 삼중층 구조를 가질 수도 있다.
소스 및 드레인 전극(142, 144)은 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양 가장자리와 접촉한다. 또한, 드레인 전극(144)은 제3 컨택홀(140c)을 통해 차광 패턴(112)과 접촉하며, 커패시터 전극(124)과 중첩한다. 커패시터 전극(124)은 차광 패턴(112) 및 드레인 전극(144)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다.
한편, 제2 보조 전극(146)은 제1 보조 전극(114)과 중첩하며, 제4 컨택홀(140d)을 통해 제1 보조 전극(114)과 접촉한다. 이러한 제2 보조 전극(146)은 제2 방향(Y축 방향)을 따라 연장되어 제2 방향(Y축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
또한, 층간 절연막(140) 상부에는 제3 도전성 물질로 데이터 배선(도시하지 않음)과 고전위 배선(도시하지 않음)이 더 형성될 수 있다. 데이터 배선과 고전위 배선은 제2 방향(Y축 방향)을 따라 연장되어 형성될 수 있다. 이에 따라, 데이터 배선과 고전위 배선 및 제2 보조 전극(146)은 서로 평행할 수 있다.
반도체층(122)과 게이트 전극(132) 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(142, 144)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터(T)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 물질 또는 비정질 실리콘으로 이루어질 수 있다.
여기서, 박막트랜지스터(T)는 도 1의 구동 박막트랜지스터(Td)에 해당하며, 도시하지 않았지만, 이러한 박막트랜지스터(T)와 동일한 구성을 갖는 스위칭 박막트랜지스터(도 1의 Ts)가 더 형성될 수 있다.
소스 및 드레인 전극(142, 144)과 제2 보조 전극(146) 상부에는 절연물질로 이루어진 보호층(150)이 실질적으로 기판(100) 전면에 형성된다. 보호층(150)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다.
다음, 보호층(150) 상부에는 절연물질로 오버코트층(155)이 실질적으로 기판(100) 전면에 형성된다. 오버코트층(155)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다. 이러한 오버코트층(155)은 하부막에 의한 단차를 없애며, 실질적으로 평탄한 상면을 가진다.
여기서, 보호층(150)과 오버코트층(155) 중 하나는 생략될 수도 있는데, 일례로, 보호층(150)이 생략될 수 있으며, 이에 제한되지 않는다.
오버코트층(155)은 보호층(150)과 함께 드레인 전극(144)을 노출하는 드레인 컨택홀(155a)을 가진다. 또한, 오버코트층(155)은 보호층(150)과 함께 제2 보조 전극(146)을 노출하는 제5 컨택홀(155b)을 가진다.
오버코트층(155) 상부에는 비교적 높은 일함수를 가지는 제1 전극(160)이 형성된다. 제1 전극(160)은 드레인 컨택홀(155a)을 통해 드레인 전극(144)과 접촉한다.
제1 전극(160)은 제1층(160a)과 제2층(160b)을 포함하고, 제2층(160b)이 제1층(160a)과 기판(100) 사이, 보다 상세하게는, 제1층(160a)과 오버코트층(155) 사이에 위치한다.
제1층(160a)은 비교적 일함수(work function)가 높은 도전성 물질로 이루어지며, 일례로, 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. 제2층(160b)은 비교적 반사율이 높은 금속 물질로 이루어지며, 일례로, 은(Ag)이나 알루미늄(Al)으로 이루어질 수 있다. 이러한 제1층(160a)의 일함수는 제2층(160b)의 일함수보다 높다.
여기서, 제2층(160b)의 두께는 제1층(160a)의 두께보다 두꺼울 수 있다. 일례로, 제2층(160b)의 두께는 80~100 nm이고, 제1층(160a)의 두께는 10~80 nm일 수 있으며, 이에 제한되지 않는다.
또한, 제1 전극(160)은 제2층(160b)과 오버코트층(155) 사이에 제3층(160c)을 더 포함할 수 있다. 즉, 제1 전극(160)은 삼중층 구조를 가질 수 있다.
일례로, 제3층(160c)은 ITO나 IZO와 같은 투명 도전성 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
이러한 제3층(160c)의 두께는 제2층(160b)의 두께보다 작고, 제1층(160a)의 두께보다 작거나 같을 수 있다. 일례로, 제3층(160c)의 두께는 10 nm일 수 있으며, 이에 제한되지 않는다.
이러한 제3층(160c)은 제2층(160b)과 오버코트층(155) 사이의 접착(adhesion) 특성을 개선하기 위한 것으로, 생략될 수도 있으며, 이에 따라, 제1 전극(160)은 이중층 구조를 가질 수 있다.
또한, 오버코트층(155) 상부에는 제1 전극(160)과 동일 물질로 연결 패턴(162)이 형성된다. 이에 따라, 연결 패턴(162)은 제1, 제2, 제3층(162a, 162b, 162c)을 포함할 수 있다. 이때, 제2층(162b)은 제1층(162a)과 제3층(162c) 사이에 위치하고, 제3층(162c)은 제2층(162b)과 기판(100) 사이, 보다 상세하게는, 제2층(162b)과 오버코트층(155) 사이에 위치한다. 연결 패턴(162)은 제5 컨택홀(155b)을 통해 제2 보조 전극(146)과 접촉한다.
한편, 앞서 언급한 바와 같이, 제1 전극(160)의 제3층(160c)이 생략되어 제1 전극(160)이 이중층으로 이루어질 경우, 연결 패턴(162)의 제3층(162c)도 생략되어 연결 패턴(162)은 이중층 구조를 가진다.
제1 전극(160) 상부에는 절연물질로 뱅크(172, 174)가 형성된다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
보다 상세하게, 제1 뱅크(172)는 제1 전극(160)의 가장자리와 중첩하고, 제1 전극(160)의 가장자리를 덮으며, 제1 전극(160)의 중앙부를 노출한다. 이러한 제1 뱅크(172)는 제1 전극(160)의 가장자리와 접촉한다. 또한, 제1 뱅크(172)는 연결 패턴(162) 상부에도 형성되어 연결 패턴(162)의 가장자리를 덮으며, 연결 패턴(162)의 중앙부를 노출하는 제1 보조 컨택홀(172b)을 가진다.
이러한 제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
제1 뱅크(172) 상부에는 제2 뱅크(174)가 형성된다. 이때, 제2 뱅크(174)의 적어도 상면은 소수성이며, 제2 뱅크(174)의 측면은 소수성 또는 친수성일 수 있다.
제2 뱅크(174)는 제1 전극(160)의 중앙부를 노출하는 개구부(174a)를 가진다. 앞서 언급한 바와 같이, 제2 뱅크(174)는 인접한 다른 색의 부화소 사이에 형성되고, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성될 수 있다.
제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지고 제1 뱅크(172) 상부에 위치하며, 제1 뱅크(172)의 가장자리를 노출한다. 또한, 제2 뱅크(174)의 두께는 제1 뱅크(172)의 두께보다 두꺼울 수 있다. 일례로, 제2 뱅크(174)의 두께는 1 ㎛ 내지 2 ㎛일 수 있으며, 이에 제한되지 않는다.
한편, 앞서 언급한 바와 같이, 인접한 서로 다른 색의 부화소 사이에서 제1 뱅크(172)는 생략될 수 있으며, 이 경우, 제2 뱅크(174)는 제1 전극(160)의 가장자리와 중첩 및 접촉할 수 있다.
이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다.
또한, 제2 뱅크(174)는 제1 보조 컨택홀(172b)에 대응하여 제2 보조 컨택홀(174b)을 가지며, 연결 패턴(162)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다. 여기서, 제2 보조 컨택홀(174b)이 제1 보조 컨택홀(172b)보다 넓은 면적 및 폭을 가질 수 있다.
한편, 도시하지 않은 제1 전극(160)의 다른 가장자리 상부에는 제1 뱅크(172)만이 위치할 수 있다.
또한, 도 3에서는 제1 뱅크(172)와 제2 뱅크(174)가 다른 물질로 분리되어 형성되어 있으나, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다. 일례로, 상면이 소수성인 유기층을 기판(100) 전면에 형성한 다음, 투과부와 차단부 및 반투과부를 포함하는 하프톤 마스크를 이용하여 이를 패터닝함으로써, 서로 다른 폭과 두께를 갖는 제1 뱅크(172)와 제2 뱅크(174)를 형성할 수도 있다.
연결 패턴(162)에 대응하는 제2 뱅크(174) 상부에는 보조 뱅크(200)가 형성된다. 보조 뱅크(200)는 역경사진 측면을 가지며, 보조 뱅크(200)와 제2 보조 컨택홀(174b) 사이에서 제2 뱅크(174)의 상면은 노출된다. 이러한 보조 뱅크(200)에 대해 추후 상세히 설명한다.
다음, 노출된 제1 전극(160)과 제2 뱅크(174) 및 보조 뱅크(200) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1 전극(160) 상부로부터 순차적으로 위치하는 제1 전하보조층(182)과, 발광물질층(light-emitting material layer)(184), 그리고 제2 전하보조층(186)을 포함할 수 있다. 발광물질층(184)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(182)은 정공보조층(hole auxiliary layer)일 수 있으며, 정공보조층은 정공주입층(hole injecting layer: HIL)과 정공수송층(hole transporting layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(186)은 전자보조층(electron auxiliary layer)일 수 있으며, 전자보조층은 전자주입층(electron injecting layer: EIL)과 전자수송층(electron transporting layer: ETL) 중 적어도 하나를 포함할 수 있다. 이러한 제1 전하보조층(182)과 제2 전하보조층(186)은 유기막을 포함한다. 그러나, 본 발명은 이에 제한되지 않는다.
여기서, 제1 전하보조층(182)과 발광물질층(184)의 각각은 용액 공정을 통해 형성될 수 있다. 이에 따라, 공정을 단순화하고 대면적 및 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다. 이러한 제1 전하보조층(182)과 발광물질층(184)은 개구부(174a) 내에만 형성되며, 제1 전하보조층(182)과 발광물질층(184)의 각각은 적어도 일 측면이 제1 및 제2 뱅크(172, 174)로 둘러싸일 수 있다.
앞서 언급한 바와 같이, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성되므로, 동일 색의 부화소 열에 대응하는 각 화소영역에 서로 다른 노즐을 통해 적하된 용액은 서로 연결되며, 이러한 용액을 건조하여 제1 전하보조층(182)과 발광물질층(184)을 형성한다. 이로 인해, 제1 전하보조층(182)과 발광물질층(184)의 각각은, 동일 색의 부화소 열에 대응하는 인접한 화소영역에서 서로 연결되어 일체로 형성된다. 따라서, 노즐 간의 적하량 편차를 최소화하며, 각 화소영역에 형성되는 박막 두께를 균일하게 할 수 있다.
이때, 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도는 차이가 있다. 즉, 제2 뱅크(174) 근처에서 용매의 증발 속도가 다른 부분에서보다 빠르며, 이에 따라, 제2 뱅크(174)와 인접한 부분에서 제1 전하보조층(182)과 발광물질층(184)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
반면, 제2 전하보조층(186)은 열 증착 공정(thermal evaporation process)을 통해 형성될 수 있다. 이에 따라, 제2 전하보조층(186)은 실질적으로 기판(100) 전면에 형성될 수 있다. 즉, 제2 전하보조층(186)은 개구부(174a) 내에 형성될 뿐만 아니라, 제2 뱅크(174)의 상부에도 형성될 수 있으며, 연결 패턴(162) 상부에도 형성될 수 있다. 이때, 연결 패턴(162) 상부의 제2 전하보조층(186)은 연결 패턴(162)를 노출하는 홀(186a)을 가지며, 홀(186a)은 제1 및 제2 보조 컨택홀(172b, 174b) 내에 위치한다. 제2 전하보조층(186)의 홀(186a)은 보조 뱅크(200)를 이용하여 형성된다.
한편, 제2 전하보조층(186)은 보조 뱅크(200) 상부에도 형성된다. 보조 뱅크(200) 상부의 제2 전하보조층(186)은, 제2 뱅크(174) 상부의 제2 전하보조층(186) 및 연결 패턴(162) 상부의 제2 전하보조층(186)과 분리된다. 이때, 보조 뱅크(200)의 측면 및 보조 뱅크(200)에 인접한 제2 뱅크(174)의 상면에는 제2 전하보조층(186)이 형성되지 않으며, 이에 대해 추후 상세히 설명한다.
이어, 발광층(180) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 실질적으로 기판(100) 전면에 형성된다. 구체적으로, 제2 전극(190)은 제2 전하보조층(186) 상부에 형성되며, 제2 전극(190)은 제2 전하보조층(186)이 형성되지 않는 제2 뱅크(174)의 상면 및 보조 뱅크(200)의 측면에도 형성된다. 이에 따라, 제2 전극(190)은 제2 뱅크(174)의 상면 및 보조 뱅크(200)의 측면과 접촉한다.
여기서, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다.
이와 달리, 제2 전극(190)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)나 IZO와 같은 투명 도전성 물질로 형성될 수도 있다.
이러한 제2 전극(190)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 제2 전하보조층(186)이 위치하는데, 유기막을 포함하는 제2 전하보조층(186)은 절연 특성을 가져 저항으로 작용하므로 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하될 수 있다.
그러나, 본 발명에서는 연결 패턴(162)을 노출하는 홀(186a)을 제2 전하보조층(186)에 형성함으로써, 홀(186a)을 통해 제2 전극(190)이 연결 패턴(162)과 직접 접촉하므로, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있다.
이때, 각 화소영역의 발광다이오드(De)는 방출하는 빛의 파장에 따라 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
한편, 도시하지 않았지만, 제2 전극(190) 상부의 실질적으로 기판(100) 전면에는 캐핑층(capping layer)이 형성될 수 있다. 이러한 캐핑층은 비교적 높은 굴절률을 가지는 절연물질로 형성될 수 있으며, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 전계발광 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층은 유기막이나 무기막의 단일막 또는 유기/무기 적층막의 형태로 이루어질 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)에서는 발광층(180)의 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(190)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되거나 투명 도전 물질로 형성되어 저항이 높아지게 되는데, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 보조 뱅크(200)를 이용하여 제2 전하보조층(186)에 홀(186a)을 형성하고, 제2 전극(190)이 연결 패턴(162)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
한편, 제1 및 제2 보조 전극(114, 146) 중 하나는 생략될 수도 있다.
이러한 본 발명의 제1 실시예에 따른 보조 뱅크(200)와 제2 전하보조층(186) 및 제2 전극(190)의 구성에 대해 도 4를 참조하여 상세히 설명한다.
도 4는 도 3의 A1 영역에 대한 확대 단면도이다.
도 4에 도시한 바와 같이, 연결 패턴(162)에 대응하는 제2 뱅크(174) 상부에는 보조 뱅크(200)가 형성된다. 보조 뱅크(200)는 절연 물질로 이루어지며, 일례로, 폴리이미드나 아크릴 계열의 레지스트로 이루어질 수 있다.
이러한 보조 뱅크(200)는 제2 전하보조층(186)에 홀(186a)을 형성하는데 이용되는 것으로, 제2 전하보조층(186)을 단절시켜 소수성인 제2 뱅크(174) 상면을 노출시키고 제2 전극(190)은 연결되도록 해야 한다.
이때, 노출되는 제2 뱅크(174)의 상면 폭(w1)은 5 ㎛ 내지 8 ㎛인 것이 바람직하며, 이를 위해 보조 뱅크(200)는 일정 두께 및 역경사진 측면을 가진다. 즉, 보조 뱅크(200)의 측면은 기판(도 3의 100)에 평행한 면에 대해 90도보다 큰 역경사각(a1)을 가진다.
보조 뱅크(200)의 두께가 두꺼울수록 그리고 역경사각(a1)이 클수록 커버리지 특성이 낮아 막이 단절될 수 있다.
일반적으로, 증착 형성하는 재료의 증착 속도(deposition rate)가 빠를수록 커버리지 특성이 낮고, 증착 형성하는 재료의 두께가 작을수록 커버리지 특성이 낮은데, 유기막을 포함하는 제2 전하보조층(186)은 금속이나 투명 도전성 물질로 이루어지는 제2 전극(190)보다 커버리지 특성이 낮다.
일례로, 제2 전하보조층(186)의 두께는 20 nm 내지 25 nm일 수 있고, 제2 전극(190)의 두께는 10 nm 내지 15 nm일 수 있다.
따라서, 제2 전하보조층(186)을 단절시키고 제2 전극(190)은 연결되도록 형성하기 위해, 보조 뱅크(200)의 두께는 1.5 ㎛보다 크고 2.0 ㎛보다 작은 것이 바람직하다. 보조 뱅크(200)의 두께가 1.5 ㎛ 이하일 경우, 제2 전하보조층(186)이 단절되지 않아 제2 뱅크(174) 상면을 노출시킬 수 없고, 보조 뱅크(200)의 두께가 2.0 ㎛ 이상일 경우, 제2 전극(190)이 단절되어 제2 전극(190)에 전압을 공급할 수 없게 된다.
또한, 보조 뱅크(200)의 역경사각(a1)은 120도보다 크고 150도보다 작은 것이 바람직하다. 역경사각(a1)이 120도 이하일 경우, 제2 전하보조층(186)이 단절되지 않아 제2 뱅크(174) 상면을 노출시킬 수 없고, 역경사각(a1)이 150도 이상일 경우, 제2 전극(190)이 단절되어 제2 전극(190)에 전압을 공급할 수 없게 된다.
한편, 제1 및 제2 뱅크(172, 174)는 정경사진 측면을 가질 수 있다. 즉, 제 1및 제2 뱅크(172, 174)의 측면은 기판(도 3의 100)에 평행한 면에 대해 90도보다 작은 경사각을 가진다.
이러한 보조 뱅크(200)의 측면에는 실질적으로 제2 전하보조층(186)이 형성되지 않으므로, 보조 뱅크(200) 상부에 형성되는 제2 전하보조층(186)은, 연결 패턴(162) 상부에 형성되는 제2 전하보조층(186)과 단절되어 제2 뱅크(174)의 상면을 노출한다. 여기서, 제2 전하보조층(186)은 보조 뱅크(200)의 측면 중 상측 일부에만 형성된다.
한편, 제2 전하보조층(186)은 제 1 및 제2 보조 컨택홀(172b, 174b) 내에 연결 패턴(162)을 노출하는 홀(186a)을 가지는데, 이러한 홀(186a)은 보조 뱅크(200) 및 노출되는 제2 뱅크(174)를 이용하여 형성된다.
이어, 제2 전하보조층(186) 상부에는 실질적으로 기판(도 3의 100) 전면에 제2 전극(190)이 형성된다. 제2 전극(190)은 보조 뱅크(200)의 측면 및 제2 뱅크(174)의 상면에도 형성되며, 보조 뱅크(200)의 측면 및 제2 뱅크(174)의 상면과 접촉한다. 이때, 보조 뱅크(200)의 측면에서 제2 전극(190)의 두께는 하부로 갈수록, 즉, 제2 뱅크(174)에 가까워질수록 얇아질 수 있다.
이러한 제2 전극(190)은 홀(186a)을 통해 노출된 연결 패턴(162)과 직접 접촉하며, 이에 따라, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치(1000)의 제조 방법에 대해 도면을 참조하여 상세히 설명한다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 과정을 개략적으로 도시한 단면도로, 도 2의 I-I'선에 대응한다.
도 5a에 도시한 바와 같이, 절연 기판(100) 상부에 제1 도전성 물질을 증착하고 제1 마스크 공정을 통해 패터닝함으로써, 차광 패턴(112)과 제1 보조 전극(114)을 형성한다.
다음, 차광 패턴(112) 및 제1 보조 전극(114) 상부에 무기절연물질을 증착하여 실질적으로 기판(100) 전면에 버퍼층(120)을 형성하고, 제2 마스크 공정을 통해 버퍼층(120)을 패터닝함으로써, 차광 패턴(112)의 상면을 부분적으로 노출하는 버퍼 홀(120a)을 형성한다.
이어, 버퍼층(120) 상부에 반도체 물질을 증착하고 제3 마스크 공정을 통해 패터닝함으로써, 반도체층(122)과 커패시터 전극(124)을 형성한다. 반도체층(122)과 커패시터 전극(124)은 차광 패턴(112) 상부에 서로 이격되어 위치한다.
여기서, 반도체 물질은 다결정 실리콘일 수 있으며, 추후, 반도체층(122)의 양 가장자리 및 커패시터 전극(124)에 불순물 도핑 단계가 수행될 수 있다. 이와 달리, 반도체 물질은 산화물 반도체 물질일 수도 있다.
다음, 반도체층(122)과 커패시터 전극(124) 상부에 무기절연물질과 제2 도전성 물질을 순차적으로 증착하고 제4 마스크 공정을 통해 패터닝함으로써, 게이트 절연막(130)과 게이트 전극(132)을 형성한다. 게이트 절연막(130)과 게이트 전극(132)은 반도체층(122)의 중앙에 대응하여 위치한다.
이어, 게이트 전극(132)과 제1 패드 전극(134) 상부에 무기절연물질을 증착하거나 유기절연물질을 도포하여 실질적으로 기판(100) 전면에 층간 절연막(140)을 형성하고, 제5 마스크 공정을 통해 이를 패터닝하여 제1, 제2, 제3, 제4 컨택홀(140a, 140b, 140c, 140d)을 형성한다. 이때, 버퍼층(120)도 선택적으로 제거될 수 있다.
제1 및 제2 컨택홀(140a, 140b)은 반도체층(122)의 양 가장자리를 각각 노출하고, 제3 컨택홀(140c)은 버퍼 홀(120a)에 대응하여 차광 패턴(112)의 상면 일부를 노출한다. 여기서, 버퍼 홀(120a)은 생략될 수 있으며, 제3 컨택홀(140c)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 차광 패턴(112)의 상면 일부를 노출할 수도 있다. 이러한 경우, 제2 마스크 공정은 생략된다. 또한, 제4 컨택홀(140d)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 제1 보조 전극(114)의 상면 일부를 노출한다.
다음, 층간 절연막(140) 상부에 제3 도전성 물질을 증착하고 제6 마스크 공정을 통해 패터닝함으로써, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)을 형성한다.
소스 및 드레인 전극(142, 144)은 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양 가장자리와 접촉한다. 또한, 드레인 전극(144)은 제3 컨택홀(140c)을 통해 차광 패턴(112)과 접촉하며, 커패시터 전극(124)과 중첩한다.
한편, 제2 보조 전극(146)은 제4 컨택홀(140d)을 통해 제1 보조 전극(114)과 접촉한다.
다음, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146) 상부에 무기절연물질을 증착하여 보호층(150)을 형성하고, 보호층(150) 상부에 유기절연물질을 도포하여 오버코트층(155)을 형성한다. 이어, 제7 마스크 공정을 통해 오버코트층(155)과 보호층(150)을 패터닝하여 드레인 컨택홀(155a)과 제5 컨택홀(155b)을 형성한다.
드레인 컨택홀(155a)은 드레인 전극(144)의 일부를 노출하고, 제5 컨택홀(155b)은 제2 보조 전극(146)의 일부를 노출한다.
여기서, 보호층(150)과 오버코트층(155)은 동일 마스크 공정을 통해 패터닝되는 것으로 설명하였으나, 보호층(150)과 오버코트층(155)은 서로 다른 마스크 공정을 통해 패터닝될 수도 있다.
다음, 오버코트층(155) 상부에 제1, 제2, 제3 도전층(도시하지 않음)을 순차적으로 증착하고 제8 마스크 공정을 통해 패터닝함으로써, 제1 전극(160)과 연결 패턴(162)을 형성한다.
여기서, 제1 및 제3 도전층은 ITO나 IZO로 이루어질 수 있으며, 제2 도전층은 은(Ag)이나 알루미늄(Al) 또는 몰리브덴(Mo)으로 이루어질 수 있다.
제1 전극(160)과 연결 패턴(162)의 각각은 제1층(160a, 162a)과 제2층(160b, 162b) 및 제3층(160c, 162c)을 포함하며, 제2층(160b, 162b)이 제1층(160a, 162a)과 제3층(160c, 162c) 사이에 위치하고, 제3층(160c, 162c)이 제2층(160b, 162b)과 오버코트층(155) 사이에 위치한다.
제1 전극(160)은 드레인 컨택홀(155a)을 통해 드레인 전극(144)과 접촉한다. 또한, 연결 패턴(162)은 제5 컨택홀(155b)을 통해 제2 보조 전극(146)과 접촉한다.
다음, 제1 전극(160)과 연결 패턴(162) 상부에 절연물질을 증착 또는 도포하고 1회의 마스크 공정 또는 2회의 마스크 공정을 통해 패터닝하여 제1 전극(160)과 연결 패턴(162)을 노출하는 뱅크(172, 174)를 형성한다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
제1 뱅크(172)는 제1 전극(160)의 가장자리를 덮으며 제1 전극(160)의 중앙부를 노출하고, 제2 뱅크(174)는 제1 전극(160)의 중앙부를 노출하는 개구부(174a)를 가진다. 또한, 제1 뱅크(172)와 제2 뱅크(174)는 각각 연결 패턴(162)을 노출하는 제1 보조 컨택홀(172b)과 제2 보조 컨택홀(174b)을 가진다.
제1 뱅크(172)는 친수성 특성을 가지며, 제2 뱅크(174)의 적어도 상면은 소수성 특성을 가진다.
다음, 도 5b에 도시한 바와 같이, 연결 패턴(162)에 대응하는 제2 뱅크(174) 상부에 절연 물질로 보조 뱅크(200)를 형성한다. 보조 뱅크(200)는 제2 보조 컨택홀(174b)과 이격하여 제2 보조 컨택홀(174b)을 둘러싸며, 역경사진 측면을 가진다. 보조 뱅크(200)와 제2 보조 컨택홀(174b) 사이에서 소수성인 제2 뱅크(174)의 상면은 노출된다. 보조 뱅크(200)는 친수성 특성을 가질 수 있다.
보조 뱅크(200)와 제2 보조 컨택홀(174b) 사이에서 노출되는 제2 뱅크(174)의 상면의 폭(도 4의 w1)은 5 ㎛ 내지 8 ㎛인 것이 바람직하며, 보조 뱅크(200)의 두께는 1.5 ㎛보다 크고 2.0 ㎛보다 작은 것이 바람직하고, 보조 뱅크(200)의 측면의 역경사각(도 4의 a1)은 120도보다 크고 150도보다 작은 것이 바람직하다.
도 5c에 도시한 바와 같이, 개구부(174a)를 통해 노출된 제1 전극(160) 상부에 제1 용액을 적하하고 건조하여, 제1 전하보조층(182)을 형성한다. 제1 전하보조층(182)의 적어도 일 측면은 제2 뱅크(174)로 둘러싸이며, 제1 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도 차이로 인해, 제2 뱅크(174)와 인접한 부분에서 제2 뱅크(174)에 가까워질수록 제1 전하보조층(182)의 높이가 높아진다. 이러한 제1 전하보조층(182)은 정공주입층(HIL) 및/또는 정공수송층(HTL)일 수 있다.
이어, 제1 전하보조층(182) 상부에 제2 용액을 적하하고 건조하여 발광물질층(184)을 형성한다. 발광물질층(184)의 적어도 일 측면은 제2 뱅크(174)로 둘러싸이며, 제2 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도 차이로 인해, 제2 뱅크(174)와 인접한 부분에서 제2 뱅크(174)에 가까워질수록 발광물질층(184)의 높이가 높아진다.
다음, 도 5d에 도시한 바와 같이, 발광물질층(184) 상부에 유기물질 및/또는 무기물질을 증착하여 제2 전하보조층(186)을 형성한다. 제2 전하보조층(186)은 실질적으로 기판(100) 전면에 형성된다. 이에 따라, 제2 전하보조층(186)은 제2 뱅크(274) 상부와 연결 패턴(162) 상부, 그리고 보조 뱅크(200) 상부에도 형성된다. 이때, 역경사진 측면을 갖는 보조 뱅크(200)에 의해 실질적으로 보조 뱅크(200)의 측면 및 보조 뱅크(200)에 인접한 제2 뱅크(174)의 상면에는 제2 전하보조층(186)이 형성되지 않아, 보조 뱅크(200)와 제2 보조 컨택홀(174b) 사이의 제2 뱅크(174) 상면이 노출되며, 보조 뱅크(200) 상부의 제2 전하보조층(186)은 연결 패턴(162) 상부의 제2 전하보조층(186)과 단절된다. 이러한 제2 전하보조층(186)은 전자주입층(EIL) 및/또는 전자수송층(ETL)일 수 있다.
제1 전하보조층(182)과 발광물질층(184) 및 제2 전하보조층(186)은 발광층(180)을 이룬다.
다음, 도 5e에 도시한 바와 같이, 분사장치를 이용하여 제1 및 제2 보조 컨택홀(172b, 174b) 내에 유기물 용제(organic solvent)(212)를 도포한다. 이러한 유기물 용제(212)는 제2 전하보조층(186)의 유기막을 녹여 부분적으로 제거하기 위한 것으로, 벤젠 링을 포함하는 에테르(ether) 또는 에스테르(ester) 계열일 수 있다.
이때, 노출되는 제2 뱅크(174)의 상면이 소수성 특성을 가짐에 따라, 도포된 유기물 용제(212)는 실질적으로 제1 및 제2 보조 컨택홀(172b, 174b) 내의 제2 전하보조층(186) 상부에만 위치하게 된다.
만약, 보조 뱅크(200)가 없다면, 제2 뱅크(184)의 상면은 제2 전하보조층(186)으로 덮이게 되는데, 제2 전하보조층(186)은 친수성 특성을 가지므로, 유기물 용제(212)는 제1 및 제2 보조 컨택홀(172b, 174b) 내의 제2 전하보조층(186) 상부에만 위치하도록 도포될 수 없다. 즉, 유기물 용제(212)는 제1 및 제2 보조 컨택홀(172b, 174b) 이외의 영역까지 도포되어 제2 전하보조층(186)을 부분적으로 제거할 수 없으며, 이는 제1 및 제2 보조 컨택홀(172b, 174b)의 면적이 상대적으로 작은 고해상도의 표시장치에서 더욱 더 문제가 된다.
다음, 도 5f에 도시한 바와 같이, 유기물 용제(도 5e의 212)를 건조시킴으로써 제2 전하보조층(186)을 부분적으로 제거하여 연결 패턴(162)을 노출하는 홀(186a)을 형성한다.
이때, 커피 얼룩 효과(coffee stain effect) 또는 커피 링 효과(coffee ring effect)에 의해, 홀(186a)은 제1 및 제2 보조 컨택홀(172a, 174a)의 실질적으로 중앙에 형성될 수 있다. 커피 얼룩 효과 또는 커피 링 효과란, 볼록한 구형을 이루는 액체가 건조될 때, 가장자리와 중앙에서 증발 속도 차이로 인해, 중앙에서 보다 가장자리에서 증발이 더 일어나면서 고형분이 가장자리에 쌓이는 현상으로, 유기물 용제(도 5e의 212)에 용해된 제2 전하보조층(186)의 물질은, 커피 얼룩 효과 또는 커피 링 효과에 의해 제1 및 제2 보조 컨택홀(172a, 174a)의 자장자리에 쌓이고, 제1 및 제2 보조 컨택홀(172a, 174a)의 중앙에는 쌓이지 않게 된다. 따라서, 홀(186a)은 제1 및 제2 보조 컨택홀(172a, 174a)의 실질적으로 중앙에 형성된다.
다음, 도 5g에 도시한 바와 같이, 홀(186a)을 포함하는 제2 전하보조층(186) 상부에 금속과 같은 도전성 물질을 증착하여 제2 전극(190)을 형성한다. 제2 전극(190)은 실질적으로 기판(100) 전면에 형성된다. 이에 따라, 제2 전극(190)은 보조 뱅크(200) 상부에도 형성되며, 보조 뱅크(200)의 측면에도 형성된다.
또한, 제2 전극(190)은 연결 패턴(162) 상부에도 형성되며, 이러한 제2 전극(190)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이때, 연결 패턴(162)은 제2 전하보조층(186)의 홀(186a)을 통해 노출되므로, 제2 전극(190)은 홀(186a)을 통해 연결 패턴(162)과 직접 접촉한다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드의 역할을 하고, 제2 전극(190)은 캐소드의 역할을 할 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는 제2 뱅크(174) 상부에 역경사진 측면을 갖는 보조 뱅크(200)를 형성하여 제2 뱅크(174)의 상면을 노출시키고, 유기물 용제(212)에 의해 연결 패턴(162) 상부의 제2 전하보조층(186)을 부분적으로 제거하여 제2 전극(190)과 연결 패턴(162)을 직접 접촉시킴으로써, 제2 전극(190)과 연결 패턴(162) 간의 전기적 접촉 특성을 개선할 수 있다.
본 발명의 제1 실시예에서는 보조 뱅크(200)가 제1 및 제2 뱅크(172, 174)를 포함하는 이중 뱅크 구조에 적용된 구성에 대해 설명하였으나, 본 발명의 보조 뱅크(200)는 단일 뱅크 구조에도 적용될 수 있다.
<제2 실시예>
도 6은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 한 화소에 대한 개략적인 평면도로, 뱅크 구성을 중심으로 도시한 도면이고, 도 7은 본 발명의 제2 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 6의 II-II'선에 대응하는 단면을 도시한다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는, 뱅크 구조를 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 6과 도 7에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 전계발광 표시장치(2000)에서, 뱅크(374)는 제1 방향(X축 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이 및 제2 방향(Y축 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에 형성되고, 적, 녹, 청색 부화소(R, G, B)의 각각에 대응하는 개구부(374a)를 가진다.
뱅크(374)는 제1 전극(160)의 가장자리를 덮으며, 개구부(374a)를 통해 제1 전극(160)의 중앙부를 노출한다.
또한, 뱅크(374)는 연결 패턴(162)의 가장자리를 덮으며, 연결 패턴(162)의 중앙부를 노출하는 보조 컨택홀(374b)을 가진다. 보조 컨택홀(374b)은 제2 방향(Y축 방향)을 따라 인접한 적색 부화소(R) 사이에 형성될 수 있다.
이러한 뱅크(374)는 적어도 상면(3741)이 소수성 특성을 가지며, 측면은 소수성 또는 친수성 특성을 가질 수 있다. 또한, 뱅크(374)의 두께는 1 ㎛ 내지 2 ㎛일 수 있으며, 이에 제한되지 않는다.
보조 컨택홀(374b)에 대응하여 뱅크(374) 상부에는 보조 뱅크(200)가 형성된다. 보조 뱅크(200)는 보조 컨택홀(374b)을 둘러싸며, 소수성인 뱅크(374)의 상면(3741)을 노출한다. 이러한 보조 뱅크(200)는 역경사진 측면을 가진다.
이때, 보조 뱅크(200)와 보조 컨택홀(374b) 사이에서 노출되는 뱅크(374)의 상면(3741) 폭은 5 ㎛ 내지 8 ㎛인 것이 바람직하며, 보조 뱅크(200)의 두께는 1.5 ㎛보다 크고 2.0 ㎛보다 작은 것이 바람직하고, 보조 뱅크(200)의 측면은 120도보다 크고 150도보다 작은 역경사각을 가지는 것이 바람직하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
R, G, B: 적, 녹, 청색 부화소 100: 기판
160: 제1 전극 162: 연결 패턴
172: 제1 뱅크 174: 제2 뱅크
174a: 개구부 172b: 제1 보조 컨택홀
174b: 제2 보조 컨택홀 174c: 연장부
180: 발광층 182: 제1 전하보조층
184: 발광물질층 186: 제2 전하보조층
186a: 홀 190: 제2 전극
De: 발광다이오드 200: 보조 뱅크

Claims (14)

  1. 기판과;
    상기 기판 상부의 제1 전극과;
    상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과;
    상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와;
    상기 연결 패턴에 대응하는 상기 뱅크 상부의 보조 뱅크와;
    상기 제1 전극 상부의 발광층과;
    상기 발광층과 상기 뱅크 및 상기 보조 뱅크 상부에 위치하고, 상기 연결 패턴과 접촉하는 제2 전극
    을 포함하고,
    상기 보조 뱅크는 역경사진 측면을 가지며,
    상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하고, 상기 전자보조층은 상기 연결 패턴을 노출하는 홀을 가지며, 상기 제2 전극은 상기 홀을 통해 상기 연결 패턴과 접촉하는 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 제2 전극은 상기 보조 뱅크의 측면과 접촉하는 전계발광 표시장치.
  3. 제1항에 있어서,
    상기 보조 뱅크의 측면은 상기 기판에 대해 120도보다 크고 150도보다 작은 역경사각을 가지는 전계발광 표시장치.
  4. 제3항에 있어서,
    상기 보조 뱅크는 1.5 ㎛보다 크고 2.0 ㎛보다 작은 두께를 가지는 전계발광 표시장치.
  5. 제1항에 있어서,
    상기 뱅크는 상기 연결 패턴을 노출하는 컨택홀을 가지며, 상기 컨택홀과 상기 보조 뱅크 사이에서 상기 뱅크의 상면은 노출되는 전계발광 표시장치.
  6. 제5항에 있어서,
    상기 제2 전극은 상기 컨택홀과 상기 보조 뱅크 사이에서 노출된 상기 뱅크의 상면과 접촉하는 전계발광 표시장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고,
    상기 전자보조층은 상기 뱅크와 상기 보조 뱅크 및 상기 연결 패턴 상부에 위치하며, 상기 보조 뱅크 상부의 상기 전자보조층은 상기 뱅크 상부의 전자보조층 및 상기 연결 패턴 상부의 전자보조층과 분리되는 전계발광 표시장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결되는 전계발광 표시장치.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 전계발광 표시장치.
  10. 제9항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어지는 전계발광 표시장치.
  11. 제9항에 있어서,
    일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어지는 전계발광 표시장치.
  12. 기판 상부에 제1 전극과 연결 패턴을 형성하는 단계;
    상기 제1 전극과 상기 연결 패턴 상부에 뱅크를 형성하는 단계;
    상기 연결 패턴에 대응하는 상기 뱅크 상부에 보조 뱅크를 형성하는 단계;
    상기 제1 전극 상부에 발광층을 형성하는 단계;
    상기 발광층과 상기 뱅크 및 상기 보조 뱅크 상부에 상기 연결 패턴과 접촉하는 제2 전극을 형성하는 단계
    를 포함하며,
    상기 보조 뱅크는 역경사진 측면을 가지는 전계발광 표시장치의 제조 방법.
  13. 제12항에 있어서,
    상기 발광층을 형성하는 단계는 정공보조층을 형성하는 단계와 발광물질층을 형성하는 단계 및 전자보조층을 형성하는 단계를 포함하며,
    상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고,
    상기 전자보조층은 상기 뱅크와 상기 보조 뱅크 및 상기 연결 패턴 상부에 위치하며, 상기 보조 뱅크 상부의 상기 전자보조층은 상기 뱅크 상부의 전자보조층 및 상기 연결 패턴 상부의 전자보조층과 분리되는 전계발광 표시장치의 제조 방법.
  14. 제13항에 있어서,
    상기 전자보조층을 형성하는 단계와 상기 제2 전극을 형성하는 단계 사이에, 유기물 용제에 의해 상기 전자보조층을 부분적으로 제거하여 상기 연결 패턴을 노출하는 홀을 형성하는 단계를 더 포함하며,
    상기 제2 전극은 상기 홀을 통해 상기 연결 패턴과 접촉하는 전계발광 표시장치의 제조 방법.
KR1020210174585A 2021-12-08 2021-12-08 전계발광 표시장치 및 그 제조 방법 KR20230086182A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210174585A KR20230086182A (ko) 2021-12-08 2021-12-08 전계발광 표시장치 및 그 제조 방법
US17/977,992 US20230180531A1 (en) 2021-12-08 2022-10-31 Electroluminescent display device and method of manufacturing the same
JP2022187944A JP7451657B2 (ja) 2021-12-08 2022-11-25 電界発光表示装置およびその製造方法
CN202211500211.2A CN116249399A (zh) 2021-12-08 2022-11-28 电致发光显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210174585A KR20230086182A (ko) 2021-12-08 2021-12-08 전계발광 표시장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230086182A true KR20230086182A (ko) 2023-06-15

Family

ID=86607319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210174585A KR20230086182A (ko) 2021-12-08 2021-12-08 전계발광 표시장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230180531A1 (ko)
JP (1) JP7451657B2 (ko)
KR (1) KR20230086182A (ko)
CN (1) CN116249399A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216250A (ja) 2010-03-31 2011-10-27 Sumitomo Chemical Co Ltd 有機ｅｌ素子用基板の製造方法
US9859345B2 (en) 2014-09-17 2018-01-02 Lg Display Co., Ltd. Organic light emitting display device including a partition wall and method of manufacturing the same
KR101640803B1 (ko) 2014-09-26 2016-07-20 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6805221B2 (ja) 2017-12-15 2020-12-23 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、有機ｅｌ表示装置、および、その製造方法
JP2020030933A (ja) 2018-08-22 2020-02-27 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法

Also Published As

Publication number Publication date
US20230180531A1 (en) 2023-06-08
JP2023085220A (ja) 2023-06-20
CN116249399A (zh) 2023-06-09
JP7451657B2 (ja) 2024-03-18

Similar Documents

Publication Publication Date Title
US11398535B2 (en) Electroluminescent display device with bank between same color sub-pixels
CN111326549B (zh) 电致发光显示装置及其制造方法
US11605681B2 (en) Electroluminescent display device
EP3832731B1 (en) Electroluminescent display device and method of manufacturing the same
US11903235B2 (en) Transparent display device
US11839108B2 (en) Transparent display device
US11864440B2 (en) Electroluminescent display device
US11917847B2 (en) Electroluminescent display device including a conductive bank disposed between a second electrode and a connection pattern
KR20210083679A (ko) 전계발광 표시장치
KR20230086182A (ko) 전계발광 표시장치 및 그 제조 방법
US20220173179A1 (en) Electroluminescent display device
US11825693B2 (en) Transparent display device
KR20230089304A (ko) 발광 표시장치
KR20210017016A (ko) 전계발광 표시장치