KR20230081810A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230081810A
KR20230081810A KR1020210167721A KR20210167721A KR20230081810A KR 20230081810 A KR20230081810 A KR 20230081810A KR 1020210167721 A KR1020210167721 A KR 1020210167721A KR 20210167721 A KR20210167721 A KR 20210167721A KR 20230081810 A KR20230081810 A KR 20230081810A
Authority
KR
South Korea
Prior art keywords
layer
disposed
dam
encapsulation layer
support
Prior art date
Application number
KR1020210167721A
Other languages
English (en)
Inventor
김기현
박영길
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210167721A priority Critical patent/KR20230081810A/ko
Priority to US17/984,812 priority patent/US20230171989A1/en
Priority to CN202211498825.1A priority patent/CN116193900A/zh
Publication of KR20230081810A publication Critical patent/KR20230081810A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판; 상기 표시영역에 배치된 표시요소; 상기 주변영역에 배치된 댐; 상기 주변영역에 배치되고 상기 댐 외측에 배치된 지지대; 및 상기 표시요소 상부에 배치된 봉지층;을 포함하고, 상기 봉지층은 제1무기봉지층, 제2무기봉지층 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하고, 상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나가 상기 지지대 상부면의 적어도 일부를 덮는, 표시장치를 개시한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
표시장치는 데이터를 시각적으로 표시하는 장치이다. 표시장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
표시장치는 스스로 빛을 방출하지 않고 백라이트의 빛을 이용하는 액정 표시장치 또는 스스로 빛을 방출할 수 있는 표시요소를 포함하는 발광 표시장치를 포함할 수 있으며, 표시요소는 발광층을 포함할 수 있다. 이러한 표시장치는 도전층 및 절연층을 서로 교대로 적층시켜 형성될 수 있다.
본 발명의 실시예들은 외부 투습에 강건한 표시장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판; 상기 표시영역에 배치된 표시요소; 상기 주변영역에 배치된 댐; 상기 주변영역에 배치되고 상기 댐 외측에 배치된 지지대; 및 상기 표시요소 상부에 배치된 봉지층;을 포함하고, 상기 봉지층은 제1무기봉지층, 제2무기봉지층 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하고, 상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나가 상기 지지대 상부면의 적어도 일부를 덮는다.
일 실시예에 있어서, 상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나는 상기 표시영역에서 상기 주변영역 방향으로 연장되어 상기 지지대의 폭의 절반 이상을 덮을 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 주변영역에 배치된 구동회로; 및 상기 구동회로 외측에 상기 구동회로로 신호를 공급하는 신호선들이 배치된 배선영역;을 포함하고, 상기 지지대는 상기 배선영역에 중첩할 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 지지대 외측에 상기 지지대와 이격된 실링재;를 포함하고, 평면상 상기 지지대는 상기 실링재와 상기 댐 사이에 배치되고, 상기 댐은 상기 표시영역과 상기 지지대 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 지지대는 복수의 유기절연층들을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 유기절연층들 중 최하층이 상기 지지대 하부의 절연층과의 계면에 산소 농도가 높은 층을 포함할 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 봉지층 상부에 배치되고, 상기 표시요소로부터 방출된 빛의 파장을 변경시키는 컬러제어패널;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 컬러제어패널은, 제2기판의 상기 표시요소를 마주하는 면 상의 컬러필터층; 상기 컬러필터층 상의 색변환층; 및 상기 컬러필터층과 상기 색변환층 사이의 유기절연층;을 포함할 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 컬러제어패널과 상기 봉지층 사이의 충진층;을 포함할 수 있다.
일 실시예에 있어서, 상기 댐은 서로 이격된 복수의 댐들을 포함하고, 상기 복수의 댐들 중 최외각 댐과 상기 지지대의 간격은 상기 복수의 댐들의 간격보다 클 수 있다.
본 발명의 일 실시예에 따른 표시장치는 표시요소가 배치된 제1패널; 및 컬러필터가 배치된 제2패널;을 포함하고, 상기 제1패널은, 상기 표시요소 및 상기 표시요소와 전기적으로 연결된 화소회로가 배치된 표시영역 및 표시영역 외측의 주변영역을 포함하는 제1기판; 상기 주변영역에 배치되고, 상기 화소회로로 신호를 공급하는 구동회로; 상기 화소회로와 상기 구동회로를 덮는 절연층; 상기 주변영역에서 상기 절연층 상부에 배치된 댐; 상기 주변영역에서 상기 절연층 상부에 상기 댐과 이격 배치된 지지대; 및 상기 표시요소 상부에 배치된 봉지층;을 포함하고, 상기 봉지층은 제1무기봉지층, 제2무기봉지층 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하고, 상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나가 상기 지지대 상부면의 적어도 일부를 덮는다.
일 실시예에 있어서, 상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나는 상기 표시영역에서 상기 주변영역 방향으로 연장되어 상기 지지대의 폭의 절반 이상을 덮을 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 지지대 외측에 상기 지지대와 이격된 실링재;를 포함하고, 평면상 상기 지지대는 상기 실링재와 상기 댐 사이에 배치되고, 상기 댐은 상기 표시영역과 상기 지지대 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 지지대는 복수의 유기절연층들을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 유기절연층들 중 최하층의 산소 농도가 상기 절연층과의 계면에서 최대일 수 있다.
일 실시예에 있어서, 상기 댐은 서로 이격된 복수의 댐들을 포함하고, 상기 복수의 댐들 중 최외각 댐과 상기 지지대의 간격은 상기 복수의 댐들의 간격보다 클 수 있다.
일 실시예에 있어서, 상기 화소회로에 포함된 박막트랜지스터와 상기 구동회로에 포함된 박막트랜지스터는 산화물 반도체를 포함할 수 있다.
일 실시예에 있어서, 상기 댐의 높이와 상기 지지대의 높이가 동일할 수 있다.
일 실시예에 있어서, 상기 제2패널은, 제2기판의 상기 표시요소를 마주하는 면 상의 컬러필터층; 상기 컬러필터층 상의 색변환층; 및 상기 컬러필터층과 상기 색변환층 사이의 유기절연층;을 포함할 수 있다.
일 실시예에 있어서, 상기 표시장치는 상기 제1패널과 상기 제2패널 사이의 충진층;을 포함할 수 있다.
본 발명의 실시예들은 외부 투습에 강건한 표시장치를 제공하여 화상의 품질이 저하되는 문제를 방지 또는 감소시킬 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 제1패널을 개략적으로 나타낸 평면도이다.
도 3은 도 1의 표시장치의 A-A'선에 따른 단면도이다.
도 4는 도 3의 제1색변환층, 제2색변환층 및 투과층을 나타낸 도면이다.
도 5는 도 1의 표시장치의 B-B'선에 따른 단면도이다.
도 6은 도 5의 표시장치의 댐(DAM) 및 지지대(SPM)의 단면도이다.
도 7 및 도 8은 표시장치의 제1패널을 개략적으로 나타낸 평면도들이다.
도 9는 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
도 10은 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다. 도 2는 일 실시예에 따른 제1패널을 개략적으로 나타낸 평면도이다.
도 1을 참조하면, 표시장치(1)는 화상을 표시할 수 있다. 표시장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시장치(1)는 표시영역(DA)에 배치된 복수의 화소들을 통해 이미지를 제공할 수 있다. 각 화소들은 소정의 색상의 빛을 방출할 수 있고, 표시장치(1)는 복수의 화소들에서 방출되는 빛을 이용하여 화상을 표시할 수 있다. 예를 들어, 화소는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 다른 예로, 화소는 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다.
비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)은 화상을 제공하지 않는 영역일 수 있다. 비표시영역(NDA)에는 표시영역(DA)에 인가할 전기적 신호를 전달하는 내장 구동회로와 다양한 배선들, 인쇄회로기판이나 구동 IC칩이 부착되는 패드들이 위치할 수 있다.
표시장치(1)는 다양한 형상으로 마련될 수 있으며, 예를 들어, 표시장치(1)는 서로 평행한 두 쌍의 변들을 가지는 직사각형 형상일 수 있다. 직사각형의 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 도 1에 도시된 표시장치(10)에서, 제1방향(x방향)은 장변의 연장 방향, 제2방향(y방향)은 단변의 연장 방향, 장변과 단변의 연장 방향에 수직한 방향을 제3방향(z방향)으로 표시하였다. 표시장치(1)의 적어도 하나의 코너는 라운드 형상을 가질 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 평면 상 사각형을 포함하는 다각형의 형상을 가질 수 있다. 예를 들어, 표시영역(DA)은 가로의 길이가 세로의 길이보다 큰 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 작은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같은 다양한 형상을 가질 수 있다. 표시영역(DA)의 적어도 하나의 코너는 라운드 형상을 가질 수 있다.
일 실시예에서, 표시장치(1)는 두께 방향(예를 들어, z방향)으로 적층된 제1패널(10) 및 제2패널(20)을 포함할 수 있다. 제1패널(10)은 화소들이 배치된 표시패널이고, 제2패널(20)은 컬러필터가 구비된 컬러제어패널일 수 있다.
도 2를 참조하면, 제1패널(10)은 제1기판(100)을 포함하고, 제1패널(10)에는 표시영역(DA) 및 비표시영역(NDA)이 정의될 수 있다. 일 실시예에서, 표시영역(DA) 및 비표시영역(NDA)은 기판(100)에 정의될 수 있다. 이를 다시 말하면, 기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다.
표시영역(DA)에는 복수의 화소(PX)들이 배치될 수 있다. 각 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소(DPE)를 포함할 수 있다. 일 실시예에서, 표시영역(DA)에는 복수의 화소회로(PC)들 및 복수의 표시요소(DPE)들이 배치될 수 있다. 복수의 표시요소(DPE)들은 빛을 방출할 수 있다.
화소회로(PC)는 스캔신호를 전달하는 스캔선(SL) 및 데이터신호를 전달하는 데이터선(DL)과 전기적으로 연결될 수 있다. 일 실시예에서, 스캔선(SL)은 x방향으로 연장될 수 있다. 일 실시예에서, 데이터선(DL)은 y방향으로 연장될 수 있다. 화소회로(PC)는 스캔신호 및 데이터신호를 전달받아 표시요소(DPE)를 구동시킬 수 있다.
표시요소(DPE)는 화소회로(PC)에 전기적으로 연결되고, 화소회로(PC)에 의해 구동될 수 있다. 일 실시예에서, 표시요소(DPE)는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소(DPE)는 무기 발광층을 포함하는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 또는, 표시요소(DPE)는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다.
비표시영역(NDA)은 표시요소(DPE)가 배치되지 않는 영역일 수 있다. 비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)은 주변영역(PA) 및 패드영역(PADA)을 포함할 수 있다.
주변영역(PA)은 표시영역(DA)과 인접한 영역일 수 있다. 일 실시예에서, 주변영역(PA)에는 화소회로(PC)로 전기적 신호나 전원을 공급하기 위한 구동회로 또는 신호선들이 배치될 수 있다. 예를 들어, 주변영역(PA)에는 스캔구동회로(40)가 배치될 수 있다. 스캔구동회로(40)는 스캔선(SL)들을 통해 화소(PX)들을 구동하는 화소회로(PC)들 각각에 스캔신호를 인가할 수 있다. 스캔구동회로(40)는 표시영역(DA)의 좌측 및 우측에 마주하며 대략 평행하게 위치하는 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)를 포함할 수 있다. 주변영역(PA)은 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)의 외측에 제1스캔구동회로(40a)및 제2스캔구동회로(40b)의 구동을 위한 신호들(예를 들어, 클럭신호, 정전압 신호 등)을 전달하는 신호선들이 배치되는 배선영역(50)을 포함할 수 있다. 도 2에서 표시영역(DA)의 양측에 각각 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)가 배치되고 있으나, 다른 실시예에서 제1스캔구동회로(40a) 또는 제2스캔구동회로(40b)가 생략되고, 표시영역(DA)의 일측에만 스캔구동회로가 배치될 수 있다.
패드영역(PADA)은 주변영역(PA)의 외측에 배치될 수 있다. 도 2에서 패드영역(PADA)은 주변영역(PA)으로부터 -y 방향으로 외측에 배치된 것을 도시하고 있으나, 다른 실시예에서, 패드영역(PADA)은 주변영역(PA)으로부터 y 방향, -y 방향, x 방향 및/또는 -x 방향으로 외측에 배치될 수 있다.
주변영역(PA)에 댐(DAM)이 배치될 수 있다. 댐(DAM)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 댐(DAM)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 댐(DAM)은 기판(100)으로부터 z방향으로 돌출된 형상일 수 있다. 표시요소(DPE)의 열화를 방지 또는 감소시키기 위해 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 봉지층이 표시요소(DPE) 상에 배치될 수 있다. 유기봉지층을 형성할 시 유기봉지층 형성용 물질이 사전설정된 영역 내에 위치하도록 한정하는 것이 필요하다. 이를 위해 주변영역(PA)에는 댐(DAM)이 구비될 수 있다. 도 2에는 하나의 댐(DAM)이 표시영역(DA)을 둘러싸는 것으로 도시되어 있으나, 이는 편의상 도시된 것으로, 하나 이상의 댐(DAM)들이 서로 이격되며, 각각이 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 예를 들어, 표시영역(DA)으로부터 멀리 배치된 댐(DAM)이 표시영역(DA)으로부터 상대적으로 가까이 배치된 댐(DAM)을 둘러싸도록 배치될 수 있다.
주변영역(PA)에 지지대(SPM)가 더 배치될 수 있다. 지지대(SPM)는 마스크 공정시 사용되는 마스크를 지지하기 위한 부재일 수 있다. 즉, 마스크의 일측에 구비된 마스크 지지대가 제1패널(10)의 지지대(SPM)와 맞물려 마스크를 지지할 수 있다. 지지대(SPM)는 댐(DAM)의 외측에 댐(DAM)의 적어도 일부와 평행하게 배치될 수 있다. 일 실시예에서, 지지대(SPM)는 댐(DAM)의 y방향으로 연장된 부분을 따라 직선형으로 연장될 수 있다. 지지대(SPM)의 상부면의 적어도 일부는 적어도 한 층의 무기절연층으로 덮일 수 있다. 표시장치의 외곽부 크랙에 의한 투습으로 수분이 지지대 하부로 이동할 수 있다. 이에 따라 지지대 하부에 배치된 구동회로 및 배선영역의 배선들 간의 커패시턴스가 변경되는 등의 소자 특성 변동이 발생하여 표시 품질이 저하될 수 있다. 본 발명의 실시예는 제1패널(10)의 구동회로와 근접하면서 실링재 외에 기판의 최외곽에 배치된 지지대(SPM) 상부의 적어도 일부를 무기절연층으로 덮음으로써 구동회로 및 배선부로의 수분 유입을 방지 또는 최소화할 수 있다. 일 실시예에서 지지대 상부를 덮는 무기절연층은 적어도 하나의 무기봉지층일 수 있다.
댐(DAM) 및 지지대(SPM)는 유기물질을 포함할 수 있다. 댐(DAM) 및 지지대(SPM)는 제1기판(100)의 상면으로부터 돌출된 구조의 돌출부일 수 있다. 댐(DAM) 및 지지대(SPM)는 배선영역(50) 상부에 배선영역(50)의 적어도 일부에 중첩할 수 있다. 도 2에서는 평면 상 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)가 표시영역(DA)과 댐(DAM) 사이에 배치되고 있다. 다른 실시예에서, 댐(DAM)은 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)의 적어도 일부에 중첩하게 배치될 수 있다. 다른 실시예에서, 댐(DAM)은 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)의 적어도 일부 및 배선영역(50)의 적어도 일부에 중첩하게 배치될 수 있다.
패드(PAD)는 패드영역(PADA)에 배치될 수 있다. 일 실시예에서, 패드(PAD)는 복수개로 구비될 수 있다. 패드(PAD)는 표시장치의 구성요소를 제1패널(10)에 전기적으로 연결시킬 수 있다. 예를 들어, 제1패널(10)은 패드(PAD)를 통해 구동칩 및/또는 인쇄회로보드와 전기적으로 연결될 수 있다. 구동칩은 집적회로(integrated circuit, IC)를 포함할 수 있다. 인쇄회로보드는 연성 인쇄회로보드(flexible printed circuit board, FPCB) 또는 단단하여 잘 구부러지지 않는 강성 인쇄회로보드(rigid printed circuit board, PCB)일 수 있다. 또는 경우에 따라 강성 인쇄회로보드 및 연성 인쇄회로보드를 모두 포함하는 복합 인쇄회로보드일 수 있다. 일 실시예에서, 인쇄회로보드에는 집적회로를 포함하는 칩이 배치될 수 있다.
도 3은 도 1의 표시장치의 A-A'선에 따른 단면도이다. 도 4는 도 3의 제1색변환층, 제2색변환층 및 투과층을 나타낸 도면이다. 도 5는 도 1의 표시장치의 B-B'선에 따른 단면도이다. 도 6은 도 5의 표시장치의 댐(DAM) 및 지지대(SPM)의 단면도이다. 도 7 및 도 8은 표시장치의 제1패널을 개략적으로 나타낸 평면도들이다. 이하 도 3 내지 도 8을 함께 참조하여 설명한다.
제1패널(10)은 도 3에 도시된 바와 같이, 표시영역(DA)에 배치된 표시요소(DPE)를 포함할 수 있다. 일 실시예에서, 표시요소(DPE)는 제1표시요소(DPE1), 제2표시요소(DPE2) 및 제3표시요소(DPE3)를 포함할 수 있다. 제1표시요소(DPE1), 제2표시요소(DPE2) 및 제3표시요소(DPE3)는 각각 화소회로(PC)에 전기적으로 연결될 수 있으며 화소회로(PC)에 의해 구동될 수 있다. 표시요소(DPE)는 유기발광다이오드일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 표시요소(DPE)는 무기발광다이오드일 수 있는 등 다양한 변형이 가능하다.
제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)는 각각 빛을 방출할 수 있다. 일 실시예에서, 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)는 동일한 광을 방출할 수 있다. 예를 들어, 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)는 적색광(Lr), 녹색광(Lg), 및 청색광(Lb) 중 어느 하나를 방출할 수 있다. 다른 예로, 제1표시요소(DPE1), 제2표시요소(DPE2), 제3표시요소(DPE3)는 적색광(Lr), 녹색광(Lg), 청색광(Lb), 및 백색광 중 어느 하나를 방출할 수 있다. 다른 실시예에서, 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3) 중 어느 하나 및 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3) 중 다른 하나는 서로 다른 광을 방출할 수 있다. 예를 들어, 제1표시요소(DPE1)는 적색광(Lr)을 방출하고, 제2표시요소(DPE2)는 녹색광(Lg)을 방출하고, 제3표시요소(DPE3)는 청색광(Lb)을 방출할 수 있다. 다른 예로, 제1표시요소(DPE1)는 적색광(Lr)을 방출하고, 제2표시요소(DPE2)는 녹색광(Lg)을 방출하고, 제3표시요소(DPE3)는 청색광(Lb)을 방출하고, 제4표시요소는 백색광을 방출할 수 있다. 이하에서는 제1표시요소(DPE1), 제2표시요소(DPE2), 제3표시요소(DPE3)는 모두 청색광(Lb)을 방출하는 경우를 중심으로 설명하기로 한다.
제2패널(20)은 제1패널(10) 상에 배치될 수 있다. 제2패널(20)은 제1패널(10)로부터 방출된 빛의 파장을 변경시킬 수 있다. 일 실시예에서, 제2패널(20)은 표시요소(DPE) 상에 배치될 수 있다. 제2패널(20)은 표시요소(DPE)로부터 방출된 빛의 파장을 변경시킬 수 있다. 일 실시예에서, 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)에서 방출된 청색광(Lb)은 제2패널(20)을 통과하면서 적색광(Lr), 녹색광(Lg) 및 청색광(Lb)으로 변환되거나 투과될 수 있다.
표시장치(1)의 표시영역(DA)에서 적색광(Lr)이 방출되는 영역은 적색 화소(PXr)(제1화소)에 해당될 수 있다. 녹색광(Lg)이 방출되는 영역은 녹색 화소(PXg)(제2화소)에 해당될 수 있다. 청색광(Lb)이 투과되는 영역은 청색 화소(PXb)(제3화소)에 해당될 수 있다.
제2패널(20)은 표시영역(DA)에서 화소영역(PA)과 차광영역(BA)을 가질 수 있다. 화소영역(PA)은 광이 방출되는 영역으로서, 차광영역(BA)에 의해 둘러싸여 있다. 화소영역(PA)은 제1패널(10)의 발광영역(EA)에 대응하여 발광영역(EA)에 중첩할 수 있다. 차광영역(BA)은 제1패널(10)의 비발광영역(NEA)에 대응하여 비발광영역(NEA)에 중첩할 수 있다. 제2패널(20)은 제2기판(500), 컬러필터 및 색변환층을 포함할 수 있다.
제2기판(500)은 통상적으로 사용하는 것이라면 특별히 한정하지 않으나, 예를 들어, 글라스, 플라스틱, 수정 등의 절연성 물질로 형성될 수 있다. 제2기판(500)은 기계적 강도, 열적 안정성, 투명성, 표면 평활성, 취급 용이성, 방수성 등을 고려하여 선택될 수 있다.
제2기판(500)의 제1기판(100)을 향하는 면 상에 컬러필터가 배치될 수 있다. 컬러필터는 화소영역(PA)에 배치된 제1컬러필터층(610a), 제2컬러필터층(610b) 및 제3컬러필터층(610c)을 포함할 수 있다. 제1컬러필터층(610a), 제2컬러필터층(610b) 및 제3컬러필터층(610c)은 염료 또는 안료를 포함하는 유기물 패턴일 수 있다. 제1컬러필터층(610a)은 적어도 적색 화소(PXr)의 화소영역(PA)에 배치되고, 제2컬러필터층(610b)은 적어도 녹색 화소(PXg)의 화소영역(PA)에 배치되고, 제3컬러필터층(610c)은 적어도 청색 화소(PXb)의 화소영역(PA)에 배치될 수 있다. 제1컬러필터층(610a)은 제1컬러(예를 들어, 적색)의 광만을 선택적으로 투과시키고, 제2컬러필터층(610b)은 제2컬러(예를 들어, 녹색)의 광만을 선택적으로 투과시키고, 제3컬러필터층(610c)은 제3컬러(예를 들어, 청색)의 광만을 선택적으로 투과시킬 수 있다. 제1컬러필터층(610a), 제2컬러필터층(610b) 및 제3컬러필터층(610c)은 컬러 포토레지스트를 제2기판(500) 상에 도포한 후 선택적으로 식각함으로써 패터닝하는 반복 과정에 의해 형성할 수 있다. 제1컬러필터층(610a), 제2컬러필터층(610b) 및 제3컬러필터층(610c)의 형성 순서는 제한되지 않는다. 일 실시예에서, 도 5에 도시된 바와 같이, 제3컬러필터층(610c), 제2컬러필터층(610b), 제1컬러필터층(610a)의 순으로 형성될 수 있다. 다른 실시예에서, 제3컬러필터층(610c), 제1컬러필터층(610a), 제2컬러필터층(610b)의 순으로 형성될 수 있다.
화소영역(PA)들 사이의 차광영역(BA)에 차광부재(620)가 배치될 수 있다. 차광부재(620)는 제1차광부재(620a) 및 제2차광부재(620b)를 포함할 수 있다. 차광부재(620)는 차광영역(BA)을 통해 광이 외부로 방출되어 빛샘이 발생하는 것을 방지할 수 있다. 제1차광부재(620a)는 빛을 흡수할 수 있는 다양한 물질을 포함할 수 있고, 예를 들어. 불투명 무기절연물질이나 블랙 수지 등의 불투명 유기절연물질을 포함할 수 있다. 제2차광부재(620b)는 제2기판(500)과 제1차광부재(620a) 사이에 배치될 수 있다. 제2차광부재(620b)는 제3컬러필터층(610c)을 형성하는 공정에서 제3컬러필터층(610c)을 형성하는 물질로 형성될 수 있다. 이 경우 제3컬러필터층(610c)에 인접한 제2차광부재(620b)는 제3컬러필터층(610c)과 일체로 형성될 수 있다.
컬러필터 상부에 색변환층이 배치될 수 있다. 색변환층은 화소영역(PA)에 배치된 제1색변환층(630a), 제2색변환층(630b) 및 투과층(630c)을 포함할 수 있다. 제1색변환층(630a), 제2색변환층(630b) 및 투과층(630c) 각각은 격벽(640)에 의해 한정되는 오목한 공간 내에 잉크젯 방식으로 형성될 수 있다. 격벽(640)은 차광영역(BA)에 대응하여 배치될 수 있다.
제1색변환층(630a)은 제1컬러필터층(610a)과 중첩하며 입사되는 청색광(Lb)을 적색광(Lr)으로 변환할 수 있다. 제1색변환층(630a)은 제1감광성 폴리머(251a), 제1양자점(633a) 및 제1산란입자(635a)를 포함할 수 있다. 제1양자점(633a) 및 제1산란입자(635a)는 제1감광성 폴리머(631a)에 분산될 수 있다.
제1양자점(633a)은 청색광(Lb)에 의해 여기되어 청색광(Lb)의 파장보다 긴 파장을 갖는 적색광(Lr)을 방출할 수 있다. 제1감광성 폴리머(631a)는 광투과성을 갖는 유기물일 수 있다. 제1산란입자(635a)는 제1양자점(633a)에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제1양자점(633a)들이 여기되도록 함으로써 색변환 효율을 높일 수 있다. 제1산란입자(635a)는, 예를 들어, 티타늄산화물(TiO2)이나 금속 입자 등일 수 있다. 제1양자점(253a)은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
제2색변환층(630b)은 제2컬러필터층(610b)에 중첩하며 입사되는 청색광(Lb)을 녹색광(Lg)으로 변환할 수 있다. 제2색변환층(630b)은 제2감광성 폴리머(631b), 제2양자점(633b), 및 제2산란입자(635b)를 포함할 수 있다. 제2양자점(633b) 및 제2산란입자(635b)는 제2감광성 폴리머(631b)에 분산될 수 있다.
제2양자점(633b)은 청색광(Lb)에 의해 여기되어 청색광(Lb)의 파장보다 긴 파장을 갖는 녹색광(Lg)을 방출할 수 있다. 제2감광성 폴리머(631b)는 광투과성을 갖는 유기물일 수 있다. 제2산란입자(635b)는 제2양자점(633b)에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제2양자점(633b)들이 여기되도록 함으로써 색변환 효율을 높일 수 있다. 제2산란입자(635b)는, 예를 들어, 티타늄산화물(TiO2)이나 금속 입자 등일 수 있다. 제2양자점(633b)은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다. 양자점은 그 크기가 수 나노미터일 수 있으며, 양자점의 사이즈에 따라 변환 후의 광의 파장이 달라질 수 있다.
청색광(Lb)은 투과층(630c)을 투과할 수 있다. 투과층(630c)은 제3컬러필터층(610c)에 중첩할 수 있다. 투과층(630c)은 제3감광성 폴리머(631c) 및 제3산란입자(635c)를 포함할 수 있다. 제3산란입자(635c)는 제3감광성 폴리머(631c)에 분산될 수 있다. 제3감광성 폴리머(631c)는, 예를 들어, 실리콘 수지, 에폭시 수지 등의 광투과성을 갖는 유기 물질일 수 있으며, 제1감광성 폴리머(631a) 및/또는 제2감광성 폴리머(631b)와 동일한 물질일 수 있다. 제3산란입자(635c)는 청색광(Lb)을 산란시켜 방출할 수 있으며, 제1산란입자(635a) 및/또는 제2산란입자(635b)와 동일한 물질일 수 있다.
제1패널(10)에서 방출된 광은 제1색변환층(630a), 제2색변환층(630b) 및 투과층(630c)을 지나면서 색이 변환되거나 투과된 후, 컬러필터를 통과하면서 색 순도가 높아질 수 있다. 예를 들어, 제1표시요소(DPE1)에서 방출된 청색광(Lb)은 제1색변환층(630a) 및 제1컬러필터층(610a)을 통과하면서 적색광(Lr)으로 변환 및 필터링될 수 있다. 제2표시요소(DPE2)에서 방출된 청색광(Lb)은 제2색변환층(630b) 및 제2컬러필터층(610b)을 통과하면서 녹색광(Lg)으로 변환 및 필터링될 수 있다. 제3표시요소(DPE3)에서 방출된 청색광(Lb)은 투과층(630c) 및 제3컬러필터층(610c)을 통과하면서 투과 및 필터링될 수 있다.
컬러필터와 색변환층 사이에 굴절층(502) 및 제1보호층(503)이 배치될 수 있다. 굴절층(502)은 광의 경로를 변경하여 표시장치의 정면에서의 광추출 효율을 높이고, 정면으로 방출되는 광과 측면으로 방출되는 광의 색 편이를 개선할 수 있다. 굴절층(502)은 저굴절률을 갖는 광 투과성 유기물질을 포함할 수 있다. 예를 들어, 유기물질은 아크릴(acrylic), 폴리이미드(polyimide), 폴리아미드(polyamide) 및 Alq3[Tris(8-hydroxyquinolinato)aluminium] 등으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다. 제1보호층(503)은 굴절층(502)을 보호하는 층으로서, 실리콘산화물(SiO2) 등의 광 투과성 무기물질을 포함할 수 있다.
색변환층 상부에 제2보호층(504)이 배치될 수 있다. 보호층(504)은 색변환층 및 격벽(640)을 덮어 색변환층을 보호할 수 있다. 제2보호층(504)은 실리콘산질화물(SiON) 등의 광 투과성 무기물질을 포함할 수 있다.
제1패널(10)은 표시영역(DA)에서 발광영역(EA)과 비발광영역(NEA)을 포함할 수 있다. 발광영역(EA)은 표시요소(DPE)에서 빛이 방출되는 영역일 수 있다. 비발광영역(NEA)은 발광영역(EA)을 둘러쌀 수 있다. 제1패널(10)은 제1기판(100), 화소회로(PC) 및 표시요소(DPE)를 포함할 수 있다.
제1기판(100)은 통상적으로 사용하는 것이라면 특별히 한정하지 않으나, 예를 들어, 글라스, 플라스틱, 수정 등의 절연성 물질로 형성될 수 있다. 제1기판(100)은 기계적 강도, 열적 안정성, 투명성, 표면 평활성, 취급 용이성, 방수성 등을 고려하여 선택될 수 있다. 일 실시예에서, 제1기판(100)은 글라스를 포함할 수 있다. 다른 실시예에서, 제1기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제1기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 이하에서는 제1기판(100)이 글라스를 포함하는 경우를 중심으로 설명하기로 한다.
제1기판(100) 상에 버퍼층(101)이 배치될 수 있다. 버퍼층(101)은 실리콘질화물(SiNx), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1기판(100)과 버퍼층(101) 사이에 도전층(110)이 더 배치될 수 있다. 도전층(110)은 화소회로(PC)의 적어도 일부에 대응하게 배치될 수 있다. 예를 들어, 도전층(110)은 적어도 박막트랜지스터(TFT)에 대응하게 배치될 수 있다. 표시영역(DA)에서 도전층(110)은 박막터트랜지스터(TFT)로 입사되는 외광을 차단하는 차광층 및/또는 신호 및/또는 전압을 화소회로(PC)로 전달하는 신호선 및/또는 전압선일 수 있다.
버퍼층(101) 상에 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 적어도 하나의 박막트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(ACT), 게이트전극(GE), 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다.
일 실시예에서 반도체층(ACT)은 비정질 실리콘 또는 폴리 실리콘을 포함할 수 있다. 다른 실시예에서 반도체층(ACT)은 산화물 반도체를 포함할 수 있다. 예를 들어, 반도체층(ACT)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등을 포함할 수 있다. 또는, 반도체층(ACT)은 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체를 포함할 수 있다.
반도체층(ACT) 상에는 제1절연층(102)이 배치될 수 있다. 제1절연층(102)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및 아연산화물(ZnOX) 등을 적어도 하나 포함할 수 있다. 이때, 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다. 반도체층(ACT)은 채널영역 및 채널영역의 양측에 배치되고 불순물을 포함하는 소스영역 및 드레인영역을 포함할 수 있다.
제1절연층(102) 상에는 게이트전극(GE)이 배치될 수 있다. 게이트전극(GE)은 반도체층(ACT)의 채널영역과 중첩할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
게이트전극(GE) 상에는 제2절연층(103)이 배치될 수 있다. 제2절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및 아연산화물(ZnOX) 등을 적어도 하나 포함할 수 있다. 이때, 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제2절연층(103) 상에는 소스전극(SE) 및 드레인전극(DE)이 배치될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 예컨대, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 소스전극(SE) 및 드레인전극(DE)은 각각 반도체층(ACT)의 소스영역 및 드레인영역에 전기적으로 연결될 수 있다.
소스전극(SE) 및 드레인전극(DE) 상에는 제3절연층(104)이 배치될 수 있다. 제3절연층(104)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및 아연산화물(ZnOX) 등을 적어도 하나 포함할 수 있다. 이때, 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제3절연층(104) 상에 제4절연층(105)이 배치될 수 있다. 제4절연층(105)은 유기절연물을 포함할 수 있다. 예컨대, 제4절연층(105)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
제4절연층(105) 상에는 표시요소(DPE)가 배치될 수 있다. 도 3에는 제1표시요소(DPE1), 제2표시요소(DPE2), 제3표시요소(DPE3)가 제4절연층(105) 상에 배치되어 있다. 제1표시요소(DPE1), 제2표시요소(DPE2), 제3표시요소(DPE3) 각각은 화소전극(201), 대향전극(205) 및 화소전극(201)과 대향전극 사이의 발광층(203)을 포함할 수 있다.
화소전극(201)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)과 같은 투광성인 도전성 산화물을 포함할 수 있다. 화소전극(201)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사층을 포함할 수 있다. 예를 들어, 화소전극(201)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제4절연층(105) 상에는 화소정의층(106)이 배치될 수 있다. 화소정의층(106)에는 발광영역(EA)을 정의하는 개구(106OP)가 정의될 수 있다. 화소정의층(106)의 개구(106OP)에 의해 화소전극(201)의 일부가 노출될 수 있다. 화소정의층(106)은 화소전극(201)의 가장자리를 덮을 수 있다. 일 실시예에서, 화소정의층(106)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의층(106)은 실리콘질화물(SiNx)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의층(106)은 유기절연물 및 무기절연물을 포함할 수 있다.
발광층(203)은 화소정의층(106)의 개구(106OP)에 배치될 수 있다. 일 실시예에서, 발광층(203)은 표시영역(DA)에서 연속적으로 연장될 수 있다. 발광층(203)은 복수의 화소들, 예를 들어, 적색 화소(PXr), 녹색 화소(PXg), 청색 화소(PXb)에 대하여 공통층으로 형성될 수 있다. 발광층(203)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 도시되지는 않았으나, 발광층(203)의 아래와 위에는 각각 제1기능층 및 제2기능층이 배치될 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층(203) 위에 배치되는 구성요소로서, 선택적(optional)이다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
일 실시예에서, 하나의 표시요소(DPE)는 차례로 적층된 복수의 발광층들을 포함할 수 있다. 예를 들어, 하나의 표시요소(DPE)는 차례로 적층된 제1발광층 및 제2발광층을 포함할 수 있다. 인접한 발광층들 사이에는 음전하발생층 및 양전하발생층이 배치될 수 있다. 예를 들어, 제1발광층 및 제2발광층 사이에는 음전하발생층 및 양전하발생층이 배치될 수 있다. 이러한 경우, 하나의 표시요소(DPE)에는 화소전극, 제1발광층, 음전하발생층, 양전하발생층, 제2발광층, 및 대향전극이 차례로 적층될 수 있다. 음전하발생층은 전자를 공급할 수 있다. 음전하발생층은 n형 전하발생층일 수 있다. 음전하발생층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다. 양전하발생층은 p형 전하발생층일 수 있다. 양전하발생층은 정공(hole)을 공급할 수 있다. 양전하발생층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다.
대향전극(205)은 발광층(203) 상에 배치될 수 있다. 일 실시예에서, 대향전극(205)은 표시영역(DA)에서 연속적으로 연장될 수 있다. 대향전극(205)은 복수의 화소들, 예를 들어, 적색 화소(PXr), 녹색 화소(PXg), 청색 화소(PXb)에 대하여 공통층으로 형성될 수 있다. 대향전극(205)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(205)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(205)은 전술한 물질을 포함하는 (반)투명층 상에 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO) 또는 인듐산화물(In2O3: indium oxide)과 같은 층을 더 포함할 수 있다.
주변영역(PA)은 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)가 배치되는 제1서브주변영역(SPA1) 및 배선영역(50, 도 2)에 대응하는 제2서브주변영역(SPA2)을 포함할 수 있다. 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)는 복수의 박막트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다. 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)에 포함된 박막트랜지스터는 표시영역(DA)의 화소회로(PC)에 포함된 박막트랜지스터(TFT)와 동일한 구조를 포함할 수 있으며, 박막트랜지스터(TFT)와 동일한 공정을 통해서 형성될 수 있다.
도 5는 제1서브주변영역(SPA1)에 배치된 제1스캔구동회로(40a) 및 제2스캔구동회로(40b)에 포함된 박막트랜지스터 및 커패시터를 형성하는 전극들(WL1, WL2)과 제2서브주변영역(SPA2)에 배치된 신호선(WL3)들을 도시하고 있다. 전극(WL1)은 표시영역(DA)의 게이트전극(GE)과 동일층에 동일물질로 형성될 수 있다. 전극(WL2)은 표시영역(DA)의 소스전극(SE) 및 드레인전극(DE)과 동일층에 동일물질로 형성될 수 있다. 신호선(WL3)은 표시영역(DA)의 소스전극(SE) 및 드레인전극(DE)과 동일층에 동일물질로 형성될 수 있다. 전극들(WL1, WL2)은 도전층(110)에 중첩할 수 있다. 신호선(WL3)들은 도전층(110)과 중첩하고 도전층(110)과 전기적으로 연결되어 2층 구조로 형성될 수 있다. 신호선(WL3)들은 전극들(WL1, WL2)과 전기적으로 연결될 수 있다.
일 실시예에서, 버퍼층(101), 제1절연층(102), 제2절연층(103), 제3절연층(104), 제4절연층(105) 및 화소정의층(106)은 주변영역(PA)까지 연장될 수 있다. 버퍼층(101), 제1절연층(102), 제2절연층(103) 및 제3절연층(104)은 무기 절연층(IL)일 수 있다. 제4절연층(105)과 화소정의층(106)은 유기 절연층일 수 있다. 버퍼층(101), 제2절연층(103) 및 제3절연층(104)은 제1서브주변영역(SPA1) 및 제2서브주변영역(SPA2)까지 연장될 수 있다. 제4절연층(105)과 화소정의층(106)은 제1서브주변영역(SPA1)까지 연장될 수 있다. 다른 실시예에서, 도 5에 도시된 바와 같이, 제1절연층(102)은 주변영역(PA)까지 연장되지 않고, 표시영역(DA)에만 배치될 수 있다. 이 경우, 제1절연층(102)은 주변영역(PA)에서 스캔구동회로에 포함된 박막트랜지스터의 반도체층에 대응하게 패터닝되어 배치될 수 있다.
제1서브주변영역(SPA1)에는 제4절연층(105) 상부에 배치된 화소전극(201)과 동일물질을 포함하고 화소전극(201)과 이격된 도전패턴(201P)이 배치될 수 있다. 표시영역(DA)의 발광층(203) 및 대향전극(205)이 제1서브주변영역(SPA1)까지 연장되어 배치될 수 있다.
제2서브주변영역(SPA2)은 적어도 하나의 댐(DAM)이 배치되는 일종의 댐영역일 수 있다. 도 5는 세 개의 댐(DAM)들을 도시한다. 댐(DAM)은 표시영역(DA)을 둘러싸는 라인 형태로 구비될 수 있다. 댐(DAM)은 제1스캔구동회로(40a), 제2스캔구동회로(40b) 및 배선영역(50) 중 적어도 일부에 중첩할 수 있다. 예를 들어 도 5에 도시된 바와 같이, 댐(DAM)은 배선영역(50)의 신호선(SL3)들 상부에 신호선(SL3)들에 중첩하게 배치될 수 있다. 도 5에는 세 개의 제1 내지 제3댐들(DAM1, DAM2, DAM3)을 도시하고 있다. 댐(DAM)의 개수는 달라질 수 있다. 제1 내지 제3댐들(DAM1, DAM2, DAM3)은 서로 이격되어 평행하게 배치될 수 있다. 제1 내지 제3댐들(DAM1, DAM2, DAM3)은 무기층 상부에 위치할 수 있다. 예를 들어, 제1 내지 제3댐들(DAM1, DAM2, DAM3)은 버퍼층(101), 제1절연층(102), 제2절연층(103) 및 제3절연층(104) 중 적어도 하나를 포함하는 무기절연층의 상부에 배치될 수 있다.
제1 내지 제3댐들(DAM1, DAM2, DAM3) 각각은 적어도 하나의 유기절연층을 포함할 수 있다. 제1댐(DAM1)은 표시영역(DA)에 인접하고, 표시영역(DA)의 가장자리를 따라 배치되며 제1폭(W1)으로 표시영역(DA)을 둘러쌀 수 있다. 도 5 및 도 6에 도시된 바와 같이, 제1댐(DAM1)은 제1절연패턴(105P)을 포함하는 단층 구조를 가질 수 있다. 제2댐(DAM2)은 제1댐(DAM1)의 외측에 배치되고, 표시영역(DA)의 가장자리를 따라 배치되며 제2폭(W2)으로 제1댐(DAM1)을 둘러쌀 수 있다. 제2댐(DAM2)은 제1절연패턴(105P)과 제1절연패턴(105P) 상부에 배치된 제2절연패턴(106P)을 포함하는 다층 구조를 가질 수 있다. 제3댐(DAM0)은 제2댐(DAM2)의 외측에 배치되고, 표시영역(DA)의 가장자리를 따라 배치되며 제3폭(W3)으로 제2댐(DAM2)을 둘러쌀 수 있다. 제3댐(DAM3)은 제1절연패턴(105P)과 제1절연패턴(105P) 상부에 배치된 제2절연패턴(106P)을 포함하는 다층 구조를 가질 수 있다. 제1폭(W1), 제2폭(W2) 및 제3폭(W3)은 동일 또는 상이할 수 있다. 제1댐(DAM1)과 제2댐(DAM2)의 간격(D1)보다 제2댐(DAM2)과 제3댐(DAM0)의 간격(D2)이 클 수 있다.
제1절연패턴(105P)은 제3절연층(104) 상에 배치될 수 있다. 일 실시예에서, 제1절연패턴(105P)은 제4절연층(105)과 동일한 물질을 포함할 수 있다. 제1절연패턴(105P) 및 제4절연층(105)은 동일한 공정에서 형성될 수 있다. 제2절연패턴(106P)은 화소절연층(106)과 동일한 물질을 포함할 수 있다. 제2절연패턴(106P) 및 화소절연층(106)은 동일한 공정에서 형성될 수 있다.
제2서브주변영역(SPA2)에는 지지대(SPM)가 더 배치될 수 있다. 지대(SPM)는 댐(DAM)과 이격되어 댐(DAM)과 평행하게 배치될 수 있다. 지지대(SPM)는 무기절연층(IL) 상부에 위치할 수 있다. 예를 들어, 지지대(SPM)는 버퍼층(101), 제1절연층(102), 제2절연층(103) 및 제3절연층(104) 중 적어도 하나를 포함하는 무기절연층(IL)의 상부에 배치될 수 있다. 지지대(SPM)는 댐(DAM)의 외측에 배치되고, 표시영역(DA)의 가장자리 일부를 따라 배치될 수 있다. 지지대(SPM)는 제1절연패턴(105P)과 제1절연패턴(105P) 상부에 배치된 제2절연패턴(106P)을 포함하는 다층 구조를 가질 수 있다. 지지대(SPM)의 폭(W4)은 댐(DAM)의 제1 내지 제4폭(W1, W2, W3)보다 클 수 있다. 지지대(SPM)와 제3댐(DAM0)의 간격(D3)이 제1댐(DAM1)과 제2댐(DAM2)의 간격(D1) 및 제2댐(DAM2)과 제3댐(DAM0)의 간격(D2)보다 클 수 있다. 지지대(SPM)의 높이는 제2댐(DAM2)과 제3댐(DAM3)의 높이와 동일할 수 있다.
지지대(SPM)는 제1스캔구동회로(40a), 제2스캔구동회로(40b) 및 배선영역(50) 중 적어도 일부에 중첩할 수 있다. 예를 들어 도 5에 도시된 바와 같이, 지지대(SPM)는 배선영역(50)의 신호선(SL3)들 상부에 신호선(SL3)들에 중첩하게 배치될 수 있다.
실링재(SEAL)는 제2서브주변영역(SPA2)에 배치되어, 표시영역(DA), 댐(DAM), 지지대(SPM)를 둘러쌀 수 있다. 실링재(SEAL)는 제1기판(100)과 제2기판(500)을 접합시킴으로써 표시소자(DPE)를 포함하는 표시영역(DA)을 외기로부터 밀봉할 수 있다. 실링재(SEAL)의 일부는 배선영역(50)에 중첩할 수 있다.
봉지층(300)은 표시요소(DPE) 상에 배치될 수 있다. 일 실시예에서, 봉지층(300)은 표시영역(DA)에 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(301), 유기봉지층(303) 및 제2무기봉지층(305)을 포함할 수 있다.
제1무기봉지층(301)은 표시영역(DA) 및 주변영역(PA)에서 연속적으로 연장될 수 있다. 제1무기봉지층(301)은 대향전극(205) 및 댐(DAM) 상에 배치될 수 있다.
유기봉지층(303)은 표시영역(DA)에 배치될 수 있다. 유기봉지층(303)은 댐(DAM)까지 연장될 수 있다. 일 실시예에서, 표시영역(DA)에서 유기봉지층(303)의 상면은 평탄할 수 있다. 유기봉지층(303)은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 제1패널(10)을 제조할 때 유기봉지층(303)을 형성하는 유기물질은 표시영역(DA)으로부터 주변영역(PA)으로 흐를 수 있다. 댐(DAM)은 제1패널(10)을 제조할 때 유기봉지층(303)을 형성하는 유기물질이 주변영역(PA)의 외측으로 흐르는 것을 방지 또는 감소시킬 수 있다.
제2무기봉지층(305)은 유기봉지층(303) 상에 배치될 수 있다. 제2무기봉지층(305)은 연속적으로 연장될 수 있으며, 댐(DAM) 상에서 제1무기봉지층(301)과 직접 접촉할 수 있다. 제1무기봉지층(301) 및 제2무기봉지층(305)은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물질을 포함할 수 있다.
제1무기봉지층(301)과 제2무기봉지층(305)은 원자층 증착법(atomic layer deposition: ALD), 화학기상 증착법(chemical vapor deposition: CVD), 스퍼터링법(SPT), 졸겔법(sol-gel process), 레이저 펄스 증착법(pulsed laser deposition: PLD) 등의 다양한 방법으로 형성할 수 있다.
제1무기봉지층(301)과 제2무기봉지층(305)은 제1 내지 제3댐들(DAM1, DAM2, DAM3)을 덮으며, 제1 내지 제3댐들(DAM1, DAM2, DAM3)의 외측까지 형성될 수 있다. 유기봉지층(303)은 제1 내지 제3댐들(DAM1, DAM2, DAM3)에 의해 그 위치가 한정되어, 제1 내지 제3댐들(DAM1, DAM2, DAM3) 외측으로 유기봉지층(303) 형성용 물질이 넘치는 것이 방지될 수 있다. 댐(DAM)이 유기봉지층 형성용 물질의 위치 한정 기능을 하기 위해, 최외측에 위치된 제3댐(DAM3)의 높이가 제1댐(DAM1)보다 상대적으로 높은 것이 바람직하다.
제1무기봉지층(301)과 제2무기봉지층(305) 중 적어도 하나는 지지대(SPM)의 상부면을 적어도 일부 덮도록 제1 내지 제3댐들(DAM1, DAM2, DAM3)의 외측까지 형성될 수 있다. 제1무기봉지층(301)과 제2무기봉지층(305) 중 적어도 하나는 실링재(SEAL) 근처까지 연장될 수 있다. 도 5 및 도 7에서 제1무기봉지층(301)과 제2무기봉지층(305)이 지지대(SPM)의 상부면을 완전히 덮고 실링재(SEAL) 근처까지 연장되고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 다른 실시예에서, 도 6 및 도 8에 도시된 바와 같이, 제1무기봉지층(301)과 제2무기봉지층(305) 중 적어도 하나는 표시영역(DA)에서 실링재(SEAL) 측으로, 즉 지지대(SPM)의 폭(W4)의 절반(W4/2) 이상 지지대(SPM)의 상부면을 덮도록 표시영역(DA)으로부터 연장될 수 있다. 일 실시예에서, 제1무기봉지층(301)과 제2무기봉지층(305) 중 적어도 하나는 지지대(SPM)의 중심을 기준으로 표시영역(DA)에서 실링재(SEAL) 측으로 1㎛ 이상 연장될 수 있다. 예를 들어, 연장 범위는 지지대(SPM)의 중심에서부터 기판의 가장자리 방향으로 1 내지 185㎛ 일 수 있다. 상기 연장 범위는 예시적이며, 지지대(SPM)와 실링재(SEAL) 간의 거리에 따라 연장 범위는 달라질 수 있다. 제1무기봉지층(301)과 제2무기봉지층(305)의 연장 범위는 서로 동일 또는 상이할 수 있다. 예를 들어, 제1무기봉지층(301)이 제2무기봉지층(305)보다 더 길게 연장되어, 제1무기봉지층(301)과 제2무기봉지층(305)의 끝단들의 측면들은 일치하지 않을 수 있다.
제2패널(20)은 제1패널(10)과 별도로 형성된 후 실링재(SEAL)에 의해 제1패널(10)과 결합될 수 있다. 제1패널(10)과 제2패널(20) 사이에 충진층(400)이 배치될 수 있다.
지지대(SPM)의 상부를 적어도 일부 덮음으로써 표시장치의 외곽으로부터 제2패널의 유기절연층인 굴절층(502)을 통해 유입된 수분이 충진층(400)을 거쳐 지지대(SPM)를 통과하거나 지지대(SPM)의 측면으로 유입되어 구동회로의 불량을 야기할 수 있다. 본 발명의 실시예는 적어도 하나의 무기박막봉지층으로 지지대(SPM)를 적어도 일부 덮음으로써 수분 유입을 최소화할 수 있다.
도 9는 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
도 9의 실시예는 제1패널(10)의 표시영역(DA)의 제4절연층(105) 및 주변영역(PA)의 제1절연패턴(105P)이 배리어층(BL)을 포함하는 점에서 도 3 및 도 5의 실시예와 차이가 있다. 도 9에 있어서 도 3 및 도 5와 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 9를 참조하면, 일 실시예에서, 제4절연층(105)과 제1절연패턴(105P)들 각각에는 제3절연층(104)과의 경계면에 배리어층(BL)을 포함할 수 있다. 일 실시예에서 배리어층(BL)은 고농도 산소층일 수 있다. 배리어층(BL)은 제4절연층(105) 및 제1절연패턴(105P)의 열처리에 의해 제4절연층(105) 및 제1절연패턴(105P)을 형성하는 유기물질의 일 성분인 산소가 제3절연층(103)과의 계면에서 집중(pile-up)되어 형성될 수 있다. 배리어층(BL)은 제4절연층(105) 및 제1절연패턴(105P)에서 산소 농도가 최대인 소정 두께를 갖는 부분일 수 있다.
제1기판(100) 상의 제3절연층(104) 상에 제4절연층(105)과 제1절연패턴(105P)들은 열처리에 의해 경화될 수 있다. 제4절연층(105)과 제1절연패턴(105P)들의 경화 열처리에 의해 제4절연층(105) 및 제1절연패턴(105P)이 포함하는 일 성분인 산소가 제3절연층(103)과의 계면으로 집중(pile-up)될 수 있다. 이에 따라 제4절연층(105)과 제1절연패턴(105P)들 각각의 제3절연층(104)과의 경계면에 배리어층(BL)이 형성될 수 있다.
경화를 위한 열처리 온도는 상온보다 높은 온도일 수 있다. 일 실시예에서, 제4절연층(105)과 제1절연패턴(105P)들은 100℃ 이상 300℃ 이하의 온도에서 소정 시간 동안 경화될 수 있다. 패널 특성에 따라 제4절연층(105) 및 제1절연패턴(105P)들에 배리어층(BL)을 형성하는 열처리 온도 및 시간은 조절될 수 있다.
지지대(SPM)의 최하층인 제1절연패턴(105P)에 배리어층(BL)이 형성됨으로써 외부에서 지지대(SPM)로 침투된 수분이 하부 절연층으로 이동하는 경로가 배리어층(BL)에 의해 차단될 수 있다. 이에 따라 외부에서 침투되는 수분이 지지대(SPM) 하부로 이동하여 구동회로 및 배선들에 주는 영향을 최소화 또는 방지할 수 있다.
도 10은 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
도 10의 실시예는 표시영역(DA)의 제1패널(10) 및 제2패널(20)을 도시하고, 제1패널(10)과 제2패널(20) 사이에 입력감지층(700)이 더 구비된 점에서 도 3의 실시예와 차이가 있다. 도 7에 있어서 도 3과 동일한 참조부호는 동일한 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 10을 참조하면, 입력감지층(700)은 봉지층(300) 상부에 배치될 수 있다. 입력감지층(700)은 베이스층(701), 절연층(705) 및 베이스층(701)과 절연층(705) 사이의 감지전극(703)을 포함할 수 있다. 표시영역(DA)에는 입력감지층(700)의 감지전극(703)들이 배치될 수 있다. 도시되지 않았으나, 주변영역(PA)에는 감지전극(703)들에 연결된 감지신호선들이 배치될 수 있다. 또한 도 5에 도시된 바와 같이 제1무기봉지층(301)과 제2무기봉지층(305) 중 적어도 하나는 지지대(SPM)의 상부면을 적어도 일부 덮도록 제1 내지 제3댐들(DAM1, DAM2, DAM3)의 외측까지 형성될 수 있다. 그리고, 도 9에 도시된 바와 같이 표시영역(DA)의 제4절연층(105)과 제1 내지 제3댐들(DAM1, DAM2, DAM3) 및 지지대(SPM)의 제1절연패턴(105P)들 각각은 제3절연층(104)과의 경계면에 배리어층(BL)을 더 포함할 수 있다.
전술한 구조를 갖는 표시장치(1)는 휴대폰(mobile phone), 텔레비전, 광고판, 모니터, 태블릿 PC, 노트북 등에 포함될 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치
10: 제1패널
20: 제2패널
DA: 표시영역
PA: 주변영역
40, 40a, 40b: 스캔구동회로
50: 배선영역
DAM: 댐
SPM: 지지대
300: 봉지층

Claims (20)

  1. 표시영역 및 표시영역 외측의 주변영역을 포함하는 기판;
    상기 표시영역에 배치된 표시요소;
    상기 주변영역에 배치된 댐;
    상기 주변영역에 배치되고 상기 댐 외측에 배치된 지지대; 및
    상기 표시요소 상부에 배치된 봉지층;을 포함하고,
    상기 봉지층은 제1무기봉지층, 제2무기봉지층 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하고,
    상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나가 상기 지지대 상부면의 적어도 일부를 덮는, 표시장치.
  2. 제1항에 있어서,
    상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나는 상기 표시영역에서 상기 주변영역 방향으로 연장되어 상기 지지대의 폭의 절반 이상을 덮는, 표시장치.
  3. 제1항에 있어서,
    상기 주변영역에 배치된 구동회로; 및
    상기 구동회로 외측에 상기 구동회로로 신호를 공급하는 신호선들이 배치된 배선영역;을 포함하고,
    상기 지지대는 상기 배선영역에 중첩하는, 표시장치.
  4. 제1항에 있어서,
    상기 지지대 외측에 상기 지지대와 이격된 실링재;를 포함하고,
    평면상 상기 지지대는 상기 실링재와 상기 댐 사이에 배치되고, 상기 댐은 상기 표시영역과 상기 지지대 사이에 배치된, 표시장치.
  5. 제1항에 있어서,
    상기 지지대는 복수의 유기절연층들을 포함하는, 표시장치.
  6. 제5항에 있어서,
    상기 복수의 유기절연층들 중 최하층이 상기 지지대 하부의 절연층과의 계면에 산소 농도가 높은 층을 포함하는, 표시장치.
  7. 제1항에 있어서,
    상기 봉지층 상부에 배치되고, 상기 표시요소로부터 방출된 빛의 파장을 변경시키는 컬러제어패널;을 더 포함하는, 표시장치.
  8. 제7항에 있어서, 상기 컬러제어패널은,
    제2기판의 상기 표시요소를 마주하는 면 상의 컬러필터층;
    상기 컬러필터층 상의 색변환층; 및
    상기 컬러필터층과 상기 색변환층 사이의 유기절연층;을 포함하는 표시장치.
  9. 제7항에 있어서,
    상기 컬러제어패널과 상기 봉지층 사이의 충진층;을 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 댐은 서로 이격된 복수의 댐들을 포함하고,
    상기 복수의 댐들 중 최외각 댐과 상기 지지대의 간격은 상기 복수의 댐들의 간격보다 큰, 표시장치.
  11. 표시요소가 배치된 제1패널; 및
    컬러필터가 배치된 제2패널;을 포함하고,
    상기 제1패널은,
    상기 표시요소 및 상기 표시요소와 전기적으로 연결된 화소회로가 배치된 표시영역 및 표시영역 외측의 주변영역을 포함하는 제1기판;
    상기 주변영역에 배치되고, 상기 화소회로로 신호를 공급하는 구동회로;
    상기 화소회로와 상기 구동회로를 덮는 절연층;
    상기 주변영역에서 상기 절연층 상부에 배치된 댐;
    상기 주변영역에서 상기 절연층 상부에 상기 댐과 이격 배치된 지지대; 및
    상기 표시요소 상부에 배치된 봉지층;을 포함하고,
    상기 봉지층은 제1무기봉지층, 제2무기봉지층 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하고,
    상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나가 상기 지지대 상부면의 적어도 일부를 덮는, 표시장치.
  12. 제11항에 있어서,
    상기 제1무기봉지층 및 상기 제2무기봉지층 중 적어도 하나는 상기 표시영역에서 상기 주변영역 방향으로 연장되어 상기 지지대의 폭의 절반 이상을 덮는, 표시장치.
  13. 제11항에 있어서,
    상기 지지대 외측에 상기 지지대와 이격된 실링재;를 포함하고,
    평면상 상기 지지대는 상기 실링재와 상기 댐 사이에 배치되고, 상기 댐은 상기 표시영역과 상기 지지대 사이에 배치된, 표시장치.
  14. 제11항에 있어서,
    상기 지지대는 복수의 유기절연층들을 포함하는, 표시장치.
  15. 제14항에 있어서,
    상기 복수의 유기절연층들 중 최하층의 산소 농도가 상기 절연층과의 계면에서 최대인, 표시장치.
  16. 제11항에 있어서,
    상기 댐은 서로 이격된 복수의 댐들을 포함하고,
    상기 복수의 댐들 중 최외각 댐과 상기 지지대의 간격은 상기 복수의 댐들의 간격보다 큰, 표시장치.
  17. 제11항에 있어서,
    상기 화소회로에 포함된 박막트랜지스터와 상기 구동회로에 포함된 박막트랜지스터는 산화물 반도체를 포함하는, 표시장치.
  18. 제11항에 있어서,
    상기 댐의 높이와 상기 지지대의 높이가 동일한, 표시장치.
  19. 제17항에 있어서, 상기 제2패널은,
    제2기판의 상기 표시요소를 마주하는 면 상의 컬러필터층;
    상기 컬러필터층 상의 색변환층; 및
    상기 컬러필터층과 상기 색변환층 사이의 유기절연층;을 포함하는 표시장치.
  20. 제11항에 있어서,
    상기 제1패널과 상기 제2패널 사이의 충진층;을 포함하는 표시장치.
KR1020210167721A 2021-11-29 2021-11-29 표시장치 KR20230081810A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210167721A KR20230081810A (ko) 2021-11-29 2021-11-29 표시장치
US17/984,812 US20230171989A1 (en) 2021-11-29 2022-11-10 Display apparatus
CN202211498825.1A CN116193900A (zh) 2021-11-29 2022-11-28 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210167721A KR20230081810A (ko) 2021-11-29 2021-11-29 표시장치

Publications (1)

Publication Number Publication Date
KR20230081810A true KR20230081810A (ko) 2023-06-08

Family

ID=86446931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210167721A KR20230081810A (ko) 2021-11-29 2021-11-29 표시장치

Country Status (3)

Country Link
US (1) US20230171989A1 (ko)
KR (1) KR20230081810A (ko)
CN (1) CN116193900A (ko)

Also Published As

Publication number Publication date
CN116193900A (zh) 2023-05-30
US20230171989A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US11018320B2 (en) Display device
US11322700B2 (en) Light-emitting device having light blocking layer overlapping non-light emitting region
TWI651877B (zh) 顯示裝置
KR102668184B1 (ko) 표시 장치
KR102491882B1 (ko) 유기발광표시장치 및 이의 제조방법
KR20210032599A (ko) 표시 장치
US9911802B2 (en) Display device and method for manufacturing the same
US20240276825A1 (en) Display panel and display apparatus including the same
CN218277721U (zh) 显示设备
US20230371312A1 (en) Display panel and method of manufacturing the same
CN116013929A (zh) 显示设备
CN114914274A (zh) 显示面板和包括该显示面板的显示装置
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20140083143A (ko) 유기발광소자표시장치 및 그 제조방법
US11594185B2 (en) Display device
KR20230081810A (ko) 표시장치
KR20220077308A (ko) 마스크
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
US20230131708A1 (en) Display apparatus and method of providing display apparatus
US20230172022A1 (en) Display apparatus and method of manufacturing the same
EP4177951A1 (en) Display apparatus and method of manufacturing the same
KR20240031570A (ko) 표시 장치
CN116782685A (zh) 显示装置
KR20240109332A (ko) 표시 장치 및 이의 제조 방법
KR20230076904A (ko) 표시 장치