KR20230081608A - Method of manufacturing device chip - Google Patents
Method of manufacturing device chip Download PDFInfo
- Publication number
- KR20230081608A KR20230081608A KR1020220135764A KR20220135764A KR20230081608A KR 20230081608 A KR20230081608 A KR 20230081608A KR 1020220135764 A KR1020220135764 A KR 1020220135764A KR 20220135764 A KR20220135764 A KR 20220135764A KR 20230081608 A KR20230081608 A KR 20230081608A
- Authority
- KR
- South Korea
- Prior art keywords
- workpiece
- resin layer
- device chip
- tape
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 124
- 229920005989 resin Polymers 0.000 claims abstract description 124
- 238000005520 cutting process Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims description 66
- 238000005530 etching Methods 0.000 claims description 59
- 230000001681 protective effect Effects 0.000 claims description 39
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 104
- 239000007789 gas Substances 0.000 description 94
- 239000010408 film Substances 0.000 description 58
- 235000012431 wafers Nutrition 0.000 description 18
- 239000002994 raw material Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000011261 inert gas Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 2
- 239000002202 Polyethylene glycol Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001223 polyethylene glycol Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- 239000003507 refrigerant Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
본 발명은 표면측에 디바이스가 형성되어 있는 판상의 피가공물을 분할하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법에 관한 것이다. [0001] The present invention relates to a device chip manufacturing method for manufacturing a device chip by dividing a plate-shaped workpiece in which devices are formed on the surface side.
휴대 전화기나 퍼스널 컴퓨터로 대표되는 전자 기기에서는, 전자 회로 등을 포함하는 디바이스를 구비한 디바이스 칩이 필수 구성 요소가 되어 있다. 디바이스 칩은, 예를 들어, 실리콘 (Si) 등의 반도체로 이루어지는 웨이퍼의 표면측을 스트리트라고 불리는 분할 예정 라인으로 복수의 영역으로 구획하고, 각 영역에 디바이스를 형성한 후, 이 분할 예정 라인을 따라 웨이퍼를 분할함으로써 얻어진다.BACKGROUND OF THE INVENTION [0002] In electronic devices represented by mobile phones and personal computers, device chips equipped with devices including electronic circuits and the like are essential components. In a device chip, for example, the surface side of a wafer made of a semiconductor such as silicon (Si) is divided into a plurality of regions with scheduled division lines called streets, and devices are formed in each region. It is obtained by dividing the wafer according to
웨이퍼를 디바이스 칩으로 분할할 때에는, 대표적으로는, 절삭 블레이드라고 불리는 환상 (環狀) 의 공구를 스핀들에 장착한 절삭 장치가 사용된다. 절삭 블레이드를 고속으로 회전시켜, 순수 등의 액체를 공급하면서 분할 예정 라인을 따라 표면측으로부터 웨이퍼에 절입시킴으로써, 웨이퍼가 절삭 가공되고, 복수의 디바이스 칩으로 분할된다. When dividing a wafer into device chips, typically, a cutting device in which an annular tool called a cutting blade is attached to a spindle is used. The wafer is cut and divided into a plurality of device chips by rotating the cutting blade at high speed and incising the wafer from the surface side along the division line while supplying liquid such as pure water.
웨이퍼에 흡수되는 파장의 레이저 빔을 생성할 수 있는 레이저 발진기를 구비한 레이저 가공 장치에 의해, 웨이퍼가 디바이스 칩으로 분할되는 경우도 있다. 그 경우에는, 레이저 발진기로 생성된 레이저 빔을 웨이퍼의 표면측으로부터 분할 예정 라인에 조사함으로써, 웨이퍼가 어블레이션 가공되고, 복수의 디바이스 칩으로 분할된다. In some cases, a wafer is divided into device chips by a laser processing apparatus equipped with a laser oscillator capable of generating a laser beam having a wavelength absorbed by the wafer. In that case, the wafer is ablated and divided into a plurality of device chips by irradiating a laser beam generated by a laser oscillator to the division line from the surface side of the wafer.
그런데, 상기 서술한 바와 같은 방법으로 얻어지는 디바이스 칩을 다른 디바이스 칩이나 기판에 고정시키기 위해서, 논 컨덕티브 필름 (NCF : Non Conductive Film) 이나 다이 어태치 필름 (DAF : Die Attach Film) 등으로 불리는 접착용의 수지층이, 각 디바이스 칩의 표면측에 형성되는 경우가 있다 (예를 들어, 특허문헌 1 참조). However, in order to fix the device chip obtained by the above-described method to another device chip or substrate, adhesion called non-conductive film (NCF) or die attach film (DAF: Die Attach Film) A dragon resin layer may be formed on the surface side of each device chip (see Patent Literature 1, for example).
이 경우에는, 예를 들어, 웨이퍼를 복수의 디바이스 칩으로 분할하기 전에, 웨이퍼의 표면 전체를 덮을 수 있는 크기의 수지층이 웨이퍼의 표면측에 형성된다. 그 후, 웨이퍼와 함께 수지층을 분할함으로써, 표면측에 접착용 수지층을 구비한 복수의 디바이스 칩이 얻어진다. In this case, for example, before dividing the wafer into a plurality of device chips, a resin layer having a size capable of covering the entire surface of the wafer is formed on the surface side of the wafer. After that, by dividing the resin layer together with the wafer, a plurality of device chips having a resin layer for bonding on the surface side are obtained.
상기 서술한 접착용 수지층은, 디바이스 칩을 대상으로 고정시킬 때에 가해지는 압력에 의해 적절히 변형되도록, 완전하게는 경화되어 있지 않은 상태 (미경화 또는 반경화의 상태) 로 웨이퍼에 형성된다. 그러나, 지금까지 방법으로 웨이퍼를 가공하여 디바이스 칩으로 분할하면, 이 가공 시에 발생하는 열로 수지층이 경화하여, 대상에 대하여 디바이스 칩을 적절히 고정할 수 없게 되는 경우가 있었다. The adhesive resin layer described above is formed on the wafer in a completely uncured state (uncured or semi-cured state) so that it is appropriately deformed by the pressure applied when fixing the device chip to the object. However, when wafers are processed and divided into device chips by conventional methods, the resin layer hardens due to the heat generated during this processing, and the device chips cannot be properly fixed to the target in some cases.
따라서, 본 발명의 목적은, 종래의 방법에 비해 수지층의 경화를 억제할 수 있는 디바이스 칩의 제조 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for manufacturing a device chip capable of suppressing curing of a resin layer compared to conventional methods.
본 발명의 일 측면에 의하면, 분할 예정 라인에 의해 구획된 표면측의 영역에 디바이스가 형성되어 있는 판상의 피가공물을 그 분할 예정 라인으로 분할함으로써 그 디바이스를 포함하는 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 그 피가공물의 그 표면측에 미경화 또는 반경화 상태의 수지를 포함하는 수지층을 형성하는 수지층 형성 스텝과, 그 수지층 형성 스텝 후에, 그 수지층이 그 표면측에 형성되어 있는 그 피가공물의 이면측으로부터 그 피가공물을 그 분할 예정 라인을 따라 절단함으로써 그 디바이스 칩을 제조하는 피가공물 절단 스텝을 포함하는 디바이스 칩의 제조 방법이 제공된다. According to one aspect of the present invention, a device chip for manufacturing a device chip including the device by dividing a plate-like workpiece in which devices are formed in a surface-side region partitioned by a division line, by the division line. A manufacturing method comprising: a resin layer forming step of forming a resin layer containing uncured or semi-cured resin on the surface side of the workpiece; and, after the resin layer forming step, the resin layer is formed on the surface side. There is provided a device chip manufacturing method including a workpiece cutting step of manufacturing the device chip by cutting the workpiece from the back side of the workpiece along the dividing line.
바람직하게는, 그 피가공물 절단 스텝 후에, 그 수지층에 외력을 부여함으로써 그 수지층을 그 디바이스 칩에 맞추어 분할하는 수지층 분할 스텝을 추가로 포함한다. 예를 들어, 그 수지층 형성 스텝 후, 그 수지층 분할 스텝 전에, 그 피가공물의 그 표면측에 익스팬드성을 갖는 테이프를 첩부 (貼付) 하는 테이프 첩부 스텝을 추가로 포함하고, 그 수지층 분할 스텝에서는, 그 테이프를 확장함으로써 그 수지층에 외력을 부여하여 그 수지층을 분할한다. 또는, 그 피가공물 절단 스텝 후, 그 수지층 분할 스텝 전에, 그 피가공물의 그 이면측에 익스팬드성을 갖는 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고, 그 수지층 분할 스텝에서는, 그 테이프를 확장함으로써 그 수지층에 외력을 부여하여 그 수지층을 분할한다. Preferably, after the work piece cutting step, a resin layer dividing step of dividing the resin layer according to the device chip by applying an external force to the resin layer is further included. For example, after the resin layer forming step and before the resin layer dividing step, a tape attaching step of attaching a tape having an expandability to the surface side of the workpiece is further included, and the resin layer In the dividing step, the resin layer is divided by applying an external force to the resin layer by expanding the tape. Or, after the cutting step of the workpiece and before the step of dividing the resin layer, a tape attaching step of attaching a tape having an expandability to the back side of the workpiece is further included, and in the step of dividing the resin layer, By expanding the tape, an external force is applied to the resin layer to divide the resin layer.
또, 바람직하게는, 그 피가공물 절단 스텝 전에, 그 피가공물의 그 이면측에 보호막을 형성하는 보호막 형성 스텝을 추가로 포함한다.Further, preferably, a protective film formation step of forming a protective film on the back side of the workpiece is further included before the workpiece cutting step.
또, 바람직하게는, 그 피가공물 절단 스텝에서는, 그 피가공물에 흡수되는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 피가공물에 조사함으로써 그 피가공물을 절단한다. 또, 바람직하게는, 그 피가공물 절단 스텝 후에, 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 디바이스 칩에 잔존하는 가공 변형 또는 데브리를 제거하는 플라즈마 에칭 스텝을 추가로 포함한다. Further, preferably, in the cutting of the workpiece, the workpiece is cut by irradiating the workpiece with a laser beam having a wavelength absorbed by the workpiece along the division plan line. Further, preferably, after the cutting step of the workpiece, a plasma etching step of removing processing strain or debris remaining on the device chip by supplying an etching gas in a plasma state from the back side of the workpiece is further included. do.
또, 바람직하게는, 그 피가공물 절단 스텝은, 그 피가공물에 흡수되는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 피가공물에 조사함으로써 그 피가공물의 그 이면에 개구된 홈을 형성하는 홈 형성 스텝과, 그 홈 형성 스텝 후에, 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 피가공물의 그 표면과 그 홈의 바닥의 사이의 부분을 제거하여 그 피가공물을 절단하는 플라즈마 에칭 스텝을 포함한다. Further, preferably, in the step of cutting the workpiece, the workpiece is irradiated with a laser beam having a wavelength absorbed by the workpiece along the line along which the workpiece is to be divided, thereby forming a groove opened on the back surface of the workpiece. After the formation step and the groove formation step, cutting the workpiece by supplying an etching gas in a plasma state from the back side of the workpiece to remove a portion between the surface of the workpiece and the bottom of the groove. It includes a plasma etching step.
또, 바람직하게는, 그 피가공물 절단 스텝 전에, 그 피가공물의 그 이면측의 그 디바이스에 대응하는 영역을 덮는 마스크층을 그 피가공물에 형성하는 마스크층 형성 스텝을 추가로 포함하고, 그 피가공물 절단 스텝에서는, 그 마스크층이 형성되어 있는 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 피가공물의 그 마스크층으로부터 노출되어 있는 부분을 제거하여 그 피가공물을 절단한다. Further, preferably, before the cutting step of the workpiece, a mask layer forming step of forming a mask layer covering a region corresponding to the device on the back side of the workpiece is included on the workpiece, In the workpiece cutting step, a portion exposed from the mask layer of the workpiece is removed by supplying an etching gas in a plasma state from the back side of the workpiece on which the mask layer is formed, and the workpiece is cut.
본 발명의 일 측면에 관련된 디바이스 칩의 제조 방법에서는, 피가공물의 표면측에 미경화 또는 반경화 상태의 수지를 포함하는 수지층을 형성한 후에, 피가공물의 이면측으로부터 피가공물을 분할 예정 라인을 따라 절단하므로, 피가공물을 표면측으로부터 절단하는 경우에 비해, 표면측에 형성되어 있는 수지층에 열이 잘 전달되지 않는다. 따라서, 본 발명의 일 측면에 관련된 디바이스 칩의 제조 방법에 의하면, 종래의 방법에 비해 수지층의 경화를 억제할 수 있다.In the device chip manufacturing method according to one aspect of the present invention, after forming a resin layer containing uncured or semi-cured resin on the surface side of the workpiece, the workpiece is to be divided from the back side of the workpiece. Since it is cut along the surface, heat is not easily transferred to the resin layer formed on the surface side, compared to the case where the workpiece is cut from the surface side. Therefore, according to the device chip manufacturing method according to one aspect of the present invention, curing of the resin layer can be suppressed compared to conventional methods.
도 1 은, 피가공물을 나타내는 사시도이다.
도 2 는, 익스팬드성을 갖는 테이프가 첩부된 피가공물을 나타내는 사시도이다.
도 3 은, 피가공물의 이면측에 보호막의 원료가 도포되는 모습을 나타내는 단면도이다.
도 4 는, 이면측에 보호막이 형성된 피가공물을 나타내는 단면도이다.
도 5 는, 피가공물에 레이저 빔이 조사되는 모습을 나타내는 단면도이다.
도 6 은, 절단된 후의 피가공물을 나타내는 단면도이다.
도 7 은, 피가공물에 플라즈마 상태의 에칭 가스가 공급되는 모습을 모식적으로 나타내는 단면도이다.
도 8 은, 테이프가 확장되는 모습을 나타내는 단면도이다.
도 9 는, 수지층이 분할된 상태를 나타내는 단면도이다.
도 10 은, 홈이 형성된 후의 피가공물을 나타내는 단면도이다.
도 11 은, 플라즈마 처리 장치를 모식적으로 나타내는 단면도이다.
도 12 는, 마스크층이 형성된 후의 피가공물을 나타내는 단면도이다.1 is a perspective view showing a workpiece.
Fig. 2 is a perspective view showing a workpiece to which a tape having expandability is attached.
Fig. 3 is a cross-sectional view showing how a raw material for a protective film is applied to the back side of a workpiece.
Fig. 4 is a cross-sectional view showing a workpiece having a protective film formed on the back side.
5 is a cross-sectional view showing how a laser beam is irradiated to a workpiece.
Fig. 6 is a cross-sectional view showing the workpiece after being cut.
7 is a cross-sectional view schematically showing how an etching gas in a plasma state is supplied to a workpiece.
8 is a cross-sectional view showing how the tape expands.
Fig. 9 is a cross-sectional view showing a state in which the resin layer is divided.
Fig. 10 is a cross-sectional view showing a workpiece after grooves are formed.
11 is a schematic cross-sectional view of a plasma processing device.
12 is a cross-sectional view showing a workpiece after a mask layer is formed.
이하, 첨부 도면을 참조하면서, 본 발명의 실시형태에 대해서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring an accompanying drawing.
(제 1 실시형태) (1st Embodiment)
도 1 은, 본 실시형태에 관련된 디바이스 칩의 제조 방법에서 사용되는 피가공물 (11) 을 나타내는 사시도이다. 피가공물 (11) 은, 예를 들어, 실리콘 등의 반도체 재료로 구성되는 원반상의 웨이퍼이다. 이 피가공물 (11) 은, 원형상의 표면 (11a) 과, 표면 (11a) 과는 반대측의 원형상의 이면 (11b) 을 갖고 있다. 피가공물 (11) 의 표면 (11a) 측은, 서로 교차하는 복수의 스트리트 (분할 예정 라인) (13) 로 복수의 소영역으로 구획되어 있고, 각 소영역에는, 집적 회로 (IC : Integrated Circuit) 등을 포함하는 디바이스 (15) 가 형성되어 있다.Fig. 1 is a perspective view showing a
또한, 본 실시형태에서는, 실리콘 등의 반도체 재료로 구성되는 원반상의 웨이퍼를 피가공물 (11) 로 하고 있지만, 피가공물 (11) 의 재질, 형상, 구조, 크기 등에 제한은 없다. 예를 들어, 다른 반도체, 세라믹스, 수지, 금속 등의 재료로 구성되는 기판 등을 피가공물 (11) 로서 사용할 수도 있다. 마찬가지로, 디바이스 (15) 의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다.Further, in the present embodiment, a disc-shaped wafer made of a semiconductor material such as silicon is used as the
본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 먼저, 피가공물 (11) 의 표면 (11a) 측에 수지층 (21) 을 형성한다 (수지층 형성 스텝). 수지층 (21) 은, 대표적으로는, 논 컨덕티브 필름 (NCF : Non Conductive Film) 이나 다이 어태치 필름 (DAF : Die Attach Film) 등이며, 미경화 또는 반경화 상태의 수지를 포함하고 있다. 이 수지층 (21) 은, 소정의 접착력을 가지며, 피가공물 (11) 을 분할하여 얻어지는 디바이스 칩을 다른 기판 등으로 실장할 때의 언더필재로서 사용된다. In the manufacturing method of the device chip concerning this embodiment, first, the
도 1 에 나타내는 바와 같이, 수지층 (21) 은, 피가공물 (11) 과 대체로 동일한 직경을 갖는 원반상의 필름이며, 표면 (11a) 의 대체로 전체를 덮도록 피가공물 (11) 에 첩부된다. 단, 수지층 (21) 의 종류 등에 제한은 없다. 예를 들어, 논 컨덕티브 페이스트 (NCP : Non Conductive Paste) 등을 피가공물 (11) 의 표면 (11a) 측에 도포함으로써, 수지층 (21) 을 형성해도 된다.As shown in Fig. 1, the
또한, 수지층 (21) 을 구성하는 재료 등에도 제한은 없다. 수지층 (21) 에는, 예를 들어, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 폴리이미드계 수지 등을 주성분으로 하는 수지가 사용된다. 또한, 수지층 (21) 에는, 산화제, 필러 등이 첨가되어 있어도 된다.In addition, there is no restriction|limiting on the material which comprises the
미경화 또는 반경화 상태의 수지를 포함하는 수지층 (21) 이 피가공물 (11) 의 표면 (11a) 측에 형성된 후에는, 이 피가공물 (11) 의 표면 (11a) 측에, 익스팬드성을 갖는 테이프를 첩부한다 (테이프 첩부 스텝). 도 2 는, 익스팬드성을 갖는 테이프 (23) 가 첩부된 피가공물 (11) 을 나타내는 사시도이다.After the
테이프 (23) 는, 예를 들어, 피가공물 (11) 보다 직경이 큰 원형상의 베이스 필름 (기재) 과, 베이스 필름에 형성된 점착층 (풀층) 을 포함하고 있다. 베이스 필름은, 대표적으로는, 폴리올레핀, 폴리염화비닐 등의 수지로 구성되고, 익스팬드성을 갖는다. The
점착층은, 대표적으로는, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 폴리이미드계 수지, 고무계 수지 등을 주성분으로 하는 수지로 구성되고, 피가공물 (11) 에 대한 점착성을 갖는다. 또한, 점착층은, 자외선의 조사에 의해 경화하는 자외선 경화형의 수지 등으로 구성되어도 된다.The adhesive layer is typically composed of a resin containing epoxy resin, acrylic resin, urethane resin, silicone resin, polyimide resin, rubber resin or the like as a main component, and has adhesiveness to the
도 2 에 나타내는 바와 같이, 테이프 (23) 는, 예를 들어, 피가공물 (11) 과, 피가공물 (11) 을 둘러싸도록 배치되는 환상의 프레임 (25), 의 쌍방에 첩부된다. 프레임 (25) 은, 스테인리스강이나 알루미늄 등의 금속으로 환상으로 구성되고, 피가공물 (11) 보다 직경이 큰 원형상의 개구부 (25a) 를 중앙에 갖고 있다.As shown in FIG. 2 , the
이 프레임 (25) 의 개구부 (25a) 의 내측에 피가공물 (11) 이 배치된 상태에서, 피가공물 (11) 의 표면 (11a) 측 (수지층 (21)) 과, 프레임 (25) 에 테이프 (23) 가 첩부된다. 이에 따라, 피가공물 (11) 의 표면 (11a) 측이, 수지층 (21) 과 테이프 (23) 를 개재하여 프레임 (25) 에 지지되고, 피가공물 (11) 의 취급 용이함이 높아진다. In a state where the
테이프 (23) 가 피가공물 (11) 의 표면 (11a) 측에 첩부된 후에는, 피가공물 (11) 의 이면 (11b) 측에 보호막을 형성한다 (보호막 형성 스텝). 도 3 은, 피가공물 (11) 의 이면 (11b) 측에 보호막의 원료 (27) 가 도포되는 모습을 나타내는 단면도이다. 본 실시형태에서는, 예를 들어, 도 3 에 나타내는 스핀 코터 (2) 를 사용하여 피가공물 (11) 에 보호막의 원료 (27) 가 도포된다. After the
스핀 코터 (2) 는, 피가공물 (11) 을 유지할 수 있도록 구성된 스피너 테이블 (4) 을 구비하고 있다. 스피너 테이블 (4) 의 상면 (유지면) (4a) 은, 대체로 평탄하게 구성되고, 예를 들어, 수지층 (21) 에 첩부되어 있는 테이프 (23) 가 접촉한다. 이 상면 (4a) 은, 스피너 테이블 (4) 의 내부에 형성되어 있는 유로 (4b) 나, 밸브 (도시하지 않음) 등을 개재하여, 이젝터 등의 흡인원 (도시하지 않음) 에 접속되어 있다. The spin coater 2 includes a spinner table 4 configured to hold a
스피너 테이블 (4) 의 하부에는, 상면 (4a) 의 중앙을 통과하여 연직 방향 (상하 방향) 에 대하여 대체로 평행한 회전축의 둘레에 스피너 테이블 (4) 을 회전시키는 모터 등의 회전 구동원 (도시하지 않음) 이 연결되어 있다. 또, 스피너 테이블 (4) 의 주위에는, 프레임 (25) 을 파지하여 고정시킬 수 있는 복수의 클램프 (6) 가 형성되어 있다. 상면 (4a) 중앙의 상방에는, 보호막의 원료 (27) 를 적하할 수 있는 노즐 (8) 이 배치되어 있다.In the lower part of the spinner table 4, a rotational drive source (not shown) such as a motor for rotating the spinner table 4 around a rotational shaft that passes through the center of the
피가공물 (11) 의 이면 (11b) 측에 보호막을 형성할 때에는, 먼저, 수지층 (21) 에 첩부되어 있는 테이프 (23) 를 상면 (4a) 에 접촉시키도록, 요컨대, 이면 (11b) 측을 상방으로 향하도록, 피가공물 (11) 이 스피너 테이블 (4) 에 실린다. 이 상태에서, 흡인원에 의해 발생시킨 부압 (흡인력) 을 상면 (4a) 에 작용시키면, 테이프 (23) 가 상면 (4a) 에 흡착되고, 피가공물 (11) 은, 테이프 (23) 를 개재하여 스피너 테이블 (4) 에 유지된다. 또한, 프레임 (25) 은, 복수의 클램프 (6) 에 의해 고정된다. When forming a protective film on the
다음으로, 노즐 (8) 로부터 피가공물 (11) 의 이면 (11b) 의 중앙을 향해서 보호막의 원료 (27) 를 적하하고, 스피너 테이블 (4) 을 회전시킨다. 이에 따라, 보호막의 원료 (27) 가 이면 (11b) 의 중앙에서 외측을 향하여 퍼지고, 피가공물 (11) 의 이면 (11b) 전체에 도포된다. 보호막의 원료 (27) 로는, 예를 들어, 폴리비닐알코올 (PVA), 폴리에틸렌글리콜 (PEG), 산화폴리에틸렌 (PEO), 폴리비닐피롤리돈 (PVP) 등으로 대표되는 수용성 수지가 사용된다. Next, the
그 후, 피가공물 (11) 에 도포된 보호막의 원료 (27) 를 건조 등 시킴으로써, 피가공물 (11) 의 이면 (11b) 전체를 덮는 수용성의 보호막이 형성된다. 도 4 는, 이면 (11b) 측에 보호막 (29) 이 형성된 피가공물 (11) 을 나타내는 단면도이다. 또한, 이 보호막 (29) 을 형성하는 방법에 구체적인 제한은 없다. 예를 들어, 수지 등으로 구성된 테이프를 피가공물 (11) 의 이면 (11b) 측에 첩부하고, 이것을 보호막 (29) 으로서 사용할 수도 있다.After that, the
피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 을 형성한 후에는, 이 이면 (11b) 측으로부터 스트리트 (13) 를 따라 피가공물 (11) 을 절단함으로써, 각각이 디바이스 (15) 를 갖는 복수의 디바이스 칩을 제조한다 (피가공물 절단 스텝). 본 실시형태에서는, 피가공물 (11) 에 흡수되는 파장의 레이저 빔을 스트리트 (13) 를 따라 피가공물 (11) 에 조사함으로써, 피가공물 (11) 을 절단한다.After forming the
도 5 는, 피가공물 (11) 에 레이저 빔 (31) 이 조사되는 모습을 나타내는 단면도이다. 본 실시형태에서는, 예를 들어, 도 5 에 나타내는 레이저 가공 장치 (12) 를 사용하여 피가공물 (11) 에 레이저 빔 (31) 이 조사된다. 또한, 이하의 설명에서 사용되는 X 축 방향 (가공 이송 방향), Y 축 방향 (산출 이송 방향), 및 Z 축 방향 (연직 방향) 은, 서로 수직인 방향이다.5 is a cross-sectional view showing how the
도 5 에 나타내는 바와 같이, 레이저 가공 장치 (12) 는, 피가공물 (11) 을 유지할 수 있도록 구성된 척 테이블 (14) 을 구비하고 있다. 척 테이블 (14) 의 상면 (유지면) (14a) 은, X 축 방향 및 Y 축 방향에 대하여 대체로 평행 또한 대체로 평탄하게 구성되고, 예를 들어, 수지층 (21) 에 첩부되어 있는 테이프 (23) 가 접촉한다. 이 상면 (14a) 은, 척 테이블 (14) 의 내부에 형성되어 있는 유로 (14b) 나, 밸브 (도시하지 않음) 등을 개재하여, 이젝터 등의 흡인원 (도시하지 않음) 에 접속되어 있다. As shown in FIG. 5 , the
척 테이블 (14) 의 하부에는, 상면 (14a) 의 중앙을 통과하고 Z 축 방향에 대하여 대체로 평행한 회전축의 둘레에 척 테이블 (14) 을 회전시키는 모터 등의 회전 구동원 (도시하지 않음) 이 연결되어 있다. 또, 척 테이블 (14) 의 주위에는, 프레임 (25) 을 파지하여 고정시킬 수 있는 복수의 클램프 (16) 가 형성되어 있다. 척 테이블 (14), 회전 구동원, 및 클램프 (16) 는, 볼 나사식 이동 기구 (도시하지 않음) 에 지지되어 있고, 이 이동 기구에 의해, X 축 방향 및 Y 축 방향을 따라 이동한다. A rotational drive source (not shown) such as a motor that rotates the chuck table 14 around a rotation shaft that passes through the center of the
척 테이블 (14) 의 상방에는, 레이저 발진기 (도시하지 않음) 로 생성된 레이저 빔 (31) 을, 척 테이블 (14) 에 의해 유지된 피가공물 (11) 로 유도하는 레이저 가공 헤드 (18) 가 배치되어 있다. 레이저 발진기는, 예를 들어, 레이저 발진에 적합한 Nd : YAG 등의 레이저 매질을 구비하고 있고, 피가공물 (11) 에 흡수되는 파장을 갖는 펄스상의 레이저 빔 (31) 을 소정의 반복 주파수로 생성한다.Above the chuck table 14, there is a
레이저 가공 헤드 (18) 는, 레이저 발진기로부터 방사된 펄스상의 레이저 빔 (31) 을 피가공물 (11) 로 유도하는 미러나 렌즈 등의 광학계를 구비하고 있으며, 예를 들어, 척 테이블 (14) 의 상방의 소정의 위치에 레이저 빔 (31) 을 집광시킨다. 레이저 가공 헤드 (18) 로부터 피가공물 (11) 에 조사되는 레이저 빔 (31) 에 의해, 피가공물 (11) 은, 레이저 어블레이션 가공된다.The
피가공물 (11) 을 레이저 빔 (31) 으로 절단할 때에는, 수지층 (21) 에 첩부되어 있는 테이프 (23) 를 상면 (14a) 에 접촉시키도록, 요컨대, 이면 (11b) 측을 상방으로 향하도록, 피가공물 (11) 이 척 테이블 (14) 에 실린다. 이 상태에서, 흡인원에 의해 발생시킨 부압 (흡인력) 을 상면 (14a) 에 작용시키면, 테이프 (23) 가 상면 (14a) 에 흡인되고, 피가공물 (11) 은, 테이프 (23) 를 개재하여 척 테이블 (14) 에 유지된다. 또한, 프레임 (25) 은, 복수의 클램프 (16) 에 의해 고정된다. When cutting the
다음으로, 가공의 대상이 되는 스트리트 (13) 의 길이 방향을 X 축 방향에 맞추도록, 척 테이블 (14) 의 회전축 둘레의 방향이 조정된다. 그리고, 스트리트 (13) 의 연장선의 상방 (스트리트 (13) 의 폭 방향의 중앙을 통과하는 직선의 상방) 에 레이저 가공 헤드 (18) 를 위치부여하도록, 척 테이블 (14) 의 Y 축 방향의 위치가 조정된다. 또, 피가공물 (11) 의 가공에 적합한 Z 축 방향의 위치에 레이저 빔 (31) 을 집광시키도록, 레이저 가공 헤드 (18) 의 광학계 등이 조정된다. Next, the direction around the axis of rotation of the chuck table 14 is adjusted so that the longitudinal direction of the
그 후, 레이저 가공 헤드 (18) 로부터 레이저 빔 (31) 을 조사시키면서, X 축 방향을 따라 소정의 속도 (가공 이송 속도) 로 척 테이블 (14) 을 이동시킨다. 요컨대, 척 테이블 (14) 에 유지된 피가공물 (11) 과, 레이저 빔 (31) 의 집광점을, X 축 방향을 따라 상대적으로 이동시킨다. 그 결과, 레이저 빔 (31) 이 이면 (11b) 측으로부터 스트리트 (13) 를 따라 피가공물 (11) 에 조사된다.Thereafter, the chuck table 14 is moved at a predetermined speed (processing feed speed) along the X-axis direction while irradiating the
또한, 레이저 빔 (31) 을 조사할 때의 조건은, 피가공물 (11) 을 가공 (레이저 어블레이션 가공) 할 수 있는 범위에서 조정된다. 예를 들어, 레이저 빔 (31) 의 파장은, 266 ㎚ ∼ 1064 ㎚, 대표적으로는, 355 ㎚ 로 설정되고, 반복 주파수는, 10 kHz ∼ 1000 kHz, 대표적으로는 200 kHz 로 설정되고, 평균 출력은, 1 W ∼ 20 W, 대표적으로는 2 W 로 설정되고, 가공 이송 속도는, 10 ㎜/s ∼ 1000 ㎜/s, 대표적으로는 400 ㎜/s 로 설정된다. 단, 레이저 빔 (31) 을 조사할 때의 구체적인 조건에 제한은 없다. In addition, conditions at the time of irradiating the
스트리트 (13) 를 따라 피가공물 (11) 에 레이저 빔 (31) 이 조사되면, 피가공물 (11) 의 레이저 빔 (31) 이 조사된 부분이 레이저 어블레이션에 의해 제거되어, 스트리트 (13) 를 따른 홈 (11c) 이 피가공물 (11) 의 이면 (11b) 측에 형성된다. 대상의 스트리트 (13) 에 홈 (11c) 이 형성된 후에는, 동일한 순서로, 모든 스트리트 (13) 에 대하여 홈 (11c) 이 형성된다.When the
모든 스트리트 (13) 에 대하여 홈 (11c) 이 형성된 후에는, 각 홈 (11c) 을 깊게 하도록, 레이저 빔 (31) 의 조사가 반복된다. 그리고, 최종적으로 피가공물 (11) 이 절단되고, 복수의 디바이스 칩이 얻어진다. 또한, 각 스트리트 (13) 에 대하여 레이저 빔 (31) 을 조사하는 횟수 (패스수) 는, 예를 들어, 피가공물 (11) 의 두께가 20 ㎛ ∼ 100 ㎛ 정도인 경우에, 5 회 ∼ 20 회 (5 패스 ∼ 20 패스) 정도가 된다. After the
단, 각 스트리트 (13) 에 대하여 레이저 빔 (31) 을 조사하는 횟수 (패스수) 에 제한은 없다. 피가공물 (11) 이 충분히 얇은 경우나, 레이저 빔 (31) 의 평균 출력이 충분히 높은 경우 등에는, 1 회의 조사로 피가공물 (11) 이 절단되는 경우도 있다. 도 6 은, 디바이스 칩 (33) 으로 분할된 후의 피가공물 (11) 을 나타내는 단면도이다. However, the number of times the
상기 서술한 바와 같은 레이저 어블레이션에 의해 피가공물 (11) 이 가공되면, 피가공물 (11) 의 용융물 등이 주위에 비산하여, 데브리로서 이면 (11b) 에 고착될 가능성이 있다. 그러나, 본 실시형태에서는, 피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 이 형성되어 있으므로, 피가공물 (11) 의 이면 (11b) 등에 데브리가 고착되기 어렵고, 피가공물 (11) 및 디바이스 칩 (33) 의 오염이 방지된다. When the to-
피가공물 (11) 을 절단하여 복수의 디바이스 칩 (33) 을 제조한 후에는, 피가공물 (11) 의 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급하여, 각 디바이스 칩 (33) 에 잔존하는 가공 변형 또는 데브리를 제거한다 (플라즈마 에칭 스텝). 도 7 은, 피가공물 (11) 에 플라즈마 상태의 에칭 가스가 공급되는 모습을 모식적으로 나타내는 단면도이다. 본 실시형태에서는, 예를 들어, 도 7 에 나타내는 플라즈마 처리 장치 (22) 를 사용하여 피가공물 (11) 에 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스가 공급된다. After the
플라즈마 처리 장치 (22) 는, 챔버 (24) 를 구비하고 있다. 챔버 (24) 의 내부에는, 피가공물 (11) 에 대한 플라즈마 처리가 실시되는 처리 공간이 형성되어 있다. 챔버 (24) 의 측벽 (24a) 에는, 피가공물 (11) 의 반입 및 반출 시에 피가공물 (11) 이나 프레임 (25) 이 통과하는 개구부 (24b) 가 형성되어 있다.The
측벽 (24a) 의 외측에는, 개구부 (24b) 를 닫는 커버 (26) 가 배치되어 있다. 또, 커버 (26) 에는, 에어 실린더 등의 개폐 기구 (28) 가 연결되어 있다. 개폐 기구 (28) 로 커버 (26) 를 하방으로 이동시켜 개구부 (24b) 를 노출시킴으로써, 피가공물 (11) 의 처리 공간으로의 반입, 및, 피가공물 (11) 의 처리 공간으로부터의 반출이 가능해진다. 또, 개폐 기구 (28) 로 커버 (26) 를 상방으로 이동시켜 개구부 (24b) 를 닫음으로써, 처리 공간이 밀폐된다. Outside the
챔버 (24) 의 바닥벽 (24c) 에는, 배관 (30) 을 개재하여 진공 펌프 등의 감압 유닛 (32) 이 접속되어 있다. 그 때문에, 예를 들어, 커버 (26) 로 개구부 (24b) 를 닫고, 처리 공간이 밀폐된 상태에서 감압 유닛 (32) 을 작동시키면, 챔버 (24) 의 처리 공간이 배기되어, 이 처리 공간이 감압된다. A
챔버 (24) 의 내부에는, 테이블 베이스 (34) 가 형성되어 있다. 테이블 베이스 (34) 는, 원반상의 유지부 (36) 와, 유지부 (36) 를 하방으로부터 지지하는 원기둥 모양의 지지부 (38) 를 구비한다. 지지부 (38) 의 폭 (직경) 은, 예를 들어, 유지부 (36) 의 폭 (직경) 보다 작고, 지지부 (38) 의 상단은, 유지부 (36) 의 하단에 연결되어 있다. Inside the
유지부 (36) 의 상면에는, 피가공물 (11) 을 유지할 수 있는 척 테이블 (40) 이 배치되어 있다. 척 테이블 (40) 은, 절연체로 이루어지는 원반상의 절연부 (42) 와, 절연부 (42) 의 내부에 매립된 복수의 전극 (44) 을 구비한다. 복수의 전극 (44) 은, 각각, 전극 (44) 에 소정의 직류 전압 (예를 들어, 5 ㎸ 정도의 높은 직류 전압) 을 인가할 수 있는 DC 전원 (46) 에 접속되어 있다.On the upper surface of the holding
또, 척 테이블 (40) 의 절연부 (42) 에는, 이 절연부 (42) 의 상면 (요컨대, 척 테이블 (40) 의 상면) 에 개구하는 복수의 흡인로 (42a) 가 형성되어 있다. 흡인로 (42a) 는, 테이블 베이스 (34) 의 내부에 형성된 흡인로 (34a) 등을 개재하여 흡인 펌프 (48) 에 접속되어 있다. Further, in the insulating
예를 들어, 척 테이블 (40) 위에 피가공물 (11) 등을 싣고, 흡인 펌프 (48) 를 작동시키면, 피가공물 (11) 등은, 흡인 펌프 (48) 의 흡인력에 의해 척 테이블 (40) 의 상면에 흡인된다. 또한, DC 전원 (46) 에 의해 전극 (44) 에 직류 전압을 인가하여 전극 (44) 간에 전위차를 발생시키면, 피가공물 (11) 등은, 전극 (44) 과 피가공물 (11) 의 사이에 작용하는 전기적인 힘에 의해 척 테이블 (40) 에 흡착된다. 따라서, 챔버 (24) 의 내부가 감압되어도, 피가공물 (11) 을 척 테이블 (40) 에 의해 유지할 수 있다. For example, when the
테이블 베이스 (34) 의 내부에는, 유로 (34b) 가 형성되어 있다. 유로 (34b) 의 양단은, 물 등의 냉매를 순환시키는 순환 유닛 (50) 에 접속되어 있다. 순환 유닛 (50) 을 작동시키면, 냉매가 유로 (34b) 의 일단으로부터 타단을 향하여 흐르고, 테이블 베이스 (34) 가 냉각된다.Inside the
챔버 (24) 의 상부에는, 에칭 가스를 공급하는 가스 공급 유닛 (52) 이 접속되어 있다. 가스 공급 유닛 (52) 은, 챔버 (24) 의 외부에서 에칭 가스를 플라즈마화시키고, 플라즈마 상태의 에칭 가스를 챔버 (24) 의 처리 공간에 공급할 수 있도록 구성된다. 구체적으로는, 가스 공급 유닛 (52) 은, 챔버 (24) 에 공급되는 에칭 가스가 흐르는 공급관 (54) 을 구비하고 있다. A
공급관 (54) 의 일단측 (하류측) 은, 챔버 (24) 상벽 (24d) 을 개재하여 내부의 처리 공간에 접속되어 있다. 또, 공급관 (54) 의 타단측 (상류측) 은, 밸브 (56a), 유량 컨트롤러 (58a), 밸브 (60a) 를 개재하여 가스 공급원 (62a) 에 접속되고, 밸브 (56b), 유량 컨트롤러 (58b), 밸브 (60b) 를 개재하여 가스 공급원 (62b) 에 접속되고, 밸브 (56c), 유량 컨트롤러 (58c), 밸브 (60c) 를 개재하여 가스 공급원 (62c) 에 접속되어 있다. One end side (downstream side) of the
가스 공급원 (62a, 62b, 62c) 으로부터, 각각, 소정의 가스가 소정의 유량으로 공급되면, 이들 가스가 공급관 (54) 에서 혼합되어, 에칭에 사용되는 에칭 가스가 된다. 예를 들어, 가스 공급원 (62a) 은 SF6 등의 불소계 가스를 공급하고, 가스 공급원 (62b) 은 산소 가스 (O2 가스) 를 공급하고, 가스 공급원 (62c) 은 He 등의 불활성 가스를 공급한다. 단, 가스 공급원 (62a, 62b, 62c) 으로부터 공급되는 가스의 성분이나, 유량비 등은, 가공 대상의 재질이나, 요구되는 가공의 품질 등에 따라 임의로 변경될 수 있다. When a predetermined gas is supplied from the
가스 공급 유닛 (52) 은, 공급관 (54) 내의 에칭 가스에 고주파 전압을 인가하는 전극 (64) 을 구비한다. 전극 (64) 은, 공급관 (54) 의 중류부를 둘러싸도록 형성되고, 고주파 전원 (66) 에 접속되어 있다. 고주파 전원 (66) 은, 예를 들어, Vpp (Voltage peak to peak) 가 0.5 ㎸ 이상 5 ㎸ 이하, 주파수가 450 kHz 이상 2.45 GHz 이하의 고주파 전압을 전극 (64) 에 인가한다.The
전극 (64) 및 고주파 전원 (66) 을 사용하여 공급관 (54) 을 흐르는 에칭 가스에 고주파 전압을 인가하면, 에칭 가스의 일부의 분자가 이온 및 라디칼에 변화한다. 그리고, 이 이온 및 라디칼을 포함하는 플라즈마 상태의 에칭 가스가, 공급관 (54) 의 하류단에서 개구하는 공급구 (54a) 로부터 챔버 (24) 의 내부의 처리 공간에 공급된다. 이와 같이 하여, 챔버 (24) 의 외부에서 플라즈마화 한 에칭 가스가 챔버 (24) 의 내부의 처리 공간에 공급된다.When a high-frequency voltage is applied to the etching gas flowing through the
챔버 (24) 상벽 (24d) 의 내측의 표면에는, 플라즈마 상태의 에칭 가스를 분산 (확산) 시키는 분산 부재 (68) 가 공급구 (54a) 를 덮도록 장착되어 있다. 공급관 (54) 으로부터 챔버 (24) 의 내부에 유입한 플라즈마 상태의 에칭 가스는, 이 분산 부재 (68) 에 의해, 척 테이블 (40) 의 상방에서 분산된다. On the inner surface of the
챔버 (24) 의 측벽 (24a) 에는, 배관 (70) 이 접속되어 있고, 배관 (70) 에는, 불활성 가스를 공급하는 가스 공급원 (도시하지 않음) 이 접속되어 있다. 이 가스 공급원으로부터 배관 (70) 을 통해서 챔버 (24) 에 불활성 가스가 공급되면, 챔버 (24) 의 처리 공간이 불활성 가스 (이너 가스) 로 채워진다. 또한, 배관 (70) 은, 밸브 (도시하지 않음), 유량 컨트롤러 (도시하지 않음) 등을 개재하여 가스 공급원 (62c) 에 접속되어도 된다. 이 경우에는, 가스 공급원 (62c) 으로부터 배관 (70) 을 통해서 챔버 (24) 에 불활성 가스가 공급된다.A
가스 공급 유닛 (52) 으로부터 공급되고, 공급관 (54) 내에서 플라즈마화 된 에칭 가스는, 공급구 (54a) 의 하방에 형성된 분산 부재 (68) 로 분산 (확산) 되고, 척 테이블 (40) 에 의해 유지된 피가공물 (11) 의 전체에 상방으로부터 공급된다. 그 결과, 플라즈마 상태의 에칭 가스가 피가공물 (11) 에 작용하고, 피가공물 (11) 은, 이 에칭 가스에 의해 가공된다 (플라즈마 에칭).The etching gas supplied from the
피가공물 (11) (디바이스 칩 (33)) 에 잔존하는 가공 변형 또는 데브리를 제거할 때에는, 먼저, 개구부 (24b) 를 통해서 피가공물 (11) 을 챔버 (24) 의 처리 공간에 반입하고, 척 테이블 (40) 에 싣는다. 여기서는, 수지층 (21) 에 첩부되어 있는 테이프 (23) 를 척 테이블 (40) 의 상면에 접촉시키도록, 요컨대, 이면 (11b) 측을 상방으로 향하도록, 피가공물 (11) 이 척 테이블 (40) 에 실린다.When removing processing strain or debris remaining in the workpiece 11 (device chip 33), first, the
다음으로, 흡인 펌프 (48) 를 작동시킨다. 이에 따라, 피가공물 (11) 등은, 흡인 펌프 (48) 의 흡인력에 의해 척 테이블 (40) 의 상면에 흡인된다. 또한, DC 전원 (46) 에 의해, 전극 (44) 에 직류 전압을 인가한다. 이에 따라, 피가공물 (11) 등은, 전극 (44) 과 피가공물 (11) 의 사이에 작용하는 전기적인 힘에 의해 척 테이블 (40) 에 흡착된다. Next, the
피가공물 (11) 이 척 테이블 (40) 에 유지된 후에는, 피가공물 (11) 의 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 피가공물 (11) 에 공급한다. 구체적으로는, 먼저, 개폐 기구 (28) 로 커버 (26) 를 상방으로 이동시켜 개구부 (24b) 를 닫는다. 이에 따라, 챔버 (24) 의 처리 공간이 밀폐된다.After the
또, 감압 유닛 (32) 을 작동시켜, 챔버 (24) 의 처리 공간을 감압한다. 또한, 배관 (70) 을 통해서 적당량의 불활성 가스를 챔버 (24) 의 처리 공간에 공급해도 된다. 이 상태에서, 공급관 (54) 에 에칭 가스를 흘림과 함께, 전극 (64) 및 고주파 전원 (66) 을 사용하여 에칭 가스에 고주파 전압을 인가한다.Further, the
이에 따라, 이온 및 라디칼을 포함하는 플라즈마 상태의 에칭 가스가, 공급구 (54a) 로부터 하방의 피가공물 (11) 에 공급된다. 또한, 피가공물 (11) 의 이면 (11b) 측에는, 보호막 (29) 이 형성되어 있으므로, 이 보호막 (29) 이 마스크층이 되어, 플라즈마 상태의 에칭 가스는, 피가공물 (11) 의 이면 (11b) 에 거의 작용하지 않고, 주로, 디바이스 칩 (33) 의 측면 (홈 (11c) 이었던 부분) 에 작용한다. Accordingly, the etching gas in a plasma state containing ions and radicals is supplied from the
디바이스 칩 (33) 의 측면에 플라즈마 상태의 에칭 가스가 작용하면, 예를 들어, 레이저 빔 (31) 의 조사 등에 의해 디바이스 칩 (33) 의 측면 및 그 주변에 발생한 가공 변형이 제거된다. 또, 예를 들어, 레이저 빔 (31) 의 조사 등에 의해 디바이스 칩 (33) 의 측면 및 그 주변에 부착된 데브리 (이물질) 가 제거된다. 이에 따라, 디바이스 칩 (33) 의 항절 강도의 저하나 품질의 저하가 억제된다. When the etching gas in a plasma state acts on the side surface of the device chip 33, processing deformation generated on the side surface of the device chip 33 and its surroundings by irradiation of the
본 실시형태에서는, 에칭 가스가 챔버 (24) 의 외부에서 플라즈마화 되므로, 에칭 가스가 챔버 (24) 의 내부에서 플라즈마화 되는 경우에 비해, 피가공물 (11) 에 닿는 에칭 가스 중의 이온의 비율이 낮아진다. 그 때문에, 이온에 기인하여 진행되기 쉬운 이면 (11b) 측의 에칭에 수반하는 디바이스 칩 (33) 의 변형을 억제하면서, 디바이스 칩 (33) 의 측면 전체에서 가공 변형 또는 데브리를 제거할 수 있다. In this embodiment, since the etching gas is converted into plasma outside the
또한, 가공 변형이나 데브리가 발생하기 어려운 조건으로 피가공물 (11) 이 절단된 경우나, 후의 세정 처리로 데브리가 확실하게 제거되는 경우, 가공 변형이나 데브리가 잔존해도 디바이스 (15) 의 동작이나 디바이스 칩 (33) 의 품질에 지장이 없는 경우 등에는, 상기 서술한 플라즈마 상태의 에칭 가스의 공급이 생략되어도 된다. In addition, when the
플라즈마 상태의 에칭 가스에 의해 각 디바이스 칩 (33) 에 잔존하는 가공 변형 또는 데브리가 제거된 후에는, 수지층 (21) 에 외력을 부여하여, 이 수지층 (21) 을 디바이스 칩 (33) 에 맞추어 분할한다 (수지층 분할 스텝). 본 실시형태에서는, 테이프 (23) 를 확장함으로써 수지층 (21) 에 외력을 부여하여, 수지층 (21) 을 분할한다. 또한, 피가공물 (11) 에 잔류하고 있는 보호막 (29) 은, 수지층 (21) 에 외력을 부여하기 전에, 세정 등의 방법으로 제거해 두면 된다.After processing strain or debris remaining in each device chip 33 is removed by the etching gas in a plasma state, an external force is applied to the
도 8 은, 테이프 (23) 가 확장되는 모습을 나타내는 단면도이고, 도 9 는, 수지층 (21) 이 분할된 상태를 나타내는 단면도이다. 본 실시형태에서는, 예를 들어, 도 8 및 도 9 에 나타내는 확장 장치 (72) 를 사용하여 테이프 (23) 가 확장된다. 도 8 및 도 9 에 나타내는 바와 같이, 확장 장치 (72) 는, 피가공물 (11) 의 직경보다 큰 원형상의 개구부를 상단에 갖는 원통상의 드럼 (74) 을 갖고 있다. 8 is a cross-sectional view showing how the
드럼 (74) 의 상단부에는, 복수의 롤러 (76) 가 드럼 (74) 의 둘레 방향을 따라 배열되어 있다. 또, 드럼 (74) 의 외측에는, 복수의 기둥 모양의 지지 부재 (78) 가 배치되어 있다. 지지 부재 (78) 의 하단부에는, 각각, 지지 부재 (78) 를 연직 방향을 따라 이동 (승강) 시키는 에어 실린더 (도시하지 않음) 가 연결되어 있다. At the upper end of the
각 지지 부재 (78) 의 상단부는, 중앙에 원형상의 개구부를 갖는 환상의 테이블 (80) 의 하면에 고정되어 있다. 테이블 (80) 의 개구부의 직경은, 드럼 (74) 의 직경 (외경) 보다 크고, 테이블 (80) 의 개구부에는, 드럼 (74) 의 상부가 삽입된다. 테이블 (80) 의 상방에는, 예를 들어, 테이블 (80) 의 상면과의 사이에서 프레임 (25) 을 끼워 넣어 고정시키는 환상의 고정 부재 (82) 가 배치된다.The upper end of each supporting
테이프 (23) 를 확장하여 수지층 (21) 을 분할할 때에는, 먼저, 에어 실린더 (도시하지 않음) 로 지지 부재 (78) 를 이동시키고, 롤러 (76) 의 상단과 테이블 (80) 의 상면을 대체로 동일한 높이에 배치한다. 그리고, 테이블 (80) 의 상면에 프레임 (25) 을 배치하여, 환상의 고정 부재 (82) 로 프레임 (25) 을 테이블 (80) 에 고정시킨다 (도 8). 이 때, 피가공물 (11) 은, 드럼 (74) 의 상단의 개구부와 겹치도록 배치된다. When dividing the
다음으로, 에어 실린더 (도시하지 않음) 에 의해 지지 부재 (78) 를 하강시켜, 테이블 (80) 을 끌어내린다. 테이프 (23) 의 일부는, 드럼 (74) 및 롤러 (76) 에 의해 지지되어 있고, 그 높이가 유지된다. 따라서, 테이블 (80) 과 함께 프레임 (25) 이 끌어내려지면, 테이프 (23) 는, 프레임 (25) 에 의해 반경 방향의 외측을 향하여 잡아당겨져, 방사상으로 확장된다.Next, the
테이프 (23) 가 확장되면, 이 테이프 (23) 가 첩부되어 있는 수지층 (21) 에도, 반경 방향의 외측을 향하는 외력이 부여되게 된다. 그 결과, 수지층 (21) 은, 인접하는 디바이스 칩 (33) 의 간극에 있어서 파단된다. 요컨대, 디바이스 칩 (33) 에 맞추어 수지층 (21) 이 소편 (21a) 으로 분할되고, 이 수지층 (21) 의 소편 (21a) 이 디바이스 칩 (33) 의 표면 (11a) 측에 형성된 상태가 된다 (도 9). 그 후, 디바이스 칩 (33) 은, 소편 (21a) 과 함께 테이프 (23) 로부터 픽업되어, 임의의 기판 등에 실장된다. When the
이상과 같이, 본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 피가공물 (11) 의 표면 (11a) 측에 미경화 또는 반경화 상태의 수지를 포함하는 수지층 (21) 을 형성한 후에, 피가공물 (11) 의 이면 (11b) 측으로부터 피가공물 (11) 을 스트리트 (분할 예정 라인) (13) 를 따라 절단하므로, 피가공물 (11) 을 표면 (11a) 측으로부터 절단하는 경우에 비해, 표면 (11a) 측에 형성되어 있는 수지층 (21) 에 열이 잘 전달되지 않는다. 따라서, 종래의 방법에 비해 수지층 (21) 의 경화를 억제할 수 있다. As described above, in the device chip manufacturing method according to the present embodiment, after forming the
또한, 본 실시형태에서는, 동일한 테이프 (23) 가 교체되는 일 없이 사용되고 있지만, 테이프 (23) 는, 필요에 따라 교체되어도 된다. 예를 들어, 테이프 (23) 에 플라즈마 상태의 에칭 가스가 접촉하면, 이 테이프 (23) 가 열화 할 가능성이 있다. 그래서, 플라즈마 상태의 에칭 가스를 공급한 후에는, 테이프 (23) 가 교체되어도 된다. In addition, in this embodiment, the
또한, 테이프가 교체되는 경우에는, 교체된 후의 테이프가 익스팬드성을 갖고 있으면 된다. 요컨대, 피가공물 (11) 의 표면 (11a) 측으로의 익스팬드성을 갖는 테이프 (23) 의 첩부는, 피가공물 (11) 에 수지층 (21) 을 형성한 후, 수지층 (21) 을 분할하기 전의 임의의 타이밍에서 실시된다.In addition, when the tape is replaced, it is only necessary that the tape after replacement has expandability. In short, the sticking of the
또, 테이프가 교체되는 경우에는, 반드시 피가공물 (11) 의 표면 (11a) 측에 익스팬드성을 갖는 테이프 (23) 가 첩부되지는 않아도 된다. 예를 들어, 피가공물 (11) 을 복수의 디바이스 칩 (33) 으로 절단한 후, 수지층 (21) 을 분할하기 전의 임의의 타이밍에서, 피가공물 (11) 의 이면 (11b) 측에 익스팬드성을 갖는 테이프 (23) 를 첩부할 수도 있다. 이 경우에도, 동일한 방법으로 테이프 (23) 를 확장하여, 수지층 (21) 을 분할하면 된다. In addition, when the tape is replaced, the
또한, 본 실시형태에서는, 복수의 스트리트 (13) 에 대하여 차례대로 레이저 빔 (31) 을 조사하여 홈 (11c) 을 형성하고 (1 패스째), 그 후, 각 홈 (11c) 을 깊게 하도록 레이저 빔 (31) 을 조사함으로써 피가공물 (11) 을 절단하고 있지만 (2 패스째 이후), 어떤 스트리트 (13) 를 따라 피가공물 (11) 을 절단하고 나서, 다른 스트리트 (13) 를 따라 피가공물 (11) 을 절단할 수도 있다. Further, in the present embodiment, a plurality of
또한, 피가공물 (11) 에 조사되는 레이저 빔 (31) 은, 그 피조사 영역의 형상 (빔 프로파일) 이 선형상 또는 직사각형상이 되도록 정형되어도 된다. 이 경우에는, 예를 들어, 피조사 영역의 길이 방향을 스트리트 (13) 의 폭 방향에 맞춤으로써, 폭 넓은 홈 (11c) 이 형성된다. 또, 각 스트리트 (13) 에 대하여, 서로 평행한 복수의 홈 (11c) 을 형성해도 된다.In addition, the
또한, 본 실시형태에서는, 플라즈마 상태의 에칭 가스를 피가공물 (11) 에 작용시킬 때의 마스크층으로서 보호막 (29) 이 사용되고 있지만, 이 보호막 (29) 대신에, 포토리소그래피 등에 의해 형성되는 감광성 수지로 이루어지는 마스크층 등을 사용할 수도 있다. 플라즈마 상태의 에칭 가스를 피가공물 (11) 에 작용시키는 시간이 충분히 짧은 경우와 같이, 피가공물 (11) 에 대한 에칭 가스의 영향이 작은 경우에는, 마스크층을 사용하지 않고 플라즈마 상태의 에칭 가스를 피가공물 (11) 에 작용시켜도 된다. In the present embodiment, the
(제 2 실시형태) (Second Embodiment)
본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 레이저 빔 (31) 의 조사와, 플라즈마 상태의 에칭 가스의 공급을 조합하여 피가공물 (11) 을 절단한다. 또한, 피가공물 (11) 을 절단하기 전에는, 상기 서술한 제 1 실시형태와 마찬가지로, 피가공물 (11) 의 표면 (11a) 측에 수지층 (21) 을 형성한다 (수지층 형성 스텝). 또, 이 피가공물 (11) 의 표면 (11a) 측 (수지층 (21)) 에 테이프 (23) 를 첩부하고 (테이프 첩부 스텝), 또한, 피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 을 형성한다 (보호막 형성 스텝). In the device chip manufacturing method according to the present embodiment, the
예를 들어, 피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 을 형성한 후에는, 이 이면 (11b) 측으로부터 스트리트 (13) 를 따라 피가공물 (11) 을 절단함으로써, 각각이 디바이스 (15) 를 갖는 복수의 디바이스 칩 (33) 을 제조한다 (피가공물 절단 스텝). 보다 구체적으로는, 먼저, 피가공물 (11) 에 흡수되는 파장의 레이저 빔 (31) 을 스트리트 (13) 를 따라 피가공물 (11) 에 조사함으로써, 피가공물 (11) 의 이면 (11b) 에 개구된 홈 (11c) 을 형성한다 (홈 형성 스텝).For example, after forming the
본 실시형태에서도, 상기 서술한 레이저 가공 장치 (12) 를 사용하여 피가공물 (11) 에 레이저 빔 (31) 이 조사된다 (도 5). 구체적인 순서 등은, 상기 서술한 제 1 실시형태에서 피가공물 (11) 에 레이저 빔 (31) 을 조사하는 경우와 동일하다. 단, 레이저 빔 (31) 의 평균 출력이나, 각 스트리트 (13) 에 레이저 빔 (31) 을 조사하는 횟수 (패스수) 등은, 피가공물 (11) 이 절단되지 않는 범위에서 조정된다. 도 10 은, 홈 (11c) 이 형성된 후의 피가공물 (11) 을 나타내는 단면도이다. Also in this embodiment, the
피가공물 (11) 의 이면 (11b) 에 개구하는 홈 (11c) 을 형성한 후에는, 이 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써, 피가공물 (11) 의 표면 (11a) 과 홈 (11c) 의 바닥의 사이의 부분을 제거하여 피가공물 (11) 을 절단한다 (플라즈마 에칭 스텝). After forming the
도 11 은, 상기 서술한 제 1 실시형태의 플라즈마 처리 장치 (22) 와는 상이한 플라즈마 처리 장치 (92) 를 모식적으로 나타내는 단면도이다. 본 실시형태에서는, 예를 들어, 도 11 에 나타내는 플라즈마 처리 장치 (92) 를 사용하여 피가공물 (11) 에 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스가 공급된다. 단, 제 1 실시형태의 플라즈마 처리 장치 (22) 가 사용되어도 된다.11 is a cross-sectional view schematically showing a
도 11 에 나타내는 바와 같이, 플라즈마 처리 장치 (92) 는, 내부에 처리 공간이 형성된 챔버 (94) 를 구비하고 있다. 챔버 (94) 의 측벽에는, 피가공물 (11) 이나 프레임 (25) 이 통과하는 크기의 개구부 (94a) 가 형성되어 있다. 개구부 (94a) 의 외부에는, 이 개구부 (94a) 를 덮을 수 있는 크기의 커버 (96) 가 형성되어 있다. As shown in FIG. 11 , the
커버 (96) 에는, 개폐 기구 (도시하지 않음) 가 연결되어 있고, 이 개폐 기구에 의해 커버 (96) 가 이동한다. 예를 들어, 커버 (96) 를 하방으로 이동시켜 개구부 (94a) 를 노출시킴으로써, 이 개구부 (94a) 를 통해서 피가공물 (11) 을 챔버 (94) 의 내부의 처리 공간에 반입하거나, 또는, 피가공물 (11) 을 챔버 (94) 의 내부의 처리 공간으로부터 반출할 수 있다.An opening/closing mechanism (not shown) is connected to the
챔버 (94) 의 바닥벽에는, 배기구 (94b) 가 형성되어 있다. 이 배기구 (94b) 는, 진공 펌프 등의 배기 유닛 (98) 에 접속되어 있다. 챔버 (94) 의 공간 내에는, 하부 전극 (100) 이 배치되어 있다. 하부 전극 (100) 은, 도전성 재료를 사용하여 원반상으로 형성되어 있고, 챔버 (94) 의 외부에서 고주파 전원 (102) 에 접속되어 있다. An
하부 전극 (100) 의 상면에는, 척 테이블 (104) 이 배치되어 있다. 척 테이블 (104) 은, 예를 들어, 판상의 절연부에 전극 (106a) 및 전극 (106b) 이 매립된 구조를 가지며, 전극 (106a) 및 전극 (106b) 과 피가공물 (11) 의 사이에 작용하는 전기적인 힘에 의해 피가공물 (11) 을 흡착한다. On the upper surface of the
예를 들어, 전극 (106a) 에는, DC 전원 (108a) 의 정극을 접속할 수 있도록 구성되고, 전극 (106b) 에는, DC 전원 (108b) 의 부극을 접속할 수 있도록 구성된다. 또한, DC 전원 (108a) 과 DC 전원 (108b) 은, 동일한 1 개의 DC 전원이어도 된다. 또, 척 테이블 (104) 의 상면에는, 흡인 펌프 등의 흡인력을 전달하는 흡인로의 단부 (端部) 가 개구되어 있어도 된다.For example, it is comprised so that the positive electrode of
챔버 (94) 의 상벽에는, 도전성 재료를 사용하여 원반상으로 형성된 상부 전극 (110) 이 절연 부재 (112) 를 개재하여 장착되어 있다. 상부 전극 (110) 의 하면측에는, 복수의 가스 분출공 (110a) 이 형성되어 있다. 가스 분출공 (110a) 은, 상부 전극 (110) 의 상면측에 형성된 가스 공급공 (110b) 등을 개재하여 가스 공급원 (114) 에 접속되어 있다. 이에 따라, 가스 공급원 (114) 으로부터 에칭 가스를 챔버 (94) 의 처리 공간에 공급할 수 있다. 이 상부 전극 (110) 도, 챔버 (94) 의 외부에서 고주파 전원 (116) 에 접속되어 있다.An
피가공물 (11) 의 이면 (11b) 측에 플라즈마 상태의 에칭 가스를 공급할 때에는, 개구부 (94a) 를 통해서 피가공물 (11) 을 챔버 (94) 의 처리 공간에 반입하고, 척 테이블 (104) 에 싣는다. 여기서는, 수지층 (21) 에 첩부되어 있는 테이프 (23) 를 척 테이블 (104) 의 상면에 접촉시키도록, 요컨대, 이면 (11b) 측을 상방으로 향하도록, 피가공물 (11) 이 척 테이블 (104) 에 실린다.When supplying an etching gas in a plasma state to the
다음으로, DC 전원 (108a) 과 DC 전원 (108b) 에 의해, 전극 (106a) 및 전극 (106b) 에 직류 전압을 인가한다. 이에 따라, 피가공물 (11) 등은, 전극 (106a) 및 전극 (106b) 과 피가공물 (11) 의 사이에 작용하는 전기적인 힘에 의해 척 테이블 (104) 에 흡착된다. Next, DC voltage is applied to the
피가공물 (11) 이 척 테이블 (104) 에 흡착된 후에는, 피가공물 (11) 의 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 피가공물 (11) 에 공급한다. 구체적으로는, 먼저, 개폐 기구로 커버 (96) 를 이동시켜 개구부 (94a) 를 닫는다. 이에 따라, 챔버 (94) 의 처리 공간이 밀폐된다. 또, 배기 유닛 (98) 을 작동시켜, 챔버 (94) 의 처리 공간을 감압한다. 또한, 적당량의 불활성 가스를 처리 공간에 공급해도 된다. After the
이 상태에서, 가스 공급원 (114) 으로부터 에칭 가스를 소정의 유량으로 공급하면서, 고주파 전원 (102) 및 고주파 전원 (116) 으로 하부 전극 (100) 및 상부 전극 (110) 에 적절한 고주파 전력을 공급하면, 하부 전극 (100) 과 상부 전극 (110) 의 사이에 존재하는 에칭 가스의 일부의 분자가 이온 및 라디칼로 변화한다.In this state, when appropriate high frequency power is supplied to the
그 결과, 척 테이블 (104) 로 유지되고 있는 피가공물 (11) 의 이면 (11b) 측에, 이온 및 라디칼을 포함하는 플라즈마 상태의 에칭 가스가 공급된다. 또한, 피가공물 (11) 의 이면 (11b) 측에는, 보호막 (29) 이 형성되어 있으므로, 이 보호막 (29) 이 마스크층이 되어, 플라즈마 상태의 에칭 가스는, 피가공물 (11) 의 이면 (11b) 에 거의 작용하지 않고, 주로, 홈 (11c) 에 작용한다.As a result, an etching gas in a plasma state containing ions and radicals is supplied to the
피가공물 (11) 의 표면 (11a) 과 홈 (11c) 의 바닥의 사이의 부분이 어느 정도로 두꺼운 경우에는, 이 부분을 적절히 제거하기 위해서, 막 형성, 부분적 막 제거, 홈 가공, 의 3 개의 스텝을 반복하면 된다. 예를 들어, 실리콘을 사용하여 형성된 웨이퍼를 피가공물 (11) 로 하는 경우에는, 다음과 같이 된다.When the part between the
막 형성 스텝에서는, 예를 들어, 챔버 (94) 의 내부 공간의 압력을 유지하면서, 가스 공급원 (114) 으로부터 C4F8 을 소정의 유량으로 공급하고, 하부 전극 (100) 및 상부 전극 (110) 에 소정의 고주파 전력을 공급한다. 이에 따라, 상기 서술한 홈 (11c) 의 내측에 불소계 재료를 퇴적시켜, 홈 (11c) 의 내면을 덮는 얇은 막을 형성할 수 있다. 이 불소계 재료로 이루어지는 막은, SF6 을 원료로 하여 생성되는 이온 및 라디칼에 대하여 소정의 내성을 갖고 있다.In the film forming step, for example, C 4 F 8 is supplied from the
부분적 막 제거의 스텝에서는, 예를 들어, 챔버 (94) 의 내부 공간의 압력을 일정하게 유지하면서, 가스 공급원 (114) 으로부터 SF6 을 소정의 유량으로 공급하고, 하부 전극 (100) 및 상부 전극 (110) 에 소정의 고주파 전력을 공급한다. 이에 따라, SF6 을 원료로 하는 이온 및 라디칼을 발생시킬 수 있다. 또한, 이 부분적 막 제거의 스텝에서는, 하부 전극 (100) 에 공급되는 전력을, 다음의 홈 가공의 스텝에 비해 크게 한다. In the step of partial film removal, for example, SF 6 is supplied from the
하부 전극 (100) 에 공급되는 전력을 크게 하면, 에칭의 이방성이 높아진다. 구체적으로는, 홈 (11c) 을 덮는 막의 하부 전극 (100) 측 (즉, 홈 (11c) 의 바닥측) 의 부분이 우선적으로 가공된다. 요컨대, SF6 을 원료로 하여 생성되는 이온 및 라디칼에 의해, 홈 (11c) 을 덮는 막의 홈 (11c) 의 바닥을 덮는 부분만을 제거할 수 있다. When the power supplied to the
홈 가공의 스텝에서는, 예를 들어, 챔버 (94) 의 처리 공간의 압력을 유지하면서, 가스 공급원 (114) 으로부터 SF6 을 소정의 유량으로 공급하고, 하부 전극 (100) 및 상부 전극 (110) 에 소정의 고주파 전력을 공급한다. 이에 따라, SF6 을 원료로 하는 이온 및 라디칼을 발생시켜, 막으로 덮여 있지 않은 홈 (11c) 의 바닥을 가공할 수 있다. In the groove machining step, for example, while maintaining the pressure in the processing space of the
상기 서술한 바와 같은 막 형성, 부분적 막 제거, 홈 가공의 3 개의 스텝을 반복 실시함으로써, 홈 (11c) 을 서서히 깊게 하여, 최종적으로는, 피가공물 (11) 을 스트리트 (13) 를 따라 절단할 수 있다. 피가공물 (11) 을 절단하여 복수의 디바이스 칩 (33) 을 얻은 후에는, 상기 서술한 제 1 실시형태와 마찬가지로 수지층 (21) 에 외력을 부여하고, 이 수지층 (21) 을 디바이스 칩 (33) 에 맞추어 분할하면 된다 (수지층 분할 스텝). By repeatedly performing the three steps of film formation, partial film removal, and groove processing as described above, the
본 실시형태에서는, 이면 (11b) 측으로부터 레이저 빔 (31) 을 조사하여 홈 (11c) 을 형성하고, 그 후, 플라즈마 상태의 에칭 가스를 이면 (11b) 측으로부터 공급하여 피가공물 (11) 을 절단하므로, 레이저 빔 (31) 만으로 피가공물 (11) 을 절단하는 경우에 비해, 표면 (11a) 측의 수지층 (21) 에 열이 잘 전달되지 않는다. 따라서, 수지층 (21) 의 경화를 보다 적절히 억제할 수 있다. 또한, 상기 서술한 제 1 실시형태 및 그 변형예에 관련된 방법 등은, 본 실시형태의 방법 등에 대하여 임의로 조합된다. In this embodiment, a
(제 3 실시형태) (Third Embodiment)
본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 피가공물 (11) 의 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써, 피가공물 (11) 을 절단한다. 또한, 피가공물 (11) 을 절단하기 전에는, 상기 서술한 제 1 실시형태와 마찬가지로, 피가공물 (11) 의 표면 (11a) 측에 수지층 (21) 을 형성한다 (수지층 형성 스텝). 또, 이 피가공물 (11) 의 표면 (11a) 측 (수지층 (21)) 에 테이프 (23) 를 첩부하고 (테이프 첩부 스텝), 또한, 피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 을 형성한다 (보호막 형성 스텝).In the device chip manufacturing method according to the present embodiment, the
피가공물 (11) 의 이면 (11b) 측에 보호막 (29) 을 형성한 후에는, 이 보호막 (29) 을 가공하여, 피가공물 (11) 의 이면 (11b) 측의 디바이스 (15) 에 대응하는 영역을 덮는 마스크층을 형성한다 (마스크층 형성 스텝). 도 12 는, 마스크층 (35) 이 형성된 후의 피가공물 (11) 을 나타내는 단면도이다.After the
본 실시형태의 마스크층 (35) 은, 예를 들어, 상기 서술한 레이저 가공 장치 (12) 를 사용하여, 제 1 실시형태나 제 2 실시형태에서 홈 (11c) 을 형성할 때의 순서와 동일한 순서에 의해 형성된다. 요컨대, 마스크층 (35) 은, 보호막 (29) 을 레이저 빔 (31) 으로 가공함으로써 형성된다. The
구체적인 순서 등은, 상기 서술한 제 1 실시형태에서 피가공물 (11) 에 레이저 빔 (31) 을 조사하는 경우와 동일하다. 단, 레이저 빔 (31) 의 평균 출력이나, 레이저 빔 (31) 을 조사하는 횟수 (패스수) 등은, 피가공물 (11) 이 거의 가공되지 않는 범위에서 조정된다. 또한, 피가공물 (11) 의 이면 (11b) 측은, 약간 가공되어도 된다. The specific procedure and the like are the same as those in the case of irradiating the
이에 따라, 스트리트 (13) 를 따라 보호막 (29) 을 절단하고, 피가공물 (11) 의 이면 (11b) 측의 디바이스 (15) 에 대응하는 영역을 덮는 마스크층 (35) 을 형성할 수 있다. 또한, 본 실시형태에서는, 보호막 (29) 을 마스크층 (35) 으로 가공하고 있지만, 감광성 수지를 포토리소그래피 등으로 가공함으로써 마스크층 (35) 을 형성해도 된다. In this way, the
피가공물 (11) 의 이면 (11b) 에 마스크층 (35) 을 형성한 후에는, 이 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써, 피가공물 (11) 의 마스크층 (35) 으로부터 노출되어 있는 부분을 제거하여 피가공물 (11) 을 절단한다 (피가공물 절단 스텝). 사용되는 장치나 순서 등은, 상기 서술한 제 2 실시형태에서 피가공물 (11) 에 플라즈마 상태의 에칭 가스를 공급하는 경우와 동일하다.After forming the
피가공물 (11) 을 절단하여 복수의 디바이스 칩 (33) 을 얻은 후에는, 상기 서술한 제 1 실시형태와 마찬가지로 수지층 (21) 에 외력을 부여하고, 이 수지층 (21) 을 디바이스 칩 (33) 에 맞추어 분할하면 된다 (수지층 분할 스텝).After cutting the
본 실시형태에서는, 피가공물 (11) 의 이면 (11b) 측의 디바이스 (15) 에 대응하는 영역을 덮는 마스크층 (35) 을 형성하고, 그 후, 마스크층 (35) 이 형성되어 있는 피가공물 (11) 의 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급하여 피가공물 (11) 을 절단하므로, 레이저 빔 (31) 을 사용하여 피가공물 (11) 을 절단하는 경우에 비해, 표면 (11a) 측의 수지층 (21) 에 열이 잘 전달되지 않는다. 따라서, 수지층 (21) 의 경화를 보다 적절히 억제할 수 있다. 또한, 상기 서술한 제 1 실시형태, 제 2 실시형태, 및 이들의 변형예에 관련된 방법 등은, 본 실시형태의 방법 등에 대하여 임의로 조합된다.In the present embodiment, the
또한, 본 발명은, 상기 서술한 각 실시형태 및 각 변형예의 기재에 제한되지 않고 여러 가지로 변경하여 실시될 수 있다. 예를 들어, 상기 서술한 각 실시형태에서는, 레이저 빔 또는 플라즈마 상태의 에칭 가스를 사용하여 피가공물 (11) 을 이면 (11b) 측으로부터 절단하고 있지만, 피가공물 (11) 은, 다른 방법으로 이면 (11b) 측으로부터 절단되어도 된다. 구체적으로는, 수지 등으로 이루어지는 결합재에 지립이 분산된 환상의 절삭 블레이드를 사용하여, 피가공물 (11) 을 이면 (11b) 측으로부터 절단할 수도 있다. In addition, this invention can be implemented with various changes without being limited to description of each embodiment and each modified example mentioned above. For example, in each embodiment described above, the
그 밖에, 상기 서술한 각 실시형태 및 각 변형예에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 변경하여 실시될 수 있다.In addition, the structures, methods, etc. related to each embodiment and each modification described above can be modified and implemented without departing from the scope of the object of the present invention.
11 : 피가공물
11a : 표면
11b : 이면
11c : 홈
13 : 스트리트 (분할 예정 라인)
15 : 디바이스
21 : 수지층
21a : 소편
23 : 테이프
25 : 프레임
25a : 개구부
27 : 원료
29 : 보호막
31 : 레이저 빔
33 : 디바이스 칩
35 : 마스크층
2 : 스핀 코터
4 : 스피너 테이블
4a : 상면 (유지면)
4b : 유로
6 : 클램프
8 : 노즐
12 : 레이저 가공 장치
14 : 척 테이블
14a : 상면 (유지면)
14b : 유로
16 : 클램프
18 : 레이저 가공 헤드
22 : 플라즈마 처리 장치
24 : 챔버
24a : 측벽
24b : 개구부
24c : 바닥벽
24d : 상벽
26 : 커버
28 : 개폐 기구
30 : 배관
32 : 감압 유닛
34 : 테이블 베이스
34a : 흡인로
34b : 유로
36 : 유지부
38 : 지지부
40 : 척 테이블
42 : 절연부
42a : 흡인로
44 : 전극
46 : DC 전원
48 : 흡인 펌프
50 : 순환 유닛
52 : 가스 공급 유닛
54 : 공급관
54a : 공급구
56a : 밸브
56b : 밸브
56c : 밸브
58a : 유량 컨트롤러
58b : 유량 컨트롤러
58c : 유량 컨트롤러
60a : 밸브
60b : 밸브
60c : 밸브
62a : 가스 공급원
62b : 가스 공급원
62c : 가스 공급원
64 : 전극
66 : 고주파 전원
68 : 분산 부재
70 : 배관
72 : 확장 장치
74 : 드럼
76 : 롤러
78 : 지지 부재
80 : 테이블
82 : 고정 부재
92 : 플라즈마 처리 장치
94 : 챔버
94a : 개구부
94b : 배기구
96 : 커버
98 : 배기 유닛
100 : 하부 전극
102 : 고주파 전원
104 : 척 테이블
106a : 전극
106b : 전극
108a : DC 전원
108b : DC 전원
110 : 상부 전극
110a : 가스 분출공
110b : 가스 공급공
112 : 절연 부재
114 : 가스 공급원
116 : 고주파 전원 11: Workpiece
11a: surface
11b: back side
11c: Home
13: Street (line to be divided)
15: device
21: resin layer
21a: small piece
23: tape
25: frame
25a: opening
27: raw material
29: Shield
31: laser beam
33: device chip
35: mask layer
2: spin coater
4 : Spinner table
4a: top surface (retaining surface)
4b: Euro
6 : clamp
8 : Nozzle
12: laser processing device
14: chuck table
14a: upper surface (retaining surface)
14b: Euro
16 : clamp
18: laser processing head
22: plasma processing device
24: chamber
24a: side wall
24b: opening
24c: bottom wall
24d: upper wall
26 : cover
28: opening and closing mechanism
30: piping
32: decompression unit
34: table base
34a: suction furnace
34b: Euro
36: holding part
38: support
40: chuck table
42: insulation
42a: suction furnace
44: electrode
46: DC power
48: suction pump
50: circulation unit
52: gas supply unit
54: supply pipe
54a: supply port
56a: valve
56b: valve
56c: valve
58a: flow controller
58b: flow controller
58c: flow controller
60a: valve
60b: valve
60c: valve
62a: gas source
62b: gas source
62c: gas source
64: electrode
66: high frequency power supply
68: dispersion member
70: piping
72: extension device
74: drum
76: roller
78: support member
80: table
82: fixed member
92: plasma processing device
94: chamber
94a: opening
94b: exhaust port
96: cover
98: exhaust unit
100: lower electrode
102: high frequency power supply
104: chuck table
106a: electrode
106b: electrode
108a: DC power
108b: DC power
110: upper electrode
110a: gas blow hole
110b: gas supply hole
112: insulation member
114: gas source
116: high frequency power supply
Claims (9)
그 피가공물의 그 표면측에 미경화 또는 반경화 상태의 수지를 포함하는 수지층을 형성하는 수지층 형성 스텝과,
그 수지층 형성 스텝 후에, 그 수지층이 그 표면측에 형성되어 있는 그 피가공물의 이면측으로부터 그 피가공물을 그 분할 예정 라인을 따라 절단함으로써 그 디바이스 칩을 제조하는 피가공물 절단 스텝을 포함하는 디바이스 칩의 제조 방법. A device chip manufacturing method for manufacturing a device chip including the device by dividing a plate-shaped workpiece in which devices are formed in a surface side region partitioned by division lines by the division division lines, the method comprising the steps of:
A resin layer forming step of forming a resin layer containing an uncured or semi-cured resin on the surface side of the workpiece;
After the resin layer forming step, a workpiece cutting step of manufacturing the device chip by cutting the workpiece along the line along which the workpiece is to be divided from the back side of the workpiece on which the resin layer is formed on the front side. A method of manufacturing a device chip.
그 피가공물 절단 스텝 후에, 그 수지층에 외력을 부여함으로써 그 수지층을 그 디바이스 칩에 맞추어 분할하는 수지층 분할 스텝을 추가로 포함하는 디바이스 칩의 제조 방법. According to claim 1,
A device chip manufacturing method further comprising, after the workpiece cutting step, a resin layer dividing step of dividing the resin layer to conform to the device chip by applying an external force to the resin layer.
그 수지층 형성 스텝 후, 그 수지층 분할 스텝 전에, 그 피가공물의 그 표면측에 익스팬드성을 갖는 테이프를 첩부 (貼付) 하는 테이프 첩부 스텝을 추가로 포함하고,
그 수지층 분할 스텝에서는, 그 테이프를 확장함으로써 그 수지층에 외력을 부여하여 그 수지층을 분할하는 디바이스 칩의 제조 방법.According to claim 2,
After the resin layer forming step and before the resin layer dividing step, a tape attaching step of attaching a tape having an expandability to the surface side of the workpiece is further included,
In the resin layer dividing step, an external force is applied to the resin layer by expanding the tape to divide the resin layer.
그 피가공물 절단 스텝 후, 그 수지층 분할 스텝 전에, 그 피가공물의 그 이면측에 익스팬드성을 갖는 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고,
그 수지층 분할 스텝에서는, 그 테이프를 확장함으로써 그 수지층에 외력을 부여하여 그 수지층을 분할하는 디바이스 칩의 제조 방법.According to claim 2,
After the cutting step of the workpiece and before the step of dividing the resin layer, a tape attaching step of attaching a tape having an expandability to the back side of the workpiece is further included,
In the resin layer dividing step, an external force is applied to the resin layer by expanding the tape to divide the resin layer.
그 피가공물 절단 스텝 전에, 그 피가공물의 그 이면측에 보호막을 형성하는 보호막 형성 스텝을 추가로 포함하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 4,
A device chip manufacturing method further comprising a protective film forming step of forming a protective film on the back side of the workpiece before the workpiece cutting step.
그 피가공물 절단 스텝에서는, 그 피가공물에 흡수되는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 피가공물에 조사함으로써 그 피가공물을 절단하는 디바이스 칩의 제조 방법. According to any one of claims 1 to 5,
In the workpiece cutting step, the workpiece is cut by irradiating the workpiece with a laser beam having a wavelength absorbed by the workpiece along the dividing line.
그 피가공물 절단 스텝 후에, 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 디바이스 칩에 잔존하는 가공 변형 또는 데브리를 제거하는 플라즈마 에칭 스텝을 추가로 포함하는 디바이스 칩의 제조 방법.According to claim 6,
A device chip manufacturing method further comprising, after the workpiece cutting step, a plasma etching step of removing processing strain or debris remaining on the device chip by supplying an etching gas in a plasma state from the back side of the workpiece. .
그 피가공물 절단 스텝은,
그 피가공물에 흡수되는 파장의 레이저 빔을 그 분할 예정 라인을 따라 그 피가공물에 조사함으로써 그 피가공물의 그 이면에 개구된 홈을 형성하는 홈 형성 스텝과,
그 홈 형성 스텝 후에, 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 피가공물의 그 표면과 그 홈의 바닥의 사이의 부분을 제거하여 그 피가공물을 절단하는 플라즈마 에칭 스텝을 포함하는 디바이스 칩의 제조 방법. According to any one of claims 1 to 5,
The work piece cutting step,
a groove forming step of forming an open groove on the back surface of the workpiece by irradiating the workpiece with a laser beam having a wavelength absorbed by the workpiece along the line along which the workpiece is to be divided;
After the groove forming step, a plasma etching step of cutting the workpiece by removing a portion between the surface of the workpiece and the bottom of the groove by supplying an etching gas in a plasma state from the back side of the workpiece. A method of manufacturing a device chip comprising:
그 피가공물 절단 스텝 전에, 그 피가공물의 그 이면측의 그 디바이스에 대응하는 영역을 덮는 마스크층을 그 피가공물에 형성하는 마스크층 형성 스텝을 추가로 포함하고,
그 피가공물 절단 스텝에서는, 그 마스크층이 형성되어 있는 그 피가공물의 그 이면측으로부터 플라즈마 상태의 에칭 가스를 공급함으로써 그 피가공물의 그 마스크층으로부터 노출되어 있는 부분을 제거하여 그 피가공물을 절단하는 디바이스 칩의 제조 방법. According to any one of claims 1 to 5,
before the workpiece cutting step, further comprising a mask layer forming step of forming on the workpiece a mask layer covering a region corresponding to the device on the back surface side of the workpiece;
In the cutting step of the workpiece, a portion exposed from the mask layer of the workpiece is removed by supplying an etching gas in a plasma state from the back side of the workpiece on which the mask layer is formed, and the workpiece is cut. A method for manufacturing a device chip.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021194641A JP2023081007A (en) | 2021-11-30 | 2021-11-30 | Manufacturing method of device chip |
JPJP-P-2021-194641 | 2021-11-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230081608A true KR20230081608A (en) | 2023-06-07 |
Family
ID=86515242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220135764A KR20230081608A (en) | 2021-11-30 | 2022-10-20 | Method of manufacturing device chip |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2023081007A (en) |
KR (1) | KR20230081608A (en) |
CN (1) | CN116207042A (en) |
TW (1) | TW202324521A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092188A (en) | 2014-11-04 | 2016-05-23 | 積水化学工業株式会社 | Adhesive film for semiconductor wafer |
-
2021
- 2021-11-30 JP JP2021194641A patent/JP2023081007A/en active Pending
-
2022
- 2022-10-20 KR KR1020220135764A patent/KR20230081608A/en unknown
- 2022-11-21 CN CN202211453306.3A patent/CN116207042A/en active Pending
- 2022-11-25 TW TW111145201A patent/TW202324521A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092188A (en) | 2014-11-04 | 2016-05-23 | 積水化学工業株式会社 | Adhesive film for semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP2023081007A (en) | 2023-06-09 |
CN116207042A (en) | 2023-06-02 |
TW202324521A (en) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177004B2 (en) | Method of processing wafer | |
TW201643957A (en) | Method of dividing wafer | |
KR20040086725A (en) | Method for dividing semiconductor wafer | |
CN110364482B (en) | Wafer processing method | |
CN110364481B (en) | Wafer processing method | |
JP7154697B2 (en) | Workpiece processing method | |
KR20230081608A (en) | Method of manufacturing device chip | |
JP2004247443A (en) | Working method of semiconductor wafer | |
JP7442927B2 (en) | Chip manufacturing method | |
JP2018006587A (en) | Wafer processing method | |
TW202326833A (en) | Method for manufacturing device chip that prevents chip defects from occurring when device chips under manufacture are laminated and thermocompression bonded | |
US11355359B2 (en) | Workpiece processing method | |
JP7292803B2 (en) | Wafer processing method | |
TW202345220A (en) | Manufacturing method of chips | |
JP2023056102A (en) | Method for manufacturing device chip | |
JP2023056101A (en) | Method for manufacturing device chip | |
JP7214309B2 (en) | Wafer processing method | |
JP2018056486A (en) | Mask forming method and wafer processing method | |
JP2023172142A (en) | Chip manufacturing method | |
CN116779432A (en) | Method for manufacturing chip | |
JP2024038907A (en) | Wafer processing method | |
JP2021027306A (en) | Plasma etching apparatus |