KR20230078814A - 터치 및 지문 센서 부착 표시 장치 - Google Patents

터치 및 지문 센서 부착 표시 장치 Download PDF

Info

Publication number
KR20230078814A
KR20230078814A KR1020237015557A KR20237015557A KR20230078814A KR 20230078814 A KR20230078814 A KR 20230078814A KR 1020237015557 A KR1020237015557 A KR 1020237015557A KR 20237015557 A KR20237015557 A KR 20237015557A KR 20230078814 A KR20230078814 A KR 20230078814A
Authority
KR
South Korea
Prior art keywords
electrode
touch
layer
signal line
sensor
Prior art date
Application number
KR1020237015557A
Other languages
English (en)
Inventor
사카에 타나카
Original Assignee
미쿠니 일렉트론 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쿠니 일렉트론 코포레이션 filed Critical 미쿠니 일렉트론 코포레이션
Publication of KR20230078814A publication Critical patent/KR20230078814A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Image Input (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

터치 및 지문 검출 기능 부착 표시 장치는 복수의 데이터 신호선, 적어도 하나의 제1 센서 전극을 포함하는 표시부와, 제1 단자, 제2 단자를 포함하는 단자부와, 표시부와 단자부 사이에 배치되고, 하나의 입력단과 복수의 출력단을 가지며, 하나의 입력단에 입력되는 입력 신호를 복수의 출력단으로 분배하는 전환 회로를 포함하며, 전환 회로는 입력측이 제1 단자와 접속되며, 복수의 데이터 신호선이 다수의 출력단에 접속되고, 적어도 하나의 제1 센서 전극이 제2 단자와 접속된 구조를 갖는다.

Description

터치 및 지문 센서 부착 표시 장치
본 발명의 일 실시 형태는 터치 센서로서의 기능과 더불어 지문, 장문 등의 생체 정보를 검출할 수 있는 센서가 부가된 표시 장치에 관한 것이다.
부정이용을 방지하고 개인정보를 보호하기 위해 생체 인증에 의해 이용자를 식별하는 전자기기 개발이 추진되고 있다. 예를 들면, 유기 발광 다이오드로 화소가 형성된 표시 패널의 배면에 지문 인증용의 센서가 장착된 표시 장치가 개시되어 있다(특허문헌 1 참조). 또한 표시 패널 위에 터치 센서가 마련되어 지문 및 터치 압력 인식이 가능한 표시 장치가 개시되어 있다(특허문헌 2 참조).
[선행 기술 문헌]
[특허 문헌]
특허 문헌 1: 특개 2018-085114호 공보
특허 문헌 2: 특개 2018-005910호 공보
표시 화면이 기기 전면 전체를 차지하는 휴대형 전자기기는 기능성을 높이기 위해 표시 화면 곳곳에서 지문 인증을 가능하게 하려는 시장의 니즈가 있다. 이러한 니즈에 대하여 특허문헌 1에서 개시되는 바와 같은 표시 장치는 지문 인증용의 센서가 작은 개별의 부품으로 탑재되기 때문에 화면 전체에서 지문을 검출할 수 없다는 문제가 있다. 만일, 전체 화면에서 지문 인증을 가능하게 하려고 하면, 함체가 대형화 되어 버리는 문제가 있다.
한편, 특허문헌 2에서 개시되는 표시 장치는 화상 표시를 행하는 회로와 지문 센서를 구동하는 회로가 완전히 분리되어 있기 때문에 신호의 입출력을 행하는 접속 단자의 수가 대폭 증가하는 문제가 있다. 표시 패널의 치수는 탑재하는 전자기기에 의해 정해져 있으며 접속 단자를 배치할 수 있는 위치도 한정된다. 따라서, 영상 신호를 입력하기 위한 접속 단자에 더하여 지문 센서의 신호를 출력하는 단자를 더하면 접속 단자를 협피치화할 필요가 있다. 그러나 단자 전극의 피치가 좁아지면 종래의 이방성 도전 필름(ACF)을 이용한 접속 방법으로 플렉시블 배선 기판과의 접속이 어렵게 되어 수율이 저하되는 것이 문제가 된다.
본 발명의 일 실시 형태와 관련된 터치 및 지문 검출 기능 부착 표시 장치는 복수의 데이터 신호선, 적어도 하나의 제1 센서 전극을 포함하는 표시부와, 제1 단자, 제2 단자를 포함하는 단자부와, 표시부와 단자부 사이에 배치되고, 하나의 입력단과 복수의 출력단을 가지며, 하나의 입력단에 입력되는 입력 신호를 복수의 출력단으로 분배하는 전환 회로를 포함하며, 전환 회로는 입력측이 제1 단자와 접속되며, 복수의 데이터 신호선이 다수의 출력단에 접속되고, 적어도 하나의 제1 센서 전극이 제2 단자와 접속된 구조를 갖는다.
본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치는, 제1 방향의 연신하는 제1 센서 전극과, 제1 방향과 교차하는 제2 방향으로 연신하는 제2 센서 전극과, 제2 방향으로 연신하는 주사 신호선과, 제2 센서 전극과 겹치는 화소와, 화소에 마련된 트랜지스터를 갖는다. 트랜지스터의 게이트 전극은 주사 신호선과 접속되고 주사 신호선은 제2 센서 전극에 접속되어 있다.
본 발명의 일 실시 형태에 따르면, 복수의 데이터 신호선과 접속하는 전환 회로를 가짐으로써 제1 센서 전극을 고밀도로 배치할 수 있고, 그 경우에도 접속 단자수 증가를 억제할 수 있다. 그 결과, 단자부에 있어서 플렉시블 회로 기판과의 접속 불량을 저감할 수 있다. 본 발명의 일 실시 형태에 따르면 주사 신호선이 제2 센서 전극과 접속됨으로써 주사 신호선을 제2 센서 전극의 보조 전극으로 병용할 수 있다.
[도 1] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 전개도를 나타낸다.
[도 2] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 3a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 동작을 설명하는 타이밍 차트를 나타낸다.
[도 3b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 동작을 설명하는 타이밍 차트를 나타낸다.
[도 4] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 화소의 등가 회로의 일례를 나타낸다. [도 5] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 전환 회로, 단자부, 제2 구동 회로의 구성을 나타낸다.
[도 6] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 전환 회로, 단자부, 제2 구동 회로의 구성을 나타낸다.
[도 7] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 전환 회로, 단자부, 제2 구동 회로의 구성을 나타낸다.
[도 8] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 전환 회로, 단자부, 제2 구동 회로의 구성을 나타낸다.
[도 9] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 화소 배열과 제1 및 제2 센서 전극 배치를 나타낸다.
[도 10] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 화소 배열과 제1 및 제2 센서 전극 배치를 나타내고, 제1 센서 전극이 2개 화소열에 대해 1개 비율로 마련되며, 제2 센서 전극이 2개 화소행에 대해 1개 비율로 마련되는 예를 나타낸다.
[도 11a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극 평면도를 나타낸다.
[도 11b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극 평면도에서 나타내는 A1-A2선에 대응하는 단면도를 나타낸다.
[도 12a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극 평면도를 나타낸다. [도 12b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극 평면도에서 나타내는 B1-B2선에 대응하는 단면도를 나타낸다.
[도 13a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도를 나타낸다.
[도 13b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도에서 나타내는 C1-C2선에 대응하는 단면도를 나타낸다.
[도 14a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도를 나타낸다.
[도 14b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도에서 나타내는 C3-C4선에 대응하는 단면도를 나타낸다.
[도 14c] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도에서 나타내는 C5-C6선에 대응하는 단면도를 나타낸다.
[도 15] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 16a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 15에서 나타내는 D1-D2선에 대응하는 단면도를 나타낸다. [도 16b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 15에서 나타내는 D3-D4선에 대응하는 단면도를 나타낸다. [도 17] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 18] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 19a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 18에서 나타내는 D5-D6선에 대응하는 단면도를 나타낸다.
[도 19b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 18에서 나타내는 D7-D8선에 대응하는 단면도를 나타낸다.
[도 20] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 21a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 20에서 나타내는 D9-D10선에 대응하는 단면도를 나타낸다.
[도 21b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 구성을 나타내고, 도 20에서 나타내는 D11-D12선에 대응하는 단면도를 나타낸다.
[도 22a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서 차광층이 단자부 아래로 연장되는 구성을 나타낸다.
[도 22b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제1 절연층이 단자부 아래로 연장되는 구성을 나타낸다.
[도 23a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서 차광층이 단자부 아래로 연장되고 제2 절연층이 인출 배선 위로 연장되는 구성을 나타낸다.
[도 23b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제1 절연층이 인출 배선의 하측으로 연장되고 제2 절연층이 인출 배선의 상측으로 연장되는 구성을 나타낸다.
[도 24a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서 차광층, 제1 절연층 및 제2 절연층이 인출 배선 및 단자부 아래로 연장되는 구성을 나타낸다.
[도 24b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제1 절연층 및 제2 절연층이 단자부 아래로 연장되는 구성을 나타낸다.
[도 25a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서 단자부 하측에 차광층이 마련되고 인출 배선이 복수의 콘택홀에 의해 제1 센서 전극과 접속되는 구성을 나타낸다.
[도 25b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 인출 배선이 복수의 콘택홀에 의해 제1 센서 전극과 접속되는 구성을 나타낸다.
[도 26] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로 및 플렉시블 회로 기판의 구성을 나타낸다.
[도 27] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 플렉시블 회로 기판 배선 구조를 나타낸다.
[도 28] 본 발명의 일 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치의 단자부와 플렉시블 회로 기판과의 접속 구조를 나타낸다.
[도 29] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 단자부와 플렉시블 회로 기판과의 접속 구조를 나타낸다.
[도 30] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로 및 플렉시블 회로 기판의 구성을 나타낸다.
[도 31] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 플렉시블 회로 기판 배선 구조를 나타낸다.
[도 32] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 33] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 출력 전환 회로의 일례를 나타낸다.
[도 34] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 출력 전환 회로의 일례를 나타낸다.
[도 35] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 36a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 평면도를 나타낸다.
[도 36b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 구조를 나타내고, 평면도에서 나타내는 C7-C8선에 대응하는 단면도를 나타낸다.
[도 36c] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제2 센서 전극 구조를 나타내고, 평면도에서 나타내는 C9-C10선에 대응하는 단면도를 나타낸다.
[도 37] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 동작을 설명하는 타이밍 차트를 나타낸다.
[도 38] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 39] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 40] 본 발명의 일 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치의 단자부와 구동 회로의 접속 구조를 나타낸다.
[도 41] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 마련되는 화소의 등가 회로의 일례를 나타낸다.
[도 42] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 화소의 구동 방법을 설명하는 타이밍 차트를 나타낸다.
[도 43] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 마련되는 화소의 등가 회로의 일례를 나타낸다.
[도 44] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 화소의 구동 방법을 설명하는 타이밍 차트를 나타낸다.
[도 45] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 단자부와 플렉시블 회로 기판과의 접속 구조를 나타낸다.
[도 46] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부, 터치 및 지문 센서부, 전환 회로, 구동 회로의 구성을 나타낸다.
[도 47] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 데이터 신호선과 공통 배선의 배치를 나타낸다.
[도 48] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 49] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도를 나타낸다.
[도 50] 본 발명의 일 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치의 부화소에 마련되는 유기 EL 소자의 평면 레이아웃과, 도면 내에서 나타내는 E1-E2간 및 E3-E4간의 단면 구조를 나타낸다.
[도 51] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 마련되는 화소의 등가 회로의 일례를 나타낸다.
[도 52] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 53] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도를 나타낸다.
[도 54] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소를 구성하는 구동 트랜지스터, 선택 트랜지스터, 용량 소자 및 EL 소자의 평면 레이아웃의 일례를 나타낸다.
[도 55] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도를 나타낸다.
[도 56] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도로서, 와이어 그리드 편광자와 광산란층이 마련된 구조를 나타낸다.
[도 57] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도로서, 와이어 그리드 편광자와 광산란층이 마련된 구조를 나타낸다.
[도 58] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자의 단면 구조를 나타낸다.
[도 59] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자의 단면 구조를 나타낸다.
[도 60] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자와, 편광축 회전판의 편광축의 관계를 나타낸다.
[도 61] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자의 배치를 나타낸다.
[도 62] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자의 배치를 나타낸다.
[도 63a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제2 센서 전극과 데이터 신호선과 동일한 층으로 형성되는 인출 배선 접속 구조를 나타낸다.
[도 63b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제2 센서 전극과 주사 신호선과 동일한 층으로 형성되는 인출 배선 접속 구조를 나타낸다.
[도 64a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제1 센서 전극과 주사 신호선과 동일한 층으로 형성되는 인출 배선 접속 구조를 나타낸다.
[도 64b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서 유기 EL 소자의 제2 전극과 인출 배선의 접속 구조를 나타낸다.
[도 65a] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조로서 데이터 신호선과 인출 배선과의 접속 구조를 나타낸다.
[도 65b] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 제1 센서 전극과 인출 배선과의 접속 구조의 일례로서, 제2 센서 전극과 인출 배선의 접속 구조를 나타낸다.
[도 66] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 부화소 단면도로서, 와이어 그리드 편광자와 광산란층이 마련된 구조를 나타낸다.
[도 67] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 마련되는 와이어 그리드 편광자의 배치를 나타낸다.
[도 68] 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치의 표시부에 마련되는 와이어 그리드 편광자의 단면 구조와 동작 원리를 나타낸다.
이하, 본 발명의 실시 형태를 도면 등을 참조하면서 설명한다. 단, 본 발명은 많은 다른 양태를 포함하며, 이하에 예시하는 실시 형태로 한정하여 해석되는 것은 아니다. 본 명세서에 첨부되는 도면은 설명을 보다 명확하게 하기 위해 실제 양태에 비해 각 부의 폭, 두께, 형상 등에 대해 모식적으로 나타나는 경우가 있으나, 그것은 어디까지나 일례일 뿐 본 발명의 내용을 반드시 한정하는 것은 아니다. 또한, 본 발명에 있어서, 어느 도면에 기재된 특정 요소와 다른 도면에 기재된 특정 요소가 동일 또는 대응하는 관계에 있을 때는 동일한 부호(또는 부호로서 기재된 숫자 뒤에 a, b 등을 붙인 부호)를 붙여 반복적인 설명을 적절히 생략하는 경우가 있다. 더욱이 각 요소에 대한 '제1', '제2'라고 부기된 문자는 각 요소를 구별하기 위해 이용되는 편의적인 표지로서 특별한 설명이 없는 한 그 이상의 의미를 갖지 않는다.
본 명세서에서 어떤 부재 또는 영역이 다른 부재 또는 영역의 "위에(또는 아래로)" 있다고 하는 경우, 특별한 한정이 없는 한 이것은 다른 부재 또는 영역의 바로 위(또는 바로 아래)에 있는 경우뿐만 아니라 다른 부재 또는 영역의 위쪽(또는 아래쪽)에 있는 경우를 포함한다. 즉, 다른 부재 또는 영역의 위쪽(또는 아래쪽)에 있는 부재 또는 영역 사이에 다른 구성요소가 포함되어 있는 경우도 포함한다.
[제1 실시 형태]
본 실시 형태는 표시부와 터치 및 지문 센서부가 겹쳐져 배치된 표시 장치의 일례를 나타낸다.
1-1. 터치 및 지문 센서 부착 표시 장치의 구성
도 1은 본 발명의 일 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100의 전개도를 나타낸다. 터치 및 지문 센서 부착 표시 장치 100는 복수의 화소 104가 배열된 표시부 102와, 적어도 하나의 제1 센서 전극 112 및 적어도 하나의 제2 센서 전극 114를 포함하는 터치 및 지문 센서부 110을 포함한다. 표시부 102와 터치 및 지문 센서부 110 사이에는 쉴드 전극 116이 배치된다.
적어도 하나의 제1 센서 전극 112은 Y 방향으로 연신하도록 배치되고, 적어도 하나의 제2 센서 전극(114)은 X 방향으로 연신되도록 배치된다. 적어도 하나의 제1 센서 전극 112은 복수의 제1 센서 전극(이하 동일하게 부호 "112"가 부착됨)으로 이루어지며, 복수의 제1 센서 전극 112은 X 방향으로 배열된다. 적어도 하나의 제2 센서 전극 114는 복수의 제2 센서 전극(이하 동일하게 부호 "114"가 부착됨)으로 이루어지며, 복수의 제2 센서 전극 114는 Y 방향으로 배열된다. 복수의 제1 센서 전극 112와 복수의 제2 센서 전극 114와는 도시되지 않는 절연층을 사이에 두고 교차하도록 배치된다.
표시부 102의 외측 영역에는 제1 구동 회로 118, 전환 회로 120('멀티플렉스 회로', '디멀티플렉서'라고도 함), 단자부 122가 마련된다. 쉴드 전극 116은 표시부 102와 터치 및 지문 센서부 110을 전기적으로 분리하기 위해 마련된다. 쉴드 전극 116에는 일정한 전위(예를 들어, 접지 전위)가 인가된다.
복수의 화소 104 각각은 발광 소자를 포함한다. 발광 소자로서는 예를 들면 일렉트로루미네센스 소자(이하, "EL 소자"라고도 함)가 이용된다. 복수의 화소 104 각각에 마련되는 EL 소자는 쉴드 전극 116쪽으로 광을 출사하는 보텀 에미션형이다. 제1 센서 전극 112, 제2 센서 전극 114 및 쉴드 전극 116은 투광성을 갖는다. 제1 센서 전극 112, 제2 센서 전극 114 및 쉴드 전극 116은 투명 도전막으로 형성된다. 또는, 제1 센서 전극 112, 제2 센서 전극 114 및 쉴드 전극 116은 복수의 화소 104의 배치에 맞추어 개구부가 마련되어 있을 수도 있다. 이러한 구성에 의해, EL 소자의 발광은 쉴드 전극 116 및 터치 및 지문 센서부 110을 통해 출사된다.
터치 및 지문 센서 부착 표시 장치 100는 표시부 102에 표시되는 화상을 터치 및 지문 센서부 110이 마련된 측에서 시인하는 구성을 갖는다. 터치 및 지문 센서부 110은 표시부 102와 겹치도록 마련되므로 터치 및 지문 센서 부착 표시 장치100는 표시 화면의 임의 위치에서 터치 및 지문의 검출이 가능하다.
표시부 102 위에는 봉지층 124가 마련되어 있을 수도 있다. 봉지층 124는 표시부 102, 제1 구동 회로 118 및 전환 회로 120을 보호하기 위해 마련된다. 봉지층 124의 구성은 임의이다. 예를 들어, 봉지층 124은 산화실리콘막, 질화실리콘막 등의 무기절연막으로 형성된다. 또한, 봉지층 124는 폴리이미드 수지, 아크릴 수지, 또는 에폭시 수지 등의 수지 재료를 이용하여 형성되어 있을 수도 있다.
도 2는 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100의 표시부 102, 터치 및 지문 센서부 110, 제1 구동 회로 118, 전환 회로 120, 단자부 122, 제2 구동 회로 128을 나타낸다. 표시부 102, 터치 및 지문 센서부 110, 제1 구동 회로 118, 전환 회로 120 및 단자부 122는 투명 수지 기판 200 위에 마련된다. 제2 구동 회로 128은 플렉시블 회로 기판 126 위에 마련된다. 제2 구동 회로 128은 COF(Chip on Film)에 의해 플렉시블 회로 기판 126에 실장된다.
표시부 102는 복수의 화소 104를 포함한다. 복수의 화소 104는 예를 들어, 스트라이프 배열, 델타 배열, 베이어 배열, 펜타일 배열, 다이아몬드 펜타일 배열 등의 배열로 배치된다. 표시부 102에는 데이터 신호선 108로 도시되지 않는 주사 신호선이 마련된다. 제1 방향(열 방향) 및 제2 방향(행 방향)으로 배열하는 복수의 화소 104에 대해, 데이터 신호선 108은 제1 방향(열 방향)으로 연신하고 주사 신호선은 제1 방향과 교차하는 제2 방향(행 방향)으로 연신하도록 배설된다.
제1 구동 회로 118는 표시부 102의 외측 영역(이하 '주변 영역'이라고도 함)에 배치된다. 제1 구동 회로 118는 도시되지 않는 주사 신호선과 접속된다. 제1 구동 회로 118는 표시부 102의 일변을 따라 배설된다. 도시되지 않은 복수의 데이터 신호선 108은 제1 방향(열 방향)으로 배열되고 전환 회로 120과 접속된다.
투명 수지 기판 200의 일단에 복수의 접속 단자가 배열된 단자부 122가 마련된다. 전환 회로 120는 표시부 102와 단자부(122) 사이의 영역에 배치된다. 전환 회로 120는 하나의 입력을 복수의 출력으로 분배하는 기능을 갖는다. 전환 회로 120는 단자부 122에 마련된 하나의 접속 단자와 복수의 데이터 신호선 108을 접속한다.
터치 및 지문 센서부 110는 제1 방향(열 방향)으로 연신된 복수의 제1 센서 전극 112와, 제2 방향(행 방향)으로 연신된 복수의 제2 센서 전극 114를 포함한다. 복수의 제1 센서 전극 112의 각각은 단자부 122에 배설된 접속 단자와 접속된다. 복수의 제2 센서 전극 114는 제1 구동 회로 118과 접속된다. 복수의 제1 센서 전극 112와 복수의 제2 센서 전극 114는 도시되지 않는 절연층을 사이에 두고 교차하도록 배치되어 지문 센서, 터치 센서로서 기능한다.
플렉시블 회로 기판 126은 제1 구동 회로 118, 전환 회로 120 및 제1 센서 전극 112와, 제2 구동 회로 128을 접속하는 배선을 포함한다. 플렉시블 회로 기판 126은 이방성 도전 재료를 통해 단자부 122의 접속 단자와 접속된다. 제2 구동 회로 128의 주사 신호선 구동 회로 블록 130은 제1 구동 회로 118과 접속되고, 데이터 신호선 구동 회로 블록 132는 전환 회로 120과 접속되며, 터치 및 지문 센서 검출 회로 블록 134는 제1 센서 전극 112와 접속된다.
제2 구동 회로 128에 있어서, 주사 신호선 구동 회로 블록 130은 표시부 102의 주사 신호 및 터치 및 지문 센서부 110의 스캔 신호를 출력하는 제1 구동 회로 118을 구동하기 위한 신호를 출력하는 기능을 가지며, 데이터 신호선 구동 회로 블록 132는 비디오 신호를 출력하는 기능을 가지며, 터치 및 지문 센서 검출 회로 블록 134는 제1 센서 전극 112에서 출력된 센싱 신호를 증폭하여 센서 출력으로서의 디지털 신호를 생성하는 기능을 갖는다.
도 2는 제2 구동 회로 128이 복수의 회로 블록을 하나의 반도체 칩에 집적화한 복합 집적 회로(복합 IC)에서 제공되는 예를 나타낸다. 이러한 복합 집적 회로를 이용하는 것에 의해, 개별 IC 칩을 실장하는 경우에 비해 공정수를 줄일 수 있고, 제조 비용을 저감할 수 있다. 덧붙여 제2 구동 회로 128은 이 예에 한정되지 않고, 각각의 회로 블록이 개별 집적회로에서 실현된 것이 이용될 수도 있다.
도 3a 및 도 3b는 도 2에서 나타낸 터치 및 지문 센서 부착 표시 장치 100의 타이밍 차트를 나타낸다. 터치 및 지문 센서 부착 표시 장치 100는 제1 구동 회로 118이 표시부 102의 주사 신호선 구동 회로와 터치 및 지문 센서부 110의 스캔 신호 출력 회로를 겸하고 있다. 따라서, 터치 및 지문 센서 부착 표시 장치 100는 표시 기간과 센싱 기간이 교호로 출현하도록 구동된다.
도 3a는 한 프레임의 표시 기간마다 센싱 기간이 출현하는 예를 나타낸다. 도 3b는 두 프레임분의 표시 기간에 1회의 비율로 센싱 기간이 출현하는 예를 나타낸다. 센싱 기간의 길이는 임의이며, 한 프레임 기간보다 짧게 설정할 수 있다. 프레임 주파수는 60Hz 이상이므로 프레임간에 센싱 기간을 두더라도 표시부 102에는 시각에 영향을 주지 않는 상태에서 화상을 표시하면서 터치 또는 지문의 센싱을 수행할 수 있다.
1-2. 화소의 등가 회로
도 4는 화소 104의 등가 회로의 일례를 나타낸다. 화소 104는 제1 부화소 105r, 제2 부화소 105g 및 제3 부화소 105b를 포함한다. 제1 부화소 105r는 구동 트랜지스터 136, 선택 트랜지스터 138, 용량 소자 140 및 EL 소자 142를 포함한다. 제2 부화소 105g 및 제3 부화소 105b도 동일한 구성을 갖는다. 도 4에 있어서, 구동 트랜지스터 136 및 선택 트랜지스터 138을 나타내는 기호는 2개의 게이트 전극으로 반도체층을 끼우는 듀얼 게이트 구조임을 나타낸다. 구동 트랜지스터 136은 하측의 제1 게이트 전극 150과 상측의 제2 게이트 전극 151을 가지며, 선택 트랜지스터 138은 하측의 제1 게이트 전극 152와 상측의 제2 게이트 전극 153을 갖는다. 구동 트랜지스터 136 및 선택 트랜지스터 138은 n채널형 트랜지스터이다.
선택 트랜지스터 138의 제2 게이트 전극 153은 주사 신호선 106a와, 소스 측이 데이터 신호선 108과, 드레인 측이 용량 소자 140 및 구동 트랜지스터 136의 제2 게이트 전극 151과 접속된다. 구동 트랜지스터 136의 제1 게이트 전극 150은 공통 배선 144b와, 소스 측이 공통 전극 144a와, 드레인 측이 EL 소자 142의 음극과 접속된다. 용량 소자 140은, 한쪽 단자(제1 단자)가 선택 트랜지스터 138의 드레인 측과, 다른 쪽 단자가 공통 배선 144b와 접속된다. EL 소자 142의 양극은 전원선 154와 접속된다.
도 4에 있어서, 공통 전극 144a와 공통 배선 144b는 등가 회로에서 구별하여 나타나 있는데, 양자는 동일 전위이며 일정한 전위(예를 들면, 접지 전위)에 고정되어 있는 점에서 기능적으로 동일하다. 전원선 154는 공통 전극 144a, 공통 배선 144b의 전위보다 높은 전원 전위 VDD가 주어진다. 구동 트랜지스터 136이 온 상태일 때, EL 소자 142에는 전원선 154에서 공통 전극 144a에 걸쳐 전류가 흐르는 상태가 된다. 이 때 흐르는 전류는 구동 트랜지스터 136의 드레인 전류이며, 제2 게이트 전극 151의 전위에 의해 전류량(EL 소자의 발광 강도이기도 함)을 제어하는 것이 가능하다.
또한, 도 4에서 나타내는 화소의 등가 회로는 일례이며, 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100는 다른 회로 구성을 갖는 화소 회로를 적용할 수도 있다. 예를 들어, 구동 트랜지스터의 문턱 전압을 보정하는 회로가 내장된 화소 회로를 적용할 수 있다.
1-3. 전환 회로
도 5는 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100의 전환 회로 120_1~120_h, 단자부 122, 제2 구동 회로 128의 구성을 나타낸다. 전환 회로 120_1~120_h 및 단자부 122는 투명 수지 기판 200에 마련된다. 제2 구동 회로 128은 플렉시블 회로 기판 126에 실장된다.
단자부 122는 제1 접속 단자 146a 및 제2 접속 단자 146b를 포함한다. 제1 접속 단자 146a는 전환 회로 120(120_1~120_h)과 접속되는 단자이고, 제2 접속 단자 146b는 제1 센서 전극 112(112_1~112_k)와 접속되는 단자이다. 플렉시블 회로 기판 126은 제3 접속 단자 148a 및 제4 접속 단자 148b를 포함한다. 제1 접속 단자 146a는 제3 접속 단자 148a와, 제2 접속 단자 146b는 제4 접속 단자 148b와 접속된다. 투명 수지 기판 200측에 마련되는 접속 단자와 플렉시블 회로 기판 126측에 마련되는 접속 단자는 이방성 도전 접착재에 의해 접속된다.
전환 회로 120_1~120_h는 하나의 입력단과 3개의 출력단을 포함한다. 전환 회로 120(120_1~120_h)은 입력단과 출력단 사이에 마련된 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c를 포함한다. 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c는 트랜지스터로 형성된다. 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c는 트랜지스터의 게이트에 접속되는 제어 신호선 157a, 157b, 157c에 의해 온 및 오프가 제어된다.
제1 전환 회로 120_1은 제1 전환 소자 156a, 제2 전환 소자 156b 및 제3 전환 소자 156c를 포함하며 제어 신호선 157a, 157b, 157c의 제어 신호에 의해 배타적으로 스위칭한다. 즉, 제1 스위칭 소자 156a는 제어 신호선 157a의 제어 신호에 의해, 제2 스위칭 소자 156b는 제어 신호선 157b의 제어 신호에 의해, 및 제3 스위칭 소자 156c는 제어 신호선 157c의 제어 신호에 의해, 이들 스위칭 소자 중 어느 하나의 스위칭 소자가 온이 되고 다른 두 스위칭 소자가 오프가 되도록 제어된다. 이러한 동작은 다른 전환 회로 120_2~120_h도 마찬가지이다.
제1 전환 회로(120_1)는 입력단에 제1 접속 단자 146a가 접속되고 출력단에 복수의 데이터 신호선 108(S1~S3)이 접속된다. 상세하게는, 제1 전환 회로 120_1에 있어서, 제1 전환 소자 156a가 제1 접속 단자 146a와 데이터 신호선 108(S1) 사이에 접속되고, 제2 전환 소자 156b가 제1 접속 단자 146a와 데이터 신호선 108(S2) 사이에 접속되며, 제3 전환 소자 156c가 제1 접속 단자 146a와 데이터 신호선 108(S3) 사이에 접속된다. 다른 전환 회로 120_2~120_h에 대해서도 동일한 회로 구성을 가진다. 제1 전환 회로 120_1은 제1 전환 소자 156a, 제2 전환 소자 156b, 제3 전환 소자 156c의 스위칭 동작에 의해, 제1 접속 단자 146a에 입력된 신호를 복수의 데이터 신호선 108(S1~S3)에 분배하는 기능을 갖는다. 다른 전환 회로 120_2~120_h도 같은 기능을 가진다.
제1 전환 회로 120_1과 제2 전환 회로 120_2 사이에는 제1 센서 전극 112_1이 배설된다. 제1 센서 전극 112_1은 제2 접속 단자 146b와 접속된다. 다른 제1 센서 전극 112_2~112_k 역시 다른 전환 회로 120_2~120_h 사이에 배설된다.
쉴드 전극 116은 단자부 122의 영역과 겹치도록 마련된다. 쉴드 전극 116의 단부는 제1 접속 단자 146a 및 제2 접속 단자 146b의 외측에 위치하고 있다. 제1 접속 단자 146a 및 제2 접속 단자 146b는 도시되지 않는 절연층을 사이에 두고 쉴드 전극 116의 상층측에 마련된다. 제1 접속 단자 146a 및 제2 접속 단자 146b는 쉴드 전극 116의 상측에 마련됨으로써 플렉시블 회로 기판 126을 접속할 때 압착 처리를 견딜 수 있고 함몰, 변형 및 박리를 방지할 수 있다. 또한, 제1 접속 단자 146a 및 제2 접속 단자 146b가 쉴드 전극 116의 상측에 마련됨으로써 비디오 신호가 노이즈로서 터치 및 지문 센서부 110으로 전파되는 것을 방지할 수 있다.
제1 센서 전극 112_112_k는 도시되지 않은 절연층을 사이에 두고 쉴드 전극 116의 하층측에 마련된다. 제1 센서 전극 112_1과 제2 접속 단자 146b로부터 연신되는 배선을 접속하기 위해 쉴드 전극 116에 제1 개구부 158이 마련되고, 그 제1 개구부 158의 내측에 도시되지 않은 절연층을 관통하는 제1 콘택홀 159가 마련된다. 제1 센서 전극 112_1과 제2 접속 단자 146 b란, 제1 개구부 158의 구경보다도 작은 공경을 갖는 제1 콘택홀 159에 의해 접속된다.
제2 구동 회로 128은 데이터 신호선 구동 회로 블록 132와 터치 및 지문 센서 검출 회로 블록 134를 포함한다(더 나아가 도시되지 않은 주사 신호선 구동 회로 블록 130을 포함함). 데이터 신호선 구동 회로 블록 132는 전환 회로 120(120_1~120_h)의 동작을 제어하는 회로를 포함한다. 제2 구동 회로 128에 있어서 각각의 회로 블록의 배치는 임의이며, 데이터 신호선 구동 회로 블록 132와 터치 및 지문 센서 검출 회로 블록 134의 배치가 도시되는 배치와 교체되어 있을 수도 있다.
접속 단자가 배열되는 단자부에 있어서, 복수의 데이터 신호선 및 복수의 제1 센서 전극 모두를 개개의 접속 단자로 각각 따로 독립적으로 접속하고자 하면 접속 단자의 피치가 작아진다. 일반적으로 단자부에 마련하는 접속 단자의 피치가 작아지면 플렉시블 회로 기판과의 접속이 어려워져 불량이 발생하고 제조 수율이 저하되는 것이 문제가 된다.
이에 대해 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100는 전환 회로 120_1~120_h가 마련됨으로써 접속 단자의 수가 삭감되고 있다. 즉, 전환 회로 120를 마련함으로써, 하나의 제1 접속 단자 146a에 대해 복수의 데이터 신호선 108(예를 들면, S1~S3)을 접속하는 것이 가능해져 접속 단자의 수가 삭감되고 있다. 이에 따라, 단자부 122에 제1 센서 전극 112와 접속되는 제2 접속 단자 146b가 추가되더라도 접속 단자수의 단순 증가가 방지되고 접속 단자의 협피치화를 방지할 수 있다. 그 결과 플렉시블 회로 기판 126과의 접속 불량을 방지할 수 있다.
도 6은 전환 회로 120_1~120_h를 구성하는 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c를 듀얼 게이트형 트랜지스터로 구성한 예를 나타낸다. 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c로서 듀얼게이트형 트랜지스터를 이용함으로써 스위칭의 기립 및 하강이 급준해지고, 전환 회로 120(120_1~120_h)의 구동주파수를 높게 하여도 동작할 수 있다. 이에 따라, 터치 및 지문 센서 부착 표시 장치 100의 프레임 주파수가 높아진 경우에도 전환 회로 120_1~120_h를 프레임 주파수에 동기하여 동작시킬 수 있다. 또한, 제1 스위칭 소자 156a, 제2 스위칭 소자 156b 및 제3 스위칭 소자 156c로서 듀얼게이트형 트랜지스터로 함으로써 오프 전류(스위치가 오프일 때의 누설전류)를 저감할 수 있어 확실한 스위칭 동작을 행함과 동시에 소비 전력을 저감할 수 있다.
도 7은 쉴드 전극 116의 단부가 단자부 122보다 안쪽에 배치된 예를 나타낸다. 쉴드 전극 116의 단부는 단자부 122와 제1 개구부 158 사이의 영역에 배치되고, 제1 접속 단자 146a 및 제2 접속 단자 146b는 쉴드 전극 116의 외측에 배치된다. 이러한 구조에 따르면, 제1 접속 단자 146a 및 제2 접속 단자 146b와 쉴드 전극 116 사이의 기생 용량을 저감할 수 있어 소비 전력을 저감할 수 있다. 덧붙여 도 7에 있어서, 쉴드 전극 116 이외의 구성은 도 5에서 나타내는 것과 같다.
도 5는 화소 104의 일렬 배열에 대해 1개의 제1 센서 전극 112가 마련될 때의 구성을 나타낸다. 지문 센서로서의 감도가 어느 정도 저하되어도 허용할 수 있는 경우에는 제1 센서 전극 112의 갯수를 줄이는 것도 가능하다. 예를 들어, 화소 104의 2열 배열에 대해 1개의 제1 센서 전극 112가 마련될 수도 있다. 도 8은 이 경우의 전환 회로 120와 제1 센서 전극 112의 배열을 나타낸다. 도 8에서 도시된 바와 같이, 제1 센서 전극 112의 수를 줄이는 경우에도 전환 회로 120을 배치할 수 있어 단자부 122의 접속 단자의 피치를 크게 할 수 있다.
또한, 도 5, 도 6, 도 7 및 도 8에서는 단자부 122의 접속 단자의 피치가 균일하게 배치되어 있지 않지만 단자부 122와 플렉시블 회로 기판 126을 접속하는 공정의 수율을 더욱 향상시키려면 접속 단자의 피치를 균일하게 배치하는 것이 바람직하다.
1-4. 센서 전극의 구조
1-4-1. 제1 센서 전극
도 9는 복수의 화소 104 배열과 복수의 제1 센서 전극 112 및 복수의 제2 센서 전극 114 배치를 나타낸다. 도 9는 복수의 화소 104가 적색(R)에 대응하는 제1 부화소 105r, 녹색(G)에 대응하는 제2 부화소 105g, 청색(B)에 대응하는 제3 부화소 105b를 포함하고, 각 색에 대응하는 부화소가 제1 방향(열 방향)으로 스트라이프 형태로 배열된 예를 나타낸다. 제1 방향(열 방향)으로 연신하는 제1 센서 전극 112는 복수의 화소 104의 제1 방향(열 방향) 배열에 대응하여 배치되고, 제2 방향(행 방향)으로 연신하는 제2 센서 전극 114도 복수의 화소 104의 제2 방향(행 방향) 배열에 대응하여 배치된다.
지문을 검출하기 위해, 제1 센서 전극 112는 25㎛~120㎛의 피치로 마련하는 것이 필요하며, 45㎛~75㎛의 피치 범위가 가장 적합하다. 제2 센서 전극 114도 같은 피치로 마련할 필요가 있다. 제1 센서 전극 112 및 제2 센서 전극 114의 피치가 너무 크면 분해능이 저하되어 지문을 정확하게 검출할 수 없게 된다. 한편, 피치를 25㎛ 미만으로 해도 지문 검출 정밀도의 향상은 없고, 센서 전극의 수가 증가할 뿐이므로 오버스펙이 된다.
도 9에는 도시되지 않지만 데이터 신호선은 제1 부화소 105r, 제2 부화소 105g 및 제3 부화소 105b의 제1 방향(열 방향) 배열에 대응하여 마련된다. 따라서, 제1 센서 전극 112는 3개의 데이터 신호선에 대해 1개의 비율로 마련된다. 제1 부화소 105r, 제2 부화소 105g 및 제3 부화소 105b에 대응한 데이터 신호선의 피치는 예를 들면, 5.5 인치, 풀 하이비젼 대응 스마트폰의 표시 패널의 경우 17㎛가 된다. 따라서, 각 화소 104의 열 방향에 대응하여 제1 센서 전극 112를 배설하면, 제1 센서 전극 112의 피치는 51㎛가 된다. 이 경우, 도 5, 도 6 및 도 7을 참조하면, 제1 접속 단자 146a가 51㎛의 피치로 배치되고 그 사이에 제2 접속 단자 146b가 배치되게 되므로 단자부 122에 있어서의 접속 단자의 피치는 25.5㎛가 된다. 덧붙여 제2 센서 전극 114에 관해서는 제1 부화소 105r, 제2 부화소 105g 및 제3 부화소 105b의 제2 방향(행 방향)에 대응한 주사 신호선의 피치가 51㎛가 되고, 제2 센서 전극 114의 피치도 마찬가지로 51㎛가 된다.
지문을 검출하는 센서로서는 분해능의 관점에서 센서 전극의 피치는 50㎛ 정도가 필요하다고 생각된다. 지문 센서로서의 감도가 어느 정도 저하되어도 허용할 수 있는 경우에는 제1 센서 전극 112의 갯수를 줄여도 된다. 예를 들어, 제1 센서 전극 112를 1 화소 간격으로 배설할 수 있다. 그 경우, 상기 예에 따르면, 제1 센서 전극 112의 피치는 102㎛가 되고 단자부 122에 있어서의 접속 단자의 피치를 34㎛ 정도로 넓히는 것이 가능해진다.
도 10은 도 9에서 나타내는 제1 센서 전극 112 및 제2 센서 전극 114의 배열에 대해 양쪽 센서 전극의 피치를 크게 한 경우의 일례를 나타낸다. 즉, 도 10은 화소 104의 열 방향 2열 배열에 대해 1개의 제1 센서 전극 112가 마련되고, 행 방향 2행 배열에 대해 1개의 제2 센서 전극 114가 마련되는 예를 나타낸다. 전술한 바와 같이 제1 센서 전극 112와 제2 센서 전극 114의 피치는 100㎛ 정도가 되는데, 이러한 피치라도 지문을 검출할 수 있다. 도 10에서 나타내는 제1 센서 전극 112의 배열에 대해, 전환 회로 120과 단자부 122에서의 접속 단자의 배열은 도 8에 나타낸 것처럼 되어 접속 단자의 피치를 넓힐 수 있다.
도 11a 및 도 11b는 제1 센서 전극 112의 일례를 나타낸다. 도 11a는 제1 센서 전극 112의 평면도를 나타내고, 도 11b는 A1-A2 사이에 대응하는 단면도를 나타낸다.
제1 센서 전극 112는 표시부 102에 있어서 제1 방향(열 방향)을 따라 늘어나는 스트라이프 형태의 패턴을 갖는다. 제1 센서 전극 112는 투광성을 갖는 제1 센서 전극층 204로 형성된다. 제1 센서 전극층 204는 예를 들어, 산화인듐 주석(Indium Tin Oxide: ITO), 알루미늄(Al)이나 갈륨(Ga)을 도핑한 산화아연(Zinc Oxide: ZnO), 산화인듐 아연(Indium Zinc Oxide: IZO), 산화주석(Tin Oxide: SnO2), 니오브(Nb) 등의 전도성을 갖는 금속질화물, 질화티타늄(TiOx) 등의 금속질화물 또는 금속질화물 제1 센서 전극 112의 폭 W1은 부화소 105의 폭 Wp보다 넓게 되도록 마련된다. 제1 센서 전극층 204는 부화소 105의 제1 방향(열 방향) 배열에 맞추어 배설되므로, 제1 센서 전극 112는 부화소 105의 전체를 덮도록 마련된다.
제1 센서 전극층 204에는 제1 보조 전극 205a가 부가되어 있을 수도 있다. 제1 보조 전극 205a는, 제1 센서 전극층 204의 스트라이프 형상 패턴의 양측 상 가장자리를 따른 세선 형상 패턴을 갖는다. 또한, 제1 보조 전극 205a는 제1 방향(열 방향)으로 배열하는 부화소 105끼리 이간하는 영역으로 양측의 세선형 패턴을 접속하는 띠형 패턴이 포함되어 있을 수도 있다. 제1 보조 전극 205a는 제1 센서 전극층 204를 형성하는 투명 도전막 재료보다 저저항 재료로 형성된다. 예를 들어, 제1 보조 전극 205a는 알루미늄(Al) 등의 금속막, 질화티타늄(TiN) 등의 금속질화물, 티타늄실리사이드(TiSix) 등의 금속실리사이드 등의 도전성 재료로 형성된다. 이러한 도전성 재료로 형성되는 제1 보조 전극 205a는 표시부 102에 마련되는 데이터 신호선 108과 실질적으로 동일한 폭(굵기)으로 형성되며, 데이터 신호선 108과 겹치는 위치에 배치된다. 제1 센서 전극층 204에 접하는 제1 보조 전극 205a를 마련함으로써, 제1 센서 전극 112의 저저항화를 도모할 수 있다.
제1 센서 전극층 204의 폭 W1이 부화소 105의 폭 Wp보다 큰 것에 의해, 부화소 105의 개구율을 저하시키지 않고, 제1 센서 전극 112의 저저항화를 도모할 수 있다. 예를 들어, 전술한 바와 같이 예시된 5.5인치, 풀 하이비젼 대응 스마트폰 표시 패널의 경우, 제1 센서 전극 112의 폭을 17μm(51μm/3)보다 넓게 20μm로 할 수 있다. 또한, 제1 보조 전극 205a의 띠 모양 패턴 피치 L1은 부화소 105의 길이 Lp보다 큰 것이 바람직하다. 이 띠 모양 패턴의 피치 L1은 주사 신호선의 피치와 같아도 좋다. 전술한 예에 따르면 피치 L1은 51㎛일 수 있다.
이 띠 모양의 패턴의 폭(굵기)은 주사 신호선 106과 실질적으로 같은 폭(굵기)으로 형성되고 주사 신호선 106과 겹치는 위치에 배치된다. 이러한 배치에 의해, 개구율을 저하시키지 않고 제1 센서 전극 112의 저저항화를 실현할 수 있다.
이와 같이 제1 센서 전극층 204에 제1 보조 전극 205a를 마련함으로써, 제1 센서 전극 112의 저저항화를 도모할 수 있다. 이에 따라 터치 및 지문 센서부 110의 감도 저하, 응답속도 저하를 막을 수 있다.
도 12a 및 도 12b는 제1 센서 전극 112의 다른 일례를 나타낸다. 도 12a는 제1 센서 전극 112의 평면도를 나타내고, 도 12b는 B1-B2 사이에 대응하는 단면도를 나타낸다.
제1 보조 전극 205b가 제1 센서 전극층 204에 접하여 마련된다. 제1 보조 전극 205b는 제1 센서 전극층 204의 중앙부분에 마련되는 세선형 패턴과, 부화소 105가 배열하는 사이의 영역에 마련되는 띠형 패턴이 복합화된 형상을 갖는다. 제1 보조 전극 205b는 금속막, 금속질화물막, 금속실리사이드막으로 형성된다. 도 12a 및 도 12b에서 나타내는 형상의 제1 보조 전극 205b는 표시부 102의 데이터 신호선 108과 실질적으로 동일한 폭(굵기)으로 형성되며, 데이터 신호선 108과 겹치도록 배치된다. 제1 보조 전극 205b의 띠모양 패턴은 주사 신호선 106과 실질적으로 같은 폭(굵기)으로 형성되고 주사 신호선 106과 겹치도록 배치된다. 이러한 제1 보조 전극 205b에 의해서도 제1 센서 전극 112의 저저항화를 도모할 수 있다.
1-4-2. 제2 센서 전극
도 13a는 제2 센서 전극 114의 평면도를 나타낸다. 도 13a는 또한 제2 센서 전극 114 위에 마련되는 선택 트랜지스터 138의 일부 구조(제1 게이트 전극 152, 제2 산화물 반도체층 180b, 제2 게이트 전극 153)를 점선으로 나타낸다. 도 13b는 도 13a에서 나타내는 C1-C2 사이에 대응하는 단면 구조를 나타낸다.
제2 센서 전극 114는 표시부 102에 있어서 제2 방향(행 방향)을 따라 늘어나는 스트라이프 형태의 패턴을 갖는다. 제2 센서 전극 114는 표시부 102를 제2 방향(행 방향)을 따라 횡단하고 양단이 주변 영역에 이르도록 마련된다. 제2 센서 전극 114는 투광성을 갖는 제2 센서 전극층 206으로 형성된다. 제2 센서 전극층 206은 제1 센서 전극층 204와 동일하게 투명 도전막으로 형성된다.
제2 센서 전극 114에는 제2 보조 전극 207이 마련된다. 제2 보조 전극 207은 제2 센서 전극층 206에 접하여 마련된다. 제2 보조 전극 207은 제2 센서 전극층 206의 길이 방향을 따라 마련된다. 제2 보조 전극 207은 금속막, 금속질화물막, 금속실리사이드막으로 형성된다. 제1 센서 전극 112와 마찬가지로, 제2 센서 전극 114도 제2 센서 전극층 206과 제2 보조 전극 207로 형성됨으로써 저저항화가 도모된다.
도 13b는 투명 수지 기판 200으로서 제1 투명 수지층 202a, 제2 투명 수지층 202b, 제3 투명 수지층 202c, 제4 투명 수지층 202d, 제1 절연층 210, 제2 절연층 212가 적층된 구조를 나타낸다. 제2 센서 전극층 206은 제2 투명 수지층 202b와 제3 투명 수지층 202c 사이에 마련된다. 제2 보조 전극 207은 제2 센서 전극층 206과 제3 투명 수지층 202c 사이에 마련된다. 쉴드 전극 116은 제3 투명 수지층 202c 위에 마련된다. 쉴드 전극 116 위에는 제4 투명 수지층 202d가 마련된다. 제4 투명 수지층 202d 위에는 제1 절연층 210이 마련된다. 또한, 제2 산화물 반도체층 180b가 제1 절연층 210과 제2 절연층 212 사이에 마련되고, 제2 게이트 전극 153이 제2 절연층 212 위에 마련된다.
제1 게이트 전극 152의 하층측에 제2 차광층 208b가 마련된다. 제2 차광층 208b는 제2 보조 전극 207로부터 연속되는 도전막으로 형성된다. 달리 말하면, 도 13a에서 도시된 바와 같이 제2 방향(행 방향)으로 연신하는 제2 보조 전극 207의 선형 패턴이 선택 트랜지스터 138이 마련되는 영역에서 볼록하게 돌출하는 패턴을 갖는다. 이러한 패턴을 갖는 제2 보조 전극 207은 부화소 105에 대한 제2 차광층 208b로서의 기능을 갖는다. 덧붙여 제2 보조 전극 207로부터 돌출하는 제2 차광층 208b의 평면시에 있어서의 형상은 임의이며, 도 13a에서 나타나는 형상으로 한정되지 않는다.
제2 보조 전극 207은 표시부 102의 주사 신호선(게이트 버스 라인) 106으로서의 기능도 갖는다. 제2 게이트 전극 153은 제2 절연층 212 위에 마련된다. 제2 게이트 전극 153은 부화소 105마다 분리되어 개별적으로 마련된다. 제2 게이트 전극 153은 제2 절연층 212, 제1 절연층 210, 제4 투명 수지층 202d, 제3 투명 수지층 202c를 관통하는 제3 콘택홀 163에 의해 제2 보조 전극 207과 접속된다. 제3 투명 수지층 202c와 제4 투명 수지층 202d 사이에 배치되는 쉴드 전극 116에는, 제3 콘택홀 163의 공경 d2보다 큰 구경 d1을 갖는 제3 개구부 162가 마련된다. 제3 콘택홀 163은 제3 개구부 162의 내측 영역을 관통하도록 마련된다.
제1 게이트 전극 152는 쉴드 전극 116과의 위에 접속된 상태로 마련된다. 제1 게이트 전극 152는 쉴드 전극 116과 동일한 전위에 고정된다. 선택 트랜지스터 138은 제2 게이트 전극 153의 반대편(백채널측)에 일정 전위가 인가된 제1 게이트 전극 152가 마련됨으로써 전기적 특성 변동이 억제된다.
도 13a 및 도 13b에서 나타내는 구조는 주사 신호선 106이 제2 산화물 반도체층 180b보다 하층측에 배치되므로 제2 절연층 212의 막두께를 100nm~200nm 정도까지 얇게 할 수 있다. 제2 게이트 전극 153은 데이터 신호선 108과 교차하지 않으므로, 제2 절연층 212의 막 두께를 얇게 해도 양자가 단락되는 일은 없다. 게이트 절연층으로 기능하는 제2 절연층 212가 박막화됨으로써 스위칭 특성이 우수하고 응답 속도가 빠른 선택 트랜지스터 138을 얻을 수 있다.
덧붙여 도 13a는 선택 트랜지스터 138만을 나타내고 구동 트랜지스터 136이 생략되어 있다. 그러나, 제2 보조 전극 207을 형성하는 금속층을 이용하여 구동 트랜지스터 136에 대해서도 마찬가지로 차광층을 마련할 수 있다.
도 14a 및 도 14b는 제2 센서 전극 114가 도 13a 및 도 13b에서 나타내는 구조와 다른 양상을 나타낸다. 도 14 A는 제2 센서 전극 114의 평면도를 나타낸다. 도 14a는 또한 제2 센서 전극 114 위에 마련되는 선택 트랜지스터 138의 일부 구조(제1 게이트 전극 152, 제2 산화물 반도체층 180b, 제2 게이트 전극 153, 주사 신호선 106)를 나타낸다. 도 14b는 도 14a에서 나타내는 C3-C4간에 대응하는 단면 구조를 나타내고, 도 14c는 도 14a에서 나타내는 C5-C6간에 대응하는 단면 구조를 나타낸다.
제2 센서 전극 114는 제2 센서 전극층 206 및 제2 보조 전극 207로 형성된다. 제2 보조 전극 207은 표시부 102에 있어서 제2 센서 전극 114의 길이 방향을 따라 늘어나는 선 형상의 패턴을 갖는다. 제2 센서 전극 114 위에는, 제2 보조 전극 207을 형성하는 금속막에 의해, 제2 산화물 반도체층 180b와 겹치는 제2 차광층 208b가 마련된다.
제2 절연층 212 위에 제2 게이트 전극 153 및 주사 신호선 106이 마련된다. 제2 게이트 전극 153은 주사 신호선 106으로부터 연속되는 패턴으로 형성된다. 즉, 제2 게이트 전극 153과 주사 신호선 106과는 동일한 도전층으로 형성된다. 제2 게이트 전극 153은 부화소 105의 행마다 주사 신호선 106에 의해 접속된 상태로 마련된다.
주사 신호선 106은 주변 영역에서 제2 보조 전극 207과 접속된다. 주변 영역에 있어서 쉴드 전극 116에는 제4 개구부 164가 마련된다. 주사 신호선 106은 제4 개구부 164의 내측에 마련되고, 제4 개구부 164의 구경보다도 작은 홀 직경을 갖는 제4 콘택홀 165에 의해 제2 보조 전극 207과 접속된다. 제2 차광층 208b는 도시된 바와 같이 제2 보조 전극 207과 분리되어 있을 수 있고, 도 13b에서 도시된 바와 같이 제2 보조 전극 207로부터 연속되게 마련되어 있을 수도 있다
이와 같이, 주사 신호선 106을 제2 보조 전극 207과 주변 영역에서 접속함으로써 배선 저항을 저감할 수 있다. 달리 말하면, 제2 보조 전극 207을 주사 신호선 106에 대한 보조 배선으로 이용할 수 있다.
덧붙여 도 14a 및 도 14c는 선택 트랜지스터 138만을 나타내고 구동 트랜지스터 136이 생략되어 있다. 구동 트랜지스터 136은 선택 트랜지스터 138과 동일한 구조를 가지며, 제2 보조 전극 207을 형성하는 금속막을 이용하여 제2 차광층 208b가 마련되어 있을 수도 있다.
1-5. 화소 및 센서의 부분 구조
도 15는 도 4의 등가 회로에서 나타내는 부화소 105(제1 부화소 105r, 제2 부화소 105g, 제3 부화소 105b 각각에 대응) 평면 레이아웃의 일례를 나타낸다. 또한 도 15에 있어서, 제1 센서 전극 112 및 제2 센서 전극 114, 그리고 EL 소자 142의 적층 구조의 상세는 생략되어 있다.
도 15에서 도시된 바와 같이 부화소 105는 구동 트랜지스터 136, 선택 트랜지스터 138, 용량 소자 140, EL 소자 142를 포함한다. 부화소 105 영역에는 주사 신호선 106a, 데이터 신호선 108, 공통 전극 144a, 공통 배선 144b가 마련된다. 구동 트랜지스터 136은 제1 산화물 반도체층 180a를 사이에 두고 제1 게이트 전극 150(하층측) 및 제2 게이트 전극 151(상층측)이 마련된 구조를 갖는다. 선택 트랜지스터 138은 제2 산화물 반도체층 180b를 사이에 두고 제1 게이트 전극 152(하층측)와 제2 게이트 전극 153(상층측)이 마련된 구조를 갖는다. 구동 트랜지스터 136의 하층측에는 제1 차광층 208a가 마련되고, 선택 트랜지스터 138의 하층측에는 제2 차광층 208b가 마련된다. 제1 차광층 208a 및 제2 차광층 208b는 주사 신호선 106a를 형성하는 도전층과 동일한 도전층으로 형성된다. 제1 차광층 208a 및 제2 차광층 208b는 주사 신호선 106a로부터 연속되는 패턴으로 형성된다.
구동 트랜지스터 136은 제1 산화물 반도체층 180a, 제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b를 포함한다. 제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b는 제1 산화물 반도체층 180a와 접하도록 마련된다. 제1 금속 산화물 도전층 176a와 제2 금속 산화물 도전층 176b는 단부가 이격되어 대향하도록 배치된 영역을 포함한다. 그 단부 및 이격하는 영역은 제1 게이트 전극 150, 제2 게이트 전극 151 및 제1 산화물 반도체층 180a와 겹치는 위치에 배치된다. 구동 트랜지스터 136의 채널은 제1 금속 산화물 도전층 176a와 제2 금속 산화물 도전층 176b가 이격되는 부분에 형성된다.
제1 금속 산화물 도전층 176a는 소스 배선 170과 접하여 마련된다. 소스 배선 170은 제5 콘택홀 166을 통해 공통 전극 144a와 접속된다. 제2 금속 산화물 도전층 176b는 EL 소자 142를 형성하는 제1 전극 220과 접하여 형성된다. 제2 금속 산화물 도전층 176b와 제1 전극 220과는 연속되는 패턴으로 마련된다.
제2 금속 산화물 도전층 176b는 EL 소자 142의 영역으로 연신되어 제1 전극(음극) 220을 형성한다. 제1 산화물 반도체층 180a는 EL 소자 142의 영역으로 연신되어 제1 전자 수송층 222a를 형성한다. 제1 전자 수송층 222a는 제1 전극 220을 덮도록 마련된다.
선택 트랜지스터 138은 제2 산화물 반도체층 180b, 제3 금속 산화물 도전층 176c 및 제4 금속 산화물 도전층 176d를 포함한다. 제3 금속 산화물 도전층 176c 및 제4 금속 산화물 도전층 176d는 제2 산화물 반도체층 180b와 접하도록 마련된다. 제3 금속 산화물 도전층 176c와 제4 금속 산화물 도전층 176d는 단부가 이격되어 대향하도록 배치된 영역을 포함한다. 그 단부 및 이격하는 영역은 제1 게이트 전극 152, 제2 게이트 전극 153 및 제2 산화물 반도체층 180b와 겹치는 위치에 배치된다. 선택 트랜지스터 138의 채널은 그 제3 금속 산화물 도전층 176c와 제4 금속 산화물 도전층 176d가 이격되는 부분에 형성된다.
제3 금속 산화물 도전층 176c는 데이터 신호선 108과 겹쳐 접하는 영역을 포함하도록 마련된다. 제4 금속 산화물 도전층 176d는 드레인 배선 173과 접하도록 마련된다. 제4 금속 산화물 도전층 176d 및 드레인 배선 173은 용량 소자 140의 영역으로 연신되도록 마련된다.
선택 트랜지스터 138의 제2 게이트 전극 153은 부화소 105마다 개별적으로 마련되며, 제3 콘택홀 163을 통해 주사 신호선 106a(207)와 접속된다. 구동 트랜지스터 136의 제2 게이트 전극 151은 제7 콘택홀 168을 통해 드레인 배선 173과 접속된다.
용량 소자 140은 드레인 배선 173 및 제4 금속 산화물 도전층 176d와 공통 배선 144b가 겹치는 영역에 형성된다. 드레인 배선 173 및 제4 금속 산화물 도전층 176d와 공통 배선 144b 사이에는 절연층이 개재한다(도 15에서는 도시되지 않는다).
도 16a는 도 15에서 나타내는 D1-D2선에 대응하는 부화소 105의 단면 구조를 나타낸다. 도 16b는 도 15에서 나타내는 D3-D4선에 대응하는 부화소 105의 단면 구조를 나타낸다. 도 16a는 구동 트랜지스터 136 및 EL 소자 142의 단면 구조를 나타내고, 도 16b는 선택 트랜지스터 138 및 용량 소자 140의 단면 구조를 나타낸다.
제1 센서 전극 112 및 제2 센서 전극 114에는 투명 수지 기판 200에 마련된다. 구동 트랜지스터 136, 선택 트랜지스터 138, 용량 소자 140 및 EL 소자 142는 투명 수지 기판 200 위에 마련된다. 투명 수지 기판 200은 복수의 투명 수지층이 적층된 구조를 갖는다. 투명 수지 기판 200은 제1 투명 수지층 202a, 제2 투명 수지층 202b 및 제3 투명 수지층 202c가 적층된 구조를 갖는다. 제1 투명 수지층 202a와 제2 투명 수지층 202b 사이에는 제1 센서 전극 112가 마련되고, 제2 투명 수지층 202b와 제3 투명 수지층 202c 사이에는 제2 센서 전극 114가 마련된다. 터치 및 지문 센서부 110은 투명 수지 기판 200에 매립된 상태로 마련된다.
본 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치 100는 화소 104(구체적으로는 각 부화소 105에 마련되는 EL 소자 142)의 발광이 투명 수지 기판 200측으로부터 출사된다. 화소 104와 겹치는 영역에 배치되는 제1 센서 전극 112 및 제2 센서 전극 114는 화소 104로부터 출사되는 광이 투과되도록 투명 도전막으로 형성된다. 또는, 제1 센서 전극 112 및 제2 센서 전극 114의 배치에 맞추어 광이 통과하는 개구부가 마련되어 있을 수도 있다. 즉, 제1 센서 전극 112 및 제2 센서 전극 114는 도 11a 및 도 11b에서 나타내는 제1 보조 전극 205a와 같은 사다리형 패턴을 갖는 알루미늄(Al) 등의 금속막, 질화티타늄(TiN) 등의 금속질화물막, 티타늄실리사이드(TiSix) 등의 금속실리사이드막으로 형성되어 있을 수도 있다.
제1 투명 수지층 202a, 제2 투명 수지층 202b, 제3 투명 수지층 202c 및 제4 투명 수지층 202d는 3㎛~20㎛, 바람직하게는 10㎛~15㎛의 두께를 갖는다. 투명 수지 기판 200은 이러한 막두께의 투명 수지층이 적층된 구조에 의해 가요성을 갖는다. 터치 및 지문 센서 부착 표시 장치 100는 투명 수지 기판 200측이 센싱 및 표시부로 된다. 제1 센서 전극 112 및 제2 센서 전극 114를 지문을 검출하기 위한 전극으로 이용하는 경우, 제1 투명 수지층 202a의 두께는 얇은 것이 바람직하다. 제1 투명 수지층 202a 및 제2 투명 수지층 202b는 10㎛~15㎛ 정도의 두께로 마련됨으로써 높은 지문 검출 감도를 얻을 수 있다. 콘택홀을 형성하기 위해 제2 투명 수지층 202b, 제3 투명 수지층 202c, 제4 투명 수지층 202d는 핀홀이 생성되지 않으면 가능한 얇은 것이 바람직하나 기생 용량이 증대되는 문제가 생기므로 실제로는 3㎛~5㎛의 두께를 갖는 것이 바람직하다. 제1 투명 수지층 202a는 투명 수지 기판 200의 골격이 되는 층이므로, 20㎛~50㎛ 정도의 두께를 갖는 것이 바람직하다.
제2 센서 전극 114 위에는 구동 트랜지스터 136과 겹치는 제1 차광층 208a 및 선택 트랜지스터 138과 겹치는 제2 차광층 208b가 마련된다. 제1 차광층 208a 및 제2 차광층 208b는 금속막, 금속질화물막, 금속실리사이드막으로 형성된다. 제1 차광층 208a 및 제2 차광층 208b는 도 15에서 도시된 바와 같이 제2 센서 전극 114에 마련되는 주사 신호선 106a(제2 보조 전극 207이기도 함)와 동일한 층에 마련된다.
구동 트랜지스터 136, 선택 트랜지스터 138, 용량 소자 140 및 EL 소자 142와, 제1 센서 전극 112 및 제2 센서 전극 114 사이에는 쉴드 전극 116이 마련된다. 쉴드 전극 116은 제3 투명 수지층 202c와 제4 투명 수지층 202d 사이에 마련된다. 쉴드 전극 116은 표시부 102의 전체에 걸쳐 마련된다.
쉴드 전극 116은 투명 도전막으로 형성된다. 투명 도전막으로는 산화인듐 주석(Indium Tin Oxide: ITO), 산화아연(ZnO), 산화인듐 아연(Indium Zinc Oxide: IZO), 산화주석(SnO2) 등의 도전성을 갖는 금속 산화물, 질화티타늄(TiNx), 산질화티타늄(TiON) 등의 금속질화물 또는 금속산질화물 등의 도전성 투명 도전막, 폴리아닐린, 그래핀 등의 도전성을 갖는 유기물이 이용된다. 또 다른 형태로서 쉴드 전극 116이 알루미늄, 티타늄, 구리 등의 금속 재료로 형성되어 화소의 배치에 맞추어 광이 투과되도록 개구부가 마련된 구조를 가지고 있을 수도 있다. 쉴드 전극 116의 상면에 접하여 공통 전극 144a, 공통 배선 144b가 마련된다. 공통 배선 144b는 주사 신호선 106a가 연신하는 방향과 같은 방향으로 연신하도록 마련된다. 공통 전극 144a, 공통 배선 144b는 알루미늄(Al) 등의 금속막으로 형성된다. 공통 전극 144a, 공통 배선 144b와 쉴드 전극 116은 동전위이며 일정 전위가 인가된다. 예를 들어, 쉴드 전극 116 및 공통 전극 144a, 공통 배선 144b에는 접지 전위가 인가된다.
쉴드 전극 116 위에는 구동 트랜지스터 136의 제1 게이트 전극 150 및 선택 트랜지스터 138의 제1 게이트 전극 152가 마련된다. 제1 게이트 전극 150 및 제1 게이트 전극 152는 공통 전극 144a, 공통 배선 144b와 동일한 층에 형성된다. 제1 게이트 전극 150 및 제1 게이트 전극 152는 금속막으로 형성된다. 제1 게이트 전극 150 및 제1 게이트 전극 152는 쉴드 전극 116의 상면에 접하여 마련된다. 제1 게이트 전극 150 및 제1 게이트 전극 152는 쉴드 전극 116과 동일한 전위가 인가된다.
터치 및 지문 센서부 110에 있어서, 제1 센서 전극 112는 리시버 전극(Rx 전극)이고, 제2 센서 전극 114는 트랜스미터 전극(Tx 전극)으로서의 기능을 갖는다. 터치 및 지문 센서부 110이 구동될 때, 제2 센서 전극 114에는 구형 펄스 전압이 인가된다. 제2 센서 전극 114에 인가된 구형 펄스 전압에 의해 발생하는 전계는 쉴드 전극 116에 의해 차폐된다. 쉴드 전극 116의 전계 차폐 효과에 의해 표시부 102와 터치 및 지문 센서부 110은 서로 간섭하지 않고 구동하는 것이 가능해진다. 터치 및 지문 센서부 110은 표시부 102의 구동에 따른 노이즈의 영향이 배제되어 정밀도가 높은 지문 검출을 할 수 있다. 또한 표시부 102는 터치 및 지문 센서부 110의 영향을 받지 않고 안정된 상태로 화상을 표시할 수 있다.
쉴드 전극 116 위에는 제4 투명 수지층 202d가 마련된다. 제1 투명 수지층 202a, 제2 투명 수지층 202b, 제3 투명 수지층 202c 및 제4 투명 수지층 202d는 수지 조성물을 도포하여 형성되기 때문에 제1 센서 전극 112, 제2 센서 전극 114, 제1 게이트 전극 150, 제1 게이트 전극 152 및 공통 전극 144a, 공통 배선 144b에 의한 요철을 매립할 수 있고, 제4 투명 수지층 202d의 표면을 평탄화할 수 있다.
제1 투명 수지층 202a, 제2 투명 수지층 202b, 제3 투명 수지층 202c, 제4 투명 수지층 202d를 형성하는 수지재료로서 투명 폴리에틸렌나프탈레이트 수지, 투명 파라계 폴리아미드 수지 등이 이용된다. 투명 폴리이미드 수지, 투명 폴리에틸렌 나프탈레이트 수지는 유리 기판에 비해 가스 배리어성이 떨어지기 때문에 더욱이 질화실리콘막 등으로 형성되는 가스 배리어막이 마련되어 있을 수도 있다. 한편 투명 파라계 폴리아미드 수지는 투명성, 내열성, 가스 배리어성을 가지므로 투명 수지 기판 200을 형성하는 재료로서 바람직하게 이용될 수 있다. 제1 투명 수지층 202a, 제2 투명 수지층 202b, 제3 투명 수지층 202c 및 제4 투명 수지층 202d는 동일한 수지 재료로 형성될 수도 있고, 일부 층 또는 전부의 층이 서로 다른 수지 재료로 형성되어 있을 수도 있다. 예를 들어, 제4 투명 수지층 202d는 강성이 높고 가스 배리어성이 높은 투명 파라계 폴리아미드 수지를 이용함으로써 EL 소자 142의 장기 신뢰성을 높일 수 있다.
투명 수지 기판 200은 150℃~400℃의 내열성을 가지고 있는 것이 바람직하다. 구동 트랜지스터 136 및 선택 트랜지스터 138을 형성할 때의 최고 프로세스 온도(가열 온도)가 250℃ 이하인 경우는 수지 재료로서 파라계 폴리아미드 수지를 이용할 수 있다. 파라계 폴리아미드 수지를 이용함으로써 투명 수지 기판 200 자체에 가스 배리어성을 갖게 할 수 있다. 한편, 구동 트랜지스터 136 및 선택 트랜지스터 138을 형성할 때의 최고 프로세스 온도(가열 온도)가 250℃ 이상일 때는 내열성 관점에서 투명 수지 기판 200을 형성하는 재료로서 투명 폴리이미드 수지를 이용하는 것이 바람직하다.
또한 투명 폴리이미드 수지 및 투명 파라계 폴리아미드 수지에 대해 나노 셀룰로오스 파이버(CNF)가 투명 폴리이미드 수지, 투명 파라계 폴리아미드 수지에 혼합되어 있을 수도 있다. 나노 셀룰로오스 파이버(CNF)가 혼합된 투명 폴리이미드 수지 및 투명 파라계 폴리아미드 수지는 강성이 향상되고 수축이 억제되어 치수 안정성이 향상된다는 이점을 갖는다. 투명 수지 기판 200의 내열성을 향상시키기 위해, 제1 투명 수지층 202a, 제2 투명 수지층 202b 및 제3 투명 수지층 202c, 및 제4 투명 수지층 202d 중 적어도 하나의 층에 나노 셀룰로오스 섬유(CNF)가 혼합되어 있을 수도 있다. 투명 폴리이미드 수지 및 투명 파라계 폴리아미드 수지에 대한 나노셀룰로오스 파이버(CNF)의 혼합 비율은 1중량% 내지 10중량%인 것이 바람직하다.
도 16a에서 나타내는 구동 트랜지스터 136은 제1 게이트 전극 150, 제1 절연층 210, 제1 산화물 반도체층 180a, 제2 절연층 212, 제2 게이트 전극 151이 적층된 구조를 갖는다. 제1 게이트 전극 150은 제1 절연층 210을 통해 제1 산화물 반도체층 180a와 겹치도록 배치되고, 제2 게이트 전극 151은 제2 절연층 212를 통해 제1 산화물 반도체층 180a와 겹치도록 배치된다. 제1 게이트 전극 150, 제2 게이트 전극 151 및 제1 산화물 반도체층 180a는 서로 겹치는 영역을 가지며 구동 트랜지스터 136은 그 겹치는 영역에 채널이 형성된다. 덧붙여 구동 트랜지스터 136은, 제1 게이트 전극 150이 쉴드 전극 116과 동일한 전위가 인가되고, 제2 게이트 전극 151에 데이터 신호에 근거하는 전압(비디오 신호에 근거하는 전압)이 인가된다.
제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b는 제1 절연층 210과 제1 산화물 반도체층 180a 사이에 배치된다. 제1 금속 산화물 도전층 176a와 제2 금속 산화물 도전층 176b는 평면시에 있어서 제1 게이트 전극 150 및 제2 게이트 전극 151을 양측으로부터 끼우도록 배치된다. 제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b는 제1 산화물 반도체층 180a의 하면과 접하도록 마련된다. 구동 트랜지스터 136은 제2 금속 산화물 도전층 176b가 제1 산화물 반도체층 180a와 접하는 영역이 드레인 영역이 되고, 제1 금속 산화물 도전층 176a가 제1 산화물 반도체층 180a와 접하는 영역이 소스 영역이 된다.
제1 산화물 반도체층 180a는 금속 산화물 반도체 재료를 이용하여 형성된다. 금속 산화물 반도체 재료로서 4원계 금속 산화물 재료, 3원계 금속 산화물 재료, 2원계 금속 산화물 재료 및 1원계 금속 산화물 반도체 재료가 이용된다. 이들 금속 산화물 반도체 재료는 단층 구조일 수 있고 적층 구조를 가지고 있을 수도 있다. 또한 금속 산화물 반도체 재료는 비정질이어도 좋고 결정성을 가지고 있을 수도 있다.
4원계 산화물 재료로서 In2O3-Ga2O 3-SnO2-ZnO계 산화물 재료, 3원계 산화물 재료로서 In2O3-Ga2O3-SnO2계 산화물 재료, In2O3-Ga2O3-ZnO계 산화물 재료, In2O3-SnO 2-ZnO계 산화물 재료, In2O3-Al2O3-ZnO계 산화물 재료, Ga2O3-SnO2-ZnO계 산화물 재료, Ga2O3-Al2O3-ZnO계 산화물 재료, SnO2-Al2O3-ZnO계 산화물 재료, 2원계 산화물 재료로서 In2O3-ZnO계 산화물 재료, SnO2-ZnO계 산화물 재료, Al2O3-ZnO계 산화물 재료, MgO-ZnO계 산화물 재료, SnO2-MgO계 산화물 재료, In2O3-MgO계 산화물 재료, 1원계 산화물 재료로서 In2O3계 금속 산화물 재료, SnO2계 금속 산화물 재료,ZnO계 금속 산화물 재료 등을 이용할 수 있다. 또한, 상기 산화물 반도체에 실리콘(Si) 니켈(Ni) 텅스텐(W) 하프늄(Hf) 티타늄(Ti) 탄탈륨(Ta)이 포함되어 있을 수도 있다. 또한, 예를 들어, 상기에서 나타내는 In-Ga-Zn-O계 산화물 재료는 적어도 In과 Ga와 Zn을 포함하는 산화물 재료이며, 그 조성비에 특별한 제한은 없다. 또한 상기 4원계 산화물 재료, 3원계 산화물 재료, 2원계 산화물 재료, 1원계 산화물 재료는 포함된 산화물이 화학량론적 조성인 것으로 한정되지 않고 화학량론적 조성으로부터 어긋난 조성을 갖는 산화물 재료로 구성될 수도 있다. 이러한 금속 산화물 반도체 재료는 3.0eV 이상의 밴드갭을 가지며 가시광 대역의 광에 대해 투명하다.
제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b는 도전성을 갖는 금속 산화물 재료, 금속질화물 재료 또는 금속산질화물 재료를 이용하여 제작된다. 도전성을 갖는 금속 산화물 재료로는 예를 들어, 산화인듐 주석(ITO), 산화아연(ZnO), 산화인듐 아연(IZO), 산화주석(SnO2), 니오브가 첨가된 산화티타늄(TiNbOx) 등이 이용된다. 또한, 질화티타늄(TiNx), 산질화티타늄(TiON) 등의 투명성과 도전성을 갖는 금속질화물 및 금속산질화물을 이용할 수도 있다.
구동 트랜지스터 136의 소스 전극(제1 금속 산화물 도전층 176a)은 공통 전극 144a와 접속된다. 제1 금속 산화물 도전층 176a는 제5 콘택홀 166을 통해 공통 전극 144a와 접하도록 마련된다. 제1 금속 산화물 도전층 176a 위에는 금속막으로 형성되는 소스 배선 170이 마련된다. 소스 배선 170은 제5 콘택홀 166의 영역으로 연신 마련된다. 제5 콘택홀 166은 제1 절연층 210, 제4 투명 수지층 202d를 관통하도록 형성된다. 소스 배선 170 및 공통 전극 144a, 공통 배선 144b는 티타늄(Ti) 알루미늄(Al) 몰리브덴(Mo) 구리(Cu) 등의 금속 재료로 형성된다.
제1 절연층 210은 예를 들어, 제4 투명 수지층 202d측으로부터, 제1 질화실리콘막 214a, 제1 산화실리콘막 215a가 적층된 구조를 갖는다. 제2 절연층 212는 예를 들어, 제1 산화물 반도체층 180a측에서, 제2 산화실리콘막 215b, 제2 질화실리콘막 214b가 적층된 구조를 갖는다. 제1 산화물 반도체층 180a는 제1 산화실리콘막 215a 및 제2 산화실리콘막 215b와 접하여 마련된다. 제1 산화물 반도체층 180a는 상면 및 하면이 산화실리콘막과 접하여 마련됨으로써 산소결손의 생성이 억제된다.
제1 게이트 전극 150 및 제2 게이트 전극 151은 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 지르코늄(Zr), 구리(Cu) 등의 금속 재료를 이용하여 제작된다. 알루미늄 합금으로는 알루미늄-네오디뮴 합금(AlNd), 알루미늄·네오디뮴-니켈 합금(AlNdNi), 알루미늄·카본·니켈 합금(AlCNi), 구리-니켈 합금(CuNi) 등을 이용할 수 있다. 예를 들어, 제1 게이트 전극 150 및 제2 게이트 전극 151은 알루미늄(Al), 몰리브덴-텅스텐(MoW) 합금, 몰리브덴-티타늄(MoTi) 합금 등의 막으로 형성된다.
선택 트랜지스터 138은 제1 게이트 전극 152, 제1 절연층 210, 제2 산화물 반도체층 180b, 제2 절연층 212, 제2 게이트 전극 153이 적층된 구조를 갖는다. 선택 트랜지스터 138은 제2 산화물 반도체층 180b가 제1 게이트 전극 152 및 제2 게이트 전극 153과 겹치는 영역에 채널이 형성된다. 제1 게이트 전극 152는 쉴드 전극 116과 접하여 마련된다.
제3 금속 산화물 도전층 176c 및 제4 금속 산화물 도전층 176d는 제1 절연층 210과 제2 산화물 반도체층 180b 사이에 마련된다. 제3 금속 산화물 도전층 176c 및 제4 금속 산화물 도전층 176d는 제2 산화물 반도체층 180b의 하면과 접하여 마련됨으로써 소스 영역, 드레인 영역으로 기능한다. 제3 금속 산화물 도전층 176c와 제4 금속 산화물 도전층 176d는 평면시에 있어서 제1 게이트 전극 152 및 제2 게이트 전극 153을 양측에서 끼우도록 마련된다.
제3 금속 산화물 도전층 176c는 데이터 신호선 108의 하면에 접하여 마련된다. 데이터 신호선 108은 제3 금속 산화물 도전층 176c와 직접 접촉함으로써 콘택홀을 통해 접속되는 경우에 비해 접촉 면적이 증대되고 접촉 저항이 저감된다.
제4 금속 산화물 도전층 176d 상면에 드레인 배선 173이 접하여 마련된다. 제2 산화물 반도체층 180b는 제4 금속 산화물 도전층 176d 및 드레인 배선 173의 상면을 덮도록 마련된다. 드레인 배선 173은 구동 트랜지스터 136의 제2 게이트 전극 151과 제7 콘택홀 168을 통해 접속된다.
도 16b에서 나타내는 용량 소자 140은 드레인 배선 173, 제4 금속 산화물 도전층 176d, 제1 절연층 210, 제4 투명 수지층 202d, 공통 배선 144b가 겹치는 영역에 형성된다. 용량 소자 140은 제4 금속 산화물 도전층 176d 및 드레인 배선 173이 한쪽 용량 전극을 형성하고, 공통 배선 144b가 다른 쪽 용량 전극을 형성한다. 용량 소자 140은 선택 트랜지스터 138의 드레인 전극과 공통 배선 144b 사이에 마련된다.
구동 트랜지스터 136 및 선택 트랜지스터 138은 제3 절연층 216으로 덮인다. 제3 절연층 216은 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아미드 수지 등의 유기 수지 재료로 형성된다. 제3 절연층 216은 이들 수지 조성물에 의해 형성됨으로써 구동 트랜지스터 136 및 선택 트랜지스터 138을 매립하는 평탄화막으로서의 기능을 갖는다. 제3 절연층 216은 산화실리콘막, 질화실리콘막 등의 무기절연막으로 형성되어 있을 수도 있다.
도 16a에서 도시된 바와 같이, EL 소자 142는 투명 수지 기판 200의 측으로부터 음극에 상당하는 제1 전극 220, 전자 수송층 222(제1 전자 수송층 222a, 제2 전자 수송층 224, 발광층 226, 정공 수송층 228, 정공 주입층 230 및 양극에 상당하는 제2 전극 232가 적층된 구조를 갖는다. EL 소자는 편의상 양극 위에 정공 수송층, 발광층, 전자 수송층, 음극과 같이 양극 측에서 적층하는 구조를 순적 구조라 부르고 그 반대의 적층순을 갖는 경우를 역적 구조라 불릴 수 있다. 도 16a에서 나타내는 EL 소자 142는 역적 구조로 분류된다.
제1 전극 220은 제1 금속 산화물 도전층 176a로부터 연속하고, 제1 전자 수송층 222a는 제1 산화물 반도체층 180a로부터 연속하는 구조를 갖는다. 이러한 구조를 갖는 것에 의해 구동 트랜지스터 136과 EL 소자 142가 콘택홀을 이용하지 않고 접속된 상태가 형성된다. 음극에 상당하는 제1 전극 220은 제1 금속 산화물 도전층 176a와 동일한 금속 산화물 도전 재료로 형성된다. 또한, 제1 전자 수송층 222a는 제1 산화물 반도체층 180a와 동일한 산화물반도체 재료로 형성된다.
EL 소자 142가 형성되는 영역에는 제3 절연층 216 및 제2 절연층 212에 제3 개구부 234가 마련된다. 제3 개구부 234에 의해, 제1 전극 220의 상층측에 배치된 제1 전자 수송층 222a의 상면이 노출된다. 제1 전자 수송층 222a 위에는 제2 전자 수송층 222b, 전자 주입층 224, 발광층 226, 정공 수송층 228, 정공 주입층 230, 양극으로서의 제2 전극 232가 적층된다. 이들 적층체와, 제1 전극 220이 겹치는 영역이 EL 소자 142의 발광 영역이 된다.
제1 전극 220의 상층에는 제1 산화물 반도체층 180a와 동일한 층으로 형성되는 제1 전자 수송층 222a가 마련된다. 제1 전자 수송층 222a는 밴드갭이 3.0eV 이상이고 가시광에 대하여 투광성을 갖는 것이 바람직하다. 제2 전자 수송층 222b는 인듐산화물, 아연산화물, 갈륨(Ga) 산화물, 주석(Sn) 산화물, 마그네슘(Mg) 산화물, 실리콘(Si) 산화물, 하프늄(Hf) 산화물, 탄탈륨(Ta) 산화물, 니오브(Nb) 산화물에서 선택된 1종 또는 복수종의 원소를 포함하는 금속 산화물 재료로 형성된다. 이들 금속 산화물 재료는 밴드갭이 3.0eV 이상이고 가시광에 대하여 투광성을 갖는다. 제2 전자 수송층 222b는 50nm~1000nm의 막두께로 형성된다. EL 소자 142는 제2 전자 수송층 222b가 이 범위의 막두께를 가짐으로써 제1 전극 220과 제2 전극 232와의 단락이 방지되고 있다.
제2 전자 수송층 222b의 캐리어 농도는 제1 전자 수송층 222a의 캐리어 농도의 10분의 1 이하, 바람직하게는 100분의 1 이하인 것이 바람직하다. 구체적으로는 제2 전자 수송층 222b의 캐리어 농도가 1013/cm3~1017/cm3인데 비해, 제1 전자 수송층 222a의 캐리어 농도는 1015/cm3~1019/cm3의 범위에 있어 쌍방의 캐리어 농도 차이는 상술한 바와 같이 1자리수 이상, 바람직하게는 2자리수 이상 차이가 있는 것이 바람직하다. 제1 전자 수송층 222a는 캐리어 농도가 1015/cm3~1019/cm3 범위에 있음으로써 구동 트랜지스터 136과 EL 소자 142와의 접속에 있어서 저항 손실을 저감하고 구동 전압의 상승을 억제할 수 있다. 제2 전자 수송층 222b는 캐리어 농도가 1020/cm3 이상이 되면 발광층 226에 있어서의 여기 상태가 실활하여 발광 효율이 저하된다. 한편, 제2 전자 수송층 222b의 캐리어 농도가 1013/cm3 미만이면 발광층 226에 공급되는 캐리어가 저감되어 충분한 휘도를 얻을 수 없다. 이와 같이, 제1 전자 수송층 222a를 제2 전자 수송층 222b와 접하여 마련함과 아울러 양측의 캐리어 농도를 달리함으로써 구동 전압 상승을 막고 EL 소자 142의 발광 효율을 높일 수 있다.
제1 전자 수송층 222a 및 제2 전자 수송층 222b의 캐리어 농도는 산화물반도체의 산소결손 농도에 의해 제어할 수 있다. 산화물 반도체의 산소 결손은 기증자로서 작용한다. 산화물 반도체의 산소 결손 밀도를 증가시키면 캐리어 농도가 증가하고, 산소 결손 밀도를 저하시키면 캐리어 농도가 저하된다. 산화물 반도체의 산소 결손은 예를 들어, 수소를 작용시킴으로써 증가시킬 수 있고 산소를 공급함으로써 감소시킬 수 있다.
EL 소자에 있어서 전자 주입층은 음극에서 전자 수송층으로 전자를 주입하기 위한 에너지 장벽을 작게 하기 위해 이용된다. 전자 주입층 224는 제2 전자 수송층 222b에서 발광층 226으로 전자가 쉽게 주입될 수 있도록 마련된다. 전자 주입층 224는 제2 전자 수송층 222b와 발광층 226 사이에 마련된다.
전자 주입층 224는 일함수가 작은 재료가 이용된다. 전자 주입층 224는 예를 들어, C12A7(12CaO·7Al2O3) 일렉트로이드, Mg0.3Zn0.7O, Zn0.7Si0.3Ox를 포함하는 산화물 반도체 재료로 형성된다. 전자 주입층 224는 1nm~100nm 두께로 형성된다. 이러한 전자 주입층 224를 이용하는 것에 의해 제2 전자 수송층 222b에서 발광층 226으로 주입되는 전자의 양을 늘릴 수 있어 발광 효율을 높일 수 있다.
발광층 226은 여러 발광 재료의 적용이 가능하다. 발광층 226은 예를 들어, 형광 재료, 인광을 발광하는 인광 재료, 열활성화 지연 형광(TADF: Thermally Activated Delayed Fluorescence) 재료를 이용하여 형성된다. 발광층 226은 화소 104에 포함되는 복수의 부화소 105에 대응하여 발광색이 다른 재료가 이용된다. 발광층 226을 백색 발광층으로 하려면 청색 발광층과 황색 발광층이 적층된 구조가 이용된다. 발광층 226은 증착법, 전사법, 스핀 코트법, 스프레이 코트법, 그라비아 인쇄법 등에 의해 제작할 수 있다. 발광층 226의 막 두께는 적절히 선택될 수 있으나 예를 들어, 10nm~100nm 범위에서 마련된다.
정공 수송층 228은 예를 들어, 아릴아민계 화합물, 카르바졸기를 포함하는 아민 화합물 및 플루오렌 유도체를 포함하는 아민 화합물 등으로 형성된다. 정공 수송층 228은 진공 증착법, 도포법 등에 의해 제작된다. 정공 수송층 228은 10nm~500nm의 막두께로 형성된다. 정공 주입층(230)이 형성될 경우 정공 수송층 228은 생략될 수 있다.
정공 주입층(230)은 몰리브덴 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물 등의 금속 산화물을 이용하여 형성된다. 또한 정공 주입층 230은 프탈로시아닌(H2Pc), 구리(II) 프탈로시아닌(약칭 CuPc), 헥사아자트리페닐렌헥사카르보니트릴(HAT-(CN)6) 등의 재료를 사용하여 형성된다. 정공 주입층(230)은 1nm~100nm 두께로 형성된다.
양극에 해당하는 제2 전극 232는 일함수가 4.0eV 이상인 재료로 형성되는 것이 바람직하다. 제2 전극 232는 예를 들어, 산화인듐 주석(ITO), 산화인듐 아연(IZO), 산화텅스텐(WOx) 및 산화아연(ZnO)을 함유한 산화인듐(IWZO) 등의 도전성 금속 산화물을 이용하여 형성된다. EL 소자 142는 보텀 에미션형이기 때문에, 제2 전극 232는 광반사면을 가지고 있는 것이 바람직하다. 전술한 도전성 금속 산화물은 투광성을 가지고 있으므로 알루미늄(Al), 은(Ag) 등의 금속막을 적층시켜 광반사면을 형성하는 것이 바람직하다.
도 16a 및 도 16b에서는 생략되어 있으나 EL 소자 142 위에 산소, 수분의 침입을 차단하는 패시베이션막이 마련되어 있을 수도 있다.
이와 같이, 본 실시 형태에 관한 부화소 105는 n채널형 구동 트랜지스터 136과 EL 소자 142가 접속된 구조를 갖는다. EL 소자 142는 보텀 에미션형이며 쉴드 전극 116쪽으로 광을 출사하는 구조를 갖는다. EL 소자 142는 전자 수송층 및 전자 주입층이 무기 금속 산화물 반도체 재료로 형성되므로 수분(H2O)이나 산소(O2)에 의한 발광 특성의 열화를 억제하는 구조를 가지고 있다.
도 17은 부화소 105의 다른 구성을 나타내는 평면 레이아웃도를 나타낸다. 도 17에 도시되는 부화소 105는 선택 트랜지스터 138의 제2 게이트 전극 153과 주사 신호선 106a가 동일한 도전층으로 형성된 구조를 갖는다. 제2 센서 전극 114 위에는 제2 보조 전극 207이 마련된다(도 17은 제2 센서 전극 114의 패턴이 생략되고, 제2 보조 전극 207만이 제시되어 있다). 제1 차광층 208a 및 제2 차광층 208b는 제2 보조 전극 207과 동일한 금속막으로 형성되며, 제2 센서 전극 114 위에 마련된다.
도 18은 부화소 105의 평면 레이아웃을 나타내고, 도 15에서 나타내는 부화소 105에 대해 구동 트랜지스터 136과 공통 전극 144a와의 접속 구조가 다른 양태를 나타낸다. 또한, 도 19a는 도 18에서 나타내는 D5-D6선에 대응하는 단면 구조를 나타내고, 도 19b는 D7-D8선에 대응하는 단면 구조를 나타낸다.
도 18 및 도 19a에서 도시된 바와 같이 구동 트랜지스터 136의 소스 배선 170은 제2 게이트 전극 151과 동일한 도전층으로 형성되는 접속 배선 172에 의해 공통 전극 144a와 접속된다. 접속 배선 172는 제2 절연층 212에 형성된 제8 콘택홀 171에 의해 소스 배선 170과 접속되고, 제2 절연층 212, 제1 절연층 210 및 제4 투명 수지층 202d에 형성된 제5 콘택홀 166에 의해 공통 전극 144a와 접속된다. 이러한 접속 구조에 의해서도, 도 4의 등가 회로에서 나타내는 제1 부화소 105r, 제2 부화소 105g 및 제3 부화소 105b 각각을 실현할 수 있다.
도 20은 부화소 105의 평면 레이아웃을 나타내고, 도 18에서 나타내는 부화소 105에 대해 선택 트랜지스터 138과 데이터 신호선 108의 접속 구조가 다른 양태를 나타낸다. 또한, 도 21a는 도 20에서 나타내는 D9-D10선에 대응하는 단면 구조를 나타내고, 도 21b는 D11-D12선에 대응하는 단면 구조를 나타낸다.
도 20 및 도 21b에서 도시된 바와 같이, 선택 트랜지스터 138의 소스 전극 174는 제2 게이트 전극 153과 동일한 도전층으로 형성되는 데이터 신호선 108과 접속된다. 데이터 신호선 108은 제2 절연층 212 위에 마련되고, 제9 콘택홀 175를 통해 소스 전극 174와 접속된다. 주사 신호선 106a는 제1 절연층 210보다도 하층측에 마련되어 있다. 따라서, 제2 절연층 212를 얇게 형성한 경우라도, 제2 게이트 전극 153과 동일한 층에 마련되는 데이터 신호선 108을 주사 신호선 106a와 교차하도록 마련하여도 교차부에서의 단락을 방지할 수 있다.
1-6. 봉지 구조
도 22a는 제1 센서 전극 112와 인출 배선 147의 접속 구조의 일례를 나타낸다. 인출 배선 147은 제1 센서 전극 112와 제2 접속 단자 146b를 접속하는 배선이다. 제1 센서 전극 112는 표시부 102의 외측 영역에서 인출 배선 147과 접속된다. 인출 배선 147은 제2 접속 단자 146b와 마찬가지로 제4 투명 수지층 202d 위에 마련된다. 도 5에서 나타내는 구조와 마찬가지로 쉴드 전극 116은 제2 접속 단자 146b 아래까지 연신 마련된다. 제2 접속 단자 146b는 쉴드 전극 116의 상측에 마련됨으로써 플렉시블 회로 기판 126을 접속할 때 압착 처리를 견딜 수 있고, 제2 접속 단자 146b의 함몰, 변형 및 박리를 방지할 수 있다.
쉴드 전극 116은 제1 개구부 158을 갖는다. 이 부분에 제1 개구부 158의 구경보다도 작은 공경을 갖는 제1 콘택홀 159가 마련된다. 제1 콘택홀 159는 제4 투명 수지층 202d, 제3 투명 수지층 202c 및 제2 투명 수지층 202b를 관통하여 제1 센서 전극 112의 상면을 노출시키고 있다. 인출 배선 147은 제2 접속 단자 146b로부터 제1 콘택홀 159까지 연신되어 제1 센서 전극 112와 접속된다.
제4 투명 수지층 202d 위에, 제1 절연층 210, 제2 절연층 212 및 제3 절연층 216이 마련된다. 제3 절연층 216위에 제2 전극 232가 마련된다. 도 22는 제2 전극 232의 상층측에 봉지층 236이 마련된 상태를 나타낸다. 봉지층 236의 구조는 다양한데 예를 들어, 실리콘 질화탄소막 237a, 질화실리콘막 238, 실리콘 질화탄소막 237b가 적층된 구조를 갖는다.
인출 배선 147은 제3 절연층 216, 봉지층 236으로 덮인 영역에서 외측(투명 수지 기판 200의 단부측)으로 연신되고, 제2 접속 단자 146b와 접속된다. 인출 배선 147과 제2 접속 단자 146b와는 동일한 도전층으로 형성되며, 하나의 연속되는 패턴으로 형성된다.
도 22a는 투명 수지 기판 200의 단부 근방 영역에 분단 영역 240을 갖는 양태를 나타낸다. 투명 수지 기판 200은 제조 공정에 있어서 도시되지 않는 지지 기판 위에 마련되고, 개개의 패널로 개편화할 때 분단 영역 240으로 분단된다. 분단영역 240에는 표시 패널을 둘러싸도록 연속되는 개구홈이 형성된다. 개구홈은 예를 들어, 레이저 가공에 의해 형성된다. 투명 수지 기판 200은 분단 영역 240을 형성한 후 레이저 어브레이션 가공에 의해 지지 기판으로부터 박리된다.
도 22b는 도 7에서 도시된 바와 같이 쉴드 전극 116이 제2 접속 단자 146b의 영역까지 연신하지 않는 구조를 나타낸다. 이 구조에서는 인출 배선 147 및 제2 접속 단자 146b의 하측에 제1 절연층 210이 마련되어 있는 것이 바람직하다. 인출 배선 147은 제1 절연층 210, 제4 투명 수지층 202d, 제3 투명 수지층 202c 및 제2 투명 수지층 202b를 관통하는 제1 콘택홀 159에 의해 제1 센서 전극 112와 접속된다.
제2 접속 단자 146b의 하측에 쉴드 전극 116이 마련되지 않는 경우에도 제1 절연층 210이 마련됨으로써 플렉시블 회로 기판 126을 접속할 때 압착 처리를 견딜 수 있고, 제2 접속 단자 146b의 함몰, 변형 및 박리를 방지할 수 있다. 또한, 도시되지 않지만, 제2 접속 단자 146b의 하층측에 제1 절연층 210 및 쉴드 전극 116이 모두 마련되어 있어도 같은 효과를 얻을 수 있다. 또한, 도 22a 및 도 22b에는 나타나지 않지만 단자부에 있어서의 제1 접속 단자 146a의 구조도 제2 접속 단자 146b와 같아 동일한 효과를 얻을 수 있다.
도 23a 및 도 23b는 제2 절연층 212의 구성이 도 22a 및 도 22b와 다른 양상을 나타낸다. 도 23a 및 도 23b의 설명에 대해서는 도 22a 및 도 22b와 다른 부분을 중심으로 설명한다.
도 23a는 제2 접속 단자 146b 아래에 쉴드 전극 116이 마련된 구조를 가지며, 또한 인출 배선 147 위에 제2 절연층 212가 마련된 구조를 갖는다. 제2 절연층 212는 인출 배선 147의 상면 및 측면을 덮고, 도시되지 않으나 인출 배선 147이 마련되지 않는 영역에서는 제4 투명 수지층 202d에 접하여 마련된다. 제2 절연층 212는 제3 절연층 216의 외측(제2 접속 단자 146b측)에 연신하여 마련된다. 제2 절연층 212은 제3 절연층 216의 외측에서 봉지층 236과 접하는 영역을 갖는다.
제2 절연층 212와 봉지층 236이란 무기 절연 재료로 형성되는 절연막을 포함한다. 이러한 제2 절연층 212와 봉지층 236이 제3 절연층 216의 외측에서 접하여 마련됨으로써 봉지 성능을 높일 수 있다. 도 16a에서 도시된 바와 같이, EL 소자 142를 형성하는 층은 제3 절연층 216에 접하여 마련된다. EL 소자 142에 접하는 제3 절연층 216이, 제2 절연층 212와 봉지층 236으로 끼워지고, 또한 제3 절연층 216의 단부가, 제2 절연층 212 및 봉지층 236의 외측 단부보다 내측에 마련됨으로써 EL 소자 142의 열화를 방지하는 성능을 높일 수 있다. 더욱이, 제2 절연층 212는 인출 배선 147의 보호막으로서의 기능을 가지므로 배선의 열화 및 손상을 방지할 수 있다. 다른 구조는 도 22a와 같으며, 동일한 작용 효과를 얻을 수 있다.
도 23b는 제2 접속 단자 146b 아래에 제1 절연층 210이 마련된 구조를 가지며, 또한 인출 배선 147 위에 제2 절연층 212가 마련된 구조를 갖는다. 이러한 구조도 도 23a에서 나타내는 구조와 마찬가지로 봉지 성능을 높일 수 있다. 다른 구조는 도 22b와 같으며, 동일한 작용 효과를 얻을 수 있다. 덧붙여 도 23b에는 도시되지 않지만, 제2 접속 단자 146b의 하층측에 제1 절연층 210 및 쉴드 전극 116의 양쪽이 마련되어 있어도 같은 효과를 얻을 수 있다.
도 24a 및 도 24b는 제1 절연층 210 및 제2 절연층 212의 구성이 도 23a 및 도 23b와 다른 양태를 나타낸다. 도 24a 및 도 24b의 설명에 대해서는 도 23a 및 도 23b와 다른 부분을 중심으로 설명한다.
도 24a 및 도 24b는 제2 접속 단자 146b 아래에 쉴드 전극 116이 마련된 구조를 가지며, 또한 인출 배선 147 및 제2 접속 단자 146b 아래에 제1 절연층 210 및 제2 절연층 212가 마련된 구조를 갖는다. 제1 절연층 210 및 제2 절연층 212는 제2 접속 단자 146b의 하측 전면에 마련되므로 플렉시블 회로 기판 126을 접속할 때 압착 처리를 견딜 수 있고, 제2 접속 단자 146b의 함몰, 변형 및 박리에 대한 내성을 보다 높일 수 있다.
또한, 제3 절연층 216 외측 영역에서 봉지층 236이 인출 배선 147과 접하며, 및 제2 절연층 212와도 접하는(도시되지 않음)영역을 가지므로 봉지 성능을 높일 수 있고, EL 소자 142의 열화를 방지할 수 있다.
도 25a 및 도 25b는 인출 배선 147의 구성이 도 22a 및 도 22b와 다른 양상을 나타낸다. 도 25a와 도 25b의 차이는 제2 접속 단자 146b 아래 쉴드 전극 116의 유무에 있다. 도 25a 및 도 25b의 설명에 대해서는 도 22a 및 도 22b와 다른 부분을 중심으로 설명한다.
도 25a 및 도 25b에서 도시된 바와 같이, 제1 센서 전극 112와 제2 접속 단자 146b의 접속 구조는 복수의 콘택 홀과 복수의 인출 배선에 의해 접속되는 구조를 갖는다. 구체적으로는, 제2 투명 수지층 202b에 콘택홀 169a가 형성되고, 제1 인출 배선 147a가 제1 센서 전극 112와 접속되며, 제3 투명 수지층 202c에 콘택홀 169b가 형성되고, 제2 인출 배선 147b가 제1 인출 배선 147a와 접속되며, 제4 투명 수지층 202d에 콘택홀 169c가 형성되고, 제3 인출 배선 147c가 제2 인출 배선 147b와 접속된 구조를 갖는다.
제1 인출 배선 147a를 제1 센서 전극 112와 접속하기 위해 마련되는 콘택홀 169a와, 제2 인출 배선 147b를 제1 인출 배선 147a와 접속하기 위한 콘택홀 169b의 위치는 다르다. 또. 제2 인출 배선 147b를 제1 인출 배선 147a와 접속하기 위한 콘택홀 169b의 위치와, 제3 인출 배선 147c를 제2 인출 배선 147b와 접속하기 위한 콘택홀 169c의 위치는 다르다. 이와 같이, 복수의 콘택홀의 위치를 어긋나게 마련함으로써 한 단당 콘택홀의 깊이를 얕게 할 수 있어 인출 배선의 접속을 확실하게 형성할 수 있다.
도 25a 및 도 25b에서 나타내는 구성은 도 23a 및 도 23b, 도 24a 및 도 24b에서 나타내는 구성에 적용할 수 있다.
1-7. 플렉시블 회로 기판 및 집적회로
도 26은 표시부 102 및 터치 및 지문 센서부 110이 마련된 투명 수지 기판 200의 구성과, 제2 구동 회로 128이 마련되는 플렉시블 회로 기판 126의 구성을 나타낸다.
플렉시블 회로 기판 126은 필름 기재 127에 마련된 제3 접속 단자 148a, 제4 접속 단자 148b, 제5 접속 단자 148c, 제6 접속 단자 149 및 배선군 129a, 129b를 포함한다. 배선군 129는 제3 접속 단자 148a~제5 접속 단자 148c와 제2 구동 회로 128 사이, 및 제2 구동 회로 128과 제6 접속 단자 149 사이를 접속한다. 제3 접속 단자 148a는 투명 수지 기판 200측의 제1 접속 단자 146a와 접속되고, 제4 접속 단자 148b는 투명 수지 기판 200측의 제2 접속 단자 146b와 접속되며, 제5 접속 단자 148c는 투명 수지 기판 200측의 제1 구동 회로 118에 접속되는 접속 단자와 접속된다. 제6 접속 단자 149는 터치 및 지문 센서 부착 표시 장치 100를 구동하는 외부회로와 접속된다.
제2 구동 회로 128은 도 5에서 도시된 바와 같이 제1 주사 신호선 구동 회로 블록, 데이터 신호선 구동 회로 블록, 터치 및 지문 센서 검출 회로 블록이 일체화된 복합 집적회로이다. 제2 구동 회로 128은 COF(Chip on Film)에 의해 필름 기재 127의 표면에 실장된다.
도 27은 플렉시블 회로 기판 126의 평면도를 나타낸다. 플렉시블 회로 기판 126은 폴리이미드 등으로 형성되는 필름 기재 127의 제1 측에 제3 접속 단자 148a, 제4 접속 단자 148b 및 제5 접속 단자 148c가 마련되고, 제1 측과 반대되는 제2 측에 제6 접속 단자 149가 마련된다. 제2 구동 회로 128은 필름 기재 127의 중앙 측 영역에 실장된다. 도 27은 제2 구동 회로 128이 실장되는 영역을 점선으로 나타낸다.
제3 접속 단자 148a, 제4 접속 단자 148b 및 제5 접속 단자 148c와 제2 구동 회로 128 사이의 영역에는 배선군 129a가 마련된다. 제2 구동 회로 128과 제6 접속 단자 149 사이의 영역에는 배선군 129b가 마련된다. 배선군 129b의 각각의 배선은 제6 접속 단자 149로부터 제2 구동 회로 128의 패드 135가 위치하는 영역으로 인입되어 있다. 배선군 129a의 각각의 배선은 제2 구동 회로 128의 패드 135가 위치하는 영역으로부터 제3 접속 단자 148a, 제4 접속 단자 148b 및 제5 접속 단자 148c까지 인출되어 있다.
제2 구동 회로 128의 패드 135는 기능 블록에 대응하여 마련된다. 즉, 제2 구동 회로 128의 패드 135는 주사 신호선 구동 회로 블록 130, 데이터 신호선 구동 회로 블록 132, 터치 및 지문 센서 검출 회로 블록 134에 대응하여 각각의 회로 블록 영역에 배치된다. 배선군 129a, 129b 각각의 배선과 패드 135와의 접속은 도전성 재료에 의해 접속된다. 또한, 제3 접속 단자 148a, 제4 접속 단자 148b 및 제5 접속 단자 148c와 투명 수지 기판 200측 접속 단자와의 접속도 도전성 재료에 의해 접속된다.
도 28은 도 7에서 나타내는 전환 회로 120 및 제1 센서 전극 112의 구성에 대응하며, 단자부(122)에 플렉시블 회로 기판 126이 겹치고 도전성 재료로 접속 단자가 접속된 상태를 나타낸다. 플렉시블 회로 기판 126은 투명 수지 기판 200의 단자부 122에 마련된 제1 접속 단자 146a 및 제2 접속 단자 146b에 대응하여, 제3 접속 단자 148a 및 제4 접속 단자 148b가 마련된다. 도 5를 참조하여 설명한 바와 같이, 제1 접속 단자 146a는 전환 회로 120에 접속되고, 제2 접속 단자 146b는 쉴드 전극 116의 제1 개구부 158의 내측영역에 마련된 제1 콘택홀 159를 통해 제1 센서 전극 112와 접속된다.
제1 접속 단자 146a와 제3 접속 단자 148a 및 제2 접속 단자 146b와 제4 접속 단자 148b와는 이격된 상태로 대향 배치된다. 제1 접속 단자 146a와 제3 접속 단자 148a 사이에는 적어도 하나의 도전성 입자 242가 마련된다. 적어도 하나의 도전성 입자 242는 제1 접속 단자 146a와 제3 접속 단자 148a 사이에서 가압 변형된 상태로 유지된다. 적어도 하나의 도전성 입자 242는 제1 접속 단자 146a 및 제3 접속 단자 148a에 접촉되어 있다. 제1 접속 단자 146a와 제3 접속 단자 148a는 적어도 하나의 도전성 입자 242에 의해 전기적으로 접속된다. 제2 접속 단자 146b와 제4 접속 단자 148b 사이에도 마찬가지로 도전성 입자가 마련된다. 또한, 적어도 하나의 도전성 입자 242는 복수의 도전성 입자로 이루어진 것이 바람직하다.
도전성 입자 242는 수지 244 안에 분산된 상태에서 제1 접속 단자 146a(또는 제3 접속 단자 148a) 위에 배치된다. 이 상태에서 제1 접속 단자 146a와 제3 접속 단자 148a를 대향시켜 도전성 입자 242가 가압 변형되는 정도로 양자의 간격을 좁히면 도전성 입자 242가 수지 244에서 벗어나 제1 접속 단자 146a 및 제3 접속 단자 148a와 직접 접촉시킬 수 있다.
수지 244 안에는 복수의 도전성 입자 242가 포함되어 있는 것이 바람직하다. 예를 들어, 하나의 수지 244 영역 안에 2~7개의 도전성 입자 242가 포함되어 있는 것이 바람직하다. 그 결과, 제1 접속 단자 146a와 제3 접속 단자 148a 사이에 복수의 도전성 입자 242가 개재하게 되어 전기적인 접속을 확실하게 도모할 수 있다.
도 28에서 도시된 바와 같이, 복수의 도전성 입자 242를 포함하는 수지 244는 제1 접속 단자 146a와 제3 접속 단자 148a 사이에서 복수의 장소로 분산되도록 배치된다. 다시 말해, 제1 접속 단자 146a와 제3 접속 단자 148a 사이에는 도전성 입자 242가 그 수 및 위치가 제어된 상태로 배치된다. 이와 같이, 제1 접속 단자 146a와 제3 접속 단자 148a 사이의 영역에 도전성 입자 242의 수 및 위치를 제어한 상태로 배치함으로써 전기적인 접속 상태를 확실하게 형성할 수 있고, 또한 인접하는 접속 단자와 단락되는 것을 방지할 수 있다. 이러한 구성은 접속 단자의 피치가 좁아진 경우에 있어서 유효하게 작용한다.
도전성 입자 242의 직경은 2㎛ 이상 10㎛ 이하의 범위 내인 것이 바람직하다. 이러한 크기라면, 접속 단자의 피치가 30㎛ 이하가 되더라도 인접하는 접속 단자간의 단락을 방지할 수 있다. 또한, 도 28에서 도시된 바와 같이 도전성 입자 242를 포함하는 수지 244가 접속 단자 사이에 복수 개소로 이산되도록 배치되는 경우에는 그 이산하는 간격은 5㎛ 이상인 것이 바람직하다. 이러한 배치로 하는 것에 의해, 도전성 입자 242를 포함하는 수지 244가 제1 접속 단자 146a 및 제3 접속 단자 148a에서 벗어나지 않도록 할 수 있고, 제1 접속 단자 146a 및 제3 접속 단자 148a의 간격을 일정하게 유지할 수 있다.
도전성 입자 242의 구조, 형상, 재질에 한정은 없지만 예를 들어, 고경질 수지 재료를 고무상 탄성 수지로 피복한 입자핵 또는 고경질 무기 재료를 고무상 무기 탄성체로 피복한 입자핵을 니켈(Ni), 구리(Cu), 금(Au) 등의 금속으로 피복한 금속 피복입자일 수 있다. 또한, 도전성 입자 242의 형상은 구 형상으로 한정되지 않고 장구형, 콘페이토 형상일 수 있다.
수지 244는 경화성 수지 재료가 이용된다. 경화성 수지 재료는 라디칼 중합형 수지를 포함한다. 라디칼 중합형 수지 재료로서는, (메타)아크릴 모노머 또는 (메타)아크릴레이트 올리고머인 것이 바람직하며, 에스테르형으로 결합하고 있는 것이 보다 바람직하다. (메타)아크릴 올리고머는, (메타)아크릴로일기를 적어도 1개 이상 갖는 것으로서, 예를 들면, 에폭시아크릴레이트, 우레탄아크릴레이트, 폴리에스테르아크릴레이트, 폴리부타디엔아크릴레이트, 폴리올아크릴레이트, 폴리에테르아크릴레이트, 실리콘수지아크릴레이트, 멜라민아클리레이트 등을 이용할 수 있다. 단관능성, 다관능성 모두 좋지만 다관능성 모노머 또는 올리고머를 포함하는 것이 보다 바람직하다. 경화성 수지 재료는, (메타)아크릴레이트 모노머 및 (메타)아크릴레이트 올리고머로부터 2 종류 이상을 선택해 구성할 수도 있다.
도시되지 않지만 수지 244 주위에는 제2 수지가 마련되어 있을 수도 있다. 제2 수지는 경화성 수지 재료가 이용된다. 경화성 수지 재료로는 플루오렌계 아크릴레이트를 이용할 수 있고, 또한 아릴에테르기, 비닐에테르기, 아크릴레이트기 및 메타크릴레이트기로 이루어진 군에서 선택되는 관능기를 분자 내에 2 이상 갖는 엔화합물 또는 상기 엔화합물의 2종 이상의 혼합물인 엔화합물 및 1분자 중에 2개 이상의 티올기를 갖는 티올화합물을 포함하는 엔/티올계 경화성 수지를 산화성 화합물 처리함으로써 얻어진 것을 이용할 수 있다.
수지 244 및 제2 수지는 더욱 광경화 개시 성분을 포함한다. 광경화 개시 성분은 광 라디칼 개시제로서 자외선 또는 가시광선을 조사함으로써 라디칼을 발생하는 화합물일 수 있다. 자외선 라디칼 개시제로는 예를 들어, 아세트페논계 개시제, 벤조인에테르계 개시제, 벤조페논계 개시제, α디케톤계 개시제 및 티옥산톤계 개시제 등을 이용할 수 있다.
도전성 입자 242를 포함하는 수지 244는 인쇄법에 의해 제1 접속 단자 146a(또는 제3 접속 단자 148a) 위에 마련될 수 있다. 인쇄법으로서는 오프셋 인쇄법이 이용된다. 잉크에 상당하는 수지 244가 도전성 입자 242를 포함하므로 오프셋 인쇄법 중에서도 오목판을 사용하는 패드 인쇄법을 이용하는 것이 바람직하다.
도전성 입자 242를 포함하는 수지 244를 인쇄법으로 제1 접속 단자 146a(또는 제3 접속 단자 148a)에 배치하여 투명 수지 기판 200에 플렉시블 회로 기판 126을 접속하는 것을 통해, 접속 단자가 미세해지고 피치가 좁아져도 정확하게 접속할 수 있다. 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100는 터치 및 지문 센서부 110의 제1 센서 전극 112가 미세화되어 있음에 따라 센서 신호를 인출하는 접속 단자의 수가 증가한다. 도 26에서 도시된 바와 같이 단자부 122안에 표시부 102에 영상을 표시하기 위한 신호를 입력하는 접속 단자와 터치 및 지문 센서부 110용 접속 단자를 동일한 배열안에 포함시킴으로써 협피치화한 경우라도, 도전성 입자 242를 포함하는 수지 244에 의해 플렉시블 회로 기판 126과 접속함으로써 플렉시블 회로 기판 126을 단자부 122에 부착하여 전기적인 접속을 형성할 수 있다.
도 29는 도 8에서 나타내는 전환 회로 120 및 제1 센서 전극 112의 구성에 대응하며, 단자부(122)에 플렉시블 회로 기판(126)이 겹치고 도전성 재료로 접속 단자가 접속된 상태를 나타낸다. 도 29에는, 화소 104의 2열 배열에 대해 1개의 제1 센서 전극 112가 마련된다. 따라서, 단자부 122에 마련되어 전환 회로 120에 접속되는 제1 접속 단자 146a와 플렉시블 회로 기판 126에 마련되는 제3 접속 단자 148a와는 근접하게 마련된다. 이러한 접속 단자의 배열일지라도, 제1 접속 단자 146a와 제3 접속 단자 148a를 접속할 때 수지 244안에 개수가 제어된 상태로 분산된 도전성 입자 242를 이용함으로써 인접하는 단자간의 단락을 막을 수 있다.
도 30은 제2 구동 회로 128이 복수의 기능이 집적된 복합 집적 회로로 구성되는 예를 나타낸다. 본 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치 100는 이 예에 한정되지 않고, 도 30에서 도시된 바와 같이 표시부 102를 구동하는 드라이버 IC 125a와 터치 및 지문 센서를 구동하는 드라이버 IC 125b가 별도의 IC칩으로 형성되어 플렉시블 회로 기판 126에 실장되어 있을 수도 있다.
도 31은 표시부 102를 구동하는 드라이버 IC 125a와 터치 및 지문 센서를 구동하는 드라이버 IC 125b가 실장된 플렉시블 회로 기판 126의 평면도를 나타낸다. 제1 센서 전극 112의 신호가 출력되는 배선은 표시부를 구동하는 드라이버 IC 125a의 영역을 통과하여 터치 및 지문 센서를 구동하는 드라이버 IC 125b에 이르도록 배설된다. 표시부를 구동하는 드라이버 IC 125a와 제6 접속 단자 149를 접속하는 배선은 터치 및 지문 센서를 구동하는 드라이버 IC 125b의 영역을 통과하여 제6 접속 단자 149에 이르도록 배설된다.
표시부를 구동하는 드라이버 IC 125a는 주사 신호선 구동 회로 블록 130과 데이터 신호선 구동 회로 블록 132로 구획되어 있을 수도 있다. 본 실시 형태는 도 2에서 도시된 바와 같이 제1 구동 회로 118이 주사 신호선 구동 회로와 제2 센서 전극 114의 구동 회로를 겸하고 있다. 제1 구동 회로 118에 대하여 주사 신호선을 구동하는 신호는 표시부를 구동하는 드라이버 IC 125a로부터 출력되고, 제2 센서 전극의 구동을 제어하는 신호는 터치 및 지문 센서를 구동하는 드라이버 IC 125b로부터 출력된다.
도 30 및 도 31에서 도시된 바와 같이, 표시부를 구동하는 드라이버 IC와 터치 및 지문 센서부를 구동하는 드라이버 IC를 개별적으로 마련하는 경우에도 배선 구조를 변경함으로써 플렉시블 회로 기판 126에 2개의 드라이버 IC를 실장할 수 있다.
본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 의하면, 데이터 신호선을 전환 회로에 접속함으로써 터치 및 지문 센서부를 마련한 경우라도 접속 단자의 증가를 억제할 수 있다. 달리 말하면, 데이터 신호선을 전환 회로에 접속함으로써 제1 센서 전극(리시버 전극)을 고밀도로 배치하여도 접속 단자의 증가를 억제할 수 있다. 그 결과, 단자부에 있어서 플렉시블 회로 기판과의 접속 불량을 저감할 수 있다.
본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치에 의하면, 터치 및 지문 센서부 110의 제2 센서 전극(트랜스미터 전극)과 표시부 102의 주사 신호선을 접속함으로써 표시부 102의 주사 신호선을 제2 센서 전극의 저항을 저감하는 보조 전극으로 병용할 수 있다. 또한 주사 신호선을 제2 센서 전극과 접하여 마련하고, 제2 게이트 전극과 주사 신호선을 콘택홀을 통하여 접속함으로써 제2 게이트 절연층을 얇게 하여도 데이터 신호선과 주사 신호선과의 단락을 방지할 수 있고, 트랜지스터(박막트랜지스터)의 구동 능력을 높일 수 있다. 나아가 주사 신호선을 제2 센서 전극에 접하는 금속층으로 형성함으로써 해당 금속층으로 트랜지스터에 대한 차광층을 형성할 수 있다.
[제2 실시 형태]
도 32는 화소 104가 배열된 표시부 102, 제1 센서 전극 112 및 제2 센서 전극 114가 배치된 터치 및 지문 센서부 110, 제1 구동 회로 118, 전환 회로 120, 단자부 122, 플렉시블 회로 기판 126이 마련된 터치 및 지문 센서 부착 표시 장치100을 나타낸다. 제1 구동 회로 118는 주사 신호선에 주사 신호 및 제2 센서 전극 114로 스캔 신호를 출력하는 주사 신호선 구동 회로 118a와, 주사선과 제2 센서 전극 114의 접속을 전환하는 출력 전환 회로 118b를 포함한다.
제2 구동 회로 128은 제1 실시 형태와 동일하게 다른 기능을 갖는 회로 블록이 일체화된 복합 집적회로로 형성되어 있을 수도 있다. 주사 신호선 구동 회로 118a 및 출력 전환 회로 118b의 제어 신호는 주사 신호선 구동 회로 블록 130으로부터 출력된다.
도 33은 도 9에서 나타내는 제2 센서 전극 114의 배열에 대응하는 출력 전환 회로 118b의 일례를 나타낸다. 출력 전환 회로 118b는 제1 구동 회로 118의 출력에 대하여 주사 신호선(G_1)에 접속되는 제1 스위칭 소자 141_1과 제2 센서 전극 114(SC_1)에 접속되는 제2 스위칭 소자 145_1을 포함한다. 제1 스위칭 소자 141_1과 제2 스위칭 소자 145_1은 병렬로 접속된다. 주사 신호선(G_1~G_n)에 대해 제1 스위칭 소자 141_1~141_n이 마련되고, 제2 센서 전극 114(SC_1~SC_n)에 대해 제2 스위칭 소자 145_1~145_n이 마련된다. 제1 스위칭 소자 141_1과 제2 스위칭 소자 145_1은 트랜지스터로 형성되고 온오프를 제어하는 게이트가 제1 출력 전환 신호선 143a, 제2 출력 전환 신호선 143b에 접속된다. 제1 출력 전환 신호선 143a 및 제2 출력 전환 신호선 143b는 제2 구동 회로 128에 접속되어 있고 주사 신호선 구동 회로 블록 130으로부터 출력되는 제어 신호에 의해 온오프가 제어된다.
표시 기간에 있어서, 제1 출력 전환 신호선 143a의 제어 신호에 의해 제1 스위칭 소자 141_1~141_n이 온되고, 제2 출력 전환 신호선 143b의 제어 신호에 의해 제2 스위칭 소자 145_1~145_n이 오프되어 주사 신호선(G_1~G_n)으로 주사 신호가 순차적으로 출력된다. 센싱 기간에 있어서는 제1 출력 전환 신호선 143a의 제어 신호에 의해 제1 스위칭 소자 141_1~141_n이 오프되고, 제2 출력 전환 신호선 143b의 제어 신호에 의해 제2 스위칭 소자 145_1~145_n이 온되고, 제2 센서 전극 114(SC_1~SC_n)로 스캔 신호가 순차적으로 출력된다. 이와 같이, 제1 구동 회로 118는 제1 스위칭 소자 141_1~141_n 및 제2 스위칭 소자 145_1~145_n에 의해 주사 신호선(G_1~G_n) 및 제2 센서 전극 114(SC_1~SC_n)를 전환함으로써 표시부 102를 구동하는 주사 신호선 구동 회로와 터치 및 지문 센서부 110의 스캔회로를 공통화할 수 있다.
도 34는 도 10에서 나타내는 제2 센서 전극 114의 배열에 대응하는 전환 회로 118b의 구성을 나타낸다. 도 10은 화소 104의 2행에 대해 1개의 제2 센서 전극 114가 배설되므로, 제2 센서 전극 114의 갯수는 주사 신호선의 갯수의 절반이 된다. 따라서, 출력 전환 회로 118b는 제1 구동 회로 118의 출력에 대해 주사 신호선(G_1)에 접속되는 제1 스위칭 소자 141_1과 제2 센서 전극 114(SC_1)에 접속되는 제2 스위칭 소자 145_1이 병렬로 마련되는 회로와, 제2 주사 신호선(G_2)에 접속되는 제1 스위칭 소자 141_2만의 회로가 교호로 배치된 구성을 갖는다. 도 34에서 나타내는 전환 회로 118b의 구성에 의해서도 마찬가지로 주사 신호선(G_1~G_n) 및 제2 센서 전극 114(SC_1~SC_(n+1)/2)를 전환하여 터치 및 지문 센서 부착 표시 장치 100을 구동할 수 있다.
도 32에서 나타내는 터치 및 지문 센서 부착 표시 장치는 제1 구동 회로 118의 구성이 다른 나머지는 제1 실시 형태에서 나타내는 터치 및 지문 센서 부착 표시 장치와 동일하며, 동일한 작용 효과를 얻을 수 있다.
[제3 실시 형태]
본 실시 형태는 제1 실시 형태에 대하여 주사 신호 및 스캔 신호를 출력하는 구동 회로의 구성이 다른 터치 및 지문 센서 부착 표시 장치의 일례를 나타낸다. 이하의 설명에서는 제1 실시 형태와 다른 부분을 중심으로 설명한다.
도 35는 화소 104가 배열된 표시부 102, 제1 센서 전극 112 및 제2 센서 전극 114가 배치된 터치 및 지문 센서부 110, 제1 구동 회로 118, 전환 회로 120, 단자부 122, 플렉시블 회로 기판 126이 마련된 터치 및 지문 센서 부착 표시 장치100을 나타낸다. 제1 구동 회로 118은 주사 신호선에 주사 신호를 출력하는 주사 신호선 구동 회로 118c와 제2 센서 전극 114에 스캔 신호를 출력하는 스캔회로 118d와의 2개의 회로 블록으로 나누어져 있다.
제2 구동 회로 128은 제1 실시 형태와 동일하게 다른 기능을 갖는 회로 블록이 일체화된 복합 집적회로로 형성되어 있을 수도 있다. 표시부 102의 주사 신호선 구동 회로 118c 및 터치 및 지문 센서부 110의 스캔회로 118d로의 제어 신호는 주사 신호선 구동 회로 블록 130으로부터 출력된다.
도 35에서 나타내는 터치 및 지문 센서 부착 표시 장치 100는 주사 신호선 구동 회로 118c와 스캔회로 118d가 독립된 2개의 회로 블록으로 형성되어 있음으로써 화상 표시와 터치 및 지문 센서의 센싱을 동시에 수행할 수 있다.
도 36a는 도 35에서 나타내는 구성에 대응하는 제2 센서 전극 114의 평면도를 나타낸다. 도 36 B는 또한 제2 센서 전극 114 위에 마련되는 주사 신호선 106, 선택 트랜지스터 138을 점선으로 나타낸다. 도 36b는 도 36a에서 나타내는 C7-C8간에 대응하는 단면 구조를 나타내고, 도 36c는 C9-C10간에 대응하는 단면 구조를 나타낸다.
도 36a에서 도시된 바와 같이, 제2 센서 전극 114는 제2 센서 전극층 206 및 제2 보조 전극 207로 구성된다. 도 36b에서 도시된 바와 같이, 제2 센서 전극 114와 주사 신호선 106 사이에는 제4 투명 수지층 202d, 제1 절연층 210 및 제2 절연층 212이 마련되어 양자는 절연되어 있다. 이러한 배선 구조에 의하면, 제2 센서 전극 114에 대한 스캔 신호와 주사 신호선 106에 대한 주사 신호를 동시에 입력할 수 있다. 즉, 터치 및 지문 센서 부착 표시 장치 100는 화상을 표시하면서 지문의 검출을 행할 수 있다.
도 37은 도 35에서 나타내는 터치 및 지문 센서 부착 표시 장치 100의 타이밍 차트를 나타낸다. 도 37에서 나타낸 바와 같이, 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100는 표시 기간과 센싱 기간이 동일한 타이밍에 출현한다. 본 실시 형태에 관한 터치 및 지문 센서 부착 표시 장치 100는 제1 구동 회로 118에 있어서, 표시부 102의 주사 신호선 구동 회로 118c와 터치 및 지문 센서부 110의 스캔회로 118d가 독립된 회로 블록으로 마련되어 있고, 또한 제2 구동 회로 128에 있어서 데이터 신호선 구동 회로 블록 132와 터치 및 지문 센서 검출 회로 블록 134도 독립된 회로 블록으로 마련되어 화상의 표시와 센싱을 동시에 수행하는 것이 가능하다.
본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100에 따르면, 예를 들어, 동영상을 표시하면서 터치 또는 지문의 센싱을 할 수 있다. 다른 구성은 제1 실시 형태에서의 터치 및 지문 센서 부착 표시 장치와 같으며, 동일한 효과를 낼 수 있다.
[제4 실시 형태]
본 실시 형태는 제1 실시 형태에서 나타내는 터치 및 지문 센서 부착 표시 장치 100에 대해 투명 수지 기판 200의 일부를 초박형 강화유리(Ultra-Thin Glass: UTG)로 치환한 일례를 설명한다.
도 38은 투명 수지 기판(200)의 일부에 초박형 강화유리가 이용된 터치 및 지문 센서 부착 표시 장치 100를 나타낸다. 구체적으로 본 실시 형태와 관련된 투명 수지 기판 200은 도 16a 및 도 16b에서 나타내는 투명 수지 기판 200의 구조에 있어서, 제1 투명 수지층 202a에 초박형 강화 유리가 적용된다. 적용되는 초박형 강화유리의 두께는 25㎛~50㎛, 예를 들어, 30㎛이다. 도 38에서 도시된 바와 같이, 본 실시 형태와 관련된 투명 수지 기판(200)은 파손을 방지하기 위해 4개의 모서리부가 반경(R) 2mm~5mm의 라운드 형상으로 가공되어 있다. 초박형 강화유리는 절곡 가능하며, 이러한 투명 수지 기판 200을 이용한 터치 및 지문 센서 부착 표시 장치 100은 표시 화면을 접을 수 있는 전자기기(예를 들어, 스마트폰, 태블릿 단말 등)에 적용될 수 있다. 또한, 본 실시 형태와 관련된 구성은 제2 실시 형태 및 제3 실시 형태에서 나타내는 터치 및 지문 센서 부착 표시 장치에 적용할 수 있다.
[제5 실시 형태]
본 실시 형태는 구동 회로 실장방식으로서 칩 온 플라스틱(Chip On Plastic: COP)에 의한 실장방법을 채용한 터치 및 지문 센서 부착 표시 장치의 일례를 나타낸다.
도 39는 투명 수지 기판(200)의 일부에 초박형 강화유리가 이용된 터치 및 지문 센서 부착 표시 장치 100를 나타낸다. 표시부 102, 터치 및 지문 센서부 110, 제1 구동 회로 118, 전환 회로 120, 단자부 122 및 투명 수지 기판 200은 제4 실시 형태에서 나타내는 것과 같다. 한편, 본 실시 형태에 있어서는 제2 구동 회로 128이 투명 수지 기판 200에 실장되어 있다는 점에서 다르다.
제4 실시 형태에서 나타내는 투명 수지 기판과 마찬가지로, 본 실시 형태의 투명 수지 기판 200도 4개의 모서리부는 반경(R) 2mm ~ 5mm의 라운드 형상으로 가공된다. 투명 수지 기판 200에 초박형 강화 유리를 이용하는 경우, 이러한 모서리부 형상을 갖는 것에 의해 어셈블리 공정에 있어서 네 모서리의 파손을 방지하고 수율을 향상시킬 수 있다.
도 40은 제2 구동 회로 128이 실장되는 영역과 단자부 122의 단면 구조를 나타낸다. 제2 구동 회로 128은 제1 패드 135a 및 제2 패드 135b를 포함한다. 제1 패드 135a는 제1 접속 단자 146a와 도전성 입자 242를 통해 접속되고, 제2 패드 135b는 제2 접속 단자 146b와 도전성 입자 242를 통해 접속된다. 제2 구동 회로 128은 비가열 실온 가압 실장 기술을 채용함으로써 투명 수지 기판 200에 실장할 수 있다. 도전성 입자 242는 수지 244에 분산되어 있으며, 이 상세한 내용은 도 28의 설명에서 상세히 기술한 바와 같다.
제2 구동 회로 128이 실장되는 영역의 외측에 단자부 122가 마련된다. 도 40은 쉴드 전극 116, 제1 절연층 210이 제2 구동 회로 128이 실장되는 영역에서 단자부 122의 영역까지 연신된 구조를 나타낸다. 이러한 구조로 함으로써, 제2 구동 회로 128을 실장하는 영역의 강성을 높일 수 있고, 접속 단자의 변형이나 박리를 방지할 수 있다. 그것에 의해, 제2 구동 회로 128을 접속하는 공정의 수율을 향상시킬 수 있다. 또한, 제4 투명 수지층 202d에 강성이 높은 파라계 폴리아미드수지를 이용하면 더욱 바람직하다.
도 39 및 도 40에서 도시된 바와 같이 투명 수지 기판 200에 제2 구동 회로 128을 CPO로 실장하는 것을 통해서도 터치 및 지문 센서 부착 표시 장치 100을 실현할 수 있다. 본 실시 형태와 관련된 터치 및 지문 센서 부착 표시 장치 100는 제2 구동 회로 128이 투명 수지 기판 200상에 실장됨에 따라 플렉시블 회로 기판이 생략되어 부품점수 및 제조 공정을 절감할 수 있다.
[제6 실시 형태]
본 실시 형태는 화소 104의 회로 구성이 제1 실시 형태와는 다른 양태를 갖는 터치 및 지문 센서 부착 표시 장치 100의 구성을 나타낸다.
도 41은 화소 104의 등가 회로의 일례로서 전압 기입방식 화소 회로의 일례를 나타낸다. 제1 실시 형태에서 설명하는 바와 같이 화소 104는 제1 부화소 105r, 제2 부화소 105g, 제3 부화소 105b를 포함하되, 도 41은 제1 부화소 105r와 제2 부화소 105g의 구성을 상세하게 나타낸다. 화소 104는 제1 부화소 105r의 열, 제2 부화소 105g의 열 및 제3 부화소 105b의 열이 스트라이프 형태로 배열하는 구성을 갖는다.
제1 부화소 105r는 구동 트랜지스터 136r, 선택 트랜지스터 138r, 용량 소자 140r 및 EL 소자 142r를 포함하고, 제2 부화소 105g은 구동 트랜지스터 136g, 선택 트랜지스터 138g, 용량 소자 140g 및 EL 소자 142g을 포함한다. 제1 부화소 105r 선택 트랜지스터 138r는 제2 게이트 전극이 주사 신호선 106(GBn)에 접속되고 소스 측이 데이터 신호선 108(Dm)에 접속된다. 제2 부화소 105g 선택 트랜지스터 138g은 제2 게이트 전극이 주사 신호선 136(GAn)에 접속되고 소스 측이 데이터 신호선 108(Dm+1)에 접속된다. 또한, 제3 부화소 105b 선택 트랜지스터 138b는 제2 게이트 전극이 주사 신호선 136(GBn)에 접속되고 소스 측이 데이터 신호선 108(Dm+1)에 접속된다. 이와 같이, 본 실시 형태와 관련된 화소 회로는 인접하는 부화소 선택 트랜지스터의 제2 게이트 전극이 서로 다른 주사 신호선에 접속되고, 또한 소스측이 동일한 데이터 신호선에 접속되는 구성을 갖는다. 또한 화소 104는 공통 배선 144가 제1 부화소 105r의 열 Lr와 제2 부화소 105g의 열 Lg로 공유하도록 배설되어 있다.
도 42는, 도 41에서 나타내는 화소 104를 구동할 때의 타이밍 차트를 나타낸다. 도 42는 주사 신호선 106(GAn)의 주사 신호가 시각 t-1에서 로우 레벨(L 레벨)에서 하이 레벨(H 레벨)로 천이하여 선택 트랜지스터 138g이 온이 되고, 이에 동기하여 데이터 신호선 108(Dm+1)에 데이터 신호가 입력되어 제2 부화소 105g에 데이터가 기입되고, 시각 t0에서 주사 신호가 L 레벨로 천이하여 선택 트랜지스터 138g이 오프되며, 동시에 주사 신호선 106(GBn)의 주사 신호가 시각 t0에서 로우 레벨(L 레벨)로부터 하이 레벨(H 레벨)fh 천이되어 선택 트랜지스터 138r 및 선택 트랜지스터 138b)가 온 되고, 이에 동기하여 데이터 신호선 108(Dm) 및 데이터 신호선 108(Dm+1)에 데이터 신호가 입력되어 제1 부화소 108r 및 제3 부화소 108b에 데이터가 기입되고, 시각 t1에서 주사 신호가 L 레벨로 천이하여 선택 트랜지스터 138r 및 선택 트랜지스터 1438b가 오프되는 동작을 나타낸다.
이와 같이 인접한 부화소(제1 부화소 105r와 제2 부화소 105g, 제2 부화소 105g과 제3 부화소 105b)의 선택 트랜지스터가 서로 다른 주사 신호선에 접속됨으로써 인접한 부화소(예를 들어, 제2 부화소 105b와 제3 부화소 105b)끼리 데이터 신호선 108(Dm+1)을 공유하고, 각기 다른 타이밍에 데이터를 기입할 수 있다. 이러한 화소 회로의 구성에 의해 데이터 신호선의 갯수를 줄일 수 있다. 즉, 단자부 122에 있어서 접속 단자의 수를 줄일 수 있다.
도 43은 화소 104의 등가 회로의 일례로서 전류 기입 방식의 화소 회로의 일례를 나타낸다. 화소 104는 제1 부화소 105r, 제2 부화소 105g, 제3 부화소 105b를 포함하되, 도 43은 제1 부화소 105r와 제2 부화소 105g의 구성을 상세하게 나타낸다.
제1 부화소 105r는 제1 트랜지스터 138r(선택 트랜지스터), 제2 트랜지스터 139r, 구동 트랜지스터 136r, 발광 제어 트랜지스터 137r, 용량 소자 140r 및 EL 소자 142r를 포함한다. 제1 트랜지스터 138r 및 제2 트랜지스터 139r는 제2 게이트 전극이 주사 신호선 106(GBn)에 접속되고 소스 측이 데이터 신호선 108(Dm)에 접속된다. 제1 트랜지스터 138r의 드레인 측이 구동 트랜지스터 136의 제2 게이트 전극 및 용량 소자 140에 접속되어 데이터 신호를 기입하는 타이밍을 제어하기 위해 이용된다. 제2 트랜지스터 139r는 구동 트랜지스터 136의 드레인에 접속되어 제1 트랜지스터 138r와 동일한 타이밍에 온오프 동작이 제어되고, 구동 트랜지스터 136r의 문턱 전압을 보상하기 위해 마련된다. 발광 제어 트랜지스터 137r는 EL 소자 142r와 구동 트랜지스터 136r 사이에 직렬로 접속되고, 제2 게이트가 제2 주사 신호선 107(En)에 접속되어 EL 소자 142r의 발광 타이밍을 제어한다. 제2 부화소 105g도 같은 구성을 갖는다.
제2 주사 신호선 107과 제1 트랜지스터 138r의 드레인 사이에는 제2 용량 소자 274r가 마련되어 있을 수도 있다. 제2 용량 소자 274r를 마련함으로써, 제1 트랜지스터 138r가 내려갔을 때의 게이트-드레인간 용량 Cgd의 변동에 따라 용량 소자 140r의 전압이 ΔVgd만 변동하는 것을 억제할 수 있다.
덧붙여 도시되지 않지만, 제1 부화소 105r의 열 Lr과 동일한 구성을 가지며 제1 트랜지스터 및 제2 트랜지스터의 소스측이 데이터 신호선 108(Dm+1)에 접속되고, 제2 게이트 전극이 주사 신호선 106(GBn)에 접속되며, 발광 제어 트랜지스터의 제2 게이트 전극이 제2 주사 신호선 107(En)에 접속되는 제3 부화소 105b의 열을 갖는다.
도 44 는, 도 43 에서 나타내는 화소 104 를 구동할 때의 타이밍 차트를 나타낸다. 도 44는 주사 신호선 106(GAn)의 주사 신호가 시각 t0에서 로우 레벨(L 레벨)에서 하이 레벨(H 레벨)로 천이하여 제1 트랜지스터 138g 및 제2 트랜지스터 139g이 온이 되고, 이에 동기하여 데이터 신호선 108(Dm+1)에 데이터 신호가 입력되어 제2 부화소 105g에 데이터가 기입되고, 또한 구동 트랜지스터 136g의 문턱 전압을 보상하는 동작이 이루어진다. 시각 t1에서 주사 신호선 106(GAn)의 주사 신호가 L 레벨로 천이하여 제1 트랜지스터 138g 및 제2 트랜지스터 139g이 오프되고, 동시에 주사 신호선 106(GBn)의 주사 신호가 시각 t1에서 로우 레벨(L 레벨)에서 하이 레벨(H 레벨)로 천이하여 제1 트랜지스터 138r 및 제2 트랜지스터 139r가 온이 되고, 이에 동기하여 데이터 신호선 108(Dm)에 데이터 신호가 입력되어 제1 부화소 108r로 데이터 기입과 구동 트랜지스터 136r의 문턱 전압을 보상하는 동작이 이루어진다. 이러한 데이터 기입 기간에 있어서, 제2 주사 신호선 107(En)은 L 레벨로 되어 있고 발광 제어 트랜지스터 137r, 137g은 오프가 되어 있다.
데이터 기입 기간이 종료되면 발광 기간으로 천이한다. 즉, 제2 주사 신호선 107이 L 레벨에서 H 레벨로 천이하여 발광 신호가 입력되고 발광 제어 트랜지스터 137r, 137g이 온이 된다. 이것에 의해, 제1 부화소 105r 및 제2 부화소 108g에서는 구동 트랜지스터 136r, 136g의 드레인 전류에 따른 전류가 EL 소자 142r, 142g으로 흘러 발광한다.
인접한 부화소(제1 부화소 105r와 제2 부화소 105g)의 선택 트랜지스터가 서로 다른 주사 신호선에 접속됨으로써 데이터 신호선 108의 갯수를 삭감할 수 있고 단자부 122에서의 접속 단자의 수를 줄일 수 있다.
도 47은 도 41 및 도 43에서 나타내는 데이터 신호선 108과 공통 배선 144의 배치를 나타낸다. 데이터 신호선 108은 제4 투명 수지층 202d보다 상층측에 마련되는 데 비해, 공통 배선 144는 제3 투명 수지층 202c와 제4 투명 수지층 202d 사이에서 쉴드 전극 116과 접하도록 마련된다. 쉴드 전극 116이 투명 도전막으로 형성되는 데 비해 공통 배선 144는 금속막으로 형성된다. 공통 배선 144가 스트라이프 모양의 패턴으로 쉴드 전극 116의 일단에서 타단에 걸쳐 연장되도록 마련됨으로써 쉴드 전극 116의 저저항화를 도모할 수 있다.
도 46은 본 실시 형태와 관련된 투명 수지 기판 200의 일부에 초박형 강화 유리가 이용된 터치 및 지문 센서 부착 표시 장치 100을 나타낸다. 도 46에서 나타내는 터치 및 지문 센서 부착 표시 장치 100는 전환 회로 120가 마련되어 있지 않고, 제3 접속 단자 148a 및 제2 주사 신호선 구동 회로 118e의 구성이 다른 외에는, 도 39에서 나타낸 것과 동일한 구성을 갖는다.
제2 구동 회로 128에 있어서, 데이터 신호선 구동 회로 블록 132에 마련된 제3 접속 단자 148a는 데이터 신호선 108에 접속되어 있으며, 전환 회로를 거치지 않고 데이터 신호가 표시부 102의 각 화소 104로 출력된다. 도 41 및 도 43에서 도시된 바와 같이, 데이터 신호선 108의 갯수는 인접한 화소열에서 공유하도록 배설되어 있으므로, 제3 접속 단자 148a의 수는 종래에 비해 삭감되어 있다.
도 45는 투명 수지 기판 200과 제2 구동 회로 128의 접속부의 상세를 나타낸다. 투명 수지 기판 200은 제1 접속 단자 146a 및 제2 접속 단자 146b가 마련된다. 제1 접속 단자 146a는 데이터 신호선 108이 접속되고, 제2 접속 단자 146b는 제1 센서 전극 112가 접속된다. 제2 구동 회로 128의 제3 접속 단자 148a는 제1 접속 단자 146a와 접속되고, 제4 단자 148b는 제2 접속 단자 146b와 접속된다. 접속부에는 수지 244 안에 분산된 도전성 입자 242가 이용된다. 접속 구조의 상세한 것은 도 28에서 나타내는 구조와 같다.
본 실시 형태에 의하면, 표시부 102가 스트라이프 형상으로 각 색에 대응한 화소들이 배열되는 구성을 갖는 경우에 있어서, 인접하는 화소열이 데이터 신호선 108을 공용하는 화소 회로를 가짐으로써 데이터 신호선 108의 갯수를 절감하고 나아가 전환 회로 120을 이용하지 않고도 접속 단자의 수를 삭감할 수 있다.
[제7 실시 형태]
본 실시 형태는 도 43에서 나타내는 전압 기입형 화소 104를 구성하는 각 소자의 레이아웃의 일례를 나타낸다.
도 48은 제1 부화소 105r 및 제2 부화소 105g 레이아웃의 일례를 나타낸다. 제1 부화소 105r는 제1 트랜지스터 138r, 제2 트랜지스터 139r, 구동 트랜지스터 136r, 발광 제어 트랜지스터 137r, 용량 소자 140r를 가지고 있고, 제2 부화소 105g은 제1 트랜지스터 138g, 제2 트랜지스터 139g, 구동 트랜지스터 136g, 발광 제어 트랜지스터 137g, 용량 소자 140g을 갖는다. 덧붙여 EL 소자 142r, 142g을 구성하는 각 층은 생략되어 있다. 또한, 제1 센서 전극 112 및 제2 센서 전극 114도 생략되어 있다.
제1 부화소 105r에 착안하면, 제1 트랜지스터 138r는 제1 산화물 반도체층 180a, 소스를 형성하는 제3 금속 산화물 도전층 176c, 드레인을 형성하는 제4 금속 산화물 도전층 176d, 제1 주사 신호선 106(GBn)과 적층되고, 제1 트랜지스터 138r의 영역으로 연장되는 투명 도전막으로 형성되는 제2 게이트 전극 153이 도시되지 않는 제2 절연층 212를 통해 적층되고, 또한, 도시되지 않은 제1 절연층 210을 통해 쉴드 전극 116에 의해 형성된 구조를 갖는다. 제1 산화물 반도체층 180a에 비해, 제1 게이트 전극 152는 하층에 마련되고, 제2 게이트 전극 153은 상층에 마련된다.
제2 트랜지스터 139r는 제1 트랜지스터 138r와 동일한 구성을 가지며, 드레인을 형성하는 제5 금속 산화물 도전층 176e가 구동 트랜지스터 136r를 형성하는 제2 금속 산화물 도전층 176a에 접속되는 구성을 갖는다.
구동 트랜지스터 136r는 제1 산화물 반도체층 180a, 제1 금속 산화물 도전층 176a 및 제2 금속 산화물 도전층 176b를 덮도록 제2 게이트 전극 153과 동층의 제2 게이트 전극 151이 마련된 구조를 갖는다. 제2 게이트 전극 151과 제2 금속 산화물 도전층 176b가 겹치는 영역에는 용량 소자 140r가 형성된다.
발광 제어 트랜지스터 137r는 제1 산화물 반도체층 180a, 제1 금속 산화물 도전층 176a에 접속되는 제6 금속 산화물 도전층 176f, 이러한 도전층에 간극을 두고 배치되는 제7 금속 산화물 도전층 176g, 이러한 2개의 금속 산화물 도전층과 겹치고 또한 제2 주사 신호선 107(En)을 형성하며 발광 제어 트랜지스터 137r의 영역과 겹치는 영역에 형성되는 제2 게이트 전극 268, 도시되지 않는 쉴드 전극 116에 의해 형성되는 제1 게이트 전극(266)이 적층된 구조를 갖는다. 그리고, 도시되지 않은 EL 소자 142r는 제8 콘택홀 264를 통해 발광 제어 트랜지스터 137r와 접속된다.
제2 부화소 105g도 같은 구성을 가지며, 제1 부화소 105r를 공통 배선 144를 중심으로 반전시키고, 나아가 상하 방향을 반전시킨 레이아웃을 갖는다.
도 49는 제1 부화소 105r의 부분적인 단면 구조를 나타내고, 주로 도 48에서 설명한 발광 제어 트랜지스터 137r, 용량 소자 140r, EL 소자 142r의 단면 구조를 나타낸다. 도 49에서 도시된 바와 같이 발광 제어 트랜지스터 137r는 제6 금속 산화물 도전층 176f 및 제2 금속 산화물 도전층 176g은 제1 절연층 210과 제1 산화물 반도체층 180a 사이에 마련되고, 제1 게이트 전극 248은 쉴드 전극 116과 동일한 층으로 형성되며, 제2 게이트 전극 250(제2 주사 신호선 107)은 제2 절연층 212을 통해 제1 산화물 반도체층 180a와 겹치도록 마련된다. 또한 용량 소자 140r는 제2 절연층 212를 사이에 두고 중첩하는 제2 게이트 전극 151을 형성하는 투명 도전막과 제2 금속 산화물 도전층 176b에 의해 형성된다. 제2 금속 산화물 도전층 176b는 제5 콘택홀 166에 의해 쉴드 전극 116에 접속되는 구조를 갖는다. EL 소자 142r는 제1 전극 220(음극)측에서 전자 수송층 222, 전자 주입층 224, 발광층 226, 전자 블록킹층 227, 정공 수송층 228, 정공 주입층 230, 제2 전극 232가 적층된 구조를 갖는다. 발광 제어 트랜지스터 137r 등의 소자 위에 평탄화층 246, 패시베이션층 248이 마련된다. EL 소자 142r는 평탄화층 246 위에 마련된다.
도 50은 EL 소자 142의 평면 레이아웃과 E1-E2간 및 E3-E4간의 단면 구조를 나타낸다. 제1 전극 220은 주연부가 격벽 262로 덮여 있다. 또한, 제1 전극 220이 발광 제어 트랜지스터 137과 접속되는 제8 콘택홀 264도 격벽 262로 덮이는 위치에 마련된다. 전자 수송층 222가 도포형 재료로 형성될 경우, 전자 수송층 222는 제1 전극 220의 상면으로서 격벽 262에 둘러싸이는 영역에 마련된다. 전자 주입층 224, 전자 블록킹층 227, 정공 수송층 228, 정공 주입층 230이 증착법으로 제작될 경우 격벽 262를 덮어 표시부 102의 전체에 퍼지도록 마련된다. 발광층 226은 증착시 새도우마스크가 이용되며 격벽 262의 개구부에 겹치도록 마련된다. 또한 발광층 226은 잉크젯 도포법, 그라비아 오프셋 인쇄법 등을 이용하여 형성하는 것도 가능하다.
도 48 및 도 50을 참조하면 분명한 바와 같이 EL 소자 142와, 제1 트랜지스터 138, 제2 트랜지스터 139, 구동 트랜지스터 136 및 발광 제어 트랜지스터 137이 겹치도록 배치된다. 화소 회로를 형성하는 이들 트랜지스터의 게이트 전극, 소스 및 드레인 전극과, 산화물 반도체층은 가시광을 투과하는 투명 재료로 형성되므로 EL 소자 142가 보텀 에미션형이더라도 투명 수지 기판 200을 통해 광을 외부로 출사할 수 있다.
[제8 실시 형태]
EL 소자 142를 구동하는 구동 트랜지스터 136은 데이터 신호에 기초한 전압을 유지하기 위해 용량 소자 140을 갖는다. 여기서 용량 소자 140에 기입된 전압 정보가, 선택 트랜지스터 138의 게이트-드레인간 용량 Cgd에 의해 게이트 전압이 내려갈 때 ΔVgd만큼 변동한다. 용량 소자 140의 용량이 큰 경우에는 문제가 되지 않지만, 중소형 디스플레이에 있어서 고정세화(高精細化)된 것에 의해 화소 사이즈가 축소되어 용량 소자 140의 용량을 크게 취하지 못할 때에는 이 영향을 무시할 수 없게 된다. 또한, 전류 기입 방식에서는 용량 소자 140의 용량을 크게 하면 기입 시간을 길게 할 필요가 있으나, 화소수 및 구동 주파수의 관계에서 충분한 기입 시간이 얻어지지 않아 계조 표현에 지장을 초래하는 문제가 있다.
도 51은 상기와 같은 ΔVgd의 변동을 억제할 수 있는 화소 회로의 일례를 나타낸다. 구체적으로는 부화소 105가 제1 트랜지스터 138(선택 트랜지스터)이 구동 트랜지스터 136의 게이트에 데이터 신호를 인가하도록 접속되고, EL 소자 142와 구동 트랜지스터 136 사이에 발광 제어 트랜지스터 137이 접속되는 구성에 있어서, 제2 트랜지스터 139를 데이터선 신호108과 발광 제어 트랜지스터 137의 드레인 사이에 접속하고, 나아가 제2 트랜지스터 136의 제2 게이트 전극 사이에 제2 용량 소자 274를 접속함으로써 제1 트랜지스터 138의 게이트 전압이 하향될 때 용량 소자 140의 전압이 ΔVgd만큼 변동되지 않도록 하고 있다.
도 52는 도 51에서 나타내는 부화소 105의 평면 레이아웃을 나타내고, 도 53은 부화소 105의 부분적인 단면 구조로서 제1 트랜지스터 138, 제2 용량 소자 274 및 그 상층측에 배치되는 EL 소자 142의 단면 구조를 나타낸다. 제2 용량 소자 274는, 제2 용량 전극 272가 제1 트랜지스터 138로부터 연장되는 제4 금속 산화물 도전층 176d와 제2 절연층 212을 통해 겹치도록 마련된 구조를 갖는다. 제2 용량 전극 272는 구동 트랜지스터 136의 제2 게이트 전극 151과 동일한 층으로 형성할 수 있으므로 새로운 층을 추가할 필요 없이 포토 마스크의 매수를 증가시키지 않고 형성할 수 있다.
또한, 도 54의 부화소 105의 레이아웃도 및 도 55의 부화소 105의 부분 단면도에서 도시된 바와 같이, 구동 트랜지스터 136의 제2 게이트 전극 151을 발광 제어 트랜지스터 137의 드레인과 접속하고, 제1 트랜지스터 138에서 연장되는 제4 금속 산화물 도전층 176d와 제2 절연층 212를 통해 겹치도록 마련함으로써 제2 용량 소자 274를 형성하도록 할 수 있다.
이와 같이, 제2 용량 소자 274를 마련함으로써 선택 트랜지스터 138의 게이트-드레인간 용량 Cgd에 의해 게이트 전압이 내려갈 때 ΔVgd만큼 변동됨에 따른 용량 소자 140의 전압 변동을 억제할 수 있다. 본 실시 형태는 제1 실시 형태에서 나타내는 터치 및 지문 센서 부착 표시 장치와 적절히 조합하여 실시할 수 있다.
[제9 실시 형태]
본 실시 형태는 터치 및 지문 센서 부착 표시 장치 100에 마련되는 EL 소자 142의 광 취출 구조의 일례를 나타낸다.
도 56은 본 실시 형태와 관련된 부화소 105의 단면 구조를 나타낸다. 본 실시 형태에 관한 부화소 105는 EL 소자 142가 광을 출사하는 쪽에 와이어 그리드 편광자 250이 마련된 구조를 갖는다. 예를 들어, 와이어 그리드 편광자 250은 제1 센서 전극 112 및 제2 센서 전극 114가 마련된 투명 수지 기판 200과 EL 소자 142 사이에 마련된다. 구체적으로 도 56은 와이어 그리드 편광자 250은 쉴드 전극 116의 상면에 마련되는 일례를 나타낸다. EL 소자 142는 도 16a를 참조하여 설명한 바와 같이 제1 전극 220과 제2 전극 232 사이에 전자 수송층 222, 전자 주입층 224, 발광층 226, 정공 수송층 228, 정공 주입층 230이 적층된 구조를 갖는다.
EL 소자 142는 투명 수지 기판 200쪽으로 광을 출사하기 때문에 제1 전극 220이 투명 도전막으로 형성되고 제2 전극 232가 금속막으로 형성된다. 본 실시 형태에서 나타내는 EL 소자 142는, 더욱이 전자 주입층 230과 제2 전극 232 사이에 광산란층 251이 마련된 구조를 갖는다. 광 산란층 251은 투명 광 산란 비즈 252를 포함하는 투명 접착 잉크 254를 전자 주입층 230 위에 도포함으로써 형성된다. 예를 들어, 투명 광 산란 비즈 252를 포함하는 투명 접착 잉크 254를 잉크젯 인쇄법 등의 인쇄법에 의해 부화소 105의 영역에 도포함으로써 광 산란층 251을 형성할 수 있다.
도 58은 와이어 그리드 편광자 250의 상세한 구조를 나타낸다. 와이어 그리드 편광자 250은 세선 패턴이 주기적으로 나열된 구조를 갖는다. 세선 패턴은 알루미늄(Al), 알루미늄-은 합금(AlAg), 실리콘 또는 네오디뮴이 첨가된 알루미늄 합금(Al-Si, Al-Nd) 등으로 형성되는 금속 세선 258로 형성된다. 금속 세선 258의 쉴드 전극 116측에는 가시광을 흡수하는 광흡수층 256이 마련되어 있을 수도 있다. 광흡수층 256은 실리콘(Si), 게르마늄(Ge), 실리콘게르마늄(SiGe) 등의 가시광에 광흡수대를 갖는 반도체 재료, 고융점 금속실리사이드(크롬(Cr), 코발트(Co), 니켈(Ni), 탄탈(Ta), 몰리브덴(Mo), 티타늄(Ti), 니오브(Nb) 등의 고융점 금속과 실리콘과의 화합물)로 형성되는 것이 바람직하다. 금속 세선 258의 폭은 100nm 이하, 바람직하게는 70nm 이하, 두께는 100nm 이상, 바람직하게는 200nm 이상을 가지며 가시광 파장의 절반 이하인 피치(예를 들어, 200nm 이하)로 배설된다. 이 때문에 육안으로는 금속의 광택면이 시인되지만 와이어 그리드 편광자 250의 시인되는 쪽 면에 금속 세선 258에 겹쳐 광흡수층 256이 마련됨으로써 표시 화면의 경면화를 방지할 수 있다.
도 59는 절연층 260 위에 와이어 그리드 편광자 250을 마련한 일례를 나타낸다. 와이어 그리드 편광자 250을 구성하는 금속 세선 258은 가시광 파장의 절반 이하 피치(예를 들어, 200nm 이하)로 배설되기 때문에 쉴드 전극 116을 겸할 수 있다. 이 때 금속 세선 258은 쉴드 전극 116과 마찬가지로 일정한 전위(예를 들어, 접지 전위)에 제어되고 있는 것이 바람직하다.
와이어 그리드 편광자 250은 직선 편광자이며 투과 편광축과 반사 편광축을 갖는다. 도 68에서 도시된 바와 같이 와이어 그리드 편광자 250이 마련됨으로써 EL 소자 142의 출사광 중, 투과 편광축에 평행한 편광성분(TM파)은 투과하여 투명 수지 기판 200에서 출사되고, 반사 편광축에 평행한 편광성분(TE파)은 반사된다. 즉, EL 소자 142로부터 출사된 광의 절반은 와이어 그리드 편광자 250에서 반사되어 다시 EL 소자 142로 입사한다. EL 소자 142에 재입사한 광은 광산란층 251에서 산란되어 편광축이 랜덤하게 된다. 그리고 다시 EL 소자 142로부터 출사되어, 일부는 와이어 그리드 편광자 250을 투과하여 외부로 출사되며 나머지 성분은 반사된다. 이와 같이 와이어 그리드 편광자 250과 광산란층 251을 마련함으로써 EL 소자 142로부터 출사되는 광을 다중 반사시켜 출사광의 편광축을 한 방향으로 수렴하도록 할 수 있다.
도 56에는 도시되지 않지만 터치 및 지문 센서 부착 표시 장치 100에는 콘트라스트 향상을 위해 표시 화면측에 편광축 회전판이 마련된다. 편광축 회전판은 직선 편광판에 1/2 위상차 판을 조합한 것으로, 직선 편광축과 1/2 위상차 지연축이 45도 기울어진 상태로 조합되어 있다. 이 때, 도 60에서 도시된 바와 같이 와이어 그리드 편광자 250의 투과 편광축에 대해 편광축 회전판의 직선 편광축을 45도 기울여서 배치함으로써 EL 소자 142에서 출사되는 광의 취출 효율을 크게 향상시킬 수 있다.
와이어 그리드 편광자 250의 투과 편광축의 방향은 금속 세선 258이 연장되는 방향을 변경함으로써 자유롭게 설정할 수 있다. 도 61은 주사 신호선 106과 데이터 신호선 108로 둘러싸이는 영역 내(부화소 105의 영역)에 금속 세선 258의 패턴이 마련되는 일례를 나타낸다. 도 61에서 도시된 바와 같이 금속 세선 258은 주사 신호선 106이 연장되는 방향과 평행한 방향으로 신장하는 패턴을 가짐으로써, 투과 편광축이 데이터 신호선 108의 신장하는 방향과 평행한 방향으로 배치된다. 덧붙여 도시되지는 않지만, 금속 세선 258이 데이터 신호선 108이 연장되는 방향과 평행한 방향으로 신장하는 패턴을 가지고 있을 수도 있다. 도 62는 금속 세선 258의 패턴이 주사 신호선 106 및 데이터 신호선 108에 대해 소정 각도로 기울어져 배치된 패턴을 가짐으로써 투과 편광축이 금속 세선 258의 길이 방향과 직행하는 방향으로 배치되는 예를 나타낸다.
도 57은 와이어 그리드 편광자 250이 평탄화층 246에 매립되도록 마련된 일례를 나타낸다. 금속 세선 258은 100nm~200nm 정도의 두께로 형성된다. 이러한 금속 세선 258을 평탄화막 246에 매립하도록 마련함으로써, 와이어 그리드 편광자 250을 소위 인셀의 형태로 마련하더라도 평탄성을 저해하지 않고 EL 소자 142를 마련할 수 있다.
도 66은 제1 전극 220의 상면에 와이어 그리드 편광자 250이 마련된 일례를 나타낸다. 와이어 그리드 편광자 250을 구성하는 금속 세선 258 및 광흡수층 256은 제1 전극 220을 형성하는 투명 도전막 위에 형성된다. 금속 세선 258 및 광흡수층 256은 제1 전극 220의 상면에 요철 구조를 형성하되, 전자 수송층 222를 도포형 재료로 금속 세선 258을 매립하도록 마련함으로써 발광층 226에 영향이 미치지 않도록 하여 제2 전극 232와의 단락을 방지할 수 있다.
도 67은 제1 전극 220과 금속 세선 258의 평면도를 나타낸다. 금속 세선 258은 제1 전극 220을 형성하는 투명 도전막 위에 마련된다. 제1 전극 220의 일단측에서 타단측으로 연신하도록 금속 세선 258이 형성된다. 또한, 도 67에서 도시된 바와 같이 금속 세선 258을 형성하는 금속막에서 제1 전극 238의 외주를 둘러싸는 금속 패턴을 마련하여 금속 세선 258이 접속됨으로써 투명 도전막(제1 전극 220)의 저저항화를 도모할 수 있다.
본 실시 형태에서 나타낸 바와 같이 터치 및 지문 센서 부착 표시 장치 100를 형성하는 층 안에 와이어 그리드 편광자 250을 마련함으로써, 콘트라스트의 향상을 도모하기 위해 편광축 회전판이 마련된다고 하더라도, 광의 취출 효율을 크게 향상시킬 수 있다.
[제10 실시 형태]
본 실시 형태는 제1 실시 형태에서 나타내는 봉지 구조 및 인출 배선 구조의 새로운 변형을 나타낸다.
도 63a는 데이터 신호선 108과 동일한 층으로 형성되는 인출 배선 147에 의해 제2 센서 전극 114가 투명 수지 기판 200 상의 배선 또는 회로와 접속되는 구조를 나타낸다. 인출 배선 147은 제1 절연층 210 위에 마련되고, 제1 절연층 210, 제4 투명 수지층 202d 및 제3 투명 수지층 202c를 관통하는 콘택홀 159와 접속되는 구조를 나타낸다. 제1 인출 배선 147 및 제1 콘택홀 159 위에는 제2 절연층 212가 마련되고, 더욱이 질화실리콘막 214c로 덮여 있는 것에 의해 외부로부터의 수분의 침입을 막을 수 있다.
도 63b는 주사 신호선 106 또는 제2 주사 신호선 107과 동일한 층으로 형성되는 인출 배선 147에 의해 제2 센서 전극 114가 투명 수지 기판 200상의 배선 또는 회로와 접속되는 구조를 나타낸다. 이러한 인출 배선 147은 제2 절연층 212상에 마련되어 있고, 제2 절연층 212, 제1 절연층 210, 제4 투명 수지층 202d를 관통하는 콘택홀 159에 의해, 제3 투명 수지층 202c상에 쉴드 전극 116과 동일한 층에 형성된 제1 인출 배선 147a와 접속된다. 더욱이 제1 인출 배선 147a는 제3 투명 수지층 202c에 형성된 콘택홀 169에 의해 제2 센서 전극 114와 접속되어 있다. 이러한 구조에 의해서도, 제2 센서 전극 114가 투명 수지 기판 200상의 배선 또는 회로와 접속할 수 있다.
도 64a는 도 22a에서 나타내는 구조에 대해 인출 배선 147이 제2 절연층 212 위에 마련된 구조를 나타낸다. 인출 배선 147은 제2 주사 신호선 107과 동일한 층으로 형성된다. 인출 배선 147의 위가 질화실리콘막 214c로 덮여 있음에 따라, 인출 배선 147이 제2 접속 단자 146b를 형성하도록 외측으로 연장된 구조를 가지고 있어더라도, 봉지층 236과 밀착되는 구조를 형성할 수 있어 신뢰성을 높일 수 있다.
도 64b는, 제2 전극 232와 제3 접속 단자 146c와의 접속 구조를 나타낸다. 제2 전극 232는 투명 수지 기판 200의 단부로 인출되고, 제2 주사 신호선 107과 동일한 층으로 형성되는 인출 배선 147과 접속된다. 인출 배선 147은 제3 접속 단자 146c를 형성하도록 외측으로 연장된 구조를 가지는데, 이러한 구조에 있어서도 인출 배선 147이 질화실리콘막 214c로 덮임으로써 봉지층 236과 밀착되는 구조를 형성할 수 있어 신뢰성을 높일 수 있다.
도 65a는 데이터 신호선 108과 제1 접속 단자 146a와의 접속 구조를 나타낸다. 데이터 신호선 108은 투명 수지 기판 200의 단부로 인출되어, 제2 주사 신호선 107과 동일한 층으로 형성되는 인출 배선 147과 접속된다. 이러한 인출 배선 147은 제1 접속 단자 146a를 형성하도록 외측으로 연장된 구조를 가지는데, 이러한 구조에 있어서도 인출 배선 147이 질화실리콘막 214c로 덮임으로써 봉지층 236과 밀착되는 구조를 형성할 수 있어 신뢰성을 높일 수 있다.
도 65b는 도 63b에 비해, 제2 절연층 212, 제1 절연층 210, 제4 투명 수지층 202d, 제3 투명 수지층 202c를 관통하는 콘택홀 159에 의해, 인출 배선 147이 제2 센서 전극 114와 직접 접속되는 구조를 나타낸다. 이러한 구성에 의해서도 제2 센서 전극 114가 투명 수지 기판 200상의 배선 또는 회로와 접속할 수 있다.
도 16, 도 19, 도 21, 도 49, 도 53 및 도 55에 있어서, 외계로부터 표시 패널 내부로 입사하는 외광이 표시 패널을 구성하는 각종 금속에 의해 반사되어 재차 외계로 출사됨으로써 콘트라스트가 현저하게 저하되어 버린다. 이러한 콘트라스트의 저하를 방지하기 위해 실제로는 원 편광판(직선 편광판과 1/4 파장판을 조합한 광학 부재)이 투명 수지층 202a와 밀착되도록 설치되나 상기 도면에서는 생략되어 있다.
도 56, 도 57 및 도 66은 광의 취출 효율을 향상시키기 위해 와이어 그리드 편광자 250을 내장한 표시 패널을 나타내지만, 외광이 입사하면 표시 패널을 구성하는 금속 재료로 형성되는 각종 전극 및 배선에 의해 반사되어, 재차 외계로 출사됨으로써 콘트라스트가 현저하게 저하되어 버린다. 이러한 콘트라스트의 저하를 방지하기 위해 표시 패널을 구성하는 금속 재료로 형성되는 전극 및 배선의 하층에는 와이어 그리드 편광자 250을 구성하는 광흡수층 256과 동일한 광흡수층이 마련되는 것이 바람직하나, 상기 도면에서는 생략되어 있다.
100... 터치 및 지문 센서 부착 표시 장치, 102... 표시부, 104... 화소, 105... 부화소, 106 ... 주사 신호선, 107 ... 제2 주사 신호선, 108 ... 데이터 신호선, 110 ... 터치 및 지문 센서부, 112 ... 제1 센서 전극, 114 ... 제2 센서 전극, 116... 쉴드 전극, 118... 제1 구동 회로, 118b... 출력 전환 회로, 118c... 주사 신호선 구동 회로, 118d... 스캔회로, 120... 전환 회로, 122... 단자부, 124... 봉지층, 125... 드라이버 IC, 126... 플렉시블 회로 기판, 127... 필름 기재, 128... 제2 구동 회로, 129... 배선군, 130... 주사 신호선 구동 회로 블록, 132...데이터 신호선 구동 회로 블록, 134... 터치 및 지문 센서 검출 회로블럭, 135... 패드, 136... 구동 트랜지스터, 137... 발광 제어 트랜지스터, 138... 선택 트랜지스터(제1 트랜지스터), 139... . 제2 트랜지스터, 140... 용량 소자, 142... EL 소자, 141... 제1 스위칭 소자, 143... 출력 전환 신호선, 144a... 공통 전극, 144b... 공통 배선, 145... 제2 스위칭 소자, 146... 접속 단자, 147... 인출 배선, 148... 접속 단자, 149... 제6 접속 단자, 150... 제1 게이트 전극, 151... 제2 게이트 전극, 152... 제1 게이트 전극, 153... 제2 게이트 전극, 154... 전원선, 156... 스위칭 소자, 157... 제어 신호선, 158... 제1 개구부, 159... 제1 콘택홀, 160... 제2 개구부, 162... 제3 콘택홀, 163... 제3 콘택홀, 164... 제4 개구부, 165... 제4 콘택홀, 166... 제5 콘택홀, 168... 제7 콘택홀, 169... 콘택홀, 170... 소스 배선, 173... 드레인 배선, 174... 소스 전극, 175... 제9 콘택홀, 176... 금속산화물 도전층, 180... 산화물 반도체층, 200... 투명 수지 기판, 202... 투명 수지층, 204... 제1 센서 전극층, 205... 제1 보조 전극, 206... 제2 센서 전극층, 207... 제2 보조 전극, 208... 차광층, 210... 제1 절연층, 212...제2 절연층, 214... 질화실리콘막, 215... 산화실리콘막, 216... 제3 절연층, 220... 제1 전극, 222... 전자 수송층, 224... 전자 주입층, 226... 발광층, 227... 전자 블로킹층, 228... 정공 수송층 230... 정공 주입층, 232... 제2 전극, 234... 제3 개구부, 236... 봉지층, 237... 실리콘질화탄소막, 238...질화실리콘막, 240...분단 영역, 242... 전도성 입자, 244... 수지, 246...평탄화층, 248....패시베이션층, 250... 와이어 그리드 편광자, 251... 광산란층, 252... 비즈, 254... 접착 잉크, 256... 광흡수층, 258... 금속 세선, 260... 절연층, 262... 격벽, 264... 제8 콘택홀, 266...제1 게이트 전극, 268... 제2 게이트전극, 270... 제2 용량 소자, 272... 용량 전극, 274...제2 용량 소자

Claims (20)

  1. 복수의 데이터 신호선, 적어도 하나의 제1 센서 전극을 포함하는 표시부와.
    제1 단자, 제2 단자를 포함하는 단자부와,
    상기 표시부와 상기 단자부 사이에 배치되고, 하나의 입력단과 복수의 출력단을 가지며, 상기 하나의 입력단에 입력되는 입력 신호를 상기 복수의 출력단으로 분배하는 전환 회로
    를 포함하고,
    상기 전환 회로는 입력측이 상기 제1 단자와 접속되고, 상기 복수의 데이터 신호선이 상기 복수의 출력단에 접속되며,
    상기 적어도 하나의 제1 센서 전극은 상기 제2 단자와 접속되어 있는 것을 특징으로 하는, 터치 및 지문 센서 부착 표시 장치.
  2. 제1항에 있어서,
    상기 표시부는 제1 방향으로 배열된 복수의 제1 부화소, 상기 복수의 제1 부화소의 배열에 인접하여 상기 제1 방향으로 배열된 복수의 제2 부화소, 및 상기 복수의 제2 부화소의 배열에 인접하여 상기 제1 방향으로 배열된 다수의 제3 부화소를 포함하고,
    상기 복수의 데이터 신호선은 상기 제1 부화소의 배열에 대응하여 배치된 제1 데이터 신호선, 상기 제2 부화소의 배열에 대응하여 배치된 제2 데이터 신호선, 및 상기 제3 부화소의 배열에 대응하여 배치된 제3 데이터 신호선을 포함하고,
    상기 제1 데이터 신호선, 상기 제2 데이터 신호선, 및 상기 제3 데이터 신호선은 상기 전환 회로의 상기 복수의 출력단에 접속되어 있는, 터치 및 지문 센서 부착 표시 장치.
  3. 제2항에 있어서,
    상기 제1 내지 제3 데이터 신호선, 상기 전환 회로, 상기 제1 단자를 한 조로 하는 제1 회로 블록과, 상기 제1 센서 전극과 상기 제2 단자를 한 조로 하는 제2 회로 블록을 각각 복수 갖고,
    상기 제1 회로 블록과 상기 제2 회로 블록은 교호로 배치되는, 터치 및 지문 센서 부착 표시 장치.
  4. 제1항에 있어서,
    복수의 데이터 신호선과 교차하는 복수의 주사 신호선과, 상기 제1 센서 전극과 교차하는 적어도 하나의 제2 센서 전극과,
    상기 복수의 주사 신호선 및 상기 적어도 하나의 제2 센서 전극과 접속되는 제1 구동 회로를 갖는, 터치 및 지문 센서 부착 표시 장치.
  5. 제4항에 있어서,
    상기 제1 구동 회로는, 상기 주사 신호선과 상기 제2 센서 전극의 접속을 전환하는 출력 전환 회로를 포함하는, 터치 및 지문 센서 부착 표시 장치.
  6. 제4항에 있어서,
    상기 적어도 하나의 제2 센서 전극은 복수의 제2 센서 전극으로 이루어지며,
    상기 복수의 제2 센서 전극 각각에 대응하여 마련된 복수의 보조 전극을 가지며,
    상기 복수의 보조 전극은 상기 복수의 주사 신호선을 겸하고 있는, 터치 및 지문 센서 부착 표시 장치.
  7. 제1항에 있어서,
    상기 제1 단자 및 상기 제2 단자와 접속되는 플렉시블 회로 기판; 및
    상기 플렉시블 회로 기판에 실장된 제2 구동 회로
    를 포함하는, 터치 및 지문 센서 부착 표시 장치.
  8. 제7항에 있어서,
    상기 제2 구동 회로는 데이터 신호선 구동 회로 블록, 터치 및 지문 센서 검출 회로 블록, 주사 신호선 구동 회로 블록을 포함하는, 터치 및 지문 센서 부착 표시 장치.
  9. 제1항에 있어서,
    상기 제1 단자와 상기 제2 단자의 간격이 30㎛ 이하인, 터치 및 지문 센서 부착 표시 장치.
  10. 제6항에 있어서,
    상기 표시부는 적어도 하나의 트랜지스터를 포함하며,
    상기 적어도 하나의 트랜지스터의 게이트는 상기 복수의 보조 전극 중 하나와 접속되어 있는, 터치 및 지문 센서 부착 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 주사 신호선과 상기 복수의 제2 센서 전극 사이에 쉴드 전극을 가지며,
    상기 쉴드 전극은 개구부를 가지며,
    상기 적어도 하나의 트랜지스터의 게이트는 상기 개구부의 내측을 통해 상기 복수의 보조 전극 중 하나와 접속되어 있는, 터치 및 지문 센서 부착 표시 장치.
  12. 제1 방향의 연신하는 제1 센서 전극과, 상기 제1 방향과 교차하는 제2 방향으로 연신하는 제2 센서 전극과,
    상기 제2 방향으로 연신하는 주사 신호선과,
    상기 제2 센서 전극과 겹치는 화소와,
    상기 화소에 마련된 트랜지스터
    를 가지고,
    상기 트랜지스터의 게이트 전극은 상기 주사 신호선과 접속되며,
    상기 주사 신호선은 상기 제2 센서 전극에 접속되어 있는 것을 특징으로 하는, 터치 및 지문 센서 부착 표시 장치.
  13. 제12항에 있어서,
    상기 주사 신호선은 상기 제2 센서 전극과 접하여 마련되어 있는, 터치 및 지문 센서 부착 표시 장치.
  14. 제13항에 있어서,
    상기 게이트 전극과 상기 주사 신호선 사이에 적어도 1층의 절연층을 가지며,
    상기 게이트 전극과 상기 주사 신호선은 상기 적어도 1층의 절연층에 마련된 콘택홀을 통해 접속되어 있는, 터치 및 지문 센서 부착 표시 장치.
  15. 제14항에 있어서,
    제1 투명 수지층, 제2 투명 수지층 및 제3 투명 수지층이 적층된 투명 수지 기판을 가지며,
    상기 제1 센서 전극은 상기 제1 투명 수지층과 상기 제2 투명 수지층 사이에 마련되며,
    상기 제2 센서 전극 및 주사 신호선은 상기 제2 투명 수지층과 상기 제3 투명 수지층 사이에 마련되어 있는, 터치 및 지문 센서 부착 표시 장치.
  16. 제12항에 있어서,
    상기 게이트 전극 및 주사 신호선과 상기 제2 센서 전극 사이에 적어도 1층의 절연층을 가지며,
    상기 주사 신호선은 상기 적어도 1층의 절연층에 마련된 콘택홀을 통해 상기 제2 센서 전극에 접속되어 있는, 터치 및 지문 센서 부착 표시 장치.
  17. 제12항에 있어서,
    차광층을 더 갖고,
    상기 차광층은 상기 제2 센서 전극과 접하여 마련되어 있는, 터치 및 지문 센서 부착 표시 장치.
  18. 제17항에 있어서,
    상기 제1 센서 전극 및 상기 제2 센서 전극은 투광성을 가지며, 상기 주사 신호선 및 상기 차광층은 금속으로 이루어지는, 터치 및 지문 센서 부착 표시 장치.
  19. 제12항에 있어서,
    상기 주사 신호선 및 상기 제2 센서 전극에 각각 신호를 출력하는 제1 구동 회로를 가지며,
    상기 제1 구동 회로는, 상기 주사 신호선과 상기 제2 센서 전극의 접속을 전환하는 출력 전환 회로를 포함하는, 터치 및 지문 센서 부착 표시 장치.
  20. 제1항에 있어서,
    상기 표시부에 겹쳐 와이어 그리드 편광자가 배치되어 있는, 터치 및 지문 센서 부착 표시 장치.
KR1020237015557A 2020-10-30 2021-10-29 터치 및 지문 센서 부착 표시 장치 KR20230078814A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020182821 2020-10-30
JPJP-P-2020-182821 2020-10-30
PCT/JP2021/040143 WO2022092297A1 (ja) 2020-10-30 2021-10-29 タッチ及び指紋センサ付き表示装置

Publications (1)

Publication Number Publication Date
KR20230078814A true KR20230078814A (ko) 2023-06-02

Family

ID=81382633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015557A KR20230078814A (ko) 2020-10-30 2021-10-29 터치 및 지문 센서 부착 표시 장치

Country Status (4)

Country Link
US (1) US20230259243A1 (ko)
JP (1) JPWO2022092297A1 (ko)
KR (1) KR20230078814A (ko)
WO (1) WO2022092297A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444035B2 (ja) * 2004-04-21 2010-03-31 シャープ株式会社 表示装置用アクティブマトリクス基板およびその製造方法
JP2010243769A (ja) * 2009-04-06 2010-10-28 Toppan Printing Co Ltd 円偏光板及び有機ｅｌ表示装置
KR102008779B1 (ko) * 2012-10-22 2019-08-09 엘지디스플레이 주식회사 터치 스크린 일체형 디스플레이 장치와 이의 구동방법
JP6603544B2 (ja) * 2015-10-28 2019-11-06 株式会社ジャパンディスプレイ タッチ検出装置、タッチ検出機能付き表示装置
JP6633924B2 (ja) * 2016-01-27 2020-01-22 株式会社ジャパンディスプレイ 表示装置
JP2018190193A (ja) * 2017-05-08 2018-11-29 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
JP7127802B2 (ja) * 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
JP7360246B2 (ja) * 2019-03-14 2023-10-12 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
WO2022092297A1 (ja) 2022-05-05
JPWO2022092297A1 (ko) 2022-05-05
US20230259243A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
US11907485B2 (en) Display device having touch sensor
CN111146250A (zh) 在显示区域中具有通孔的电致发光显示装置
KR101692896B1 (ko) 터치인식 유기전계 발광소자
CN107665906A (zh) 显示设备及其制造方法
US11758794B2 (en) Organic light emitting display device including camera disposition and panel identification areas
US20230337469A1 (en) Display device
KR20180121256A (ko) 폴더블 표시장치
US20230214067A1 (en) Display Device
CN106897692A (zh) 指纹识别组件和显示装置
JP2023099644A (ja) 検出装置付き表示機器
KR20210083841A (ko) 터치 디스플레이 장치
KR20230078814A (ko) 터치 및 지문 센서 부착 표시 장치
KR20220041803A (ko) 플렉서블 표시장치
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
KR102660306B1 (ko) 폴더블 전계 발광 표시장치
KR102640017B1 (ko) 협-베젤 전계 발광 표시장치
KR102602171B1 (ko) 전계 발광 표시장치
KR102574813B1 (ko) 플렉서블 전계 발광 표시장치
US11930688B2 (en) Display device for blocking penetration of moisture into interior while extending cathode electrode
US20220246710A1 (en) Light emitting display device
US20230217734A1 (en) Electroluminescence display
KR102670355B1 (ko) 터치 스크린 일체형 표시장치
KR102585853B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR102433198B1 (ko) 유기발광 표시장치