KR20230078510A - 동형 암호 연산 장치 및 방법 - Google Patents

동형 암호 연산 장치 및 방법 Download PDF

Info

Publication number
KR20230078510A
KR20230078510A KR1020220127784A KR20220127784A KR20230078510A KR 20230078510 A KR20230078510 A KR 20230078510A KR 1020220127784 A KR1020220127784 A KR 1020220127784A KR 20220127784 A KR20220127784 A KR 20220127784A KR 20230078510 A KR20230078510 A KR 20230078510A
Authority
KR
South Korea
Prior art keywords
ciphertext
key
processor
generating
variable
Prior art date
Application number
KR1020220127784A
Other languages
English (en)
Inventor
이용우
김안드레이
막심 데리아빈
엄지은
유동훈
최락용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/994,294 priority Critical patent/US20230171085A1/en
Publication of KR20230078510A publication Critical patent/KR20230078510A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/008—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols involving homomorphic encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)

Abstract

동형 암호 연산 장치 및 방법이 개시된다. 동형 암호(homomorphic encryption) 연산 장치에 있어서, 일 실시예에 따른 동형 암호 연산 장치는, 블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기와, 상기 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성하고, 상기 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는 프로세서를 포함한다.

Description

동형 암호 연산 장치 및 방법{APPARATUS AND METHOD OF HOMOMORPHIC ENCRYPTION OPEATION}
아래 실시예들은 동형 암호 연산 장치 및 방법에 관한 것이다.
동형 암호(homomorphic encryption)는 암호화된 데이터 사이에서 임의의 연산을 가능하게 하는 유망한 암호화 방법이다. 동형 암호를 활용하면 암호화된 데이터를 복호화하지 않고, 암호화된 상태에서 임의의 연산을 수행할 수 있을 뿐만 아니라, 격자를 기반(lattice-based)으로 하여 양자 알고리즘에 내성(resistant)이 있어 안전하다.
블라인드 로테이션 연산(blind rotation operation) 기술은 동형 암호에서 암호문의 메시지에 대한 임의의 함수 연산을 수행하는데 사용되고, 연산 결과에 대한 높은 정확도를 제공하지만 공개키의 크기가 매우 크다는 단점을 가진다.
공개 키의 기술을 줄이는 기술들이 존재하지만, 블라인드 로테이션 연산은 여전히 많은 메모리를 요구한다. 블라인드 로테이션 연산에 필요한 공개키의 크기를 줄일 경우에 연산량이 크게 증가하는 문제가 있다.
따라서, 블라인드 로테이션을 포함한 동형 암호 연산 방식의 개선을 통한 연산의 경량화가 요구된다.
동형 암호(homomorphic encryption) 연산 장치에 있어서, 일 실시예에 따른 동형 암호 연산 장치는, 블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기와, 상기 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성하고, 상기 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는 프로세서를 포함한다.
상기 블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수일 수 있다.
상기 피연산 암호문은 LWE(learning with error) 암호문이고, 상기 타겟 암호문은 RLWE 암호문일 수 있다.
상기 프로세서는, 상기 블라인드 로테이션 키를 구성하는 다항식의 변수 및 상기 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 상기 임시 암호문을 생성할 수 있다.
상기 프로세서는, 상기 피연산 암호문의 비밀키에 기초한 RLWE 암호문 및 상기 키 스위칭된 암호문에 기초하여 상기 누적 곱셈을 수행함으로써 RLWE 암호문의 형태로 상기 타겟 암호문을 생성할 수 있다.
상기 프로세서는, 상기 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성하고, 상기 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다.
상기 프로세서는, 상기 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성하고, 상기 제1 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
동형 암호 연산 장치에 있어서, 다른 실시예에 따른 동형 암호 연산 장치는, 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기와, 상기 피연산 암호문 및 상기 블라인드 로테이션 키에 기초하여 공통 변수를 추출하고, 상기 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성하는 프로세서를 포함한다.
상기 블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수일 수 있다.
상기 피연산 암호문은 LWE(learning with error) 암호문이고, 상기 타겟 암호문은 RLWE 암호문일 수 있다.
상기 프로세서는, 상기 블라인드 로테이션 키의 일부 성분을 이용하여 상기 공통 변수를 추출할 수 있다.
상기 프로세서는, 상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제2 누적 곱셈 결과를 생성하고, 상기 제2 누적 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 제2 누적 곱셈 결과를 생성하고, 키 스위칭된 제2 누적 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 상기 타겟 암호문을 생성할 수 있다.
상기 프로세서는, 상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제3 누적 곱셈 결과를 생성하고, 상기 제3 누적 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성하고, 상기 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 곱셈 결과를 생성하고, 상기 키 스위칭된 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 상기 타겟 암호문을 생성할 수 있다.
상기 프로세서는, 상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성하고, 상기 제4 누적 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 곱셈 결과를 생성하고, 상기 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성하고, 상기 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 상기 타겟 암호문을 생성할 수 있다.
상기 프로세서는, 상기 블라인드 로테이션 키의 변수 중에서 5 또는 -5의 거듭제곱에 대응하는 변수에 대응하는 누적값과 상기 공통 변수와 누적 곱셈을 수행함으로써 상기 제4 누적 곱셈 결과를 생성할 수 있다.
상기 프로세서는, 상기 공통 변수에 기초하여 제1 키 스위칭을 수행함으로써 제1 키 스위칭 결과를 생성하고, 상기 제1 키 스위칭 결과에 기초하여 누적 곱셈 및 제2 키 스위칭을 수행함으로써 상기 타겟 암호문을 생성할 수 있다.
동형 암호 연산 방법에 있어서, 일 실시예에 따른 동형 암호 연산 방법은, 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 단계와, 상기 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성하는 단계와, 상기 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는 단계를 포함한다.
상기 임시 암호문을 생성하는 단계는, 상기 블라인드 로테이션 키를 구성하는 다항식의 변수 및 상기 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 상기 임시 암호문을 생성하는 단계를 포함할 수 있다.
상기 타겟 암호문을 생성하는 단계는, 상기 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성하고, 상기 키 스위칭된 암호문에 기초하여 누적 곱셉을 수행함으로써 타겟 암호문을 생성하는 단계를 포함할 수 있다.
상기 타겟 암호문을 생성하는 단계는, 상기 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성하는 단계와, 상기 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성하는 단계를 포함할 수 있다.
도 1은 일 실시예에 따른 동형 암호 연산 장치의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 동형 암호 연산 장치의 연산 과정의 예를 나타낸다.
도 3 은 일 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 4는 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 5는 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 6은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 7은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 8은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 9는 도 1에 도시된 동형 암호 연산 장치의 동작의 흐름도를 나타낸다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 동형 암호 연산 장치의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 동형 암호 연산 장치(10)는 동형 암호를 이용한 암호화 및 복호화를 수행할 수 있다. 동형 암호 연산 장치(10)는 동형 암호 연산을 위한 블라인드 로테이션 연산을 수행할 수 있다.
동형 암호 연산 장치(10)는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키를 생성할 수 있다. 동형 암호 연산 장치(10)는 블라인드 로테이션 키를 이용하여 블라인드 로테이션 연산을 수행할 수 있다.
동형 암호는 데이터를 암호화한 상태에서 다양한 연산을 수행할 수 있도록 구성된 암호화 방식을 의미할 수 있다. 동형 암호에서 암호문(ciphertext)들을 이용한 연산의 결과는 새로운 암호문이 되고, 암호문을 복호화함으로써 획득된 평문(plaintext)은 암호화하기 전의 원래 데이터의 연산 결과와 동일할 수 있다.
이하에서, 암호화된 데이터(encrypted data) 또는 암호문은 사이퍼텍스트(ciphertext)로 지칭될 수 있다. 사이퍼텍스트는 다항식 또는 다항식을 포함하는 벡터의 형태를 가질 수 있다.
동형 암호 연산 장치(10)는 이진수(binary number)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE(Ring Learning With Error) 문제 기반 동형 암호 연산을 수행할 수 있다. 동형 암호 연산 장치(10)는 정수(integer)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE 문제 기반 동형 암호 연산을 수행할 수 있다. 동형 암호 연산 장치(10)는 실수(real number) 및/또는 복소수(complex number)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE 문제 기반 근사 동형 암호 연산을 수행할 수 있다.
동형 암호 연산 장치(10)는 동형 암호를 이용하여 암호화된 상태에서 연산한 결과를 복호화함으로써 평문 상태의 데이터를 연산한 결과와 동일한 결과를 도출할 수 있다.
동형 암호 연산 장치(10)는 암호문에 대한 연산을 수행할 수 있으며, LUT(Lookup Table(LUT) 연산과 키 생성(key generation)을 수행할 수 있다. 동형 암호 연산 장치(10)는 동형 암호에서 블라인드 로테이션 방식을 이용하여 비 다항식 함수에 대한 연산을 수행할 수 있다.
동형 암호 연산 장치(10)는 정보 보호 기계 학습(Privacy Preserving Machine Learning, PPML) 및 응용 서비스에서 입력 데이터를 암호화하는 암호화 과정을 수행할 수 있다. 동형 암호 연산 장치(10) 모듈러스 리프레시(modulus refresh) 이후 오차가 크게 증가하지 않아 높은 정확도를 요구하는 응용 서비스에 적용될 수 있다.
동형 암호 연산 장치(10)는 칩 (chip) 형태로 구현되어 동형 암호를 활용하는 하드웨어 가속기에 탑재될 수 있다. 동형 암호 연산 장치(10)는 칩 형태 또는 소프트웨어 형태로 구현되어 다양한 연산 장치의 메모리 사용을 감소시킬 수 있다. 동형 암호 연산 장치(10)는 동형 암호 연산의 연산량을 감소시킴으로써, 서버의 전체 연산량을 감소시킬 수 있다.
동형 암호 연산 장치(10)는 PC(personal computer), 데이터 서버, 또는 휴대용 장치 내에 구현될 수 있다.
휴대용 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, 모바일 인터넷 디바이스(mobile internet device(MID)), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), e-북(e-book), 또는 스마트 디바이스(smart device)로 구현될 수 있다. 스마트 디바이스는 스마트 와치(smart watch), 스마트 밴드(smart band), 또는 스마트 링(smart ring)으로 구현될 수 있다.
동형 암호 연산 장치(10)는 수신기(100) 및 프로세서(200)를 포함한다. 동형 암호 연산 장치(10)는 메모리(300)를 더 포함할 수 있다.
수신기(100)는 수신 인터페이스를 포함할 수 있다. 수신기(100)는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신할 수 있다. 피연산 암호문은 LWE(Learning With Error) 암호문일 수 있다. 수신기(100)는 블라인드 로테이션 키 및 피연산 암호문을 프로세서(200)로 출력할 수 있다.
프로세서(200)는 메모리(300)에 저장된 데이터를 처리할 수 있다. 프로세서(200)는 메모리(300)에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(200)에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.
"프로세서(200)"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.
프로세서(200)는 블라인드 로테이션 키 및 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성할 수 있다. 프로세서(200)는 블라인드 로테이션 키를 구성하는 다항식의 변수 및 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 임시 암호문을 생성할 수 있다. 임시 암호문의 생성 과정은 도 3을 참조하여 자세하게 설명한다.
프로세서(200)는 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성할 수 있다.
프로세서(200)는 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다. 타겟 암호문은 RLWE 암호문일 수 있다.
블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수일 수 있다.
프로세서(200)는 피연산 암호문의 비밀키에 기초한 RLWE 암호문 및 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 RLWE 암호문의 형태로 타겟 암호문을 생성할 수 있다.
프로세서(200)는 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다. 프로세서(200)는 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 제1 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다. 키 스위칭 동작은 도 3을 참조하여 자세하게 설명한다. 제1 누적 곱셈 동작은 도 4를 참조하여 자세하게 설명한다.
프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 블라인드 로테이션 키의 일부 성분을 이용하여 공통 변수를 추출할 수 있다. 공통 변수의 추출 과정은 도 5를 참조하여 자세하게 설명한다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제2 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 제2 누적 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 제2 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 키 스위칭된 제2 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다. 제2 누적 곱셈 동작은 도 6을 참조하여 자세하게 설명한다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제3 누적 곱셈 결과를 생성할 수 있다. 제3 누적 곱셈 결과를 생성하는 과정은 도 7을 참조하여 자세하게 설명한다.
프로세서(200)는 제3 누적 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 키 스위칭된 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 블라인드 로테이션 키의 변수 중에서 5 또는 -5의 거듭제곱에 대응하는 변수에 대응하는 누적값과 공통 변수와 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다. 제4 누적 곱셈 결과를 생성하는 과정은 도 8을 참조하여 자세하게 설명한다.
프로세서(200)는 제4 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 곱셈 결과를 생성할 수 있다. 프로세서(200)는 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 공통 변수에 기초하여 제1 키 스위칭을 수행함으로써 제1 키 스위칭 결과를 생성할 수 있다. 프로세서(200)는 제1 키 스위칭 결과에 기초하여 누적 곱셈 및 제2 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
메모리(300)는 프로세서(200)에 의해 실행가능한 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서(200)의 동작 및/또는 프로세서(200)의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.
메모리(300)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.
휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Eelectronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
도 2는 도 1에 도시된 동형 암호 연산 장치의 연산 과정의 예를 나타낸다.
도 2를 참조하면, 프로세서(예: 도 1의 프로세서(200))는 비밀키가 스파스(sparse)한 경우, 블라인드 로테이션 연산에서 요구되는 연산량 및 메모리(예: 도 1의 메모리(300)) 자원의 소비를 줄일 수 있다.
N차 비밀키를 구성하는 다항식의 계수가 {-1, 0, 1}로 구성되고, 해밍 웨이트(Hamming weight) h가 N보다 작을 경우, 비밀키가 스파스하다고 지칭할 수 있다. 여기서, N, h는 임의의 자연수일 수 있다.
비밀키가 스파스한 경우, 프로세서(200)가 블라인드 로테이션 연산에 사용되는 공개키를 해밍 웨이트가 1 또는 -1인 인덱스(index)로만 설정한 Nh 개의 암호문을 생성하면, 공개키의 크기는 종래의 방식에 비하여 h배 증가하지만, 블라인드 로테이션 연산에 요구되는 연산량을 h/N 배만큼 감소시킬 수 있다. 다만, 공개키를 복원(reconstruct)하는 과정이 추가적으로 요구될 수 있다.
프로세서(200)가 동형 암호 연산을 위해 사용하는 암호문은 다음과 같이 정의될 수 있다.
비밀키
Figure pat00001
에 대한 메시지
Figure pat00002
의 RLWE암호문은 수학식 1 같이 정의될 수 있다. 비밀키
Figure pat00003
에 대한 메시지
Figure pat00004
의 RLWE암호문은
Figure pat00005
로 표현할 수 있다. 메시지는 평문을 의미할 수 있다.
Figure pat00006
여기서,
Figure pat00007
는 계수가 modulus q 상의 다항을 의미하고,
Figure pat00008
는 계수가 작은 에러 다항식을 의미할 수 있다. 프로세서(200)는 매 암호화를 수행할 때마다
Figure pat00009
,
Figure pat00010
를 무작위로 생성할 수 있다.
예를 들어, 암호문
Figure pat00011
가 입력인 경우에
Figure pat00012
의 복호화 과정은
Figure pat00013
과 같을 수 있다. 복호화 과정은 실수 상에서
Figure pat00014
와 같이 표현될 수 있다.
비밀키
Figure pat00015
에 대한 메시지
Figure pat00016
의 RLWE' 암호문은 수학식 2와 같이 정의될 수 있다.
Figure pat00017
여기서,
Figure pat00018
는 임의의 정수를 분할(decomposition)하기 위해 사전에 정의된 벡터로, 임의의 정수
Figure pat00019
에 대하여
Figure pat00020
의 형태 또는
Figure pat00021
에 대하여
Figure pat00022
의 형태로 설정될 수 있다.
비밀키
Figure pat00023
에 대한 메시지
Figure pat00024
의 RGSW 암호문은 수학식 3과 같이 정의될 수 있다.
Figure pat00025
블라인드 로테이션 연산(또는, 동형 블라인드 로테이션 연산(homomorphic blind rotation operation)은 다음과 같이 정의될 수 있다. 블라인드 로테이션 연산은 암호문
Figure pat00026
에
Figure pat00027
에 대한 블라인드 로테이션 연산이 수행되어
Figure pat00028
를 획득한다고 할 때 암호문
Figure pat00029
가
Figure pat00030
을 만족하는 연산을 의미할 수 있다.
LWE 추출(ExtractLWE) 연산은
Figure pat00031
와
Figure pat00032
의 계수를
Figure pat00033
의 형태로 추출하는 연산을 의미할 수 있다.
Figure pat00034
는 Modulus 2N 상에서
Figure pat00035
을 만족할 수 있다. 여기서,
Figure pat00036
의 각 계수들은 두 암호문 다항식
Figure pat00037
및
Figure pat00038
의 계수들로 표현될 수 있다.
예를 들어,
Figure pat00039
를
Figure pat00040
의 계수 벡터라고 할 때,
Figure pat00041
로부터 계수들을 추출하여
Figure pat00042
와 같이 정의하면, 모든
Figure pat00043
에 대하여 수학식 4가 만족될 수 있다.
Figure pat00044
프로세서(200)는 공개키를
Figure pat00045
와 같은 형태로 생성할 수 있다. 프로세서(200)는
Figure pat00046
로부터 각각의 j에 대한
Figure pat00047
를 복원하는 과정에서 연산량이 상대적으로 큰 키 스위칭 연산을 수행할 수 있다. 프로세서(200)는 키 스위칭 연산의 순서를 변경함으로써 전체 연산량을 감소시킬 수 있다. 프로세서(200)는 키 스위칭 연산을 수행하기 전 암호문들의 대수적 관계를 이용하여 상수 크기의 메모리만으로 모든 연산을 수행할 수 있다.
프로세서(200)는 RLWE' 암호문이 아닌 RLWE 암호문에 키 스위칭을 수행함으로써 동일한 연산 결과를 획득하면서 연산량을 감소시킬 수 있다. RLWE' 암호문은 복수의 RLWE 암호문(예: d 개의 RLWE 암호문, d는 자연수)으로 이루어질 수 있기 때문에, RLWE 암호문에 대한 연산이 RLWE' 암호문에 대한 연산에 비하여 d 배 빠르고, 메모리 소비가 적을 수 있다.
프로세서(200)는 키 스위칭 연산과 계수 순열(coefficient permutation) 연산의 종류 또는 순서를 조정함으로써 RLWE' 대신에 RLWE에 대한 계수 순열 연산을 수행할 수 있다. 프로세서(200)는 복수 회의
Figure pat00048
연산에서 RLWE' 부분이 매번 동일한 값을 유지하도록 함으로써 연산량을 감소시킬 수 있다. 프로세서(200)는 RLWE' 부분에 대한 변환 없이 재사용을 통해 동형 암호 연산 장치(10)의 설계를 단순화할 수 있다.
프로세서(200)는 RGSW 암호문을 적은 개수의 RLWE' 암호문에 저장하는 컴팩터 표현(compact representation) 과정, RLWE' 암호문으로부터 블라인드 로테이션 연산 및 출력 값인 RLWE 암호문에 대한 키 스위칭을 수행할 수 있다.
도 2의 예시에서 프로세서(200)는 키 생성기(210) 및 연산기(230)를 포함할 수 있다. 키 생성기(210) 및 연산기(230)는 서로 다른 하드웨어 상에 구현될 수 있다. 키 생성기(210)는 비밀키 s르 입력으로 수신할 수 있다(211). 키 생성기(210)는 비밀키에 기초하여 컴팩트한 구조의 암호문인 컴팩트 표현을 생성할 수 있다(213). 키 생성기(210)는 컴팩트 표현을 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키를 생성할 수 있다(215). 블라인드 로테이션 키는
Figure pat00049
을 다항식의 각 계수에 패킹(packing)하고, 하나의 다항식에 대한 RLWE' 암호문을 생성함으로써 공개키의 크기를 감소시킬 수 있다.
키 생성기(210)는 생성한 블라인드 로테이션 키를 연산기(230)로 출력할 수 있다. 설계에 따라, 키 생성기(210)는 블라인드 로테이션 키를 무선(wireless)으로 전송하거나, 라인(line)을 통해 전송할 수 있다.
연산기(230)는 블라인드 로테이션 연산을 수행하고, f(m)에 대한 RLWE 암호문을 출력할 수 있다. 연산기(230)는 메시지 m에 대한 LWE 또는 RLWE 암호문을 입력으로 수신할 수 있다(231). 프로세서(200)는 블라인드 로테이션 키에 기초하여 확장된 비밀 키
Figure pat00050
에 대한 RLWE' 암호문을 생성할 수 있다. 비밀키 s에 대한 RLWE' 암호문인 블라인드 로테이션 키는 복수의 비밀키를 각각의 계수로 포함하는 다항식을 평문으로 가질 수 있다. 비밀키 s에 대한 RLWE' 암호문을 이용하여 복원된 확장된 비밀키
Figure pat00051
에 대한 RLWE' 암호문으로 구성된 블라인드 로테이션 키는 하나의 정수 값에 대응하는 값을 평문으로 가질 수 있다.
확장된 비밀키
Figure pat00052
는 s에 대한 모든 자기 동형 사상(automorphism)의 집합 또는 부분집합일 수 있다.
프로세서(200)는 메모리 사용과 연산량의 감소를 위해서 위하여 비밀키 s에 대한 RLWE' 암호문인 블라인드 로테이션 키를 실제로 생성하지 않고, 확장된 비밀키에 대응하는 RLWE' 암호문과 본래의 비밀키에 대응하는 RLWE' 암호문 사이의 관계를 이용하여 최종 연산 결과만을 계산할 수 있다.
프로세서(200)는 블라인드 로테이션 결과를 생성할 수 있다(233). 프로세서(200)는 키 스위칭 연산을 수행할 수 있다(235). 프로세서(200)는 키 스위칭을 통해 생성된 암호문(예: RLWE 암호문)을 출력할 수 있다(237). 프로세서(200)는 출력 값을 입력 암호문으로 재사용할 수 있다(239).
이하에서, 도 3 내지 도 8을 참조하여 동형 암호 연산 동작의 다양한 실시예들을 설명한다.
도 3 은 일 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 3을 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(310). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(330). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 350의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(351).
프로세서(200)는 i가 N보다 작은지 여부를 판단할 수 있다(352). i 및 N은 자연수일 수 있다. 프로세서(200)는 i가 N보다 작은 경우 353 내지 356의 동작을 반복적으로 수행할 수 있다. 프로세서(200)는 임시 암호문을 저장하기 위해 tmp에 0을 할당할 수 있다(353).
프로세서(200)는 j가 N보다 작은지 여부를 판단할 수 있다(354). j는 자연수일 수 있다. 프로세서(200)는 j가 N보다 작은 경우에 355 연산을 반복적으로 수행할 수 있다. 프로세서(200)는 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성할 수 있다(355). 임시 암호문은 도 3의 예시와 같이 tmp에 저장될 수 있다.
Figure pat00053
에 대하여
Figure pat00054
는
Figure pat00055
의 모든 홀수 지수항의 집합을 의미할 수 있고, 프로세서(200)는
Figure pat00056
를 임의로 인덱싱(indexing)할 수 있다. 예를 들어, 프로세서(200)는
Figure pat00057
와 같이 인덱싱할 수 있다. 여기서,
Figure pat00058
이고, il은 i를 이진법으로 표현했을 때, l 번째 비트를 의미할 수 있다.
Figure pat00059
에 대해 도면의
Figure pat00060
은
Figure pat00061
의 모든 홀수지수항의 집합이며, 임의대로 indexing할수 있음. 그 중 하나로
Figure pat00062
와 같이 정의할 수 있음. 이 때
Figure pat00063
이며,
Figure pat00064
은
Figure pat00065
를 이진법으로 표현했을 때
Figure pat00066
번째 비트임
프로세서(200)는 임시 암호문에 기초하여 키 스위칭을 수행할 수 있다(356). 프로세서(200)는 키 스위칭된 암호문을 blk에 저장하여 반환할 수 있다(357). 프로세서(200)는 키 스위칭된 암호문에 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다(370).
Figure pat00067
일 때,
Figure pat00068
라고 하면, ACC와 RLWE'의 누적 곱셈(또는, 곱셈 또는 대체 곱셈(alternative multiplication))은 수학식 5와 같이 정의될 수 있다.
Figure pat00069
프로세서(200)는 l이 h보다 크거나 같은 경우에 ACC 값을 반환할 수 있다(390).
도 3의 예시에서, 프로세서(200)는 350의 연산을 반복적으로 수행함으로써 블라인드 로테이션 키인
Figure pat00070
및 피연산 암호문인 LWE 암호문
Figure pat00071
을 입력으로 이용하여 블라인드 로테이션 키의 선형 결합인 RLWE' 암호문
Figure pat00072
을 반환할 수 있다.
프로세서(200)가 입력으로 이용하는 블라인드 로테이션 키는 도 2의 키 생성기(210)와 같이 별도의 하드웨어로부터 전송받을 수 있다. 블라인드 로테이션 키는 컴팩트 블라인드 로테이션 키를 포함할 수 있다.
프로세서(200)는 수신한 컴팩트 블라인드 로테이션 키에 기초하여 RLWE' 암호문의 자기 동형 사상을 이용함으로써 완전한 블라인드 로테이션 키를 복원할 수 있다.
프로세서(200)는 복원된 완전한 블라인드 로테이션 키와 입력 피연산 암호문을 이용하여 블라인드 로테이션 키의 선형 결합을 생성할 수 있다. 상술한 방식으로 프로세서(200)는 종래의 블라인드 로테이션 연산과 동일한 연산 결과를 생성할 수 있다. 프로세서(200)는 생성한 연산 결과를 이용하여 블라인드 로테이션 연산을 반복적으로 수행할 수 있다.
도 3의 예시에서, i에 대한 루프를 수행할 때, 매번 tmp값을 저장할 필요가 없기 때문에, 요구되는 메모리의 크기는 하나의 RLWE' 암호문을 저장하기 위한 크기만이 요구될 수 있다. 다시 말해, 도 3의 예시에서 요구되는 메모리의 크기는
Figure pat00073
로 상수일 수 있다.
프로세서(200)는 도 3의 동형 암호 연산을 수행함으로써 연산량을 감소시키고 메모리 요구량을 감소시킬 수 있다. 도 3의 예시에서, 메모리 요구량 및 연산량은 각각
Figure pat00074
및
Figure pat00075
일 수 있다.
도 4는 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 4를 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(410). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(430). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 450의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(451).
프로세서(200)는 i가 N보다 작은지 여부를 판단할 수 있다(452). i 및 N은 자연수일 수 있다. 프로세서(200)는 i가 N보다 작은 경우 453 내지 456의 동작을 반복적으로 수행할 수 있다. 프로세서(200)는 누적 곱셈 값을 저장하기 위해 ACC에 0을 할당할 수 있다(453).
프로세서(200)는 j가 N보다 작은지 여부를 판단할 수 있다(454). j는 자연수일 수 있다. 프로세서(200)는 j가 N보다 작은 경우에455연산을 반복적으로 수행할 수 있다. 프로세서(200)는 블라인드 로테이션 키 및 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성할 수 있다(455). 임시 암호문은 tmp에 저장될 수 있다.
프로세서(200)는 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성할 수 있다(456). 누적 곱셈은 수학식 5를 이용하여 수행될 수 있다. 프로세서(200)는 제1 누적 곱셈 결과에 키 스위칭을 수행할 수 있다(456)
프로세서(200)는 생성된 타겟 암호문을 ACC에 저장할 수 있다(456). 프로세서(200)는 l보다 h가 크거나 같은 경우 ACC를 반환할 수 있다(470).
도 4의 실시예는 ACC에 분배 법칙을 적용하여 ACC를 곱하는 순서를 변경한 실시예를 나타낼 수 있다. 다시 말해, 도 4의 실시예는 도 3의 실시예의
Figure pat00076
를
Figure pat00077
로 변경한 것일 수 있다. 상술한 변경을 통해 프로세서(200)는 키 스위칭의 연산 횟수를
Figure pat00078
회에서
Figure pat00079
회로 감소시킬 수 있다.
하나의 RLWE' 암호문은 d 개의 RLWE 암호문으로 구성되어 있기 때문에, 하나의 RLWE' 암호문에 대한 키 스위칭은 d 개의 RLWE에 대한 키스위칭이 수행될 필요가 있다. 또한, 루프
Figure pat00080
에 대응하는 횟수만큼 키 스위칭을 수행해야 하기 때문에 도 3의 예시에서는, 총
Figure pat00081
번의 키 스위칭이 수행될 수 있다. 프로세서(200)는 키 스위칭과 누적 곱셈을
Figure pat00082
와 같이 결합함으로써
Figure pat00083
번의 키 스위칭만을 수행할 수 있다. 2가 곱해진 것은 프로세서(200)가 a 및 b에 대한 키 스위칭을 각각 수행하기 때문일 수 있다.
도 5는 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 5를 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(510). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(530). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 550의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(551).
프로세서(200)는 i가 N보다 작은지 여부를 판단할 수 있다(552). i 및 N은 자연수일 수 있다. 프로세서(200)는 i가 N보다 작은 경우 553 내지 555의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 누적 곱셈 값을 저장하기 위해 ACC에 0을 할당할 수 있다(553). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 임시 암호문 tmp에 (0, acomp(Xi))를 할당할 수 있다(554). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 예를 들어, 공통 변수는 (0, acomp(Xi))일 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행할 수 있다(555). 프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제2 누적 곱셈 결과를 생성할 수 있다. 제2 누적 곱셈 결과는
Figure pat00084
와 같이 계산될 수 있다. 누적 곱셈은 수학식 5를 이용하여 수행될 수 있다.
프로세서(200)는 제2 누적 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 제2 누적 곱셈 결과를 생성할 수 있다. 키 스위칭된 제2 누적 곱셈 결과는
Figure pat00085
일 수 있다.
프로세서(200)는 키 스위칭된 제2 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행할 수 있다. 키 스위칭된 제2 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈은
Figure pat00086
와 같이 나타낼 수 있다.
프로세서(200)는 도 4의 예시에서
Figure pat00087
을 수행하는 루프에서 공통 부분인
Figure pat00088
를 공통 변수를 통해 따로 분리하고, 연산의 교환 법칙을 이용하여
Figure pat00089
을 RLWE'에 곱하는 대신 RLWE에 곱하도록 연산을 변환할 수 있다. 변환을 통해, 프로세서(200)는 dN 번의 곱셈이 아닌 N 번만의 곱셈으로 도 4와 동일한 결과를 출력하는 동형 암호 연산을 수행할 수 있다.
도 5의 예시에서,
Figure pat00090
에 대한 곱셈이 최대한 나중에 발생하기 때문에 오류의 증폭이 감소될 수 있다. 오류의 증폭이 감소되는 이유는
Figure pat00091
의 누적 곱셈이 수행될 때, 커지는 에러는 RLWE'가 포함하는 에러인데,
Figure pat00092
연산은
Figure pat00093
보다 N 배 큰 에러를 가지기 때문일 수 있다.
프로세서(200)는 생성된 타겟 암호문을 ACC에 저장할 수 있다(556). 프로세서(200)는 l보다 h가 크거나 같은 경우 ACC를 반환할 수 있다(570).
도 6은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 6을 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(610). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(630). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 650의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(651).
프로세서(200)는 i가 N보다 작은지 여부를 판단할 수 있다(652). i 및 N은 자연수일 수 있다. 프로세서(200)는 i가 N보다 작은 경우 653 내지 655의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 누적 곱셈 값을 저장하기 위해 ACC에 0을 할당할 수 있다(653). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 임시 암호문 tmp에 (0, acomp)를 할당할 수 있다(654). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 예를 들어, 공통 변수는 (0, acomp)일 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다(655). 프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제3 누적 곱셈 결과를 생성할 수 있다. 제3 누적 곱셈 결과는
Figure pat00094
와 같이 계산될 수 있다. 누적 곱셈은 수학식 5를 이용하여 수행될 수 있다.
프로세서(200)는 제3 누적 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 변수가 변경된 곱셈 결과는
Figure pat00095
와 같이 계산될 수 있다.
프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 곱셈 결과를 생성할 수 있다. 키 스위칭된 곱셈 결과는
Figure pat00096
와 같이 계산될 수 있다.
프로세서(200)는 키 스위칭된 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행할 수 있다. 키 스위칭된 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈은
Figure pat00097
와 같이 계산될 수 있다.
프로세서(200)는 도 5의 예시의
Figure pat00098
대신에 공통 변수로
Figure pat00099
를 이용할 수 있다. 프로세서(200)는 도 6의 실시예에서, acomp를 변형없이 사용하고,
Figure pat00100
값에 키 스위칭을 적용함으로써 자기 동형 사상의 횟수를 dN 회에서 2N회로 감소시킬 수 있다.
자기 동형 사상은 다항식의 계수에 대한 순열(permutation)으로 표현될 수 있다. 하나의 다항식은 N 개의 계수를 가지므로 대응하는 시간 복잡도가
Figure pat00101
일 수 있다.
Figure pat00102
을 계산하기 위해서는, acomp의 d 개의 다항식에 각각 자기 동형 사상을 수행해야 하는데 도 6의 실시예에서 프로세서(200)는 RLWE에 대한 자기 동형 사상을 1회만 수행할 수 있다. 이를 통해, 프로세서(200)는 시간 복잡도를
Figure pat00103
에서
Figure pat00104
으로 감소시킬 수 있다.
프로세서(200)는 생성된 타겟 암호문을 ACC에 저장할 수 있다(656). 프로세서(200)는 l보다 h가 크거나 같은 경우 ACC를 반환할 수 있다(670).
도 7은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 7을 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(710). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(730). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 750의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(751). 프로세서(200)는 i에 N/2-1을 대입할 수 있다.
프로세서(200)는 i가 0보다 크거나 같은지를 판단할 수 있다(752). 프로세서(200)는 i가 0 보다 크거나 같은 경우, 753 내지 755의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 ACC에 0을 할당할 수 있다(753). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 임시 암호문 tmp에 (0, acomp)를 할당할 수 있다(754). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 예를 들어, 공통 변수는 (0, acomp)일 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다(755). 프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 블라인드 로테이션 키의 변수 중에서 5 또는 -5의 거듭제곱에 대응하는 변수에 대응하는 누적값과 공통 변수와 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다. 제4 누적 곱셈 결과는
Figure pat00105
와 같이 계산될 수 있다.
프로세서(200)는 제4 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 곱셈 결과를 생성할 수 있다. 곱셈 결과는
Figure pat00106
와 같이 계산될 수 있다.
프로세서(200)는 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 변수가 변경된 곱셈 결과는
Figure pat00107
와 같이 계산되어 ACC에 누적될 수 있다.
프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행할 수 있다. 변수가 변경된 곱셈 결과에 수행되는 키 스위칭은
Figure pat00108
와 같이 계산될 수 있다.
프로세서(200)는 Xi대신 5 및 -5의 거듭제곱(또는, 지수승)이 모든 mod 2N 홀수를 생성한다는 점을 이용하여, 키 스위칭의 횟수를 N-1에서 2로 감소시킬 수 있다.
도 3 내지 도 6의 실시예에서는 모든
Figure pat00109
에 대한
Figure pat00110
연산을 수행하기 위해서, N-1 번의 키 스위칭이 필요하지만, 도 7의 실시예는 프로세서(200)는
Figure pat00111
만 수행함으로써 두 번의 키 스위칭만을 수행하므로, 연산량을 감소시킬 수 있다.
프로세서(200)는 생성된 타겟 암호문을 ACC에 저장할 수 있다(756). 프로세서(200)는 l보다 h가 크거나 같은 경우 ACC를 반환할 수 있다(770).
도 8은 또 다른 실시예에 따른 동형 암호 연산의 흐름도를 나타낸다.
도 8을 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 키 및 피연산 암호문을 수신할 수 있다(810). 예를 들어, 암호문은 에러리스(errorless) LWE를 포함할 수 있다. 프로세서(예: 도 1의 프로세서(200))는 ACC 변수에 RLWE(f(X))를 할당할 수 있다.
프로세서(200)는 루프 연산을 위해서, l이 h보다 작은지 여부를 판단할 수 있다(830). l 및 h는 자연수일 수 있다. 프로세서(200)는 l이 h보다 작은 경우에 850의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 수신한 블라인드 로테이션 키(예: RLWE' 암호문) 및 피연산 암호문(예: 에러리스 LWE 암호문)에 기초하여 블라인드 로테이션 연산을 수행하기 위한 파라미터를 획득할 수 있다(851).
프로세서(200)는 i2가 N2보다 작은지를 판단할 수 있다(852). 프로세서(200)는 i2가 N2 보다 작은 경우, 853 및 854의 동작을 반복적으로 수행할 수 있다.
프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 임시 암호문 tmp에 (0, acomp)를 할당할 수 있다(853). 프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 예를 들어, 공통 변수는 (0, acomp)일 수 있다.
프로세서(200)는 공통 변수에 기초하여 제1 키 스위칭을 수행함으로써 제1 키 스위칭 결과를 생성할 수 있다(854). 프로세서(200)는 tmp에 키 스위칭을 수행하고, BS[i2]에 저장할 수 있다.
프로세서(200)는 i1이 N1보다 작은지를 판단할 수 있다(855). 프로세서(200)는 i1이 N1 보다 작은 경우, 856 및 857의 동작을 반복적으로 수행할 수 있다. 프로세서(200)는 제1 키 스위칭 결과에 기초하여 누적 곱셈 및 제2 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다. 프로세서(200)는 ACC에 0을 할당할 수 있다(856). 프로세서(200)는 키 스위칭 및 ACC에 대한 덧셈을 수행할 수 있다(857). 여기서, N1, N2, i1 및 i2는 자연수일 수 있고,
Figure pat00112
를 만족할 수 있다.
프로세서(200)는 생성된 타겟 암호문을 ACC에 저장할 수 있다(858). 프로세서(200)는 l보다 h가 크거나 같은 경우 ACC를 반환할 수 있다(870).
도 8의 실시예는, 도 3의 실시예와 도 4의 실시예를 결합하여 베이비 스텝 자이언트 스텝(Baby-step Giant-step) 알고리즘의 형태로 변환한 실시예를 나타낼 수 있다. 도 8의 실시예를 통해, 프로세서(200)는 키 스위칭의 수를
Figure pat00113
에서
Figure pat00114
으로 감소시킬 수 있다.
도 9는 도 1에 도시된 동형 암호 연산 장치의 동작의 흐름도를 나타낸다.
도 9를 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키 및 블라인드 로테이션 연산의 피연산 암호문을 수신할 수 있다(910). 피연산 암호문은 LWE 암호문일 수 있다.
프로세서(예: 도 1의 프로세서(200))는 블라인드 로테이션 키 및 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성할 수 있다(930). 프로세서(200)는 블라인드 로테이션 키를 구성하는 다항식의 변수 및 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 임시 암호문을 생성할 수 있다.
프로세서(200)는 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성할 수 있다(950).
프로세서(200)는 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다(970). 타겟 암호문은 RLWE 암호문일 수 있다.
블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수일 수 있다.
프로세서(200)는 피연산 암호문의 비밀키에 기초한 RLWE 암호문 및 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 RLWE 암호문의 형태로 타겟 암호문을 생성할 수 있다.
프로세서(200)는 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다. 프로세서(200)는 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 제1 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 피연산 암호문 및 블라인드 로테이션 키에 기초하여 공통 변수를 추출할 수 있다. 프로세서(200)는 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 블라인드 로테이션 키의 일부 성분을 이용하여 공통 변수를 추출할 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제2 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 제2 누적 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 제2 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 키 스위칭된 제2 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제3 누적 곱셈 결과를 생성할 수 있다.
프로세서(200)는 제3 누적 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 키 스위칭된 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다. 프로세서(200)는 블라인드 로테이션 키의 변수 중에서 5 또는 -5의 거듭제곱에 대응하는 변수에 대응하는 누적값과 공통 변수와 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성할 수 있다.
프로세서(200)는 제4 누적 곱셈 결과와 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 곱셈 결과를 생성할 수 있다. 프로세서(200)는 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성할 수 있다. 프로세서(200)는 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
프로세서(200)는 공통 변수에 기초하여 제1 키 스위칭을 수행함으로써 제1 키 스위칭 결과를 생성할 수 있다. 프로세서(200)는 제1 키 스위칭 결과에 기초하여 누적 곱셈 및 제2 키 스위칭을 수행함으로써 타겟 암호문을 생성할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (20)

  1. 동형 암호(homomorphic encryption) 연산 장치에 있어서,
    블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기; 및
    상기 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성하고,
    상기 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는 프로세서
    를 포함하는 동형 암호 연산 장치.
  2. 제1항에 있어서,
    상기 블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수인,
    동형 암호 연산 장치.
  3. 제1항에 있어서,
    상기 피연산 암호문은 LWE(learning with error) 암호문이고,
    상기 타겟 암호문은 RLWE 암호문인,
    동형 암호 연산 장치.
  4. 제1항에 있어서,
    상기 프로세서는,
    상기 블라인드 로테이션 키를 구성하는 다항식의 변수 및 상기 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 상기 임시 암호문을 생성하는,
    동형 암호 연산 장치.
  5. 제1항에 있어서,
    상기 프로세서는,
    상기 피연산 암호문의 비밀키에 기초한 RLWE 암호문 및 상기 키 스위칭된 암호문에 기초하여 상기 누적 곱셈을 수행함으로써 RLWE 암호문의 형태로 상기 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  6. 제1항에 있어서,
    상기 프로세서는,
    상기 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성하고,
    상기 키 스위칭된 암호문에 기초하여 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  7. 제1항에 있어서,
    상기 프로세서는,
    상기 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성하고,
    상기 제1 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  8. 동형 암호 연산 장치에 있어서,
    블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기; 및
    상기 피연산 암호문 및 상기 블라인드 로테이션 키에 기초하여 공통 변수를 추출하고,
    상기 공통 변수에 기초하여 누적 곱셈 및 키 스위칭을 수행함으로써 타겟 암호문을 생성하는 프로세서
    를 포함하는 동형 암호 연산 장치.
  9. 제8항에 있어서,
    상기 블라인드 로테이션 키의 생성에 사용되는 비밀키(secret key)의 해밍 웨이트(Hamming weight)는 미리 정의된 수 보다 작은 자연수인,
    동형 암호 연산 장치.
  10. 제8항에 있어서,
    상기 피연산 암호문은 LWE(learning with error) 암호문이고,
    상기 타겟 암호문은 RLWE 암호문인,
    동형 암호 연산 장치.
  11. 제8항에 있어서,
    상기 프로세서는,
    상기 블라인드 로테이션 키의 일부 성분을 이용하여 상기 공통 변수를 추출하는,
    동형 암호 연산 장치.
  12. 제8항에 있어서,
    상기 프로세서는,
    상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제2 누적 곱셈 결과를 생성하고,
    상기 제2 누적 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 제2 누적 곱셈 결과를 생성하고,
    키 스위칭된 제2 누적 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 상기 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  13. 제8항에 있어서,
    상기 프로세서는,
    상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제3 누적 곱셈 결과를 생성하고,
    상기 제3 누적 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성하고,
    상기 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 키 스위칭된 곱셈 결과를 생성하고,
    상기 키 스위칭된 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 상기 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  14. 제8항에 있어서,
    상기 프로세서는,
    상기 공통 변수에 기초하여 누적 곱셈을 수행함으로써 제4 누적 곱셈 결과를 생성하고,
    상기 제4 누적 곱셈 결과와 상기 블라인드 로테이션 키를 구성하는 변수의 일부 차항과의 곱셈을 수행함으로써 곱셈 결과를 생성하고,
    상기 곱셈 결과를 구성하는 다항식의 변수를 변경함으로써 변수가 변경된 곱셈 결과를 생성하고,
    상기 변수가 변경된 곱셈 결과에 키 스위칭을 수행함으로써 상기 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  15. 제14항에 있어서,
    상기 프로세서는,
    상기 블라인드 로테이션 키의 변수 중에서 5 또는 -5의 거듭제곱에 대응하는 변수에 대응하는 누적값과 상기 공통 변수와 누적 곱셈을 수행함으로써 상기 제4 누적 곱셈 결과를 생성하는,
    동형 암호 연산 장치.
  16. 제8항에 있어서,
    상기 프로세서는,
    상기 공통 변수에 기초하여 제1 키 스위칭을 수행함으로써 제1 키 스위칭 결과를 생성하고,
    상기 제1 키 스위칭 결과에 기초하여 누적 곱셈 및 제2 키 스위칭을 수행함으로써 상기 타겟 암호문을 생성하는,
    동형 암호 연산 장치.
  17. 동형 암호 연산 방법에 있어서,
    블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 단계;
    상기 블라인드 로테이션 키 및 상기 피연산 암호문에 기초한 다항식의 덧셈을 수행함으로써 임시 암호문을 생성하는 단계; 및
    상기 임시 암호문에 기초하여 키 스위칭 및 누적 곱셈을 수행함으로써 타겟 암호문을 생성하는 단계
    를 포함하는 동형 암호 연산 방법.
  18. 제17항에 있어서,
    상기 임시 암호문을 생성하는 단계는,
    상기 블라인드 로테이션 키를 구성하는 다항식의 변수 및 상기 변수의 홀수 지수항에 대응하는 인덱스에 기초하여 상기 임시 암호문을 생성하는 단계
    를 포함하는 동형 암호 연산 방법.

  19. 제17항에 있어서,
    상기 타겟 암호문을 생성하는 단계는,
    상기 임시 암호문에 키 스위칭을 수행함으로써 키 스위칭된 암호문을 생성하고,
    상기 키 스위칭된 암호문에 기초하여 누적 곱셉을 수행함으로써 타겟 암호문을 생성하는 단계
    를 포함하는 동형 암호 연산 방법.
  20. 제17항에 있어서,
    상기 타겟 암호문을 생성하는 단계는,
    상기 임시 암호문에 기초하여 누적 곱셈을 수행함으로써 제1 누적 곱셈 결과를 생성하는 단계; 및
    상기 누적 곱셈 결과에 키 스위칭을 수행함으로써 타겟 암호문을 생성하는 단계
    를 포함하는 동형 암호 연산 방법.
KR1020220127784A 2021-11-26 2022-10-06 동형 암호 연산 장치 및 방법 KR20230078510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/994,294 US20230171085A1 (en) 2021-11-26 2022-11-26 Homomorphic encryption apparatus and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210165597 2021-11-26
KR20210165597 2021-11-26

Publications (1)

Publication Number Publication Date
KR20230078510A true KR20230078510A (ko) 2023-06-02

Family

ID=86755737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220127784A KR20230078510A (ko) 2021-11-26 2022-10-06 동형 암호 연산 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20230078510A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616119B1 (ko) * 2023-08-10 2023-12-21 한국과학기술원 스트리밍 코어와 접힌 완전 파이프라인 fft를 이용한토러스 완전 동형 암호화(tfhe) 가속을 위한 하드웨어 아키텍처

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102616119B1 (ko) * 2023-08-10 2023-12-21 한국과학기술원 스트리밍 코어와 접힌 완전 파이프라인 fft를 이용한토러스 완전 동형 암호화(tfhe) 가속을 위한 하드웨어 아키텍처

Similar Documents

Publication Publication Date Title
TWI734368B (zh) 實現隱私保護的數據同態加解密方法及裝置
US11159305B2 (en) Homomorphic data decryption method and apparatus for implementing privacy protection
JP5957120B1 (ja) 秘密分散方法、秘密分散システム、分散装置、およびプログラム
Cho et al. Transciphering framework for approximate homomorphic encryption
JP6934963B2 (ja) データを暗号化する方法およびシステム
CA2723319C (en) A closed galois field cryptographic system
KR102550812B1 (ko) 동형 암호를 이용한 암호문 비교 방법 및 이를 수행하기 위한 장치
KR101449239B1 (ko) 환 동형 사상을 이용한 동형 암호화 방법과 복호화 방법 및 이를 이용한 장치
US20150312028A1 (en) Homomorphic encryption and decryption methods using ring isomorphism, and apparatuses using the same
Zhdanov et al. Block symmetric cryptographic algorithm based on principles of variable block length and many-valued logic
KR20230078510A (ko) 동형 암호 연산 장치 및 방법
KR20220120410A (ko) 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치
KR102096359B1 (ko) 거듭 행렬 기반의 비밀키 암호화가 가능한 데이터 전송 장치 및 그 동작 방법
US11477172B2 (en) Securing data compression
US20230246807A1 (en) Apparatus and method with homomorphic encryption using automorphism
JP2023064757A (ja) 暗号処理装置、暗号処理方法、及び暗号処理プログラム
KR20230116641A (ko) 자기 동형 사상을 이용한 동형 암호 연산 장치 및 방법
JP2022160985A (ja) 同型暗号文に対する非多項式演算を行う装置及び方法
CN110071927B (zh) 一种信息加密方法、系统及相关组件
KR20220157844A (ko) 동형 암호에서 암호 키 생성 방법, 장치, 생성된 암호 키를 이용한 사이퍼텍스트 연산 방법 및 장치
Wang et al. Research on full homomorphic encryption algorithm for integer in cloud environment
KR20240047269A (ko) 동형 암호 연산 장치 및 방법
KR20240140659A (ko) 동형 암호 연산 장치 및 방법
KR20220157843A (ko) 동형 암호에서 모듈러스 리프레시 방법 및 장치
KR20240151100A (ko) 동형 암호 연산 장치 및 방법