KR20220120410A - 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치 - Google Patents

동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치 Download PDF

Info

Publication number
KR20220120410A
KR20220120410A KR1020210062640A KR20210062640A KR20220120410A KR 20220120410 A KR20220120410 A KR 20220120410A KR 1020210062640 A KR1020210062640 A KR 1020210062640A KR 20210062640 A KR20210062640 A KR 20210062640A KR 20220120410 A KR20220120410 A KR 20220120410A
Authority
KR
South Korea
Prior art keywords
result
ciphertext
modulus
processor
encryption
Prior art date
Application number
KR1020210062640A
Other languages
English (en)
Inventor
노종선
이용우
김영식
Original Assignee
삼성전자주식회사
서울대학교산학협력단
조선대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 서울대학교산학협력단, 조선대학교산학협력단 filed Critical 삼성전자주식회사
Priority to US17/516,924 priority Critical patent/US11870889B2/en
Publication of KR20220120410A publication Critical patent/KR20220120410A/ko
Priority to US18/521,187 priority patent/US20240106632A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/008—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols involving homomorphic encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Medical Informatics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Complex Calculations (AREA)

Abstract

암호화 방법 및 장치가 개시된다. 동형 암호를 이용한 암호화 방법에 있어서, 일 실시예에 따른 암호화 방법은, 제1 모듈러스에 대응하는 제1 암호문을 수신하는 단계와, 상기 제1 암호문에 모듈러스 레이징을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성하는 단계와, 회전 연산에 포함된 복수의 연산들의 교환 법칙및 결합 법칙을 이용하여 상기 제2 암호문을 인코딩함으로써 부트스트래핑을 수행하는 단계를 포함한다.

Description

동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치{ENCRYPTION METHOD AND APPARATUS USING COMMUTATIVE PROPERTY AND ASSOCIATIVE PERPERTY IN HOMOMORPHIC ENCRYPTION}
아래 실시예들은 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치에 관한 것이다.
완전 동형 암호화(fully homomorphic encryption)는 암호화된 데이터를 이용한 임의의 논리적 연산 또는 수학적 연산을 가능하게 하는 암호화 방식이다. 완전 동형 암호화 방식은 데이터 처리에서 보안을 유지하도록 한다.
하지만, 종래의 암호화 방식은 암호화된 데이터의 처리가 어렵기 때문에 고객 프라이버시의 보호가 미흡할 수밖에 없었다.
완전 동형 암호화는 고객들이 프라이버시를 지키면서 많은 서비스를 받는 것을 가능하게 한다.
종래의 암호화 방식에서 부트스트래핑을 수행할 경우에 남는 레벨(level) 암호문에 대응하는 암호문(ciphertext) 모듈러스(modulus)가 적기 때문에 큰 파라미터를 활용할 수밖에 없다는 문제점이 있었다.
동형 암호(homomorphic encryption)를 이용한 암호화 방법에 있어서, 일 실시예에 따른 암호화 방법은, 제1 모듈러스(modulus)에 대응하는 제1 암호문을 수신하는 단계와, 상기 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성하는 단계와, 회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 상기 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행하는 단계를 포함한다.
상기 제2 암호문을 생성하는 단계는, 상기 제1 모듈러스에 미리 결정된 수를 곱한 값이 상기 제2 모듈러스가 되도록 상기 제1 암호문에 모듈러스 레이징을 수행함으로써 상기 제2 암호문을 생성하는 단계를 포함할 수 있다.
상기 부트스트래핑을 수행하는 단계는, 상기 제2 암호문에 치환(permutation) 연산을 수행하는 단계와, 상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계를 포함할 수 있다.
상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계는, 상기 치환 연산에 기초한 리스케일링 연산을 수행하는 단계와, 상기 리스케일링 연산의 결과에 분해(decompose) 연산을 수행하는 단계와, 상기 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행하는 단계를 포함할 수 있다.
상기 치환 연산에 기초한 리스케일링 연산을 수행하는 단계는, 상기 치환 연산의 결과와 평문과의 곱셈을 수행하는 단계와, 상기 곱셈의 결과를 리스케일링(rescaling)하는 단계를 포함할 수 있다.
상기 치환 연산의 결과와 평문과의 곱셈을 수행하는 단계는, 상기 치환 연산의 결과에 상기 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행하는 단계를 포함할 수 있다.
상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계는, 상기 곱셈합의 결과를 더함으로써 덧셈 결과를 생성하는 단계와, 상기 덧셈 결과에 대하여 모듈러스 다운 연산을 수행하는 단계를 더 포함할 수 있다.
상기 부트스트래핑을 수행하는 단계는, 상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행하는 단계를 포함할 수 있다.
상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행하는 단계는, 상기 모듈러스 리덕션 결과를 디코딩함으로써 상기 부트스트래핑을 수행하는 단계를 포함할 수 있다.
동형 암호(homomorphic encryption)를 이용한 암호화 장치에 있어서, 일 실시예에 따른 암호화 장치는, 제1 모듈러스(modulus)에 대응하는 제1 암호문을 수신하는 수신기와, 상기 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성하고, 회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 상기 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행하는 프로세서를 포함한다.
상기 프로세서는, 상기 제1 모듈러스에 미리 결정된 수를 곱한 값이 상기 제2 모듈러스가 되도록 상기 제1 암호문에 모듈러스 레이징을 수행함으로써 상기 제2 암호문을 생성할 수 있다.
상기 프로세서는, 상기 제2 암호문에 치환(permutation) 연산을 수행하고, 상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행할 수 있다.
상기 프로세서는, 상기 치환 연산에 기초한 리스케일링 연산을 수행하고, 상기 리스케일링 연산의 결과에 분해(decompose) 연산을 수행하고, 상기 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행할 수 있다.
상기 프로세서는, 상기 치환 연산의 결과와 평문과의 곱셈을 수행하고, 상기 곱셈의 결과를 리스케일링(rescaling)할 수 있다.
상기 프로세서는, 상기 치환 연산의 결과에 상기 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행할 수 있다.
상기 프로세서는, 상기 곱셈합의 결과를 더함으로써 덧셈 결과를 생성하고, 상기 덧셈 결과에 대하여 모듈러스 다운 연산을 수행할 수 있다.
상기 프로세서는, 상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행할 수 있다.
상기 프로세서는, 상기 모듈러스 리덕션 결과를 디코딩함으로써 상기 부트스트래핑을 수행할 수 있다.
도 1은 일 실시예에 따른 암호화 장치의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 암호화 장치의 동작을 설명하기 위한 도면이다.
도 3은 인코딩 과정의 순서를 나타낸다.
도 4는 도 1에 도시된 암호화 장치의 동작의 순서도를 나타낸다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 암호화 장치의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 암호화(encryption) 장치(10)는 데이터의 암호화를 수행할 수 있다. 암호화 장치(10)는 데이터의 암호화를 통해 암호화된 데이터를 생성할 수 있다. 이하에서, 암호화된 데이터는 암호문으로 지칭될 수 있다.
암호화 장치(10)는 동형 암호를 이용하여 암호화된 데이터를 복호화(decryption) 없이도 연산할 수 있는 암호 기술을 제공할 수 있다. 예를 들어, 암호화 장치(10)는 동형 암호를 이용하여 암호화된 상태에서 프로세서(200)가 연산한 결과를 복호화함으로써 평문(plaintext) 상태의 데이터를 연산한 결과와 완전히 동일하거나, 근사적으로 동일한 결과가 도출될 수 있다. 암호화 장치(10)는 임의의 실수 또는 복소수에 대한 동형 암호 연산을 제공할 수 있다.
암호화 장치(10)는 동형 암호(homomorphic encryption)에 필요한 부트스트래핑(bootstrapping)을 수행할 수 있다. 암호화 장치(10)는 모듈러스 레이징(modulus rasing), 인코딩(encoding), 모듈러스 리덕션(modulus reduction) 및 디코딩(decoding)을 통해 부트스트래핑을 수행할 수 있다.
암호화 장치(10)는 수신기(100) 및 프로세서(200)를 포함한다. 암호화 장치(10)는 메모리(300)를 더 포함할 수 있다.
수신기(100)는 수신 인터페이스를 포함할 수 있다. 수신기(100)는 평문 또는 암호문을 수신할 수 있다. 암호문은 대응하는 모듈러스를 가질 수 있다. 예를 들어, 수신기(100)는 제1 모듈러스에 대응하는 제1 암호문을 수신할 수 있다. 수신기(100)는 수신한 평문 또는 암호문을 프로세서(200)로 출력할 수 있다.
프로세서(200)는 메모리(300)에 저장된 데이터를 처리할 수 있다. 프로세서(200)는 메모리(300)에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(200)에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.
"프로세서(200)"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.
프로세서(200)는 동형 암호를 이용하여 암호화를 수행할 수 있다. 프로세서(200)는 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성할 수 있다.
프로세서(200)는 제1 모듈러스에 미리 결정된 수를 곱한 값이 제2 모듈러스가 되도록 제1 암호문에 모듈러스 레이징을 수행함으로써 제2 암호문을 생성할 수 있다.
프로세서(200)는 회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행할 수 있다.
프로세서(200)는 제2 암호문에 치환(permutation) 연산을 수행할 수 있다. 프로세서(200)는 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 부트스트래핑을 수행할 수 있다.
프로세서(200)는 치환 연산에 기초한 리스케일링 연산을 수행할 수 있다. 프로세서(200)는 치환 연산의 결과와 평문과의 곱셈을 수행할 수 있다. 구체적으로, 프로세서(200)는 치환 연산의 결과에 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행할 수 있다.
프로세서(200)는 곱셈의 결과를 리스케일링(rescaling)할 수 있다. 프로세서(200)는 리스케일링 연산의 결과에 분해(decompose) 연산을 수행할 수 있다. 프로세서(200)는 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행할 수 있다. 이하에서, 곱셈합은 MultSum으로 지칭될 수 있다.
프로세서(200)는 곱셈합의 결과를 더함으로써 덧셈 결과를 생성할 수 있다. 프로세서(200)는 덧셈 결과에 대하여 모듈러스 다운 연산을 수행할 수 있다.
프로세서(200)는 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 부트스트래핑을 수행할 수 있다. 프로세서(200)는 모듈러스 리덕션 결과를 디코딩함으로써 부트스트래핑을 수행할 수 있다.
메모리(300)는 프로세서에 의해 실행가능한 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서의 동작 및/또는 프로세서의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.
메모리(300)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.
휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Eelectronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
도 2는 도 1에 도시된 암호화 장치의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 프로세서(예: 도 1의 프로세서(200))는 동형 암호를 이용한 암호화를 수행할 수 있다. 동형 암호는 암호화된 상태로 평문에 대한 연산을 수행할 수 있는 암호화 방식을 의미할 수 있다. 예를 들어, 동형 암호는 CKKS(Cheon-Kim-Kim-Song) 암호화 방식, FV(Fan-Vercauteren)암호화 방식, 또는 BGV(Brakersk-Gentry- Vaikuntanathan) 암호화 방식을 포함할 수 있다.
평문은 실수 및/또는 복소수로 이루어질 수 있다. 프로세서(200)는 평문을 인코딩하여 다항식으로 구성된 평문을 생성할 수 있다. 프로세서(200)는 다항식으로 구성된 평문을 암호화(encrypt)함으로써 암호문을 생성할 수 있다.
프로세서(200)는 암호문에 대하여 동형 연산을 수행할 수 있다. 프로세서(200)는 암호문을 복호화(decrypt)함으로써 다항식으로 구성된 평문을 획득할 수 있다. 복호화는 비밀 키를 이용하여 암호문을 해독하는 과정을 의미할 수 있다.
프로세서(200)는 다항식으로 구성된 평문을 디코딩함으로써 실수 또는 복소수로 구성된 평문을 획득할 수 있다. 디코딩은 키를 이용하지 ㅇ낳고, 다항식 평문을 실수 및/또는 복소수 평문으로 변환할 수 있다.
프로세서(200)는 암호문에 대하여 부트스트래핑을 수행할 수 있다. 부트스트래핑은 암호문의 레벨을 모두 소비했을 때, 소비된 레벨을 원래 상태로 복원하는 과정을 의미할 수 있다.
다시 말해, 부트스트래핑의 목적은 곱셈이 더 이상 수행될 수 없는 레벨 0의 암호문을 리프레쉬(refresh)하여, 동일한 메세지(message)를 갖는 레벨 L의 암호문을 생성하는 것일 수 있다.
암호문의 레벨은 암호문이 현재 상태에서 연산할 수 있는 서킷(circuit)의 최대 깊이 또는 부트스트래핑 없이 가능한 곱셈의 수를 의미할 수 있다. 암호문이 가지는 정수 다항식 링(ring) 상의 원소 두개를 쌍으로 가질 수 있고, 이하에서, 모듈러스는 다항식 링의 모듈러스 값을 의미할 수 있다. 부트스트래핑은 모듈러스 레이징, 인코딩, 모듈러스 리덕션 및 디코딩 과정을 포함할 수 있다.
프로세서(200)는 동형 모듈러 리덕션 함수의 계산 이후에 변환된 암호문을 이전의 사이퍼텍스의 슬롯을 그 메시지의 계수로 암호화하는 다른 암호문
Figure pat00001
로 역변환할 수 있다. 이러한 변환 및 역변환 연산은 각각 인코딩(또는,
Figure pat00002
) 및 디코딩(또는,
Figure pat00003
)로 지칭될 수 있다.
프로세서(200)는 제1 암호문에 모듈러스 레이징을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성할 수 있다(210). 프로세서(200)는 제1 모듈러스에 미리 결정된 수를 곱한 값이 제2 모듈러스가 되도록 제1 암호문에 모듈러스 레이징을 수행함으로써 제2 암호문을 생성할 수 있다.
모듈러스 레이징(modulus rasing)는 암호문의 모듈러스를 큰 값의 모듈러스로 바꾸는 과정을 의미할 수 있다. 도 2의 예시에서, 프로세서(200)는 q의 모듈러스를 갖는 제1 암호문에 모듈러스 레이징을 수행함으로써 미리 결정된 수
Figure pat00004
가 곱해진
Figure pat00005
의 모듈러스를 갖는 제2 암호문을 생성할 수 있다.
암호문
Figure pat00006
가
Figure pat00007
를 만족한다고 할 때,
Figure pat00008
의 경계를 갖는
Figure pat00009
에 대하여
Figure pat00010
로부터
Figure pat00011
가 획득될 수 있다. 여기서,
Figure pat00012
는
Figure pat00013
의 상계(upper bound)를 갖는 높은 확률을 가질 수 있다.
프로세서(200)는 q로 나눌 때의
Figure pat00014
의 나머지 계수(remaining coefficients)의 공개 계산(public calculation)을 수행할 수 있다. 모듈러스 리덕션(modulus reduction)은 근사 다항식에 의해 연산될 수 있고, 부트스트래핑에서의 중요한 부분은 모듈러스 리덕션 함수를 근사하는 다항식을 찾는 것일 수 있다.
이하에서, 프로세서(200)의 인코딩 과정에 대하여 설명한다.
프로세서(200)는 인코딩을 수행할 수 있다. 인코딩은 CoeffToSLot으로 지칭될 수 있다. 프로세서(200)는 평문을 암호화한 상태에서 인코딩을 수행할 수 있다. 프로세서(200)는 CRT 행렬을 곱하는 연산을 이용하여 인코딩을 수행할 수 있다. 인코딩은 회전과 평문 곱셈을 포함할 수 있다.
근사 동형 연산은 평문 슬롯(slot)에서 수행될 수 있다. 프로세서(200)는 계수(coefficient)의 컴포넌트 별 연산(component-wise) 연산을 이용하여 인코딩을 수행할 수 있다.
Figure pat00015
를 처리하기 위해서, 행렬 곱셈(matrix multiplication) 또는 FFT(Fast Fourier Transform)와 유사한 연산 또는 행렬 곱셈과 FFT 유사 방식의 하이브리드(hybrid) 방식을 이용하여
Figure pat00016
를 동형적으로(homomorphically) 수행할 수 있다.
여기서,
Figure pat00017
는 캐노니컬 임베딩(canonical embedding)을 나타내고,
Figure pat00018
에서
Figure pat00019
로의 캐노니컬 임베딩은
Figure pat00020
의 근(root)에서의 계산값 a의 벡터를 의미하고,
Figure pat00021
는 그 역을 의미할 수 있다.
Figure pat00022
는
Figure pat00023
로부터
Figure pat00024
로의 자연 투사(natrual projection)를 의미하고,
Figure pat00025
는 정수 모듈로(modulo)
Figure pat00026
의 승법군(multiplicative group)을 의미할 수 있다.
프로세서(200)는 동형적으로 수행된
Figure pat00027
결과로
Figure pat00028
및
Figure pat00029
(또는, 허수를 이용한 둘의 결합
Figure pat00030
)를 획득할 수 있다. 여기서,
Figure pat00031
는
Figure pat00032
의 j 번째 계수를 의미할 수 있다.
행렬 곱은 세 가지 단계를 포함할 수 있다. 첫 번째는, 암호문을 적절하게 회전하는 것이고, 두 번째는 회전된 암호문에 행렬의 대각 성분을 곱하는 것이고, 세 번째는 암호문을 더하는 것일 수 있다.
프로세서(200)는 암호문의 레벨(level)을 소비하지 않고, 인코딩의 동형 연산(homomorphic evaluation of encoding)(또는, CoeffToSlot) 연산을 수행할 수 있다.
일반적인 모듈러스 레이징에서 암호문 모듈러스는
Figure pat00033
로 바뀌지만, 프로세서(200)는 암호문 모듈러스를
Figure pat00034
에 대해서,
Figure pat00035
로 만들 수 있다.
프로세서(200)는 회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행할 수 있다. 구체적으로, 프로세서(200)는 교환 법칙을 이용하여 덧셈 연산과 모듈러스 다운 연산의 순서를 변경함으로써 연산 속도를 증가시킬 수 있다.
덧셈과 키 스위칭은 결합 법칙이 성립할 수 있다. 프로세서(200)는 교환법칙을 이용하여 키 스위칭보다 평문 곱셈 및 덧셈을 먼저 수행할 수 있다.
회전 연산은 치환 연산 및 키 스위칭 연산을 포함할 수 있다. 키 스위칭 연산은 분해 연산, 곱셈합 및 모듈러스 다운 연산을 포함할 수 있다. 프로세서(200)는 곱셈합 이후에 덧셈을 수행하고, 모듈러스 다운을 가장 나중에 수행함으로써 부트스트래핑 연산 속도를 증가시킬 수 있다.
종래의 부트스트래핑 방식은 안전성을 보장하기 위해 암호문의 모듈러스를
Figure pat00036
이상으로 증가시킬 수 없다는 문제가 있었으나, 프로세서(200)는 결합 법칙 및 교환 법칙을 이용하여 암호문의 모듈러스가
Figure pat00037
이상인 경우에도 평문 곱셈, 리스케일링 및 덧셈을 수행할 수 있다.
평문 곱셈 및 리스케일링 연산은 교환 법칙이 성립할 수 있다. 프로세서(200)는 분해 연산 이전에 리스케일링을 수행함으로써 모듈러스 레이징 과정에서 모듈러스를
Figure pat00038
보다 큰 값으로 변경할 수 있다.
프로세서(200)는 키 스위칭(key switching)없이 평문-암호문 간 곱셈, 리스케일링(rescaling), 덧셈 및 치환(permutation) 연산을 수행할 수 있다.
프로세서(200)는 제2 암호문에 치환(permutation) 연산을 수행할 수 있다(220). 프로세서(200)는 계수들의 순서를 바꿈으로써 치환 연산을 수행할 수 있다.
암호문은 정수 다항식(Zq[X]의 원소) 두 개를 원소로 갖는 길이가 2인 튜플, 즉, (c0, c1)로 이루어질 수 있다. 여기서, c0 및 c1은 Zq[X]/<XN+1>에 포함될 수 있다.
c0, c1은 N개의 계수를 포함할 수 있는데, 프로세서(200)는 N 개의 계수의 순서를 바꿈으로써 치환 연산을 수행할 수 있다.
예를 들어, c0 및 c1을 치환한 결과를 c0’, c1’이라고 하고, 같은 치환 연산을 비밀키 s에 적용한 것을 s’이라고 하면, (c0’, c1’)과 (1, s’)의 내적(inner product)은 (c0, c1) 과 (1, s)의 내적에 치환을 수행한 것과 동일한 결과를 획득할 수 있다.
프로세서(200)는 (c_0’,c_1’)를 s’이 아닌 s의 암호문이 되도록 키 스위칭함으로써, 다항식에 대응되는 메시지를 치환된 암호문으로 만들 수 있다.
모든 치환 연산이 유의미하지는 않을 수 있으므로, 프로세서(200)는 메시지에 적용했을 때 대응되는 실수 및/또는 복소수 메시지가 회전되거나, 컨주게이션(conjugation)이 되는 치환만을 이용할 수 있다.
프로세서(200)는 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행할 수 있다. 키 스위칭 연산은 분해(decompose) 연산, 곱셈합(sum of multiplication) 연산 및 모듈러스 다운 연산을 포함할 수 있다.
프로세서(200)는 치환 연산 및 키 스위칭 연산의 교환 법칙 및 결합 법칙을 이용하여 부트스트래핑에 사용되는 전체 연산의 수를 감소시킬 수 있다. 프로세서(200)는 치환 연산의 결과에 행렬 곱셈 및 리스케일링 연산을 수행할 수 있다(230).
프로세서(200)는 치환 연산의 결과와 평문과의 곱셈을 수행할 수 있다. 프로세서(200)는 치환 연산의 결과에 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행할 수 있다.
프로세서(200)는 곱셈 결과를 리스케일링 할 수 있다. 구체적으로, 프로세서(200)는 행렬의 대각 성분과의 곱셈 결과를 리스케일링할 수 있다. 이 때, 프로세서(200)는 행렬의 대각 성분을 임의의 스케일링 팩터로 인코딩하여 곱셈을 수행할 수 있다.
리스케일링은 암호문의 모든 계수를 동일한 상수로 나눔으로써 메시지를 상수로 나누는 과정을 포함할 수 있다. 프로세서(200)는 메시지의 소수점 아래의 비트(bit)들을 보존하기 위해 스케일링 팩터를 곱할 수 있다. 프로세서(200)는 메시지에 리스케일링 팩터로 델타(delta) 값을 곱할 수 있다.
프로세서(200)를 리스케일링을 통해 메시지에 곱해진 델타 값을 나누어줌으로써 메시지에 곱해진 값을 일정하게 유지할 수 있다. 예를 들어, 암호문의 모듈러스가 qL인 경우, qL = q0*1*p2*…*pL일 수 있다. 이 때 pi들은 델타와 유사한 값을 가질 수 있다.
프로세서(200)는 <(c0, c1),(1, s)> = m(mod qL)에서 c0, c1의 계수를 모두 pL로 나눔으로써, 메시지 m을 m/pL으로 만들면서 모듈러스를 qL이 아니라, qL-1으로 바꿀 수 있다. 즉, <(c0/pL, c1/pL),(1,s)> = m/pL (mod qL-1)으로 바꿈으로써 리스케일링을 수행할 수 있다.
프로세서(200)는 리스케일링 연산의 결과에 분해 연산을 수행할 수 있다(240). 프로세서(200)는 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행할 수 있다(250).
프로세서(200)는 곱셈합의 결과를 더함으로써 덧셈 결과를 생성할 수 있다(260). 프로세서(200)는 덧셈 결과에 대하여 모듈러스 다운 연산을 수행할 수 있다(270).
프로세서(200)는 동형 모듈러 리덕션(또는, 모듈러 리덕션) 동작을 수행할 수 있다. 구체적으로, 프로세서(200)는 동형 모듈러 리덕션 함수를 이용하여 모듈러 리덕션 동작을 수행할 수 있다.
Figure pat00039
변환이 수행된 이후에 프로세서(200)는 모듈러스
Figure pat00040
에서 각 슬롯 상에 모듈러 리덕션을 동형적으로 수행할 수 있다.
프로세서(200)는 교환 법칙 및 결합 법칙을 이용하여 인코딩을 수행함으로써 인코딩 결과 암호문의 모듈러스를
Figure pat00041
로 유지시키고, 추가적인 레벨을 소비하지 않을 수 있다. 즉, 상술한 것과 같은 인코딩 동작을 수행함으로써, 프로세서(200)는 인코딩 과정을 레벨 소비 없이 수행할 수 있다.
프로세서(200)는 부트스트래핑의 깊이(depth)를 줄임으로써 전체 파라미터의 크기를 감소시킬 수 있다. 이를 통해, 프로세서(200)는 상술한 인코딩 과정을 이용하여 연산 시간과 전력 소비를 감소시키고, 하드웨어의 크기를 축소시킬 수 있다.
프로세서(200)는 디코딩을 수행할 수 있다. 디코딩은 인코딩의 역연산을 의미할 수 있다. 프로세서(200)는 인코딩 과정에서 곱한 행렬의 역행렬을 곱함으로써 디코딩을 수행할 수 있다.
도 3은 인코딩 과정의 순서를 나타낸다.
도 3을 참조하면, 프로세서(예: 도 1의 프로세서(200))는 암호문을 수신할 수 있다(310). 프로세서(200)가 수신하는 암호문은 모듈러스 레이징이 수행된 암호문일 수 있다.
프로세서(200)는 i에 0을 대입하고, res에 0을 대입할 수 있다(330). i는 이터레이션(또는, 루프) 인덱스를 의미하고, res는 리스케일링 연산 결과의 합이 저장되는 변수를 의미할 수 있다.
프로세서(200)는 i가 n보다 작은지 여부를 판단할 수 있다(350). 여기서, n은 도 2에서 치환된 암호문들의 수를 의미할 수 있다.
프로세서(200)는 i가 n보다 작은 동안 인코딩 동작을 수행할 수 있다(370). 프로세서(200)는 암호문 ct의 회전 연산 결과를 cti에 저장할 수 있다. 프로세서(200)는 cti와 평문에 대응하는 행렬의 대각 성분을 곱한 값을 cti에 저장할 수 있다.
프로세서(200)는 cti값에 리스케일링 연산을 수행할 수 있다. 프로세서(200)는 리스케일링 결과에 분해 연산을 수행하여 cti'에 저장할 수 있다. 프로세서(200)는 분해 연산의 결과에 대하여 곱셈합을 수행함으로써 cti'의 값을 업데이트할 수 있다.
프로세서(200)는 곱셈합의 결과를 더함으로써 덧셈 결과를 생성하여 res에 저장할 수 있다. 이 후, 프로세서(200)는 i에 1을 더하고 인코딩 연산의 이터레이션을 반복적으로 수행할 수 있다.
이터레이션이 종료되면, 프로세서(200)는 모듈러스 다운 연산을 수행할 수 있다(390). 프로세서(200)는 덧셈 결과인 res에 모듈러스 다운 연산을 수행할 수 있다. 인코딩 과정에서 모듈러스 다운 연산의 연산량이 크기 때문에, 곱셈합의 결과를 모두 더한 뒤에 모듈러스 다운 연산을 수행함으로써 모듈러스 다운 연산의 횟수를 줄일 수 있다.
프로세서(200)는 res에 덧셈 결과를 저장하고, cti에 필요한 메모리를 재활용함으로써 메모리 사용량을 줄일 수 있다.
도 4는 도 1에 도시된 암호화 장치의 동작의 순서도를 나타낸다.
도 4를 참조하면, 수신기(100)는 제1 모듈러스에 대응하는 제1 암호문을 수신할 수 있다(410).
프로세서(200)는 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성할 수 있다(430).
프로세서(200)는 제1 모듈러스에 미리 결정된 수를 곱한 값이 제2 모듈러스가 되도록 제1 암호문에 모듈러스 레이징을 수행함으로써 제2 암호문을 생성할 수 있다.
프로세서(200)는 회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행할 수 있다(450).
프로세서(200)는 제2 암호문에 치환(permutation) 연산을 수행할 수 있다. 프로세서(200)는 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 부트스트래핑을 수행할 수 있다.
프로세서(200)는 치환 연산에 기초한 리스케일링 연산을 수행할 수 있다. 프로세서(200)는 치환 연산의 결과와 평문과의 곱셈을 수행할 수 있다. 구체적으로, 프로세서(200)는 치환 연산의 결과에 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행할 수 있다.
프로세서(200)는 곱셈의 결과를 리스케일링(rescaling)할 수 있다. 프로세서(200)는 리스케일링 연산의 결과에 분해(decompose) 연산을 수행할 수 있다. 프로세서(200)는 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행할 수 있다.
프로세서(200)는 곱셈합의 결과를 더함으로써 덧셈 결과를 생성할 수 있다. 프로세서(200)는 덧셈 결과에 대하여 모듈러스 다운 연산을 수행할 수 있다.
프로세서(200)는 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 부트스트래핑을 수행할 수 있다. 프로세서(200)는 모듈러스 리덕션 결과를 디코딩함으로써 부트스트래핑을 수행할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (19)

  1. 동형 암호(homomorphic encryption)를 이용한 암호화 방법에 있어서,
    제1 모듈러스(modulus)에 대응하는 제1 암호문(ciphertext)을 수신하는 단계;
    상기 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성하는 단계; 및
    회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 상기 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행하는 단계
    를 포함하는 암호화 방법.
  2. 제1항에 있어서,
    상기 제2 암호문을 생성하는 단계는,
    상기 제1 모듈러스에 미리 결정된 수를 곱한 값이 상기 제2 모듈러스가 되도록 상기 제1 암호문에 모듈러스 레이징을 수행함으로써 상기 제2 암호문을 생성하는 단계
    를 포함하는 암호화 방법.
  3. 제1항에 있어서,
    상기 부트스트래핑을 수행하는 단계는,
    상기 제2 암호문에 치환(permutation) 연산을 수행하는 단계; 및
    상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계
    를 포함하는 암호화 방법.
  4. 제3항에 있어서,
    상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계는,
    상기 치환 연산에 기초한 리스케일링 연산을 수행하는 단계;
    상기 리스케일링 연산의 결과에 분해(decompose) 연산을 수행하는 단계; 및
    상기 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행하는 단계
    를 포함하는 암호화 방법.
  5. 제3항에 있어서,
    상기 치환 연산에 기초한 리스케일링 연산을 수행하는 단계는,
    상기 치환 연산의 결과와 평문과의 곱셈을 수행하는 단계; 및
    상기 곱셈의 결과를 리스케일링(rescaling)하는 단계
    를 포함하는 암호화 방법.
  6. 제5항에 있어서,
    상기 치환 연산의 결과와 평문과의 곱셈을 수행하는 단계는,
    상기 치환 연산의 결과에 상기 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행하는 단계
    를 포함하는 암호화 방법.
  7. 제4항에 있어서,
    상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는 단계는,
    상기 곱셈합의 결과를 더함으로써 덧셈 결과를 생성하는 단계; 및
    상기 덧셈 결과에 대하여 모듈러스 다운 연산을 수행하는 단계
    를 더 포함하는 암호화 방법.
  8. 제1항에 있어서,
    상기 부트스트래핑을 수행하는 단계는,
    상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행하는 단계
    를 포함하는 암호화 방법.
  9. 제8항에 있어서,
    상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행하는 단계는,
    상기 모듈러스 리덕션 결과를 디코딩함으로써 상기 부트스트래핑을 수행하는 단계
    를 포함하는 암호화 방법.
  10. 하드웨어와 결합되어 제1항 내지 제9항 중 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터 판독가능한 매체에 저장된 컴퓨터 프로그램.
  11. 동형 암호(homomorphic encryption)를 이용한 암호화 장치에 있어서,
    제1 모듈러스(modulus)에 대응하는 제1 암호문(ciphertext)을 수신하는 수신기; 및
    상기 제1 암호문에 모듈러스 레이징(modulus rasing)을 수행함으로써 제2 모듈러스에 대응하는 제2 암호문을 생성하고,
    회전 연산에 포함된 복수의 연산들의 교환 법칙(commutative property) 및 결합 법칙(associative property)을 이용하여 상기 제2 암호문을 인코딩함으로써 부트스트래핑(bootstrapping)을 수행하는 프로세서
    를 포함하는 암호화 장치.
  12. 제11항에 있어서,
    상기 프로세서는,
    상기 제1 모듈러스에 미리 결정된 수를 곱한 값이 상기 제2 모듈러스가 되도록 상기 제1 암호문에 모듈러스 레이징을 수행함으로써 상기 제2 암호문을 생성하는
    암호화 장치.
  13. 제11항에 있어서,
    상기 프로세서는,
    상기 제2 암호문에 치환(permutation) 연산을 수행하고,
    상기 치환 연산의 결과에 기초하여 키 스위칭(key switching) 연산을 수행함으로써 상기 부트스트래핑을 수행하는
    암호화 장치.
  14. 제13항에 있어서,
    상기 프로세서는,
    상기 치환 연산에 기초한 리스케일링 연산을 수행하고,
    상기 리스케일링 연산의 결과에 분해(decompose) 연산을 수행하고,
    상기 분해 연산의 결과에 곱셈합(sum of multiplication)을 수행하는
    암호화 장치.
  15. 제13항에 있어서,
    상기 프로세서는,
    상기 치환 연산의 결과와 평문과의 곱셈을 수행하고,
    상기 곱셈의 결과를 리스케일링(rescaling)하는
    암호화 장치.
  16. 제15항에 있어서,
    상기 프로세서는,
    상기 치환 연산의 결과에 상기 평문에 대응하는 행렬의 대각 성분과의 곱셈을 수행하는
    암호화 장치.
  17. 제14항에 있어서,
    상기 프로세서는,
    상기 곱셈합의 결과를 더함으로써 덧셈 결과를 생성하고,
    상기 덧셈 결과에 대하여 모듈러스 다운 연산을 수행하는
    암호화 장치.
  18. 제11항에 있어서,
    상기 프로세서는,
    상기 제2 암호문의 인코딩 결과에 모듈러스 리덕션(modulus reduction)을 수행함으로써 상기 부트스트래핑을 수행하는
    암호화 장치.
  19. 제18항에 있어서,
    상기 프로세서는,
    상기 모듈러스 리덕션 결과를 디코딩함으로써 상기 부트스트래핑을 수행하는
    암호화 장치.
KR1020210062640A 2021-02-23 2021-05-14 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치 KR20220120410A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/516,924 US11870889B2 (en) 2021-02-23 2021-11-02 Method and apparatus with homomorphic encryption
US18/521,187 US20240106632A1 (en) 2021-02-23 2023-11-28 Method and apparatus with homomorphic encryption

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210024262 2021-02-23
KR1020210024262 2021-02-23

Publications (1)

Publication Number Publication Date
KR20220120410A true KR20220120410A (ko) 2022-08-30

Family

ID=83114311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210062640A KR20220120410A (ko) 2021-02-23 2021-05-14 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20220120410A (ko)

Similar Documents

Publication Publication Date Title
JP7486529B2 (ja) プライベート情報検索に応用される準同型暗号化方法
Wong A combined chaotic cryptographic and hashing scheme
Cho et al. Transciphering framework for approximate homomorphic encryption
CN109417468B (zh) 安全高效的分组密码算法实现的方法与装置
Bogos et al. Cryptanalysis of a homomorphic encryption scheme
Banegas et al. DAGS: Key encapsulation using dyadic GS codes
KR20050086746A (ko) 다중키를 이용한 스트림 암호 생성 방법
US11108543B2 (en) Method for encrypting data for distributed storage
US10742400B2 (en) Datastream block encryption
Wang et al. A faster fully homomorphic encryption scheme in big data
von Maurich et al. IND-CCA secure hybrid encryption from QC-MDPC Niederreiter
Alagic et al. Impossibility of quantum virtual black-box obfuscation of classical circuits
KR102096359B1 (ko) 거듭 행렬 기반의 비밀키 암호화가 가능한 데이터 전송 장치 및 그 동작 방법
Zhao et al. Efficient gsw-style fully homomorphic encryption over the integers
KR20230078510A (ko) 동형 암호 연산 장치 및 방법
Rizomiliotis et al. On matrix multiplication with homomorphic encryption
KR20220120410A (ko) 동형 암호에서 교환 법칙 및 결합 법칙을 이용한 암호화 방법 및 장치
KR102304992B1 (ko) 동형 암호문에 대한 비다항식 연산을 수행하는 장치 및 방법
Bhowmik et al. Enhancing the NTRU Cryptosystem
KR20210136815A (ko) 동형 암호를 이용한 암호화 방법 및 장치
KR20230116641A (ko) 자기 동형 사상을 이용한 동형 암호 연산 장치 및 방법
Mono et al. Implementing and Optimizing Matrix Triples with Homomorphic Encryption
US20220271922A1 (en) Method and apparatus with homomorphic encryption
El-Yahyaoui et al. A noise-free homomorphic evaluation of the AES circuits to optimize secure big data storage in cloud computing
Joye et al. Liberating TFHE: programmable bootstrapping with general quotient polynomials

Legal Events

Date Code Title Description
A201 Request for examination