KR20230116641A

KR20230116641A - 자기 동형 사상을 이용한 동형 암호 연산 장치 및 방법

Info

Publication number: KR20230116641A
Application number: KR1020220055268A
Authority: KR
Inventors: 이용우; 김안드레이; 최락용; 막심 데리아빈; 엄지은; 유동훈
Original assignee: 삼성전자주식회사
Priority date: 2022-01-28
Filing date: 2022-05-04
Publication date: 2023-08-04

Abstract

동형 암호 연산 장치 및 방법이 개시된다. 동형 암호 연산 장치에 있어서, 일 실시예에 따른 동형 암호 연산 장치는, 블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기와, 자기 동형 사상(automorphism)에 기초하여 상기 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성하고, 상기 전처리된 암호문의 벡터 컴포넌트 및 상기 블라인드 로테이션 키에 상기 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성하는 프로세서를 포함한다.

Description

자기 동형 사상을 이용한 동형 암호 연산 장치 및 방법{APPARATUS AND METHOD OF HOMOMORPHIC ENCRYPTION OPEATION USING AUTOMORPHISM}

아래 실시예들은 자기 동형 사상을 이용한 동형 암호 연산 장치 및 방법에 관한 것이다.

동형 암호(homomorphic encryption)는 암호화된 데이터 사이에서 임의의 연산을 가능하게 하는 유망한 암호화 방법이다. 동형 암호를 활용하면 암호화된 데이터를 복호화하지 않고, 암호화된 상태에서 임의의 연산을 수행할 수 있을 뿐만 아니라, 격자를 기반(lattice-based)으로 하여 양자 알고리즘에 내성(resistant)이 있어 안전하다.

블라인드 로테이션 연산(blind rotation operation) 기술은 동형 암호에서 암호문의 메시지에 대한 임의의 함수 연산을 수행하는데 사용되고, 연산 결과에 대한 높은 정확도를 제공하지만 공개키의 크기가 매우 크다는 단점을 가진다.

다양한 블라인드 로테이션 연산 기술들이 존재하지만, 블라인드 로테이션 연산은 여전히 많은 메모리를 요구하고, 동형 암호 연산에 필요한 공개키의 크기를 줄일 경우에 연산량이 크게 증가하는 문제가 있다.

따라서, 공개 키의 크기를 감소시키고 동형 암호 연산의 연산량을 감소시키는 기술이 요구된다.

동형 암호(homomorphic encryption) 연산 장치에 있어서, 일 실시예에 따른 동형 암호 연산 장치는, 블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기와, 자기 동형 사상(automorphism)에 기초하여 상기 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성하고, 상기 전처리된 암호문의 벡터 컴포넌트 및 상기 블라인드 로테이션 키에 상기 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성하는 프로세서를 포함한다.

상기 피연산 암호문은, LWE(Learning With Error) 암호문을 포함하고, 상기 블라인드 로테이션 키는, RGSW(Ring Gentry, Sahai, Waters) 또는 RLWE(Ring Learning With Error)’ 암호문을 포함할 수 있다.

상기 블라인드 로테이션 키는, 상기 피연산 암호문에 대응하는 비밀 키 및 RLWE 암호문에 대응하는 비밀키에 기초하여 생성될 수 있다.

상기 블라인드 로테이션 키의 형태는, 상기 피연산 암호문의 벡터 컴포넌트의 범위와 RLWE 암호문의 차수를 비교함으로써 결정될 수 있다.

상기 프로세서는, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 상기 전처리를 수행할 수 있다.

상기 프로세서는, 상기 차수를 상기 범위로 나눈 값과 상기 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행할 수 있다.

상기 프로세서는, 상기 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성할 수 있다.

상기 프로세서는, 상기 전처리된 암호문 기초하여 인크리먼트(increment) 연산, 자기 동형 사상(automorphism) 연산 및 키 스위칭(key switching) 연산을 수행함으로써 상기 블라인드 로테이션 연산을 수행할 수 있다.

상기 프로세서는, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 비밀 키의 형태를 결정하고, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 벡터 컴포넌트를 수정할 수 있다.

상기 프로세서는, 상기 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 생성된 수정된 벡터의 컴포넌트 및 상기 수정된 벡터의 컴포넌트의 역수에 기초하여 자기 동형 사상 연산을 수행하고, 상기 자기 동형 사상 연산의 결과에 기초하여 키 스위칭을 수행할 수 있다.

동형 암호(homomorphic encryption) 연산 방법에 있어서, 일 실시예에 따른 동형 암호 연산 방법은, 블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 단계와, 자기 동형 사상(automorphism)에 기초하여 상기 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성하는 단계와, 상기 전처리된 암호문의 벡터 컴포넌트 및 상기 블라인드 로테이션 키에 상기 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성하는 단계를 포함한다.

상기 전처리된 암호문을 생성하는 단계는, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 상기 전처리를 수행하는 단계를 포함할 수 있다.

상기 전처리를 수행하는 단계는, 상기 차수를 상기 범위로 나눈 값과 상기 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행하는 단계를 포함할 수 있다.

상기 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행하는 단계는, 상기 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성하는 단계를 포함할 수 있다.

상기 연산 결과를 생성하는 단계는, 상기 전처리된 암호문 기초하여 인크리먼트(increment) 연산, 자기 동형 사상(automorphism) 연산 및 키 스위칭(key switching) 연산을 수행함으로써 상기 블라인드 로테이션 연산을 수행하는 단계를 포함할 수 있다.

상기 연산 결과를 생성하는 단계는, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 비밀 키의 형태를 결정하는 단계와, 상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 벡터 컴포넌트를 수정하는 단계를 포함할 수 있다.

상기 연산 결과를 생성하는 단계는, 상기 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 생성된 수정된 벡터의 컴포넌트 및 상기 수정된 벡터의 컴포넌트의 역수에 기초하여 자기 동형 사상 연산을 수행하는 단계와, 상기 자기 동형 사상 연산의 결과에 기초하여 키 스위칭을 수행하는 단계를 포함할 수 있다.

도 1은 일 실시예에 따른 동형 암호 연산 장치의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 동형 암호 연산 장치의 동작을 나타낸다.
도 3은 키 생성 동작의 예를 나타낸다.
도 4는 전처리 동작의 흐름도의 일 예를 나타낸다.
도 5는 입력 암호문 및 블라인드 로테이션 키의 일 예를 나타낸다.
도 6은 블라인드 로테이션 연산의 흐름도의 일 예를 나타낸다.
도 7은 전처리 동작의 흐름도의 다른 예를 나타낸다.
도 8은 입력 암호문 및 블라인드 로테이션 키의 다른 예를 나타낸다.
도 9는 블라인드 로테이션 연산의 흐름도의 다른 예를 나타낸다.
도 10은 전처리 동작의 흐름도의 또 다른 예를 나타낸다.
도 11은 입력 암호문 및 블라인드 로테이션 키의 또 다른 예를 나타낸다.
도 12는 블라인드 로테이션 연산의 흐름도의 또 다른 예를 나타낸다.
도 13a 및 도 13b는 입력 암호문 및 블라인드 로테이션 키의 변형의 예를 나타낸다.
도 14는 블라인드 로테이션 연산의 알고리즘의 일 예를 나타낸다.
도 15는 블라인드 로테이션 연산의 알고리즘의 다른 예를 나타낸다.
도 16은 도 1에 도시된 동형 암호 연산 장치의 동작의 흐름도를 나타낸다.

이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.

실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.

도 1은 일 실시예에 따른 동형 암호 연산 장치의 개략적인 블록도를 나타낸다.

도 1을 참조하면, 동형 암호 연산 장치(10)는 동형 암호를 이용한 암호화 및 복호화를 수행할 수 있다. 동형 암호 연산 장치(10)는 동형 암호 연산을 위한 블라인드 로테이션 연산을 수행할 수 있다.

동형 암호 연산 장치(10)는 동형 암호 연산을 수행함으로써 연산 결과를 생성할 수 있다. 동형 암호 연산 장치(10)는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키를 생성할 수 있다. 동형 암호 연산 장치(10)는 블라인드 로테이션 키를 이용하여 블라인드 로테이션 연산을 수행할 수 있다.

동형 암호는 데이터를 암호화한 상태에서 다양한 연산을 수행할 수 있도록 구성된 암호화 방식을 의미할 수 있다. 동형 암호에서 암호문(ciphertext)들을 이용한 연산의 결과는 새로운 암호문이 되고, 암호문을 복호화함으로써 획득된 평문(plaintext)은 암호화하기 전의 원래 데이터의 연산 결과와 동일할 수 있다.

이하에서, 암호화된 데이터(encrypted data) 또는 암호문은 사이퍼텍스트(ciphertext)로 지칭될 수 있다. 사이퍼텍스트는 다항식 또는 다항식을 포함하는 벡터의 형태를 가질 수 있다.

동형 암호 연산 장치(10)는 이진수(binary number)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE(Ring Learning With Error) 문제 기반 동형 암호 연산을 수행할 수 있다. 동형 암호 연산 장치(10)는 정수(integer)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE 문제 기반 동형 암호 연산을 수행할 수 있다. 동형 암호 연산 장치(10)는 실수(real number) 및/또는 복소수(complex number)로 이루어진 평문을 암호화한 암호문 연산을 지원하는 RLWE 문제 기반 근사 동형 암호 연산을 수행할 수 있다.

동형 암호 연산 장치(10)는 동형 암호를 이용하여 암호화된 상태에서 연산한 결과를 복호화함으로써 평문 상태의 데이터를 연산한 결과와 동일한 결과를 도출할 수 있다.

동형 암호 연산 장치(10)는 암호문에 대한 연산을 수행할 수 있으며, 블라인드 로테이션 연산(예: LUT(Lookup Table(LUT) 연산) 및 키 생성(key generation)을 수행할 수 있다. 동형 암호 연산 장치(10)는 동형 암호에서 블라인드 로테이션 방식을 이용하여 비 다항식 함수에 대한 연산을 수행할 수 있다.

동형 암호 연산 장치(10)는 정보 보호 기계 학습(Privacy Preserving Machine Learning(PPML)) 및 응용 서비스에서 입력 데이터를 암호화하는 암호화 과정을 수행할 수 있다. 동형 암호 연산 장치(10) 정보 보호 기계 학습(Privacy Preserving Machine Learning, PPML) 및 응용 서비스에서 입력값을 암호화하는 암호화 과정에 이용될 수 있다.

동형 암호 연산 장치(10)는 비밀 키를 저장하기 위한 공간의 제약이 없기 때문에, 비밀 키 벡터의 크기를 조절하여 동형 암호 및 동형 암호를 활용한 응용 서비스에서 암호학적 안전성을 높일 수 있다.

동형 암호 연산 장치(10)는 블라인드 로테이션 키, 전처리 및 블라인드 로테이션 연산 과정을 달리함으로써 서버와 클라이언트 사이의 키 저장 공간 및 연산량을 조절할 수 있다.

동형 암호 연산 장치(10)는 칩 (chip) 형태로 구현되어 동형 암호를 활용하는 하드웨어 가속기에 탑재될 수 있다. 동형 암호 연산 장치(10)는 칩 형태 또는 소프트웨어 형태로 구현되어 다양한 연산 장치의 메모리 사용을 감소시킬 수 있다. 동형 암호 연산 장치(10)는 동형 암호 연산의 연산량을 감소시킴으로써, 서버의 전체 연산량을 감소시킬 수 있다.

동형 암호 연산 장치(10)는 PC(personal computer), 데이터 서버, 또는 휴대용 장치 내에 구현될 수 있다.

휴대용 장치는 랩탑(laptop) 컴퓨터, 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, 모바일 인터넷 디바이스(mobile internet device(MID)), PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 휴대용 게임 콘솔(handheld game console), e-북(e-book), 또는 스마트 디바이스(smart device)로 구현될 수 있다. 스마트 디바이스는 스마트 와치(smart watch), 스마트 밴드(smart band), 또는 스마트 링(smart ring)으로 구현될 수 있다.

동형 암호 연산 장치(10)는 수신기(100) 및 프로세서(200)를 포함한다. 동형 암호 연산 장치(10)는 메모리(300)를 더 포함할 수 있다.

수신기(100)는 수신 인터페이스를 포함할 수 있다. 수신기(100)는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신할 수 있다. 피연산 암호문은 LWE(Learning With Error) 암호문일 수 있다.

블라인드 로테이션 키는 RGSW(Ring Gentry, Sahai, Waters) 또는 RLWE(Ring Learning With Error)' 암호문을 포함할 수 있다. 블라인드 로테이션 키는 피연산 암호문에 대응하는 비밀 키 및 RLWE 암호문에 대응하는 비밀키에 기초하여 생성될 수 있다. 블라인드 로테이션 키의 형태는 피연산 암호문의 벡터 컴포넌트의 범위와 RLWE 암호문의 차수를 비교함으로써 결정될 수 있다. 블라인드 로테이션 키의 생성 과정은 도 2를 참조하여 자세하게 설명한다. 수신기(100)는 블라인드 로테이션 키 및 피연산 암호문을 프로세서(200)로 출력할 수 있다.

프로세서(200)는 메모리(300)에 저장된 데이터를 처리할 수 있다. 프로세서(200)는 메모리(300)에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서(200)에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.

"프로세서(200)"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.

예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.

프로세서(200)는 자기 동형 사상(automorphism)에 기초하여 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성할 수 있다. 프로세서(200)는 블라인드 로테이션 키의 벡터 컴포넌트, 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 전처리를 수행할 수 있다.

프로세서(200)는 차수를 범위로 나눈 값과 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 전처리를 수행할 수 있다. 프로세서(200)는 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성할 수 있다. 수정된 벡터는 전처리된 암호문을 의미할 수 있다.

프로세서(200)는 전처리된 암호문의 벡터 컴포넌트 및 블라인드 로테이션 키에 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성할 수 있다.

프로세서(200)는 전처리된 암호문 기초하여 인크리먼트(increment) 연산, 자기 동형 사상(automorphism) 연산 및 키 스위칭(key switching) 연산을 수행함으로써 블라인드 로테이션 연산을 수행할 수 있다.

프로세서(200)는 블라인드 로테이션 키의 벡터 컴포넌트, 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 비밀 키의 형태를 결정할 수 있다.

프로세서(200)는 블라인드 로테이션 키의 벡터 컴포넌트, 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 벡터 컴포넌트를 수정할 수 있다.

프로세서(200)는 짝수인지 여부의 판단 결과에 기초하여 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 생성된 수정된 벡터의 컴포넌트 및 수정된 벡터의 컴포넌트의 역수에 기초하여 자기 동형 사상 연산을 수행할 수 있다.

프로세서(200)는 기 동형 사상 연산의 결과에 기초하여 키 스위칭을 수행할 수 있다.

메모리(300)는 프로세서(200)에 의해 실행가능한 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서(200)의 동작 및/또는 프로세서(200)의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.

메모리(300)는 휘발성 메모리 장치 또는 불휘발성 메모리 장치로 구현될 수 있다.

휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.

불휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Eelectronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.

도 2는 도 1에 도시된 동형 암호 연산 장치의 동작을 나타낸다.

도 2를 참조하면, 프로세서(예: 도 1의 프로세서(200))는 자기 동형 사상을 이용하여 블라인드 로테이션 연산을 수행할 수 있다. 프로세서(200)는 LWE 암호문 및 RLWE 암호문의 크기 및 특징에 기초하여 LWE 암호문 벡터 컴포넌트를 변경할 수 있다. 프로세서(200)는 LWE 암호문 및 RLWE 암호문의 크기 및 특징에 기초하여 블라인드 로테이션을 수행할 수 있다.

프로세서(200)는 블라인드 로테이션 연산에 필요한 LWE 암호문의 벡터 컴포넌트가 짝수인 경우가 홀수인 경우보다 많을 경우, 자기 동형 사상을 이용한 블라인드 로테이션 연산의 계산량을 감소시킬 수 있다.

프로세서(200)는 연산에 필요한 LWE 암호문의 벡터 컴포넌트가 모두 짝수거나, RLWE 암호문의 차수(degree)가 미리 결정된 값 보다 큰 값을 가질 경우, 공개 키의 크기를 감소시킬 수 있다.

프로세서(200)는 자기 동형 사상을 이용한 블라인드 로테이션 연산 과정에서 N개(예: N은 자연수)의 RGSW 암호문을 N+1개의 RLWE’ 암호문으로 분리 및 대체하여 블라인드 로테이션 연산을 수행함으로써 전체 공개키의 크기를 감소시킬 수 있다.

프로세서(200)가 동형 암호 연산을 위해 사용하는 암호문은 다음과 같이 정의될 수 있다.

LWE 암호문에 있어서, 메시지(또는, 평문(plaintext)) m 의 암호문은 와 같이 나타낼 수 있다. 암호문은 와 같이 복호화될 수 있다. 는 비밀키 를 이용한 메시지 m 에 대한 암호화를 의미할 수 있다.

RLWE 암호문에 있어서, 메시지 m 의 암호문은 와 같이 나타낼 수 있다. 암호문은 와 같이 복호화될 수 있다. 은 비밀 키 z 를 이용한 메시지 m 에 대한 암호화를 의미할 수 있다.

비밀 키 z 를 이용한 메시지 m 의 RLWE 암호문은 수학식 1과와 같이 정의될 수 있다.

여기서, 는 Modulus Q 상의 다항식을 의미하고, e 는 계수가 작은 에러 다항식을 의미할 수 있다. 각각의 암호화가 수행될 때, 및 e 는 무작위로 생성될 수 있다.

비밀키 s 에 대한 메시지 m 의 RLWE' 암호문은 수학식 2와 같이 정의될 수 있다.

여기서, 는 임의의 정수를 분할(decomposition)하기 위해 사전에 정의된 벡터로, 임의의 정수 에 대하여 의 형태 또는 에 대하여 의 형태로 설정될 수 있다.

비밀키 s 에 대한 메시지 m 의 RGSW 암호문은 수학식 3과 두 개의 RLWE' 암호문으로 정의될 수 있다.

프로세서(200)가 수행하는 동형 암호 연산들은 아래와 같이 정의될 수 있다.

RLWE 암호문의 자기 동형 사상 연산에 있어서, 다항식 환(polynomial ring)의 자기 동형 사상 은 다항식 환의 원소 에 대하여 를 출력하고, 정의역과 공역의 공간이 동일할 수 있다. RLWE 암호문에 있어서, 프로세서(200)는 자기 동형 사상 연산을 통해 입력 에 대해서 를 출력할 수 있다.

프로세서(200)는 키 스위칭 연산을 통해 비밀 키z ₁ 에 대응하는 암호문으로부터 새로운 비밀 키 _z2에 대응하는 암호문을 획득할 수 있다. 프로세서(200)는 입력 암호문 에 대해서 공개 키인 스위칭 키 를 이용하여 z₂를 비밀 키로 갖는 새로운 암호문 를 획득할 수 있다.

프로세서(200)는 블라인드 로테이션 연산을 수행할 수 있다. 프로세서(200)는 임의의 함수 및 암호문 에 대하여 블라인드 로테이션 키를 이용하여 블라인드 로테이션 연산을 수행함으로써, 를 출력할 수 있다.

프로세서(200)는 수신한 피연산 암호문(예: LWE 암호문 )로부터 블라인드 로테이션 연산을 이용하여 를 계산할 수 있다. 프로세서(200)는 에서 함수 f를 적용한 메시지의 연산 결과를 계산할 수 있다. 프로세서(200)는 상술한 블라인드 로테이션 과정에서 필요한 공개 키의 크기 및 연산량을 감소시킬 수 있다.

프로세서(200)는 자기 동형 사상 연산에 대한 키 스위칭 키 및 블라인드 로테이션 키를 이용하여 동형 암호에 존재하는 자기 동형 사상을 분석하고, 연산량을 최소화시킬 수 있다. 블라인드 로테이션 키는 를 포함할 수 있다.

프로세서(200)는 암호문에 대한 전처리를 수행할 수 있다. 프로세서(200)는 LWE 암호문의 벡터 컴포넌트의 범위 값 q 및 RLWE 암호문의 차수 2N을 비교할 수 있다. 프로세서(200)는 비교 결과에 기초하여 블라인드 로테이션 키 및 키 스위칭 키를 생성할 수 있다.

프로세서(200)는 블라인드 로테이션 결과를 계산하는 과정에서 의 각각의 벡터 컴포넌트, LWE 암호문의 벡터 컴포넌트에 대한 범위 값q 및 생성된 RLWE 암호문의 차수 2N를 이용한 비교 결과에 기초하여 블라인드 로테이션 연산을 수행하기 위한 새로운 벡터 를 생성할 수 있다.

프로세서(200)는 새로운 벡터의 벡터 컴포넌트 에 대하여 자기 동형 사상 연산을 수행할 수 있다. 프로세서(200)는 인크리먼트 연산 및 키 스위칭 연산을 수행하여 업데이트 과정에서 벡터 컴포넌트에 따라 달라지는 인크리먼트 연산의 횟수를 균일하게 조절할 수 있다.

프로세서(200)는 전처리 과정에서 계산된 벡터 의 값에 따라 추가적인 연산이 필요한 경우, 인크리먼트 연산을 통해 RLWE 암호문을 업데이트할 수 있다.

프로세서(200)는 상술한 과정을 통해서 m 에 대한 LWE 암호문 을 입력 받아 블라인드 로테이션 연산을 수행하여 함수 f에 대한 연산 결과로 를 출력할 수 있다.

프로세서(200)는 키 생성기(211) 및 연산기(215)를 포함할 수 있다. 도 2의 예시에서 입력(213)은 연산기(215)에 사용되는 입력 데이터를 나타낼 수 있다. 키 생성기(211) 및 연산기(215)는 서로 다른 장치에 구현될 수 있다. 예를 들어, 키 생성기(211)는 클라이언트에 구현되고, 연산기(215)는 서버 상에 구현될 수 있다.

키 생성기(211)는 비밀 키를 생성할 수 있다(217). 키 생성기(211)는 비밀 키에 기초하여 공개 키를 생성할 수 있다(233). 공개 키는 블라인드 로테이션 키를 포함할 수 있다. 키 생성기(211)는 LWE 암호문 및 RLWE 암호문의 비밀 키를 생성할 수 있다. 키 생성기(211)는 생성한 비밀 키에 기초하여 LWE 암호문을 생성할 수 있다(219).

키 생성기(211)는 자기 동형 사상 연산을 수행하기 위한 공개 키(예: 키 스위칭 키 및 블라인드 로테이션 키)를 생성하고, 제1 벡터 컴포넌트와 함께 연산기(215)로 전송할 수 있다(225). 키 스위칭 키는 자기 동형 사상 연산의 결과를 원래 값으로 되돌리는데 사용될 수 있다. 공개 키의 전송은 무선(wireless) 또는 유선으로 이루어질 수 있다.

연산기(215)는 키 생성기(211)가 어떤 공개 키를 생성할지 결정하게 하기 위한 전처리를 수행할 수 있다(211). 연산기(215)는 수신한 암호문의 벡터 컴포넌트를 수정(modify)할 수 있다.

연산기(215)는 LWE 암호문의 벡터 의 컴포넌트를 새로운 벡터 로 수정함으로써 블라인드 로테이션 연산을 효율적으로 수행할 수 있다. 연산기(215)는 수정된 벡터를 키 생성기(211)로 출력할 수 있다.

연산기(215)는 수정된 벡터 컴포넌트 및 공개 키를 입력으로 받아서 RLWE 암호문 를 업데이트할 수 있다. 연산기(215)는 업데이트 과정의 첫 번째로, 에 대한 초기 자기 동형 사상 연산을 수행할 수 있다(227). 연산기(215)는 자기 동형 사상 연산 결과로 중간 RLWE 암호문(intermediate RLWE ciphertext)를 생성할 수 있다.

연산기(215)는 블라인드 로테이션 루프를 수행함으로써 블라인드 로테이션 연산을 수행할 수 있다(233). 연산기(215)는 제2 벡터 컴포넌트(229) 및 중간 벡터 컴포넌트(231)에 기초하여 자기 동형 사상 연산을 수행할 수 있다. 제1 벡터 컴포넌트와 비밀 키의 내적을 계산하기 위한 중간 과정으로 제2 벡터 컴포넌트(229)가 사용될 수 있다. 연산기(215)는 제2 벡터 컴포넌트(229)와 비밀 키의 내적을 계산한 후, 후처리를 통해 최종적으로 제1 벡터 컴포넌트와 비밀 키의 내적을 계산할 수 있다.

연산기(215)는 벡터 및 비밀 키 의 내적 에 대한 업데이트를 수행하기 위해, 벡터 컴포넌트에 대한 인크리먼트 연산, 키 스위칭 연산 및 자기 동형 사상 연산을 수행할 수 있다.

연산기(215)는 중간 RLWE 암호문에 기초하여 최종 인크리먼트 연산을 수행할 수 있다(235). 다시 말해, 연산기(215)는 벡터 및 의 차이로 발생하는 부분에 대한 추가적인 인크리먼트를 수행할 수 있다.

연산기(215)는 블라인드 로테이션 결과로 RLWE 암호문인 를 출력할 수 있다.

상술한 동형 암호 연산 과정을 통해, 프로세서(200)는 비밀 키의 벡터 컴포넌트의 크기에 관계없이 작은 크기의 공개 키를 제공하고, 연산량을 감소시킬 수 있다. 프로세서(200)는 가우시안(Gaussian) 분포와 같이 높은 안전성을 가지는 확률 분포를 이용해 동형 암호의 안전성을 확보하면서도 빠르게 블라인드 로테이션 연산을 수행할 수 있다.

도 3은 키 생성 동작의 예를 나타낸다.

도 3을 참조하면, 키 생성기(예: 도 2의 키 생성기(211))는 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 블라인드 로테이션 키를 생성할 수 있다. 프로세서(200)는 범위와 차수를 비교함으로써 서로 다른 종류의 블라인드 로테이션 키를 생성할 수 있다. 이하에서, q는 피연산 암호문의 벡터 컴포 범위를 나타내고, 2N은 RLWE 암호문의 차수를 나타낼 수 있다. q는 자연수를 의미할 수 있다.

키 생성기(211)는 q와 2N을 비교할 수 있다(310). 키 생성기(211)는 q<2N인 경우, 가 항상 짝수(even)이기 때문에 블라인드 로테이션 키로 만을 생성할 수 있다(330). 를 블라인드 로테이션 키로 이용하는 블라인드 로테이션 연산 과정은 도 7 내지 도 9를 참조하여 자세하게 설명한다.

키 생성기(211)는 q가 2N보다 크거나 같은 경우, 또는 를 생성할 수 있다. q=2N인 경우 2N은 항상 q로 나누어 쩔어질 수 있다. 이 때, q 및 2N은 2의 거듭제곱일 수 있다. 블라인드 로테이션 키가 인 경우는 도 4 내지 도 6을 참조하여 자세하게 설명한다. 키 생성기(211)는 q=2N인 경우에도, 키 크기가 증가하는 것을 방지하면서 연산량을 감소시키기 위해서 를 블라인드 로테이션 키로 생성할 수 있다.

이하에서, 도 4 내지 도 6을 참조하여 일 실시예에 따른 동형 암호 연산 과정을 설명한다.

도 4는 전처리 동작의 흐름도의 일 예를 나타낸다.

도 4를 참조하면, 연산기(예: 도 2의 연산기(215))는 전처리를 수행할 수 있다. 연산기(215)는 피연산 암호문의 벡터 컴포넌트의 범위 q 및 RLWE 암호문의 차수 2N에 기초하여 전처리를 수행할 수 있다.

연산기(215)는 의 벡터 컴포넌트 중에서 자기 동형 사상 연산이 가능한 최초의 벡터 컴포넌트를 찾고, 자기 동형 사상 연산이 없는 경우(예: 모든 벡터 컴포넌트가 짝수인 경우) 새로운 벡터 를 생성할 수 있다.

연산기(215)는 i에 0을 대입할 수 있다(411). 연산기(215)는 의 벡터 컴포넌트가 짝수인지 여부를 판단할 수 있다. 구체적으로, 연산기(215)는 2N/q가 짝수인지 여부를 판단할 수 있다(413).

2N/q가 짝수인 경우, 연산기(215)는 i에 1을 더할 수 있다(415). 2N/q가 짝수가 아닌 경우 연산기(215)는 i_front에 i 값을 대입하고, 를 수행할 수 있다(421).

연산기(215)는 i가 N보다 작은지 여부를 판단할 수 있다(417). 연산기(215)는 i가 N보다 작을 경우, 413 과정을 반복하고, i가 N보다 크거나 같을 경우, i_front에 0을 대입하고, 에 을 대입할 수 있다(419).

도 5는 입력 암호문 및 블라인드 로테이션 키의 일 예를 나타내고, 도 6은 블라인드 로테이션 연산의 흐름도의 일 예를 나타낸다.

도 5 및 도 6을 참조하면, 키 생성기(예: 도 2의 키 생성기(211))는 를 블라인드 로테이션 키로 생성하고, LWE 암호문을 피연산 암호문으로 생성할 수 있다. 키 생성기(211)는 LWE 암호문의 비밀 키 및 RLWE 암호문의 비밀키 z를 이용하여 자기 동형 사상 연산을 위한 키 스위칭 키 및 블라인드 로테이션 키를 생성할 수 있다.

연산기(예: 도 2의 연산기(215))는 키 생성기(211)로부터 수신한 피연산 암호문 및 블라인드 로테이션 키에 기초하여 블라인드 로테이션 연산을 수행함으로써 RLWE 암호문 를 연산 결과로 출력할 수 있다.

연산기(215)는 전처리 과정에서 획득한 새로운 벡터 컴포넌트 및 i_front에 기초하여 자기 동형 사상 연산, 인크리먼트 연산 및 키 스위칭 연산을 수행하여 값을 업데이트할 수 있다.

연산기(215)는 초기 자기 동형 사상 연산을 수행할 수 있다(611). 연산기(215)는 블라인드 로테이션 연산을 위해 함수 를 RLWE 암호문의 형태로 나타낼 수 있다. 연산기(215)는 의 역수인 에 대하여 자기 동형 연산을 수행함으로써 초기 자기 동형 사상 연산을 수행할 수 있다.

연산기(215)는 를 수행함으로써 첫 번째 벡터 컴포넌트를 결정할 수 있다(613). 연산기(215)는 가 짝수인지 여부를 판단할 수 있다(615).

가 짝수가 아닌 경우, 연산기(215)는 에 대하여 인크리먼트 연산을 수행하고, 로 설정할 수 있다(617). 가 짝수인 경우, 연산기(215)는 에 대하여 인크리먼트 연산을 수행하고, 로 설정할 수 있다(619).

이 후, 연산기(215)는 에 대한 자기 동형 사상 연산을 수행하고, 비밀 키를 원래의 비밀 키 z로 복원하기 위한 키 스위칭 연산을 수행할 수 있다(621). 이 때, 은 의 역수를 의미할 수 있다.

연산기(215)는 i를 증가시켜 다음 인덱스에 대한 연산을 수행할 수 있다(623). 연산기(215)는 새로운 i가 를 만족하는지 여부를 판단할 수 있다(625). 625 조건을 만족하지 않을 경우, 연산기(215)는 615 동작을 반복하고, 625 조건을 만족할 경우, 연산기(215)는 가 짝수인지 여부를 판단할 수 있다(627). 가 짝수인 경우, 연산기(215)는 전처리 과정(예: 419 동작)에서 실시한 뺄셈을 보완하기 위해 에 대해 인크리먼트 연산을 수행할 수 있다(629).

연산기(215)는 가 짝수가 아니거나, 629 과정을 수행한 경우, 결과 값에 를 곱할 수 있다(631).

프로세서(예: 도 1의 프로세서(200))는 상술한 과정을 통해 동형 암호에서 비밀 키 및 의 크기에 관계없이 2n 개의 RGSW 암호문 형태의 블라인드 로테이션 키 및 N-1 개 또는 q-1개의 RLWE' 암호문의 형태로 키 스위칭 키를 획득할 수 있다.

프로세서(200)는 생성한 공개 키를 이용하여 총 n 번의 인크리먼트 연산을 수행할 수 있고, 모든 벡터 컴포넌트가 짝수인 경우, n+1 번의 인크리먼트 연산을 수행할 수 있다. 인크리먼트 연산에서 프로세서(200)는 연산을 수행하고, n 번의 키 스위칭 연산에서 를 수행할 수 있다.

공개 키는 q의 크기에 따라 4n+N-1 또는 4n+q-1 개의 RLWE' 암호문을 포함할 수 있고, 3n 또는 3n+2 번의 연산이 수행되기 때문에, 연산량이 감소될 수 있다.

이하에서, 도 7 내지 도 9을 참조하여 다른 실시예에 따른 동형 암호 연산 과정을 설명한다.

도 7은 전처리 동작의 흐름도의 다른 예를 나타낸다.

도 7을 참조하면, 연산기(예: 도 2의 연산기(215))는 전처리를 수행할 수 있다. 연산기(215)는 블라인드 로테이션 키의 벡터 컴포넌트, 피연산 암호문의 벡터 컴포넌트의 범위 q 및 RLWE 암호문의 차수 2N에 기초하여 전처리를 수행할 수 있다.

도 7 내지 도 9의 실시예를 이용하여 연산기(215)는 의 벡터 컴포넌트가 짝수인 경우가 홀수인 경우보다 많을 때, 효율적으로 블라인드 로테이션 연산을 수행할 수 있다.

연산기(215)는 블라인드 로테이션 키 및 LWE 암호문 를 입력 받아 연산 결과 를 출력할 수 있다.

연산기(215)는 컴포넌트의 짝수 또는 홀수의 개수에 따라 를 생성하고, 의 각 컴포넌트에 따라 자기 동형 사상 연산을 수행하기 위해 새로운 벡터 를 생성할 수 있다.

연산기(215)는 의 벡터 컴포넌트 중에서 짝수인 컴포넌트가 홀수인 컴포넌트보다 많은지 여부를 판단할 수 있다(711). 연산기(215)는 짝수인 컴포넌트의 수가 많은 경우, 을 계산할 수 있다(713). 짝수인 컴포넌트의 수가 홀수인 컴포넌트의 수보다 작거나 같은 경우, 연산기(215)는 을 계산할 수 있다(715). 그 후, 연산기(215)는 i에 0을 대입할 수 있다(717).

연산기(215)는 각각의 벡터 컴포넌트 가 짝수인지 여부를 판단할 수 있다(719). 가 짝수인 경우, 연산기(215)는 를 계산할 수 있다(721). 가 홀수인 경우, 연산기(215)는 를 수행할 수 있다(723). 이 후, 연산기(215)는 i를 증가시킬 수 있다. 연산기(215)는 i가 N보다 작은지 여부를 판단할 수 있다(727). i가 N보다 작은 경우, 연산기(215)는 719의 동작을 반복하고, i가 N보다 크거나 같은 경우 전처리를 종료할 수 있다.

도 8은 입력 암호문 및 블라인드 로테이션 키의 다른 예를 나타내고, 도 9는 블라인드 로테이션 연산의 흐름도의 다른 예를 나타낸다.

도 8 및 도 9를 참조하면, 키 생성기(예: 도 2의 키 생성기(211))는 LWE 암호문의 비밀 키 및 RLWE 암호문의 비밀 키 z에 기초하여 자기 동형 사상 연산에 대한 키 스위칭 키 및 블라인드 로테이션 키 를 생성하여 연산기(예: 도 2의 연산기(215))로 전송할 수 있다.

연산기(215)는 의 벡터 컴포넌트 중에서 짝수인 컴포넌트가 짝수가 아닌 컴포넌트보다 많은 경우 블라인드 로테이션을 효율적으로 생성할 수 있다. 연산기(215)는 전처리 과정을 통해 생성한 수정된 벡터 의 벡터 컴포넌트 에 대하여 자기 동형 사상 연산, 인크리먼트 연산 및 키 스위칭 연산을 수행하고, 에 대한 인크리먼트 연산을 수행할 수 있다.

연산기(215)는 초기 자기 동형 사상 연산(initial automorphism operation)을 수행할 수 있다(911). 연산기(215)는 함수 를 RLWE 암호문의 형태로 나타내고, 의 역수 에 대한 자기 동형 사상 연산을 수행함으로써 초기 자기 동형 사상 연산을 수행할 수 있다.

연산기(215)는 i에 0을 대입함으로써 첫 번째 벡터 컴포넌트를 결정할 수 있다(913). 연산기(215)는 에 대한 인크리먼트 연산을 수행할 수 있다(915).

연산기(215)는 에 대한 자기 동형 사상 연산을 수행하고, 비밀 키를 원래의 비밀 키 z로 복원하기 위해 키 스위칭 연산을 수행할 수 있다(917). 이 때, 은 의 역수를 의미할 수 있다.

연산기(215)는 i를 증가시킬 수 있다(919). 연산기(215)는 i가 N보다 작은지 여부를 판단할 수 있다(921). i가 N보다 작은 경우, 연산기(215)는 915 동작을 반복할 수 있다. i가 N 보다 크거나 같은 경우, 연산기(215)는 i에 0을 대입할 수 있다(913).

연산기(215)는 가 짝수인지 여부를 판단할 수 있다(925). 연산기(215)는 도 7의 721 동작에서 수행한 뺄셈을 보완하기 위해 가 짝수인 경우, 에 대하여 인크리먼트 연산을 수행할 수 있다(927). 가 짝수가 아니거나 927의 인크리먼트 연산을 수행한 경우, 연산기(215)는 i를 증가시킬 수 있다(929).

연산기(215)는 i가 N보다 작은지 여부를 판단할 수 있다(931). i가 N보다 작은 경우, 연산기(215)는 925 동작을 반복할 수 있다. i가 N보다 크거나 같은 경우, 연산기(215)는 에 대하여 인크리먼트 연산을 수행할 수 있다(933).

연산기(215)는 결과값에 를 곱하여 블라인드 로테이션 연산을 종료할 수 있다(935).

도 7 내지 도 9의 예시의 동작을 통해, 프로세서(예: 도 1의 프로세서(200))는 동형 암호에서 비밀 키 및 의 크기에 관계없이 n+1 개의 RGSW 암호문의 형태를 갖는 블라인드 로테이션 키와 N-1 개 또는 q-1 개의 RLWE' 암호문의 형태를 갖는 키 스위칭 키로 공개 키를 생성할 수 있다.

프로세서(200)는 생성한 공개 키를 이용할 경우, 의 벡터 컴포넌트가 짝수인 경우의 수는 번 일 수 있고, 인크리먼트 연산에서 번의 연산이 요구될 수 있다. 또한, 키 스위칭 연산에서 n 번의 연산이 요구될 수 있다.

공개 키의 크기는 q의 크기에 따라 2n+N+1 또는 2n+q+1 개의 RLWE' 암호문으 크기를 가질 수 있고, 최대 4n 번의 연산이 수행될 수 있다. 다시 말해, 프로세서(200)는 상술한 연산 과정을 통해, 공개 키의 크기 및 연산량을 감소시킬 수 있다.

이하에서, 도 10 내지 도 12를 참조하여 다른 실시예에 따른 동형 암호 연산 과정을 설명한다.

도 10은 전처리 동작의 흐름도의 또 다른 예를 나타낸다.

도 10을 참조하면, 연산기(예: 도 2의 연산기(215))는 피연산 암호문(예: 입력 LWE 암호문) 에 대하여 의 컴포넌트가 모두 짝수인 경우, 효율적으로 블라인드 로테이션 연산을 수행할 수 있다.

연산기(215)는 및 LWE 암호문 에 기초하여 RLWE 암호문를 연산 결과로 출력할 수 있다.

연산기(215)는 를 이용하여 수정된 벡터 를 생성할 수 있다. 연산기(215)는 를 계산함으로써 수정된 벡터를 생성할 수 있다(1011).

도 11은 입력 암호문 및 블라인드 로테이션 키의 또 다른 예를 나타내고, 도 12는 블라인드 로테이션 연산의 흐름도의 또 다른 예를 나타낸다.

도 11 및 도 12를 참조하면, 키 생성기(예: 도 2의 키 생성기(211))는 LWE 암호문의 비밀 키 및 RLWE 암호문의 비밀 키 z에 기초하여 자기 동형 사상 연산에 대한 키 스위칭 키 및 블라인드 로테이션 키 를 생성하여 연산기(예: 도 2의 연산기(215))로 전송할 수 있다.

도 12의 예시는, 의 벡터 컴포넌트가 모두 짝수인 경우, 블라인드 로테이션 연산을 수행하는 과정을 나타낼 수 있다. 전처리 과정을 통해 생성한 수정된 벡터 의 벡터 컴포넌트 에 대하여 자기 동형 사상 연산, 인크리먼트 연산 및 키 스위칭 연산을 수행하고, 에 대한 인크리먼트 연산을 수행할 수 있다.

연산기(215)는 초기 자기 동형 사상 연산을 수행할 수 있다(1211). 연산기(215)는 함수 를 RLWE 암호문의 형태로 나타내고, 의 역수 에 대한 자기 동형 사상 연산을 수행함으로써 초기 자기 동형 사상 연산을 수행할 수 있다.

연산기(215)는 i에 0을 대입함으로써 첫 번째 벡터 컴포넌트를 결정할 수 있다(1213). 연산기(215)는 에 대한 인크리먼트 연산을 수행할 수 있다(1215).

연산기(215)는 에 대한 자기 동형 사상 연산을 수행하고, 비밀 키를 원래의 비밀 키 z로 복원하기 위해 키 스위칭 연산을 수행할 수 있다(1217). 이 때, 은 의 역수를 의미할 수 있다.

연산기(215)는 i를 증가시킬 수 있다(1219). 연산기(215)는 i가 N보다 작은지 여부를 판단할 수 있다(1221). i가 N보다 작은 경우, 연산기(215)는 1215 동작을 반복할 수 있다. i가 N 보다 크거나 같은 경우, 연산기(215)는 도 10의 1011 동작에서 수행한 벡터 변환을 보완하기 위해 에 대하여 인크리먼트 연산을 수행할 수 있다(1223).

연산기(215)는 결과값에 를 곱하여 블라인드 로테이션 연산을 종료할 수 있다(1225).

프로세서(예: 도 1의 프로세서(200))는 도 10 내지 도 12의 예시를 통해, 동형 암호에서 의 벡터 컴포넌트가 모두 짝수 이거나, 및 을 만족할 경우, 효율적으로 동형 암호 연산을 수행할 수 있다.

프로세서(200)는 n+1 개의 RGSW 암호문의 형태를 갖는 블라인드 로테이션 키와 N-1개 또는 q 개의 RLWE' 암호문의 형태를 갖는 키 스위칭 키로 공개 키를 생성할 수 있다.

프로세서(200)는 생성한 공개 키를 이용할 경우, 인크리먼트 연산에서 n+1번의 연산이 요구되고, 키 스위칭 연산에서 n 번의 연산이 요구될 수 있다.

공개 키의 크기는, q의 크기에 따라 2n+N+1 또는 2n+q+1 개의 RLWE' 암호문의 크기를 가질 수 있고, 3n+2 번의 연산이 수행될 수 있다. 다시 말해, 프로세서(200)는 상술한 연산 과정을 통해 공개 키의 크기 및 연산량을 감소시킬 수 있다.

도 13a 및 도 13b는 입력 암호문 및 블라인드 로테이션 키의 변형의 예를 나타낸다.

도 13a 및 도 13b를 참조하면, 프로세서(예: 도 1의 프로세서(200))는 RGSW 암호문 대신 RLWE' 암호문의 형태를 갖는 공개 키를 생성할 수 있다.

RLWE' 암호문을 이용함으로써 키 생성기(예: 도 2의 키 생성기(211))가 연산기(예: 도 2의 연산기(215))에 전송하는 공개 키의 크기가 감소될 수 있다.

다만, 연산 대신 3 개의 연산이 수행되기 때문에 블라인드 로테이션 연산을 위하여 연산기(215)가 수행하는 연산량은 증가될 수 있다.

도 14는 블라인드 로테이션 연산의 알고리즘의 일 예를 나타내고, 도 15는 블라인드 로테이션 연산의 알고리즘의 다른 예를 나타낸다.

도 14 및 도 15를 참조하면, 도 14의 알고리즘 1은 도 4 내지 도 6의 실시예를 의사 코드(pseudo code)의 형태로 나타낸 것이고, 도 15의 알고리즘 2는 도 7 내지 도 9의 실시예를 의사 코드의 형태로 나타낸 것일 수 있다.

도 16은 도 1에 도시된 동형 암호 연산 장치의 동작의 흐름도를 나타낸다.

도 16을 참조하면, 수신기(예: 도 1의 수신기(100))는 블라인드 로테이션 연산을 수행하기 위한 블라인드 로테이션 키(key) 및 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신할 수 있다(1610). 피연산 암호문은 LWE(Learning With Error) 암호문일 수 있다.

블라인드 로테이션 키는 RGSW(Ring Gentry, Sahai, Waters) 또는 RLWE(Ring Learning With Error)' 암호문을 포함할 수 있다. 블라인드 로테이션 키는 피연산 암호문에 대응하는 비밀 키 및 RLWE 암호문에 대응하는 비밀키에 기초하여 생성될 수 있다. 블라인드 로테이션 키의 형태는 피연산 암호문의 벡터 컴포넌트의 범위와 RLWE 암호문의 차수를 비교함으로써 결정될 수 있다

프로세서(예: 도 1의 프로세서(200))는 자기 동형 사상(automorphism)에 기초하여 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성할 수 있다(1630). 프로세서(200)는 블라인드 로테이션 키의 벡터 컴포넌트, 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 전처리를 수행할 수 있다.

프로세서(200)는 차수를 범위로 나눈 값과 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 전처리를 수행할 수 있다. 프로세서(200)는 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성할 수 있다.

프로세서(200)는 전처리된 암호문의 벡터 컴포넌트 및 블라인드 로테이션 키에 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성할 수 있다(1650).

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims

동형 암호(homomorphic encryption) 연산 장치에 있어서,
블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 수신기; 및
자기 동형 사상(automorphism)에 기초하여 상기 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성하고,
상기 전처리된 암호문의 벡터 컴포넌트 및 상기 블라인드 로테이션 키에 상기 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성하는 프로세서
를 포함하는 동형 암호 연산 장치.
제1항에 있어서,
상기 피연산 암호문은,
LWE(Learning With Error) 암호문을 포함하고,
상기 블라인드 로테이션 키는,
RGSW(Ring Gentry, Sahai, Waters) 또는 RLWE(Ring Learning With Error)' 암호문을 포함하는,
동형 암호 연산 장치.
제1항에 있어서,
상기 블라인드 로테이션 키는,
상기 피연산 암호문에 대응하는 비밀 키 및 RLWE 암호문에 대응하는 비밀키에 기초하여 생성되는,
동형 암호 연산 장치.
제1항에 있어서,
상기 블라인드 로테이션 키의 형태는,
상기 피연산 암호문의 벡터 컴포넌트의 범위와 RLWE 암호문의 차수를 비교함으로써 결정되는,
동형 암호 연산 장치.
제1항에 있어서,
상기 프로세서는,
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 상기 전처리를 수행하는,
동형 암호 연산 장치.
제5항에 있어서,
상기 프로세서는,
상기 차수를 상기 범위로 나눈 값과 상기 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행하는,
동형 암호 연산 장치.
제6항에 있어서,
상기 프로세서는,
상기 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성하는,
동형 암호 연산 장치.
제1항에 있어서,
상기 프로세서는,
상기 전처리된 암호문 기초하여 인크리먼트(increment) 연산, 자기 동형 사상(automorphism) 연산 및 키 스위칭(key switching) 연산을 수행함으로써 상기 블라인드 로테이션 연산을 수행하는,
동형 암호 연산 장치.
제1항에 있어서,
상기 프로세서는,
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 비밀 키의 형태를 결정하고,
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 벡터 컴포넌트를 수정하는,
동형 암호 연산 장치.
제1항에 있어서,
상기 프로세서는,
상기 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 생성된 수정된 벡터의 컴포넌트 및 상기 수정된 벡터의 컴포넌트의 역수에 기초하여 자기 동형 사상 연산을 수행하고,
상기 자기 동형 사상 연산의 결과에 기초하여 키 스위칭을 수행하는,
동형 암호 연산 장치.
동형 암호(homomorphic encryption) 연산 방법에 있어서,
블라인드 로테이션 연산(blind rotation operation)을 수행하기 위한 블라인드 로테이션 키(key) 및 상기 블라인드 로테이션 연산의 피연산 암호문(operand ciphertext)을 수신하는 단계;
자기 동형 사상(automorphism)에 기초하여 상기 피연산 암호문에 전처리를 수행함으로써 전처리된 암호문을 생성하는 단계; 및
상기 전처리된 암호문의 벡터 컴포넌트 및 상기 블라인드 로테이션 키에 상기 피연산 암호문에 대한 블라인드 로테이션 연산을 수행함으로써 동형 암호 연산 결과를 생성하는 단계
를 포함하는 동형 암호 연산 방법.
제11항에 있어서,
상기 피연산 암호문은,
LWE(Learning With Error) 암호문을 포함하고,
상기 블라인드 로테이션 키는,
RGSW(Ring Gentry, Sahai, Waters) 또는 RLWE(Ring Learning With Error)' 암호문을 포함하는,
동형 암호 연산 방법.
제11항에 있어서,
상기 블라인드 로테이션 키는,
상기 피연산 암호문에 대응하는 비밀 키 및 RLWE 암호문에 대응하는 비밀키에 기초하여 생성되는,
동형 암호 연산 방법.
제11항에 있어서,
상기 블라인드 로테이션 키의 형태는,
상기 피연산 암호문의 벡터 컴포넌트의 범위와 RLWE 암호문의 차수를 비교함으로써 결정되는,
동형 암호 연산 방법.
제11항에 있어서,
상기 전처리된 암호문을 생성하는 단계는,
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 상기 전처리를 수행하는 단계
를 포함하는 동형 암호 연산 방법.
제15항에 있어서,
상기 전처리를 수행하는 단계는,
상기 차수를 상기 범위로 나눈 값과 상기 블라인드 로테이션 키의 벡터 컴포넌트를 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행하는 단계
를 포함하는 동형 암호 연산 방법.
제16항에 있어서,
상기 곱한 값이 짝수인지 여부를 판단함으로써 상기 전처리를 수행하는 단계는,
상기 곱한 값이 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 수정된 벡터를 생성하는 단계
를 포함하는 동형 암호 연산 방법.
제11항에 있어서,
상기 연산 결과를 생성하는 단계는,
상기 전처리된 암호문 기초하여 인크리먼트(increment) 연산, 자기 동형 사상(automorphism) 연산 및 키 스위칭(key switching) 연산을 수행함으로써 상기 블라인드 로테이션 연산을 수행하는 단계
를 포함하는 동형 암호 연산 방법.
제11항에 있어서,
상기 연산 결과를 생성하는 단계는,
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 비밀 키의 형태를 결정하는 단계; 및
상기 블라인드 로테이션 키의 벡터 컴포넌트, 상기 피연산 암호문의 벡터 컴포넌트의 범위 및 RLWE 암호문의 차수에 기초하여 인크리먼트 연산에 사용되는 벡터 컴포넌트를 수정하는 단계
를 포함하는 동형 암호 연산 방법.
제11항에 있어서,
상기 연산 결과를 생성하는 단계는,
상기 짝수인지 여부의 판단 결과에 기초하여 상기 블라인드 로테이션 키의 벡터 컴포넌트를 수정함으로써 생성된 수정된 벡터의 컴포넌트 및 상기 수정된 벡터의 컴포넌트의 역수에 기초하여 자기 동형 사상 연산을 수행하는 단계; 및
상기 자기 동형 사상 연산의 결과에 기초하여 키 스위칭을 수행하는 단계
를 포함하는 동형 암호 연산 방법.