KR20230064279A - 메모리 시스템에서 데이터를 복구하는 장치 및 방법 - Google Patents

메모리 시스템에서 데이터를 복구하는 장치 및 방법 Download PDF

Info

Publication number
KR20230064279A
KR20230064279A KR1020210149701A KR20210149701A KR20230064279A KR 20230064279 A KR20230064279 A KR 20230064279A KR 1020210149701 A KR1020210149701 A KR 1020210149701A KR 20210149701 A KR20210149701 A KR 20210149701A KR 20230064279 A KR20230064279 A KR 20230064279A
Authority
KR
South Korea
Prior art keywords
data
parity
memory
error
read
Prior art date
Application number
KR1020210149701A
Other languages
English (en)
Inventor
정인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210149701A priority Critical patent/KR20230064279A/ko
Priority to US17/828,480 priority patent/US11798648B2/en
Priority to CN202210778593.9A priority patent/CN116069547A/zh
Publication of KR20230064279A publication Critical patent/KR20230064279A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/1096—Parity calculation or recalculation after configuration or reconfiguration of the system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 복수의 메모리 블록을 포함하는 메모리 장치, 및 읽기 동작을 통해 수신한 복수의 데이터 및 패리티 중 복수의 에러가 있는 경우, 상기 복수의 에러 중 하나는 새로운 패리티로 대체하고, 상기 복수의 에러 중 다른 하나는 더미 데이터로 대체하여, 상기 새로운 패리티와 상기 더미 데이터를 포함하는 상기 복수의 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 컨트롤러를 포함하는 메모리 시스템을 제공한다.

Description

메모리 시스템에서 데이터를 복구하는 장치 및 방법{APPARATUS AND METHOD FOR RECOVERING DATA IN A MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 메모리 시스템 내 저장된 데이터를 복구하는 장치 및 방법에 관한 것이다.
메모리 시스템(memory system) 혹은 데이터 저장 장치(data storage device)를 포함하는 데이터 처리 시스템(data processing system)은, 데이터 저장 장치에 보다 많은 데이터를 저장하고, 데이터 저장 장치에 데이터를 보다 빠르게 저장하며, 데이터 저장 장치에 저장된 데이터를 보다 빠르게 출력하도록 개발되고 있다. 데이터 저장 장치는 데이터를 저장하기 위한 비휘발성 메모리 셀 및/혹은 휘발성 메모리 셀을 포함할 수 있다.
본 발명의 일 실시예는 메모리 시스템의 데이터 입출력 동작 혹은 데이터 안전성을 개선할 수 있는 장치 및 방법을 제공할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 데이터 통신 장치, 메모리 시스템, 메모리 시스템에 포함되는 컨트롤러 혹은 메모리 시스템을 포함하는 데이터 처리 장치를 제공할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템은 복수의 메모리 블록을 포함하는 메모리 장치; 및 읽기 동작을 통해 수신한 복수의 데이터 및 패리티 중 복수의 에러가 있는 경우 , 상기 복수의 에러 중 하나는 새로운 패리티로 대체하고, 상기 복수의 에러 중 다른 하나는 더미 데이터로 대체하여 , 상기 새로운 패리티와 상기 더미 데이터를 포함하는 상기 복수의 데이터를 상기 메모리 장치 내 새로운 위치에 저장 하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는 상기 읽기 동작 중 제1 읽기 동작을 통해 상기 메모리 장치에서 수신한 읽기 데이터를 수신하고, 상기 읽기 데이터 중 에러가 있는지를 확인할 수 있다.
또한, 상기 컨트롤러는 상기 읽기 데이터에 에러가 있는 경우, 상기 읽기 동작 중 제2 읽기 동작을 수행하여 상기 읽기 데이터와 연관된 추가 데이터 및 패리티를 수신하고, 상기 추가 데이터 및 패리티에 에러가 있는 지를 확인할 수 있다.
또한, 상기 컨트롤러는 상기 추가 데이터 및 패리티에 에러가 있는 경우 상기 읽기 데이터와 상기 추가 데이터 및 상기 패리티 중 에러가 없는 것을 바탕으로 상기 새로운 패리티를 생성하고, 상기 새로운 패리티로 상기 읽기 데이터 중 에러가 발생한 데이터를 대체하고 상기 추가 데이터 및 상기 패리티 중 에러가 발생한 데이터를 상기 더미 데이터로 대체할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은 메모리 장치로부터 읽기 동작을 통해 수신한 복수의 데이터 및 패리티 중 복수의 에러가 있는 지 확인하는 단계; 상기 복수의 에러가 있는 경우, 상기 복수의 에러 중 하나는 새로운 패리티로 대체하고, 상기 복수의 에러 중 다른 하나는 더미 데이터로 대체하는 단계; 및 상기 새로운 패리티와 상기 더미 데이터를 포함하는 상기 복수의 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템은 복수의 메모리 블록을 포함하는 메모리 장치; 및 읽기 동작을 통해 수신한 읽기 데이터에 에러가 있는 지 확인하고, 상기 에러가 있는 경우 추가 읽기 동작을 통해 상기 읽기 데이터와 연관된 복수의 데이터 및 패리티를 수신하며, 상기 복수의 데이터 및 상기 패리티 중에 다른 에러가 있는 확인하고, 상기 다른 에러가 있는 경우 에러가 없는 데이터 및 패리티를 바탕으로 새로운 패리티를 생성하며, 상기 에러는 상기 새로운 패리티로 대체하고, 상기 다른 에러는 더미 데이터로 대체하며, 상기 새로운 패리티와 상기 더미 데이터를 포함하는 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 컨트롤러를 포함할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 일 실시 예에 따른 메모리 시스템은 복수의 데이터 및 패리티를 포함하는 데이터 그룹 단위로 메모리 장치에 프로그램하고, 데이터 그룹에서 발생한 에러의 개수에 대응하여 복구 동작을 다르게 수행함으로써, 복구 동작의 효율성을 높일 수 있어 메모리 시스템의 데이터 안전성 및 신뢰성을 개선할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4는 도 1~3에서 설명한 컨트롤러의 내부 계층을 설명한다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 설명한다.
도 6은 메모리 장치 내 데이터 그룹을 설명한다.
도 7은 데이터 그룹에 포함된 패리티의 연산을 설명한다.
도 8은 메모리 시스템의 동작 방법을 설명한다.
도 9는 데이터 그룹에 하나의 에러가 발생한 경우를 설명한다.
도 10은 도 9의 예에서 데이터 복구 동작을 설명한다.
도 11은 데이터 그룹에 복수의 에러가 발생한 경우를 설명한다.
도 12는 도 11의 예에서 데이터 복구 동작을 설명한다.
도 13은 데이터 복구 동작을 기록한 리맵 테이블의 변화를 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다. 메모리 시스템(110)은 데이터를 저장하고, 저장된 데이터를 출력할 수 있다. 메모리 시스템(110) 내 데이터를 저장할 수 있는 영역을 포함할 수 있고, 데이터를 저장, 삭제, 혹은 읽기 위한 동작을 수행할 수 있는 제어 장치를 포함할 수 있다. 메모리 시스템(110)에 포함된 구성 요소들은 도 2 내지 도 3을 참조하여 후술한다.
도 1을 참조하면, 메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 복수의 비휘발성 메모리 셀 영역을 포함할 수 있다. 예를 들면, 비휘발성 메모리 셀 영역은 메모리 플레인, 메모리 블록, 혹은 페이지 등으로 이해할 수 있다. 예를 들어, 컨트롤러(130)가 쓰기 명령(WC)과 쓰기 데이터(WD)를 메모리 장치(150)로 전달하면, 메모리 장치(150)는 특정 위치에 쓰기 데이터(WD)를 프로그램할 수 있다. 또한, 컨트롤러(130)가 읽기 명령(RC)과 데이터의 위치를 전달하면, 메모리 장치(150)는 해당 위치에 저장된 데이터를 읽어 컨트롤러(130)로 읽기 데이터(RD)를 출력할 수 있다.
컨트롤러(130)는 메모리 장치(150)에 데이터를 프로그램하기 위해 복수의 데이터를 포함하는 적어도 하나의 데이터 그룹을 생성할 수 있다. 또한, 복수의 데이터의 안전성을 개선하기 위해, 컨트롤러(130) 내 패리티 생성부(512)는 데이터 그룹에 포함된 복수의 데이터를 바탕으로 패리티를 생성할 수 있다. 쓰기 데이터 구성부(514)는 복수의 데이터와 패리티를 포함하여 데이터 그룹을 구성할 수 있다. 데이터 그룹을
또한, 쓰기 데이터 구성부(514)가 복수의 데이터 그룹을 구성하면, 컨트롤러(130) 내 메모리 인터페이스(142)는 복수의 데이터 그룹을 메모리 장치(150)에 전달할 수 있다. 메모리 장치(150)는 복수의 데이터 그룹을 기 설정된 페이지 그룹에 프로그램할 수 있다. 여기서, 페이지 그룹은 메모리 장치(150)에 포함된 복수의 메모리 블록 내 복수의 페이지를 포함할 수 있다. 실시예에 따라, 페이지 그룹은 메모리 장치(150)에 포함된 복수의 플레인 내 복수의 페이지를 포함할 수 있다. 메모리 장치(150) 내 복수의 데이터를 프로그램하는 시간을 줄기 위해, 메모리 장치(150) 내 복수의 데이터를 병렬로 프로그램할 수 있도록 복수의 페이지가 분산될 수 있다.
한편, 실시예에 따라, 메모리 장치(150)에 포함된 비휘발성 메모리 셀은 1비트 혹은 멀티-비트 데이터를 저장할 수 있다. 예를 들어, 멀티-비트 데이터를 저장할 수 있는 메모리 셀을 포함하는 메모리 장치(150)에 멀티-비트 데이터를 프로그램하는 동작은 여러 단계로 수행될 수 있다. 실시예에 따라, 멀티-비트 데이터를 프로그램하기 위해, 메모리 시스템(110)은 두-스텝 프로그래밍(two-step programming) 혹은 멀티-스텝 프로그래밍(multi-step programming)을 수행할 수 있다. 또 다른 실시예에서는, 멀티-비트 데이터를 프로그램하기 위해, 메모리 시스템(110)은 포기 프로그래밍(foggy programming) 및 파인 프로그래밍(fine programming)을 수행할 수 있다. 메모리 장치(150) 내 비휘발성 메모리 셀에 멀티-비트 데이터를 저장하는 동작 방법에 대해서 도 6을 참조하여 후술한다.
패리티 생성부(512)는 기 설정된 개수의 데이터에 대해 논리 연산을 수행할 수 있다. 패리티 생성부(512)가 패리티 정보를 생성하기 위한 연산을 복잡하게 수행하는 경우 메모리 시스템(110)이 수행하는 프로그램 동작의 속도, 성능을 저하시킬 수 있다. 따라서, 패리티 생성부(512)는 프로그램 동작의 속도, 성능을 악화시키지 않도록 설계될 필요가 있다. 예를 들어, 패리티 생성부(512)는 15개의 데이터에 대해 배타적 논리합(XOR)을 수행하여 1개의 패리티를 생성할 수 있다.
쓰기 데이터 구성부(514)는 복수의 데이터와 패리티를 메모리 장치(150)에 프로그램하기 위한 형태로 구성할 수 있다. 예를 들어, 메모리 장치(150) 내 비휘발성 메모리 셀이 3비트 데이터(LSB 데이터, CSB 데이터, MSB 데이터)를 저장할 수 있다고 가정한다. 복수의 비휘발성 메모리 셀로 구성된 하나의 페이지에는 LSB 페이지, CSB 페이지 및 MSB 페이지가 포함될 수 있다. 컨트롤러(130)는 복수의 데이터와 패리티는 복수의 메모리 블록 혹은 복수의 플레인에 분산되어 저장될 수 있고, 복수의 메모리 블록 혹은 복수의 플레인에는 LSB 페이지, CSB 페이지 및 MSB 페이지에 대응하는 쓰기 데이터(WD)를 기 설정된 순서를 바탕으로 메모리 장치(150)에 전달할 수 있다. 여기서, 기 설정된 순서는 메모리 장치(150)가 수행하는 멀티-스텝 프로그래밍(multi-step programming) 및 포기-파인 프로그래밍(foggy-fine programming)에 따라 달라질 수 있다. 실시예에 따라, 메모리 장치(150) 내 포함된 버퍼 혹은 레지스터의 크기에 따라, 한 번에 전달되는 쓰기 데이터(WD)의 크기는 달라질 수 있다.
에러 정정부(138)는 메모리 장치(150)로부터 전달된 읽기 데이터(RD)에 에러가 포함되어 있는 지를 확인하고, 발견된 에러를 복구할 수 있다. 에러 정정부(138)는 메모리 시스템(110)에게 요구된 데이터 신뢰성, 메모리 장치(150)의 성능에 대응하는 에러 정정 능력을 가지도록 설계될 수 있다. 예를 들어, 에러 정정부(138)는 다양한 에러 정정 코드(Error Correction Code) 중 적어도 하나를 사용할 수 있다. 한편, 도 1에 도시된 컨트롤러(130)는 패리티 생성부(512)와 에러 정정부(138)를 구분된 모듈 혹은 회로로서 구현될 수 있음을 설명하고 있으나, 실시예에 따라 패리티 생성부(512)와 에러 정정부(138)는 하나의 모듈 혹은 회로로 구현될 수 있다.
실시예에 따라, 메모리 시스템(110) 내 에러 정정부(138)는 복수의 데이터 중 복수의 데이터에서 에러가 발생하더라도 원래의 데이터를 복원할 수 있는 칩킬 복호(chipkill decoding)를 사용할 수 있다. 메모리 시스템(110)이 칩킬 패리티(chipkill parity)를 생성하는 과정은 도 2를 참조하여 후술한다. 예를 들면, 도 2에서 설명하는 에러 정정부(138)는 칩킬 복호(chipkill decoding)를 수행할 수 있다. 예를 들면, 칩킬 복호(chipkill decoding)를 통해, 에러 정정부(138)는 메모리 장치(150)에 저장된 데이터에서 복수의 에러가 발생하여 복구가 불가능한 경우(예, UECC), 에러가 발생한 데이터와 관련된 페이지 그룹으로부터 복수의 데이터 및 패리티를 추가로 읽어 복구가 불가능한 일부에 저장된 데이터를 복원할 수 있다.
외부 장치(예, 호스트(102), 도 2~3 참조)에서 읽기 요청이 입력되면, 메모리 시스템(110)은 읽기 요청에 대응하는 데이터를 메모리 장치(150)에서 읽어 외부 장치로 출력할 수 있다. 외부 장치가 전달한 읽기 요청에 대응하는 데이터에 에러가 있다면, 에러 정정부(138)가 에러를 복구한 후, 복구된 데이터를 외부 장치에 출력할 수 있다. 컨트롤러(130)는 복구된 데이터를 메모리 장치(150) 내 다른 위치에 저장할 수 있다. 메모리 시스템(110)의 동작 성능을 유지하거나 개선하기 위해 부가적인 쓰기(Write Amplification Factor, WAF)를 줄이기 위해, 컨트롤러(130)는 페이지 그룹으로부터 수신한 읽기 데이터 전부를 다른 위치에 프로그램하지 않고, 에러가 발생한 메모리 블록에 저장된 데이터만 다른 메모리 블록 혹은 프리 블록에 프로그램할 수 있다.
한편, 외부 장치의 읽기 요청과 관계없이, 메모리 시스템(110)의 동작 성능을 향상시키기 위해 수행되는 동작에서도 메모리 장치(150)에 저장된 데이터를 읽을 수 있다. 예를 들어, 가비지 컬렉션을 수행하기 위해, 컨트롤러(130)는 메모리 장치(150) 내 특정 위치에서 데이터를 읽은 후 해당 데이터를 다른 메모리 블록에 프로그램할 수 있다. 실시예에 따라, 컨트롤러(130)는 메모리 장치(150)에 전달된 데이터에 에러가 포함되었는 지를 확인한 후, 에러가 확인되면 에러를 복구할 수 있다. 컨트롤러(130)는 가비지 컬렉션 외에도 웨어 레벨링 혹은 리드 리트라이 등을 위해 메모리 장치(150)에 저장된 데이터를 반복적으로 읽을 수 있다.
메모리 장치(150)에 저장된 데이터를 읽는 과정에서 에러가 발생할 수 있다. 에러가 발생하면, 컨트롤러(130)는 에러를 복구하기 위해 추가 읽기 동작을 수행할 수 있다. 에러가 발생한 데이터와 관련된 복수의 데이터와 패리티를 포함하는 데이터 그룹에 대해 추가 읽기 동작을 수행하는 중에 다른 에러가 추가로 발생할 수 있다. 이 경우, 데이터 그룹에는 읽기 동작에서 발생한 에러와 추가 읽기 동작에서 발생한 다른 에러를 포함한 복수의 에러가 포함될 수 있다. 데이터 그룹에 복수의 에러가 발생한 경우, 패리티만으로 복수의 에러를 복구하기는 어려울 수 있다. 예를 들어, 15개의 데이터에 대해 배타적 논리합을 수행하여 패리티를 생성한 경우, 1개의 데이터에 에러가 발생하면 에러가 없는 14개의 데이터와 패리티를 바탕으로 에러가 발생한 1개의 데이터를 복구할 수 있다. 하지만 15개의 데이터 중 2개의 데이터에 에러가 발생하면 13개의 데이터와 패리티를 바탕으로 2개의 데이터를 복구할 수 없다. 복수의 에러를 복구하기 위해서는 복수의 에러를 복구하기 위한 별도의 에러 정정 코드를 활용한 알고리즘 혹은 칩킬 복호 등을 사용할 수 있다.
전술한 바와 같이, 데이터 그룹에 복수의 에러가 발생한 경우, 패리티는 더 이상 쓸모가 없을 수 있다. 이 경우, 메모리 시스템(110)은 더 이상 쓸모 없는 패리티는 언맵(unmap)할 수 있다. 즉, 데이터 그룹에서 해당 패리티를 제외시킬 수 있다. 또한, 메모리 시스템(110)은 에러가 발생하지 않은 데이터 만으로 새로운 패리티를 계산하여 에러가 발생한 데이터를 대체할 수 있다. 또한, 메모리 시스템(110)은 추가 읽기 동작에서 발견된 에러는 더미 데이터(dummy data)로 대체할 수 있다. 데이터 그룹에 복수의 에러가 발생한 경우, 복수의 에러는 새로운 패리티와 더미 데이터로 대체될 수 있고, 컨트롤러(130)는 데이터 그룹을 읽어 복수의 에러를 복구하는 과정에서 추가적인 에러가 발견되는 것을 새로운 패리티를 이용하여 확인할 수 있다. 또한, 컨트롤러(130)는 새로운 패리티와 더미 데이터를 포함하는 데이터 그룹에서 에러가 발생한 데이터의 위치를 인지할 수 있어, 복수의 에러를 복구하는 알고리즘의 수행에서 소요되는 자원(resource)을 줄일 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템은 복수의 데이터에 대해 배타적 논리합(XOR)을 수행하여 패리티를 생성하고, 복수의 데이터와 패리티를 메모리 장치에 저장할 수 있다. 메모리 장치의 데이터 입출력 동작을 제어하는 컨트롤러는 복수의 데이터 중 적어도 일부에 대해 읽기 동작을 수행하고, 읽기 동작을 통해 얻은 읽기 데이터 중 에러(예, UECC)가 있는 지 확인하고, 에러가 있다면 추가 읽기 동작을 수행하여 에러가 발생한 데이터와 관련한 복수의 데이터 및 패리티를 확보한다. 추가 읽기 동작을 통해 확보된 복수의 데이터 및 패리티에 다른 에러가 없는 경우, 컨트롤러는 에러가 없는 데이터 및 패리티를 바탕으로 배타적 논리합(XOR)을 수행하여 에러가 발생한 데이터를 복구할 수 있다.
한편, 추가 읽기 동작 중 확보된 복수의 데이터 및 패리티에 다른 에러가 발생하는 경우, 복수의 에러로 인하여 배타적 논리합(XOR)을 통해 복수의 에러를 복구하는 것은 어렵다. 이 경우, 컨트롤러는 복수의 데이터 및 패리티 중 에러가 없는 것만으로 배타적 논리합(XOR)을 수행하여 새로운 패리티를 생성할 수 있고, 에러가 발생한 데이터를 새로운 패리티로 대체할 수 있다. 또한, 컨트롤러는 다른 에러는 더미 데이터로 대체할 수 있다. 컨트롤러는 새로운 패리티와 더미 데이터를 통해 복수의 데이터 중 에러가 있는 위치를 표시할 수 있고, 추후 해당 데이터를 읽을 경우, 해당 데이터에는 복수의 에러가 발생했음을 인지할 수 있다. 실시예에 따라, 컨트롤러는 복수의 에러를 복구하기 위해 사용되는 에러 정정 코드 알고리즘(예, 칩킬 복호(chipkill decoding) 등)을 수행하여 복수의 에러를 복구할 수 있다.
메모리 시스템은 복수의 데이터를 배타적 논리합하여 산출한 패리티 정보를 이용하여, 복수의 데이터 중 하나의 데이터에 에러가 발생하면 에러가 발생한 해당 데이터를 복원할 수 있고, 복수의 데이터 중 복수의 데이터에 에러가 발생하면 에러가 발생한 복수의 데이터를 새로운 패리티와 더미 데이터로 대체하여, 복수의 데이터를 복원하는 과정에서 에러가 발생하지 않았던 데이터 중에 또 다른 에러가 발생했는 지를 확인할 수 있다. 또한, 복구 동작 중에 에러가 발생한 데이터를 반복적으로 읽을 필요가 없어지면서, 복구 동작의 효율성이 개선될 수 있다.
이하에서는, 도 2 내지 도 13을 참조하여, 실시예에 따른 메모리 시스템(110)에서 메모리 장치(150) 내 페이지 그룹에 데이터 그룹을 프로그램하는 방법 및 데이터 그룹에 에러가 포함될 때의 동작 방법을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 패스(data path)로 연결될 수 있다. 예를 들면, 데이터 패스는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.
실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 반도체 장치 칩(chip) 혹은 복수의 반도체 장치 칩(chip)을 통해 구현될 수 있다. 예를 들어, 대용량의 데이터를 저장할 수 있는 메모리 장치(150)는 복수의 메모리 다이(182, 184, 도 15 내지 도 16 참조)를 포함할 수 있다. 실시예에 따라, 높은 집적도가 요구되는 메모리 시스템(110)의 경우, 메모리 장치(150)와 컨트롤러(130)는 하나의 반도체 장치 칩(chip)으로 구성될 수도 있다.
실시예에 따라, 메모리 다이(182, 184)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 메모리 다이(182, 184)는 컨트롤러(130)와 데이터 채널을 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다. 또한, 메모리 다이(182, 184)는 복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹을 포함할 수 있다. 복수의 비휘발성 메모리 셀은 워드 라인, 비트 라인을 통해 연결될 수 있다. 메모리 다이(182, 184)는 복수의 플레인 혹은 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다.
메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 메모리 블록(152, 154, 156)은 삭제 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(152, 154, 156)은 프로그램 동작 시 함께 데이터가 저장되거나 리드 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(152, 154, 156)에는 복수의 페이지가 포함될 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(152, 154, 156)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.
실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(152, 154, 156), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이를 포함할 수 있다. 메모리 블록(152, 154, 156)은 SLC (Single Level Cell) 타입 혹은 MLC (Multi Level Cell) 타입을 포함할 수 있다. 도 2에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 2에서 설명한 내부 구성에 한정되지 않을 수 있다.
도 2를 참조하면, 메모리 장치(150)는 메모리 블록(152, 154, 156)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(170)를 포함할 수 있다. 전압 공급 회로(170)는 읽기 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 읽기 전압(Vrd)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(170)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(170)는 메모리 블록(152, 154, 156)에 삭제 전압(Vers)을 공급할 수 있다.
메모리 장치(150)는 메모리 블록(152, 154, 156)에 공급하는 다양한 전압에 대한 정보를 저장할 수 있다. 예를 들어, 메모리 블록(152, 154, 156) 내 비휘발성 메모리 셀이 멀티 비트의 데이터를 저장할 수 있는 경우, 멀티 비트의 데이터를 식별하기 위한 읽기 전압(Vrd)의 레벨은 다양할 수 있다. 메모리 장치(150)는 멀티 비트의 데이터에 대응하는 복수의 읽기 전압(Vrd)의 레벨을 포함하는 전압 테이블을 포함할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함하거나, 휴대용 전자 장치 혹은 비휴대용 전자 장치에 포함된 중앙 처리 장치(CPU) 등을 포함할 수 있다. 실시예에 따라, 호스트(102)과 메모리 시스템(110)은 컴퓨팅 장치 혹은 유무선 전자 장치들을 구성할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 읽기 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다. 전압 공급 회로(170)는 컨트롤러(130)가 메모리 장치(150)에 전송한 명령 혹은 요청에 따라 대상 전압을 메모리 그룹(330) 혹은 메모리 블록(152, 154, 156)에 전달할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.
실시예에 따라, 에러 정정부(138)는 칩킬 복호(chipkill decoding)를 통해 메모리 시스템(110)이 메모리 장치(150) 내에서 멀티 비트 에러를 복구 혹은 복원 수 있다. 에러는 메모리 장치(150)의 모든 비휘발성 메모리 셀에 저장된 데이터가 잘못되었거나 여러가지 이유로 데이터가 정확하게 출력되지 않을 수 있는 경우를 포함할 수 있다. 실시예에 따라, 칩킬 복호는 두 가지 서로 다른 방식으로 수행되거나, 두 방식을 조합하여 수행될 수 있다. 칩킬 복호의 실시예는 메모리 시스템(110)의 하드웨어 구조에 대응하여 선택되거나 결정될 수 있으며, 컨트롤러(130)의 동작을 위한 소프트웨어에 의해 변경되기는 어려울 수 있다.칩킬 복호(chipkill decoding)를 적용하는 경우, 메모리 장치(150)의 각 데이터 비트는 별도의 코드 워드에 포함될 수 있다. 여기서, 코드 워드는 에러 정정 코드(ECC) 알고리즘이 에러 검출 및 정정을 위해 제공하는 데이터 비트 및 체크 비트의 세트이다. 예를 들어, 256(64x4) 비트의 데이터가 메모리 장치(150) 내 서로 다른 네 위치에 저장된다고 가정한다. 메모리 장치(150)의 유저 데이터 영역을 64비트 단위로 설계되면, 8비트의 에러 정정 영역을 포함시켜, 코드 워드의 크기는 72비트가 될 수 있다. 이 경우, 메모리 시스템(110)은 싱글 데이터 비트의 에러의 경우에는 자동으로 정정되고, 2 데이터 비트 에러의 경우에는 보장된 검출을 제공하는 데, 이러한 능력을 싱글 에러 정정/더블 에러 검출(Single Error Correction/Double Error Detection, SEC/DED)로 표현할 수 있다. 256(64x4) 비트의 데이터를 저장한 서로 다른 네 위치에서 만약 다중 비트에서 에러가 발생하면, 복호화부(196)은 256(64x4) 비트의 데이터에 포함된 에러를 정정하기 위해 칩킬 복호(chipkill decoding)를 수행할 수 있다.
실시예에 따라, 칩킬 복호(chipkill decoding)의 성능을 높이기 위해, 메모리 시스템(110)은 각 코드 워드에 단일 비트 이상을 수정할 수 있도록 더 많은 에러 정정 비트를 포함시킬 수 있다. 코드 워드에 포함되는 데이터 비트 및 에러 정정 비트는 다중 비트 에러의 보정을 제공하는 다양한 수학적 알고리즘을 바탕으로 결정될 수 있다. 예를 들어, 128 개의 데이터 비트와 16 개의 ECC 비트로 구성된 144 비트의 코드 워드를 사용하면, 특정 데이터 비트 필드 내에서 최대 4 비트 에러를 수정할 수 있다. 단, 에러인 4 비트는 랜덤이 아닌 인접한 경우에 해당될 수 있다. 에러 정정 비트 대 데이터 비트의 비율이 이전 예와 동일하더라도(예, 16/128 vs. 8/64), 에러 보정 능력을 향상될 수 있다(예, 코드 워드가 길수록 수정될 수 있는 에러가 더 많을 수 있다).
예를 들어, 칩킬 복호(chipkill decoding)은 에러 정정 코드(ECC)를 이용하여 정정할 수 없는 오류를 복원할 수 있다. 칩킬 복호(chipkill decoding)는 4 비트 니블(1/2 바이트) 상에서 수행될 수 있다. 4비트 니블은 심볼(symbol)로 불릴 수 있다. 하나의 니블이 잘못된 경우, 칩킬 복호는 필요에 따라 4비트 모두를 수정할 수 있다. 하지만, 둘 이상의 심볼에 오류가 있는 경우, 칩킬 복호는 오류가 있는 심볼을 감지할 수 있다. 컨트롤러(130)는 칩킬 복호를 지원하는 메모리 장치(150)로부터 16비트의 체크 비트와 함께 128비트를 한 번에 읽어, 총 144비트의 데이터를 구성할 수 있다. 128비트의 데이터는 32개의 4비트의 니블(N0~N31)로, 16비트의 체크비트는 4개의 4비트 니블(C0~C3)로 구분될 수 있다. 예를 들어, 갈루아체(Galois field)를 사용할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된 읽기 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 읽기 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 읽기 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 읽기 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령 큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 읽기 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력 되는 외부 휘발성 메모리로 구현될 수도 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는 읽기 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 읽기 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리적 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 3에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리적 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리적 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리적 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 4는 도 1 내지 도 4에서 설명한 컨트롤러(130)의 내부 계층 을 설명한다.
도 4를 참조하면, 컨트롤러(130) 내 플래시 변환 계층(Flash Translation Layer (FTL), 240)은 크게 어드레스 변환 계층(Address Translation Layer, ATL), 가상 플래시 계층(Virtual Flash Layer, VFL) 및 플래시 인터페이스 계층(Flash Interface Layer, FIL)으로 구분될 수 있다.
예를 들면, 어드레스 변환 계층(ATL)은 파일 시스템으로부터 전송된 논리 어드레스(LA)을 논리 페이지 어드레스(Logical Page Address)로 변환할 수 있다. 어드레스 변환 계층(ATL)은 논리 어드레스 공간의 어드레스 변환 과정을 수행한다. 즉, 어드레스 변환 계층(ATL)은 호스트에서 전송된 논리 어드레스(LA)에 대하여 플래시 메모리(144)의 논리 페이지 어드레스(LPA)가 맵핑되는 맵핑 정보에 의거하여 어드레스 변환 과정을 수행한다. 이러한 논리 대 논리 어드레스 맵핑 정보(Logical to Logical Address mapping information: 이하 'L2L'이라고 함)들은 메모리 장치(150) 내 메타 데이터를 저장하는 영역에 저장될 수 있다.
가상 플래시 계층(VFL)은 어드레스 변환 계층(ATL)로부터 변환된 논리 페이지 어드레스(LPA)을 가상 페이지 어드레스(Virtual Page Address, VPA)로 변환할 수 있다. 여기서 가상 페이지 어드레스(VPA)는 가상의 플래시 메모리의 물리적 어드레스에 대응할 수 있다. 즉, 가상 페이지 어드레스(VPA)는 도 2에서 설명한 메모리 장치(150) 내 메모리 블록(152, 154, 156)에 대응할 수 있다. 이때, 메모리 장치(150) 내 메모리 블록(152, 154, 156) 중 배드 블록이 있다면 제외될 수 있다. 또한, 가상 플래시 계층(VFL)은 메모리 장치(150)에 저장된 논리 대 가상 어드레스 맵핑 정보(L2V) 및 유저 데이터를 저장하기 위한 데이터 영역 내 맵핑 정보를 복원하기 위한 스캔 영역으로부터 스캔된 정보(Scanned Information)을 이용하여 논리 대 가상 어드레스 맵핑 정보(L2V)을 복원할 수 있는 복원 알고리즘(Recovering Algorithm)은 포함할 수 있다. 가상 플래시 계층(VFL)은 이러한 복원 알고리즘을 통하여 복원된 논리 대 가상 어드레스 맵핑 정보(L2V)을 이용하여 가상 어드레스 공간의 어드레스 변환 과정을 수행할 수 있다.
플래시 인터페이스 계층(FIL)는 가상 플래시 계층(VFL)의 가상 페이지 어드레스(Virtual Page Address)을 메모리 장치(150)의 물리적 페이지 어드레스(Physical Page Address)로 변환한다. 플래시 인터페이스 계층(FIL)은 메모리 장치(150)와의 인터페이싱 동작을 수행하는 위한 로우 레벨 동작을 수행한다. 예를 들어, 메모리 장치(150)의 하드웨어를 제어하기 위한 로우 레벨 드라이버, 메모리 장치(150)로부터 전달된 데이터의 에러를 정정하기 위한 에러 정정코드(Error Correction Code, ECC) 및 베드 블록 관리 모듈(Bad Block Management, BBM) 등의 동작을 수행하는 모듈 혹은 회로들이 플래시 인터페이스 계층(FIL)에 포함될 수 있다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 설명한다. 구체적으로, 도 5는 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 메모리 다이 혹은 메모리 플레인 내 메모리 셀 어레이 회로를 개략적으로 설명한다.
도 5를 참조하면, 메모리 장치(150)는 복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹(330)을 포함한다. 메모리 그룹(330)에는 복수의 비휘발성 메모리 셀이 비트 라인(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링(340)을 포함할 수 있다. 각 열(column)에 배치된 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
도 5에서는 낸드(NAND) 플래시 메모리 셀로 구성된 메모리 그룹(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 메모리 그룹(330)은 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 그룹(330)은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, CTF) 메모리 장치 등으로도 구현될 수 있다.
실시예에 따라, 도 5에서 설명하는 메모리 그룹(330)은 도 2에서 설명하는 메모리 장치(150) 내 적어도 하나의 메모리 블록(152, 154, 156)을 포함할 수도 있다. 한편, 메모리 다이(200)는 2차원 또는 3차원의 구조를 가지는 메모리 장치를 포함할 수 있다. 3차원 구조의 메모리 장치에서는 각각의 메모리 블록(152,154,156)이 3차원 구조(또는 수직 구조)로 구현될 수도 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
메모리 장치(150)의 복수의 메모리 블록(152,154,156)을 구성하는 메모리 그룹(330)은 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링(NS)을 포함할 수 있다. 메모리 그룹(330)에서는, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 포함될 수 있다.
메모리 다이(200)의 전압 공급 회로(170)는 동작 모드에 따라서 각각의 워드 라인으로 공급될 워드 라인 전압(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등의 대상 전압(subject voltage))과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(170)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(170)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드 라인 중 하나를 선택할 수 있으며, 워드 라인 전압을 선택된 워드 라인 및 비선택된 워드 라인으로 각각 제공할 수 있다. 제어 회로(180)는 전압 공급 회로(170)는 메모리 그룹(330)에 인가할 수 있는 다양한 대상 전압을 생성하고, 다양한 대상 전압이 메모리 그룹(330)의 워드 라인에 인가될 수 있도록 한다.
메모리 장치(150)는, 제어 회로(180)에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있는 리드/라이트 회로(320)를 포함할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수의 페이지 버퍼(PB)(322,324,326)를 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치(도시하지 않음)가 포함될 수 있다.
도시되지 않았지만, 페이지 버퍼(322,324,326)는 복수의 버스(BUS)를 통해 입출력 소자(예, 직렬화 회로(serialization circuit))와 연결될 수 있다. 페이지 버퍼(322,324,326) 각각이 서로 다른 버스를 통해 입출력 소자와 연결되면, 페이지 버퍼(322,324,326)에서 데이터를 출력하는 데 발생할 수 있는 지연을 줄일 수 있다.
실시예에 따라, 메모리 장치(150)는 쓰기 명령, 쓰기 데이터 및 쓰기 데이터가 저장될 위치에 대한 정보(예, 물리 주소)를 수신할 수 있다. 제어 회로(180)는 쓰기 명령에 대응하여 전압 공급 회로(170)가 프로그램 동작 시 사용되는 프로그램 펄스, 패스 전압 등을 생성하게 하고, 프로그램 동작 후 수행되는 검증 동작 시 사용되는 다양한 전압을 생성하도록 한다.
메모리 그룹(330)에 포함된 비휘발성 메모리 셀에 여러 비트의 정보를 저장하는 경우, 한 비트의 데이터를 저장하는 경우보다 에러율이 높아질 수 있다. 예를 들면, 셀 간 간섭(Cell-to-Cell Interference, CCI) 등으로 인해 셀에서 에러가 유발될 수 있다. 비휘발성 메모리 셀에서 에러를 줄이기 위해서는 셀에 저장되는 데이터에 대응하는 문턱 전압 분포의 폭(편차)을 줄여야 한다. 이를 위해서, 메모리 장치(150)는 ISPP(Incremental Step Pulse Programming)라는 프로그램 기법을 사용하여 효과적으로 좁은 문턱 전압 분포를 가지도록 할 수 있다. 또한, ISPP 프로그램 방법을 통해, 메모리 장치(150)는 정해진 셀의 순서에 따라 LSB(Least Significant Bit)와 MSB(Most significant Bit)로 나누어 프로그램을 수행할 수 있다.
도 6은 메모리 장치(150) 내 데이터 그룹을 설명한다.
도 6을 참조하면, 메모리 장치(150)는 적어도 하나의 메모리 다이(D0)를 포함할 수 있다. 메모리 다이(D0)는 복수의 메모리 블록(Block 0, Block 1, Block 2, Block 3)을 포함할 수 있다. 복수의 메모리 블록(Block 0, Block 1, Block 2, Block 3)은 서로 다른 플레인(P0, P1, P2, P3)에 포함될 수 있다.
메모리 블록(Block 0, Block 1, Block 2, Block 3)은 복수의 워드 라인(WL0, WL1, WL2, WL3, WL4, WL5, WL6, WL7) 각각과 연결되는 복수의 메모리 셀을 포함할 수 있다. 제1 메모리 블록(Block 0)에 제1 워드 라인(WL0)을 통해 연결되는 복수의 메모리 셀을 제1 페이지라고 설정할 수 있다. 제1 페이지는 4개의 서브 페이지(VPN OFF: 0~3)로 구분될 수 있다.
메모리 셀은 3비트의 데이터를 저장할 수 있다. 예를 들어, 3비트의 데이터는 LSB(L), CSB(C), MSB(M)으로 구분될 수 있다.
제1 메모리 블록(Block 0) 내 제1 페이지 내 제1 서브 페이지에는 제1 데이터(D0)가 프로그램되고, 제1 페이지 내 제2 서브 페이지에는 제2 데이터(D1)가 프로그램되며, 제1 페이지 내 제3 서브 페이지에는 제3 데이터(D2)가 프로그램되고, 제1 페이지 내 제4 서브 페이지에는 제4 데이터(D3)가 프로그램될 수 있다. 마찬가지로, 제2 메모리 블록(Block 1) 내 제1 페이지 내 제1 서브 페이지에는 제5 데이터(D4)가 프로그램되고, 제1 페이지 내 제2 서브 페이지에는 제6 데이터(D5)가 프로그램되며, 제1 페이지 내 제3 서브 페이지에는 제7 데이터(D6)가 프로그램되고, 제1 페이지 내 제4 서브 페이지에는 제8 데이터(D7)가 프로그램될 수 있다.
도 6을 참조하면, 제1 페이지 그룹(P_Grp_0)은 서로 다른 플레인(P0, P1, P2, P3)에 포함된 메모리 블록(Block 0, Block 1, Block 2, Block 3)에서 복수의 워드 라인(WL0~WL3)과 연결된 복수의 메모리 셀을 포함할 수 있다. 또한, 제1 페이지 그룹(P_Grp_0)에는 188개의 데이터(D0~D187)와 12개의 패리티(Parity0 ~ Parity11)가 프로그램될 수 있다. 마찬가지로 제2 페이지 그룹(P_Grp_1)은 서로 다른 플레인(P0, P1, P2, P3)에 포함된 메모리 블록(Block 0, Block 1, Block 2, Block 3)에서 복수의 다른 워드 라인(WL4~WL7)과 연결된 복수의 메모리 셀을 포함할 수 있다. 또한, 제2 페이지 그룹(P_Grp_1)에도 188개의 데이터(D0~D187)와 12개의 패리티(Parity0 ~ Parity11)가 프로그램될 수 있다.
한편, 도 6에서 설명된 제1 페이지 그룹(P_Grp_0)과 제2 페이지 그룹(P_Grp_1)에 포함된 데이터 및 패리티의 번호는 복수의 데이터와 복수의 패리티를 구별하기 위한 것이며, 데이터 및 패리티가 프로그램되는 순서를 의미하지는 않는다.
도 7은 데이터 그룹에 포함된 패리티의 연산을 설명한다. 예를 들어, 도 6에서 설명한 제1 페이지 그룹(P_Grp_0)에 프로그램된 12개의 패리티(Parity0 ~ Parity11)를 산출하는 방법을 설명한다.
도 6 및 7을 참조하면, 12개의 패리티(Parity0, Parity0, …, Parity11)는 복수의 데이터에 대해 배타적 논리합(XOR)을 통해 생성될 수 있다.
예를 들어, 제1 패리티(Parity0)는 제1 페이지 그룹(P_Grp_0) 내 제4 메모리 블록(Block 3)의 제4 워드 라인(WL3)과 연결된 제1 서브 페이지(VPN OFF: 0)의 LSB 페이지(L)의 위치에 저장된다. 여기서, 제1 패리티(Parity0)는 제1 페이지 그룹(P_Grp_0) 내 각 메모리 블록(Block 0, Block 1, Block 2, Block 3)의 제1 내지 제4 워드 라인(WL0~WL3)에 연결된 메모리 셀 중 제1 서브 페이지(VPN OFF: 0)의 LSB 페이지(L)에 저장되는 15개의 데이터(D0, D4, D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152)를 배타적 논리합(XOR)하여 결정될 수 있다. 즉, 각 메모리 블록 내 각 워드 라인과 연결되는 제1 서브 페이지(VPN OFF: 0)의 LSB 페이지(L)에 저장되는 15개의 데이터를 논리합하여 산출된 제1 패리티(Parity0)를 제4 메모리 블록(Block 3)의 제4 워드 라인(WL3)과 연결된 제1 서브 페이지(VPN OFF: 0)의 LSB 페이지(L)의 위치에 저장한다.
전술한 제1 패리티(Parity0)와 유사하게, 제2 패리티(Parity1)는 각 메모리 블록 내 각 워드 라인과 연결되는 제2 서브 페이지(VPN OFF: 1)의 LSB 페이지(L)에 저장되는 15개의 데이터를 논리합하여 산출될 수 있다. 제2 패리티(Parity1)는 제4 메모리 블록(Block 3)의 제4 워드 라인(WL3)과 연결된 제2 서브 페이지(VPN OFF: 1)의 LSB 페이지(L)의 위치에 저장한다. 마찬가지로, 제12 패리티(Parity11)은 각 메모리 블록 내 각 워드 라인과 연결되는 제4 서브 페이지(VPN OFF: 3)의 MSB 페이지(M)에 저장되는 15개의 데이터를 논리합하여 산출될 수 있다. 제12 패리티(Parity11)는 제4 메모리 블록(Block 3)의 제4 워드 라인(WL3)과 연결된 제4 서브 페이지(VPN OFF: 1)의 MSB 페이지(M)의 위치에 저장한다.
컨트롤러(130)는 각 메모리 블록 내 각 워드 라인과 연결되는 각각의 페이지는 4개의 서브 페이지(VPN OFF: 0~3)에 3비트의 데이터(LSB(L), CSB(C), MSB(M))에 대응하는 12개의 데이터가 저장되고, 대응하는 위치에 프로그램되는 데이터를 배타적 논리합(XOR)하여 12개의 패리티(Parity0 ~ Parity11)를 생성할 수 있다. 여기서, 페이지 그룹(P_Grp_0. P_Grp_1)을 구성하는 메모리 블록의 개수, 워드 라인의 개수, 서브 페이지의 개수는 메모리 장치(150)의 구성에 따라 달라질 수 있다. 페이지 그룹(P_Grp_0. P_Grp_1)의 구성에 대응하여 각 페이지 그룹에 저장되는 데이터 그룹의 크기도 달라질 수 있다.
데이터의 안전성을 높이기 위해, 컨트롤러(130)는 각각의 패리티(Parity0 ~ Parity11)를 생성하기 위해 페이지 그룹(P_Grp_0. P_Grp_1) 내 분산되어 저장되는 데이터들을 배타적 논리합(XOR)할 수 있다. 만약 특정 위치 혹은 인접한 위치에 저장된 데이터에 대해 배타적 논리합을 수행하여 패리티를 산출하는 경우, 읽기 동작 시 복수의 에러가 동시다발적으로 발생할 가능성이 높아질 수 있다. 예를 들어, 특정 메모리 셀 하나에 결함이 발생하는 경우, 분산된 데이터들을 배타적 논리합(XOR)하면, 분산된 데이터를 바탕으로 결함이 발생한 메모리 셀에 프로그램된 데이터를 복구할 수 있다. 반면, 특정 메모리 셀에 저장되는 3비트의 데이터(LSB(L), CSB(C), MSB(M))에 대응하는 LSB 페이지, CSB 페이지, MSB 페이지에 저장되는 데이터를 배타적 논리합(XOR)하는 경우, 하나의 메모리 셀에 결함이 발생하면 3개의 데이터에 에러가 발생할 수 있다. 이 경우, 배타적 논리합(XOR)으로 산출된 패리티의 효용성이 낮아질 수 있다.
컨트롤러(130)는 메모리 장치(150) 내 페이지 그룹(P_Grp_0. P_Grp_1)에 프로그램될 데이터 그룹을 결정하고 구성할 수 있다. 컨트롤러(130) 내 메모리(144)에 메모리 장치(150)에 저장될 데이터를 저장하고, 페이지 그룹(P_Grp_0. P_Grp_1) 단위로 데이터 그룹을 결정할 수 있다. 이때, 데이터 그룹에는 도 7에서 설명한 논리 연산에 따라 산출된 패리티가 포함될 수 있다. 컨트롤러(130)는 데이터 그룹을 메모리 장치(150)에 전송하고, 메모리 장치(150)는 페이지 그룹(P_Grp_0. P_Grp_1) 단위로 프로그램 동작을 수행할 수 있다.
도 8은 메모리 시스템의 동작 방법을 설명한다.
도 8을 참조하면, 메모리 시스템(110)의 동작 방법은 읽기 동작의 수행을 결정할 수 있다(708). 읽기 동작은 외부 장치로부터 수신된 읽기 명령에 대응하여, 메모리 시스템(110)은 읽기 동작의 수행을 결정할 수 있다. 또한, 외부 장치로부터 수신된 읽기 명령이 없더라도, 메모리 시스템(110)은 가비지 컬렉션, 웨어 레벨링, 리드 리트라이 등을 위해 읽기 동작의 수행을 결정할 수 있다.
읽기 동작의 수행이 결정되면, 메모리 시스템(110)은 메모리 장치(150)에 저장된 데이터를 읽을 수 있다(710). 도 6 내지 도 7을 참조하면, 메모리 시스템(110)은 메모리 장치(150) 내 페이지 그룹(P_Grp_0. P_Grp_1) 단위로 데이터를 프로그램할 수 있지만, 메모리 장치(150)에 저장된 데이터를 읽기 위한 읽기 동작을 통해서는 페이지 단위로 데이터를 읽을 수 있다. 컨트롤러(130)는 물리 주소를 이용하여 메모리 장치(150)에 저장된 데이터 중 읽기 동작을 통해 읽을 범위를 결정할 수 있다.
메모리 시스템(110)은 메모리 장치(150)로부터 읽은 데이터에 에러가 포함되어 있는 지를 확인할 수 있다(712). 여기서, 에러는 수정할 수 없는 ECC 오류(uncorrectable ECC error, UECC)를 포함할 수 있다.
만약 에러가 없다면(712 단계의 NO ERROR), 메모리 시스템(110)은 읽기 동작을 종료할 수 있다(728). 예를 들어, 읽기 데이터에 에러가 없으므로, 메모리 시스템(110)은 읽기 동작을 통해 확보한 데이터를 외부 장치로 출력하거나, 메모리 장치(150)의 다른 위치에 프로그램할 수 있다.
만약 에러가 있다면(712 단계의 ERROR), 메모리 시스템(110)은 에러가 발생한 데이터와 연관된 추가 데이터 및 패리티에 대한 추가 읽기 동작을 수행할 수 있다(714). 메모리 시스템(110)이 읽기 동작을 통해 하나의 페이지 혹은 복수의 페이지에 저장된 데이터를 읽었는데(710) 읽은 데이터에 에러가 포함되어 있다면, 메모리 시스템(110)은 해당 에러와 연관된 추가 데이터 및 패리티를 읽어 에러를 복구할 수 있다. 여기서, 추가 데이터 및 패리티는 도 7에서 설명한 패리티 결정을 통해 결정될 수 있다. 예를 들어, 제1 페이지 그룹(P_Grp_0)에 저장된 제1 데이터(D0)에 에러가 포함되어 있는 경우, 제1 데이터(D0)와 관련된 제1 패리티(Parity0)와 제1 패리티(Parity0)를 결정하기 위해 사용된 다른 데이터(D4, D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152)를 추가 읽기 동작을 통해 읽을 수 있다.
실시예에 따라, 추가 데이터 및 패리티는 에러가 발생한 데이터가 속한 페이지 그룹(P_Grp_0. P_Grp_1)에 저장된 데이터 그룹을 포함할 수 있다. 예를 들어, 제1 페이지 그룹(P_Grp_0)에 저장된 제1 데이터(D0)에 에러가 포함되어 있는 경우, 메모리 시스템(110)은 제1 페이지 그룹(P_Grp_0)에 저장된 데이터(D0~D187) 및 패리티(Parity0~Parity11)를 추가 읽기 동작을 통해 읽을 수 있다.
메모리 시스템(110)은 추가 읽기 동작을 통해 얻어진 데이터에 에러가 포함되어 있는 지를 확인할 수 있다(716). 여기서, 에러는 수정할 수 없는 ECC 오류(uncorrectable ECC error, UECC)를 포함할 수 있다.
메모리 시스템(110)은 추가 읽기 동작을 통해 얻어진 데이터에 에러가 없는 경우(716의 NO ERROR), 메모리 시스템(110)은 추가 데이터 및 패리티를 이용하여 에러를 복구할 수 있다(724). 도 7을 참조하면, 복수의 데이터를 배타적 논리합(XOR)하여 패리티를 생성할 수 있다. 만약 제1 페이지 그룹(P_Grp_0)에 저장된 제1 데이터(D0)에 에러가 포함되어 있는 경우, 제1 데이터(D0)와 관련된 제1 패리티(Parity0)와 제1 패리티(Parity0)를 결정하기 위해 사용된 다른 데이터(D4, D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152)에 대해 배타적 논리합(XOR)을 수행하면, 제1 데이터(D0)를 복구할 수 있다.
메모리 시스템(110)은 복구된 데이터를 포함하는 데이터 그룹을 새로운 위치에 프로그램할 수 있다(726). 예를 들면, 메모리 시스템(110)은 에러가 발견되어 복구된 제1 데이터(D0)가 저장된 제1 메모리 블록(Block 0)에 문제가 발생할 수 있다고 판단하여, 제1 페이지 그룹(P_Grp_0)에 포함된 제1 메모리 블록(Block 0)에 저장된 데이터 모두를 다른 위치(예, 새로운 메모리 블록 혹은 프리 블록)에 프로그램할 수 있다.
메모리 시스템(110)은 추가 읽기 동작을 통해 얻어진 데이터에 에러가 있는 경우(716의 ERROR), 메모리 시스템(110)은 에러 없는 추가 데이터 및 패리티를 바탕으로 새로운 패리티를 생성할 수 있다(718). 에러가 발생해서 추가 읽기 동작을 수행했는데 또 다른 에러가 발생하였다면, 패리티를 이용하여 데이터를 복구하는 것이 어렵다. 또한, 복수의 데이터 중 2개의 데이터에 오류가 발생하면, 저장되어 있는 패리티가 더 이상 유용하지 않을 수 있다. 따라서, 메모리 시스템(110)은 오류가 없는 데이터를 바탕으로 새로운 패리티를 산출할 수 있다. 예를 들어, 제1 페이지 그룹(P_Grp_0)에 저장된 제1 데이터(D0)에 에러가 포함되어 있는 경우, 추가 읽기 동작을 수행하고, 추가 읽기 동작을 통해 얻어진 추가 데이터(D4, D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152) 및 패리티(Parity0) 중 제5 데이터(D4)에 오류가 발견될 수 있다. 제1 패리티(Parity0)를 결정하는 데 사용된 15개의 데이터 중 두 개의 데이터(D0, D4)에 오류가 포함되면, 제1 패리티(Parity0)는 에러가 발생하지 않은 13개의 데이터(D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152)를 위해 아무런 도움이 되지 않을 수 있다. 따라서, 메모리 시스템(110)은 13개의 데이터(D8, D12, D48, D52, D56, D60, D96, D100, D104, D108, D144, D148, D152)를 바탕으로 배타적 논리합(XOR)을 통해 새로운 패리티(new parity)를 생성할 수 있다.
메모리 시스템(110)은 새로운 패리티로 에러가 발생한 읽은 데이터를 대체하고, 에러가 발생한 추가 데이터를 더미 데이터로 대체할 수 있다(720). 예를 들면, 새로운 패리티(new parity)로 제1 데이터(D0)를 대체하고, 추가로 발견된 에러를 포함하는 제5 데이터(D4)는 더미 데이터(dummy data)로 대체할 수 있다.
메모리 시스템(110)은 새로운 패리티 및 더미 데이터로 대체된 데이터 그룹을 새로운 위치에 프로그램할 수 있다(722). 예를 들어, 제1 데이터(D0)와 제5 데이터(D4)에서 에러가 발생하였고, 제1 데이터(D0)와 제5 데이터(D4)는 제1 메모리 블록(Block0) 및 제2 메모리 블록(Block1)에 저장되어 있었으로, 메모리 시스템(110)은 제1 메모리 블록(Block0) 및 제2 메모리 블록(Block1)에 문제가 발생할 수 있다고 판단할 수 있다. 메모리 시스템(110)은 새로운 패리티(new parity)와 더미 데이터(dummy data)로 대체된 제1 페이지 그룹(P_Grp_0)에 포함된 제1 메모리 블록(Block 0) 및 제2 메모리 블록(Block1)에 저장된 데이터 그룹을 다른 위치(예, 새로운 메모리 블록 혹은 프리 블록)에 프로그램할 수 있다. 또한, 메모리 시스템(110)은 새로운 패리티(new parity)를 산출하여 저장했으므로, 제1 패리티(Parity0)는 유용하지 않으므로 언맵(unmap)할 수 있다.
도 9는 데이터 그룹에 하나의 에러가 발생한 경우를 설명한다. 도 9에서는 설명의 편의를 위해 제1 페이지 그룹(P_Grp_0) 중 LSB(L) 데이터(LPD0~LPD59)를 예로 들어 설명한다.
도 9를 참조하면, 제1 페이지 그룹(P_Grp_0) 중 복수의 LSB(L) 데이터(LPD0~LPD59)와 그에 대응하는 LSB 패리티(LPDP0~LPDP3) 중 하나의 에러가 발생할 수 있다. 제37 LSB 데이터(LPD36)에 에러가 발생한 경우, 메모리 시스템(110)은 제1 LSB 패리티(LPDP0)를 사용하여 제37 LSB 데이터(LPD36)를 복구할 수 있다. 즉, 제1 LSB 패리티(LPDP0)와 다른 14개의 LSB 데이터(LPD0, LPD4, LPD8, LPD12, LPD16, LPD20, LPD24, LPD28, LPD32, LPD40, LPD44, LPD48, LPD52, LPD56)에 에러가 없다면, 메모리 시스템(110)은 배타적 논리합(XOR)을 수행하여 제37 LSB 데이터(LPD36)를 복구할 수 있다.
도 10은 도 9의 예에서 데이터 복구 동작을 설명한다.
도 10을 참조하면, 메모리 시스템(110)은 에러가 발생하지 않은 데이터와 패리티를 바탕으로 제37 LSB 데이터(LPD36)를 복구하여 제37 복구 LSB 데이터(R_LPD36)를 데이터 그룹에 포함시킨다. 이후, 메모리 시스템(110)은 제37 LSB 데이터(LPD36)가 저장된 제2 메모리 블록(Block 1)에 문제가 발생할 수 있다고 판단할 수 있다. 메모리 시스템(110)은 제37 복구 LSB 데이터(R_LPD36)를 포함한 제1 페이지 그룹(P_Grp_0)에 포함된 제2 메모리 블록(Block 1)에 저장된 데이터 모두를 다른 위치인 제1002 메모리 블록(Block 1002)에 프로그램할 수 있다.
도 10을 참조하면, 메모리 시스템(110)은 에러가 발생한 제2 메모리 블록(Block 1)과 동일한 다이(D0) 및 동일한 플레인(P1) 내에 있는 다른 메모리 블록인 제1002 메모리 블록(Block 1002)에 데이터를 이동시킬 수 있다. 실시예에 따라, 메모리 장치(110)는 다른 다이 혹은 다른 플레인에 포함된 메모리 블록으로 데이터를 이동시킬 수도 있다. 메모리 시스템(110)은 데이터를 이동시킨 뒤, 이동된 데이터에 대한 맵 데이터를 갱신할 수 있다.
도 11은 데이터 그룹에 복수의 에러가 발생한 경우를 설명한다. 도 11에서는 설명의 편의를 위해 제1 페이지 그룹(P_Grp_0) 중 LSB(L) 데이터(LPD0~LPD59)를 예로 들어 설명한다.
도 11을 참조하면, 제1 페이지 그룹(P_Grp_0) 중 복수의 LSB(L) 데이터(LPD0~LPD59)와 그에 대응하는 LSB 패리티(LPDP0~LPDP3) 중 두 개의 에러가 발생할 수 있다. 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)에 에러가 발생한 경우, 메모리 시스템(110)은 제1 LSB 패리티(LPDP0)를 사용하여 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)를 복구할 수 없다. 즉, 제1 LSB 패리티(LPDP0)와 다른 13개의 LSB 데이터(LPD0, LPD4, LPD12, LPD16, LPD20, LPD24, LPD28, LPD32, LPD40, LPD44, LPD48, LPD52, LPD56)에 에러가 없다고 하더라도, 메모리 시스템(110)은 배타적 논리합(XOR)을 수행하여 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)를 복구하기 어렵다.
도 12는 도 11의 예에서 데이터 복구 동작을 설명한다.
도 12를 참조하면, 메모리 시스템(110)은, 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)를 복구하지 않고, 에러가 발생하지 않은 데이터와 패리티를 바탕으로 새로운 패리티(NP0)를 생성할 수 있다. 메모리 시스템(110)은 제37 LSB 데이터(LPD36)를 새로운 패리티(NP0)로 대체하고, 제9 LSB 데이터(LPD8)는 더미 데이터(DD8)로 대체할 수 있다. 메모리 시스템(110)은 제9 데이터(LPD8) 및 제37 LSB 데이터(LPD36)가 저장된 제3 메모리 블록(Block 2)과 제2 메모리 블록(Block 1)에 문제가 발생할 수 있다고 판단할 수 있다. 따라서, 메모리 시스템(110)은 새로운 패리티(NP0)와 더미 데이터(DD8)를 포함하는 데이터 그룹을 새로운 블록(Block 1001)으로 이동시킬 수 있다. 메모리 시스템(110)은 새로운 패리티(NP0)와 더미 데이터(DD8)를 포함하는 제1 페이지 그룹(P_Grp_0)에 포함된 제3 메모리 블록(Block 2)과 제2 메모리 블록(Block 1)에 저장된 데이터 모두를 동일한 플레인 내 다른 위치인 제1002 메모리 블록(Block 1002)에 프로그램할 수 있다.
도 12을 참조하면, 메모리 시스템(110)은 에러가 발생한 제2 메모리 블록(Block 1)과 동일한 다이(D0) 및 동일한 플레인(P1, P2) 내에 있는 다른 메모리 블록인 제1002 메모리 블록(Block 1002)에 데이터를 이동시킬 수 있다. 실시예에 따라, 메모리 장치(110)는 다른 다이 혹은 다른 플레인에 포함된 메모리 블록으로 데이터를 이동시킬 수도 있다. 메모리 시스템(110)은 데이터를 이동시킨 뒤, 이동된 데이터에 대한 맵 데이터를 갱신할 수 있다.
또한, 제1 LSB 패리티(LPDP0)를 산출하는 데 사용된 15개의 LSB 데이터 중 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)에서 오류가 발생했기 때문에, 제1 LSB 패리티(LPDP0)은 더 이상 사용될 필요가 없다. 에러가 없는 13개의 LSB 데이터에 대한 새로운 패리티(NP0)가 생성되었기 때문에, 메모리 시스템(110)은 제1 LSB 패리티(LPDP0)를 언맵(unmap)할 수 있다.
도 13은 데이터 복구 동작을 기록한 리맵 테이블의 변화를 설명한다.
도 13을 참조하면, 메모리 시스템(110)이 데이터의 이동에 따른 리맵(remap)을 관리하기 위한 테이블을 변경하여 메모리 장치(150)의 관리, 제어의 효율성을 개선할 수 있다.
제1 메모리 블록(Block 0)에 저장된 데이터가 제1002 메모리 블록(Block 1002)으로 이동되어 맵 정도가 갱신되는 경우를 가정한다. 기존 메모리 시스템에서는 리맵(remap) 여부만을 기록할 수 있다. 제1002 메모리 블록(Block 1002)에는 제1 메모리 다이(D0)의 제1 메모리 블록(Block 0)이 되어 있음을 표시할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템(110) 내 리맵 테이블은 추가 정보를 더 포함할 수 있다. 예를 들어, 리맵 테이블은 새롭게 산출된 패리티가 포함되었는 지의 여부를 가리키는 칩킬 패리티 필드(C-Parity), 프로그램된 데이터 그룹이 몇 번째 페이지 그룹에서 데이터가 이동되었는 지를 표시하는 페이지 그룹 필드(P-Group), 새로운 패리티가 기록된 페이지 그룹 내 위치를 가리키는 인덱스(Index), 새로운 패리티를 산출하는 과정에서 사용되지 않은 더미 데이터의 위치를 가리키는 더미 데이터 필드(E-List[0:3]/P)를 더 포함할 수 있다. 실시예에 따라, 리맵 테이블에 포함되는 더미 데이터 필드(E-List[0:3]/P)의 개수는 여러 개로 설정될 수 있다.
두 개의 에러가 발생한 경우를 가정할 수 있다. 도 11 내지 도 12에서 설명한 제9 LSB 데이터(LPD8) 및 제37 LSB 데이터(LPD36)의 위치는 도 6에서 설명한 제9 데이터(D8) 제101 데이터(D100)의 위치에 대응될 수 있다. 메모리 시스템(110)은 새로운 패리티(NP0)로 제37 LSB 데이터(LPD36)를 대체하고, 제9 LSB 데이터(LPD8)를 더미 데이터로 대체한 후, 데이터 그룹을 제1002 메모리 블록(Block 1002)로 이동시킬 수 있다. 이에 따라, 제1002 메모리 블록(Block 1002)에는 제1 다이(D0)의 제2 메모리 블록(Block 1)의 제1 페이지 그룹(P_Grp_0)의 데이터가 이동하였고, 새로운 패리티(NP0)가 제37 LSB 데이터(LPD36)의 위치에 대응하는 제101 데이터(D100)에 프로그램될 수 있다. 이러한 상태를 리맵 테이블에 기록하면, 칩킬 패리티 필드(C-Parity)는 '1' (있음), 페이지 그룹 필드(P-Group)는 '0', 인덱스(Index)는 '100', 더미 데이터 필드(E-List[0:3]/P)에는 '8'이 기록될 수 있다.
리맵 테이블의 내용을 바탕으로, 메모리 시스템(110)은 새로운 패리티의 포함 여부, 새로운 패리티의 위치, 더미 데이터의 위치 등을 쉽게 파악할 수 있다. 이를 통해, 메모리 시스템(110)은 에러가 발생하지 않은 데이터 중에서 추가로 에러가 발생하는 지를 확인할 수 있다. 또한, 이러한 리맵 테이블은 메모리 시스템(110)이 에러가 발생한 데이터를 복구하는 과정에서 불필요한 연산을 줄일 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 메모리 블록을 포함하는 메모리 장치; 및
    읽기 동작을 통해 수신한 복수의 데이터 및 패리티 중 복수의 에러가 있는 경우, 상기 복수의 에러 중 하나는 새로운 패리티로 대체하고, 상기 복수의 에러 중 다른 하나는 더미 데이터로 대체하여, 상기 새로운 패리티와 상기 더미 데이터를 포함하는 상기 복수의 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 컨트롤러
    를 포함하는, 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는
    상기 읽기 동작 중 제1 읽기 동작을 통해 상기 메모리 장치에서 수신한 읽기 데이터를 수신하고, 상기 읽기 데이터 중 에러가 있는지를 확인하는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는
    상기 읽기 데이터에 에러가 있는 경우, 상기 읽기 동작 중 제2 읽기 동작을 수행하여 상기 읽기 데이터와 연관된 추가 데이터 및 패리티를 수신하고, 상기 추가 데이터 및 패리티에 에러가 있는 지를 확인하는,
    메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는
    상기 추가 데이터 및 패리티에 에러가 있는 경우 상기 읽기 데이터와 상기 추가 데이터 및 상기 패리티 중 에러가 없는 것을 바탕으로 상기 새로운 패리티를 생성하고, 상기 새로운 패리티로 상기 읽기 데이터 중 에러가 발생한 데이터를 대체하고 상기 추가 데이터 및 상기 패리티 중 에러가 발생한 데이터를 상기 더미 데이터로 대체하는,
    메모리 시스템.
  5. 제3항에 있어서,
    상기 컨트롤러는
    상기 추가 데이터 및 패리티에 에러가 없는 경우 상기 읽기 데이터와 상기 추가 데이터 및 상기 패리티를 바탕으로 에러가 발생한 상기 읽기 데이터를 복구하는,
    메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는
    상기 패리티에 에러가 발생하면, 상기 패리티를 언맵하는,
    메모리 시스템.
  7. 제1항에 있어서,
    상기 새로운 위치는 상기 복수의 데이터 및 패리티가 저장된 메모리 블록과 다른 메모리 블록인,
    메모리 시스템.
  8. 제7항에 있어서,
    상기 새로운 위치는 상기 메모리 장치 내 프리 블록인,
    메모리 시스템.
  9. 제1항에 있어서,
    상기 복수의 데이터 및 상기 패리티는 15개의 데이터와 1개의 패리티를 포함하고,
    상기 15개의 데이터는 복수의 메모리 블록에 분산되어 저장되는,
    메모리 시스템.
  10. 제9항에 있어서,
    상기 1개의 패리티는 상기 15개의 데이터를 배타적 논리합(XOR)하여 결정된,
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는 상기 읽기 동작을 가비지 컬렉션(garbage collection), 웨어 레벨링(wear leveling), 혹은 리드 리트라이(read retry)를 위해 수행하는,
    메모리 시스템.
  12. 메모리 장치로부터 읽기 동작을 통해 수신한 복수의 데이터 및 패리티 중 복수의 에러가 있는 지 확인하는 단계;
    상기 복수의 에러가 있는 경우, 상기 복수의 에러 중 하나는 새로운 패리티로 대체하고, 상기 복수의 에러 중 다른 하나는 더미 데이터로 대체하는 단계; 및
    상기 새로운 패리티와 상기 더미 데이터를 포함하는 상기 복수의 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  13. 제12항에 있어서,
    상기 복수의 에러가 있는 지 확인하는 단계는
    상기 읽기 동작 중 제1 읽기 동작을 통해 상기 메모리 장치에서 수신한 읽기 데이터를 수신하는 단계; 및
    상기 읽기 데이터 중 에러가 있는지를 확인하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 복수의 에러가 있는 지 확인하는 단계는
    상기 읽기 데이터에 에러가 있는 경우, 상기 읽기 동작 중 제2 읽기 동작을 수행하여 상기 읽기 데이터와 연관된 추가 데이터 및 패리티를 수신하는 단계; 및
    상기 추가 데이터 및 패리티에 에러가 있는 지를 확인하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 대체하는 단계는
    상기 추가 데이터 및 패리티에 에러가 있는 경우 상기 읽기 데이터와 상기 추가 데이터 및 상기 패리티 중 에러가 없는 것을 바탕으로 상기 새로운 패리티를 생성하는 단계; 및
    상기 새로운 패리티로 상기 읽기 데이터 중 에러가 발생한 데이터를 대체하고 상기 추가 데이터 및 상기 패리티 중 에러가 발생한 데이터를 상기 더미 데이터로 대체하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  16. 제14항에 있어서,
    상기 추가 데이터 및 패리티에 에러가 없는 경우 상기 읽기 데이터와 상기 추가 데이터 및 상기 패리티를 바탕으로 에러가 발생한 상기 읽기 데이터를 복구하는 단계
    를 더 포함하는, 메모리 시스템의 동작 방법.
  17. 제12항에 있어서,
    상기 패리티에 에러가 발생하면, 상기 패리티를 언맵하는,
    메모리 시스템의 동작 방법.
  18. 제12항에 있어서,
    상기 복수의 데이터 및 상기 패리티는 15개의 데이터와 1개의 패리티를 포함하고,
    상기 15개의 데이터는 복수의 메모리 블록에 분산되어 저장되는,
    상기 1개의 패리티는 상기 15개의 데이터를 배타적 논리합(XOR)하여 결정된,
    메모리 시스템의 동작 방법.
  19. 복수의 메모리 블록을 포함하는 메모리 장치; 및
    읽기 동작을 통해 수신한 읽기 데이터에 에러가 있는 지 확인하고, 상기 에러가 있는 경우 추가 읽기 동작을 통해 상기 읽기 데이터와 연관된 복수의 데이터 및 패리티를 수신하며, 상기 복수의 데이터 및 상기 패리티 중에 다른 에러가 있는 확인하고, 상기 다른 에러가 있는 경우 에러가 없는 데이터 및 패리티를 바탕으로 새로운 패리티를 생성하며, 상기 에러는 상기 새로운 패리티로 대체하고, 상기 다른 에러는 더미 데이터로 대체하며, 상기 새로운 패리티와 상기 더미 데이터를 포함하는 데이터를 상기 메모리 장치 내 새로운 위치에 저장하는 컨트롤러
    를 포함하는, 메모리 시스템.
  20. 제19항에 있어서,
    상기 컨트롤러는
    상기 복수의 데이터 및 상기 패리티 중에 다른 에러가 없는 경우, 상기 복수의 데이터 및 상기 패리티를 바탕으로 상기 에러를 복구하는,
    메모리 시스템.
KR1020210149701A 2021-11-03 2021-11-03 메모리 시스템에서 데이터를 복구하는 장치 및 방법 KR20230064279A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210149701A KR20230064279A (ko) 2021-11-03 2021-11-03 메모리 시스템에서 데이터를 복구하는 장치 및 방법
US17/828,480 US11798648B2 (en) 2021-11-03 2022-05-31 Apparatus and method for recovering data in a memory system
CN202210778593.9A CN116069547A (zh) 2021-11-03 2022-06-30 恢复存储器系统中的数据的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210149701A KR20230064279A (ko) 2021-11-03 2021-11-03 메모리 시스템에서 데이터를 복구하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20230064279A true KR20230064279A (ko) 2023-05-10

Family

ID=86145935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210149701A KR20230064279A (ko) 2021-11-03 2021-11-03 메모리 시스템에서 데이터를 복구하는 장치 및 방법

Country Status (3)

Country Link
US (1) US11798648B2 (ko)
KR (1) KR20230064279A (ko)
CN (1) CN116069547A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665871B1 (ko) * 2023-12-28 2024-05-14 주식회사 더블오 낸드 플래시 메모리 저장데이터 복구 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237822A (ja) * 2009-03-30 2010-10-21 Toshiba Corp メモリコントローラおよび半導体記憶装置
KR102385138B1 (ko) 2015-10-08 2022-04-12 삼성전자주식회사 정정 불가능한 ecc 오류를 갖는 데이터를 복구하도록 구성되는 raid 컨트롤러 장치 및 스토리지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665871B1 (ko) * 2023-12-28 2024-05-14 주식회사 더블오 낸드 플래시 메모리 저장데이터 복구 장치

Also Published As

Publication number Publication date
US20230140746A1 (en) 2023-05-04
US11798648B2 (en) 2023-10-24
CN116069547A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
KR102468751B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
KR20230048753A (ko) 비휘발성 메모리 장치에 데이터를 프로그램하는 장치 및 방법
KR20220120859A (ko) 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법
US11815985B2 (en) Apparatus and method for checking an operation status of a memory device in a memory system
CN113314179A (zh) 用于执行读取操作的存储器系统及其操作方法
CN115691623A (zh) 在非易失性存储器装置中编程数据的设备、系统及方法
US20220171564A1 (en) Apparatus and method for maintaining data stored in a memory system
CN114661226A (zh) 用于传输由非易失性存储器系统生成的元数据的装置和方法
US20240232015A9 (en) Apparatus and method for distributing and storing write data in plural memory regions
US11798648B2 (en) Apparatus and method for recovering data in a memory system
CN113553631A (zh) 用于在存储器系统中保护数据的设备和方法
US20230376212A1 (en) Apparatus and method for recovering data in a memory system
KR20210152738A (ko) 스트라이프 형태로 데이터를 액세스하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210114718A (ko) 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
US11829244B2 (en) Apparatus and method for programming data in a memory device
US11941289B2 (en) Apparatus and method for checking an error of a non-volatile memory device in a memory system
KR20240012787A (ko) 비휘발성 메모리 장치에 데이터를 프로그램하는 장치 및 방법
KR20230171128A (ko) 비휘발성 메모리 장치의 프로그램 상태에 대응하여 데이터를 읽는 장치 및 방법
US11157210B2 (en) Memory system performing dummy program operation during normal program operation
CN115527596A (zh) 用于在非易失性存储器装置中编程数据的设备及系统
KR20220139081A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
US12147669B2 (en) Apparatus and method for programming or reading data based on a program status of a non-volatile memory device
US11630588B2 (en) Controller and memory system including the same