KR20230061937A - 반도체 메모리 소자 - Google Patents

반도체 메모리 소자 Download PDF

Info

Publication number
KR20230061937A
KR20230061937A KR1020210146697A KR20210146697A KR20230061937A KR 20230061937 A KR20230061937 A KR 20230061937A KR 1020210146697 A KR1020210146697 A KR 1020210146697A KR 20210146697 A KR20210146697 A KR 20210146697A KR 20230061937 A KR20230061937 A KR 20230061937A
Authority
KR
South Korea
Prior art keywords
layer
thermal energy
voltage
device layer
read voltage
Prior art date
Application number
KR1020210146697A
Other languages
English (en)
Inventor
김경민
인재현
김광민
이영현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210146697A priority Critical patent/KR20230061937A/ko
Priority to US17/976,242 priority patent/US20230134585A1/en
Publication of KR20230061937A publication Critical patent/KR20230061937A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 메모리 소자가 개시된다. 본 발명에 따른 반도체 메모리 소자는 열 에너지를 저장하는 제1 소자층; 상기 열 에너지에 의해 전기적 특성이 변화하는 물질로 형성된 제2 소자층을 포함하고, 상기 제1 소자층은 상기 제2 소자층에 전압이 인가되면 열 에너지를 저장한다. 본 발명에 의하면, 열에 의해 전기적 특성이 바뀌는 물질과 열을 저장하는 물질로 구성함으로써, 별도의 리프레시 전압을 인가할 필요 없이 리드 전압 인가 시의 전류로 읽을 수 있다. 또한, 소자 특성상 소자를 타고 흐르는 누설 전류가 존재하지 않아 트랜지스터(transistor)나 셀렉터(selector)와 같은 추가적인 회로 요소가 필요 없다. 그리고, 빠른 스위칭 메커니즘을 기반으로 하되 전기적인 누설을 유발하지 않고, 반복적인 스위칭에 의한 소자의 저항 드리프트 현상이 발생하지 않을 수 있다.

Description

반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE}
실시예는 열에 의해 전기적 특성이 변화하는 반도체 메모리 소자에 관한 것이다.
소형화, 다기능화 및 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 전자 산업이 고도로 발전함에 따라 반도체 소자의 고집적화 경향이 심화되고 있다.
대표적인 반도체 메모리 소자로는 예컨대, DRAM (Dynamic Random Access Memory), 낸드플래시 (NAND Flash Memory), PRAM (Phase-Change RAM) 등이 사용되고 있다.
DRAM 은 Electric Capacitor 에서 전하 Leakage 에 의한 전기적인 Leakage 가 발생하고, 이는 전기적인 Leakage 를 막기 위한 트랜지스터를 반드시 필요로 하기 때문에 집적화에 어려움이 있다.
낸드플래시는 프로그래밍하는 동작에서 메커니즘의 한계가 있어 연산을 위한 메인 메모리로 사용하기에 어려움이 있다.
PRAM 은 열에너지를 이용하여 결정구조를 바꾸기 때문에 반복적으로 Melting-quenching 과정을 거치고, 이는 저항이 드리프트를 유발하여 안정적인 동작에 어려움이 있다.
따라서 집적화가 가능하면서 메인 메모리로 사용이 가능하고 안정적인 동작이 가능한 새로운 형태의 반도체 메모리 소자에 대한 연구 개발이 필요한 실정이다.
본 발명의 목적은 열에 의해 전기적 특성이 변화하는 반도체 메모리 소자를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 소자는, 열 에너지를 저장하는 제1 소자층; 및 상기 열 에너지에 의해 전기적 특성이 변화하는 물질로 형성된 제2 소자층을 포함하고, 상기 제1 소자층은, 상기 제2 소자층에 전압이 인가되면 열 에너지를 저장한다.
그리고, 상기 제2 소자층은, 전기전도성이 있는 물질로 형성되는 제1층; 전기전도성이 있는 물질로 형성되는 제3층; 및 상기 제1층과 상기 제3층 사이에 형성되고, 상기 열에너지에 의해 전기적인 특성이 변화하는 제2층;을 포함한다.
또한, 상기 제1층은 상기 전도성 물질로 Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene 또는 MoS2를 포함하는 금속계, 반도체계, 유기물계로 이루어진 군으로부터 선택된 물질이 사용되고, 상기 제3층은 상기 전도성 물질로 Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene 또는 MoS2를 포함하는 금속계, 반도체계, 유기물계로 이루어진 군으로부터 선택된 물질이 사용될 수 있다.
그리고, 상기 제2 소자층은, 상기 열 에너지에 의해 전기적 특성이 변화하는 하나 혹은 다수의 층을 포함할 수 있다.
또한, 상기 제2층은, 온도에 따라 저항이 변하는 물질 혹은 특정 온도에서 금속-절연체간 전이가 일어나는 물질로 형성될 수 있다.
그리고, 상기 물질은 산화바나듐(VOx), 산화니오븀(NbOx), 산화탄탈륨(TaOx), 게르마늄 안티몬 텔룰라이드(Ge2Sb2Te5) 또는 징크 텔룰라이드(ZnTe)를 포함하는, 금속산화물계, 고분자중합체계, 저분자화합물계로 이루어진 군으로부터 선택되는 것을 포함하는 저항변화 물질일 수 있다.
또한, 상기 제1 소자층은, 단일 혹은 다수의 층으로 이루어지고, 상기 제2 소자층의 하부, 측부, 상부에 배치되거나, 상기 제2 소자층을 둘러싸는 형태로 형성되며, 폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리이써-설폰(Polyether-sulfone), 폴리에틸렌 나프탈레이트(Polyethylene naphtahalte), 폴리카보네이트(Polycarbonate), 실리콘(Si), 산화실리콘(SiO2), 유리(Glass), 산화알루미늄(AlOx)을 포함하는 고분자중합체계, 금속산화물계로 이루어진 군으로부터 선택되는 물질을 포함하는 물질로 구성될 수 있다.
그리고, 상기 제1 소자층에 열 에너지가 저장되어 있지 않은 경우, 리드 전압을 인가하면 상기 제2 소자층에는 전류가 흐르지 않는 상태가 될 수 있다.
또한, 상기 제1 소자층에 열 에너지가 저장되어 있는 경우, 리드 전압을 인가하면 상기 제2 소자층에는 전류가 흐르는 상태가 될 수 있다.
그리고, 프로그래밍 전압을 인가하면 상기 인가된 전압에 의해 제2 소자층의 제2층에서 열에너지 발생시켜 제1층에 열 에너지를 저장할 수 있다.
또한, 상기 프로그래밍 전압으로 열을 발생시켜 제1 소자층에 열에너지를 저장하고, 상기 리드 전압으로 제1 소자층에 저장된 열에너지를 유지 시키는 리프레시 동작을 포함할 수 있다.
그리고, 상기 리드 전압을 전압 펄스 트레인 형태로 주기적으로 인가하여 상기 제2 소자층의 전류 유무에 따른 0 또는 1을 주기적으로 읽는 동작을 포함하며, 상기 리드 전압을 통해 상기 제2 소자층의 전류 상태가 0인 경우 열에너지를 발생시키기 않아, 상기 제1 소자층의 열에너지를 유지시켜 전류 상태를 0으로 유지시키는 구동 방식을 포함할 수 있다.
또한, 상기 리드 전압을 전압 펄스 트레인 형태로 주기적으로 인가하여 상기 제2 소자층의 전류 유무에 따른 0 또는 1을 주기적으로 읽는 동작을 포함하며, 상기 리드 전압을 통해 상기 제2 소자층의 전류 상태가 1인 경우 열에너지를 발생시켜 리드 전압으로 리프레시 동작을 하여, 상기 제1 소자층의 열에너지를 유지시켜 전류 상태를 1로 유지시키는 구동 방식을 포함할 수 있다.
실시예에 따르면, 열에 의해 전기적 특성이 바뀌는 물질과 열을 저장하는 물질로 구성함으로써, 별도의 리프레시 전압을 인가할 필요 없이 리드 전압 인가 시의 전류로 읽을 수 있다.
실시예에 따르면, 소자 특성상 소자를 타고 흐르는 누설 전류가 존재하지 않아 트랜지스터(transistor)나 셀렉터(selector)와 같은 추가적인 회로 요소가 필요 없다.
실시예에 따르면, 빠른 스위칭 메커니즘을 기반으로 하되 전기적인 누설을 유발하지 않고, 반복적인 스위칭에 의한 소자의 저항 드리프트 현상이 발생하지 않을 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 소자를 나타내는 도면이다.
도 2a 및 2b는 도 1에 도시된 반도체 메모리 소자의 전기 및 열 에너지 흐름을 예시하는 도면이다.
도 3a 내지 도 3b는 온도 및 전압에 따른 NDR 변화를 보여주는 도면들이다.
도 4는 실시예에 따른 반도체 메모리 소자의 구동 방식을 설명하기 위한 도면이다.
도 5는 실시예에 따른 반도체 메모리 소자의 작동 원리를 설명하기 위한 도면이다.
도 6a 내지 도 6b는 프로그래밍 되지 않은 상태에서의 동작을 설명하기 위한 도면들이다.
도 7a 내지 도 7b는 프로그래밍 되어 있는 상태에서의 동작을 설명하기 위한 도면들이다.
도 8은 실시예에 따른 반도체 메모리 소자의 누설 전류를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
실시예에 따른 반도체 메모리 소자는 열에 의해 전기적 특성이 바뀌는 물질과 열을 저장하는 물질로 구성되고, TDRAM(Thermal Dynamic RAM)이라 명명하기로 한다. 이하 제시된 반도체 메모리 소자의 구조 및 물질에만 한정되는 것이 아니고, 열에 의해 전기적 특성이 변하는 보편적인 소재 및 소자 구조에도 적용 가능할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 소자를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 메모리 소자는 제1 소자층(100), 제2 소자층(200)을 포함하고, 제2 소자층(100)은 제1층(210), 제2층(220), 제3층(230)을 포함할 수 있다.
제2 소자층(200)은 주변 열에 의해 전기적 특성이 바뀌는 물질로 형성되어 스위치 역할을 할 수 있다. 제2 소자층(200)은 제1층(210), 제2층(220), 제3층(230)이 순차적으로 적층되되, MIM (Metal-Insulator-Metal) 구조로 이루어질 수 있다. 다만, 제2층(220)은 제1층(210)과 제3층(230) 사이에 배치되면 족하고, 반드시 스택형태로 적층된 구조를 취하지 않아도 무방하다.
즉, 제2 소자층(200)은 전기전도성이 있는 물질로 형성되는 제1층(210), 전기전도성이 있는 물질로 형성되는 제3층(230)과, 제1층(210)과 제3층(230) 사이에 형성되고, 열에너지에 의해 전기적인 특성이 변화하는 제2층(220)을 포함한다.
제1층(210)은 전기전도성이 있는 물질로 형성될 수 있다. 여기서 전도성 물질로는 예컨대, Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene, MoS2이 사용될 수 있다.
제1층(210)과 제3층(230) 사이에 형성된, 제2층(220)은 온도에 따라 저항이 변하는 물질로 형성될 수 있다. 예컨대, 산화바나듐(VOx), 산화니오븀(NbOx), 산화탄탈륨(TaOx), 게르마늄 안티몬 텔룰라이드(Ge2Sb2Te5), 징크 텔룰라이드(ZnTe)를 포함하는, 금속산화물계, 고분자중합체계, 저분자화합물계로 이루어진 군으로부터 선택되는 것을 포함하는 저항변화 물질이 있다.
제3층(230)은 금속 물질로 형성될 수 있다. 여기서 금속 물질로는 예컨대, Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene, MoS2이 사용될 수 있다.
제1 소자층(100)은 제2 소자층(200)에 인접하여 단일 혹은 다수의 층으로 형성될 수 있다. 제1 소자층(100)은 제2 소자층(200)에 인접하게 형성되어 제2 소자층의 온도를 조절하는 역할을 할 수 있다.
제1 소자층(100)은 열을 저장할 수 있는 물질로 구성되되, 예컨대, 폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리이써-설폰(Polyether-sulfone), 폴리에틸렌 나프탈레이트(Polyethylene naphtahalte), 폴리카보네이트(Polycarbonate), 실리콘(Si), 산화실리콘(SiO2), 유리(Glass), 산화알루미늄(AlOx)을 포함하는, 고분자중합체계, 금속산화물계로 이루어진 군으로부터 선택된 물질로 구성될 수 있는데, 반드시 이에 한정되지 않는다.
실시예에 따른 반도체 메모리 소자는 열 에너지의 형태로 정보를 저장하며, 열 에너지의 누설(leakage)이 발생하여도 전기적인 누설을 유발하지 않는다.
도 2a 및 2b는 도 1에 도시된 반도체 메모리 소자의 전기 및 열 에너지 흐름을 보여주는 도면이다.
제 1 소자층(100)은 상기 제 2 소자층(200)에서 발생한 열 에너지를 저장할 수 있는 위치에 있으며, 제 2 소자층(200)의 하부, 측부, 상부에 배치되거나, 제2 소자층(200)을 둘러싸는 형태로 형성될 수 있으며, 혹은, 열 에너지가 닿을 수 있는 위치라면 특정 위치에 한정되지 않는다.
도 3a 내지 도 3b는 온도 및 전압에 따른 NDR 변화를 보여주는 도면들이다.
도 2a 및 2b를 참조하면, 제1 소자층(100)은 주변 온도가 올라가면 열 에너지를 저장할 수 있다. 이때, 주변 온도는 소자의 전류에 의한 발열로 조절할 수 있고, 또는, 핫플레이트 등을 이용하여 조절하는 것이 가능할 수 있다.
제2 소자층(100)에 열 에너지가 저장되면, 저장한 열 에너지에 의해 제2 소자층(200)을 형성하는 물질의 전기적인 특성이 변화되어 전기 에너지 흐름을 확인할 수 있다.
도 3a에서는 주변의 온도 변화에 따른 NDR 변화를 보여주고 있고, 도 3b에서는 온도를 조절하는 히터에 인가되는 전압에 따른 NDR 변화를 보여주고 있다. 여기서 NDR은 전류-전압 특성 곡성이 마치 알파벳 'S'모양처럼 비선형적으로 나타나는 현상을 말한다. 이러한 NDR 특성은 일반적인 특성과 반대로 특정 구간에서　인가 전류량이 증가할 때 전압은 오히려 감소한다. NDR 특성은 두 전극 사이의 전압 강하가 급격히 줄어드는 현상에서 기인했다. 이는 양자 혼성화(quantum hybridization) 상태가 특정 전압 이후 붕괴돼 발생하는 현상이다.
도 4는 실시예에 따른 반도체 메모리 소자의 구동 방식을 설명하기 위한 도면이다.
도 4를 참조하면, 실시예에 따른 반도체 메모리 소자는 스위칭 물질 즉, 제2 소자층(200)에 프로그래밍(programming) 전압을 인가하여 열을 축적하여 프로그래밍할 수 있다.
다시 도 2a 및 2b를 참조하여 설명하면 제1층에서 제3층으로 전기장을 인가하면 제2 층을 통해 전류가 흐르게 된다. 즉, 줄 발열(Joule heating, 도체를 통과하는 전류에 의해 열이 발생)에 의해 제2층 내부에 열이 발생하게 되고 열에 의해 제2층 내부의 물질이 절연 상태에서 도전 상태로 변하게 된다.
이때, 주변 열도 제2층의 온도에 영향을 미칠 수 있다.
제2 소자층(200)에 리드 전압을 인가하고 전류를 읽어 상태(예컨대, 0 또는 1)를 구분할 수 있다. 이때 리드(read) 과정은 리프레시(refresh) 과정을 포함할 수 있다.
즉, 실시예에 따른 반도체 메모리 소자는 전류를 읽는 별도의 리드 과정을 진행하지 않고 리프레시 과정과 리드 과정을 동시에 진행하는 것이 가능할 수 있다.
도 5는 실시예에 따른 반도체 메모리 소자의 작동 원리를 설명하기 위한 도면이다.
도 5를 참조하면, 제2 소자층(200)에 소정의 전압 예컨대, 0.92V의 전압이 인가되면 제2 소자층(200)이 스위칭되지 않아 정보가 저장되지 않은 상태에서 제2 소자층(200)이 스위칭되어 정보가 저장된 상태로 변화한다.
이때, 정보의 저장은 인가된 전압에 의해 제2 소자층(200)을 구성하는 제2층(220)을 스위칭시켜 제1 소자층(100)에 열을 축적시킴으로써 이루어질 수 있다.
도 6a 내지 도 6b는 프로그래밍 되지 않은 상태에서의 동작을 설명하기 위한 도면들이다.
도 6a 내지 도 6b를 참조하면, 제1 소자층(100)에 열이 축적되어 있지 않은 경우 즉, 프로그래밍이 되어 있지 않은 경우 리드 전압을 인가하더라도 프로그래밍이 되지 않는다.
즉 리드 전압을 인가하면 제2 소자층(200)의 스위칭 물질에는 전류가 흐르지 않는 상태(0 또는 off)가 되기 때문에 프로그래밍이 되지 않는다.
도 7a 내지 도 7b는 프로그래밍 되어 있는 상태에서의 동작을 설명하기 위한 도면들이다.
도 7a 내지 도 7b를 참조하면, 제1 소자층(100)에 열이 축적되어 있는 경우 즉, 프로그래밍이 되어 있는 경우 리드 전압을 인가하면 저장된 열 에너지를 유지한다.
즉 리드 전압을 인가하면 제2 소자층(200)의 스위칭 물질에는 전류가 흐르는 상태(1 또는 on)가 되기 때문에 열 에너지를 유지하게 된다.
도 8은 실시예에 따른 반도체 메모리 소자의 누설 전류를 설명하기 위한 도면이다.
도 8을 참조하면, 실시예에 따른 반도체 메모리 소자에서 열의 누설은 전기의 형태로 관측되지 않는다.
예컨대 반도체 메모리 소자가 2-terminal crossbar 형태일 때, 저항 상태를 바꾸어 저장하는 방식이 아니기 때문에 누설 전류 문제가 발생될 가능성이 적을 수 있다.
이와 같이 실시예에 따른 반도체 메모리 소자는 열에 의해 전기적 특성이 바뀌는 물질과 열을 저장하는 물질로 구성됨으로써, 전기적인 누설을 유발하지 않고, 반복적인 스위칭에 의한 소자의 저항 드리프트 현상이 발생하지 않을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 제1 소자층
200: 제2 소자층
210: 제1층
220: 제2층
230: 제3층

Claims (13)

  1. 열 에너지를 저장하는 제1 소자층; 및
    상기 열 에너지에 의해 전기적 특성이 변화하는 물질로 형성된 제2 소자층을 포함하고,
    상기 제1 소자층은,
    상기 제2 소자층에 전압이 인가되면 열 에너지를 저장하는, 소자.
  2. 제1항에 있어서,
    상기 제2 소자층은,
    전기전도성이 있는 물질로 형성되는 제1층;
    전기전도성이 있는 물질로 형성되는 제3층; 및
    상기 제1층과 상기 제3층 사이에 형성되고, 상기 열 에너지에 의해 전기적인 특성이 변화하는 제2층;을 포함하는 소자.
  3. 제2항에 있어서,
    상기 제1층은 상기 전도성 물질로 Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene 또는 MoS2를 포함하는 금속계, 반도체계, 유기물계로 이루어진 군으로부터 선택된 물질이 사용되고,
    상기 제3층은 상기 전도성 물질로 Pt, Ti, Ag, Au, Ru, TiN, W, Al, ITO, ZnO, IGZO, ITZO, NiO, SnO2, Graphene 또는 MoS2를 포함하는 금속계, 반도체계, 유기물계로 이루어진 군으로부터 선택된 물질이 사용되는 소자.
  4. 제1항에 있어서,
    상기 제2 소자층은,
    상기 열 에너지에 의해 전기적 특성이 변화하는 하나 혹은 다수의 층을 포함하는, 소자.
  5. 제2항에 있어서,
    상기 제2층은,
    온도에 따라 저항이 변하는 물질 혹은 특정 온도에서 금속-절연체간 전이가 일어나는 물질로 형성되는, 소자.
  6. 제5항에 있어서,
    상기 물질은 산화바나듐(VOx), 산화니오븀(NbOx), 산화탄탈륨(TaOx), 게르마늄 안티몬 텔룰라이드(Ge2Sb2Te5), 징크 텔룰라이드(ZnTe)를 포함하는 금속산화물계, 고분자중합체계, 저분자화합물계로 이루어진 군으로부터 선택되는 것을 포함하는 저항변화 물질인, 소자.
  7. 제2항에 있어서,
    상기 제1 소자층은,
    단일 혹은 다수의 층으로 이루어지고, 상기 제2 소자층의 하부, 측부, 상부에 배치되거나, 상기 제2 소자층을 둘러싸는 형태로 형성되며,
    폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리이써-설폰(Polyether-sulfone), 폴리에틸렌 나프탈레이트(Polyethylene naphtahalte), 폴리카보네이트(Polycarbonate), 실리콘(Si), 산화실리콘(SiO2), 유리(Glass), 산화알루미늄(AlOx)을 포함하는 고분자중합체계, 금속산화물계로 이루어진 군으로부터 선택되는 것을 포함하는 물질로 구성되는, 소자.
  8. 제2항에 있어서,
    상기 제1 소자층에 열 에너지가 저장되어 있지 않은 경우, 리드 전압을 인가하면 상기 제2 소자층에는 전류가 흐르지 않는 상태가 되는, 소자.
  9. 제2항에 있어서,
    상기 제1 소자층에 열 에너지가 저장되어 있는 경우, 리드 전압을 인가하면 상기 제2 소자층에는 전류가 흐르는 상태가 되는, 소자.
  10. 제9항에 있어서,
    프로그래밍 전압을 인가하면 상기 인가된 전압에 의해 제2 소자층의 제2층에서 열에너지 발생시켜 제1층에 열 에너지를 저장하는, 소자.
  11. 제 9항에 있어서,
    프로그래밍 전압으로 열을 발생시켜 제1 소자층에 열에너지를 저장하고, 상기 리드 전압으로 제1 소자층에 저장된 열에너지를 유지시키는 리프레시 동작을 포함하는, 소자.
  12. 제 9항에 있어서,
    상기 리드 전압을 전압 펄스 트레인 형태로 주기적으로 인가하여 상기 제2 소자층의 전류 유무에 따른 0 또는 1을 주기적으로 읽는 동작을 포함하며, 상기 리드 전압을 통해 상기 제2 소자층의 전류 상태가 0인 경우 열에너지를 발생시키기 않아, 상기 제1 소자층의 열에너지를 유지시켜 전류 상태를 0으로 유지시키는 구동 방식을 포함하는, 소자.
  13. 제 10항에 있어서,
    상기 리드 전압을 전압 펄스 트레인 형태로 주기적으로 인가하여 상기 제2 소자층의 전류 유무에 따른 0 또는 1을 주기적으로 읽는 동작을 포함하며, 상기 리드 전압을 통해 상기 제2 소자층의 전류 상태가 1인 경우 열에너지를 발생시켜 리드 전압으로 리프레시 동작을 하여, 상기 제1 소자층의 열에너지를 유지시켜 전류 상태를 1로 유지시키는 구동 방식을 포함하는, 소자.
KR1020210146697A 2021-10-29 2021-10-29 반도체 메모리 소자 KR20230061937A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210146697A KR20230061937A (ko) 2021-10-29 2021-10-29 반도체 메모리 소자
US17/976,242 US20230134585A1 (en) 2021-10-29 2022-10-28 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210146697A KR20230061937A (ko) 2021-10-29 2021-10-29 반도체 메모리 소자

Publications (1)

Publication Number Publication Date
KR20230061937A true KR20230061937A (ko) 2023-05-09

Family

ID=86146281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210146697A KR20230061937A (ko) 2021-10-29 2021-10-29 반도체 메모리 소자

Country Status (2)

Country Link
US (1) US20230134585A1 (ko)
KR (1) KR20230061937A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015139033A1 (en) * 2014-03-14 2015-09-17 Massachusetts Institute Of Technology Voltage regulation of device functional properties

Also Published As

Publication number Publication date
US20230134585A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
Zhou et al. Very low-programming-current RRAM with self-rectifying characteristics
CN100521279C (zh) 多终端硫族化物开关器件
EP3101689B1 (en) Resistive random access memory
EP2386115B1 (en) Memory cell having dielectric memory element
US20130001494A1 (en) Memory Cell
US7910904B2 (en) Multi-level phase change memory
US9312479B2 (en) Variable resistance memory device
US7724562B2 (en) Electrochemical memory with heater
US20130181181A1 (en) Miiim diode having lanthanum oxide
KR20130036292A (ko) 브레이크다운 층을 포함하는 저항-스위칭 층들을 구비한 메모리 셀
US20130134382A1 (en) Selector Device for Memory Applications
US8339835B2 (en) Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
US8471325B2 (en) Nonvolatile memory device and method for manufacturing the same
KR102631895B1 (ko) 기억 소자 및 기억 장치
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
US20180211913A1 (en) Cross-point array device including conductive fuse material layer
US20150255513A1 (en) Semiconductor memory device
Dai et al. Design of selector-based insulator-metal transition model for TiO2 bipolar resistive random access memory
KR102101545B1 (ko) 전자 디바이스, 메모리 셀, 및 전기 전류를 흐르게 하는 방법
US9577190B2 (en) Thermal management structure for low-power nonvolatile filamentary switch
KR20230061937A (ko) 반도체 메모리 소자
US20220238603A1 (en) Switching cell
JP7145495B2 (ja) 不揮発性記憶素子
KR100881507B1 (ko) 상변화 메모리 소자의 제조방법
US10629653B2 (en) Cross-point array device including conductive fuse material layer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal