KR20230059618A - 그룹 지연 성능 개선 필터 - Google Patents

그룹 지연 성능 개선 필터 Download PDF

Info

Publication number
KR20230059618A
KR20230059618A KR1020210143978A KR20210143978A KR20230059618A KR 20230059618 A KR20230059618 A KR 20230059618A KR 1020210143978 A KR1020210143978 A KR 1020210143978A KR 20210143978 A KR20210143978 A KR 20210143978A KR 20230059618 A KR20230059618 A KR 20230059618A
Authority
KR
South Korea
Prior art keywords
circuit
group delay
filter
negative
performance improvement
Prior art date
Application number
KR1020210143978A
Other languages
English (en)
Other versions
KR102622787B1 (ko
Inventor
윤상웅
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020210143978A priority Critical patent/KR102622787B1/ko
Publication of KR20230059618A publication Critical patent/KR20230059618A/ko
Application granted granted Critical
Publication of KR102622787B1 publication Critical patent/KR102622787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

그룹 지연 성능이 개선된 필터에 관한 것이다. 본 발명의 일 측면에 따르면, 필터 회로; 및 음의 인덕턴스 값을 갖는 제1 회로 및 제1 회로와 병렬 연결되며 음의 커패시턴스 값을 갖는 제2 회로를 포함하되 필터 회로의 입력단과 출력단 사이에 연결되는 공진 회로를 포함하는 그룹 지연 감쇄부;를 포함하는, 그룹 지연 성능 개선 필터가 제공된다.

Description

그룹 지연 성능 개선 필터{FILTER WITH IMPROVED GROUP DELAY PERFORMANCE}
그룹 지연 성능이 개선된 필터에 관한 것이다.
저역 통과 필터(LPF, Low Pass Filter), 대역 통과 필터(BPF, Band Pass Filter), 고역 통과 필터(HPF, High Pass Filter) 등의 필터를 통과할 때 신호는 필터의 임피던스 성분에 의해 지연(Delay)가 발생한다. 이때, 지연은 신호의 주파수에 따라 상이하게 발생할 수 있어, 주파수가 상이한 다수의 신호가 필터를 통과하는 경우 각 주파수 마다 상이한 지연 즉, 그룹 지연(Group Delay, GD)이 발생할 수 있다. 이러한 그룹 지연은 신호의 왜곡을 야기할 수 있어 개선의 요구된다.
한국등록특허 제10-2005-0079750호, "군지연 보상 회로를 가지는 이퀄라이저"
본 발명의 목적은 필터의 그룹 지연 성능이 개선된 필터를 제공하는 것이다.
또한, 본 발명의 목적은 음의 그룹 지연 특성을 갖는 공진 회로를 기반으로 그룹 지연이 감쇄된 필터를 제공하는 것이다.
본 발명의 일 측면에 따르면, 필터 회로; 및 음의 인덕턴스 값을 갖는 제1 회로 및 상기 제1 회로와 병렬 연결되며 음의 커패시턴스 값을 갖는 제2 회로를 포함하되 상기 필터 회로의 입력단과 출력단 사이에 연결되는 공진 회로를 포함하는 그룹 지연 감쇄부;를 포함하는, 그룹 지연 성능 개선 필터가 제공된다.
일 실시예에서, 필터 회로는 저역 통과 필터 회로일 수 있다.
일 실시예에서, 제1 회로는 인덕터; 및 인덕터의 인덕턴스 값을 음의 인덕턴스 값으로 변환하는 제1 논 포스터(Non-Foster) 회로를 포함할 수 있다.
일 실시예에서, 제1 회로는 제1 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함할 수 있다.
일 실시예에서, 제2 회로는 커패시터; 및 커패시터의 커패시턴스 값을 음의 커패시턴스 값으로 변환하는 제2 논 포스터(Non-Foster) 회로를 포함할 수 있다.
일 실시예에서, 제2 회로는 제2 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함할 수 있다.
일 실시예에서, 저역 통과 필터 회로의 차단 주파수에서의 저역 통과 필터 회로의 임피던스와, 공진 회로의 임피던스가 정합되는 공진 주파수를 공진 회로가 갖도록 음의 인덕턴스 값 및 음의 커패시턴스 값이 결정될 수 있다.
일 실시예에서, 음의 인덕턴스 값의 절대 값이 음의 커패시턴스 값의 절대 값 보다 클수록 그룹 지연이 감소할 수 있다.
일 실시예에서, 그룹 지연 감쇄부는 직렬로 연결되는 복수의 공진 회로를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 입력 신호를 필터링하여 출력하는 필터 회로; 및 일단이 필터 회로의 입력단과 출력단 사이에 연결되는 제1 공진 회로 및 일단이 제1 공진 회로의 타단과 연결되고 타단이 접지에 연결되는 제2 공진 회로를 포함하는 그룹 지연 감쇄부를 포함하되, 제1 공진 회로 및 제2 공진 회로 각각은 음의 인덕턴스 값을 갖는 제1 회로 및 제1 회로와 병렬 연결되며 음의 커패시턴스 값을 갖는 제2 회로를 포함하는 그룹 지연 성능 개선 필터가 제공된다.
본 발명의 일 실시예에 따르면, 필터의 그룹 지연 성능이 개선될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 음의 그룹 지연 특성을 갖는 공진 회로를 기반으로 필터의 그룹 지연을 감쇄시키는 것이 가능하게 된다.
도 1a 내지 도 1c는 종래 필터의 그룹 지연을 설명하기 위한 도면이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 그룹 지연을 감쇄하기 위한 공진 회로를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 그룹 지연 성능 개선 필터의 예를 나타낸 도면이다.
도 4는 본 발명의 일 실시예 따른 그룹 지연 성능 개선 필터에 포함된 공진 회로(2000)의 주파수에 따른 어드미턴스 특성을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 그룹 지연 성능 개선 필터의 음의 커패시턴스 값 Cn의 변화에 따른 그룹 지연 감쇄를 나타낸 도면이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 그룹 지연 성능 개선 필터를 설명하기 위한 도면이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 공진 회로를 포함하는 그룹 지연 성능이 개선된 필터의 특성을 나타낸 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1a 내지 도 1c는 종래 필터의 그룹 지연을 설명하기 위한 도면이다.
도 1a는 쳬비세프(Chebyshev) 구조의 5차 LC 저역 통과 필터 회로도이다. 도 1a의 LC 저역 통과 필터 회로도에서, LC 저역 통과 필터를 구성하는 커패시터 C1 및 C3는 3.06pF의 커패시턴스 값, C2는 5.4pF의 커패시턴스 값을 가지며, 인덕터 L1=3.06pF 및 L1는 6.5nH의 인덕턴스 값을 가지고, 특성 임피던스 ZO는 50Ω 저항값을 갖도록 설계된다. 이 때, 도 1a의 차단 주파수(cut-off frequency)는 1.5 GHz가 되며, 통과 대역 내 리플(ripple)은 0.5dB이고, 2 GHz의 주파수에서 20dB의 감쇄를 나타낸다.
도 1b는 주파수에 따른 도 1a의 LC 저역 통과 필터의 S-파라미터를 나타내며, 도 1c는 주파수에 따른 도 1a의 LC 저역 통과 필터의 그룹 지연을 나타낸다. 도 1a의 LC 저역 통과 필터의 그룹 지연은 낮은 주파수에서는 0.4 ns를 가지며, 주파수가 증가할수록 그룹 지연 역시 증가하여 차단 주파수인 1.5GHz에서는 1.12ns로 약 180% 증가된다. 일반적으로 저역 통과 필터를 설계함에 있어, 일정한 그룹 지연을 가지도록 설계하면 감쇄 율이 낮아지고, 감쇄율을 높게 설계하면 그룹 지연이 크게 증가하게 된다.
따라서, 본 발명은 LC 저역 통과 필터의 높은 감쇄율을 유지하면서도 대역 내에서 일정한 그룹 지연을 갖는 필터를 제공하고자 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 그룹 지연을 감쇄하기 위한 공진 회로를 나타낸 도면이다.
도 2a는 본 발명에 일 실시예에 따른 그룹 지연 감쇄를 위한 공진 회로(2000)를 나낸다. 도 2a의 공진 회로(2000)는 Ln의 인덕턴스 값을 갖는 제1 회로(2100) 및 Cn의 인덕턴스 값을 갖는 제2 회로(2200)를 포함할 수 있다. 여기서, Ln의 인덕턴스 값 및 Cn의 인덕턴스 값은 음의 값을 가질 수 있다.
도 2b는 도 2a에 도시된 공진 회로(2000)의 주파수에 따른 그룹 지연 특성을 나타낸다. 도 2b를 참조하면, 도 2a에 도시된 공진 회로(2000)의 그룹 지연은 기본적으로 음의 그룹 지연을 가지며, 주파수가 증감함에 따라서 증가하되 차단 주파수 근처에서 최대 음의 그룹 지연을 가지며 차단 주파수 보다 더 증가하면 음의 그룹 지연의 크기는 다시 감소하는 특정을 가질 수 있다.
도 2c는 도 2a의 공진 회로(2000)에 포함된 제1 회로(2100)의 구체적 예를 나타낸다. 도 2c를 참조하면, 제1 회로(2100)는 양의 인덕턴스 값을 갖는 인덕터 LL의 인덕턴스 값을 음의 인덕턴스로 변환하여 출력할 수 있다. 여기서, 제1 회로(2100)는 임피던스 값을 음의 임피던스로 변환하기 위해 트랜지스터가 교차 쌍결합된 논 포스터(Non-Foster) 회로로 구현될 수 있다.
또한, 제1 회로(2100)의 논 포스트 회로는 양단 각각에 직류 차단 커패시터(C1. C2)를 포함할 수 있다. 여기서, 커패시터는 직류를 차단함으로써 낮은 주파수 대역에서 필터의 이득이 유지되도록 하기 위함이다.
일 실시예에서, 본 발명의 일 구현 예에서 인덕터 LL의 인덕턴스 값을 음의 인덕턴스로 변환하는 논 포스터 회로의 VDD는 2V, I1, I2, I3 및 I4는 10mA, 트랜지스터 M1의 (W/L)1 및 트랜지스터 M2의 (W/L)2는 4100, LL = 1nH, C1 및 C2는 10pF 값을 갖도록 설계되었다.
도 2d는 도 2a의 공진 회로(2000)에 포함된 제2 회로(2200)의 구체적 예를 나타낸다. 도 2d를 참조하면, 제2 회로(2200)는 양의 커패시턴스 값을 갖는 커패시터 CL의 커패시턴스 값을 음의 커패시턴스로 변환하여 출력할 수 있다. 여기서, 제2 회로(2200)는 임피던스 값을 음의 임피던스로 변환하기 위해 트랜지스터가 교차 쌍결합된 논 포스터(Non-Foster) 회로로 구현될 수 있다.
또한, 제2 회로(2200)의 논 포스트 회로는 양단 각각에 직류 차단 커패시터(C1. C2)를 포함할 수 있다. 여기서, 커패시터는 직류를 차단함으로써 낮은 주파수 대역에서 필터의 이득이 유지되도록 하기 위함이다.
일 실시예에서, 본 발명의 일 구현 예에서 커패시터 CL의 커패시턴스 값을 음의 커패시턴스로 변환하는 논 포스터 회로의 VDD는 2V, I1, I2, I3 및 I4는 10mA, 트랜지스터 M1의 (W/L)1 및 트랜지스터 M2의 (W/L)2는 4100, CL = 12pF, C1 및 C2는 10pF 값을 갖도록 설계되었다.
도 3은 본 발명의 일 실시예에 따른 그룹 지연 성능 개선 필터의 예를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 그룹 지연 성능 개선 필터(3000)는 필터 회로(3100) 및 그룹 지연 감쇄부(3200)를 포함할 수 있다.
필터 회로(3100)는 입력 신호를 필터링하여 출력하는 필터로서, 저역 통과 필터(LPF, Low Pass Filter), 대역 통과 필터(BPF, Band Pass Filter), 고역 통과 필터(HPF, High Pass Filter) 등의 필터 회로(3100)일 수 있다. 도 3에서는 도 1a에 도시된 쳬비세프(Chebyshev) 구조의 5차 LC 저역 통과 필터 회로(3100)를 예시로 설명한다. 그룹 지연 감쇄부(3200)는 도 2a에 도시된 음의 그룹 지연을 발생하는 공진 회로(2000)를 포함할 수 있다. 일 실시예에서, 공진 회로(2000)는 도 3에 도시된 바와 같이, 필터 회로(3100)의 중간 노드에 연결될 수 있다.
일 실시예에서, 필터 회로는 입력단과 중간 노드(N) 사의 인덕터 L1, 중간 노드(N)와 출력단 사이의 인덕터 L2, 입력단과 접지 사이의 커패시터 C1, 중간 노드(N)과 접지 사이의 커패시터 C2 및 출력단과 접지 사이의 커패시터 C3을 포함할 수 있다. 이때, 필터 회로는 입력단과 출력단 사이의 인덕터(L1, L2) 및 커패시터(C1, C2, C3)로 결정되는 임피던스에 의해 그룹 지연이 발생할 수 있다. 하지만, 일단이 필터 회로의 중간 노드에 공진 필터의 타단이 접지에 연결되는 공진 필터가 필터에 추가되어 음의 그룹 지연을 발생시키므로, 필터 회로의 그룹 지연이 상쇄될 수 있다. 도 3에서는 공진 회로(2000)의 일단이 필터 회로의 중간 노드에 연결되는 것으로 도시하였으나, 필터 회로의 입력단과 출력단 사이의 임의 노드에 전기적으로 연결될 수 있다.
도 3의 필터 회로(3100)의 그룹 지연은 차단 주파수 근처에서 급격히 증가하고, 그룹 지연 감쇄부(3200)에 포함된 공진 회로(2000)는 차단 주파수 근처에서 급격하게 최대 음의 그룹 지연을 발생시킬 수 있다. 이에 따라 그룹 지연 성능 개선 필터(3000)의 그룹 지연 특성은 필터 회로(3100)의 그룹 지연 특성 및 공진 회로(2000)의 그룹 지연 특성이 합쳐져 급격한 그룹 지연 특성이 감쇄될 수 있다. 따라서, 본 발명에 따른 그룹 지연 성능 개선 필터(3000)는 그룹 지연 특성이 개선되는 효과를 가져올 수 있다.
일 실시예에서, 공진 회로(2000)의 공진 주파수는 저역 통과 필터 회로(3100)가 차단 주파수에 갖는 임피던스와 공진 회로(2000)의 임피던스가 정합 되도록 결정될 수 있다. 이때 공진 회로(2000)의 공진 주파수는 아래 수학식에 따라 결정될 수 있다.
Figure pat00001
즉, 공진 주파수는 음의 인덕턴스 값 Ln 및 음의 커패시턴스 값 Cn에 의해 결정될 수 있다. 따라서, 공진 주파수가 동일하더라도 음의 인덕턴스 값 Ln 및 음의 커패시턴스 값 Cn은 상이하게 결정될 수 있다.
도 4는 본 발명의 일 실시예 따른 그룹 지연 성능 개선 필터(3000)에 포함된 공진 회로(2000)의 주파수에 따른 어드미턴스 특성을 나타낸다.
도 4를 참조하면, 공진 주파수는 고정 값으로 두고 음의 커패시턴스 값 Cn을 변화시킬 때, 공지 주파수 이외의 주파수에서는 음의 커패시턴스 값 Cn에 따라 공진 회로(2000)가 상이한 임피던스를 가짐을 확인할 수 있다. 이러한 특성은 그룹 지연 성능 개선 필터(3000)의 특성에 영향을 미칠 수 있으므로, 음의 인덕턴스 값 Ln 및 음의 커패시턴스 값 Cn는 그룹 지연 성능 개선 필터(3000)의 특성에 영향을 최소화하는 값으로 결정될 필요가 있다. 음의 커패시턴스 값 Cn의 절대값이 큰 값을 가지고 음의 인덕턴스 값 Ln의 절대 값이 상대적으로 작은 값을 가질수록 공진기는 협대역 특정을 나타내며 저역 통과 필터가 높은 감쇄율을 가질 수 있다. 반대로, 음의 인덕턴스 값 Ln의 절대값이 큰 값을 가지고 음의 커패시턴스 값 Cn의 절대 값이 상대적으로 작은 값을 가질수록 공진기는 광대역 특정을 나타내며 저역 통과 필터가 낮은 감쇄율을 가질 수 있다.
본 발명의 실시예에서 도 1c의 감쇄율을 유지하기 위해, 음의 커패시턴스 값 Cn은 -12pF, 음의 인덕턴스 값 Ln은 -1nH으로 결정하였다.
도 5는 본 발명의 일 실시예에 따른 그룹 지연 성능 개선 필터의 음의 커패시턴스 값 Cn의 변화에 따른 그룹 지연 감쇄를 나타낸 도면이다.
도 5를 참조하면, 공진회로의 공진 주파수를 1.43GHz로 고정된 상태에서 음의 커패시턴스 값 Cn의 변화에 따른 그룹 지연 성능 개선 필터(3000)의 그룹 지연 감쇄는 음의 커패시턴스 값 Cn의 절대 값이 증가할수록(또는 음의 인덕턴스 값 Ln의 절대값 감소할수록) 그룹 지연 감쇄가 공진 주파수에서 증가함을 확인할 수 있다. 구체적으로, 필터는 본 발명의 일 실시예에 따른 공진 회로(2000)를 포함하지 않은 경우 1.12ns의 그룹 지연을 가지나, 음의 커패시턴스 값 Cn이 -12pF이고 음의 인덕턴스 값 Ln이 -1nH인 공진 회로(2000)를 포함하는 경우 -0.6ns의 개선된 그룹 지연을 가짐을 확인할 수 있다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 그룹 지연 성능 개선 필터를 설명하기 위한 도면이다.
도 6a를 참조하면, 도 2a에 도시된 공진 회로(2000) 두 개가 직렬로 연결된 회로가 도시되어 있다. 이는 논 포스터 회로를 이용하여 공진 회로(2000)를 구현하는 경우 기생성분들에 의해 음의 그룹 지연의 최대값이 감소할 수 있어, 두개의 공진 회로(2000)를 직렬로 연결함으로써 음의 그룹 지연의 최대값을 증가시키기 위함이다.
일 실시예에서, 두 개의 공진 회로 중 제1 공진 회로의 일단은 필터 회로의 입력단과 출력단 사이에 전기적으로 연결되며, 제1 공진 회로의 타단은 제2 공진 회로의 일단과 연결될 수 있으며, 제2 공진 회로의 타단은 접지에 연결될 수 있다.
일 실시예에서, 그룹 지연 감쇄부(3200)는 직렬로 연결되는 3 이상의 공진회로를 포함할 수 있다.
도 6b는 본 발명의 일 실시예에 따라 하나의 공진 회로(2000)를 포함하는 필터와 직렬 연결된 두 개의 공진 회로(2000)를 포함하는 필터의 그룹 지연 감쇄를 나타낸다. 도 6b에 도시된 바와 같이, 공진 회로(2000)가 한 개인 경우 보다 두 개의 공진 회로(2000)가 직렬로 연결된 경우 음의 그룹 지연의 감쇄가 더 큼을 확인할 수 있다. 구체적으로, 하나의 공진 회로(2000)를 포함한 경우 공진 주파수에서 -0.4ns의 그룹 지연이 발생하나 직렬 연결된 두 개의 공진 회로(2000)를 포함하는 경우 -1ns의 그룹 지연이 발생함을 확인할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 공진 회로(2000)를 포함하는 그룹 지연 성능이 개선된 필터의 특성을 나타낸 도면이다.
도 7a는 본 발명의 일 실시예에 따른 공진 회로(2000)가 포함된 저역 통과 필터의 대역 내 손실 특성 및 정합 특성을 나타낸다. 저역 통과 필터는 공진 회로(2000)가 포함되었음에도 차단 주파수 1.5GHz 이하에서 정합 특성 및 감쇄 특정이 유지됨을 확인할 수 있다.
도 7b는 본 발명의 일 실시예에 따른 공진 회로(2000)가 포함된 저역 통과 필터의 그룹 지연 특성을 나타낸다. 저역 통과 필터의 그룹 지연 특성은 주파수가 1GHz까지 증가할 때는 일정하게 유지되나, 주파수 1GHz 보다 더 증가하는 경우 그룹 지연 특성은 감소하여 주파수 1.5GHz에서 0이됨을 확인할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
2000: 공진 회로 2100: 제1 회로
2200: 제2 회로 3000: 그룹 지연 성능 개선 필터
3100: 필터 회로 3200: 그룹 지연 감쇄부

Claims (17)

  1. 입력 신호를 필터링하여 출력하는 필터 회로; 및
    음의 인덕턴스 값을 갖는 제1 회로 및 상기 제1 회로와 병렬 연결되며 음의 커패시턴스 값을 갖는 제2 회로를 포함하되 상기 필터 회로의 입력단과 출력단 사이에 연결되는 공진 회로를 포함하는 그룹 지연 감쇄부;
    를 포함하는, 그룹 지연 성능 개선 필터.
  2. 제1항에 있어서,
    상기 필터 회로는 저역 통과 필터 회로인, 그룹 지연 성능 개선 필터.
  3. 제2항에 있어서,
    상기 제1 회로는
    인덕터; 및
    상기 인덕터의 인덕턴스 값을 상기 음의 인덕턴스 값으로 변환하는 제1 논 포스터(Non-Foster) 회로를 포함하는, 그룹 지연 성능 개선 필터.
  4. 제3항에 있어서,
    상기 제1 회로는,
    상기 제1 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함하는, 그룹 지연 성능 개선 필터.
  5. 제2항에 있어서,
    상기 제2 회로는
    커패시터; 및
    상기 커패시터의 커패시턴스 값을 상기 음의 커패시턴스 값으로 변환하는 제2 논 포스터(Non-Foster) 회로를 포함하는, 그룹 지연 성능 개선 필터.
  6. 제5항에 있어서,
    상기 제2 회로는,
    상기 제2 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함하는, 그룹 지연 성능 개선 필터.
  7. 제2항에 있어서,
    상기 저역 통과 필터 회로의 차단 주파수에서의 상기 저역 통과 필터 회로의 임피던스와, 상기 공진 회로의 임피던스가 정합되는 공진 주파수를 상기 공진 회로가 갖도록 상기 음의 인덕턴스 값 및 상기 음의 커패시턴스 값이 결정되는, 그룹 지연 성능 개선 필터.
  8. 제7항에 있어서,
    상기 음의 인덕턴스 값의 절대 값이 상기 음의 커패시턴스 값의 절대 값 보다 클수록 그룹 지연이 감소하는, 그룹 지연 성능 개선 필터.
  9. 제6항에 있어서,
    상기 그룹 지연 감쇄부는,
    직렬로 연결되는 복수의 상기 공진 회로를 포함하는, 그룹 지연 성능 개선 필터.
  10. 입력 신호를 필터링하여 출력하는 필터 회로; 및
    일단이 상기 필터 회로의 입력단과 출력단 사이에 연결되는 제1 공진 회로 및 일단이 상기 제1 공진 회로의 타단과 연결되고 타단이 접지에 연결되는 제2 공진 회로를 포함하는 그룹 지연 감쇄부를 포함하되,
    상기 제1 공진 회로 및 제2 공진 회로 각각은,
    음의 인덕턴스 값을 갖는 제1 회로 및 상기 제1 회로와 병렬 연결되며 음의 커패시턴스 값을 갖는 제2 회로를 포함하는, 그룹 지연 성능 개선 필터.
  11. 제10항에 있어서,
    상기 필터 회로는 저역 통과 필터 회로인, 그룹 지연 성능 개선 필터.
  12. 제11항에 있어서,
    상기 제1 회로는
    인덕터; 및
    상기 인덕터의 인덕턴스 값을 상기 음의 인덕턴스 값으로 변환하는 제1 논 포스터(Non-Foster) 회로를 포함하는, 그룹 지연 성능 개선 필터.
  13. 제12항에 있어서,
    상기 제1 회로는,
    상기 제1 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함하는, 그룹 지연 성능 개선 필터.
  14. 제11항에 있어서,
    상기 제2 회로는
    커패시터; 및
    상기 커패시터의 커패시턴스 값을 상기 음의 커패시턴스 값으로 변환하는 제2 논 포스터(Non-Foster) 회로를 포함하는, 그룹 지연 성능 개선 필터.
  15. 제14항에 있어서,
    상기 제2 회로는,
    상기 제2 논 포스터(Non-Foster) 회로의 양단 각각에 직류 차단 커패시터를 포함하는, 그룹 지연 성능 개선 필터.
  16. 제11항에 있어서,
    상기 저역 통과 필터 회로의 차단 주파수에서의 상기 저역 통과 필터 회로의 임피던스와, 상기 공진 회로의 임피던스가 정합되는 공진 주파수를 상기 공진 회로가 갖도록 상기 음의 인덕턴스 값 및 상기 음의 커패시턴스 값이 결정되는, 그룹 지연 성능 개선 필터.
  17. 제16항에 있어서,
    상기 음의 인덕턴스 값의 절대 값이 상기 음의 커패시턴스 값의 절대 값 보다 클수록 그룹 지연이 감소하는, 그룹 지연 성능 개선 필터.
KR1020210143978A 2021-10-26 2021-10-26 그룹 지연 성능 개선 필터 KR102622787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210143978A KR102622787B1 (ko) 2021-10-26 2021-10-26 그룹 지연 성능 개선 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210143978A KR102622787B1 (ko) 2021-10-26 2021-10-26 그룹 지연 성능 개선 필터

Publications (2)

Publication Number Publication Date
KR20230059618A true KR20230059618A (ko) 2023-05-03
KR102622787B1 KR102622787B1 (ko) 2024-01-10

Family

ID=86380370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210143978A KR102622787B1 (ko) 2021-10-26 2021-10-26 그룹 지연 성능 개선 필터

Country Status (1)

Country Link
KR (1) KR102622787B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079750A (ko) 2004-02-06 2005-08-11 삼성전자주식회사 군지연 보상 회로를 가지는 이퀄라이저
KR20070110408A (ko) * 2005-03-10 2007-11-16 소신 덴키 가부시키가이샤 지연선
KR20180098296A (ko) * 2015-12-16 2018-09-03 쿠무 네트웍스, 아이엔씨. 시간 지연 필터
KR20180135688A (ko) * 2017-06-13 2018-12-21 (주)뉴프론티어디바이스 Rf 신호용 저역통과필터
KR102316806B1 (ko) * 2020-10-08 2021-10-25 한화시스템 주식회사 클래스-e 전력 증폭기 동작 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079750A (ko) 2004-02-06 2005-08-11 삼성전자주식회사 군지연 보상 회로를 가지는 이퀄라이저
KR20070110408A (ko) * 2005-03-10 2007-11-16 소신 덴키 가부시키가이샤 지연선
KR20180098296A (ko) * 2015-12-16 2018-09-03 쿠무 네트웍스, 아이엔씨. 시간 지연 필터
KR20180135688A (ko) * 2017-06-13 2018-12-21 (주)뉴프론티어디바이스 Rf 신호용 저역통과필터
KR102316806B1 (ko) * 2020-10-08 2021-10-25 한화시스템 주식회사 클래스-e 전력 증폭기 동작 장치 및 방법

Also Published As

Publication number Publication date
KR102622787B1 (ko) 2024-01-10

Similar Documents

Publication Publication Date Title
KR101989458B1 (ko) 필터장치
RU2453985C1 (ru) Высокоизбирательный полосовой перестраиваемый lc-фильтр
US10833647B2 (en) Analog bandpass filters
JP2011527864A (ja) 受信機ｒｆフロントエンドの高選択性を達成するための方法
JP2013110619A (ja) 増幅器
US7548136B1 (en) Distortion reduction for variable capacitance devices
US11444594B2 (en) Multiplexer
US11290076B2 (en) Amplifier circuit, front-end circuit, and receiver circuit
KR20230059618A (ko) 그룹 지연 성능 개선 필터
KR101993452B1 (ko) 소형 안테나 매칭 개선을 위한 회로
JP6713979B2 (ja) 無線周波数増幅器及び無線周波数増幅器を用いた集積回路
US9768741B2 (en) Method for improving circuit stability
JPWO2006098059A1 (ja) アンテナダンピング回路およびこれを用いた高周波受信機
KR101662563B1 (ko) 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법
JP2013042477A (ja) 帯域阻止フィルタ
US20230170880A1 (en) Continuous time linear equalizer
JP6135316B2 (ja) 高調波抑圧回路
KR102685823B1 (ko) 광대역 필터
JP2013143710A (ja) 整合回路
Adams et al. The transistor, a microwave filter element
JP2011199338A (ja) 増幅器
JP2008067329A (ja) 安定化回路、高周波フィルタ
KR101664737B1 (ko) 증폭기 회로
RU2626553C1 (ru) Полосовой усилитель
JP2012186723A (ja) リミッタ回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right