KR20230050708A - Method for manufacturing shadow mask - Google Patents

Method for manufacturing shadow mask Download PDF

Info

Publication number
KR20230050708A
KR20230050708A KR1020210133867A KR20210133867A KR20230050708A KR 20230050708 A KR20230050708 A KR 20230050708A KR 1020210133867 A KR1020210133867 A KR 1020210133867A KR 20210133867 A KR20210133867 A KR 20210133867A KR 20230050708 A KR20230050708 A KR 20230050708A
Authority
KR
South Korea
Prior art keywords
mask
silicon
silicon oxide
oxide film
silicon nitride
Prior art date
Application number
KR1020210133867A
Other languages
Korean (ko)
Inventor
황인호
김종진
이윤경
Original Assignee
주식회사 선익시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 선익시스템 filed Critical 주식회사 선익시스템
Priority to KR1020210133867A priority Critical patent/KR20230050708A/en
Publication of KR20230050708A publication Critical patent/KR20230050708A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

A method for manufacturing a shadow mask is disclosed. According to one aspect of the present invention, the method comprises the steps of: preparing a wafer module including a base substrate, a silicon oxide film laminated on a surface of the base substrate to induce compressive stress, and a silicon nitride film laminated on a surface of the silicon oxide film to induce tensile stress, wherein one surface of the wafer module is divided into a mark forming area and a mask forming area; forming a mask sheet by patterning the silicon nitride film in the mask forming area; forming a mask frame by patterning the other side of the wafer module to expose the silicon oxide film below the mask forming area; and etching the silicon oxide film to expose a lower part of the mask sheet. According to the present invention, it is possible to prevent a metal alignment mark from being damaged during wafer module processing.

Description

새도우 마스크 제조 방법{Method for manufacturing shadow mask}Method for manufacturing shadow mask {Method for manufacturing shadow mask}

본 발명은 새도우 마스크 제조 방법에 관한 것이다. 보다 상세하게는, 압축응력이 유도되는 실리콘 산화막과 인장응력이 유도되는 실리콘 질화막이 서로 겹쳐진 실리콘 웨이퍼 모듈을 이용하여 마스크 시트를 가공함으로써 가공 과정에서 응력의 상쇄에 따라 마스크 시트의 변형을 최소화할 수 있는, 새도우 마스크 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a shadow mask. More specifically, by processing a mask sheet using a silicon wafer module in which a silicon oxide film in which compressive stress is induced and a silicon nitride film in which tensile stress is induced overlap each other, deformation of the mask sheet can be minimized according to stress offset during processing. It relates to a method for manufacturing a shadow mask.

유기 전계 발광소자(Organic Luminescence Emitting Device: OLED)는 형광성 유기화합물에 전류가 흐르면 빛을 내는 전계 발광현상을 이용하는 스스로 빛을 내는 자발광소자로서, 비발광소자에 빛을 가하기 위한 백라이트가 필요하지 않기 때문에 경량이고 박형의 평판표시장치를 제조할 수 있다. 이러한 유기 전계 발광소자를 이용한 평판표시장치는 응답속도가 빠르며, 시야각이 넓어 차세대 표시장치로서 대두되고 있다.Organic Luminescence Emitting Device (OLED) is a self-emitting device that emits light by itself using the electroluminescence phenomenon that emits light when a current flows through a fluorescent organic compound. Therefore, a lightweight and thin flat panel display device can be manufactured. A flat panel display device using such an organic light emitting device has a fast response speed and a wide viewing angle, and is emerging as a next-generation display device.

유기 전계 발광 소자는, 애노드 및 캐소드 전극을 제외한 나머지 구성층인 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층 등이 유기 박막으로 되어 있고, 이러한 유기 박막은 진공열증착방법으로 기판 상에 증착하게 된다.In the organic electroluminescent device, the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer, which are the remaining constituent layers except for the anode and the cathode electrode, are made of organic thin films, and these organic thin films are formed on a substrate by a vacuum thermal evaporation method. will be deposited on

진공열증착법은 진공의 챔버 내에 기판을 배치하고, 일정 패턴이 형성된 새도우 마스크(shadow mask)를 기판에 정렬시킨 후, 증발원의 도가니를 가열하여 도가니에서 증발되는 증착입자를 기판 상에 증착하는 방식으로 이루어진다.In the vacuum thermal evaporation method, a substrate is placed in a vacuum chamber, a shadow mask having a predetermined pattern is aligned on the substrate, and then a crucible of an evaporation source is heated to deposit deposition particles evaporated in the crucible on the substrate. It is done.

최근 OLED 디스플레이가 고 해상도로 발전하면서 이를 구현하기 위한 새도우 마스크의 마스크 패턴도 마이크로미터 단위의 초소형으로 가공해야 하는 경우가 있다. 최근에는 실리콘 웨이퍼에 대해 반도체 공정을 통해 미세 패턴을 형성하여 실리콘으로 이루어진 새도우 마스크를 제조하는 연구가 진행되고 있다.As OLED displays have recently developed to high resolution, there are cases in which the mask pattern of the shadow mask to realize this needs to be processed into micrometer units. Recently, research on manufacturing a shadow mask made of silicon by forming a fine pattern on a silicon wafer through a semiconductor process is being conducted.

그런데, 실리콘 웨이퍼를 이용하여 마이크로미터 단위의 마스크 패턴을 초소형으로 가공하는 과정에서 실리콘 웨이퍼의 내부응력으로 인해 마스크 시트의 우그러짐 또는 찢어짐 등의 변형이 발생하여 마스크 패턴의 제조하는 것이 어려운 경우가 있다. However, in the process of processing a micrometer-scale mask pattern into a subminiature size using a silicon wafer, deformation such as warping or tearing of the mask sheet may occur due to internal stress of the silicon wafer, making it difficult to manufacture the mask pattern. .

또한, 실리콘 웨이퍼를 이용하여 마스크를 제조하는 과정에서 마스크에 얼라인 마크를 형성하여야 하는데, 실리콘 웨이퍼를 가공하여 마스크를 형성하는 과정에서 실리콘 웨이퍼에 형성된 얼라인 마크의 손상이 발생할 수 있어 이를 방지할 수 있는 기술 개발이 필요하다.In addition, in the process of manufacturing a mask using a silicon wafer, an alignment mark must be formed on the mask. In the process of forming a mask by processing the silicon wafer, damage to the alignment mark formed on the silicon wafer may occur. technology development is needed.

대한민국 공개특허공보 제10-2004-0070526호(2004년08월11일 공개)Republic of Korea Patent Publication No. 10-2004-0070526 (published on August 11, 2004)

본 발명은 압축응력이 유도되는 실리콘 산화막과 인장응력이 유도되는 실리콘 질화막이 서로 겹쳐진 실리콘 웨이퍼 모듈을 이용하여 마스크 시트를 가공함으로써 가공과정에서 응력의 상쇄에 따라 마스크 시트의 변형을 최소화할 수 있는, 새도우 마스크 제조 방법을 제공하는 것이다.The present invention can minimize deformation of the mask sheet according to offset of stress during processing by processing a mask sheet using a silicon wafer module in which a silicon oxide film in which compressive stress is induced and a silicon nitride film in which tensile stress is induced overlap each other, It is to provide a method for manufacturing a shadow mask.

또한, 웨이퍼 모듈 가공 과정에서 금속성의 얼라인 마크의 손상을 방지할 수 있는 새도우 마스크 제조 방법을 제공하는 것이다.In addition, it is to provide a shadow mask manufacturing method capable of preventing damage to metallic alignment marks during wafer module processing.

본 발명의 일 측면에 따르면, 베이스 기판과, 압축응력이 유도되도록 상기 베이스 기판의 표면에 적층되는 실리콘 산화막과, 인장응력이 유도되도록 상기 실리콘 산화막 표면에 적층되는 실리콘 질화막을 포함하며, 일면이 마크 형성 영역과 마스크 형성 영역으로 구획되는 웨이퍼 모듈을 준비하는 단계와; 상기 마스크 형성 영역의 상기 실리콘 질화막을 패터닝하여 마스크 시트를 형성하는 단계와; 상기 마스크 형성 영역 하부의 상기 실리콘 산화막이 노출되도록 상기 웨이퍼 모듈 타면을 패터닝하여 마스크 프레임을 형성하는 단계와; 상기 마스크 시트 하부가 노출되도록 상기 실리콘 산화막을 식각하는 단계를 포함하는, 새도우 마스크 제조 방법이 제공된다.According to one aspect of the present invention, a base substrate, a silicon oxide film stacked on a surface of the base substrate to induce a compressive stress, and a silicon nitride film stacked on a surface of the silicon oxide film to induce a tensile stress, one surface of which has a mark preparing a wafer module partitioned into a formation region and a mask formation region; patterning the silicon nitride film in the mask formation region to form a mask sheet; forming a mask frame by patterning the other surface of the wafer module to expose the silicon oxide film under the mask formation region; A method of manufacturing a shadow mask including etching the silicon oxide layer to expose a lower portion of the mask sheet.

상기 새도우 마스크 제조 방법은, 상기 마스크 시트 표면에 자성체로 이루어진 마그넷 접착층을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing the shadow mask may further include forming a magnet adhesive layer made of a magnetic material on a surface of the mask sheet.

상기 마스크 프레임 형성하는 단계에서, 상기 마스크 형성 영역 하부의 상기 실리콘 산화막이 노출됨에 따라 상기 인장응력과 상기 압축응력이 서로 상쇄될 수 있다.In the forming of the mask frame, the tensile stress and the compressive stress may offset each other as the silicon oxide layer under the mask forming region is exposed.

상기 마스크 시트를 형성하는 단계는, 상기 실리콘 질화막에 에칭 레지스터를 패터닝하는 단계와; 상기 에칭 레지스터에 의해 노출된 상기 실리콘 질화막을 RIE(Reactive-Ion Etching)로 건식 식각하는 단계를 포함할 수 있다.Forming the mask sheet may include patterning an etching resistor on the silicon nitride film; Dry etching the silicon nitride film exposed by the etching resistor may be performed using reactive-ion etching (RIE).

상기 실리콘 질화막은, 낮은 인장응력이 형성되도록 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD)으로 형성될 수 있다.The silicon nitride film may be formed by low pressure chemical vapor deposition (LPCVD) to form a low tensile stress.

상기 실리콘 산화막은 상기 베이스 기판의 양면에 형성되고, 상기 실리콘 질화막은 상기 실리콘 산화막의 양면에 형성되며, 상기 마스크 프레임을 형성하는 단계는, 상기 웨이퍼 모듈 타면에 에칭 레지스터를 패터닝하는 단계와; 상기 에칭 레지스터 층에 의해 노출되는 상기 실리콘 질화막 및 상기 실리콘 산화막을 RIE(Reactive-Ion Etching)로 건식 식각하는 단계와; 상기 베이스 기판을 식각하는 단계를 포함할 수 있다.The silicon oxide film is formed on both surfaces of the base substrate, the silicon nitride film is formed on both surfaces of the silicon oxide film, and the forming of the mask frame includes patterning an etching resistor on the other surface of the wafer module; dry etching the silicon nitride film and the silicon oxide film exposed by the etching resist layer by reactive-ion etching (RIE); Etching the base substrate may be included.

상기 마스크 시트를 형성하는 단계 이전에, 상기 마크 형성 영역의 상기 실리콘 질화막 상부에 광 반사성의 금속성 얼라인 마크를 형성하는 단계와; 상기 금속성 얼라인 마크가 커버되도록 상기 실리콘 질화막 표면에 마크 보호용 실리콘 절연막을 형성하는 단계를 포함할 수 있으며, 이 경우, 상기 마스크 시트를 형성하는 단계는, 상기 마스크 형성 영역의 상기 마크 보호용 실리콘 절연막과 상기 실리콘 질화막을 패터닝하는 단계를 포함할 수 있다.before forming the mask sheet, forming a light reflective metallic alignment mark on the silicon nitride film in the mark formation region; and forming a silicon insulating film for mark protection on a surface of the silicon nitride film to cover the metallic alignment mark. In this case, the forming of the mask sheet may include forming a silicon insulating film for mark protection in the mask formation region and Patterning the silicon nitride film may be included.

상기 금속성 얼라인 마크는, 알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr) 중 어느 하나를 포함하는 재질로 이루어질 수 있다.The metallic alignment mark may be made of a material including any one of aluminum (Al), titanium (Ti), gold (Au), silver (Ag), copper (Cu), and chromium (Cr).

상기 금속성 얼라인 마크는 스퍼터링 방식으로 형성될 수 있다.The metallic alignment mark may be formed using a sputtering method.

상기 마크 보호용 실리콘 절연막을 적층하는 단계는, 플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 수행될 수 있다.The step of depositing the silicon insulating film for protecting the mark may be performed by plasma-enhanced chemical vapor deposition (PECVD).

상기 베이스 기판은, 실리콘 기판, 유리 기판 및 수정 기판 중 어느 하나를 포함할 수 있다.The base substrate may include any one of a silicon substrate, a glass substrate, and a quartz substrate.

상기 웨이퍼 모듈을 준비하는 단계는, 상기 베이스 기판에 상기 실리콘 산화막을 적층하는 단계와; 상기 마크 형성 영역의 상기 실리콘 산화막 상부에 광 반사성의 금속성 얼라인 마크를 형성하는 단계와; 상기 금속성 얼라인 마크가 커버되도록 상기 실리콘 산화막 표면에 마크 보호용 실리콘 절연막을 적층하는 단계와; 상기 마스크 형성 영역의 상기 실리콘 산화막이 노출되도록 상기 마크 보호용 실리콘 절연막을 식각하는 단계와; 상기 마스크 형성 영역의 상기 실리콘 산화막에 상기 실리콘 질화막을 형성하는 단계를 포함할 수 있다.Preparing the wafer module may include stacking the silicon oxide film on the base substrate; forming a light reflective metallic alignment mark on the silicon oxide film in the mark formation region; laminating a silicon insulating film for protecting a mark on a surface of the silicon oxide film to cover the metallic alignment mark; etching the mark protecting silicon insulating film to expose the silicon oxide film in the mask formation region; The method may include forming the silicon nitride layer on the silicon oxide layer in the mask formation region.

상기 마크 보호용 실리콘 절연막을 적층하는 단계는, 플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 수행될 수 있다.The step of depositing the silicon insulating film for protecting the mark may be performed by plasma-enhanced chemical vapor deposition (PECVD).

상기 금속성 얼라인 마크는, 알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr) 중 어느 하나를 포함하는 재질로 이루어질 수 있다.The metallic alignment mark may be made of a material including any one of aluminum (Al), titanium (Ti), gold (Au), silver (Ag), copper (Cu), and chromium (Cr).

상기 금속성 얼라인 마크는 스퍼터링 방식으로 형성될 수 있다.The metallic alignment mark may be formed using a sputtering method.

본 발명의 실시예에 따르면, 압축응력이 유도되는 실리콘 산화막과 인장응력이 유도되는 실리콘 질화막이 서로 겹쳐진 실리콘 웨이퍼 모듈을 이용하여 마스크 시트를 가공함으로써 가공과정에서 응력의 상쇄에 따라 마스크 시트의 변형을 최소화할 수 있다.According to an embodiment of the present invention, the mask sheet is processed using a silicon wafer module in which a silicon oxide film from which compressive stress is induced and a silicon nitride film from which tensile stress is induced overlap each other, thereby reducing the deformation of the mask sheet according to the offset of the stress during processing. can be minimized.

또한, 웨이퍼 모듈 가공 과정에서 금속성의 얼라인 마크의 손상을 방지할 수 있다. In addition, it is possible to prevent damage to the metallic alignment mark during wafer module processing.

도 1은 본 발명의 일 실시예에 따른 새도우 마스크 제조 방법의 순서도.
도 2는 본 발명의 일 실시예에 따른 새도우 마스크 제조 방법의 흐름도.
도 3은 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법의 순서도.
도 4는 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법에 따른 새도우 마스크의 평면도.
도 5는 도 4의 A-A'에 따른 단면도.
도 6은 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법의 흐름도.
도 7은 본 발명의 다른 실시예에 따라 제조된 새도우 마스크의 얼라인 방법을 설명하기 위한 도면.
도 8은 본 발명의 또 다른 실시예에 따른 새도우 마스크 제조 방법의 순서도.
도 9는 본 발명의 또 다른 실시예에 따른 새도우 마스크 제조 방법의 흐름도.1 is a flowchart of a method for manufacturing a shadow mask according to an embodiment of the present invention.
2 is a flowchart of a method for manufacturing a shadow mask according to an embodiment of the present invention.
3 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention.
4 is a plan view of a shadow mask according to a shadow mask manufacturing method according to another embodiment of the present invention.
Fig. 5 is a cross-sectional view taken along A-A' in Fig. 4;
6 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention.
7 is a view for explaining a method of aligning a shadow mask manufactured according to another embodiment of the present invention.
8 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention.
9 is a flowchart of a shadow mask manufacturing method according to another embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, it should be understood that this is not intended to limit the present invention to specific embodiments, and includes all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the present invention, if it is determined that a detailed description of related known technologies may obscure the gist of the present invention, the detailed description will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

이하, 본 발명에 따른 새도우 마스크 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a shadow mask manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings. description is omitted.

도 1은 본 발명의 일 실시예에 따른 새도우 마스크 제조 방법의 순서도이며, 도 2는 본 발명의 일 실시예에 따른 새도우 마스크 제조 방법의 흐름도이다.1 is a flowchart of a method of manufacturing a shadow mask according to an embodiment of the present invention, and FIG. 2 is a flowchart of a method of manufacturing a shadow mask according to an embodiment of the present invention.

도 2에는, 베이스 기판(12), 실리콘 산화막(14), 실리콘 질화막(16), 마스크 형성 영역(17), 웨이퍼 모듈(18), 에칭 레지스터(20, 23), 마스크 시트(22), 마스크 프레임(24), 오픈 윈도우(26), 새도우 마스크(30), 마그넷 접착층(31)이 도시되어 있다.2 shows a base substrate 12, a silicon oxide film 14, a silicon nitride film 16, a mask formation region 17, a wafer module 18, etching resistors 20 and 23, a mask sheet 22, and a mask. Frame 24, open window 26, shadow mask 30, and magnet adhesive layer 31 are shown.

본 실시예에 따른 새도우 마스크 제조 방법은, 베이스 기판(12)과, 압축응력이 유도되도록 베이스 기판(12)의 표면에 적층되는 실리콘 산화막(14)과, 인장응력이 유도되도록 실리콘 산화막(14) 표면에 적층되는 실리콘 질화막(16)을 포함하며, 일면이 마크 형성 영역(도 4의 19)과 마스크 형성 영역(도 4의 17)으로 구획되는 웨이퍼 모듈(18)을 준비하는 단계와; 마스크 형성 영역(도 4의 17)의 실리콘 질화막(16)을 패터닝하여 마스크 시트(22)를 형성하는 단계와; 마스크 형성 영역(17) 하부의 실리콘 산화막(14)이 노출되도록 웨이퍼 모듈(18) 타면을 패터닝하여 마스크 프레임(24)을 형성하는 단계와; 마스크 시트(22) 하부가 노출되도록 실리콘 산화막(14)을 식각하는 단계를 포함한다. The shadow mask manufacturing method according to the present embodiment includes a base substrate 12, a silicon oxide film 14 stacked on the surface of the base substrate 12 to induce compressive stress, and a silicon oxide film 14 to induce tensile stress. preparing a wafer module 18 including a silicon nitride film 16 laminated on a surface and having one side partitioned into a mark formation area (19 in FIG. 4) and a mask formation area (17 in FIG. 4); forming a mask sheet 22 by patterning the silicon nitride film 16 in the mask formation region (17 in FIG. 4); forming a mask frame 24 by patterning the other surface of the wafer module 18 so that the silicon oxide film 14 under the mask formation region 17 is exposed; and etching the silicon oxide film 14 to expose the lower portion of the mask sheet 22 .

본 실시예에 따르면 실리콘 산화막(14)의 압축응력과 실리콘 질화막(16)의 인장응력은 마스크 시트(22) 제조 과정에 응력이 서로 상쇄되면서 마스크 시트(22)의 변형을 최소화한다.According to the present embodiment, the compressive stress of the silicon oxide film 14 and the tensile stress of the silicon nitride film 16 cancel each other out during the manufacturing process of the mask sheet 22, minimizing deformation of the mask sheet 22.

웨이퍼 모듈(18)은, 베이스 기판(12)과, 압축응력이 유도되도록 베이스 기판(12)의 표면에 적층되는 실리콘 산화막(14)과, 인장응력이 유도되도록 실리콘 산화막(14) 표면에 적층되는 실리콘 질화막(16)으로 구성되는데, 실리콘 산화막(14)으로 구성되는 절연층에 의해서 베이스 기판(12)의 영향이 제거되고 실리콘 질화막(16)의 가공, 효율 및 특성을 대폭 향상시킬 수 있다.The wafer module 18 includes a base substrate 12, a silicon oxide film 14 laminated on the surface of the base substrate 12 to induce compressive stress, and a silicon oxide film 14 laminated on the surface to induce tensile stress. It is composed of the silicon nitride film 16, and the influence of the base substrate 12 is removed by the insulating layer composed of the silicon oxide film 14, and processing, efficiency and characteristics of the silicon nitride film 16 can be greatly improved.

본 실시예에서는, 도 2의 (a)에 도시된 바와 같이, 베이스 기판(12)을 중심으로 양면에 실리콘 산화막(14)과 실리콘 질화막(16)이 각각 형성된 형태의 웨이퍼 모듈(18)을 제시하고 있으나, 베이스 기판의 일면에만 실리콘 산화막과 실리콘 질화막을 형성한 형태의 웨이퍼 모듈을 사용하는 것도 가능한다. 웨이퍼 모듈(18)은 실리콘 웨이퍼 기판을 다루는 전문적인 업체에서 모듈 형태로 납품받아 사용할 수 있다.In this embodiment, as shown in (a) of FIG. 2, a wafer module 18 in which a silicon oxide film 14 and a silicon nitride film 16 are respectively formed on both sides of a base substrate 12 is presented. However, it is also possible to use a wafer module in which a silicon oxide film and a silicon nitride film are formed only on one surface of the base substrate. The wafer module 18 may be delivered and used in a module form from a company specializing in handling silicon wafer substrates.

베이스 기판(12)은 웨이퍼 모듈(18)의 바디를 형성하는 기판으로서, 실리콘, 유리, 석영 등으로 제작될 수 있는데, 본 실시예에서는 베이스 기판(12)으로 고순도 실리콘으로 이루어진 실리콘 기판이 사용되었다. 베이스 기판(12)은, 마스크 가공 완료 후에는 마스크 시트(22)를 지지하는 마스크 프레임(24)의 뼈대를 형성하게 된다.The base substrate 12 is a substrate forming the body of the wafer module 18, and may be made of silicon, glass, quartz, etc. In this embodiment, a silicon substrate made of high purity silicon is used as the base substrate 12. . The base substrate 12 forms the skeleton of the mask frame 24 supporting the mask sheet 22 after mask processing is completed.

한편, 베이스 기판(12)으로 광 투과성의 유리 기판, 석영(quartz) 기판을 사용할 수 있는데, 베이스 기판(12)이 광 투과성의 유리 기판, 석영 기판으로 구성된 경우 새도우 마스크(30) 하부에서 레이저광의 조사 등이 가능하다.Meanwhile, a light-transmitting glass substrate or a quartz substrate may be used as the base substrate 12. When the base substrate 12 is composed of a light-transmitting glass substrate or a quartz substrate, the shadow mask 30 lowers the laser light. investigation, etc.

실리콘 산화막(SiO2)(14)은, 베이스 기판(12)의 표면에 압축응력이 유도되도록 적층되는데, 실리콘 산화막(14)의 형성 과정에서 내부에 압축응력을 유도하면서 베이스 기판(12)에 적층될 수 있다. The silicon oxide film (SiO 2 ) 14 is stacked so that compressive stress is induced on the surface of the base substrate 12. In the process of forming the silicon oxide film 14, the silicon oxide film 14 is laminated on the base substrate 12 while inducing compressive stress therein. It can be.

실리콘 산화막(14)은 실리콘을 열산화하는 방식 또는 플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD) 방식으로 얻을 수 있는데, 베이스 기판(12)을 실리콘 기판으로 사용하는 경우 실리콘 기판을 열산화하여 베이스 기판(12)의 표면에 실리콘 산화막(14)을 형성할 수 있다. 연구에 따르면 실리콘 산화막(14)을 형성하는 과정에서 내부에 압축응력을 유도할 수 있으며 실리콘 산화막(14)의 형성 조건을 제어하여 압축응력의 크기를 어느 정도 제어할 수 있다고 알려져 있다. 실리콘 산화막(14)은 열산화 시간에 따라서 그 두께가 조절될 수 있다.The silicon oxide film 14 can be obtained by thermally oxidizing silicon or by plasma-enhanced chemical vapor deposition (PECVD). When the base substrate 12 is used as a silicon substrate, the silicon substrate is heated. Oxidation may form a silicon oxide film 14 on the surface of the base substrate 12 . According to research, it is known that compressive stress can be induced in the process of forming the silicon oxide film 14, and the magnitude of the compressive stress can be controlled to some extent by controlling the formation conditions of the silicon oxide film 14. The thickness of the silicon oxide layer 14 may be adjusted according to the thermal oxidation time.

실리콘 질화막(SiNx)(16)은, 실리콘 산화막(14)의 표면에 인장응력이 유도되도록 적층되는데, 실리콘 질화막(16)의 형성 과정에서 내부에 인장응력을 유도하면서 실리콘 산화막(14)에 적층될 수 있다. The silicon nitride film (SiN x ) 16 is stacked so that tensile stress is induced on the surface of the silicon oxide film 14. In the process of forming the silicon nitride film 16, the silicon nitride film 16 is laminated on the silicon oxide film 14 while inducing tensile stress therein. It can be.

실리콘 질화막(16)은 낮은 인장응력이 형성되도록 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD)으로 형성될 수 있는데, 저압 화학 기상 증착 방식으로 매우 낮은 증착율로 실리콘 산화막(14)의 표면에 차례로 증착되기 때문에 낮은 인장응력을 유도할 수 있다. 그리고, 실리콘 질화막(16)의 증착 시간을 조절함으로써 실리콘 질화막(16)의 두께를 조절할 수 있다.The silicon nitride film 16 may be formed by low pressure chemical vapor deposition (LPCVD) so that a low tensile stress is formed. The low pressure chemical vapor deposition method sequentially deposits on the surface of the silicon oxide film 14 at a very low deposition rate. Since it is deposited, it can induce low tensile stress. In addition, the thickness of the silicon nitride film 16 may be adjusted by adjusting the deposition time of the silicon nitride film 16 .

본 발명에 따르면 베이스 기판(12)으로 실리콘 기판 300~750㎛ 두께에, 실리콘 산화막(14)은 대략 0.2 ~ 2.0㎛, 실리콘 질화막(16)은 0.5 ~ 5.0㎛ 정도 두께로 형성할 수 있는데, 후술한 바와 같이 실리콘 질화막(16)의 인장응력과 실리콘 산화막(14)의 압축응력의 상쇄 정도에 따라 실리콘 산화막(14)과 실리콘 질화막(16)의 두께를 결정할 수 있다.According to the present invention, the base substrate 12 can be formed on a silicon substrate with a thickness of 300 to 750 μm, the silicon oxide film 14 with a thickness of about 0.2 to 2.0 μm, and the silicon nitride film 16 with a thickness of about 0.5 to 5.0 μm. As described above, the thickness of the silicon oxide film 14 and the silicon nitride film 16 can be determined according to the degree of offset between the tensile stress of the silicon nitride film 16 and the compressive stress of the silicon oxide film 14 .

실리콘 산화막(14)에 압축응력을 유도하고 실리콘 질화막(16)에 인장응력을 유도함으로써, 실리콘 질화막(16)을 마스크 시트(22)로 가공하는 과정에서 실리콘 산화막(14)의 압축응력과 실리콘 질화막(16)의 인장응력이 서로 상쇄하게 되어, 실리콘 질화막(16)으로 형성되는 마스크 시트(22)가 찢어짐이나 구겨짐 없이 팽팽하게 유지될 수 있다. 이에 대해서 아래에서 자세히 설명하기로 한다.By inducing compressive stress to the silicon oxide film 14 and tensile stress to the silicon nitride film 16, the compressive stress of the silicon oxide film 14 and the silicon nitride film in the process of processing the silicon nitride film 16 into the mask sheet 22 The tensile stresses of (16) cancel each other out, so that the mask sheet 22 formed of the silicon nitride film 16 can be held taut without tearing or wrinkling. This will be explained in detail below.

이하에서는, 베이스 기판(12)이 실리콘 기판으로 구성된 웨이퍼 모듈(18)을 중심으로 새도우 마스크 제조 방법을 설명하기로 한다.Hereinafter, a shadow mask manufacturing method will be described centering on the wafer module 18 in which the base substrate 12 is formed of a silicon substrate.

먼저, 도 2의 (a)에 도시된 바와 같이, 베이스 기판(12)과, 압축응력이 유도되도록 베이스 기판(12)의 표면에 적층되는 실리콘 산화막(14)과, 인장응력이 유도되도록 실리콘 산화막(14) 표면에 적층되는 실리콘 질화막(16)을 포함하며, 일면이 마크 형성 영역(도 4의 19)과 마스크 형성 영역(도 4의 17)으로 구획되는 웨이퍼 모듈(18)을 준비한다(S100).First, as shown in (a) of FIG. 2, a base substrate 12, a silicon oxide film 14 stacked on the surface of the base substrate 12 to induce compressive stress, and a silicon oxide film to induce tensile stress (14) Preparing a wafer module 18 including a silicon nitride film 16 laminated on the surface and having one side divided into a mark formation area (19 in FIG. 4) and a mask formation area (17 in FIG. 4) (S100 ).

도 4를 참조하면, 하나의 웨이퍼 모듈(18)에는, 복수 개의 마스크 시트(22)가 형성될 수 있으며, 각 마스크 시트(22)의 내부에는 미세한 마스크 패턴이 형성된다. 그리고, 웨이퍼 모듈(18)의 외주를 따라 얼라인 마크(도 4의 21)가 형성되는데, 설명의 편의를 위해 얼라인 마크(도 4의 21)가 형성되는 웨이퍼 모듈(18)의 외주 부분을 마크 형성 영역(도 4의 19)이라 하며, 마크 형성 영역(도 4의 19) 내부의 마스크 시트(22)가 형성되는 영역을 마스크 형성 영역(도 4의 17)이라 하기로 한다. 한편, 더미 영역(도 4의 27)은 마스크 형성 영역(도 4의 17) 중 마스크 시트(22)가 형성되지 않은 영역으로서, 도 4에 도시된 바와 같이, 각 마스크 시트(22) 사이에 격자상으로 형성될 수 있다. Referring to FIG. 4 , a plurality of mask sheets 22 may be formed in one wafer module 18 , and fine mask patterns are formed inside each mask sheet 22 . Also, an alignment mark (21 in FIG. 4) is formed along the outer circumference of the wafer module 18. For convenience of description, the outer circumference of the wafer module 18 where the alignment mark (21 in FIG. 4) is formed It is referred to as a mark formation area (19 in FIG. 4), and an area where the mask sheet 22 is formed inside the mark formation area (19 in FIG. 4) is referred to as a mask formation area (17 in FIG. 4). On the other hand, the dummy area (27 in FIG. 4) is an area in which the mask sheet 22 is not formed among the mask formation areas (17 in FIG. 4), and as shown in FIG. can be formed into phases.

본 실시예에서는 웨이퍼 모듈(18)의 외주에 마크 형성 영역(도 4의 19)을 형성하였으나 필요에 따라 웨이퍼 모듈(18) 내부에도 형성될 수 있어 마크 형성 영역의 위치는 한정되지 않는다.In this embodiment, the mark forming area ( 19 in FIG. 4 ) is formed on the outer periphery of the wafer module 18, but it can also be formed inside the wafer module 18 if necessary, so the location of the mark forming area is not limited.

다음에, 도 2의 (b) 내지 (d)에 도시된 바와 같이, 마스크 형성 영역(도 4의 17)의 실리콘 질화막(16)을 패터닝하여 마스크 시트(22)를 형성한다(S200).Next, as shown in (b) to (d) of FIG. 2 , the mask sheet 22 is formed by patterning the silicon nitride film 16 in the mask formation region ( 17 in FIG. 4 ) (S200).

마스크 형성 영역(도 4의 17)의 실리콘 질화막(16)의 일부를 에칭(etching)하여 마스크 패턴이 형성된 마스크 시트(22)를 형성하는데, 도 2의 (b)에 도시된 바와 같이, 에칭이 되지 않아야 하는 영역에 에칭 레지스터(20)를 형성한 후 실리콘 질화막(16)에 대한 식각을 수행하며 에칭 레지스터(20)가 형성된 영역 이외의 영역이 식각되면서 마스크 시트(22)가 형성된다.A part of the silicon nitride film 16 in the mask formation region (17 in FIG. 4) is etched to form a mask sheet 22 on which a mask pattern is formed. As shown in (b) of FIG. 2, etching After the etching resistor 20 is formed in a region that is not to be formed, the silicon nitride film 16 is etched, and the mask sheet 22 is formed as the region other than the region where the etching resistor 20 is formed is etched.

본 실시예에서는 미세 패턴 형성이 가능한 건식 식각으로 마스크 패턴을 형성하게 되는데, 실리콘 질화막(16)에 전자빔 리소그래피(E-beam Lithograpy)나 포토 리소그래피(Photolithograpy) 등으로 에칭 레지스터(20)를 패터닝하고, 에칭 레지스터(20)에 의해 노출된 실리콘 질화막(16)을 RIE(Reactive-Ion Etching)로 건식 식각하여 마스크 패턴이 형성된 마스크 시트(22)를 형성한다. 전자빔 리소그래피법에 따르면 노광을 위한 마스크가 필요 없이 전자빔을 선택적으로 조사하여 미세한 에칭 레지스터(20)의 패터닝이 가능하다. In this embodiment, a mask pattern is formed by dry etching capable of forming a fine pattern. The etching resistor 20 is patterned on the silicon nitride film 16 by E-beam lithography or photolithography, etc. The silicon nitride film 16 exposed by the etching resistor 20 is dry etched using RIE (Reactive-Ion Etching) to form a mask sheet 22 having a mask pattern. According to the electron beam lithography method, fine patterning of the etching resist 20 is possible by selectively irradiating an electron beam without the need for a mask for exposure.

에칭 레지스터(20)의 패터닝 후에는 RIE 식각을 진행하는데, RIE 식각은 가스를 플라즈마 상태로 만들고 상하부 전극을 이용해 플라즈마 사태의 가스를 실리콘 질화막(16)에 충돌시켜 식각하는 건식 식각 방법으로 식각 균일도가 높다.After the patterning of the etching resistor 20, RIE etching is performed. RIE etching is a dry etching method in which gas is made into a plasma state and the gas in a plasma state collides with the silicon nitride film 16 using upper and lower electrodes to etch the silicon nitride film 16. high.

실리콘 질화막(16)에 대한 식각 공정이 완료되면 에칭 레지스터(20)를 제거하여 실리콘 산화막(14) 상부에 얇은 박판의 마스크 시트(22)를 형성한다. 에칭 레지스터(20)의 제거는 본 단계에서 수행되거나 베이스 기판(12)에 대한 패터닝 공정 이후에 수행될 수 있다. When the etching process for the silicon nitride film 16 is completed, the etching resistor 20 is removed to form a thin mask sheet 22 on the silicon oxide film 14 . Removal of the etching resistor 20 may be performed at this stage or after a patterning process for the base substrate 12 .

다음에, 도 2의 (e) 내지 (f)에 도시된 바와 같이, 마스크 형성 영역(도 4의 17) 하부의 실리콘 산화막(14)이 노출되도록 웨이퍼 모듈(18) 타면을 패터닝하여 마스크 프레임(24)을 형성하다(S300).Next, as shown in (e) to (f) of FIG. 2, the mask frame ( 24) is formed (S300).

본 실시예에 따르면 베이스 기판(12)의 양면에 실리콘 산화막(14)과 실리콘 질화막(16)이 형성되는데, 웨이퍼 모듈(18) 일면의 실리콘 질화막(16)을 이용하여 마스크 시트(22)를 형성하는 경우 그 반대편의 실리콘 질화막(16), 실리콘 산화막(14) 및 베이스 기판(12)을 제거할 필요가 있다. According to the present embodiment, a silicon oxide film 14 and a silicon nitride film 16 are formed on both sides of the base substrate 12, and a mask sheet 22 is formed using the silicon nitride film 16 on one side of the wafer module 18. In this case, it is necessary to remove the silicon nitride film 16, the silicon oxide film 14 and the base substrate 12 on the opposite side.

마스크 프레임(24)은 실리콘 질화막(16)으로 형성된 얇은 박판 형태의 마스크 시트(22)를 지지하기 위한 것으로서, 마스크 형성 영역의 베이스 기판(12) 및 베이스 기판(12) 하부의 실리콘 산화막(14) 및 실리콘 질화막(16)을 제거하여 형성한다.The mask frame 24 is for supporting the mask sheet 22 in the form of a thin plate formed of the silicon nitride film 16, and includes the base substrate 12 in the mask formation area and the silicon oxide film 14 under the base substrate 12. and the silicon nitride film 16 is removed.

위의 실리콘 질화막(16)의 패터닝 방법과 마찬가지로, 도 2의 (e)에 도시된 바와 같이, 마스크 프레임(24)의 형성 영역에 에칭 레지스터(23)를 형성하고, 도 2의 (f)에 도시된 바와 같이, 하부의 실리콘 질화막(16) 및 실리콘 산화막(14), 베이스 기판(12)을 순차적으로 식각하여 마스크 프레임(24)을 형성한다.Similar to the patterning method of the silicon nitride film 16 above, as shown in FIG. 2(e), an etching resistor 23 is formed in the formation region of the mask frame 24, and As shown, the mask frame 24 is formed by sequentially etching the lower silicon nitride layer 16 and the silicon oxide layer 14 and the base substrate 12 .

본 과정을 보다 자세히 살펴보면, 웨이퍼 모듈(18) 타면에 에칭 레지스터(23)를 패터닝하는 단계와; 에칭 레지스터(23)에 의해 노출되는 실리콘 질화막(16) 및 실리콘 산화막(14)을 RIE(Reactive-Ion Etching)로 건식 식각하는 단계와; 베이스 기판(12)을 식각하는 단계를 포함한다. Looking at this process in more detail, the steps of patterning the etching resistor 23 on the other side of the wafer module 18; dry etching the silicon nitride film 16 and the silicon oxide film 14 exposed by the etching resistor 23 by RIE (Reactive-Ion Etching); and etching the base substrate 12 .

마스크 프레임(24)의 형성 영역에, 도 2의 (e)에 도시된 바와 같이, 에칭 레지스터(23)를 형성하고 RIE 건식 식각으로 웨이퍼 모듈(18) 하면의 실리콘 질화막(16)과 실리콘 산화막(14)을 순차적으로 식각하고, 다음에, 습식 식각이나 건식 식각을 수행하여 베이스 기판(12)을 이루는 실리콘 기판을 식각한다. As shown in FIG. 14) are sequentially etched, and then the silicon substrate constituting the base substrate 12 is etched by wet etching or dry etching.

본 단계에 있어서, 마스크 시트(22)의 하부의 베이스 기판(12)을 이루는 실리콘 기판이 식각 됨에 따라 마스크 시트(22)에는 내부응력에 의해 찢어짐이나 구겨짐이 발생할 수 있는데, 마스크 시트(22)를 구성하는 실리콘 질화막(16)의 인장응력과 실리콘 산화막(14)의 압축응력이 상쇄 작용을 하면서 마스크 시트(22)의 변형이 최소화될 수 있다.In this step, as the silicon substrate constituting the base substrate 12 under the mask sheet 22 is etched, the mask sheet 22 may be torn or wrinkled due to internal stress. The deformation of the mask sheet 22 can be minimized while the tensile stress of the constituting silicon nitride film 16 and the compressive stress of the silicon oxide film 14 cancel each other.

베이스 기판(12)의 식각에 따라 얇은 박막의 실리콘 질화막(16)과 실리콘 산화막(14)이 서로 접착되어 남게 되어 미세한 응력에 의해도 쉽게 구겨지거나 찢어질 수 있기 때문에, 실리콘 질화막(16)에 인장응력을 유도하고 실리콘 산화막(14)에 압축응력을 유도함으로써 두 응력이 서로 상쇄되면서, 찢어짐이나 구겨짐을 최소화할 수 있다.As the base substrate 12 is etched, the thin silicon nitride film 16 and the silicon oxide film 14 remain adhered to each other and can be easily wrinkled or torn even by a slight stress. By inducing stress and compressive stress in the silicon oxide film 14, the two stresses cancel each other out, and tearing or wrinkles can be minimized.

다음에, 도 2의 (g)에 도시된 바와 같이, 마스크 시트(22) 하부가 노출되도록 실리콘 산화막(14)을 식각한다(S400).Next, as shown in (g) of FIG. 2, the silicon oxide film 14 is etched to expose the lower portion of the mask sheet 22 (S400).

상부의 실리콘 질화막(16)을 패터닝하여 형성된 마스크 시트(22)는 실리콘 산화막(14)에 의해 마스크 패턴이 막혀 있는데, 도 2의 (g)에 도시된 바와 같이, 에칭 레지스터(23) 또는 마스크 프레임(24)을 레지스터로 하여 실리콘 산화막(14)에 대한 식각을 수행하여 마스크 시트(22)가 형성되는 실리콘 질화막(16)의 하면에 오픈 윈도우(26)를 형성한다. The mask sheet 22 formed by patterning the upper silicon nitride film 16 has the mask pattern blocked by the silicon oxide film 14, and as shown in FIG. 2(g), the etching resistor 23 or the mask frame The silicon oxide film 14 is etched using (24) as a resistor to form an open window 26 on the lower surface of the silicon nitride film 16 on which the mask sheet 22 is formed.

상술한 바와 같이, 실리콘 산화막(14)의 일부가 오픈 윈도우(26)에 의해 오픈 되면서 실리콘 질화막(16)에 미세한 인장응력이 유지되어 마스크 시트(22)가 팽팽하게 유지할 수 있다. 실리콘 산화막(14)에 대한 식각이 완료되면 기 설치된 에칭 레지스터(23)를 제거한다.As described above, while a portion of the silicon oxide film 14 is opened by the open window 26, a slight tensile stress is maintained in the silicon nitride film 16, so that the mask sheet 22 can be maintained taut. When the etching of the silicon oxide film 14 is completed, the previously installed etching resistor 23 is removed.

다음에, 도 2의 (i)에 도시된 바와 같이, 마스크 시트(22) 표면에 자성체로 이루어진 마그넷 접착층(31)을 형성한다(S500).Next, as shown in (i) of FIG. 2, a magnet adhesive layer 31 made of a magnetic material is formed on the surface of the mask sheet 22 (S500).

마그넷 접착층(31)은 자성체로 이루어져 기판 상부에 위치하는 마그넷 플레이트(도 7의 34)에 부착될 수 있다. 마그넷 접착층(31)은 도 2의 (i)에 도시된 바와 같이, 마스크 시트(22)가 형성된 실리콘 질화막(16) 상면에 형성되거나, 실리콘 질화막(16)의 오픈된 하면에 형성될 수 있다. 본 실시예에서는 마스크 시트(22)가 형성된 실리콘 질화막(16)의 상면에 자성체로 마그넷 접착층(31)을 형성한 형태를 제시한다.The magnet adhesive layer 31 is made of a magnetic material and may be attached to a magnet plate (34 in FIG. 7) located on the substrate. As shown in (i) of FIG. 2 , the magnet adhesive layer 31 may be formed on the upper surface of the silicon nitride film 16 on which the mask sheet 22 is formed or on the open lower surface of the silicon nitride film 16 . In this embodiment, a form in which a magnet adhesive layer 31 is formed of a magnetic material on the upper surface of the silicon nitride film 16 on which the mask sheet 22 is formed is presented.

자성체는, 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함할 수 있는데, 본 실시예에 따른 마그넷 접착층(31)은 자성이 높은 니켈(Ni)-코발트(Co) 합금으로 형성되거나 자성체가 함유된 폴리머로 형성될 수 있다. 금속성의 마그넷 접착층(31)은 도 2의 (i) 단계 이후에 마스크 시트(22)의 상면에 스퍼터링 증착 방식으로 형성될 수 있다.The magnetic material may include at least one of nickel (Ni) and cobalt (Co). The magnet adhesive layer 31 according to the present embodiment is formed of a highly magnetic nickel (Ni)-cobalt (Co) alloy or a magnetic material. It can be formed from a polymer containing The metallic magnet adhesive layer 31 may be formed on the upper surface of the mask sheet 22 by a sputter deposition method after step (i) of FIG. 2 .

도 3은 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법의 순서도이다. 그리고, 도 4는 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법에 따른 새도우 마스크의 평면도이고, 도 5는 도 4의 A-A'에 따른 단면도이다. 그리고, 도 6은 본 발명의 다른 실시예에 따른 새도우 마스크 제조 방법의 흐름도이다. 그리고, 도 7은 본 발명의 다른 실시예에 따라 제조된 새도우 마스크의 얼라인 방법을 설명하기 위한 도면이다.3 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention. 4 is a plan view of a shadow mask according to a method for manufacturing a shadow mask according to another embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along line AA′ of FIG. 4 . 6 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention. 7 is a diagram for explaining a method of aligning a shadow mask manufactured according to another embodiment of the present invention.

도 3 내지 도 7에는, 베이스 기판(12), 실리콘 산화막(14), 실리콘 질화막(16), 마스크 형성 영역(17), 웨이퍼 모듈(18), 마크 형성 영역(19), 에칭 레지스터(20, 23), 얼라인 마크(21), 마스크 시트(22), 마스크 프레임(24), 마크 보호용 실리콘 절연막(25), 오픈 윈도우(26), 더미 영역(27), 새도우 마스크(30), 마그넷 접착층(31), 웨이퍼 기판(32), 마그넷 플레이트(34)가 도시되어 있다.3 to 7, a base substrate 12, a silicon oxide film 14, a silicon nitride film 16, a mask formation region 17, a wafer module 18, a mark formation region 19, an etching resistor 20, 23), alignment mark 21, mask sheet 22, mask frame 24, silicon insulating film for mark protection 25, open window 26, dummy area 27, shadow mask 30, magnet adhesive layer 31, a wafer substrate 32, and a magnet plate 34 are shown.

본 실시예는, 웨이퍼 모듈(18) 한 판에 다수의 마스크 시트(22)를 형성함과 아울러 증착 공정에서 웨이퍼 기판과의 얼라인을 위한 얼라인 마크(21)를 형성한 형태이다.In this embodiment, a plurality of mask sheets 22 are formed on one plate of the wafer module 18, and alignment marks 21 for alignment with the wafer substrate are formed in the deposition process.

도 4를 참조하면, 총 9개의 마스크 시트(22)가 더미 영역(27)(dummy area)에 의해 분할되며, 각 마스크 시트(22)는 위 일 실시예의 방법에 따라 초미세의 마스크 패턴이 형성된다. 더미 영역(27)은 마스크 형성 영역에서 마스크 시트(22)가 형성되지 않은 영역으로서 도 4에 도시된 바와 같이, 각 마스크 시트(22) 사이에 격자상으로 형성될 수 있다. 그리고, 웨이퍼 모듈(18)의 외주를 따라 얼라인 마크(21)가 형성되는데, 상술한 바와 같이, 마스크 시트(22)가 형성되는 영역을 마스크 형성 영역(17), 얼라인 마크(21)가 형성되는 영역을 마크 형성 영역(19)이라 한다. 본 실시예에서는 웨이퍼 모듈(18) 일면의 외주를 따라 마크 형성 영역(19)을, 마크 형성 영역(19) 내부에 마스크 형성 영역(17)을 구획한 형태를 제시한다. 다만, 마크 형성 영역(19)과 마스크 형성 영역(17)은 마스크 시트 크기, 개수 등에 따라 다르게 구획할 수 있다.Referring to FIG. 4, a total of nine mask sheets 22 are divided by dummy areas 27, and ultra-fine mask patterns are formed on each mask sheet 22 according to the method of the above embodiment. do. The dummy region 27 is a region in which the mask sheet 22 is not formed in the mask formation region, and as shown in FIG. 4 , it may be formed between the respective mask sheets 22 in a lattice shape. Alignment marks 21 are formed along the outer circumference of the wafer module 18. As described above, the mask formation area 17 and the alignment marks 21 are formed in the area where the mask sheet 22 is formed. The area to be formed is referred to as a mark formation area 19 . In this embodiment, a form in which the mark formation area 19 is partitioned along the outer circumference of one surface of the wafer module 18 and the mask formation area 17 is partitioned inside the mark formation area 19 is presented. However, the mark formation area 19 and the mask formation area 17 may be partitioned differently according to the size and number of mask sheets.

한편, 본 실시예에서는, 마스크 시트(22) 사이의 실리콘 질화막(16) 하면의 더미 영역(27)에도 마스크 프레임(24)을 형성하여 처짐을 방지하도록 하였다. Meanwhile, in the present embodiment, the mask frame 24 is also formed in the dummy region 27 on the lower surface of the silicon nitride film 16 between the mask sheets 22 to prevent sagging.

이하 도 6을 참고하여 본 실시예에 따른 새도우 마스크 제조 방법을 설명하기로 한다. 도 6은 본 실시예에 따른 새도우 마스크 제조 방법의 흐름도로서, 웨이퍼 모듈(18)을 이용하여 도 4 및 도 5에 도시된 새도우 마스크(30) 형성 방법을 공정 중심으로 간략히 도시한 도면으로서, 이하에서는 도 6를 참조하여, 새도우 마스크(30)의 형성 공정을 중심으로 설명하기로 한다.Hereinafter, a shadow mask manufacturing method according to the present embodiment will be described with reference to FIG. 6 . FIG. 6 is a flow chart of a shadow mask manufacturing method according to the present embodiment, and is a diagram briefly showing the method of forming the shadow mask 30 shown in FIGS. 4 and 5 using the wafer module 18, centering on the process. In , the process of forming the shadow mask 30 will be mainly described with reference to FIG. 6 .

먼저, 도 6의 (a)에 도시된 바와 같이, 베이스 기판(12)과, 압축응력이 유도되도록 베이스 기판(12)의 표면에 적층되는 실리콘 산화막(14)과, 인장응력이 유도되도록 실리콘 산화막(14) 표면에 적층되는 실리콘 질화막(16)을 포함하며, 일면이 마크 형성 영역(19)과 마스크 형성 영역(17)으로 구획되는 웨이퍼 모듈(18)을 준비한다(S100). 본 공정은 상술한 바와 같으므로 그 설명을 생략한다.First, as shown in (a) of FIG. 6, a base substrate 12, a silicon oxide film 14 stacked on the surface of the base substrate 12 to induce compressive stress, and a silicon oxide film to induce tensile stress (14) A wafer module 18 including a silicon nitride film 16 laminated on the surface and having one surface partitioned into a mark formation region 19 and a mask formation region 17 is prepared (S100). Since this step is as described above, its description is omitted.

다음에, 도 6의 (b)에 도시된 바와 같이, 마크 형성 영역(19)의 실리콘 질화막(16) 상부에 광 반사성의 금속성 얼라인 마크(21)를 형성한다(S110).Next, as shown in (b) of FIG. 6, a light reflective metallic alignment mark 21 is formed on the silicon nitride film 16 in the mark formation region 19 (S110).

본 실시예에 따라 제조된 새도우 마스크(30)를 웨이퍼 기판(32)에 얼라인하여 증착 공정을 수행하기 위해서는 미리 새도우 마스크(30)에 얼라인 마크(21)를 형성해 두어야 한다.In order to perform a deposition process by aligning the shadow mask 30 manufactured according to the present embodiment to the wafer substrate 32 , it is necessary to form an alignment mark 21 on the shadow mask 30 in advance.

본 실시예에 따라 제조되는 새도우 마스크(30)의 경우, 마스크 시트(22)나 마스크 프레임(24) 등의 가공을 위해 웨이퍼 모듈(18)에 대해 건식 식각 또는 습식 식각을 진행하게 되는데, 이 과정에서 미리 형성된 얼라인 마크(21)에 손상이 발생할 수 있고 이에 따라 얼라인 마크(21)를 식각 등으로 보호하기 위해 얼라인 마크(21)를 커버하는 마크 보호용 실리콘 절연막(25)을 형성한다. 이에 따라, 얼라인 마크(21)는 마크 보호용 실리콘 절연막(25) 내부에 매립되면서 외부에서는 쉽지 인지하기 어려울 수 있다. 따라서, 본 실시예에서는 광 반사성의 금속성 얼라인 마크(21)를 매립하여 광 조사에 따라 얼라인 마크(21)를 인지할 수 있도록 구성하였다.In the case of the shadow mask 30 manufactured according to the present embodiment, dry etching or wet etching is performed on the wafer module 18 to process the mask sheet 22 or the mask frame 24. This process Accordingly, in order to protect the alignment marks 21 by etching or the like, a silicon insulating film 25 for protecting the alignment marks 21 is formed. Accordingly, the alignment mark 21 may be difficult to recognize from the outside while being buried inside the silicon insulating film 25 for mark protection. Therefore, in the present embodiment, the light reflective metallic alignment mark 21 is embedded so that the alignment mark 21 can be recognized according to light irradiation.

금속성 얼라인 마크(21)는 알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr) 중 어느 하나를 포함하는 재질로 이루어질 수 있으며, 이러한 금속성 얼라인 마크(21)는 스퍼터링 방식으로 마크 형성 영역(19)의 실리콘 질화막(16) 상부에 형성될 수 있다. 본 실시예에서는 금속성 얼라인 마크(21)로 광 반사성이 비교적 높은 알루미늄(Al)을 스퍼터링 방식으로 형성한 형태를 제시한다.The metallic alignment mark 21 may be made of a material including any one of aluminum (Al), titanium (Ti), gold (Au), silver (Ag), copper (Cu), and chromium (Cr). The metallic alignment mark 21 may be formed on the silicon nitride layer 16 of the mark formation region 19 by a sputtering method. In this embodiment, a form in which aluminum (Al) having relatively high light reflectivity is formed as the metallic alignment mark 21 by a sputtering method is presented.

다음에, 도 6의 (c)에 도시된 바와 같이, 금속성 얼라인 마크(21)가 커버되도록 실리콘 질화막(16) 표면에 마크 보호용 실리콘 절연막(25)을 형성한다(S120). Next, as shown in (c) of FIG. 6 , a mark protecting silicon insulating film 25 is formed on the surface of the silicon nitride film 16 to cover the metallic alignment mark 21 ( S120 ).

실리콘 웨이퍼 기술에 있어서 절연막은 전자 이동을 막는 막으로서, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 등의 실리콘 절연막을 마크 보호용 실리콘 절연막으로 사용될 수 있다.In silicon wafer technology, an insulating film is a film that blocks electron movement, and a silicon insulating film such as a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN x ) may be used as a silicon insulating film for mark protection.

상술한 바와 같이, 마스크 시트(22), 마스크 프레임(24) 등의 형성 과정에서 재료에 대한 식각을 진행하게 되는데, 금속성의 얼라인 마크(21)가 식각에 의해 손상될 수 있어 이를 보호하기 위해 실리콘 질화막(16) 상부에 마크 보호용 실리콘 절연막(25)을 형성하는 것이다.As described above, in the process of forming the mask sheet 22, the mask frame 24, etc., the material is etched. In order to protect the metallic alignment mark 21 from being damaged by etching, A silicon insulating film 25 for mark protection is formed on the silicon nitride film 16 .

본 과정에 있어 마크 보호용 실리콘 절연막(25)은 플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 실리콘 질화막(16) 상에 적층될 수 있다. 마크 보호용 실리콘 절연막(25)은 내부응력이 제어를 크게 필요로 하지 않으므로 통상의 플라즈마 강화 화학 기상 증착 방식으로 증착이 이루어질 수 있다. In this process, the silicon insulating film 25 for protecting the mark may be deposited on the silicon nitride film 16 by plasma-enhanced chemical vapor deposition (PECVD). Since the silicon insulating film 25 for protecting the mark does not require much internal stress control, it can be deposited using a conventional plasma-enhanced chemical vapor deposition method.

본 실시예에 있어서는, 마크 보호용 실리콘 절연막(25)으로서 마스크 시트(22)를 형성하는 실리콘 질화막(16)과 동일한 재질의 마크 보호용 실리콘 질화막을 사용하였다.In this embodiment, as the silicon insulating film 25 for mark protection, a silicon nitride film made of the same material as the silicon nitride film 16 forming the mask sheet 22 is used.

다음에, 도 6의 (d) 내지 (f)에 도시된 바와 같이, 마스크 형성 영역(17)의 마크 보호용 실리콘 절연막(25)과 실리콘 질화막(16)을 패터닝하여 마스크 시트(22)를 형성한다(S200).Next, as shown in (d) to (f) of FIG. 6 , the mask sheet 22 is formed by patterning the silicon insulating film 25 and the silicon nitride film 16 for mark protection in the mask formation region 17 . (S200).

상술한 바와 같이, 마스크 시트(22)를 구성하는 실리콘 질화막(16)과 마크 보호용 실리콘 절연막(25)에 대해 RIE 건식 식각을 수행하여 실리콘 질화막(16)으로 이루어진 마스크 시트(22)를 형성할 수 있다.As described above, the mask sheet 22 made of the silicon nitride film 16 may be formed by performing RIE dry etching on the silicon nitride film 16 constituting the mask sheet 22 and the silicon insulating film 25 for protecting the mark. there is.

도 6의 (d)에 도시된 바와 같이, 식각이 되지 않아야 하는 영역에 에칭 레지스터(20)를 형성한 후 RIE 식각을 수행하며 에칭 레지스터(20)가 형성된 영역 이외의 영역이 식각되면서 마스크 시트(22)가 형성된다. As shown in (d) of FIG. 6, after forming the etching resist 20 in the area that should not be etched, RIE etching is performed, and the area other than the area where the etching resist 20 is formed is etched and the mask sheet ( 22) is formed.

본 실시예에서도 미세 패턴 형성이 가능한 건식 식각으로 마스크 패턴을 형성하게 되는데, 실리콘 질화막(16)에 전자빔 리소그래피나 포토리소그래피로 에칭 레지스터(20)를 패터닝하고, 에칭 레지스터(20)에 의해 노출된 마크 보호용 실리콘 절연막(25)과 실리콘 질화막(16)을 RIE(Reactive-Ion Etching)로 건식 식각하여 마스크 패턴이 형성된 마스크 시트(22)를 형성한다. In this embodiment, a mask pattern is formed by dry etching, which can form a fine pattern. The etching resistor 20 is patterned on the silicon nitride film 16 by electron beam lithography or photolithography, and the mark exposed by the etching resistor 20 The protective silicon insulating layer 25 and the silicon nitride layer 16 are dry etched using RIE (Reactive-Ion Etching) to form a mask sheet 22 having a mask pattern formed thereon.

마크 보호용 실리콘 절연막(25)으로서 마크 보호용 실리콘 질화막을 사용한 경우 마스크 시트(22)를 구성하는 실리콘 질화막(16)과 동일한 재질로 이루어져 마스크 시트(22) 형성을 위한 식각 작업이 용이하다.When a silicon nitride film for mark protection is used as the mark protection silicon insulating film 25, it is made of the same material as the silicon nitride film 16 constituting the mask sheet 22, and the etching operation for forming the mask sheet 22 is easy.

마크 보호용 실리콘 절연막(25)과 실리콘 질화막(16)에 대한 식각 공정이 완료되면, 도 6의 (f)에 도시된 바와 같이, 에칭 레지스터(20)를 제거하여 실리콘 산화막(14) 상부에 얇은 박판의 마스크 시트(22)를 형성한다.When the etching process for the silicon insulating film 25 and the silicon nitride film 16 for mark protection is completed, as shown in FIG. of the mask sheet 22 is formed.

다음에, 도 6의 (g), (h)에 도시된 바와 같이, 마스크 형성 영역(17) 하부의 실리콘 산화막(14)이 노출되도록 웨이퍼 모듈(18) 타면을 패터닝하여 마스크 프레임(24)을 형성한다(S300). Next, as shown in (g) and (h) of FIG. 6 , the mask frame 24 is formed by patterning the other surface of the wafer module 18 so that the silicon oxide film 14 under the mask formation region 17 is exposed. Form (S300).

다음에, 도 6의 (i)에 도시된 바와 같이, 마스크 시트(22) 하부가 노출되도록 실리콘 산화막(14)을 식각하여 오픈 윈도우(26)를 형성한다(S400).Next, as shown in (i) of FIG. 6 , the open window 26 is formed by etching the silicon oxide film 14 so that the lower portion of the mask sheet 22 is exposed (S400).

다음에, 도 6의 (j)에 도시된 바와 같이, 마스크 시트(22)의 표면에 자성체로 이루어진 마그넷 접착층(31)을 형성한다(S500). 이상의 S300 ~ S500의 공정은 상술한 바와 같으므로 자세한 설명을 생략한다.Next, as shown in (j) of FIG. 6, a magnet adhesive layer 31 made of a magnetic material is formed on the surface of the mask sheet 22 (S500). Since the steps of S300 to S500 are the same as those described above, a detailed description thereof will be omitted.

도 7은 본 실시예에 따라 제조된 새도우 마스크(30)의 얼라인 방법을 설명하기 위한 도면이다. 물질 증착은 진공 챔버 내에서 이루어지는데, 증착이 이루어지는 웨이퍼 기판(32)에 대해 하부에는 본 실시예에 따라 제조된 새도우 마스크(30)를 배치하고, 웨이퍼 기판(32) 상부에는 마그넷 플레이트(34)를 배치한 상태에서 웨이퍼 기판(32)을 사이에 두고 마그넷 플레이트(34)를 하강하고 새도우 마스크(30)를 상승시키면 마그넷 플레이트(34)의 마그넷과 새도우 마스크(30)의 마그넷 접착층(31)이 자력에 의해 접착되면서 새도우 마스크(30)의 처짐을 방지하게 된다. 7 is a diagram for explaining a method of aligning the shadow mask 30 manufactured according to the present embodiment. Material deposition is performed in a vacuum chamber, and the shadow mask 30 manufactured according to the present embodiment is disposed on the lower part of the wafer substrate 32 on which deposition is performed, and the magnet plate 34 is placed on the upper part of the wafer substrate 32. When the magnet plate 34 is lowered and the shadow mask 30 is raised with the wafer substrate 32 interposed therebetween, the magnet of the magnet plate 34 and the magnet adhesive layer 31 of the shadow mask 30 are The shadow mask 30 is prevented from sagging while being adhered by magnetic force.

마그넷 플레이트(34)에는 자성체의 마그넷 접착층(31)이 부착될 수 있도록 판 상으로 자력을 발생시키는 마그넷이 부착되어 있으며, 마그넷 플레이트(34)가 하강하여 웨이퍼 기판(32)에 가까워짐에 따라 마그넷의 자력이 마스크(30)의 마그넷 접착층(31)에 도달하여 웨이퍼 기판(32)을 사이에 두고 마그넷 플레이트(34)와 새도우 마스크(30)가 접착되면서 합착이 이루어진다. A magnet generating magnetic force is attached to the magnet plate 34 so that the magnet adhesive layer 31 of the magnetic material can be attached, and as the magnet plate 34 descends and approaches the wafer substrate 32, the magnet The magnetic force reaches the magnet adhesive layer 31 of the mask 30, and the magnet plate 34 and the shadow mask 30 are bonded with the wafer substrate 32 interposed therebetween, and bonding is performed.

웨이퍼 기판(32)과 본 실시예에 따른 새도우 마스크(30)가 접착되어 얼라인되면, 하부에 위치한 증발원에서 토출되는 증착입자가 새도우 마스크(30)의 마스크 패턴을 통해 웨이퍼 기판(32)에 증착된다.When the wafer substrate 32 and the shadow mask 30 according to the present embodiment are bonded and aligned, the deposition particles discharged from the evaporation source located below are deposited on the wafer substrate 32 through the mask pattern of the shadow mask 30. do.

도 8은 본 발명의 또 다른 실시예에 따른 새도우 마스크 제조 방법의 순서도이다. 그리고, 도 9는 본 발명의 또 다른 실시예에 따른 새도우 마스크 제조 방법의 흐름도이다.8 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention. 9 is a flowchart of a method of manufacturing a shadow mask according to another embodiment of the present invention.

도 8 및 도 9에는, 베이스 기판(12), 실리콘 산화막(14), 실리콘 질화막(16), 웨이퍼 모듈(18), 에칭 레지스터(20), 얼라인 마크(21), 마스크 시트(22), 마스크 프레임(24), 마크 보호용 실리콘 절연막(25)이 도시되어 있다.8 and 9, a base substrate 12, a silicon oxide film 14, a silicon nitride film 16, a wafer module 18, an etching resistor 20, an alignment mark 21, a mask sheet 22, A mask frame 24 and a silicon insulating film 25 for protecting marks are shown.

본 실시예는 상술한 웨이퍼 모듈(18)을 준비하는 단계(S100)에서, 얼라인 마크(21)를 미리 형성하는 단계를 구체화한 실시예이다.This embodiment is an embodiment in which the step of forming the alignment mark 21 in advance in the step of preparing the wafer module 18 described above (S100) is embodied.

즉, 본 실시예에 따른 웨이퍼 모듈(18)을 준비하는 단계(S100)는, 베이스 기판(12)에 실리콘 산화막(14)을 적층하는 단계(S10)와; 마크 형성 영역(19)의 실리콘 산화막(14) 상부에 광 반사성의 금속성 얼라인 마크(21)를 형성하는 단계(S20)와; 금속성 얼라인 마크(21)가 커버되도록 실리콘 산화막(14) 표면에 마크 보호용 실리콘 절연막(25)을 적층하는 단계(S30)와; 마스크 형성 영역(17)의 실리콘 산화막(14)이 노출되도록 마크 보호용 실리콘 절연막(25)을 식각하는 단계(S40)와; 마스크 형성 영역(17)의 실리콘 산화막(14)에 실리콘 질화막(16)을 형성하는 단계(S50)를 포함한다.That is, preparing the wafer module 18 according to the present embodiment (S100) includes: stacking the silicon oxide film 14 on the base substrate 12 (S10); forming a light reflective metallic alignment mark 21 on the silicon oxide film 14 of the mark formation region 19 (S20); stacking a silicon insulating film 25 for mark protection on the surface of the silicon oxide film 14 so as to cover the metallic alignment mark 21 (S30); etching the silicon insulating film 25 for mark protection to expose the silicon oxide film 14 of the mask formation region 17 (S40); Forming a silicon nitride film 16 on the silicon oxide film 14 of the mask formation region 17 (S50).

먼저, 도 9의 (a)에 도시된 바와 같이, 베이스 기판(12)에 실리콘 산화막(14)을 적층한다(S10). First, as shown in (a) of FIG. 9, a silicon oxide film 14 is laminated on the base substrate 12 (S10).

베이스 기판(12)으로 실리콘 기판을 사용할 수 있으며, 실리콘 기판을 열산화함으로써 베이스 기판(12)의 표면에 실리콘 산화막(14)을 형성할 수 있다. 베이스 기판(12)으로 실리콘 기판 이외에 광 투과성의 유리 기판, 석영 기판이 사용될 수 있다.A silicon substrate may be used as the base substrate 12 , and a silicon oxide film 14 may be formed on the surface of the base substrate 12 by thermally oxidizing the silicon substrate. As the base substrate 12, a light-transmissive glass substrate or a quartz substrate may be used in addition to a silicon substrate.

다음에, 도 9의 (b)에 도시된 바와 같이, 마크 형성 영역(도 4의 19)의 실리콘 산화막(14) 상부에 광 반사성의 금속성 얼라인 마크(21)를 형성한다(S20).Next, as shown in (b) of FIG. 9, a light reflective metallic alignment mark 21 is formed on the silicon oxide film 14 in the mark formation region (19 in FIG. 4) (S20).

상술한 실시예에서는 마크 형성 영역(19)의 실리콘 질화막(16) 상부에 금속성 얼라인 마크(21)를 형성하는 형태를 제시하고 있으나, 본 실시예에서는 마크 형성 영역(도 4의 19)의 실리콘 산화막(14) 상부에 금속성 얼라인 마크(21)를 형성한다. 금속성 얼라인 마크(21)는 알루미늄을 포함하는 재질을 스퍼터링 방식으로 증착하여 형성될 수 있다.In the above embodiment, the form of forming the metallic alignment mark 21 on the silicon nitride film 16 of the mark formation region 19 is suggested, but in this embodiment, the silicon of the mark formation region (19 in FIG. 4) A metallic alignment mark 21 is formed on the oxide film 14 . The metallic alignment marks 21 may be formed by depositing a material including aluminum using a sputtering method.

다음에, 도 9의 (c)에 도시된 바와 같이, 금속성 얼라인 마크(21)가 커버되도록 실리콘 산화막(14) 표면에 마크 보호용 실리콘 절연막(25)을 적층한다(S30).Next, as shown in (c) of FIG. 9 , a mark protecting silicon insulating film 25 is laminated on the surface of the silicon oxide film 14 so as to cover the metallic alignment mark 21 (S30).

마스크 시트(22), 마스크 프레임(24) 등의 형성 과정에서 재료에 대한 식각을 진행하게 되는데, 금속성의 얼라인 마크(21)가 식각에 의해 손상될 수 있어 이를 보호하기 위해 실리콘 질화막(16) 상부에 마크 보호용 실리콘 절연막(25)을 형성한다. 본 과정에 있어 마크 보호용 실리콘 절연막(25)은 플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 실리콘 질화막(16) 상에 적층될 수 있다.In the process of forming the mask sheet 22, the mask frame 24, etc., material is etched, and the metallic alignment mark 21 may be damaged by etching. To protect it, a silicon nitride film 16 is formed. A silicon insulating film 25 for mark protection is formed thereon. In this process, the silicon insulating film 25 for protecting the mark may be deposited on the silicon nitride film 16 by plasma-enhanced chemical vapor deposition (PECVD).

다음에, 도 9의 (d), (e)에 도시된 바와 같이, 마스크 형성 영역(17)의 실리콘 산화막(14)이 노출되도록 마크 보호용 실리콘 절연막(25)을 식각한다(S40).Next, as shown in (d) and (e) of FIG. 9 , the silicon insulating film 25 for mark protection is etched to expose the silicon oxide film 14 of the mask formation region 17 (S40).

본 실시예의 경우 마크 보호용 실리콘 절연막(25)을 금속성의 얼라인 마크(21)를 보호용으로 사용하고, 마스크 시트(22)는 인장응력이 유도되는 실리콘 질화막(16)을 사용하는 형태로서, 마스크 형성 영역(17)의 실리콘 산화막(14)이 노출되도록 마크 보호용 실리콘 절연막(25)을 식각하여 제거한다. 에칭이 되지 않아야 하는 마크 형성 영역(도 4의 19)에 에칭 레지스터(20)를 형성한 후 식각을 수행하여 마스크 형성 영역(17)의 마크 보호용 실리콘 절연막(25)이 식각되면서 실리콘 산화막(14)이 노출된다. 식각 후 에칭 레지스터(20)을 제거한다.In this embodiment, the silicon insulating film 25 for mark protection is used to protect the metallic alignment mark 21, and the mask sheet 22 uses the silicon nitride film 16 in which tensile stress is induced, forming a mask. The silicon insulating film 25 for mark protection is etched and removed so that the silicon oxide film 14 in the region 17 is exposed. After the etching resistor 20 is formed in the mark formation region (19 in FIG. 4) that is not to be etched, etching is performed so that the silicon insulating film 25 for mark protection in the mask formation region 17 is etched and the silicon oxide film 14 is formed. this is exposed After etching, the etch resist 20 is removed.

다음에, 도 9의 (f)에 도시된 바와 같이, 마스크 형성 영역(17)의 실리콘 산화막(14)에 실리콘 질화막(16)을 형성한다(S50). 실리콘 산화막(14)이 노출된 마스크 형성 영역(17)에는 인장응력이 유도되는 실리콘 질화막(16)을 증착한다.Next, as shown in (f) of FIG. 9, a silicon nitride film 16 is formed on the silicon oxide film 14 of the mask formation region 17 (S50). A silicon nitride film 16 in which tensile stress is induced is deposited on the mask formation region 17 where the silicon oxide film 14 is exposed.

본 실시예에서는 실리콘 질화막(16)의 형성 공정을 용이하게 위해 웨이퍼 모듈(18)의 양면에 대해 실리콘 질화막(16)을 형성하는 형태를 제시하였으나, 웨이퍼 모듈(18)의 하면에 증착 레지스터를 형성하여 노출된 마스크 형성 영역(17)에만 시트용 실리콘 질화막(22)을 형성하는 것도 가능하다. In this embodiment, in order to facilitate the formation process of the silicon nitride film 16, the silicon nitride film 16 is formed on both sides of the wafer module 18, but a deposition resistor is formed on the lower surface of the wafer module 18. It is also possible to form the silicon nitride film 22 for a sheet only in the mask formation region 17 exposed by doing so.

실리콘 질화막(16)은 저압 화학 기상 증착 방식으로 매우 낮은 증착율로 실리콘 산화막(14)의 표면에 차례로 증착되기 때문에 낮은 인장응력을 유도할 수 있다. 이상의 과정을 통해 얼라인 마크(21)가 형성되는 웨이퍼 모듈(18)을 준비할 수 있다.Since the silicon nitride film 16 is sequentially deposited on the surface of the silicon oxide film 14 at a very low deposition rate using a low-pressure chemical vapor deposition method, a low tensile stress can be induced. Through the above process, the wafer module 18 on which the alignment marks 21 are formed can be prepared.

다음에, 도 9의 (g), (h), (i)에 도시된 바와 같이, 에칭 레지스터(20)를 형성하고 마스크 형성 영역(17)의 실리콘 질화막(16)을 패터닝하여 마스크 시트(22)를 형성한다(S200). Next, as shown in (g), (h) and (i) of FIG. 9 , an etching resistor 20 is formed and the silicon nitride film 16 of the mask formation region 17 is patterned to form a mask sheet 22 ) is formed (S200).

다음에, 도 9의 (j)에 도시된 바와 같이, 마스크 형성 영역(17) 하부의 실리콘 산화막(14)이 노출되도록 웨이퍼 모듈(18) 타면을 패터닝하여 마스크 프레임(24)을 형성하고(S300), 마스크 시트(22) 하부가 노출되도록 실리콘 산화막(14)을 식각한다(S400). 이후, 마스크 시트(22)의 표면에 자성체로 이루어진 마그넷 접착층(31)을 형성할 수 있다. 이상의 S200 ~ S400의 공정은 상술한 바와 같으므로 자세한 설명은 생략한다.Next, as shown in (j) of FIG. 9, the mask frame 24 is formed by patterning the other surface of the wafer module 18 so that the silicon oxide film 14 under the mask formation region 17 is exposed (S300 ), the silicon oxide film 14 is etched so that the lower part of the mask sheet 22 is exposed (S400). Thereafter, a magnet adhesive layer 31 made of a magnetic material may be formed on the surface of the mask sheet 22 . Since the steps of S200 to S400 are the same as those described above, a detailed description thereof will be omitted.

상기에서는 본 발명의 특정의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to specific embodiments of the present invention, those skilled in the art can make various modifications to the present invention within the scope not departing from the spirit and scope of the present invention described in the claims below. It will be understood that it can be modified and changed accordingly.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than those described above are within the scope of the claims of the present invention.

12: 베이스 기판 14: 실리콘 산화막
16: 실리콘 질화막 17: 마스크 형성 영역
18: 웨이퍼 모듈 19: 마크 형성 영역
20, 23: 에칭 레지스터 21: 얼라인 마크
22: 마스크 시트 24: 마스크 프레임
25: 마크 보호용 실리콘 절연막 26: 오픈 윈도우
27: 더미 영역 30: 새도우 마스크
31: 마그넷 접착층 32: 웨이퍼 기판
34: 마그넷 플레이트12: base substrate 14: silicon oxide film
16: silicon nitride film 17: mask formation region
18: wafer module 19: mark formation area
20, 23: etching register 21: alignment mark
22: mask sheet 24: mask frame
25: silicon insulating film for mark protection 26: open window
27: dummy area 30: shadow mask
31: magnet adhesive layer 32: wafer substrate
34: magnet plate

Claims (15)

베이스 기판과, 압축응력이 유도되도록 상기 베이스 기판의 표면에 적층되는 실리콘 산화막과, 인장응력이 유도되도록 상기 실리콘 산화막 표면에 적층되는 실리콘 질화막을 포함하며, 일면이 마크 형성 영역과 마스크 형성 영역으로 구획되는 웨이퍼 모듈을 준비하는 단계와;
상기 마스크 형성 영역의 상기 실리콘 질화막을 패터닝하여 마스크 시트를 형성하는 단계와;
상기 마스크 형성 영역 하부의 상기 실리콘 산화막이 노출되도록 상기 웨이퍼 모듈 타면을 패터닝하여 마스크 프레임을 형성하는 단계와;
상기 마스크 시트 하부가 노출되도록 상기 실리콘 산화막을 식각하는 단계를 포함하는, 새도우 마스크 제조 방법.
It includes a base substrate, a silicon oxide film stacked on the surface of the base substrate to induce compressive stress, and a silicon nitride film stacked on the surface of the silicon oxide film to induce tensile stress, one surface of which is divided into a mark formation region and a mask formation region. Preparing a wafer module to be;
patterning the silicon nitride film in the mask formation region to form a mask sheet;
forming a mask frame by patterning the other surface of the wafer module to expose the silicon oxide film under the mask formation region;
and etching the silicon oxide layer to expose a lower portion of the mask sheet.
 제1항에 있어서,
상기 마스크 시트 표면에 자성체로 이루어진 마그넷 접착층을 형성하는 단계를 더 포함하는, 새도우 마스크 제조 방법.
According to claim 1,
Further comprising forming a magnet adhesive layer made of a magnetic material on the surface of the mask sheet, the shadow mask manufacturing method.
 제1항에 있어서,
상기 마스크 프레임 형성하는 단계에서,
상기 마스크 형성 영역 하부의 상기 실리콘 산화막이 노출됨에 따라 상기 인장응력과 상기 압축응력이 서로 상쇄되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
In the step of forming the mask frame,
The method of manufacturing a shadow mask according to claim 1 , wherein the tensile stress and the compressive stress cancel each other as the silicon oxide film under the mask forming region is exposed.
 제1항에 있어서,
상기 마스크 시트를 형성하는 단계는,
상기 실리콘 질화막에 에칭 레지스터를 패터닝하는 단계와;
상기 에칭 레지스터에 의해 노출된 상기 실리콘 질화막을 RIE(Reactive-Ion Etching)로 건식 식각하는 단계를 포함하는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
Forming the mask sheet,
patterning an etch resist on the silicon nitride film;
and dry-etching the silicon nitride film exposed by the etching resistor by reactive-ion etching (RIE).
 제1항에 있어서,
상기 실리콘 질화막은,
낮은 인장응력이 형성되도록 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, LPCVD)으로 형성되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
The silicon nitride film,
A method for manufacturing a shadow mask, characterized in that it is formed by low pressure chemical vapor deposition (LPCVD) so that a low tensile stress is formed.
 제1항에 있어서,
상기 실리콘 산화막은 상기 베이스 기판의 양면에 형성되고, 상기 실리콘 질화막은 상기 실리콘 산화막의 양면에 형성되며,
상기 마스크 프레임을 형성하는 단계는,
상기 웨이퍼 모듈 타면에 에칭 레지스터를 패터닝하는 단계와;
상기 에칭 레지스터 층에 의해 노출되는 상기 실리콘 질화막 및 상기 실리콘 산화막을 RIE(Reactive-Ion Etching)로 건식 식각하는 단계와;
상기 베이스 기판을 식각하는 단계를 포함하는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
The silicon oxide film is formed on both sides of the base substrate, the silicon nitride film is formed on both sides of the silicon oxide film,
Forming the mask frame,
patterning an etch resist on the other side of the wafer module;
dry etching the silicon nitride film and the silicon oxide film exposed by the etching resist layer by reactive-ion etching (RIE);
Characterized in that it comprises the step of etching the base substrate, a shadow mask manufacturing method.
 제1항에 있어서,
상기 마스크 시트를 형성하는 단계 이전에,
상기 마크 형성 영역의 상기 실리콘 질화막 상부에 광 반사성의 금속성 얼라인 마크를 형성하는 단계와;
상기 금속성 얼라인 마크가 커버되도록 상기 실리콘 질화막 표면에 마크 보호용 실리콘 절연막을 형성하는 단계를 포함하며,
상기 마스크 시트를 형성하는 단계는,
상기 마스크 형성 영역의 상기 마크 보호용 실리콘 절연막과 상기 실리콘 질화막을 패터닝하는 단계를 포함하는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
Before forming the mask sheet,
forming a light reflective metallic alignment mark on the silicon nitride film in the mark formation region;
Forming a silicon insulating film for mark protection on a surface of the silicon nitride film to cover the metallic alignment mark;
Forming the mask sheet,
and patterning the silicon insulating film for protecting the mark and the silicon nitride film in the mask formation region.
 제7항에 있어서,
상기 금속성 얼라인 마크는,
알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr) 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 7,
The metallic alignment mark,
A method for manufacturing a shadow mask, characterized in that it is made of a material containing any one of aluminum (Al), titanium (Ti), gold (Au), silver (Ag), copper (Cu), and chromium (Cr).
 제7항에 있어서,
상기 금속성 얼라인 마크는 스퍼터링 방식으로 형성되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 7,
The method of manufacturing a shadow mask, characterized in that the metallic alignment mark is formed by a sputtering method.
 제7항에 있어서,
상기 마크 보호용 실리콘 절연막을 적층하는 단계는,
플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 수행되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 7,
The step of laminating the silicon insulating film for protecting the mark,
A method for manufacturing a shadow mask, characterized in that it is performed by plasma-enhanced chemical vapor deposition (PECVD).
 제1항에 있어서,
상기 베이스 기판은,
실리콘 기판, 유리 기판 및 수정 기판 중 어느 하나를 포함하는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
The base substrate,
A method for manufacturing a shadow mask, comprising any one of a silicon substrate, a glass substrate and a quartz substrate.
 제1항에 있어서,
상기 웨이퍼 모듈을 준비하는 단계는,
상기 베이스 기판에 상기 실리콘 산화막을 적층하는 단계와;
상기 마크 형성 영역의 상기 실리콘 산화막 상부에 광 반사성의 금속성 얼라인 마크를 형성하는 단계와;
상기 금속성 얼라인 마크가 커버되도록 상기 실리콘 산화막 표면에 마크 보호용 실리콘 절연막을 적층하는 단계와;
상기 마스크 형성 영역의 상기 실리콘 산화막이 노출되도록 상기 마크 보호용 실리콘 절연막을 식각하는 단계와;
상기 마스크 형성 영역의 상기 실리콘 산화막에 상기 실리콘 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 1,
The step of preparing the wafer module,
stacking the silicon oxide film on the base substrate;
forming a light reflective metallic alignment mark on the silicon oxide film in the mark formation region;
laminating a silicon insulating film for protecting a mark on a surface of the silicon oxide film to cover the metallic alignment mark;
etching the mark protecting silicon insulating film to expose the silicon oxide film in the mask formation region;
and forming the silicon nitride film on the silicon oxide film in the mask formation region.
 제12항에 있어서,
상기 마크 보호용 실리콘 절연막을 적층하는 단계는,
플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD)으로 수행되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 12,
The step of laminating the silicon insulating film for protecting the mark,
A method for manufacturing a shadow mask, characterized in that it is performed by plasma-enhanced chemical vapor deposition (PECVD).
 제12항에 있어서,
상기 금속성 얼라인 마크는,
알루미늄(Al), 티타늄(Ti), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr) 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 12,
The metallic alignment mark,
A method for manufacturing a shadow mask, characterized in that it is made of a material containing any one of aluminum (Al), titanium (Ti), gold (Au), silver (Ag), copper (Cu), and chromium (Cr).
 제14항에 있어서,
상기 금속성 얼라인 마크는 스퍼터링 방식으로 형성되는 것을 특징으로 하는, 새도우 마스크 제조 방법.
According to claim 14,
The method of manufacturing a shadow mask, characterized in that the metallic alignment mark is formed by a sputtering method.
KR1020210133867A 2021-10-08 2021-10-08 Method for manufacturing shadow mask KR20230050708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210133867A KR20230050708A (en) 2021-10-08 2021-10-08 Method for manufacturing shadow mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210133867A KR20230050708A (en) 2021-10-08 2021-10-08 Method for manufacturing shadow mask

Publications (1)

Publication Number Publication Date
KR20230050708A true KR20230050708A (en) 2023-04-17

Family

ID=86131285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210133867A KR20230050708A (en) 2021-10-08 2021-10-08 Method for manufacturing shadow mask

Country Status (1)

Country Link
KR (1) KR20230050708A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070526A (en) 2003-02-04 2004-08-11 주식회사 엘리아테크 Shadow mask using silicon wafer and manufacturing method the same and method for full colour organic eletroluminescence element using thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040070526A (en) 2003-02-04 2004-08-11 주식회사 엘리아테크 Shadow mask using silicon wafer and manufacturing method the same and method for full colour organic eletroluminescence element using thereof

Similar Documents

Publication Publication Date Title
KR100787457B1 (en) Substrate aligning apparatus and manufacturing apparatus for organic light emitting device comprising the same
US7268406B2 (en) Mask, mask chip, manufacturing method of mask, manufacturing method of mask chip, and electronic device
US20130133573A1 (en) Mask for Deposition and Manufacturing Method of the Same
JP3651432B2 (en) Mask, manufacturing method thereof, and manufacturing method of electroluminescence device
US7618674B2 (en) Deposition mask and method for manufacturing organic light emitting display using the same
US20070072337A1 (en) Method of manufacturing the organic electroluminescent display and organic electroluminescent display manufactured by the method
TWI281650B (en) Mask and method for manufacturing the same, method for manufacturing display, method for manufacturing organic electroluminescent display, organic electroluminescent device, and electronic device
JP7097821B2 (en) Shadow mask deposition system and its method
CN100459222C (en) Mask, method of manufacturing the same, method of forming thin film pattern, method of manufacturing electro-optical device
JP2008156686A (en) Mask, and mask vapor-deposition apparatus
US10636969B2 (en) Apparatus and method of directly patterning high resolution active matrix organic light emitting diodes using high-resolution shadow mask
JP2005042133A (en) Deposition mask and manufacturing method thereof, display unit and manufacturing method thereof, and electronic apparatus including the display unit
KR20170056079A (en) A mask assembly, apparatus and method for manufacturing a display apparatus using the same
US20220269165A1 (en) Pellicle membrane
JP2008196002A (en) Vapor-deposition mask, and its manufacturing method
KR20170066766A (en) Method for manufacturing a mask assembly and method for manufacturing a display apparatus
US7387739B2 (en) Mask and method of manufacturing the same, electroluminescent device and method of manufacturing the same, and electronic instrument
US20180315962A1 (en) Mechanically Pre-biased Shadow Mask and Method of Formation
KR20230050708A (en) Method for manufacturing shadow mask
KR20230050710A (en) Method for manufacturing shadow mask
KR20230050711A (en) Method for manufacturing shadow mask
KR20230050709A (en) Method for Manufacturing shadow mask
JP2008108596A (en) Method for mask vapor deposition and mask vapor deposition apparatus
CN108866478A (en) Photomask manufacturing method and mask plate
KR100671975B1 (en) Shadow mask and the method of its fabrication for OLED