KR20230050012A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230050012A
KR20230050012A KR1020210133207A KR20210133207A KR20230050012A KR 20230050012 A KR20230050012 A KR 20230050012A KR 1020210133207 A KR1020210133207 A KR 1020210133207A KR 20210133207 A KR20210133207 A KR 20210133207A KR 20230050012 A KR20230050012 A KR 20230050012A
Authority
KR
South Korea
Prior art keywords
blocks
memory
user
power loss
write
Prior art date
Application number
KR1020210133207A
Other languages
English (en)
Inventor
구병희
배노현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210133207A priority Critical patent/KR20230050012A/ko
Priority to US17/708,822 priority patent/US11914891B2/en
Priority to CN202210559882.XA priority patent/CN115952104A/zh
Publication of KR20230050012A publication Critical patent/KR20230050012A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른, 호스트로부터 쓰기 요청된 데이터를 보장할 수 있는 스토리지 장치는, 호스트로부터 쓰기 요청된 데이터를 저장하는 버퍼 메모리, 복수의 유저 블록들, 상기 복수의 유저 블록들을 대체하기 위한 복수의 예비 블록들 및 전원 공급이 비정상적으로 차단되는 서든 파워 로스가 발생되면 상기 버퍼 메모리에 저장된 버퍼 데이터를 저장하는 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들을 포함하는 메모리 장치 및 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단하고, 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 상기 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 컨트롤러를 포함한다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 데이터를 저장하는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분될 수 있다.
휘발성 메모리 장치는 전원이 공급되는 동안에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치일 수 있다. 휘발성 메모리 장치에는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 포함될 수 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 호스트로부터 쓰기 요청된 데이터를 보장할 수 있는 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는, 호스트로부터 쓰기 요청된 데이터를 저장하는 버퍼 메모리, 복수의 유저 블록들, 상기 복수의 유저 블록들을 대체하기 위한 복수의 예비 블록들 및 전원 공급이 비정상적으로 차단되는 서든 파워 로스가 발생되면 상기 버퍼 메모리에 저장된 버퍼 데이터를 저장하는 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들을 포함하는 메모리 장치 및 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단하고, 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 상기 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 스토리지 장치의 동작 방법은, 호스트로부터 쓰기 요청된 데이터를 수신하는 단계, 상기 쓰기 요청된 데이터를 복수의 유저 블록들 및 복수의 예비 블록들에 저장하는 쓰기 동작을 수행하는 단계, 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류를 검출하는 단계, 상기 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 블록이 존재하는지 여부를 판단하는 단계 및 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 단계를 포함한다.
본 발명의 실시 예에 따른 호스트로부터 쓰기 요청된 데이터를 저장하는 버퍼 메모리 및 복수의 유저 블록들, 복수의 예비 블록들 및 복수의 파워 로스 프로텍션 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 상기 쓰기 요청된 데이터를 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들에 저장하는 쓰기 동작을 수행하도록 상기 버퍼 메모리 및 상기 메모리 장치를 제어하는 쓰기 동작 제어부 및 상기 쓰기 동작의 실패에 따라 발생되는 쓰기 동작 오류에 응답하여 상기 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 블록 관리부를 포함한다.
본 기술에 따르면, 호스트로부터 쓰기 요청된 데이터를 보장할 수 있는 스토리지 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록들의 구성을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 유저 블록을 예비 블록으로 대체하는 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 파워 로스 프로텍션 블록을 유저 블록으로 전환하는 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 파워 로스 프로텍션 블록을 유저 블록으로 전환하는 맵핑 테이블을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 리드 동작의 일 예를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 리드 동작의 다른 예를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 설명하기 위한 순서도이다.
도 10은 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법의 다른 예를 설명하기 위한 순서도이다.
도 11은 도 1의 메모리 컨트롤러의 다른 예를 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13은 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 14는 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 일 실시예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(500)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(500)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change random access memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 메모리 장치(100)는 어드레스(ADDR)에 의해 선택된 영역에 대해 커맨드(CMD)가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 쓰기 동작 시에, 메모리 장치(100)는 어드레스(ADDR)에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스(ADDR)에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스(ADDR)에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 펌웨어(FW)는 호스트(500)와의 통신을 제어하는 호스트 인터페이스 레이어(Host Interface Layer, HIL), 호스트(500)와 메모리 장치(100) 간의 통신을 제어하는 플래시 변환 레이어(Flash Translation Layer, FTL) 및 메모리 장치(100)와의 통신을 제어하는 플래시 인터페이스 레이어(Flash Interface Layer, FIL)를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(500)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 본 명세서에서 논리 블록 어드레스(LBA)와 “논리 어드레스” 또는 “논리적 어드레스”는 같은 의미로 사용될 수 있다. 본 명세서에서 물리 블록 어드레스(PBA)와 “물리 어드레스” 또는 “물리적 어드레스”는 같은 의미로 사용될 수 있다.
메모리 컨트롤러(200)는 호스트(500)의 요청(request)에 따라 쓰기 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 쓰기 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
일 실시 예에서, 메모리 컨트롤러(200)는 채널을 통해 메모리 장치(100)와 연결될 수 있다. 예를 들어, 메모리 컨트롤러(200)는 채널을 통해 메모리 장치(100)로 커맨드 및 어드레스를 제공함으로써, 쓰기 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(500)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim), 가비지 컬렉션(garbage collection)등을 수행하는데 수반되는 리드 동작 및 쓰기 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다.
버퍼 메모리(300)는 휘발성 메모리 장치일 수 있다. 메모리 컨트롤러(200)는 호스트(500)의 요청에 따라 메모리 장치(100)에 저장될 데이터를 임시로 저장하도록 버퍼 메모리(300)를 제어할 수 있다. 버퍼 메모리(300)에 저장되는 데이터는, 논리 어드레스에 따라 버퍼 메모리(300) 내 미리 할당된 영역에 저장될 수 있다.
도 1을 참조하면, 버퍼 메모리(300)는 스토리지 장치(50)에 포함되면서, 메모리 컨트롤러(200)의 외부에 위치한 것으로 도시되어 있으나, 다양한 실시 예에서, 메모리 컨트롤러(200) 내부에 위치할 수 있다.
보조 전원 장치(400)는 호스트(500)로부터 공급받은 외부 전원으로 보조 전원을 저장할 수 있다. 보조 전원 장치(400)는 보조 전원을 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리(300)로 제공할 수 있다.
일 실시 예에서, 스토리지 장치(50)에 공급되던 외부 전원의 전압 레벨이 특정한 전압 레벨보다 낮아질 수 있다. 예를 들어, 외부 전원이 갑작스럽게 차단되는 서든 파워 로스(Sudden Power Loss, SPL)가 발생할 수 있다. 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리(300)는 전원이 차단되기 전에 수행이 완료될 것이 보장되어야 하는 다양한 동작들을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 스토리지 장치(50)에 포함된 쓰기 캐시 버퍼에 임시로 저장되어 있는 데이터를 전원이 차단되기 전에 메모리 장치(100)에 저장되도록 제어할 필요가 있다. 다른 예에서, 논리 어드레스와 물리 어드레스 간의 맵핑 데이터를 메모리 장치(100)에 저장하는 맵 업데이트 동작도 전원이 차단되기 전에 수행될 수 있다. 전원이 차단되기 전, 보조 전원 장치(400)는 수행 완료가 보장되어야 하는 동작들이 수행되기 위해 일정 시간 동안 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리(300)에 보조 전원을 제공할 수 있다.
일 실시 예에서, 보조 전원 장치(400)는 복수의 보조 전원 셀들을 포함할 수 있다. 보조 전원 장치(400)는 외부 전원을 기초로 보조 전원 셀들에 보조 전원에 대응되는 전압을 충전할 수 있다. 보조 전원 장치(400)는 충전된 전압을 이용하여 메모리 장치(100), 메모리 컨트롤러(200) 및 버퍼 메모리(300)에 보조 전원을 제공할 수 있다. 보조 전원은 보조 전원 장치(400)에 포함된 보조 전원 셀들에 의해서 공급될 수 있으므로 제한된 크기를 가질 수 있다.호스트(500)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
일 실시 예에서, 메모리 컨트롤러(200)는 쓰기 동작 제어부(210), 메모리 블록 관리부(220), 서든 파워 로스 관리부(230), 리드 동작 제어부(240) 및 보조 전원 장치 관리부(250)를 포함할 수 있다.
쓰기 동작 제어부(210)는 호스트(500)의 쓰기 요청에 응답하여 호스트(500)로부터 쓰기 요청된 데이터를 저장하는 쓰기 동작을 제어할 수 있다. 예를 들어, 호스트(500)로부터 쓰기 요청 및 쓰기 요청된 데이터를 수신하면, 쓰기 동작 제어부(210)는 쓰기 요청된 데이터를 저장하도록 버퍼 메모리(300)를 제어할 수 있다. 또한, 쓰기 동작 제어부(210)는 버퍼 메모리(300)에 저장된 쓰기 요청된 데이터를 복수의 메모리 블록들에 저장하도록 메모리 장치(100)를 제어할 수 있다.
메모리 블록 관리부(220)는 복수의 메모리 블록들을 관리할 수 있다.
일 실시 예에서, 복수의 메모리 블록들은 복수의 유저 블록들, 복수의 예비 블록들 및 복수의 파워 로스 프로텍션(Power Loss Protection, PLP) 블록들을 포함할 수 있다. 각 블록들에 대한 설명은 후술할 도 4를 참조하여 설명하도록 한다.
일 실시 예에서, 메모리 블록 관리부(220)는 쓰기 동작 오류에 응답하여 복수의 유저 블록들 및 복수의 예비 블록들 중 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단할 수 있다. 예를 들어, 복수의 유저 블록들에 대해 쓰기 동작 오류가 발생하고, 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하지 않을 수 있다. 이 경우, 메모리 블록 관리부(220)는 복수의 유저 블록들 및 복수의 예비 블록들 중 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것으로 판단할 수 있다.
또한, 메모리 블록 관리부(220)는 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환할 수 있다. 예를 들어, 복수의 유저 블록들 및 복수의 예비 블록들 중 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않으면, 메모리 블록 관리부(220)는 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환할 수 있다.
서든 파워 로스 관리부(230)는 전원 공급이 비정상적으로 차단되는 서든 파워 로스의 발생을 감지하고, 서든 파워 로스 복구 동작을 수행할 수 있다. 이때, 서든 파워 로스 복구 동작은 서든 파워 로스 상황이 발생하기 이전에 수행되던 쓰기 동작이 어느 페이지까지 프로그램 되었는지 여부를 파악하고, 서든 파워 로스가 발생되기 이전에 수행되던 메모리 장치(100)의 쓰기 동작을 이어서 수행하기 위한 동작일 수 있다. 예를 들어, 메모리 장치(100)가 쓰기 동작을 수행하는 도중에 스토리지 장치(50)에 전원이 갑작스럽게 차단되는 서든 파워 로스가 발생할 수 있다. 이 경우, 서든 파워 로스 관리부(230)는 버퍼 메모리(300)에 저장된 버퍼 데이터를 복수의 파워 로스 프로텍션 블록들에 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 일 실시 예에서, 버퍼 데이터는 버퍼 메모리(300)에 저장된 데이터일 수 있다. 서든 파워 로스 상황이 발생한 후 다시 전원이 공급되면, 서든 파워 로스 관리부(230)는 서든 파워 로스 복구 동작을 수행할 수 있다.
일 실시 예에서, 서든 파워 로스 관리부(230)는 서든 파워 로스가 발생되면, 버퍼 메모리(300)에 저장된 쓰기 요청된 데이터를 유저 블록으로 전환된 하나 이상의 파워 로스 프로텍션 블록들에 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다.
리드 동작 제어부(240)는 호스트(500)의 리드 요청에 응답하여 리드 요청된 데이터를 리드하는 리드 동작을 제어할 수 있다.
일 실시 예에서, 리드 동작 제어부(240)는 서든 파워 로스가 발생되기 전에 호스트(500)로부터 쓰기 요청된 데이터에 대한 리드 요청을 수신하면, 리드 요청에 대응되는 데이터를 리드하도록 버퍼 메모리(300)를 제어할 수 있다. 리드 동작 제어부(240)는 버퍼 메모리(300)로부터 리드된 데이터를 호스트(500)로 제공할 수 있다.
또한, 일 실시 예에서, 전원 공급이 회복된 이후에 호스트(500)로부터 쓰기 요청된 데이터에 대한 리드 요청을 수신하면, 리드 동작 제어부(240)는 하나 이상의 파워 로스 프로텍션 블록들로부터 리드 요청에 대응되는 데이터를 리드하도록 메모리 장치(100)를 제어할 수 있다. 리드 동작 제어부(240)는 하나 이상의 파워 로스 프로텍션 블록들로부터 리드된 데이터를 호스트(500)로 제공할 수 있다.
보조 전원 장치 관리부(250)는 보조 전원 장치(400)를 제어하거나 보조 전원 장치(400)에 충전된 전압을 모니터링할 수 있다.
일 실시 예에서, 보조 전원 장치 관리부(250)는 보조 전원 장치(400)에 충전된 전압의 크기가 임계 값 미만인지 여부를 판단할 수 있다. 충전된 전압의 크기가 임계 값 미만이면, 보조 전원 장치 관리부(250)는 보조 전원 장치(400)에 충전된 전압에 대한 정보를 메모리 블록 관리부(220)로 제공할 수 있다.
일 실시 예에서, 메모리 블록 관리부(220)는 충전된 전압에 대한 정보를 기초로 하나 이상의 파워 로스 프로텍션 블록들을 예비 블록으로 전환할 수 있다. 예를 들어, 메모리 블록 관리부(220)는 보조 전원 장치(400)에 충전된 전압의 크기가 임계 값 미만이면, 메모리 장치(100)가 수면 종료 상태에 진입한 것으로 판단할 수 있다. 또한, 메모리 블록 관리부(220)는 보조 전원 장치(400)에 충전된 전압의 크기가 임계 값 미만이면, 하나 이상의 파워 로스 프로텍션 블록들을 예비 블록으로 전환할 수 있다. 예를 들어, 메모리 블록 관리부(220)는 복수의 파워 로스 프로텍션 블록들 중 서든 파워 로스 발생 시 충전된 전압의 크기에 따라 사용되는 파워 로스 프로텍션 블록들을 제외한 나머지 파워 로스 프로텍션 블록들을 예비 블록으로 전환할 수 있다.
다시 말하면, 메모리 장치(100)가 수명 종료(End of Life, EOL) 상태에 진입하면, 보조 전원 장치(400)에 충전된 전압의 크기는 초기의 전압과 비교하여 줄어들 수 있다. 이 경우, 서든 파워 로스가 발생되었을 때, 보조 전원 장치(400)를 통해 전원 공급을 유지할 수 있는 시간이 줄어들 어 파워 로스 프로텍션 블록에 저장되는 데이터의 크기도 줄어들 수 있다. 즉, 수명 종료 상태에 진입하면, 복수의 파워 로스 프로텍션 블록들 중 일부는 사용되지 않을 수 있다.
따라서, 본 발명의 실시 예에 따르면, 보조 전원 장치(400)에 충전된 전압의 크기를 기초로 파워 로스 프로텍션 블록을 예비 블록으로 전환함으로써, 파워 로스 프로텍션 블록을 효율적으로 관리할 수 있다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성부(120), 어드레스 디코더(130), 입출력 회로(140) 및 제어 로직(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKi)을 포함한다. 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 어드레스 디코더(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKi)은 열 라인들(CL)을 통해 입출력 회로(140)에 연결될 수 있다. 실시 예에서, 행 라인들(RL)은 워드라인들, 소스 선택 라인들, 드레인 선택 라인들을 포함할 수 있다. 실시 예에서, 열 라인들(CL)은 비트라인들을 포함할 수 있다.
복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함한다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들을 포함할 수 있다. 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
실시 예에서, 전압 생성부(120), 어드레스 디코더(130) 및 입출력 회로(140)는 주변 회로(peripheral circuit)로 통칭될 수 있다. 주변 회로는 제어 로직(150)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 주변 회로는 쓰기 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
전압 생성부(120)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(120)는 제어 로직(150)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(120)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성부(120)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(120)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(120)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(150)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들을 생성할 것이다.
생성된 복수의 동작 전압들은 어드레스 디코더(130)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
어드레스 디코더(130)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 제어 로직(150)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(130)는 제어 로직(150)으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKi) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 실시 예에서, 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 컬럼 어드레스에 따라 입출력 회로(140)와 메모리 셀 어레이(110)를 연결할 수 있다.
본 발명의 실시 예에 따르면, 리드 동작 시에, 어드레스 디코더(130)는 선택된 워드라인에 리드 전압을 인가하고, 비선택된 워드라인들에 리드 전압보다 높은 레벨의 리드 패스 전압을 인가할 수 있다.
예시적으로, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
입출력 회로(140)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트 라인들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 쓰기 동작 시, 복수의 페이지 버퍼들에 저장된 데이터에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다.
리드 동작 시, 선택된 메모리 셀들에 저장된 데이터가 비트라인들을 통해서 센싱되고, 센싱된 데이터는 페이지 버퍼들에 저장될 수 있다.
제어 로직(150)은 어드레스 디코더(130), 전압 생성부(120) 및 입출력 회로(140)를 제어할 수 있다. 제어 로직(150)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직(150)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로들을 제어할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 블록들의 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 장치(100)는 복수의 플레인들(Plane 1~Plane 4)을 포함할 수 있다. 하나의 플레인은 복수의 메모리 블록들(BLK1~BLKi,(i는 양의 정수))을 포함할 수 있다. 도 4에서, 메모리 장치(100)가 4개의 플레인들을 포함하는 것으로 설명되었으나, 이는 설명의 편의를 위한 것으로서 하나의 메모리 장치에 포함되는 플레인들의 개수는 도 4의 실시 예에 의해 제한되지 않는다.
플레인은 독립적으로 쓰기 동작, 리드 동작 또는 소거 동작을 수행하는 단위일 수 있다. 따라서, 메모리 장치(100)는 플레인 별로 어드레스 디코더(130)와 읽기 및 쓰기 회로(미도시)를 포함할 수 있다.
실시 예에서, 슈퍼 블록들(SB1~SBg)은 하나의 메모리 장치에 포함된 복수의 플레인들에 각각 포함된 메모리 블록들 중 서로 다른 플레인에 포함되는 적어도 둘 이상의 메모리 블록들을 포함할 수 있다. 슈퍼 블록 단위로 데이터를 저장하는 메모리 장치(100)는 복수의 플레인들(Plane 1~Plane 4)들에 대한 동작을 동시에 수행할 수 있다(Multi-Plane Operation).
일 실시 예에서, 복수의 메모리 블록들(BLK1~BLKi)은 복수의 유저 블록들(UB), 복수의 예비 블록들(RB) 및 복수의 파워 로스 프로텍션 블록들(PLPB)을 포함할 수 있다.
예를 들어, 복수의 플레인들(Plane 1~Plane 4)들에 각각 포함된 제1 메모리 블록 내지 제g 메모리 블록(BLK1~BLKg)은 유저 블록(UB)일 수 있다. 유저 블록(UB)은 쓰기 요청된 데이터를 저장할 수 있다.
복수의 플레인들(Plane 1~Plane 4)들에 각각 포함된 제g+1 메모리 블록 내지 제h 메모리 블록(BLKg+1~BLKh)은 예비 블록(RB)일 수 있다. 예비 블록(RB)은 유저 블록(UB)을 대체하기 위한 메모리 블록일 수 있다. 예를 들어, 예비 블록(RB)은 복수의 유저 블록들(UB) 중 배드 블록으로 판단된 유저 블록(UB)을 대체하기 위한 메모리 블록일 수 있다. 이때, 배드 블록은 쓰기 동작 오류가 발생된 유저 블록(UB)을 의미할 수 있다. 쓰기 동작 오류는 데이터에 대한 쓰기 동작이 실패할 때 발생될 수 있다.
복수의 플레인들(Plane 1~Plane 4)들에 각각 포함된 제h+1 메모리 블록 내지 제i 메모리 블록(BLKh+1~BLKi)은 파워 로스 프로텍션 블록(PLPB)일 수 있다. 파워 로스 프로텍션 블록(PLPB)은 서든 파워 로스가 발생되면 버퍼 메모리(300)에 저장된 버퍼 데이터를 저장하는 메모리 블록일 수 있다.
도 4는 본 발명의 일 실시 예에 따른 유저 블록을 예비 블록으로 대체하는 동작을 설명하기 위한 도면이다.
도 4에서, 슈퍼 블록(SB)은 복수의 유저 블록들(UB1~UB4)을 포함할 수 있다. 복수의 유저 블록들(UB1~UB4)은 도 3의 제1 메모리 블록 내지 제g 메모리 블록(BLK1~BLKg) 중 일부를 나타낼 수 있다. 또한, 복수의 예비 블록들(RB1~RB4)은 도 3의 제g+1 메모리 블록 내지 제h 메모리 블록(BLKg+1~BLKh) 중 일부를 나타낼 수 있다.
도 1 및 도 4를 참조하면, 쓰기 동작 제어부(210)는 쓰기 요청된 데이터를 복수의 유저 블록들(UB1~UB4)에 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 쓰기 동작 제어부(210)의 제어에 따라, 버퍼 메모리(300)는 쓰기 요청된 데이터를 메모리 장치(100)로 제공하고, 메모리 장치(100)는 버퍼 메모리(300)로부터 제공받은 데이터를 복수의 유저 블록들(UB1~UB4)에 저장할 수 있다. 이때, 복수의 유저 블록들(UB1~UB4) 중 제4 유저 블록(UB4)에서 쓰기 동작 오류(WRITE FAIL)가 발생되면, 메모리 블록 관리부(220)는 제4 유저 블록(UB4)을 배드 블록으로 판단할 수 있다.
또한, 메모리 블록 관리부(220)는 제4 유저 블록(UB4)을 복수의 예비 블록들(RB1~RB4) 중 어느 하나의 예비 블록으로 대체할 수 있다. 이와 같은 동작은 "리맵(remap) 동작"으로 지칭될 수 있다. 예를 들어, 메모리 블록 관리부(220)는 복수의 예비 블록들(RB1~RB4) 중 제4 유저 블록(UB4)을 대체하기 위한 예비 블록을 검색할 수 있다. 제4 유저 블록(UB4)이 데이터를 저장할 수 있는 공간이 존재하는 프리 블록인 경우, 메모리 블록 관리부(220)는 제4 예비 블록(RB4)을 유저 블록으로 전환하여 제4 유저 블록(UB4)을 대체할 수 있다. 슈퍼 블록(SB)은 제4 유저 블록(UB4)이 포함되도록 재구성될 수 있다. 이후, 쓰기 동작 제어부(210)는 대체된 제4 예비 블록(RB4)에 쓰기 요청된 데이터를 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 쓰기 동작 제어부(210)의 제어에 따라, 버퍼 메모리(300)는 쓰기 요청된 데이터를 메모리 장치(100)로 제공하고, 메모리 장치(100)는 버퍼 메모리(300)로부터 제공받은 데이터를 제4 예비 블록(RB4)에 저장할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 파워 로스 프로텍션 블록을 유저 블록으로 전환하는 동작을 설명하기 위한 도면이다.
도 5에서, 슈퍼 블록(SB)은 복수의 유저 블록들(UB1~UB4)을 포함할 수 있다. 복수의 유저 블록들(UB1~UB4)은 도 3의 제1 메모리 블록 내지 제g 메모리 블록(BLK1~BLKg) 중 일부를 나타낼 수 있다. 또한, 복수의 예비 블록들(RB1~RB4)은 도 3의 제g+1 메모리 블록 내지 제h 메모리 블록(BLKg+1~BLKh) 중 일부를 나타낼 수 있다. 또한, 복수의 파워 로스 프로텍션 블록들(PLPB1~PLPB4)은 도 3의 제h+1 메모리 블록 내지 제i 메모리 블록(BLKh+1~BLKi) 중 일부를 나타낼 수 있다.
도 1 및 도 5를 참조하면, 쓰기 동작 제어부(210)는 쓰기 요청된 데이터를 복수의 유저 블록들(UB1~UB4)에 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 쓰기 동작 제어부(210)의 제어에 따라, 버퍼 메모리(300)는 쓰기 요청된 데이터를 메모리 장치(100)로 제공하고, 메모리 장치(100)는 버퍼 메모리(300)로부터 제공받은 데이터를 복수의 유저 블록들(UB1~UB4)에 저장할 수 있다. 이때, 복수의 유저 블록들(UB1~UB4) 중 제4 유저 블록(UB4)에서 쓰기 동작 오류(WRITE FAIL)가 발생되면, 메모리 블록 관리부(220)는 제4 유저 블록(UB4)을 배드 블록으로 판단할 수 있다.
메모리 블록 관리부(220)는 복수의 예비 블록들(RB1~RB4) 중 제4 유저 블록(UB4)을 대체하기 위한 예비 블록을 검색할 수 있다. 이때, 복수의 예비 블록들(RB1~RB4)이 모두 사용 중일 수 있다. 즉, 반복되는 쓰기 동작 오류로 인하여 복수의 예비 블록들(RB1~RB4) 중 제4 유저 블록(UB4)을 대체할 수 있는 예비 블록이 존재하지 않을 수 있다. 이 경우, 메모리 블록 관리부(220)는 메모리 장치(100)가 수명 종료(End of Life, EOL) 상태에 진입한 것으로 판단할 수 있다.
일 실시 예에서, 메모리 블록 관리부(220)는 복수의 파워 로스 프로텍션 블록들(PLPB1~PLPB4) 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환할 수 있다. 예를 들어, 메모리 블록 관리부(220)는 제4 유저 블록(UB4)을 대체하도록 제4 파워 로스 프로텍션 블록(PLPB4)을 유저 블록으로 전환할 수 있다. 슈퍼 블록(SB)은 제4 파워 로스 프로텍션 블록(PLPB4)이 포함되도록 재구성될 수 있다. 이후, 서든 파워 로스가 발생되면, 서든 파워 로스 관리부(230)는 유저 블록으로 전환된 제4 파워 로스 프로텍션 블록(PLPB4)에 쓰기 요청된 데이터를 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 서든 파워 로스 관리부(230)의 제어에 따라, 버퍼 메모리(300)는 쓰기 요청된 데이터를 메모리 장치(100)로 제공하고, 메모리 장치(100)는 버퍼 메모리(300)로부터 제공받은 데이터를 제4 파워 로스 프로텍션 블록(PLPB4)에 저장할 수 있다.
따라서, 본 발명의 실시 예에 따르면, 반복되어 발생되는 쓰기 동작 오류로 인하여 배드 블록으로 판단된 유저 블록을 대체하기 위한 예비 블록이 존재하지 않으면, 파워 로스 프로텍션 블록을 유저 블록으로 전환함으로써, 쓰기 요청된 데이터를 보장할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 파워 로스 프로텍션 블록을 유저 블록으로 전환하는 맵핑 테이블을 설명하기 위한 도면이다.
도 6을 참조하면, 맵핑 테이블은 복수의 유저 블록들에 대응되는 논리 어드레스들(LA1, LA2 …)과 물리 어드레스들(PA1, PA2 …) 사이의 맵핑 관계를 저장할 수 있다.
일 실시 예에서, 제1 논리 어드레스(LA1)에 대응되는 유저 블록이 배드 블록으로 판단될 수 있다. 메모리 블록 관리부(220)는 배드 블록으로 판단된 유저 블록을 복수의 예비 블록들 중 어느 하나의 예비 블록으로 대체할 수 있다. 이 경우, 메모리 블록 관리부(220)는 유저 블록에 대응되는 논리 어드레스가 대체되는 예비 블록의 물리 어드레스와 맵핑되도록 맵핑 테이블을 갱신할 수 있다. 예를 들어, 메모리 블록 관리부(220)는 제1 논리 어드레스(LA1)와 대체되는 예비 블록의 물리 어드레스인 제h+1 물리 어드레스(PAh+1)가 맵핑되도록 맵핑 테이블을 갱신할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 리드 동작의 일 예를 설명하기 위한 도면이다.
구체적으로, 도 7은 서든 파워 로스가 발생되기 전에 리드 요청을 수신하는 경우의 리드 동작을 설명하기 위한 도면일 수 있다.
도 7을 참조하면, 버퍼 메모리(300)는 호스트(500)로부터 쓰기 요청된 데이터(DATA)를 저장할 수 있다. 일 실시 예에서, 쓰기 동작 오류에 따라 복수의 유저 블록들 및 복수의 예비 블록들 중 쓰기 요청된 데이터(DATA)를 저장할 수 있는 메모리 블록이 존재하지 않을 수 있다. 이때, 서든 파워 로스가 발생되기 전에, 리드 동작 제어부(240)는 호스트(500)로부터 데이터(DATA)에 대한 리드 요청(R_REQ)을 수신할 수 있다. 리드 동작 제어부(240)는 리드 요청(R_REQ)에 대응되는 리드 커맨드(R_CMD)를 생성하고, 리드 커맨드(R_CMD)를 버퍼 메모리(300)로 제공할 수 있다. 버퍼 메모리(300)는 리드 커맨드(R_CMD)에 응답하여 데이터(DATA)를 리드 동작 제어부(240)로 제공할 수 있다. 리드 동작 제어부(240)는 버퍼 메모리(300)로부터 리드된 데이터(DATA)를 호스트(500)로 제공할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 리드 동작의 다른 예를 설명하기 위한 도면이다.
구체적으로, 도 8은 서든 파워 로스가 발생된 뒤 리드 요청을 수신하는 경우의 리드 동작을 설명하기 위한 도면일 수 있다.
도 8을 참조하면, 버퍼 메모리(300)는 호스트(500)로부터 쓰기 요청된 데이터(DATA)를 저장할 수 있다. 일 실시 예에서, 쓰기 동작 오류에 따라 복수의 유저 블록들 및 복수의 예비 블록들 중 쓰기 요청된 데이터(DATA)를 저장할 수 있는 메모리 블록이 존재하지 않을 수 있다. 이 경우, 하나 이상의 파워 로스 프로텍션 블록들이 유저 블록으로 전환될 수 있다. 이후, 서든 파워 로스가 발생되면(①), 서든 파워 로스 관리부(230)는 유저 블록으로 전환된 파워 로스 프로텍션 블록들에 쓰기 요청된 데이터(DATA)를 저장하도록 버퍼 메모리(300) 및 메모리 장치(100)를 제어할 수 있다. 서든 파워 로스 관리부(230)의 제어에 따라, 버퍼 메모리(300)는 쓰기 요청된 데이터(DATA)를 메모리 장치(100)로 제공하고, 메모리 장치(100)는 버퍼 메모리(300)로부터 제공받은 데이터(DATA)를 유저 블록으로 전환된 파워 로스 프로텍션 블록들에 저장할 수 있다.
일 실시 예에서, 서든 파워 로스가 발생된 뒤 전원 공급이 회복될 수 있다. 이후, 리드 동작 제어부(240)는 호스트(500)로부터 데이터(DATA)에 대한 리드 요청(R_REQ)을 수신할 수 있다(②). 리드 동작 제어부(240)는 리드 요청(R_REQ)에 대응되는 리드 커맨드(R_CMD)를 생성하고, 리드 커맨드(R_CMD)를 메모리 장치(100)로 제공할 수 있다. 메모리 장치(100)는 리드 커맨드(R_CMD)에 응답하여 파워 로스 프로텍션 블록들로부터 데이터(DATA)를 리드할 수 있다. 메모리 장치(100)는 리드된 데이터(DATA)를 리드 동작 제어부(240)로 제공할 수 있다. 리드 동작 제어부(240)는 파워 로스 프로텍션 블록들로부터 리드된 데이터(DATA)를 호스트(500)로 제공할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 설명하기 위한 순서도이다.
도 9에 도시된 방법은 예를 들어, 도 1에 도시된 스토리지 장치(50)에 의해 수행될 수 있다.
도 9를 참조하면, 단계 S901에서, 스토리지 장치(50)는 호스트(500)로부터 쓰기 요청된 데이터를 수신할 수 있다. 이때, 쓰기 요청된 데이터는 버퍼 메모리(300)에 저장될 수 있다.
단계 S903에서, 스토리지 장치(50)는 쓰기 동작을 수행할 수 있다. 이때, 쓰기 동작은 쓰기 요청된 데이터를 복수의 유저 블록들 및 복수의 예비 블록들에 저장하는 동작일 수 있다.
단계 S905에서, 스토리지 장치(50)는 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류를 검출할 수 있다.
단계 S907에서, 스토리지 장치(50)는 쓰기 동작 오류에 응답하여 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단할 수 있다. 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하면, 스토리지 장치(50)는 단계 S909를 수행할 수 있다. 이와 달리, 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않으면, 스토리지 장치(50)는 단계 S911을 수행할 수 있다.
예를 들어, 스토리지 장치(50)는 복수의 예비 블록들 중 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하는지 여부를 판단할 수 있다. 스토리지 장치(50)는 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하는 것에 응답하여 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는 것으로 판단할 수 있다. 이 경우, 단계 S909에서, 스토리지 장치(50)는 유저 블록을 예비 블록으로 대체하고, 대체된 예비 블록에 쓰기 요청된 데이터를 저장할 수 있다.
이와 달리, 스토리지 장치(50)는 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하지 않는 것에 응답하여 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것으로 판단할 수 있다. 이 경우, 단계 S911에서, 스토리지 장치(50)는 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환할 수 있다.
단계 S913에서, 스토리지 장치(50)는 서든 파워 로스의 발생을 검출할 수 있다.
단계 S915에서, 스토리지 장치(50)는 서든 파워 로스의 발생에 응답하여 버퍼 메모리(300)에 저장된 쓰기 요청된 데이터를 하나 이상의 파워 로스 프로텍션 블록들에 저장할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법의 다른 예를 설명하기 위한 순서도이다.
도 10에 도시된 방법은 예를 들어, 도 1에 도시된 스토리지 장치(50)에 의해 수행될 수 있다.
도 10을 참조하면, 단계 S1001에서, 스토리지 장치(50)는 보조 전원 장치(400)에 충전된 전압의 크기를 모니터링할 수 있다.
단계 S1003에서, 스토리지 장치(50)는 보조 전원 장치(400)에 충전된 전압의 크기가 임계 값 미만인지 여부를 판단할 수 있다. 충전된 전압의 크기가 임계 값 이상이면, 스토리지 장치(50)는 단계를 종료할 수 있다. 이와 달리, 충전된 전압의 크기가 임계 값 미만이면, 스토리지 장치(50)는 단계 S1005를 수행할 수 있다.
단계 S1005에서, 스토리지 장치(50)는 하나 이상의 파워 로스 프로텍션 블록들을 예비 블록으로 전환할 수 있다. 예를 들어, 메모리 블록 관리부(220)는 복수의 파워 로스 프로텍션 블록들 중 서든 파워 로스 발생 시 충전된 전압의 크기에 따라 사용되는 파워 로스 프로텍션 블록들을 제외한 나머지 파워 로스 프로텍션 블록들을 예비 블록으로 전환할 수 있다.
도 11은 도 1의 메모리 컨트롤러의 다른 예를 설명하기 위한 도면이다.
도 1의 메모리 컨트롤러(200)에 대한 설명은 도 11의 메모리 컨트롤러(1000)에도 동일하게 적용될 수 있다.
도 1 및 도 11을 참조하면, 메모리 컨트롤러(1000)는 프로세서(1010), RAM(1020), 에러 정정 회로(1030), ROM(1040), 호스트 인터페이스(1050), 및 플래시 인터페이스(1060)를 포함할 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어할 수 있다. 일 실시 예에서, 도 1의 쓰기 동작 제어부(210), 메모리 블록 관리부(220), 서든 파워 로스 관리부(230) 및 리드 동작 제어부(240)는 프로세서(1010)의 일 구성으로 구현될 수 있다. 따라서, 프로세서(1010)는 도 1을 참조하여 설명된 쓰기 동작 제어부(210), 메모리 블록 관리부(220), 서든 파워 로스 관리부(230), 리드 동작 제어부(240) 및 보조 전원 장치 관리부(250)의 동작들을 동일하게 수행할 수 있다. 예를 들어, 프로세서(1010)는 쓰기 요청된 데이터에 대한 쓰기 동작을 제어할 수 있다. 또한, 프로세서(1010)는 쓰기 동작 오류에 응답하여 유저 블록을 예비 블록으로 대체하거나 파워 로스 프로텍션 블록을 유저 블록으로 전환할 수 있다. 또한, 프로세서(1010)는 서든 파워 로스의 발생을 감지하고, 서든 파워 로스 복구 동작을 수행할 수 있다. 또한, 프로세서(1010)는 호스트(500)의 리드 요청에 응답하여 리드 동작을 제어할 수 있다.
RAM(1020)은 메모리 컨트롤러(1000)의 버퍼 메모리, 캐시 메모리, 동작 메모리 등으로 사용될 수 있다. 일 실시 예에서, 도 1의 버퍼 메모리(300)는 RAM(1020)의 일 구성으로 구현될 수 있다. 예를 들어, RAM(1020)은 쓰기 요청된 데이터를 저장할 수 있다.
에러 정정 회로(1030)는 에러 정정을 수행할 수 있다. 에러 정정 회로(1030)는 플래시 인터페이스(1060)를 통해 메모리 장치(100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 플래시 인터페이스(1060)를 통해 메모리 장치(100)로 전달될 수 있다. 에러 정정 회로(1030)는 메모리 장치(100)로부터 플래시 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정 회로(1030)는 플래시 인터페이스(1060)의 구성 요소로서 플래시 인터페이스(1060)에 포함될 수 있다.
ROM(1040)은 메모리 컨트롤러(1000)가 동작하는데 요구되는 다양한 정보들을 펌웨어 형태로 저장할 수 있다.
메모리 컨트롤러(1000)는 호스트 인터페이스(1050)를 통해 외부 장치(예를 들어, 호스트(500), 애플리케이션 프로세서 등)와 통신할 수 있다.
메모리 컨트롤러(1000)는 플래시 인터페이스(1060)를 통해 메모리 장치(100)와 통신할 수 있다. 메모리 컨트롤러(1000)는 플래시 인터페이스(1060)를 통해 커맨드, 어드레스, 및 제어 신호 등을 메모리 장치(100)로 전송할 수 있고, 데이터를 수신할 수 있다. 예시적으로, 플래시 인터페이스(1060)는 낸드 인터페이스(NAND Interface)를 포함할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin Transfer Torque-Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 13을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호를 주고 받고, 전원 커넥터(3002)를 통해 전원을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 14를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 스토리지 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 쓰기 동작 제어부
220: 메모리 블록 관리부
230: 서든 파워 로스 관리부
240: 리드 동작 제어부
250: 보조 전원 장치 관리부
300: 버퍼 메모리
400: 보조 전원 장치
500: 호스트

Claims (19)

  1. 호스트로부터 쓰기 요청된 데이터를 저장하는 버퍼 메모리;
    복수의 유저 블록들, 상기 복수의 유저 블록들을 대체하기 위한 복수의 예비 블록들 및 전원 공급이 비정상적으로 차단되는 서든 파워 로스가 발생되면 상기 버퍼 메모리에 저장된 버퍼 데이터를 저장하는 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들을 포함하는 메모리 장치; 및
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단하고, 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 상기 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 컨트롤러;를 포함하는 스토리지 장치.
  2. 제1 항에 있어서, 상기 쓰기 동작 오류는,
    상기 쓰기 요청된 데이터를 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 어느 하나에 저장하는 쓰기 동작이 실패할 때 발생되는 스토리지 장치.
  3. 제1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 유저 블록들에 대해 상기 쓰기 동작 오류가 발생되면, 상기 복수의 유저 블록들에 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것으로 판단하는 스토리지 장치.
  4. 제3 항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 예비 블록들에 상기 복수의 유저 블록들을 대체하기 위한 예비 블록이 존재하지 않으면, 상기 복수의 예비 블록들에 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것으로 판단하는 스토리지 장치.
  5. 제4 항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 유저 블록들을 대체하기 위한 예비 블록이 존재하지 않으면, 상기 메모리 장치가 수명 종료(End of Life, EOL) 상태에 진입한 것으로 판단하는 스토리지 장치.
  6. 제1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않으면, 상기 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 스토리지 장치.
  7. 제1 항에 있어서, 상기 메모리 컨트롤러는,
    상기 서든 파워 로스가 발생되면, 상기 버퍼 메모리에 저장된 상기 쓰기 요청된 데이터를 상기 유저 블록으로 전환된 하나 이상의 파워 로스 프로텍션 블록들에 저장하도록 상기 버퍼 메모리 및 상기 메모리 장치를 제어하는 스토리지 장치.
  8. 제7 항에 있어서, 상기 메모리 컨트롤러는,
    상기 전원 공급이 회복된 이후에 상기 호스트로부터 상기 쓰기 요청된 데이터에 대한 리드 요청을 수신하면, 상기 유저 블록으로 전환된 하나 이상의 파워 로스 프로텍션 블록들로부터 상기 리드 요청에 대응되는 데이터를 리드하도록 상기 메모리 장치를 제어하고, 상기 유저 블록으로 전환된 하나 이상의 파워 로스 프로텍션 블록들로부터 리드된 데이터를 상기 호스트로 제공하는 스토리지 장치.
  9. 호스트로부터 쓰기 요청된 데이터를 수신하는 단계;
    상기 쓰기 요청된 데이터를 복수의 유저 블록들 및 복수의 예비 블록들에 저장하는 쓰기 동작을 수행하는 단계;
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들의 쓰기 동작 오류를 검출하는 단계;
    상기 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단하는 단계; 및
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부에 따라 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 단계;를 포함하는 스토리지 장치의 동작 방법.
  10. 제9 항에 있어서, 상기 판단하는 단계는,
    상기 복수의 예비 블록들 중 상기 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하는지 여부를 판단하는 단계; 및
    상기 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하지 않는 것에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것으로 판단하는 단계;를 포함하는 스토리지 장치의 동작 방법.
  11. 제9 항에 있어서,
    상기 쓰기 동작 오류가 발생되는 유저 블록을 대체하기 위한 예비 블록이 존재하지 않는 것에 응답하여 메모리 장치가 수명 종료(End of Life, EOL) 상태에 진입한 것으로 판단하는 단계;를 더 포함하는 스토리지 장치의 동작 방법.
  12. 제9 항에 있어서, 상기 전환하는 단계는,
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않는 것에 응답하여 상기 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 스토리지 장치의 동작 방법.
  13. 호스트로부터 쓰기 요청된 데이터를 저장하는 버퍼 메모리 및 복수의 유저 블록들, 복수의 예비 블록들 및 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 쓰기 요청된 데이터를 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들에 저장하는 쓰기 동작을 수행하도록 상기 버퍼 메모리 및 상기 메모리 장치를 제어하는 쓰기 동작 제어부; 및
    상기 쓰기 동작의 실패에 따라 발생되는 쓰기 동작 오류에 응답하여 상기 복수의 파워 로스 프로텍션 블록들 중 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 블록 관리부;를 포함하는 메모리 컨트롤러.
  14. 제13 항에 있어서, 상기 메모리 블록 관리부는,
    상기 쓰기 동작 오류에 응답하여 상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하는지 여부를 판단하는 메모리 컨트롤러.
  15. 제14 항에 있어서, 상기 메모리 블록 관리부는,
    상기 복수의 유저 블록들 및 상기 복수의 예비 블록들 중 상기 쓰기 요청된 데이터를 저장할 수 있는 메모리 블록이 존재하지 않으면, 상기 하나 이상의 파워 로스 프로텍션 블록들을 유저 블록으로 전환하는 메모리 컨트롤러.
  16. 메모리 장치 및 메모리 컨트롤러로 보조 전원을 공급하는 보조 전원 장치;
    복수의 유저 블록들, 상기 복수의 유저 블록들을 대체하기 위한 복수의 예비 블록들 및 전원 공급이 비정상적으로 차단되는 서든 파워 로스가 발생되면 버퍼 메모리에 저장된 버퍼 데이터를 저장하는 복수의 파워 로스 프로텍션(Power Loss Protection) 블록들을 포함하는 메모리 장치; 및
    상기 보조 전원 장치에 충전된 전압의 크기를 기초로 상기 복수의 파워 로스 프로텍션들 중 하나 이상의 파워 로스 프로텍션 블록들을 예비 블록으로 전환하는 메모리 컨트롤러;를 포함하는 스토리지 장치.
  17. 제16 항에 있어서, 상기 메모리 컨트롤러는,
    상기 충전된 전압의 크기가 임계 값 미만이면, 상기 하나 이상의 파워 로스 프로텍션 블록들을 예비 블록으로 전환하는 스토리지 장치.
  18. 제17 항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 파워 로스 프로텍션 블록들 중 서든 파워 로스 발생 시 상기 충전된 전압의 크기에 따라 사용되는 파워 로스 프로텍션 블록들을 제외한 나머지 파워 로스 프로텍션 블록들을 예비 블록으로 전환하는 스토리지 장치.
  19. 제16 항에 있어서, 상기 메모리 컨트롤러는,
    상기 충전된 전압의 크기가 임계 값 미만이면, 상기 메모리 장치가 수명 종료(End of Life, EOL) 상태에 진입한 것으로 판단하는 스토리지 장치.



KR1020210133207A 2021-10-07 2021-10-07 스토리지 장치 및 그 동작 방법 KR20230050012A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210133207A KR20230050012A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 그 동작 방법
US17/708,822 US11914891B2 (en) 2021-10-07 2022-03-30 Storage device and operating method thereof
CN202210559882.XA CN115952104A (zh) 2021-10-07 2022-05-23 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210133207A KR20230050012A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230050012A true KR20230050012A (ko) 2023-04-14

Family

ID=85798279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210133207A KR20230050012A (ko) 2021-10-07 2021-10-07 스토리지 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11914891B2 (ko)
KR (1) KR20230050012A (ko)
CN (1) CN115952104A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692417B1 (ko) * 2011-12-29 2017-01-05 인텔 코포레이션 다이렉트 액세스를 갖는 다중-레벨 메모리
KR102291507B1 (ko) 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
US11069425B2 (en) * 2018-08-21 2021-07-20 Intel Corporation Multi-level memory repurposing technology to process a request to modify a configuration of a persistent storage media
KR102592803B1 (ko) 2018-10-31 2023-10-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11693586B2 (en) * 2021-06-24 2023-07-04 Micron Technology, Inc. Over provisioning component for memory management

Also Published As

Publication number Publication date
US20230115457A1 (en) 2023-04-13
CN115952104A (zh) 2023-04-11
US11914891B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US11861359B2 (en) Storage device and method of operating the same
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
US11599268B2 (en) Storage device and method of operating the same
US11880274B2 (en) Host device, memory controller, and computing system including the same
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
US11960733B2 (en) Memory controller and method of operating the same
KR20220066688A (ko) 스토리지 장치 및 그 동작 방법
US11914891B2 (en) Storage device and operating method thereof
US20220391133A1 (en) Memory controller and memory system including the same
US11880601B2 (en) Data storage device for performing read operation and operating method thereof
US20230103797A1 (en) Memory controller and method of operating the same
US11989089B2 (en) Memory controller, operating method thereof, and computing system including the same
US20230083500A1 (en) Storage device and operating method thereof
US20240045590A1 (en) Storage device, electronic device including the same, and operating method thereof
US20210318952A1 (en) Storage device and method of operating the same
KR20220169397A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20230166612A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220167077A (ko) 저장 장치 및 그 동작 방법
KR20230011214A (ko) 스토리지 장치 및 이의 동작 방법
KR20220067386A (ko) 스토리지 장치 및 그 동작 방법
KR20220053374A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20230001438A (ko) 저장 장치 및 그 동작 방법