KR20220066688A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20220066688A
KR20220066688A KR1020200152997A KR20200152997A KR20220066688A KR 20220066688 A KR20220066688 A KR 20220066688A KR 1020200152997 A KR1020200152997 A KR 1020200152997A KR 20200152997 A KR20200152997 A KR 20200152997A KR 20220066688 A KR20220066688 A KR 20220066688A
Authority
KR
South Korea
Prior art keywords
zone
zones
memory
data
memory device
Prior art date
Application number
KR1020200152997A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200152997A priority Critical patent/KR20220066688A/ko
Priority to US17/326,631 priority patent/US11625178B2/en
Priority to CN202110768640.7A priority patent/CN114510371A/zh
Publication of KR20220066688A publication Critical patent/KR20220066688A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른, 향상된 존 복구 속도를 갖는 스토리지 장치는, 복수의 메모리 블록들을 포함하는 메모리 장치, 상기 호스트로부터 입력되는 존 오픈 요청에 응답하여, 상기 복수의 메모리 블록들 중 상기 오픈 요청된 존에 대응되는 논리 어드레스 그룹의 데이터를 저장할 메모리 블록들을 할당 하고, 상기 존 오픈 요청에 포함된 존 복구 정보를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 존 복구 정보는, 상기 오픈 요청된 존에 저장될 데이터가 다음 파워 사이클에서 복구되어야 하는지를 나타내는 정보일 수 있다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 그 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리지 장치는 데이터를 저장하는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분될 수 있다.
휘발성 메모리 장치는 전원이 공급되는 동안에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치일 수 있다. 휘발성 메모리 장치에는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 포함될 수 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 존 복구 속도를 갖는 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 메모리 블록들을 포함하는 메모리 장치, 상기 호스트로부터 입력되는 존 오픈 요청에 응답하여, 상기 복수의 메모리 블록들 중 상기 오픈 요청된 존에 대응되는 논리 어드레스 그룹의 데이터를 저장할 메모리 블록들을 할당 하고, 상기 존 오픈 요청에 포함된 존 복구 정보를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 존 복구 정보는, 상기 오픈 요청된 존에 저장될 데이터가 다음 파워 사이클에서 복구되어야 하는지를 나타내는 정보일 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 호스트로부터 제공된 연속되는 논리 어드레스들을 각각 포함하는 논리 어드레스 그룹들에 각각 대응되는 복수의 존들 및 상기 복수의 존들에 관한 메타 데이터를 저장하는 메타 데이터 블록을 포함하는 메모리 장치 및 상기 호스트 또는 상기 메모리 장치로부터 수신한 데이터를 임시로 저장하는 버퍼 메모리 장치 및 전원이 인가되면, 상기 메타 데이터 블록에 포함된 존 복구 정보를 상기 버퍼 메모리 장치에 로드하고, 상기 존 복구 정보를 기초로 상기 복수의 존들에 저장된 데이터를 선택적으로 복구하는 메모리 컨트롤러;를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 호스트로부터 제공된 연속되는 논리 어드레스들을 각각 포함하는 논리 어드레스 그룹들에 각각 대응되는 데이터를 저장하는 복수의 존들을 포함하는 메모리 장치, 상기 복수의 존들 중 휘발성 존들을 나타내는 존 복구 정보를 포함하는 존 복구 정보 저장부를 포함하는 버퍼 메모리 장치 및 전원이 차단되기 전에 상기 존 복구 정보 저장부에 저장된 데이터를 상기 메모리 장치에 포함된 메타 데이터 블록에 저장하고, 전원이 차단된 뒤, 다시 전원이 입력되면, 상기 메타 데이터 블록에 저장된 존 복구 정보를 상기 존 복구 정보 저장부에 로드하고, 상기 존 복구 정보를 기초로 상기 복수의 존들 중 휘발성 존들 이외의 존들에 저장된 데이터를 복구하는 메모리 컨트롤러를 포함할 수 있다.
본 기술에 따르면 향상된 존 복구 속도를 갖는 스토리지 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 블록들 중 어느 하나의 메모리 블록의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 스토리지 장치의 저장 영역을 설명하기 위한 도면이다.
도 5는 존에 데이터가 저장되는 과정을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른, 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 7은 도 6의 존 디스크립터 저장부(320)에 저장된 존 디스크립터들을 설명하기 위한 도면이다.
도 8은 도 6의 존 복구 정보 저장부(330)에 저장된 존 복구 정보를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 나타낸 순서도이다.
도 10은 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 나타낸 순서도이다.
도 11은 도 1의 메모리 컨트롤러의 일 실시 예를 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(400)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(400)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(미도시)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 수 있다. 읽기 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 센싱할 수 있다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 수 있다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 펌웨어(FW)는 호스트(400)와의 통신을 제어하는 호스트 인터페이스 레이어(Host Interface Layer, HIL), 메모리 컨트롤러(200)는 호스트(400)와 메모리 장치(100) 간의 통신을 제어하는 플래시 변환 레이어(Flash Translation Layer, FTL) 및 메모리 장치(100)와의 통신을 제어하는 플래시 인터페이스 레이어(Flash Interface Layer, FIL)를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다. 본 명세서에서 논리 블록 어드레스(LBA)와 “논리 어드레스” 또는 “논리적 어드레스”는 같은 의미로 사용될 수 있다. 본 명세서에서 물리 블록 어드레스(PBA)와 “물리 어드레스” 또는 “물리적 어드레스”는 같은 의미로 사용될 수 있다.
메모리 컨트롤러(200)는 호스트(400)의 요청(request)에 따라 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스(PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 읽기 동작 시, 메모리 컨트롤러(200)는 읽기 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(400)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 읽기 리클레임(read reclaim), 가비지 컬렉션(garbage collection)등을 수행하는데 수반되는 읽기 동작 및 프로그램 동작들을 수행하기 위한 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들에 대한 동작이 중첩되도록 제어하는 방식일 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치(100)는 호스트(400)로부터 입력되는 연속되는 논리 어드레스들을 포함하는 논리 어드레스 그룹에 대응되는 데이터를 저장하는 저장영역인 시퀀셜 영역을 포함할 수 있다. 시퀀셜 영역은 “존(zone)”으로 불리울 수 있다. 메모리 장치(100)는 복수의 존들을 포함할 수 있고, 존들은 각각 대응되는 논리 어드레스 그룹의 데이터를 저장할 수 있다.
메모리 컨트롤러(200)는 존 관리부(210)를 더 포함할 수 있다.
존 관리부(210)는 호스트(400)가 맨 처음 존을 오픈할 때 제공하는 존 오픈 요청을 수신할 수 있다. 존 오픈 요청은 해당 존에 대한 존 복구 정보를 포함할 수 있다. 존 복구 정보는 해당 존에 저장된 데이터가 다음 파워 사이클(전원이 차단된 후, 다시 전원이 제공된 상태)때, 복구되어야 하는 데이터인지를 나타내는 정보일 수 있다.
존 관리부(210)는 존 복구 정보 저장부(330)에 저장된 존 복구 정보를 주기적으로 또는 전원이 차단되기 전에 메모리 장치(100)에 저장할 수 있다.
이후, 존 관리부(210)는 전원이 입력되면, 메모리 장치(100)로부터 존 복구 정보를 로드하여 존 복구 정보 저장부(330)에 저장하고, 존 복구 정보를 기초로, 복수의 존들 중 복구할 존들만 선택적으로 복구할 수 있다. 실시 예에서, 존 관리부(210)는 복구 대상이 아닌 존들에 저장된 데이터를 소거하도록 메모리 장치(100)를 제어할 수 있다.
버퍼 메모리 장치(300)는 호스트(400)로부터 제공받은 데이터를 임시로 저장하거나, 메모리 장치(100)로부터 획득한 데이터를 임시로 저장하는 영역일 수 있다. 예를 들어, 버퍼 메모리 장치(300)는 호스트(400)로부터 쓰기 요청된 데이터를 메모리 장치(100)에 저장하기 전에 임시로 저장할 수 있다. 또는 버퍼 메모리 장치(300)는 메모리 장치(100)로부터 리드한 데이터를 호스트(400)에 제공하기 전에 임시로 저장할 수 있다.
복수의 존들에 데이터를 저장하는 스토리지 장치(50)에서 호스트(400)는 유저가 스토리지 장치(50)에 저장하고자 하는 유저 데이터가 아닌, 호스트(400) 또는 스토리지 장치(50)의 성능 향상에 필요한 데이터를 스토리지 장치(50)에 저장할 수 있다. 이러한 데이터는 영구적으로 스토리지 장치(50)에 저장될 필요가 없고, 매 파워사이클마다 생성되는 데이터일 수 있다.
호스트(400)가 데이터를 저장할 때, 해당 데이터가 필수적으로 복구되지 않아도 되는 데이터임을 알려주는 경우, 스토리지 장치(50)는 전원이 인가된 뒤, 기 저장된 데이터를 포함하는 존들을 선택적으로 복구함으로써, 복구 동작에 소요되는 시간이 감소될 수 있다.
즉, 호스트(400)는 존을 오픈할 때, 다음 파워사이클에서 복구될 필요가 없는 데이터들에 대해서는 복구 대상이 아님을 나타내는 존 복구 정보를 스토리지 장치(50)에 제공할 수 있다. 복구 대상이 아닌 존들은 매 파워 사이클 마다 소멸되는 데이터를 저장하는 이른바 휘발성 존(volatile zone)으로 활용될 수 있고, 복구 대상인 존들은 비휘발성 존(non-volatile zone)들로 활용될 수 있다.
호스트(400)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 전압 생성부(120), 어드레스 디코더(130), 입출력 회로(140) 및 제어 로직(150)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKi)을 포함한다. 복수의 메모리 블록들(BLK1~BLKi)은 행 라인들(RL)을 통해 어드레스 디코더(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKi)은 열 라인들(CL)을 통해 입출력 회로(140)에 연결될 수 있다. 실시 예에서, 행 라인들(RL)은 워드라인들, 소스 선택 라인들, 드레인 선택 라인들을 포함할 수 있다. 실시 예에서, 열 라인들(CL)은 비트라인들을 포함할 수 있다.
복수의 메모리 블록들(BLK1~BLKi) 각각은 복수의 메모리 셀들을 포함한다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들을 포함할 수 있다. 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
실시 예에서, 전압 생성부(120), 어드레스 디코더(130) 및 입출력 회로(140)는 주변 회로(peripheral circuit)로 통칭될 수 있다. 주변 회로는 제어 로직(150)의 제어에 따라 메모리 셀 어레이(110)를 구동할 수 있다. 주변 회로는 프로그램 동작, 읽기 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
전압 생성부(120)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(120)는 제어 로직(150)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(120)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(120)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들을 생성할 수 있다. 전압 생성부(120)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(120)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(120)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(150)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들을 생성할 것이다.
생성된 복수의 동작 전압들은 어드레스 디코더(130)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
어드레스 디코더(130)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(130)는 제어 로직(150)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(130)는 제어 로직(150)으로부터 어드레스(ADDR)를 수신할 수 있다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKi) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 실시 예에서, 어드레스 디코더(130)는 수신된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩할 수 있다. 어드레스 디코더(130)는 디코딩된 컬럼 어드레스에 따라 입출력 회로(140)와 메모리 셀 어레이(110)를 연결할 수 있다.
본 발명의 실시 예에 따르면, 읽기 동작 시에, 어드레스 디코더(130)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 수 있다.
예시적으로, 어드레스 디코더(130)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
입출력 회로(140)는 복수의 페이지 버퍼들을 포함할 수 있다. 복수의 페이지 버퍼들은 비트 라인들을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 프로그램 동작 시, 복수의 페이지 버퍼들에 저장된 데이터에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다.
읽기 동작 시, 선택된 메모리 셀들에 저장된 데이터가 비트라인들을 통해서 센싱되고, 센싱된 데이터는 페이지 버퍼들에 저장될 수 있다.
제어 로직(150)은 어드레스 디코더(130), 전압 생성부(120) 및 입출력 회로(140)를 제어할 수 있다. 제어 로직(150)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다. 제어 로직(150)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로들을 제어할 수 있다.
도 3은 도 2의 메모리 블록들 중 어느 하나의 메모리 블록의 구조를 설명하기 위한 도면이다.
메모리 블록(BLKi)은 도 3의 메모리 블록들(BLK1~BLKi)중 어느 하나의 메모리 블록(BLKi)을 나타낸 도면이다.
도 3을 참조하면, 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLKi)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링(string; ST)들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링(ST)들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링(ST)들에 공통으로 연결될 수 있다. 스트링(ST)들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링(ST)들에 포함된 소스 셀렉트 트랜지스터(SST)들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링(ST)들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PG)라 할 수 있다. 따라서, 메모리 블록(BLKi)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지(PG)들이 포함될 수 있다.
하나의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PG)에 포함된 셀 개수만큼의 데이터 비트들을 포함할 수 있다.
하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 본 발명의 스토리지 장치의 저장 영역을 설명하기 위한 도면이다.
도 4를 참조하면, 스토리지 장치의 저장 영역은 복수의 시퀀셜 영역들로 구분될 수 있다.
도 4에서, 호스트(400)가 제공할 논리 어드레스들이 제1 논리 어드레스(LBA 1)에서부터 제m 논리 어드레스(LBA m)인 경우를 가정한다.
제1 논리 어드레스(LBA 1) 내지 제m 논리 어드레스(LBA m)에 대응되는 데이터는 시퀀셜 영역들인 존0(Zone0) 내지 존X(ZoneX)에 저장될 수 있다.
존0(Zone0)에 저장되는 데이터의 논리 어드레스들은 논리 어드레스 그룹0(LBA Group0)일수 있다. 존1 내지 존X(Zone1~ZoneX)에 각각 저장될 데이터의 논리 어드레스들은 논리 어드레스 그룹1~논리 어드레스 그룹X(LBA Group1~LBA GroupX)일 수 있다. 각 존들에 저장될 논리 어드레스 그룹에 포함된 논리 어드레스들은 존이 오픈될 때, 호스트(400)에 의해 정의될 수 있다. 실시 예에서, 존들의 용량은 서로 다를 수 있고, 존들의 용량은 각 존에 저장될 논리 어드레스들의 개수(길이)에 따라 결정될 수 있다. 결과적으로, 각 존에 대해서 할당된 메모리 블록들의 개수도 서로 다를 수 있다.
도 5는 존에 데이터가 저장되는 과정을 설명하기 위한 도면이다.
도 5에서 존 0(Zone 0)은 LBA0~LBAw에 해당하는 데이터를 저장하기 위해 정의된 시퀀셜 영역으로 가정한다. 즉, 존 0(Zone 0)의 시작 어드레스는 LBA0이다.
존 0(Zone 0)에 저장될 데이터를 임시로 저장하는 존 버퍼0이 버퍼 메모리 장치(300)에 할당된 상태이고, 존 0(Zone 0)에는 LBA0~LBAp-1에 대응되는 데이터는 이미 저장된 상태라고 가정한다. 도 1을 참조하여 설명된 동작 제어부(220)는 존 버퍼0에 데이터가 가득 차거나, 호스트(400)로부터 플러시 커맨드를 수신하면, 존 버퍼0에 임시 저장된 LBAp~LBAq에 대응되는 데이터를 존 0(Zone 0)에 저장하는 프로그램 동작을 수행하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
LBAp~LBAq에 대응되는 데이터가 존 0(Zone 0)에 저장되면, 존 관리부(210)는 존 0(Zone 0)의 디스크립터에 포함된 쓰기 포인터 정보가 LBAq+1을 가르키도록 갱신할 수 있다.
이후, 존 관리부(210)는 존 디스크립터 저장부(320)에 저장된 존 디스크립터를 메모리 장치(100)의 메타 데이터 블록에 저장하도록 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
도 6은 본 발명의 실시 예에 따른, 스토리지 장치의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 장치(100)는 복수의 존들에 각각 포함되는 복수의 메모리 블록들을 포함하는 존들로 구분된 메모리일 수 있다(Zoned Memory).
메모리 컨트롤러(200)는 메모리 장치(100) 및 버퍼 메모리 장치(300)를 제어할 수 있다.
메모리 컨트롤러(200)는 존 관리부(210) 및 동작 제어부(220)를 포함할 수 있다. 존 관리부(210)는 존들의 생성, 상태 변경, 제거에 관한 전반적인 동작을 관리할 수 있다. 존 관리부(210)는 도 1을 참조하여 설명된 호스트(400)로부터 존 제어 커맨드들을 수신할 수 있다. 존 제어 커맨드들은 존의 상태를 제어하는 커맨드일 수 있다.
예를 들어, 존 제어 커맨드는 존 오픈 요청(Zone Open Request), 존 클로즈 요청(Zone Close Request) 및 존 리셋 요청(Zone Reset Request)을 포함할 수 있다.
존 오픈 요청(Zone Open Request)은 존의 오픈을 지시하는 요청일 수 있다. 존 오픈 요청(Zone Open Request)에 응답하여, 존 관리부(210)는 존을 오픈할 수 있다. 존 관리부(210)는 존 오픈 요청(Zone Open Request)을 수신하면, 오픈 요청된 존에 저장될 데이터를 임시 저장하는 버퍼인 존 버퍼를 버퍼 메모리 장치(300)의 존 쓰기 버퍼(310) 내에 할당할 수 있다.
존 오픈 요청(Zone Open Request)은 존 번호, 쓰기 포인터 위치 정보, 시작 어드레스 정보, 존 용량 정보 및, 존 복구 정보를 포함할 수 있다. 존 번호는 존을 식별하기 위한 번호일 수 있다. 쓰기 포인터 위치 정보는 해당 존의 쓰기 포인터 위치를 나타내는 정보일 수 있다. 쓰기 포인터 위치는 저장될 데이터의 논리 어드레스를 가리킬 수 있다. 시작 어드레스 정보는 존에 저장될 데이터에 대응되는 논리 어드레스 그룹의 시작 논리 어드레스일 수 있다. 처음으로 존을 오픈하는 존 오픈 요청(Zone Open Request)에 포함된 시작 어드레스 정보와 쓰기 포인터 위치 정보를 같은 논리 어드레스를 가르킬 수 있다.
존 복구 정보는 오픈 요청된 존에 저장된 데이터가 다음 파워 사이클 때 복구되어야 하는 데이터인지를 나타내는 정보일 수 있다. 예를 들어, 복구 대상 존임을 나타내는 존 복구 정보에 대응되는 존에 저장된 데이터는 호스트(400)가 해당 데이터를 폐기할 때까지 스토리지 장치(50)는 데이터를 유지해야 한다. 반대로 복구 대상 존이 아님을 나타내는 존 복구 정보에 대응되는 존에 저장된 데이터는 파워 오프 될때까지는 유지되어야 하나, 다시 파워가 인가되었을 때, 복구되어야 하는 데이터가 아닐 수 있다.
존 오픈 요청(Zone Open Request)에 응답하여, 존 관리부(210)는 오픈 요청된 존에 대한 정보를 포함하는 존 디스크립터를 생성할 수 있다. 존 관리부(210)는 생성된 존 디스크립터를 존 디스크립터 저장부(320)에 저장할 수 있다. 존 디스크립터는 존에 관한 데이터를 포함할 수 있다. 실시 예에서, 존 디스크립터는 존 번호, 존 상태 정보, 쓰기 포인터 위치 정보, 시작 어드레스 정보 및 존 용량 정보를 포함할 수 있다.
존 관리부(210)는 존 오픈 요청(Zone Open Request)에 포함된 존 복구 정보를 존 복구 정보 저장부(330)에 저장할 수 있다.
존 클로즈 요청(Zone Close Request)은 오픈된 존의 상태를 클로즈드 상태로 변경할 것을 지시하는 요청일 수 있다. 존 클로즈 요청(Zone Close Request)에 응답하여, 존 관리부(210)는 스토리지 장치(50)의 클로즈 요청된 존에 대해서 할당된 자원을 할당 해제할 수 있다. 예를 들어, 존 관리부(210)는 클로즈 요청된 존에 대응되는 존 버퍼의 할당을 해제할 수 있다. 클로즈드 상태의 존에 저장된 데이터에 대해서 리드 엑세스는 가능하나, 클로즈드 상태의 존에 데이터를 저장하기 위해서는 다시 해당 존을 오픈할 것을 요청하는 존 오픈 요청(Zone Open Request)이 호스트(400)로부터 제공되어야 한다.
존 리셋 요청(Zone Reset Request)은 리셋 요청된 존의 쓰기 포인터 위치를 시작 어드레스 위치로 변경하는 동작일 수 있다. 존 리셋 요청(Zone Reset Request)에 응답하여, 존 관리부(210)는 리셋 요청된 존의 쓰기 포인터 위치를 초기화 할 수 있다. 쓰기 포인터 위치가 초기화된 존은 최초 오픈된 상태와 같은 상태일 수 있다. 따라서, 이전에 해당 존에 저장된 데이터 블록은 소거될 수 있다.
존 관리부(210)는 존에 데이터가 저장됨으로 인해 쓰기 포인터 위치가 변경되거나, 존 제어 커맨드의 입력에 따라 존들의 상태나 존들의 정보가 변경되면 존 디스크립터 저장부(320)에 저장된 존 디스크립터를 갱신할 수 있다.
존 관리부(210)는 존 디스크립터 저장부(320)에 저장된 존 디스크립터들이 갱신되면, 존 디스크립터들을 메모리 장치(100)에 포함된 메타 데이터 블록에 저장할 수 있다. 구체적으로, 존 관리부(210)는 존 메타 데이터를 주기적으로 또는 비주기적으로 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 메타 데이터 블록에 저장하도록 버퍼 메모리 장치(300) 및 메모리 장치(100)를 제어할 수 있다. 존 메타 데이터는 존 디스크립터 및 존 복구 정보를 포함할 수 있다.
실시 예에서, 버퍼 메모리 장치(300)는 맵핑 정보 저장부(340)를 더 포함할 수 있다. 맵핑 정보 저장부(340)는 각 존에 할당된 메모리 블록의 물리 어드레스에 관한 정보를 포함할 수 있다. 실시 예에서, 맵핑 정보 저장부(340)는 쓰기 포인터 위치에 대응되는 물리 어드레스에 관한 정보를 더 포함할 수 있다. 실시 예에서, 맵핑 정보 저장부(340)에 저장된 물리 어드레스에 관한 정보는 도 6에서 도시된 것과 달리 존 디스크립터 저장부(320)에 함께 저장될 수 있다.
존 관리부(210)는 스토리지 장치(50)에 전원이 공급되면, 메모리 장치(100)에 포함된 메타 데이터 블록에 저장된 존 메타 데이터 중 존 복구 정보를 존 복구 정보 저장부(330)에 로드할 수 있다. 존 관리부(210)는 존 복구 정보를 기초로 존들을 선택적으로 복구할 수 있다.
존 관리부(210)는 복구할 존에 대한 존 복구 동작을 수행한다. 존 복구 동작은 복구 대상인 존의 존 디스크립터를 존 디스크립터 저장부(320)에 로드하고, 복구 대상인 존에 대응되는 존 버퍼를 존 쓰기 버퍼(310)에 할당하는 것일 수 있다.
존 관리부(210)는 복구 대상이 아닌 존의 존 디스크립터는 디스카드(discard)하고, 복구 대상이 아닌 존에 저장된 데이터를 소거할 수 있다.
동작 제어부(220)는 호스트(400)로부터 제공되는 쓰기 요청된 쓰기 데이터의 논리 어드레스에 대응되는 존에 쓰기 데이터를 저장하도록 버퍼 메모리 장치(300) 및 메모리 장치(100)를 제어할 수 있다. 실시 예에서, 동작 제어부(220)는 메모리 장치(100)의 프로그램 단위 크기로 쓰기 데이터를 메모리 장치(100)에 제공할 수 있다. 프로그램 단위 크기는 한 번의 프로그램 동작에 따라 메모리 장치(100)에 저장될 수 있는 데이터의 크기일 수 있다.
도 7은 도 6의 존 디스크립터 저장부(320)에 저장된 존 디스크립터들을 설명하기 위한 도면이다.
도 7을 참조하면, 존 디스크립터 저장부(320)는 복수의 존 디스크립터들을 포함할 수 있다.
존 디스크립터는 존 번호, 존 상태 정보, 쓰기 포인터 위치 정보, 시작 어드레스 정보 및 존 용량 정보를 포함할 수 있다.
존 번호는 존을 식별하기 위한 정보일 수 있다. 존 상태 정보는 존의 현재 상태가 오픈 상태인지 클로즈드 상태인지를 나타내는 정보일 수 있다. 쓰기 포인터 위치 정보는 현재 각 존의 쓰기 포인터의 위치에 대응되는 논리 어드레스를 나타내는 정보일 수 있다. 시작 어드레스 정보는 각 존에 저장될 데이터의 논리 어드레스 그룹에 포함된 논리 어드레스들 중 첫 논리 어드레스일 수 있다. 존 용량 정보는 각 존의 데이터 저장 용량의 크기를 나타내는 정보일 수 있다.
도 8은 도 6의 존 복구 정보 저장부(330)에 저장된 존 복구 정보를 설명하기 위한 도면이다.
도 6 및 도 8을 참조하면, 존 복구 정보는 각 존들의 복구 정보를 포함할 수 있다.
예를 들어, 존0(Zone0), 존2(Zone2) 및 존3(Zone3)은 복구 대상일 수 있다(Recovery). 또한, 존1(Zone1) 및 존4(Zone4)는 복구 대상이 아닐 수 있다(No Recovery).
존 관리부(210)는 스토리지 장치(50)에 전원이 공급되면, 메모리 장치(100)에 포함된 메타 데이터 블록에 저장된 존 메타 데이터 중 존 복구 정보를 존 복구 정보 저장부(330)에 로드할 수 있다. 존 관리부(210)는 존 복구 정보를 기초로 존들을 선택적으로 복구할 수 있다.
존 관리부(210)는 복구 대상인 존0(Zone0), 존2(Zone2) 및 존3(Zone3)의 존 디스크립터들을 리드하고, 존 디스크립터 저장부(320)에 이들을 저장할 수 있다.
또한, 존 관리부(210)는 존0(Zone0), 존2(Zone2) 및 존3(Zone3)에 각각 대응되는 존 버퍼들을 존 쓰기 버퍼(310) 내에 할당할 수 있다. 실시 예에서, 존 관리부(210)는 존 디스크립터에 포함된 존 상태 정보가 오픈 상태인 존들에 대해서만 존 버퍼를 할당할 수 있다.
존 관리부(210)는 복구 대상이 아닌 존1(Zone1) 및 존4(Zone4)의 존 디스크립터를 폐기하고, 존1(Zone1) 및 존4(Zone4)에 저장되었던 데이터를 소거할 수 있다. 예를 들어, 존 관리부(210)는 존1(Zone1) 및 존4(Zone4)에 할당된 메모리 블록들에 대한 소거 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
존1(Zone1) 및 존4(Zone4)에 저장되어 있었던 데이터는 유저 데이터가 아닌 호스트(400) 또는 스토리지 장치(50)의 성능 향상과 관련된 데이터일 수 있다.
도 9는 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 나타낸 순서도이다.
도 9를 참조하면, S901단계에서, 스토리지 장치는 호스트로부터 존 오픈 요청을 수신할 수 있다.
S903단계에서, 스토리지 장치는 오픈 요청된 존에 저장될 버퍼인 존 버퍼를 할당할 수 있다.
S905단계에서, 스토리지 장치는 존 오픈 요청에 포함된 정보를 기초로 오픈 요청된 존의 존 디스크립터를 생성하고, 생성된 존 디스크립터를 버퍼 메모리 장치에 저장할 수 있다.
S907단계에서, 스토리지 장치는 존 오픈 요청에 포함된 존 복구 정보를 버퍼 메모리의 존 복구 정보 저장부에 저장할 수 있다.
S909단계에서, 스토리지 장치는 전원이 차단되기 전에 버퍼 메모리에 저장되어 있던 존 디스크립터 및 존 복구 정보를 메모리 장치에 저장할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 스토리지 장치의 동작 방법을 나타낸 순서도이다.
도 10을 참조하면, S1001단계에서, 스토리지 장치는 파워의 입력을 감지할 수 있다. S1003단계에서, 스토리지 장치는 메모리 장치에 저장된 존 복구 정보를 버퍼 메모리에 로드할 수 있다.
S1005단계에서, 스토리지 장치는 존 복구 정보에 복구 대상으로 저장된 존들의 존 디스크립터들을 메모리 장치로부터 리드하고, 버퍼 메모리에 저장할 수 있다. S1007단계에서, 스토리지 장치는 존 디스크립터에 포함된 존 상태정보가 오픈 상태인 존 들에 각각 대응되는 존 버퍼들을 할당할 수 있다.
S1009단계에서, 스토리지 장치는 복구 대상이 아닌 존들의 존 디스크립터들을 제거하고, 해당 존에 이전에 저장된 데이터를 소거할 수 있다.
도 11은 도 1의 메모리 컨트롤러의 일 실시 예를 나타낸 도면이다.
도 1 및 도 11을 참조하면, 메모리 컨트롤러(1300)는 프로세서(1310), RAM(1320), 에러 정정 회로(1330), ROM(1360), 호스트 인터페이스(1370), 및 플래시 인터페이스(1380)를 포함할 수 있다.
프로세서(1310)는 메모리 컨트롤러(1300)의 제반 동작을 제어할 수 있다. RAM(1320)은 메모리 컨트롤러(1300)의 버퍼 메모리, 캐시 메모리, 동작 메모리 등으로 사용될 수 있다.
ROM(1360)은 메모리 컨트롤러(1300)가 동작하는데 요구되는 다양한 정보들을 펌웨어 형태로 저장할 수 있다.
메모리 컨트롤러(1300)는 호스트 인터페이스(1370)를 통해 외부 장치(예를 들어, 호스트(400), 애플리케이션 프로세서 등)와 통신할 수 있다.
메모리 컨트롤러(1300)는 플래시 인터페이스(1380)를 통해 메모리 장치(100)와 통신할 수 있다. 메모리 컨트롤러(1300)는 플래시 인터페이스(280)를 통해 커맨드(CMD), 어드레스(ADDR), 및 제어 신호(CTRL) 등을 메모리 장치(100)로 전송할 수 있고, 데이터(DATA)를 수신할 수 있다. 예시적으로, 플래시 인터페이스(1380)는 낸드 인터페이스(NAND Interface)를 포함할 수 있다.
도 12는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 13은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 13을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 14는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 14를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 스토리지 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 존 관리부
300: 버퍼 메모리 장치
330: 존 복구 정보 저장부
400: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치;
    호스트로부터 입력되는 존 오픈 요청에 응답하여, 상기 복수의 메모리 블록들 중 상기 오픈 요청된 존에 대응되는 논리 어드레스 그룹의 데이터를 저장할 메모리 블록들을 할당 하고, 상기 존 오픈 요청에 포함된 존 복구 정보를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되,
    상기 존 복구 정보는,
    상기 오픈 요청된 존에 저장될 데이터가 다음 파워 사이클에서 복구되어야 하는지를 나타내는 정보인 스토리지 장치.
  2. 제 1항에 있어서,
    상기 호스트로부터 쓰기 요청된 데이터를 임시 저장하는 버퍼 메모리 장치를 더 포함하는 스토리지 장치.
  3. 제 2항에 있어서, 상기 메모리 컨트롤러는,
    상기 존 오픈 요청에 응답하여, 상기 오픈 요청된 존에 대응 되는 논리 어드레스 그룹의 데이터를 임시 저장할 존 버퍼를 상기 버퍼 메모리 장치 내에 할당하는 존 관리부; 및
    상기 오픈 요청된 존에 대응되는 논리 어드레스 그룹의 데이터를 상기 오픈 요청된 존에 할당된 메모리 블록들에 저장하도록 상기 메모리 장치를 제어하는 동작 제어부;를 포함하는 스토리지 장치.
  4. 제 3항에 있어서, 상기 존 오픈 요청은,
    상기 오픈 요청된 존을 식별하는 존 번호, 상기 오픈 요청된 존에 저장될 논리 어드레스를가리키는 쓰기 포인터 위치 정보, 상기 오픈 요청된 존에 대응 되는 논리 어드레스 그룹의 시작 어드레스 정보, 상기 오픈 요청된 존의 저장 용량을 나타내는 존 용량 정보 및 상기 존 복구 정보를 포함하는 스토리지 장치.
  5. 제 4항에 있어서, 상기 존 관리부는,
    상기 존 번호, 상기 존의 상태를 나타내는 존 상태 정보, 상기 쓰기 포인터 위치 정보, 상기 시작 어드레스 정보 및 상기 존 용량 정보를 포함하는 존 디스크립터를 생성하는 스토리지 장치.
  6. 제 5항에 있어서, 상기 버퍼 메모리는,
    상기 존 디스크립터를 임시 저장하는 존 디스크립터 저장부; 및
    상기 존 복구 정보를 임시 저장하는 존 복구 정보 저장부를 더 포함하는 스토리지 장치.
  7. 제 6항에 있어서, 상기 존 관리부는,
    상기 스토리지 장치에 전원이 차단되기 전에 상기 존 디스크립터 저장부 및 존 복구 정보 저장부에 저장된 데이터를 상기 메모리 장치에 저장하도록 상기 메모리 장치를 제어하는 스토리지 장치.
  8. 호스트로부터 제공된 연속되는 논리 어드레스들을 각각 포함하는 논리 어드레스 그룹들에 각각 대응되는 복수의 존들 및 상기 복수의 존들에 관한 메타 데이터를 저장하는 메타 데이터 블록을 포함하는 메모리 장치; 및
    상기 호스트 또는 상기 메모리 장치로부터 수신한 데이터를 임시로 저장하는 버퍼 메모리 장치; 및
    전원이 인가되면, 상기 메타 데이터 블록에 포함된 존 복구 정보를 상기 버퍼 메모리 장치에 로드하고, 상기 존 복구 정보를 기초로 상기 복수의 존들에 저장된 데이터를 선택적으로 복구하는 메모리 컨트롤러;를 포함하는 스토리지 장치.
  9. 제 8항에 있어서, 상기 존 복구 정보는,
    상기 복수의 존들 중 복구 대상인 존들과 복구 대상이 아닌 존들에 관한 정보를 포함하는 스토리지 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 메타 데이터에 포함된 데이터 중 상기 복구 대상인 존들에 대응되는 존 디스크립터들을 상기 버퍼 메모리 장치에 로드하는 스토리지 장치.
  11. 제 10항에 있어서, 상기 존 디스크립터들은,
    상기 복구 대상인 존들의 존 번호, 존 상태 정보, 쓰기 포인터 위치 정보, 시작 어드레스 정보 및 존 용량 정보를 포함하는 스토리지 장치.
  12. 제 11항에 있어서, 상기 메모리 컨트롤러는,
    상기 존 디스크립터들을 기초로, 상기 복구 대상인 존들 중 상기 존 상태 정보가 오픈 상태인 존들에 각각 대응되는 버퍼들인 존 버퍼들을 상기 버퍼 메모리 장치 내에 할당하는 스토리지 장치.
  13. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 복구 대상이 아닌 존들에 대응되는 존 디스크립터들을 제거하는 스토리지 장치.
  14. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 복구 대상이 아닌 존들에 저장된 데이터를 소거하는 스토리지 장치.
  15. 제 9항에 있어서, 상기 복구 대상인 존들은,
    유저 데이터를 저장하는 스토리지 장치.
  16. 제 9항에 있어서, 상기 복구 대상이 아닌 존들은,
    상기 호스트 또는 상기 스토리지 장치의 성능과 관련된 데이터를 저장하는 스토리지 장치.
  17. 호스트로부터 제공된 연속되는 논리 어드레스들을 각각 포함하는 논리 어드레스 그룹들에 각각 대응되는 데이터를 저장하는 복수의 존들을 포함하는 메모리 장치;
    상기 복수의 존들 중 휘발성 존들을 나타내는 존 복구 정보를 포함하는 존 복구 정보 저장부를 포함하는 버퍼 메모리 장치; 및
    전원이 차단되기 전에 상기 존 복구 정보 저장부에 저장된 데이터를 상기 메모리 장치에 포함된 메타 데이터 블록에 저장하고, 전원이 차단된 뒤, 다시 전원이 입력되면, 상기 메타 데이터 블록에 저장된 존 복구 정보를 상기 존 복구 정보 저장부에 로드하고, 상기 존 복구 정보를 기초로 상기 복수의 존들 중 휘발성 존들 이외의 존들에 저장된 데이터를 복구하는 메모리 컨트롤러를 포함하는 스토리지 장치.
  18. 제 17항에 있어서, 상기 메타 데이터 블록은,
    상기 복수의 존들에 관련된 데이터인 존 디스크립터들을 포함하는 스토리지 장치.
  19. 제 18항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 존들 중 휘발성 존들 이외의 존들에 대응되는 존 디스크립터들을 상기 버퍼 메모리 장치에 로드하는 스토리지 장치.
  20. 제 17항에 있어서, 상기 메모리 컨트롤러는,
    상기 존 복구 정보를 기초로 상기 복수의 존들 중 휘발성 존들에 저장된 데이터를 소거하는 스토리지 장치.
KR1020200152997A 2020-11-16 2020-11-16 스토리지 장치 및 그 동작 방법 KR20220066688A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200152997A KR20220066688A (ko) 2020-11-16 2020-11-16 스토리지 장치 및 그 동작 방법
US17/326,631 US11625178B2 (en) 2020-11-16 2021-05-21 Storage device and method of operating the same
CN202110768640.7A CN114510371A (zh) 2020-11-16 2021-07-07 存储装置及操作存储装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152997A KR20220066688A (ko) 2020-11-16 2020-11-16 스토리지 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20220066688A true KR20220066688A (ko) 2022-05-24

Family

ID=81548095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152997A KR20220066688A (ko) 2020-11-16 2020-11-16 스토리지 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11625178B2 (ko)
KR (1) KR20220066688A (ko)
CN (1) CN114510371A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060163A (ko) * 2021-10-27 2023-05-04 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843543B1 (ko) 2006-10-25 2008-07-04 삼성전자주식회사 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
KR20190092054A (ko) 2018-01-30 2019-08-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11520523B2 (en) * 2020-05-26 2022-12-06 Western Digital Technologies, Inc. Data integrity protection of ZNS needs

Also Published As

Publication number Publication date
US11625178B2 (en) 2023-04-11
US20220155957A1 (en) 2022-05-19
CN114510371A (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
KR102495910B1 (ko) 스토리지 장치 및 그 동작 방법
US11599464B2 (en) Memory controller and method of operating the same
KR20210144180A (ko) 스토리지 장치 및 그 동작 방법
KR20220036468A (ko) 저장 장치 및 그 동작 방법
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
KR20210055514A (ko) 스토리지 장치 및 그 동작 방법
US11726706B2 (en) Storage device and method of operating the same
US11513726B2 (en) Storage device and method of operating the same
CN114356209A (zh) 存储装置及其操作方法
KR20220023598A (ko) 메모리 컨트롤러 및 그 동작 방법
US11960733B2 (en) Memory controller and method of operating the same
KR20210046454A (ko) 메모리 장치 및 그 동작 방법
KR20210033719A (ko) 메모리 장치 및 그 동작 방법
US11625178B2 (en) Storage device and method of operating the same
US11836370B2 (en) Storage device and operating method thereof
US11544184B2 (en) Storage device and method of operating the same for processing a trim request of host
US11726694B2 (en) Storage device and operating method thereof
US20230103797A1 (en) Memory controller and method of operating the same
KR20220169397A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20210127026A (ko) 저장 장치 및 그 동작 방법
KR20220067386A (ko) 스토리지 장치 및 그 동작 방법
KR20210015086A (ko) 저장 장치 및 그 동작 방법
KR20230013558A (ko) 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 컴퓨팅 시스템
KR20230038971A (ko) 스토리지 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination