KR20230048008A - 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법 - Google Patents

반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20230048008A
KR20230048008A KR1020237003593A KR20237003593A KR20230048008A KR 20230048008 A KR20230048008 A KR 20230048008A KR 1020237003593 A KR1020237003593 A KR 1020237003593A KR 20237003593 A KR20237003593 A KR 20237003593A KR 20230048008 A KR20230048008 A KR 20230048008A
Authority
KR
South Korea
Prior art keywords
metal oxide
buffer
buffer layer
oxide semiconductor
crystalline metal
Prior art date
Application number
KR1020237003593A
Other languages
English (en)
Inventor
히로시 하시가미
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021043094A external-priority patent/JP7061214B2/ja
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20230048008A publication Critical patent/KR20230048008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고, 상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서, 상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고, 상기 복수의 버퍼막 중 적어도 2층의 버퍼막의 막두께가, 200nm 이상 650nm 이하인 것을 특징으로 하는 반도체 적층체이다. 이에 따라, 헤테로에피택셜 성장에 의해 형성되는 경우여도, 결정결함, 휨, 및 크랙이 억제된 고품질의 커런덤형 결정성 금속산화물 반도체막을 갖는 반도체 적층체가 제공된다.

Description

반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법
본 발명은, 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법에 관한 것이다.
고내압, 저손실 및 고내열을 실현할 수 있는 차세대의 스위칭소자로서, 밴드갭이 큰 산화갈륨(Ga2O3)을 이용한 반도체 소자가 주목받고 있으며, 인버터 등의 전력용 반도체 장치에의 적용이 기대되고 있다.
특히 커런덤형의 α-Ga2O3 금속산화물은, 비교적 저가의 사파이어 기체(基體)를 이용한 에피택셜 성장이 가능하고, 나아가 미스트CVD(화학기상성장)법(특허문헌 1)이나 HVPE(하이드라이드기상성장)법(특허문헌 2)과 같은 상압 프로세스를 적용할 수 있는 점에서, 기존의 전력용 반도체 소자와 비교하여 저비용으로 제조할 수 있는 기대가 있다.
일본특허공개 2013-28480호 공보 일본특허공개 2019-34882호 공보 일본특허공개 2018-002544호 공보
한편, 상기 서술한 바와 같은 헤테로에피택셜 성장에서는, 기체와 에피택셜층의 격자부정합이나 열팽창계수의 차이로 인한 스트레스에 기인하여, 전위(轉位) 등의 결정결함이나 휨이나 크랙이 발생한다는 문제가 있었다. 특히 대면적의 기체에 성막을 행하는 경우에는 이들 문제가 보다 현저해져, 그 생산이 곤란하였다.
특허문헌 3에서는 하지기판에 2층 이상의 산화물층이 형성되어 있는 하지기판을 이용하여, 300μm 사방 이상의 영역에서 크랙을 포함하지 않는 막두께 3μm 이상의 커런덤구조를 갖는 InAlGaO계 반도체막을 형성한 예가 나타나 있다. 그러나, 특허문헌 3에 나타나 있는 예에 의해 크랙을 억제할 수 있는 것은, 실제로는 직경 4인치(약 10센티미터) 미만의 소구경기판으로 한정되고, 실용적인 사이즈(직경 4인치 이상)의 기판을 이용한 경우에는 효과가 불충분하였다. 또한 소구경의 기판에 있어서도, 기판의 휨을 억제하기에는 이르지 않았다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것으로, 헤테로에피택셜 성장에 의해 형성되는 경우여도, 결정결함, 휨, 및 크랙이 억제된 고품질의 커런덤형 결정성 금속산화물 반도체막을 갖는 반도체 적층체 및 고성능의 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해 이루어진 것으로, 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고, 상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서, 상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고, 상기 복수의 버퍼막 중 적어도 2층의 버퍼막의 막두께가, 200nm 이상 650nm 이하인 반도체 적층체를 제공한다.
본 발명은, 또한, 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고, 상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서, 상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고, 상기 복수의 버퍼막의 막두께는, 모두 200nm 이상 650nm 이하인 반도체 적층체를 제공한다.
이러한 버퍼층을 가짐으로써, 기체와 결정성 금속산화물 반도체막의 격자부정합에서 유래하는 스트레스를 효과적으로 완화할 수 있기 때문에, 결정결함의 도입을 저감하고, 나아가 크랙과 휨이 억제된, 고품질의 결정성 금속산화물 반도체막을 갖는 반도체 적층체가 얻어지는 것이 된다.
이때, 상기 버퍼막은, 상기 결정성 금속산화물 반도체막에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소를 포함하는 것이 바람직하다.
나아가, 상기 버퍼층은, 이 버퍼층의 상기 기체측으로부터 상기 결정성 금속산화물 반도체막측을 향함에 따라, 상기 결정성 금속산화물 반도체막의 상기 주성분 금속원소의 조성비가 커지도록 상기 복수의 버퍼막이 적층된 적층구조체인 것이 바람직하다.
이에 따라, 버퍼층의 스트레스완화 효과를 더욱 높일 수 있기 때문에, 버퍼층 상의 결정성 금속산화물 반도체막이 더욱 고품질의 것이 된다.
이때, 상기 버퍼막은, 상기 버퍼층의 하지에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소를 포함하는 것이 바람직하다.
나아가, 상기 버퍼층은, 이 버퍼층의 상기 기체측으로부터 상기 결정성 금속산화물 반도체막측을 향함에 따라, 상기 버퍼층의 하지의 상기 주성분 금속원소의 조성비가 작아지도록 상기 복수의 버퍼막이 적층된 적층구조체인 것이 바람직하다.
이에 따라, 버퍼층의 스트레스완화 효과를 더욱 높일 수 있기 때문에, 버퍼층 상의 결정성 금속산화물 반도체막이 더욱 고품질의 것이 된다.
이때, 상기 버퍼층의 하지는 상기 기체이고, 상기 기체의 상기 주성분 금속원소는 알루미늄인 것이 바람직하다.
알루미늄을 주성분 금속원소로 하는, 예를 들어 사파이어 웨이퍼와 같은 웨이퍼는, 품질 및 비용의 면에서 기체로서 호적하게 이용할 수 있다.
이때, 상기 결정성 금속산화물 반도체막의 상기 주성분 금속원소는 갈륨인 것이 바람직하다.
갈륨산화막은, 밴드갭이 커서, 본 발명에 따른 결정성 금속산화물 반도체막으로서 호적하게 이용할 수 있다.
이때, 상기 결정성 금속산화물 반도체막의 막두께는 1μm 이상인 것이 바람직하다.
이에 따라, 결정성 금속산화물 반도체막이 보다 고품질의 것이 된다.
이때, 상기 기체의 주표면의 면적은 10cm2 이상인 것이 바람직하다.
이에 따라, 결정성 금속산화물 반도체막이 더욱 고품질의 것이 된다. 또한, 디바이스 설계의 자유도가 높아진다.
이때, 상기에 기재된 반도체 적층체에 있어서의, 적어도 상기 버퍼층과 상기 결정성 금속산화물 반도체막을 구비하는 반도체 소자를 제공하는 것이 바람직하다.
이에 따라, 전기특성이 우수한, 고성능의 반도체 소자가 된다.
또한, 본 발명은, 적어도 결정성 금속산화물 반도체막과 전극을 갖는 반도체 소자의 제조방법으로서, 기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 2층 이상 포함하는, 복수층의 버퍼막을 형성하는 공정과, 상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과, 적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은, 나아가, 적어도 결정성 금속산화물 반도체막과 전극을 갖는 반도체 소자의 제조방법으로서, 기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 복수층 형성하는 공정과, 상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과, 적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 반도체 소자의 제조방법을 제공한다.
이러한 버퍼층을 형성함으로써, 기체와 결정성 금속산화물 반도체막의 격자부정합에서 유래하는 스트레스를 효과적으로 완화할 수 있기 때문에, 결정결함의 도입이 저감되고, 나아가 크랙과 휨이 억제된 고품질의 결정성 금속산화물 반도체막을 이용한, 고성능의 반도체 소자가 얻어진다.
이상과 같이, 본 발명에 따르면, 헤테로에피택셜 성장에 의해 형성되는 경우여도, 결정결함, 휨, 및 크랙이 억제된 고품질의 커런덤형 결정성 금속산화물 반도체막을 갖는 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법을 제공할 수 있다. 또한, 본 발명에 따른 결정성 금속산화물 반도체막을 갖는 반도체 적층체를 이용함으로써, 고성능의 반도체 소자를 제조할 수 있다.
도 1은 본 발명에 따른 반도체 적층체의 구조의 일 형태를 나타내는 도면이다.
도 2는 본 발명에 따른 반도체 적층체의 구조의 다른 형태를 나타내는 도면이다.
도 3은 본 발명에 따른 쇼트키 배리어 다이오드의 일례를 나타내는 도면이다.
도 4는 본 발명에 따른 고전자이동도 트랜지스터의 일례를 나타내는 도면이다.
도 5는 본 발명에 따른 반도체 전계효과 트랜지스터의 일례를 나타내는 도면이다.
도 6은 본 발명에 따른 절연게이트형 바이폴라 트랜지스터의 일례를 나타내는 도면이다.
도 7은 본 발명에 따른 발광소자 다이오드의 일례를 나타내는 도면이다.
이하, 본 발명을 상세히 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
상기 서술한 바와 같이, 헤테로에피택셜 성장에 의해 형성되는 경우여도, 결정결함, 휨, 및 크랙이 억제된 고품질의 커런덤형 결정성 금속산화물 반도체막을 갖는 반도체 적층체가 요구되고 있었다.
본 발명자는, 상기 과제에 대하여 예의검토를 거듭한 결과, 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고, 상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서, 상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고, 상기 복수의 버퍼막 중 적어도 2층의 버퍼막의 막두께가, 200nm 이상 650nm 이하인 반도체 적층체, 또한, 상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고, 상기 복수의 버퍼막의 막두께는, 모두 200nm 이상 650nm 이하인 반도체 적층체에 의해, 기체와 반도체막의 격자부정합에서 유래하는 스트레스를 효과적으로 완화할 수 있기 때문에, 결정결함의 도입을 저감하고, 나아가 크랙과 휨이 억제된, 고품질의 반도체 적층체가 얻어지는 것을 발견하여, 본 발명을 완성하였다.
또한, 본 발명자는, 적어도 결정성 금속산화물 반도체막과 전극을 갖는 반도체 소자의 제조방법으로서, 기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 2층 이상 포함하는, 복수층의 버퍼막을 형성하는 공정과, 상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과, 적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 반도체 소자의 제조방법, 또한, 기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 복수층 형성하는 공정과, 상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과, 적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 반도체 소자의 제조방법에 의해, 결정결함이 저감되고, 나아가 크랙이나 휨이 억제된, 고품질의 결정성 금속산화물 반도체막을 이용한 반도체 소자가 얻어지는 것을 발견하여, 본 발명을 완성하였다.
이하, 도면을 참조하여 설명한다.
(반도체 적층체)
도 1, 도 2는 각각, 본 발명에 따른 반도체 적층체의 구조의 일 형태를 나타내는 도면이다. 본 발명에 따른 결정성 금속산화물 반도체막을 갖는 반도체 적층체(이하, 간단히 「반도체 적층체」라고 호칭하는 경우도 있다)(100, 200)는, 기본적으로, 기체(101, 201)와, 버퍼층(112, 212)과, 결정성 금속산화물 반도체막(103, 203)을 포함하고, 기체(101, 201)의 주표면의 위에 형성된 버퍼층(112, 212)과, 추가로 그 위에 형성된 결정성 금속산화물 반도체막(103, 203)으로 구성되어 있다.
(기체)
기체(101, 201)는, 결정물을 주성분으로서 포함하고 있으면 특별히 한정되지 않고, 공지의 기판일 수 있다. 절연체여도 되고, 도전체여도 되고, 반도체여도 되고, 단결정이어도 되고, 다결정이어도 된다. 또한, 기체에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소가 알루미늄인 기체를 이용하는 것이 바람직하다. 그 중에서도, 품질 및 비용의 면에서, 사파이어 웨이퍼를 이용하는 것이 바람직하다.
기체의 주면의 면방위는 특별히 한정되지 않고, 사파이어 웨이퍼인 경우, 예를 들어 c면, m면, a면 등의 주요면을 사용할 수 있다. 또한, 저스트면에 대하여 오프각을 갖는 것이어도 된다. 오프각은, 특별히 한정되지 않는데, 바람직하게는 0 °~15 °이다.
기체(101, 201)의 두께는, 특별히 한정되지 않는데, 비용의 면에서 200~800μm 정도가 바람직하다. 또한, 기체(101, 201)의 주표면의 면적은, 10cm2 이상인 것이 좋고, 보다 바람직하게는 직경 약 10cm(4인치) 이상인 것이 좋다. 이와 같이 기체(101, 201)를 대직경의 것으로 하면, 기체(101, 201)의 위에 형성되는 결정성 금속산화물 반도체막(103, 203)이 더욱 고품질이며 생산성이 높은 것이 된다. 또한, 디바이스 설계의 자유도가 높아진다. 기체(101, 201)의 형상은, 본 발명에 있어서는 특별히 한정되지 않는다.
(버퍼층)
버퍼층(112, 212)은, 도 1과 같이 기체(101) 상에 직접 형성될 수도 있고, 다른 층을 개재하여 형성될 수도 있다. 다른 층으로서, 예를 들어, 결정성 금속산화물 반도체막을 기체로부터 분리하기 위한 박리층을 도입하는 경우 등에서는, 도 2와 같이 박리층(204) 상에 형성되어 있을 수도 있다.
(버퍼막)
버퍼층(112, 212)은, 각각 조성이 상이한 복수의 버퍼막(102a, 102b, 102c, 202a, 202b, 202c)의 적층구조체로 되어 있다. 버퍼막은 각각이 상이한 조성을 갖는 것으로 한다. 보다 바람직하게는, 후술하는 결정성 금속산화물 반도체막(103, 203)에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소, 또는, 버퍼층(112, 212)의 하지에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소를 포함하고 있는 것이 좋다. 물론, 결정성 금속산화물 반도체막(103, 203)의 주성분 금속원소와 버퍼층(112, 212)의 하지의 주성분 금속원소의 양방을 포함하고 있을 수도 있다. 여기서, 버퍼층(112, 212)의 하지의 주성분 금속원소란, 도 1의 형태에서는 기체(101)의 주성분 금속원소를, 또한 도 2의 형태에서는 박리층(204)의 주성분 금속원소를 가리킨다.
한편, 도 1 및 도 2의 형태에서는, 버퍼층은 3층의 버퍼막으로 구성되어 있는데, 본 발명은 이것으로 한정되지 않고, 조성이 각각 상이한 2층 이상(복수층)의 버퍼막이 형성되어 있으면, 결정성 금속산화물 반도체막의 두께 등의 조건에 따라, 버퍼막 전체의 층수 및 조성을 적당히 조정할 수 있다. 이때, 2층 이상(복수층)의 버퍼막 중 적어도 2층의 버퍼막의 각각의 막두께를 200nm 이상 650nm 이하로 한다. 적어도 2층의 버퍼막의 두께는 모두 동일한 두께여도, 상이한 두께여도 되는데, 200nm 미만에서는 충분한 효과가 얻어지지 않고, 또한 650nm 초과에서는 응력이 현저해져 휨과 결함이 도입되게 된다. 2층 이상(복수층)의 버퍼막 모두의 막두께가 200nm 이상 650nm 이하이면 바람직하다.
또한, 버퍼막이 결정성 금속산화물 반도체막(103, 203)의 주성분 금속원소를 포함하는 경우에는, 기체(101, 201)측으로부터 결정성 금속산화물 반도체막(103, 203)측을 향함에 따라, 결정성 금속산화물 반도체막(103, 203)의 주성분 금속원소의 조성비가 커지도록 버퍼막을 적층하는 것이 좋다. 또한, 버퍼막이, 버퍼층(112, 212)의 하지의 주성분 금속원소를 포함하는 경우에는, 기체(101, 201)측으로부터 결정성 금속산화물 반도체막(103, 203)측을 향함에 따라, 버퍼층(112, 212)의 하지의 주성분 금속원소의 조성비가 작아지도록 버퍼막을 적층하는 것이 좋다. 예를 들어, 도 1의 형태에서 Al2O3 웨이퍼 상에 α-Ga2O3의 결정성 금속산화물 반도체막을 형성하는 경우, 버퍼막을 (AlxGa1-x)2O3(0<x<1)으로 형성하고, x의 값을 버퍼막(102a)으로부터 버퍼막(102c)을 향하여 작게 하는 것이 좋다.
또한, 기체에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소가 알루미늄인 기체를 이용하고, 버퍼층의 하지를 기체로 하는 것이 바람직하다. 품질 및 비용의 면에서 유리하다.
(결정성 금속산화물 반도체막)
결정성 금속산화물 반도체막(103, 203)의 주성분은, 커런덤구조를 취하는 결정성 금속산화물이면 특별히 한정되지 않고, 예를 들어, 알루미늄, 티탄, 바나듐, 크롬, 철, 갈륨, 로듐, 인듐, 이리듐 중 어느 하나를 포함하는 결정성 금속산화물을 주성분으로 할 수 있다. 결정성 금속산화물 반도체막(103, 203)에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소는 갈륨인 것이 보다 바람직하다. 구체적으로는, Al2O3, Ti2O3, V2O3, Cr2O3, Fe2O3, Ga2O3, Rh2O3, In2O3, Ir2O3이고, 본 발명에 있어서는 특히 Ga2O3인 것이 바람직하다. Ga2O3은, 밴드갭이 커서, 다양한 반도체 소자로서의 응용을 기대할 수 있기 때문이다. 또한 상기 금속원소로부터 선택되는 2원소를 A, B로 한 경우에 (AxB1-x)2O3(0<x<1)으로 표시되는 2원계의 금속산화물이나, 혹은, 상기 금속원소로부터 선택되는 3원소를 A, B, C로 한 경우에 (AxByC1-x-y)2O3(0<x<1, 0<y<1)으로 표시되는 3원계의 금속산화물로 할 수도 있다.
나아가, 결정성 금속산화물 반도체막(103, 203)은, 상기 금속산화물의 단층구조여도 되고, 조성이나 도펀트 등의 함유성분이 상이한 복수의 결정막의 적층구조여도 된다.
결정성 금속산화물 반도체막(103, 203)의 막두께는 1μm 이상인 것이 좋고, 바람직하게는 3μm 이상인 것이 좋다. 이러한 막두께로 함으로써 결정의 배향성이 개선되고, 보다 고품질의 결정성 금속산화물 반도체막으로 할 수 있다.
또한, 본 발명에 따른 반도체 적층체는, 적용하는 반도체 소자 등의 설계에 따라, 도전성을 부여하기 위해 불순물로 도핑되어 있을 수도 있다. 이 경우의 불순물로는, 예를 들어 반도체막(103, 203)이 적어도 갈륨을 포함하는 경우에는, 실리콘, 게르마늄, 주석, 마그네슘, 구리 중 어느 하나, 또는 이들의 조합을 호적하게 사용할 수 있다. 한편, 이 경우의 도전형은 n형이 된다. 도핑에 의해 첨가되는 불순물의 농도는, 목적으로 하는 최종제품의 설계에도 따르는데, 1×1016cm-3 이상 8×1022cm-3 이하로 하는 것이 일반적이다. 특히 결정성 금속산화물 반도체막(103, 203)은, 상이한 농도로 불순물이 첨가된 결정막의 적층으로 할 수 있다. 또한 버퍼층(102, 202)도 동일한 도핑에 의해 도전성을 구비할 수 있다.
(반도체 소자)
또한, 상기한 바와 같은, 본 발명에 따른 반도체 적층체를 이용하고, 반도체 적층체에 있어서의, 적어도 버퍼층과 결정성 금속산화물 반도체막을 갖는 반도체 소자를 제공할 수 있다. 이러한 반도체 소자는, 기체를 포함하는 것일 수도, 기체가 제거된 것일 수도 있다. 본 발명에 따른 반도체 소자는, 결정결함의 도입이 저감되고, 나아가 크랙이나 휨이 억제된, 고품질의 결정성 금속산화물 반도체막을 이용하는 것이며, 고품질의 반도체 소자이다. 반도체 소자의 응용예(구체예)에 대해서는, 이후에 상세히 설명한다.
(반도체 적층체의 제조방법)
본 발명에 따른 반도체 적층체의 제조방법은 특별히 한정되지 않는다. 결정성 금속산화물 반도체막의 종류나, 적용하는 반도체 소자에 따라, 기체, 버퍼층을 적당히 선택하고, 기체 상에 성막을 행함으로써, 반도체 적층체를 얻을 수 있다. 성막방법은 특별히 한정되지 않고, 플라즈마CVD, LPCVD(감압CVD), APCVD(대기압CVD), 미스트CVD, HVPE, 스퍼터, 이온플레이팅 등 공지의 폭넓은 수법에 의해 실현할 수 있다.
(반도체 소자의 제조방법)
또한, 기체의 주표면의 위에, 직접 또는 다른 층을 개재하여 버퍼층을 형성한다. 버퍼층은, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 2층 이상 포함하도록 제막함으로써, 형성한다. 버퍼층을 구성하는 복수층의 버퍼막 모두를, 두께 200nm 이상 650nm 이하로 하여 제막하는 것이 바람직하다. 이 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하여, 본 발명에 따른 반도체 적층체를 얻는다. 그 후에, 나아가, 결정성 금속산화물 반도체막의 위에 전극을 형성함으로써, 반도체 소자를 제조한다. 이때, 기체와, 버퍼층과, 결정성 금속산화물 반도체막을 포함하는 반도체 적층체를 그대로 이용할 수도 있고, 기체를 제거하고 버퍼층과 결정성 금속산화물 반도체막을 남기거나, 기체와 버퍼층을 제거하고, 결정성 금속산화물 반도체막만을 남길 수도 있다. 이와 같이 하여, 결정결함의 도입이 저감되고, 나아가 크랙이나 휨이 억제된 고품질의 결정성 금속산화물 반도체막을 이용한, 고성능의 반도체 소자를 제조할 수 있다.
(응용할 수 있는 반도체 소자의 예)
상기와 같은 결정성 금속산화물 반도체막을 갖는 반도체 적층체는, 결함밀도가 저감되고, 전기특성이 우수하며, 공업적으로 유용한 것이다. 이러한 결정성 금속산화물 반도체막을 갖는 반도체 적층체는, 다양한 반도체 소자 등에 호적하게 이용할 수 있고, 특히, 파워디바이스에 유용하다.
또한, 본 발명에 따른 결정성 금속산화물 반도체막을 갖는 반도체 적층체는, 전극이 결정성 금속산화물 반도체막의 편면측에 형성된 횡형의 소자(횡형 디바이스)와, 결정성 금속산화물 반도체막의 표리 양면측에 각각 전극을 갖는 종형의 소자(종형 디바이스)로 분류할 수 있다. 본 발명에 있어서는, 횡형 디바이스에도 종형 디바이스에도 호적하게 이용할 수 있는데, 그 중에서도, 종형 디바이스에 이용하는 것이 바람직하다. 반도체 소자로는, 예를 들어, 쇼트키 배리어 다이오드(SBD), 금속반도체 전계효과 트랜지스터(MESFET), 고전자이동도 트랜지스터(HEMT), 반도체 전계효과 트랜지스터(MOSFET), 접합전계효과 트랜지스터(JFET), 절연게이트형 바이폴라 트랜지스터(IGBT) 또는 발광다이오드(LED) 등을 들 수 있다.
이하, 본 발명의 결정성 금속산화물 반도체막을 n형 반도체층(n+형 반도체나 n-반도체층 등)에 적용한 경우의 호적한 예를, 도면을 이용하여 설명하는데, 본 발명은, 이들 예로 한정되는 것은 아니다. 한편, 이하에 예시하는 반도체 소자에 있어서, 추가로 다른 층(예를 들어 절연체층이나 도체층) 등이 포함되어 있을 수도 있고, 또한, 중간층이나 완충층(버퍼층) 등은 적당히 생략할 수도 있다.
도 3은, 본 발명에 따른 SBD의 일례이다. SBD(300)는, 상대적으로 저농도의 도핑을 실시한 n-형 반도체층(301a), 상대적으로 고농도의 도핑을 실시한 n+형 반도체층(301b), 쇼트키전극(302) 및 오믹전극(303)을 구비하고 있다.
쇼트키전극(302) 및 오믹전극(303)의 재료는, 공지의 전극재료여도 되고, 상기 전극재료로는, 예를 들어, 알루미늄, 몰리브덴, 코발트, 지르코늄, 주석, 니오븀, 철, 크롬, 탄탈, 티탄, 금, 플라티나, 바나듐, 망간, 니켈, 구리, 하프늄, 텅스텐, 이리듐, 아연, 인듐, 팔라듐, 네오디뮴 혹은 은 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 그리고 적층체 등을 들 수 있다.
쇼트키전극(302) 및 오믹전극(303)의 형성은, 예를 들어, 진공증착법 또는 스퍼터링법 등의 공지의 수단에 의해 행할 수 있다. 보다 구체적으로는, 예를 들어, 상기 금속 중 2종류의 제1의 금속과 제2의 금속을 이용하여 쇼트키전극을 형성하는 경우, 제1의 금속으로 이루어지는 층과 제2의 금속으로 이루어지는 층을 적층시키고, 제1의 금속으로 이루어지는 층 및 제2의 금속으로 이루어지는 층에 대하여, 포토리소그래피의 수법을 이용한 패터닝을 실시함으로써 행할 수 있다.
SBD(300)에 역(逆)바이어스가 인가된 경우에는, 공핍층(도시하지 않음)이 n-형 반도체층(301a) 중으로 넓어지기 때문에, 고내압의 SBD가 된다. 또한, 순(順)바이어스가 인가된 경우에는, 오믹전극(303)으로부터 쇼트키전극(302)으로 전자가 흐른다. 따라서, 본 발명의 SBD는, 고내압·대전류용으로 우수하고, 스위칭속도도 빠르며, 내압성·신뢰성도 우수하다.
도 4는, 본 발명에 따른 HEMT의 일례이다. HEMT(400)는, 밴드갭이 넓은 n형 반도체층(401), 밴드갭이 좁은 n형 반도체층(402), n+형 반도체층(403), 반절연체층(404), 완충층(405), 게이트전극(406), 소스전극(407) 및 드레인전극(408)을 구비하고 있다.
도 5는, 본 발명에 따른 MOSFET의 일례이다. MOSFET(500)는 n-형 반도체층(501), n+형 반도체층(502 및 503), 게이트절연막(504), 게이트전극(505), 소스전극(506) 및 드레인전극(507)을 구비하고 있다.
도 6은, 본 발명에 따른 IGBT의 일례이다. IGBT(600)는, n형 반도체층(601), n-형 반도체층(602), n+형 반도체층(603), p형 반도체층(604), 게이트절연막(605), 게이트전극(606), 이미터전극(607) 및 컬렉터전극(608)을 구비하고 있다.
도 7은, 본 발명에 따른 LED의 일례이다. LED(700)는, 제1의 전극(701), n형 반도체층(702), 발광층(703), p형 반도체층(704), 투광성 전극(705), 제2의 전극(706)을 구비하고 있다.
투광성 전극의 재료로는, 인듐 또는 티탄을 포함하는 산화물의 도전성 재료 등을 들 수 있다. 보다 구체적으로는, 예를 들어, In2O3, ZnO, SnO2, Ga2O3, TiO2, CeO2 또는 이들의 2 이상의 혼정(混晶) 또는 이들에 도핑된 것 등을 들 수 있다. 이들 재료를, 스퍼터링 등의 공지의 수단으로 마련함으로써, 투광성 전극을 형성할 수 있다. 또한, 투광성 전극을 형성한 후에, 투광성 전극의 투명화를 목적으로 한 열어닐을 실시할 수도 있다.
제1의 전극(701) 및 제2의 전극(706)의 재료로는, 예를 들어, 알루미늄, 몰리브덴, 코발트, 지르코늄, 주석, 니오븀, 철, 크롬, 탄탈, 티탄, 금, 플라티나, 바나듐, 망간, 니켈, 구리, 하프늄, 텅스텐, 이리듐, 아연, 인듐, 팔라듐, 네오디뮴 혹은 은 등의 금속 또는 이들의 합금, 산화주석, 산화아연, 산화레늄, 산화인듐, 산화인듐주석(ITO), 산화아연인듐(IZO) 등의 금속산화물 도전막, 폴리아닐린, 폴리티오펜 또는 폴리피롤 등의 유기 도전성 화합물, 또는 이들의 혼합물 등을 들 수 있다. 전극의 제막법은 특별히 한정되는 일은 없으며, 인쇄방식, 스프레이법, 코팅방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마CVD법 등의 화학적 방식, 등의 중으로부터 상기 재료와의 적성을 고려하여 적당히 선택한 방법에 따라 상기 기판 상에 형성할 수 있다.
실시예
이하, 실시예를 들어 본 발명에 대하여 구체적으로 설명하는데, 이것은 본 발명을 한정하는 것은 아니다.
(실시예 1)
미스트CVD 장치를 이용하여, 이하와 같이 반도체 적층체를 제작하였다. 2대의 분무기(분무기A, 분무기B)와 석영제의 관상(管狀) 반응로를 준비하고, 양 분무기를 석영관으로 접속하고, 나아가 거기서부터 석영관의 가지를 내어 반응기와 접속하였다.
다음으로, 갈륨아세틸아세토네이트 0.04mol/L의 수용액에 농도 34%의 염산을 체적비로 1% 첨가하고, 스터러로 60분간 교반하여, 전구체를 얻었다. 이 전구체를 분무기A에 충전하였다. 다음으로, 알루미늄아세틸아세토네이트 0.06mol/L의 수용액에 농도 34%의 염산을 체적비로 1% 첨가하고, 스터러로 60분간 교반하여, 전구체를 얻었다. 이 전구체를 분무기B에 충전하였다.
다음으로, 두께 0.6mm의 4인치 c면 사파이어 기판을 석영제 서셉터에 세워 놓은 상태로 반응로에 장전하고, 기판온도가 450℃가 되도록 가온하였다. 다음으로, 2.4MHz의 초음파진동자에 의해 물을 통해 분무기A, B의 전구체에 초음파진동을 전파시켜, 전구체를 미스트화하였다.
이 다음, 분무기A와 분무기B에 총유량으로서 매분 20L의 질소가스를 첨가하고, 미스트와 질소가스의 혼합기를 반응로에 공급하여, 기판의 위에 막두께 400nm의 버퍼막을 1층 형성하였다. 계속해서, 분무기B에 대한 질소가스유량을 감소시킴으로써 혼합기 중의 Al비율을 저하시키면서, 동일한 성막을 3회 반복하여 2층째로부터 4층째의 버퍼막을 적층하였다. 각 버퍼막 중의 Al/Ga비율은, 1층째로부터 4층째에 걸쳐서, 0.60, 0.30, 0.15, 0.05로 하였다. 다음으로, 분무기B에 대한 질소가스공급을 멈추고, 분무기A에 대한 질소가스유량을 매분 20L로 하여 미스트와 질소가스의 혼합기를 반응기에 180분간 공급해서, 막두께 약 7μm의 반도체막을 형성하였다.
다음으로, 질소가스공급과 기판에 대한 가온을 정지하고, 실온부근까지 냉각하고 나서 기판을 반응로로부터 꺼내었다. 얻어진 반도체막은, X선회절측정에 의해, α-Ga2O3인 것이 확인되었다.
이 다음, 제작한 막에 대하여, 크랙, 휨 및 전위밀도를 평가하였다. 크랙은, 기판 전체면의 광학현미경 명시야에서 관찰되는 1mm 길이 이상의 직선상 결함으로 하여, 발생의 유무를 평가하고, 또한 휨은 기판의 양단을 연결하는 직선과 오목 또는 볼록의 정점의 최단의 거리로 하여 평가하였다. 또한 전위밀도는, 적층체의 종단면을 100nm 두께의 박편화한 시료를 사용하고, TEM법에 의해 정량하였다.
(실시예 2, 3)
각 버퍼막의 막두께를 200nm(실시예 2), 650nm(실시예 3)로 한 것 이외는 실시예 1과 동일하게 반도체 적층체를 제작하였다. 제작한 반도체막은, X선회절측정에 의해, α-Ga2O3인 것이 확인되었다. 이 다음, 실시예 1과 동일한 평가를 행하였다.
(비교예 1, 2)
각 버퍼막의 막두께를 150nm(비교예 1), 700nm(비교예 2)로 한 것 이외는 실시예 1과 동일하게 반도체 적층체를 제작하였다. 제작한 반도체막은, X선회절측정에 의해, α-Ga2O3인 것이 확인되었다. 이 다음, 실시예 1과 동일한 평가를 행하였다.
(실시예 4)
1층째와 2층째의 버퍼막의 막두께를 150nm로 한 것 이외는 실시예 1과 동일하게 반도체 적층체를 제작하였다. 제작한 반도체막은, X선회절측정에 의해, α-Ga2O3인 것이 확인되었다. 이 다음, 실시예 1과 동일한 평가를 행하였다.
(비교예 3)
1층째, 2층째 및 3층째의 버퍼막의 막두께를 150nm로 한 것 이외는 실시예 1과 동일하게 반도체 적층체를 제작하였다. 제작한 반도체막은, X선회절측정에 의해, α-Ga2O3인 것이 확인되었다. 이 다음, 실시예 1과 동일한 평가를 행하였다.
실시예 1, 2, 3 및 비교예 1, 2의 크랙, 휨, 전위밀도의 평가결과를 표 1에 나타낸다. 또한, 실시예 4 및 비교예 3의 크랙, 휨, 전위밀도의 평가결과를 표 2에 나타낸다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
표 1 및 표 2에 나타낸 실시예의 결과에서 나타나는 바와 같이, 본 발명에 따른 반도체 적층체는, 크랙과 휨이 억제되며, 또한 전위밀도가 저감된 고품질의 막인 것을 알 수 있다. 한편, 종래기술인 비교예에서 얻어진 반도체 적층체는, 크랙과 현저한 휨이 발생하고, 또한 전위밀도도 높았다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (13)

  1. 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고,
    상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서,
    상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고,
    상기 복수의 버퍼막 중 적어도 2층의 버퍼막의 막두께가, 200nm 이상 650nm 이하인 것을 특징으로 하는 반도체 적층체.
  2. 적어도, 기체와, 버퍼층과, 적어도 1종의 금속원소를 포함하며 커런덤구조를 갖는 결정성 금속산화물 반도체막을 포함하고,
    상기 기체의 주표면의 위에 직접 또는 다른 층을 개재하여 상기 버퍼층을 갖고, 상기 버퍼층의 위에 상기 결정성 금속산화물 반도체막을 갖는 반도체 적층체로서,
    상기 버퍼층은, 조성이 각각 상이한 복수의 버퍼막의 적층구조체이고,
    상기 복수의 버퍼막의 막두께는, 모두 200nm 이상 650nm 이하인 것을 특징으로 하는 반도체 적층체.
  3. 제1항 또는 제2항에 있어서,
    상기 버퍼막은, 상기 결정성 금속산화물 반도체막에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소를 포함하는 것을 특징으로 하는 반도체 적층체.
  4. 제3항에 있어서,
    상기 버퍼층은, 이 버퍼층의 상기 기체측으로부터 상기 결정성 금속산화물 반도체막측을 향함에 따라, 상기 결정성 금속산화물 반도체막의 상기 주성분 금속원소의 조성비가 커지도록 상기 복수의 버퍼막이 적층된 적층구조체인 것을 특징으로 하는 반도체 적층체.
  5. 제3항 또는 제4항에 있어서,
    상기 버퍼막은, 상기 버퍼층의 하지에 포함되는 금속원소 중, 가장 많이 포함되는 주성분 금속원소를 포함하는 것을 특징으로 하는 반도체 적층체.
  6. 제5항에 있어서,
    상기 버퍼층은, 이 버퍼층의 상기 기체측으로부터 상기 결정성 금속산화물 반도체막측을 향함에 따라, 상기 버퍼층의 하지의 상기 주성분 금속원소의 조성비가 작아지도록 상기 복수의 버퍼막이 적층된 적층구조체인 것을 특징으로 하는 반도체 적층체.
  7. 제5항 또는 제6항에 있어서,
    상기 버퍼층의 하지는 상기 기체이고, 상기 기체의 상기 주성분 금속원소는 알루미늄인 것을 특징으로 하는 반도체 적층체.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 결정성 금속산화물 반도체막의 상기 주성분 금속원소는 갈륨인 것을 특징으로 하는 반도체 적층체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결정성 금속산화물 반도체막의 막두께는 1μm 이상인 것을 특징으로 하는 반도체 적층체.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 기체의 주표면의 면적은 10cm2 이상인 것을 특징으로 하는 반도체 적층체.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 적층체에 있어서의, 적어도 상기 버퍼층과 상기 결정성 금속산화물 반도체막을 구비하는 것을 특징으로 하는 반도체 소자.
  12. 적어도 결정성 금속산화물 반도체막과 전극을 갖는 반도체 소자의 제조방법으로서,
    기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 2층 이상 포함하는, 복수층의 버퍼막을 형성하는 공정과,
    상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과,
    적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 적어도 결정성 금속산화물 반도체막과 전극을 갖는 반도체 소자의 제조방법으로서,
    기체의 주표면의 위에, 버퍼층으로서, 각각 상이한 조성을 가짐과 함께 200nm 이상 650nm 이하의 두께의 버퍼막을 복수층 형성하는 공정과,
    상기 버퍼층의 위에, 커런덤구조를 갖는 결정성 금속산화물 반도체막을 형성하는 공정과,
    적어도 상기 결정성 금속산화물 반도체막의 위에 전극을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020237003593A 2020-08-06 2021-06-18 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법 KR20230048008A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-133535 2020-08-06
JP2020133535 2020-08-06
JPJP-P-2021-043094 2021-03-17
JP2021043094A JP7061214B2 (ja) 2020-08-06 2021-03-17 半導体積層体、半導体素子および半導体素子の製造方法
PCT/JP2021/023252 WO2022030114A1 (ja) 2020-08-06 2021-06-18 半導体積層体、半導体素子および半導体素子の製造方法

Publications (1)

Publication Number Publication Date
KR20230048008A true KR20230048008A (ko) 2023-04-10

Family

ID=80119644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237003593A KR20230048008A (ko) 2020-08-06 2021-06-18 반도체 적층체, 반도체 소자 및 반도체 소자의 제조방법

Country Status (6)

Country Link
US (1) US20230245883A1 (ko)
EP (1) EP4194592A1 (ko)
JP (2) JP7346626B2 (ko)
KR (1) KR20230048008A (ko)
CN (1) CN116157550A (ko)
WO (1) WO2022030114A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2018002544A (ja) 2016-06-30 2018-01-11 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
JP2019034882A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6067532B2 (ja) * 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置
JP7082390B2 (ja) * 2017-08-04 2022-06-08 高知県公立大学法人 深紫外発光素子およびその製造方法
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法
JP2020001997A (ja) 2017-08-21 2020-01-09 株式会社Flosfia 結晶膜の製造方法
CN110504343B (zh) * 2018-05-18 2021-02-23 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013028480A (ja) 2011-07-27 2013-02-07 Kochi Univ Of Technology ドーパントを添加した結晶性の高い導電性α型酸化ガリウム薄膜およびその生成方法
JP2018002544A (ja) 2016-06-30 2018-01-11 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
JP2019034882A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Also Published As

Publication number Publication date
WO2022030114A1 (ja) 2022-02-10
CN116157550A (zh) 2023-05-23
US20230245883A1 (en) 2023-08-03
EP4194592A1 (en) 2023-06-14
JP2023169231A (ja) 2023-11-29
JP7346626B2 (ja) 2023-09-19
JP2022070975A (ja) 2022-05-13

Similar Documents

Publication Publication Date Title
JP7352226B2 (ja) 結晶性半導体膜および半導体装置
JP6875627B2 (ja) 結晶性積層構造体および半導体装置
US11152472B2 (en) Crystalline oxide semiconductor
US20200211919A1 (en) Crystalline oxide film
JP2018002544A (ja) 結晶性酸化物半導体膜およびその製造方法
JP7061214B2 (ja) 半導体積層体、半導体素子および半導体素子の製造方法
JP7346626B2 (ja) 半導体積層体
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP2021168406A (ja) 積層体、半導体装置及びミストｃｖｄ装置

Legal Events

Date Code Title Description
A201 Request for examination