KR20230044931A - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 Download PDF

Info

Publication number
KR20230044931A
KR20230044931A KR1020220113384A KR20220113384A KR20230044931A KR 20230044931 A KR20230044931 A KR 20230044931A KR 1020220113384 A KR1020220113384 A KR 1020220113384A KR 20220113384 A KR20220113384 A KR 20220113384A KR 20230044931 A KR20230044931 A KR 20230044931A
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
oxidizing
supplying
Prior art date
Application number
KR1020220113384A
Other languages
English (en)
Inventor
가츠요시 하라다
유스케 데루이
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230044931A publication Critical patent/KR20230044931A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판 상에 형성되는 산화막의 막질을 향상시킨다. (a) 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 공정과, (b) 상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 공정과, (c) 상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 공정을 갖는다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING SYSTEM, AND PROGRAM}
본 개시는, 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 질화막을 형성하고, 그 질화막을 산화시켜서 산화막으로 변화시킴으로써, 기판 상에 산화막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2011-14688호 공보 일본 특허 공개 제2010-87167호 공보
본 개시의 목적은, 기판 상에 형성되는 산화막의 막질을 향상시키는 것에 있다.
본 개시의 일 양태에 의하면,
(a) 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 공정과,
(b) 상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 공정과,
(c) 상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 공정
을 행하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성되는 산화막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 나타내는 도면이다.
도 4의 (a)는, 웨이퍼(200) 상에 제1 막으로서의 실리콘 질화막(SiN)을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 4의 (b)는, 웨이퍼(200) 상에 형성된 실리콘 질화막의 일부를 산화시켜서, 그 실리콘 질화막을, 산소가 첨가(도프)된 실리콘 질화막(O doped SiN)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 4의 (c)는, 웨이퍼(200) 상에 형성된 산소가 첨가된 실리콘 질화막을 산화시켜서 제2 막으로서의 실리콘 산화막(SiO)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 5의 (a) 내지 도 5의 (c)는, 도 4의 (a) 내지 도 4의 (c)와 각각 마찬가지의 도면이다. 도 5의 (d)는, 웨이퍼(200) 상에 형성된 실리콘 산화막(SiO) 상에 제1 막으로서의 실리콘 질화막(SiN)을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 5의 (e)는, 실리콘 산화막 상에 형성된 실리콘 질화막의 일부를 산화시켜서, 그 실리콘 질화막을, 산소가 첨가(도프)된 실리콘 질화막(O doped SiN)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 5의 (f)는, 실리콘 산화막 상에 형성된 산소가 첨가된 실리콘 질화막을 산화시켜서 제2 막으로서의 실리콘 산화막(SiO)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 6의 (a)는, 웨이퍼(200) 상에 제1 막으로서의 실리콘 질화막(SiN)을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (b)는, 웨이퍼(200) 상에 형성된 실리콘 질화막의 일부를 산화시켜서, 그 실리콘 질화막을, 산소가 첨가(도프)된 실리콘 질화막(O doped SiN)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (c)는, 웨이퍼(200) 상에 형성된 산소가 첨가된 실리콘 질화막(O doped SiN) 상에 실리콘 질화막(SiN)을 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (d)는, 산소가 첨가된 실리콘 질화막(O doped SiN) 상에 형성된 실리콘 질화막의 일부를 산화시켜서, 그 실리콘 질화막을, 산소가 첨가된 실리콘 질화막(O doped SiN)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (e)는, 웨이퍼(200)의 표면 상에 형성된 산소가 첨가된 실리콘 질화막의 적층막을 산화시켜서, 그 적층막을, 제2 막으로서의 실리콘 산화막(SiO)으로 변화시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 7은 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 일례를 설명하기 위한 블록도이다.
도 8은 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 다른 일례를 설명하기 위한 블록도이다.
도 9는 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 또 다른 일례를 설명하기 위한 블록도이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로 도 1 내지 도 3, 도 4의 (a) 내지 도 4의 (c)를 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은, 모두 모식적인 것이며, 도면에 도시되는, 각 요소의 치수 관계, 각 요소의 비율 등은, 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 온도 조정기(가열부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을, 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 다른 노즐이며, 노즐(249a, 249c) 각각은, 노즐(249b)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232f)이 각각 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232e, 232g)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232h)이 접속되어 있다. 가스 공급관(232d 내지 232h)에는, 가스류의 상류측부터 순서대로 MFC(241d 내지 241h) 및 밸브(243d 내지 243h)가 각각 마련되어 있다. 가스 공급관(232a 내지 232h)은, 예를 들어, SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시하는 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249b)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 사이에 두도록 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료는, 성막제의 하나로서 사용된다.
가스 공급관(232b)으로부터는, 반응체(반응 가스)가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 반응체는, 성막제의 하나로서 사용된다.
가스 공급관(232c)으로부터는, 제1 산화 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 제1 산화 가스는, 제1 산화제로서 사용된다.
가스 공급관(232d)으로부터는, 환원 가스가, MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 환원 가스는, 제2 산화제의 하나로서 사용된다.
가스 공급관(232e)으로부터는, 제2 산화 가스가, MFC(241e), 밸브(243e), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 제2 산화 가스는, 제2 산화제의 하나로서 사용된다.
가스 공급관(232f 내지 232h)으로부터는, 불활성 가스가, 각각 MFC(241f 내지 241h), 밸브(243f 내지 243h), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. 불활성 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 공급계(원료 가스 공급계)가 구성된다. 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 반응체 공급계(반응 가스 공급계)가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, 제1 산화 가스 공급계가 구성된다. 주로, 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해, 환원 가스 공급계가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해, 제2 산화 가스 공급계가 구성된다. 주로, 가스 공급관(232f 내지 232h), MFC(241f 내지 241h), 밸브(243f 내지 243h)에 의해, 불활성 가스 공급계가 구성된다.
원료 공급계, 반응체 공급계 각각 혹은 모두를 성막제 공급계라고도 칭한다. 제1 산화 가스 공급계를 제1 산화제 공급계라고도 칭한다. 제2 산화 가스 공급계, 환원 가스 공급계 각각 혹은 모두를 제2 산화제 공급계라고도 칭한다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243h)나 MFC(241a 내지 241h) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232h) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232h) 내에의 각종 물질(각종 가스)의 공급 동작, 즉, 밸브(243a 내지 243h)의 개폐 동작이나 MFC(241a 내지 241h)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232h) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시하는 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다. 또한, 컨트롤러(121)에는, 외부 기억 장치(123)를 접속하는 것이 가능하게 되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive), SSD(Solid State Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 의해 기판 처리 장치에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241h), 밸브(243a 내지 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하게 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241h)에 의한 각종 물질(각종 가스)의 유량 조정 동작, 밸브(243a 내지 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하는 것이 가능하게 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 SSD 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 소정 막 두께의 산화막을 형성하는 처리 시퀀스 예에 대해서, 주로 도 4의 (a) 내지 도 4의 (c)를 사용해서 설명한다. 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 양태에서의 처리 시퀀스는,
웨이퍼(200)에 대하여 성막제로서 원료와 반응체를 공급함으로써, 웨이퍼(200) 상에 제1 막을 형성하는 스텝 A와,
웨이퍼(200)에 대하여 제1 산화제로서 제1 산화 가스를 공급함으로써, 제1 막의 일부를 산화시켜서 제1 막에 산소를 첨가하는 스텝 B와,
웨이퍼(200)에 대하여 제2 산화제로서 제2 산화 가스와 환원 가스를 공급함으로써, 산소가 첨가된 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 스텝 C
를 갖는다.
또한, 본 양태에서의 처리 시퀀스에서는, 스텝 A에서, 웨이퍼(200)에 대하여 원료를 공급하는 스텝 A1과, 웨이퍼(200)에 대하여 반응체를 공급하는 스텝 A2를 교대로 소정 횟수(m회, m은 1 이상의 정수) 행한다. 스텝 B에서는, 웨이퍼(200)에 대하여 제1 산화 가스를 공급한다. 스텝 C에서는, 웨이퍼(200)에 대하여 제2 산화 가스와 환원 가스를 동시에 공급한다.
또한, 스텝 A에서는, 제1 원소 및 제2 원소를 포함하는 제1 막을 형성하고, 스텝 B에서는, 제1 막을 불포화 산화시켜서, 제1 막을 산소가 첨가된 제1 막으로 변화시키고, 스텝 C에서는, 산소가 첨가된 제1 막을 포화 산화시켜서, 산소가 첨가된 제1 막을, 제1 원소 및 산소를 포함하는 제2 막으로 변화시킨다. 제1 원소는, 예를 들어 실리콘(Si)을 포함하고, 제2 원소는, 예를 들어 질소(N)를 포함한다. 이하에서는, 대표적인 예로서 제1 원소가 Si이며, 제2 원소가 N일 경우에 대해서 설명한다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예나 다른 양태 등의 설명에서도 마찬가지의 표기를 사용한다.
(원료→반응체)×m→제1 산화 가스→제2 산화 가스+환원 가스
본 명세서에서 사용하는 「웨이퍼」라는 용어는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 사용하는 「웨이퍼의 표면」이라는 말은, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
본 명세서에서 사용하는 「제」라는 용어는, 가스 상태 물질 및 액체 상태 물질 중 적어도 어느 것을 포함한다. 액체 상태 물질은 미스트 상태 물질을 포함한다. 즉, 성막제(원료, 반응체), 제1 산화제, 제2 산화제는, 가스 상태 물질을 포함하고 있어도 되고, 미스트 상태 물질 등의 액체 상태 물질을 포함하고 있어도 되고, 그것들 양쪽을 포함하고 있어도 된다.
본 명세서에서 사용하는 「층」이라는 용어는, 연속층 및 불연속층 중 적어도 어느 것을 포함한다. 예를 들어, 후술하는 제1층이나 제2층은, 연속층을 포함하고 있어도 되고, 불연속층을 포함하고 있어도 되고, 그것들 양쪽을 포함하고 있어도 된다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어서, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태로 된다. 이와 같이 하여, 웨이퍼(200)는, 처리실(201) 내에 준비되게 된다.
(압력 조정 및 온도 조정)
보트 로드가 종료된 후, 처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(스텝 A)
그 후, 이하의 스텝 A1, A2를 순차 실행한다.
[스텝 A1]
스텝 A1에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 성막제로서 원료(원료 가스)를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 원료를 흘린다. 가스 공급관(232a) 내를 흐른 원료는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 원료가 공급된다(원료 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
스텝 A1에서 원료를 공급할 때의 처리 조건으로서는,
처리 온도: 250 내지 500℃, 바람직하게는 350 내지 450℃
처리 압력: 10 내지 1333Pa, 바람직하게는 10 내지 400Pa
원료 공급 유량: 0.1 내지 3slm, 바람직하게는 0.1 내지 0.5slm
원료 공급 시간: 1 내지 180초, 바람직하게는 10 내지 30초
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
이 예시된다.
또한, 본 명세서에서의 「250 내지 500℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「250 내지 500℃」란 「250℃ 이상 500℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다. 또한, 본 명세서에서의 처리 온도란 웨이퍼(200)의 온도 또는 처리실(201) 내의 온도를 의미하고, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 또한, 처리 시간이란, 그 처리를 계속하는 시간을 의미한다. 또한, 공급 유량에 0slm이 포함되는 경우, 0slm이란, 그 물질(가스)을 공급하지 않는 케이스를 의미한다. 이들은, 이하의 설명에서도 마찬가지이다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 원료로서, 예를 들어 클로로실란계 가스를 공급함으로써, 하지로서의 웨이퍼(200)의 최표면 상에 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에의, 원료의 물리 흡착이나 화학 흡착, 원료의 일부가 분해한 물질의 화학 흡착, 원료의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, 원료나 원료의 일부가 분해한 물질의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 원료의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243f 내지 243h)를 개방하여, 처리실(201) 내에 불활성 가스를 공급한다. 불활성 가스는 퍼지 가스로서 작용한다.
성막제의 하나인 원료(원료 가스)로서는, 예를 들어 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소인 제1 원소로서의 Si를 포함하는 실란계 가스를 사용할 수 있다. 실란계 가스로서는, 예를 들어 제1 원소로서의 Si 및 할로겐 원소를 포함하는 가스, 즉, 할로실란계 가스를 사용할 수 있다. 할로겐에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란계 가스를 사용할 수 있다.
원료로서는, 예를 들어 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라플루오로실란(SiF4) 가스, 디플루오로실란(SiH2F2) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스, 디브로모실란(SiH2Br2) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스, 디요오도실란(SiH2I2) 가스 등의 요오도실란계 가스를 사용할 수 있다. 또한, 원료로서는, 예를 들어 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스 등의 알킬렌클로로실란계 가스나, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스 등의 알킬클로로실란계 가스나, 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2, 약칭: TCDSCB) 가스 등의 Si와 C로 구성되는 환상 구조 및 할로겐을 포함하는 가스를 사용할 수 있다. 원료로서는, 이들 중 1개 이상을 사용할 수 있다. 또한, 알킬렌클로로실란계 가스나 알킬클로로실란계 가스와 같은 탄소(C)를 함유하는 실란계 가스를 사용하는 경우, 스텝 A1에서는, C를 포함하는 Si 함유층을 형성할 수 있고, 후술하는 스텝 A2에서는, C를 포함하는 SiN층을 형성할 수 있다.
원료(원료 가스)로서는, 이들 외에, 예를 들어 제1 원소로서의 Si 및 아미노기를 포함하는 가스, 즉, 아미노실란계 가스를 사용할 수도 있다. 아미노기란, 암모니아, 제1급 아민 또는 제2급 아민으로부터 수소(H)를 제거한 1가의 관능기이며, -NH2, -NHR, -NR2와 같이 나타낼 수 있다. 또한, R은 알킬기를 나타내고, -NR2의 2개의 R은, 동일하여도 되고 달라도 된다.
원료로서는, 예를 들어 테트라키스(디메틸아미노)실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스(디메틸아미노)실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스(디에틸아미노)실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스(tert-부틸아미노)실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스, (디이소프로필아미노)실란(SiH3[N(C3H7)2], 약칭: DIPAS) 가스 등의 아미노실란계 가스를 사용할 수도 있다. 원료로서는, 이들 중 1개 이상을 사용할 수 있다.
불활성 가스로서는, 예를 들어 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 사용할 수 있다. 불활성 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 A2]
스텝 A1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 성막제로서 반응체(반응 가스)를 공급한다.
구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 반응체를 흘린다. 가스 공급관(232b) 내를 흐른 반응체는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 반응체가 공급된다(반응체 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
스텝 A2에서 반응체를 공급할 때의 처리 조건으로서는,
처리 온도: 250 내지 500℃, 바람직하게는 350 내지 450℃
처리 압력: 10 내지 2666Pa, 바람직하게는 10 내지 1333Pa
반응체 공급 유량: 1 내지 10slm, 바람직하게는 3 내지 6slm
반응체 공급 시간: 1 내지 180초, 바람직하게는 10 내지 60초
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
이 예시된다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 반응체로서, 예를 들어 질화수소계 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. 결과로서, 하지로서의 웨이퍼(200)의 최표면 상에 Si 및 N을 포함하는 층으로서, 실리콘 질화층(SiN층)이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, 반응체에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, 스텝 A1에서 형성된 Si 함유층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiN층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 반응체의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
성막제의 하나인 반응체(반응 가스)로서는, 예를 들어 제2 원소로서의 N을 포함하여 질화제(질화 가스)로서 작용하는 N 함유 가스를 사용할 수 있다. N 함유 가스로서는, N 및 H 함유 가스를 사용할 수 있다. N 및 H 함유 가스로서는, 예를 들어 암모니아(NH3) 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 또한 N 및 H 함유 가스로서는, 예를 들어 C, N 및 H 함유 가스를 사용할 수 있다. C, N 및 H 함유 가스로서는, 예를 들어 모노에틸아민(C2H5NH2, 약칭: MEA) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스 등의 에틸아민계 가스나, 모노메틸아민(CH3NH2, 약칭: MMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 트리메틸아민((CH3)3N, 약칭: TMA) 가스 등의 메틸아민계 가스나, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스 등의 유기 히드라진계 가스 등을 사용할 수 있다. 반응체로서는, 이들 중 1개 이상을 사용할 수 있다. 또한, 아민계 가스나 유기 히드라진계 가스와 같은 C를 함유하는 반응체를 사용하는 경우, 스텝 A2에서는, C를 포함하는 SiN층을 형성할 수 있다.
[소정 횟수 실시]
상술한 스텝 A1, A2를 포함하는 사이클, 구체적으로는 상술한 스텝 A1, A2를 비동시에, 즉 동기시키지 않고 교대로 행하는 사이클을 소정 횟수(m회, m은 1 이상의 정수) 행함으로써, 도 4의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면을 하지로 해서, 제1 막으로서의 SiN막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 SiN층의 두께를 원하는 막 두께보다도 얇게 하여, SiN층을 적층함으로써 형성되는 SiN막의 두께가 원하는 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다. 또한, 제1 막으로서의 SiN막은, 반응체 유래의 H를 N-H 결합의 형태로 포함하는 것이 바람직하다. 즉, 제1 막으로서의 SiN막은, Si-N 결합 이외에, N-H 결합을 포함하는 것이 바람직하다. 이에 의해, 후술하는 스텝 B, 스텝 C에서의 각각의 반응을 효율적으로 생기게 하는 것이 가능하게 된다.
또한, 스텝 A에서의 처리 온도를 250℃ 미만으로 하면, 제1 막으로서의 SiN막을 형성하는 것이 곤란해지는 경우가 있다. 처리 온도를 250℃ 이상으로 함으로써, 제1 막으로서의 SiN막을 형성하는 것이 가능하게 되어, 충분한 성막 레이트가 얻어지게 된다. 처리 온도를 350℃ 이상으로 함으로써, SiN막을 형성할 때, 실용적인 성막 레이트가 얻어지게 된다.
또한, 스텝 A에서의 처리 온도를 500℃ 초과의 온도로 하면, 스텝 A를 행할 때 웨이퍼(200)의 표면에 존재하는 막이나 구조에 영향을 미치는 경우가 있고, 특히, 온도 제한이 있는 최첨단 디바이스에서는 허용되지 않는 경우가 있다. 처리 온도를 500℃ 이하로 함으로써, 이 영향을 억제하는 것이 가능하게 된다. 처리 온도를 450℃ 이하로 함으로써, 이 영향을 보다 충분히 억제하는 것이 가능하게 된다.
(스텝 B)
스텝 A가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 SiN막에 대하여 제1 산화제로서 제1 산화 가스를 공급한다.
구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 제1 산화 가스를 흘린다. 가스 공급관(232c) 내를 흐른 제1 산화 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 제1 산화 가스가 공급된다(제1 산화 가스 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
스텝 B에서 제1 산화 가스를 공급할 때의 처리 조건으로서는,
처리 온도: 실온(25℃) 내지 500℃, 바람직하게는 350 내지 450℃
처리 압력: 10 내지 101325Pa, 바람직하게는 10 내지 80000Pa
제1 산화 가스 공급 유량: 0.01 내지 10slm, 바람직하게는 0.5 내지 3slm
제1 산화 가스 공급 시간: 60초 내지 20시간, 바람직하게는 60초 내지 12시간
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
이 예시된다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 제1 산화 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제1 막으로서의 SiN막의 일부를 산화시켜서, SiN막에 산소(O)를 첨가(도프)시키는 것이 가능하게 된다. 즉, SiN막을 불포화 산화시켜서, SiN막에 O를 도입시키는 것이 가능하게 된다. 이에 의해, 도 4의 (b)에 도시하는 바와 같이, 스텝 A에서 웨이퍼(200) 상에 형성된 SiN막을, O가 첨가된 SiN막(O doped SiN막)으로 변화시키는 것이 가능하게 된다. 또한, SiN막을 불포화 산화시키기 위해서는, 스텝 B에서의 SiN막의 일부의 제1 산화제(제1 산화 가스)에 의한 산화를, 스텝 C에서의 O가 첨가된 SiN막의 제2 산화제(제2 산화 가스와 환원 가스)에 의한 산화보다도, 산화력이 낮아지는 조건 하에서 행하는 것이 바람직하다.
제1 막으로서의 SiN막의 일부를 산화시킨 후, 밸브(243c)를 닫아, 처리실(201) 내에의 제1 산화 가스의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제1 산화제인 제1 산화 가스로서는, 예를 들어 산소(O2) 가스, 수증기(H2O 가스), 과산화수소(H2O2) 가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등의 O 함유 가스, O 및 H 함유 가스, O 및 N 함유 가스, O 및 C 함유 가스를 사용할 수 있다. 제1 산화 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 또한, 제1 산화제(제1 산화 가스)로서는, 동일 조건 하에서, 제2 산화제(제2 산화 가스, 환원 가스)의 산화력보다도 낮은 산화력을 갖는(발휘하는) 산화제를 사용하는 것이 바람직하다. 또한, 제1 산화제(제1 산화 가스)로서는, 상술한 가스종 중에서도, O 및 H 함유 가스를 사용하는 것이 보다 바람직하다. 제1 산화제(제1 산화 가스)로서 O 및 H 함유 가스를 사용함으로써, 예를 들어 제1 막으로서의 SiN막에 포함되는 N-H 결합을 효율적으로 O-H 결합으로 치환하는 것이 가능하게 된다. 이에 의해, O가 첨가된 SiN막에 O-H 결합을 효율적으로 포함시키는 것이 가능하게 되어, 후술하는 스텝 C에서의 반응을 효율적으로 생기게 하는 것이 가능하게 된다.
또한, 스텝 B에서의 처리 온도를 실온(25℃) 미만으로 하면, 제1 산화 가스에 의한 제1 막으로서의 SiN막의 일부의 산화가 곤란해져서, SiN막에의 O의 첨가가 곤란해지는 경우가 있다. 처리 온도를 실온(25℃) 이상으로 함으로써, 제1 산화 가스에 의한 SiN막의 일부의 산화를 충분히 진행시키는 것이 가능하게 되어, SiN막에의 O의 첨가가 가능하게 된다. 처리 온도를 350℃ 이상으로 함으로써, 제1 산화 가스를 사용해서 SiN막의 일부를 산화시킬 때, 실용적인 산화 레이트가 얻어지게 된다.
또한, 스텝 B에서의 처리 온도를 500℃ 초과의 온도로 하면, 스텝 B를 행할 때 웨이퍼(200)의 표면에 존재하는 막이나 구조에 영향을 미치는 경우가 있고, 특히, 온도 제한이 있는 최첨단 디바이스에서는 허용되지 않는 경우가 있다. 처리 온도를 500℃ 이하로 함으로써, 이 영향을 억제하는 것이 가능하게 된다. 처리 온도를 450℃ 이하로 함으로써, 이 영향을 보다 충분히 억제하는 것이 가능하게 된다.
(스텝 C)
스텝 B가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에서의 O가 첨가된 SiN막에 대하여 제2 산화제로서 제2 산화 가스와 환원 가스를 공급한다.
구체적으로는, 밸브(243e, 243d)를 개방하여, 가스 공급관(232e, 232d) 내에 제2 산화 가스, 환원 가스를 각각 흘린다. 가스 공급관(232e, 232d) 내를 흐른 제2 산화 가스, 환원 가스는, 각각 MFC(241e, 241d)에 의해 유량 조정되어, 노즐(249b, 249a)을 통해서 처리실(201) 내에 공급된다. 제2 산화 가스와 환원 가스는, 처리실(201) 내에서 혼합해서 반응하고, 그 후, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 제2 산화 가스와 환원 가스의 반응에 의해 생긴 원자 상태 산소 등의 O를 포함하는 수분(H2O) 비함유의 산화종이 공급된다(제2 산화 가스+환원 가스 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
스텝 C에서 제2 산화 가스와 환원 가스를 공급할 때의 처리 조건으로서는,
처리 온도: 350 내지 500℃, 바람직하게는 400 내지 450℃
처리 압력: 10 내지 400Pa, 바람직하게는 10 내지 133Pa
제2 산화 가스 공급 유량: 1 내지 10slm, 바람직하게는 1 내지 5slm
환원 가스 공급 유량: 1 내지 10slm, 바람직하게는 1 내지 5slm
각 가스 공급 시간: 60초 내지 48시간, 바람직하게는 60초 내지 12시간
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
이 예시된다.
상술한 처리 조건 하에서 웨이퍼(200)에 대하여 제2 산화 가스와 환원 가스를 동시에 공급함으로써, 그것들의 반응에 의해 생긴 원자 상태 산소 등의 산화종이 갖는 강한 산화력을 이용하여, 웨이퍼(200) 상에 형성된 O가 첨가된 SiN막을 산화시킬 수 있다. 이때, O가 첨가된 SiN막 중에, 또한 O를 도입시키는 것이 가능하게 된다. 또한, O가 첨가된 SiN막 중에 포함되는 N을 막 중으로부터 탈리시키는 것이 가능하게 된다. 이에 의해, O가 첨가된 SiN막을, 제2 막으로서의 산화막, 즉, 실리콘 산화막(SiO막)으로 변화시킬 수 있다. 즉, O가 첨가된 SiN막을 포화 산화시켜서 SiO막으로 변환시킬 수 있다. 이에 의해, 도 4의 (c)에 도시하는 바와 같이, 스텝 B에서 웨이퍼(200) 상에 형성된 O가 첨가된 SiN막을, SiO막으로 변화시키는 것이 가능하게 된다.
또한, O가 첨가된 SiN막을 포화 산화시키기 위해서는, 스텝 C에서의 O가 첨가된 SiN막의 제2 산화제(제2 산화 가스와 환원 가스)에 의한 산화를, 스텝 B에서의 SiN막의 일부의 제1 산화제(제1 산화 가스)에 의한 산화보다도, 산화력이 높아지는 조건 하에서 행하는 것이 바람직하다. O가 첨가된 SiN막을 포화 산화시킴으로써, O가 첨가된 SiN막에의 한층 더한 O의 첨가, 및 O가 첨가된 SiN막으로부터의 N의 탈리와 같은 반응을, O가 첨가된 SiN막에서의 두께 방향 전체에 걸쳐 진행시키는 것이 가능하게 된다. 예를 들어, 웨이퍼(200) 상에 형성하는 SiO막과 이 SiO막의 하지의 계면을 확실하게 산화시켜, 이 계면 근방에서의 N의 잔류를 억제하는 것도 가능하게 된다. 결과로서, O가 첨가된 SiN막을 산화시킴으로써 얻어지는 SiO막을, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 치밀한 SiO막으로 하는 것이 가능하게 된다.
O가 첨가된 SiN막을 산화시켜서 SiO막으로 변화시킨 후, 밸브(243e, 243d)를 닫아, 처리실(201) 내에의 제2 산화 가스, 환원 가스의 공급을 정지한다. 그리고, 스텝 A1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제2 산화제의 하나인 제2 산화 가스로서는, 예를 들어 산소(O2) 가스, 오존(O3) 가스 등의 O 함유 가스를 사용할 수 있다. 제2 산화 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 제2 산화제의 하나인 환원 가스로서는, 예를 들어 수소(H2) 가스, 중수소(2H2) 가스 등의 수소(H) 함유 가스, 중수소(2H) 함유 가스 등을 사용할 수 있다. 환원 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 또한, 제2 산화제(제2 산화 가스, 환원 가스)로서는, 동일 조건 하에서, 제1 산화제(제1 산화 가스)의 산화력보다도 높은 산화력을 갖는(발휘하는) 산화제를 사용하는 것이 바람직하다. 또한, 환원 가스는, 그 단체로는 산화 작용은 얻어지지 않지만, 특정 조건 하에서 제2 산화 가스와 반응함으로써 원자 상태 산소 등의 산화종을 생성하여, 산화 처리의 효율을 향상시키도록 작용한다.
또한, 스텝 C에서의 처리 온도를 350℃ 미만으로 하면, 제2 산화제(제2 산화 가스, 환원 가스)에 의한 O가 첨가된 SiN막의 산화가 곤란해져서, O가 첨가된 SiN막의 SiO막으로의 변환이 곤란해지는 경우가 있다. 처리 온도를 350℃ 이상으로 함으로써, 제2 산화제(제2 산화 가스, 환원 가스)에 의한 O가 첨가된 SiN막의 산화를 충분히 진행시키는 것이 가능하게 되어, O가 첨가된 SiN막의 SiO막으로의 변환이 충분히 가능하게 된다. 처리 온도를 400℃ 이상으로 함으로써, 제2 산화제(제2 산화 가스, 환원 가스)를 사용해서 O가 첨가된 SiN막을 산화시킬 때, 실용적인 산화 레이트가 얻어지게 된다.
또한, 스텝 C에서의 처리 온도를 500℃ 초과의 온도로 하면, 스텝 C를 행할 때 웨이퍼(200)의 표면에 존재하는 막이나 구조에 영향을 미치는 경우가 있고, 특히, 온도 제한이 있는 최첨단 디바이스에서는 허용되지 않는 경우가 있다. 처리 온도를 500℃ 이하로 함으로써, 이 영향을 억제하는 것이 가능하게 된다. 처리 온도를 450℃ 이하로 함으로써, 이 영향을 보다 충분히 억제하는 것이 가능하게 된다.
또한, 상술한 바와 같은 저온 하에서는, 스텝 A에서 막질이 나쁜 SiN막(N-H 결합이나 불순물을 많이 포함하는 SiN막)을 형성하는 편이, 스텝 C에서 막질이 좋은 SiO막이 얻어지는 것으로 판명되었다. 이것으로부터, 스텝 A에서의 처리 온도를, 스텝 C에서의 처리 온도 이하로 하는 것이 바람직하고, 스텝 A에서의 처리 온도를, 스텝 C에서의 처리 온도보다도 낮게 하는 것이 보다 바람직하다. 또한, 스텝 C에서 얻어지는 SiO막의 막질을 보다 높이기 위해서는, 스텝 B에서의 SiN막의 일부의 산화를 불포화로 할 필요가 있고, 스텝 C에서의 O가 첨가된 SiN막의 산화를 포화시킬 필요가 있다. 이것으로부터, 스텝 B에서의 처리 온도를, 스텝 C에서의 처리 온도 이하로 하는 것이 바람직하고, 스텝 B에서의 처리 온도를, 스텝 C에서의 처리 온도보다도 낮게 하는 것이 보다 바람직하다. 또한, 스텝 B에서의 SiN막의 일부의 산화 불포화도를 보다 높이기 위해서는, 스텝 B에서의 처리 온도를, 스텝 A에서의 처리 온도 이하로 하는 것이 바람직하고, 스텝 B에서의 처리 온도를, 스텝 A에서의 처리 온도보다도 낮게 하는 것이 보다 바람직하다.
(애프터 퍼지 및 대기압 복귀)
스텝 C가 종료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서 불활성 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
스텝 A, 스텝 B, 스텝 C는, 동일 처리실 내에서 (in-situ로) 행하는 것이 바람직하다. 이에 의해, 웨이퍼(200)를 대기에 노출시키지 않고, 즉, 웨이퍼(200)의 표면을 청정한 상태로 유지한 채, 스텝 A, 스텝 B, 스텝 C를 행할 수 있어, 저온 하에서 고품질의 SiO막을 제어성 좋게 형성하는 것이 가능하게 된다.
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
스텝 A에서 제1 막으로서 SiN막을 형성하고, 스텝 B에서 SiN막에 O를 첨가하고, 스텝 C에서 O가 첨가된 SiN막을 제2 막으로서의 SiO막으로 변화시키도록 했으므로, 저온 하에서 고품질의 SiO막을 형성하는 것이 가능하게 된다. 즉, 제1 막으로서의 SiN막을, 이렇게 다단계로 개질시켜서 제2 막으로서의 SiO막으로 변화시킴으로써, 저온 하에서, 에칭 내성이 높은 막, 즉, 가공 내성이 높은 막, 즉, 고품질의 막을 형성하는 것이 가능하게 된다.
스텝 A에서 제1 막으로서 SiN막을 형성하고, 스텝 B에서 SiN막에 O를 첨가하고, 스텝 C에서 O가 첨가된 SiN막을 제2 막으로서의 SiO막으로 변화시키도록 했으므로, 저온 하에서 고품질의 SiO막을 생산성 높게 형성하는 것이 가능하게 된다. 즉, 제1 막으로서의 SiN막을, 이렇게 다단계로 개질시켜서 제2 막으로서의 SiO막으로 변화시킴으로써, 저온 하에서, 고품질의 막을 높은 생산성으로 형성하는 것이 가능하게 된다.
또한, 본 양태와 같은 저온 하에서, SiN막을 다단계가 아니라 1단계로 개질시키려고 하는 경우, SiN막을 충분히 산화시킬 수 없어, SiN막을 SiO막으로 변화시킬 수 없는 경우가 있음을, 본건 개시자들은 확인했다. 또한, SiN막을 다단계가 아니라 1단계로 개질시키려고 하는 경우, SiN막을 충분히 산화시킬 때까지 많은 시간을 요하는 경우가 있음을, 본건 개시자들은 확인했다.
이에 대해, 본 양태와 같은 저온 하에서, SiN막을, 일단, 산화력이 낮은 조건 하에서 소프트하게 산화(불포화 산화)시켜서, SiN막에 O를 첨가하고, O가 첨가된 SiN막을 산화력이 높은 조건 하에서 하드하게 산화(포화 산화)시키도록, SiN막을 다단계로 개질시킴으로써, 높은 스루풋으로 SiN막을 충분히 산화시켜, SiO막으로 변화시키는 것이 가능하게 됨을 본건 개시자들은 알아냈다. 또한, 이 다단계 개질, 즉, 다단계 산화에 의해, 저온 하에서, 에칭 내성이 높은 막, 즉, 가공 내성이 높은 막, 즉, 고품질의 막을 형성하는 것이 가능하게 됨을 본건 개시자들은 알아냈다.
스텝 A에서 제1 막으로서 SiN막을 형성하고, 스텝 B에서 SiN막에 O를 첨가하고, 스텝 C에서 O가 첨가된 SiN막을 제2 막으로서의 SiO막으로 변화시키도록 했으므로, 저온 하에서 고순도이며 절연 특성이 높은 SiO막을 형성하는 것이 가능하게 된다. 즉, 제1 막으로서의 SiN막을, 이렇게 다단계로 개질시켜서, 제2 막으로서의 SiO막으로 변화시킴으로써, 저온 하에서, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 절연 특성이 높은 SiO막을 얻는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성하는 SiO막과 이 SiO막의 하지의 계면을 확실하게 산화시켜, 이 계면 근방에서의 N의 잔류를 억제하는 것도 가능하게 된다. 결과로서, O가 첨가된 SiN막을 산화시킴으로써 얻어지는 SiO막을, N을 거의 혹은 전혀 포함하지 않는, 고순도이며 치밀한 SiO막으로 하는 것이 가능하게 된다.
(4) 변형예
본 양태에서의 기판 처리 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는, 임의로 조합할 수 있다. 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
이하에 나타내는 처리 시퀀스와 같이, 스텝 A, 스텝 B, 스텝 C를 포함하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하도록 해도 되고, 이 사이클을 복수회(n회, n은 2 이상의 정수) 행하도록 해도 된다. 또한, 이 사이클을 1회 행하는 케이스(n=1인 케이스)가 상술한 양태에 상당한다.
[(원료→반응체)×m→제1 산화 가스→제2 산화 가스+환원 가스]×n
스텝 A, 스텝 B, 스텝 C를 포함하는 사이클을 복수회(n회, n은 2 이상의 정수) 행하는 경우, 1사이클째는, 도 5의 (a) 내지 도 5의 (c)에 도시하는 바와 같이, 상술한 양태와 마찬가지로 스텝 A 내지 C를 행하여, 웨이퍼(200) 상에 SiO막을 형성한다. 구체적으로는, 1사이클째의 스텝 A에서는, 도 4의 (a)에 도시하는 바와 같이, 웨이퍼(200) 상에 제1 막으로서의 SiN막을 형성한다. 1사이클째의 스텝 B에서는, 도 4의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상에 형성된 SiN막의 일부를 산화시켜서, 그 SiN막을, O가 첨가(도프)된 SiN막(O doped SiN)으로 변화시킨다. 1사이클째의 스텝 C에서는, 도 4의 (c)에 도시하는 바와 같이, 웨이퍼(200) 상에 형성된 O가 첨가된 SiN막을 산화시켜서 제2 막으로서의 SiO막으로 변화시킨다.
스텝 A, 스텝 B, 스텝 C를 포함하는 사이클을 복수회(n회, n은 2 이상의 정수) 행하는 경우, 2사이클째는, 도 5의 (d) 내지 도 5의 (f)에 도시하는 바와 같이, 스텝 A 내지 C를 행하여, 1사이클째에서 웨이퍼(200) 상에 형성한 SiO막 상에 SiO막을 형성한다. 구체적으로는, 2사이클째의 스텝 A에서는, 도 5의 (d)에 도시하는 바와 같이, 1사이클째에서 웨이퍼(200) 상에 형성된 제2 막으로서의 SiO 상에 제1 막으로서의 SiN막을 형성한다. 2사이클째의 스텝 B에서는, 도 5의 (e)에 도시하는 바와 같이, SiO막 상에 형성된 SiN막의 일부를 산화시켜서, 그 SiN막을, O가 첨가(도프)된 SiN막(O doped SiN)으로 변화시킨다. 2사이클째의 스텝 C에서는, 도 5의 (f)에 도시하는 바와 같이, SiO막 상에 형성된 O가 첨가된 SiN막을 산화시켜서 제2 막으로서의 SiO막으로 변화시킨다.
이에 의해, 웨이퍼(200) 상에 SiN막을 다단계로 개질시켜서 얻은 SiO막이 적층되어 이루어지는 SiO막을 형성하는 것이 가능하게 된다. 또한, 도 5의 (a) 내지 도 5의 (f)는, 스텝 A, 스텝 B, 스텝 C를 포함하는 사이클을 2회 행하는 예를 나타내고 있지만, 이 사이클을 3회 이상 반복하도록 해도 된다.
본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 상술한 양태보다도, 1사이클당 형성하는 SiN막을 얇게 할 수 있어, SiN막을 다단계로 개질시키는 효과를 보다 높이는 것이 가능하게 된다. 이에 의해, 저온 하에서, 에칭 내성 즉 가공 내성이 보다 높아, 보다 고품질의 막을 형성하는 것이 가능하게 된다. 또한, 보다 고순도이며 절연 특성이 높은 SiO막을 형성하는 것이 가능하게 된다. 또한, 얇은 SiN막을 다단계로 산화시키는 것을 복수회 반복함으로써, 형성되는 SiO막의 내부 응력을 완화시킬 수 있어, 최종적으로 형성되는 SiO막의 막응력을 저하시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200)의 표면에 형성된 필러 등의 요철 구조의 변형 등을 억제하는 것이 가능하게 된다.
(변형예 2)
이하에 나타내는 처리 시퀀스와 같이, 스텝 A 및 스텝 B를 포함하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행하는 스텝과, 스텝 C를 포함하는 사이클을 소정 횟수(n2회, n2는 1 이상의 정수) 행하도록 해도 된다. 이 경우에 있어서, 스텝 A 및 스텝 B를 포함하는 세트를 복수회(n1회, n1은 2 이상의 정수) 행하도록 해도 된다. 또한, 스텝 A 및 스텝 B를 포함하는 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행하는 스텝과, 스텝 C를 포함하는 사이클을 복수회(n2회, n2는 2 이상의 정수) 행하도록 해도 된다. 또한, n1=1이며, n2=1인 케이스가 상술한 양태에 상당하고, n1=1인 케이스가 상술한 변형예 1에 상당한다.
〔[(원료→반응체)×m→제1 산화 가스]×n1→제2 산화 가스+환원 가스〕×n2
스텝 A 및 스텝 B를 포함하는 세트를 복수회(n1회, n1은 2 이상의 정수) 행한 후에, 스텝 C를 행하는 경우, 1세트째의 스텝 A에서는, 도 6의 (a)에 도시하는 바와 같이, 웨이퍼(200) 상에 제1 막으로서의 SiN막을 형성한다. 1세트째의 스텝 B에서는, 도 6의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상에 형성된 SiN막의 일부를 산화시켜서, 그 SiN막을, O가 첨가된 SiN막으로 변화시킨다. 2세트째의 스텝 A에서는, 도 6의 (c)에 도시하는 바와 같이, O가 첨가된 SiN막 상에 제1 막으로서의 SiN막을 형성한다. 2세트째의 스텝 B에서는, 도 6의 (d)에 도시하는 바와 같이, O가 첨가된 SiN막 상에 형성된 SiN막의 일부를 산화시켜서, 그 SiN막을, O가 첨가된 SiN막으로 변화시킨다. 도 6의 (d)에 도시하는 바와 같이, 이 상태에서, 웨이퍼(200) 상에는, O가 첨가된 SiN막이 적층된 상태로 된다. 그 후, 스텝 C에서는, 도 6의 (e)에 도시하는 바와 같이, 웨이퍼(200) 상에 적층된 O가 첨가된 SiN막을 산화시켜서, 제2 막으로서의 SiO막으로 변화시킨다.
이에 의해, 웨이퍼(200) 상에 적층된 O가 첨가된 SiN막을 산화시켜서 이루어지는 SiO막을 형성하는 것이 가능하게 된다. 또한, 도 6의 (a) 내지 도 6의 (e)는, 스텝 A 및 스텝 B를 포함하는 세트를 2회 행하는 스텝과, 스텝 C를 포함하는 사이클을 1회 행하는 예를 나타내고 있지만, 이 세트를 3회 이상 반복하도록 해도 되고, 이 사이클을 2회 이상 반복하도록 해도 된다.
본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 상술한 양태보다도, 1세트당 형성하는 SiN막을 얇게 할 수 있어, SiN막을 산화력이 낮은 조건 하에서 소프트하게 산화(불포화 산화)시키는 효과를, SiN막 전체에 균일하게 미치게 할 수 있다. 이에 의해, O가 첨가된 SiN막을 산화력이 높은 조건 하에서 하드하게 산화(포화 산화)시키는 효과를, 적층된 O가 첨가된 SiN막 전체에 효과적이면서 또한 효율적으로 미치게 할 수 있다. 결과로서, 저온 하에서, 에칭 내성 즉 가공 내성이 보다 높아, 보다 고품질의 막을, 보다 높은 생산성으로 형성하는 것이 가능하게 된다.
(변형예 3)
이하에 나타내는 처리 시퀀스와 같이, 변형예 2에서, m=1로 하도록 해도 된다. 즉, 변형예 2에서의 스텝 A에서, 웨이퍼(200)에 대하여 원료를 공급하는 스텝 A1과, 웨이퍼(200)에 대하여 반응체를 공급하는 스텝 A2를 교대로 1회 행하도록 해도 된다.
[(원료→반응체→제1 산화 가스)×n1→제2 산화 가스+환원 가스]×n2
본 변형예에서도, 상술한 변형예 2와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 상술한 변형예 2보다도, 1세트당 형성하는 SiN막을 더 얇게 할 수 있어, SiN막을 산화력이 낮은 조건 하에서 소프트하게 산화(불포화 산화)시키는 효과를, SiN막 전체에 보다 균일하게 미치게 할 수 있다. 또한, 1세트당 형성하는 SiN막이 더욱 얇아진 만큼, 스텝 A 및 스텝 B의 처리 시간을 단축하는 것이 가능하게 된다. 이들에 의해, O가 첨가된 SiN막을 산화력이 높은 조건 하에서 하드하게 산화(포화 산화)시키는 효과를, 적층된 O가 첨가된 SiN막 전체에, 보다 효과적이면서 또한 효율적으로 미치게 할 수 있다. 결과로서, 저온 하에서, 에칭 내성 즉 가공 내성이 보다 높아, 보다 고품질의 막을, 보다 높은 생산성으로 형성하는 것이 가능하게 된다.
(변형예 4)
변형예 1 또는 변형예 2에서, 1사이클째에 형성하는 SiN막의 두께를, 2사이클째 이후의 각 사이클에 있어서 형성하는 SiN막의 두께보다도 얇게 하도록 해도 된다.
본 변형예에 의하면, 1사이클째에 있어서 SiO막을 형성할 때, SiN막이나, O가 첨가된 SiN막의 산화를 촉진시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 SiO막과, 이 SiO막의 하지의 계면 근방에서의 N의 잔류를 효과적으로 억제 할 수 있고, 또한, 이 계면의 청정화를 촉진할 수 있다. 예를 들어, 계면에서의 결함의 저감, 누설 패스의 저감과 같은 계면의 적정화가 가능하게 된다. 결과로서, 누설 전류를 저감하는 것이 가능하게 된다.
(변형예 5)
스텝 A에서는, 원료로서, 알킬렌클로로실란계 가스나 알킬클로로실란계 가스와 같은 C를 함유하는 실란계 가스를 사용하도록 해도 된다. 또한, 반응체로서, 아민계 가스나 유기 히드라진계 가스와 같은 C를 함유하는 반응체를 사용하도록 해도 된다. 이 경우, 스텝 A에서는, 웨이퍼(200) 상에 실리콘 탄질화막(SiCN막)을 형성할 수 있다. 스텝 B에서는, SiCN막의 일부를 산화시켜서, 그 SiCN막을, O가 첨가된 SiCN막으로 변화시킬 수 있다. 스텝 C에서는, O가 첨가된 SiCN막을 산화시켜서 SiO막으로 변화시킬 수 있다.
스텝 C에서는, O가 첨가된 SiCN막 중에, 또한 O를 도입시키는 것이 가능하게 된다. 또한, O가 첨가된 SiCN막 중에 포함되는 C나 N을 막 중으로부터 탈리시키는 것이 가능하게 된다. 이에 의해, O가 첨가된 SiCN막을 SiO막으로 변화시킬 수 있다. 즉, O가 첨가된 SiCN막을 포화 산화시켜서 SiO막으로 변환시킬 수 있다. 본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
(변형예 6)
이하에 나타내는 처리 시퀀스와 같이, 스텝 A에서는, 분자 구조가 다른 복수 종류의 원료(원료 가스)를 사용하도록 해도 된다. 이하의 처리 시퀀스는, 제1 원료(제1 원료 가스)와, 제1 원료와는 분자 구조가 다른 제2 원료(제2 원료 가스)의 2종류의 원료를 사용하는 예를 나타내고 있다.
(제1 원료→제2 원료→반응체)×m→제1 산화 가스→제2 산화 가스+환원 가스
제1 원료로서는, 1분자 중에 1개의 Si를 함유하는 실란계 가스를 사용하고, 제2 원료로서는, 1분자 중에 적어도 2개의 Si를 함유하는 실란계 가스를 사용하는 것이 바람직하다. 제2 원료는 Si-Si 결합을 갖는 것이 보다 바람직하다. 제1 원료는, 제2 원료보다도, 동일 조건 하에서 열분해하기 어려운 것이 바람직하다. 즉, 제1 원료는, 제2 원료보다도, 동일 조건 하에서 반응성이 낮아, 흡착되기 어려운 것이 바람직하다.
본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 웨이퍼(200) 상에 형성되는 SiN막, 즉, 이 막을 다단계로 산화시켜서 얻어지는 SiO막의 스텝 커버리지 특성을 향상시키는 것이 가능하게 된다. 또한, 제1 원료의 공급 시간을 제2 원료의 공급 시간 이상으로 함으로써, 이 효과가 충분히 얻어지게 된다. 또한, 제1 원료의 공급 시간을 제2 원료의 공급 시간보다도 길게 함으로써, 이 효과가 보다 충분히 얻어지게 된다. 또한, 2종류의 원료를 사용함으로써, 사이클 레이트(1사이클당 형성되는 SiN층의 두께)를, 1종류의 원료를 사용하는 경우에 비해서 크게 할 수 있어, 생산성을 높이는 것이 가능하게 된다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 양태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 양태에서는, 스텝 A, 스텝 B, 스텝 C를, 동일한 처리실(201) 내에서(in-situ로) 행하는 예에 대해서 설명했다. 그러나, 스텝 A, 스텝 B, 스텝 C 중 적어도 어느 것을, 다른 처리실 내에서(ex-situ로), 즉, 다른 처리부(처리 공간)에서 행하도록 해도 된다. 예를 들어, 도 7에 도시하는 기판 처리 시스템이 갖는 성막부, 제1 산화부, 제2 산화부에서, 스텝 A, 스텝 B, 스텝 C를 각각 행하도록 해도 된다. 또한, 도 8에 도시하는 기판 처리 시스템이 갖는 성막부&제1 산화부에서 스텝 A 및 스텝 B를 행하고, 제2 산화부에서 스텝 C를 행하도록 해도 된다. 또한, 도 9에 도시하는 기판 처리 시스템이 갖는 성막부에서 스텝 A를 행하고, 제1 산화부&제2 산화부에서 스텝 B 및 스텝 C를 행하도록 해도 된다. 각 부는, 각각 스탠드 얼론형 기판 처리 장치이어도 되고, 클러스터형 기판 처리 장치의 각 처리실이어도 된다. 또한, 상술한 양태에서의 도 1에 도시하는 기판 처리 장치는, 성막부와, 제1 산화부와, 제2 산화부가 동일(공용)한 기판 처리 시스템이라고 할 수 있다. 스텝 A, 스텝 B, 스텝 C 중 적어도 어느 것을, 각각 별도의 처리실 내에서 행하도록 하면, 각각의 처리실 내의 온도를 예를 들어 각 스텝에서의 처리 온도 또는 그에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높이는 것이 가능하게 된다.
또한, 예를 들어 상술한 양태나 변형예에서는, 제1 막 및 제2 막을 구성하는 제1 원소가 반도체 원소인 Si를 포함하는 예에 대해서 설명했다. 그러나, 제1 원소는 금속 원소를 포함하고 있어도 된다. 금속 원소로서는, 예를 들어 알루미늄(Al), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W) 등을 예시할 수 있다.
또한, 예를 들어 상술한 양태나 변형예에서는, 제1 막으로서 SiN막이나 SiCN막을 형성하고, 제2 막으로서 SiO막을 형성하는 예에 대해서 설명했다. 그러나, 제1 막으로서 금속 질화막이나 금속 탄질화막을 형성하고, 제2 막으로서 금속 산화막을 형성하도록 해도 된다. 금속 질화막이나 금속 탄질화막으로서는, 알루미늄 질화막(AlN막), 알루미늄 탄질화막(AlCN막), 티타늄 질화막(TiN막), 티타늄 탄질화막(TiCN막), 하프늄 질화막(HfN막), 하프늄 탄질화막(HfCN막), 지르코늄 질화막(ZrN막), 지르코늄 탄질화막(ZrCN막), 탄탈 질화막(TaN막), 탄탈 탄질화막(TaCN막), 몰리브덴 질화막(MoN), 몰리브덴 탄질화막(MoCN), 텅스텐 질화막(WN), 텅스텐 탄질화막(WCN) 등을 예시할 수 있다. 금속 산화막으로서는, 알루미늄 산화막(AlO막), 티타늄 산화막(TiO막), 하프늄 산화막(HfO막), 지르코늄 산화막(ZrO막), 탄탈 산화막(TaO막), 몰리브덴 산화막(MoO), 텅스텐 산화막(WO) 등을 예시할 수 있다.
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비하도록 해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨하도록 해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있고, 상술한 양태나 변형예와 마찬가지의 효과가 얻어진다.
상술한 양태나 변형예는 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태나 변형예에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
<실시예 1>
상술한 양태의 처리 시퀀스에 의해, 즉, 스텝 A, 스텝 B, 스텝 C를 이 순으로 행하는 처리 시퀀스에 의해, 웨이퍼에 대하여 처리를 행하여, 실시예 1의 평가 샘플 1을 제작했다. 평가 샘플 1을 제작할 때의 각 스텝에서의 처리 조건은, 상술한 각 스텝에서의 처리 조건의 범위 내의 소정의 조건으로 했다. 또한, 스텝 A에서의 처리 온도를 350℃로 하고, 스텝 B에서의 처리 온도를 실온으로 하고, 스텝 C에서의 처리 온도를 450℃로 했다. 성막제, 제1 산화제, 제2 산화제로서는, 상술한 양태에서 예시한 물질을 사용했다.
<실시예 2>
상술한 양태의 처리 시퀀스에 의해, 즉, 스텝 A, 스텝 B, 스텝 C를 이 순으로 행하는 처리 시퀀스에 의해, 웨이퍼에 대하여 처리를 행하여, 실시예 2의 평가 샘플 2를 제작했다. 평가 샘플 2를 제작할 때의 각 스텝에서의 처리 조건은, 상술한 각 스텝에서의 처리 조건의 범위 내의 소정의 조건으로 했다. 또한, 스텝 A에서의 처리 온도를 450℃로 하고, 스텝 B에서의 처리 온도를 실온으로 하고, 스텝 C에서의 처리 온도를 450℃로 했다. 성막제, 제1 산화제, 제2 산화제로서는, 상술한 양태에서 예시한 물질을 사용했다.
<비교예 1>
상술한 양태의 처리 시퀀스 중, 스텝 B를 생략하고, 스텝 A 및 스텝 C를 이 순으로 행하는 처리 시퀀스에 의해, 웨이퍼에 대하여 처리를 행하여, 비교예 1의 평가 샘플 3을 제작했다. 평가 샘플 3을 제작할 때의 스텝 A 및 스텝 C에서의 처리 조건은, 평가 샘플 1을 제작할 때의 스텝 A 및 스텝 C에서의 처리 조건과 각각 동일하게 했다. 성막제, 제2 산화제로서는, 상술한 양태에서 예시한 물질을 사용했다.
각 평가 샘플을 제작한 후, 각 평가 샘플의 웨이퍼 상에 형성된 막의 막종을 확인하여, 막종이 SiO막이었을 경우에, 그 SiO막의 Si 및 O 각각의 원자 농도와, 그 SiO막의 습식 에칭 레이트(WER)를 측정했다. WER은, 얻어진 SiO막에 대하여, 0.1％ 농도의 HF 수용액에 의한 습식 에칭을 행함으로써 측정했다.
그 결과, 평가 샘플 1에서의 웨이퍼 상에는, SiO막이 형성되어 있는 것을 확인했다. 평가 샘플 1에서의 SiO막의 Si의 원자 농도는 33.2at％이며, O의 원자 농도는 66.3at％이었다. 평가 샘플 1에서의 SiO막의 WER은 80Å/min으로, 높은 에칭 내성이 얻어지는 것을 확인했다. 또한, 평가 샘플 2에서의 웨이퍼 상에는, SiO막이 형성되어 있는 것을 확인했다. 평가 샘플 2에서의 SiO막의 Si의 원자 농도는 32.9at％이며, O의 원자 농도는 65.8at％이었다. 평가 샘플 2에서의 SiO막의 WER은 69Å/min으로, 높은 에칭 내성이 얻어지는 것을 확인했다. 한편, 평가 샘플 3에서의 웨이퍼 상에는, SiN막이 형성되어 있고, SiO막이 형성되어 있지 않은 것을 확인했다. 이러한 점에서, 상술한 바와 같은 저온 하에서는, 스텝 B를 생략하면 제1 막을 산화시키는 것이 곤란해져서, 스텝 B가 제1 막을 제2 막으로 변환시킬 때의 트리거로서 작용하는 것이 판명되었다.
200: 웨이퍼(기판)

Claims (20)

  1. (a) 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 공정과,
    (b) 상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 공정과,
    (c) 상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 공정
    을 갖는 기판 처리 방법.
  2. 제1항에 있어서, (b)에서의 상기 제1 막의 일부의 상기 제1 산화제에 의한 산화를, (c)에서의 산소가 첨가된 상기 제1 막의 상기 제2 산화제에 의한 산화보다도, 산화력이 낮아지는 조건 하에서 행하는, 방법.
  3. 제1항에 있어서, (b)에서는 상기 제1 막을 불포화 산화시키고, (c)에서는 산소가 첨가된 상기 제1 막을 포화 산화시키는, 방법.
  4. 제1항에 있어서, 상기 제1 산화제로서, 동일 조건 하에서, 상기 제2 산화제의 산화력보다도 낮은 산화력을 갖는 산화제를 사용하는, 방법.
  5. 제1항에 있어서, 상기 제1 산화제는 제1 산화 가스를 포함하고, 상기 제2 산화제는 제2 산화 가스와 환원 가스를 포함하는, 방법.
  6. 제5항에 있어서, 상기 제1 산화 가스는, O2 가스, H2O 가스, H2O2 가스, N2O 가스, NO 가스, NO2 가스, CO 가스, CO2 가스 중 적어도 어느 것을 포함하고,
    상기 제2 산화 가스는, O2 가스, O3 가스 중 적어도 어느 것을 포함하고,
    상기 환원 가스는, H2 가스, 2H2 가스 중 적어도 어느 것을 포함하는, 방법.
  7. 제5항에 있어서, 상기 제1 산화 가스는, 산소 및 수소 함유 가스를 포함하는, 방법.
  8. 제1항에 있어서, 상기 제1 막은 제1 원소 및 제2 원소를 포함하고, 상기 제2 막은 상기 제1 원소 및 산소를 포함하는, 방법.
  9. 제8항에 있어서, 상기 제1 원소는 금속 원소 또는 반도체 원소를 포함하고, 상기 제2 원소는 질소를 포함하는, 방법.
  10. 제8항에 있어서, 상기 성막제는, 상기 제1 원소 및 할로겐 원소를 포함하는 원료와, 상기 제2 원소를 포함하는 반응체를 포함하고,
    (a)에서는, 상기 기판에 대하여 상기 원료를 공급하는 공정과, 상기 기판에 대하여 상기 반응체를 공급하는 공정을 교대로 행하는, 방법.
  11. 제10항에 있어서, 상기 원료는 할로실란계 가스이며, 상기 반응체는 질화수소계 가스인, 방법.
  12. 제1항에 있어서, (a)에서의 상기 기판의 온도를, (c)에서의 상기 기판의 온도 이하로 하는, 방법.
  13. 제1항에 있어서, (a)에서의 상기 기판의 온도를, (c)에서의 상기 기판의 온도보다도 낮게 하는, 방법.
  14. 제1항에 있어서, (a)에서의 상기 기판의 온도를 500℃ 이하로 하고, (c)에서의 상기 기판의 온도를 500℃ 이하로 하는, 방법.
  15. 제1항에 있어서, (a)에서의 상기 기판의 온도를 450℃ 이하로 하고, (c)에서의 상기 기판의 온도를 450℃ 이하로 하는, 방법.
  16. 제1항에 있어서, (a), (b) 및 (c)를 포함하는 사이클을 복수회 행하는, 방법.
  17. 제1항에 있어서, (a) 및 (b)를 포함하는 세트를 복수회 행하는 공정과, (c)를 행하는 공정을 포함하는 사이클을 소정 횟수 행하는, 방법.
  18. (a) 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 공정과,
    (b) 상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 공정과,
    (c) 상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 공정
    을 갖는 반도체 장치의 제조 방법.
  19. 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 성막부와,
    상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 제1 산화부와,
    상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 제2 산화부
    를 갖는 기판 처리 시스템.
  20. (a) 기판에 대하여 성막제를 공급함으로써, 상기 기판 상에 제1 막을 형성하는 수순과,
    (b) 상기 기판에 대하여 제1 산화제를 공급함으로써, 상기 제1 막의 일부를 산화시켜서 상기 제1 막에 산소를 첨가하는 수순과,
    (c) 상기 기판에 대하여 제2 산화제를 공급함으로써, 산소가 첨가된 상기 제1 막을 산화시켜서 산화막을 포함하는 제2 막으로 변화시키는 수순
    을 컴퓨터에 의해 기판 처리 시스템에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020220113384A 2021-09-27 2022-09-07 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 KR20230044931A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021156751A JP7328293B2 (ja) 2021-09-27 2021-09-27 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JPJP-P-2021-156751 2021-09-27

Publications (1)

Publication Number Publication Date
KR20230044931A true KR20230044931A (ko) 2023-04-04

Family

ID=83355380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113384A KR20230044931A (ko) 2021-09-27 2022-09-07 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램

Country Status (6)

Country Link
US (1) US20230093981A1 (ko)
EP (1) EP4156229A1 (ko)
JP (1) JP7328293B2 (ko)
KR (1) KR20230044931A (ko)
CN (1) CN115881511A (ko)
TW (1) TW202314026A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022064600A1 (ja) * 2020-09-24 2022-03-31 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087167A (ja) 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2011014688A (ja) 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2016027369A1 (ja) * 2014-08-22 2016-02-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6929173B2 (ja) * 2017-09-13 2021-09-01 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
JP6980624B2 (ja) * 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087167A (ja) 2008-09-30 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2011014688A (ja) 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
TW202314026A (zh) 2023-04-01
EP4156229A1 (en) 2023-03-29
CN115881511A (zh) 2023-03-31
JP2023047689A (ja) 2023-04-06
JP7328293B2 (ja) 2023-08-16
US20230093981A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
KR20200112686A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102345397B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102483295B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
KR102578026B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20230044931A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
KR20240043091A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
JP7194216B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20220144311A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN114561630A (zh) 半导体器件的制造方法、衬底处理方法、记录介质及衬底处理装置
KR20230038256A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7182572B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TWI797732B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR20230086602A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20220044106A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램