KR20230042627A - 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조 - Google Patents

유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조 Download PDF

Info

Publication number
KR20230042627A
KR20230042627A KR1020220103477A KR20220103477A KR20230042627A KR 20230042627 A KR20230042627 A KR 20230042627A KR 1020220103477 A KR1020220103477 A KR 1020220103477A KR 20220103477 A KR20220103477 A KR 20220103477A KR 20230042627 A KR20230042627 A KR 20230042627A
Authority
KR
South Korea
Prior art keywords
gate
dielectric
dielectric gate
integrated circuit
layer
Prior art date
Application number
KR1020220103477A
Other languages
English (en)
Inventor
모히트 케이 하란
모하마드 하산
타히르 가니
아난드 에스 머시
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20230042627A publication Critical patent/KR20230042627A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조, 및 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조를 제조하는 방법이 설명된다. 예를 들면, 집적 회로 구조는 얕은 트렌치 격리(STI) 구조 위로 돌출하는 부분을 갖는 서브핀을 포함한다. 복수의 수평으로 적층된 나노와이어가 서브핀 위에 존재한다. 게이트 유전체 재료층이 STI 구조물 위의 서브핀의 돌출부 위에 위치하며, 수평으로 적층된 나노와이어를 감싼다. 게이트 유전체 재료층 위에 도전성 게이트 층이 존재한다. 도전성 게이트 층 위에 게이트 충전 재료가 존재한다. 서브핀 및 복수의 수평으로 적층된 나노와이어로부터 횡방향으로 이격된 유전체 게이트 벽이 존재하고, 유전체 게이트 벽은 STI 구조물 상에 위치한다. 유전체 게이트 플러그가 유전체 게이트 벽 상에 위치한다.

Description

유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조{INTEGRATED CIRCUIT STRUCTURES HAVING DIELECTRIC GATE WALL AND DIELECTRIC GATE PLUG}
본 개시의 실시예는 집적 회로 구조 및 처리 분야, 구체적으로는 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조, 및 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조의 제조 방법에 관한 것이다.
지난 수십 년 동안, 집적 회로에서 피처의 스케일링은 지속적으로 성장하는 반도체 산업의 원동력이었다. 점점 더 작은 피처들로의 스케일링은 반도체 칩의 제한된 공간에서 기능 유닛의 밀도를 높일 수 있다. 예를 들어, 트랜지스터 크기를 줄이면 칩에 더 많은 수의 메모리 또는 로직 디바이스를 포함시킬 수 있으므로, 용량이 높아진 제품을 제조할 수 있다. 그러나, 끊임없이 더 큰 용량을 추구하는 데 문제가 없는 것은 아니다. 각 디바이스의 성능을 최적화해야 할 필요성이 점점 더 중요해지고 있다.
집적 회로 디바이스의 제조에서, 디바이스 치수가 계속해서 축소됨에 따라 3중 게이트 트랜지스터와 같은 다중 게이트 트랜지스터가 더욱 보편화되었다. 기존 프로세스에서, 3중 게이트 트랜지스터는 일반적으로 벌크 실리콘 기판 또는 절연체 상의 실리콘 기판 상에 제조된다. 일부 경우에, 비용이 저렴하다는 이유로 그리고 덜 복잡한 3중 게이트 제조 프로세스를 가능하게 한다는 이유로 벌크 실리콘 기판이 선호된다. 다른 양태에서, 마이크로전자 디바이스 치수가 10 나노미터(nm) 노드 미만으로 스케일링됨에 따라 이동도(mobility) 개선 및 단채널(short channel) 제어를 유지하는 것이 디바이스 제조에서의 관심사이다. 디바이스 제조에 사용되는 나노와이어는 향상된 단채널 제어를 제공한다.
그러나, 다중 게이트 및 나노와이어 트랜지스터를 스케일링하는 것은 대가가 없지 않았다. 마이크로전자 회로의 이러한 기본 빌딩 블록의 치수가 감소하고 주어진 영역에서 제조되는 기본 구축 블록의 수가 증가함에 따라, 이들 구축 블록을 패터닝하는 데 사용되는 리소그래피 프로세스에 대한 제약이 너무 많아졌다. 특히, 반도체 스택 내 패터닝된 피처의 가장 작은 치수(임계 치수)와 이러한 피처들 사이의 간격 사이에 절충이 있을 수 있다.
도 1a는 본 개시의 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조의 단면도이다.
도 1b는 본 개시의 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 다른 집적 회로 구조의 단면도이다.
도 2는 본 개시의 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조의 단면도이다.
도 3a 내지 3f는 본 개시의 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조를 제조하는 방법에서의 다양한 동작을 나타내는 단면도이다.
도 4는 본 개시의 실시예에 따른, 나노와이어 및 프리메탈(pre-metal) 게이트 유전체 플러그를 갖는 집적 회로 구조의 단면도이다.
도 5는 본 개시의 실시예에 따른, 나노와이어 및 절단된 메탈 게이트 유전체 플러그를 갖는 집적 회로 구조의 단면도이다.
도 6a 내지 도 6c는 본 개시의 일 실시예에 따른, 비교 집적 회로 구조의 평면도이다.
도 7a 내지 도 7j는 본 개시의 일 실시예에 따른, 게이트 올 어라운드(gate-all-around) 집적 회로 구조를 제조하는 방법에서의 다양한 동작의 단면도이다.
도 8은 본 개시의 일 실시예에 따른, 게이트 라인을 따라 취해진 비평면 집적 회로 구조의 단면도이다.
도 9는 본 개시의 일 실시예에 따른, 넌엔드캡(non-endcap) 아키텍처(좌측(a)) 대 자기 정렬 게이트 엔드캡(SAGE) 아키텍처(우측(b))에 대한 나노와이어 및 핀을 통해 취한 단면도이다.
도 10은 본 개시의 일 실시예에 따른, 게이트 올 어라운드 디바이스를 갖는 자기 정렬 게이트 엔드캡(SAGE) 구조를 제조하는 방법에서의 다양한 동작을 나타내는 단면도이다.
도 11a는 본 개시의 일 실시예에 따른, 나노와이어 기반 집적 회로 구조의 3차원 단면도이다.
도 11b는 본 개시의 일 실시예에 따른, a-a' 축을 따라 취해진, 도 11a의 나노와이어 기반 집적 회로 구조의 소스 또는 드레인의 단면도이다.
도 11c는 본 개시의 일 실시예에 따른, b-b' 축을 따라 취해진, 도 11a의 나노와이어 기반 집적 회로 구조의 채널의 단면도이다.
도 12는 본 개시의 일 실시예의 일 구현에 따른 컴퓨팅 장치를 도시한 것이다.
도 13은 본 개시의 하나 이상의 실시예를 포함하는 인터포저를 도시한 것이다.
유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조, 및 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조를 제조하는 방법을 설명한다. 다음 설명에서, 본 개시의 실시예를 완전히 이해할 수 있도록 하기 위해, 특정 집적화 및 재료 체제와 같은 수많은 특정 세부사항이 설명된다. 본 개시의 실시예가 이러한 특정 세부사항 없이 실시될 수 있음은 당업자에게 명백할 것이다. 다른 예에서, 집적 회로 설계 레이아웃과 같은 잘 알려진 특징은 본 개시의 실시예를 불필요하게 모호하게 하지 않기 위해 상세하게 설명되지 않는다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현이며 반드시 축척해서 그려진 것은 아님을 이해해야 한다.
특정 용어는 참조의 목적으로만 다음 설명에서 사용될 수 있으며, 따라서 제한하고자 하는 것은 아니다. 예를 들어, "상부", "하부", "위" 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 나타낸다. "전방", "후방", "배면" 및 "측면"과 같은 용어는 논의 중인 컴포넌트를 설명하는 본문 및 연관된 도면을 참조하여 분명하게 되는 일관된 그러나 임의적인 기준 프레임(frame of reference) 내에서의 컴포넌트의 부분들의 배향 및/또는 위치를 설명한다. 그러한 용어는 앞서 구체적으로 언급된 단어들, 그 파생어들, 및 유사한 의미의 단어들을 포함할 수 있다.
본 명세서에 설명된 실시예는 FEOL(front-end-of-line) 반도체 처리 및 구조에 관한 것일 수 있다. FEOL은 개별 디바이스(예컨대, 트랜지스터, 커패시터, 저항기 등)가 반도체 기판 또는 층에 패터닝되는 집적 회로(IC) 제조의 첫 번째 부분이다. FEOL은 일반적으로 금속 상호접속 층의 증착까지 모든 것(그러나 증착은 포함하지 않음)을 커버한다. 마지막 FEOL 작업 후, 결과는 일반적으로 절연 트랜지스터(예컨대, 어떠한 와이어도 없음)를 갖는 웨이퍼이다.
본 명세서에 설명된 실시예는 BEOL(back-end-of-line) 반도체 처리 및 구조에 관한 것일 수 있다. BEOL은 개별 디바이스(예컨대, 트랜지스터, 커패시터, 저항기 등)가 웨이퍼의 배선, 예컨대, 금속화 층 또는 층들과 상호 연결되는 IC 제조의 두 번째 부분이다. BEOL은 접촉부, 절연층(유전체), 금속 레벨 및 칩-패키지 연결을 위한 본딩 사이트(bonding site)를 포함한다. 제조 단계의 BEOL 부분에서, 접촉부(패드), 상호접속 와이어, 비아 및 유전체 구조가 형성된다. 최근의 IC 프로세스의 경우, 10개 초과의 금속 층이 BEOL에서 추가될 수 있다.
이하에서 설명되는 실시예들은 FEOL 처리 및 구조, BEOL 처리 및 구조, 또는 FEOL 및 BEOL 처리 및 구조 둘 다에 적용가능할 수 있다. 특히, 비록 예시적인 처리 방식이 FEOL 처리 시나리오를 사용하여 설명될 수도 있지만, 그러한 접근법은 BEOL 처리에도 적용가능할 수 있다. 마찬가지로, 비록 예시적인 처리 방식이 BEOL 처리 시나리오를 사용하여 설명될 수도 있지만, 그러한 접근법은 FEOL 처리에도 적용가능할 수 있다.
본 명세서에 기재된 하나 이상의 실시예는 나노와이어 디바이스용 게이트 엔드캡 벽 상에 제조된 유전체 게이트 플러그를 갖는 집적 회로 구조에 관한 것이다. 본 명세서에 설명된 하나 이상의 실시예는 게이트 내에서 자기 정렬된 게이트 단부 대 단부(end-to-end) 벽을 갖는 게이트 올 어라운드 디바이스에 관한 것이다. 달리 나타내지 않는 한, 본 명세서에서 나노와이어에 대한 언급은 나노와이어 또는 나노리본을 나타낼 수 있음을 이해해야 한다.
컨텍스트를 제공하기 위해, 미래 또는 스케일링된 기술 노드에서 셀 높이를 줄이기 위해, 게이트 엔드캡과 게이트 절단 크기 모두를 축소할 필요가 있다. 또한, 게이트 임계 치수(critical dimension: CD) 감소는 게이트 단부 대 단부 플러그 제조에 난제를 일으킬 수 있다. 게이트 플러그 프로세스는 높은 종횡비 에칭을 필요로 할 수 있으며, 게이트 CD 및 플러그 CD 감소로 인해 더욱 난제가 될 수 있다.
본 개시의 하나 이상의 실시예에 따르면, 위에서 개략적으로 설명된 문제들을 해결하기 위해, 게이트 내부에만 자기 정렬된 유전체 벽을 생성하는 방법이 설명된다. 벽의 높이는 핀만큼 높을 수 있다. 게이트 플러그 에칭이 이 벽에 가해진다. 결과적으로, 플러그 에칭 요건이 덜 엄격해질 수 있다. 유전체 벽은 최종 디바이스에 남아 게이트 플러그의 하부 역할을 할 수 있다. 벽이 두 디바이스의 중간에 정렬되기 때문에, 리소그래피 정렬에 의존하지 않고 양쪽 디바이스에 대칭 엔드캡을 제공한다.
본 명세서에 설명된 접근법 구현의 이점은 게이트 플러그 에칭에 대한 종횡비 요건을 감소시키는 것을 포함할 수 있다. 이러한 자기 정렬 프로세스는 리소그래피 정렬에 의존하지 않는다. 접근법들은 디바이스에 대칭 게이트 엔드캡을 제공한다. 라인의 끝(TEM)은 각 핀/와이어 스택으로부터 고정된 거리에 있는 유전체 벽을 드러낼 수 있다. 고유전율(high-k) 층은 양쪽에서 벽을 감쌀 수 있다. 패터닝된 게이트 플러그는 자기 정렬된 벽에 위치한다.
제1 예시적인 구조로서, 도 1a는 본 개시의 일 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조의 단면도이다.
도 1a를 참조하면, 집적 회로 구조(100A)는 서브핀(102A)을 포함하고, 서브핀 각각은 얕은 트렌치 격리(STI) 구조(104A) 위로 돌출된 부분을 갖는다. 대응하는 복수의 수평으로 적층된 나노와이어(106A)는 각각의 서브핀(102A) 위에 있다. 자기 정렬 게이트 엔드캡 구조와 같은 유전체 게이트 벽(게이트 엔드캡 구조라고도 함)(103A)은 STI 구조(104A) 상에 있고 각각의 서브핀(102A) 및 대응하는 복수의 수평으로 적층된 나노와이어(106A)로부터 횡방향으로 이격된다. 게이트 스택(108A)(예를 들어, 고유전율 게이트 유전층 및 일함수 금속층과 같은 유전체 재료층 및 도전성 게이트층을 포함할 수 있음)은 각 서브핀(102A)의 돌출 부분 위에, STI 구조(104A) 위에, 유전체 게이트 벽(103A)의 측면을 따라 있으며, 수평으로 적층된 나노와이어(106A)를 둘러싼다. 서브핀(102A) 및 수평으로 적층된 나노와이어(106A)의 산화된 부분은 서브핀(102A)의 돌출 부분과 게이트 스택(108A) 사이, 그리고 수평으로 적층된 나노와이어(106A)와 게이트 스택(108A) 사이에 있을 수 있고(예를 들어, 수평으로 적층된 나노와이어(106A) 상의 107A로 도시되어 있음), 게이트 유전체 재료층과 함께 포함되어 게이트 유전체 구조를 형성할 수 있다는 것을 이해해야 한다. 도전성 게이트 충전 재료(110A)는 게이트 스택(108A) 위에 있고, 도시된 바와 같이 게이트 스택(108A) 바로 위에 있을 수 있다. 유전체 게이트 캡(112A)은 도전성 게이트 충전 재료(110A) 상에 있다. 유전체 게이트 플러그(114A)는 유전체 게이트 벽(103A) 상에 있다. 일 실시예에서, 유전체 게이트 플러그(114A)는 도시된 바와 같이 유전체 게이트 벽(103A)과 수직으로 정렬된다. 일 실시예에서, 유전체 게이트 캡(112A)은 게이트 플러그(114A)가 형성된 후 그리고 게이트 재료를 리세싱한 후에 형성되며, 따라서 도시된 바와 같이 게이트 스택(108A)은 유전체 게이트 플러그(114A)의 하부 측을 따라 존재하지만 유전체 게이트 플러그(114A)의 상부 측을 따라서는 존재하지 않는다.
제2 예시적인 구조로서, 도 1b는 본 개시의 다른 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 다른 집적 회로 구조의 단면도이다.
도 1b를 참조하면, 집적 회로 구조(100B)는 서브핀(102B)을 포함하고, 서브핀 각각은 얕은 트렌치 격리(STI) 구조(104B) 위로 돌출된 부분을 갖는다. 대응하는 복수의 수평으로 적층된 나노와이어(106B)는 각각의 서브핀(102B) 위에 있다. 자기 정렬 게이트 엔드캡 구조와 같은 유전체 게이트 벽(게이트 엔드캡 구조라고도 함)(103B)은 STI 구조(104B) 상에 있고 각각의 서브핀(102B) 및 대응하는 복수의 수평으로 적층된 나노와이어(106B)로부터 횡방향으로 이격된다. 게이트 스택(108B)(예를 들어, 고유전율 게이트 유전층 및 일함수 금속층과 같은 유전체 재료층 및 도전성 게이트층을 포함할 수 있음)은 각 서브핀(102B)의 돌출 부분 위에, STI 구조(104B) 위에, 유전체 게이트 벽(103B)의 측면을 따라 있으며, 수평으로 적층된 나노와이어(106B)를 둘러싼다. 서브핀(102B) 및 수평으로 적층된 나노와이어(106B)의 산화된 부분은 서브핀(102B)의 돌출 부분과 게이트 스택(108B) 사이, 그리고 수평으로 적층된 나노와이어(106B)와 게이트 스택(108B) 사이에 있을 수 있고(예를 들어, 수평으로 적층된 나노와이어(106B) 상의 107B로 도시되어 있음), 게이트 유전체 재료층과 함께 포함되어 게이트 유전체 구조를 형성할 수 있다는 것을 이해해야 한다. 도전성 게이트 충전 재료(110B)는 게이트 스택(108B) 위에 있고, 도시된 바와 같이 게이트 스택(108B) 바로 위에 있을 수 있다. 유전체 게이트 캡(112B)은 도전성 게이트 충전 재료(110B) 상에 있다. 유전체 게이트 플러그(114B)는 유전체 게이트 벽(103B) 상에 있다. 일 실시예에서, 유전체 게이트 플러그(114B)는 도시된 바와 같이 유전체 게이트 벽(103B)으로부터 수직으로 오정렬된다(횡방향으로 오프셋된다). 일 실시예에서, 유전체 게이트 캡(112B)은 게이트 플러그(114B)가 형성된 후 그리고 게이트 재료를 리세싱한 후에 형성되며, 따라서 도시된 바와 같이 게이트 스택(108B)은 유전체 게이트 플러그(114B)의 하부 측을 따라 존재하지만 유전체 게이트 플러그(114B)의 상부 측을 따라서는 존재하지는 않는다.
도 1a 및 도 1b의 구조의 예시적인 직교 단면도로서, 도 2는 본 개시의 일 실시예에 따른, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조의 단면도이다. 도 1a 및 1b는 게이트를 따라 절단된 핀의 단면을 나타낼 수 있는 반면, 도 2는 게이트 플러그를 따라 절단된 게이트를 나타낼 수 있다.
도 2를 참조하면, 집적 회로 구조(200)는 얕은 트렌치 격리(STI) 구조(204)를 포함한다. 자기 정렬 게이트 엔드캡 구조와 같은 유전체 게이트 벽(게이트 엔드캡 구조라고도 함)(203)은 STI 구조(204) 위에 있다. 유전체 게이트 플러그(214)는 유전체 게이트 벽(203) 상에 있다. 한 쌍의 유전체 게이트 스페이서(220)는 유전체 게이트 벽(203)과 유전체 게이트 플러그(214)의 측면을 따라 존재한다. 도전성 트렌치 접촉부(222)는 한 쌍의 유전체 게이트 스페이서(220)의 외벽에 인접한다. 일 실시예에서, 유전체 게이트 벽(203)은 도시된 바와 같이 한 쌍의 유전체 게이트 스페이서(220) 사이로 한정된다. 이러한 일 실시예에서, 유전체 게이트 플러그(214)도 도시된 바와 같이 한 쌍의 유전체 게이트 스페이서(220) 사이로 한정된다. 일 실시예에서, 유전체 게이트 플러그(214)는 도 1a와 관련하여 설명한 바와 같이 유전체 게이트 벽(203)과 수직으로 정렬된다. 다른 실시예에서, 유전체 게이트 플러그(214)는 도 1b와 관련하여 설명한 바와 같이 유전체 게이트 벽(203)으로부터 수직으로 오프셋된다.
예시적인 처리 방식으로서, 도 3a 내지 3f는 본 개시의 실시예에 따른, 나노와이어, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조를 제조하는 방법에서의 다양한 동작을 나타내는 단면도이다.
도 3a를 참조하면, 시작 구조(300)는 서브핀(302)을 포함하고, 서브핀 각각은 얕은 트렌치 격리(STI) 구조(304) 위로 돌출된 부분을 갖는다. 실리콘 나노와이어와 같은 대응하는 복수의 수평으로 적층된 나노와이어(306)는 각각의 서브핀(302) 위에 있다. 실리콘 게르마늄 희생층과 같은 희생층(307)은 수평으로 적층된 나노와이어(306) 중 수직으로 인접한 나노와이어 사이에 있다. 도시된 다른 피처들에 비해 페이지 안쪽으로 리세스되는 것으로 이해되는 게이트 스페이서(320)가 또한 도시되어 있다. 또한, 제2 게이트 스페이서는 도시된 다른 피처에 비해 페이지 밖에 있음을 이해해야 한다. 구조(300)는 도 3a에 도시된 구조를 노출시키도록 희생 게이트 재료가 제거되는 게이트 리플레이스먼트(gate replacement) 동작 동안 형성될 수 있다.
도 3b를 참조하면, 수평으로 적층된 나노와이어(306) 및 희생층(307)을 둘러싸는 희생 구조물(310)을 제공하기 위해 실리콘 게르마늄의 성장과 같은 선택적 재료 성장이 수행된다.
도 3c를 참조하면, 실리콘 질화물과 같은 유전체 재료(303)가 유전체 스페이서들(320) 사이에서 도 3b의 구조 위에 형성된다.
도 3d를 참조하면, 유전체 재료(303)가 리세스되어 유전체 게이트 벽(303A)을 형성한다. 리세싱은 유전체 스페이서(320)의 상부를 다시 노출시킨다.
도 3e를 참조하면, 수평으로 적층된 나노와이어(306)가 남도록 희생 구조물(310) 및 희생층(307)이 제거된다. 수평으로 적층된 나노와이어(306)는 유전체 스페이서(320)에 의해 계속 지지될 수 있다.
도 3f를 참조하면, 고유전율 게이트 유전층 및 일함수 금속층과 같은 유전체 재료층(308A) 및 도전성 게이트층(308B)을 포함하는 게이트 스택이 각 서브핀(302)의 돌출 부분 위에, STI 구조(304) 위에, 유전체 게이트 벽(303A)의 측면을 따라 형성되며, 수평으로 적층된 나노와이어(306)를 둘러싼다. 도시되어 있지 않지만, 서브핀(302) 및 수평으로 적층된 나노와이어(306)의 산화된 부분은 서브핀(302)의 돌출 부분과 게이트 스택 사이, 그리고 수평으로 적층된 나노와이어(306)와 게이트 스택 사이에 있을 수 있고, 게이트 유전체 재료층과 함께 포함되어 게이트 유전체 구조를 형성할 수 있다는 것을 이해해야 한다. 도시되어 있지 않지만, 유전체 재료층(308A)은 또한 유전체 게이트 벽(303A)의 측면을 따라 있을 수 있다는 것을 이해해야 한다.
도 3f의 구조의 추가적인 처리는 도 1a, 1b 및 2와 관련하여 설명된 것과 같은 구조의 형성을 포함할 수 있다. 예를 들어, 도전성 게이트 충전 재료가 게이트 스택(308A/308B) 위에 형성될 수 있고, 게이트 스택 바로 위에 형성될 수도 있다. 유전체 게이트 캡이 도전성 게이트 충전 재료 상에 형성될 수 있다. 유전체 게이트 플러그가 유전체 게이트 벽(303A)에 형성될 수 있다. 일 실시예에서, 게이트 플러그가 형성되고 게이트 재료를 리세싱한 후에 유전체 게이트 캡이 형성된다.
다른 양태에서, 본 명세서에 설명된 하나 이상의 실시예는 게이트 단부 대 단부 격리를 위해 절단 일함수(cut work function) 금속을 갖는 집적 회로 구조에 관한 것이다. 본 명세서에 설명된 하나 이상의 실시예는 게이트 단부 대 단부 격리를 위해 절단 일함수 금속을 갖는 게이트 올 어라운드 디바이스에 관한 것이다.
비교예로서, 도 4는 본 개시의 실시예에 따른, 나노와이어 및 프리메탈(pre-metal) 게이트 유전체 플러그를 갖는 집적 회로 구조의 단면도이다. 도 5는 본 개시의 실시예에 따른, 나노와이어 및 절단된 메탈 게이트 유전체 플러그를 갖는 집적 회로 구조의 단면도이다.
도 4를 참조하면, 집적 회로 구조(400)는 서브핀(402)을 포함하고, 서브핀 각각은 얕은 트렌치 격리(STI) 구조(404) 위로 돌출된 부분을 갖는다. 복수의 수평으로 적층된 나노와이어(405)는 각각의 서브핀(402) 위에 있다. 자기 정렬 게이트 엔드캡 구조와 같은 유전체 게이트 벽(게이트 엔드캡 구조라고도 함)(403)은 STI 구조(404) 상에 있고 서브핀(402) 및 대응하는 복수의 수평으로 적층된 나노와이어(405)로부터 횡방향으로 이격된다. 고유전율 게이트 유전층과 같은 게이트 유전체 재료층(406)은 서브핀(402)의 돌출 부분 위에, STI 구조(404) 위에, 유전체 게이트 벽(403)의 측면을 따라 있으며, 수평으로 적층된 나노와이어(405)를 둘러싼다. 도시되어 있지 않지만, 서브핀(402) 및 수평으로 적층된 나노와이어(405)의 산화된 부분은 서브핀(402)의 돌출 부분과 게이트 유전체 재료층(406) 사이, 그리고 수평으로 적층된 나노와이어(405)와 게이트 유전체 재료층(406) 사이에 있을 수 있으며, 게이트 유전체 재료층(406)과 함께 포함되어 게이트 유전체 구조를 형성할 수 있다는 것을 이해해야 한다. 일함수 금속층과 같은 도전성 게이트층(408)은 게이트 유전체 재료층(406) 위에 있고, 도시된 바와 같이 게이트 유전체 재료층(406) 바로 위에 있을 수도 있다. 도전성 게이트 충전 재료(410)는 도전성 게이트 층(408) 위에 있고, 도시된 바와 같이 도전성 게이트 층(408) 바로 위에 있을 수 있다. 유전체 게이트 캡(412)은 도전성 게이트 충전 재료(410) 상에 있다. 유전체 게이트 플러그(414)는 유전체 게이트 벽(403) 상에 있다. 게이트 유전체 재료층(406) 및 도전성 게이트 층(408)은 유전체 게이트 플러그(414)의 측면을 따라 존재한다.
도 4와 달리, 도 5를 참조하면, 집적 회로 구조(450)는 얕은 트렌치 분리(STI) 구조(454) 위로 돌출된 부분을 갖는 서브핀(452)을 포함한다. 복수의 수평으로 적층된 나노와이어(455)는 서브핀(452) 위에 있다. 자기 정렬 게이트 엔드캡 구조와 같은 유전체 게이트 벽(게이트 엔드캡 구조라고도 함)(453)이 STI 구조(454) 상에 있고 서브핀(452) 및 복수의 수평으로 적층된 나노와이어(455)로부터 횡방향으로 이격된다. 고유전율 게이트 유전층과 같은 게이트 유전체 재료층(456)은 서브핀(452)의 돌출 부분 위에, STI 구조(454) 위에, 유전체 게이트 벽(453)의 측면을 따라 있으며, 수평으로 적층된 나노와이어(455)를 둘러싼다. 도시되어 있지 않지만, 서브핀(452)은 서브핀(452)의 돌출 부분과 게이트 유전체 재료층(456) 사이, 그리고 수평으로 적층된 나노와이어(455)와 게이트 유전체 재료층(456) 사이에 있을 수 있으며, 게이트 유전체 재료층(456)과 함께 포함되어 게이트 유전체 구조를 형성할 수 있다는 것을 이해해야 한다. 일함수 금속층과 같은 도전성 게이트층(458)은 게이트 유전체 재료층(456) 위에 있고, 도시된 바와 같이 게이트 유전체 재료층(456) 바로 위에 있을 수도 있다. 도전성 게이트 충전 재료(460)는 도전성 게이트 층(458) 위에 있고, 도시된 바와 같이 도전성 게이트 층(458) 바로 위에 있을 수도 있다. 유전체 게이트 캡(462)은 도전성 게이트 충전 재료(460) 상에 있다. 유전체 게이트 플러그(464)는 유전체 게이트 벽(453) 상에 있다. 그러나, 게이트 유전체 재료층(456) 및 도전성 게이트 층(458)은 유전체 게이트 플러그(464)의 측면을 따라서는 존재하지 않는다. 대신에, 도전성 게이트 충전 재료(460)가 유전체 게이트 플러그(464)의 측면들과 접촉한다..
도 5를 다시 참조하면, 일 실시예에서, 유전체 게이트 플러그(464)는 게이트 유전체 재료 층(456), 도전성 게이트 층(458), 및 도전성 게이트 충전 재료(460)를 형성한 후에 형성된다. 그 결과, 게이트 유전체 재료층(456) 및 도전성 게이트 층(458)은 유전체 게이트 플러그(464)의 측면을 따라 형성되지 않는다. 일 실시예에서, 도시된 바와 같이 유전체 게이트 플러그(464)는 유전체 게이트 캡(462)의 최상부 표면과 동일 평면에 있는 최상부 표면을 갖는다. 도시되지 않은 다른 실시예에서, 유전체 게이트 캡(462)은 포함되지 않고, 유전체 게이트 플러그(464)는 예를 들어 평면(480)을 따라 도전성 게이트 충전 재료(460)의 최상부 표면과 동일 평면의 최상부 표면을 갖는다.
도 6a 내지 도 6c는 본 개시의 일 실시예에 따른, 비교 집적 회로 구조의 평면도이다. 도 6a는 '플러그 우선' 접근법을 나타낸다. 도 6b는 선택적 금속 게이트 절단 접근법을 나타낸다. 도 6c는 비선택적 금속 게이트 절단 접근법을 나타낸다.
도 6a를 참조하면, 집적 회로 구조(600)는 유전체 스페이서들(617) 및 도전성 소스 또는 드레인 접촉부들(618) 사이에 유전체 게이트 플러그(614)를 포함한다. 도 6a의 평면도는 도 1a, 1b, 2 또는 4의 구조에 대응하는 평면도일 수 있다.
도 6b를 참조하면, 집적 회로 구조(650)는 유전체 스페이서들(667) 및 도전성 소스 또는 드레인 접촉부들(668) 사이에 유전체 게이트 플러그(664)를 포함한다. 도 6b의 평면도는 도 1a, 1b, 2 또는 5의 구조에 대응하는 평면도일 수 있다.
도 6a 및 6b와 달리, 도 6c를 참조하면, 집적 회로 구조(670)는 유전체 소스 또는 드레인 접촉부들(688) 사이에 단일 유전체 게이트 플러그(684)를 포함한다. 점선 박스(690)는 게이트 플러그(664)와 같은 대응하는 개별 게이트 플러그가 도 6b의 경우에 어디에 정렬될지를 보여준다. 점선 박스(692)는 리세스되지 않은 소스 또는 드레인 접촉부(668)가 도 6b의 경우에 어디에 정렬될지를 보여준다. 점선 상자(690)와 점선 상자(692) 사이의 영역은, 도 6b의 경우 유전체 스페이서(667)가 존재하는 위치를 나타낸다.
본 명세서에 설명된 실시예는 또한 Si 및 SiGe를 포함하지만 이에 제한되지 않는 다양한 폭, 두께 및/또는 재료를 갖는 나노와이어 및/또는 나노리본과 같은 다른 구현을 포함할 수도 있음을 이해해야 한다. 예를 들어, III-V족 재료가 사용될 수 있다.
특정 실시예에서, 나노와이어 또는 나노리본, 또는 희생 개재층은 실리콘으로 구성될 수 있다는 것을 이해해야 한다. 전반적으로, 실리콘 층은 전부는 아닐지라도 상당한 양의 실리콘으로 구성된 실리콘 재료를 기술하는 데 사용될 수 있다. 그러나, 실질적으로 100% 순수한 Si는 형성하기 어려울 수 있고, 따라서 적은 비율의 탄소, 게르마늄 또는 주석을 포함할 수 있음을 이해해야 한다. 이러한 불순물은 Si의 증착 동안 피할 수 없는 불순물 또는 성분으로 포함될 수도 있고, 증착후 처리 동안 확산 시에 Si를 "오염"시킬 수도 있다. 따라서, 실리콘 층에 관한 본 명세서에 설명된 실시예는 비교적 소량, 예를 들어 "불순물" 수준의, Ge, C 또는 Sn과 같은 비-Si 원자 또는 종을 함유하는 실리콘 층을 포함할 수 있다. 본 명세서에 기술된 바와 같은 실리콘 층은 도핑되지 않을 수도 있고 또는 붕소, 인 또는 비소와 같은 도펀트 원자로 도핑될 수도 있음을 이해해야 한다.
특정 실시예에서, 나노와이어 또는 나노리본, 또는 희생 개재층은 실리콘 게르마늄으로 구성될 수 있다는 것을 이해해야 한다. 전반적으로, 실리콘 게르마늄 층은 상당 부분의 실리콘과 게르마늄으로 이루어진, 예컨대 적어도 둘 다 5%의 실리콘 게르마늄 재료를 나타내는데 사용될 수 있다. 일부 실시예에서, 게르마늄의 양이 실리콘의 양보다 많다. 특정 실시예에서, 실리콘 게르마늄 층은 약 60%의 게르마늄과 약 40%의 실리콘(Si40Ge60)을 포함한다. 다른 실시예에서는, 실리콘의 양이 게르마늄의 양보다 더 많다. 특정 실시예에서, 실리콘 게르마늄 층은 약 30%의 게르마늄과 약 70%의 실리콘(Si70Ge30)을 포함한다. 실질적으로 100% 순수 실리콘 게르마늄(일반적으로 SiGe라고 함)은 형성하기 어려울 수 있으며, 따라서 소량의 탄소 또는 주석을 포함할 수 있음을 이해해야 한다. 이러한 불순물은 SiGe의 증착 동안 피할 수 없는 불순물 또는 성분으로 포함될 수도 있고, 증착후 처리 동안 확산 시에 SiGe를 "오염"시킬 수도 있다. 따라서, 실리콘 게르마늄 층에 관한 본 명세서에 설명된 실시예는 비교적 소량, 예컨대 "불순물" 수준의, 탄소 또는 주석과 같은 비-Ge 및 비-Si 원자 또는 종을 함유하는 실리콘 게르마늄 층을 포함할 수 있다. 본 명세서에 기술된 바와 같은 실리콘 게르마늄 층은 도핑되지 않을 수도 있고 또는 붕소, 인 또는 비소와 같은 도펀트 원자로 도핑될 수도 있음을 이해해야 한다.
유전체 게이트 벽 및 유전체 게이트 플러그와 통합될 수 있는 디바이스를 제조하는데 사용될 수 있는 다양한 디바이스 및 처리 방식을 아래에 설명한다. 예시적인 실시예는 설명된 모든 특징들을 반드시 필요로 하지는 않거나 또는 설명된 것보다 더 많은 특징을 포함할 수도 있음을 이해해야 한다. 예를 들어, 나노와이어 릴리스 처리는 리플레이스먼트 게이트 트렌치를 통해 수행될 수 있다. 이러한 릴리스 프로세스의 예는 아래에 설명되어 있다. 또한, 또 다른 양태에서, 백엔드(BE) 상호접속부 스케일링은 패터닝 복잡성으로 인해 더 낮은 성능과 더 높은 제조 비용을 초래할 수 있다. 본 명세서에 설명된 실시예는 나노와이어 트랜지스터에 대한 전면 및 후면 상호접속부 통합을 가능하게 하도록 구현될 수 있다. 본 명세서에 설명된 실시예는 상대적으로 더 넓은 상호접속 피치를 달성하기 위한 접근법을 제공할 수 있다. 그 결과 제품 성능이 향상되고 패터닝 비용이 절감될 수 있다. 실시예들은 저전력 및 고성능으로 스케일링된 나노와이어 또는 나노리본 트랜지스터의 강력한 기능을 가능하게 하도록 구현될 수 있다.
본 명세서에 설명된 하나 이상의 실시예는 부분 소스 또는 드레인(SD) 및 비대칭 트렌치 접촉(TCN) 깊이를 사용하는 나노와이어 또는 나노리본 트랜지스터를 위한 이중 에피택시(EPI) 접속에 관한 것이다. 일 실시예에서, 집적 회로 구조는 SD 에피택시로 부분적으로 채워진 나노와이어/나노리본 트랜지스터의 소스-드레인 개구를 형성함으로써 제조된다. 개구부의 나머지 부분은 도전성 재료로 채워진다. 소스 또는 드레인 측 중 하나에 깊은 트렌치를 형성하면, 후면 상호 연결 레벨에 직접 접촉할 수 있다.
게이트 올 어라운드 집적 회로 구조의 게이트 올 어라운드 디바이스를 제조하기 위한 예시적인 프로세스 흐름으로서, 도 7a 내지 7j는 본 개시의 일 실시예에 따른, 게이트 올 어라운드 집적 회로 구조를 제조하는 방법에서의 다양한 동작의 단면도이다.
도 7a를 참조하면, 집적 회로 구조를 제조하는 방법은 실리콘 핀과 같은 핀(702) 위에 희생층(704)과 나노와이어(706)를 교대로 포함하는 시작 스택을 형성하는 단계를 포함한다. 나노와이어(706)는 나노와이어의 수직 배열로 지칭될 수 있다. 도시된 바와 같이, 보호 캡(708)이 교번하는 희생 층(704) 및 나노와이어(706) 위에 형성될 수 있다. 또한 도시된 바와 같이, 완화된 버퍼 층(752) 및 결함 수정 층(750)이 또한 도시된 바와 같이 교번하는 희생 층(704) 및 나노와이어(706) 아래에 형성될 수 있다.
도 7b를 참조하면, 게이트 스택(710)이 수평 나노와이어(706)의 수직 배열 위에 형성된다. 도 7c에 도시된 바와 같이, 그 다음에 리세스된 희생 층(704') 및 공동(712)을 제공하기 위해 희생 층(704)의 일부분을 제거함으로써 수평 나노와이어(706)의 수직 배열의 일부가 릴리스된다.
도 7c의 구조는 아래에서 설명되는 깊은 에칭 및 비대칭 접촉 처리를 먼저 수행하지 않고도 제조될 수 있다는 것을 이해해야 한다. 어느 경우든(예를 들어, 비대칭 접촉 처리가 있든지 없든지), 일 실시예에서, 제조 프로세스는 수직으로 분리된 소스 또는 드레인 구조일 수 있는 에피택셜 너브(epitaxial nub)를 갖는 게이트 올 어라운드 집적 회로 구조를 제공하는 프로세스 방식의 사용을 포함한다.
도 7d를 참조하면, 상부 게이트 스페이서(714)가 게이트 구조(710)의 측벽에 형성된다. 상부 게이트 스페이서(714) 아래의 공동(712)에 공동 스페이서(716)가 형성된다. 그 다음, 깊은 트렌치 접촉 에칭이 선택적으로 수행되어 트렌치(718)를 형성하고, 리세스된 나노와이어(706')를 형성한다. 도시된 바와 같이, 패턴화된 완화된 버퍼 층(752') 및 패턴화된 결함 수정 층(750')이 또한 존재할 수 있다.
그 다음에 도 7e에 도시된 바와 같이 트렌치(718) 내에 희생 재료(720)가 형성된다. 다른 프로세스 방식에서, 격리된 트렌치 바닥 또는 실리콘 트렌치 바닥이 사용될 수 있다.
도 7f를 참조하면, 수평 나노와이어(706')의 수직 배열의 제1 단부에 제1 에피택셜 소스 또는 드레인 구조(예컨대, 좌측 피처(722))가 형성된다. 수평 나노와이어(706')의 수직 배열의 제2 단부에 제2 에피택셜 소스 또는 드레인 구조(예컨대, 우측 피처(722))가 형성된다. 일 실시예에서, 도시된 바와 같이, 에피택셜 소스 또는 드레인 구조(722)는 수직으로 분리된 소스 또는 드레인 구조이고 에피택셜 너브로 지칭될 수 있다.
도 7g에 도시된 바와 같이, 층간 유전체(ILD) 재료(724)가 게이트 전극(710)의 측면에 그리고 소스 또는 드레인 구조(722)에 인접하게 형성된다. 도 7h를 참조하면, 영구 게이트 유전체(728) 및 영구 게이트 전극(726)을 형성하기 위해 리플레이스먼트 게이트 프로세스가 사용된다. 그 다음에, 도 7i에 도시된 바와 같이 ILD 재료(724)가 제거된다. 그 다음에 희생 재료(720)가 소스 드레인 위치들 중 하나(예컨대, 우측)로부터 제거되어 트렌치(732)를 형성하지만, 다른 소스 드레인 위치에서는 제거되지 않고 트렌치(730)를 형성한다.
도 7j를 참조하면, 제1 에피택셜 소스 또는 드레인 구조(예컨대, 좌측 피처(722))에 결합된 제1 도전성 접촉 구조(734)가 형성된다. 제2 도전성 접촉 구조(736)는 제2 에피택셜 소스 또는 드레인 구조(예컨대, 우측 피처(722))에 결합되어 형성된다. 제2 도전성 접촉 구조(736)는 제1 도전성 접촉 구조(734)보다 핀(702)을 따라 더 깊게 형성된다. 일 실시예에서, 도 7j에 도시되지는 않았지만, 방법은 핀(702)의 바닥에 제2 도전성 접촉 구조(736)의 노출된 표면을 형성하는 단계를 더 포함한다. 도전성 접촉부는 접촉 저항 감소 층 및 1차 접촉 전극 층을 포함할 수 있으며, 여기서 예들은 전자의 경우에는 Ti, Ni, Co(그리고 후자의 경우에는 W, Ru, Co)를 포함할 수 있다.
일 실시예에서, 도시된 바와 같이, 제2 도전성 접촉 구조(736)는 제1 도전성 접촉 구조(734)보다 핀(702)을 따라 더 깊다. 그러한 일 실시예에서, 도시된 바와 같이, 제1 도전성 접촉 구조(734)는 핀(702)을 따라 존재하지 않는다. 도시되지 않은 그러한 다른 실시예에서는, 제1 도전성 접촉 구조(734)가 부분적으로 핀(702)을 따라 존재한다.
일 실시예에서, 제2 도전성 접촉 구조(736)는 핀(702) 전체를 따라 존재한다. 일 실시예에서, 도시되지는 않았지만, 핀(702)의 바닥이 후면 기판 제거 프로세스에 의해 노출되는 경우, 제2 도전성 접촉 구조(736)는 핀(702)의 바닥에 노출된 표면을 갖는다.
일 실시예에서, 도 7j의 구조, 또는 도 7a 내지 7j의 관련 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다.
다른 양태에서, 한 쌍의 비대칭 소스 및 드레인 접촉 구조의 두 도전성 접촉 구조에 대한 접근을 가능하게 하기 위해, 본 명세서에 설명된 집적 회로 구조는 전면 구조 제조 접근법에서의 후면 노출을 사용하여 제조될 수 있다. 일부 예시적인 실시예에서, 트랜지스터 또는 다른 디바이스 구조의 후면을 드러내는 것은 웨이퍼 레벨 후면 처리를 수반한다. 종래의 TSV 유형 기술과 대조적으로, 본 명세서에 설명된 트랜지스터의 후면의 노출은 디바이스 셀의 밀도에서, 그리고 심지어 디바이스의 서브-영역 내에서 수행될 수 있다. 게다가, 트랜지스터의 후면의 이러한 노출은 전면 디바이스 처리 동안 디바이스 층이 위에 배치되어 있는 도너 기판 모두를 실질적으로 제거하기 위해 수행될 수 있다. 따라서, 트랜지스터의 후면 노출 후의 디바이스 셀의 반도체 두께가 잠재적으로 수십 또는 수백 나노미터에 불과할 것이므로 마이크론 깊이의 TSV가 불필요해진다.
본 명세서에 설명된 노출 기술은 "상향식" 디바이스 제조로부터 "센터 아웃(center-out)" 제조로 패러다임 전환을 가능하게 할 수 있으며, 여기서 "센터"는 후면으로부터 노출된 전면 제조에 채용되고, 다시 후면 제조에 채용되는 임의의 층이다. 디바이스 구조의 전면 및 후면을 모두 처리하면 주로 전면 처리에 의존할 때의 3D IC 제조와 관련된 많은 문제를 해결할 수 있다.
트랜지스터 접근법의 후면의 노출은, 예를 들어 도너-호스트 기판 어셈블리의 캐리어 층 및 개재 층의 적어도 일부를 제거하기 위해 사용될 수 있다. 프로세스 흐름은 도너-호스트 기판 어셈블리의 입력으로 시작된다. 도너-호스트 기판에서 캐리어 층의 두께는 폴리싱(예컨대, CMP)되고/되거나 습식 또는 건식(예컨대, 플라즈마) 에칭 프로세스로 에칭된다. 캐리어 층의 조성에 적합한 것으로 알려진 임의의 연마, 폴리싱 및/또는 습식/건식 에칭 프로세스가 사용될 수 있다. 예를 들어, 캐리어 층이 IV족 반도체(예컨대, 실리콘)인 경우, 반도체를 박형화하는 데 적합한 것으로 알려진 CMP 슬러리가 사용될 수도 있다. 마찬가지로, IV족 반도체를 박형화하는 데 적합한 것으로 알려진 임의의 습식 에칭제 또는 플라즈마 에칭 프로세스가 사용될 수도 있다.
일부 실시예에서, 이상에 앞서 개재 층에 실질적으로 평행한 파단면을 따라 캐리어 층이 절단된다. 절단(cleaving) 또는 파괴(fracture) 프로세스는 벌크 덩어리로서의 캐리어 층의 상당한 부분을 제거하여 캐리어 층을 제거하는 데 필요한 연마 또는 에칭 시간을 줄이는 데 사용될 수 있다. 예를 들어, 캐리어 층이 두께가 400-900μm인 경우, 웨이퍼 수준 파괴를 촉진하는 것으로 알려진 블랭킷 주입을 실행하여 100-700μm를 절단해낼 수 있다. 일부 예시적인 실시예에서, 가벼운 요소(예컨대, H, He, 또는 Li)는 파단면이 요구되는 캐리어 층 내 균일한 타겟 깊이로 주입된다. 이러한 절단 프로세스에 이어, 도너-호스트 기판 어셈블리에 남아 있는 캐리어 층의 두께가 연마되거나 에칭되어 제거를 완료할 수 있다. 또는, 캐리어 층이 파괴되지 않는 경우, 캐리어 층의 더 두꺼운 두께를 제거하기 위해 연마, 폴리싱 및/또는 에칭 작업이 사용될 수 있다.
다음으로, 개재층의 노출이 검출된다. 검출은 도너 기판의 후면이 거의 디바이스층까지 진행한 지점을 식별하는 데 사용된다. 캐리어 층과 개재 층에 사용된 재료들 사이의 전이를 검출하는 데 적합한 것으로 알려진 임의의 엔드포인트 검출 기술이 실행될 수 있다. 일부 실시예에서, 하나 이상의 엔드포인트 기준은 폴리싱 또는 에칭 수행 동안 도너 기판의 후면의 광 흡광도(optical absorbance) 또는 방출의 변화를 검출하는 것에 기초한다. 일부 다른 실시예에서, 엔드포인트 기준은 도너 기판 후면의 폴리싱 또는 에칭 동안 부산물의 광 흡광도 또는 방출의 변화와 연관된다. 예를 들어, 캐리어 층 에칭 부산물과 관련된 흡광도 또는 방출 파장은 캐리어 층 및 개재 층의 상이한 조성의 함수로서 변경될 수 있다. 다른 실시예에서, 엔드포인트 기준은 도너 기판의 후면 폴리싱 또는 에칭의 부산물 내 종의 질량 변화와 연관된다. 예를 들어, 처리의 부산물은 사중극자(quadrupole) 질량 분석기를 통해 샘플링될 수 있고 종 질량의 변화는 캐리어 층 및 개재 층의 상이한 조성과 상관될 수 있다. 다른 예시적인 실시예에서, 엔드포인트 기준은 도너 기판의 후면과 도너 기판의 후면과 접촉하는 폴리싱 표면 사이의 마찰 변화와 연관된다.
캐리어 제거 프로세스의 불균일이 캐리어 층과 개재 층 사이의 에칭율 델타에 의해 완화될 수 있으므로, 제거 프로세스가 개재 층에 비해 캐리어 층에 대해 선택적인 경우 개재 층의 검출이 향상될 수 있다. 연마, 폴리싱 및/또는 에칭 동작이 캐리어 층이 제거되는 속도보다 충분히 낮은 속도로 개재 층을 제거하는 경우 검출은 생략될 수도 있다. 엔드포인트 기준이 사용되지 않는 경우, 개재 층의 두께가 에칭의 선택성에 충분한 경우 사전 결정된 고정된 기간의 연마, 폴리싱 및/또는 에칭 동작이 개재 층 재료에서 중지될 수 있다. 일부 예에서, 캐리어 에칭 레이트:개재 층 에칭 레이트는 3:1 내지 10:1, 또는 그 이상이다.
개재 층 노출시, 개재층의 적어도 일부가 제거될 수 있다. 예를 들어, 개재층의 하나 이상의 컴포넌트 층이 제거될 수 있다. 개재층의 두께는, 예를 들면 폴리싱에 의해 균일하게 제거될 수 있다. 또는, 개재 층의 두께는 마스킹 또는 블랭킷 에칭 프로세스로 제거될 수 있다. 프로세스는 캐리어를 박형화하기 위해 사용된 것과 동일한 폴리싱 또는 에칭 프로세스를 사용할 수도 있고, 또는 별개의 프로세스 파라미터를 갖는 별개의 프로세스일 수도 있다. 예를 들어, 개재 층이 캐리어 제거 프로세스를 위한 에칭 정지를 제공하는 경우, 후자의 동작은 디바이스 층의 제거보다 개재 층의 제거를 선호하는 상이한 폴리싱 또는 에칭 프로세스를 사용할 수 있다. 수백 나노미터 미만의 개재 층 두께가 제거되어야 하는 경우, 제거 프로세스는 상대적으로 느리고 웨이퍼간 균일성을 위해 최적화되며 캐리어 층 제거에 사용되는 것보다 더 정밀하게 제어될 수 있다. 사용된 CMP 프로세스는, 예를 들어 디바이스 층을 둘러싸며 인접한 디바이스 영역 사이의 전기적 절연으로서 개재 층 내에 매립된 유전체 재료(예컨대, SiO)와 반도체(예컨대, 실리콘) 사이에 매우 높은 선택도(예컨대, 100:1-300:1 또는 그 이상)를 제공하는 슬러리를 사용할 수 있다.
디바이스 층이 개재 층의 완전한 제거를 통해 드러나는 실시예의 경우, 후면 처리는 디바이스 층의 노출된 후면 또는 그 안의 특정 디바이스 영역에서 시작할 수 있다. 일부 실시예에서, 후면 디바이스 층 처리는 소스 또는 드레인 영역과 같은 디바이스 층에서 이전에 제조된 디바이스 영역과 개재 층 사이에 배치된 디바이스 층의 두께를 통한 추가 폴리싱 또는 습식/건식 에칭을 포함한다.
캐리어 층, 개재 층, 또는 디바이스 층 후면이 습식 및/또는 플라즈마 에칭으로 리세스되는 일부 실시예에서, 이러한 에칭은 디바이스 층 후면에 상당한 비평면성 또는 토포그래피를 부여하는 패터닝된 에칭 또는 물질적으로 선택적인 에칭일 수 있다. 아래에서 추가로 설명되는 바와 같이, 패터닝은 디바이스 셀 내에 있을 수도 있고(즉, "인트라-셀" 패터닝), 디바이스 셀들에 걸쳐 있을 수도 있다(즉, "셀간" 패터닝). 일부 패터닝된 에칭 실시예에서, 개재층의 적어도 일부 두께는 후면 디바이스층 패터닝을 위한 하드 마스크로서 사용된다. 따라서, 마스킹된 에칭 프로세스는 대응하는 마스킹된 디바이스 층 에칭에 선행할 수 있다.
전술한 처리 방식의 결과로, 개재층의 후면, 디바이스층의 후면, 및/또는 디바이스 층 내의 하나 이상의 반도체 영역의 후면, 및/또는 노출된 전면 금속화를 갖는 IC 디바이스를 포함하는 도너-호스트 기판 어셈블리가 생성될 수 있다. 그 다음에 이들 노출된 영역 중 어느 하나의 추가적인 후면 처리가 다운스트림 처리 중에 수행될 수 있다.
PMOS 및/또는 NMOS 디바이스 제조와 같은 디바이스 제조를 완료하기 위한 후속 처리 동작을 위해 위 예시적인 처리 방식으로 인한 구조가 동일하거나 유사한 형태로 사용될 수 있음을 이해해야 한다. 완성된 디바이스의 예로서, 도 8은 본 개시의 일 실시예에 따른, 게이트 라인을 따라 취해진 비평면 집적 회로 구조의 단면도를 나타낸다.
도 8을 참조하면, 반도체 구조 또는 디바이스(800)는 트렌치 격리 영역(806) 내에 비평면 활성 영역(예컨대, 돌출 핀 부분(804) 및 서브핀 영역(805)을 포함하는 핀 구조)을 포함한다. 일 실시예에서, 솔리드 핀 대신에, 비평면 활성 영역은 점선으로 표시된 바와 같이 서브핀 영역(805) 위의 나노와이어들(나노와이어(804A 및 804B)와 같은)로 분리된다. 어느 경우든, 비평면 집적 회로 구조(800)에 대한 설명을 쉽게 하기 위해, 비평면 활성 영역(804)은 아래에서 돌출 핀 부분으로서 참조된다. 일 실시예에서, 서브핀 영역(805)은 도시된 바와 같이 완화된 버퍼 층(842) 및 결함 수정 층(840)을 또한 포함한다.
게이트 라인(808)은 비평면 활성 영역의 돌출 부분(804)(적절한 경우 주변 나노와이어(804A 및 804B) 포함)과 트렌치 격리 영역(806)의 일부분 위에 배치된다. 도시된 바와 같이, 게이트 라인(808)은 게이트 전극(850) 및 게이트 유전체 층(852)을 포함한다. 일 실시예에서, 게이트 라인(808)은 또한 유전체 캡 층(854)을 포함할 수 있다. 이러한 관점에서 게이트 접촉부(814) 및 상부 게이트 접촉 비아(816)가 또한 상부 금속 상호접속부(860)와 함께 보여지고, 이들 모두는 층간 유전체 스택 또는 층(870)에 배치된다. 또한 도 8의 관점에서 볼 때, 게이트 접촉부(814)는 일 실시예에서 트렌치 격리 영역(806) 위에 배치되지만 비평면 활성 영역 위에는 배치되지 않는다. 다른 실시예에서, 게이트 접촉부(814)는 비평면 활성 영역 위에 위치한다.
일 실시예에서, 반도체 구조 또는 디바이스(800)는 fin-FET 디바이스, 3중 게이트 디바이스, 나노리본 디바이스, 또는 나노와이어 디바이스와 같은 비평면 디바이스이지만 이에 제한되지는 않는다. 이러한 실시예에서, 대응하는 반도체 채널 영역은 3차원 바디로 구성되거나 형성된다. 그러한 일 실시예에서, 게이트 라인(808)의 게이트 전극 스택은 3차원 바디의 적어도 상부 표면 및 한 쌍의 측벽을 둘러싼다.
도 8에 또한 도시된 바와 같이, 일 실시예에서 인터페이스(880)는 돌출 핀 부분(804)과 서브핀 영역(805) 사이에 존재한다. 인터페이스(880)는 도핑된 서브핀 영역(805)과 약하게 도핑되거나 또는 도핑되지 않은 상부 핀 부분(804) 사이의 전이 영역일 수 있다. 이러한 일 실시예에서, 각각의 핀은 폭이 대략 10 나노미터 이하이고, 서브핀 도펀트는 서브핀 위치에서 인접한 고체 상태 도핑 층으로부터 선택적으로 공급된다. 그러한 일 특정 실시예에서, 각각의 핀은 폭이 10 나노미터 미만이다.
도 8에 도시되어 있지는 않지만, 돌출 핀 부분(804)의 또는 이에 인접한 소스 또는 드레인 영역은 게이트 라인(808)의 양쪽, 즉 페이지 안쪽 및 바깥쪽에 있다는 것을 이해해야 한다. 일 실시예에서, 소스 또는 드레인 위치에서 돌출 핀 부분(804)의 재료가 제거되고, 예를 들어 에피택셜 증착에 의해 다른 반도체 재료로 대체되어 에피택셜 소스 또는 드레인 구조를 형성한다. 소스 또는 드레인 영역은 트렌치 격리 영역(806)의 유전층 높이 아래로, 즉 서브핀 영역(805) 내부로 연장될 수 있다. 본 개시의 실시예에 따르면, 더 많이 도핑된 서브핀 영역, 즉 인터페이스(880) 아래의 핀의 도핑된 부분은 벌크 반도체 핀의 이 부분을 통한 소스-드레인 누출을 억제한다. 일 실시예에서, 소스 및 드레인 영역은, 도 7j와 관련하여 전술한 바와 같이, 관련된 비대칭 소스 및 드레인 접촉 구조를 갖는다.
도 8을 다시 참조하면, 일 실시예에서 핀(804/805)(및 가능하게는 나노와이어(804A 및 804B))은 인, 비소, 붕소, 갈륨 또는 이들의 조합과 같은 전하 캐리어로 도핑될 수 있는 결정질 실리콘 게르마늄 층으로 구성되지만 이에 한정되지는 않는다.
일 실시예에서, 트렌치 격리 영역(806), 및 본 명세서 전체에 걸쳐 설명된 트렌치 격리 영역(트렌치 격리 구조 또는 트렌치 격리 층)은 궁극적으로 전기적으로 격리하거나 또는 하부 벌크 기판으로부터의 영구 게이트 구조의 부분들의 격리에 기여하거나 또는 격리 핀 활성 영역과 같은 하부 벌크 기판 내에 형성된 활성 영역을 격리하기에 적합한 재료로 구성될 수 있다. 예를 들어, 일 실시예에서, 트렌치 격리 영역(806)은 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드, 또는 탄소 도핑된 실리콘 나이트라이드와 같은 유전체 재료로 구성되지만 이들로 한정되지는 않는다.
게이트 라인(808)은 게이트 유전층(852) 및 게이트 전극층(850)을 포함하는 게이트 전극 스택으로 구성될 수 있다. 일 실시예에서, 게이트 전극 스택의 게이트 전극은 금속 게이트로 구성되고, 게이트 유전층은 고유전율 재료로 구성된다. 예를 들어, 일 실시예에서, 게이트 유전층(852)은 하프늄 옥사이드, 하프늄 옥시나이트라이드, 하프늄 실리케이트, 란탄 옥사이드, 지르코늄 옥사이드, 지르코늄 실리케이트, 탄탈륨 옥사이드, 바륨 스트론튬 티타네이트, 바륨 티타네이트, 스트론튬 티타네이트, 이트륨 옥사이드, 알루미늄 옥사이드, 납 스칸듐 탄탈륨 옥사이드, 납 아연 니오베이트, 또는 이들의 조합과 같은 재료로 구성되지만 이에 제한되지는 않는다. 또한, 게이트 유전층(852)의 일부분은 기판 핀(804)의 상위 몇 개 층으로부터 형성된 자연 산화물 층을 포함할 수 있다. 일 실시예에서, 게이트 유전층(852)은 상부 고유전율 부분과 반도체 재료의 산화물로 이루어진 하부 부분으로 구성된다. 일 실시예에서, 게이트 유전층(852)은 하프늄 산화물의 상부 부분과 실리콘 다이옥사이드 또는 실리콘 옥시나이트라이드의 바닥 부분으로 구성된다. 일부 구현들에서, 게이트 유전체의 일부분은 기판의 표면에 실질적으로 평행한 바닥 부분 및 기판의 상부 표면에 실질적으로 수직인 2개의 측벽 부분을 포함하는 "U"형 구조이다.
일 실시예에서, 게이트 전극층(850)은 금속 질화물, 금속 탄화물, 금속 실리사이드, 금속 알루미나이드, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 또는 도전성 금속 산화물과 같은 금속층으로 구성되지만 이에 제한되지는 않는다. 특정 실시예에서, 게이트 전극층(850)은 금속 일함수 설정층 위에 형성된 비-일함수 설정 충전 재료로 구성된다. 게이트 전극층(850)은 트랜지스터가 PMOS 또는 NMOS 트랜지스터인지 여부에 따라 P형 일함수 금속 또는 N형 일함수 금속으로 구성될 수 있다. 일부 구현들에서, 게이트 전극 층(850)은 2개 이상의 금속 층들의 스택으로 구성될 수 있고, 여기서 하나 이상의 금속 층은 일함수 금속 층이고 적어도 하나의 금속 층은 도전성 충전 층이다. PMOS 트랜지스터의 경우, 게이트 전극에 사용될 수 있는 금속은 루테늄, 팔라듐, 백금, 코발트, 니켈, 텅스텐 및 도전성 금속 산화물, 예컨대 루테늄 옥사이드를 포함하지만 이에 제한되지 않는다. P형 금속층은 약 4.9eV와 약 5.2eV 사이의 일함수를 갖는 PMOS 게이트 전극의 형성을 가능하게 할 것이다. NMOS 트랜지스터의 경우, 게이트 전극에 사용될 수 있는 금속은 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 이들 금속의 합금, 및 하프늄 카바이드, 지르코늄 카바이드, 티타늄 카바이드, 탄탈륨 카바이드 및 알루미늄 카바이드와 같은 이들 금속의 탄화물을 포함하지만 이에 제한되지 않는다. N형 금속층은 약 3.9eV와 약 4.2eV 사이의 일함수를 갖는 NMOS 게이트 전극의 형성을 가능하게 할 것이다. 일부 구현들에서, 게이트 전극은 기판의 표면에 실질적으로 평행한 바닥 부분 및 기판의 상부 표면에 실질적으로 수직인 2개의 측벽 부분을 포함하는 "U"형 구조로 이루어진다. 다른 구현에서, 게이트 전극을 형성하는 금속 층들 중 적어도 하나는 단순히 기판의 상부 표면에 실질적으로 평행하고 기판의 상부 표면에 실질적으로 수직인 측벽 부분을 포함하지 않는 평면 층일 수 있다. 본 개시의 다른 구현에서, 게이트 전극은 U자형 구조와 평면의 비U자형 구조의 조합으로 구성될 수 있다. 예를 들어, 게이트 전극은 하나 이상의 평면의 U자형이 아닌 층 위에 형성된 하나 이상의 U자형 금속 층으로 구성될 수 있다.
게이트 전극 스택과 연관된 스페이서는 자기 정렬 접촉부와 같은 인접한 도전성 접촉부로부터 영구 게이트 구조를 궁극적으로 전기적으로 절연시키거나 절연에 기여하기에 적합한 재료로 구성될 수 있다. 예를 들어, 일 실시예에서, 스페이서는 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드, 또는 탄소 도핑된 실리콘 나이트라이드와 같은 유전체 재료로 구성되지만 이들로 한정되지는 않는다.
게이트 접촉부(814) 및 상부 게이트 접촉부 비아(816)는 도전성 재료로 구성될 수 있다. 일 실시예에서, 하나 이상의 접촉부 또는 비아는 금속 종으로 구성된다. 금속 종은 텅스텐, 니켈 또는 코발트와 같은 순금속일 수도 있고, 금속-금속 합금 또는 금속-반도체 합금(예컨대, 실리사이드 재료)과 같은 합금일 수도 있다.
일 실시예(도시되지는 않았지만)에서, 등록 예산(registration budget)이 매우 빠듯한 리소그래피 단계를 사용하지 않으면서, 기존의 게이트 패턴(808)에 기본적으로 완벽하게 정렬되는 접촉 패턴이 형성된다. 일 실시예에서, 접촉 패턴은 수직 대칭 접촉 패턴, 또는 도 7j와 관련하여 설명한 것과 같은 비대칭 접촉 패턴이다. 다른 실시예에서, 모든 접촉부는 전면에 접속되고 비대칭이 아니다. 이러한 일 실시예에서, 자기 정렬 방식은 (예컨대, 종래에 구현된 건식 또는 플라즈마 에칭에 비해) 본질적으로 고도로 선택적인 습식 에칭을 사용하여 접촉 개구를 생성하는 것을 가능하게 한다. 일 실시예에서, 접촉 플러그 리소그래피 동작과 조합하여 기존 게이트 패턴을 이용함으로써 접촉 패턴이 형성된다. 그러한 일 실시예에서, 이 접근법은 종래의 접근법에서 사용되는 접촉 패턴을 생성하기 위해 꼭 필요한 리소그래피 동작의 필요성을 제거할 수 있게 한다. 일 실시예에서, 트렌치 접촉 그리드는 개별적으로 패터닝되지 않고, 오히려 폴리(게이트) 라인들 사이에 형성된다. 예를 들어, 그러한 일 실시예에서, 트렌치 접촉 그리드는 게이트 격자 패터닝 이후 게이트 격자 절단 전에 형성된다.
일 실시예에서, 구조(800)를 제공하는 것은 대체 게이트 프로세스에 의한 게이트 스택 구조(808)의 제조를 포함한다. 이러한 방식에서, 폴리실리콘 또는 실리콘 나이트라이드 기둥 재료와 같은 더미 게이트 재료가 제거되고 영구 게이트 전극 재료로 대체될 수 있다. 하나의 그러한 실시예에서, 영구 게이트 유전층은 또한 이전 처리를 통해 넘어오는 것과 달리 이 프로세스에서 또한 형성된다. 일 실시예에서, 건식 에칭 또는 습식 에칭 프로세스에 의해 더미 게이트가 제거된다. 일 실시예에서, 더미 게이트는 다결정 실리콘 또는 비정질 실리콘으로 구성되고 SF6의 사용을 포함하는 건식 에칭 프로세스로 제거된다. 다른 실시예에서, 더미 게이트는 다결정 실리콘 또는 비정질 실리콘으로 구성되고, 수성 NH4OH 또는 테트라메틸암모늄 하이드록사이드(tetramethylammonium hydroxide)의 사용을 포함하는 습식 에칭 프로세스로 제거된다. 일 실시예에서, 더미 게이트는 실리콘 나이트라이드로 구성되고 수성 인산을 포함하는 습식 에칭으로 제거된다.
다시 도 8을 참조하면, 반도체 구조 또는 디바이스(800)의 구성은 격리 영역 위에 게이트 접촉부를 배치한다. 이러한 구성은 레이아웃 공간을 비효율적으로 사용하는 것으로 보일 수 있다. 그러나, 다른 실시예에서, 반도체 디바이스는 활성 영역 위에, 예컨대 핀(805) 위에 그리고 트렌치 접촉 비아와 동일한 층에 형성된 게이트 전극의 부분과 접촉하는 접촉 구조를 갖는다.
일 실시예에서, 도 8의 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다.
전술한 프로세스의 모든 양태가 본 개시의 실시예의 사상 및 범위 내에 속하도록 실시될 필요는 없다는 점을 이해해야 한다. 또한, 본 명세서에 설명된 프로세스는 하나 또는 복수의 반도체 디바이스를 제조하는데 사용될 수 있다. 반도체 디바이스는 트랜지스터 또는 이와 유사한 디바이스일 수 있다. 예를 들어, 일 실시예에서, 반도체 디바이스는 로직 또는 메모리용 금속 산화물 반도체(MOS) 트랜지스터이거나 바이폴라 트랜지스터이다. 또한, 일 실시예에서, 반도체 디바이스는 나노와이어 디바이스, 나노리본 디바이스, 3중 게이트 디바이스, 독립적으로 액세스되는 이중 게이트 디바이스, 또는 FIN-FET와 같은 3차원 아키텍처를 갖는다. 하나 이상의 실시예는 서브-10 나노미터(10nm) 기술 노드에서 반도체 디바이스를 제조하는데 특히 유용할 수 있다.
일 실시예에서, 본 명세서 전체에 걸쳐 사용되는 바와 같이, 층간 유전체(ILD) 재료는 유전체 또는 절연 재료의 층으로 구성되거나 이를 포함한다. 적절한 유전체 재료의 예는 실리콘의 산화물(예컨대, 실리콘 다이옥사이드(SiO2)), 도핑된 실리콘의 산화물, 플루오르화된 실리콘의 산화물, 탄소 도핑된 실리콘의 산화물, 당해 기술분야에 알려진 다양한 저유전율(low-k) 재료 및 이들의 조합을 포함하지만 이에 제한되지 않는다. 층간 유전체 재료는, 예를 들어 화학 기상 증착(CVD), 물리적 기상 증착(PVD)과 같은 통상적인 기술에 의해, 또는 다른 증착 방법에 의해 형성될 수 있다.
일 실시예에서, 본 명세서 전체에 걸쳐 또한 사용되는 바와 같이, 금속 라인 또는 상호접속 라인 재료(및 비아 재료)는 하나 이상의 금속 또는 다른 도전성 구조로 구성된다. 일반적인 예는 구리와 주변 ILD 재료 사이에 장벽 층을 포함할 수도 있고 포함하지 않을 수도 있는 구리 라인 및 구조의 사용이다. 본 명세서에 사용된 바와 같이, 금속이라는 용어는 합금, 스택, 및 다수의 금속의 다른 조합을 포함한다. 예를 들어, 금속 상호접속 라인은 장벽 층(예컨대, Ta, TaN, Ti 또는 TiN 중 하나 이상을 포함하는 층), 상이한 금속 또는 합금의 스택 등을 포함할 수 있다. 따라서, 상호접속 라인은 단일 재료 층일 수도 있고, 또는 도전성 라이너 층 및 충전 층을 포함하는 여러 층으로 형성될 수도 있다. 전기도금, 화학적 기상 증착 또는 물리적 기상 증착과 같은 임의의 적절한 증착 프로세스가 상호접속 라인을 형성하기 위해 사용될 수 있다. 일 실시예에서, 상호접속 라인은 Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au 또는 합금과 같은 도전성 재료로 구성되지만 이에 제한되지는 않는다. 상호접속 라인은 또한 본 기술분야에서 트레이스, 와이어, 라인, 금속, 또는 단순히 상호접속이라고도 한다.
본 명세서 전체에 걸쳐 사용되기도 하는 일 실시예에서, 하드마스크 재료, 캡핑 층, 또는 플러그는 층간 유전체 재료와 상이한 유전체 재료로 구성된다. 일 실시예에서, 상이한 하드마스크, 캡핑 또는 플러그 재료가 상이한 영역에서 사용될 수 있어, 서로에 대해 그리고 하부 유전체 및 금속 층에 대해 상이한 성장 또는 에칭 선택성을 제공할 수 있다. 일부 실시예에서, 하드마스크 층, 캡핑 또는 플러그 층은 실리콘의 질화물(예컨대, 실리콘 나이트라이드) 층 또는 실리콘의 산화물 층, 또는 둘 다, 또는 이들의 조합을 포함한다. 다른 적절한 재료는 탄소 기반 재료를 포함할 수 있다. 특정 구현에 따라 당업계에 공지된 다른 하드마스크, 캡핑 또는 플러그 층이 사용될 수 있다. 하드마스크, 캡핑 또는 플러그 층은 CVD, PVD 또는 다른 증착 방법에 의해 형성될 수 있다.
일 실시예에서, 또한 본 명세서 전체에 걸쳐 사용되는 바와 같이, 리소그래피 동작은 193nm 액침 노광(immersion lithography)(i193), EUV 및/또는 EBDW 리소그래피 등을 사용하여 수행된다. 포지티브 톤 또는 네거티브 톤 레지스트가 사용될 수 있다. 일 실시예에서, 리소그래피 마스크는 토포그래픽 마스킹 부분, 반사방지 코팅(ARC) 층, 및 포토레지스트 층으로 구성된 삼중층 마스크이다. 이러한 특정 실시예에서, 토포그래픽 마스킹 부분은 탄소 하드마스크(CHM) 층이고 반사 방지 코팅 층은 실리콘 ARC 층이다.
다른 양태에서, 하나 이상의 실시예는 자기 정렬된 게이트 엔드캡(SAGE) 구조에 의해 분리된 인접 반도체 구조 또는 디바이스에 관한 것이다. 특정 실시예는 SAGE 아키텍처에서 다중 폭(multi-Wsi) 나노와이어 및 나노리본의 통합에 관한 것일 수 있고 SAGE 벽에 의해 분리될 수 있다. 일 실시예에서, 나노와이어/나노리본은 프론트-엔드 프로세스 흐름의 SAGE 아키텍처 부분에서 다중 Wsi와 통합된다. 이러한 프로세스 흐름은 저전력 및 고성능의 차세대 트랜지스터의 강력한 기능을 제공하기 위해 상이한 Wsi의 나노와이어 및 나노리본의 통합을 포함할 수 있다. 관련 에피택셜 소스 또는 드레인 영역이 매립될 수 있다(예컨대, 나노와이어의 일부가 제거된 다음 소스 또는 드레인(S/D) 성장이 수행됨).
추가 컨텍스트를 제공하기 위해, 자기 정렬된 게이트 엔드캡(SAGE) 아키텍처의 장점은 더 높은 레이아웃 밀도, 특히 확산 간격에 대한 확산의 스케일링을 가능하게 하는 것을 포함할 수 있다. 예시적인 비교를 제공하기 위해, 도 9는 본 개시의 일 실시예에 따른, 넌엔드캡(non-endcap) 아키텍처(좌측(a))와 자기 정렬 게이트 엔드캡(SAGE) 아키텍처(우측(b))에 대해 나노와이어 및 핀을 통해 취한 단면도이다.
도 9의 좌측(a)을 참조하면,집적 회로 구조(900)는 핀(904)의 하부를 횡방향으로 둘러싸는 격리 구조(908) 위로 소정 양(906)만큼 돌출된 핀(904)을 갖는 기판(902)을 포함한다. 핀의 상부 부분은 도시된 바와 같이 완화된 버퍼 층(922) 및 결함 수정 층(920)을 포함할 수 있다. 대응하는 나노와이어(905)는 핀(904) 위에 있다. 디바이스를 제조하기 위해 게이트 구조가 집적 회로 구조(900) 위에 형성될 수 있다. 그러나, 핀(904)/나노와이어(905) 쌍 사이의 간격을 증가시킴으로써 그러한 게이트 구조의 브레이크(break)가 조정될 수 있다.
반면에, 도 9의 우측(b)을 참조하면, 집적 회로 구조(950)는 핀(954)의 하부를 횡방향으로 둘러싸는 격리 구조(958) 위로 소정 양(956)만큼 돌출된 핀(954)을 갖는 기판(952)을 포함한다. 핀의 상부 부분은 도시된 바와 같이 완화된 버퍼 층(972) 및 결함 수정 층(970)을 포함할 수 있다. 대응하는 나노와이어(955)는 핀(954) 위에 있다. (도시된 바와 같이 그 위에 하드마스크를 포함할 수 있는) 격리 SAGE 벽(960)이 격리 구조(952) 내에 그리고 인접한 핀(954)/나노와이어(955) 쌍 사이에 포함된다. 격리 SAGE 벽(960)과 가장 가까운 핀(954)/나노와이어(955) 쌍 사이의 거리는 게이트 엔드캡 간격(962)을 정의한다. 디바이스를 제조하기 위해 게이트 구조가 절연 SAGE 벽 사이에서 집적 회로 구조(900) 위에 형성될 수 있다. 이러한 게이트 구조의 브레이크는 격리 SAGE 벽에 의해 주어진다. 격리 SAGE 벽(960)이 자기 정렬되기 때문에, 기존 접근 방식의 제한이 최소화되어 확산 간격에 대한 보다 적극적인 확산을 가능하게 할 수 있다. 게다가, 게이트 구조는 모든 위치에 브레이크를 포함하기 때문에, 개별 게이트 구조 부분은 격리 SAGE 벽(960) 위에 형성된 로컬 상호접속부에 의해 연결된 층일 수 있다. 일 실시예에서, 도시된 바와 같이, SAGE 벽(960) 각각은 하부 유전체 부분 및 하부 유전체 부분 상의 유전체 캡을 포함한다. 본 개시의 실시예에 따르면, 도 9와 관련된 구조를 위한 제조 프로세스는 에피택셜 소스 또는 드레인 구조를 갖는 게이트 올 어라운드 집적 회로 구조를 제공하는 프로세스 방식의 사용을 포함한다.
일 실시예에서, 도 9의 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다. 일 실시예에서, 도 9의 (b) 부분의 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다.
자기 정렬된 게이트 엔드캡(SAGE) 처리 방식은 마스크 오정렬을 설명하기 위해 추가 길이를 요구하지 않고 핀에 자기 정렬된 게이트/트렌치 접촉 엔드캡의 형성을 포함한다. 따라서, 트랜지스터 레이아웃 영역의 축소를 가능하게 하는 실시예가 구현될 수 있다. 본 명세서에서 설명하는 실시예들은 게이트 벽, 격리 게이트 벽 또는 자기 정렬된 게이트 엔드캡(SAGE) 벽으로도 지칭될 수 있는 게이트 엔드캡 격리 구조의 제조를 포함할 수 있다.
이웃하는 디바이스들을 분리시키는 SAGE 벽을 갖는 구조에 대한 예시적인 처리 방식에서, 도 10은 본 개시의 일 실시예에 따른, 게이트 올 어라운드 디바이스를 사용하여 자기 정렬된 게이트 엔드캡(SAGE) 구조를 제조하는 방법에서 다양한 동작을 나타내는 단면도를 도시한다.
도 10의 (a) 부분을 참조하면, 시작 구조는 기판(1002) 위의 나노와이어 패터닝 스택(1004)을 포함한다. 리소그래피 패터닝 스택(1006)은 나노와이어 패터닝 스택(1004) 위에 형성된다. 나노와이어 패터닝 스택(1004)은, 도시된 바와 같이 완화된 버퍼 층(1082) 및 결함 수정 층(1080) 위에 있을 수 있는 교번하는 희생층(1010) 및 나노와이어 층(1012)을 포함한다. 보호 마스크(1014)는 나노와이어 패터닝 스택(1004)과 리소그래피 패터닝 스택(1006) 사이에 있다. 일 실시예에서, 리소그래피 패터닝 스택(1006)은 토포그래픽 마스킹 부분(1020), 반사방지 코팅(ARC) 층(1022), 및 포토레지스트 층(1024)으로 구성된 삼중층 마스크이다. 이러한 특정 실시예에서, 토포그래픽 마스킹 부분(1020)은 탄소 하드마스크(CHM) 층이고 반사 방지 코팅 층(1022)은 실리콘 ARC 층이다.
도 10의 (b) 부분을 참조하면, 부분 (a)의 스택이 리소그래피 방식으로 패터닝된 다음 에칭되어 패터닝된 기판(1002) 및 트렌치(1030)를 포함하는 에칭된 구조를 제공한다.
도 10의 (c) 부분을 참조하면, 부분 (b)의 구조가 트렌치(1030) 내에 형성된 SAGE 재료(1042) 및 격리 층(1040)을 갖는다. 그 다음에, 패터닝된 토포그래픽 마스킹 층(1020')이 노출 된 상부층으로 남도록 구조물이 평탄화된다.
도 10의 (d) 부분을 참조하면, 격리 층(1040)이 패터닝된 기판(1002)의 상부면 아래로 리세스되어, 예를 들어 돌출 핀 부분을 정의하고 SAGE 벽(1042) 아래에 트렌치 격리 구조(1041)를 제공한다.
도 10의 (e) 부분을 참조하면, 희생층(1010)이 적어도 채널 영역에서 제거되어 나노와이어(1012A 및 1012B)를 릴리스한다. 도 10의 (e) 부분의 구조를 형성한 후에, 나노와이어(1012B 또는 1012A) 주위, 기판(1002)의 돌출 핀 위, 및 SAGE 벽(1042) 사이에 게이트 스택이 형성될 수 있다. 일 실시예에서, 게이트 스택 형성 전에, 보호 마스크(1014)의 나머지 부분이 제거된다. 다른 실시예에서, 보호 마스크(1014)의 나머지 부분은 처리 방식의 부산물로서 절연 핀 햇(insulating fin hat)으로서 유지된다.
도 10의 (e) 부분을 다시 참조하면, 소스 또는 드레인 영역이 페이지 안쪽 및 바깥쪽으로 위치하는 채널 뷰가 도시되어 있음을 이해해야 한다. 일 실시예에서, 나노와이어(1012B)를 포함하는 채널 영역은 나노와이어(1012A)를 포함하는 채널 영역보다 작은 폭을 갖는다. 따라서, 일 실시예에서, 집적 회로 구조는 다중 폭(multi-Wsi) 나노와이어를 포함한다. 1012B 및 1012A의 구조는 각각 나노와이어 및 나노리본으로 구별될 수 있지만, 이러한 구조는 모두 본 명세서에서 일반적으로 나노와이어로 지칭된다. 또한 핀/나노와이어 쌍에 대한 참조 또는 묘사는 핀 및 하나 이상의 상부 나노와이어를 포함하는 구조(예컨대, 두 개의 상부 나노와이어가 도 10에 도시됨)를 지칭함을 이해해야 한다. 본 개시의 실시예에 따르면, 도 10과 관련된 구조를 위한 제조 프로세스는 에피택셜 소스 또는 드레인 구조를 갖는 게이트 올 어라운드 집적 회로 구조를 제공하는 프로세스 방식의 사용을 포함한다.
일 실시예에서, 도 10의 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다.
일 실시예에서, 본 명세서 전체에 걸쳐 설명된 바와 같이, 자기 정렬된 게이트 엔드캡(SAGE) 격리 구조는 영구 게이트 구조의 일부를 서로로부터 궁극적으로 전기적으로 격리하거나 이들의 격리에 기여하는 데 적합한 재료 또는 재료들로 구성될 수 있다. 예시적인 재료 또는 재료 조합은 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드, 또는 탄소 도핑된 실리콘 나이트라이드와 같은 단일 재료 구조를 포함한다. 다른 예시적인 재료들 또는 재료 조합은 하부 부분 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드, 또는 탄소 도핑된 실리콘 나이트라이드 및 하프늄 옥사이드와 같은 상부 부분 고유전률 재료를 갖는 다층 스택을 포함한다.
3개의 수직으로 배열된 나노와이어를 갖는 예시적인 집적 회로 구조를 강조하기 위해, 도 11a는 본 개시의 일 실시예에 따른 나노와이어 기반 집적 회로 구조의 3차원 단면도를 나타낸다. 도 11b는 a-a' 축을 따라 취해진, 도 11a의 나노와이어 기반 집적 회로 구조의 소스 또는 드레인의 단면도이다. 도 11c는 b-b' 축을 따라 취해진, 도 11a의 나노와이어 기반 집적 회로 구조의 채널의 단면도이다.
도 11a를 참조하면, 집적 회로 구조(1100)는 기판(1102) 위에 하나 이상의 수직으로 적층된 나노와이어들(1104 세트)을 포함한다. 일 실시예에서, 도시된 바와 같이, 완화된 버퍼 층(1102C), 결함 수정 층(1102B), 및 하부 기판 부분(1102A)이 도시된 바와 같이 기판(1102)에 포함된다. 최하부 나노와이어 아래에 있고 기판(1102)으로부터 형성된 선택적인 핀은, 예시를 위해 나노와이어 부분을 강조하기 위해 도시되어 있지 않다. 본 명세서에서의 실시예는 단일 와이어 디바이스 및 다중 와이어 디바이스 모두를 대상으로 한다. 예로서, 나노와이어(1104A, 1104B 및 1104C)를 갖는 3개의 나노와이어 기반 디바이스가 예시 목적으로 도시되어 있다. 설명을 쉽게 하기 위해, 나노와이어(1104A)를 예로 사용하며, 여기서 나노와이어들 중 하나에 집중하여 설명한다. 하나의 나노와이어의 속성이 설명되는 경우, 복수의 나노와이어에 기초한 실시예는 각각의 나노와이어에 대해 동일하거나 본질적으로 동일한 속성을 가질 수 있음을 이해해야 한다.
나노와이어들(1104) 각각은 나노와이어에 채널 영역(1106)을 포함한다. 채널 영역(1106)은 길이(L)를 갖는다. 도 11c를 참조하면, 채널 영역은 또한 길이(L)에 직교하는 둘레(Pc)를 갖는다. 도 11a 및 11c를 참조하면, 게이트 전극 스택(1108)은 채널 영역(1106) 각각의 전체 둘레(Pc)를 둘러싼다. 게이트 전극 스택(1108)은 채널 영역(1106)과 게이트 전극(도시되어 있지 않음) 사이의 게이트 유전층과 함께 게이트 전극을 포함한다. 일 실시예에서, 채널 영역은 하부 기판 재료 또는 상부 채널 제조 재료와 같은 임의의 개재 재료 없이 게이트 전극 스택(1108)에 의해 완전히 둘러싸여 있다는 점에서 분리된다. 따라서, 복수의 나노와이어(1104)를 갖는 실시예에서, 나노와이어의 채널 영역들(1106)은 또한 서로에 대해 분리되어 있다.
도 11a 및 11b 모두를 참조하면, 집적 회로 구조(1100)는 한 쌍의 비독립적(non-discrete) 소스 또는 드레인 영역(1110/1112)을 포함한다. 비독립적 소스 또는 드레인 영역(1110/1112)의 쌍은 복수의 수직으로 적층된 복수의 나노와이어(1104)의 채널 영역(1106)의 양쪽에 있다. 비독립적 소스 또는 드레인 영역(1110/1112)의 쌍은 복수의 수직으로 적층된 복수의 나노와이어(1104)의 채널 영역(1106)에 인접해 있다. 하나의 이러한 실시예에서, 도시되지 않았지만, 한 쌍의 비독립적(non-discrete) 소스 또는 드레인 영역(1110/1112)의 쌍은, 채널 영역(1106) 너머로 연장되는 나노와이어 부분들 상에서 그리고 이들 사이에서 에피택셜 성장이 존재한다(여기서 나노와이어 단부는 소스 또는 드레인 구조 내에 보인다)는 점에서, 채널 영역(1106)에 대해 직접적으로 수직으로 인접한다. 다른 실시예에서, 도 11a에 도시된 바와 같이, 한 쌍의 비독립적 소스 또는 드레인 영역(1110/1112)은 이들이 나노와이어들 사이가 아니라 나노와이어의 단부에 형성된다는 점에서 채널 영역(1106)에 대해 간접적으로 수직으로 인접한다.
일 실시예에서, 도시된 바와 같이, 소스 또는 드레인 영역(1110/1112)은, 나노와이어(1104)의 각 채널 영역(1106)에 대해 개별 및 분리된 소스 또는 드레인 영역이 없다는 점에서 비독립적이다. 따라서, 복수의 나노와이어(1104)를 갖는 실시예에서, 나노와이어의 소스 또는 드레인 영역(1110/1112)은 각각의 나노와이어에 대해 개별적인 것과 대조적으로 글로벌 또는 통합된 소스 또는 드레인 영역이다. 즉, 단일 통합 피처가 복수(이 경우에는 3개)의 나노와이어(1104)에 대해 그리고 보다 구체적으로는 하나 초과의 개별 채널 영역(1106)에 대해 소스 또는 드레인 영역으로 사용된다는 점에서 비독립적 소스 또는 드레인 영역(1110/1112)은 포괄적(global)이다. 일 실시예에서, 개별 채널 영역(1106)의 길이에 직교하는 단면에서 보면, 도 11b에 도시된 바와 같이 비독립형 소스 또는 드레인 영역(1110/1112)의 쌍 각각이 대략 직사각형이고, 테이퍼형 바닥 부분과 상부 정점 부분을 갖는다. 그러나, 다른 실시예에서, 나노와이어의 소스 또는 드레인 영역(1110/1112)은 도 7a 내지 7j와 관련하여 설명된 너브와 같은 상대적으로 더 크지만 분리된 비수직으로 병합된 에피택셜 구조이다.
본 개시의 실시예에 따르면, 도 11a 및 11b에 도시된 바와 같이, 집적 회로 구조(1100)는 한 쌍의 접촉부(1114)을 더 포함하고, 각 접촉부(1114)는 한 쌍의 비독립형 소스 또는 드레인 영역(1110/1112) 중 하나 상에 존재한다. 그러한 일 실시예에서, 수직적인 의미에서, 각각의 접촉부(1114)는 각각의 비독립형 소스 또는 드레인 영역(1110/1112)을 완전히 둘러싼다. 다른 양태에서, 비독립형 소스 또는 드레인 영역(1110/1112)의 전체 둘레가 접촉부(1114)와 접촉하도록 접근 가능하지는 않을 수 있으며, 따라서 도 11b에 도시된 바와 같이 접촉부(1114)는 비독립형 소스 또는 드레인 영역(1110/1112)을 부분적으로만 둘러싼다. 도시되지 않은 대조적인 실시예에서, a-a' 축을 따라 취해진 비독립형 소스 또는 드레인 영역(1110/1112)의 전체 둘레는 접촉부(1114)에 의해 둘러싸여 있다.
도 11a를 다시 참조하면, 일 실시예에서 집적 회로 구조(1100)는 한 쌍의 스페이서(1116)를 더 포함한다. 도시된 바와 같이, 한 쌍의 스페이서(1116)의 외부는 비독립형 소스 또는 드레인 영역(1110/1112)의 부분과 중첩하여, 한 쌍의 스페이서(1116) 아래에 비독립형 소스 또는 드레인 영역(1110/1112)의 "매립(embedded)" 부분을 제공한다. 또한 도시된 바와 같이, 비독립형 소스 또는 드레인 영역(1110/1112)의 매립 부분은 한 쌍의 스페이서(1116) 전체 아래로 연장된다.
기판(1102)은 집적 회로 구조 제조에 적합한 재료로 구성될 수 있다. 일 실시예에서, 기판(1102)은 실리콘, 게르마늄, 실리콘-게르마늄, 게르마늄-주석, 실리콘-게르마늄-주석, 또는 III-V족 화합물 반도체 재료를 포함할 수 있지만 이에 제한되지 않는 재료의 단결정으로 구성된 하부 벌크 기판을 포함한다. 실리콘 다이옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있지만 이에 제한되지 않는 재료로 구성된 상부 절연체 층은 하부 벌크 기판 상에 있다. 따라서, 구조(1100)는 시작 절연체 상의 반도체(semiconductor-on-insulator) 기판으로부터 제조될 수 있다. 또는, 구조(1100)는 벌크 기판으로부터 직접 형성되고 전술한 상부 절연체 층 대신에 전기 절연 부분을 형성하기 위해 국부 산화가 사용된다. 다른 대안적인 실시예에서, 구조(1100)는 벌크 기판으로부터 직접 형성되고 그 위에 나노와이어와 같은 전기적으로 격리된 활성 영역을 형성하기 위해 도핑이 사용된다. 그러한 일 실시예에서, 제1 나노와이어(즉, 기판에 근접한)는 오메가-FET 유형구조의 형태이다.
일 실시예에서, 나노와이어(1104)는 후술하는 바와 같이 와이어 또는 리본의 크기를 가질 수 있고, 각진 모서리 또는 둥근 모서리를 가질 수 있다. 일 실시예에서, 나노와이어(1104)는 실리콘, 게르마늄, 또는 이들의 조합과 같은 재료로 구성되지만, 이에 제한되지는 않는다. 그러한 일 실시예에서, 나노와이어는 단결정이다. 예를 들어, 실리콘 나노와이어(1104)의 경우, 단결정 나노와이어는, 예를 들어 z-방향으로 <100> 평면을 갖는 (100) 전역 배향에 기초할 수 있다. 아래에 설명하는 바와 같이, 다른 방향도 고려할 수 있다. 일 실시예에서, 단면 관점에서 나노와이어(1104)의 치수는 나노 규모이다. 예를 들어, 일 특정 실시예에서, 나노와이어(1104)의 최소 치수는 대략 20 나노미터 미만이다. 일 실시예에서, 나노와이어(1104)는 특히 채널 영역(1106)에서 변형 재료로 구성된다.
도 11c를 참조하면, 일 실시예에서, 각각의 채널 영역(1106)은 폭(Wc) 및 높이(Hc)를 가지며, 폭(Wc)은 높이(Hc)와 거의 동일하다. 즉, 두 경우 모두에서, 채널 영역(1106)은 단면 프로파일이 정사각형이거나 모서리가 둥근 경우 원형이다. 다른 양태에서, 채널 영역의 폭 및 높이는 명세서 전체에 걸쳐 기술된 나노리본의 경우와 같이 동일할 필요는 없다.
일 실시예에서, 본 명세서 전체에 걸쳐 설명된 바와 같이, 집적 회로 구조는 finFET 또는 대응하는 하나 이상의 상부 나노와이어 구조를 갖는 3중 게이트 디바이스와 같은 비평면 디바이스를 포함하지만 이에 제한되지는 않는다. 이러한 실시예에서, 대응하는 반도체 채널 영역은 3차원 바디 위에 놓이는 하나 이상의 개별 나노와이어 채널 부분을 갖는 3차원 바디로 구성되거나 형성된다. 그러한 일 실시예에서, 게이트 구조는 3차원 바디의 적어도 상부 표면 및 한 쌍의 측벽을 둘러싸고, 또한 하나 이상의 개별 나노와이어 채널 부분 각각을 둘러싼다.
일 실시예에서, 도 11a 내지 11c의 구조는 도 1a, 1b, 2, 3a 내지 3f, 4, 5, 6a 또는 6b와 관련하여 설명한 유전체 게이트 벽 및 유전체 게이트 플러그 접근 방식을 사용하여 형성될 수 있다.
일 실시예에서, 본 명세서 전체에 걸쳐 설명된 바와 같이, 하부 기판은 제조 프로세스를 견딜 수 있고 전하가 이동할 수 있는 반도체 재료로 구성될 수 있다. 일 실시예에서, 기판은 인, 비소, 붕소, 갈륨 또는 이들의 조합과 같은(이에 국한되지 않음) 전하 캐리어로 도핑되어 활성 영역을 형성하는 결정질 실리콘, 실리콘/게르마늄 또는 게르마늄 층으로 구성된 벌크 기판이다. 일 실시예에서, 벌크 기판 내의 실리콘 원자의 농도는 97%를 넘는다. 다른 실시예에서, 벌크 기판은 별개의 결정질 기판 위에 성장된 에피택셜 층, 예를 들어, 붕소 도핑된 벌크 실리콘 단결정 기판 위에 성장된 실리콘 에피택셜 층으로 구성된다. 벌크 기판은 대안적으로 III-V족 재료로 구성될 수 있다. 일 실시예에서, 벌크 기판은 갈륨 나이트라이드, 갈륨 포스파이드, 갈륨 비소, 인듐 포스파이드, 인듐 안티모나이드, 인듐 갈륨 아스나이드, 알루미늄 갈륨 아스나이드, 인듐 갈륨 포스파이드 또는 이들의 조합과 같은 III-V족 재료로 구성되지만 이에 제한되지 않는다. 일 실시예에서, 벌크 기판은 III-V족 물질로 구성되고 전하 캐리어 도펀트 불순물 원자는 탄소, 실리콘, 게르마늄, 산소, 황, 셀레늄 또는 텔루르와 같으나 이에 제한되지 않는 것들이다.
본 명세서에 개시된 실시예는 다양한 여러 유형의 집적 회로 및/또는 마이크로전자 디바이스를 제조하는 데 사용될 수 있다. 이러한 집적 회로의 예는 프로세서, 칩셋 구성요소, 그래픽 프로세서, 디지털 신호 프로세서, 마이크로컨트롤러 등을 포함하지만 이에 제한되지는 않는다. 다른 실시예에서, 반도체 메모리가 제조될 수 있다. 또한, 집적 회로 또는 다른 마이크로전자 디바이스는 당업계에 공지된 다양한 전자 디바이스, 예를 들면, 컴퓨터 시스템(예컨대, 데스크탑, 랩톱, 서버), 휴대폰, 개인용 전자 제품 등에 사용될 수 있다. 집적 회로는 버스 및 시스템의 기타 구성 요소와 결합될 수 있다. 예를 들어, 프로세서는 하나 이상의 버스에 의해 메모리, 칩셋 등에 결합될 수 있다. 프로세서, 메모리, 및 칩셋 각각은 잠재적으로 본 명세서에 개시된 접근 방식을 사용하여 제조될 수 있다.
도 12는 본 개시의 일 실시예의 일 구현에 따른 컴퓨팅 장치(1200)를 도시한 것이다. 컴퓨팅 장치(1200)는 보드(1202)를 하우징한다. 보드(1202)는 프로세서(1204) 및 적어도 하나의 통신 칩(1206)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(1204)는 보드(1202)에 물리적 및 전기적으로 결합된다. 일부 구현에서 적어도 하나의 통신 칩(1206)은 또한 보드(1202)에 물리적으로 전기적으로 결합된다. 또 다른 구현에서, 통신 칩(1206)은 프로세서(1204)의 일부분이다.
적용에 따라, 컴퓨팅 장치(1200)는 보드(1202)에 물리적으로 그리고 전기적으로 결합되거나 또는 결합되지 않을 수 있는 하나 이상의 다른 컴포넌트를 포함할 수 있다. 이들 다른 구성요소는 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 처리기, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(Global Positioning System) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예컨대, 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다목적 디스크(DVD) 등)를 포함하지만, 이에 제한되지는 않는다.
통신 칩(1206)은 컴퓨팅 장치(1200)로/로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그 파생어는 비고체 매체를 통해 변조된 전자기 복사를 사용하여 데이터를 전달할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는 일부 실시예에서는 그렇지 않을 수도 있지만, 관련 장치가 어떤 와이어도 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩(1206)은 Wi-Fi(IEEE 802.11 제품군), WiMAX(IEEE 802.16 제품군), IEEE 802.20, LTE(Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스(Bluetooth), 그 파생 제품 및 3G, 4G, 5G 및 그 이상으로 지정된 기타 무선 프로토콜을 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 장치(1200)는 복수의 통신 칩(1206)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1206)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신 전용일 수 있고, 제2 통신 칩(1206)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 장치(1200)의 프로세서(1204)는 프로세서(1204) 내에 패키징된 집적 회로 다이를 포함한다. 프로세서(1204)의 집적 회로 다이는, 본 개시의 실시예들의 구현들에 따라 구축된, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 게이트 올 어라운드 집적 회로 구조와 같은 하나 이상의 구조를 포함할 수 있다. "프로세서"라는 용어는, 레지스터 및/또는 메모리의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(1206)은 또한 통신 칩(1206) 내에 패키징된 집적 회로 다이를 포함한다. 통신 칩(1206)의 집적 회로 다이는, 본 개시의 실시예들의 구현들에 따라 구축된, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 게이트 올 어라운드 집적 회로 구조와 같은 하나 이상의 구조를 포함할 수 있다.
다른 구현에서, 컴퓨팅 장치(1200) 내에 하우징된 다른 컴포넌트는 본 개시의 실시예들의 구현들에 따른, 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 게이트 올 어라운드 집적 회로 구조와 같은 하나 이상의 구조를 포함하는 집적 회로 다이를 포함할 수 있다.
다양한 구현에서, 컴퓨팅 장치(1200)는 랩탑, 넷북, 울트라북, 스마트폰, 태블릿, 개인 휴대 정보 단말기(PDA), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 장치, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 다른 구현에서, 컴퓨팅 장치(1200)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
도 13은 본 개시의 하나 이상의 실시예를 포함하는 인터포저(1300)를 도시한 것이다. 인터포저(1300)는 제1 기판(1302)을 제2 기판(1304)으로 브리지하는 데 사용되는 개재 기판이다. 제1 기판(1302)은, 예를 들어 집적 회로 다이일 수 있다. 제2 기판(1304)은, 예를 들어, 메모리 모듈, 컴퓨터 마더보드, 또는 다른 집적 회로 다이일 수 있다. 일반적으로, 인터포저(1300)의 목적은 연결을 더 넓은 피치로 확산시키거나 연결을 다른 연결로 리라우팅하는 것이다. 예를 들어, 인터포저(1300)는 제2 기판(1304)에 후속적으로 결합될 수 있는 볼 그리드 어레이(BGA)(1306)에 집적 회로 다이를 결합할 수 있다. 일부 실시예에서, 제1 및 제2 기판(1302/1304)은 인터포저(1300)의 대향 면에 부착된다. 다른 실시예에서, 제1 및 제2 기판(1302/1304)은 인터포저(1300)의 동일 면에 부착된다. 다른 실시예에서, 3개 이상의 기판이 인터포저(1300)를 통해 상호접속된다.
인터포저(1300)는 에폭시 수지, 유리섬유 강화 에폭시 수지, 세라믹 재료, 또는 폴리이미드와 같은 고분자 재료로 형성될 수 있다. 또 다른 구현에서, 인터포저(1300)는 실리콘, 게르마늄, 및 다른 III-V족 및 IV족 재료와 같은 반도체 기판에 사용하기 위해 전술한 동일한 재료를 포함할 수 있는 대안적인 강성 또는 가요성 재료로 형성될 수 있다.
인터포저(1300)는 관통 실리콘 비아(TSV)(1312)(이에 제한되지 않음)를 포함하는 금속 상호접속부(1308) 및 비아(1310)를 포함할 수 있다. 인터포저(1300)는 수동 및 능동 디바이스 둘 다를 포함하는 임베디드 디바이스(1314)를 더 포함할 수 있다. 이러한 디바이스는 커패시터, 디커플링 커패시터, 저항기, 인덕터, 퓨즈, 다이오드, 변압기, 센서 및 정전기 방전(ESD) 디바이스를 포함하지만 이에 제한되지 않는다. 무선 주파수(RF) 디바이스, 전력 증폭기, 전력 관리 디바이스, 안테나, 어레이, 센서, 및 MEMS 디바이스와 같은 보다 복잡한 디바이스가 인터포저(1300) 상에 형성될 수도 있다. 본 개시의 실시예들에 따르면, 여기에 개시된 장치 또는 프로세스는 인터포저(1300)의 제조 또는 인터포저(1300)에 포함된 컴포넌트의 제조에 사용될 수 있다.
따라서, 본 개시의 실시예들은 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조, 및 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조를 제조하는 방법을 포함한다.
요약서에 설명된 것을 포함하여 본 개시의 실시예의 예시된 구현에 대한 위의 설명은 총 망라한다거나 개시내용을 개시된 정확한 형태로 제한하고자 하는 것은 아니다. 본 개시의 특정 구현 및 예들이 예시의 목적으로 본 명세서에 설명되어 있지만, 관련 기술분야의 통상의 기술자가 인식하는 바와 같이 본 개시의 범위 내에서 다양한 등가의 변형이 가능하다.
이들 변형은 전술한 상세한 설명에 비추어 본 개시에 대해 이루어질 수 있다. 다음 청구범위에 사용되는 용어는 본 명세서 및 청구범위에 개시된 특정 구현으로 본 개시를 제한하는 것으로 해석되어서는 안 된다. 오히려, 본 개시의 범위는 확립된 청구범위 해석의 견해에 따라 해석되어야 하는 다음의 청구 범위에 의해 전적으로 결정되어야 한다.
실시예 1: 집적 회로 구조물은 얕은 트렌치 격리(STI) 구조 위로 돌출하는 부분을 갖는 서브핀을 포함한다. 복수의 수평으로 적층된 나노와이어가 서브핀 위에 존재한다. 게이트 유전체 재료층이 STI 구조물 위의 서브핀의 돌출부 위에 위치하며, 수평으로 적층된 나노와이어를 감싼다. 게이트 유전체 재료층 위에 도전성 게이트 층이 존재한다. 도전성 게이트 층 위에 게이트 충전 재료가 존재한다. 서브핀 및 복수의 수평으로 적층된 나노와이어로부터 횡방향으로 이격된 유전체 게이트 벽이 존재하고, 유전체 게이트 벽은 STI 구조물 상에 위치한다. 유전체 게이트 플러그가 유전체 게이트 벽 상에 위치한다.
실시예 2: 유전체 게이트 플러그가 유전체 게이트 벽과 수직으로 정렬되는, 실시예 1의 집적 회로 구조물.
실시예 3: 유전체 게이트 플러그가 유전체 게이트 벽으로부터 수직으로 오프셋되는, 실시예 1의 집적 회로 구조물.
실시예 4: 게이트 유전체 재료층 및 도전성 게이트 층이 유전체 게이트 플러그의 측면의 적어도 일부분을 따라 존재하는, 실시예 1 내지 3 중 어느 하나의 집적 회로 구조물.
실시예 5: 게이트 유전체 재료층 및 도전성 게이트 층이 유전체 게이트 플러그의 측면을 따라 존재하지 않고, 도전성 게이트 충전 재료가 유전체 게이트 플러그의 측면과 접촉하는, 집적 회로 구조물.
실시예 6: 집적 회로 구조물은 얕은 트렌치 격리(STI) 구조물을 포함한다. 유전체 게이트 벽이 STI 구조물 상에 위치한다. 유전체 게이트 플러그가 유전체 게이트 벽 상에 위치한다. 유전체 게이트 스페이서 쌍이 유전체 게이트 벽의 측면을 따라 위치하고, 유전체 게이트 벽은 유전체 게이트 스페이서 쌍 사이로 한정된다.
실시예 7: 유전체 게이트 스페이서 쌍은 또한 유전체 게이트 플러그의 측면을 따라 있으며, 유전체 게이트 플러그는 유전체 게이트 스페이서 쌍 사이로 한정되는, 실시예 6의 집적 회로 구조물.
실시예 8: 유전체 게이트 플러그가 유전체 게이트 벽과 수직으로 정렬되는, 실시예 6 또는 7의 집적 회로 구조물.
실시예 9: 유전체 게이트 플러그가 유전체 게이트 벽으로부터 수직으로 오프셋되는, 실시예 6 또는 7의 집적 회로 구조물.
실시예 10: 도전성 게이트 충전 재료 상에 유전체 게이트 캡을 더 포함하는, 실시예 6 내지 9 중 어느 하나의 집적 회로 구조물.
실시예 11: 컴퓨팅 장치가 보드 및 보드에 결합된 컴포넌트를 포함한다. 컴포넌트는 얕은 트렌치 격리(STI) 구조 위로 돌출하는 부분을 갖는 서브핀을 포함하는 집적 회로 구조물을 포함한다. 복수의 수평으로 적층된 나노와이어가 서브핀 위에 존재한다. 게이트 유전체 재료층이 STI 구조물 위의 서브핀의 돌출부 위에 위치하며, 수평으로 적층된 나노와이어를 감싼다. 게이트 유전체 재료층 위에 도전성 게이트 층이 존재한다. 도전성 게이트 층 위에 게이트 충전 재료가 존재한다. 서브핀 및 복수의 수평으로 적층된 나노와이어로부터 횡방향으로 이격된 유전체 게이트 벽이 존재하고, 유전체 게이트 벽은 STI 구조물 상에 위치한다. 유전체 게이트 플러그가 유전체 게이트 벽 상에 위치한다.
실시예 12: 보드에 결합된 메모리를 더 포함하는 실시예 11의 컴퓨팅 장치.
실시예 13: 보드에 결합된 통신 칩을 더 포함하는 실시예 11 또는 12의 컴퓨팅 장치.
실시예 14: 컴포넌트가 패키징된 집적 회로 다이인, 실시예 11 내지 13의 컴퓨팅 장치.
실시예 15: 컴포넌트가 프로세서, 통신 칩 및 디지털 신호 처리기로 이루어진 그룹으로부터 선택되는, 실시예 11 내지 14 중 어느 하나의 컴퓨팅 장치.
실시예 16: 컴퓨팅 장치가 보드 및 보드에 결합된 컴포넌트를 포함한다. 컴포넌트는 얕은 트렌치 격리(STI) 구조물을 포함하는 집적 회로 구조물을 포함한다. 유전체 게이트 벽이 STI 구조물 상에 위치한다. 유전체 게이트 플러그가 유전체 게이트 벽 상에 위치한다. 유전체 게이트 스페이서 쌍이 유전체 게이트 벽의 측면을 따라 위치하고, 유전체 게이트 벽은 유전체 게이트 스페이서 쌍 사이로 한정된다.
실시예 17: 보드에 결합된 메모리를 더 포함하는 실시예 16의 컴퓨팅 장치.
실시예 18: 보드에 결합된 통신 칩을 더 포함하는 실시예 16 또는 17의 컴퓨팅 장치.
실시예 19: 컴포넌트가 패키징된 집적 회로 다이인, 실시예 16 내지 18의 컴퓨팅 장치.
실시예 20: 컴포넌트가 프로세서, 통신 칩 및 디지털 신호 처리기로 이루어진 그룹으로부터 선택되는, 실시예 16 내지 19 중 어느 하나의 컴퓨팅 장치.

Claims (20)

  1. 집적 회로 구조물로서,
    얕은 트렌치 격리(STI) 구조물 위에 돌출부를 갖는 서브핀(sub-fin)과,
    상기 서브핀 위의 복수의 수평으로 적층된 나노와이어와,
    상기 STI 구조물 위의 상기 서브핀의 상기 돌출부 위에 위치하며, 상기 수평으로 적층된 나노와이어를 감싸는 게이트 유전체 재료층과,
    상기 게이트 유전체 재료층 위의 도전성 게이트 층과,
    상기 도전성 게이트 층 위의 도전성 게이트 충전 재료와,
    상기 서브핀 및 상기 복수의 수평으로 적층된 나노와이어로부터 횡방향으로 이격된 유전체 게이트 벽 - 상기 유전체 게이트 벽은 상기 STI 구조물 상에 위치함 - 과,
    상기 유전체 게이트 벽 상의 유전체 게이트 플러그를 포함하는,
    집적 회로 구조물.
  2. 제1항에 있어서,
    상기 유전체 게이트 플러그는 상기 유전체 게이트 벽과 수직으로 정렬되는,
    집적 회로 구조물.
  3. 제1항에 있어서,
    상기 유전체 게이트 플러그는 상기 유전체 게이트 벽으로부터 수직으로 오프셋되는,
    집적 회로 구조물.
  4. 제1항 내지 3항 중 어느 한 항에 있어서,
    상기 게이트 유전체 재료층 및 상기 도전성 게이트 층은 상기 유전체 게이트 플러그의 측면의 적어도 일부분을 따라 존재하는,
    집적 회로 구조물.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 게이트 유전체 재료층 및 상기 도전성 게이트 층은 상기 유전체 게이트 플러그의 측면을 따라 존재하지 않고, 상기 도전성 게이트 충전 재료는 상기 유전체 게이트 플러그의 측면과 접촉하는,
    집적 회로 구조물.
  6. 집적 회로 구조물로서,
    얕은 트렌치 격리(STI) 구조물과,
    상기 STI 구조물 상의 유전체 게이트 벽과,
    상기 유전체 게이트 벽 상의 유전체 게이트 플러그와,
    상기 유전체 게이트 벽의 측면을 따른 유전체 게이트 스페이서 쌍 - 상기 유전체 게이트 벽은 상기 유전체 게이트 스페이서 쌍 사이로 한정됨 - 을 포함하는,
    집적 회로 구조물.
  7. 제6항에 있어서,
    상기 유전체 게이트 스페이서 쌍은 또한 상기 유전체 게이트 플러그의 측면을 따라 존재하며, 상기 유전체 게이트 플러그는 상기 유전체 게이트 스페이서 쌍 사이로 한정되는,
    집적 회로 구조물.
  8. 제6항 또는 제7항에 있어서,
    상기 유전체 게이트 플러그는 상기 유전체 게이트 벽과 수직으로 정렬되는,
    집적 회로 구조물.
  9. 제6항 또는 제7항에 있어서,
    상기 유전체 게이트 플러그는 상기 유전체 게이트 벽으로부터 수직으로 오프셋되는,
    집적 회로 구조물.
  10. 제6항 또는 제7항에 있어서,
    도전성 게이트 충전 재료 상에 유전체 게이트 캡을 더 포함하는,
    집적 회로 구조물.
  11. 컴퓨팅 장치로서,
    보드와,
    상기 보드에 결합된 컴포넌트를 포함하되,
    상기 컴포넌트는 집적 회로 구조물을 포함하고, 상기 집적 회로 구조물은,
    얕은 트렌치 격리(STI) 구조물과,
    상기 STI 구조물 상의 유전체 게이트 벽과,
    상기 유전체 게이트 벽 상의 유전체 게이트 플러그와,
    상기 유전체 게이트 벽의 측면을 따른 유전체 게이트 스페이서 쌍 - 상기 유전체 게이트 벽은 상기 유전체 게이트 스페이서 쌍 사이로 한정됨 - 을 포함하는,
    컴퓨팅 장치.
  12. 제11항에 있어서,
    상기 보드에 결합된 메모리를 더 포함하는,
    컴퓨팅 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 보드에 결합된 통신 칩을 더 포함하는,
    컴퓨팅 장치.
  14. 제11항 또는 제12항에 있어서,
    상기 컴포넌트는 패키징된 집적 회로 다이인,
    컴퓨팅 장치.
  15. 제11항 또는 제12항에 있어서,
    상기 컴포넌트는 프로세서, 통신 칩 및 디지털 신호 처리기로 이루어진 그룹으로부터 선택되는,
    컴퓨팅 장치.
  16. 컴퓨팅 장치로서,
    보드와,
    상기 보드에 결합된 컴포넌트를 포함하되,
    상기 컴포넌트는 집적 회로 구조물을 포함하고, 상기 집적 회로 구조물은,
    얕은 트렌치 격리(STI) 구조물 위에 돌출부를 갖는 서브핀(sub-fin)과,
    상기 서브핀 위의 복수의 수평으로 적층된 나노와이어와,
    상기 STI 구조물 위의 상기 서브핀의 상기 돌출부 위에 위치하며, 상기 수평으로 적층된 나노와이어를 감싸는 게이트 유전체 재료층과,
    상기 게이트 유전체 재료층 위의 도전성 게이트 층과,
    상기 도전성 게이트 층 위의 도전성 게이트 충전 재료와,
    상기 서브핀 및 상기 복수의 수평으로 적층된 나노와이어로부터 횡방향으로 이격된 유전체 게이트 벽 - 상기 유전체 게이트 벽은 상기 STI 구조물 상에 위치함 - 과,
    상기 유전체 게이트 벽 상의 유전체 게이트 플러그를 포함하는,
    컴퓨팅 장치.
  17. 제16항에 있어서,
    상기 보드에 결합된 메모리를 더 포함하는,
    컴퓨팅 장치.
  18. 제16항 또는 제17항에 있어서,
    상기 보드에 결합된 통신 칩을 더 포함하는,
    컴퓨팅 장치.
  19. 제16항 또는 제17항에 있어서,
    상기 컴포넌트는 패키징된 집적 회로 다이인,
    컴퓨팅 장치.
  20. 제16항 또는 제17항에 있어서,
    상기 컴포넌트는 프로세서, 통신 칩 및 디지털 신호 처리기로 이루어진 그룹으로부터 선택되는,
    컴퓨팅 장치.
KR1020220103477A 2021-09-22 2022-08-18 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조 KR20230042627A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/482,228 2021-09-22
US17/482,228 US20230093657A1 (en) 2021-09-22 2021-09-22 Integrated circuit structures having dielectric gate wall and dielectric gate plug

Publications (1)

Publication Number Publication Date
KR20230042627A true KR20230042627A (ko) 2023-03-29

Family

ID=83229024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220103477A KR20230042627A (ko) 2021-09-22 2022-08-18 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조

Country Status (5)

Country Link
US (1) US20230093657A1 (ko)
EP (1) EP4156244A1 (ko)
KR (1) KR20230042627A (ko)
CN (1) CN115911042A (ko)
TW (1) TW202329395A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12068314B2 (en) * 2020-09-18 2024-08-20 Intel Corporation Fabrication of gate-all-around integrated circuit structures having adjacent island structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510620B1 (en) * 2018-07-27 2019-12-17 GlobalFoundries, Inc. Work function metal patterning for N-P space between active nanostructures
KR102513084B1 (ko) * 2018-08-27 2023-03-24 삼성전자주식회사 반도체 장치
US11705453B2 (en) * 2019-03-06 2023-07-18 Intel Corporation Self-aligned gate endcap (SAGE) architecture having local interconnects
US10832916B1 (en) * 2019-07-15 2020-11-10 International Business Machines Corporation Self-aligned gate isolation with asymmetric cut placement
US11322493B2 (en) * 2019-10-30 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method (and related apparatus) for forming a semiconductor device with reduced spacing between nanostructure field-effect transistors

Also Published As

Publication number Publication date
US20230093657A1 (en) 2023-03-23
TW202329395A (zh) 2023-07-16
EP4156244A1 (en) 2023-03-29
CN115911042A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
US20210202478A1 (en) Gate-all-around integrated circuit structures having low aspect ratio isolation structures and subfins
US11990472B2 (en) Fabrication of gate-all-around integrated circuit structures having pre-spacer deposition cut gates
US20220399336A1 (en) Fin cut in neighboring gate and source or drain regions for advanced integrated circuit structure fabrication
KR20210083155A (ko) 기판이 제거된 게이트 올 어라운드 집적 회로 구조체
US20230163215A1 (en) Gate-all-around integrated circuit structures having fin stack isolation
US20240363628A1 (en) Fabrication of gate-all-around integrated circuit structures having adjacent island structures
KR20210078389A (ko) 소스/드레인 대 기판 전기적 접촉을 갖는 디바이스를 가지는 게이트 올 어라운드 집적 회로 구조체
EP4105978A1 (en) Integrated circuit structures having cut metal gates with dielectric spacer fill
US20220416040A1 (en) Released fin for advanced integrated circuit structure fabrication
KR20230042627A (ko) 유전체 게이트 벽 및 유전체 게이트 플러그를 갖는 집적 회로 구조
EP4102553A1 (en) Integrated circuit structures having cut metal gates
KR20230043688A (ko) 금속 함유 소스 또는 드레인 구조를 갖는 집적 회로 구조
US20220102554A1 (en) Gate and fin trim isolation for advanced integrated circuit structure fabrication
US12113068B2 (en) Fabrication of gate-all-around integrated circuit structures having additive metal gates
TWI857012B (zh) 具有嵌入式ＧｅＳｎＢ源極或汲極結構的環繞式閘極積體電路結構
EP4195250A1 (en) Integrated circuit structures having maximized channel sizing
EP4195249A1 (en) Integrated circuit structures having gate cut offset
US20220392808A1 (en) Gate aligned fin cut for advanced integrated circuit structure fabrication
EP4202998A2 (en) Integrated circuit structure having anti-fuse structure
US20230187356A1 (en) Jumper gate for advanced integrated circuit structures
US20240105716A1 (en) Integrated circuit structures having uniform grid metal gate and trench contact plug
US20230299165A1 (en) Fabrication of gate-all-around integrated circuit structures having pre-spacer-deposition wide cut gates with non-merged spacers
US20230187515A1 (en) Integrated circuit structures having versatile channel placement
KR20230091776A (ko) 유전체 앵커 및 한정된 에피택셜 소스 또는 드레인 구조를 갖는 집적 회로 구조
KR20230094963A (ko) 중앙 부분이 재성장된 소스 또는 드레인 구조를 갖는 게이트 올 어라운드 집적 회로 구조