KR20230041381A - 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템 - Google Patents

액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템 Download PDF

Info

Publication number
KR20230041381A
KR20230041381A KR1020210124925A KR20210124925A KR20230041381A KR 20230041381 A KR20230041381 A KR 20230041381A KR 1020210124925 A KR1020210124925 A KR 1020210124925A KR 20210124925 A KR20210124925 A KR 20210124925A KR 20230041381 A KR20230041381 A KR 20230041381A
Authority
KR
South Korea
Prior art keywords
command
active
signal
refresh
counting
Prior art date
Application number
KR1020210124925A
Other languages
English (en)
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210124925A priority Critical patent/KR20230041381A/ko
Priority to US17/577,289 priority patent/US20230088153A1/en
Priority to CN202210253541.XA priority patent/CN115831182A/zh
Publication of KR20230041381A publication Critical patent/KR20230041381A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

반도체시스템은 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작정보를 생성하는 동작구간조절회로 및 상기 동작정보를 토대로 상기 동작구간을 조절하여 설정구간 동안 반도체장치에 인가되는 상기 액티브커맨드의 입력횟수를 조절하는 커맨드생성회로를 포함한다.

Description

액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템{SEMICONDUCTOR SYSTEM FOR PERFORMING ACTIVE OPERATION USING ACTIVE PERIOD CONTROL METHOD}
본 발명은 액티브커맨드의 입력횟수에 따라 액티브주기를 조절하는 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템에 관한 것이다.
반도체장치는 데이터를 저장하기 위한 다수의 메모리셀을 구비하고 있다. 메모리셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성된다. 반도체장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장하며, 셀 커패시터에 저장된 전하량은 이상적으로 항상 일정해야 한다. 그러나 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다. 반도체장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레시(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체장치의 집적도가 점점 증가하므로 메모리셀 간의 간격이 줄어들고, 메모리셀들 각각에 연결되어 있는 워드라인(word line) 사이의 간격이 줄어들고 있다. 워드라인 간의 간격이 좁아지면 인접한 워드라인 사이에 간섭 효과가 발생하게 되어 해당 워드라인에 연결되어 있는 메모리셀에 저장된 데이터가 유지되기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
본 발명은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 액티브커맨드의 입력횟수를 감소시켜 인접한 워드라인 사이의 간섭 효과를 줄일 수 있는 반도체시스템을 제공한다.
또한, 본 발명은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 증가시켜 인접한 워드라인 사이의 간섭 효과를 줄일 수 있는 반도체시스템을 제공한다.
이를 위해 본 발명은 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작정보를 생성하는 동작구간조절회로 및 상기 동작정보를 토대로 상기 동작구간을 조절하여 설정구간 동안 반도체장치에 인가되는 상기 액티브커맨드의 입력횟수를 조절하는 커맨드생성회로를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 테스트모드구간 동안 액티브커맨드의 입력횟수를 카운팅하여 생성되는 카운팅신호를 저장하고, 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작제어신호를 생성하는 액티브카운터, 상기 동작제어신호를 수신하여 동작구간을 조절하기 위한 동작정보를 생성하는 동작정보생성회로 및 상기 테스트모드 구간이 종료될 때 상기 카운팅신호를 초기화하기 위한 리셋신호를 생성하는 테스트제어회로를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 커맨드를 토대로 반도체장치에 인가되는 액티브커맨드를 생성하는 컨트롤러 및 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 내부어드레스에 인접한 워드라인을 추가로 활성화하는 스마트리프레쉬주기를 조절하는 상기 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬주기를 조절하기 위한 리프레쉬정보를 생성하는 리프레쉬제어회로 및 커맨드를 토대로 반도체장치에 인가되는 상기 액티브커맨드를 생성하고, 상기 리프레쉬정보를 토대로 상기 반도체장치에 인가되는 리프레쉬커맨드의 입력횟수를 조절하는 커맨드생성회로를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 감지하는 비교단계, 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하는 동작구간조절단계 및 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상으로 입력되지 않는 경우 상기 액티브커맨드의 입력횟수를 초기화하는 리셋단계를 포함하는 액티브주기조절방법을 제공한다.
또한, 본 발명은 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 초기화하는 리셋단계, 초기화되기 전 상기 액티브커맨드의 입력횟수를 감지하는 제1 비교단계 및 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하는 제1 동작구간조절단계를 포함하는 액티브주기조절방법을 제공한다.
또한, 본 발명은 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 감지하는 비교단계, 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 조절하는 리프레쉬주기조절단계 및 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상으로 입력되지 않는 경우 상기 액티브커맨드의 입력횟수를 초기화하는 리셋단계를 포함하는 리프레쉬주기조절방법을 제공한다.
또한, 본 발명은 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 초기화하는 리셋단계, 초기화되기 전 상기 액티브커맨드의 입력횟수를 감지하는 제1 비교단계 및 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 조절하는 제1 리프레쉬주기조절단계를 포함하는 리프레쉬주기조절방법을 제공한다.
본 발명에 의하면 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 액티브커맨드의 입력횟수를 감소시켜 인접한 워드라인 사이의 간섭 효과를 줄일 수 있다.
또한, 본 발명에 의하면 액티브커맨드의 입력횟수에 따라 액티브커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
또한, 본 발명에 의하면 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 증가시켜 인접한 워드라인 사이의 간섭 효과를 줄일 수 있다.
또한, 본 발명에 의하면 액티브커맨드의 입력횟수에 따라 리프레쉬커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 컨트롤러의 일 예에 따른 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 컨트롤러에 포함된 동작구간조절회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 동작구간조절회로에 포함된 액티브카운팅회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 액티브커맨드의 입력횟수에 따라 조절되는 동작구간을 설명하기 위한 표이다.
도 6은 도 2에 도시된 컨트롤러에 포함된 동작구간조절회로의 다른 예에 따른 구성을 도시한 블럭도이다.
도 7은 도 2에 도시된 동작구간조절회로의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 1에 도시된 반도체시스템에 포함된 반도체장치의 일 예에 따른 구성을 도시한 블럭도이다.
도 9는 도 8에 도시된 반도체장치에 포함된 스마트리프레쉬제어회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 10 및 11은 본 발명의 일 실시예에 따른 반도체시스템의 액티브주기조절동작을 설명하기 위한 플로챠트이다.
도 12는 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 13은 도 12에 도시된 반도체시스템에 포함된 컨트롤러의 일 예에 따른 구성을 도시한 블럭도이다.
도 14는 도 13에 도시된 컨트롤러에 포함된 리프레쉬제어회로의 일 예에 따른 구성을 도시한 블럭도이다.
도 15는 본 발명의 일 실시예에 따른 액티브커맨드의 입력횟수에 따라 조절되는 리프레쉬커맨드의 입력횟수를 설명하기 위한 표이다.
도 16은 도 13에 도시된 컨트롤러에 포함된 리프레쉬제어회로의 다른 예에 따른 구성을 도시한 블럭도이다.
도 17 및 18은 본 발명의 다른 실시예에 따른 반도체시스템의 리프레쉬주기조절동작을 설명하기 위한 플로챠트이다.
"기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체시스템(1)은 호스트(11), 컨트롤러(13) 및 반도체장치(15)를 포함할 수 있다.
호스트(11)는 제1 호스트핀(11_1), 제2 호스트핀(11_2) 및 제3 호스트핀(11_3)을 포함할 수 있다. 컨트롤러(13)는 제1 컨트롤핀(13_1), 제2 컨트롤핀(13_2), 제3 컨트롤핀(13_3), 제4 컨트롤핀(13_4), 제5 컨트롤핀(13_5), 제6 컨트롤핀(13_6) 및 제7 컨트롤핀(13_7)을 포함할 수 있다. 반도체장치(13)는 제1 장치핀(15_1), 제2 장치핀(15_2), 제3 장치핀(15_3) 및 제4 장치핀(15_4)을 포함할 수 있다.
호스트(11)는 제1 호스트핀(11_1) 및 제1 컨트롤핀(13_1) 사이에 연결된 제1 전송라인(12_1)을 통해 커맨드(CMD)를 컨트롤러(13)로 전송할 수 있다. 제1 호스트핀(11_1), 제1 전송라인(12_1) 및 제1 컨트롤핀(13_1) 각각은 커맨드(CMD)의 비트 수에 따라 다수 개로 구현될 수 있다. 호스트(11)는 제2 호스트핀(11_2) 및 제2 컨트롤핀(13_2) 사이에 연결된 제2 전송라인(12_2)을 통해 어드레스(ADD)를 컨트롤러(13)로 전송할 수 있다. 제2 호스트핀(11_2), 제2 전송라인(12_2) 및 제2 컨트롤핀(13_2) 각각은 어드레스(ADD)의 비트 수에 따라 다수 개로 구현될 수 있다. 호스트(11)는 제3 호스트핀(11_3) 및 제3 컨트롤핀(13_3) 사이에 연결된 제3 전송라인(12_3)을 통해 외부데이터(ED)를 컨트롤러(13)로 출력하거나, 컨트롤러(13)로부터 외부데이터(ED)를 수신할 수 있다. 제3 호스트핀(11_3), 제3 전송라인(12_3) 및 제3 컨트롤핀(13_3) 각각은 외부데이터(ED)의 비트 수에 따라 다수 개로 구현될 수 있다.
컨트롤러(13)는 제4 컨트롤핀(13_4) 및 제1 전자핀(15_1) 사이에 연결된 제4 전송라인(12_4)을 통해 액티브커맨드(ACT)를 반도체장치(15)로 전송할 수 있다. 컨트롤러(13)는 제5 컨트롤핀(13_5) 및 제2 전자핀(15_2) 사이에 연결된 제5 전송라인(12_5)을 통해 프리차지커맨드(PCG)를 반도체장치(15)로 전송할 수 있다. 컨트롤러(13)는 제6 컨트롤핀(13_6) 및 제3 전자핀(15_3) 사이에 연결된 제6 전송라인(12_6)을 통해 내부어드레스(IADD)를 반도체장치(15)로 전송할 수 있다. 제6 커컨트롤핀(13_6), 제6 전송라인(12_6) 및 제3 전자핀(15_3) 각각은 내부어드레스(IADD)의 비트 수에 따라 다수 개로 구현될 수 있다. 컨트롤러(13)는 제7 컨트롤핀(13_7) 및 제4 전자핀(15_4) 사이에 연결된 제7 전송라인(12_7)을 통해 내부데이터(ID)를 반도체장치(15)로 출력하거나, 반도체장치(15)로부터 내부데이터(ID)를 수신할 수 있다. 제7 컨트롤핀(13_7), 제7 전송라인(12_7) 및 제4 전자핀(15_4) 각각은 내부데이터(ID)의 비트 수에 따라 다수 개로 구현될 수 있다.
컨트롤러(13)는 커맨드생성회로(131) 및 동작구간조절회로(132)를 포함할 수 있다.
커맨드생성회로(131)는 커맨드(CMD)를 토대로 액티브커맨드(ACT) 및 프리차지커맨드(PCG)를 생성할 수 있다. 커맨드생성회로(131)는 동작구간조절회로(132)에서 생성되는 동작정보(도 2의 OP<1:M>)를 토대로 액티브커맨드(ACT)의 생성시점부터 프리차지커맨드(PCG)의 생성시점까지의 시간 구간인 동작구간을 조절할 수 있다. 커맨드생성회로(131)는 조절되는 동작구간을 토대로 설정구간 동안 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수를 조절할 수 있다.
동작구간조절회로(132)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수를 감지할 수 있다. 동작구간조절회로(132)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작정보(도 2의 OP<1:M>)를 생성할 수 있다.
반도체장치(15)는 제1 내지 제4 뱅크(BK1~BK4)를 포함할 수 있다. 반도체장치(15)는 액티브커맨드(ACT)를 수신하여 내부어드레스(IADD)에 의해 활성화되는 제1 내지 제4 뱅크(BK1~BK4) 중 적어도 어느 하나의 뱅크에 대한 액티브동작을 수행할 수 있다. 반도체장치(15)는 프리차지커맨드(PCG)를 수신하여 제1 내지 제4 뱅크(BK1~BK4) 중 액티브동작이 수행된 뱅크에 대한 프리차지동작을 수행할 수 있다. 반도체장치(15)는 내부어드레스(IADD)에 의해 활성화되는 제1 내지 제4 뱅크(BK1~BK4) 중 적어도 어느 하나의 뱅크를 통해 내부데이터(ID)를 입출력 할 수 있다. 반도체장치(15)는 제1 내지 제4 뱅크(BK1~BK4)를 포함하도록 구현되어 있지만 실시예에 따라 다양한 수의 뱅크를 포함하도록 구현될 수 있다.
도 2는 도 1에 도시된 반도체시스템(1)에 포함된 컨트롤러(13)의 일 예에 따른 구성을 도시한 블록도이다. 컨트롤러(13)는 커맨드생성회로(131), 동작구간조절회로(132), 라이트제어회로(133), 리드제어회로(134), 뱅크감지회로(135), 내부어드레스생성회로(136) 및 데이터입출력회로(137)를 포함할 수 있다.
커맨드생성회로(131)는 커맨드(CMD)를 토대로 액티브커맨드(ACT) 및 프리차지커맨드(PCG)를 생성할 수 있다. 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 액티브커맨드(ACT) 및 프리차지커맨드(PCG)의 생성 시점을 조절할 수 있다. 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 조절되는 동작구간에 의해 액티브커맨드(ACT) 및 프리차지커맨드(PCG)의 생성 시점을 조절할 수 있다. 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 조절되는 동작구간에 의해 설정구간 동안 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수를 조절할 수 있다. 동작구간은 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)로 설정될 수 있다. 동작구간이 증가할 수록 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간이 증가할 수 있다. 예들 들어, 커맨드생성회로(131)는 제1 동작정보(OP<1>)가 생성될 때 동작구간을 조절하지 않고, 액티브커맨드(ACT) 및 프리차지커맨드(PCG)를 생성할 수 있다. 커맨드생성회로(131)는 제2 동작정보(OP<2>)가 생성될 때 동작구간이 증가되어 액티브커맨드(ACT)가 생성되는 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간이 증가될 수 있다. 커맨드생성회로(131)는 제3 동작정보(OP<3>)가 생성될 때 액티브커맨드(ACT)가 생성되는 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간이 제2 동작정보(OP<2>)가 생성될 때 보다 증가될 수 있다. 커맨드생성회로(131)는 조절되는 동작구간에 의해 설정구간 동안 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수를 조절할 수 있다. 예를 들어, 동작구간이 증가할 수록 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)의 시간이 증가하므로 동일한 시간인 설정구간 동안 액티브커맨드(ACT)의 입력횟수가 감소될 수 있다. 설정구간은 리프레쉬동작을 수행하기 위한 주기로 설정될 수 있다. 커맨드생성회로(131)는 액티브커맨드(ACT) 및 프리차지커맨드(PCG)를 생성하도록 구현되어 있지만 실시예에 따라 라이트제어회로(133) 및 리드제어회로(134)에 의해 라이트동작 및 리드동작의 우선순위를 결정하고 라이트동작 및 리드동작을 수행하기 위한 커맨드를 생성하는 스케줄러(scheduler)로 구현될 수 있다.
동작구간조절회로(132)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수를 감지할 수 있다. 동작구간조절회로(132)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다.
라이트제어회로(133)는 커맨드(CMD)를 토대로 반도체장치(15)의 라이트동작을 감지할 수 있다. 라이트제어회로(133)는 커맨드(CMD)가 라이트동작을 수행하기 위한 로직레벨 조합인 경우 반도체장치(15)의 라이트동작을 감지할 수 있다. 라이트제어회로(133)는 일반적인 라이트큐잉회로(write queuing circuit)로 구현될 수 있다.
리드제어회로(134)는 커맨드(CMD)를 토대로 반도체장치(15)의 리드동작을 감지할 수 있다. 리드제어회로(134)는 커맨드(CMD)가 리드동작을 수행하기 위한 로직레벨 조합인 경우 반도체장치(15)의 리드동작을 감지할 수 있다. 리드제어회로(134)는 일반적인 리드큐잉회로(read queuing circuit)로 구현될 수 있다.
뱅크감지회로(135)는 라이트동작 및 리드동작이 수행되는 제1 내지 제4 뱅크(BK1~BK4)의 상태를 모니터링할 수 있다. 뱅크감지회로(135)는 어드레스(ADD)를 토대로 제1 내지 제4 뱅크(BK1~BK4) 중 라이트동작 및 리드동작이 수행되는 뱅크를 모니터링할 수 있다. 뱅크감지회로(135)는 제1 내지 제4 뱅크(BK1~BK4) 중 라이트동작 및 리드동작이 수행되지 않는 뱅크에 라이트동작 및 리드동작을 수행하기 위한 커맨드가 입력 가능한지 모니터링할 수 있다. 뱅크감지회로(135)는 제1 내지 제4 뱅크(BK1~BK4)에 대한 동작 상태를 감지하고, 감지결과에 의해 추가적인 커맨드의 입력이 가능한지를 모니터링하는 뱅크아비터(bank arbiter)로 구현될 수 있다.
내부어드레스생성회로(136)는 어드레스(ADD)를 토대로 내부어드레스(IADD)를 생성할 수 있다. 내부어드레스생성회로(136)는 어드레스(ADD)를 디코딩하여 내부어드레스(IADD)를 생성할 수 있다. 어드레스(ADD) 및 내부어드레스(IADD)는 다수의 비트를 포함할 수 있다. 어드레스(ADD) 및 내부어드레스(IADD)는 제1 내지 제4 뱅크(BK1~BK4)를 활성화하기 위한 비트들과 제1 내지 제4 뱅크(BK1~BK4)에 포함된 다수의 워드라인(도 8의 WL1 ~ WLn)을 활성화하기 위한 비트들을 포함할 수 있다.
데이터입출력회로(137)는 라이트동작 시 호스트(11)로부터 입력되는 외부데이터(ED)를 수신하여 내부데이터(ID)를 생성할 수 있다. 데이터입출력회로(137)는 라이트동작 시 내부데이터(ID)를 반도체장치(15)로 출력할 수 있다. 데이터입출력회로(137)는 리드동작 시 반도체장치(15)로부터 입력되는 내부데이터(ID)를 수신하여 외부데이터(ED)를 생성할 수 있다. 데이터입출력회로(137)는 리드동작 시 외부데이터(ED)를 호스트(11)로 출력할 수 있다. 데이터입출력회로(137)는 라이트동작 및 리드동작 시 호스트(11)와 반도체장치(15)간의 데이터를 입출력 하기 위한 일반적인 버퍼회로로 구현될 수 있다.
도 3은 도 2에 도시된 컨트롤러(13)에 포함된 동작구간조절회로(132)의 일 예에 따른 동작구간조절회로(132a)의 구성을 도시한 블록도이다. 동작구간조절회로(132a)는 테스트제어회로(132_1), 액티브카운팅회로(132_2) 및 동작정보생성회로(132_3)를 포함할 수 있다.
테스트제어회로(132_1)는 클럭(CLK)의 펄스를 토대로 구간신호(PRS) 및 리셋신호(RST)를 생성할 수 있다. 테스트제어회로(132_1)는 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 마다 발생하는 구간신호(PRS)를 생성할 수 있다. 테스트제어회로(132_1)는 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 구간신호(PRS)의 제1 펄스를 생성한 이후 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 구간신호(PRS)의 제2 펄스를 생성할 수 있다. 테스트제어회로(132_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 테스트모드구간은 실시예에 따라 다양한 수의 클럭(CLK)의 펄스가 입력되는 구간으로 설정될 수 있다.
액티브카운팅회로(132_2)는 구간신호(PRS)의 펄스를 토대로 액티브커맨드(ACT)의 입력횟수를 카운팅하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(132_2)는 구간신호(PRS)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅할 수 있다. 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(132_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 제1 내지 제M 동작제어신호(OP_CTR<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제M 동작제어신호(OP_CTR<1:M>)는 액티브커맨드(ACT)의 입력횟수 구간 정보를 포함할 수 있고, 액티브커맨드(ACT)의 입력횟수 구간 정보를 포함하는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)는 도 5에서 구체적으로 설명하도록 한다.
동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다. 동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 제1 내지 제M 동작정보(OP<1:M>)로 출력할 수 있다. 액티브커맨드(ACT)의 입력횟수를 조절하기 위한 제1 내지 제M 동작정보(OP<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
도 4는 도 3에 도시된 동작구간조절회로(132a)에 포함된 액티브카운팅회로(132_2)의 일 예에 따른 구성을 도시한 블록도이다. 액티브카운팅회로(132_2)는 카운터(132_21) 및 비교회로(132_22)를 포함할 수 있다.
카운터(132_21)는 구간신호(PRS)의 펄스를 토대로 액티브커맨드(ACT)의 입력횟수에 따라 카운팅되는 제1 내지 제L 카운팅신호(CNT<1:L>)를 생성할 수 있다. 카운터(132_21)는 구간신호(PRS)의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 액티브커맨드(ACT)가 입력될 때마다 순차적으로 카운팅되는 제1 내지 제L 카운팅신호(CNT<1:L>)를 생성할 수 있다. 카운터(132_21)는 제1 내지 제L 카운팅신호(CNT<1:L>)를 저장할 수 있다. 카운터(132_21)는 리셋신호(RST)의 펄스를 토대로 제1 내지 제L 카운팅신호(CNT<1:L>)를 초기화할 수 있다. 카운터(132_21)는 리셋신호(RST)의 펄스가 입력될 때마다 제1 내지 제L 카운팅신호(CNT<1:L>)를 초기화할 수 있다.
비교회로(132_22)는 제1 내지 제L 카운팅신호(CNT<1:L>)와 제1 내지 제L 비교신호(CMP<1:L>)를 비교하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 제1 내지 제L 비교신호(CMP<1:L>)는 액티브커맨드(ACT)가 기 설정된 횟수로 입력되는 경우의 정보를 포함하는 신호로 설정될 수 있다.
도 5는 액티브커맨드(ACT)의 입력횟수에 따라 조절되는 동작구간(tRAS)을 설명하기 위한 표이다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 30% 로 입력될 때 동작구간(tRAS)은 조절되지 않는다. 이때, 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수는 1,200k 로 조절될 수 있다. 이때, 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 30% 로 입력될 때 제1 동작제어신호(OP_CTR<1>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 50% 로 입력될 때 동작구간(tRAS)은 동작구간(tRAS)+10n 로 조절될 수 있다. 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 50% 로 입력될 때 동작구간(tRAS)은 10n만큼 증가할 수 있다. 이때, 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수는 1,000k 로 조절될 수 있다. 이때, 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 50% 로 입력될 때 제2 동작제어신호(OP_CTR<2>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 70% 로 입력될 때 동작구간(tRAS)은 동작구간(tRAS)+20n 로 조절될 수 있다. 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 70% 로 입력될 때 동작구간(tRAS)은 20n만큼 증가할 수 있다. 이때, 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수는 857k 로 조절될 수 있다. 이때, 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 70% 로 입력될 때 제3 동작제어신호(OP_CTR<3>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 90% 로 입력될 때 동작구간(tRAS)은 동작구간(tRAS)+30n 로 조절될 수 있다. 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 90% 로 입력될 때 동작구간(tRAS)은 30n만큼 증가할 수 있다. 이때, 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수는 750k 로 조절될 수 있다. 이때, 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 90% 로 입력될 때 제4 동작제어신호(OP_CTR<4>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)와 동일하게 입력될 때 동작구간(tRAS)은 동작구간(tRAS)+40n 로 조절될 수 있다. 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)와 동일하게 입력될 때 동작구간(tRAS)은 40n만큼 증가할 수 있다. 이때, 반도체장치(15)에 인가되는 액티브커맨드(ACT)의 입력횟수는 667k 로 조절될 수 있다. 이때, 액티브카운팅회로(132_2)는 입력횟수가 기 설정된 횟수(Max)와 동일하게 입력될 때 제5 동작제어신호(OP_CTR<5>)를 생성할 수 있다.
도 6은 도 2에 도시된 컨트롤러(13)에 포함된 동작구간조절회로(132)의 다른 실시예에 따른 동작구간조절회로(132b)의 구성을 도시한 블록도이다. 동작구간조절회로(132b)는 리프레쉬제어회로(132_4), 액티브카운팅회로(132_5) 및 동작정보생성회로(132_6)를 포함할 수 있다.
리프레쉬제어회로(132_4)는 클럭(CLK)의 펄스를 토대로 리프레쉬구간신호(RFS) 및 리셋신호(RST)를 생성할 수 있다. 리프레쉬제어회로(132_4)는 클럭(CLK)의 펄스가 리프레쉬주기 만큼 입력될 때 마다 발생하는 리프레쉬구간신호(RFS)를 생성할 수 있다. 리프레쉬제어회로(132_4)는 클럭(CLK)의 펄스가 리프레쉬주기 만큼 입력될 때 리프레쉬구간신호(RFS)의 제1 펄스를 생성한 이후 클럭(CLK)의 펄스가 리프레쉬주기 만큼 입력될 때 리프레쉬구간신호(RFS)의 제2 펄스를 생성할 수 있다. 리프레쉬제어회로(132_4)는 리프레쉬구간신호(RFS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다.
액티브카운팅회로(132_5)는 리프레쉬구간신호(RFS)의 펄스를 토대로 액티브커맨드(ACT)의 입력횟수를 카운팅하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(132_5)는 리프레쉬구간신호(RFS)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅할 수 있다. 액티브카운팅회로(132_5)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(132_5)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다.
동작정보생성회로(132_6)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다. 동작정보생성회로(132_6)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 제1 내지 제M 동작정보(OP<1:M>)로 출력할 수 있다. 액티브커맨드(ACT)의 입력횟수를 조절하기 위한 제1 내지 제M 동작정보(OP<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
도 7은 본 발명의 일 실시예에 따른 동작구간조절회로(132a)의 동작을 설명하기 위한 타이밍도이다.
T1 시점에, 테스트제어회로(132_1)는 클럭(CLK)의 펄스를 토대로 구간신호(PRS)의 제1 펄스 및 리셋신호(RST)를 생성한 이후 T2 시점에 테스트제어회로(132_1)는 클럭(CLK)의 펄스를 토대로 구간신호(PRS)의 제1 펄스 및 리셋신호(RST)를 생성한다. 구간신호(PRS)의 제1 펄스의 생성시점(T1 시점)부터 구간신호(PRS)의 제2 펄스의 생성시점(T2 시점)은 테스트모드구간(tD)으로 설정된다.
액티브카운팅회로(132_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수인 제1 내지 제L 카운팅신호(CNT<1:L>)를 초기화한다. 액티브카운팅회로(132_2)는 구간신호(PRS)의 제1 펄스의 입력시점(T1 시점)부터 구간신호(PRS)의 제2 펄스의 입력시점(T2 시점)까지 액티브커맨드(ACT)의 입력횟수를 카운팅하여 제1 내지 제L 카운팅신호(CNT<1:L>)를 생성한다. 액티브카운팅회로(132_2)는 제1 내지 제L 카운팅신호(CNT<1:L>)와 제1 내지 제L 비교신호(CMP<1:L>)를 비교하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성한다. 액티브카운팅회로(132_2)는 제1 내지 제L 카운팅신호(CNT<1:L>)와 제1 내지 제L 비교신호(CMP<1:L>)가 동일한 조합일 때 발생하는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성한다.
동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성한다. 동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 제1 내지 제M 동작정보(OP<1:M>)로 출력한다.
커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 동작구간(tRAS)을 증가시켜 액티브커맨드(ACT)의 생성시점부터 프리차지커맨드(PCG)의 생성시점까지의 시간을 증가시킨다. 커맨드생성회로(131)는 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)의 시간이 증가하므로 동일한 시간인 설정구간 동안 액티브커맨드(ACT)의 입력횟수를 감소할 수 있다.
한편, 도 6에 도시된 동작구간조절회로(132b)는 구간신호(PRS) 대신 리프레쉬구간신호(RFS)를 생성할 뿐 도 7에 도시된 동작구간조절회로(132a)의 동작과 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
도 8은 도 1에 도시된 반도체시스템(1)에 포함된 반도체장치(15)의 다른 실시예에 따른 구성을 도시한 블록도이다. 반도체장치(15)는 스마트리프레쉬제어회로(151), 제1 뱅크(BK1), 제2 뱅크(BK2), 제3 뱅크(BK3) 및 제4 뱅크(BK4)를 포함할 수 있다.
스마트리프레쉬제어회로(151)는 액티브커맨드(ACT)의 입력횟수에 따라 스마트리프레쉬동작을 수행하기 위한 스마트리프레쉬신호(SR)를 생성할 수 있다. 스마트리프레쉬제어회로(151)는 액티브커맨드(ACT)의 입력횟수에 따라 발생주기가 조절되는 스마트리프레쉬신호(SR)를 생성할 수 있다. 스마트리프레쉬제어회로(151)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때 스마트리프레쉬동작을 수행하기 위한 스마트리프레쉬신호(SR)의 주기를 짧게 조절할 수 있다.
제1 뱅크(BK1)는 다수의 워드라인(WL1 ~ WLn)을 포함할 수 있다. 제1 뱅크(BK1)는 액티브커맨드(ACT)를 수신하여 다수의 워드라인(WL1 ~ WLn) 중 내부어드레스(IADD)에 의해 활성화되는 워드라인에 대한 액티브동작을 수행할 수 있다. 제1 뱅크(BK1)는 프리치자커맨드(PCG)를 수신하여 다수의 워드라인(WL1 ~ WLn) 중 내부어드레스(IADD)에 의해 활성화되는 워드라인에 대한 프리차지동작을 수행할 수 있다. 제1 뱅크(BK1)는 스마트리프레쉬신호(SR)를 수신하여 다수의 워드라인(WL1 ~ WLn) 중 내부어드레스(IADD)에 의해 활성화되는 워드라인에 인접한 워드라인을 추가로 활성화하는 스마트리프레쉬동작을 수행할 수 있다. 예를 들어, 제1 뱅크(BK1)는 스마트리프레쉬신호(SR)를 수신하여 내부어드레스(IADD)에 의해 제2 워드라인(WL2)이 활성화되는 경우 제1 워드라인(WL1)과 제3 워드라인(WL3)을 추가로 활성화하는 스마트리프레쉬동작을 수행할 수 있다. 제1 뱅크(BK1)는 라이트동작 시 다수의 워드라인(WL1 ~ WLn) 중 내부어드레스(IADD)에 의해 활성화되는 워드라인에 내부데이터(ID)를 저장할 수 있다. 제1 뱅크(BK1)는 리드동작 시 다수의 워드라인(WL1 ~ WLn) 중 내부어드레스(IADD)에 의해 활성화되는 워드라인에 저장된 내부데이터(ID)를 출력할 수 있다.
한편, 제2 뱅크(BK2), 제3 뱅크(BK3) 및 제4 뱅크(BK4)는 제1 뱅크(BK1)와 동일한 구조로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
도 9는 도 8에 도시된 반도체장치(15)에 포함된 스마트리프레쉬제어회로(151)의 일 실시예에 따른 구성을 도시한 블록도이다. 스마트리프레쉬제어회로(151)는 액티브카운터(151_1), 스마트리프레쉬제어신호생성회로(151_2) 및 스마트리프레쉬신호생성회로(151_3)를 포함할 수 있다.
액티브카운터(151_1)는 액티브커맨드(ACT)의 입력횟수에 따라 카운팅되는 제1 내지 제L 카운팅신호(CNT<1:L>)를 생성할 수 있다. 액티브카운터(151_1)는 액티브커맨드(ACT)가 입력될 때마다 순차적으로 카운팅되는 제1 내지 제L 카운팅신호(CNT<1:L>)를 생성할 수 있다. 액티브카운터(151_1)는 제1 내지 제L 카운팅신호(CNT<1:L>)를 저장할 수 있다. 액티브카운터(151_1)는 리셋신호(RST)의 펄스를 토대로 제1 내지 제L 카운팅신호(CNT<1:L>)를 초기화할 수 있다. 액티브카운터(151_1)는 리셋신호(RST)의 펄스가 입력될 때마다 제1 내지 제L 카운팅신호(CNT<1:L>)를 초기화할 수 있다.
스마트리프레쉬제어신호생성회로(151_2)는 제1 내지 제L 카운팅신호(CNT<1:L>)와 제1 내지 제N 비교신호(CMP<1:L>)를 비교하여 스마트리프레쉬제어신호(SR_CTR)를 생성할 수 있다. 스마트리프레쉬제어신호생성회로(151_2)는 제1 내지 제L 카운팅신호(CNT<1:L>)와 제1 내지 제L 비교신호(CMP<1:L>)가 동일한 조합일 때 발생하는 스마트리프레쉬제어신호(SR_CTR)를 생성할 수 있다. 제1 내지 제L 비교신호(CMP<1:L>)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수로 입력되는 경우의 정보를 포함하는 신호로 설정될 수 있다. 스마트리프레쉬제어신호생성회로(151_2)는 하나의 스마트리프레쉬제어신호(SR_CTR)를 생성하도록 구현되어 있지만, 다수의 비트를 포함는 스마트리프레쉬제어신호(SR_CTR)를 생성하도록 구현될 수 있다.
스마트리프레쉬신호생성회로(151_3)는 스마트리프레쉬제어신호(SR_CTR)를 토대로 스마트리프레쉬신호(SR)의 발생주기를 조절할 수 있다. 스마트리프레쉬신호생성회로(151_3)는 스마트리프레쉬제어신호(SR_CTR)가 입력될 때 발생주기가 감소하는 스마트리프레쉬신호(SR)를 생성할 수 있다. 스마트리프레쉬신호생성회로(151_3)는 스마트리프레쉬제어신호(SR_CTR)가 입력되지 않을 때 동일한 발생주기를 갖는 스마트리프레쉬신호(SR)를 생성할 수 있다. 스마트리프레쉬신호생성회로(151_3)는 스마트리프레쉬신호(SR)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다.
도 10 및 11은 본 발명의 일 실시예에 따른 액티브주기조절방법을 설명하기 위한 플로챠트이다.
우선, 도 10을 참고하여 본 발명의 일 실시예에 따른 액티브주기조절방법을 설명하면 다음과 같다.
액티브주기조절방법은 커맨드어드레스입력단계(S11), 구간감지단계(S12), 비교단계(S13), 동작구간조절단계(S14), 리셋단계(S15), 액티브감지단계(S16) 및 카운팅단계(S17)를 포함할 수 있다.
커맨드어드레스입력단계(S11)는 호스트(11)에서 커맨드(CMD) 및 어드레스(ADD)를 컨트롤러(13)에 인가하는 단계로 설정될 수 있다.
구간감지단계(S12)는 테스트제어회로(132_1)에서 클럭(CLK)의 펄스를 토대로 생성되는 구간신호(PRS)의 펄스를 감지하는 단계로 설정될 수 있다. 구간감지단계(S12)에서 구간신호(PRS)의 펄스가 생성되는 경우(YES) 비교단계(S13)에 진입할 수 있다. 구간감지단계(S12)에서 구간신호(PRS)의 펄스가 생성되지 않는 경우(NO) 액티브감지단계(S16)에 진입할 수 있다.
비교단계(S13)는 테스트모드구간 동안 커맨드(CMD)로부터 생성되는 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 비교단계(S13)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 동작구간조절단계(S14)에 진입할 수 있다. 비교단계(S13)에서 액티브카운팅회로(132_2)는 구간신호(PRS)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅하고, 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 비교단계(S13)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 리셋단계(S15)에 진입할 수 있다.
동작구간조절단계(S14)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)의 시간을 조절하는 단계로 설정될 수 있다. 동작구간조절단계(S14)에서 동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다. 동작구간조절단계(S14)에서 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 액티브커맨드(ACT)가 생성되는 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간을 증가시킬 수 있다.
리셋단계(S15)는 액티브커맨드(ACT)의 입력횟수를 초기화하는 단계로 설정될 수 있다. 리셋단계(S15)에서 테스트제어회로(132_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 리셋단계(S15)에서 액티브카운팅회로(132_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 리셋단계(S15)에서 액티브커맨드(ACT)의 입력횟수가 초기화된 이후 커맨드어드레스입력단계(S11)에 재 진입할 수 있다.
액티브감지단계(S16)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)가 생성되는 경우를 감지하는 단계로 설정될 수 있다. 액티브감지단계(S16)에서 액티브커맨드(ACT)가 생성될 때(YES) 카운팅단계(S17)에 진입할 수 있다. 액티브감지단계(S16)에서 커맨드생성회로(131)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)를 생성할 수 있다. 액티브감지단계(S16)에서 액티브커맨드(ACT)가 생성되지 않을 때(NO) 커맨드어드레스입력단계(S11)에 재 진입할 수 있다.
카운팅단계(S17)는 액티브커맨드(ACT)의 입력횟수를 카운팅하는 단계로 설정될 수 있다. 카운팅단계(S17)에서 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅할 수 있다. 카운팅단계(S17)에서 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅한 이후 커맨드어드레스입력단계(S11)에 재 진입할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 액티브주기조절방법은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 액티브커맨드의 입력횟수를 감소시켜 인접한 워드라인 사이의 간섭 효과를 줄일 수 있다. 또한, 본 발명의 일 실시예에 따른 액티브주기조절방법은 액티브커맨드의 입력횟수에 따라 액티브커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
다음으로, 도 11을 참고하여 본 발명의 일 실시예에 따른 액티브주기조절방법을 설명하면 다음과 같다.
액티브주기조절방법은 커맨드어드레스입력단계(S21), 구간감지단계(S22), 리셋단계(S23), 제1 비교단계(S24), 제1 동작구간조절단계(S25), 액티브감지단계(S26), 카운팅단계(S27), 제2 비교단계(S28) 및 제2 동작구간조절단계(S29)를 포함할 수 있다.
커맨드어드레스입력단계(S21)는 호스트(11)에서 커맨드(CMD) 및 어드레스(ADD)를 컨트롤러(13)에 인가하는 단계로 설정될 수 있다.
구간감지단계(S22)는 테스트제어회로(132_1)에서 클럭(CLK)의 펄스를 토대로 생성되는 구간신호(PRS)의 펄스를 감지하는 단계로 설정될 수 있다. 구간감지단계(S22)에서 구간신호(PRS)의 펄스가 생성되는 경우(YES) 제1 리셋단계(S23)에 진입할 수 있다. 구간감지단계(S22)에서 구간신호(PRS)의 펄스가 생성되지 않는 경우(NO) 액티브감지단계(S26)에 진입할 수 있다.
리셋단계(S23)는 액티브커맨드(ACT)의 입력횟수를 초기화하는 단계로 설정될 수 있다. 리셋단계(S23)에서 테스트제어회로(132_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 리셋단계(S23)에서 액티브카운팅회로(132_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 리셋단계(S23)에서 액티브커맨드(ACT)의 입력횟수가 초기화된 이후 제1 비교단계(S24)에 진입할 수 있다.
제1 비교단계(S24)는 제1 리셋단계(S23)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 제1 비교단계(S24)에서 제1 리셋단계(S23)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 제1 동작구간조절단계(S25)에 진입할 수 있다. 제1 비교단계(S24)에서 액티브카운팅회로(132_2)는 제1 리셋단계(S23)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 제1 비교단계(S24)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 커맨드어드레스입력단계(S21)에 재 진입할 수 있다.
제1 동작구간조절단계(S25)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)의 시간을 조절하는 단계로 설정될 수 있다. 제1 동작구간조절단계(S25)에서 동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다. 제1 동작구간조절단계(S25)에서 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 액티브커맨드(ACT)가 생성되는 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간을 증가시킬 수 있다. 제1 동작구간조절단계(S25)가 종료된 이후 커맨드어드레스입력단계(S21)에 재 진입할 수 있다.
액티브감지단계(S26)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)가 생성되는 경우를 감지하는 단계로 설정될 수 있다. 액티브감지단계(S26)에서 액티브커맨드(ACT)가 생성될 때(YES) 카운팅단계(S27)에 진입할 수 있다. 액티브감지단계(S26)에서 커맨드생성회로(131)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)를 생성할 수 있다. 액티브감지단계(S26)에서 액티브커맨드(ACT)가 생성되지 않을 때(NO) 커맨드어드레스입력단계(S21)에 재 진입할 수 있다.
카운팅단계(S27)는 액티브커맨드(ACT)의 입력횟수를 카운팅하는 단계로 설정될 수 있다. 카운팅단계(S27)에서 액티브카운팅회로(132_2)는 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅할 수 있다. 카운팅단계(S27)에서 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅한 이후 제2 비교단계(S28)에 진입할 수 있다.
제2 비교단계(S28)는 카운팅단계(S27)에서 카운팅된 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 제2 비교단계(S28)에서 카운팅단계(S27)에서 카운팅된 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 제2 동작구간조절단계(S29)에 진입할 수 있다. 제2 비교단계(S27)에서 액티브카운팅회로(132_2)는 카운팅단계(S27)에서 카운팅된 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 제2 비교단계(S28)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 커맨드어드레스입력단계(S21)에 재 진입할 수 있다.
제2 동작구간조절단계(S29)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 액티브커맨드(ACT)가 생성된 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지(tRAS)의 시간을 조절하는 단계로 설정될 수 있다. 제2 동작구간조절단계(S29)에서 동작정보생성회로(132_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 동작정보(OP<1:M>)를 생성할 수 있다. 제2 동작구간조절단계(S29)에서 커맨드생성회로(131)는 제1 내지 제M 동작정보(OP<1:M>)를 토대로 액티브커맨드(ACT)가 생성되는 시점부터 프리차지커맨드(PCG)가 생성되는 시점까지의 시간을 증가시킬 수 있다. 제2 동작구간조절단계(S29)가 종료된 이후 커맨드어드레스입력단계(S21)에 재 진입할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 액티브주기조절방법은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 액티브커맨드의 입력횟수를 감소시켜 인접한 워드라인 사이의 간섭 효과를 줄일수 있다. 또한, 본 발명의 일 실시예에 따른 액티브주기조절방법은 액티브커맨드의 입력횟수에 따라 액티브커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
도 12에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 반도체시스템(2)은 호스트(21), 컨트롤러(23) 및 반도체장치(25)를 포함할 수 있다.
호스트(21)는 제1 호스트핀(21_1), 제2 호스트핀(21_2) 및 제3 호스트핀(21_3)을 포함할 수 있다. 컨트롤러(223)는 제1 컨트롤핀(23_1), 제2 컨트롤핀(23_2), 제3 컨트롤핀(23_3), 제4 컨트롤핀(23_4), 제5 컨트롤핀(23_5), 제6 컨트롤핀(23_6) 및 제7 컨트롤핀(23_7)을 포함할 수 있다. 반도체장치(23)는 제1 장치핀(25_1), 제2 장치핀(25_2), 제3 장치핀(25_3) 및 제4 장치핀(25_4)을 포함할 수 있다.
호스트(21)는 제1 호스트핀(21_1) 및 제1 컨트롤핀(23_1) 사이에 연결된 제1 전송라인(22_1)을 통해 커맨드(CMD)를 컨트롤러(23)로 전송할 수 있다. 제1 호스트핀(21_1), 제1 전송라인(22_1) 및 제1 컨트롤핀(23_1) 각각은 커맨드(CMD)의 비트 수에 따라 다수 개로 구현될 수 있다. 호스트(21)는 제2 호스트핀(21_2) 및 제2 컨트롤핀(23_2) 사이에 연결된 제2 전송라인(22_2)을 통해 어드레스(ADD)를 컨트롤러(23)로 전송할 수 있다. 제2 호스트핀(21_2), 제2 전송라인(22_2) 및 제2 컨트롤핀(23_2) 각각은 어드레스(ADD)의 비트 수에 따라 다수 개로 구현될 수 있다. 호스트(21)는 제3 호스트핀(21_3) 및 제3 컨트롤핀(23_3) 사이에 연결된 제3 전송라인(22_3)을 통해 외부데이터(ED)를 컨트롤러(23)로 출력하거나, 컨트롤러(23)로부터 외부데이터(ED)를 수신할 수 있다. 제3 호스트핀(21_3), 제3 전송라인(22_3) 및 제3 컨트롤핀(23_3) 각각은 외부데이터(ED)의 비트 수에 따라 다수 개로 구현될 수 있다.
컨트롤러(23)는 제4 컨트롤핀(23_4) 및 제1 전자핀(25_1) 사이에 연결된 제4 전송라인(22_4)을 통해 액티브커맨드(ACT)를 반도체장치(25)로 전송할 수 있다. 컨트롤러(23)는 제5 컨트롤핀(23_5) 및 제2 전자핀(25_2) 사이에 연결된 제5 전송라인(22_5)을 통해 리프레쉬커맨드(REF)를 반도체장치(25)로 전송할 수 있다. 컨트롤러(23)는 제6 컨트롤핀(23_6) 및 제3 전자핀(25_3) 사이에 연결된 제6 전송라인(22_6)을 통해 내부어드레스(IADD)를 반도체장치(25)로 전송할 수 있다. 제6 커컨트롤핀(23_6), 제6 전송라인(22_6) 및 제3 전자핀(25_3) 각각은 내부어드레스(IADD)의 비트 수에 따라 다수 개로 구현될 수 있다. 컨트롤러(23)는 제7 컨트롤핀(23_7) 및 제4 전자핀(25_4) 사이에 연결된 제7 전송라인(22_7)을 통해 내부데이터(ID)를 반도체장치(25)로 출력하거나, 반도체장치(25)로부터 내부데이터(ID)를 수신할 수 있다. 제7 컨트롤핀(23_7), 제7 전송라인(22_7) 및 제4 전자핀(25_4) 각각은 내부데이터(ID)의 비트 수에 따라 다수 개로 구현될 수 있다.
컨트롤러(23)는 커맨드생성회로(231) 및 리프레쉬제어회로(232)를 포함할 수 있다.
커맨드생성회로(231)는 커맨드(CMD)를 토대로 액티브커맨드(ACT) 및 리프레쉬커맨드(REF)를 생성할 수 있다. 커맨드생성회로(231)는 리프레쉬제어회로(132)에서 생성되는 리프레쉬정보(도 13의 RP<1:M>)를 토대로 리프레쉬커맨드(REF)의 입력횟수를 조절할 수 있다.
리프레쉬제어회로(232)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수를 감지할 수 있다. 리프레쉬제어회로(232)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬주기를 조절하기 위한 리프레쉬정보(도 13의 RP<1:M>)를 생성할 수 있다.
반도체장치(25)는 제1 내지 제4 뱅크(BK1~BK4)를 포함할 수 있다. 반도체장치(25)는 액티브커맨드(ACT)를 수신하여 내부어드레스(IADD)에 의해 활성화되는 제1 내지 제4 뱅크(BK1~BK4) 중 적어도 어느 하나의 뱅크에 대한 액티브동작을 수행할 수 있다. 반도체장치(25)는 리프레쉬커맨드(REF)를 수신하여 제1 내지 제4 뱅크(BK1~BK4)에 대한 리프레쉬동작을 수행할 수 있다. 반도체장치(25)는 내부어드레스(IADD)에 의해 활성화되는 제1 내지 제4 뱅크(BK1~BK4) 중 적어도 어느 하나의 뱅크를 통해 내부데이터(ID)를 입출력 할 수 있다. 반도체장치(25)는 제1 내지 제4 뱅크(BK1~BK4)를 포함하도록 구현되어 있지만 실시예에 따라 다양한 수의 뱅크를 포함하도록 구현될 수 있다.
도 13은 도 12에 도시된 반도체시스템(2)에 포함된 컨트롤러(23)의 일 예에 따른 구성을 도시한 블록도이다. 컨트롤러(23)는 커맨드생성회로(231), 리프레쉬제어회로(232), 라이트제어회로(233), 리드제어회로(234), 뱅크감지회로(235), 내부어드레스생성회로(236) 및 데이터입출력회로(237)를 포함할 수 있다.
커맨드생성회로(231)는 커맨드(CMD)를 토대로 액티브커맨드(ACT) 및 리프레쉬커맨드(REF)를 생성할 수 있다. 커맨드생성회로(231)는 제1 내지 제M 리프레쉬정보(RP<1:M>)를 토대로 리프레쉬커맨드(REF)의 입력횟수를 조절할 수 있다. 커맨드생성회로(231)는 제1 내지 제M 리프레쉬정보(RP<1:M>)를 토대로 반도체장치(15)에 인가되는 리프레쉬커맨드(REF)의 입력횟수를 조절할 수 있다. 예들 들어, 커맨드생성회로(231)는 제1 리프레쉬정보(RP<1>)가 생성될 때 리프레쉬커맨드(REF)의 입력횟수를 조절하지 않을 수 있다. 커맨드생성회로(231)는 제2 리프레쉬정보(RP<2>)가 생성될 때 제1 리프레쉬정보(RP<1>)가 생성될 때 보다 리프레쉬커맨드(REF)의 입력횟수를 증가할 수 있다. 커맨드생성회로(231)는 제3 리프레쉬정보(RP<3>)가 생성될 때 제2 리프레쉬정보(RP<2>)가 생성될 때 보다 리프레쉬커맨드(REF)의 입력횟수를 증가할 수 있다. 커맨드생성회로(231)는 액티브커맨드(ACT) 및 리프레쉬커맨드(REF)를 생성하도록 구현되어 있지만 실시예에 따라 라이트제어회로(233) 및 리드제어회로(234)에 의해 라이트동작 및 리드동작의 우선순위를 결정하고 라이트동작 및 리드동작을 수행하기 위한 커맨드를 생성하는 스케줄러(scheduler)로 구현될 수 있다.
리프레쉬제어회로(232)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수를 감지할 수 있다. 동작구간조절회로(232)는 테스트모드구간 동안 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드(REF)의 입력횟수를 조절하기 위한 제1 내지 제M 리프레쉬정보(RP<1:M>)를 생성할 수 있다.
라이트제어회로(233), 리드제어회로(234), 뱅크감지회로(235), 내부어드레스생성회로(236) 및 데이터입출력회로(237)는 도 2에 도시된 라이트제어회로(133), 리드제어회로(134), 뱅크감지회로(135), 내부어드레스생성회로(136) 및 데이터입출력회로(137)와 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
도 14는 도 13에 도시된 컨트롤러(23)에 포함된 리프레쉬제어회로(232)의 일 예에 따른 리프레쉬제어회로(232a)의 구성을 도시한 블록도이다. 리프레쉬제어회로(232a)는 테스트제어회로(232_1), 액티브카운팅회로(232_2) 및 리프레쉬정보생성회로(232_3)를 포함할 수 있다.
테스트제어회로(232_1)는 클럭(CLK)의 펄스를 토대로 구간신호(PRS) 및 리셋신호(RST)를 생성할 수 있다. 테스트제어회로(232_1)는 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 마다 발생하는 구간신호(PRS)를 생성할 수 있다. 테스트제어회로(232_1)는 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 구간신호(PRS)의 제1 펄스를 생성한 이후 클럭(CLK)의 펄스가 테스트모드구간만큼 입력될 때 구간신호(PRS)의 제2 펄스를 생성할 수 있다. 테스트제어회로(232_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 테스트모드구간은 실시예에 따라 다양한 수의 클럭(CLK)의 펄스가 입력되는 구간으로 설정될 수 있다.
액티브카운팅회로(232_2)는 구간신호(PRS)의 펄스를 토대로 액티브커맨드(ACT)의 입력횟수를 카운팅하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(232_2)는 구간신호(PRS)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅할 수 있다. 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(232_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 제1 내지 제M 동작제어신호(OP_CTR<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다. 제1 내지 제M 동작제어신호(OP_CTR<1:M>)는 액티브커맨드(ACT)의 입력횟수 구간 정보를 포함할 수 있다. 액티브카운팅회로(232_2)는 도 4에 도시된 액티브카운팅회로(132_2)와 동일한 구성으로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
리프레쉬정보생성회로(232_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 리프레쉬정보(RP<1:M>)를 생성할 수 있다. 리프레쉬정보생성회로(232_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 제1 내지 제M 리프레쉬정보(RP<1:M>)로 출력할 수 있다. 리프레쉬커맨드(REF)의 입력횟수를 조절하기 위한 제1 내지 제M 리프레쉬정보(RP<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
도 15는 액티브커맨드(ACT)의 입력횟수에 따라 조절되는 리프레쉬커맨드(REF)의 입력횟수(tREF)를 설명하기 위한 표이다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 30% 로 입력될 때 리프레쉬커맨드(REF) 입력횟수(tREF)는 조절되지 않는다. 이때, 반도체장치(25)에 인가되는 리프레쉬커맨드(REF)는 제1 리프레쉬윈도우(64ms) 기준으로 64ms 마다 입력되고, 제2 리프레쉬윈도우(32ms) 기준으로 32ms 마다 입력된다. 이때, 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수의 30% 로 입력될 때 제1 동작제어신호(OP_CTR<1>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 50% 로 입력될 때 리프레쉬커맨드(REF) 입력횟수(tREF)는 리프레쉬커맨드(REF) 입력횟수(tREF)*0.9로 조절될 수 있다. 이때, 반도체장치(25)에 인가되는 리프레쉬커맨드(REF)는 제1 리프레쉬윈도우(64ms) 기준으로 57.6ms 마다 입력되고, 제2 리프레쉬윈도우(32ms) 기준으로 28.8ms 마다 입력된다. 이때, 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수의 50% 로 입력될 때 제2 동작제어신호(OP_CTR<2>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 70% 로 입력될 때 리프레쉬커맨드(REF) 입력횟수(tREF)는 리프레쉬커맨드(REF) 입력횟수(tREF)*0.8로 조절될 수 있다. 이때, 반도체장치(25)에 인가되는 리프레쉬커맨드(REF)는 제1 리프레쉬윈도우(64ms) 기준으로 51.2ms 마다 입력되고, 제2 리프레쉬윈도우(32ms) 기준으로 25.6ms 마다 입력된다. 이때, 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수의 70% 로 입력될 때 제3 동작제어신호(OP_CTR<3>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)의 90% 로 입력될 때 리프레쉬커맨드(REF) 입력횟수(tREF)는 리프레쉬커맨드(REF) 입력횟수(tREF)*0.6로 조절될 수 있다. 이때, 반도체장치(25)에 인가되는 리프레쉬커맨드(REF)는 제1 리프레쉬윈도우(64ms) 기준으로 38.4ms 마다 입력되고, 제2 리프레쉬윈도우(32ms) 기준으로 19.2ms 마다 입력된다. 이때, 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수의 90% 로 입력될 때 제4 동작제어신호(OP_CTR<4>)를 생성할 수 있다.
액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수(Max)와 동일하게 입력될 때 리프레쉬커맨드(REF) 입력횟수(tREF)는 리프레쉬커맨드(REF) 입력횟수(tREF)*0.5로 조절될 수 있다. 이때, 반도체장치(25)에 인가되는 리프레쉬커맨드(REF)는 제1 리프레쉬윈도우(64ms) 기준으로 32ms 마다 입력되고, 제2 리프레쉬윈도우(32ms) 기준으로 16ms 마다 입력된다. 이때, 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수가 기 설정된 횟수와 동일하게 입력될 때 제5 동작제어신호(OP_CTR<5>)를 생성할 수 있다.
도 16은 도 13에 도시된 컨트롤러(23)에 포함된 리프레쉬제어회로(232)의 다른 실시예에 따른 리프레쉬제어회로(232b)의 구성을 도시한 블록도이다. 리프레쉬제어회로(232b)는 액티브카운팅회로(232_4) 및 리프레쉬정보생성회로(232_5)를 포함할 수 있다.
액티브카운팅회로(232_4)는 리프레쉬커맨드(REF)의 펄스를 토대로 액티브커맨드(ACT)의 입력횟수를 카운팅하여 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 액티브카운팅회로(232_4)는 리프레쉬커맨드(REF)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅할 수 있다. 액티브카운팅회로(232_4)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다.
동작정보생성회로(232_5)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 리프레쉬정보(RP<1:M>)를 생성할 수 있다. 동작정보생성회로(232_5)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 제1 내지 제M 리프레쉬정보(RP<1:M>)로 출력할 수 있다. 리프레쉬커맨드(REF)의 입력횟수를 조절하기 위한 제1 내지 제M 동작정보(OP<1:M>)의 비트 수는 실시예에 따라 다양하게 설정될 수 있다.
도 17 및 18은 본 발명의 일 실시예에 따른 리프레쉬주기조절방법을 설명하기 위한 플로챠트이다.
우선, 도 17을 참고하여 본 발명의 일 실시예에 따른 리프레쉬주기조절방법을 설명하면 다음과 같다.
리프레쉬주기조절방법은 커맨드어드레스입력단계(S31), 구간감지단계(S32), 비교단계(S33), 리프레쉬주기조절단계(S34), 리셋단계(S35), 액티브감지단계(S36) 및 카운팅단계(S37)를 포함할 수 있다.
커맨드어드레스입력단계(S31)는 호스트(21)에서 커맨드(CMD) 및 어드레스(ADD)를 컨트롤러(23)에 인가하는 단계로 설정될 수 있다.
구간감지단계(S32)는 테스트제어회로(232_1)에서 클럭(CLK)의 펄스를 토대로 생성되는 구간신호(PRS)의 펄스를 감지하는 단계로 설정될 수 있다. 구간감지단계(S32)에서 구간신호(PRS)의 펄스가 생성되는 경우(YES) 비교단계(S33)에 진입할 수 있다. 구간감지단계(S32)에서 구간신호(PRS)의 펄스가 생성되지 않는 경우(NO) 액티브감지단계(S36)에 진입할 수 있다.
비교단계(S33)는 테스트모드구간 동안 커맨드(CMD)로부터 생성되는 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 비교단계(S33)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 리프레쉬주기조절단계(S24)에 진입할 수 있다. 비교단계(S33)에서 액티브카운팅회로(232_2)는 구간신호(PRS)의 제1 펄스의 입력시점부터 제2 펄스의 입력시점까지 액티브커맨드(ACT)의 입력횟수를 카운팅하고, 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 비교단계(S33)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 리셋단계(S35)에 진입할 수 있다.
리프레쉬주기조절단계(S34)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 리프레쉬커맨드(REF)의 입력횟수(tREF)를 조절하는 단계로 설정될 수 있다. 리프레쉬주기조절단계(S34)에서 리프레쉬정보생성회로(232_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 리프레쉬정보(RP<1:M>)를 생성할 수 있다. 리프레쉬주기조절단계(S34)에서 커맨드생성회로(231)는 제1 내지 제M 리프레쉬정보(RP<1:M>)를 토대로 리프레쉬커맨드(REF)의 입력횟수를 증가할 수 있다.
리셋단계(S35)는 액티브커맨드(ACT)의 입력횟수를 초기화하는 단계로 설정될 수 있다. 리셋단계(S35)에서 테스트제어회로(232_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 리셋단계(S35)에서 액티브카운팅회로(232_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 리셋단계(S35)에서 액티브커맨드(ACT)의 입력횟수가초기화된 이후 커맨드어드레스입력단계(S31)에 재 진입할 수 있다.
액티브감지단계(S36)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)가 생성되는 경우를 감지하는 단계로 설정될 수 있다. 액티브감지단계(S36)에서 액티브커맨드(ACT)가 생성될 때(YES) 카운팅단계(S37)에 진입할 수 있다. 액티브감지단계(S36)에서 커맨드생성회로(231)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)를 생성할 수 있다. 액티브감지단계(S36)에서 액티브커맨드(ACT)가 생성되지 않을 때(NO) 커맨드어드레스입력단계(S31)에 재 진입할 수 있다.
카운팅단계(S37)는 액티브커맨드(ACT)의 입력횟수를 카운팅하는 단계로 설정될 수 있다. 카운팅단계(S37)에서 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅할 수 있다. 카운팅단계(S37)에서 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅한 이후 커맨드어드레스입력단계(S31)에 재 진입할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 리프레쉬주기조절방법은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 증가시켜 인접한 워드라인 사이의 간섭 효과를 줄일수 있다. 또한, 본 발명의 일 실시예에 따른 리프레쉬주기조절방법은 액티브커맨드의 입력횟수에 따라 리프레쉬커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
다음으로, 도 18을 참고하여 본 발명의 일 실시예에 따른 리프레쉬주기조절방법을 설명하면 다음과 같다.
리프레쉬주기조절방법은 커맨드어드레스입력단계(S41), 구간감지단계(S42), 제1 리셋단계(S43), 제1 비교단계(S44), 제1 리프레쉬주기조절단계(S45), 액티브감지단계(S46), 카운팅단계(S47), 제2 비교단계(S48) 및 제2 리프레쉬주기조절단계(S49)를 포함할 수 있다.
커맨드어드레스입력단계(S41)는 호스트(21)에서 커맨드(CMD) 및 어드레스(ADD)를 컨트롤러(23)에 인가하는 단계로 설정될 수 있다.
구간감지단계(S42)는 테스트제어회로(232_1)에서 클럭(CLK)의 펄스를 토대로 생성되는 구간신호(PRS)의 펄스를 감지하는 단계로 설정될 수 있다. 구간감지단계(S42)에서 구간신호(PRS)의 펄스가 생성되는 경우(YES) 제1 리셋단계(S43)에 진입할 수 있다. 구간감지단계(S42)에서 구간신호(PRS)의 펄스가 생성되지 않는 경우(NO) 액티브감지단계(S46)에 진입할 수 있다.
제1 리셋단계(S43)는 액티브커맨드(ACT)의 입력횟수를 초기화하는 단계로 설정될 수 있다. 제1 리셋단계(S43)에서 테스트제어회로(232_1)는 구간신호(PRS)가 생성될 때 발생하는 펄스를 포함하는 리셋신호(RST)를 생성할 수 있다. 리셋단계(S43)에서 액티브카운팅회로(232_2)는 리셋신호(RST)의 펄스가 입력될 때 액티브커맨드(ACT)의 입력횟수를 초기화할 수 있다. 제1 리셋단계(S43)에서 액티브커맨드(ACT)의 입력횟수가 초기화된 이후 제1 비교단계(S44)에 진입할 수 있다.
제1 비교단계(S44)는 제1 리셋단계(S43)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 제1 비교단계(S44)에서 제1 리셋단계(S43)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 제1 리프레쉬주기조절단계(S45)에 진입할 수 있다. 제1 비교단계(S44)에서 액티브카운팅회로(232_2)는 제1 리셋단계(S43)에서 초기화되기 이전의 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 제1 비교단계(S44)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 커맨드어드레스입력단계(S41)에 재 진입할 수 있다.
제1 리프레쉬주기조절단계(S45)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 리프레쉬커맨드(REF)의 입력횟수(tREF)를 조절하는 단계로 설정될 수 있다. 제1 리프레쉬주기조절단계(S45)에서 리프레쉬정보생성회로(232_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 리프레쉬정보(OP<1:M>)를 생성할 수 있다. 제1 리프레쉬주기조절단계(S45)에서 커맨드생성회로(231)는 제1 내지 제M 리프레쉬정보(RP<1:M>)를 토대로 리프레쉬커맨드(REF)의 입력횟수를 증가할 수 있다. 제1 리프레쉬주기조절단계(S45)가 종료된 이후 커맨드어드레스입력단계(S41)에 재 진입할 수 있다.
액티브감지단계(S46)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)가 생성되는 경우를 감지하는 단계로 설정될 수 있다. 액티브감지단계(S46)에서 액티브커맨드(ACT)가 생성될 때(YES) 카운팅단계(S47)에 진입할 수 있다. 액티브감지단계(S46)에서 커맨드생성회로(231)는 커맨드(CMD)를 토대로 액티브커맨드(ACT)를 생성할 수 있다. 액티브감지단계(S46)에서 액티브커맨드(ACT)가 생성되지 않을 때(NO) 커맨드어드레스입력단계(S41)에 재 진입할 수 있다.
카운팅단계(S47)는 액티브커맨드(ACT)의 입력횟수를 카운팅하는 단계로 설정될 수 있다. 카운팅단계(S47)에서 액티브카운팅회로(232_2)는 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅할 수 있다. 카운팅단계(S47)에서 액티브커맨드(ACT)의 입력횟수를 1회 업 카운팅한 이후 제2 비교단계(S48)에 진입할 수 있다.
제2 비교단계(S48)는 카운팅단계(S47)에서 카운팅된 액티브커맨드(ACT)의 입력횟수를 감지하는 단계로 설정될 수 있다. 제2 비교단계(S48)에서 카운팅단계(S47)에서 카운팅된 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 제2 리프레쉬주기조절단계(S49)에 진입할 수 있다. 제2 비교단계(S47)에서 액티브카운팅회로(232_2)는 카운팅단계(S47)에서 카운팅된 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상으로 입력될 때 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 생성할 수 있다. 제2 비교단계(S48)에서 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력되지 않을 때(NO) 커맨드어드레스입력단계(S41)에 재 진입할 수 있다.
제2 리프레쉬주기조절단계(S49)는 액티브커맨드(ACT)의 입력횟수가 기 설정횟수 이상 입력될 때(YES) 리프레쉬커맨드(REF)의 입력횟수(tREF)를 조절하는 단계로 설정될 수 있다. 제2 리프레쉬주기조절단계(S49)에서 리프레쉬정보생성회로(232_3)는 제1 내지 제M 동작제어신호(OP_CTR<1:M>)를 토대로 제1 내지 제M 리프레쉬정보(OP<1:M>)를 생성할 수 있다. 제2 리프레쉬주기조절단계(S49)에서 커맨드생성회로(231)는 제1 내지 제M 리프레쉬정보(RP<1:M>)를 토대로 리프레쉬커맨드(REF)의 입력횟수를 증가할 수 있다. 제2 리프레쉬주기조절단계(S49)가 종료된 이후 커맨드어드레스입력단계(S41)에 재 진입할 수 있다.
이와 같은 본 발명의 일 실시예에 따른 리프레쉬주기조절방법은 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 증가시켜 인접한 워드라인 사이의 간섭 효과를 줄일수 있다. 또한, 본 발명의 일 실시예에 따른 리프레쉬주기조절방법은 액티브커맨드의 입력횟수에 따라 리프레쉬커맨드의 입력횟수를 조절함으로써 데이터의 유실을 방지할 수 있다.
제1 실시예
1. 반도체시스템 11. 호스트
13. 컨트롤러 15. 반도체장치
131. 커맨드생성회로 132. 동작구간조절회로
133. 라이트제어회로 134. 리드제어회로
135. 뱅크감지회로 136. 내부어드레스생성회로
137. 데이터입출력회로 151. 스마트리프레쉬제어회로
제2 실시예
2. 반도체시스템 21. 호스트
23. 컨트롤러 25. 반도체장치
231. 커맨드생성회로 232. 리프레쉬제어회로
233. 라이트제어회로 234. 리드제어회로
235. 뱅크감지회로 236. 내부어드레스생성회로
237. 데이터입출력회로

Claims (31)

  1. 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작정보를 생성하는 동작구간조절회로; 및
    상기 동작정보를 토대로 상기 동작구간을 조절하여 설정구간 동안 반도체장치에 인가되는 상기 액티브커맨드의 입력횟수를 조절하는 커맨드생성회로를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 설정구간은 상기 반도체장치가 리프레쉬동작을 수행하기 위한 주기로 설정되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 동작구간은 상기 액티브커맨드가 생성된 시점부터 프리차지커맨드가 생성되는 시점까지로 설정되는 반도체시스템.
  4. 제 1 항에 있어서, 상기 동작구간조절회로는
    클럭의 펄스를 카운팅하여 상기 테스트모드구간을 설정하기 위한 구간신호를 생성하는 테스트제어회로;
    상기 구간신호의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수가 상기 기 설정횟수 이상으로 입력될 때 발생하는 동작제어신호를 생성하는 액티브카운팅회로; 및
    상기 동작제어신호를 토대로 상기 동작구간을 조절하기 위한 상기 동작정보를 생성하는 동작정보생성회로를 포함하는 반도체시스템.
  5. 제 4 항에 있어서,
    상기 테스트제어회로는 상기 클럭의 펄스가 상기 설정구간만큼 입력될 때 상기 구간신호의 상기 제1 펄스를 생성한 이후 상기 클럭의 펄스가 상기 설정구간만큼 입력될 때 상기 구간신호의 상기 제2 펄스를 생성하는 반도체시스템.
  6. 제 4 항에 있어서, 상기 액티브카운팅회로는
    상기 구간신호의 상기 제1 펄스 입력시점부터 상기 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수를 카운팅하여 카운팅신호를 생성하는 카운터; 및
    상기 카운팅신호와 비교신호를 비교하여 상기 동작제어신호를 생성하는 비교회로를 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 비교신호는 상기 액티브커맨드의 입력횟수가 기 설정된 횟수로 입력되는 경우의 정보를 포함하는 신호인 반도체시스템.
  8. 제 1 항에 있어서, 상기 동작구간조절회로는
    클럭의 펄스를 카운팅하여 리프레쉬구간을 설정하기 위한 리프레쉬구간신호를 생성하는 리프레쉬제어회로;
    상기 리프레쉬구간신호의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수가 상기 기 설정횟수 이상으로 입력될 때 발생하는 동작제어신호를 생성하는 액티브카운팅회로; 및
    상기 동작제어신호를 토대로 상기 동작구간을 조절하기 위한 상기 동작정보를 생성하는 동작정보생성회로를 포함하는 반도체시스템.
  9. 제 8 항에 있어서,
    상기 리프레쉬제어회로는 상기 클럭의 펄스가 상기 리프레쉬구간만큼 입력될 때 상기 리프레쉬구간신호의 상기 제1 펄스를 생성한 이후 상기 클럭의 펄스가 상기 설정구간만큼 입력될 때 상기 리프레쉬구간신호의 상기 제2 펄스를 생성하는 반도체시스템.
  10. 테스트모드구간 동안 액티브커맨드의 입력횟수를 카운팅하여 생성되는 카운팅신호를 저장하고, 상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하기 위한 동작제어신호를 생성하는 액티브카운터;
    상기 동작제어신호를 수신하여 동작구간을 조절하기 위한 동작정보를 생성하는 동작정보생성회로; 및
    상기 테스트모드 구간이 종료될 때 상기 카운팅신호를 초기화하기 위한 리셋신호를 생성하는 테스트제어회로를 포함하는 반도체시스템.
  11. 제 10 항에 있어서, 상기 테스트모드구간은 일정한 시간구간으로 설정되는 반도체시스템.
  12. 제 10 항에 있어서, 상기 액티브카운터는
    구간신호의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수를 카운팅하여 상기 카운팅신호를 생성하고, 상기 카운팅신호를 저장하며, 상기 리셋신호가 입력될 때 상기 카운팅신호를 초기화하는 카운터; 및
    상기 카운팅신호와 비교신호를 비교하여 상기 동작제어신호를 생성하는 비교회로를 포함하는 반도체시스템.
  13. 제 10 항에 있어서, 상기 테스트제어회로는 상기 테스트모드구간을 설정하기 위한 구간신호의 펄스를 생성하는 반도체시스템.
  14. 커맨드를 토대로 반도체장치에 인가되는 액티브커맨드를 생성하는 컨트롤러; 및
    테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 내부어드레스에 인접한 워드라인을 추가로 활성화하는 스마트리프레쉬주기를 조절하는 상기 반도체장치를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 테스트모드구간은 일정한 시간구간으로 설정되는 반도체시스템.
  16. 제 14 항에 있어서, 상기 반도체장치는
    상기 테스트모드구간 동안 상기 액티브커맨드의 입력횟수에 의해 발생주기가 조절되는 스마트리프레쉬신호를 생성하는 스마트리프레쉬제어회로; 및
    상기 스마트리프레쉬신호가 입력될 때 상기 내부어드레스에 인접한 워드라인을 추가로 활성화하는 스마트리프레쉬동작을 수행하는 뱅크를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 스마트리프레쉬제어회로는
    상기 테스트모드구간 동안 상기 액티브커맨드의 입력횟수를 카운팅하여 상기 카운팅신호를 생성하고, 상기 카운팅신호를 저장하며, 상기 테스트모드구간 이후 상기 카운팅신호를 초기화하는 액티브카운터;
    상기 카운팅신호와 비교신호를 비교하여 스마트리프레쉬제어신호를 생성하는 스마트리프레쉬제어신호생성회로; 및
    상기 스마트리프레쉬제어신호를 토대로 발생주기가 조절되는 상기 스마트리프레쉬신호를 생성하는 스마트리프레쉬신호생성회로를 포함하는 반도체시스템.
  18. 테스트모드구간 동안 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬주기를 조절하기 위한 리프레쉬정보를 생성하는 리프레쉬제어회로; 및
    커맨드를 토대로 반도체장치에 인가되는 상기 액티브커맨드를 생성하고, 상기 리프레쉬정보를 토대로 상기 반도체장치에 인가되는 리프레쉬커맨드의 입력횟수를 조절하는 커맨드생성회로를 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 리프레쉬제어회로는
    클럭의 펄스를 카운팅하여 상기 테스트모드구간을 설정하기 위한 구간신호를 생성하는 테스트제어회로;
    상기 구간신호의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수가 상기 기 설정횟수 이상으로 입력될 때 발생하는 동작제어신호를 생성하는 액티브카운팅회로; 및
    상기 동작제어신호를 토대로 상기 리프레쉬커맨드의 입력횟수를 조절하기 위한 상기 리프레쉬정보를 생성하는 리프레쉬정보생성회로를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 액티브카운팅회로는
    상기 구간신호의 상기 제1 펄스 입력시점부터 상기 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수를 카운팅하여 카운팅신호를 생성하는 카운터; 및
    상기 카운팅신호와 비교신호를 비교하여 상기 동작제어신호를 생성하는 비교회로를 포함하는 반도체시스템.
  21. 제 18 항에 있어서, 상기 리프레쉬제어회로는
    상기 리프레쉬커맨드의 제1 펄스 입력시점부터 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수가 상기 기 설정횟수 이상으로 입력될 때 발생하는 동작제어신호를 생성하는 액티브카운팅회로; 및
    상기 동작제어신호를 토대로 상기 리프레쉬커맨드의 입력횟수를 조절하기 위한 상기 리프레쉬정보를 생성하는 리프레쉬정보생성회로를 포함하는 반도체시스템.
  22. 제 21 항에 있어서, 상기 액티브카운팅회로는
    상기 리프레쉬커맨드의 상기 제1 펄스 입력시점부터 상기 제2 펄스 입력시점까지 상기 액티브커맨드의 입력횟수를 카운팅하여 카운팅신호를 생성하는 카운터; 및
    상기 카운팅신호와 비교신호를 비교하여 상기 동작제어신호를 생성하는 비교회로를 포함하는 반도체시스템.
  23. 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 감지하는 비교단계;
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하는 동작구간조절단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상으로 입력되지 않는 경우 상기 액티브커맨드의 입력횟수를 초기화하는 리셋단계를 포함하는 액티브주기조절방법.
  24. 제 23 항에 있어서, 상기 동작구간은 상기 액티브커맨드가 생성된 시점부터 프리차지커맨드가 생성되는 시점까지로 설정되는 액티브주기조절방법.
  25. 제 23 항에 있어서,
    상기 테스트모드구간을 설정하기 위한 상기 구간신호의 펄스가 생성되지 않는 경우 상기 액티브커맨드가 생성되는 경우를 감지하는 액티브감지단계; 및
    상기 액티브커맨드의 입력횟수를 카운팅하는 카운팅단계를 더 포함하는 액티브주기조절방법.
  26. 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 초기화하는 리셋단계;
    초기화되기 전 상기 액티브커맨드의 입력횟수를 감지하는 제1 비교단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 동작구간을 조절하는 제1 동작구간조절단계를 포함하는 액티브주기조절방법.
  27. 제 26 항에 있어서,
    상기 테스트모드구간을 설정하기 위한 상기 구간신호의 펄스가 생성되지 않는 경우 상기 액티브커맨드가 생성되는 경우를 감지하는 액티브감지단계;
    상기 액티브커맨드의 입력횟수를 카운팅하는 카운팅단계;
    상기 액티브커맨드의 입력횟수를 감지하는 제2 비교단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 상기 동작구간을 조절하는 제2 동작구간조절단계를 포함하는 액티브주기조절방법.
  28. 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 감지하는 비교단계;
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 조절하는 리프레쉬주기조절단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상으로 입력되지 않는 경우 상기 액티브커맨드의 입력횟수를 초기화하는 리셋단계를 포함하는 리프레쉬주기조절방법.
  29. 제 28 항에 있어서,
    상기 테스트모드구간을 설정하기 위한 상기 구간신호의 펄스가 생성되지 않는 경우 상기 액티브커맨드가 생성되는 경우를 감지하는 액티브감지단계; 및
    상기 액티브커맨드의 입력횟수를 카운팅하는 카운팅단계를 더 포함하는 리프레쉬주기조절방법.
  30. 테스트모드구간을 설정하기 위한 구간신호의 펄스가 생성되는 경우 액티브커맨드의 입력횟수를 초기화하는 리셋단계;
    초기화되기 전 상기 액티브커맨드의 입력횟수를 감지하는 제1 비교단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 리프레쉬커맨드의 입력횟수를 조절하는 제1 리프레쉬주기조절단계를 포함하는 리프레쉬주기조절방법.
  31. 제 30 항에 있어서,
    상기 테스트모드구간을 설정하기 위한 상기 구간신호의 펄스가 생성되지 않는 경우 상기 액티브커맨드가 생성되는 경우를 감지하는 액티브감지단계;
    상기 액티브커맨드의 입력횟수를 카운팅하는 카운팅단계;
    상기 액티브커맨드의 입력횟수를 감지하는 제2 비교단계; 및
    상기 액티브커맨드의 입력횟수가 기 설정횟수 이상 입력될 때 상기 리프레쉬커맨드의 입력횟수를 조절하는 제2 리프레쉬주기조절단계를 포함하는 액티브주기조절방법.
KR1020210124925A 2021-09-17 2021-09-17 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템 KR20230041381A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210124925A KR20230041381A (ko) 2021-09-17 2021-09-17 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템
US17/577,289 US20230088153A1 (en) 2021-09-17 2022-01-17 Semiconductor system for performing an active operation using an active period control method
CN202210253541.XA CN115831182A (zh) 2021-09-17 2022-03-15 用于使用激活时段控制方法执行激活操作的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210124925A KR20230041381A (ko) 2021-09-17 2021-09-17 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템

Publications (1)

Publication Number Publication Date
KR20230041381A true KR20230041381A (ko) 2023-03-24

Family

ID=85522458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210124925A KR20230041381A (ko) 2021-09-17 2021-09-17 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템

Country Status (3)

Country Link
US (1) US20230088153A1 (ko)
KR (1) KR20230041381A (ko)
CN (1) CN115831182A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004185686A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 半導体記憶装置
KR102615012B1 (ko) * 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
KR20220082704A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20230088153A1 (en) 2023-03-23
CN115831182A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
CN112017712B (zh) 用于跟踪受害者行的设备和方法
CN113330518B (zh) 用于管理行存取计数的设备和方法
US11532346B2 (en) Apparatuses and methods for access based refresh timing
CN112997251B (zh) 具有行锤击地址锁存机构的设备
US20210304813A1 (en) Apparatuses and methods for controlling steal rates
KR100653688B1 (ko) 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
CN1316381C (zh) 自更新装置及方法
CN114121077A (zh) 用于提供刷新地址的设备和方法
US11688454B2 (en) Semiconductor memory device and memory system including the same
KR101134240B1 (ko) 반도체 메모리 장치의 동작 방법
KR20170058022A (ko) 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20160000626A (ko) 메모리 장치
JP2012181907A (ja) 不揮発性メモリ装置およびその動作方法
US7305514B2 (en) Command sequence for optimized power consumption
US10748591B2 (en) Random code generator
KR20140026115A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140139849A (ko) 메모리 및 이를 포함 하는 메모리 시스템
KR102403340B1 (ko) 리프레쉬 제어 장치
KR20000060094A (ko) 버스트 모드 액세스를 구비한 반도체 메모리 장치
KR20230041381A (ko) 액티브주기조절방법을 이용하여 액티브동작을 수행하는 반도체시스템
KR0157289B1 (ko) 컬럼 선택 신호 제어회로
US20210005246A1 (en) Semiconductor memory device and memory system
KR20220121596A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
KR20220082704A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템