KR20230035678A - 패키지들 및 모듈들을 위한 전자기 간섭 차폐 - Google Patents

패키지들 및 모듈들을 위한 전자기 간섭 차폐 Download PDF

Info

Publication number
KR20230035678A
KR20230035678A KR1020237006348A KR20237006348A KR20230035678A KR 20230035678 A KR20230035678 A KR 20230035678A KR 1020237006348 A KR1020237006348 A KR 1020237006348A KR 20237006348 A KR20237006348 A KR 20237006348A KR 20230035678 A KR20230035678 A KR 20230035678A
Authority
KR
South Korea
Prior art keywords
emi shielding
electrical contacts
fabricating
bga
emi
Prior art date
Application number
KR1020237006348A
Other languages
English (en)
Inventor
아니켓 파틸
홍복 위
브리검 나바자
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Priority to KR1020237042938A priority Critical patent/KR20230170830A/ko
Publication of KR20230035678A publication Critical patent/KR20230035678A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

장치 및 이를 제조하기 위한 방법들이 개시된다. 장치는 기판, 기판의 표면 상에 배치된 한 세트의 전기 접촉부들, 및 한 세트의 전기 접촉부들의 외측 주변부와 기판의 외측 부분 사이에 배치된 EMI(electromagnetic interference) 차폐 페디스털 구조를 포함한다.

Description

패키지들 및 모듈들을 위한 전자기 간섭 차폐
[0001] 본 특허 출원은, "ELECTROMAGNETIC INTERFERENCE SHIELDING FOR PACKAGES AND MODULES"라는 명칭으로, 2020년 9월 2일자로 출원된 미국 정규 출원 번호 제17/010,676호를 우선권으로 주장하며, 이 미국 정규 출원은 본원의 양수인에게 양도되고, 그 전체가 인용에 의해 본원에 명시적으로 포함된다.
[0002] 본 개시내용은 일반적으로 패키지 디바이스들에 관한 것으로, 배타적이지는 않지만 더 구체적으로, 패키지들 및 모듈들을 위한 전자기 간섭 차폐 및 이들의 제작 기법들에 관한 것이다.
[0003] 집적 회로 기술은 능동 컴포넌트들의 소형화를 통해 컴퓨팅 파워를 향상시키는 데 있어 큰 진전들을 이루었다. 더 빠르고, 더 유능하며, 더 높은 성능을 갖지만 점점 더 작아지는 패키징 사이즈들을 갖는 칩셋들이 끊임없이 요구되고 있다. BGA(ball grid array)는 집적 회로들에 사용되는 표면 실장 패키징(surface-mount packaging)(칩 캐리어)의 일 유형이다. BGA 패키지들은 마이크로프로세서들과 같은 디바이스들을 영구적으로 장착하는 데 사용된다. BGA는 듀얼 인-라인 또는 플랫 패키지 상에 놓일 수 있는 것보다 더 많은 상호연결 핀들을 제공할 수 있다. 단지 주변부 대신에, 디바이스의 전체 최하부 표면이 사용될 수 있다. 패키지의 리드들을, 다이를 패키지에 연결하는 와이어들 또는 볼들에 연결하는 트레이스(trace)들은 또한, 주변부-전용(perimeter-only) 유형에 비해 평균적으로 더 짧아서, 고속으로 더 양호한 성능을 유도한다. 멀티-칩 모듈은 또한 BGA 핀들을 가질 수 있다.
[0004] 도 1은 종래의 BGA 모듈(100) 상의 전기 접촉부들(본원에서 접촉부들, 커넥터들, 전기 커넥터들, 또는 핀들로 또한 지칭될 수 있음)의 레이아웃을 도시한다. 어레이의 외측 및 내측 주변부들 상에 로케이팅된 핀들은, 이들을 도 1에서 더 밝은 다른 핀들과 시각적으로 구별하기 위해 도 1에서 더 어둡다. 도 1에서, 어레이의 최외측 커넥터들은 외측 주변부를 형성하고, 어레이의 갭을 가장 근접하게 둘러싸고 인클로징하는 어레이의 커넥터들, 즉, 커넥터들이 있을 수 있지만 그렇지 않은 그리드 상의 로케이션들은 내측 주변부를 형성한다. 도 1에서 확인될 수 있는 바와 같이, 일부 커넥터들은 외측 주변부의 일부 및 내측 주변부의 일부 둘 모두일 수 있다. 도 1은 BGA 모듈(100)의 일부의 확대도를 포함한다. 더 어두운 핀들은 통상적으로, EMI(electromagnetic interference)로부터 더 밝은 핀들을 차폐하기 위해 접지 또는 공통 공급부에 연결된다. 따라서, 제공된 EMI 차폐부는 EMI의 존재 시에도 모듈이 잘 수행할 수 있게 한다.
[0005] 도 2a 및 도 2b는 종래의 BGA 모듈(100)의 예시적인 사용들을 예시한다. 도 2a는 PCB(printed circuit board)(200)에 장착된 BGA 모듈(100)을 도시하며, 이는, 그리드 어레이의 최외측 커넥터들이 신호들 또는 전력을 위해 사용되는 그리드 어레이의 내측 커넥터들을 EMI 간섭으로부터 보호한다는 것을 보여준다. 따라서, 도 2a는 EMI 차폐부로서 사용되는 커넥터들의 외측 주변부만이 존재하는 구성을 도시한다. 도 2b는 별개의 PCB들 또는 동일한 PCB의 상이한 부분들일 수 있는 PCB(202) 및 PCB(204)에 장착된 BGA 모듈(100)을 도시한다. 도 2b에서, 다른 패키지 또는 디바이스(206)가 또한 BGA 모듈(100)에 장착된다. 이 구성에서, BGA 모듈(100)은, 다른 커넥터들을 EMI로부터 보호하기 위해 EMI 차폐부 또는 차폐부들을 형성하는 커넥터들의 외측 주변부 및 내측 주변부 둘 모두를 갖는다.
[0006] 종래의 BGA 모듈(100)의 하나의 단점은, 어레이의 외측 및 내측 주변부들을 따라 커넥터들을 사용하는 것이, 기능적으로 사용할 수 있는, 예컨대 시그널링 및 전력을 위해 사용될 수 있는 커넥터들의 수를 감소시킨다는 것이다. EMI 차폐에 사용되는 커넥터들은 통상적으로 어레이의 커넥터들의 총 수의 15%를 차지하지만(그 퍼센티지는 BGA의 치수들에 따라 더 높거나 더 낮을 수 있음), 이는 15% 더 적은 커넥터들이 시그널링 및 전력을 위해 사용될 수 있음을 의미하며, 더 큰 모듈 사이즈가 요구되는 일반적인 이유이다. EMI 차폐에 현재 사용되는 커넥터들이 대신에 시그널링 및 전력을 위해 사용될 수 있다면, 더 작은 모듈 사이즈가 사용될 수 있으며, 이는 BGA 모듈의 비용을 낮추고 BGA 모듈이 차지하는 공간을 감소시키며, 둘 모두는 바람직한 결과들이다.
[0007] 따라서, EMI 차폐를 제공하고 외측 및 내측 주변부들 상의 커넥터들이 기능적으로 사용되게 하는 패키지 구조가 필요하다.
[0008] 다음은 본원에 개시되는 장치 및 방법들과 연관된 하나 이상의 양상들 및/또는 예들에 관한 간략화된 요약을 제시한다. 따라서, 다음의 요약은 모든 고려되는 양상들 및/또는 예들에 관한 광범위한 개요로 간주되지도 않아야 하며, 다음의 요약은 모든 고려되는 양상들 및/또는 예들에 관한 핵심적인 또는 중대한 엘리먼트들을 식별하거나 또는 임의의 특정 양상 및/또는 예와 연관된 범위를 기술하는 것으로 여겨지지도 않아야 한다. 따라서, 다음의 요약은 본원에 개시되는 장치 및 방법들에 관한 하나 이상의 양상들 및/또는 예들에 관한 특정 개념들을, 아래에서 제시되는 상세한 설명에 선행하는 간략화된 형태로 제시하는 유일한 목적을 갖는다.
[0009] 본원에 개시된 다양한 양상들에 따르면, 패키지들 및 모듈들을 위한 신규한 EMI(electromagnetic interference) 차폐 페디스털 구조가 제시되며, EMI 차폐 페디스털 구조는 BGA(ball grid array) 또는 다른 세트의 전기 접촉부들의 외측 주변부와 모듈의 외측 부분, 이를테면, 외측 경계 또는 에지 사이의 이용가능한 공간에 배치된다. 유사한 구조가 BGA(ball grid array) 또는 다른 세트의 전기 접촉부들의 내측 주변부 근처에 구성될 수 있다.
[0010] 본원에 개시된 다양한 양상들에 따르면, 적어도 하나의 양상은 장치를 포함한다. 장치는 기판, 기판의 표면 상에 배치된 한 세트의 전기 접촉부들, 및 한 세트의 전기 접촉부들의 외측 주변부와 기판의 외측 부분 사이에 배치된 EMI(electromagnetic interference) 차폐 페디스털 구조를 포함한다.
[0011] 본원에 개시된 다양한 양상들에 따르면, 적어도 하나의 양상은 장치를 제작하기 위한 방법을 포함한다. 방법은 기판의 표면 상에 배치된 한 세트의 전기 접촉부들을 형성하는 단계, 및 복수의 전기 접촉부들의 외측 주변부와 기판의 표면의 외측 부분 사이에 배치된 EMI 차폐 페디스털 구조를 형성하는 단계를 포함한다.
[0012] 본원에 개시된 장치 및 방법들과 연관된 다른 특징들 및 장점들은 첨부 도면들 및 상세한 설명에 기반하여 당업자들에게 자명할 것이다.
[0013] 본 개시내용의 양상들 및 그의 수반되는 장점들의 대부분의 더 완전한 인식은, 본 개시내용의 양상들 및 그의 수반되는 장점들이 본 개시내용의 제한이 아니라 단지 예시를 위해서만 제시되는 첨부 도면들과 관련하여 고려될 때 다음의 상세한 설명을 참조하여 더 양호하게 이해됨으로써 용이하게 획득될 것이다.
[0014] 도 1은 종래의 BGA 모듈 상의 커넥터들의 레이아웃을 도시하고;
[0015] 도 2a 및 도 2b는 종래의 BGA 모듈의 예시적인 사용들을 예시하고;
[0016] 도 3은 하나 이상의 양상들에 따른 예시적인 장치의 일부를 도시하고;
[0017] 도 4는 하나 이상의 양상들에 따른 다른 예시적인 장치의 일부를 도시하고;
[0018] 도 5는 EMI 차폐 페디스털 구조를 더 상세히 예시하고;
[0019] 도 6a 및 도 6b는 장치의 예시적인 사용들을 예시하고;
[0020] 도 7은 본 개시내용의 하나 이상의 양상들에 따른 제작 기법들을 예시하고;
[0021] 도 8은 본 개시내용의 하나 이상의 양상들에 따른 장치를 제조하기 위한 예시적인 부분적인 방법의 흐름도를 예시하고;
[0022] 도 9는 본 개시내용의 하나 이상의 양상들에 따른 예시적인 모바일 디바이스를 예시하고; 그리고
[0023] 도 10은 본 개시내용의 하나 이상의 양상들에 따른 장치와 통합될 수 있는 다양한 전자 디바이스들을 예시한다.
[0024] 일반적인 관행에 따르면, 도면들에 의해 묘사되는 특징들은 실척대로 그려지지 않을 수 있다. 따라서, 묘사되는 특징들의 치수들은 명확화를 위해 임의로 확대되거나 또는 감소될 수 있다. 일반적인 관행에 따르면, 도면들 중 일부는 명확성을 위해 간략화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 묘사하지는 않을 수 있다. 추가로, 유사한 참조 번호들은 본 명세서 및 도면들 전반에 걸쳐 유사한 특징들을 표기한다.
[0025] 위에서 설명된 종래의 패키지들 및 모듈들의 결함들을 해결하기 위해, 한 세트의 커넥터들, 이를테면, BGA(ball grid array), LGA(land grid array), 구리-필라(copper-pillar), 및 다른 유형들을 갖는 패키지들 및 모듈들을 위한 새로운 EMI 차폐 페디스털 구조가 제시되는데, 여기서 EMI 차폐 페디스털 구조는 전기 연결부들의 외측 주변부와 모듈 외측 경계 또는 에지 사이의 이용가능한 공간에 배치된다. 유사한 구조가 한 세트의 전기 연결부들 내의 내측 주변부 근처에 구성될 수 있다. EMI 차폐 페디스털 구조는 한 세트의 커넥터들과 별개이고, 한 세트의 커넥터들과 별개로 구성될 수 있고, 모듈 기판의 최상부 상에 프린팅된 광 재료 빌드-업으로 제조된 바(bar) 및/또는 한 세트의 필라들일 수 있다.
[0026] BGA 패키지들의 경우, 예컨대, EMI 차폐 페디스털 구조가 BGA 핀들과 외측 기판 에지 사이의 공간에 구성되기 때문에, EMI 차폐 페디스털 구조는 추가의 수정 없이 기존의 BGA 패키지들 또는 모듈들에 사용될 수 있다. 본원에 개시되는 EMI 차폐 페디스털 구조는 EMI 차폐 목적들을 위해 BGA 커넥터들의 외측 또는 내측 주변부를 사용할 필요성을 제거한다. 따라서, 이전에 EMI 차폐만을 위해 사용되었던 그러한 커넥터들은 신호 또는 전력 커넥터들로서의 사용을 위해 이용가능하게 된다. 이는 종래의 BGA 패키지 및 모듈과 비교하여 더 작은 BGA 패키지 또는 모듈의 사용을 가능하게 할 수 있으며, 이는 BGA 패키지 또는 모듈의 비용의 감소뿐만 아니라 그 BGA 패키지 또는 모듈에 대해 요구되는 공간의 감소로 바뀔 수 있다. EMI 차폐 페디스털 구조가 연속적인 바 구조인 경우, EMI 차폐 페디스털 구조는, 예컨대 환경 조건들로부터 내측 컴포넌트들을 보호하기 위해 등각성 구조로서 동작한다. 동일한 EMI 차폐 페디스털 구조는, LGA, 구리-필라, 또는 다른 유형들의 전기 접촉부들을 사용하는 것들을 포함하는(그러나 이에 제한되지 않음) 다른 유형들의 패키지들 또는 모듈들에 대해 사용될 수 있다.
[0027] 본 개시내용의 양상들은 특정 실시예들에 관한 다음의 설명 및 관련 도면들에서 예시된다. 본원의 교시들의 범위를 벗어나지 않으면서, 대안적인 양상들 또는 실시예들이 안출될 수 있다. 추가적으로, 본원의 예시적인 실시예들의 잘-알려진 엘리먼트들은 본 개시내용의 교시들의 관련 세부 사항들을 모호하게 하지 않기 위해 상세하게 설명되지 않거나 생략될 수 있다.
[0028] 특정 설명된 예시적인 구현들에서, 다양한 컴포넌트 구조들 및 동작들의 부분들이 알려진 종래의 기법들로부터 취해지고, 그런 다음 하나 이상의 예시적인 실시예들에 따라 배열될 수 있는 경우들이 식별된다. 그러한 경우들에서, 본원에 개시된 예시적인 실시예들에서 예시된 개념들의 잠재적인 불명료화를 피하는 것을 돕기 위해, 알려진 종래의 컴포넌트 구조들 및/또는 동작들의 부분들의 내부적인 세부사항들은 생략될 수 있다.
[0029] 본원에서 사용되는 용어는 단지 특정 실시예들을 설명하는 목적을 위한 것이며, 제한하는 것으로 의도되지 않는다. 본원에서 사용되는 바와 같이, 문맥이 명확하게 달리 표시하지 않는 한, 단수형들은 복수형들을 또한 포함하는 것으로 의도된다. 추가로, 본원에서 사용될 때 "포함하다", "포함하는", "구비하다" 그리고/또는 "구비하는"이라는 용어들이, 진술된 특징들, 인티저(integer)들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 인티저들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 이해될 것이다.
[0030] 도 3은 본 개시내용의 하나 이상의 양상들에 따른 예시적인 장치(300)의 일부를 도시한다. 장치(300)는 패키지 또는 모듈일 수 있다. 예시의 목적들을 위해, 도 3은 BGA(ball grid array) 패키지 또는 모듈을 도시하지만, 본원에 개시된 동일한 개념들은 또한, LGA(land grid array) 전기 커넥터들, 구리 필라 전기 커넥터들, 또는 다른 유형들의 전기 커넥터들을 사용하는 패키지들을 포함하는(그러나 이에 제한되지 않음) 다른 유형들의 패키지들 또는 모듈들에 적용될 수 있다. 도 3은, 장치(300)의 경계 또는 에지(302), BGA(ball grid array)를 구성하는 BGA 커넥터들(304) 중 일부, 및 BGA 커넥터들(304)의 어레이의 외측 경계와 기판의 외측 부분 사이, 예컨대 BGA 커넥터들과 장치 에지(302) 사이의 영역에 배치된 한 세트의 EMI 차폐 페디스털 구조들(306)을 도시하는, 장치(300)의 하나의 코너의 확대도이다. BGA 커넥터들(304) 및 EMI 차폐 페디스털 구조들(306)의 정확한 형상들은 변할 수 있지만, BGA 커넥터들(304)은 도 3에서 원들로 표현되고, EMI 차폐 페디스털 구조들(306)은 도 3에서 정사각형들로 표현된다. BGA 커넥터들(304) 및 EMI 차폐 페디스털 구조들(306) 중 대표적인 소수만이 그에 따라 넘버링된다는 것이 주목되며; 도 3의 넘버링되지 않은 구조들은 동일한 형상을 갖는 넘버링된 구조들과 동일한 엘리먼트 넘버를 가질 것이라는 것이 이해될 것이다. EMI 차폐 페디스털 구조들(306)을 BGA 커넥터들(304)과 장치의 에지(302)(장치의 둘레, 장치의 주변부, 장치의 경계 등으로 또한 지칭될 수 있음) 사이의 이용가능한 공간에 배치함으로써, BGA 커넥터들(304) 중 어떤 것도 EMI 차폐를 위해 요구되지 않으며, 따라서 시그널링 또는 전력을 위한 사용을 위해 이용가능하다. 도 3은 또한, BGA 커넥터들(304)이 없는 어레이 내의 개방 공간을 예시한다. 여기서, 또한, EMI 차폐 페디스털 구조들(306)은 EMI로부터 어레이의 중간 내의 BGA 커넥터들(304)을 보호하도록 배치될 수 있다.
[0031] 도 4는 본 개시내용의 하나 이상의 양상들에 따른 예시적인 장치(400)의 일부를 도시한다. 장치(400)는 BGA 패키지 또는 모듈일 수 있다. 예시의 목적들을 위해, 도 4는 BGA(ball grid array) 패키지 또는 모듈을 도시하지만, 본원에 개시된 동일한 개념들은 또한, LGA(land grid array) 전기 커넥터들, 구리 필라 전기 커넥터들, 또는 다른 유형들의 전기 커넥터들을 사용하는 패키지들을 포함하는(그러나 이에 제한되지 않음) 다른 유형들의 패키지들 또는 모듈들에 적용될 수 있다. 도 4는 장치(400)의 에지 또는 경계(402), BGA(ball grid array)를 구성하는 BGA 커넥터들(404) 중 일부, 및 BGA 커넥터들(404)의 어레이의 외측 경계와 장치 에지(402) 사이의 영역에 배치되는 EMI 차폐 페디스털 구조(406)를 도시하는, 장치(400)의 하나의 코너의 확대도이다. BGA 커넥터들(404)은 도 4에서 원들로 표현되고, EMI 차폐 페디스털 구조(406)는 도 4에서 직선으로 표현되지만, BGA 커넥터들(404) 및 EMI 차폐 페디스털 구조(406)의 정확한 형상들은 변할 수 있다. BGA 커넥터들(404) 중 대표적인 소수만이 그에 따라 넘버링된다는 것이 주목되며; 도 4의 넘버링되지 않은 구조들은 동일한 형상을 갖는 넘버링된 구조들과 동일한 엘리먼트 넘버를 가질 것이라는 것이 이해될 것이다. 장치의 에지(402)와 BGA 커넥터들(404) 사이의 이용가능한 공간에 EMI 차폐 페디스털 구조(406)를 배치함으로써, BGA 커넥터들(404) 중 어떤 것도 EMI 차폐를 위해 요구되지 않으며, 따라서 시그널링 또는 전력을 위한 사용을 위해 이용가능하다. 도 4는 또한, BGA 커넥터들(404)이 없는 어레이 내의 개방 공간을 예시한다. 여기서, 또한, EMI 차폐 페디스털 구조(406)는 EMI로부터 어레이의 중간 내의 BGA 커넥터들(404)을 보호하도록 배치될 수 있다.
[0032] 도 5는 EMI 차폐 페디스털 구조를 더 상세히 예시한다. 도 5는 기판(502)을 갖는 장치(500), 이를테면, 장치(300) 또는 장치(400)의 단면도이며, 그 일부만이 도 5에 도시된다. 금속(504)은 다수의 BGA 커넥터들(506) 및 EMI 차폐 페디스털 구조(508)가 부착된 기판(502)의 최하부에 스퍼터링되었다. 일부 양상들에서, EMI 차폐 페디스털 구조(508)는 하나 이상의 필라 구조들, 하나 이상의 바 구조들, 일부 다른 구조, 또는 상기한 것들의 일부 조합이다. 일부 양상들에서, EMI 차폐 페디스털 구조(508)는 전도성 페이스트이다. 일부 양상들에서, 전도성 페이스트는 잉크젯 또는 다른 프린팅 프로세스를 사용하여 기판(502) 상에 프린팅될 수 있다. 일부 양상들에서, EMI 차폐 페디스털 구조(508)는 EMI 차폐 페디스털 구조(306) 또는 EMI 차폐 페디스털 구조(406)와 유사한 평면도 형태를 가질 수 있다.
[0033] 장치(500)는 솔더 레지스트(SR)(514)에 의해 분리된 금속 패드들(512)을 갖는 PCB(510)에 접합되도록 설계된다. 금속 패드들(512)은, BGA 커넥터들(506) 및 EMI 차폐 페디스털 구조(508)가 전기적으로 커플링될 전기 연결부들이다. BGA 커넥터들(506) 및 장치(500)는 BGA 부착 프로세스에 의해 PCB(510)의 대응하는 금속 패드(512)에 본딩되고 전기적으로 커플링될 것이다. 장치(500)의 EMI 차폐 페디스털 구조(508)는 LGA(land grid array) 부착 프로세스를 통해 솔더 페이스트(516)로 코팅된 PCB(510) 상의 대응하는 금속 패드(512)에 본딩되고 전기적으로 커플링될 것이다.
[0034] 일부 양상들에서, EMI 차폐 페디스털 구조(506)를 형성하는 전도성 페이스트는 BGA 커넥터들(506)의 높이(H2) 미만인 높이(H1)를 갖는다. 이는, 장치(500)가 PCB(510)에 전기적으로 본딩되게 하는 프로세스 동안, BGA 커넥터들(506)이 약간 압축되어, 높이(H1)와 동일하거나 또는 약간 더 낮은 높이로 끝나기 때문이다.
[0035] 도 6a 및 도 6b는 장치(500)의 예시적인 사용들을 예시한다. 도면들 둘 모두는 PCB(printed circuit board)(510)의 표면 상에 한 세트의 금속 패드들을 갖는 PCB(510)에 장착된 장치(500)를 도시하며, 그에 따라, PCB는 BGA 커넥터들(506) 중 적어도 일부에 그리고 BGA(ball grid array)의 외측 주변부 근처에 배치된 EMI 차폐 페디스털 구조(508)의 적어도 일부에 전기적으로 연결되도록 구성된다. 도 6b에서, PCB(510)는, 다른 패키지 또는 디바이스(206)가 장치(500)에 전기적으로 커플링될 수 있게 하는 개방 영역을 갖는다. 따라서, 도 6b에서, 추가적인 EMI 차폐 페디스털 구조(600)는, 예컨대, 다른 패키지 또는 디바이스(206) 주위에 전도성 루프 및/또는 한 세트의 필라들을 형성하는 BGA 커넥터들(506)의 내측 주변부로서 형성된다. 일부 양상들에서, BGA 접촉부들의 어레이 내의 구역에는 접촉부들이 없고, 그 빈 구역의 주변부를 따라 추가적인 EMI 차폐 페디스털 구조가 배치된다.
[0036] 도 2a 및 도 2b에 도시된 것과 대조적으로, 도 6a 및 도 6b에서, BGA 커넥터들(506) 모두는 시그널링 및/또는 전력을 위해 사용될 수 있음을 주목한다. EMI 차폐 페디스털 구조(508)가 그 기능을 충족시키기 때문에, BGA 커넥터들(506) 중 어떤 것도 EMI 차폐를 위해 요구되지 않는다.
[0037] 따라서, 장치(500)는 종래의 BGA 패키지들 및 모듈들에 비해 몇몇 기술적 장점들을 제공한다. 예컨대, BGA 커넥터들(506) 중 어떤 것도 EMI 차폐를 위해 필요하지 않기 때문에, BGA 커넥터들(506) 모두는 신호들 또는 전력을 전달하는 데 사용될 수 있다. 이는 동일한 사이즈의 종래의 BGA 패키지들 또는 모듈들과 비교하여 장치(500)의 커넥터 카운트를 효과적으로 증가시킨다. 마찬가지로, EMI 차폐를 위해 얼마나 많은 BGA 커넥터들(506)이 사용되어야 하는지를 고려할 필요가 없기 때문에, 더 적은 수의 BGA 커넥터들(506)을 갖는 장치(500)에서 동일한 회로를 사용하는 것이 가능할 수 있는데, 이는 종래의 BGA 패키지들 또는 모듈들과 비교하여 더 작고 더 저렴한 패키지 또는 모듈일 수 있다. 도 4에 도시된 바와 같은 일부 양상들에서, EMI 차폐 페디스털 구조는 BGA(ball grid array)의 외측 또는 내측 주변부 주위에 폐쇄된 전도성 루프를 형성할 수 있는 연속적인 구조이다. 그러한 폐쇄 루프는, 폐쇄 루프가 아닌 EMI 차폐 페디스털 구조와 비교하여 EMI에 대한 더 양호한 보호를 제공한다. 일부 양상들에서, EMI 차폐 페디스털 구조(508)는 BGA 커넥터들(506) 및 다른 전기 컴포넌트들을, 수분, 먼지, 염분, 화학물질들, 기계적 마모, 부식 등과 같은 환경 요인들에 대한 노출로부터 보호하는 등각성 구조로서 동작한다.
[0038] 도 7은 본 개시내용의 하나 이상의 양상들에 따른 제작 기법들을 예시한다. 도 7을 참조하면, 부분적 프로세스(700) 부분(i)에서, 싱귤레이션, EMI 등각적 차폐, 및 솔더 볼 부착 후에 BGA 패키지 또는 모듈이 제공된다. 부분적 프로세스(700) 부분(ii)에서, 부분(i)의 어셈블리가 뒤집힌다. 부분적 프로세스(700) 부분(iii)에서, 전도성 페이스트는, 붕괴 후에 솔더 볼들보다 더 작은 높이를 갖는 구조를 생성하기 위해, 예컨대 주입 프로세스를 사용하여 적용된다. 부분적 프로세스(700) 부분(iv)에서, PCB는 LGA 부착을 위한 구조를 생성하기 위해 전도성 페이스트를 이용한 솔더 페이스트 프린팅을 겪는다. 부분적 프로세스(700) 부분(v)에서, 부분(i)의 어셈블리는 부분(iv)의 PCB에 접합되고, BGA 부착 및 LGA 부착을 위한 솔더 리플로우 프로세스를 겪는다.
[0039] 전술한 제작 프로세스는 단지 본 개시내용의 양상들 중 일부의 일반적인 예시로서 제공되었으며, 본 개시내용 또는 첨부된 청구항들을 제한하도록 의도되지 않는다는 것이 인식될 것이다. 추가로, 당업자들에게 알려진 제작 프로세스의 많은 세부사항들은, 각각의 세부사항 및/또는 모든 가능한 프로세스 변동들의 상세한 표현 없이 개시된 다양한 양상들의 이해를 용이하게 하기 위해 요약 프로세스 부분들에서 생략되거나 결합될 수 있다.
[0040] 도 8은 본 개시내용의 하나 이상의 양상들에 따른 장치(500)를 제조하기 위한 예시적인 부분적인 방법(800)의 흐름도를 예시한다. 도 8에서, 방법은, 802에서, 기판의 표면 상에 배치된 한 세트의 BGA 접촉부들을 형성하는 단계를 포함한다. 방법은, 804에서, 한 세트의 BGA 접촉부들의 외측 주변부와 기판의 외측 부분 사이에 배치된 EMI 차폐 페디스털 구조를 형성하는 단계를 포함한다. 방법은, 806에서, 한 세트의 금속 패드들이 상부에 있는 표면을 갖는 PCB를 부착하는 단계를 포함하며, 한 세트의 금속 패드들의 제1 부분은 BGA 접촉부들 중 적어도 일부에 전기적으로 커플링되고, 한 세트의 금속 패드들의 제2 부분은 EMI 차폐 페디스털 구조의 적어도 일부에 전기적으로 커플링된다.
[0041] 도 9는 본 개시내용의 일부 예들에 따른 예시적인 모바일 디바이스를 예시한다. 이제 도 9를 참조하면, 예시적인 양상들에 따라 구성된 모바일 디바이스의 블록도가 묘사되고 일반적으로 모바일 디바이스(900)로 지정된다. 일부 양상들에서, 모바일 디바이스(900)는 무선 통신 디바이스로서 구성될 수 있다. 도시된 바와 같이, 모바일 디바이스(900)는 프로세서(902)를 포함한다. 프로세서(902)는 당해 기술분야에 잘 알려져 있는 바와 같이, 명령 파이프라인(904), BPU(buffer processing unit)(906), BIQ(branch instruction queue)(908), 및 스로틀러(910)를 포함하는 것으로 도시된다. 이러한 블록들의 다른 잘 알려진 세부사항들(예컨대, 카운터들, 엔트리들, 신뢰 필드들, 가중된 합, 비교기 등)은 명확성을 위해 이 프로세서(902)의 도면으로부터 생략되었다. 프로세서(902)는 다이-투-다이 또는 칩-투-칩 링크일 수 있는 링크를 통해 메모리(912)에 통신가능하게 커플링될 수 있다. 모바일 디바이스(900)는 또한, 디스플레이(914) 및 디스플레이 제어기(916)를 포함하며, 디스플레이 제어기(916)는 프로세서(902) 및 디스플레이(914)에 커플링된다.
[0042] 일부 양상들에서, 도 9는 프로세서(902)에 커플링된 코더/디코더(CODEC)(918)(예컨대, 오디오 및/또는 음성 CODEC); CODEC(918)에 커플링된 스피커(920) 및 마이크로폰(922); 및 무선 안테나(926) 및 프로세서(902)에 커플링된 무선 제어기 회로들(924)(이는 본원에 개시된 바와 같이, 하나 이상의 플립-칩 디바이스들을 사용하여 구현될 수 있는 모뎀, RF(radio frequency) 회로부, 필터들 등을 포함할 수 있음)을 포함할 수 있다.
[0043] 특정 양상에서, 위에서 언급된 블록들 중 하나 이상이 존재하는 경우, 프로세서(902), 디스플레이 제어기(916), 메모리(912), CODEC(918), 및 무선 제어기 회로들(924)은 본원에 개시된 기법들을 사용하여 전체적으로 또는 부분적으로 구현될 수 있는 장치들(300, 400, 및 500)을 포함하는(그러나 이에 제한되지 않음) 시스템-인-패키지 또는 시스템-온-칩 디바이스에 포함될 수 있다. 입력 디바이스(928)(예컨대, 물리적 또는 가상 키보드), 전력 공급부(930)(예컨대, 배터리), 디스플레이(914), 입력 디바이스(928), 스피커(920), 마이크로폰(922), 무선 안테나(926), 및 전력 공급부(930)는 시스템-온-칩 디바이스의 외부에 있을 수 있으며, 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스의 컴포넌트에 커플링될 수 있다.
[0044] 도 9는 모바일 디바이스를 도시하지만, 프로세서(902) 및 메모리(912)는 또한 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, PDA(personal digital assistant), 고정 로케이션 데이터 유닛, 컴퓨터, 랩톱, 태블릿, 통신 디바이스, 모바일 폰, 또는 다른 유사한 디바이스들에 또한 통합될 수 있음을 주목해야 한다.
[0045] 도 10은 본 개시내용의 다양한 예들에 따른, 위에서 언급된 통합 디바이스 또는 반도체 디바이스 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1002), 랩톱 컴퓨터 디바이스(1004), 및 고정 로케이션 단말 디바이스(1006) 각각은 일반적으로 UE(user equipment)로 간주될 수 있고, 예컨대, 본원에서 설명된 바와 같은 장치(1000), 이를테면, 장치들(300, 400, 또는 500)을 포함할 수 있다. 디바이스는, 예컨대, 본원에서 설명된 집적 회로들, 다이들, 통합 디바이스들, 통합 디바이스 패키지들, 집적 회로 디바이스들, 디바이스 패키지들, IC(integrated circuit) 패키지들, 패키지-온-패키지 디바이스들 중 임의의 것일 수 있다. 도 10에 예시된 모바일 폰 디바이스(1002), 랩톱 컴퓨터 디바이스(1004), 및 고정 로케이션 단말 디바이스(1006)는 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 PCS(personal communication system) 유닛들, 휴대용 데이터 유닛들, 이를테면, 개인 휴대 정보 단말들, GPS(global positioning system) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정 로케이션 데이터 유닛들, 이를테면, 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현된 전자 디바이스들, IoT(Internet of things) 디바이스, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하는(그러나 이에 제한되지 않음) 피처 디바이스를 포함할 수 있다.
[0046] 앞서 개시된 패키지, 디바이스들, 및 기능들은 컴퓨터-판독가능 매체들 상에 저장된 컴퓨터 파일들(예컨대, RTL, GDSII, GERBER 등)로 설계 및 구성될 수 있다. 그러한 파일들 중 일부 또는 전부는 그러한 파일들에 기반하여 디바이스들을 제작하는 제작 핸들러들에게 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함할 수 있으며, 그런 다음, 그 반도체 웨이퍼들은 반도체 다이로 절단되고 플립-칩 또는 다른 패키지로 패키징된다. 그런 다음, 패키지들은 본원에서 설명되는 디바이스들에서 이용될 수 있다.
[0047] 본원에 개시되는 다양한 양상들이 당업자들에 의해 설명 및/또는 인지되는 구조들, 재료들 및/또는 디바이스들에 대한 기능적 등가물들로서 설명될 수 있다는 것이 인식될 것이다. 예컨대, 일 양상에서, 장치는 위에서 논의된 다양한 기능들을 수행하기 위한 수단을 포함할 수 있다. 위에서 언급된 양상들은 단지 예들로서 제공되며, 청구되는 다양한 양상들은 예들로서 인용된 특정 참조들 및/또는 예시들로 제한되지 않는다는 것이 인식될 것이다.
[0048] 도 3 - 도 10에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 몇몇 컴포넌트들, 프로세스들, 또는 기능들에 통합될 수 있다. 본 개시내용을 벗어나지 않으면서 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 추가될 수 있다. 또한, 본 개시내용의 도 3 - 도 10 및 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않음이 주목되어야 한다. 일부 구현들에서, 도 3 내지 도 10 및 그의 대응하는 설명은 통합형 디바이스들을 제조, 생성, 제공, 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 통합형 디바이스, 다이 패키지, IC(integrated circuit), 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 및/또는 인터포저(interposer)를 포함할 수 있다.
[0049] 본원에서 사용되는 바와 같이, 용어들 "사용자 장비"(또는 "UE"), "사용자 디바이스", "사용자 단말", "클라이언트 디바이스", "통신 디바이스", "무선 디바이스", "무선 통신 디바이스", "핸드헬드 디바이스", "모바일 디바이스", "모바일 단말", "모바일 스테이션", "핸드셋", "액세스 단말", "가입자 디바이스", "가입자 단말", "가입자 스테이션", "단말", 및 그 변형들은 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 임의의 적절한 모바일 또는 정지형 디바이스를 상호교환 가능하게 지칭할 수 있다. 이들 용어들은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 스마트폰, 개인 휴대 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, IoT(Internet of thing) 디바이스, 랩톱 컴퓨터, 서버, 자동차에 있는 자동차 디바이스, 및/또는 통상적으로 사람이 휴대하고 그리고/또는 통신 능력들(예컨대, 무선, 셀룰러, 적외선, 단거리(short-range) 라디오 등)을 갖는 다른 유형들의 휴대용 전자 디바이스들을 포함한다(그러나 이에 제한되지 않음). 이들 용어들은 또한, 이를테면, 단거리 무선, 적외선, 유선 연결 또는 다른 연결에 의해 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 다른 디바이스와 통신하는 디바이스들을, 위성 신호 수신, 보조 데이터 수신, 및/또는 포지션-관련 프로세싱이 디바이스에서 발생하는지 또는 다른 디바이스에서 발생하는지에 관계 없이 포함하는 것으로 의도된다. 게다가, 이들 용어들은, RAN(radio access network)을 통해 코어 네트워크와 통신할 수 있는 무선 및 유선 통신 디바이스들을 포함하는 모든 디바이스들을 포함하는 것으로 의도되며, 코어 네트워크를 통해, UE들은 인터넷과 같은 외부 네트워크들 및 다른 UE들과 연결될 수 있다. 물론, 이를테면, 유선 액세스 네트워크, WLAN(wireless local area network)(예컨대, IEEE 802.11 등에 기반함) 등을 통해 코어 네트워크 및/또는 인터넷에 연결하는 다른 메커니즘들이 또한, UE들에 대해 가능하다. UE들은 PC(printed circuit) 카드들, 콤팩트 플래시 디바이스들, 외부 또는 내부 모뎀들, 무선 또는 유선 폰들, 스마트폰들, 태블릿들, 추적 디바이스들, 자산 태그들 등을 포함하는(그러나 이에 제한되지 않음) 다수의 유형들의 디바이스들 중 임의의 것에 의해 구현될 수 있다. UE들이 RAN에 신호들을 전송할 수 있게 하는 통신 링크는 업링크 채널(예컨대, 역방향 트래픽 채널, 역방향 제어 채널, 액세스 채널 등)로 지칭된다. RAN이 UE들에 신호들을 전송할 수 있게 하는 통신 링크는 다운링크 또는 순방향 링크 채널(예컨대, 페이징 채널, 제어 채널, 브로드캐스트 채널, 순방향 트래픽 채널 등)로 지칭된다. 본원에서 사용되는 바와 같이, TCH(traffic channel)라는 용어는 업링크/역방향 또는 다운링크/순방향 트래픽 채널을 지칭할 수 있다.
[0050] 전자 디바이스들 사이의 무선 통신은 상이한 기술들, 이를테면, CDMA(code division multiple access), W-CDMA(wideband CDMA), TDMA(time division multiple access), FDMA(frequency division multiple access), OFDM(Orthogonal Frequency Division Multiplexing), GSM(Global System for Mobile Communications), 3GPP(Third Generation Partnership Project) LTE(Long Term Evolution), 5G 뉴 라디오, BT(Bluetooth), BLE(Bluetooth Low Energy), IEEE 802.11(WiFi) 및 IEEE 802.15.4(Zigbee/Thread), 또는 무선 통신 네트워크 또는 데이터 통신 네트워크에서 사용될 수 있는 다른 프로토콜들에 기반할 수 있다. 블루투스 로우 에너지(블루투스 LE, BLE 및 블루투스 스마트(Bluetooth Smart)로서 또한 알려짐)는, 유사한 통신 범위를 유지하면서 상당히 감소된 전력 소비 및 비용을 제공하는 것으로 의도된 블루투스 스페셜 인터레스트 그룹(Bluetooth Special Interest Group)에 의해 설계 및 판매되는 무선 개인 영역 네트워크 기술이다. BLE는 블루투스 코어 규격 버전 4.0의 채택으로 2010년에 메인 블루투스 표준으로 병합되었고, 블루투스 5에서 업데이트되었다.
[0051] "예시적인"이라는 단어는, "예, 경우, 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. "예시적인" 것으로서 본원에 설명된 임의의 세부사항들은 다른 예들에 비해 유리한 것으로서 반드시 해석되어서는 안된다. 마찬가지로, "예들"이라는 용어는, 모든 예들이 논의된 특징, 장점 또는 동작 모드를 포함한다는 것을 의미하지는 않는다. 더욱이, 특정 특징 및/또는 구조는 하나 이상의 다른 특징들 및/또는 구조들과 조합될 수 있다. 게다가, 이에 의해 설명되는 장치의 적어도 일부는 이에 의해 설명되는 방법의 적어도 일부를 수행하도록 구성될 수 있다.
[0052] "연결되는", "커플링되는"이란 용어들, 또는 이들의 임의의 변형은 엘리먼트들 사이의 직접적인 또는 간접적인 임의의 연결 또는 커플링을 의미하며, 연결이 직접적으로 연결되는 것으로 명백하게 개시되지 않는 한, 중간 엘리먼트를 통해 함께 "연결되는" 또는 "커플링되는" 2개의 엘리먼트들 사이의 이러한 중간 엘리먼트의 존재를 포함할 수 있다는 것이 주목되어야 한다.
[0053] "제1", "제2" 등과 같은 표기를 사용하는, 본원에서의 엘리먼트에 대한 임의의 참조는 그러한 엘리먼트들의 수량 및/또는 순서를 제한하지 않는다. 오히려, 이들 표기들은, 2개 이상의 엘리먼트들 및/또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 사용된다. 또한, 달리 진술되지 않는 한, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.
[0054] 당업자들은 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 것을 인식할 것이다. 예컨대, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.
[0055] 본 출원에서 묘사되는 어떤 진술 또는 예시도, 임의의 컴포넌트, 액션, 특징, 이익, 장점 또는 등가물이 청구항들에서 언급되는지 여부에 관계 없이, 이러한 임의의 컴포넌트, 액션, 특징, 이익, 장점 또는 등가물을 공중에 전용하는 것으로 의도되지 않는다.
[0056] 추가로, 당업자들은, 본원에 개시되는 예들과 관련하여 설명되는 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 액션들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합들로서 구현될 수 있다는 것을 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확하게 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 액션들은 일반적으로 그들의 기능의 관점에서 위에서 설명되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 판정들이 본 개시내용의 범위를 벗어나게 하는 것으로 해석되지 않아야 한다.
[0057] 일부 양상들이 디바이스와 관련하여 설명되었지만, 이들 양상들이 또한 대응하는 방법의 설명을 구성한다는 것은 말할 필요도 없으며, 따라서 디바이스의 블록 또는 컴포넌트는 또한 대응하는 방법 액션으로서 또는 방법 액션의 특징으로서 이해되어야 한다. 이와 유사하게, 방법 액션과 관련하여 또는 방법 액션으로서 설명되는 양상들은 또한, 대응하는 디바이스의 대응하는 블록 또는 세부사항 또는 특징의 설명을 구성한다. 방법 액션들 중 일부 또는 전부는, 예컨대, 마이크로프로세서, 프로그램가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 하드웨어 장치를 사용하여) 수행될 수 있다. 일부 예들에서, 가장 중요한 방법 액션들 중 일부 또는 복수의 방법 액션들이 그러한 장치에 의해 수행될 수 있다.
[0058] 위의 상세한 설명에서, 상이한 특징들이 예들에서 함께 그룹화됨을 알 수 있다. 이러한 개시 방식은 청구되는 예들이 개개의 청구항에서 명시적으로 언급되는 것보다 더 많은 특징들을 갖는다는 의도로서 이해되지 않아야 한다. 오히려, 본 개시내용은 개시되는 개별적인 예의 모든 특징들보다 더 적은 특징들을 포함할 수 있다. 그러므로, 다음의 청구항들은 이로써 설명에 통합되는 것으로 간주되어야 하며, 여기서, 각각의 청구항은 그 자체로 별개의 예로서 있을 수 있다. 각각의 청구항이 그 자체로 별개의 예로서 있을 수 있지만, 종속 청구항이 청구항들에서 하나 또는 복수의 청구항들과의 특정 조합을 지칭할 수 있더라도, 다른 예들이 또한, 상기 종속 청구항과 임의의 다른 종속 청구항의 청구 대상의 조합 또는 임의의 특징과 다른 종속 및 독립 청구항들의 조합을 포함하거나 또는 포괄할 수 있다는 것이 주목되어야 한다. 그러한 조합들은, 특정 조합이 의도되지 않는 것으로 명시적으로 표현되지 않는 한, 본원에서 제안된다. 더욱이, 청구항이 독립 청구항을 직접 인용하지 않더라도, 상기 청구항의 특징들이 임의의 다른 독립 청구항에 포함될 수 있는 것으로 또한 의도된다.
[0059] 더욱이, 본 설명에서 또는 청구항들에 개시되는 방법들, 시스템들 및 장치는 개시된 방법들의 개개의 액션들 및/또는 기능들을 수행하기 위한 수단을 포함하는 디바이스에 의해 구현될 수 있다는 점이 주목되어야 한다.
[0060] 더욱이, 일부 예들에서, 개별적인 액션은 복수의 서브-액션들로 세분되거나 또는 복수의 서브-액션들을 포함할 수 있다. 그러한 서브-액션들은 개별적인 액션의 개시내용에 포함되고 개별적인 액션의 개시내용의 일부일 수 있다.
[0061] 전술된 개시내용은 본 개시내용의 예시적인 예들을 나타내지만, 다양한 변화들 및 수정들이 첨부된 청구항들에 의해 정의되는 바와 같은 본 개시내용의 범위를 벗어나지 않으면서 본원에서 이루어질 수 있다는 점이 주목되어야 한다. 본원에서 설명되는 본 개시내용의 예들에 따른 방법 청구항들의 기능들 및/또는 액션들은 임의의 특정 순서로 수행될 필요는 없다. 추가적으로, 본원에 개시되는 양상들 및 예들의 관련 세부사항들을 모호하게 하지 않기 위하여, 잘 알려진 엘리먼트들은 상세히 설명되지 않을 것이거나 또는 생략될 수 있다. 더욱이, 본 개시내용의 엘리먼트들은 단수 형태로 설명되거나 또는 청구될 수 있지만, 단수에 대한 제한이 명시적으로 서술되지 않는 한 복수가 고려된다.

Claims (30)

  1. 장치로서,
    기판;
    상기 기판의 표면 상에 배치된 복수의 전기 접촉부들; 및
    상기 복수의 전기 접촉부들의 외측 주변부와 상기 기판의 외측 부분 사이에 배치된 EMI(electromagnetic interference) 차폐 페디스털 구조를 포함하는,
    장치.
  2. 제1 항에 있어서,
    상기 복수의 전기 접촉부들 중 적어도 하나는 BGA(ball grid array) 접촉부, LGA(land grid array) 콘트랙트(contract), 또는 구리 필라(copper pillar)를 포함하는,
    장치.
  3. 제1 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 전도성 페이스트를 포함하는,
    장치.
  4. 제1 항에 있어서,
    상기 EMI 차폐 페디스털 구조의 높이는 상기 전기 접촉부들의 높이 미만인,
    장치.
  5. 제1 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 복수의 필라 구조들을 포함하는,
    장치.
  6. 제5 항에 있어서,
    상기 복수의 필라 구조들은 상기 복수의 전기 접촉부들을 완전히 인클로징하는,
    장치.
  7. 제1 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 적어도 하나의 바(bar) 구조를 포함하는,
    장치.
  8. 제7 항에 있어서,
    상기 적어도 하나의 바 구조는 연속적인 바 구조로서 형성되고, 그리고 상기 복수의 전기 접촉부들을 완전히 인클로징하는,
    장치.
  9. 제1 항에 있어서,
    상기 전기 접촉부들 내에 로케이팅된 하나 이상의 추가적인 EMI 차폐 페디스털 구조들을 더 포함하는,
    장치.
  10. 제1 항에 있어서,
    제1 구역의 주변부를 따라 배치된 하나 이상의 추가적인 EMI 차폐 페디스털 구조들을 더 포함하며,
    상기 제1 구역은 상기 복수의 전기 접촉부들 중 어떤 것도 포함하지 않는,
    장치.
  11. 제1 항에 있어서,
    제1 표면 상에 복수의 금속 패드들이 배치된 PCB(printed circuit board)를 더 포함하며,
    상기 복수의 금속 패드들의 제1 부분은 상기 복수의 전기 접촉부들 중 적어도 일부에 전기적으로 커플링되고, 그리고 상기 복수의 금속 패드들의 제2 부분은 상기 EMI 차폐 페디스털 구조의 적어도 일부에 전기적으로 커플링되는,
    장치.
  12. 제11 항에 있어서,
    상기 복수의 금속 패드들의 제1 부분은 BGA(ball grid array) 부착 프로세스를 사용하여 상기 복수의 전기 접촉부들 중 적어도 일부에 커플링되는,
    장치.
  13. 제11 항에 있어서,
    상기 복수의 금속 패드들의 제2 부분은 솔더(solder)를 사용하여 상기 EMI 차폐 페디스털 구조의 적어도 일부에 커플링되는,
    장치.
  14. 제11 항에 있어서,
    상기 복수의 금속 패드들의 제2 부분은 LGA(land grid array) 부착 프로세스를 사용하여 상기 EMI 차폐 페디스털 구조의 적어도 일부에 커플링되는,
    장치.
  15. 제11 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 등각성 구조(conformal structure)를 포함하는,
    장치.
  16. 장치를 제작하기 위한 방법으로서,
    기판의 표면 상에 배치된 복수의 전기 접촉부들을 형성하는 단계; 및
    상기 복수의 전기 접촉부들의 외측 주변부와 상기 기판의 외측 부분 사이에 배치된 EMI(electromagnetic interference) 차폐 페디스털 구조를 형성하는 단계를 포함하는,
    장치를 제작하기 위한 방법.
  17. 제16 항에 있어서,
    상기 복수의 전기 접촉부들 중 적어도 하나는 BGA(ball grid array) 접촉부, LGA(land grid array) 콘트랙트, 또는 구리 필라를 포함하는,
    장치를 제작하기 위한 방법.
  18. 제16 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 전도성 페이스트를 포함하는,
    장치를 제작하기 위한 방법.
  19. 제16 항에 있어서,
    상기 EMI 차폐 페디스털 구조의 높이는 상기 전기 접촉부들의 높이 미만인,
    장치를 제작하기 위한 방법.
  20. 제16 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 복수의 필라 구조들을 포함하는,
    장치를 제작하기 위한 방법.
  21. 제20 항에 있어서,
    상기 복수의 필라 구조들은 상기 복수의 전기 접촉부들을 완전히 인클로징하는,
    장치를 제작하기 위한 방법.
  22. 제16 항에 있어서,
    상기 EMI 차폐 페디스털 구조는 적어도 하나의 바 구조를 포함하는,
    장치를 제작하기 위한 방법.
  23. 제22 항에 있어서,
    상기 적어도 하나의 바 구조는 연속적인 바 구조로서 형성되고, 그리고 상기 복수의 전기 접촉부들을 완전히 인클로징하는,
    장치를 제작하기 위한 방법.
  24. 제16 항에 있어서,
    상기 전기 접촉부들 내에 로케이팅된 하나 이상의 추가적인 EMI 차폐 구조들을 더 포함하는,
    장치를 제작하기 위한 방법.
  25. 제16 항에 있어서,
    제1 구역의 주변부를 따라 배치된 하나 이상의 추가적인 EMI 차폐 구조들을 더 포함하며,
    상기 제1 구역은 상기 복수의 전기 접촉부들 중 어떤 것도 포함하지 않는,
    장치를 제작하기 위한 방법.
  26. 제16 항에 있어서,
    제1 표면 상에 복수의 금속 패드들이 배치된 PCB(printed circuit board)를 상기 장치에 부착하는 단계를 더 포함하며,
    상기 복수의 금속 패드들의 제1 부분은 상기 복수의 전기 접촉부들 중 적어도 일부에 전기적으로 커플링되고, 그리고 상기 복수의 금속 패드들의 제2 부분은 상기 EMI 차폐 구조의 적어도 일부에 전기적으로 커플링되는,
    장치를 제작하기 위한 방법.
  27. 제26 항에 있어서,
    상기 복수의 금속 패드들의 제1 부분은 BGA(ball grid array) 부착 프로세스를 사용하여 상기 복수의 전기 접촉부들 중 적어도 일부에 커플링되는,
    장치를 제작하기 위한 방법.
  28. 제26 항에 있어서,
    상기 복수의 금속 패드들의 제2 부분은 솔더를 사용하여 상기 EMI 차폐 구조의 적어도 일부에 커플링되는,
    장치를 제작하기 위한 방법.
  29. 제26 항에 있어서,
    상기 복수의 금속 패드들의 제2 부분은 LGA(land grid array) 부착 프로세스를 사용하여 상기 EMI 차폐 구조의 적어도 일부에 커플링되는,
    장치를 제작하기 위한 방법.
  30. 제26 항에 있어서,
    상기 EMI 차폐 구조는 등각성 구조(conformal structure)를 포함하는,
    장치를 제작하기 위한 방법.
KR1020237006348A 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐 KR20230035678A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237042938A KR20230170830A (ko) 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/010,676 US11177223B1 (en) 2020-09-02 2020-09-02 Electromagnetic interference shielding for packages and modules
US17/010,676 2020-09-02
PCT/US2021/045267 WO2022051061A1 (en) 2020-09-02 2021-08-09 Electromagnetic interference shielding for packages and modules

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237042938A Division KR20230170830A (ko) 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐

Publications (1)

Publication Number Publication Date
KR20230035678A true KR20230035678A (ko) 2023-03-14

Family

ID=77543697

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237042938A KR20230170830A (ko) 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐
KR1020237006348A KR20230035678A (ko) 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237042938A KR20230170830A (ko) 2020-09-02 2021-08-09 패키지들 및 모듈들을 위한 전자기 간섭 차폐

Country Status (7)

Country Link
US (1) US11177223B1 (ko)
EP (1) EP4208898A1 (ko)
KR (2) KR20230170830A (ko)
CN (1) CN116057701A (ko)
BR (1) BR112023003127A2 (ko)
TW (1) TW202213701A (ko)
WO (1) WO2022051061A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307289A (ja) * 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US20170179041A1 (en) * 2015-12-22 2017-06-22 Intel Corporation Semiconductor package with trenched molding-based electromagnetic interference shielding
US9974181B2 (en) * 2016-03-24 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with external shield and back-spill barrier for protecting contact pads
CN109378300B (zh) * 2016-11-27 2020-05-15 乐清市风杰电子科技有限公司 晶圆封装结构
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
CN112166502B (zh) * 2018-05-31 2023-01-13 华为技术有限公司 一种倒装芯片的封装结构及电子设备
US20200168557A1 (en) * 2018-11-28 2020-05-28 Chung-Che Tsai Semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
BR112023003127A2 (pt) 2023-04-04
TW202213701A (zh) 2022-04-01
EP4208898A1 (en) 2023-07-12
US11177223B1 (en) 2021-11-16
CN116057701A (zh) 2023-05-02
WO2022051061A1 (en) 2022-03-10
KR20230170830A (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
CN105720049A (zh) 负鼠晶片封装叠加设备
WO2022140721A1 (en) Antenna module
US20210249359A1 (en) Package with integrated structure
US11804428B2 (en) Mixed pad size and pad design
US11177223B1 (en) Electromagnetic interference shielding for packages and modules
US11637057B2 (en) Uniform via pad structure having covered traces between partially covered pads
US11832391B2 (en) Terminal connection routing and method the same
KR20230095944A (ko) 패시브 컴포넌트 대 다이 임계 거리 감소를 위한 패키지 구조
KR20230041698A (ko) 재분배 층 연결
US12021063B2 (en) Circular bond finger pad
CN109716510B (zh) 浮置的封装加强肋
US11557557B2 (en) Flip-chip flexible under bump metallization size
US20240088081A1 (en) Die package with sealed die enclosures
US20220352075A1 (en) Multi-die interconnect
US20230197554A1 (en) Thermal bridge interposer structure
US10892236B2 (en) Integrated circuit having a periphery of input/output cells

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
A107 Divisional application of patent