KR20230034788A - 자기 소자 - Google Patents

자기 소자 Download PDF

Info

Publication number
KR20230034788A
KR20230034788A KR1020210117948A KR20210117948A KR20230034788A KR 20230034788 A KR20230034788 A KR 20230034788A KR 1020210117948 A KR1020210117948 A KR 1020210117948A KR 20210117948 A KR20210117948 A KR 20210117948A KR 20230034788 A KR20230034788 A KR 20230034788A
Authority
KR
South Korea
Prior art keywords
pattern
magnetic
contact
layer
seed
Prior art date
Application number
KR1020210117948A
Other languages
English (en)
Inventor
박상환
김영현
김재훈
박정헌
오세충
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210117948A priority Critical patent/KR20230034788A/ko
Priority to US17/720,591 priority patent/US20230074141A1/en
Priority to CN202211048369.0A priority patent/CN115768243A/zh
Publication of KR20230034788A publication Critical patent/KR20230034788A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 소자는 기판 상에 배치된 시드 패턴과, 상기 시드 패턴 상에 배치된 기준 자성 구조물과, 상기 기준 자성 구조물 상에 배치된 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고, 상기 기준 자성 구조물은 상기 시드 패턴의 상면에 접하는 제1 고정 패턴, 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴(anti-ferromagnetic coupling pattern), 및 상기 반강자성 결합 패턴의 상면에 접하는 제2 고정 패턴으로 이루어지는 SAF 구조(synthetic antiferromagnetic structure)와, 상기 제2 고정 패턴의 상면에 접하는 비자성 패턴과, 상기 비자성 패턴의 상면에 접하는 분극 강화 자성 패턴을 포함한다.

Description

자기 소자 {Magnetic device}
본 발명의 기술적 사상은 자기 소자에 관한 것으로, 특히 수직 자기 이방성 (PMA: perpendicular magnetic anisotropy)을 가지는 자성층을 구비하는 자기 소자에 관한 것이다.
자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM (magnetic random access memory) 소자의 MTJ 셀이 미세화됨에 따라, MTJ 셀에 직접 전류를 인가하여 자화 반전을 유도하여 STT(spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM(magnetoresistive random access memory) 이 주목을 받고 있다. 고집적화된 STT-MRAM에서 고집적화 및/또는 저소비전력화에 대한 요구가 커짐에 따라 이러한 요구들을 충족하기 위한 다양한 연구들이 진행되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 고정층으로부터 그 주위에 미치는 자계의 악영향을 최소화함으로써 신뢰성이 향상된 자기 소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 자기 소자는 기판 상에 배치된 시드 패턴과, 상기 시드 패턴 상에 배치된 기준 자성 구조물과, 상기 기준 자성 구조물 상에 배치된 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고, 상기 기준 자성 구조물은 상기 시드 패턴의 상면에 접하는 제1 고정 패턴, 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴(anti-ferromagnetic coupling pattern), 및 상기 반강자성 결합 패턴의 상면에 접하는 제2 고정 패턴으로 이루어지는 SAF 구조(synthetic antiferromagnetic structure)와, 상기 제2 고정 패턴의 상면에 접하는 비자성 패턴과, 상기 비자성 패턴의 상면에 접하는 분극 강화 자성 패턴을 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 자기 소자는 기판 상에 배치된 시드 패턴과, 상기 시드 패턴 상에 배치된 MTJ(magnetic tunnel junction) 구조를 포함하고, 상기 MTJ 구조는 기준 자성 구조물과, 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고, 상기 기준 자성 구조물은 1 개의 SAF 구조와, 분극 강화 자성 패턴과, 상기 1 개의 SAF 구조와 상기 분극 강화 자성 패턴과의 사이에 개재된 비자성 패턴 만으로 이루어지고, 상기 SAF 구조는 코발트(Co)를 포함하고 상기 시드 패턴의 상면에 접하는 제1 고정 패턴과, 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴과, Co를 포함하고 상기 반강자성 결합 패턴의 상면에 접하는 저면과 상기 비자성 패턴의 저면에 접하는 상면을 가지는 제2 고정 패턴으로 이루어진다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 자기 소자는 기판 상에 배치되고 수직 방향으로 이격된 제1 전극 및 제2 전극과, 상기 제1 전극과 상기 제2 전극과의 사이에 개재되고 상기 제1 전극 상에서 상기 수직 방향으로 차례로 적층된 시드 패턴 및 MTJ(magnetic tunnel junction) 구조를 포함하고, 상기 MTJ 구조는 기준 자성 구조물과, 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고, 상기 기준 자성 구조물은 1 개의 SAF 구조와, 분극 강화 자성 패턴과, 상기 1 개의 SAF 구조와 상기 분극 강화 자성 패턴과의 사이에 개재된 비자성 패턴 만으로 이루어지고, 상기 SAF 구조는 Co로 이루어지고 상기 시드 패턴의 상면에 접하는 제1 고정 패턴과, Ir 층으로 이루어지고 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴과, Co로 이루어지고 상기 반강자성 결합 패턴의 상면에 접하는 저면과 상기 비자성 패턴의 저면에 접하는 상면을 가지는 제2 고정 패턴으로 이루어진다.
본 발명의 기술적 사상에 의한 자기 소자는 MTJ 구조에서 단순화된 구조를 가지는 SAF 구조를 포함함으로써 수직 방향의 두께가 매우 작은 초박형 SAF 구조를 구현할 수 있다. 따라서, 상기 SAF 구조로부터 자유 자성 패턴에 미치는 국부적 수평 자기 이방성(in-plane magnetic anisotropy) 성분의 자기 모멘트(magnetic moment)가 최소화되어 자기 소자의 데이터 유지(retention) 특성이 개선될 수 있으며, MTJ 구조의 수직 방향(Z 방향) 단면에서의 표면 러프니스(roughness)를 감소시킬 수 있다. 또한, 자기 소자의 제조 공정이 단순화될 수 있으며, 자기 소자의 제조 공정에서 열이 수반되는 공정을 수행하는 경우에도 매우 낮은 자기 모멘트 효과로 인해 열적 안정성을 향상시킬 수 있다. 따라서, 내열 특성이 우수하여 비교적 고열에서도 안정된 수직 자기 이방성을 유지할 수 있으며, 이에 따라, 자기 소자의 고집적화시 요구되는 열적 안정성을 개선하여 데이터 리텐션 특성이 우수하고 신뢰성이 향상된 자기 소자를 제공할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 개략적인 구성을 도시한 도면이다.
도 2는 도 1에 예시한 자기 소자를 보다 상세히 설명하기 위한 단면도이다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 자기 소자를 설명하기 위한 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 자기 소자를 설명하기 위한 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 자기 소자를 설명하기 위한 단면도이다.
도 6a 내지 도 6j는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 자유 자성 패턴에서의 데이터 유지(retention) 특성을 평가한 결과를 나타낸 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(100)의 개략적인 구성을 도시한 도면이다. 도 1에는 STT-MRAM으로 이루어지는 자기 소자(100)가 예시되어 있다.
자기 소자(100)는 메모리 셀(MC)을 포함할 수 있다. 메모리 셀(MC)은 수직 방향(Z 방향)으로 이격되어 있는 제1 전극(E1) 및 제2 전극(E2)과, 제1 전극(E1)과 제2 전극(E2)과의 사이에 개재되고 제1 전극(E1) 위에서 수직 방향(Z 방향)으로 차례로 적층된 시드 패턴(102) 및 MTJ(magnetic tunnel junction) 구조(140)를 포함할 수 있다. MTJ 구조(140)는 제1 전극(E1)을 통해 셀 트랜지스터(CT)에 연결될 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인 (WL)에 연결되고, 셀 트랜지스터(CT)의 한 전극은 MTJ 구조(140)를 통해 비트 라인(BL)에 연결되고, 셀 트랜지스터(CT)의 다른 전극은 소스 라인(SL)에 연결될 수 있다.
MTJ 구조(140)는 수직 방향(Z 방향)을 따라 순차적으로 배치된 기준 자성 구조물(110), 터널 배리어(120), 및 자유 자성 패턴(130)를 포함할 수 있다. 터널 배리어(120)는 기준 자성 구조물(110)과 자유 자성 패턴(130)과의 사이에 개재될 수 있다. 기준 자성 구조물(110)은 수직 방향(Z 방향)으로 자화 용이축(magnetization easy axis)을 가지고 자화 방향이 고정될 수 있다. 자유 자성 패턴(130)은 수직 방향(Z 방향)으로 자화 용이축을 가지고 자화 방향이 조건에 따라 가변적일 수 있다. 기준 자성 구조물(110) 및 자유 자성 패턴(130)의 배치는 도 1에 예시된 바에 한정되는 것은 아니며, 기준 자성 구조물(110) 및 자유 자성 패턴(130) 각각의 위치가 서로 바뀔 수도 있다.
MTJ 구조(140)의 저항 값은 자유 자성 패턴(130) 및 기준 자성 구조물(110)에서의 자화 방향에 따라 달라질 수 있다. 자유 자성 패턴(130)에서의 자화 방향과 기준 자성 구조물(110)에서의 자화 방향이 평행(parallel)일 때, MTJ 구조(140)는 낮은 저항 값을 가지며 데이터 '0'을 저장할 수 있다. 자유 자성 패턴(130)에서의 자화 방향과 기준 자성 구조물(110)에서의 자화 방향이 반평행(antiparallel)일 때, MTJ 구조(140)는 높은 저항 값을 가지며, 데이터 '1'을 저장할 수 있다.
기준 자성 구조물(110)에 표시된 단방향 화살표는 기준 자성 구조물(110)이 고정 자화를 가지는 것을 의미하며, 자유 자성 패턴(130)에 표시된 양방향 화살표는 자유 자성 패턴(130)이 기준 자성 구조물(110)의 자화 방향에 대하여 평행하게 자화되거나 반평행하게 자화될 수 있다는 것을 의미한다. MTJ 구조(140)에서 스핀 토크를 갖는 터널링 전류의 방향을 제어함으로써 자유 자성 패턴(130)의 자화 방향이 변화될 수 있다.
도 1에 예시한 자기 소자(100)에서, STT-MRAM의 쓰기 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)과 소스 라인(SL) 사이에 쓰기 전류를 인가할 수 있다. 이때, 쓰기 전류의 방향에 따라 자유 자성 패턴(130)의 자화 방향이 결정될 수 있다. MTJ 구조(140)에서 자유 자성 패턴(130)의 자화 방향은 STT(spin transfer torque)에 의해 변할 수 있다.
자기 소자(100)에서, STT-MRAM의 독출 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 인가하여 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)으로부터 소스 라인(SL) 방향으로 독출 전류를 인가하여, MTJ 구조(140)에 저장된 데이터를 판별할 수 있다. 이때, 독출 전류의 세기는 쓰기 전류의 세기보다 매우 작기 때문에, 상기 독출 전류에 의해 자유 자성 패턴(130)의 자화 방향이 변하지 않을 수 있다.
도 2는 도 1에 예시한 자기 소자(100)를 보다 상세히 설명하기 위한 단면도이다.
도 2를 참조하면, 자기 소자(100)의 MTJ 구조(140)는 기준 자성 구조물(110)과, 자유 자성 패턴(130)과, 기준 자성 구조물(110)과 자유 자성 패턴(130)과의 사이에 개재된 터널 배리어(120)를 포함할 수 있다.
기준 자성 구조물(110)은 시드 패턴(102) 위에 수직 방향(Z 방향)으로 차례로 적층된 SAF 구조(synthetic antiferromagnetic structure)(S1), 비자성 패턴(F1), 및 분극 강화 자성 패턴(116)을 포함할 수 있다.
SAF 구조(S1)는 시드 패턴(102) 위에 수직 방향(Z 방향)으로 차례로 적층된 제1 고정 패턴(112), 반강자성 결합 패턴(anti-ferromagnetic coupling pattern)(AF1), 및 제2 고정 패턴(114)을 포함할 수 있다.
SAF 구조(S1)는 1 개의 제1 고정 패턴(112), 1 개의 반강자성 결합 패턴(AF1), 및 1 개의 제2 고정 패턴(114) 만으로 이루어질 수 있다. 기준 자성 구조물(110)은 1 개의 SAF 구조(S1)와, 1 개의 비자성 패턴(F1)과, 1 개의 분극 강화 자성 패턴(116) 만으로 이루어질 수 있다.
SAF 구조(S1)에서, 제1 고정 패턴(112)은 시드 패턴(102)에 접하는 저면과, 반강자성 결합 패턴(AF1)의 저면에 접하는 상면을 가질 수 있다. 반강자성 결합 패턴(AF1)은 제1 고정 패턴(112)의 상면에 접하는 저면과, 제2 고정 패턴(114)의 저면에 접하는 상면을 가질 수 있다. 제2 고정 패턴(114)은 반강자성 결합 패턴(AF1)의 상면에 접하는 저면과, 비자성 패턴(F1)의 저면에 접하는 상면을 가질 수 있다.
비자성 패턴(F1)은 제2 고정 패턴(114)의 상면에 접하는 저면과, 분극 강화 자성 패턴(116)의 저면에 접하는 상면을 가질 수 있다. 분극 강화 자성 패턴(116)은 비자성 패턴(F1)의 상면에 접하는 저면과 터널 배리어(120)의 저면에 접하는 상면을 가질 수 있다. SAF 구조(S1)에서 제1 고정 패턴(112)은 제1 고정 패턴(112)의 주면(112M)에 수직인 방향(도 2에서 Z 방향)의 고정 자화 방향을 가지도록 구성될 수 있다. 수직 방향(Z 방향)에서 제1 고정 패턴(112)의 제1 두께(T1)는 제2 고정 패턴(114)의 제2 두께(T2)보다 더 클 수 있다. 예시적인 실시예들에서, 제2 두께(T2)는 제1 두께(T1)의 약 1/3 보다 크고 약 1/2 이하일 수 있다. 예시적인 실시예들에서, SAF 구조(S1)에서 반강자성 결합 패턴(AF1) 및 제2 고정 패턴(114) 각각의 두께는 제1 고정 패턴(112)의 제1 두께(T1)보다 더 작을 수 있다. 예를 들면, 제1 고정 패턴(112)은 수직 방향(Z 방향)에서 약 7 Å 내지 약 15 Å의 두께를 가지고, 반강자성 결합 패턴(AF1) 및 제2 고정 패턴(114)은 각각 약 3 Å 내지 약 7 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
예시적인 실시예들에서, SAF 구조(S1)에서 제1 고정 패턴(112) 및 제2 고정 패턴(114)은 각각 코발트(Co) 원소를 포함할 수 있다. 일 예에서, 제1 고정 패턴(112) 및 제2 고정 패턴(114)은 각각 Co, CoPt, CoPd, 또는 이들의 조합으로 이루어질 수 있다. 다른 예에서, 제1 고정 패턴(112) 및 제2 고정 패턴(114)은 각각 Co로 이루어지는 단일막일 수 있다. 또 다른 예에서, 제1 고정 패턴(112) 및 제2 고정 패턴(114) 중 어느 하나는 CoPt, CoPd, 또는 이들의 조합으로 이루어지고, 제1 고정 패턴(112) 및 제2 고정 패턴(114) 중 다른 하나는 Co로 이루어지는 단일막일 수 있다.
SAF 구조(S1)에서 반강자성 결합 패턴(AF1)은 반강자성 결합(anti-ferromagnetic coupling) 특성을 갖는 비자성 물질을 포함할 수 있다. 예시적인 실시예들에서, 반강자성 결합 패턴(AF1)은 이리듐(Ir)으로 이루어지는 단일막으로 구성될 수 있다. 다른 예시적인 실시예들에서, 반강자성 결합 패턴(AF1)은 이리듐(Ir), 루테늄(Ru), 레늄(Re), 로듐(Rh), 텔루륨(Te), 이트륨(Y), 크롬(Cr), 은(Ag), 구리(Cu), 또는 이들의 조합으로 이루어질 수 있다.
제1 고정 패턴(112) 및 제2 고정 패턴(114)은 반강자성 결합 패턴(AF1)에 의해 상호 반강자성적으로 결합할 수 있다. 반강자성 결합 패턴(AF1)은 제1 고정 패턴(112)의 자화 방향과 제2 고정 패턴(114)의 자화 방향을 서로 반평행하게 결합시킬 수 있다. 이에 따라, 제1 고정 패턴(112)의 자화 방향은 제2 고정 패턴(114)의 자화 방향에 반평행한 방향으로 고정될 수 있다.
반강자성 결합 패턴(AF1)은 제1 고정 패턴(112)과 제2 고정 패턴(114)과의 사이의 반강자성 결합을 유도하기 위한 최적의 두께를 가질 수 있다. 예를 들면, 반강자성 결합 패턴(AF1)은 수직 방향(Z 방향)에서 약 4 Å 내지 약 5 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
SAF 구조(S1)에 포함된 제1 고정 패턴(112)의 저면은 시드 패턴(102)에 접하고 제1 고정 패턴(112)의 상면은 반강자성 결합 패턴(AF1)에 접하게 됨으로써 유도되는 자기 이방성에 의해 수직 자화 특성을 가질 수 있다.
시드 패턴(102)은 제1 고정 패턴(110A)의 결정 성장에 유리한 격자 구조를 가지는 물질로 이루어질 수 있다. 예시적인 실시예들에서, 시드 패턴(102)은 탄탈륨(Ta), 루테늄(Ru), 이리듐(Ir), 크롬(Cr), 백금(Pt), 및 이들의 합금으로부터 선택되는 물질로 이루어지고, 시드 패턴(102) 중 제1 고정 패턴(112)의 저면에 접하는 최상층은 Ir 층으로 이루어질 수 있다.
예시적인 실시예들에서, 시드 패턴(102)의 적어도 일부는 제1 고정 패턴(110A)의 격자 구조와 동일한 격자 구조를 갖는 도전 물질로 이루어질 수 있다. 예를 들면, 시드 패턴(102)의 최상층은 Ir 층으로 구성되고, 시드 패턴(102)의 최상층과 제1 고정 패턴(110A)은 각각 FCC(face centered cubic) 격자 구조를 가질 수 있다.
예시적인 실시예들에서, 시드 패턴(102)의 최상층을 구성하는 Ir 층은 Co를 포함하는 제1 고정 패턴(110A)의 결정 구조에서 FCC 격자 구조의 <111> 배향(orientation)을 유지하도록 하여 제1 고정 패턴(110A)의 수직 자기 이방성을 향상시키는 역할을 할 수 있다.
예시적인 실시예들에서, 시드 패턴(102)의 수직 방향(Z 방향) 두께는 기준 자성 구조물(110)의 수직 방향(Z 방향) 두께보다 더 클 수 있다. 예시적인 실시예들에서, 시드 패턴(102)의 최상층을 구성하는 Ir 층의 수직 방향(Z 방향) 두께는 상기 Ir 층에 접하는 제1 고정 패턴(110A)의 두께보다 더 클 수 있다.
예시적인 실시예들에서, 시드 패턴(102)은 적어도 50 Å의 두께, 예를 들면 적어도 60 Å의 두께를 가질 수 있다.
도 2에 예시한 바와 같이, 비자성 패턴(F1)의 저면은 제2 고정 패턴(114)의 상면에 접할 수 있다. 비자성 패턴(F1)의 상면은 분극 강화 자성 패턴(116)의 저면에 접할 수 있다. 분극 강화 자성 패턴(116)은 비자성 패턴(F1)에 의해 SAF 구조(S1)에 강자성적으로 결합하도록 구성될 수 있다.
비자성 패턴(F1)은 강자성 결합(ferromagnetic coupling) 특성을 갖는 비자성 물질로 이루어질 수 있다. 비자성 패턴(F1)은 비자성 원소, 비자성 화합물, 또는 비자성 합금을 포함할 수 있다. 예시적인 실시예들에서, 비자성 패턴(F1)은 몰리브덴(Mo), 탄탈륨(Ta), 텅스텐(W), 나이오븀(Nb), 바나듐(V), Pt, Ir, 알루미늄(Al), 하프늄(Hf), Cr, Ru, 지르코늄(Zr), 바나듐(V), 팔라듐(Pd), 탄소(C), 보론(B), 산소(O), 질소(N), 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
분극 강화 자성 패턴(116)은 비자성 패턴(F1)에 의해 제2 고정 패턴(114)과 강자성적으로 결합할 수 있다. 비자성 패턴(F1)은 분극 강화 자성 패턴(116)의 자화 방향과 제2 고정 패턴(114)의 자화 방향을 서로 평행하게 결합시킬 수 있다. 이에 따라, 분극 강화 자성 패턴(116)의 자화 방향은 제2 고정 패턴(114)의 자화 방향에 평행하게 고정될 수 있다.
분극 강화 자성 패턴(116)은 비자성 패턴(F1)의 상면에 접하는 저면과 터널 배리어(120)에 접하는 상면을 가질 수 있다. 분극 강화 자성 패턴(116)은 터널 배리어(120)와 분극 강화 자성 패턴(116)의 접합에 의해 유도되는 자기 이방성에 의해 수직 자화 특성을 가질 수 있다. 분극 강화 자성 패턴(116)의 자화 방향은 터널 배리어(120)와 자유 자성 패턴(130)과의 사이의 계면에 수직인 방향일 수 있다. 분극 강화 자성 패턴(116)은 비자성 패턴(F1)에 의해 제2 고정 패턴(114)과 강자성적으로 결합할 수 있다.
예시적인 실시예들에서, 분극 강화 자성 패턴(116)은 BCC(body centered cubic) 격자 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 분극 강화 자성 패턴(116)은 터널 배리어(120)와 접촉되어 높은 자기 저항비를 가질 수 있는 자성 물질을 포함할 수 있다. 예를 들면, 분극 강화 자성 패턴(116)은 Co, Fe, 및 Ni 중에서 선택되는 적어도 하나의 원소와, B, Si, Zr, Hf, Be, Al, C, Mo, Ta, 및 Cu 중에서 선택되는 하나의 원소를 포함할 수 있다. 예를 들면, 분극 강화 자성 패턴(116)은 코발트-철-보론(CoFeB)을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 1 및 도 2를 참조하면, 터널 배리어(120)는 Mg, Ti, Al, MgZn, 및 MgB 중에서 선택되는 어느 하나의 물질의 산화물, Ti 질화물, V 질화물, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 터널 배리어(120)는 산화마그네슘(MgO), 산화알루미늄(AlO), 산화마그네슘알루미늄(MgAlO), 또는 이들의 조합으로 이루어질 수 있다. 터널 배리어(120)는 FCC 격자 구조를 가질 수 있다. 터널 배리어(120)는 약 5 Å 내지 약 15 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
자유 자성 패턴(130)의 저면은 터널 배리어(120)의 상면에 접할 수 있다. 자유 자성 패턴(130)은 터널 배리어(120)와 자유 자성 패턴(130)과의 접합에 의해 유도되는 자기 이방성에 의해 수직 자화 특성을 가지는 자성 물질을 포함할 수 있다. 예시적인 실시예들에서, 자유 자성 패턴(130)은 Fe 층, CoFeB 층, CoFeNiB 층, 또는 이들의 조합을 포함할 수 있다.
자유 자성 패턴(130)의 자화 방향은 분극 강화 자성 패턴의 자화 방향에 평행 또는 반평행하게 될 수 있다. 분극 강화 자성 패턴(116)의 자화 방향이 자유 자성 패턴(130)의 자화 방향에 평행하게 될 때 MTJ 구조(140)는 낮은 저항 값을 가질 수 있다. 분극 강화 자성 패턴(116)의 자화 방향이 자유 자성 패턴(130)의 자화 방향에 반평행하게 될 때, MTJ 구조(140)는 높은 저항 값을 가질 수 있다.
자유 자성 패턴(130)은 비교적 강한 수직 자기 이방성을 유지하기 위하여 비교적 얇은 두께를 가질 수 있다. 예를 들면, 자유 자성 패턴(130)은 약 5 Å 내지 약 15 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
도 1을 참조하면, 제1 전극(E1) 및 제2 전극(E2)은 각각 금속, 도전성 금속 질화물, 도핑된 폴리실리콘, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 제1 전극(E1) 및 제2 전극(E2)은 각각 Ru, Ta, Ti, Pt, W, TiN, TaN, Al, Co, Ni, Cu, 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 자기 소자(200)를 설명하기 위한 단면도이다.
도 3을 참조하면, 자기 소자(200)는 도 1 및 도 2를 참조하여 설명한 자기 소자와 대체로 동일한 구성을 가질 수 있다. 단, 자기 소자(200)는 제1 고정 패턴(112)에 접하는 시드 패턴(202)을 포함한다.
시드 패턴(202)은 도 1 및 도 2를 참조하여 설명한 시드 패턴(102)과 대체로 동일한 구성을 가질 수 있다. 단, 시드 패턴(202)은 제1 전극(E1)(도 1 참조) 상에 차례로 적층된 Ta 층(202A), Ru 층(202B), 및 Ir 층(202C)을 포함하는 3 중층으로 이루어질 수 있다. Ir 층(202C)은 시드 패턴(202)의 최상층을 구성하는 것으로서, 제1 고정 패턴(112)의 저면에 접할 수 있다. Ru 층(202B)은 Ir 층(202C)을 사이에 두고 제1 고정 패턴(112)으로부터 이격될 수 있다.
예시적인 실시예들에서, 시드 패턴(202)의 수직 방향(Z 방향) 두께는 기준 자성 구조물(110)의 수직 방향(Z 방향) 두께보다 더 클 수 있다. 예시적인 실시예들에서, 시드 패턴(202)은 적어도 50 Å의 두께, 예를 들면 적어도 60 Å의 두께를 가질 수 있다. 예시적인 실시예들에서, 시드 패턴(202)의 최상층인 Ir 층(202C)의 수직 방향(Z 방향) 두께(T2C)는 제1 고정 패턴(110A)의 제1 두께(T1)보다 더 클 수 있다.
시드 패턴(202)에서, Ta 층(202A), Ru 층(202B), 및 Ir 층(202C) 중 Ru 층(202B)의 두께(T2B)가 가장 클 수 있다. Ru 층(202B)은 HCP(hexagonal close-packed) 격자 구조를 가지고, Ir 층(202C)은 FCC 격자 구조를 가질 수 있다. Ru 층(202B)을 구성하는 HCP 격자 구조의 <001> 배향과 Ir 층(202C)을 구성하는 FCC 격자 구조의 <111> 배향은 조밀한 구조를 제공하는 점에서 유사하며, 이에 따라 HCP 격자 구조의 <001> 배향 위에서 FCC 격자 구조의 <111> 배향이 잘 성장될 수 있다.
시드 패턴(202)에서, Ir 층(202C) 및 제1 고정 패턴(112)이 각각 FCC 격자 구조를 가질 수 있으며, 이 경우 제1 고정 패턴(112)이 형성될 때 제1 고정 패턴(112)은 Ir 층(202C) 상에서 격자 부정합이 최소화된 상태로 FCC 격자 구조의 <111> 방향을 따라 성장하게 되어 제1 고정 패턴(112)의 전체 두께에 걸쳐 <111> 방향을 유지할 수 있다. 따라서, 제1 고정 패턴(112)에서 매우 강한 수직 자기 이방성을 유지할 수 있다. 따라서, 자기 소자(200)의 퍼포먼스를 향상시킬 수 있다.
또한, 시드 패턴(202)의 최상층인 Ir 층(202C)이 제1 고정 패턴(112)의 바로 아래에 위치되어 제1 고정 패턴(112)의 저면에 접함으로써, 제1 고정 패턴(112)과 이를 포함하는 기준 자성 구조물(110)을 구성하는 입자 구조를 향상시키고 표면 러프니스를 감소시킬 수 있다. 따라서, 기준 자성 구조물(110)의 퍼포먼스가 향상될 수 있다.
도 4는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 자기 소자(300)를 설명하기 위한 단면도이다.
도 4를 참조하면, 자기 소자(300)는 도 1 및 도 2를 참조하여 설명한 자기 소자(100)와 대체로 동일한 구성을 가질 수 있다. 단, 자기 소자(300)는 MTJ 구조(340)를 포함한다. MTJ 구조(340)는 도 1 및 도 2를 참조하여 설명한 MTJ 구조(140)와 대체로 동일한 구성을 가질 수 있다. 단, MTJ 구조(340)는 자유 자성 패턴(130)의 상면에 접하는 금속 산화물 캡핑 패턴(342)을 더 포함한다.
MTJ 구조(340) 상에는 금속 산화물 캡핑 패턴(342)이 배치될 수 있다. 금속 산화물 캡핑 패턴(342)은 자유 자성 패턴(130)과 금속 산화물 캡핑 패턴(342)와의 계면을 따라 강한 수직 자기 이방성을 제공하도록 구성될 수 있다.
자유 자성 패턴(130)은 터널 배리어(120)와 금속 산화물 캡핑 패턴(342)과의 사이에 개재되고 이들과 접해 있는 구조를 가진다. 따라서, 자유 자성 패턴(130)과 터널 배리어(120)과의 사이의 인터페이스와, 자유 자성 패턴(130)과 금속 산화물 캡핑 패턴(342)과의 사이의 인터페이스 각각으로부터 유도되는 자기 이방성에 의해 자유 자성 패턴(130)에서 비교적 강한 수직 자기 이방성을 가질 수 있다. 도 4에는 기준 자성 구조물(110) 및 자유 자성 패턴(130)에서의 자화 방향들(A1, A2, A3)이 예시되어 있다.
예시적인 실시예들에서, 금속 산화물 캡핑 패턴(342)은 MgO, TaO, AlO, MnO, VO, BO, MgTaO, SrTiO, BaTiO, CaTiO, LaAlO, 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 터널 배리어(120) 및 금속 산화물 캡핑 패턴(342)은 동일한 물질로 이루어질 수 있다. 금속 산화물 캡핑 패턴(342)은 약 5 Å 내지 약 15 Å의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
도전성 캡핑 구조물(360)은 금속 산화물 캡핑 패턴(342)의 상면을 덮을 수 있다. 도전성 캡핑 구조물(360)은 Ru, Ta, Ti, Pt, W, TiN, TaN, Al, Co, Ni, Cu, 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 도전성 캡핑 구조물(360)은 도 1에 예시한 제2 전극(E2)을 구성할 수 있다.
예시적인 실시예들에서, 도전성 캡핑 구조물(360)은 복수의 금속층을 포함하는 다중층 구조를 가질 수 있다. 도 4에 예시한 바와 같이, 도전성 캡핑 구조물(360)은 금속 산화물 캡핑 패턴(342)의 상면에 접하는 제1 도전성 캡핑 패턴(364)과, 제1 도전성 캡핑 패턴(364) 상에 차례로 적층된 제2 도전성 캡핑 패턴(366) 및 제3 도전성 캡핑 패턴(368)을 포함할 수 있다. 예시적인 실시예들에서, 제1 도전성 캡핑 패턴(364) 및 제3 도전성 캡핑 패턴(368)은 각각 Ru 층으로 이루어지고, 제2 도전성 캡핑 패턴(366)은 Ta 층으로 이루어질 수 있다. 그러나, 도전성 캡핑 구조물(360)의 구조가 도 4에 예시한 바에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
도 5는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 자기 소자(600)를 설명하기 위한 단면도이다. 도 5에서, 도 1 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 5를 참조하면, 자기 소자(600)는 소자분리막(604)에 의해 정의된 활성 영역(AC)을 포함하는 기판(602)과, 기판(602)의 활성 영역(AC) 상에 형성된 복수의 트랜지스터(610)를 포함한다.
기판(602)은 반도체 웨이퍼로 이루어질 수 있다. 기판(602)은 Si, Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 다른 예시적인 실시예들에서, 기판(602)은 SOI(silicon on insulator) 구조를 가질 수 있다. 기판(602)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 소자분리막(604)은 STI(shallow trench isolation) 구조를 가질 수 있다.
트랜지스터(610)는 게이트 절연막(612), 게이트 전극(614), 소스 영역(616), 및 드레인 영역(618)을 포함할 수 있다. 게이트 전극(614)의 상면은 절연 캡핑 패턴(620)으로 덮이고, 양 측벽은 절연 스페이서(622)로 덮일 수 있다.
기판(602) 상에는 복수의 트랜지스터(610)를 덮는 제1 층간절연막(630)이 배치되고, 제1 층간절연막(630) 상에는 소스 라인(636) 및 복수의 도전 패턴(638)이 배치될 수 있다. 소스 라인(636)은 제1 층간절연막(630)을 관통하는 제1 콘택 플러그(632)를 통해 트랜지스터(610)의 소스 영역(616)에 연결될 수 있다. 복수의 도전 패턴(638)은 각각 제1 층간절연막(630)을 관통하는 제2 콘택 플러그(634)를 통해 트랜지스터(610)의 드레인 영역(618)에 연결될 수 있다. 제1 콘택 플러그(632) 및 제2 콘택 플러그(634)는 각각 금속, 도전성 금속 질화물, 불순물이 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 소스 라인(636) 및 복수의 도전 패턴(638)은 각각 금속, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다.
소스 라인(636) 및 복수의 도전 패턴(638)은 제2 층간절연막(644)으로 덮일 수 있다. 복수의 도전 패턴(638) 상에는 제2 층간절연막(644)을 관통하는 복수의 하부 전극 콘택 플러그(642)가 배치될 수 있다. 복수의 하부 전극 콘택 플러그(642)는 각각 금속, 도전성 금속 질화물, 불순물이 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다.
복수의 하부 전극 콘택 플러그(642)의 각각의 상면 위에는 하부 전극(652), MTJ 구조(640), 및 도전성 마스크 패턴(672)이 수직 방향(Z 방향)으로 차례로 적층될 수 있다. 하부 전극(652)은 금속, 도전성 금속 질화물, 도핑된 폴리실리콘, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 하부 전극(652)은 TaN으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. MTJ 구조(640)는 도 1 및 도 2를 참조하여 MTJ 구조(140)에 대하여 설명한 바와 같은 구조를 가질 수 있다. 도전성 마스크 패턴(672)은 금속 또는 도전성 금속 질화물로 이루어질 수 있다. 예시적인 실시예들에서, 복수의 도전성 마스크 패턴(672)은 Ru, Ta, Ti, Pt, W, TiN, TaN, Al, Co, Ni, Cu, 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예들에서, 복수의 도전성 마스크 패턴(672)은 각각 도 4를 참조하여 도전성 캡핑 구조물(360)에 대하여 설명한 바와 동일한 적층 구조를 포함할 수 있다.
제2 층간절연막(644) 상에는 제3 층간절연막(680)이 배치될 수 있다. 제3 층간절연막(680)은 하부 전극(652), MTJ 구조(640), 및 도전성 마스크 패턴(672)을 덮을 수 있다. 제1 층간절연막(630), 제2 층간절연막(644), 및 제3 층간절연막(680)은 각각 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합을 포함할 수 있다.
제3 층간절연막(680) 상에는 비트 라인(690)이 배치될 수 있다. 제3 층간절연막(680)에는 제3 층간절연막(680)의 상측 일부를 관통하는 복수의 비트 라인 콘택홀(680H)이 형성될 수 있다. 복수의 비트 라인 콘택홀(680H)은 복수의 비트 라인 콘택 플러그(682)로 채워질 수 있다. 복수의 MTJ 구조(640)에 연결된 복수의 도전성 마스크 패턴(672)은 복수의 비트 라인 콘택 플러그(682)를 통해 비트 라인(690)에 연결될 수 있다. 복수의 비트 라인 콘택 플러그(682) 및 비트 라인(690)은 각각 금속, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다.
예시적인 실시예들에서, 자기 소자(600)에 포함된 시드 패턴(102)은 도 3을 참조하여 설명한 시드 패턴(202)으로 대체될 수 있다.
도 1 내지 도 5를 참조하여 설명한 자기 소자(100, 200, 300, 600)에 의하면, MTJ 구조(140, 340, 640)에 포함된 기준 자성 구조물(110)은 연속되는 복수의 SAF 구조를 포함하는 구조를 채용하지 않고, 단 1 개의 SAF 구조(S1) 만을 포함할 수 있다. 여기서, SAF 구조(S1)는 1 개의 제1 고정 패턴(112), 1 개의 반강자성 결합 패턴(AF1), 및 1 개의 제2 고정 패턴(114)을 포함할 수 있다. 따라서, 수직 방향(Z 방향)의 두께가 매우 작은 초박형 SAF 구조(S1)를 구현할 수 있다. 또한, 자기 소자(100, 200, 300, 600)는 단순화된 SAF 구조(S1)를 채용함으로써 제조 공정이 단순화될 수 있으며, SAF 구조(S1)를 포함하는 MTJ 구조(140, 340, 640)를 형성하기 위한 이방성 식각 공정시 MTJ 구조(140, 340, 640)의 측벽에 원하지 않게 재증착되는 금속 함유 물질들의 양이 크게 감소하여 자기 소자(100, 200, 300, 600)의 제조 공정이 비교적 용이해질 수 있다. 또한, SAF 구조(S1)가 단순화되고 기준 자성 구조물(110)의 수직 방향(Z 방향) 두께가 감소됨에 따라 SAF 구조(S1)로부터 자유 자성 패턴(130)에 미치는 국부적 수평 자기 이방성(in-plane magnetic anisotropy) 성분의 자기 모멘트(magnetic moment)가 최소화되어 데이터 유지(retention) 특성이 개선될 수 있으며, MTJ 구조(140, 340, 640)의 수직 방향(Z 방향) 단면에서의 표면 러프니스를 감소시킬 수 있다.
또한, 자기 소자(100, 200, 300, 600)의 제조 공정에서 열이 수반되는 공정을 수행하는 경우에도, 복수의 SAF 구조를 포함하는 구조를 가지는 통상의 자기 소자의 경우와 달리, 매우 낮은 자기 모멘트 효과로 인해 MTJ 구조(140, 340, 640)의 열적 안정성을 향상시킬 수 있다. 따라서, 내열 특성이 우수하여 비교적 고열에서도 안정된 수직 자기 이방성을 유지할 수 있으며, 이에 따라, 자기 소자의 고집적화시 요구되는 열적 안정성을 개선하여 데이터 리텐션 특성이 우수하고 신뢰성이 향상된 자기 소자를 제공할 수 있다.
도 6a 내지 도 6j는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 6a 내지 도 6j를 참조하여 도 5에 예시한 자기 소자(600)의 제조 공정에 대하여 설명한다. 도 6a 내지 도 6j에 있어서, 도 1 내지 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략한다.
도 6a를 참조하면, 기판(602)상에 소자분리막(604)을 형성하여 활성 영역(AC)을 정의하고, 활성 영역(AC)에 트랜지스터(610)를 형성할 수 있다.
기판(602) 상에 트랜지스터(610)를 덮는 평탄화된 제1 층간절연막(630)을 형성하고, 제1 층간절연막(630)을 관통하여 소스 영역(616)에 전기적으로 연결되는 제1 콘택 플러그(632)와, 드레인 영역(618)에 전기적으로 연결되는 제2 콘택 플러그(634)를 형성할 수 있다. 제1 층간절연막(630) 위에 도전층을 형성한 후, 상기 도전층을 패터닝하여 소스 라인(636) 및 복수의 도전 패턴(638)을 형성할 수 있다.
그 후, 제1 층간절연막(630) 위에서 소스 라인(636) 및 도전 패턴(638)을 덮는 제2 층간절연막(644)을 형성할 수 있다. 포토리소그래피 공정을 이용하여 제2 층간절연막(644)을 일부 제거하여 복수의 도전 패턴(638)의 상면을 노출시키는 복수의 하부 전극 콘택홀(640H)을 형성할 수 있다. 복수의 하부 전극 콘택홀(640H) 내에 도전 물질을 채우고, 제2 층간절연막(644)의 상부 면이 노출되도록 상기 도전 물질을 연마하여, 복수의 하부 전극 콘택 플러그(642)를 형성할 수 있다.
도 6b를 참조하면, 제2 층간절연막(644) 및 복수의 하부 전극 콘택 플러그(642) 위에 하부 전극층(P652)을 형성할 수 있다.
예시적인 실시예들에서, 하부 전극층(P652)을 형성하기 위하여, CVD(chemical vapor deposition), PVD(physical vapor deposition), ALD(atomic layer deposition), 또는 반응성 PLD(reactive pulsed laser deposition) 공정을 이용할 수 있다. 하부 전극층(P652)의 구성 물질에 대한 보다 상세한 사항은 도 2를 참조하여 제1 전극(E1)에 대하여 설명한 바와 같다.
도 6c를 참조하면, 하부 전극층(P652) 위에 시드층(P102)을 형성한다. 시드층(P102)은 Ta, Ru, Ir, Cr, Pt, 및 이들의 합금으로부터 선택되는 물질로 이루어지고, 시드층(P102) 중 최상층은 Ir 층으로 이루어질 수 있다. 시드층(P102)을 형성하기 위하여 CVD, PVD, ALD, 반응성 PLD, 또는 스퍼터링(sputtering) 공정을 이용할 수 있다.
도 6d를 참조하면, 시드층(P102) 위에 제1 고정층(P110A), 반강자성 결합층(PAF1), 및 제2 고정층(P114)을 차례로 형성할 수 있다. 제1 고정층(P110A), 반강자성 결합층(PAF1), 및 제2 고정층(P114) 각각의 구성 물질은 도 2를 참조하여 제1 고정 패턴(110A), 반강자성 결합 패턴(AF1), 및 제2 고정 패턴(114)에 대하여 설명한 바와 같다. 제1 고정층(P110A), 반강자성 결합층(PAF1), 및 제2 고정층(P114)은 각각 MBE(molecular beam epitaxy), MOCVD(metal organic chemical vapor deposition), 또는 스퍼터링 공정에 의해 형성될 수 있다.
도 6e를 참조하면, 제2 고정층(P114) 위에 비자성층(PF1) 및 분극 강화 자성층(P116)을 차례로 형성할 수 있다. 비자성층(PF1) 및 분극 강화 자성층(P116) 각각의 구성 물질은 도 2를 참조하여 비자성 패턴(F1) 및 분극 강화 자성 패턴(116)에 대하여 설명한 바와 같다. 비자성층(PF1) 및 분극 강화 자성층(P116)을 형성하기 위하여 MBE, MOCVD, 또는 스퍼터링 공정을 이용할 수 있다.
도 6f를 참조하면, 분극 강화 자성층(P116) 위에 터널 배리어층(P120), 자유 자성층(P130), 및 금속 산화물 캡핑층(P342)을 형성할 수 있다. 터널 배리어층(P120), 자유 자성층(P130), 및 금속 산화물 캡핑층(P342) 각각의 구성 물질은 도 1 내지 도 4를 참조하여 터널 배리어(120), 자유 자성 패턴(130), 및 금속 산화물 캡핑 패턴(342)에 대하여 설명한 바와 같다.
도 6g를 참조하면, 금속 산화물 캡핑층(P342) 위에 복수의 도전성 마스크 패턴(672)을 형성할 수 있다. 복수의 도전성 마스크 패턴(672)은 수직 방향(Z 방향)을 따라 하부 전극 콘택 플러그(642)와 동일 축 상에 위치하도록 형성될 수 있다.
도 6h를 참조하면, 복수의 도전성 마스크 패턴(672)을 식각 마스크로 이용하여 도 6g의 결과물 중 일부를 식각하여 복수의 MTJ 구조(640)를 형성할 수 있다.
예시적인 실시예들에서, 복수의 MTJ 구조(640)를 형성하기 위하여 복수의 도전성 마스크 패턴(672)을 식각 마스크로 이용하여 도 6g의 결과물 중 일부를 플라즈마 식각 챔버 내에 로딩한 후, 식각 공정을 행할 수 있다. 예시적인 실시예들에서, 상기 식각 공정은 RIE(reactive ion etching), IBE(ion beam etching), 또는 Ar 밀링 (milling) 공정을 이용하여 수행될 수 있다. 예시적인 실시예들에서, 상기 식각 공정은 ICP(inductively coupled plasma) 소스, CCP(capacitively coupled plasma) 소스, ECR(electron cyclotron resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마(HWEP: helicon-wave excited plasma) 소스, 또는 ACP(adaptively coupled plasma) 소스로부터 형성된 플라즈마를 이용하여 수행될 수 있다.
상기 식각 공정이 수행되는 동안, 복수의 도전성 마스크 패턴(672)은 그 상면으로부터 일부가 식각 분위기에 의해 소모되어 그 두께가 낮아질 수 있다. 도 6h의 결과물에서 복수의 도전성 마스크 패턴(672)의 남은 부분들은 도 1에 예시한 제2 전극(E2)을 구성할 수 있다.
도 6i를 참조하면, 도 6h의 결과물에서, 복수의 MTJ 구조(640) 및 복수의 도전성 마스크 패턴(672)을 덮는 제3 층간절연막(680)을 형성하고, 복수의 도전성 마스크 패턴(672)의 상면이 노출되도록 제3 층간절연막(680)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(680H)을 형성할 수 있다. 그 후, 복수의 비트 라인 콘택홀(680H) 내부를 채우는 도전층을 형성한 후, 제3 층간절연막(680)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(680H) 내에 복수의 비트 라인 콘택 플러그(682)를 형성할 수 있다.
도 6j를 참조하면, 제3 층간절연막(680) 및 복수의 비트 라인 콘택 플러그(682) 위에 비트 라인 형성용 도전층을 형성하고, 상기 도전층을 패터닝하여, 복수의 비트 라인 콘택 플러그(682)와 전기적으로 연결되는 비트 라인(690)을 형성하여 도 5에 예시한 자기 소자(600)를 제조할 수 있다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 자유 자성 패턴에서의 데이터 유지(retention) 특성을 페일 비트(fail bit)의 개수로 평가한 결과를 나타낸 그래프이다. 도 7에는 대조예에 따른 자기 소자의 자유 자성 패턴에서의 데이터 유지 특성을 평가한 결과가 함께 나타나 있다.
도 7에서, 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 데이터 유지 특성을 평가하기 위하여, 도 4를 참조하여 설명한 구조를 가지는 자기 소자(도 7에서 "EXAMPLE"로 나타냄)를 이용하였다. 여기서, 시드 패턴(102)으로서 도 2을 참조하여 시드 패턴(202)에 대하여 설명한 바와 유사하게, Ta/Ru/Ir의 적층 구조를 채용하고, SAF 구조(S1)로서 Co/Ir/Co 적층 구조를 채용하고, 비자성 패턴(F1)으로서 Mo 층을 형성하고, 분극 강화 자성 패턴(116)으로서 CoFeB 층을 형성하였다.
도 7에서, 대조예("COMPARATIVE EXAMPLE")에 따른 자기 소자의 데이터 유지 특성을 평가하기 위하여, Co/Ir/Co 적층 구조 SAF 구조(S1) 대신 CoPt 합금/Ir/Co/Ir/Co/Ir/Co 적층 구조를 가지는 SAF 구조를 형성한 것을 제외하고 본 발명의 실시예("EXAMPLE")에서와 동일한 구조를 가지는 대조용 샘플을 준비하였다.
도 7의 결과에서, 본 발명에 따른 실시예("EXAMPLE")의 경우에는 동일한 스위칭 전류가 인가될 때 자유 자성 구조물에서의 데이터 유지 특성이 대조예의 경우에 비해 약 105 배까지 개선된 것을 확인할 수 있다.
또한, 도 7의 평가에 사용된 본 발명의 실시예("EXAMPLE")에 따른 자기 소자와 대조예("COMPARATIVE EXAMPLE")에 따른 자기 소자 각각에 대하여 MTJ 구조의 수직 단면에서의 평균 러프니스(Ra)를 AFM(atomic force microscope)으로 측정한 결과, 대조예("COMPARATIVE EXAMPLE")에 따른 자기 소자에서는 약 0.087 Å의 Ra가 얻어진 반면, 본 발명의 실시예("EXAMPLE")에 따른 자기 소자에서는 약 0.076 Å의 Ra가 얻어졌다. 이와 같은 결과로부터, 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자에서는 SAF 구조(S1)가 단순화되고 기준 자성 구조물(110)의 수직 방향(Z 방향) 두께가 감소됨에 따라 평균 러프니스가 감소된 것을 알 수 있다. 이와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자는 MTJ 구조의 수직 단면에서의 평균 러프니스가 비교적 작아 짐으로써 MTJ 소자의 TMR 비(tunnel magnetoresistance ratio)의 감소 및 자기 이방성 감소를 억제할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
110: 기준 자성 구조물, 112: 제1 고정 패턴, 114: 제1 고정 패턴, 116: 분극 강화 자성 패턴, 120: 터널 배리어, 130: 자유 자성 패턴, AF1: 반강자성 결합 패턴, F1: 비자성 패턴, S1: SAF 구조.

Claims (10)

  1. 기판 상에 배치된 시드 패턴과,
    상기 시드 패턴 상에 배치된 기준 자성 구조물과,
    상기 기준 자성 구조물 상에 배치된 자유 자성 패턴과,
    상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고,
    상기 기준 자성 구조물은
    상기 시드 패턴의 상면에 접하는 제1 고정 패턴, 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴(anti-ferromagnetic coupling pattern), 및 상기 반강자성 결합 패턴의 상면에 접하는 제2 고정 패턴으로 이루어지는 SAF 구조(synthetic antiferromagnetic structure)와,
    상기 제2 고정 패턴의 상면에 접하는 비자성 패턴과,
    상기 비자성 패턴의 상면에 접하는 분극 강화 자성 패턴을 포함하는 자기 소자.
  2. 제1항에 있어서,
    상기 SAF 구조에서 상기 제1 고정 패턴은 상기 제1 고정 패턴의 주면에 수직인 고정 자화 방향을 가지도록 구성되고,
    수직 방향에서 상기 제1 고정 패턴의 제1 두께는 상기 제2 고정 패턴의 제2 두께보다 더 큰 자기 소자.
  3. 제1항에 있어서,
    상기 SAF 구조에서 상기 반강자성 결합 패턴은 이리듐(Ir)), 루테늄(Ru), 또는 이들의 조합으로 이루어지는 자기 소자.
  4. 제1항에 있어서,
    상기 SAF 구조에서,
    상기 제1 고정 패턴 및 상기 제2 고정 패턴은 각각 Co로 이루어지는 단일막이고,
    상기 반강자성 결합 패턴은 Ir로 이루어지는 단일막인 자기 소자.
  5. 기판 상에 배치된 시드 패턴과, 상기 시드 패턴 상에 배치된 MTJ(magnetic tunnel junction) 구조를 포함하고,
    상기 MTJ 구조는 기준 자성 구조물과, 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고,
    상기 기준 자성 구조물은 1 개의 SAF 구조와, 분극 강화 자성 패턴과, 상기 1 개의 SAF 구조와 상기 분극 강화 자성 패턴과의 사이에 개재된 비자성 패턴 만으로 이루어지고,
    상기 SAF 구조는
    코발트(Co)를 포함하고 상기 시드 패턴의 상면에 접하는 제1 고정 패턴과,
    상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴과,
    Co를 포함하고 상기 반강자성 결합 패턴의 상면에 접하는 저면과 상기 비자성 패턴의 저면에 접하는 상면을 가지는 제2 고정 패턴으로 이루어지는 자기 소자.
  6. 제5항에 있어서,
    상기 제1 고정 패턴의 제1 두께는 상기 제2 고정 패턴의 제2 두께보다 더 큰 자기 소자.
  7. 제5항에 있어서,
    수직 방향에서 상기 기준 자성 구조물의 두께는 상기 시드 패턴의 두께보다 더 작은 자기 소자.
  8. 제5항에 있어서,
    상기 시드 패턴은
    상기 제1 고정 패턴의 저면에 접하는 Ir 층을 포함하고,
    수직 방향에서 상기 Ir 층의 두께는 상기 제1 고정 패턴의 두께보다 더 큰 자기 소자.
  9. 기판 상에 배치되고 수직 방향으로 이격된 제1 전극 및 제2 전극과,
    상기 제1 전극과 상기 제2 전극과의 사이에 개재되고 상기 제1 전극 상에서 상기 수직 방향으로 차례로 적층된 시드 패턴 및 MTJ(magnetic tunnel junction) 구조를 포함하고,
    상기 MTJ 구조는 기준 자성 구조물과, 자유 자성 패턴과, 상기 기준 자성 구조물과 상기 자유 자성 패턴과의 사이에 개재된 터널 배리어를 포함하고,
    상기 기준 자성 구조물은 1 개의 SAF 구조와, 분극 강화 자성 패턴과, 상기 1 개의 SAF 구조와 상기 분극 강화 자성 패턴과의 사이에 개재된 비자성 패턴 만으로 이루어지고,
    상기 SAF 구조는
    Co로 이루어지고 상기 시드 패턴의 상면에 접하는 제1 고정 패턴과,
    Ir 층으로 이루어지고 상기 제1 고정 패턴의 상면에 접하는 반강자성 결합 패턴과,
    Co로 이루어지고 상기 반강자성 결합 패턴의 상면에 접하는 저면과 상기 비자성 패턴의 저면에 접하는 상면을 가지는 제2 고정 패턴으로 이루어지는 자기 소자.
  10. 제9항에 있어서,
    상기 시드 패턴은 상기 기판 상에 차례로 적층된 Ta 층, Ru 층, 및 Ir 층을 포함하고,
    상기 Ir 층은 상기 제1 고정 패턴의 저면에 접하고,
    상기 수직 방향에서 상기 기준 자성 구조물의 두께는 상기 시드 패턴의 두께보다 더 작은 자기 소자.
KR1020210117948A 2021-09-03 2021-09-03 자기 소자 KR20230034788A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210117948A KR20230034788A (ko) 2021-09-03 2021-09-03 자기 소자
US17/720,591 US20230074141A1 (en) 2021-09-03 2022-04-14 Magnetic device
CN202211048369.0A CN115768243A (zh) 2021-09-03 2022-08-30 磁性装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210117948A KR20230034788A (ko) 2021-09-03 2021-09-03 자기 소자

Publications (1)

Publication Number Publication Date
KR20230034788A true KR20230034788A (ko) 2023-03-10

Family

ID=85349404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210117948A KR20230034788A (ko) 2021-09-03 2021-09-03 자기 소자

Country Status (3)

Country Link
US (1) US20230074141A1 (ko)
KR (1) KR20230034788A (ko)
CN (1) CN115768243A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214624B2 (en) * 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US10438997B2 (en) * 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US9343090B1 (en) * 2015-05-20 2016-05-17 HGST Netherlands B.V. Magnetoresistive sensor having an Ir seed layer for improved pinned layer robustness
US9893271B2 (en) * 2015-10-15 2018-02-13 Samsung Electronics Co., Ltd. Semiconductor memory device
US9825216B2 (en) * 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US9590010B1 (en) * 2016-03-24 2017-03-07 Qualcomm Incorporated Perpendicular magnetic tunnel junction (pMTJ) devices employing a thin pinned layer stack and providing a transitioning start to a body-centered cubic (BCC) crystalline / amorphous structure below an upper anti-parallel (AP) layer
KR20210098579A (ko) * 2020-01-31 2021-08-11 삼성전자주식회사 자기 기억 소자
KR20220053248A (ko) * 2020-10-22 2022-04-29 삼성전자주식회사 자기 소자

Also Published As

Publication number Publication date
US20230074141A1 (en) 2023-03-09
CN115768243A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
US12029046B2 (en) Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process
US7449345B2 (en) Capping structure for enhancing dR/R of the MTJ device
KR102567975B1 (ko) 자기 소자
US8691596B2 (en) Magnetoresistive element and method of manufacturing the same
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
US11545617B2 (en) Method of fabricating magnetic memory device
US8710604B2 (en) Magnetoresistive element and manufacturing method of the same
US11342496B2 (en) Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same
US11842757B2 (en) Crystal seed layer for magnetic random access memory (MRAM)
US11935677B2 (en) Magnetic device
US20230337547A1 (en) Magnetic tunnel junction (mtj) element and its fabrication process
US6756239B1 (en) Method for constructing a magneto-resistive element
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
KR20230034788A (ko) 자기 소자
US11251360B2 (en) MTJ capping layer structure for improved write error rate slopes and thermal stability
US20240365676A1 (en) Magnetic tunnel junction (mtj) element and its fabrication process

Legal Events

Date Code Title Description
A201 Request for examination