KR20230031636A - 반도체 패키지의 테스트 장치 - Google Patents

반도체 패키지의 테스트 장치 Download PDF

Info

Publication number
KR20230031636A
KR20230031636A KR1020210114091A KR20210114091A KR20230031636A KR 20230031636 A KR20230031636 A KR 20230031636A KR 1020210114091 A KR1020210114091 A KR 1020210114091A KR 20210114091 A KR20210114091 A KR 20210114091A KR 20230031636 A KR20230031636 A KR 20230031636A
Authority
KR
South Korea
Prior art keywords
package
socket
pusher
semiconductor package
inelastic
Prior art date
Application number
KR1020210114091A
Other languages
English (en)
Other versions
KR102644471B1 (ko
Inventor
김민철
이솔
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020210114091A priority Critical patent/KR102644471B1/ko
Publication of KR20230031636A publication Critical patent/KR20230031636A/ko
Application granted granted Critical
Publication of KR102644471B1 publication Critical patent/KR102644471B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 결합되고, 복수의 상부 패키지 단자를 갖는 상부 패키지가 탑재되고 하측에 놓이는 하부 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되어 상기 하부 패키지를 흡착하고 가압할 수 있는 진공 픽커를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 상부 소켓은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부와, 상기 복수의 상부 도전부를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드를 포함하여 이루어지고, 상기 비탄성 절연패드의 가장자리에는 상기 푸셔에 부착되고, 상기 상부 패키지를 안내하여 상기 복수의 상부 패키지 단자와 상기 복수의 상부 도전부가 접속되도록 하는 가이드부가 형성되어 있다.

Description

반도체 패키지의 테스트 장치{TEST APPARATUS FOR SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 테스트에 관한 것으로, 더욱 상세하게는 하부 패키지와 상부 패키지가 상하로 적층되는 패키지 온 패키지 타입(POP)의 반도체 패키지의 정상 작동 여부를 검사하기 위한 반도체 패키지의 테스트 장치에 관한 것이다.
반도체 패키지는 미세한 전자회로가 고밀도로 집적되어 형성되어 있으며, 제조공정 중에 각 전자회로의 정상 여부에 대한 테스트 공정을 거치게 된다. 테스트 공정은 반도체 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.
반도체 패키지의 테스트에는 반도체 패키지의 단자와 테스트 신호를 인가하는 테스터를 전기적으로 연결하는 테스트 장치가 이용된다. 테스트 장치는 테스트 대상이 되는 반도체 패키지의 종류에 따라 다양한 구조를 갖는다.
최근, 부품 크기를 최소화하고 신호 전달이 빠르게 이루어질 수 있는 패키지 온 패키지(POP) 형태의 반도체 패키지의 사용이 증가하면서, 이러한 반도체 패키지를 테스트하기 위한 테스트 장치의 수요도 꾸준하게 이어지고 있다.
패키지 온 패키지 방식은 하나의 패키지 위에 다른 기능을 하는 패키지를 차례로 쌓는 방식으로 이루어지므로, 연결 배선의 길이를 최소화할 수 있어 이차원 배열 시 발생하는 신호 지연, 임피던스 부정합 등의 손실을 최소화할 수 있고, 공간적으로 수직 방향을 활용하므로 단위 면적당 실장 면적을 극대화하여 대용량, 초소형 부품을 구현할 수 있다.
도 1은 종래의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다. 도 1에 나타낸 것과 같이, 패키지 온 패키지 형태의 반도체 패키지를 테스트하기 위한 종래의 테스트 장치(100)는, 상부 패키지(20)가 실장된 상부 회로기판(120)에 전기 신호 전달을 위한 포고핀(Pogo Pin)으로 이루어진 상부 도전부(61)를 갖는 상부 테스트 소켓(60, 이하 간단히 '상부 소켓'이라 한다)과, 테스터(30)에 탑재된 하부 테스트 소켓(40, 이하 간단히 '하부 소켓'이라 한다) 상에 위치한 하부 패키지(10) 및 상부 소켓과 결합되는 푸셔(50)를 포함하여 구성된다.
종래의 테스트 장치(100)는 푸셔(50)의 동작에 의해 상부 소켓(60)의 상부 도전부(61)가 하부 패키지(10)의 상부 단자를 가압함으로써, 상부 패키지(20), 상부 회로기판(120), 상부 소켓(60), 하부 패키지(10), 하부 소켓(40)과 테스터(30)가 서로 전기적으로 연결되어 반도체 패키지의 테스트가 이루어진다.
그런데 종래의 테스트 장치는 어느 정도의 길이가 필요한 포고핀의 특성상 신호 전송로의 길이가 길기 때문에, 상부 패키지(20)와 하부 패키지(10) 사이의 신호 전송로의 길이가 길어지므로, 고속 신호 전송에 있어 신호 왜곡이 발생하기 쉽다. 따라서, 고속 동작을 하는 반도체 패키지의 정밀 검사가 불가능한 문제가 있다.
또한, 종래의 테스트 장치는 상부 패키지(20)와 상부 회로기판(120) 사이의 정렬이 필요하고, 또한 상부 회로기판(120)과 상부 소켓(60) 사이도 정렬되어야 하는 등 각 기구물들 사이에 많은 정렬을 필요로 한다. 그런데 각 기구물들의 많은 정렬에는 정렬 오차가 누적하여 발생할 수 있으며, 이러한 누적된 정렬 오차는 미세 피치의 반도체 패키지를 테스트할 때 더욱 크게 작용하여 정밀한 테스트를 어렵게 만드는 문제가 있다.
또한, 종래의 테스트 장치는 상부 패키지(20)와 하부 패키지(10)를 전기적으로 연결하기 위한 포고핀의 설치를 위해 상부 소켓(60)에는 다수의 구멍이 형성되므로, 푸셔에 진공압을 제공하여 진공 픽커(70)가 반도체 패키지를 픽업하는 경우, 다수의 구멍을 통해 진공압이 손실될 수 있어 픽업 에러가 발생하기 쉽다.
공개특허공보 제2016-0118796호 (2016. 10. 12.)
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 고속 동작을 하는 패키지 온 패키지 형태의 반도체 패키지를 정밀하게 테스트할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상부 소켓 어셈블리를 구성하는 각 기구물 간의 정렬이 용이하게 이루어질 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 반도체 패키지의 픽업 시 픽업 에러를 방지할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 결합되고, 복수의 상부 패키지 단자를 갖는 상부 패키지가 탑재되고 하측에 놓이는 하부 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되어 상기 하부 패키지를 흡착하고 가압할 수 있는 진공 픽커를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 상부 소켓은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부와, 상기 복수의 상부 도전부를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드를 포함하여 이루어지고, 상기 비탄성 절연패드의 가장자리에는 상기 푸셔에 부착되고, 상기 상부 패키지를 안내하여 상기 복수의 상부 패키지 단자와 상기 복수의 상부 도전부가 접속되도록 하는 가이드부가 형성되어 있을 수 있다.
상기 가이드부는 상기 상부 패키지의 측면과 나란한 담장 형상으로 형성될 수 있다.
상기 가이드부는 상기 상부 패키지의 측면과 나란한 담장 형상의 수용부와, 상기 수용부에서 상기 푸셔 측으로 갈수록 넓어지는 테이퍼 형상의 안내부를 가질 수 있다.
상기 수용부의 두께는 상기 상부 패키지 측면 두께의 0.1배 이상을 수용하는 두께일 수 있다.
상기 비탄성 절연패드와 상기 가이드부는 일체로 형성될 수 있다.
상기 비탄성 절연패드와 상기 가이드부는 폴리이미드로 이루어질 수 있다.
본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 결합되고, 상부 패키지가 실장된 상부 회로기판이 탑재되고, 하측에 놓이는 하부 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되어 상기 하부 패키지를 흡착하고 가압할 수 있는 진공 픽커를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 상부 소켓은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부와, 상기 복수의 상부 도전부를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드를 포함하여 이루어지고, 상기 비탄성 절연패드의 가장자리에는 상기 푸셔에 부착되고, 상기 상부 패키지가 장착된 상부 회로기판을 안내하여 상기 상부 회로기판의 비아 홀과 상기 상부 도전부가 접속되도록 하는 가이드부가 형성되어 있을 수 있다.
상기 가이드부는 상기 상부 회로기판의 측면과 나란한 담장 형상으로 형성될 수 있다.
상기 가이드부는 상기 상부 회로기판의 측면과 나란한 담장 형상의 수용부와, 상기 수용부에서 상기 푸셔 측으로 갈수록 넓어지는 테이퍼 형상의 안내부를 가질 수 있다.
본 발명에 따른 반도체 패키지의 테스트 장치는 상부 소켓에 구비된 가이드부를 통해 상부 패키지, 또는 상부 패키지가 실장된 상부 회로기판이 자연스럽게 정렬되도록 하고, 상부 소켓이 소켓 하우징의 경사면을 따라 하부 패키지에 정렬되도록 함으로써, 기구물들 간의 결합에서 오는 누적 정렬오차를 최소화하여 정밀한 결합이 가능하고, 미세 피치의 반도체 패키지도 오차 없이 정밀한 테스트가 가능하다.
또한, 본 발명에 따른 반도체 패키지의 테스트 장치는 테스트 소켓을 러버 소켓으로 구성하여, 종래의 포고핀 구조의 테스트 장치에 비해 신호 전송로의 길이가 짧게 할 수 있으므로, 고속 신호 전송에 있어 신호 왜곡을 방지할 수 있고, 고속 동작을 하는 반도체 패키지의 정밀 테스트가 가능하다.
또한, 본 발명에 따른 반도체 패키지의 테스트 장치는 상부 소켓을 러버 소켓으로 구성함으로써, 종래의 미세한 틈새를 가진 포고핀 형태의 테스트 장치에 비해 진공압 손실이 최소화되어 반도체 패키지를 안정적으로 픽업할 수 있다.
또한, 상부 소켓을 접착제를 이용하여 푸셔에 결합되도록 하여 상부 패키지의 분리 및 결합이 용이하며, 상부 소켓 어셈블리가 하부 패키지와 접촉 시 발생하는 충격을 접착제가 일부 흡수하여 충격이 완화되는 효과도 발휘한다.
도 1은 종래의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 3은 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.
도 4 및 도 5는 본 발명에 따른 반도체 패키지의 테스트 장치의 다양한 변형예를 나타낸 것이다.
도 6은 도 5에 따른 반도체 패키지의 테스트 장치가 위치 정렬되는 것을 순서적으로 보여주기 위한 것이다.
이하, 본 발명에 따른 반도체 패키지의 테스트 장치를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이고, 도 3은 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.
도면에 나타낸 것과 같이, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치(200)는 푸셔(50)에 결합되고, 상부 패키지(20)가 실장된 상부 회로기판(120)이 탑재되고, 하측에 놓이는 하부 패키지(10)와 접속하는 상부 소켓(60)과, 테스터(30)에 탑재되어 상측에 놓이는 하부 패키지(10)와 접속하는 하부 소켓(40)과, 상기 푸셔(50)에 이동 가능하게 결합되어 하부 패키지(10)를 흡착하고 가압할 수 있는 진공 픽커(70)를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치로서, 상부 소켓(60)은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부(61)와, 복수의 상부 도전부(61)를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드(62)를 포함하여 이루어지고, 비탄성 절연패드(62)의 가장자리에는 푸셔(50)에 부착되고, 상부 패키지(20)가 장착된 상부 회로기판(120)을 안내하여 상부 회로기판의 비아 홀(121)과 상부 도전부(61)가 접속되도록 하는 가이드부(621)를 포함한다.
아래에서는 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치(200)를 구성하는 구성요소를 구체적으로 살펴본다.
하부 소켓(40)은 테스터(30)에 장착되어 테스터(30)와 하부 패키지(10)를 전기적으로 연결한다. 하부 소켓(40)은 소켓 하우징(140) 내에 수용되고, 하부 도전부(41)와 절연부(42)를 포함하여 구성된다.
하부 도전부(41)는 탄성 절연물질 내에 다수의 도전성 입자가 두께 방향으로 정렬되어 있는 형태로 이루어진다. 하부 도전부(41)는 복수 개가 접속 대상이 되는 하부 패키지(10)의 하부 단자(11)와 대응하도록 절연부(42)의 내측에 이격 배치된다. 하부 도전부(41)의 일단은 테스터(30)에 구비되는 전극(미도시)과 접촉하고, 하부 도전부(41)의 타단은 하부 패키지(10)의 하부 단자(11)와 접촉한다.
절연부(42)는 하부 도전부(41) 사이를 절연하는 것으로, 하부 소켓(40)의 외관을 이루고 하부 도전부(41)가 접촉 하중을 받을 때 지지하는 역할을 한다. 절연부(42)는 하부 도전부(41)를 구성하는 것과 동일한 탄성 절연물질로 형성될 수 있다. 물론 비탄성 절연 소재 또는 그 밖에 하부 도전부(41) 사이를 절연하고 지지할 수 있는 다양한 절연성 소재로 형성될 수도 있다.
소켓 하우징(140)은 하부 소켓(40)을 수용하는 수용 공간과, 상부에 경사면(141)을 가지고 있다. 소켓 하우징(140)의 경사면(141)은 하부 패키지(10)를 흡착하여 하부 소켓(40) 측으로 하강하는 푸셔(50)를 안내한다. 즉, 푸셔(50)가 일측으로 치우친 상태로 하부 소켓(40) 측으로 이동하는 경우 경사면(141)에 접하게 되므로 푸셔(50)는 경사면(141)을 따라 안내되어 푸셔(50) 내에 위치하는 상부 패키지(20)를 하부 패키지(10) 상의 정위치로 정렬시킬 수 있다.
상부 소켓 어셈블리(TSA)는 푸셔(50)와, 상부 패키지(20)가 장착된 상부 회로기판(120)과, 상부 회로기판(120)의 하부에 결합된 상부 소켓(60)과, 상부 소켓(60)의 하부에 배치되는 진공 픽커(70)를 포함하여 구성된다.
상부 소켓 어셈블리(TSA)에 위치하는 푸셔(50)는 구동부(미도시)로부터 이동력을 제공받아 하부 소켓(40) 측으로 접근하거나 하부 소켓(40)으로부터 멀어지도록 움직일 수 있고, 푸셔(50)의 가압부(51)는 상부 패키지(20)를 상부 소켓(60) 측으로 가압하여 상부 패키지(20)가 상부 회로기판(120)을 통해 상부 소켓(60)에 접속되도록 한다.
상부 회로기판(120)에는 복수의 비아 홀(121)과 기판 홀(123)이 형성된다. 비아 홀(121)은 도전성 소재가 도금되어 상부 회로기판(120)의 상부와 하부를 연결하는 도전로를 구성한다. 상부 회로기판(120)의 비아 홀(121) 상단은 상부 패키지(20)가 접속되고, 비아 홀(121) 하단은 상부 소켓(60)의 상부 도전부(61)와 접속하도록 구성된다. 상부 패키지(20)를 양품으로 미리 선별된 골든 디바이스로 구성하여 하부 패키지(10)를 테스트하는 경우에는 상부 패키지(20)의 상부 패키지 단자(21)를 비아 홀(121)의 상단에 솔더링하여 상부 회로기판(120) 상에 실장되도록 할 수도 있다.
상부 회로기판(120)의 기판 홀(123)은 외부의 진공압 발생장치(미도시)에서 발생되는 진공압이 전달되는 통로로, 상부 패키지(20)와 상부 회로기판(120) 사이의 공간을 통해 기판 홀(123)로 진공압이 전달된다.
상부 소켓(60)은 푸셔(50)를 밀봉할 수 있도록 푸셔(50)의 하단에 결합된다. 상부 소켓(60)은 상부 패키지(20)가 실장된 상부 회로기판(120)과 전기적으로 연결된다. 상부 소켓(60)은 비탄성 절연패드(62)와, 비탄성 절연패드(62)의 중앙 부분에 배치되고, 비탄성 절연패드(62)에 의해 지지되는 복수의 상부 도전부(61)와, 비탄성 절연패드(62)의 가장자리에 배치되는 가이드부(621)를 포함한다.
비탄성 절연패드(62)는 상부 소켓(60)이 하부 패키지(10)에 접할 때 하부 패키지(10)를 하부 소켓(40) 측으로 가압하는데 유리하다. 비탄성 절연패드(62)가 하부 패키지(10)를 안정적으로 가압하면 하부 패키지(10)의 하부 단자(11)가 하부 소켓(40)의 하부 도전부(41)에 안정적으로 접속될 수 있다. 비탄성 절연패드(62)는 폴리이미드(PI) 등 비탄성 절연소재로 이루어지는 다양한 합성수지가 이용될 수 있다.
비탄성 절연패드(62)의 센터에는 절연패드 홀(63)이 구비된다. 절연패드 홀(63)은 상부 회로기판(120)의 기판 홀(123)과 연결된다.
절연패드 홀(63)에는 진공 픽커(70)가 결합되어 있다. 진공 픽커(70)는 외부의 진공압 발생장치에서 발생하는 진공압을 푸셔(50)의 진공 홀(52), 기판 홀(123), 필름 홀(651)을 통해 전달받아 하부 패키지(10)를 흡착할 수 있다.
상부 도전부(61)는 비탄성 절연패드(62)의 중앙 부분에 배치되며, 비탄성 절연패드(62)를 두께 방향으로 관통하도록 형성되고, 탄성 절연물질 내에 다수의 도전성 입자가 두께방향으로 정렬되어 있는 형태로 이루어진다. 서로 인접하게 배치되는 상부 도전부(61)는 비탄성 절연패드(62)에 의해 절연되면서 지지되고 있다.
상부 소켓(60)의 상부 도전부(61)의 일단은 상부 회로기판(120)의 비아 홀(121)과 접촉되고, 타단은 하부 패키지(10)의 상부 단자(12)에 접속된다. 상부 도전부(61)가 비탄성 절연패드(62)의 상면으로부터 돌출하는 상부 범프(611)를 포함하도록 구성하면, 상부 도전부(61)의 상부 범프(611)가 상부 회로기판(120)의 비아 홀(121)에 압착되면서 접촉하므로 보다 안정적으로 접촉할 수 있다. 물론 상부 도전부(61)에 비탄성 절연패드(62)의 하면으로부터 돌출하는 하부 범프를 형성할 수도 있다.
상부 도전부(61)가 배치되어 있는 비탄성 절연패드(62)의 상면에는 지지 필름(65)이 부착될 수 있다. 지지 필름(65)은 상부 도전부(61)의 상부 범프(611)를 지지하고, 상부 회로기판(120)과 상부 소켓(60) 사이를 이격시킨다. 지지 필름(65)에는 비탄성 절연패드(62)의 절연패드 홀(63)과 연결되는 필름 홀(651)이 형성되어 있다.
이상과 같이, 본 발명의 일 실시 예에 따른 반도체 패키지의 테스트 장치(200)에서는 하부 소켓(40)과 상부 소켓(60)이 포고핀을 갖는 포고 소켓 대신에 탄성 절연물질 내에 다수의 도전성 입자가 두께방향으로 정렬되어 있는 형태의 도전부를 갖는 러버 소켓으로 이루어지므로, 포고핀처럼 다수의 구멍이 존재하지도 않고, 포고핀에 비해 현저히 짧은 길이의 도전부를 가지므로, 픽업 에러를 방지하고, 고속 동작을 하는 반도체 패키지의 정밀 검사가 가능한 장점이 있다.
도 2 및 도 3에 나타낸 것과 같이, 비탄성 절연패드(62)의 가장자리, 즉 복수의 상부 도전부(61)가 배치되는 부분의 외곽에는 상부 패키지(20)가 실장된 상부 회로기판(120)을 안내하는 가이드부(621)가 형성되어 있다.
가이드부(621)는 상부 패키지(20)가 실장된 상부 회로기판(120)을 안내하여 상부 회로기판의 비아 홀(121)과 상부 도전부(61)가 정위치에서 접속되도록 하는 것으로, 상부 회로기판(120)의 측면(122)이 밀접하게 접촉하면서 이동할 수 있도록 상부 회로기판 측면(122)과 나란한 담장 형상으로 형성될 수 있다.
가이드부(621)의 일단은 비탄성 절연패드(62)의 가장자리와 연결되고, 타단(622)은 푸셔(50)의 하단에 부착된다. 가이드부(621)는 비탄성 절연패드(62)와 일체로 형성될 수도 있고, 비탄성 절연패드(62)와 별개로 부품으로 형성될 수 있으나, 비탄성 절연패드(62)를 제조하는 공정에서 일체로 형성하는 것이 견고성 등의 측면에서 보다 바람직하다. 가이드부(621)가 비탄성 절연패드(62)와 별개의 부재로 형성되는 경우, 가이드부(621)의 일단은 비탄성 절연패드(62)에 접착제로 부착될 수 있으며, 비탄성 절연패드(62)와 같은 재질의 재료가 이용될 수 있다.
본 발명의 일실시예에 따른 테스트 장치에서는 상부 소켓(60)에 가이드부(621)가 형성됨에 따라 상부 패키지(20)가 실장된 상부 회로기판(120)은 가이드부(621)를 따라 아래로 이동하면서 상부 소켓(60)과 자연스럽게 정렬이 이루어진다. 따라서 각 기구물 간의 정렬이 용이하게 이루어져 정밀한 테스트를 가능하게 한다.
이와 같이, 가이드부(621)를 통해 상부 패키지(20)가 실장된 상부 회로기판(120)과 상부 소켓(60)이 정렬된 상태에서, 가이드부의 타단(622)을 푸셔(50)의 하부에 접착제에 의해 부착하고, 접착되는 부분을 진공 밀봉 처리하여 가이드부(621)를 갖는 상부 소켓(60)과 푸셔(50) 사이에서 진공압이 손실되지 않도록 한다.
별개의 부재로 형성되는 가이드부(621)와 비탄성 절연패드(62)를 접착하거나, 상부 소켓(60)의 가이드부(621)를 푸셔(50)에 접착하는 접착제로는 양면 테이프, 액체로 된 순간 접착제 등 다양한 것이 사용될 수 있고, 접착제의 접착력은 진공 픽커에 진공압이 전달되더라도 충분히 견딜 수 있는 정도의 것이 바람직하다.
도 3에 나타낸 것과 같이, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치(200)는 다음과 같이 작용한다. 상부 소켓(60)이 실장된 상부 회로기판(120)과 상부 패키지(20)가 장착된 상태에서 푸셔(130)가 구동부에 의해 움직여 하부 패키지(10)를 흡착하여 하부 소켓(40) 위로 운반한 다음, 푸셔(50)의 가압부(51)가 상부 패키지(20)를 가압하면, 상부 패키지(20)와 상부 소켓(60)이 전기적으로 연결되면서, 상부 소켓(60)이 하부 패키지(10)를 가압하여 하부 소켓(40)과 테스터(30)가 전기적으로 연결된다. 이 상태에서 테스터(30)에서 발생하는 테스트 신호가 하부 패키지(10) 및 상부 패키지(20)에 전달됨으로써 하부 패키지(10) 및 상부 패키지(20)에 대한 전기적 테스트가 수행된다. 테스트가 완료된 후, 하부 패키지(10)는 푸셔(50)의 움직임에 따라 하부 소켓(40)에서 언로딩될 수 있다.
상술한 것과 같이, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치(200)는 상부 소켓에 구비된 가이드부를 통해 상부 패키지, 또는 상부 패키지가 실장된 상부 회로기판이 자연스럽게 정렬되도록 하고, 상부 소켓이 소켓 하우징의 경사면을 따라 하부 패키지에 정렬되도록 함으로써, 기구물들 간의 결합에서 오는 누적 정렬오차를 최소화하여 정밀한 결합이 가능하고, 미세 피치의 반도체 패키지도 오차 없이 정밀한 테스트가 가능하다.
또한, 테스트 소켓을 러버 소켓으로 구성하여, 종래의 포고핀 구조의 테스트 장치에 비해 신호 전송로의 길이가 짧게 할 수 있으므로, 고속 신호 전송에 있어 신호 왜곡을 방지할 수 있고, 고속 동작을 하는 반도체 패키지의 정밀 테스트가 가능하다.
또한, 상부 소켓을 러버 소켓으로 구성함으로써, 종래의 미세한 틈새를 가진 포고핀 형태의 테스트 장치에 비해 진공압 손실이 최소화되어 반도체 패키지를 안정적으로 픽업할 수 있다.
또한, 상부 소켓을 접착제를 이용하여 푸셔에 결합되도록 하여 상부 패키지의 분리 및 결합이 용이하며, 상부 소켓 어셈블리가 하부 패키지와 접촉 시 발생하는 충격을 접착제가 일부 흡수하여 충격이 완화되는 효과도 발휘한다.
도 4 및 도 5는 본 발명에 따른 반도체 패키지의 테스트 장치의 다양한 변형예를 나타낸 것이고, 도 6은 도 5에 따른 반도체 패키지의 테스트 장치가 위치 정렬되는 것을 순서적으로 보여주기 위한 것이다.
도 4 및 도 5에 도시된 테스트 장치는 상부 소켓 어셈블리만 발췌하여 도시하고 있는 것으로, 도 1 및 도 2를 참조하여 설명한 테스트 장치(200)와 도 4에 도시된 테스트 장치는 상부 패키지와 상부 소켓이 상부 회로기판 없이 직접 접속된다는 점에서만 차이가 있고, 도 5는 도 4의 테스트 소켓에서 상부 소켓의 가이드부가 변형되었다는 점에서만 차이가 있으므로, 차이점을 위주로 설명한다.
도 4에 나타낸 테스트 장치의 상부 소켓 어셈블리는 상부 회로기판(120)이 없이 상부 패키지(20)와 상부 소켓(60)이 직접 접속되는 구조를 가진다. 상부 패키지(20)와 상부 소켓(60)이 직접 접속되는 구조에서는 푸셔(50)의 진공 홀(52)과 상부 패키지(20)의 상부 패키지 단자(21)와 상부 소켓(60)의 상부 도전부(61)가 결합된 측면의 공간과 비탄성 절연패드(62)의 필름 홀(651)을 통해 진공 경로가 형성될 수 있다.
가이드부(621)는 상부 패키지(20)의 측면(22)이 밀접하게 접촉하면서 이동할 수 있도록 상부 패키지 측면(22)과 나란한 담장 형상으로 형성될 수 있다. 상부 소켓(60)에 가이드부(621)가 형성됨에 따라 상부 패키지(20)는 가이드부(621)를 따라 아래로 이동하면서 상부 소켓(60)과 자연스럽게 정렬이 이루어진다. 따라서 각 기구물 간의 정렬이 용이하게 이루어져 정밀한 테스트를 가능하게 한다.
도 5에 나타낸 테스트 장치의 상부 소켓 어셈블리는 가이드부(621)의 형상이 변형된 것이다.
가이드부(621)는 상부 패키지(20)의 측면(22)과 나란한 담장 형상의 수용부(6211)와, 수용부(6211)에서 푸셔(50) 측으로 갈수록 넓어지는 테이퍼 형상의 안내부(6212)를 구비한다. 수용부(6211)는 상부 패키지(20)의 측면이 밀접하게 접촉하면서 이동할 수 있도록 상부 패키지 측면(22)과 나란한 담장 형상으로 형성되고, 안내부(6212)는 상부 패키지(20)가 수용부(6211)로 안내되도록 수용부(6211)에서 상측으로 갈수록 넓어지는 테이퍼 형상으로 형성될 수 있다.
상부 패키지(20)와 상부 소켓(60) 간의 정렬이 이루어질 수 있도록, 수용부(6211)의 두께(s)는 상부 패키지 측면(22) 두께(p)의 적어도 0.1배 이상을 수용하는 두께를 가지는 것이 바람직하고, 상부 패키지 측면(22) 두께(p)의 0.6 내지 0.7배를 수용하는 두께를 가지는 것이 더욱 바람직하다.
도 5에 도시된 바와 같은 가이드부(621)의 변형된 형상은 도 2 및 도 3에 도시된 상부 회로기판(120)을 갖는 테스트 장치에도 그대로 적용될 수 있다. 이 경우에는 상부 패키지(20)가 실장된 상부 회로기판(120)의 측면(122) 두께의 적어도 0.1배 이상이 가이드부(621)의 수용부(6211)에 수용되도록 하는 것이 바람직하다.
도 6은 도 5의 상부 소켓 어셈블리의 각 구조물들이 서로 결합되는 것을 보여준다. 도 6의 (a)에서처럼 가이드부(621)가 형성된 상부 소켓(60)에 상부 패키지(20)가 삽입되면 상부 패키지(20)는 가이드부(621)의 안내부(6212)를 따라 이동하여, 도 6의 (b)에서처럼 상부 패키지 측면(22)의 일부가 수용부(6211)에 안착되면서 상부 패키지(20)와 상부 소켓(60)이 정렬된다. 이 상태에서 도 6의 (c)에서처럼 상부 소켓(60)의 가이드부(621)를 푸셔(50)에 부착하면, 상부 소켓(60)에 자연스럽게 정렬된 상부 패키지(20)를 갖는 상부 소켓 어셈블리가 구성된다. 따라서 각 기구물 간의 정렬이 용이하게 이루어져 정밀한 테스트를 가능하게 한다.
가이드부(621)는 상부 패키지(20) 또는 상부 패키지(20)가 실장된 상부 회로기판(120)을 상부 소켓(60)에 정위치로 정렬시킬 수 있는 것이라면 이외에도 다양한 형상으로 구성될 수 있다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 통상의 기술자들은 잘 이해할 수 있을 것이다.
10 : 하부 패키지 11 : 하부 단자
12 : 상부 단자 20 : 상부 패키지
21 : 상부 패키지 단자 22 : 상부 패키지 측면
30 : 테스터 40 : 하부 소켓
41 : 하부 도전부 42 : 절연부
50 : 푸셔 51 : 가압부
52 : 진공 홀 60 : 상부 소켓
61 : 상부 도전부 62 : 비탄성 절연패드
63 : 절연패드 홀 65 : 지지 필름
70 : 진공 픽커
100, 200 : 반도체 패키지의 테스트 장치
120 : 상부 회로기판 121 : 비아 홀
122 : 상부 회로기판 측면 123 : 기판 홀
140 : 소켓 하우징 141 : 경사면
621 : 가이드부 622 : 타단
651 : 필름 홀 6211 : 수용부
6212 : 안내부

Claims (9)

  1. 푸셔에 결합되고, 복수의 상부 패키지 단자를 갖는 상부 패키지가 탑재되고 하측에 놓이는 하부 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되어 상기 하부 패키지를 흡착하고 가압할 수 있는 진공 픽커를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서,
    상기 상부 소켓은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부와, 상기 복수의 상부 도전부를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드를 포함하여 이루어지고,
    상기 비탄성 절연패드의 가장자리에는 상기 푸셔에 부착되고, 상기 상부 패키지를 안내하여 상기 복수의 상부 패키지 단자와 상기 복수의 상부 도전부가 접속되도록 하는 가이드부가 형성되어 있는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  2. 제 1 항에 있어서,
    상기 가이드부는 상기 상부 패키지의 측면과 나란한 담장 형상으로 형성된 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  3. 제 1 항에 있어서,
    상기 가이드부는 상기 상부 패키지의 측면과 나란한 담장 형상의 수용부와, 상기 수용부에서 상기 푸셔 측으로 갈수록 넓어지는 테이퍼 형상의 안내부를 갖는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  4. 제 3 항에 있어서,
    상기 수용부의 두께는 상기 상부 패키지 측면 두께의 0.1배 이상을 수용하는 두께인 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  5. 제 1 항에 있어서,
    상기 비탄성 절연패드와 상기 가이드부는 일체로 형성되는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  6. 제 1 항에 있어서,
    상기 비탄성 절연패드와 상기 가이드부는 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  7. 푸셔에 결합되고, 상부 패키지가 실장된 상부 회로기판이 탑재되고, 하측에 놓이는 하부 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되어 상기 하부 패키지를 흡착하고 가압할 수 있는 진공 픽커를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서,
    상기 상부 소켓은, 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 상부 도전부와, 상기 복수의 상부 도전부를 서로 절연하고 지지하는 비탄성 절연소재로 이루어진 비탄성 절연패드를 포함하여 이루어지고,
    상기 비탄성 절연패드의 가장자리에는 상기 푸셔에 부착되고, 상기 상부 패키지가 장착된 상부 회로기판을 안내하여 상기 상부 회로기판의 비아 홀과 상기 상부 도전부가 접속되도록 하는 가이드부가 형성되어 있는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  8. 제 7 항에 있어서,
    상기 가이드부는 상기 상부 회로기판의 측면과 나란한 담장 형상으로 형성된 것을 특징으로 하는 반도체 패키지의 테스트 장치.
  9. 제 7 항에 있어서,
    상기 가이드부는 상기 상부 회로기판의 측면과 나란한 담장 형상의 수용부와, 상기 수용부에서 상기 푸셔 측으로 갈수록 넓어지는 테이퍼 형상의 안내부를 갖는 것을 특징으로 하는 반도체 패키지의 테스트 장치.
KR1020210114091A 2021-08-27 2021-08-27 반도체 패키지의 테스트 장치 KR102644471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210114091A KR102644471B1 (ko) 2021-08-27 2021-08-27 반도체 패키지의 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210114091A KR102644471B1 (ko) 2021-08-27 2021-08-27 반도체 패키지의 테스트 장치

Publications (2)

Publication Number Publication Date
KR20230031636A true KR20230031636A (ko) 2023-03-07
KR102644471B1 KR102644471B1 (ko) 2024-03-07

Family

ID=85513035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210114091A KR102644471B1 (ko) 2021-08-27 2021-08-27 반도체 패키지의 테스트 장치

Country Status (1)

Country Link
KR (1) KR102644471B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116795A (ja) * 1999-10-18 2001-04-27 Mitsubishi Electric Corp テスト用ソケット、およびテスト用ソケットに用いる接続シート
KR20160118796A (ko) 2015-04-03 2016-10-12 리노공업주식회사 테스트 소켓
KR20170007582A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 진공 소켓 및 이를 포함하는 반도체 검사 장비
KR20180051174A (ko) * 2016-11-08 2018-05-16 주식회사 대성엔지니어링 테스트 소켓
CN113078079A (zh) * 2020-03-26 2021-07-06 Ｔｓｅ有限公司 半导体封装的测试装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116795A (ja) * 1999-10-18 2001-04-27 Mitsubishi Electric Corp テスト用ソケット、およびテスト用ソケットに用いる接続シート
KR20160118796A (ko) 2015-04-03 2016-10-12 리노공업주식회사 테스트 소켓
KR20170007582A (ko) * 2015-07-08 2017-01-19 삼성전자주식회사 진공 소켓 및 이를 포함하는 반도체 검사 장비
KR20180051174A (ko) * 2016-11-08 2018-05-16 주식회사 대성엔지니어링 테스트 소켓
CN113078079A (zh) * 2020-03-26 2021-07-06 Ｔｓｅ有限公司 半导体封装的测试装置

Also Published As

Publication number Publication date
KR102644471B1 (ko) 2024-03-07

Similar Documents

Publication Publication Date Title
US6351133B1 (en) Packaging and interconnection of contact structure
US6184576B1 (en) Packaging and interconnection of contact structure
US6975127B2 (en) Planarizing and testing of BGA packages
US5990692A (en) Testing apparatus for non-packaged semiconductor chip
US9207259B2 (en) Probe card for probing integrated circuits
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
JPWO2007000799A1 (ja) コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
US6548756B2 (en) Packaging and interconnection of contact structure
KR20130123193A (ko) 테스트 소켓
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
KR20230031636A (ko) 반도체 패키지의 테스트 장치
KR102671633B1 (ko) 테스트 소켓 및 이를 포함하는 테스트 장치와, 테스트 소켓의 제조방법
KR20230031755A (ko) 반도체 패키지의 테스트 장치
KR102496532B1 (ko) 반도체 패키지의 테스트 장치
KR20090027865A (ko) 검사 탐침 장치
KR100906345B1 (ko) 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법
KR102612764B1 (ko) 반도체 패키지의 테스트 장치
JP4556023B2 (ja) システムインパッケージ試験検査装置および試験検査方法
US11994554B2 (en) Test apparatus for semiconductor package
JP2020144039A (ja) Ｉｃトレイおよびテスト治具
KR102663052B1 (ko) 테스트 소켓
KR102259225B1 (ko) 프로브 카드
JP7130897B2 (ja) 評価用ソケット装置及びｌｓｉの測定評価方法
US20060091384A1 (en) Substrate testing apparatus with full contact configuration

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant