KR20230028222A - 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치 - Google Patents

복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치 Download PDF

Info

Publication number
KR20230028222A
KR20230028222A KR1020227039348A KR20227039348A KR20230028222A KR 20230028222 A KR20230028222 A KR 20230028222A KR 1020227039348 A KR1020227039348 A KR 1020227039348A KR 20227039348 A KR20227039348 A KR 20227039348A KR 20230028222 A KR20230028222 A KR 20230028222A
Authority
KR
South Korea
Prior art keywords
light emitting
unit pixels
circuit board
layer
molding part
Prior art date
Application number
KR1020227039348A
Other languages
English (en)
Inventor
박재현
홍승식
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of KR20230028222A publication Critical patent/KR20230028222A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 일 실시예에 따른 발광 모듈 제조 방법은, 회로 기판 상에 복수의 유닛 픽셀들을 실장하고, 상기 유닛 픽셀들을 덮도록 몰딩 재료를 도포하고, 상기 몰딩 재료 상에 플레이트를 배치하여 상기 플레이트로 상기 몰딩 재료를 가압하고, 상기 몰딩 재료를 경화시켜 몰딩부를 형성하는 것을 포함한다.

Description

복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
예시적인 실시예들은 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치에 관한 것으로, 특히, 유닛 픽셀들을 보호하기 위한 몰딩층을 포함하는 발광 모듈에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200 마이크로미터 이하 나아가 100 마이크로미터 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생할 수 있다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이 기판 상에 발광 다이오드를 직접 실장하는 것이 용이하지 않을 수 있다.
특히, 디스플레이 기판에 마이크로 LED들을 직접 실장할 경우, 디스플레이 장치의 수율이 낮아지며, 또한, 실장하는 동안 발생된 불량을 치유하는 것이 어렵다. 이에 따라, 서브 픽셀들을 하나의 유닛 픽셀로 제작하고, 나아가, 복수의 유닛 픽셀들을 하나의 발광 모듈로 통합하고, 이러한 발광 모듈들을 디스플레이 기판에 실장하는 기술이 사용되고 있다.
도 1은 종래 기술에 따른 복수의 유닛 픽셀을 포함하는 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 발광 모듈은 회로 기판(11), 복수의 유닛 픽셀(100), 제1 몰딩부(13), 제2 몰딩부(15)를 포함한다.
회로 기판(11)은 유닛 픽셀들(100)에 전력을 공급하기 위한 회로들을 갖는다. 또한, 회로 기판(11)은 상면에 유닛 픽셀들(100)을 실장하는 패드들을 가질 수 있으며, 하면에 디스플레이 기판에 실장되기 위한 패드들을 가질 수 있다.
유닛 픽셀(100)은 복수의 서브 픽셀들을 포함하며, 각 서브 픽셀은 마이크로 LED를 포함한다. 유닛 픽셀(100)은 예를 들어, 청색, 녹색, 및 적색광을 방출하는 서브 픽셀들을 포함할 수 있다. 유닛 픽셀들(100)은 솔더와 같은 본딩재를 통해 회로 기판(11)에 본딩될 수 있다.
제1 몰딩부(13)는 유닛 픽셀들(100)의 측면을 덮는다. 제1 몰딩부(13)는 광을 차단하기 위해 광 흡수제를 포함하는 열경화 수지, 예를 들어, 에폭시 또는 실리콘으로 형성될 수 있다.
제2 몰딩부(15)는 유닛 픽셀들(100) 및 제1 몰딩부(13)를 덮을 수 있다. 제2 몰딩부(15) 또한 투명 열경화 수지, 예를 들어, 에폭시 또는 실리콘으로 형성될 수 있다.
제1 몰딩부(13)가 수지를 디스펜싱하여 형성됨에 따라, 도 1에 도시한 바와 같이, 유닛 픽셀들(100) 사이의 영역에 오목부가 형성되는 것을 방지하기 어렵다. 제1 몰딩부(13)에 형성된 오목부들은 유닛 픽셀들(100)에서 방출되는 광을 불균일하게 만든다. 투명한 제2 몰딩부(15)를 이용하여 광 방출면을 평탄하게 할 수는 있지만, 광 흡수제를 포함하는 제1 몰딩부(13)의 표면이 평탄하지 못하므로, 유닛 픽셀(100)의 위치에 따라 광 흡수에 차이가 발생하여 광이 불균일하게 방출될 수 있다.
또한, 제1 몰딩부(13) 및 제2 몰딩부(15)를 열경화 수지로 형성함에 따라, 제1 및 제2 몰딩부(13, 15)의 경도를 증가시키는 것이 곤란하다. 이에 따라, 유닛 픽셀들(100)을 외력으로부터 보호하는 것이 어렵다.
제1 몰딩부(13)를 평탄하게 형성하기 위해 금형 기술을 이용할 수 있지만, 일반적으로 금형 기술은 고온 및 고압에서 사용되므로, 스트레스에 의한 손상이 발생하기 쉽고, 이형 등의 문제가 발생한다. 또한, 대량 생산에 적합하지 않다.
필름을 부착하여 제1 몰딩부(13)를 형성할 수도 있지만, 필름이 들뜨기 쉽고, 또한, 가압 공정에 의해 요철 등의 불량이 발생할 수 있다.
예시적인 실시예들은 균일한 발광면을 갖는 발광 모듈 및 그것을 제조하는 방법을 제공한다.
예시적인 실시예들은 상대적으로 높은 경도의 몰딩부를 갖는 발광 모듈 및 그것을 제조하는 방법을 제공한다.
예시적인 실시예들은 광 흡수 몰딩부 또는 투명 몰딩부를 쉽게 구현할 수 있으며, 대량 생산에 적합한 발광 모듈 제조 방법을 제공한다.
예시적인 실시예는 발광 모듈 제조 방법을 제공하는데, 이 방법은, 회로 기판 상에 복수의 유닛 픽셀들을 실장하고, 상기 유닛 픽셀들을 덮도록 몰딩 재료를 도포하고, 상기 몰딩 재료 상에 플레이트를 배치하여 상기 플레이트로 상기 몰딩 재료를 가압하고, 상기 몰딩 재료를 경화시켜 몰딩부를 형성하는 것을 포함한다.
예시적인 실시예는 발광 모듈을 제공하는데, 이 발광 모듈은, 회로 기판; 상기 회로 기판 상에 실장된 유닛 픽셀들; 상기 유닛 픽셀들을 덮는 몰딩부; 및 상기 몰딩부 상에 배치된 안티 글래어층을 포함한다. 상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란하다.
예시적인 실시예는 디스플레이 장치를 제공하는데, 이 디스플레이 장치는, 디스플레이 기판; 및 상기 디스플레이 기판 상에 정렬된 복수의 발광 모듈들을 포함하고, 상기 발광 모듈들은 각각, 회로 기판; 상기 회로 기판 상에 실장된 유닛 픽셀들; 상기 유닛 픽셀들을 덮는 몰딩부; 및 상기 몰딩부 상에 배치된 안티 글래어층을 포함한다. 상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란하다.
도 1은 종래 기술에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 2A는 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 3A는 일 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 평면도이다.
도 3B는 도 3A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 4A는 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 4B는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 5A는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 5B는 도 5A의 절취선 D-D'를 따라 취해진 개략적인 단면도이다.
도 6A는 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 6B는 도 6A의 절취선 E-E'를 따라 취해진 개략적인 단면도이다.
도 7A 내지 도 7F는 일 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들로, 도 7A는 유닛 픽셀들을 회로 기판에 본딩하는 것을 예시하고, 도 7B는 상기 회로 기판의 가장자리 근처에 댐을 형성하는 것을 예시하며, 도 7C는 예비 몰딩부를 형성하는 것을 예시하고, 도 7D는 상기 예비 몰딩부 상에 플레이트를 배치하는 것을 예시하고, 도 7E는 상기 플레이트를 제거하고 안티 글래어층을 형성하는 것을 예시하며, 도 7F는 상기 댐을 포함하여 회로 기판의 가장자리들을 절단하여 제거하는 것을 예시한다.
도 8A 내지 도 8D는 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들로, 도 8A는 유닛 픽셀들을 회로 기판에 본딩하는 것을 예시하고, 도 8B는 예비 몰딩부 상에 플레이트를 배치하는 것을 예시하고, 도 8C는 안티 글레어층을 형성하는 것을 예시하며, 도 8D는 회로 기판의 가장자리를 절단하여 제거하는 것을 예시한다.
도 9A는 일 실시예에 따른 연속적인 댐 구조를 갖는 발광 모듈을 설명하기 위한 개략적인 평면도이다.
도 9B는 또 다른 실시예에 따른 불연속적인 댐 구조를 갖는 발광 모듈을 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
예시적인 실시예에 따른 발광 모듈 제조 방법은, 회로 기판 상에 복수의 유닛 픽셀들을 실장하고, 상기 유닛 픽셀들을 덮도록 몰딩 재료를 도포하고, 상기 몰딩 재료 상에 플레이트를 배치하여 상기 플레이트로 상기 몰딩 재료를 가압하고, 상기 몰딩 재료를 경화시켜 몰딩부를 형성하는 것을 포함한다.
플레이트를 사용함으로써 균일한 상부면을 갖는 몰딩부를 형성할 수 있다.
상기 방법은 상기 몰딩 재료를 도포하기 전에 상기 회로 기판 상에 댐을 형성하는 것을 더 포함할 수 있다. 댐을 사용함으로써 몰딩 재료의 손실을 줄일 수 있으며, 몰딩부의 두께를 정밀하게 제어할 수 있다.
일 실시예에 있어서, 상기 댐은 상기 유닛 픽셀들을 둘러싸도록 배치될 수 있다. 다른 실시예에 있어서, 상기 댐은 상기 회로 기판의 가장자리를 따라 소정 간격으로 불연속적으로 배치되어 도트 라인 형상을 형성할 수 있다.
상기 몰딩 재료는 자외선을 이용하여 경화될 수 있다. 자외선에 경화 가능한 몰딩 재료를 채택함으로써 높은 경도를 갖는 몰딩부를 형성할 수 있다.
상기 몰딩 재료는 아크릴계, 실리콘계, 또는 우레탄계 수지를 포함할 수 있다.
나아가, 상기 몰딩 재료는 광 흡수제 또는 염료를 포함할 수 있다.
상기 플레이트는 하면에 나노 패턴 또는 마이크로 패턴을 가질 수 있다. 이에 따라, 상기 몰딩부의 상면에 대응하는 나노 패턴 또는 마이크로 패턴을 형성할 수 있다.
상기 발광 모듈 제조 방법은 상기 몰딩부 상에 안티 글래어층을 형성하는 것을 더 포함할 수 있다. 안티 글래어층을 형성함으로써 사용자의 눈의 피로를 줄일 수 있다.
상기 안티 글래어층은 아크릴계, 실리콘계, 또는 우레탄계 수지와 상기 수지 내에 분산된 미립자를 포함할 수 있다.
일 실시예에 있어서, 상기 유닛 픽셀들은 서로 동일 평면 상에 배열된 적어도 3개의 발광 소자들을 포함할 수 있다.
다른 실시예에 있어서, 상기 유닛 픽셀들은 수직 방향으로 적층된 제1 LED 적층, 제2 LED 적층, 및 제3 LED 적층을 포함할 수 있다.
나아가, 상기 제2 LED 적층은 상기 제1 LED 적층과 제3 LED 적층 사이에 배치되며, 상기 제1 및 제3 LED 적층들에 비해 단파장의 광을 방출할 수 있다.
상기 유닛 픽셀들은 리플로우 공정을 통해 상기 회로 기판 상에 본딩될 수 있다.
또한, 상기 유닛 픽셀들은 각각 4개의 패드들을 포함할 수 있다.
상기 몰딩부는 상기 유닛 픽셀들의 상부 및 상기 유닛 픽셀들 사이의 영역의 상부에서 균일한 상부면을 가질 수 있다.
상기 발광 모듈 제조 방법은 상기 몰딩부 및 상기 회로 기판을 커팅하여 상기 댐을 제거하는 것을 더 포함할 수 있다.
예시적인 실시예에 따른 발광 모듈은, 회로 기판; 상기 회로 기판 상에 실장된 유닛 픽셀들; 상기 유닛 픽셀들을 덮는 몰딩부; 및 상기 몰딩부 상에 배치된 안티 글래어층을 포함하고, 상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란하다.
상기 몰딩부는 균일한 물질로 형성되며, 상기 유닛 픽셀들의 상부 및 상기 유닛 픽셀들 사이의 영역의 상부에서 균일한 상부면을 가질 수 있다.
예시적인 실시예에 따른 디스플레이 장치는, 디스플레이 기판; 및 상기 디스플레이 기판 상에 정렬된 복수의 발광 모듈들을 포함한다. 상기 발광 모듈들 각각은, 회로 기판; 상기 회로 기판 상에 실장된 유닛 픽셀들; 상기 유닛 픽셀들을 덮는 몰딩부; 및 상기 몰딩부 상에 배치된 안티 글래어층을 포함한다. 상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란하다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예를 보다 상세하게 설명한다.
도 2A는 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이고, 도 2B는 도 2A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 2A 및 도 2B를 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 발광 모듈(1000)을 포함할 수 있다.
디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
일 실시예에 있어서, 복수의 발광 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 발광 모듈(1000)은, 도 3A에 도시된 바와 같이, 회로 기판(1001) 및 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100)을 포함할 수 있다. 각 유닛 픽셀(100)은 복수의 발광 소자들을 포함한다. 발광소자들은 서로 다른 색상의 광을 방출할 수 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 모듈(1000), 발광 모듈(1000) 내에 정렬된 유닛 픽셀(100), 및 발광 소자들의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
도 3A는 본 개시의 일 실시예에 따른 발광 모듈(1000)을 설명하기 위한 개략적인 평면도이고, 도 3B는 도 3A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 3A 및 도 3B를 참조하면, 발광 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배열된 유닛 픽셀들(100), 유닛 픽셀들(100)을 덮는 몰딩부(1003), 및 안티 글래어층(1005)을 더 포함할 수 있다.
회로 기판(1001)은 패널 기판(2100)과 유닛 픽셀들(100)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 회로 기판(1001) 내의 회로는 다층 구조로 형성될 수 있다. 회로 기판(1001)은 또한 유닛 픽셀들(100)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 회로 기판(1001)은 표면에 노출된 패드들을 가질 수 있으며, 유닛 픽셀들(100)은 본딩재를 통해 회로 기판(1001)의 패드들에 본딩될 수 있다.
유닛 픽셀들(100)은 회로 기판(1001) 상에 정렬될 수 있다. 유닛 픽셀들(100)은 도 3A에 도시한 바와 같이 4×4 행렬로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2×2, 3×3, 5×5 등 다양한 행렬로 배열될 수 있다.
유닛 픽셀들(100)은 본딩재에 의해 회로 기판(1001)에 본딩된다. 예를 들어, 본딩재는 예를 들어 솔더일 수 있으며, 솔더 페이스트를 회로 기판(1001) 상의 패드들 상에 스크린 프린팅 등의 기술을 이용하여 배치한 후 리플로우 공정을 통해 유닛 픽셀(100)과 회로 기판(1001)을 본딩할 수 있다. 유닛 픽셀들(100)의 구체적인 구성은 도 4A 및 도 4B를 참조하여 뒤에서 상세하게 설명된다.
몰딩부(1003)는 유닛 픽셀들(100)을 덮는다. 몰딩부(1003)는 회로 기판(1001)의 표면에 접하며, 또한, 유닛 픽셀들(100)의 상면을 덮을 수 있다. 또한, 몰딩부(1003)는 평탄한 상면을 가질 수 있다. 특히, 종래 기술과 달리 유닛 픽셀들(100) 사이의 영역 상에 오목부가 형성되지 않는다.
몰딩부(1003)는 자외선 경화 수지를 이용하여 형성될 수 있다. 자외선 경화 수지를 이용함으로써 열 경화 수지에 비해 몰딩부(1003)의 경도를 증가시킬 수 있다. 몰딩부(1003)는 예컨대 DFSR(dry-Film type solder resist), PSR(photoimageable solder resist), 또는 BM(black material) 등으로 형성될 수 있다. 몰딩부(1003)은 유닛 픽셀들(100) 사이의 광 간섭을 방지하여 디스플레이 장치(10000)의 콘트라스트를 향상시킬 수 있다. 몰딩부(1003)의 형성 방법에 대해서는 뒤에서 상세히 설명된다.
안티 글래어층(1005)은 몰딩부(1003)를 덮을 수 있다. 안티 글래어층(1005)은 광 반사를 방지하여 사용자의 눈의 피로를 덜어 준다. 안티 글래어층(1005)은 예를 들어, 실리카, 멜라민, 아크릴 등의 미립자를 경화 수지와 혼합하여 잉크화해서 몰딩부(1003)의 표면에 코팅하여 형성될 수 있으며, 자외선을 이용하여 경화될 수 있다.
본 실시예에 있어서, 유닛 픽셀들(100)이 발광 모듈(1000)로 형성되고, 복수의 발광 모듈들(1000)이 패널 기판(2100) 상에 실장됨으로써 디스플레이 장치(10000)가 제공될 수 있다. 이에 따라, 디스플레이 장치(10000)의 공정 수율이 향상될 수 있다.
도 4A는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 4B는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 4A 및 도 4B를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 표면층(122), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 및 절연 물질층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 발광 모듈(1000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 상면 및 하면을 가질 수 있다. 투명 기판(121)은 발광 소자들(10a, 10b, 10c)을 대면하는 면, 즉 상면에 요철 패턴(121p)을 포함할 수 있다. 요철 패턴(121p)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 산란시켜 지향각을 증가시킨다. 또한, 서로 다른 지향각 특성을 갖는 발광 소자들(10a, 10b, 10c)에서 방출된 광이 상기 요철 패턴(121p)에 의해 균일한 지향각으로 방출되도록 할 수 있다. 이에 따라, 보는 각도에 따라 색차가 발생하는 것을 방지할 수 있다.
요철 패턴(121p)은 규칙적일 수도 있고 불규칙적일 수도 있다. 요철 패턴(121p)은 예를 들어 3um의 피치, 2.8um의 직경, 및 1.8um의 높이를 가질 수 있다. 요철 패턴(121p)은 일반적으로 패터닝된 사파이어 기판에 적용되는 패턴일 수 있으나, 이에 한정되지 않는다.
투명 기판(121)은 또한 반사방지 코팅을 포함할 수 있으며, 또는 안티 글래어층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 300um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
표면층(122)은 투명 기판(121)의 요철 패턴(121p)을 덮는다. 표면층(122)은 요철 패턴(121p)의 형상을 따라 형성될 수 있다. 표면층(122)은 그 위에 형성되는 광 차단층(123) 및 접착층(125)의 접착력을 향상시킬 수 있다. 예를 들어, 표면층(122)은 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 종류에 따라 생략될 수도 있다.
광 차단층(123)은 투명 기판(121)의 상면 상에 형성된다. 광 차단층(123)은 표면층(122)에 접할 수 있다. 광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a, 123b, 123c)을 가질 수 있으며, 이를 위해 투명 기판(121) 상에서 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a, 123b, 123c)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니며, 발광 소자의 폭보다 크거나 같을 수도 있다.
광 차단층(123)의 창(123a)은 또한 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의한다. 따라서, 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의하기 위한 별도의 정렬 마커들을 생략할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c)을 정렬하기 위한 위치를 제공하기 위해 정렬 마커들이 투명 기판(121) 상에 또는 광 차단층(123)이나 접착층(125) 상에 제공될 수도 있다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면 상에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창(123a)을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 또한, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a)에 대응하여 배치될 수 있다. 광 차단층(123)이 생략된 경우, 정렬 마커들이 발광 소자들(10a, 10b, 10c)의 정렬 위치를 제공하기 위해 추가될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 도 5A 및 도 5B를 참조하여 뒤에서 상세하게 설명된다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 4A에 도시한 바와 같이, 일렬 로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 4A에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 덮는다. 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)의 전극 패드들을 노출시키는 개구부들을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d)이 형성되는 면의 높이를 일정하게 조절하여 접촉층들을 안전하게 형성할 수 있도록 돕는다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 접착층(125)의 가장자리로 둘러싸인 영역 내에 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 단차 조절층(127)은 접착층(125)의 가장자리를 부분적으로 노출시키도록 형성될 수도 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 전극 패드들에 접속할 수 있다.
일 실시예에서, 도 4A 및 도 4B에 도시한 바와 같이, 제1 접속층(129a)은 제1 발광 소자(10a)의 제2 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제2 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제2 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다.
다른 실시예에서, 제1 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있다.
절연 물질층(131)은 단차 조절층(127)보다 얇은 두께로 형성될 수 있다. 절연 물질층(131)과 단차 조절층(127)의 두께의 합은 1um 이상 50um 이하일 수 있으나, 이에 한정되는 것은 아니다.
절연 물질층(131)은 단차 조절층(127)의 측면 및 접속층들(129a, 129b, 129c, 129d)을 덮는다. 또한, 절연 물질층(131)은 접착층(125)의 일부를 덮을 수 있다. 절연 물질층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가지며, 이에 따라 유닛 픽셀(100)의 패드 영역들이 정의될 수 있다.
일 실시예에 있어서, 절연 물질층(131)은 반투명 물질일 수 있으며, 유기 또는 무기 물질로 형성될 수 있다. 절연 물질층(131)은 예를 들어, 폴리이미드로 형성될 수 있다. 단차 조절층(127)과 함께 절연 물질층(131)이 폴리이미드로 형성된 경우, 접속층들(129a, 129b, 129c, 129d)은, 패드 영역들을 제외하고, 하부면, 측면, 및 상부면이 모두 폴리이미드로 둘러싸일 수 있다.
한편, 유닛 픽셀(100)은 솔더 등의 본딩재를 이용하여 회로 기판에 실장될 수 있으며, 본딩재는 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 노출된 접속층들(129a, 129b, 129c, 129d)과 회로 기판 상의 패드들을 본딩할 수 있다.
본 실시예에 따르면, 유닛 픽셀(100)은 별도의 범프들을 포함하지 않으며, 접속층들(129a, 129b, 129c, 129d)이 본딩 패드로 사용된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 덮는 본딩 패드들이 형성될 수도 있다. 일 실시에에 있어서, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)의 상부 영역을 벗어나 발광 소자들(10a, 10b, 10c)을 부분적으로 덮도록 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)이 접착층(125)에 의해 투명 기판(121)에 부착된 것으로 설명하지만, 접착층(125) 대신 다른 결합기(coupler)를 이용하여 발광 소자들(10a, 10b, 10c)이 투명 기판(121)에 결합될 수도 있다. 예를 들어, 발광 소자들(10a, 10b, 10c)을 스페이서들을 이용하여 투명 기판(121)에 결합시킬 수 있으며, 따라서, 발광 소자들(10a, 10b, 10c)과 투명 기판(121) 사이의 영역에 기체 또는 액체가 채워질 수 있다. 이들 기체 또는 액체에 의해 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시키는 광학층이 형성될 수 있다. 앞서 설명한 접착층(125)도 광학층의 일 예이다. 여기서, 광학층은 발광 소자들(10a, 10b, 10c)과는 다른 재료, 예컨대, 기체, 액체, 또는 고체로 형성되며, 따라서, 발광 소자들(10a, 10b, 10c) 내의 반도체층들의 재료와 구별된다.
본 실시예에 따르면, 발광 소자들(10a, 10b, 10c)을 동일 평면 상에 배열한 유닛 픽셀(100)이 제공된다. 유닛 픽셀(100)은 발광 소자들(10a, 10b, 10c)을 이용하여 다양한 색상의 광을 구현할 수 있다. 이하에서, 일 실시예에 따른 발광 소자들(10a, 10b, 10c)에 대해 상세하게 설명한다.
도 5A는 본 개시의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 개략적인 평면도이고, 도 5B는 도 5A의 절취선 D-D'를 따라 취해진 개략적인 단면도이다. 여기서 발광 소자(10a)를 예를 들어 설명하지만, 발광 소자들(10b, 10c)도 대체로 유사한 구조를 가지므로, 서로 중복되는 설명은 생략한다.
도 5A 및 도 5B를 참조하면, 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체, 오믹 콘택층(27), 제1 콘택 패드(53), 제2 콘택 패드(55), 절연층(59), 제1 전극 패드(61), 및 제2 전극 패드(63)를 포함할 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비화물(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p형이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 일 실시예에서, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 5B에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 실시예에 있어서, 메사(M)는 그 주변에 제1 도전형 반도체층(21)을 노출시키도록 형성된다. 다른 실시예에서, 메사(M)를 관통하여 제1 도전형 반도체층(21)을 노출시키는 관통홀이 형성될 수도 있다.
한편, 상기 제1 도전형 반도체층(21)은 표면 텍스쳐링에 의한 요철 패턴(21p)을 가질 수 있다. 요철 패턴(21p)은 제1 도전형 반도체층(21)의 광 방출면 측에 형성될 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다.
일 실시예에 있어서, 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2um 내지 3um, 콘 간격은 1.5um 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2um 내지 3um 일 수 있다.
다른 실시예에 있어서, 요철 패턴(21p)은 제1 요철 패턴과 제1 요철 패턴 상에 추가로 형성된 제2 요철 패턴을 포함할 수 있다. 제2 요철 패턴은 제1 요철 패턴에 비해 미세한 크기로 형성될 수 있다.
제1 도전형 반도체층(21)의 표면에 요철 패턴(21p)을 형성함으로써 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으며, 이에 따라, 제1 내지 제3 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 균일화할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 일부 발광 소자는 요철 패턴(21p)을 포함하지 않고 평탄한 면을 가질 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
제1 콘택 패드(53)는 노출된 제1 도전형 반도체층(21) 상에 배치된다. 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택할 수 있다. 예를 들어, 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택하는 오믹 금속층으로 형성될 수 있다. 제1 콘택 패드(53)의 오믹 금속층은 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다. 제1 콘택 패드(53)는 생략될 수도 있다.
제2 콘택 패드(55)는 오믹 콘택층(27) 상에 배치될 수 있다. 제2 콘택 패드(55)는 오믹 콘택층(27)에 전기적으로 접속한다. 제2 콘택 패드(55)는 생략될 수도 있다.
절연층(59)은 메사(M), 오믹 콘택층(27), 제1 콘택 패드(53), 및 제2 콘택 패드(55)를 덮는다. 절연층(59)은 제1` 콘택 패드(53) 및 제2 콘택 패드(55)를 노출시키는 개구부들(59a, 59b)을 갖는다. 절연층(59)은 단일층 또는 다중층으로 형성될 수 있다. 나아가, 절연층(59)은 굴절률이 서로 다른 절연층들을 적층한 분포 브래그 반사기를 포함할 수도 있다. 예를 들어, 분포 브래그 반사기는 SiO2, Si3N4, SiON, TiO2, Ta2O5, Nb2O5에서 선택된 적어도 2 종류의 절연층을 포함할 수 있다.
분포 브래그 반사기는 활성층(23)에서 방출되는 광을 반사한다. 분포 브래그 반사기는 활성층(23)에서 방출되는 광의 피크 파장을 포함하여 상대적으로 넓은 파장 범위에 걸쳐 높은 반사율을 나타낼 수 있으며, 광의 입사각을 고려하여 설계될 수 있다. 일 실시예에 있어서, 분포 브래그 반사기는 다른 입사각으로 입사되는 광에 비해 입사각 0도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 다른 실시예에 있어서, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 다른 특정 입사각으로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 예를 들어, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 입사각 10도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다.
한편, 청색 발광 소자(10c)의 발광 구조체는 적색 발광 소자(10a) 및 녹색 발광 소자(10b)의 발광 구조체들에 비해 높은 내부 양자 효율을 갖는다. 이에 따라, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 높은 광 추출 효율을 나타낼 수 있다. 이에 따라, 적색광, 녹색광, 및 청색광의 색 혼합 비율을 적정하게 유지하는 것이 어려울 수 있다.
적색광, 녹색광, 및 청색광의 색 혼합 비율을 조절하기 위해, 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들이 서로 다른 반사율을 갖도록 형성될 수 있다. 예를 들어, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10c)에 비해 상대적으로 낮은 반사율을 갖는 분포 브래그 반사기를 가질 수 있다. 예를 들어, 청색 발광 소자(10c)에 형성되는 분포 브래그 반사기는 활성층(23)에서 생성되는 청색광에 대해 입사각 0도에서 약 95% 미만, 나아가 90% 미만의 반사율을 가질 수 있으며, 녹색 발광 소자(10b)는 녹색광에 대해 입사각 0도에서 약 95% 이상 99% 이하의 반사율을 가질 수 있으며, 적색 발광 소자(10a)는 적색광에 대해 입사각 0도에서 99% 이상의 반사율을 가질 수 있다.
일 실시예에 있어서, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 두께를 가질 수 있다. 예를 들어, 이들 발광 소자들(10a, 10b, 10c)에 적용된 분포 브래그 반사기들 사이의 두께 차이는 가장 두꺼운 분포 브래그 반사기 두께의 10% 미만일 수 있다. 분포 브래그 반사기들의 두께 차이를 작게 함으로서 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 공정 조건, 예를 들어, 절연층(59)을 패터닝하는 공정을 유사하게 설정할 수 있으며, 나아가, 유닛 픽셀 제조 공정이 복잡해지는 것을 방지할 수 있다. 나아가, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 적층 수를 가질 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극 패드(61) 및 제2 전극 패드(63)는 절연층(59) 상에 배치된다. 제1 전극 패드(61)는 제1 콘택 패드(53)의 상부로부터 메사(M)의 상부로 연장될 수 있으며, 제2 전극 패드(63)는 메사(M) 상부 영역 내에 배치될 수 있다. 제1 전극 패드(61)는 개구부(59a)를 통해 제1 콘택 패드(53)에 접속할 수 있으며, 제2 전극 패드(63)는 제2 콘택 패드(55)에 전기적으로 접속될 수 있다. 제1 전극 패드(61)가 직접 제1 도전형 반도체층(21)에 오믹 콘택할 수도 있으며, 이 경우, 제1 콘택 패드(53)은 생략될 수 있다. 또한, 제2 콘택 패드(55)가 생략된 경우, 제2 전극 패드(63)는 오믹 콘택층(27)에 직접 접속할 수 있다.
제1 및/또는 제2 전극 패드들(61, 63)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(61, 63)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10a)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10a)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(61, 63)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 콘택 패드(55) 또는 제2 전극 패드(63)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다.
본 실시예에 있어서, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 플립칩 구조인 것을 예를 들어 설명하지만, 본 발명은 이에 한정되는 것은 아니며, 수평형 구조의 발광 소자를 포함할 수도 있다.
앞서, 도 4A 및 도 도 4B를 참조하여 동일 평면 상에 배열된 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하는 유닛 픽셀(100)에 대해 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 적색 LED, 청색 LED, 및 녹색 LED가 서로 적층되어 유닛 픽셀을 형성할 수도 있다. 이하에서, 적층형 구조의 유닛 픽셀(200)에 대해 설명한다.
도 6A는 또 다른 실시예에 따른 유닛 픽셀(200)을 설명하기 위한 개략적인 평면도이고, 도 6B는 도 6A의 절취선 E-E'를 따라 취해진 개략적인 단면도이다.
도 6A 및 도 6B를 참조하면, 본 실시예에 따른 유닛 픽셀(200)은 기판(201), 제1 LED 적층(211), 제2 LED 적층(213), 제3 LED 적층(215), 제1 본딩층(221), 제2 본딩층(223), 절연층(217), 및 본딩 패드들(231a, 231b, 231c, 231d)을 포함할 수 있다.
유닛 픽셀(200)은 500um×500um 이하의 면적을 가질 수 있다. 몇몇 다른 형태에 있어서, 유닛 픽셀(200)은 500um×500um 미만의 면적, 예컨대 300um×300um 이하, 200um×200um 이하, 나아가, 100um×100um 이하의 면적을 가질 수 있다. 제1 내지 제3 LED 적층들(211, 213, 215)을 수직 방향으로 적층함으로써 유닛 픽셀(200)의 외형 크기를 줄일 수 있다.
기판(201)은 광을 투과시킬 수 있는 투명 기판일 수 있다. 몇몇 실시예들에 있어서, 기판(201)은 선택된 특정 파장의 광을 투과하거나 특정 파장의 광의 일부를 투과하도록 형성될 수도 있다. 기판(201)은 반도체층을 성장시키기 위한 성장 기판일 수 있으며, 예를 들어, 제1 LED 적층(211)을 에피택셜 성장하는데 사용된 성장 기판, 예를 들어 사파이어 기판일 수 있다. 기판(201)이 성장 기판이나, 사파이어 기판에 한정되는 것은 아니며, 다른 다양한 투명 기판을 포함할 수 있다. 예를 들어, 기판(201)은 글래스, 쿼츠, 유기 폴리머, 또는 유기-무기 복합 재료를 포함할 수 있으며, 예를 들어, 탄화실리콘(SiC), 질화갈륨(GaN), 질화인디움갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 산화갈륨(Ga2O3), 또는 실리콘 기판일 수 있다. 또한, 기판(201)은 요철을 포함할 수 있으며, 예를 들어, 패터닝된 사파이어 기판일 수 있다. 기판(201)이 요철을 포함함으로써 기판(201)에 접한 제1 LED 적층(211)에서 생성된 광의 추출 효율을 증가시킬 수 있다. 기판(201)의 요철은 제2 LED 적층(213) 또는 제3 LED 적층(215)에 비해 제1 LED 적층(211)의 광도를 선택적으로 증가시키기 위해 채택될 수 있다. 한편, 다른 실시예에 있어서, 기판(201)은 제거될 수도 있다. 기판(201)이 제거되는 경우, 기판(201)은 투명 기판일 것을 요하지 않는다.
제1, 제2 및 제3 LED 적층들(211, 213, 215)은 기판(201)을 향해 광을 방출하도록 구성된다. 따라서, 제3 LED 적층(215)에서 방출된 광은 제1 및 제2 LED 적층들(211, 213)을 통과할 수 있다. 일 실시예에 따르면, 제1, 제2, 및 제3 LED 적층들(211, 213, 215)은 서로 다른 피크 파장의 광을 방출할 수 있다. 일 실시예에서, 기판(201)으로부터 멀리 떨어진 LED 적층이 기판(201)에 가까운 LED 적층에 비해 더 장 파장의 광을 방출함으로써 광 손실을 줄일 수 있다. 예를 들어, 제1 LED 적층(211)은 청색광을 방출하고, 제2 LED 적층(213)은 녹색광을 방출하며, 제3 LED 적층(215)은 적색광을 방출할 수 있다.
다른 실시예에서, 제2 LED 적층(213)이 제1 LED 적층(211)보다 단파장의 광을 방출할 수 있다. 이에 따라, 상대적으로 단파장의 광을 방출하는 제2 LED 적층(213)의 광도를 줄이고, 상대적으로 장파장의 광을 방출하는 제1 LED 적층(211)의 광도를 증가시킬 수 있으며, 이를 이용하여, 제1, 제2 및 제3 LED 적층들에서 방출되는 광의 광도 비율을 조절할 수 있다. 예를 들어, 제1 LED 적층(211)은 녹색광을 방출하고, 제2 LED 적층(213)은 청색광을 방출하고, 제3 LED 적층(215)은 적색광을 방출하도록 구성될 수 있다. 이에 따라, 청색광의 광도를 상대적으로 줄이고, 녹색광의 광도를 상대적으로 증가시킬 수 있으며, 따라서, 적색, 녹색 및 청색의 광도 비율을 예를 들어, 3:6:1에 가까워지도록 쉽게 조절할 수 있다.
제1 내지 제3 LED 적층들(211, 213, 215)은 각각 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 앞서 도 5A 및 도 5B를 참조하여 설명한 바와 유사하므로 중복을 피하기 위해 상세한 설명은 생략한다.
제1 내지 제3 LED 적층들(211, 213, 215)은 각각 서로 다른 성장 기판에서 성장된 후 제1 본딩층(221) 및 제2 본딩층(223)을 이용하여 서로 본딩된다.
제1 본딩층(221)은 제1 LED 적층(211)과 제2 LED 적층(213) 사이에 배치되며, 제2 본딩층(223)은 제2 LED 적층(213) 및 제3 LED 적층(215) 사이에 배치된다. 제1 및 제2 본딩층들(221, 223)은 광을 투과시키는 비도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 본딩층들(221, 223)은 광학적으로 투명한 접착제(OCA)를 포함할 수 있는데, 예를 들어, 에폭시, 폴리이미드, SU8, 스핀-온-글래스(SOG), 벤조시클로부텐(BCB)을 포함할 수 있으나, 이에 제한되지 않는다.
절연층(217)은 제1 내지 제3 LED 적층들(211, 213, 215)을 덮을 수 있다. 절연층(217)은 제1 내지 제3 LED 적층들(211, 213, 215)을 외부 환경으로부터 보호할 수 있다. 절연층(217)은 예를 들어 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.
본딩 패드들(231a, 231b, 231c, 231d)이 절연층(217) 상에 배치될 수 있다. 본딩 패드들(231a, 231b, 231c, 231d)은 제1 내지 제3 LED 적층들(211, 213, 215)에 전기적으로 연결된다. 제1 내지 제4 본딩 패드들(231a, 231b, 231c, 231d)은 다양한 연결 구조, 예컨대 비아들을 통해 제1 내지 제3 LED 적층들(211, 213, 215)에 전기적으로 접속될 수 있다.
일 실시예에 있어서, 제1 본딩 패드(231a)는 제1 LED 적층(211)의 제2 도전형 반도체층에 전기적으로 접속하고, 제2 본딩 패드(231b)는 제2 LED 적층(213)의 제2 도전형 반도체층에 전기적으로 접속하고, 제3 본딩 패드(231c)는 제3 LED 적층(215)의 제2 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 본딩 패드(231d)는 제1 내지 제3 LED 적층(211, 213, 215)의 제1 도전형 반도체층들에 공통으로 전기적으로 접속할 수 있다.
다른 실시예에서, 제1 본딩 패드(231a)는 제1 LED 적층(211)의 제1 도전형 반도체층에 전기적으로 접속하고, 제2 본딩 패드(231b)는 제2 LED 적층(213)의 제1 도전형 반도체층에 전기적으로 접속하고, 제3 본딩 패드(231c)는 제3 LED 적층(215)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 본딩 패드(231d)는 제1 내지 제3 LED 적층(211, 213, 215)의 제2 도전형 반도체층들에 공통으로 전기적으로 접속할 수 있다.
본 실시예에 따른 유닛 픽셀(200)은 앞서 설명한 유닛 픽셀(100)을 대신하여 발광 모듈(1000)로 제조될 수 있다.
도 7A 내지 도 7F는 일 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7A를 참조하면, 회로 기판(1001) 상에 유닛 픽셀들(100)을 본딩한다. 유닛 픽셀들(100)은 일정한 간격으로 정렬될 수 있다. 유닛 픽셀들(100)은 예컨대 리플로우 공정을 통해 회로 기판(1001) 상에 본딩될 수 있다. 본 실시예에 있어서, 유닛 픽셀들(100)이 회로 기판(1001) 상에 본딩되는 것으로 설명하지만, 유닛 픽셀들(200)이 본딩될 수도 있다.
도 7B를 참조하면, 회로 기판(1001)의 가장자리 근처에 댐(1002)이 형성된다. 댐(1002)은 유닛 픽셀들(100)보다 높게 형성될 수 있다. 댐(1002)은 예를 들어, 회로 기판(1001)의 가장자리를 따라 유닛 픽셀들(100)을 둘러싸도록 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 서로 이격된 복수의 댐들(1002)이 도트 라인형태로 회로 기판(1001)의 가장자리 근처에 서로 이격되어 배열될 수도 있으며, 또는 회로 기판(1001)에 결합될 수 있는 보조용 기구, 예컨대 지그 형태의 댐일 수도 있다.
도 9A는 일 실시예에 따라 연속적인 댐 구조를 갖는 발광 모듈을 설명하기 위한 개략적인 평면도이다. 몇몇 형태에 있어서, 연속적인 댐 구조(2002)는 회로 기판(1001)을 둘러싼다. 도 9B는 또 다른 실시예에 따라 불연속적인 댐 구조를 갖는 발광 모듈을 설명하기 위한 개략적인 평면도이다. 몇몇 다른 형태에 있어서, 불연속적인 댐 구조(2202)는 소정 간격으로 회로 기판(1001)을 둘러싼다. 불연속적인 댐 구조(2202)는 도트 라인의 형상을 형성한다.
댐(1002)은 변형이 적고 응력이 적은 광 투명 레진(OCR) 또는 광 투명 접착제(OCA), 또는 LOCA(liquid optically clear adhesive) 등의 재료로 형성될 수 있다. 이들은 예를 들어 아크릴계, 실리콘계, 또는 우레탄계의 고분자를 포함할 수 있다.
도 7C를 참조하면, 몰딩 재료를 도포하여 예비 몰딩부(1003)를 형성한다. 예비 몰딩부(1003)는 몰딩 재료를 디스펜싱하여 형성된다. 댐(1002)은 몰딩 재료가 밖으로 빠져 나가는 것을 막는다. 몰딩 재료는 예를 들어, 아크릴계, 실리콘계, 또는 우레탄계 등의 고분자를 포함하는 에폭시 또는 실리콘일 수 있으며, 필요에 따라 광 흡수제 또는 염료를 포함할 수도 있다. 몰딩 재료는 투명할 수도 있고, 흑색, 백색, 또는 회색일 수도 있다.
예비 몰딩부(1003)는 유닛 픽셀들(100) 사이의 영역을 채울 수 있으며, 또한, 유닛 픽셀들(100)을 덮을 수 있다.
도 7D를 참조하면, 플레이트(1100)를 예비 몰딩부(1003) 상에 배치하고 압력을 가한다. 플레이트(1100)는 예를 들어, 글래스 기판, 쿼츠 기판, 또는 아크릴 기판일 수 있다.
플레이트(1100)는 댐(1002)에 대해 가압될 수 있으며, 예비 몰딩부(1003)는 플레이트(1100)에 의해 형상이 변형된다. 플레이트(1100)의 하면은 평평한 면일 수 있으며, 이에 따라, 예비 몰딩부(1003)는 평평한 상면을 갖도록 변형된다. 다른 실시예에 있어서, 플레이트(1100)는 하면에 나노 패턴 또는 마이크로 패턴을 가질 수 있으며, 따라서, 예비 몰딩부(1003)는 플레이트(1100)의 패턴에 대응하여 요철을 갖도록 변형될 수 있다.
이어서, 자외선을 조사하여 몰딩 재료를 경화시킬 수 있으며, 이에 따라, 경화된 몰딩부(1003)가 형성될 수 있다. 자외선은 플레이트(1100)를 통해 조사될 수 있다.
도 7E를 참조하면, 플레이트(1100)를 제거하고 노출된 몰딩부(1003)의 표면에 안티 글래어층(1005)을 형성할 수 있다. 안티 글래어층(1005)은 스프레이 코팅 기술을 이용하여 코팅될 수 있다. 추가적으로 안티 글래어층(1005)이 자외선을 이용하여 경화될 수도 있다.
안티 글래어층(1005)은 예를 들어, 실리카, 멜라민, 아크릴 등의 미립자를 포함하여 빛을 산란시킴으로써 글래어를 방지할 수 있으며, 높은 투과율을 유지하면서 표면의 명료성 및 부드러움을 개선할 수 있다.
안티 글래어층(1005)은 예를 들어, 아크릴계, 실리콘계, 우레탄계 등의 고분자와 함께 실리카, 멜라민, 아크릴 등의 미립자를 포함할 수 있다. 입자의 밀도, 크기, 안티 글래어층(1005)의 두께등을 조절하여 글래어 방지 효과를 조절할 수 있다. 안티 글래어층(1005)의 두께는 약 10um일 수 있다.
도 7F를 참조하면, 댐(1002)을 포함하여 회로 기판(1001)의 가장자리를 커팅하여 제거함으로써 발광 모듈이 완성될 수 있다. 다이싱, 레이저 커팅, 라우팅 등의 기술을 이용하여 회로 기판(1001), 몰딩부(1003), 및 안티 글래어층(1005)을 커팅할 수 있다. 이에 따라, 회로 기판(1001)의 측면, 몰딩부(1003)의 측면, 및 안티 글래어층(1005)의 측면이 서로 나란할 수 있다.
본 실시예에 따르면, 플레이트(1100)를 이용하여 몰딩부(1003)를 형성하기 때문에, 몰딩부(1003)의 상부면이 유닛 픽셀들(100)의 상부와 유닛 픽셀들(100) 사이의 영역의 상부에서 균일하게 형성된다. 따라서, 유닛 픽셀들(100) 사이에 오목부가 형성되는 것을 방지할 수 있다. 나아가, 자외선 경화 수지를 이용함으로써 상대적으로 높은 경도를 갖는 몰딩부(1003)를 형성할 수 있다.
도 8A 내지 도 8D는 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 8A를 참조하면, 회로 기판(1001) 상에 유닛 픽셀들(100)을 본딩하고, 몰딩 재료를 도포하여 예비 몰딩부(1003a)를 형성한다. 예비 몰딩부(1003a)는 몰딩 재료를 디스펜싱하여 형성될 수 있으며, 유닛 픽셀들(100)을 덮을 수 있다. 예비 몰딩부(1003a)를 형성하는 것은, 앞서, 도 7A 내지 도 7C를 참조하여 설명한 바와 유사하나, 댐(1002)을 형성하지 않고 몰딩 재료를 도포하는 것에 차이가 있다.
예비 몰딩부(1003a)는 점성에 의해 흘러 내리는데 시간이 걸리며, 따라서, 충분한 양의 몰딩 재료를 도포함으로써 유닛 픽셀들(100)을 덮을 수 있다.
도 8B를 참조하면, 플레이트(1100)를 예비 몰딩부(1003a) 상에 배치하고 압력을 가한다. 플레이트(1100)는 예를 들어, 글래스 기판, 쿼츠 기판, 또는 아크릴 기판일 수 있다.
예비 몰딩부(1003a)는 플레이트(1100)에 의해 형상이 변형된다. 플레이트(1100)는 설정된 높이까지 아래로 내려갈 수 있으며, 따라서, 예비 몰딩부(1003a)를 정해진 두께로 변형시킬 수 있다. 나아가, 플레이트(1100)의 하면은 평평한 면일 수 있으며, 이에 따라, 예비 몰딩부(1003a)는 평평한 상면을 갖도록 변형된다. 다른 실시예에 있어서, 플레이트(1100)는 하면에 나노 패턴 또는 마이크로 패턴을 가질 수 있으며, 따라서, 예비 몰딩부(1003a)는 플레이트(1100)의 패턴에 대응하여 요철을 갖도록 변형될 수 있다.
이어서, 자외선을 조사하여 예비 몰딩부를 경화시킬 수 있으며, 이에 따라, 경화된 몰딩부(1003a)가 형성될 수 있다. 자외선은 플레이트(1100)를 통해 조사될 수 있다.
도 8C를 참조하면, 플레이트(1100)를 제거하고 노출된 몰딩부(1003a)의 표면에 안티 글래어층(1005)을 형성할 수 있다. 안티 글래어층(1005)에 대해서는 도 7E를 참조하여 설명한 바와 같으므로 상세한 설명은 생략한다.
도 8D를 참조하면, 회로 기판(1001)의 가장자리를 커팅하여 제거함으로써 발광 모듈이 완성될 수 있다. 다이싱, 레이저 커팅, 라우팅 등의 기술을 이용하여 회로 기판(1001), 몰딩부(1003), 및 안티 글래어층(1005)을 커팅할 수 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 회로 기판 상에 복수의 유닛 픽셀들을 실장하고,
    상기 유닛 픽셀들을 덮도록 몰딩 재료를 도포하고,
    상기 몰딩 재료가 상기 유닛 픽셀들 상부 및 이웃하는 유닛 픽셀들 사이의 영역 상에서 균일한 상면을 갖도록 상기 몰딩 재료 상에 플레이트를 배치하여 상기 플레이트로 상기 몰딩 재료를 가압하고,
    상기 몰딩 재료를 경화시켜 몰딩부를 형성하고,
    상기 회로 기판의 측면 및 상기 몰딩부의 측면이 서로 나란하도록 상기 회로 기판의 가장자리들 및 상기 몰딩부를 절단하여 제거하는 것을 포함하는 발광 모듈 제조 방법.
  2. 청구항 1에 있어서,
    상기 몰딩 재료를 도포하기 전에 상기 회로 기판 상에 댐을 형성하는 것을 더 포함하는 발광 모듈 제조 방법.
  3. 청구항 2에 있어서,
    상기 댐을 형성하는 것은 상기 유닛 픽셀들을 둘러싸도록 상기 댐을 배치하는 것을 더 포함하는 발광 모듈 제조 방법.
  4. 청구항 2에 있어서,
    상기 댐을 형성하는 것은 상기 회로 기판의 가장자리를 따라 도트 라인 형태로 상기 댐을 불연속적으로 배치하는 것을 더 포함하는 발광 모듈 제조 방법.
  5. 청구항 1에 있어서,
    상기 몰딩 재료를 경화하는 것은 자외선을 이용하여 상기 몰딩 재료를 경화하는 것을 더 포함하는 발광 모듈 제조 방법.
  6. 청구항 5에 있어서,
    상기 몰딩 재료는 아크릴계, 실리콘계, 또는 우레탄계 수지를 포함하는 발광 모듈 제조 방법.
  7. 청구항 6에 있어서,
    상기 몰딩 재료는 광 흡수제 또는 염료를 포함하는 발광 모듈 제조 방법.
  8. 청구항 1에 있어서,
    상기 플레이트의 하면에 나노 패턴 또는 마이크로 패턴을 형성하는 것을 더 포함하는 발광 모듈 제조 방법.
  9. 청구항 1에 있어서,
    상기 몰딩부 상에 안티 글래어층을 형성하는 것을 더 포함하고,
    상기 회로 기판의 가장자리들을 절단 및 제거하는 것은 상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글레어층의 측면이 서로 나란하도록 상기 안티 글레어층의 가장자리를 절단 및 제거하는 것을 더 포함하는 발광 모듈 제조 방법.
  10. 청구항 9에 있어서,
    상기 안티 글래어층은 아크릴계, 실리콘계, 또는 우레탄계 수지와 상기 수지 내에 분산된 미립자를 포함하는 발광 모듈 제조 방법.
  11. 청구항 1에 있어서,
    상기 유닛 픽셀들은 서로 동일 평면 상에 배열된 적어도 3개의 발광 소자들을 포함하는 발광 모듈 제조 방법.
  12. 청구항 1에 있어서,
    상기 유닛 픽셀들은 수직 방향으로 적층된 제1 LED 적층, 제2 LED 적층, 및 제3 LED 적층을 포함하는 발광 모듈 제조 방법.
  13. 청구항 1에 있어서,
    상기 유닛 픽셀들을 리플로우 공정을 통해 상기 회로 기판 상에 본딩하는 것을 더 포함하는 발광 모듈 제조 방법.
  14. 청구항 1에 있어서,
    상기 몰딩부 및 상기 회로 기판을 절단함으로써 상기 댐을 제거하는 것을 더 포함하는 발광 모듈 제조 방법.
  15. 회로 기판;
    상기 회로 기판 상에 실장된 유닛 픽셀들;
    상기 유닛 픽셀들을 덮는 몰딩부; 및
    상기 몰딩부 상에 배치된 안티 글래어층을 포함하고,
    상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란한 발광 모듈.
  16. 청구항 15에 있어서,
    상기 몰딩부는 균일한 물질로 형성되고, 상기 유닛 픽셀들의 상부 및 이웃하는 유닛 픽셀들 사이의 영역의 상부에서 균일한 상부면을 갖는 발광 모듈.
  17. 청구항 15에 있어서,
    상기 유닛 픽셀들은 수직 방향으로 제1 LED 적층, 제2 LED 적층, 및 제3 LED 적층을 포함하고,
    상기 제2 LED 적층은 상기 제1 LED 적층과 제2 LED 적층 사이에 배치되며, 상기 제1 및 제3 LED 적층들에 비해 단파장의 광을 방출하는 발광 모듈.
  18. 청구항 15에 있어서,
    상기 유닛 픽셀들 각각은 4개의 패드들을 갖는 발광 모듈.
  19. 디스플레이 기판; 및
    상기 디스플레이 기판 상에 정렬된 복수의 발광 모듈들을 포함하고,
    상기 발광 모듈들 각각은,
    회로 기판;
    상기 회로 기판 상에 실장된 유닛 픽셀들;
    상기 유닛 픽셀들을 덮는 몰딩부; 및
    상기 몰딩부 상에 배치된 안티 글래어층을 포함하고,
    상기 회로 기판의 측면, 상기 몰딩부의 측면, 및 상기 안티 글래어층의 측면은 서로 나란한, 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 몰딩부는 상기 유닛 픽셀들의 상부 및 이웃하는 유닛 픽셀들 사이의 영역 상부에 균일한 상부면을 갖는 디스플레이 장치.
KR1020227039348A 2020-06-18 2021-06-11 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치 KR20230028222A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063040782P 2020-06-18 2020-06-18
US63/040,782 2020-06-18
US202063082118P 2020-09-23 2020-09-23
US63/082,118 2020-09-23
US17/340,951 2021-06-07
US17/340,951 US20210399041A1 (en) 2020-06-18 2021-06-07 Light emitting module having a plurality of unit pixels, method of fabricating the same, and displaying apparatus having the same
PCT/KR2021/007355 WO2021256787A1 (ko) 2020-06-18 2021-06-11 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230028222A true KR20230028222A (ko) 2023-02-28

Family

ID=78805738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227039348A KR20230028222A (ko) 2020-06-18 2021-06-11 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치

Country Status (6)

Country Link
US (1) US20210399041A1 (ko)
EP (1) EP4141975A4 (ko)
JP (1) JP2023530322A (ko)
KR (1) KR20230028222A (ko)
CN (1) CN214848634U (ko)
WO (1) WO2021256787A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220085240A1 (en) * 2020-09-11 2022-03-17 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus
US20220123184A1 (en) * 2020-10-16 2022-04-21 Seoul Viosys Co., Ltd. Unit pixel having light emitting device, method of fabricating the same, and displaying apparatus having the same
US20230335691A1 (en) * 2021-12-26 2023-10-19 Seoul Viosys Co., Ltd. Light emitting module and display apparatus having the same
US20230282787A1 (en) * 2022-03-06 2023-09-07 Seoul Viosys Co., Ltd. Light emitting device and display apparatus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005009066A1 (de) * 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optischen und eines strahlungsemittierenden Bauelementes und optisches sowie strahlungsemittierendes Bauelement
JP2008268938A (ja) * 2007-03-29 2008-11-06 Fujifilm Corp 保護フィルム、偏光板、及び液晶表示装置
US20090230409A1 (en) * 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
EP2378576A2 (en) * 2010-04-15 2011-10-19 Samsung LED Co., Ltd. Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
EP3716331B1 (en) * 2010-12-28 2023-06-28 Nichia Corporation Light emitting device
WO2013043197A1 (en) * 2011-09-23 2013-03-28 Universal Display Corporation Digitized oled light source
WO2013061228A1 (en) * 2011-10-28 2013-05-02 Koninklijke Philips Electronics N.V. Light emitting device with integral shaped reflector
JP2013122745A (ja) * 2011-11-11 2013-06-20 Panasonic Corp タッチパネル及びその製造方法
KR101460742B1 (ko) * 2013-01-23 2014-11-13 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
CN104362243B (zh) * 2014-10-24 2017-11-03 深圳市华星光电技术有限公司 基板的封装方法及封装结构
KR102306657B1 (ko) * 2015-03-12 2021-09-29 삼성디스플레이 주식회사 가요성 표시 장치
CN107438899B (zh) * 2015-03-31 2021-04-30 科锐Led公司 具有包封的发光二极管和方法
JP6469260B2 (ja) * 2016-01-19 2019-02-13 三菱電機株式会社 Ｌｅｄ表示パネルの製造方法
KR102455084B1 (ko) * 2016-02-23 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 갖는 표시장치
JP6409818B2 (ja) * 2016-04-26 2018-10-24 日亜化学工業株式会社 発光装置およびその製造方法
JP6627838B2 (ja) * 2017-09-29 2020-01-08 日亜化学工業株式会社 透光性シートの製造方法
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR102342626B1 (ko) * 2018-03-13 2021-12-23 애플 인크. 직하형 백라이트 유닛들을 갖는 디스플레이들
WO2020147004A1 (zh) * 2019-01-15 2020-07-23 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
US11757073B2 (en) * 2019-12-28 2023-09-12 Seoul Viosys Co., Ltd. Light emitting device and LED display apparatus having the same
TWI719823B (zh) * 2020-02-05 2021-02-21 聚積科技股份有限公司 板上封裝顯示元件及其製造方法

Also Published As

Publication number Publication date
EP4141975A1 (en) 2023-03-01
CN214848634U (zh) 2021-11-23
JP2023530322A (ja) 2023-07-14
WO2021256787A1 (ko) 2021-12-23
EP4141975A4 (en) 2024-05-29
US20210399041A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
CN214848634U (zh) 发光模块及显示装置
CN112582525A (zh) 发光二极管及背光单元
US20240154067A1 (en) Unit pixel having light emitting device and displaying apparatus
US11949055B2 (en) Unit pixel having light emitting device and displaying apparatus
CN214848667U (zh) 单元像素及显示装置
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
CN215869440U (zh) 发光元件、单元像素及显示装置
CN216250774U (zh) 单元像素及显示装置
CN216719979U (zh) 单元像素、子像素及显示装置
US20220123184A1 (en) Unit pixel having light emitting device, method of fabricating the same, and displaying apparatus having the same
CN217562594U (zh) 发光模块及具有该发光模块的显示装置
CN215896385U (zh) 单元像素制造用晶圆
US20230352619A1 (en) Light emitting device and light emitting module having the same
US20220085240A1 (en) Unit pixel having light emitting device and displaying apparatus
EP4318615A1 (en) Light-emitting device and light-emitting module comprising same
US20220328719A1 (en) Light emitting device and light emitting module having the same