KR20230020427A - 매우 높은 온도와 호환 가능한 분리형 임시 기판, 및 상기 기판으로부터 작업층을 전사하기 위한 공정 - Google Patents
매우 높은 온도와 호환 가능한 분리형 임시 기판, 및 상기 기판으로부터 작업층을 전사하기 위한 공정 Download PDFInfo
- Publication number
- KR20230020427A KR20230020427A KR1020227043218A KR20227043218A KR20230020427A KR 20230020427 A KR20230020427 A KR 20230020427A KR 1020227043218 A KR1020227043218 A KR 1020227043218A KR 20227043218 A KR20227043218 A KR 20227043218A KR 20230020427 A KR20230020427 A KR 20230020427A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- working layer
- temporary substrate
- temporary
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 310
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000008569 process Effects 0.000 title claims abstract description 50
- 238000000926 separation method Methods 0.000 claims abstract description 62
- 239000002131 composite material Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 125000004429 atom Chemical group 0.000 claims description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000004140 cleaning Methods 0.000 claims description 19
- 230000003313 weakening effect Effects 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 18
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 14
- 238000003486 chemical etching Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000011282 treatment Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000013518 transcription Methods 0.000 claims 1
- 230000035897 transcription Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 209
- 229910010271 silicon carbide Inorganic materials 0.000 description 25
- 230000007547 defect Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 230000010070 molecular adhesion Effects 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 2
- 239000005977 Ethylene Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000001928 direct liquid injection chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006392 deoxygenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 230000004660 morphological change Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- FHHJDRFHHWUPDG-UHFFFAOYSA-N peroxysulfuric acid Chemical compound OOS(O)(=O)=O FHHJDRFHHWUPDG-UHFFFAOYSA-N 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 1000℃보다 높은 분리 온도에서 분리 가능한 임시 기판에 관한 것이며, 이 임시 기판은,
- 주 평면을 따라 연장되는 반도체 작업층,
- 캐리어 기판,
- 작업층과 캐리어 기판 사이에 배치되며, 주 평면에 수직인 축을 따라 20 nm 미만의 두께를 갖는, 중간층,
- 중간층에 위치되거나 중간층에 인접한 본딩 계면,
- 1021/cm3보다 높은 최대 농도로, 상기 주 평면에 수직인 축을 따르는 농도 프로파일에 따라 분포되는 적어도 하나의 기체 종의 원자들로서, 상기 원자들은 임시 기판이 분리 온도보다 낮은 온도를 받게 될 경우 중간층에 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 작업층의 인접 서브층에 포획된 상태로 남아 있고, 상기 원자들은 임시 기판이 분리 온도 이상의 온도를 받게 될 경우 분리 계면으로 확산되도록 의도되는, 상기 원자들을 포함한다.
본 발명은 또한 상기 임시 기판을 생산하는 공정에 관한 것이다.
마지막으로, 본 발명은 복합 구조체를 형성하기 위해, 분리형 임시 기판으로부터 리시버 기판으로 작업층을 전사하는 공정에 관한 것이다.
- 주 평면을 따라 연장되는 반도체 작업층,
- 캐리어 기판,
- 작업층과 캐리어 기판 사이에 배치되며, 주 평면에 수직인 축을 따라 20 nm 미만의 두께를 갖는, 중간층,
- 중간층에 위치되거나 중간층에 인접한 본딩 계면,
- 1021/cm3보다 높은 최대 농도로, 상기 주 평면에 수직인 축을 따르는 농도 프로파일에 따라 분포되는 적어도 하나의 기체 종의 원자들로서, 상기 원자들은 임시 기판이 분리 온도보다 낮은 온도를 받게 될 경우 중간층에 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 작업층의 인접 서브층에 포획된 상태로 남아 있고, 상기 원자들은 임시 기판이 분리 온도 이상의 온도를 받게 될 경우 분리 계면으로 확산되도록 의도되는, 상기 원자들을 포함한다.
본 발명은 또한 상기 임시 기판을 생산하는 공정에 관한 것이다.
마지막으로, 본 발명은 복합 구조체를 형성하기 위해, 분리형 임시 기판으로부터 리시버 기판으로 작업층을 전사하는 공정에 관한 것이다.
Description
본 발명은 마이크로일렉트로닉 컴포넌트용 반도체 재료 분야에 관한 것이다. 특히, 본 발명은 1000℃보다 높거나, 또는 심지어 1200℃보다 높은 온도에서 분리 가능한 임시 기판 및 이러한 임시 기판을 생산하는 공정에 관한 것이다. 본 발명은 또한 예를 들어 단결정 실리콘 카바이드(monocrystalline silicon carbide)로 이루어진 작업층을, 상기 임시 기판으로부터 리시버 기판으로 전사하는 공정에 관한 것이다.
실리콘 카바이드(SiC)에 대한 관심은 이 반도체 재료가 에너지 처리 능력을 증가시킬 수 있기 때문에 지난 몇 년 동안 상당히 증가하고 있다. SiC는 특히 전기 자동차와 같은 크게 주목받고 있는 일렉트로닉스 분야의 요구 사항을 충족하기 위해 혁신적인 전력 장치들을 생산하는데 점점 더 널리 사용되고 있다.
단결정 실리콘 카바이드를 기반으로 하는 전력 장치들 및 통합 전력 공급 장치 시스템들은 실리콘으로 이루어진 이들의 종래의 동족체(homologues)에 비해 훨씬 더 높은 전력 밀도를 관리할 수 있으며, 더 작은 활성 구역 치수들(active-zone dimensions)로 그렇게 할 수 있다. SiC에서 전력 장치들의 치수를 추가로 제한하려면, 측면 부품 대신 수직 부품을 생산하는 것이 유리하다. 이를 위해, SiC 구조체의 전면(front face)에 위치한 전극과 후면(back face)에 위치한 전극 사이의 수직 전기 전도가 상기 구조체에 의해 허용되어야 한다.
그럼에도 불구하고, 마이크로일렉트로닉스 산업을 위한 단결정 SiC 기판들은 여전히 비싸고 큰 크기로 공급하기 어렵다. 따라서 일반적으로 덜 비싼 캐리어 기판 상에 박층의 단결정 SiC를 포함하는 복합 구조체를 생산하기 위한 박층 전사 솔루션들을 사용하는 것이 유리하다. 잘 알려진 박층 전사 솔루션 중 하나는 경량 이온 주입 및 직접 본딩에 의한 결합에 기초하는 Smart CutTM 공정이다. 이러한 공정은, 예를 들어 c-SiC로 이루어진 도너 기판으로부터 취해지고, 다결정 SiC(p-SiC)로 이루어진 캐리어 기판과 직접 접촉하며, 또한 수직 전기 전도를 가능하게 하는, 단결정 SiC(c-SiC)로 이루어진 박층을 포함하는 복합 구조체를 생산하는 것을 가능하게 한다.
또한, 문헌 US 8 436 363이 공지되어 있으며, 이 문헌에는 금속 캐리어 기판 상에 배치되는 c-SiC로 이루어진 박층을 포함하는 복합 구조체의 생산 공정이 기재되어 있고, 금속 캐리어 기판의 열팽창 계수는 박층의 열팽창 계수와 일치한다. 이 생산 공정은 c-SiC 도너 기판에 매립된 약화 평면을 형성하고, 상기 매립된 약화 평면과 도너 기판의 전면 사이에 박층의 범위를 정하는 단계를 포함한다. 다음으로, 예를 들어 텅스텐 또는 몰리브덴과 같은 금속층이 도너 기판의 전면에 적층됨으로써 보강재로서 작용하기에 충분한 두께를 가진 캐리어 기판을 형성하게 된다. 마지막으로, 이 공정은 매립된 약화 평면을 따라 분리하여, 한편으로는 금속 캐리어 기판 및 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 형성하고, 다른 한편으로는 c-SiC 도너 기판의 나머지 부분을 형성하는 단계를 포함한다.
그러나, 이러한 생산 공정은 캐리어 기판을 형성하는 재료가 1200℃(p-SiC 생산을 위한 일반적인 온도) 이상의 온도에서의 적층을 필요로 하는 p-SiC인 경우 호환되지 않는다. 구체적으로, 이러한 고온에서는, 매립된 약화 평면에 존재하는 캐비티들의 성장 속도가 p-SiC 층의 성장 속도보다 빠르고, 블리스터링(blistering) 발생이 시작하기 전에 보강 효과에 필요한 두께에 도달하지 않으며, 이것은 캐비티들에 따라 수직으로 층이 변형되는 것과 관련된다.
본 발명은 종래 기술에 대한 대안적인 해결책에 관한 것이며, 전술한 단점들을 완전히 또는 부분적으로 극복하는 것을 목적으로 한다. 특히, 본 발명은 매우 높은 온도에서 분리 가능한 임시 기판 및 관련 생산 공정에 관한 것이며; 또한 본 발명은 복합 구조체를 형성하기 위해, 특히 단결정 실리콘 카바이드로 이루어질 수 있는 작업층을 임시 기판으로부터 리시버 기판으로 전사하는 공정에 관한 것이다.
본 발명은 1000℃보다 높은 분리 온도에서 분리 가능한 임시 기판에 관한 것이며, 이 임시 기판은,
- 주 평면을 따라 연장되는 반도체 작업층(working layer),
- 캐리어 기판,
- 작업층과 캐리어 기판 사이에 배치되며, 주 평면에 수직인 축을 따라 20 nm 미만의 두께를 갖는, 중간층,
- 중간층에 위치되거나 중간층에 인접한 본딩 계면,
1021/cm3보다 높은 최대 농도로, 주 평면에 수직인 축을 따르는 농도 프로파일에 따라 분포되는 적어도 하나의 기체 종의 원자들(2a)로서, 원자들은 임시 기판이 분리 온도보다 낮은 온도를 받게 될 경우 중간층에 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 작업층의 인접 서브층에 포획된 상태로 남아 있고, 원자들은 임시 기판이 분리 온도 이상의 온도를 받게 될 경우 분리 계면으로 확산되도록 의도되는, 원자들을 포함한다.
본 발명의 다른 유리하고 비제한적인 특징에 따르면, 단독으로 또는 기술적으로 실현 가능한 임의의 조합으로:
· 작업층은 실리콘 카바이드, 다이아몬드 및/또는 질화갈륨을 포함하고;
· 중간층은 텅스텐, 니켈, 티타늄, 알루미늄, 몰리브덴, 탄탈륨, 질화티타늄, 질화탄탈륨, 비정질 실리콘 중에서 선택된 적어도 하나의 재료로 형성되고;
· 기체 종은 질소, 헬륨, 아르곤, 크세논 및/또는 수소이고;
· 캐리어 기판은 작업층의 열팽창 계수와 같거나 비슷한 열팽창 계수를 갖는 재료를 포함한다.
본 발명은 또한 상기와 같은 임시 기판의 생산 공정에 관한 것이며, 이 생산 공정은,
a) 도너 기판을 제공하는 단계,
b) 도너 기판에 매립된 약화 평면을 형성하기 위하여 도너 기판에 수소, 헬륨 또는 이들의 조합 중에서 선택되는 경량 이온들을 주입하는 단계 - 매립된 약화 평면은 도너 기판의 전면과 표면 작업층의 범위를 정함 -,
c) 전면을 갖는 캐리어 기판을 제공하는 단계,
d) 도너 기판의 전면 및/또는 캐리어 기판의 전면 상에 적어도 하나의 막을 적층하는 단계 - 적어도 하나의 막은 중간층을 형성하기 위한 것으로 의도됨 -,
e) 적어도 하나의 막이 기판들 사이에 배치되어 중간층을 형성하도록, 도너 기판과 캐리어 기판을 결합하는 단계,
f) 한편으로는 임시 기판을 형성하고 다른 한편으로는 도너 기판 나머지 부분을 형성하도록, 매립된 약화 평면을 따라 분리하는 단계를 포함한다.
이 생산 공정은 적어도 하나의 기체 종의 원자들을,
- 증착 단계 d) 이전에, 도너 기판 및/또는 캐리어 기판 각각의 전면들로부터 10 nm 이하의 깊이로 도입하거나, 또는
- 적층 단계 d) 이후에, 적어도 하나의 막 내에 도입하거나, 또는
- 분리 단계 f) 이후에, 중간층 내에 도입하는 단계를 더 포함한다.
본 발명의 다른 유리하고 비제한적인 특징에 따르면, 단독으로 또는 기술적으로 실현 가능한 임의의 조합으로:
· 도너 기판을 제공하는 단계 a)는 도너 기판을 형성하기 위해, 초기 기판 상에 도너 층의 에피택셜 성장을 포함하고;
· 초기 기판 및 도너 층은 실리콘 카바이드로 이루어지고, 단계 a)는 도너층의 에피택셜 성장 이전에, 초기 기판 상에, 단결정 변환 층을 형성함으로써 초기 기판의 기저면 전위(basal plane dislocation) 결함들을 스레딩 에지 전위(threading edge dislocation) 결함들로 변환하는 것을 포함하고;
· 에피택셜 성장은 1200℃ 이상, 바람직하게는 1500℃ 내지 1650℃ 사이의 온도에서 수행되고;
· 단계 f)는 900℃와 1200℃ 사이의 온도에서 열 처리를 포함한다.
마지막으로, 본 발명은 상기와 같은 임시 기판으로부터 리시버 기판으로 작업층을 전사하는 공정에 관한 것이다. 이 공정은,
g) 임시 기판의 작업층 상에 배치되는 리시버 기판을 포함하는 분리형 구조체를 형성하는 단계 - 형성하는 단계는 1000℃ 이상의 제 1 온도에서의 처리를 포함함 -
h) 중간층에 또는 중간층에 인접한 분리 계면을 따라 분리형 구조체를 분리하는 단계 - 분리하는 단계는 제 1 온도보다 높은 분리 온도에서 열 처리함으로써, 한편으로는 리시버 기판 상에 배치되는 작업층을 포함하는 복합 구조체, 및 다른 한편으로는 캐리어 기판을 형성함 - 를 포함한다.
본 발명의 다른 유리하고 비제한적인 특징에 따르면, 단독으로 또는 기술적으로 실현 가능한 임의의 조합으로:
· 단계 g)는 임시 기판의 작업층의 자유면에 리시버 기판을 적층하는 것을 포함하고;
· 리시버 기판의 적층은 1000℃ 이상, 바람직하게는 1200℃ 이상의 온도에서 열 또는 강화 화학 기상 적층 또는 증착에 의해 수행되고;
· 형성된 리시버 기판은 다결정 실리콘 카바이드로 이루어지고;
· 리시버 기판은 벌크 기판이고, 단계 g)는 상기 리시버 기판을 임시 기판의 작업층의 자유면에 결합하는 단계를 포함하고;
· 결합은 1000℃ 이상 또는 심지어 1200℃ 이상의 온도에서 분자 접착 및 열 처리에 의한 직접 본딩을 포함하고;
· 단계 h)는 1400℃ 이상, 또는 심지어 1500℃ 이상의 온도에서의 열 처리를 포함하고;
· 전사 공정은 i) 작업층의 자유면, 복합 구조체의 전면의 화학적 세정 및/또는 화학적 에칭 및/또는 화학적-기계적 연마 작업을 포함하는, 복합 구조체를 마무리하는 단계를 포함하고;
· 단계 i)는 리시버 기판의 자유면, 복합 구조체의 후면의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마의 작업을 포함하고;
· 전사 공정은 분리 단계 h) 이전에, 리시버 기판의 후면의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마를 포함하는, 분리형 구조체를 처리하는 단계 g')를 포함하고;
· 전사 공정은 캐리어 기판을 새로운 임시 기판용 캐리어 기판으로서 재사용하기 위해 캐리어 기판을 재생하는 단계 j)를 포함하고;
· 전사 공정은 잠재적으로 작업층 상에 추가 층을 에피택셜 성장시킨 이후에, 복합 구조체의 작업층에 또는 작업층 상에 전자 컴포넌트들을 생성하는 단계를 포함한다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 제공되는 본 발명의 다음의 상세한 설명으로부터 명백해질 것이다.
도 1a 및 도 1b는 본 발명에 따른 분리형 임시 기판을 나타낸 것이고, 도 1b는 상기 기판의 중간층의 클로즈-업을 나타낸 것이다.
도 2a 내지 도 2f는 본 발명에 따른 분리형 임시 기판의 생산 공정을 나타낸 것이다.
도 3a 및 도 3b는 본 발명에 따른 생산 공정의 단계 a)의 특정 실시예들을 나타낸 것이다.
도 4c, 도 4d, 도 4e 및 도 4f는 제 1 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계들을 나타낸 것이다.
도 5d는 본 발명의 제 2 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계를 나타낸 것이다.
도 6f는 본 발명의 제 3 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계를 나타낸 것이다.
도 7g 내지 도 7j는 본 발명에 따른 전사 공정의 단계들을 나타낸 것이다.
도 1a 및 도 1b는 본 발명에 따른 분리형 임시 기판을 나타낸 것이고, 도 1b는 상기 기판의 중간층의 클로즈-업을 나타낸 것이다.
도 2a 내지 도 2f는 본 발명에 따른 분리형 임시 기판의 생산 공정을 나타낸 것이다.
도 3a 및 도 3b는 본 발명에 따른 생산 공정의 단계 a)의 특정 실시예들을 나타낸 것이다.
도 4c, 도 4d, 도 4e 및 도 4f는 제 1 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계들을 나타낸 것이다.
도 5d는 본 발명의 제 2 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계를 나타낸 것이다.
도 6f는 본 발명의 제 3 구현예에 따른 분리형 임시 기판을 생산하기 위한 공정의 단계를 나타낸 것이다.
도 7g 내지 도 7j는 본 발명에 따른 전사 공정의 단계들을 나타낸 것이다.
설명에 있어서, 동일한 타입의 요소들에 대해서는 도면들의 동일한 참조 부호들이 사용될 수 있다. 도면들은 가독성을 위해 축척이 맞지 않는 도식적 표현이다. 특히, z축을 따르는 층들의 두께들은 x축 및 y축을 따르는 측면 치수들과 관련하여 축척되지 않으며; 서로에 대한 층들의 상대적 두께들이 도면들에서 반드시 고려되지는 않는다.
본 발명은 1000℃보다 높거나, 바람직하게는 1200℃보다 높거나, 1300℃보다 높거나, 1400℃보다 높거나 또는 1500℃보다 높은 분리 온도(detachment temperature)에서 분리 가능한 임시 기판(10)에 관한 것이다. 분리 가능하다는 것은 임시 기판(10)이 매우 높은 온도에서 두 부분으로 분리될 수 있다는 것을 의미한다: 이 경우, 임시 기판(10)의 양쪽 부분들인, 캐리어 기판(3)으로부터 상기 작업층(1)을 분리하는 것에 의해 최종 리시버 기판으로 작업층(1)의 전사를 가능하게 한다.
임시 기판(10)은 바람직하게는 직경이 100 mm, 150 mm, 200 mm 또는 잠재적으로 450 mm이며, 두께가 일반적으로 300 내지 800 μm인 웨이퍼 형태로 제공된다. 임시 기판(10)은 도 1a 및 도 1b에 도시된 바와 같이, 주 평면(x, y)을 따라 연장되는 전면(front face)(10a) 및 후면(back face)(3b)을 갖는다.
임시 기판(10)은, 그 자체가 캐리어 기판(3) 상에 배치되는 중간층(2) 상에 배치되는 반도체 작업층(1)을 포함한다. 임시 기판(10)은 또한 중간층(2)에 위치하거나 그에 인접하여, 즉 중간층(2)과 작업층(1) 사이 또는 중간층(2)과 캐리어 기판(3) 사이에 위치하는 본딩 계면(bonding interface)(4)을 포함한다.
반도체 재료로 이루어진 작업층(1)은 주어진 응용을 다루기 위해, 컴포넌트들이 생산되는 것으로 의도되는 층이다. 임시 기판(10)은 특히 매우 높은 처리 온도를 필요로 하는 반도체 재료들에 적합하기 때문에, 작업층(1)은 유리하게는 실리콘 카바이드를 포함한다. 물론, 작업층(1)은 또한, 예를 들어 질화갈륨이나 질화알루미늄과 같은 높은 생산 온도를 필요로 하는 다이아몬드, 이원 또는 삼원 III-V 화합물들, 또는 높은 처리 온도 또는 생산 온도(일반적으로 1000℃ 또는 1200℃보다 높음)를 필요로 하는 II-VI 화합물들 중에서 선택되는 하나 이상의 재료들을 포함할 수 있다.
작업층(1)은, 그 자체가 임시 기판(10)에 포함되는 중간층(2) 상에 배치된다. 중간층(2)은 주 평면(x, y)에 수직인 z축을 따라 두께가 20 nm 미만 또는 심지어 10 nm 미만이다. 이러한 낮은 두께는 중간층(2)의 하나 이상의 구성 재료들이 분리 온도 미만의 크리프(creep) 또는 용융 온도를 가지더라도, 임시 기판(10)이 양호한 기계적 강도 및 매우 높은 온도와의 호환성을 유지하는 것을 가능하게 한다는 점에서 중요하다.
중간층(2)은 주 평면(x, y)에 평행하게 연속적으로 또는 불연속적으로 연장되며, 예를 들어 주 평면(x, y)에 평행한 평면에 나란히 배치되는 노듈(nodule)의 형태로 연장될 수 있음에 유의해야 한다.
중간층(2)은 예를 들어 텅스텐, 니켈, 티타늄, 알루미늄, 몰리브덴, 탄탈륨, 질화티타늄, 질화탄탈륨 및 비정질 실리콘 중에서 선택되는 적어도 하나의 금속 또는 반도체 재료로 형성될 수 있다.
중간층(2)의 재료는, 이것이 작업층(1)으로 확산되지 않도록 및/또는 이것이 반응하지 않거나 거의 반응하지 않도록(즉, 작업층(1)의 매우 낮은 두께(10 nm 미만) 위에, 임시 기판(10)을 구현하는 전사 공정 동안 적용될 매우 높은 온도에서) 선택된다. 이것은 작업층(1)의 무결성 및 순도가 유지되는 것을 가능하게 한다.
중간층(2)은 캐리어 기판(3) 상에 배치되며, 또한 임시 기판(10)의 일부를 형성한다. 캐리어 기판(3)은 작업층(1)의 처리에 필요로 하거나 목표로 하는 높은 온도들과 호환 가능한 임의의 재료로 형성될 수 있다. 바람직하게는, 캐리어 기판(3)은 열팽창 계수가 작업층(1)의 열팽창 계수와 같거나 비슷한 재료를 포함한다. 예를 들어, 캐리어 기판(3)은 더 낮은 결정성(crystal quality)을 나타내면서, 작업층(1)과 동일한 성질을 갖도록 선택될 수 있다.
실리콘 카바이드로 이루어진 작업층(1)의 특정한 경우에 있어서, 예를 들어 캐리어 기판(3) 자체는 작업층(1)보다 결정성이 낮은 단결정 실리콘 카바이드, 또는 다결정 실리콘 카바이드로 형성될 수 있다.
임시 기판(10)은 1021/cm3보다 높은 최소 농도로 z축을 따르는 농도 프로파일(2b)에 따라 분포되는 적어도 하나의 기체 종의 원자들(2a)을 추가로 포함한다.
임시 기판(10)을 생산하기 위한 공정에서 더 상세히 설명되는 바와 같이, 이러한 원자들(2a)은 공정에서 상이한 시간들에 그리고 관련된 기판들 및 층들의 상이한 위치들에 도입될 수 있다.
따라서 원자들(2a)의 농도 프로파일(2b)은 다양한 형태를 취할 수 있다: 원자들(2a)이 대부분 중간층(2)에 위치하는 일 예가 도 1b에 도시되어 있다. 대안적으로, 원자들(2a)은 두께가 10 nm 이하인, 중간층(2)에 인접한 캐리어 기판(3)의 층에 대부분 위치할 수 있다: 즉, 원자들(2a)은 대부분 캐리어 기판(3)에 존재하며 중간층(2)에 매우 가깝다. 또 다른 대안으로서, 원자들(2a)은 두께가 10 nm 이하인, 중간층(2)에 인접한 작업층(1)의 서브층(sublayer)에 대부분 위치할 수 있다.
원자(2a)의 위치가 어디이든, 농도 프로파일(2b)은, 원자들(2a)의 농도가 최대이고 1021/cm3 이상, 또는 심지어 몇 1021/cm3 이상, 일반적으로 2E21/cm3 내지 5E21/cm3의 값에 도달하는 영역을 포함할 필요가 있다.
본 발명에 따르면, 원자들(2a)은 임시 기판(10)이 분리 온도보다 낮은 온도를 받게 될 경우 중간층(2)에 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판(3)의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 작업층(1)의 인접 서브층에 포획된 상태로 남아 있다. 이러한 원자들(2a)은 임시 기판(10)이 분리 온도 이상의 온도를 받게 될 경우, 중간층(2) 내의 또는 그에 인접한, 본딩 계면(4)과 일치하거나 근접한 분리 계면으로 확산되도록 의도된다.
중간층(2)의 재료 및 기체 종은 다음과 같이 선택된다:
- 원자들은 임시 기판(10)이 분리 온도보다 낮은 온도를 받게 될 경우 중간층(2)에서 상기 기체 종의 높은 용해도로 인해 중간층(2)에 대부분 포획된 상태로 남아 있거나, 또는
- 원자들은 임시 기판(10)이 분리 온도보다 낮은 온도를 받게 될 경우 중간층(2)이 상기 종에 대해 효과적인 배리어를 형성하기 때문에, 캐리어 기판(3)의 인접한 박층에 및/또는 작업층(1)의 인접한 얇은 서브층에 대부분 포획된 채로 남아 있다.
따라서, 포획된 원자들(2a)은 임계 온도(분리 온도)를 넘어서 분리 계면에 대부분 축적되고, 임시 기판(10)을 사용하는 전사 공정에서 더 설명되는 바와 같이 상기 계면을 따르는 분리를 야기하게 된다.
기체 종은 바람직하게는 질소, 헬륨, 아르곤, 크세논 및/또는 수소 중에서 선택된다.
이제 임시 기판(10)을 생산하는 공정에 대하여 도 2a 내지 도 2g 및 도 3a 및 도 3b를 참조하여 설명하도록 한다.
생산 공정은 먼저 전면(11a) 및 후면(11b)을 갖는 도너 기판(11)을 제공하는 단계 a)를 포함한다(도 2a). 도너 기판(11)은 임시 기판(10)의 작업층(1)을 생성하게 되며; 따라서 도너 기판(11)은 적어도 작업층(1)을 형성하는 재료를 포함한다.
도너 기판(11)의 전면(11a)의 표면 거칠기는 유리하게는 AFM(atomic force microscopy)에 의해 20 μm x 20 μm의 스캔으로 측정될 때, 1 nm Ra(평균 거칠기) 미만이 되도록 선택된다.
제 1 옵션에 따르면, 도너 기판(11)은 작업층(1)에 대해 원하는 수준의 품질을 구비하는 벌크 기판이며, 이 층은 도너 기판(11)으로부터 직접적으로 나오는 것이다.
제 2 옵션에 따르면, 단계 a)는 도너 기판(11)을 형성하기 위해, 초기 기판(111) 상에 도너 층(110)을 에피택셜 성장시키는 것을 포함한다. 도너 층(110)은 바람직하게는 초기 기판(111)보다 낮은 결정 결함들의 밀도를 갖는다(도 3a).
초기 기판(111) 및 도너 층(110)이 실리콘 카바이드로 이루어지는 특정한 경우에 있어서, 단계 a)는 도너 층(110)의 에피택셜 성장 이전에, 초기 기판(111) 상에, 단결정 변환 층(112)을 형성함으로써 초기 기판(111)의 기저면 전위(basal plane dislocation) 결함들을 스레딩 에지 전위(threading edge dislocation) 결함들로 변환하는 것을 포함할 수 있다(도면 3b). 예를 들어, 도너 층(110)에서 1/cm2 이하의 BPD 결함 밀도가 목표가 될 것이다.
실리콘 카바이드의 에피택셜 성장은 1200℃보다 높은 온도, 바람직하게는 1500℃ 내지 1650℃ 온도에서 수행된다. 사용되는 전구체들은 모노실란(SiH4), 프로판(C3H8) 또는 에틸렌(C2H4)이며; 캐리어 가스는 아르곤이 있거나 없는 수소일 수 있다.
초기 기판(111)을 세정 및/또는 에칭하는 종래의 시퀀스들은, 전면에 잠재적으로 존재할 수 있는 미립자, 금속성 또는 유기성 오염물들 또는 천연 산화물 층의 전부 또는 일부를 제거하는 것을 목표로 하여, 도너 층(110)(및/또는 변환 층(112))의 에피택셜 성장 이전에 수행될 수 있음에 유의해야 한다.
다음으로, 생산 공정은 수소, 헬륨 또는 두 종의 조합 중에서 선택되는 경량 이온들을 도너 기판(11)(및 특히 존재하는 경우 도너 층(110))에 주입하여, 상기 도너 기판(11)에 매립된 약화 평면(5)을 형성하는 단계 b)를 포함한다(도면 2b). 매립된 약화 평면(5)은 도너 기판(11)의 전면(11a), 표면 작업층(1)의 범위를 정한다.
Smart CutTM 공정과 관련하여 잘 알려진 바와 같이, 이러한 경량 종은 주입 깊이 주변에서, 도너 기판(11)의 전면(11a)에 평행한, 즉 도면들에서 평면(x, y)에 평행한 박층에 분포되는 마이크로캐비티들을 형성하게 된다. 이 박층은 간략화를 위해 매립된 약화 평면(5)으로 지칭된다.
경량 종의 주입 에너지는 도너 기판(11) 내의 결정된 깊이에 도달하도록 선택되며, 이 깊이는 작업층(1)의 목표 두께와 일치한다. 예를 들어, 수소 이온들이 10 keV 내지 250 keV의 에너지, 및 5E16/cm²내지 1E17/cm²의 용량으로 주입됨으로써, 대략 100 내지 1500 nm의 두께를 갖는 작업층(1)의 범위를 정하게 된다.
경량 종의 이온 주입 단계 이전에 도너 기판(11)의 전면(11a) 상에 보호층이 적층될 수 있음에 유의해야 한다. 이 보호층은 예를 들어 실리콘 산화물 또는 실리콘 질화물과 같은 재료로 구성될 수 있다.
다음으로, 임시 기판(10)을 생산하는 공정은 캐리어 기판(3)을 제공하는 것으로 구성되는 단계 c)를 포함한다(도 2c).
위에서 언급한 바와 같이, 캐리어 기판(3)은 임시 기판(10)에 기계적 지지체를 제공하며 주어진 응용을 위해 설계되는 최종 복합 구조체(51)에 유지되도록 의도되지 않는다. 따라서, 캐리어 기판(3)의 주된 특성들은 바람직하게는 작업층(1)에 대한 기계적 지지체로서의 낮은 비용 및 신뢰성이다.
생산 공정은 다음으로 도너 기판(11) 및/또는 캐리어 기판(3) 상에 적어도 하나의 막(21, 22)을 적층하는 단계 d)를 포함한다(도 2d). 즉, 도너 기판(11)의 전면(11a) 상에 제 1 막(21)이 적층될 수 있고; 대안적으로 또는 추가적으로, 캐리어 기판(3)의 전면(3a) 상에 제 2 막(22)이 적층될 수 있다. 도 2d에 도시된 예에서는, 도너 기판(11) 및 캐리어 기판(3) 상에 각각 제 1 막(21) 및 제 2 막(22)이 적층된다.
적어도 하나의 적층된 막(21, 22)은 임시 기판(10)의 중간층(2)을 형성하도록 의도됨에 유의해야한다.
적어도 하나의 적층된 막(21, 22)은 주 평면(x, y)에 수직인 z축을 따라 두께가 20 nm 미만 또는 심지어 10 nm 미만, 예를 들어 0.3 nm 내지 10 nm이다.
예를 들어, 적어도 하나의 막(21, 22)은 텅스텐, 니켈, 티타늄, 알루미늄, 몰리브덴, 탄탈륨, 질화티타늄, 질화탄탈륨, 비정질 실리콘 중에서 선택되는 적어도 하나의 재료로 형성될 수 있다.
단계 d)의 적층은 특히 직접-액체-주입, 플라즈마 강화, 열, 화학 기상 적층(CVD), 스퍼터링 또는 증착에 의한 적층과 같은 임의의 공지된 기술을 사용하여 수행될 수 있다.
생산 공정은 다음으로, 적어도 하나의 막(21, 22)이 상기 기판들(11, 3) 사이에 배치되고 중간층(2)을 형성하도록, 도너 기판(11) 및 캐리어 기판(3)을 결합하는 단계 e)를 포함한다(도 2e).
도너 기판(11) 및 캐리어 기판(3)은 각각의 전면들(11a, 3a)에 의해 결합되어, 스택(311)을 형성한다. 그 자체로 잘 알려진 바와 같이, 2개의 기판은 분자 접착에 의한 직접 본딩을 사용하여 결합될 수 있으며, 즉 본 경우에는 기판들(11, 3)의 전면들을 직접 접촉하도록 배치함으로써, 표면들 중 하나 또는 모두에 막(21, 22)이 제공된다. 이 본딩은 주변 온도 또는 800℃보다 낮은 온도, 주변 또는 제어된 분위기 아래에서, 예를 들어 진공에서 이루어질 수 있다.
단계 e)는 이러한 접촉 이전에, 세정, 표면 활성화 또는 다른 표면 준비들의 종래 시퀀스들을 포함할 수 있으며, 이것은 본딩 계면(4)의 품질을 향상시킬 수 있다(낮은 결함 밀도, 양호한 접착 품질).
결합 또는 본딩 계면(4)은 중간층(2)에, 또는 이 층과 작업층(1) 사이에, 또는 중간층(2)과 캐리어 기판(3) 사이에 위치한다.
다음으로, 제조 공정은, 한편으로는 임시 기판(10)을 형성하고 다른 한편으로는 도너 기판(11')의 나머지 부분을 형성하기 위해 매립된 약화 평면(5)을 따라 분리하는 것을 포함하는 단계 f)를 포함한다(도 2f). 임시 기판(10)의 전면(10a)은 도너 기판(11)으로부터 발생하는 작업층(1)의 전면이기도 하다.
하나의 유리한 구현예에 따르면, 분리 단계 f)는 분리 온도에서, 스택(311)에 열 처리를 적용함으로써 수행된다. 매립된 약화 평면(5)에 존재하는 마이크로캐비티들은 분리파(splitting wave)가 개시될 때까지 성장 속도를 따르며, 이것이 매립된 약화 평면(5)의 전체 범위에 걸쳐 전파됨으로써, 결과적으로 도너 기판(11')의 나머지 부분으로부터 임시 기판(10)의 분리가 발생한다. 실제에 있어서, 실리콘 카바이드로 이루어진 도너 기판(11)의 경우, 이 온도는 단계 b)의 주입 조건에 따라 900℃ 내지 1200℃일 수 있다.
하나의 대안적인 구현예에 따르면, 분리 단계 f)는 900℃ 내지 1200℃의 온도에서 열 처리의 전체 또는 일부를 완료한 이후에, 스택(311)에 기계적 응력을 적용함으로써 수행된다. 이 응력은 예를 들어 매립된 약화 평면(5) 가까이에 기구(예를 들면, 면도날)를 삽입함으로써 가해질 수 있다. 예를 들어, 분리 응력은 대략 수 GPa, 바람직하게는 2GPa보다 높을 수 있다.
그 자체로 공지된 바와 같이, 분리 단계 f)의 종결 시에, 임시 기판(10)의 작업층(1)의 전면(10a)은 5 내지 100 nm RMS의 표면 거칠기를 갖는다(20 μm x 20 μm의 스캔에서, AFM(atomic force microscope)으로 측정).
분리 이후에, 단계 f)는 작업층(1)을 매끄럽게 하고 치유하기 위한 처리들을 선택적으로 포함할 수 있다. 특히, 제어된(산화 또는 환원) 분위기 하의 열 처리, 작업층(1)의 손상된 표면 부분을 제거하기 위한 습식 또는 건식 화학적 에칭들, 및/또는 양호한 수준의 거칠기(예를 들면, 20 x 20 μm의 AFM 필드에서 0.5 nm RMS 미만, 또는 심지어 0.3 nm 미만의 최종 거칠기)를 복원하고 잠재적으로 손상된 표면 부분을 제거하기 위한 작업층(1)의 전면의 화학적-기계적 연마가 언급될 수 있다. 예를 들어 SC1/SC2 타입(표준 세정 1, 표준 세정 2) 및/또는 HF(불화수소산), 및/또는 N2, Ar, CF4 등의 프라즈마의 세정과 같은 종래의 세정 시퀀스들이 임시 기판(10)에 적용될 수 있으며, 이에 따라 작업층(1)의 전면(10a)의 품질을 더욱 향상시킬 수 있다.
캐리어 기판(3)은 작업층(1)과 매칭되고 고온에서 기계적으로 안정하도록 선택되며, 중간층(2)은 매우 낮은 두께가 되도록 선택되기 때문에, 작업층(1)에 고품질을 복원하는데 필요한 열적, 기계적 또는 화학적 처리는, 작업층(1)에 대한 바람직하지 않은 응력 또는 손상 위험 없이 임시 기판(10)에 쉽게 적용될 수 있다.
단계 f) 다음에 임시 기판(10)의 작업층(1) 상에 추가 층의 에피택셜 성장 단계가 뒤따를 수 있음에 유의해야 한다. 이러한 단계는 일반적으로 대략 수 미크론 내지 수십 미크론, 예를 들어 5 μm 내지 50 μm의 상대적으로 상당한 두께가 작업층에 필요할 때 적용된다. 에피택시 온도는 유리하게는 임시 기판(10)의 분리를 너무 일찍 개시하는 것을 피하기 위해, 1500℃ 미만 또는 심지어 1300℃ 미만이 되도록 선택된다.
바람직하게는 고온 열 처리를 포함하는 단계 f) 동안 또는 종결 시에, 중간층(2)은 물리적 및/또는 형태적 변화들을 겪을 수 있다. 적어도 하나의 막(21, 22)은 잠재적으로 작업층(1)의 재료와 캐리어 기판(3)의 재료 사이에 인접 영역들이 삽입되는 노듈(nodule)들을 형성할 수 있다: 중간층(2)은 노듈들의 불연속층으로 형성된다. 따라서, 결합 계면(4) 자체도 실질적으로 변경된다: 이것은 노듈들 내에, 노듈과 작업층(1) 사이에, 노듈과 캐리어 기판(3) 사이에, 및/또는 작업층(1)과 캐리어 기판(3) 사이에 위치될 수 있다. 대안적으로, 중간층(2)은 결합 계면(4)을 따라 완전히 연속적인 형태를 유지할 수 있다.
생산 공정은 적어도 하나의 기체 종의 원자들(2a)을 적어도 하나의 막(21, 22) 또는 그 가까이에 도입하는 단계를 추가로 포함한다. 임시 기판(10)의 설명에서 위에서 언급한 바와 같이, 기체 종은 질소, 헬륨, 아르곤, 크세논 및/또는 수소일 수 있다. 이 기체 종의 원자(2a)는 중간층(2) 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판(3)의 인접 층, 및/또는 10 nm 이하의 두께를 갖는 작업층(1)의 인접 서브층에 포획되도록 의도된 것들이다.
도 4c, 도 4d, 도 4e 및 도 4f에 도시된 제 1 구현예에서, 원자들(2a)을 도입하는 이 단계는 막(21, 22)을 적층하는 단계 d) 이전에 수행되기 때문에 c')로 지칭될 것이다. 원자들(2a)은 이들 각각의 전면들(11a, 3a)로부터 10 nm 미만의 얕은 깊이로 도너 기판(11) 및/또는 캐리어 기판(3)으로 도입된다. 이온 주입은, 일반적으로 10 keV 미만 또는 심지어 5 keV 미만의 이온 주입 에너지 및 일반적으로 2E15/cm2 내지 몇 1E16/cm2의 주입 용량으로, 하나 이상의 기판들(11, 3)에 이온들의 형태의 원자들(2a)을 도입하기 위해 수행될 수 있다. 따라서, 주입 영역(20)은 도너 기판(11)의 전면(11a)의 표면 가까이 및/또는 캐리어 기판(3)의 전면(3a)의 표면 가까이에 형성된다.
그런 다음, 공정의 단계들 d) 내지 f)는 위에서 설명한 바와 같이 수행되며 이것이 도 4d, 도 4e, 도 4f에 도시되어 있다.
원자들(2a)은 중간층(2)에 인접한, 캐리어 기판(3)의 박층(두께 10 nm 이하), 및 중간층(2)에 인접한, 작업층의 얇은 서브층(두께 10 nm 이하)에 위치되며; 상기 인접 층 및 서브층은 주입된 구역들(20)로부터 유래된다. 기체 종 및 중간층(2)의 특성에 따라, 원자들(2a)은 임시 기판(10)에 열 처리가 적용되는 동안, 임시 기판(10)이 분리 온도 이상의 온도(단계 f)의 분리 온도보다 상당히 높은 온도)를 받게 되지 않는 한, 전술한 층 및 서브층에 포획된 상태로 남거나 중간층(2)에 포획될 수 있다.
기체 종의 원자들(2a)은 1021/cm3보다 높은 최대 농도로 주 평면(x, y)에 수직인 z축을 따르는 농도 프로파일에 따라 분포된다.
도 5d에 도시된 제 2 구현예에서, 원자들(2a)을 도입하는 단계는 막(21, 22)을 적층하는 단계 d) 이후에 수행되기 때문에 d')로 지칭될 것이다.
위에서 언급한 바와 같이, 적어도 하나의 막(21, 22)은 도너 기판(11) 및/또는 캐리어 기판(3) 상에 존재할 수 있다.
원자들(2a)은 적어도 하나의 막(21, 22)에 도입된다. 이온 주입은, 단계 d)에서 적층되는 막(21, 22)의 두께에 따라, 일반적으로 10 keV보다 낮은, 또는 심지어 5 keV보다 낮은 이온 주입 에너지를 갖는 이온들의 형태로 원자들(2a)을 도입하기 위해 수행될 수 있다. 주입 용량은 일반적으로 2E15/cm2 내지 몇 1E16/cm2이다.
중간층(2)에서, 기체 종의 원자들(2a)은 1021/cm3보다 높은, 주입 피크에 위치한 최대 농도로, z축을 따르는 농도 프로파일에 따라 분포된다.
공정의 단계들 e) 내지 f)는 위에서 설명한 바와 같이 수행된다(도면들 2e, 2f).
도 6f에 도시된 제 3 구현예에서, 원자들(2a)을 도입하는 단계는 분리 단계 f) 이후에 수행되기 때문에 f')로 지칭될 것이다.
원자들(2a)은 예를 들어 이온 주입에 의해 중간층(2)으로 도입된다. 이온 주입 에너지는 이 경우에 이온이 중간층(2)에 도달하기 위해 통과할 작업층(1)의 특성 및 두께에 따라 달라진다. 주입 용량은 일반적으로 2E15/cm2 내지 몇 1E16/cm2이다.
이 경우에도, 기체 종의 원자들(2a)은 1021/cm3보다 높을 것으로 예상되는, 주입 피크에 위치되는 최대 농도로, z축을 따르는 농도 프로파일에 따라 분포된다.
상기한 세 가지 구현예들 중 어느 하나에서, 주입되는 이온들의 총 용량은 원자들(2a)의 농도 프로파일이 완성된 임시 기판(10)에서 1021/cm3보다 높은 최대 농도를 나타내도록 정의된다.
기체 종의 원자들(2a)을 높은 용량들로 중간층(2)에 도입하고/하거나 중간층(2)에 매우 가깝게 도입하면, 후술하는 본 발명의 전사 공정 동안 중간층(2)에 또는 중간층에 인접한 분리 계면을 생성하는 것을 가능하게 한다.
본 발명은 또한 전술한 바와 같은 임시 기판(10)으로부터 리시버 기판(50)으로 작업층(1)을 전사하는 공정에 관한 것이다. 전사 공정에 대하여 도 7g 내지 도 7j를 참조하여 설명한다.
리시버 기판(50)은 바람직하게는 직경이 100 mm, 150 mm, 200 mm, 또는 잠재적으로 450 mm이며, 두께가 일반적으로 300 내지 800 μm인 웨이퍼 형태로 제공된다. 리시버 기판(50)은 서로 반대편의 전면 및 후면(50b)을 포함한다. 리시버 기판(50)은 최종 적용을 위해 설계되며, 따라서 이것의 물리적 및 전기적 특성은 특히 필요한 사양들에 따라 선택된다.
예를 들어 작업층(1)이 높은 결정성의 실리콘 카바이드로 이루어지는 전력 일렉트로닉스 응용의 경우, 리시버 기판(50)은 특히 수직 전도 경로를 제공하기 위해 양호한 전기 전도성을 나타내는 다결정 실리콘 카바이드로 이루어질 수 있다.
전사 공정은 임시 기판(10)의 작업층(1) 상에 배치되는 리시버 기판(50)을 포함하는 분리형 구조체(510)를 형성하는 단계 g)를 포함한다(도 7g). 도 7g의 임시 기판(10)은 기체 종의 원자들(2a)이 중간층(2)에 포획되는 것으로 도시되어 있음에 유의해야 하며; 원자들(2a)이 상이한 위치에 있는 위에서 설명된 임의의 다른 구성도 물론 구현될 수 있다.
단계 g)는 1000℃ 이상, 유리하게는 1500℃ 이하의 제 1 온도에서의 처리를 포함한다.
제 1 실시예에 따르면, 단계 g)는 임시 기판(10)의 작업층(1)의 자유면(10a) 상에 리시버 기판(50)을 적층하는 것을 포함한다. 적층은 1000℃보다 높은, 1200℃ 이상, 또는 심지어 1400℃보다 높은 온도(제 1 온도에 대응함)에서 수행될 수 있으며, 특히 매우 높은 품질의 단결정 실리콘 카바이드로 이루어진 작업층(1) 상에, 높은 품질의 다결정 실리콘 카바이드로 이루어진 리시버 기판(50)을 적층하고자 하는 경우에 그러하다. 물론, 매우 높은 온도에서 적층되는 다른 재료들이 리시버 기판(50)을 형성하기 위한 관심 대상이 될 수도 있다.
작업층(1)과 리시버 기판(50) 사이의 전기적 전도를 필요로 하는 응용의 경우, 이들 사이에 비절연 계면이 정의되어야 한다. 즉, 단계 g)는 작업층(1)과 리시버 기판(50) 사이의 계면이 전기적 전도성이 되도록 수행되며: 일반적으로 1 mohm.cm2보다 낮은 계면의 저항률이 목표가 된다. 유리하게는, 계면의 전기 전도성을 보장하기 위해, 작업층(1)의 자유면(10a)에 존재하는 자연 산화물의 제거는 습식 또는 건식 경로를 통한 HF(불화수소산) 탈산에 의해 수행된다. 대안적으로, 적층되는 리시버 기판(50)의 처음 수 나노미터의 과도핑(overdoping)이 작업층(1)과 상기 기판(50) 사이의 계면의 전기 전도성을 촉진할 수 있다.
유리하게는 또한, 리시버 기판(50)의 탈산소화 및/또는 형성 이전에, 자유면(10a, 3b)에 잠재적으로 존재하는 미립자, 금속성 또는 유기 오염물들의 전부 또는 일부를 제거하기 위해 임시 기판(10)에 세정 시퀀스가 적용된다.
제 1 실시예에서, 임시 기판(10)의 작업층(1)은 단계 f)의 분리 이후에 표면 거칠기를 완전히 복원하기 위해 반드시 연마를 거칠 필요는 없다는 점에 유의해야 한다. 매우 높은 온도(일반적으로 1100℃ 내지 1500℃)에서 적층 또는 에피택시에 의한 리시버 기판(50)의 생산은 작업층(1)의 표면의 치유 및 재구성을 촉진할 수 있고 잔류 거칠기를 더 견딜 수 있다.
캐리어 기판(3)은 작업층(1)과 매칭되고 고온에서 기계적으로 안정하도록 선택되고, 중간층(2)은 두께가 매우 낮도록 선택되기 때문에, 분리형 구조체(510)의 형성에 필요한 열적, 기계적 또는 화학적 처리는 바람직하지 않은 응력 또는 작업층(1)에 대한 손상 위험 없이 임시 기판(10)에 쉽게 적용될 수 있다.
제 1 실시예에서, 단계 g)의 적층은 증착 또는 화학 기상 적층(CVD) 기술을 사용하여 수행될 수 있다. APCVD(atmospheric-pressure CVD) 또는 LPCVD(low-pressure CVD) 또는 PECVD(plasma-enhanced CVD) 또는 DLI-CVD(direct-liquid-injection CVD)와 같은 열 CVD 기술들이 사용될 수 있다.
전술한 전력 응용들에서 필요로 하는 전기 전도성 특성들을 얻기 위해, 실리콘 카바이드로 이루어진 리시버 기판(50)의 예로 돌아가서, 기판은 예를 들어 다음과 같은 구조적 특성들을 나타낼 수 있다: 다결정 구조체, 3C SiC 타입의 입자들, 111 배향, 평균 크기 1 내지 50 μm, 0.03 ohm.cm 이하의 최종 저항률을 위한 n-타입 도핑.
단계 g)의 종결 시에, 리시버 기판(50)은 일반적으로 50 μm 이상, 또는 심지어 100 μm 이상, 예를 들어 대략 300 μm의 두께를 갖는다. 단계 g)의 결과인 분리형 구조체(510)는 임시 기판(10) 내에 자체적으로 포함되는 작업층(1) 상에 구성되는 리시버 기판(50)을 포함한다. 리시버 기판(50)의 생산을 위해 구현되는 제 1 온도는 분리 온도보다 낮고, 따라서 기체 종의 원자들(2a)은 중간층(2), 및/또는 10 nm 이하의 두께를 갖는 캐리어 기판(3)의 인접 층, 및/또는 10 nm 이하의 두께를 갖는 작업층(1)의 인접 서브층에 대부분 포획된 상태로 남아 있다.
리시버 기판(50)이 벌크 기판인 제 2 실시예에 따르면, 단계 g)는 분리형 구조체(510)를 형성하기 위해 임시 기판(10)의 작업층(1)의 자유면(10a)에 상기 리시버 기판(50)을 결합하는 작업을 포함한다.
결합 작업은 임의의 공지된 기술, 특히 분자 접착에 의한 직접 본딩, 또는 열압착 본딩 또는 매우 높은 온도와 호환 가능한 다른 타입의 본딩을 사용하여 수행될 수 있다. 이 본딩을 강화하기 위해, 단계 g)는 1000℃ 이상 또는 심지어 1200℃ 이상의 온도(제 1 온도에 대응함)에서의 열 처리를 추가로 포함한다.
본 발명에 따른 전사 공정은 다음으로, 중간층(2)에 위치하거나 그에 인접한 분리 계면을 따라 분리형 구조체(510)를 분리하는 단계 h)를 포함한다. 이 단계는, 한편으로는 리시버 기판(50) 상에 배치되는 작업층(1)을 포함하는 복합 구조체(51), 및 다른 한편으로는 캐리어 기판(3)을 형성한다(도 7h). 분리 단계는, 단계 f)의 분리 온도보다 높고 단계 g)에서 적용되는 제 1 온도보다 높은 분리 온도에서 열 처리하는 것을 포함한다. 분리 온도는 1000℃보다 높다.
일반적으로, 질소의 원자들(2a)가 주입되는 텅스텐을 포함하는 중간층(2), 작업층(1) 및 SiC로 이루어진 캐리어 기판(3)의 특정한 경우, 분리 온도는 1400℃ 이상, 또는 심지어 1500℃ 이상, 예를 들어 1600℃ 또는 1700℃로 될 수 있다.
임시 기판(10)에 존재하는 원자들(2a)은 단계 h)의 열 처리 과정에 걸쳐 이동하고, 결합 계면(4)과 일치하거나 근접한 분리 계면에, 중간층(2)에서 또는 중간층(2)에 인접하여 축적된다. 그런 다음, 기체 종은, 주 평면(x, y)에 평행한, 전체 영역에 걸쳐 분리형 구조체(510) 내부에서 분리를 유발하고 압력이 커지는 가압된 미세 균열들을 생성한다.
하나의 특정 실시예에 따르면, 중간층(2)은 단계 h) 동안 또는 사전 열 처리 중에 미리, 노듈들의 형태로 분할된다. 그런 다음, 이러한 노듈들은 작업층(1)의 재료와 캐리어 기판(3)의 재료 사이의 인접 영역으로 삽입된다. 단계 h)에서 일어나는 기체 종의 축적은 이어서 상기 인접 영역에서 바람직하게 발생하여 가압된 미세균열들을 야기한다.
본 발명에 따른 전사 공정에서의 분리 현상은 임시 기판(10) 또는 분리형 구조체(510)에 사전에 적용되는 매우 높은 온도보다 높은 분리 온도에서만 일어나기 때문에 특히 유리하며, 따라서 상기 분리형 구조체(510)를 형성하기 위한 여러 타입들의 단계들에 대한 액세스를 제공한다. 특히, 높은 제 1 온도는 중간층(2)에서 분리 계면의 조기 진행을 일으키지 않으면서, 매우 높은 품질의 리시버 기판(50)(제 1 실시예에서) 및/또는 작업층(1)에 대한 리시버 기판(50)의 매우 높은 품질의 결합(제 2 실시예에서)을 가능하게 한다.
따라서, 제 2 단계에서, 더 높은 분리 온도에서, 분리형 구조체(510)의 분리를 트리거하고 복합 구조체(51)를 형성하는 것이 가능하다.
본 발명에 따른 전사 공정은 다음으로, 작업층(1)의 자유면, 복합 구조체(51)의 전면(51a)의 화학적 세정 및/또는 화학적 에칭 및/또는 화학적-기계적 연마 작업을 포함하는 복합 구조체(51)를 마무리하는 단계 i)를 포함할 수 있다. 복합 구조체(51)의 전면(51a)으로부터 중간층(2')의 잔여물을 제거하기 위해 화학적 에칭 또는 연마가 유용할 수 있다는 점에 유의해야 한다.
단계 i)는 또한 리시버 기판(50)의 자유면(50b), 복합 구조체(51)의 후면(50b)에 적용되는 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마 작업을 포함할 수 있다.
복합 구조체(51)의 에지들의 연마 또는 연삭은 또한, 이 단계 i) 동안 수행됨으로써, 특히 리시버 기판(50)이 적층에 의해 형성되는 제 1 실시예에서 마이크로일렉트로닉스 생산 공정들의 요구 사항들과 호환되는 원형 아웃라인 및 에지 폐기물의 형상을 제공할 수 있게 된다.
마지막으로, 단계 i)는 복합 구조체(51)의 작업층(1) 상에 추가 층의 에피택셜 성장을 포함할 수 있다. 이러한 단계는, 임시 기판(10)으로부터 전사되는 작업층(1)의 두께가 컴포넌트들의 생산에 충분하지 않을 때, 또는 특정 도핑 타입 또는 특정 조성을 갖는 층이 상기 컴포넌트들에 대한 작업(1)의 표면에 필요할 때 적용된다.
선택적으로, 전사 공정은 분리 단계 h) 이전에 분리형 구조체(510)를 처리하는 단계 g')를 포함할 수 있으며, 이것은 리시버 기판(50)의 후면(back face)(50b)의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마, 및 잠재적으로 분리형 구조체(510)의 에지들의 연삭 작업을 포함한다. 이것은 분리형 구조체(510)에 계속해서 매립되어 있는 작업층(1)을 손상시킬 위험 없이, 리시버 기판(50)의 형상 및 두께를 처리하고 정제하는 것을 가능하게 한다.
마지막으로, 본 발명에 따른 전사 공정은, 특히 캐리어 기판을 새로운 임시 기판(10)을 위한 캐리어 기판으로서 재사용하기 위한 관점에서, 캐리어 기판(3)을 재생하는 단계 j)를 포함할 수 있다(도 7j). 이러한 재생 단계는 표면 또는 에지 화학-기계적 연마, 및/또는 기계적 연삭, 및/또는 습식 또는 건식 화학 에칭에 의해, 단계 h)의 종결에서 기판(3)의 전면의 하나 이상의 처리에 기초한다.
예시적인 구현예들
하나의 비제한적인 예시적 구현예에 따르면, 생산 공정의 단계 a)에서 제공되는 초기 기판(111)은 <11-20> 축에 대해 4.0°± 0.5°의 배향을 가지며, 직경이 150 mm이고 두께가 350 μm인, 4H polytype의 c-SiC로 이루어진 웨이퍼이다. RCA 타입(표준 세정 1 + 표준 세정 2), 그 다음 카로산(황산과 과산화수소의 혼합물), 그 다음 HF(불화수소산)의 종래의 세정 시퀀스가, c-SiC로 이루어진 도너 층(110)의 에피택셜 성장 이전에 초기 기판(111) 상에 수행된다.
이러한 성장이 모노실란(SiH4) 및 프로판(C3H8) 또는 에틸렌(C2H4)과 같은 전구체들과 함께, 1650℃의 온도에서 에피택시 챔버에 수행되어, 30 μm 두께의 c-SiC 도너 층(110)을 생성한다(성장 속도: 10 μm/h). 도너 층(110)은 대략 1/cm2의 BPD 결함 밀도를 갖는다.
단계 b)에서 주입되는 수소 이온들은 도너 층(110)의 자유 표면을 통해 150 keV의 에너지와 6E16 H+/cm2의 용량으로 주입된다. 따라서 도너 층(110) 내의 대략 800nm의 깊이에 매립된 약화 평면(5)이 생성된다.
직경이 150 mm이고 두께가 550 μm인 낮은 결정성의 단결정 실리콘 카바이드로 이루어진 캐리어 기판(3)이 단계 c)에서 제공된다.
RCA 타입 + 카로산(Caro's acid)의 세정 시퀀스가 도너 기판(11) 및 캐리어 기판(3)에 적용되어, 이들의 자유면들에서 잠재적인 오염 물질들을 제거하도록 한다.
대략 700℃의 온도에서 화학 기상 적층을 사용하여 도너 기판(11)의 전면(11a) 및 캐리어 기판(3)의 전면(3a) 상에 0.5 nm의 두께로 텅스텐이 적층됨으로써(단계 d), 제 1 막(21) 및 제 2 막(22)을 형성하게 된다.
도너 기판(11)의 막(21)에 5 keV의 주입 에너지 및 1E16/cm2의 용량으로 질소(단계 d')가 주입됨으로써, 막(21)에 주입 피크(최대 농도)를 배치한다.
다음으로, 단계 e)는 본딩 계면(4)을 따라 캐리어 기판(3)의 막(22)에 대한 도너 기판(11)의 주입된 막(21)의 분자 접착에 의한 본딩을 제공함으로써, 스택(311)을 형성한다. 2개의 막(21, 22)이 중간층(2)을 형성한다.
분리 단계 f)는 수십 분 또는 심지어 한 시간 동안 950℃에서 열 처리를 적용함으로써 매립된 약화 평면(5)을 따라 일어난다. 따라서, 표면 작업층(1)을 갖는 임시 기판(10)이 형성된다. 도너 기판(11')의 나머지 부분이 재생되어 새로운 사이클에 재사용될 수 있다.
작업층(1)의 표면으로부터 대략 200 nm를 제거하는 화학적-기계적 연마 작업, 및 상기 작업층(1)을 치유하기 위한 열 처리가 1000℃ 이상의 온도에서 수행된다. 이 단계 동안, 기체 종의 원자들(2a)은 대부분 중간층(2)에 포획된 상태로 남아 있다.
복합 구조체(51)를 생산하기 위해 작업층(1)을 리시버 기판(50)으로 전사하는 관점에서, 상기 임시 기판(10)의 작업층(1)에, 1250℃의 온도에서, 메틸실란 전구체와 함께, 120분 동안, 다결정 실리콘 카바이드의 LP-CVD 적층의 작업이 수행됨으로써, 리시버 기판(50)에 대해 360 μm의 두께에 도달하게 된다. 이러한 조건들 하에서, 리시버 기판(50)은 매우 높은 품질의 다결정이다(단계 g). 리시버 기판(50)의 두께 및 잠재적으로 그 주변 에지들의 형상을 조정하기 위해 연삭 및/또는 연마의 단계들이 수행될 수 있다. 이에 따라 분리형 구조체(510)가 생성된다.
분리 단계 h)는 분리형 구조체(510)에 적용되는 1700℃에서의 열 처리에 대응한다. 중간층(2)에 포획되는 질소의 원자들(2a)의 확산, 및 본딩 계면(4) 또는 그와 매우 근접한 곳에서 가압된 미세균열들을 형성하기 위한 이들의 축적으로 인한 분리 계면은, 분리형 구조체(510)가 완전히 분리될 때까지 중간층(2)에 형성된다. 따라서, 한편으로는 리시버 기판(50) 및 다른 한편으로는 캐리어 기판(3) 상에 구성되는 작업층(1)을 포함하는 복합 구조체(51)가 얻어진다. 복합 구조체(51) 및 캐리어 기판(3) 각각은 예를 들어 연마 또는 화학적 에칭에 의해 제거될 수 있는 중간층(2)의 잔여물(2', 2'')을 포함한다.
분리 구조체(510)에서 수행되지 않은 경우, 기계적 연삭 또는 화학적-기계적 연마가 바람직하게 복합 구조체(51)의 후면에 적용된다.
원칙적으로, 작업층(1)의 자유면(51a)에 대응하는 상기 구조체(51)의 전면(51a)은, 임시 기판(10)에서 층의 품질 및 그의 낮은 거칠기가 얻어지기 때문에 종래의 세정을 필요로 하지 않는다.
그 다음에 작업층(1) 상의 추가 층의 에피택셜 성장 이후에 잠재적으로, 복합 구조체(51) 상에 수직 컴포넌트들이 생성될 수 있다.
상기 예에서 설명된 것과 유사한 조건들 하에서, 적어도 하나의 막(21, 22)의 재료는 비정질 실리콘일 수 있고 도입된 원자들(2a)은 아르곤 또는 헬륨일 수 있다.
물론, 본 발명은 설명된 실시예들 및 예들에 제한되지 않으며, 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 구현 변형예들이 여기에 적용될 수 있다.
Claims (15)
1000℃보다 높은 분리 온도에서 분리 가능한 임시 기판(10)으로서,
- 주 평면(x, y)을 따라 연장되는 반도체 작업층(1),
- 캐리어 기판(3),
- 상기 작업층(1)과 상기 캐리어 기판(3) 사이에 배치되며, 상기 주 평면(x, y)에 수직인 축(z)을 따라 20 nm 미만의 두께를 갖는, 중간층(2),
- 상기 중간층(2)에 위치되거나 상기 중간층(2)에 인접한 본딩 계면(4),
- 1021/cm3보다 높은 최대 농도로, 상기 주 평면(x, y)에 수직인 상기 축(z)을 따르는 농도 프로파일(2b)에 따라 분포되는 적어도 하나의 기체 종의 원자들(2a)로서, 상기 원자들(2a)은 상기 임시 기판(10)이 상기 분리 온도보다 낮은 온도를 받게 될 경우 상기 중간층(2)에 및/또는 10 nm 이하의 두께를 갖는 상기 캐리어 기판(3)의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 상기 작업층(1)의 인접 서브층에 포획된 상태로 남아 있고, 상기 원자들(2a)은 상기 임시 기판(10)이 상기 분리 온도 이상의 온도를 받게 될 경우 분리 계면으로 확산되도록 의도되는, 상기 원자들(2a)
을 포함하는, 임시 기판(10)
- 주 평면(x, y)을 따라 연장되는 반도체 작업층(1),
- 캐리어 기판(3),
- 상기 작업층(1)과 상기 캐리어 기판(3) 사이에 배치되며, 상기 주 평면(x, y)에 수직인 축(z)을 따라 20 nm 미만의 두께를 갖는, 중간층(2),
- 상기 중간층(2)에 위치되거나 상기 중간층(2)에 인접한 본딩 계면(4),
- 1021/cm3보다 높은 최대 농도로, 상기 주 평면(x, y)에 수직인 상기 축(z)을 따르는 농도 프로파일(2b)에 따라 분포되는 적어도 하나의 기체 종의 원자들(2a)로서, 상기 원자들(2a)은 상기 임시 기판(10)이 상기 분리 온도보다 낮은 온도를 받게 될 경우 상기 중간층(2)에 및/또는 10 nm 이하의 두께를 갖는 상기 캐리어 기판(3)의 인접 층에 및/또는 10 nm 이하의 두께를 갖는 상기 작업층(1)의 인접 서브층에 포획된 상태로 남아 있고, 상기 원자들(2a)은 상기 임시 기판(10)이 상기 분리 온도 이상의 온도를 받게 될 경우 분리 계면으로 확산되도록 의도되는, 상기 원자들(2a)
을 포함하는, 임시 기판(10)
제 1 항에 있어서,
상기 중간층(2)은 텅스텐, 니켈, 티타늄, 알루미늄, 몰리브덴, 탄탈륨, 질화티타늄, 질화탄탈륨, 비정질 실리콘 중에서 선택되는 적어도 하나의 재료로 형성되는, 임시 기판(10).
상기 중간층(2)은 텅스텐, 니켈, 티타늄, 알루미늄, 몰리브덴, 탄탈륨, 질화티타늄, 질화탄탈륨, 비정질 실리콘 중에서 선택되는 적어도 하나의 재료로 형성되는, 임시 기판(10).
제 1 항 또는 제 2 항에 있어서,
상기 기체 종은 질소, 헬륨, 아르곤, 크세논 및/또는 수소인, 임시 기판(10).
상기 기체 종은 질소, 헬륨, 아르곤, 크세논 및/또는 수소인, 임시 기판(10).
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 캐리어 기판(3)은 열팽창 계수가 상기 작업층(1)의 열팽창 계수와 같거나 비슷한 재료를 포함하는, 임시 기판(10).
상기 캐리어 기판(3)은 열팽창 계수가 상기 작업층(1)의 열팽창 계수와 같거나 비슷한 재료를 포함하는, 임시 기판(10).
제 1 항 내지 제 4 항 중 어느 한 항에 따른 임시 기판(10)의 생산 공정으로서,
a) 도너 기판(11)을 제공하는 단계,
b) 상기 도너 기판(11)에 매립된 약화 평면(5)을 형성하기 위하여 상기 도너 기판(11)에 수소, 헬륨 또는 이들의 조합 중에서 선택되는 경량 이온들을 주입하는 단계 - 상기 매립된 약화 평면(5)은 상기 도너 기판(11)의 전면(front face)(11a)과 표면 작업층(1)의 범위를 정함 -,
c) 전면(3a)을 갖는 캐리어 기판(3)을 제공하는 단계,
d) 상기 도너 기판(11)의 전면(11a) 및/또는 상기 캐리어 기판(3)의 전면(3a) 상에 적어도 하나의 막(21, 22)을 적층하는 단계 - 상기 적어도 하나의 막은 상기 중간층(2)을 형성하기 위한 것으로 의도됨 -,
e) 상기 적어도 하나의 막(21, 22)이 상기 기판들(11, 3) 사이에 배치되어 상기 중간층(2)을 형성하도록, 상기 도너 기판(11)과 상기 캐리어 기판(3)을 접합하는 단계,
f) 한편으로는 상기 임시 기판(10)을 형성하고 다른 한편으로는 상기 도너 기판(11') 나머지 부분을 형성하도록, 상기 매립된 약화 평면(5)을 따라 분리하는 단계를 포함하며,
상기 생산 공정은 상기 적어도 하나의 기체 종의 원자들(2a)을,
- 적층 단계 d) 이전에, 상기 도너 기판(11) 및/또는 상기 캐리어 기판(3) 각각의 전면들(11a, 3a)로부터 10 nm 이하의 깊이로 도입하거나, 또는
- 적층 단계 d) 이후에, 적어도 하나의 막(21, 22) 내에 도입하거나, 또는
- 분리 단계 f) 이후에, 상기 중간층(2) 내에 도입하는
단계를 더 포함하는, 임시 기판(10)의 생산 공정.
a) 도너 기판(11)을 제공하는 단계,
b) 상기 도너 기판(11)에 매립된 약화 평면(5)을 형성하기 위하여 상기 도너 기판(11)에 수소, 헬륨 또는 이들의 조합 중에서 선택되는 경량 이온들을 주입하는 단계 - 상기 매립된 약화 평면(5)은 상기 도너 기판(11)의 전면(front face)(11a)과 표면 작업층(1)의 범위를 정함 -,
c) 전면(3a)을 갖는 캐리어 기판(3)을 제공하는 단계,
d) 상기 도너 기판(11)의 전면(11a) 및/또는 상기 캐리어 기판(3)의 전면(3a) 상에 적어도 하나의 막(21, 22)을 적층하는 단계 - 상기 적어도 하나의 막은 상기 중간층(2)을 형성하기 위한 것으로 의도됨 -,
e) 상기 적어도 하나의 막(21, 22)이 상기 기판들(11, 3) 사이에 배치되어 상기 중간층(2)을 형성하도록, 상기 도너 기판(11)과 상기 캐리어 기판(3)을 접합하는 단계,
f) 한편으로는 상기 임시 기판(10)을 형성하고 다른 한편으로는 상기 도너 기판(11') 나머지 부분을 형성하도록, 상기 매립된 약화 평면(5)을 따라 분리하는 단계를 포함하며,
상기 생산 공정은 상기 적어도 하나의 기체 종의 원자들(2a)을,
- 적층 단계 d) 이전에, 상기 도너 기판(11) 및/또는 상기 캐리어 기판(3) 각각의 전면들(11a, 3a)로부터 10 nm 이하의 깊이로 도입하거나, 또는
- 적층 단계 d) 이후에, 적어도 하나의 막(21, 22) 내에 도입하거나, 또는
- 분리 단계 f) 이후에, 상기 중간층(2) 내에 도입하는
단계를 더 포함하는, 임시 기판(10)의 생산 공정.
제 5 항에 있어서,
- 단계 f)는 900℃ 내지 1200℃의 온도에서의 열 처리를 포함하는, 임시 기판(10)의 생산 공정.
- 단계 f)는 900℃ 내지 1200℃의 온도에서의 열 처리를 포함하는, 임시 기판(10)의 생산 공정.
제 1 항 내지 제 4 항 중 어느 한 항에 따른 임시 기판(10)으로부터 리시버 기판(50)으로 작업층(1)을 전사하는 공정으로서,
g) 상기 임시 기판(10)의 상기 작업층(1) 상에 배치되는 리시버 기판(50)을 포함하는 분리형 구조체(510)를 형성하는 단계 - 상기 형성하는 단계는 1000℃ 이상의 제 1 온도에서의 처리를 포함함 -
h) 상기 중간층(2)에 또는 상기 중간층(2)에 인접한 분리 계면을 따라 상기 분리형 구조체(510)를 분리하는 단계 - 상기 분리하는 단계는 상기 제 1 온도보다 높은 분리 온도에서 열 처리함으로써, 한편으로는 상기 리시버 기판(50) 상에 배치되는 상기 작업층(1)을 포함하는 복합 구조체(51), 및 다른 한편으로는 상기 캐리어 기판(3)을 형성함 -
를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
g) 상기 임시 기판(10)의 상기 작업층(1) 상에 배치되는 리시버 기판(50)을 포함하는 분리형 구조체(510)를 형성하는 단계 - 상기 형성하는 단계는 1000℃ 이상의 제 1 온도에서의 처리를 포함함 -
h) 상기 중간층(2)에 또는 상기 중간층(2)에 인접한 분리 계면을 따라 상기 분리형 구조체(510)를 분리하는 단계 - 상기 분리하는 단계는 상기 제 1 온도보다 높은 분리 온도에서 열 처리함으로써, 한편으로는 상기 리시버 기판(50) 상에 배치되는 상기 작업층(1)을 포함하는 복합 구조체(51), 및 다른 한편으로는 상기 캐리어 기판(3)을 형성함 -
를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 7 항에 있어서,
단계 g)는 상기 임시 기판(10)의 상기 작업층(1)의 자유면 상에 상기 리시버 기판(50)을 적층(deposion)하는 것을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
단계 g)는 상기 임시 기판(10)의 상기 작업층(1)의 자유면 상에 상기 리시버 기판(50)을 적층(deposion)하는 것을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 8 항에 있어서,
상기 리시버 기판(50)을 적층하는 것은 1000℃ 이상, 바람직하게는 1200℃ 이상의 온도에서, 열적 또는 강화된 화학 기상 적층에 의해, 또는 증착(evapolation)에 의해 수행되는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
상기 리시버 기판(50)을 적층하는 것은 1000℃ 이상, 바람직하게는 1200℃ 이상의 온도에서, 열적 또는 강화된 화학 기상 적층에 의해, 또는 증착(evapolation)에 의해 수행되는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 8 항 또는 제 9 항에 있어서,
형성된 상기 리시버 기판(50)은 다결정 실리콘 카바이드로 이루어지는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
형성된 상기 리시버 기판(50)은 다결정 실리콘 카바이드로 이루어지는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
단계 h)는 1400℃ 이상 또는 심지어 또는 1500℃ 이상의 온도에서 열 처리하는 것을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
단계 h)는 1400℃ 이상 또는 심지어 또는 1500℃ 이상의 온도에서 열 처리하는 것을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 작업층(1)의 자유면, 상기 복합 구조체(51)의 전면(51a)의 화학적 세정 및/또는 화학적 에칭 및/또는 화학적-기계적 연마 작업을 포함하는, 상기 복합 구조체(51)를 마무리하는 단계 i)를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
상기 작업층(1)의 자유면, 상기 복합 구조체(51)의 전면(51a)의 화학적 세정 및/또는 화학적 에칭 및/또는 화학적-기계적 연마 작업을 포함하는, 상기 복합 구조체(51)를 마무리하는 단계 i)를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 12 항에 있어서,
단계 i)는 상기 리시버 기판(50)의 자유면, 상기 복합 구조체(51)의 후면(50b)의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마의 작업을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
단계 i)는 상기 리시버 기판(50)의 자유면, 상기 복합 구조체(51)의 후면(50b)의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마의 작업을 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 7 항 내지 제 13 항 중 어느 한 항에 있어서,
분리 단계 h) 이전에, 상기 리시버 기판(50)의 후면(50b)의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마를 포함하는, 상기 분리형 구조체(510)를 처리하는 단계 g')를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
분리 단계 h) 이전에, 상기 리시버 기판(50)의 후면(50b)의 화학적 세정 및/또는 화학적 에칭 및/또는 기계적 연삭 및/또는 화학적-기계적 연마를 포함하는, 상기 분리형 구조체(510)를 처리하는 단계 g')를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
제 7 항 내지 제 14 항 중 어느 한 항에 있어서,
잠재적으로 상기 작업층(1) 상에 추가 층을 에피택셜 성장시킨 이후에, 상기 복합 구조체(51)의 상기 작업층(1)에 또는 상기 작업층(1) 상에 전자 컴포넌트들을 생성하는 단계를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
잠재적으로 상기 작업층(1) 상에 추가 층을 에피택셜 성장시킨 이후에, 상기 복합 구조체(51)의 상기 작업층(1)에 또는 상기 작업층(1) 상에 전자 컴포넌트들을 생성하는 단계를 포함하는, 임시 기판(10)으로부터 작업층(1)을 전사하는 공정.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2006023A FR3111232B1 (fr) | 2020-06-09 | 2020-06-09 | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat |
| FRFR2006023 | 2020-06-09 | ||
| PCT/FR2021/050718 WO2021250333A1 (fr) | 2020-06-09 | 2021-04-26 | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d'une couche utile a partir dudit substrat |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230020427A true KR20230020427A (ko) | 2023-02-10 |
Family
ID=72266550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227043218A KR20230020427A (ko) | 2020-06-09 | 2021-04-26 | 매우 높은 온도와 호환 가능한 분리형 임시 기판, 및 상기 기판으로부터 작업층을 전사하기 위한 공정 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20230230868A1 (ko) |
| EP (1) | EP4162522A1 (ko) |
| JP (1) | JP2023528784A (ko) |
| KR (1) | KR20230020427A (ko) |
| CN (1) | CN115715425A (ko) |
| FR (1) | FR3111232B1 (ko) |
| TW (1) | TW202209545A (ko) |
| WO (1) | WO2021250333A1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| FR2977069B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| DE102016105610B4 (de) * | 2016-03-24 | 2020-10-08 | Infineon Technologies Ag | Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung |
-
2020
- 2020-06-09 FR FR2006023A patent/FR3111232B1/fr active Active
-
2021
- 2021-04-26 CN CN202180041093.0A patent/CN115715425A/zh active Pending
- 2021-04-26 US US18/001,033 patent/US20230230868A1/en active Pending
- 2021-04-26 EP EP21731232.1A patent/EP4162522A1/fr active Pending
- 2021-04-26 KR KR1020227043218A patent/KR20230020427A/ko active Search and Examination
- 2021-04-26 WO PCT/FR2021/050718 patent/WO2021250333A1/fr unknown
- 2021-04-26 JP JP2022572577A patent/JP2023528784A/ja active Pending
- 2021-04-27 TW TW110115168A patent/TW202209545A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023528784A (ja) | 2023-07-06 |
| FR3111232A1 (fr) | 2021-12-10 |
| FR3111232B1 (fr) | 2022-05-06 |
| TW202209545A (zh) | 2022-03-01 |
| CN115715425A (zh) | 2023-02-24 |
| EP4162522A1 (fr) | 2023-04-12 |
| WO2021250333A1 (fr) | 2021-12-16 |
| US20230230868A1 (en) | 2023-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7939428B2 (en) | Methods for making substrates and substrates formed therefrom | |
| JP5051962B2 (ja) | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 | |
| US7902038B2 (en) | Detachable substrate with controlled mechanical strength and method of producing same | |
| US20230197435A1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
| US20230160102A1 (en) | Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic | |
| CN114746980A (zh) | 用于生产在多晶SiC的载体衬底上包含单晶SiC的薄层的复合结构的方法 | |
| US20220270875A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic | |
| TW202318662A (zh) | 應用多晶碳化矽中間層將單晶碳化矽層移轉到多晶碳化矽載體底材上之方法 | |
| KR20230020427A (ko) | 매우 높은 온도와 호환 가능한 분리형 임시 기판, 및 상기 기판으로부터 작업층을 전사하기 위한 공정 | |
| US20220415653A1 (en) | Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate | |
| US20240170284A1 (en) | Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure | |
| KR20220124205A (ko) | 두 개의 반도체 기판을 접합하기 위한 방법 | |
| EP2203932A1 (en) | Method of manufacturing a structure comprising a substrate and a layer deposited on one of its faces | |
| US20240145294A1 (en) | Method for manufacturing a silicon-carbide-based semiconductor structure and intermediate composite structure | |
| US20240112908A1 (en) | Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate | |
| KR20240073106A (ko) | 다결정 sic의 중간층을 사용하여 단결정 sic의 층을 다결정 sic 캐리어로 전달하는 방법 | |
| TW202205357A (zh) | 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上 | |
| KR20240067134A (ko) | 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법 | |
| CN118077032A (zh) | 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |