KR20230019987A - 송신 장치, 송신 방법, 수신 장치, 및 수신 방법 - Google Patents

Abstract

본 기술은, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때에 당해 전송 패킷 또는 전송 스트림의 선두 위치를 확실하게 통지할 수 있도록 하는 송신 장치, 송신 방법, 수신 장치, 및 수신 방법에 관한 것이다. 송신 장치는, 입력 패킷 또는 입력 스트림에 기초하여, FEC 블록을 생성하고, FEC 블록에 기초하여, FEC 프레임을 생성하여 송신한다. FEC 블록의 헤더는, 입력 패킷 또는 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, FEC 프레임의 페이로드에 저장되는 입력 패킷 또는 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함한다. 본 기술은, 데이터의 전송 등에 적용할 수 있다.

Description

송신 장치, 송신 방법, 수신 장치, 및 수신 방법 {TRANSMISSION DEVICE, TRANSMISSION METHOD, RECEIVING DEVICE, AND RECEIVING METHOD}

본 기술은, 송신 장치, 송신 방법, 수신 장치, 및 수신 방법에 관한 것으로, 특히, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때에 당해 전송 패킷 또는 전송 스트림의 선두 위치를 확실하게 통지할 수 있도록 한 송신 장치, 송신 방법, 수신 장치, 및 수신 방법에 관한 것이다.

예를 들어, 지상 디지털 텔레비전 방송의 방송 방식으로서, 일본 등이 채용하는 ISDB-T(Integrated Services Digital Broadcasting-Terrestrial)가 있다(예를 들어, 비특허문헌 1 참조).

또한, 영상이나 음성의 데이터를 전송하기 위한 전송 패킷으로서, 가변 길이의 패킷인 TLV(Type Length Value) 패킷이 알려져 있다(예를 들어, 비특허문헌 2 참조).

ARIB STD-B31 2.2판 일반 사단 법인 전파 산업회 ARIB STD-B44 2.1판 일반 사단 법인 전파 산업회

그런데, 지상 디지털 텔레비전 방송의 차세대화를 향한 고도화의 검토가 행해지고 있다. 차세대의 지상 디지털 텔레비전 방송에 있어서는, 전송 패킷으로서, TLV 패킷을 사용한 데이터의 전송이 검토되고 있다.

여기서, TLV 패킷 등의 전송 패킷이나, 전송 스트림은, FEC 블록 등의 오류 정정 블록에 캡슐화되어 전송되지만, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때의 기술 방식은 확립되어 있지 않다. 그 때문에, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때에 당해 전송 패킷 또는 전송 스트림의 선두 위치를 확실하게 통지하기 위한 제안이 요청되고 있었다.

본 기술은 이와 같은 상황을 감안하여 이루어진 것이며, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때에 당해 전송 패킷 또는 전송 스트림의 선두 위치를 확실하게 통지할 수 있도록 하는 것이다.

본 기술의 송신 장치는, 입력 패킷 또는 입력 스트림에 기초하여, FEC(Forward Error Correction) 블록을 생성하는 제1 생성부와, 상기 FEC 블록에 기초하여, FEC 프레임을 생성하는 제2 생성부와, 상기 FEC 프레임을 송신하는 송신부를 포함하고, 상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 송신 장치이다.

본 기술의 송신 방법은, 입력 패킷 또는 입력 스트림에 기초하여, FEC 블록을 생성하는 것과, 상기 FEC 블록에 기초하여, FEC 프레임을 생성하는 것과, 상기 FEC 프레임을 송신하는 것을 포함하고, 상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 패킷 선두의 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 송신 방법이다.

본 기술의 송신 장치 및 송신 방법에 있어서는, 입력 패킷 또는 입력 스트림에 기초하여, FEC 블록이 생성되어, 상기 FEC 블록에 기초하여, FEC 프레임이 생성되어 송신된다. 상기 FEC 블록의 헤더에는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 패킷 선두의 위치 정보를 갖는 최소 고정 길이 헤더가 포함된다.

본 기술의 수신 장치는, 송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 수신부와, 수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 제1 생성부와, 상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 제2 생성부를 포함하고, 상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 수신 장치이다.

본 기술의 수신 방법은, 송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 것과, 수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 것과, 상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 것을 포함하고, 상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 수신 방법이다.

본 기술의 수신 장치 및 수신 방법에 있어서는, 송신되어 오는 FEC 프레임을 포함하는 신호가 수신되어, 수신된 상기 FEC 프레임에 기초하여, FEC 블록이 생성된다. 그리고, 상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림이 생성된다. 상기 FEC 블록의 헤더에는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더가 포함된다.

본 기술에 따르면, 전송 패킷 또는 전송 스트림을, 오류 정정 블록에 캡슐화할 때, 당해 전송 패킷 또는 전송 스트림의 선두 위치를 확실히 통지할 수 있다.

또한, 여기에 기재된 효과는 반드시 한정되는 것은 아니며, 본 개시 중에 기재된 어느 효과여도 된다.

도 1은 본 기술을 적용한 전송 시스템의 일 실시 형태의 구성을 나타내는 블록도이다.
도 2는 데이터 처리 장치와 송신 장치의 구성예를 나타내는 블록도이다.
도 3은 수신 장치의 구성예를 나타내는 블록도이다.
도 4는 본 기술에 관한 배경을 설명하는 도면이다.
도 5는 본 기술이 해결하는 문제를 설명하는 도면이다.
도 6은 문제를 해결하는 방법의 개요를 설명하는 도면이다.
도 7은 FEC 블록의 생성 개요를 설명하는 도면이다.
도 8은 FEC 블록의 예를 나타내는 도면이다.
도 9는 기저 대역 프레임의 사이즈 제1의 예를 나타내는 도면이다.
도 10은 기저 대역 프레임의 사이즈 제2의 예를 나타내는 도면이다.
도 11은 기저 대역 프레임의 사이즈 제3의 예를 나타내는 도면이다.
도 12는 본 기술에서 채용하는 데이터의 형식 개요를 설명하는 도면이다.
도 13은 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 14는 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 15는 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 16은 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 17은 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 18은 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.
도 19는 본 기술에서 채용하는 데이터의 제2 형식의 예를 설명하는 도면이다.
도 20은 본 기술에서 채용하는 데이터의 제2 형식의 예를 설명하는 도면이다.
도 21은 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 22는 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 23은 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 24는 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 25는 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 26은 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.
도 27은 본 기술에서 채용하는 데이터의 제4 형식의 예를 설명하는 도면이다.
도 28은 NTP의 송출 타이밍의 예를 나타내는 도면이다.
도 29는 FEC 블록의 생성에 관계되는 블록의 구성예를 나타내는 블록도이다.
도 30은 FEC 블록의 생성 흐름을 설명하는 도면이다.
도 31은 기저 대역 프레임 사이즈가, 미들 부호인 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다.
도 32는 기저 대역 프레임 사이즈가, 롱 부호인 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다.
도 33은 기저 대역 프레임 사이즈가, 쇼트 부호인 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다.
도 34는 형식 1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 35는 형식 1의 EXT 바이트의 포맷예를 나타내는 도면이다.
도 36은 형식 1의 패딩값의 예를 나타내는 도면이다.
도 37은 FEC 블록 헤더의 도시 간략화를 설명하는 도면이다.
도 38은 형식 1의 상세예 1을 나타내는 도면이다.
도 39는 형식 1의 상세예 1을 나타내는 도면이다.
도 40은 형식 1의 상세예 2를 나타내는 도면이다.
도 41은 형식 1의 상세예 2를 나타내는 도면이다.
도 42는 형식 1의 상세예 3을 나타내는 도면이다.
도 43은 형식 1의 상세예 3을 나타내는 도면이다.
도 44는 형식 2-1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 45는 형식 2-1의 패딩값의 예를 나타내는 도면이다.
도 46은 형식 2-2의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 47은 형식 2-2의 패딩값의 예를 나타내는 도면이다.
도 48은 형식 3의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 49는 형식 3의 EXT 바이트의 포맷예를 나타내는 도면이다.
도 50은 형식 3의 패딩값의 예를 나타내는 도면이다.
도 51은 형식 3-1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 52는 형식 3-1의 패딩값의 예를 나타내는 도면이다.
도 53은 형식 3-1의 EXT 바이트의 포맷예를 나타내는 도면이다.
도 54는 형식 3-1의 상세예 1을 나타내는 도면이다.
도 55는 형식 3-1의 상세예 1을 나타내는 도면이다.
도 56은 형식 3-1의 상세예 1을 나타내는 도면이다.
도 57은 형식 3-1의 상세예 2를 나타내는 도면이다.
도 58은 형식 3-1의 상세예 2를 나타내는 도면이다.
도 59는 형식 3-1의 상세예 3을 나타내는 도면이다.
도 60은 형식 3-1의 상세예 3을 나타내는 도면이다.
도 61은 형식 4의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.
도 62는 형식 4의 EXT 바이트의 포맷예를 나타내는 도면이다.
도 63은 형식 4의 패딩값의 예를 나타내는 도면이다.
도 64는 시각 정보의 송출 타이밍의 예를 나타내는 도면이다.
도 65는 송신측과 수신측의 동작을 설명하는 흐름도이다.
도 66은 컴퓨터의 구성예를 나타내는 블록도이다.

이하, 도면을 참조하면서 본 기술의 실시 형태에 대해 설명한다. 또한, 설명은 이하의 순서로 행하는 것으로 한다.

1. 시스템의 구성

2. 본 기술의 개요

3. 본 기술의 상세한 내용

3-1 제1 형식

3-2 제2 형식

3-3 제3 형식

3-4 제4 형식

4. 본 기술의 시각 정보의 송출 타이밍

5. 송신측과 수신측의 동작

6. 변형예

7. 컴퓨터의 구성

<1. 시스템의 구성>

(전송 시스템의 구성예)

도 1은, 본 기술을 적용한 전송 시스템의 일 실시 형태의 구성을 나타내는 블록도이다. 또한, 시스템이란, 복수의 장치가 논리적으로 집합된 것을 의미한다.

도 1에 있어서, 전송 시스템(1)은, 각 방송국에 관련된 시설에 설치되는 데이터 처리 장치(10-1 내지 10-N)(N은 1 이상의 정수)와, 송신소에 설치되는 송신 장치(20)와, 유저가 소유하는 수신 장치(30-1 내지 30-M)(M은 1 이상의 정수)로 구성된다.

또한, 이 전송 시스템(1)에 있어서, 데이터 처리 장치(10-1 내지 10-N)와, 송신 장치(20)는, 통신 회선(40-1 내지 40-N)을 통하여, 접속되어 있다. 또한, 통신 회선(40-1 내지 40-N)은, 예를 들어 전용선으로 할 수 있다.

데이터 처리 장치(10-1)는, 방송국 A에 의해 제작된 방송 프로그램 등의 콘텐츠를 처리하고, 그 결과 얻어지는 전송 데이터를, 통신 회선(40-1)을 통하여 송신 장치(20)에 송신한다.

데이터 처리 장치(10-2 내지 10-N)에 있어서는, 데이터 처리 장치(10-1)와 동일하게, 방송국 B나 방송국 Z 등의 각 방송국에 의해 제작된 방송 프로그램 등의 콘텐츠가 처리되어, 그 결과 얻어지는 전송 데이터가, 통신 회선(40-2 내지 40-N)을 통하여, 송신 장치(20)에 송신된다.

송신 장치(20)는, 통신 회선(40-1 내지 40-N)을 통하여, 방송국측의 데이터 처리 장치(10-1 내지 10-N)로부터 송신되어 오는 전송 데이터를 수신한다. 송신 장치(20)는, 데이터 처리 장치(10-1 내지 10-N)로부터의 전송 데이터를 처리하고, 그 결과 얻어지는 방송 신호를, 송신소에 설치된 송신용 안테나로부터 송신한다.

이에 의해, 송신소측의 송신 장치(20)로부터의 방송 신호는, 방송 전송로(50)를 통하여, 수신 장치(30-1 내지 30-M)에 송신된다.

수신 장치(30-1 내지 30-M)는, 텔레비전 수상기나 셋톱 박스(STB: Set Top Box), 녹화기, 게임기, 네트워크 스토리지 등의 고정 수신기, 또는 스마트폰이나 휴대 전화기, 태블릿형 컴퓨터 등의 모바일 수신기이다. 또한, 수신 장치(30-1 내지 30-M)는, 예를 들어 차량용 TV 등의 차량에 탑재되는 차량 탑재 기기나, 헤드 마운트 디스플레이(HMD: Head Mounted Display) 등의 웨어러블 컴퓨터 등이어도 된다.

수신 장치(30-1)는, 방송 전송로(50)를 통하여, 송신 장치(20)로부터 송신되어 오는 방송 신호를 수신하여 처리함으로써, 유저에 의한 선국 조작에 따른 방송 프로그램 등의 콘텐츠를 재생한다.

수신 장치(30-2 내지 30-M)에 있어서는, 수신 장치(30-1)와 동일하게, 송신 장치(20)로부터의 방송 신호가 처리되어, 유저에 의한 선국 조작에 따른 콘텐츠가 재생된다.

또한, 전송 시스템(1)에 있어서, 방송 전송로(50)는, 지상파(지상파 방송)로서 설명하지만, 지상파에 한하지 않고, 예를 들어 방송 위성(BS: Broadcasting Satellite)이나 통신 위성(CS: Communications Satellite)을 이용한 위성 방송, 또는, 케이블을 사용한 유선 방송(CATV: Co㎜on Antenna TeleVision) 등이어도 된다.

또한, 전송 시스템(1)에서는, 도시되어 있지 않지만, 인터넷 등의 통신 회선에 대해, 각종 서버가 접속되도록 하고, 통신 기능을 갖는 수신 장치(30-1 내지 30-M)가, 인터넷 등의 통신 회선을 통하여, 각종 서버에 액세스하여 쌍방향의 통신을 행함으로써, 콘텐츠나 애플리케이션 등의 각종 데이터를 수신할 수 있도록 해도 된다.

또한, 이하의 설명에서는, 방송국측의 데이터 처리 장치(10-1 내지 10-N)를, 특별히 구별할 필요가 없는 경우에는, 데이터 처리 장치(10)라 칭한다. 또한, 수신 장치(30-1 내지 30-M)를, 특별히 구별할 필요가 없는 경우에는, 수신 장치(30)라 칭한다.

(송신측 장치의 구성)

도 2는, 도 1의 데이터 처리 장치(10)와 송신 장치(20)의 구성예를 나타내는 블록도이다.

도 2에 있어서, 데이터 처리 장치(10)는, 컴포넌트 처리부(111), 시그널링 생성부(112), 멀티플렉서(113), 및 데이터 처리부(114)로 구성된다.

컴포넌트 처리부(111)는, 방송 프로그램 등의 콘텐츠를 구성하는 컴포넌트의 데이터를 처리하고, 그 결과 얻어지는 컴포넌트의 스트림을, 멀티플렉서(113)에 공급한다. 여기서, 컴포넌트의 데이터는, 예를 들어 비디오나 오디오, 자막 등의 데이터이며, 이들 데이터에 대해, 예를 들어 소정의 부호화 방식에 준거한 부호화 처리 등의 처리가 행하여진다.

시그널링 생성부(112)는, 콘텐츠의 선국이나 재생 등의 상위층의 처리에서 사용되는 시그널링을 생성하고, 멀티플렉서(113)에 공급한다. 또한, 시그널링 생성부(112)는, 방송 신호의 변조나 복조 등의 물리층의 처리에서 사용되는 시그널링을 생성하고, 데이터 처리부(114)에 공급한다.

또한, 시그널링은, 제어 정보라고도 칭해진다. 또한, 이하의 설명에서는, 시그널링 중, 물리층의 처리에서 사용되는 시그널링을, 물리층의 시그널링(L1 시그널링)이라고 칭하는 한편, 물리층(Physical Layer)보다도 상위의 층인 상위층(Upper Layer)의 처리로 사용되는 시그널링을, 상위층 시그널링이라 칭하여 구별한다.

멀티플렉서(113)는, 컴포넌트 처리부(111)로부터 공급되는 컴포넌트의 스트림과, 시그널링 생성부(112)로부터 공급되는 상위층 시그널링의 스트림을 다중화하여, 그 결과 얻어지는 스트림을, 데이터 처리부(114)에 공급한다. 또한, 여기에서는, 애플리케이션이나 시각 정보 등의 다른 스트림이 다중화되도록 해도 된다.

데이터 처리부(114)는, 멀티플렉서(113)로부터 공급되는 스트림을 처리하여, 소정의 형식의 패킷(프레임)을 생성한다. 또한, 데이터 처리부(114)는, 소정의 형식의 패킷과, 시그널링 생성부(112)로부터의 물리층의 시그널링을 처리하여, 전송 데이터를 생성하고, 통신 회선(40)을 통하여 송신 장치(20)에 송신한다.

도 2에 있어서, 송신 장치(20)는, 데이터 처리부(211) 및 변조부(212)로 구성된다.

데이터 처리부(211)는, 통신 회선(40)을 통하여, 데이터 처리 장치(10)로부터 송신되어 오는 전송 데이터를 수신하여 처리하고, 그 결과 얻어지는 소정의 형식의 패킷(프레임)과, 물리층의 시그널링의 정보를 추출한다.

데이터 처리부(211)는, 소정의 형식의 패킷(프레임)과, 물리층의 시그널링의 정보를 처리함으로써, 소정의 방송 방식(예를 들어, 차세대의 지상 디지털 텔레비전 방송)에 준거한 물리층의 프레임(물리층 프레임)을 생성하고, 변조부(212)에 공급한다.

또한, 도 2의 구성에 있어서는, 물리층의 시그널링이, 데이터 처리 장치(10)측으로 생성되어, 송신 장치(20)에 송신되는 것으로 설명했지만, 물리층의 시그널링은, 송신 장치(20)측으로 생성되도록 해도 된다.

변조부(212)는, 데이터 처리부(211)로부터 공급되는 물리층 프레임에 대해, 필요한 처리(예를 들어 변조 처리 등)를 실시하여, 그 결과 얻어지는 방송 신호(RF 신호)를, 송신소에 설치된 송신용 안테나로부터 송신한다.

데이터 처리 장치(10)와 송신 장치(20)는, 이상과 같이 구성된다.

(수신측의 장치의 구성)

도 3은, 도 1의 수신 장치(30)의 구성예를 나타내는 블록도이다.

도 3에 있어서, 수신 장치(30)는, 튜너(311), 복조부(312), 및 데이터 처리부(313)로 구성된다.

튜너(311)는, 안테나(321)를 통하여 수신된 방송 신호(RF 신호)에 대해, 필요한 처리를 실시하고, 그 결과 얻어지는 신호를, 복조부(312)에 공급한다.

복조부(312)는, 예를 들어 복조 LSI(Large Scale Integration) 등의 복조기로서 구성된다. 복조부(312)는, 튜너(311)로부터 공급되는 신호에 대해, 복조 처리를 행한다. 이 복조 처리에서는, 예를 들어 물리층의 시그널링에 따라, 물리층 프레임이 처리되어, 소정의 형식의 패킷이 얻어진다. 이 복조의 결과 얻어지는 패킷은, 데이터 처리부(313)에 공급된다.

데이터 처리부(313)는, 예를 들어 시스템 온 칩(SoC: System On Chip) 등으로 구성된다. 데이터 처리부(313)는, 복조부(312)로부터 공급되는 패킷에 대해, 소정의 처리를 행한다. 여기에서는, 예를 들어 패킷으로부터 얻어지는 상위층 시그널링에 기초하여, 스트림의 복호 처리나 재생 처리 등이 행하여진다.

데이터 처리부(313)의 처리에서 얻어지는 비디오나 오디오, 자막 등의 데이터는, 후단의 회로로 출력된다. 이에 의해, 수신 장치(30)에서는, 방송 프로그램 등의 콘텐츠가 재생되고, 그 영상이나 음성이 출력되게 된다.

수신 장치(30)는, 이상과 같이 구성된다.

<2. 본 기술의 개요>

송신 장치(20) 및 수신 장치(30)는, 이하의 기능을 갖는다.

즉, 송신 장치(20)는, 입력 패킷 또는 입력 스트림에 기초하여, FEC(Forward Error Correction) 블록을 생성하는 제1 생성부와, FEC 블록에 기초하여, FEC 프레임을 생성하는 제2 생성부와, FEC 프레임을 송신하는 송신부를 포함한다.

FEC 블록의 헤더는, 입력 패킷 또는 입력 스트림의 종별을 식별하는 종별 식별 정보와, FEC 프레임의 페이로드에 저장되는 입력 패킷 또는 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함한다.

종별 식별 정보가 TLV(Type Length Value) 패킷인 경우, 최소 고정 길이 헤더는, 종별 식별 정보 외에도, 입력 패킷의 입력 패킷 길이가 최소 고정 길이인지 여부를 식별하는 최소 고정 길이 식별 정보, 및 입력 패킷 길이의 정보로서의 최소 입력 패킷 길이를 포함한다.

최소 고정 길이 식별 정보가, 입력 패킷 길이가 최소 고정 길이가 아님을 나타내는 경우, 헤더는, 최소 고정 길이 헤더 이외에도, 추가로, 가변 길이 헤더를 포함한다. 가변 길이 헤더는, 입력 패킷 길이의 하위 비트를, 최소 입력 패킷 길이를 나타내는 최소 입력 패킷 길이 정보로 할 때, 입력 패킷 길이의 상위 비트를 포함하는 가변 길이 패킷 길이 정보를 포함한다.

이상의 기능을 갖는 송신 장치(20)에서는, 입력 패킷 또는 입력 스트림에 기초하여, FEC 블록이 생성되어, FEC 블록보다 FEC 프레임이 생성되어 송신된다.

또한, 송신 장치(20)는, FEC 프레임을 배치한 OFDM(Orthogonal Frequency Division Multiplexing) 프레임을 송신할 수 있고, 그 OFDM 프레임의 선두에 시각 정보를 배치하기 위한 더미 셀을 생성하는 제3 생성부를 더 포함할 수 있다. 이 경우, 송신 장치(20)에서는, 필요에 따라, OFDM 프레임에, 더미 셀을 배치하고, 이에 따라, OFDM 프레임의 선두에 시각 정보가 배치되도록 할 수 있다.

수신 장치(30)는, 송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 수신부와, 수신된 FEC 프레임에 기초하여, FEC 블록을 생성하는 제1 생성부와, FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 제2 생성부를 포함한다.

이상의 기능을 갖는 수신 장치(30)에서는, 송신되어 오는 FEC 프레임을 포함하는 신호가 수신되어, 수신된 FEC 프레임에 기초하여, FEC 블록이 생성된다. 또한, FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림이 생성된다.

도 4는, 본 기술에 관한 배경을 설명하는 도면이다.

도 5는, 본 기술이 해결하는 문제를 설명하는 도면이다.

도 6은, 문제를 해결하는 방법의 개요를 설명하는 도면이다.

도 7은, FEC 블록의 생성 개요를 설명하는 도면이다.

도 8은, FEC 블록의 예를 나타내는 도면이다.

도 9는, 기저 대역 프레임의 사이즈 제1의 예를 나타내는 도면이다.

도 10은, 기저 대역 프레임의 사이즈 제2의 예를 나타내는 도면이다.

도 11은, 기저 대역 프레임의 사이즈 제3의 예를 나타내는 도면이다.

도 12는, 본 기술에서 채용하는 데이터의 형식 개요를 설명하는 도면이다.

도 13, 도 14, 도 15, 도 16, 도 17, 및 도 18은, 본 기술에서 채용하는 데이터의 제1 형식의 예를 설명하는 도면이다.

도 19 및 도 20은, 본 기술에서 채용하는 데이터의 제2 형식의 예를 설명하는 도면이다.

도 21, 도 22, 도 23, 도 24, 도 25, 및 도 26은, 본 기술에서 채용하는 데이터의 제3 형식의 예를 설명하는 도면이다.

도 27은, 본 기술에서 채용하는 데이터의 제4 형식의 예를 설명하는 도면이다.

도 28은, NTP의 송출 타이밍의 예를 나타내는 도면이다.

도 4 내지 도 28에는, 본 기술의 개요를 도시하고 있지만, 이하, 그 상세한 내용에 대해, 도 29 내지 도 64를 참조하면서 설명한다.

<3. 본 기술이 상세한 내용>

(FEC 블록의 구성)

도 29는, FEC 블록의 생성에 관계되는 블록의 구성예를 나타내는 도면이다.

도 29에 나타내는 바와 같이, 송신측에서, FEC 블록의 생성에 관계되는 블록으로서는, TLV 패킷 생성부(151), TS 패킷 처리부(152), FEC 블록 생성부(153), 및FEC 프레임 생성부(154)를 포함한다. 단, TLV 패킷 생성부(151) 내지 FEC 프레임 생성부(154)의 각 블록은, 데이터 처리 장치(10)(의 데이터 처리부(114)(도 2))와, 송신 장치(20)(의 데이터 처리부(211)(도 2))의 어느 한쪽에 포함된다.

TLV 패킷 생성부(151)는, 거기에 입력되는 IP(Internet Protocol) 스트림을 처리하여 TLV 패킷을 생성하고, FEC 블록 생성부(153)에 공급한다. 여기서, TLV 패킷에는, 예를 들어 IP 패킷이나 제어 정보(상위층 시그널링) 등이 포함된다. 또한, IP 패킷에는, UDP(User Datagram Protocol) 패킷이 포함된다.

TS 패킷 처리부(152)는, 거기에 입력되는 TS 스트림(MPEG2-TS 스트림)을 처리하여 TS 패킷을 생성하고, FEC 블록 생성부(153)에 공급한다. 이 TS 스트림에 대한 처리로서는, 예를 들어 동기 바이트의 삭제 등의 처리가 행하여진다.

FEC 블록 생성부(153)에는, TLV 패킷 생성부(151)로부터의 TLV 패킷, 또는 TS 패킷 처리부(152)로부터의 TS 패킷이 공급된다. FEC 블록 생성부(153)는, TLV 패킷 또는 TS 패킷을 처리하여 FEC 블록을 생성하고, FEC 프레임 생성부(154)에 공급한다.

여기서, FEC 블록은, FEC 블록 헤더(FBH: FEC Block Header)와, 데이터부로 구성된다. 데이터부에는, TLV 패킷 또는 TS 패킷이 배치되지만, 여기에서는, 하나 또는 복수의 TLV 패킷(의 일부 또는 전부)이 배치되는 경우를 설명한다. 또한, TLV 패킷은, 가변 길이이며, 어떤 FEC 블록에 배치되는 TLV 패킷이, 다음의 FEC 블록에 걸쳐 배치되는 경우가 있다.

또한, FEC 블록의 데이터부에 배치되는 것은, TLV 패킷이나 TS 패킷 등의 입력 패킷(전송 패킷)에 한하지 않고, 예를 들어 IP 스트림이나 TS 스트림 등의 입력 스트림(전송 스트림)이 배치되도록 해도 된다.

FEC 프레임 생성부(154)는, FEC 블록 생성부(153)로부터 공급되는 FEC 블록에 대해, 에너지 확산, BCH(Bose-Chaudhuri-Hocquenghem) 부호화나 LDPC(Low Density Parity Check) 부호화 등의 처리를 실시하여 FEC 프레임을 생성하고, 후단에 공급한다.

여기서, FEC 프레임은, 하나의 FEC 블록에 대해, BCH 부호와 LDPC 부호의 패리티가 부가되어 구성된다. 즉, 가변 길이의 TLV 패킷은, 고정 길이의 FEC 블록에 캡슐화된 후에, 추가로, BCH 부호나 LDPC 부호의 패리티가 부가되고, 고정 길이의 FEC 프레임에 저장된다.

(FEC 블록의 생성의 흐름)

도 30은, FEC 블록의 생성 흐름을 설명하는 도면이다. 또한, 도 30에 있어서, 시간의 방향은, 도면 중의 좌측으로부터 우측을 향하는 방향으로 된다.

FEC 블록 생성부(153)(도 29)에 있어서는, TLV 패킷 생성부(151)(도 29)에 의해 생성된 TLV 패킷이 입력되면(S1), 당해 TLV 패킷에 대해, FEC 블록 헤더(FBH)가 부가되고, FEC 블록이 생성된다(S2). 그리고, 이와 같이 하여 얻어지는 FEC 블록에 대해, 에너지 확산이 행하여진다(S3).

여기서, 스텝 S2의 FEC 블록 생성 처리에서 생성된 FEC 블록 중, 선두의 FEC 블록 FB1에 주목하면, 당해 FEC 블록 FB1에는, 두 TLV 패킷(의 전부의 데이터)에 이어, 하나의 TLV 패킷의 일부 데이터가 배치된다. 또한, 그 다음의 FEC 블록 FB2에 주목하면, 당해 FEC 블록 FB2에는, FEC 블록 FB1에 일부의 데이터가 배치된 TLV 패킷의 나머지 데이터에 이어, 하나 또는 복수의 TLV 패킷의 데이터가 배치된다.

즉, 선두의 FEC 블록 FB1와, 그에 이어지는 FEC 블록 FB2에 있어서는, 어떤 TLV 패킷이 걸쳐 배치되어 있다. 이 때, FEC 블록 FB2에 있어서는, 어떤 TLV 패킷(FEC 블록 FB1과 FEC 블록 FB2를 걸쳐 배치되는 TLV 패킷)의 나머지의 데이터에 이어 배치되는 최초의 TLV 패킷의 위치(선두 위치)를 확실하게 통지하여, FEC 블록 내의 TLV 패킷이 확실하게 추출되도록 하는 것이 바람직하다.

그래서, 본 기술에서는, FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터(이하, 선두 TLV 패킷 위치 포인터라고 함)를, 당해 FEC 블록의 FEC 블록 헤더(FBH)에 배치함으로써, 이 선두 TLV 패킷 위치 포인터에 의해, 선두의 TLV 패킷의 위치(도면 중의 선두 위치 P)를, 확실하게 특정할 수 있도록 한다.

예를 들어, 본 기술을 적용하지 않고, FEC 블록의 FEC 블록 헤더(FBH)에, 선두 TLV 패킷 위치 포인터를 배치하지 않는 경우에는, 수신기측에서, 수신 미스 등의 어떠한 원인으로 인해, 동기 정보를 취득할 수 없을 때, TLV 패킷을 정상적으로 추출하여 처리할 수 없게 되어, 데이터가 도중에 끊겨 버릴 가능성이 있다.

한편, 본 기술을 적용하여, FEC 블록의 FEC 블록 헤더(FBH)에, 선두 TLV 패킷 위치 포인터를 배치한 경우에는, 수신기측에서, FEC 블록마다, 선두 TLV 패킷 위치 포인터에 의해, 선두의 TLV 패킷의 위치를 확실하게 특정하여, 항상, TLV 패킷을 정상적으로 추출하여 처리할 수 있기 때문에, 데이터가 도중에 끊기는 것을 억제할 수 있다.

또한, 선두 TLV 패킷 위치 포인터에 할당되는 비트수는, 데이터의 구성 등에 따라 임의의 값으로 설정할 수 있다. 예를 들어, 선두 TLV 패킷 위치 포인터의 최댓값은, 기저 대역 프레임 사이즈에 따라 결정되기 때문에, 그에 따라, 선두 TLV 패킷 위치 포인터에 할당되는 비트수를 결정하면 된다.

이하, 기저 대역 프레임 사이즈로서, 부호 길이가 69120비트가 되는 미들(Middle) 부호, 부호 길이가 276480비트가 되는 롱(Long) 부호 및 부호 길이가 17280비트가 되는 쇼트(Short) 부호에 있어서, 선두 TLV 패킷 위치 포인터에 할당되어야 할 비트수에 대해 설명한다.

(각 부호 길이의 포인터의 최댓값)

도 31은, 기저 대역 프레임 사이즈가, 미들 부호(부호 길이: 69120비트)인 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다.

도 31에 있어서, CR(Coding Rate)은, LDPC 부호의 부호화율을 나타내며, N_ldpc는, LDPC 부호 블록(단위: 비트)을 나타내고, N_bch는, BCH 부호 블록(단위: 비트)을 나타내고 있다. 또한, 도 31에 있어서, BCH는, N_bch -K_bch(단위: 비트)를 나타내고, K_bch는, BCH 정보 블록(단위: 비트, 바이트)을 나타내며, Num Bits는, K_bch(B: 바이트)에 따라 필요로 하는 비트수를 나타내고 있다.

도 31에 나타내는 바와 같이, N_ldpc=69120비트가 되는 미들 부호의 경우에, LDPC 부호의 부호화율(CR)이, 2/16, 3/16이 될 때, 비트수(Num Bits)는, 11비트가 되고, LDPC 부호의 부호화율(CR)이, 4/16, 5/16, 6/16, 7/16이 될 때, 비트수(Num Bits)는, 12비트가 되고, 8/16, 9/16, 10/16, 11/16, 12/16, 13/16, 14/16이 될 때, 비트수(Num Bits)는, 13비트가 된다.

이와 같이, 부호 길이가 69120비트가 되는 미들 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 13비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 13비트가 된다.

도 32는, 기저 대역 프레임 사이즈가, 롱 부호(부호 길이: 276480비트)의 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다. 또한, 도 32에 있어서, CR, N_ldpc, N_bch, BCH, K_bch, Num Bits의 의미는, 도 31과 동일하게 된다. 즉, 여기에서도, Num Bits는, K_bch(B: 바이트)에 따라 필요로 하는 비트수를 나타내고 있다.

도 32에 나타내는 바와 같이, N_ldpc=276480비트가 되는 롱 부호의 경우에, LDPC 부호의 부호화율(CR)이, 2/16, 3/16이 될 때, 비트수(Num Bits)는, 13비트가 되고, LDPC 부호의 부호화율(CR)이, 4/16, 5/16, 6/16, 7/16이 될 때, 비트수(Num Bits)는, 14비트가 되고, 8/16, 9/16, 10/16, 11/16, 12/16, 13/16, 14/16이 될 때, 비트수(Num Bits)는, 15비트가 된다.

이와 같이, 부호 길이가 276480비트가 되는 롱 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 15비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 15비트가 된다.

도 33은, 기저 대역 프레임 사이즈가, 쇼트 부호(부호 길이: 17280비트)인 경우의 선두 TLV 패킷 위치 포인터의 최댓값을 설명하는 도면이다. 또한, 도 33에 있어서, CR, N_ldpc, N_bch, BCH, K_bch, Num Bits의 의미는, 도 31과 동일하게 된다. 즉, 여기에서도, Num Bits는, K_bch(B: 바이트)에 따라 필요로 하는 비트수를 나타내고 있다.

도 33에 나타내는 바와 같이, N_ldpc=17280비트가 되는 쇼트 부호의 경우에, LDPC 부호의 부호화율(CR)이, 2/16이 될 때, 비트수(Num Bits)는, 8비트가 되고, LDPC 부호의 부호화율(CR)이, 3/16이 될 때, 비트수(Num Bits)는, 9비트가 되고, LDPC 부호의 부호화율(CR)이, 4/16, 5/16, 6/16, 7/16이 될 때, 비트수(Num Bits)는, 10비트가 되고, 8/16, 9/16, 10/16, 11/16, 12/16, 13/16, 14/16이 될 때, 비트수(Num Bits)는, 11비트가 된다.

이와 같이, 부호 길이가 17280비트가 되는 쇼트 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 11비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 11비트가 된다.

이상과 같이, 미들 부호나 롱 부호, 쇼트 부호 등의 각 부호 길이나, 최대 부호화율(CR)에 따라 선두 TLV 패킷 위치 포인터의 최댓값이 상이하기 때문에, FEC 블록 헤더(FBH)에 배치되는 선두 TLV 패킷 위치 포인터의 길이가 상이하게 된다. 그래서, 본 기술에 있어서는, 선두 TLV 패킷 위치 포인터의 길이에 따른 FEC 블록 헤더(FBH)의 형식으로서, 제1 형식 내지 제4 형식을 제안하는 것으로 한다.

(3-1) 제1 형식

먼저, 도 34 내지 도 43을 참조하여, 제1 형식(이하, 형식 1이라고도 기술함)의 FEC 블록 헤더(FBH)의 구성에 대해 설명한다.

(FEC 블록 헤더의 포맷)

도 34는, 형식 1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 34에 있어서, 2바이트의 베이스 헤더는, 15비트의 선두 TLV 패킷 위치 포인터와, 1비트의 EXT 플래그로 구성된다.

선두 TLV 패킷 위치 포인터는, 자신이 배치되는 FEC 블록 헤더를 포함하는 FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터이다. 형식 1의 베이스 헤더에 있어서는, 이 선두 TLV 패킷 위치 포인터로서, 15비트가 확보되기 때문에, 롱 부호, 미들 부호 및 쇼트 부호의 모든 부호 길이의 포인터로서 사용할 수 있다.

EXT 플래그는, 확장 영역(Extension)이 존재하는지 여부를 나타내는 플래그이다. 예를 들어, EXT 플래그로서, '0'이 지정된 경우, 확장이 없음을 나타낸다. 이 경우, FEC 블록 헤더로서는, 2바이트의 베이스 헤더만이 배치되게 된다. 한편, EXT 플래그로서, '1'이 지정된 경우에는, 확장이 있음을 나타낸다. 이 경우, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다.

또한, 대상의 FEC 블록에, TLV 패킷의 선두(선두 TLV 바이트)가 존재하지 않는 경우에는, 선두 TLV 패킷 위치 포인터의 15비트에는, '0x7FFF'(111 1111 1111 1111)가 할당된다.

(EXT 바이트의 포맷)

도 35는, 형식 1의 EXT 바이트의 포맷예를 나타내는 도면이다.

이 EXT 바이트는, 도 34의 EXT 플래그로서, '1'이 지정된 경우에, 도 34의 베이스 헤더의 다음의 1바이트로서 배치된다.

도 35에 있어서, 1바이트의 EXT 바이트는, 2비트의 패딩값과, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 4비트의 리저브드 영역으로 구성된다.

형식 1의 패딩값으로서는, 예를 들어 도 36에 나타낸 내용에 따른 값이 지정된다.

즉, 패딩값으로서, '00'이 지정된 경우, 패딩이 없음을 의미한다. 이 경우, 추가 패딩은 없다. 또한, 패딩값으로서, '01'이 지정된 경우, 쇼트 패딩을 의미한다. 이 경우에는, 1바이트의 추가 패딩이 이루어진다.

또한, 패딩값으로서, '10'이 지정된 경우, 롱 패딩을 의미한다. 이 경우에는, 2바이트로, 추가 패딩 길이를 나타내게 된다. 또한, 패딩값으로서, '11'가 지정된 경우에는, 장래에 사용하는 리저브드 영역인 것을 의미한다. 또한, 이 리저브드 영역의 다른 의미로서, 예를 들어 모두를 패딩하는 것을 의미하는, 모든 패딩을 지정 가능으로 해도 된다.

도 35의 설명으로 되돌아가, TS 플래그는, FEC 블록에 배치되는 패킷이, TS 패킷인지 여부를 나타내는 플래그이다. 예를 들어, TS 플래그로서, '0'이 지정된 경우, 당해 패킷이, TS 패킷이 아님을 나타낸다. 이 경우, FEC 블록에는, TLV 패킷이 배치되게 된다. 한편, TS 플래그로서, '1'이 지정된 경우에는, 당해 패킷이, TS 패킷임을 나타낸다.

CRC 플래그는, 오류 검출 부호인 CRC(Cyclic Redundancy Check)가 존재하는지 여부를 나타내는 플래그이다. 예를 들어, CRC 플래그로서, '0'이 지정된 경우, CRC가 없음을 나타낸다. 한편, CRC 플래그로서, '1'이 지정된 경우, CRC가 있음을 나타낸다. 이 경우, CRC는, EXT 바이트의 직후에 배치된다. 또한, CRC를 부가하는 경우에는, 항상 부가되기 때문에, 이 때의 FEC 블록 헤더에 있어서의, 최초의 헤더 사이즈는, 3바이트로 된다.

리저브드 영역은, 장래에 사용될 영역이다.

다음에, 형식 1에 대해, 보다 구체적인 상세예에 대해 설명하지만, 이하의 설명에서는, 설명의 간략화를 위해, FEC 블록 내에 배치되는 FEC 블록 헤더와 TLV 패킷에 있어서, FEC 블록과 TLV 패킷의 도시를 생략하고, FEC 블록 헤더만을 나타내는 것으로 한다.

즉, 도 37에 나타내는 바와 같이, 패딩이 없는 경우에, EXT 플래그로서, '0'이 지정되었을 때, 실제로는, 도 37의 A에 나타낸 바와 같은 구성으로 이루어지지만, 이하의 설명에서는, 간략화하여, 도 37의 B에 나타낸 바와 같은 구성을 나타내는 것으로 한다.

(형식 1의 상세예 1)

도 38 및 도 39에는, 형식 1의 상세예 1을 나타내고 있다. 이 상세예 1에서는, 베이스 헤더가 EXT 바이트를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다. 또한, 이 상세예에 있어서는, 패딩의 길이를, 「Padding」이라 기술하고 있다.

(3-1-1A): Padding=1, EXT=1, TS=0

도 38의 A는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='0'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 38의 A에 있어서는, 베이스 헤더에, 15비트의 선두 TLV 패킷 위치 포인터 외에도, 1비트의 EXT 플래그가 배치되어 있지만, 당해 EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 옵션 헤더로서의 EXT 바이트가 된다.

이 EXT 바이트에 있어서, 선두의 2비트에는, 패딩값으로서, '00'이 지정되어, 그에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 또한, EXT 바이트에 있어서, 나머지 5비트에는, '0'인 CRC 플래그와 함께, 장래에 예약된 비트가 배치된다.

이와 같이, 도 38의 A의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-1-1B): Padding=2, EXT=1, TS=0

도 38의 B는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='0'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 38의 B에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '01'이 지정되어 있기 때문에, EXT 바이트의 다음의 1바이트가, 추가의 1B 패딩이 된다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 또한, EXT 바이트의 나머지 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 38의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 1바이트(1B)의 추가 패딩에 의해, 합계 2바이트(2B)의 패딩이 실현되고 있다.

(3-1-C): Padding=3, EXT=1, TS=0

도 38의 C는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='0'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 38의 C에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '0'('00000000 00000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 또한, EXT 바이트의 나머지 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 38의 C의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-1-1D): Padding=4, EXT=1, TS=0

도 39의 D는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='0'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 39의 D에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 추가로, 1바이트(1B)의 패딩이 추가되어 있다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 또한, EXT 바이트의 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 39의 D의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

(3-1-1E): Padding=12348, EXT=1, TS=0

도 39의 E는, 패딩의 길이가 12348바이트(12348B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='0'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 39의 E에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '1'('00110000 00111001')이 지정되기 때문에, 추가로, 12345바이트(12345B)의 패딩이 추가되어 있다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 또한, EXT 바이트의 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 39의 E의 FEC 블록 헤더에 있어서는, 1바이트(1바이트)의 EXT 바이트와, 2바이트의 추가 패딩의 길이와, 12345바이트(12345B)의 추가 패딩에 의해, 합계 12348바이트(12348B)의 패딩이 실현되고 있다.

(형식 1의 상세예 2)

도 40 및 도 41에는, 형식 1의 상세예 2를 나타내고 있다. 이 상세예 2에 있어서도, 상술한 상세예 1과 동일하게, 베이스 헤더가 EXT 바이트를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다.

(3-1-2A): Padding=1, EXT=1, TS=1

도 40의 A는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 40의 A에 있어서는, 베이스 헤더에, 선두 TLV 패킷 위치 포인터와, EXT 플래그가 배치되지만, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 옵션 헤더로서의 EXT 바이트가 된다.

이 EXT 바이트에 있어서, 선두의 2비트에는, 패딩값으로서, '00'이 지정되고, 그에 이어지는, 1비트에는, TS 플래그로서, '1'이 지정된다. 이 경우, FEC 블록에 배치되는 패킷이 TS 패킷이 되므로, 선두 TLV 패킷 위치 포인터는, FEC 블록 내의 TS 패킷의 위치(선두 위치)를 나타내고 있다. 또한, EXT 바이트에 있어서, 나머지 5비트에는, '0'인 CRC 플래그와 함께, 장래에 예약된 비트가 배치된다.

이와 같이, 도 40의 A의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-1-2B): Padding=2, EXT=1, TS=1

도 40의 B는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 40의 B에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '01'이 지정되어 있기 때문에, EXT 바이트의 다음의 1바이트가, 추가의 1B 패딩이 된다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '1'이 지정된다. 또한, EXT 바이트의 나머지 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 40의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 1바이트(1B)의 추가 패딩에 의해, 합계 2바이트(2B)의 패딩이 실현되고 있다.

(3-1-2C): Padding=3, EXT=1, TS=1

도 40의 C는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 40의 C에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '0'('00000000 00000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '1'이 지정된다. 또한, EXT 바이트의 나머지 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 40의 C의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-1-2D): Padding=4, EXT=1, TS=1

도 41의 D는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='1'과, TS 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 41의 D에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 당해 추가 패딩의 길이에 이어, 추가로, 1바이트(1B)의 패딩이 추가되어 있다.

또한, EXT 바이트에 있어서, 선두의 2비트에 이어지는, 1비트에는, TS 플래그로서, '1'이 지정된다. 또한, EXT 바이트의 나머지 5비트에는, '0'인 CRC 플래그와, 장래에 예약된 비트가 배치된다.

이와 같이, 도 41의 D의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

(형식 1의 상세예 3)

도 42 및 도 43에는, 형식 1의 상세예 3을 나타내고 있다. 이 상세예 3에 있어서는, 베이스 헤더가 EXT 바이트와 CRC를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다.

(3-1-3A): Padding=1, EXT=1, CRC=1

도 42의 A는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 42의 A에 있어서는, 베이스 헤더에, 선두 TLV 패킷 위치 포인터와, EXT 플래그가 배치되지만, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 옵션 헤더로서의 EXT 바이트가 된다.

이 EXT 바이트에 있어서, 선두의 2비트에는, 패딩값으로서, '00'이 지정되고, 그에 이어지는, 1비트에는, TS 플래그로서, '0'이 지정된다. 그리고, 또한 그것에 이어지는, 1비트에는, CRC 플래그로서, '1'이 지정되어 있기 때문에, EXT 바이트의 다음에, 1바이트(8비트)의 CRC가 부가되어 있다.

이와 같이, 도 42의 A의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-1-3B): Padding=2, EXT=1, CRC=1

도 42의 B는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 42의 B에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '01'이 지정되어, 그에 이어지는 비트의 CRC 플래그로서, '1'이 지정되어 있다.

그 때문에, EXT 바이트의 다음에, 1바이트의 CRC가 부가되고, 추가로, 이 CRC의 다음의 1바이트가, 추가의 1B 패딩이 된다.

이와 같이, 도 42의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 1바이트(1B)의 추가 패딩에 의해, 합계 2바이트(2B)의 패딩이 실현되고 있다.

(3-1-3C): Padding=3, EXT=1, CRC=1

도 42의 C는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 42의 C에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되고, 그에 이어지는 비트의 CRC 플래그로서, '1'이 지정되어 있다. 그 때문에, EXT 바이트의 다음에, 1바이트의 CRC가 부가되고, 추가로, 이 CRC의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '0'('00000000 00000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

이와 같이, 도 42의 C의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-1-3D): Padding=4, EXT=1, CRC=1

도 43의 D는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 43의 D에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 선두의 2비트의 패딩값으로서, '10'이 지정되어, 그에 이어지는 비트의 CRC 플래그로서, '1'이 지정되어 있다. 그 때문에, EXT 바이트의 다음에, 1바이트의 CRC가 부가되고, 추가로, 이 CRC의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 추가로, 1바이트(1B)의 패딩이 추가되어 있다.

이와 같이, 도 43의 D의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

이상, 제1 형식의 FEC 블록 헤더의 구성에 대해 설명하였다. 이 제1 형식에 있어서는, 선두 TLV 패킷 위치 포인터의 최댓값을 고려하여, FEC 블록 헤더의 베이스 헤더에, 15비트를 확보하고 있기 때문에, 비트수(Num Bits)의 최댓값이, 15비트가 되는 롱 부호, 13비트가 되는 미들 부호, 및 11비트가 되는 쇼트 부호의 모든 부호 길이에 대응할 수 있다. 그 때문에, FEC 블록 헤더의 구성으로서, 매우 간략화된 구성으로 할 수 있다.

(3-2) 제2 형식

다음에, 도 44 내지 도 47을 참조하여, 제2 형식(이하, 형식 2라고도 기술함)의 FEC 블록 헤더(FBH)의 구성에 대해 설명한다.

또한, 제2 형식에 있어서는, 롱 부호가 대상의 규격에 존재하지 않는 것을 전제로 하여, FEC 블록 헤더의 베이스 헤더에, 선두 TLV 패킷 위치 포인터의 비트로서, 쇼트 부호에 따른 11비트와, 미들 부호에 따른 13비트를 확보한 경우에 대해 설명한다.

(FEC 블록 헤더의 포맷)

도 44는, 형식 2-1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 44에 있어서, 2바이트의 베이스 헤더는, 11비트의 선두 TLV 패킷 위치 포인터와, 그 나머지 비트(5비트)로 구성된다.

선두 TLV 패킷 위치 포인터는, 자신이 배치되는 FEC 블록 헤더를 포함하는 FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터이다. 형식 2-1의 베이스 헤더에 있어서는, 이 선두 TLV 패킷 위치 포인터로서, 11비트가 확보되기 때문에, 쇼트 부호의 포인터로서 사용할 수 있다.

5비트의 나머지 비트는, 2비트의 패딩값과, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 1비트의 리저브드 영역에 할당된다.

패딩값에는, 예를 들어 도 45에 나타낸 내용에 따른 값이 지정된다. 이 형식 2-1의 패딩값은, 상술한 형식 1의 패딩값의 내용(도 36)과 마찬가지이기 때문에, 여기서는 그 설명은 생략한다.

TS 플래그는, TS 패킷을 식별하는 플래그이다. CRC 플래그는, 오류 검출 부호인 CRC가 존재하는지 여부를 나타내는 플래그이다. 리저브드 영역은, 장래에 사용될 영역이다.

(FEC 블록 헤더의 포맷)

도 46은, 형식 2-2의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 46에 있어서, 2바이트의 베이스 헤더는, 13비트의 선두 TLV 패킷 위치 포인터와, 그 나머지 비트(3비트)로 구성된다.

선두 TLV 패킷 위치 포인터는, 자신이 배치되는 FEC 블록 헤더를 포함하는 FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터이다. 형식 2-2의 베이스 헤더에 있어서는, 이 선두 TLV 패킷 위치 포인터로서, 13비트가 확보되기 때문에, 미들 부호 및 쇼트 부호의 포인터로서 사용할 수 있다.

3비트의 나머지 비트는, 2비트의 패딩값과, 1비트의 TS 플래그 또는 1비트의 CRC 플래그에 할당된다. 즉, 베이스 헤더에 있어서, 패딩값은, 필수가 되지만, TS 플래그와 CRC 플래그 중 어느 플래그를 배치할지는, 임의가 된다.

패딩값에는, 예를 들어 도 47에 나타낸 내용에 따른 값이 지정된다. 이 형식 2-2의 패딩값은, 상술한 형식 1의 패딩값의 내용(도 36)과 마찬가지이기 때문에, 여기서는 그 설명은 생략한다.

TS 플래그는, TS 패킷을 식별하는 플래그이다. CRC 플래그는, 오류 검출 부호인 CRC가 존재하는지 여부를 나타내는 플래그이다.

이상, 제2 형식의 FEC 블록 헤더의 구성에 대해 설명하였다. 이 제2 형식에서는, 롱 부호가 대상의 규격에 존재하지 않는 것을 전제로 하여, FEC 블록 헤더의 베이스 헤더에, 11비트 또는 13비트를 확보하고 있기 때문에, 비트수(Num Bits)의 최댓값이, 11비트가 되는 쇼트 부호, 또는 13비트가 되는 미들 부호에 대응할 수 있다. 그 때문에, 롱 부호가 대상의 규격에 존재하지 않는 경우에는, FEC 블록 헤더의 구성으로 하여, 매우 간략화된 구성으로 할 수 있다.

(3-3) 제3 형식

다음에, 도 48 내지 도 60을 참조하여, 제3 형식(이하, 형식 3이라고도 기술함)의 FEC 블록 헤더(FBH)의 구성에 대해 설명한다.

(FEC 블록 헤더의 포맷)

도 48은, 형식 3의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 48에 있어서, 2바이트의 베이스 헤더는, 13비트의 선두 TLV 패킷 위치 포인터와, 그 나머지 비트(3비트)로 구성된다.

선두 TLV 패킷 위치 포인터는, 자신이 배치되는 FEC 블록 헤더를 포함하는 FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터이다. 형식 3의 베이스 헤더에 있어서는, 이 선두 TLV 패킷 위치 포인터로서, 13비트가 확보되어 있다.

3비트의 나머지 비트는, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 1비트의 EXT 플래그에 할당된다. TS 플래그와 CRC 플래그의 상세는, 상술한 바와 같다.

또한, EXT 플래그는, 확장 영역(Extension)이 존재하는지 여부를 나타내는 플래그이다. 예를 들어, EXT 플래그로서, '1'이 지정된 경우에는, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다.

도 49에는, EXT 바이트의 포맷예를 나타내고 있다. 도 49에 있어서, 1바이트의 EXT 바이트는, 2비트의 LEN_MSB와, 2비트의 패딩값과, 4비트의 리저브드 영역으로 구성된다.

LEN_MSB의 2비트는, 롱 부호의 경우에는, 선두 TLV 패킷 위치 포인터의 최댓값이 15비트가 되고, 베이스 헤더에 할당된 13비트로는 부족하기 때문에, 그 부족분의 2비트로서 사용된다. 또한, 쇼트 부호나 미들 부호의 경우에는, 베이스 헤더에 할당된 13비트로 족하기 때문에, LEN_MSB의 2비트는 미사용으로 된다.

즉, 쇼트 부호나 미들 부호의 경우에는, 베이스 헤더에 할당된 13비트를 사용하면, 선두 TLV 패킷 위치 포인터의 최댓값(11비트 또는 13비트)에 대응할 수 있다. 한편, 롱 부호의 경우에는, 베이스 헤더에 할당된 13비트로는, 부족하기 때문에, 또한 LEN_MSB의 2비트를 사용한 합계 15비트로, 선두 TLV 패킷 위치 포인터의 최댓값(15비트)에 대응하도록 하고 있다.

패딩값에는, 예를 들어 도 50에 나타낸 내용에 따른 값이 지정된다. 이 형식 3의 패딩값은, 상술한 형식 1의 패딩값의 내용(도 36)과 마찬가지이기 때문에, 여기서는 그 설명은 생략한다. 리저브드 영역은, 장래에 사용될 영역이다.

(FEC 블록 헤더의 포맷)

도 51은, 형식 3-1의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 51에 있어서, 2바이트의 베이스 헤더는, 13비트의 선두 TLV 패킷 위치 포인터와, 그 나머지 비트(3비트)로 구성된다.

형식 3-1에 있어서는, 상술한 형식 3과 비교하여, 선두 TLV 패킷 위치 포인터의 비트수가, 13비트가 되는 점에서 공통되고 있지만, 3비트의 나머지 비트를, 2비트의 패딩값과, 1비트의 EXT 플래그에 할당하고 있는 점이 상이하다.

패딩값에는, 예를 들어 도 52에 나타낸 내용에 따른 값이 지정된다. 이 형식 3-1의 패딩값은, 상술한 형식 1의 패딩값의 내용(도 36)과 마찬가지이기 때문에, 여기서는 그 설명은 생략한다.

또한, EXT 플래그는, 확장 영역(Extension)이 존재하는지 여부를 나타내는 플래그이다. 예를 들어, EXT 플래그로서, '1'이 지정된 경우에는, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다.

도 53에는, EXT 바이트의 포맷예를 나타내고 있다. 도 53에 있어서, 1바이트의 EXT 바이트는, 2비트의 LEN_MSB와, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 4비트의 리저브드 영역으로 구성된다.

LEN_MSB의 2비트는, 롱 부호의 경우에는, 선두 TLV 패킷 위치 포인터의 최댓값이 15비트가 되고, 베이스 헤더에 할당된 13비트로는 부족하기 때문에, 그 부족분의 2비트로서 사용된다. 또한, 쇼트 부호나 미들 부호의 경우에는, LEN_MSB의 2비트는 미사용으로 된다.

즉, 쇼트 부호나 미들 부호의 경우에는, 베이스 헤더에 할당된 13비트를 사용하면, 선두 TLV 패킷 위치 포인터의 최댓값(11비트 또는 13비트)에 대응할 수 있다. 한편, 롱 부호의 경우에는, 베이스 헤더의 13비트와, LEN_MSB의 2비트의 합계 15비트로, 선두 TLV 패킷 위치 포인터의 최댓값(15비트)에 대응하도록 하고 있다.

TS 플래그와 CRC 플래그의 상세는, 상술한 바와 같다. 또한, 리저브드 영역은, 장래에 사용될 영역이다.

다음에, 형식 3-1에 대해, 보다 구체적인 상세예에 대해 설명한다. 또한, 이하의 설명에서는, 상술한 형식 1의 상세예와 마찬가지로, FEC 블록과 TLV 패킷의 도시를 생략하고, FEC 블록 헤더만을 나타내는 것으로 한다.

(형식 3-1의 상세예 1)

도 54 내지 도 56에는, 형식 3-1의 상세예 1을 나타내고 있다. 이 상세예 1에서는, 베이스 헤더를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다.

(3-3-1A): Padding 없음, EXT=0

도 54의 A는, 패딩이 없는 경우에, EXT 플래그='0'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 54의 A에 있어서는, 베이스 헤더에, 13비트의 선두 TLV 패킷 위치 포인터 외에도, 2비트의 패딩값과, 1비트의 EXT 플래그가 배치되어 있지만, 패딩값으로서, '00'이 지정되기 때문에, 추가 패딩은 없다. 또한, EXT 플래그로서, '0'이 지정되기 때문에, 옵션 헤더로서의 EXT 바이트의 확장도 없다.

이와 같이, 도 54의 A의 FEC 블록 헤더에 있어서는, 패딩이 행해지지 않는 경우의 구성으로 된다.

(3-3-1B): Padding=1, EXT=0

도 54의 B는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='0'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 54의 B에 있어서는, 패딩값으로서, '01'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 추가의 1B 패딩이 된다. 또한, EXT 플래그로서, '0'이 지정되기 때문에, EXT 바이트의 확장은 없다.

이와 같이, 도 54의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 추가 패딩에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-3-1C): Padding=2, EXT=0

도 54의 C는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='0'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 54의 C에 있어서는, 패딩값으로서, '10'이 지정되기 때문에, 베이스 헤더의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다. 여기서, 2바이트의 추가 패딩의 길이에는, '0'('0000000 000000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

또한, EXT 플래그로서, '0'이 지정되기 때문에, EXT 바이트의 확장은 없다.

이와 같이, 도 54의 C의 FEC 블록 헤더에 있어서는, 2바이트(2B)의 추가 패딩의 길이에 의해, 2바이트(2B)의 패딩이 실현되고 있다.

(3-3-1D): Padding=3, EXT=0

도 55의 D는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='0'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 55의 D에 있어서는, 패딩값으로서, '10'이 지정되기 때문에, 베이스 헤더의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다. 여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 당해 추가 패딩의 길이에 이어, 추가로, 1바이트(1B)의 패딩이 추가되어 있다.

또한, EXT 플래그로서, '0'이 지정되기 때문에, EXT 바이트의 확장은 없다.

이와 같이, 도 55의 D의 FEC 블록 헤더에 있어서는, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-3-1E): Padding=4, EXT=0

도 55의 E는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='0'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 55의 E에 있어서는, 패딩값으로서, '10'이 지정되기 때문에, 베이스 헤더의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다. 여기서, 2바이트의 추가 패딩의 길이에는, '2'('00000000 00000010')가 지정되기 때문에, 당해 추가 패딩의 길이에 이어, 2바이트(2B)의 패딩이 추가되어 있다.

또한, EXT 플래그로서, '0'이 지정되기 때문에, EXT 바이트의 확장은 없다.

이와 같이, 도 55의 E의 FEC 블록에 있어서는, 2바이트(2B)의 추가 패딩의 길이와, 2바이트(2B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

(3-3-1F): Padding=12348, EXT=0

도 56의 F는, 패딩의 길이가 12348바이트(12348B)가 되는 경우에, EXT 플래그='1'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 56의 F에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 또한, 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '12345'('00110000 00111001')가 지정되기 때문에, 추가로, 12345바이트(12345B)의 패딩이 추가되어 있다.

또한, EXT 바이트에 있어서는, 2비트의 LEN_MSB를 이용함으로써, 선두 TLV 패킷 위치 포인터로서, 쇼트 부호와 미들 부호에 대응할 뿐만 아니라, 롱 부호에도 대응할 수 있다.

이와 같이, 도 56의 F의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 12345바이트(12345B)의 추가 패딩에 의해, 합계 12348바이트(12348B)의 패딩이 실현되고 있다.

(형식 3-1의 상세예 2)

도 57 및 도 58에는, 형식 3-1의 상세예 2를 나타내고 있다. 이 상세예 2에서는, 베이스 헤더가 EXT 바이트를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다.

(3-3-2A): Padding=1, EXT=1, TS=1

도 57의 A는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='1'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 57의 A에 있어서는, 베이스 헤더에, 13비트의 선두 TLV 패킷 위치 포인터 외에도, 2비트의 패딩값과, 1비트의 EXT 플래그가 배치되어 있지만, 패딩값으로서, '00'이 지정되기 때문에, 추가 패딩은 없다. 한편, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 옵션 헤더로서의 EXT 바이트가 된다.

또한, EXT 바이트에 있어서, TS 플래그에는 '1'이 지정되어, FEC 블록에 배치되는 패킷이 TS 패킷이 되므로, 선두 TLV 패킷 위치 포인터는, FEC 블록 내의 TS 패킷의 위치(선두 위치)를 나타내고 있다.

이와 같이, 도 57의 A의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-3-2B): Padding=2, EXT=1, TS=1

도 57의 B는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='1'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 57의 B에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 또한, 패딩값으로서, '01'이 지정되어 있기 때문에, EXT 바이트의 다음의 1바이트가, 추가의 1B 패딩이 된다.

이와 같이, 도 57의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 1바이트(1B)의 추가 패딩에 의해, 합계 2바이트(2B)의 패딩이 실현되고 있다.

(3-3-2C): Padding=3, EXT=1, TS=1

도 57의 C는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='1'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 57의 C에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 또한, 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 1바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '0'('00000000 00000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

이와 같이, 도 57의 C의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-3-2D): Padding=4, EXT=1, TS=1

도 58의 D는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='1'이 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 58의 D에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 또한, 패딩값으로서, '10'이 지정되기 때문에, EXT 바이트의 다음의 1바이트가, 추가 패딩의 길이를 나타내고 있다.

여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 당해 추가 패딩의 길이에 이어, 추가로, 1바이트(1B)의 패딩이 추가되어 있다.

이와 같이, 도 58의 D의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

(형식 3-1의 상세예 3)

도 59 및 도 60에는, 형식 3-1의 상세예 3을 나타내고 있다. 이 상세예 3에서는, 베이스 헤더가 EXT 바이트와 CRC를 포함하는 FEC 블록 헤더에 대해, 패딩을 추가한 경우의 구성을 도시하고 있다.

(3-3-3A): Padding=1, EXT=1, CRC=1

도 59의 A는, 패딩의 길이가 1바이트(1B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 59의 A에 있어서는, 베이스 헤더에, 13비트의 선두 TLV 패킷 위치 포인터 외에도, 2비트의 패딩값과, 1비트의 EXT 플래그가 배치되어 있지만, 패딩값으로서, '00'이 지정되기 때문에, 추가 패딩은 없다. 한편, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, 옵션 헤더로서의 EXT 바이트가 된다.

이 EXT 바이트에 있어서, 4비트째에는, CRC 플래그로서, '1'이 지정되어 있기 때문에, EXT 바이트의 다음에, 1바이트(8비트)의 CRC가 부가되어 있다.

이와 같이, 도 59의 A의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트에 의해, 1바이트(1B)의 패딩이 실현되고 있다.

(3-3-3B): Padding=2, EXT=1, CRC=1

도 59의 B는, 패딩의 길이가 2바이트(2B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 59의 B에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 4비트째에는, CRC 플래그로서, '1'이 지정되어 있기 때문에, EXT 바이트의 다음에, 1바이트(8비트)의 CRC가 부가되어 있다.

또한, 베이스 헤더에 있어서는, 패딩값으로서, '01'이 지정되어 있기 때문에, CRC의 다음의 1바이트가, 추가의 1B 패딩이 된다.

이와 같이, 도 59의 B의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 1바이트(1B)의 추가 패딩에 의해, 합계 2바이트(2B)의 패딩이 실현되고 있다.

(3-3-3C): Padding=3, EXT=1, CRC=1

도 59의 C는, 패딩의 길이가 3바이트(3B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 59의 C에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 4비트째에는, CRC 플래그로서, '1'이 지정되어 있기 때문에, EXT 바이트의 다음에, 1바이트(8비트)의 CRC가 부가되어 있다.

또한, 베이스 헤더에 있어서는, 패딩값으로서, '10'이 지정되기 때문에, CRC의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다. 여기서, 2바이트의 추가 패딩의 길이에는, '0'('00000000 00000000')이 지정되기 때문에, 더 이상은, 패딩이 추가되지 않음을 나타내고 있다.

이와 같이, 도 59의 C의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이에 의해, 합계 3바이트(3B)의 패딩이 실현되고 있다.

(3-3-3D): Padding=4, EXT=1, CRC=1

도 60의 D는, 패딩의 길이가 4바이트(4B)가 되는 경우에, EXT 플래그='1'과, CRC 플래그='1'이 각각 지정된 경우의 FEC 블록 헤더의 구성을 나타내고 있다.

도 60의 D에 있어서는, EXT 플래그로서, '1'이 지정되어 있기 때문에, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다. 이 EXT 바이트에 있어서, 4비트째에는, CRC 플래그로서, '1'이 지정되어 있기 때문에, EXT 바이트의 다음에, 1바이트(8비트)의 CRC가 부가되어 있다.

또한, 베이스 헤더에 있어서는, 패딩값으로서, '10'이 지정되기 때문에, CRC의 다음의 2바이트가, 추가 패딩의 길이를 나타내고 있다. 여기서, 2바이트의 추가 패딩의 길이에는, '1'('00000000 00000001')이 지정되기 때문에, 1바이트(1B)의 패딩이 추가되어 있다.

이와 같이, 도 60의 D의 FEC 블록 헤더에 있어서는, 1바이트(1B)의 EXT 바이트와, 2바이트(2B)의 추가 패딩의 길이와, 1바이트(1B)의 추가 패딩에 의해, 합계 4바이트(4B)의 패딩이 실현되고 있다.

이상, 제3 형식의 FEC 블록 헤더의 구성에 대해 설명하였다. 이 제3 형식에서는, 롱 부호가 대상의 규격에 존재하는 경우에, FEC 블록 헤더의 베이스 헤더에, 13비트를 확보하고, 비트수(Num Bits)의 최댓값이, 11비트가 되는 쇼트 부호, 또는 13비트가 되는 미들 부호에 대응함과 함께, 비트수(Num Bits)의 최댓값이, 15비트가 되는 롱 부호의 경우에는, EXT 바이트의 LEN_MSB의 2비트를 사용함으로써 15비트가 되는 롱 부호에 대응할 수 있도록 하고 있다. 그 때문에, 롱 부호가 규격에 존재하는 경우에, 미들 부호 또는 쇼트 부호일 때에는, EXT 바이트의 LEN_MSB를 이용할 필요가 없고, FEC 블록 헤더를, 효율적으로 구성할 수 있다.

(3-4) 제4 형식

마지막으로, 도 61 내지 도 63을 참조하여, 제4 형식(이하, 형식 4이라고도 기술함)의 FEC 블록 헤더(FBH)의 구성에 대해 설명한다.

(FEC 블록 헤더의 포맷)

도 61은, 형식 4의 FEC 블록 헤더의 포맷예를 나타내는 도면이다.

도 61에 있어서, 2바이트의 베이스 헤더는, 13비트의 선두 TLV 패킷 위치 포인터와, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 1비트의 EXT 플래그로 구성된다.

선두 TLV 패킷 위치 포인터는, 자신이 배치되는 FEC 블록 헤더를 포함하는 FEC 블록에 있어서, 선두의 TLV 패킷의 위치를 나타내는 포인터이다.

3비트의 나머지 비트는, 1비트의 TS 플래그와, 1비트의 CRC 플래그와, 1비트의 EXT 플래그에 할당된다. TS 플래그와 CRC 플래그의 상세는, 상술한 바와 같다.

또한, EXT 플래그는, 확장 영역(Extension)이 존재하는지 여부를 나타내는 플래그이다. 예를 들어, EXT 플래그로서, '1'이 지정된 경우, 베이스 헤더의 다음의 1바이트가, EXT 바이트가 된다.

도 62에는, EXT 바이트의 포맷예를 나타내고 있다. 도 62에 있어서, 1바이트의 EXT 바이트는, 5비트의 LEN_MSB와, 2비트의 패딩값과, 1비트의 리저브드 영역으로 구성된다.

여기서, 상술한 도 31 내지 도 33에 있어서는, 비트수(Num Bits)를, K_bch(B: 바이트)에 따라 필요로 하는 비트수로 했지만, K_bch(bits: 비트)로 한 경우의 비트수(Num Bits)는, 다음과 같다.

즉, 부호 길이가 69120비트가 되는 미들 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 16비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 16비트가 된다.

또한, 부호 길이가 276480비트가 되는 롱 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 18비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 18비트가 된다.

또한, 부호 길이가 17280비트가 되는 쇼트 부호의 경우에 있어서는, CR=14/16인 최대 부호화율이 될 때, 비트수(Num Bits)는, 14비트가 되므로, 선두 TLV 패킷 위치 포인터의 최댓값은, 14비트가 된다.

이상과 같이, 비트수(Num Bits)로서, 바이트 표현(K_bch(B: 바이트))이 아니라, 비트 표현(K_bch(bits: 비트))을 사용한 경우에는, 선두 TLV 패킷 위치 포인터의 최댓값이, 롱 부호, 미들 부호, 쇼트 부호에서, 각각 18비트, 16비트, 14비트가 된다. 그 때문에, 베이스 헤더에서, 선두 TLV 패킷 위치 포인터에 할당된 13비트로는 부족하기 때문에, 그 부족분의 비트로서, LEN_MSB의 5비트를 사용한다.

즉, 베이스 헤더에 할당된 13비트와, LEN_MSB의 5비트를 맞춘 합계 18비트가, 선두 TLV 패킷 위치 포인터로서 사용된다. 이와 같이 비트를 할당함으로써, 선두 TLV 패킷 위치 포인터를 비트 표현할 수 있다.

구체적으로는, 롱 부호의 경우에는, LEN_MSB의 5비트의 모두가 사용되고, 선두 TLV 패킷 위치 포인터의 비트로서, 합계 18비트가 이용 가능해진다. 또한, 미들 부호의 경우에는, LEN_MSB의 5비트 중 3비트가 이용되고, 합계 16비트가 이용 가능해진다. 또한, 쇼트 부호의 경우에는, LEN_MSB의 5비트 중 1비트가 이용되고, 합계 14비트가 이용 가능해진다.

즉, 바이트 표현의 경우, 롱 부호, 미들 부호, 및 쇼트 부호 전부, 베이스 헤더에 할당된 13비트로는, 부족하기 때문에, LEN_MSB의 5비트를 사용하여, 선두 TLV 패킷 위치 포인터의 최댓값(18비트, 16비트, 또는 14비트)에 대응할 수 있도록 하고 있다.

패딩값에는, 예를 들어 도 63에 나타낸 내용에 따른 값이 지정된다. 이 형식 4의 패딩값은, 상술한 형식 1의 패딩값의 내용(도 36)과 마찬가지이기 때문에, 여기서는 그 설명은 생략한다. 리저브드 영역은, 장래에 사용될 영역이다.

이상, 제4 형식의 FEC 블록 헤더의 구성에 대해 설명하였다. 이 제4 형식에서는, 롱 부호가 대상의 규격에 존재하는 경우에, FEC 블록 헤더의 베이스 헤더(13비트)와, EXT 바이트의 LEN_MSB(5비트)에 의해, 18비트를 확보하고, 비트수(Num Bits)의 최댓값이, 14비트가 되는 쇼트 부호, 16비트가 되는 미들 부호 및(18비트가 되는 롱 부호에 대응할 수 있도록 하고 있다. 그 때문에, 롱 부호가 규격에 존재하는 경우에, 선두 TLV 패킷 위치 포인터를 비트 표현할 수 있다.

<4. 본 기술의 시각 정보의 송출 타이밍>

그런데, 현행의 ISDB-T에 있어서는, 방송 신호의 다중화 방식으로서, 주파수 분할 다중화 방식(FDM: Frequency Division Multiplexing)이 채용되고 있다. 차세대의 지상 디지털 텔레비전 방송에 있어서도 마찬가지로, 주파수 분할 다중화 방식(FDM)이 채용될 것이 상정된다.

이 주파수 분할 다중화 방식(FDM)을 채용한 경우에는, 소정의 주파수 대역(예를 들어 6㎒)이, 복수의 세그먼트로 주파수 분할되어, 하나 또는 복수의 세그먼트마다의 대역을 이용한 계층 전송이 행하여진다. 이 경우에, 주파수 분할로 얻어지는, 하나 또는 복수의 세그먼트 주파수 대역을 포함하는 계층마다, 예를 들어 다른 서비스의 데이터를 전송할 수 있다.

즉, 각 계층은, 하나 또는 복수의 세그먼트를 통합한 단위이다. 또한, ISDB-T에 있어서는, OFDM 세그먼트가 사용되고 있다. 여기서, OFDM(Orthogonal Frequency Division Multiplexing)(직교 주파수 분할 다중)에서는, 전송 대역 내에 다수의 직교하는 서브캐리어(부반송파)가 마련되고, 디지털 변조가 행하여진다. 또한, 계층(FDM 계층)은, 개념적으로는 PLP(Physical Layer Pipe)로서 파악하는 것도 가능하다. 이 경우, 복수 계층은, M-PLP(Multiple-PLP)라고도 할 수 있다.

또한, 지상 디지털 텔레비전 방송에 있어서는, 송신측과 수신측에서 동기를 취하기 위한 시각 정보가 전송되어, 송신측의 송신 장치(20)와, 수신측의 수신 장치(30)에서 동기가 취해진다.

도 64는, 시각 정보의 송출 타이밍의 예를 나타내는 도면이다.

도 64에 있어서는, 상측에, 송신 장치(20)에서 처리되는 데이터가 모식적으로 표현되고, 하측에, 수신 장치(30)에서 처리되는 데이터가 모식적으로 표시되어 있다. 또한, 도 64에 있어서, 가로 방향이 시간을 나타내고 있고, 그 방향은, 도면 중의 좌측으로부터 우측을 향하는 방향으로 된다.

먼저, 송신 장치(20)에서 처리되는 데이터에 대해 설명한다.

송신 장치(20)에서는, TLV 패킷에 대해, 필요한 처리를 실시함으로써, BCH 부호와 LDPC 부호가 부가된 FEC 블록을 포함하는 FEC 프레임이 얻어진다. 또한, 송신 장치(20)에서는, FEC 프레임에 대해, 필요한 처리를 실시함으로써, 물리층 프레임(이하, ISDB-T2 프레임이라고 함)이 얻어진다.

TLV 패킷은, 가변 길이 패킷이며, 예를 들어 4 내지 65536바이트의 사이즈로 된다. TLV 패킷을, 도면 중의 「Data」로 나타내고 있다. 또한, NTP(Network Time Protocol) 형식의 시각 정보인 NTP 시각 정보가, 도면 중의 「NTP」로 표시되어 있다.

FEC 프레임은, BCH 부호와 LDPC 부호가 부가된 FEC 블록을 포함한다. FEC 프레임 #0 내지 FEC 프레임 #k의 k+1개의 FEC 프레임으로, 하나의 ISDB-T2 프레임이 구성된다. 각 FEC 프레임의 선두에는, FEC 블록 헤더(FBH)가 부가되고, 패딩이 삽입되는 경우에는, FEC 블록 헤더(FBH)에 이어, 소정의 바이트의 추가 패딩이 이루어진다.

상술한 바와 같이, FEC 블록 헤더(FBH)에는, 선두 TLV 패킷 위치 포인터가 포함된다. 여기서, 예를 들어 TLV 패킷으로서, Data#1에 주목하면, Data#1-1과 Data#1-2가, FEC 프레임 #0과 FEC 프레임 #1에 걸쳐서 배치되어 있다. 그리고, FEC 프레임 #1의 선두에 부가되는 FEC 블록 헤더(FBH)에 포함되는 선두 TLV 패킷 위치 포인터는, 당해 FEC 프레임 #1 내의 Data #1-2에 이어 배치되는 Data #2의 선두 위치를 나타내고 있다.

OFDM 심볼을, 도면 중의 「Symbol」로 나타내고 있다. Symbol #0 내지 Symbol #n의 n+1개의 OFDM 심볼로, 하나의 ISDB-T2 프레임이 구성된다. 즉, 이 ISDB-T2 프레임이, 데이터를 전송하는 단위가 되는 OFDM 프레임이라고 할 수 있다.

단, 방송 신호의 다중화 방식으로서, 주파수 분할 다중화 방식(FDM)을 채용한 경우, OFDM 심볼은, 또한 세그먼트 단위로 분할된다. 세그먼트를, 도면 중의 「Seg」로 나타내고 있다. Seg #0 내지 Seg #m의 m+1개의 세그먼트로, 하나의 OFDM 심볼이 구성된다.

여기서, 본 기술에 있어서는, NTP 시각 정보가, ISDB-T2 프레임의 선두가 되도록 삽입된다(엄밀하게는 NTP 시각 정보가, 선두의 FEC 프레임 #0에 부가되는 FEC 블록 헤더(FBH)에 이어 삽입됨). 이 NTP 시각 정보에는, NTP로 규정되는 시각의 정보로서, ISDB-T2 프레임의 선두의 시각이 포함된다.

단, 하나의 ISDB-T2 프레임을, k+1개의 FEC 프레임에 의해 구성할 때에 NTP 시각 정보가, ISDB-T2 프레임의 선두에 배치되는 것만은 아니다. 그러한 경우에는, 어떤 ISDB-T2 프레임을 구성하는 최후의 FEC 프레임 #k에 이어, 더미 셀 D를 삽입함으로써, 다음 ISDB-T2 프레임의 선두(FEC 프레임#0의 선두)에, NTP 시각 정보가 삽입되도록 할 수 있다.

즉, OFDM 프레임으로서의 ISDB-T2 프레임의 선두에, NTP 시각 정보를 배치하기 위해서, 송신 장치(20)에서는, 필요에 따라, 더미 셀 생성부(161)에 의해 더미 셀 D가 생성되어, FEC 프레임이 배치된 OFDM 프레임에 배치된다. 이에 의해, NTP 시각 정보가, OFDM 프레임으로서의 ISDB-T2 프레임의 프레임 길이에 관련된다.

이와 같이, 도 64의 프레임 A 내에 주목하면, 송신 장치(20)에서는, ISDB-T2 프레임의 선두에, ISDB-T2 프레임의 선두의 시각을 나타내는 NTP 시각 정보가 삽입되지만, ISDB-T2 프레임과 FEC 프레임에서 경계가 일치하고 있는 경우와, 경계가 일치하지 않은 경우가 있다. 그리고, 그들의 경계가 일치하지 않은 경우에는, NTP 시각 정보의 삽입 위치가, ISDB-T2 프레임의 선두로부터 어긋난 위치가 되므로, 더미 셀 D를 삽입하여, NTP 시각 정보가, ISDB-T2 프레임의 선두에 삽입되도록 한다.

다음에, 수신 장치(30)로 처리되는 데이터에 대해 설명한다.

수신 장치(30)에서는, ISDB-T2 프레임에 대해, 필요한 처리를 실시함으로써, TLV 패킷이 얻어진다. 여기에서는, 하나의 ISDB-T2 프레임으로부터는, 복수의 TLV 패킷과 함께, 그 선두에 배치된 NTP 시각 정보가 얻어진다. 이 NTP 시각 정보는, 당해 ISDB-T2 프레임의 선두의 시각을 나타내고 있다.

그리고, 수신 장치(30)에서는, ISDB-T2 프레임과 TLV 패킷은 경계가 일치하고 있으므로, ISDB-T2 프레임의 선두에 삽입된 NTP 시각 정보가 나타내는 ISDB-T2 프레임의 선두의 시각을 참조하여, 클럭 리커버리를 행할 수 있다.

이에 의해, 송신측의 송신 장치(20)와, 수신측의 수신 장치(30) 사이에서는, NTP 시각 정보에 의한 클럭 동기가 실현되어, 수신 장치(30)에서는, ISDB-T2 프레임의 선두에 포함되는 NTP 시각 정보마다, 복수의 TLV 패킷(Data #0 내지 Data #z)을 처리하는 것이 가능해진다.

이상과 같이, ISDB-T2 프레임의 선두에, 그 선두의 시각을 나타내는 NTP 시각 정보가 포함되도록 함으로써, 시각 정보의 전송이 고정밀도이고 효율적으로 행해지고, 수신 장치(30)에서는, 그 NTP 시각 정보를 사용하여, 클럭 동기(클럭 리커버리)를 행할 수 있다.

<5. 송신측과 수신측의 동작>

다음에, 도 65의 흐름도를 참조하여, 송신측의 송신 장치(20)와, 수신측의 수신 장치(30)의 동작에 대해 설명한다.

또한, 도 65의 스텝 S11 내지 S13의 처리는, 예를 들어 송신 장치(20)(도 2)의 데이터 처리부(211)나 변조부(212)에 의해 실행된다. 또한, 도 65의 스텝 S31 내지 S33의 처리는, 예를 들어 수신 장치(30)(도 3)의 복조부(312)나 데이터 처리부(313)에 의해 실행된다.

스텝 S11에 있어서, FEC 블록 생성부(153)는, 거기에 입력되는 TLV 패킷을 처리하고, FEC 블록을 생성한다. 이 FEC 블록의 선두에는, TLV 패킷 위치 포인터나 TS 플래그, CRC 플래그를 포함하는 FEC 블록 헤더(FBH)가 삽입된다.

스텝 S12에 있어서, FEC 프레임 생성부(154)는, 스텝 S11의 처리에서 생성되는 FEC 블록을 처리하여, FEC 프레임을 생성한다.

스텝 S13에 있어서, 변조부(212)는, 스텝 S12의 처리에서 생성되는 FEC 프레임을 처리하여, FEC 프레임으로부터 얻어지는 신호를 송신한다. 이와 같이 하여, 송신측의 송신 장치(20)로부터 송신되는 신호는, 수신측의 수신 장치(30)에 의해 수신된다.

스텝 S31에 있어서, 튜너(311)는, FEC 프레임으로부터 얻어지는 신호를 수신한다.

스텝 S32에 있어서, 복조부(312)는, 스텝 S31의 처리에서 수신되는 신호를 처리하여, FEC 블록을 생성한다.

스텝 S33에 있어서, 데이터 처리부(313)는, 스텝 S32의 처리에서 생성된 FEC 블록을 처리하여, TLV 패킷을 생성한다. 이 FEC 블록의 선두에는, TLV 패킷 위치 포인터나 TS 플래그, CRC 플래그를 포함하는 FEC 블록 헤더(FBH)가 삽입되어 있다.

여기에서는, 이 TLV 패킷 위치 포인터에 의해, FEC 블록에 있어서의 선두의 TLV 패킷의 위치를 확실하게 특정하고, 당해 FEC 블록으로부터, TLV 패킷을 추출할 수 있다. 이와 같이 하여 얻어지는 TLV 패킷은, 수신측의 수신 장치(30)(의 데이터 처리부(313)나 후단의 처리부)에 의해, 더 처리되어, 방송 프로그램 등의 콘텐츠가 재생된다.

이상, 송신측과 수신측의 동작에 대해 설명하였다.

<6. 변형예>

(다른 방송 방식에 대한 적용)

상술한 설명에서는, 디지털 텔레비전 방송의 규격으로서, 일본 등에서 채용되고 있는 방식인 ISDB(Integrated Services Digital Broadcasting)를 중심으로 설명했지만, 본 기술은, 미국 등이 채용하는 방식인 ATSC(Advanced Television Systems Co㎜ittee)나, 유럽의 각국 등이 채용하는 방식인 DVB(Digital Video Broadcasting) 등에 적용하게 해도 된다.

또한, 디지털 텔레비전 방송의 규격으로서는, 지상파 방송 외에, 방송위성(BS)이나 통신 위성(CS) 등을 이용한 위성 방송이나, 케이블 텔레비전(CATV) 등의 유선 방송 등의 규격에도 적용할 수 있다.

(패킷이나 시그널링의 다른 예)

또한, 상술한 패킷이나 프레임, 시그널링(제어 정보) 등의 명칭은, 일례이며, 다른 명칭이 사용되는 경우가 있다. 단, 이들 명칭의 차이는, 형식적인 차이이며, 대상의 패킷이나 프레임, 시그널링 등이 실질적인 내용이 상이한 것은 아니다.

예를 들어, TLV 패킷은, 전송 패킷의 일례이며, 전송 패킷에는, 예를 들어 가변 길이의 패킷인 ALP(ATSC Link-Layer Protocol) 패킷이나 GSE(Generic Stream Encapsulation) 패킷 등이 포함된다. 또한, 프레임과 패킷은 동일한 의미로 사용되는 경우가 있다.

(시각 정보의 다른 예)

상술한 설명에서는, 시각 정보로서, NTP에서 규정되는 시각의 정보가 사용되는 경우를 설명했지만, 그에 한하지 않고, 예를 들어 PTP(Precision Time Protocol)나 3GPP(Third Generation Partnership Project)에서 규정되어 있는 시각의 정보나, GPS(Global Positioning System) 정보에 포함되는 시각의 정보, 기타 독자적으로 결정된 형식의 시각 정보 등의 임의의 시각의 정보를 사용할 수 있다.

(전송로의 다른 예)

또한, 본 기술은, 전송로로서, 방송망 이외의 전송로, 즉, 예를 들어 인터넷이나 전화망 등의 통신 회선(통신망) 등을 이용하는 것을 상정해서 규정되어 있는 소정의 규격(디지털 방송의 규격 이외의 규격) 등에도 적용할 수 있다. 그 경우에는, 전송 시스템(1)(도 1)의 전송로로서, 인터넷 등의 통신 회선이 이용되고, 데이터 처리 장치(10)나 송신 장치(20)의 기능은, 인터넷 상에 마련된 통신 서버에 의해 제공된다. 그리고, 당해 통신 서버와, 수신 장치(30)가, 통신 회선을 통하여 쌍방향의 통신을 행하게 된다.

<7. 컴퓨터의 구성>

상술한 일련의 처리는, 하드웨어에 의해 실행할 수도 있고, 소프트웨어에 의해 실행할 수도 있다. 일련의 처리를 소프트웨어에 의해 실행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 컴퓨터에 인스톨된다. 도 66은, 상술한 일련의 처리를 프로그램에 의해 실행하는 컴퓨터의 하드웨어의 구성예를 나타내는 도면이다.

컴퓨터(1000)에 있어서, CPU(Central Processing Unit)(1001), ROM(Read Only Memory)(1002), RAM(Random Access Memory)(1003)은, 버스(1004)에 의해 서로 접속되어 있다. 버스(1004)에는, 추가로, 입출력 인터페이스(1005)가 접속되어 있다. 입출력 인터페이스(1005)에는, 입력부(1006), 출력부(1007), 기록부(1008), 통신부(1009) 및 드라이브(1010)가 접속되어 있다.

입력부(1006)는, 키보드, 마우스, 마이크로폰 등을 포함한다. 출력부(1007)는, 디스플레이, 스피커 등을 포함한다. 기록부(1008)는, 하드 디스크나 불휘발성이 메모리 등을 포함한다. 통신부(1009)는, 네트워크 인터페이스 등을 포함한다. 드라이브(1010)는, 자기 디스크, 광 디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 기록 매체(1011)를 구동한다.

이상과 같이 구성되는 컴퓨터(1000)에서는, CPU(1001)가, ROM(1002)이나 기록부(1008)에 기록되어 있는 프로그램을, 입출력 인터페이스(1005) 및 버스(1004)를 통하여, RAM(1003)에 로드하여 실행함으로써, 상술한 일련의 처리가 행하여진다.

컴퓨터(1000)(CPU1001)가 실행하는 프로그램은, 예를 들어 패키지 미디어 등으로서의 리무버블 기록 매체(1011)에 기록하여 제공할 수 있다. 또한, 프로그램은, 로컬에어리어 네트워크, 인터넷, 디지털 위성 방송과 같은, 유선 또는 무선의 전송 매체를 통해 제공할 수 있다.

컴퓨터(1000)에서는, 프로그램은, 리무버블 기록 매체(1011)를 드라이브(1010)에 장착함으로써, 입출력 인터페이스(1005)를 통하여, 기록부(1008)에 인스톨할 수 있다. 또한, 프로그램은, 유선 또는 무선의 전송 매체를 통해, 통신부(1009)에서 수신하고, 기록부(1008)에 인스톨할 수 있다. 기타, 프로그램은, ROM(1002)이나 기록부(1008)에, 미리 인스톨해 둘 수 있다.

여기서, 본 명세서에 있어서, 컴퓨터가 프로그램에 따라 행하는 처리는, 반드시 흐름도로서 기재된 순서를 따라서 시계열로 행해질 필요는 없다. 즉, 컴퓨터가 프로그램에 따라 행하는 처리는, 병렬적 또는 개별로 실행되는 처리(예를 들어, 병렬 처리 또는 오브젝트에 의한 처리)도 포함한다. 또한, 프로그램은, 하나의 컴퓨터(프로세서)에 의해 처리되는 것이어도 되고, 복수의 컴퓨터에 의해 분산 처리되는 것이어도 된다.

또한, 본 기술의 실시 형태는, 상술한 실시 형태에 한정되는 것은 아니며, 본 기술의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다.

또한, 본 명세서에 기재된 효과는 어디까지나 예시로서 한정되는 것은 아니며, 다른 효과가 있어도 된다.

또한, 본 기술은, 이하와 같은 구성을 취할 수 있다.

(1)

입력 패킷 또는 입력 스트림에 기초하여, FEC(Forward Error Correction) 블록을 생성하는 제1 생성부와,

상기 FEC 블록에 기초하여, FEC 프레임을 생성하는 제2 생성부와,

상기 FEC 프레임을 송신하는 송신부를 포함하고,

상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 송신 장치.

(2)

상기 종별 식별 정보가 TLV(Type Length Value) 패킷인 경우, 상기 최소 고정 길이 헤더는, 상기 종별 식별 정보 외에도, 상기 입력 패킷의 입력 패킷 길이가 최소 고정 길이인지 여부를 식별하는 최소 고정 길이 식별 정보 및 상기 입력 패킷 길이의 정보로서의 최소 입력 패킷 길이를 포함하는 상기 (1)에 기재된 송신 장치.

(3)

상기 최소 고정 길이 식별 정보가, 상기 입력 패킷 길이가 상기 최소 고정 길이가 아님을 나타내는 경우, 상기 헤더는, 상기 최소 고정 길이 헤더 이외에도, 추가로, 가변 길이 헤더를 포함하고,

상기 가변 길이 헤더는, 상기 입력 패킷 길이의 하위 비트를, 상기 최소 입력 패킷 길이를 나타내는 최소 입력 패킷 길이 정보로 할 때, 상기 입력 패킷 길이의 상위 비트를 포함하는 가변 길이 패킷 길이 정보를 포함하는 상기 (2)에 기재된 송신 장치.

(4)

상기 FEC 프레임이 배치되는 OFDM(Orthogonal Frequency Division Multiplexing) 프레임의 선두에 시각 정보를 배치하기 위한 더미 셀을 생성하는 제3 생성부를 더 포함하는 상기 (1) 내지 (3) 중 어느 하나에 기재된 송신 장치.

(5)

입력 패킷 또는 입력 스트림에 기초하여, FEC 블록을 생성하는 것과,

상기 FEC 블록에 기초하여, FEC 프레임을 생성하는 것과,

상기 FEC 프레임을 송신하는 것을 포함하고,

상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 패킷 선두의 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 송신 방법.

(6)

송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 수신부와,

수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 제1 생성부와,

상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 제2 생성부를 포함하고,

상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 수신 장치.

(7)

상기 종별 식별 정보가 TLV 패킷인 경우, 상기 최소 고정 길이 헤더는, 상기 종별 식별 정보 외에도, 상기 입력 패킷의 입력 패킷 길이가 최소 고정 길이인지 여부를 식별하는 최소 고정 길이 식별 정보 및 상기 입력 패킷 길이의 정보로서의 최소 입력 패킷 길이를 포함하는 상기 (6)에 기재된 수신 장치.

(8)

상기 최소 고정 길이 식별 정보가, 상기 입력 패킷 길이가 상기 최소 고정 길이가 아님을 나타내는 경우, 상기 헤더는, 상기 최소 고정 길이 헤더 이외에도, 추가로, 가변 길이 헤더를 포함하고,

상기 가변 길이 헤더는, 상기 입력 패킷 길이의 하위 비트를, 상기 최소 입력 패킷 길이를 나타내는 최소 입력 패킷 길이 정보로 할 때, 상기 입력 패킷 길이의 상위 비트를 포함하는 가변 길이 패킷 길이 정보를 포함하는 상기 (7)에 기재된 수신 장치.

(9)

상기 FEC 프레임이 배치되는 OFDM 프레임에서는, 더미 셀을 삽입함으로써, 그 선두에 시각 정보가 배치되는 상기 (6) 내지 (8) 중 어느 하나에 기재된 수신 장치.

(10)

송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 것과,

수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 것과,

상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 것을 포함하고,

상기 FEC 블록의 헤더는, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 갖는 최소 고정 길이 헤더를 포함하는 수신 방법.

1: 전송 시스템
10, 10-1 내지 10-N: 데이터 처리 장치
20: 송신 장치
30, 30-1 내지 30-M: 수신 장치
40, 40-1 내지 40-N: 통신 회선
50: 방송 전송로
111: 컴포넌트 처리부
112: 시그널링 생성부
113: 멀티플렉서
114: 데이터 처리부
151: TLV 패킷 생성부
152: TS 패킷 처리부
153: FEC 블록 생성부
154: FEC 프레임 생성부
161: 더미 셀 생성부
211: 데이터 처리부
212: 변조부
311: 튜너
312: 복조부
313: 데이터 처리부

Claims (6)

1. 입력 패킷 또는 입력 스트림에 기초하여, FEC(Forward Error Correction) 블록을 생성하는 제1 생성부와,
   상기 FEC 블록에 기초하여, FEC 프레임을 생성하는 제2 생성부와,
   상기 FEC 프레임을 송신하는 송신부를 포함하고,
   상기 FEC 블록의 헤더는, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 포함하는 베이스 헤더와, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 에러 검출 정보와 소정의 고정 길이의 패딩 또는 소정의 고정 길이의 패딩 추가를 나타내는 패딩 정보를 포함하고,
   상기 FEC 블록의 헤더는 베이스 헤더와 옵션 헤더로 사용되는 확장 헤더로 구성되고, 상기 확장 헤더의 사용 여부는 상기 베이스 헤더에 존재하는 확장 플래그 값에 따라 결정되며, 상기 FEC 블록의 헤더의 비트열 중, 기저 대역 프레임 사이즈의 부호화율에 따라 결정되는 상기 선두 위치 정보의 최대치의 제1 비트를 상기 베이스 헤더의 선두 위치 정보에 할당하고, 나머지 비트를 확장 헤더에 할당하며,
   상기 종별 식별 정보, 상기 에러 검출 정보 및 상기 패딩 정보의 각각은 상기 베이스 헤더 또는 상기 확장 헤더에 포함되는, 송신 장치.
2. 제1항에 있어서,
   상기 FEC 프레임이 배치되는 OFDM(Orthogonal Frequency Division Multiplexing) 프레임의 선두에 시각 정보를 배치하기 위한 더미셀을 생성하는 제3 생성부를 더 포함하는, 송신 장치.
3. 입력 패킷 또는 입력 스트림을 기반으로 FEC 블록을 생성하는 것과,
   상기 FEC 블록에 기초하여 FEC 프레임을 생성하는 것,
   상기 FEC 프레임을 송신하는 것을 포함하고,
   상기 FEC 블록의 헤더는, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 포함하는 베이스 헤더와, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 에러 검출 정보와 소정의 고정 길이의 패딩 또는 소정의 고정 길이의 패딩 추가를 나타내는 패딩 정보를 포함하고,
   상기 FEC 블록의 헤더는 베이스 헤더와 옵션 헤더로 사용되는 확장 헤더로 구성되고, 확장 헤더의 사용 여부는 상기 베이스 헤더에 존재하는 확장 플래그 값에 따라 결정되며, 상기 FEC 블록의 헤더의 비트열 중, 기저 대역 프레임 사이즈의 부호화율에 따라 결정되는 상기 선두 위치 정보의 최대치의 제1 비트를 상기 베이스 헤더의 선두 위치 정보에 할당하고, 나머지 비트를 확장 헤더에 할당하며,
   상기 종별 식별 정보, 상기 에러 검출 정보 및 상기 패딩 정보의 각각은 상기 베이스 헤더 또는 상기 확장 헤더에 포함되는, 송신 방법.
4. 송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 수신부와,
   수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 제1 생성부와,
   상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 제2 생성부를 포함하고,
   상기 FEC 블록의 헤더는, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 포함하는 베이스 헤더와, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 에러 검출 정보와 소정의 고정 길이의 패딩 또는 소정의 고정 길이의 패딩 추가를 나타내는 패딩 정보를 포함하고,
   상기 FEC 블록의 헤더는 베이스 헤더와 옵션 헤더로 사용되는 확장 헤더로 구성되고, 상기 확장 헤더의 사용 여부는 상기 베이스 헤더에 존재하는 확장 플래그 값에 따라 결정되며, 상기 FEC 블록의 헤더의 비트열 중, 기저 대역 프레임 사이즈의 부호화율에 따라 결정되는 상기 선두 위치 정보의 최대치의 제1 비트를 상기 베이스 헤더의 선두 위치 정보에 할당하고, 나머지 비트를 확장 헤더에 할당하며,
   상기 종별 식별 정보, 상기 에러 검출 정보 및 상기 패딩 정보의 각각은 상기 베이스 헤더 또는 상기 확장 헤더에 포함되는, 수신 장치.
5. 제4항에 있어서, 상기 FEC 프레임이 배치되는 OFDM 프레임에서는, 더미 셀을 삽입함으로써, 그 선두에 시각 정보가 배치되는 수신 장치.
6. 송신되어 오는 FEC 프레임을 포함하는 신호를 수신하는 것과,
   수신된 상기 FEC 프레임에 기초하여, FEC 블록을 생성하는 것과,
   상기 FEC 블록에 기초하여, 입력 패킷 또는 입력 스트림을 생성하는 것을 포함하고,
   상기 FEC 블록의 헤더는, 상기 FEC 프레임의 페이로드에 저장되는 상기 입력 패킷 또는 상기 입력 스트림의 선두 위치 정보를 포함하는 베이스 헤더와, 상기 입력 패킷 또는 상기 입력 스트림의 종별을 식별하는 종별 식별 정보와, 헤더의 에러를 검출하는 에러 검출 정보와 소정의 고정 길이의 패딩 또는 소정의 고정 길이의 패딩 추가를 나타내는 패딩 정보를 포함하고,
   상기 FEC 블록의 헤더는 베이스 헤더와 옵션 헤더로 사용되는 확장 헤더로 구성되고, 확장 헤더의 사용 여부는 상기 베이스 헤더에 존재하는 확장 플래그 값에 따라 결정되며, 상기 FEC 블록의 헤더의 비트열 중, 기저 대역 프레임 사이즈의 부호화율에 따라 결정되는 상기 선두 위치 정보의 최대치의 제1 비트를 상기 베이스 헤더의 선두 위치 정보에 할당하고, 나머지 비트를 확장 헤더에 할당하며,
   상기 종별 식별 정보, 상기 에러 검출 정보 및 상기 패딩 정보의 각각은 상기 베이스 헤더 또는 상기 확장 헤더에 포함되는, 수신 방법.

Images