KR20230018023A - 표시장치와 그 구동 방법 - Google Patents

표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20230018023A
KR20230018023A KR1020210099665A KR20210099665A KR20230018023A KR 20230018023 A KR20230018023 A KR 20230018023A KR 1020210099665 A KR1020210099665 A KR 1020210099665A KR 20210099665 A KR20210099665 A KR 20210099665A KR 20230018023 A KR20230018023 A KR 20230018023A
Authority
KR
South Korea
Prior art keywords
voltage
gate
pixel
pixels
period
Prior art date
Application number
KR1020210099665A
Other languages
English (en)
Inventor
김규진
오승택
이동건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210099665A priority Critical patent/KR20230018023A/ko
Priority to CN202210697372.9A priority patent/CN115691424A/zh
Priority to US17/846,765 priority patent/US20230035356A1/en
Publication of KR20230018023A publication Critical patent/KR20230018023A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치와 그 구동 방법에 관한 것으로, 제1 픽셀 영역과 제2 픽셀 영역에 입력 영상이 재현되는 표시패널; 상기 표시패널의 픽셀들에 상기 입력 영상의 픽셀 데이터를 기입하는 표시패널 구동부; 상기 제2 픽셀 영역과 중첩되도록 상기 표시패널의 아래에 배치되는 광원; 및 상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 설정된 발광 허용 구간에 상기 광원을 구동하는 제어부를 포함한다.

Description

표시장치와 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시패널 아래에 광학 장치가 배치된 표시장치와 그 구동 방법에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
최근, 모바일 단말기에 다양한 광학 장치가 추가되고 있다. 광학 장치들은 멀티 미디어 기능을 지원하거나 생체 인식을 수행하는데 필요한 센서나 조명 장치를 포함할 수 있다. 예를 들어, 스마트 폰에 카메라가 기본으로 내장되고 있고 카메라의 해상도가 기존의 디지털 카메라 수준으로 높아지고 있는 추세에 있다. 스마트 폰의 전방 카메라는 화면 디자인을 제한하여 화면 디자인을 어렵게 하고 있다. 카메라가 차지하는 공간을 줄이기 위하여 노치(notch) 또는 펀치홀(punch hole)을 포함한 화면 디자인이 스마트 폰에 채택된 바 있지만, 카메라로 인하여 화면 크기가 여전히 제한되어 풀 스크린 디스플레이(Full-screen display)를 구현할 수 없었다.
풀 스크린 디스플레이를 구현하기 위하여, 표시패널의 화면과 중첩되도록 광학 장치가 배치될 수 있다. 표시패널의 아래에 조명 장치가 배치되는 경우, 조명 장치로부터의 빛에 의해 픽셀 회로가 오동작할 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
본 발명은 풀 스크린 디스플레이를 구현하고 표시패널의 아래에 배치된 광학 장치로 인한 픽셀들의 오동작을 방지할 수 있는 표시장치와 그 구동 방법을 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는 제1 픽셀 영역과 제2 픽셀 영역에 입력 영상이 재현되는 표시패널; 상기 표시패널의 픽셀들에 상기 입력 영상의 픽셀 데이터를 기입하는 표시패널 구동부; 상기 제2 픽셀 영역과 중첩되도록 상기 표시패널의 아래에 배치되는 광원; 및 상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 설정된 발광 허용 구간에 상기 광원을 구동하는 제어부를 포함한다.
본 발명의 일 실시예에 따른 표시장치의 구동 방법은 상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 설정된 발광 허용 구간에 상기 광원을 구동하는 단계를 포함한다.
본 발명은 영상이 표시되는 화면에 센서가 배치되기 때문에 풀 스크린 디스플레이(Full-screen display)의 화면을 구현할 수 있다.
본 발명은 표시패널의 제2 픽셀 영역 아래에 배치된 적외선 광원이 구동하여 적외선이 픽셀들을 통해 외부로 조사될 때 적외선으로 인하여 픽셀 회로를 구성하는 트랜지스터의 전기적 특성 변화를 방지하기 위하여 제2 픽셀 영역의 픽셀들의 비구동 기간 내에서 설정된 발광 허용 구간을 설정하고 그 발광 허용 구간 내에서 적외선 광원을 구동한다. 그 결과, 본 발명은 제2 픽셀 영역에서 적외선으로 인한 픽셀 회로의 이상(Abnormal) 동작을 방지할 수 있다.
본 발명은 제2 픽셀 영역에 배치된 픽셀 회로의 초기화 전에 적외선을 발광시켜 픽셀 회로를 구성하는 스위치 소자의 특성 변화로 인한 커패시터 전압의 변화가 발생하여도 적외선 광원의 소등 후 초기화와 샘플링 단계가 실시되어 픽셀들이 발광되지 않는다. 따라서, 적외선으로 인하여 픽셀 회로의 커패시터 전압이 변경되더라도 픽셀들의 휘도 변동이 시인되는 현상을 방지할 수 있다.
본 발명은 안면 인식 모드에서 화면의 휘도를 점진적으로 낮춘 상태에서 적외선 광원을 구동하여 적외선으로 인한 픽셀들의 휘도 변화가 시인되는 현상을 줄일 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시패널을 개략적으로 보여주는 단면도이다.
도 2는 표시패널의 화면 내에 배치된 센싱 영역을 보여 주는 도면이다.
도 3은 제1 픽셀 영역의 픽셀들을 보여 주는 도면이다.
도 4는 제2 픽셀 영역의 픽셀들과 투광부를 보여 주는 도면이다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 6 내지 도 8은 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로들을 보여 주는 회로도들이다.
도 9는 도 8에 도시된 픽셀 회로에 인가되는 구동 신호를 보여 주는 파형도이다.
도 10은 본 발명의 일 실시예에 따른 스캔 구동부를 개략적으로 보여주는 블록도이다.
도 11은 본 발명의 일 실시예에 따른 EM 구동부를 개략적으로 보여주는 블록도이다.
도 12 및 도 13은 스캔 구동부와 EM 구동부에 입력되는 스타트 펄스와 시프트 클럭의 일 예를 보여 주는 파형도이다.
도 14는 제2 픽셀 영역의 스타트 픽셀 라인, 엔드 픽셀 라인, 및 높이를 보여 주는 도면이다.
도 15는 본 발명의 일 실시예에 따른 발광 금지 구간과 발광 허용 구간에서 게이트 신호를 보여 주는 파형도이다.
도 16은 본 발명의 다른 실시예에 따른 발광 금지 구간과 발광 허용 구간에서 게이트 신호를 보여 주는 파형도이다.
도 17은 발광 금지 구간과 발광 허용 구간에서 시프트 클럭이 변조되는 예를 보여 주는 도면이다.
도 18은 본 발명의 일 실시예에 따른 제2 픽셀 영역의 비구동 기간 동안 적외선 광원이 구동되는 예를 보여 주는 도면이다.
도 19은 본 발명의 일 실시예에 따른 안면 인식 모드에서 화면의 휘도 제어 방법을 보여 주는 순서도이다.
도 20은 도 19와 같은 휘도 제어 방법을 보여 주는 화면의 평균 휘도 변화를 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시패널 상에 형성되는 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1 및 도 2를 참조하면, 표시패널(100)은 입력 영상을 재현하는 화면을 포함한다.
표시패널(100)의 화면은 제1 픽셀 영역(DA)과 제2 픽셀 영역(CA)을 포함할 수 있다. 제1 픽셀 영역(DA)은 복수의 픽셀들이 배치되어 입력 영상이 재현되는 표시영역이다. 제2 픽셀 영역(CA)은 복수의 픽셀들이 배치되어 입력 영상의 일부가 재현되는 표시영역이다. 제2 픽셀 영역(CA)의 픽셀들은 제1 픽셀 영역(DA)의 PPI(Pixels Per Inch) 또는 해상도 이하의 PPI 또는 해상도의 픽셀들을 포함할 수 있다.
제2 픽셀 영역(CA)은 빛을 차단하는 매질이 없는 복수의 투광부들을 포함할 수 있다. 투광부는 서브 픽셀들 사이에 배치될 수 있다. 빛이 거의 손실 없이 투광부를 통과할 수 있다. 제2 픽셀 영역(CA)의 PPI 또는 해상도가 제1 픽셀 영역(DA)의 그 것 보다 작은 경우, 제2 픽셀 영역(CA) 내에 배치된 투광부가 커질 수 있다.
표시패널(100)의 배면에 제2 픽셀 영역(CA)과 중첩되는 하나 이상의 광학 장치들이 배치될 수 있다. 광학 장치(200)는 이미지 센서, 근접 센서, 조명 소자 등을 포함할 수 있다. 광학 장치(200)는 안면 인식을 위한 광학 소자들을 포함할 수 있다. 안면 인식을 위한 광학 장치(200)는 표시패널(10)의 제2 픽셀 영역(CA)의 아래에 적외선 광원(201)과 적외선 촬상 장치(202)를 포함할 수 있다. 적외선 광원(201)은 투광 조명 소자(Flood illuminator)를 포함할 수 있다. 적외선 촬상 장치(202)는 IR 카메라를 포함할 수 있다. 안면 인식을 위한 광학 장치(200)는 도트 프로젝터(Dot projector)(203)를 더 포함할 수 있다. 투광 조명 소자는 어두운 주변 조명에서 적외선(IR) 플래쉬(flash)를 발생하여 어두운 환경에서도 안면 인식을 가능하게 한다. 도트 프로젝터(203)는 점 광원 형태로 사용자의 안면에 적외선 조사한다. 적외선 촬상 장치(202)는 사람의 얼굴에 맺힌 적외선 파장의 점들을 촬영하여 이미지 데이터를 출력한다. 적외선 촬상 장치(202)는 이미제 센서의 픽셀들에 수신된 빛을 전기적인 신호로 변환하고 디지털 데이터로 변환하여 이미지 데이터를 발생할 수 있다.
제1 픽셀 영역(DA)과 제2 픽셀 영역(CA)이 입력 영상의 픽셀 데이터가 기입되는 픽셀들을 포함한다. 따라서, 입력 영상은 제1 픽셀 영역(DA)과 제2 픽셀 영역(CA)에 표시될 수 있다.
제1 픽셀 영역(DA)과 제2 픽셀 영역(CA)의 픽셀들 각각은 영상의 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red), 녹색(Green), 및 청색(Blue) 서브 픽셀들을 포함한다. 픽셀들(P) 각각은 백색(White) 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 발광 소자를 구동하는 픽셀 회로를 포함할 수 있다.
제2 픽셀 영역(CA)의 PPI 또는 해상도가 제1 픽셀 영역(DA)에 비하여 낮은 경우, 제2 픽셀 영역(CA)에서 픽셀들의 휘도와 색좌표를 보상하기 위한 화질 보상 알고리즘이 적용될 수 있다.
본 발명의 표시장치는 픽셀들이 배치되는 제2 픽셀 영역(CA)에 광학 장치들(200)이 때문에 광학 장치들(200)로 인하여 화면의 표시 영역이 제한을 받지 않는다. 따라서, 본 발명의 표시장치는 풀 스크린 디스플레이(Full-screen display)의 화면을 구현할 수 있다.
표시패널(100)은 X 축 방향의 폭, Y축 방향의 길이, 그리고 Z축 방향의 두께를 갖는다. 표시패널(100)은 기판 상에 배치된 회로층(12)과, 회로층(12) 상에 배치된 발광 소자층(14)을 포함할 수 있다. 발광 소자층(14) 상에 편광판(18)이 배치되고, 편광판(18) 위에 커버 글래스(20)가 배치될 수 있다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부 등을 포함할 수 있다. 회로층(12)은 TFT(Thin Film Transistor)로 구현된 트랜지스터들과, 커패시터 등의 회로 소자를 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층으로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하여 발광층(EML)에서 가시광이 방출된다. 발광 소자층(14)은 적색, 녹색 및 청색의 파장을 선택적으로 투과시키는 픽셀들 상에 배치되고, 컬러 필터 어레이를 더 포함할 수 있다.
발광 소자층(14)은 보호층에 의해 덮일 수 있고, 보호층은 봉지층(encapsulation layer)에 의해 덮일 수 있다. 보호층과 봉지층은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
봉지층 상에 편광판(18)이 접착될 수 있다. 편광판(18)은 표시장치의 야외 시인성을 개선한다. 편광판(18)은 표시패널(100)의 표면으로부터 반사되는 빛을 줄이고, 회로층(12)의 금속으로부터 반사되는 빛을 차단하여 픽셀들의 밝기를 향상시킨다. 편광판(18)은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다.
도 3은 제1 픽셀 영역(DA)의 픽셀 배치의 일 예를 보여주는 도면이다. 도 4는 제2 픽셀 영역(CA)의 픽셀들과 투광부의 일 예를 보여주는 도면이다. 도 3 및 도 4에서 픽셀들에 연결된 배선은 생략되어 있다.
도 3을 참조하면, 제1 픽셀 영역(DA)의 픽셀들 각각은 R, G 및 B 서브 픽셀들을 포함하거나 두 컬러의 서브 픽셀들을 포함할 수 있다. 픽셀들 각각은 도면에서 생략된 W 서브 픽셀을 더 포함할 수 있다.
서브 픽셀들은 컬러별로 발광 소자의 발광 효율이 다를 수 있다. 이를 고려하여, 서브 픽셀들의 크기가 컬러별로 달라질 있다. 예를 들어, R, G, 및 B 서브 픽셀들 중에서 B 서브 픽셀이 가장 크고, G 서브 픽셀이 가장 작을 수 있다.
도 4를 참조하면, 제2 픽셀 영역(CA)의 픽셀들은 한 개 또는 두 개씩 그룹핑(Grouping)된 복수의 픽셀 그룹들(PG)을 포함한다. 픽셀 그룹들(PG)은 소정 거리만큼 이격된다. 투광부들(AG)은 픽셀 그룹들(PG) 사이의 공간에 배치된다. 투광부들(AG)은 최소한의 광손실로 빛이 제2 픽셀 영역(CA)을 통과할 수 있도록 금속 없이 투과율이 높은 투명한 매질들을 포함할 수 있다. 다시 말하여, 투광부들(AG)은 금속 배선이나 픽셀들을 포함하지 않고 투명한 절연 재료들로 이루어질 수 있다.
픽셀 그룹(PG) 각각은 한 개 또는 두 개의 픽셀들을 포함하거나, 세 개 또는 네 개의 서브 픽셀들(R, G, B)을 포함할 수 있다. 나아가, 픽셀 그룹(PG) 각각은 하나 이상의 W 서브 픽셀을 더 포함할 수 있다.
투광부(AG)의 크기는 광학 장치(200)의 발광면과 수광면 보다 작다. 예를 들어, 적외선 광원(201)과 적외선 촬상 장치(202) 각각의 렌즈는 투광부(AG) 보다 클 수 있다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들(P)에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부(110, 111, 120), 표시패널 구동부를 제어하기 위한 타이밍 콘트롤러(130), 및 표시패널(100)의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 전술한 바와 같이 제1 픽셀 영역(DA)과, 제2 픽셀 영역(CA)으로 나뉘어질 수 있다. 대부분의 영상 정보는 제1 픽셀 영역(DA)에 표시될 수 있다. 표시패널(100)의 아래에 제2 픽셀 영역(CA)과 중첩되는 광학 장치들(200)이 배치될 수 있다.
표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들(P)이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 폴더블 디스플레이(foldable display) 등을 포함할 수 있다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들에 기입하여 표시패널(100)의 화면 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110), 및 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간만큼 변화가 없을 때 표시장치의 소비 전력을 줄일 수 있다. 저속 구동 모드는 타이밍 콘트롤러(130)의 제어 하에 정지 영상이 일정 시간 이상 입력될 때 픽셀들(P)의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들(P)의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 라인들(GL)에 게이트 신호를 인가한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압과 게이트 온 전압 사이에서 스윙(swing)한다. 게이트 신호는 스캔 신호의 펄스(이하, “스캔 펄스”라 함)와, 발광 제어 펄스(이하, “EM 펄스”라 함)를 포함할 수 있다. 게이트 라인들은 스캔 펄스가 인가되는 스캔 라인들과, EM 펄스가 인가되는 EM 라인들을 포함할 수 있다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 배치된 GIP(Gate in panel) 회로로 구현될 수 있다. 베젤 영역(BZ)은 표시패널(100) 상에서 픽셀 어레이(DA, SA) 밖의 가장자리에 배치된 비표시 영역이다. 다른 실시예로, 게이트 구동부(120)를 구성하는 회로의 적어도 일부가 픽셀 어레이에 내장될 수 있다.
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤 영역들(BZ) 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 표시패널(100)의 양측 베젤에 나누어 배치된 게이트 구동부들(120)이 타이밍 콘트롤러(130)에 의해 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.
게이트 구동부(120)는 스캔 구동부(121)와 EM 구동부(122)를 포함할 수 있다. 스캔 구동부(121)는 스캔 펄스를 출력하고, 시프트 클럭에 따라 스캔 펄스를 시프트하여 스캔 펄스를 스캔 라인들에 순차적으로 공급한다. EM 구동부(122)는 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 시프트하여 EM 펄스를 EM 라인들에 순차적으로 공급한다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 수신된 픽셀 데이터에서 픽셀 어레이의 픽셀들에 기입될 픽셀 데이터를 샘플링한다. 데이터 구동부(110)는 전원부(140)로부터 감마 기준 전압(GMA)을 입력 받는다. 데이터 구동부(110)는 감마 기준 전압(GMA)을 분압 회로를 통해 분압하여 계조별 감마 보상 전압을 발생할 수 있다. 데이터 구동부(110)는 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 픽셀들에 기입될 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 출력한다. DAC는 픽셀 데이터의 계조에 대응하여 선택된 감마 보상 전압을 출력한다.
데이터 구동부(110)는 서브 픽셀들에 게이트 신호가 인가되는 스캐닝 기간 동안 스캔 펄스에 동기되는 픽셀 데이터의 데이터 전압을 출력한다. 제2 픽셀 영역(CA)의 서브 픽셀들은 제1 픽셀 영역(DA)의 서브 픽셀들과 게이트 라인을 공유할 수 있다. 이 경우, 제2 픽셀 영역(CA)의 서브 픽셀들에 연결된 게이트 라인들에 스캔 펄스가 인가될 때 제1 및 제2 픽셀 영역(DA, CA)이 함께 스캐닝될 수 있다.
디멀티플렉서(112)는 데이터 구동부(110)의 채널들을 통해 출력되는 데이터 전압(Vdata)을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여, 데이터 구동부(110)의 채널수가 감소될 수 있다. 디멀티플렉서(112)는 생략될 수 있다.
타이밍 콘트롤러(130)는 표시패널 구동부(110, 111, 120)와 광원 장치(200)를 제어한다. 타이밍 콘트롤러(130)는 안면 인식 모드에서 광원 장치(200)의 적외선 광원(201), 적외선 촬상 장치(202), 및 도트 프로젝터(203)를 구동한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들(P)에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다. 도 5에서 “L1~Lm”은 제1 내지 제m(m은 자연수) 픽셀 라인들을 나타낸다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i(i는 자연수) 배 체배하여 입력 프레임 주파수×i Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들(P)의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.
타이밍 콘트롤러(130)는 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송하고, 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부들(120~124)을 동기시킨다. 타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 스위치 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호를 발생한다.
게이트 타이밍 제어 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호의 전압 레벨은 도면에서 생략된 레벨 시프터(level shifter)를 통해 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환할 수 있다.
전원부(140)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 호스트 시스템으로부터의 직류 입력 전압을 입력 받아 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부(140)는 감마 기준 전압(GMA), 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전압을 출력할 수 있다. 감마 기준 전압(GMA)은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)은 레벨 시프터와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini) 등의 직류 전압은 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(ELVDD)은 저전위 전원 전압(ELVSS), 및 초기화 전압(Vini) 보다 높은 전압으로 설정된다.
호스트 시스템은 TV(Television) 시스템, 개인용 컴퓨터(PC), 셋톱 박스, 차량 시스템, 홈 시어터 시스템, 모바일 기기, 웨어러블 기기의 메인 회로 보드를 포함할 수 있다. 호스트 시스템의 인증 모듈은 광학 장치(200)의 적외선 촬상 장치(202)로부터 수신된 영상의 안면 특징점을 미리 설정된 사용자의 안면 특징점과 비교하여 사용자의 안면 인식을 처리한다.
모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 데이터 구동부(110), 및 전원부(140)는 하나의 드라이브 IC(D-IC)에 집적될 수 있다.
광학 장치(200)로부터의 방출되는 빛 특히, 적외선(IR)에 의해 픽셀 회로의 트랜지스터 특성이 변할 수 있다. 광학 장치(200)로부터의 방출되는 빛 특히, 적외선(IR)에 의해 픽셀 회로의 트랜지스터 특성이 변할 수 있다. 이 경우, 적외선 광원(201)과 중첩되는 픽셀들의 휘도가 변할 수 있다. 이를 방지하기 위하여, 타이밍 콘트롤러(130)는 제2 픽셀 영역(CA)의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 발광 허용 구간을 설정하고, 적외선에 영향을 받는 픽셀들의 구동 기간을 발광 금지 구간으로 설정할 수 있다. 여기서, 제2 픽셀 영역(CA)의 적어도 일부 영역에 배치된 픽셀들은 적외선 광원(201)으로부터의 적외선이 조사되어 적외선 영향권 내에 속하는 픽셀들을 포함할 수 있다.
타이밍 콘트롤러(130)는 게이트 구동부(120)를 제어하기 위한 시프트 클럭을 변조하여 발광 금지 구간과 발광 허용 구간을 설정할 수 있다.
제1 및 제2 픽셀 영역들(DA, CA)의 서브 픽셀들 각각은 발광 소자를 구동하는 픽셀 회로를 포함할 수 있다. 제1 및 제2 픽셀 영역들(DA, CA)의 픽셀 회로는 동일하거나 상이할 수 있다. 예를 들어, 제2 픽셀 영역의 픽셀 회로는 제1 픽셀 영역의 그 것에 비하여 트랜지스터의 개수가 적을 수 있다.
표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 서브 픽셀들 간에 구동 소자의 전기적 특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다.
내부 보상 기술은 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압 만큼 구동 소자의 게이트 -소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.
도 6 내지 도 8은 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로를 보여 주는 회로도들이다.
도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 스캔 펄스(SCAN)에 응답하여 데이터 라인(DL)을 연결하는 제1 스위치 소자(M01), 및 EM 펄스(EM)에 응답하여 픽셀 구동 전압(ELVDD)과 발광 소자(EL)의 전류 패스(current path)를 스위칭하는 제2 스위치 소자(M02), 구동 소자(DT)의 게이트 전극에 연결된 커패시터(Cst)를 포함한다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자들(M01, M02)은 n 채널 트랜지스터들로 구현될 수 있다.
제1 스위치 소자(M01)는 스캔 펄스(SCAN)의 게이트 온 전압에 따라 턴-온되어 데이터 라인(DL)을 제2 노드(n2)에 연결한다. 제2 스위치 소자(M02)는 EM 펄스(EM)의 게이트 온 전압에 따라 턴-온되어 픽셀 구동 전압(ELVDD)을 제1 노드(n1)에 공급하여 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 사이의 전류패스를 형성할 수 있다. 제2 스위치 소자(M02)는 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 사이에 연결되거나, 구동 소자(DT)와 발광 소자(OLED) 사이에 연결될 수 있다. 픽셀 회로에 두 개의 제2 스위치 소자(M02)가 포함될 수 있다. 이 경우, 제2 스위치 소자들 중 하나는 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 사이에 연결되고, 다른 하나는 구동 소자(DT)와 발광 소자(OLED) 사이에 연결될 수 있다.
구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 발광 소자(EL)는 애노드 전극과 캐소드 전극 사이의 순방향 전압이 문턱 전압 이상일 때 턴-온되어 발광한다.
커패시터(Cst)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 저장한다.
도 7을 참조하면, 픽셀 회로는 기준 전압 라인(REFL)과 구동 소자(DT)의 제2 전극 사이에 연결된 제3 스위치 소자(M03)를 더 포함할 수 있다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자들(M01, M02, M03)은 n 채널 트랜지스터들로 구현될 수 있다.
제3 스위치 소자(M03)는 스캔 펄스(SCAN) 또는 센싱 펄스(SENSE)의 게이트 온 전압에 따라 턴-온되어 기준 전압(Vref)이 인가되는 기준 전압 라인(REFL)을 제3 노드(n3)에 연결한다.
센싱 모드에서 구동 소자(DT)의 채널을 통해 흐르는 전류 또는 구동 소자(DT)와 발광 소자(EL) 사이의 전압이 기준 라인(REFL)을 통해 센싱될 수 있다. 기준 라인(REFL)을 통해 흐르는 전류는 적분기를 통해 전압으로 변환되고 아날로그-디지털 변환기(Analog-to-digital converter, 이하 “ADC”라 함)를 통해 디지털 데이터로 변환된다. 이 디지털 데이터는 구동 소자(DT)의 문턱 전압 또는 이동도 정보를 포함한 센싱 데이터이다. 센싱 데이터는 타이밍 콘트롤러(130)의 보상부로 전송될 수 있다. 보상부는 ADC로부터의 센싱 데이터를 입력 받아 센싱 데이터를 바탕으로 선택된 보상값을 픽셀 데이터에 더하거나 곱하여 구동 소자(DT)의 문턱 전압 편차나 변화를 보상할 수 있다.
도 8은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 9는 도 8에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 8 및 도 9를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 및 발광 소자(EL)와 구동 소자(DT)에 인가되는 전압을 스위칭하는 스위치 회로를 포함한다.
스위치 회로는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini)이 인가되는 전원 라인들(PL1, PL2, PL3), 데이터 라인(DL), 및 게이트 라인들(GL1, GL2, GL3)에 연결된다. 스위치 회로는 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]에 응답하여 발광 소자(EL)와 구동 소자(DT)에 인가되는 전압을 스위칭한다.
스위치 회로는 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 커패시터(Cst)에 저장하고, 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로의 구동 기간은 도 9에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다.
제N 스캔 펄스[SCAN(N)]는 샘플링 기간(Tsam)에 게이트 온 전압(VGL)으로 발생되어 제1 게이트 라인(GL1)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 제N 스캔 펄스[SCAN(N)]에 앞서 발생되어 제2 게이트 라인(GL2)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 초기화 기간(Tini)을 정의한다. EM 펄스[EM(N)]는 초기화 기간(Tin) 및 샘플링 기간(Tsam)에 게이트 오프 전압(VEH)으로 발생되어 제3 게이트 라인(GL3)에 인가된다.
초기화 기간(Tini) 동안, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생되어 제2 게이트 라인(GL2)에 인가된다. 초기화 기간(Tini) 동안, 제1 및 제3 게이트 라인들(GL1, GL3)의 전압은 게이트 오프 전압(VGH, VEH)이다.
제N 스캔 펄스[SCAN(N)]는 샘플링 기간 동안(Tsam) 게이트 온 전압(VGL)의 펄스로 발생되어 제1 게이트 라인(GL1)에 인가된다. 샘플링 기간 동안(Tsam), 제2 및 제3 게이트 라인들(GL2, GL3)의 전압은 게이트 오프 전압(VGH)이다.
EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 구간 동안 게이트 온 전압(VEL)으로 발생되어 제3 게이트 라인(GL3)에 인가된다. 발광 기간(Tem) 동안, 제1 및 제2 게이트 라인들(GL1, GL2)의 전압은 게이트 오프 전압(VGH)이다.
발광 소자(EL)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(EL)의 애노드 전극, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(EL)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(EL)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류로 발광된다. 발광 소자(EL)의 전류 패스는 제2 및 제4 스위치 소자(M2, M4)에 의해 스위칭된다.
커패시터(Cst)는 VDD 라인(PL1)과 제2 노드(n2) 사이에 연결된다. 커패시터(Cst)는 VDD 라인(PL1)에 연결된 제1 전극과, 제2 노드(n2)에 연결된 제2 전극을 포함한다. 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차(또는 변화)가 보상된다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제1 노드(n1)에 연결된다. 제1 스위치 소자(M1)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제1 스위치 소자(M1)의 제1 전극, 제2 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.
제2 스위치 소자(M2)는 EM 펄스[EM(N)]의 게이트 온 전압(VEL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제2 스위치 소자(M2)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 제1 노드(n1)에 연결된다.
제3 스위치 소자(M3)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 커패시터(Cst)의 제2 전극, 및 제3 스위치 소자(M3)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제3 스위치 소자(M3)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제3 스위치 소자(M3)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 제2 노드(n2)에 연결되고, 제3 스위치 소자(M3)의 제2 전극은 제3 노드(n3)에 연결된다.
제3 스위치 소자(M3)는 1 프레임 기간에서 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H) 동안 턴-온되기 때문에 오프 상태에서 누설 전류가 발생될 수 있다. 제3 스위치 소자(M3)의 누설 전류를 억제하기 위하여, 제3 스위치 소자(M3)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제4 스위치 소자(M4)는 EM 펄스[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
다른 실시예에서, 제5 및 제6 스위치 소자(M5, M6)의 게이트 전극은 제N-1 스캔 펄스[SCAN(N-1)]이 인가되는 제2 게이트 라인(GL2)에 공통으로 연결될 수 있다. 이 경우, 제5 및 제6 스위치 소자(M5, M6)는 초기화 기간(Tini)에 제N-1 스캔 펄스[SCAN(N-1)]에 응답하여 동시에 턴-온될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH, VEH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온되어 제2 노드(n2)가 초기화 전압(Vini)으로 초기화된다. 초기화 기간(Tini) 동안 제5 및 제6 스위치 소자들(M5, M6)이 턴-온되는 경우, 제2 및 제4 노드(n2, n4)가 초기화 전압(Vini)으로 초기화된다.
초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에, 그리고 샘플링 기간(Tsam)과 발광 기간(Tem) 사이에 홀드 기간이 설정될 수 있다. 홀드 기간에서 스캔 펄스들[SCAN(N-1), SCAN(N)]과 EM 펄스[EM(N)]는 게이트 오프 전압(VGH)이고, 픽셀 회로의 주요 노드들(n1~n4)이 플로팅(floating)된다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 서브 픽셀들에 기입될 픽셀 데이터의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH, VEH)이다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제3 스위치 소자들(M1, M3)이 턴-온된다. 이 때, 제6 스위치 소자(M6)도 턴-온되어 초기화 전압(Vini)을 제4 노드(n4)에 공급하여 발광 소자(EL)의 발광을 방지한다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제3 스위치 소자들(M1, M3)을 통해 흐르는 전류에 의해 상승된다. 샘플링 기간(Tsam)에 구동 소자(DT)의 문턱 전압(Vth)이 커패시터(Cst)에 샘플링된다.
발광 기간(Tem) 동안, EM 펄스[EM(N)]가 게이트 온 전압(VEL)으로 발생될 수 있다. 발광 기간(Tem) 동안, EM 펄스[EM(N)]의 전압이 소정의 듀티비로 반전될 수 있다. 따라서, EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.
EM 펄스[EM(N)]가 게이트 온 전압(VGL)일 때 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 사이에 전류가 흘러 발광 소자(EL)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)이다. 발광 기간(Tem) 동안, 제2 및 제4 스위치 소자들(M2, M4)은 EM 펄스(EM)의 게이트 온 전압(VEL)에 따라 턴-온된다. EM 펄스[EM(N)]가 게이트 온 전압(VEL)일 때 제2 및 제4 스위치 소자들(M2, M4)이 턴-온되어 발광 소자(EL)에 전류가 흐른다. 발광 기간(Tem) 동안, 발광 소자(EL)에 흐르는 전류는 K(ELVDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.
도 10은 본 발명의 일 실시예에 따른 스캔 구동부(121)를 개략적으로 보여주는 블록도이다. 도 11은 본 발명의 일 실시예에 따른 EM 구동부(122)를 개략적으로 보여주는 블록도이다. 스캔 구동부(121)와 EM 구동부(122)는 도 10 및 도 11에 도시된 회로에 한정되지 않는다는 것에 주의하여야 한다. 예를 들어, 도 10 및 도 11에서 시프트 레지스터에 입력되는 시프트 클럭이 서로 역위상인 제1 및 제2 클럭으로 예시되었으나, 시프트 클럭은 위상이 순차적으로 시프트되는 N(N은 2 이상의 자연수) 상(phase) 클럭일 수 있다. 신호 전달부에 입력되는 시프트 클럭은 변경될 수 있다.
도 10을 참조하면, 스캔 구동부(121)는 스타트 펄스(GVST)와 시프트 클럭(GCLK1, GCLK2)를 입력 받아 시프트 클럭(GCLK1, GCLK2)에 따라 스캔 펄스[GOUT(n-1)~(n+2)]를 순차적으로 시프트하는 시프트 레지스터를 포함한다.
스캔 구동부(121)의 시프트 레지스터는 종속적으로 연결된 신호 전달부들[GST(i-1)~GST(i+2)]을 포함한다. 신호 전달부들[GST(i-1)~GST(i+2)] 각각은 스타트 펄스(GVST) 또는 캐리 신호(CAR)가 입력되는 SET 노드, 시프트 클럭(GCLK1, GCLK2)이 입력되는 GCLK 노드, 및 스캔 펄스[GOUT(n-1)~GOUT(n+2)]가 출력되는 출력 노드를 포함한다. 스타트 펄스(GVST)는 일반적으로 시프트 레지스터의 제1 신호 전달부에 입력된다. 시프트 클럭(GCLK1~4)은 도 10에서 2 상 클럭일 수 있으나 이에 한정되지 않는다.
도 10의 예에서 제n-1 신호 전달부[GST(n-1)]는 제1 신호 전달부일 수 있다. 제n-1 신호 전달부[GST(n-1)]에 종속적으로 연결된 신호 전달부들[GST(n)~GST(n+2)]은 이전 신호 전달부로부터의 캐리 신호(CAR)를 입력 받아 구동되기 시작한다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력되는 스캔 펄스[GOUT(n-1)~GOUT(n+2)]일 수 있다. 신호 전달부들[GST(n-1)~GST(n+2)] 각각은 별도의 캐리신호 출력 노드를 통해 캐리 신호(CAR)를 출력할 수 있다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력된 스캔 펄스[GOUT(n-1)~GOUT(n+2)]와 동시에 출력된다.
신호 전달부들[GST(i-1)~GST(i+2)] 각각은 제1 제어 노드(Q), 제2 제어 노드(QB), 및 버퍼(BUF)를 포함한다. 버퍼(BUF)는 풀업 트랜지스터(Tu)와, 풀다운 트랜지스터(Td)를 통해 게이트 신호를 출력 노드를 통해 게이트 라인으로 출력한다.
풀업 트랜지스터(Tu)는 제1 제어 노드(Q)의 전압이 게이트 온 전압 이상의전압으로 충전될 때 시프트 클럭(GCLK1, GCLK2)의 게이트 온 전압(VGL)을 출력 노드에 공급한다. 이 때, 스캔 펄스[GOUT(n-1)~GOUT(n+2)]와 캐리 신호(CAR)가 게이트 온 전압(VGL)까지 라이징(rising)된다.
제2 제어 노드(QB)의 전압은 제1 제어 노드(Q)가 게이트 온 전압 이상의 전압으로 충전될 때 게이트 오프 전압(VGH)으로 설정된다. 풀다운 트랜지스터(Td)는 제2 제어 노드(QB)의 전압이 게이트 온 전압(VGL)으로 충전될 때 턴-온되어 출력 노드를 게이트 오프 전압(VGH)에 연결한다. 이 때, 스캔 펄스[GOUT(n-1)~GOUT(n+2)]와 캐리 신호(CAR)가 게이트 오프 전압(VGH)으로 변한다.
도 11을 참조하면, EM 구동부(122)는 스타트 펄스(EVST)와 시프트 클럭(ECLK1, ECLK2)를 입력 받아 시프트 클럭(ECLK1, ECLK2)에 따라 EM 펄스[EOUT(n-1)~(n+2)]를 순차적으로 시프트하는 시프트 레지스터를 포함한다.
EM 구동부(122)의 시프트 레지스터는 종속적으로 연결된 신호 전달부들[EST(i-1)~EST(i+2)]을 포함한다. 신호 전달부들[EST(i-1)~EST(i+2)] 각각은 스타트 펄스(EVST) 또는 캐리 신호(CAR)가 입력되는 SET 노드, 시프트 클럭(ECLK1, ECLK2)이 입력되는 ECLK 노드, 및 EM 펄스[EOUT(n-1)~EOUT(n+2)]가 출력되는 출력 노드를 포함한다. 스타트 펄스(EVST)는 일반적으로 시프트 레지스터의 제1 신호 전달부에 입력된다. 시프트 클럭(ECLK1~4)은 도 11에서 2 상 클럭일 수 있으나 이에 한정되지 않는다.
도 11의 예에서 제n-1 신호 전달부[EST(n-1)]는 제1 신호 전달부일 수 있다. 제n-1 신호 전달부[EST(n-1)]에 종속적으로 연결된 신호 전달부들[EST(n)~EST(n+2)]은 이전 신호 전달부로부터의 캐리 신호(CAR)를 입력 받아 구동되기 시작한다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력되는 EM 펄스[EOUT(n-1)~EOUT(n+2)]일 수 있다. 신호 전달부들[EST(n-1)~EST(n+2)] 각각은 별도의 캐리신호 출력 노드를 통해 캐리 신호(CAR)를 출력할 수 있다. 캐리 신호(CAR)는 이전 신호 전달부로부터 출력된 EM 펄스[EOUT(n-1)~EOUT(n+2)]와 동시에 출력된다.
신호 전달부들[EST(i-1)~EST(i+2)] 각각은 제1 제어 노드(Q), 제2 제어 노드(QB), 및 버퍼(BUF)를 포함한다. 버퍼(BUF)는 풀업 트랜지스터(Tu)와, 풀다운 트랜지스터(Td)를 통해 게이트 신호를 출력 노드를 통해 게이트 라인으로 출력한다.
풀업 트랜지스터(Tu)는 제1 제어 노드(Q)의 전압이 게이트 온 전압 이상의전압으로 충전될 때 시프트 클럭(ECLK1, ECLK2)의 게이트 온 전압(VEL)을 출력 노드에 공급한다. 이 때, EM 펄스[EOUT(n-1)~EOUT(n+2)]와 캐리 신호(CAR)가 게이트 온 전압(VEL)까지 라이징(rising)된다.
제2 제어 노드(QB)의 전압은 제1 제어 노드(Q)가 게이트 온 전압 이상의 전압으로 충전될 때 게이트 오프 전압(VEH)으로 설정된다. 풀다운 트랜지스터(Td)는 제2 제어 노드(QB)의 전압이 게이트 온 전압(VGL)으로 충전될 때 턴-온되어 출력 노드를 게이트 오프 전압(VEH)에 연결한다. 이 때, EM 펄스[EOUT(n-1)~EOUT(n+2)]와 캐리 신호(CAR)가 게이트 오프 전압(VGH)으로 변한다.
타이밍 콘트롤러(130)는 스캔 구동부(121)와 EM 구동부(122)를 구동하기 위하여 도 12 또는 도 13과 같은 스타트 펄스(GVST, EVST)와 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)을 발생할 수 있다. 스타트 펄스(GVST, EVST)는 도 12에 도시된 바와 같은 싱글 펄스(Single pulse)로 발생되거나 도 13에 도시된 바와 같은 멀티 펄스(Multi pulse)로 발생될 수 있다. 도 13과 같은 멀티 스타트 펄스는 싱글 스타트 펄스에 비하여 발광 소자(EL)의 응답 특성을 개선할 수 있다.
타이밍 콘트롤러(130)로부터 출력된 스타트 펄스(GVST, EVST)와 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)은 레벨 시프터를 통해 그 전압 레벨이 변환되어 스캔 구동부(121)와 EM 구동부(122)에 입력될 수 있다. 스캔 펄스와 EM 펄스의 라이징 타임, 펄스폭, 및 폴링 타임 등은 스타트 펄스(GVST, EVST)와 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)에 의해 조정될 수 있다. 도 12 및 도 13의 예에서, 스캔 구동부(121)에 입력되는 스타트 펄스(GVST)와 시프트 클럭(GCLK1, GCLK2)에 비하여 EM 구동부(122)에 입력되는 스타트 펄스(EVST)와 시프트 클럭(ECLK1, ECLK2)의 펄스 주기와 펄스 폭이 크게 설정될 수 있다. 이 경우, EM 펄스(EOUT)의 펄스폭이 스캔 펄스(GOUT) 보다 크게 된다.
타이밍 콘트롤러(130)는 제2 픽셀 영역(CA)에 배치된 적외선 광원(201)으로부터 발산되는 적외선(IR)으로 인한 픽셀들의 휘도 변동을 방지하기 위하여 발광 금지 구간과 발광 허용 구간을 설정한다. 발광 허용 구간은 적외선 광원(201)이 위치하는 제2 픽셀 영역(CA) 내에서 스캐닝이 일시적으로 멈추고 EM 펄스가 게이트 오프 전압인 구간으로 설정될 수 있다. 발광 허용 구간에서 스캔 펄스가 발생되지 않는다. 이 때문에 발광 허용 구간에서 적외선 광원(201)이 구동되어 적외선이 픽셀 회로에 조사되어 트랜지스터의 전기적 특성이 적외선에 영향을 받더라도 픽셀 회로에 충전되는 데이터 전압이 변동되지 않고, EM 펄스가 게이트 오프 전압으로 유지되어 발광 소자에 연결된 전류 패스가 차단되어 픽셀들의 휘도가 변하지 않는다.
도 14 내지 도 16은 발광 금지 구간(P-IR)과 발광 허용 구간(A-IR)을 설명하기 위한 도면들이다. 도 14에서, “S”는 제2 픽셀 영역(CA)의 상단에 위치하는 스타트(start) 픽셀 라인이고, “E”는 제2 픽셀 영역(CA)의 하단에 위치하는 엔드(end) 픽셀 라인을 나타낸다. 제2 픽셀 영역(CA)의 높이(H)는 스타트 픽셀 라인(S)과 엔드 픽셀 라인(E) 사이의 거리에 해당한다.
도 15 및 도 16은 발광 금지 구간과 발광 허용 구간에서 게이트 신호를 보여 주는 파형도들이다. 도 15는 스타트 펄스(GVST, EVST)가 싱글 펄스 형태로 발생되는 예이고, 도 16은 스타트 펄스(GVST, EVST)가 멀티 펄스 형태로 발생되는 예이다. 도 15 및 도 16에서, “EM(S)”는 스타트 픽셀 라인(S)의 서브 픽셀들에 인가되는 EM 펄스이고, “EM(E)”는 엔드 픽셀 라인(E)의 서브 픽셀들에 인가되는 EM 펄스이다. EM 펄스[EM(S)~EM(E)]는 EM 구동부(122)에 의해 순차적으로 쉬프트된다. “SCAN(M-1)~SCAN(N)”은 스타트 픽셀 라인(S)과 엔드 픽셀 라인(E) 사이에서 스캔 구동부(121)의 시프트 레지스터에 의해 순차적으로 시프트되는 스캔 펄스이다.
도 15 및 도 16을 참조하면, 발광 금지 구간(P-IR) 동안 스캔 펄스[SCAN(M-1)~SCAN(N)]가 발생될 수 있고, EM 펄스[EM(S)~ EM(E)]가 인가되는 게이트 라인(GL3)의 전압이 적어도 일부 구간에서 게이트 온 전압(VEL)일 수 있다.
발광 허용 구간(A-IR) 동안, 스캔 펄스[SCAN(M-1)~SCAN(N)]는 발생되지 않고, 스캔 펄스[SCAN(M-1)~SCAN(N)]가 인가되는 게이트 라인들(GL1, GL2)은 게이트 오프 전압을 유지한다. 또한, 발광 허용 구간(A-IR) 동안 EM 펄스[EM(S)~ EM(E)]는 게이트 오프 전압(VEH)을 유지한다.
발광 허용 구간(A-IR)은 제2 픽셀 영역(CA)이 스캐닝되기 전에 설정되는 것이 바람직하다. 적외선에 의해 스위치 소자들의 누설 전류가 변하여 커패시터(Cst)에 충전된 전압이 변할 수 있기 때문에 제2 픽셀 영역(CA)이 스캐닝되기 전에 적외선 광원(201)을 구동시켜 커패시터(Cst)의 전압 변화로 인하여 발광 소자(EL)가 발광되는 현상을 방지할 수 있다. 적외선 광원의 소등 후에 발광 금지 구간(P-IR)으로 진입하여 픽셀 회로에서 초기화와 샘플링 단계가 실시될 수 있다. 초기화 기간에 커패시터(Cst)는 초기화되고 픽셀들은 발광되지 않는다. 따라서, 적외선으로 인하여 픽셀 회로의 커패시터 전압이 변경되더라도 픽셀들의 휘도 변동이 시인되는 현상을 방지할 수 있다.
타이밍 콘트롤러(130)는 도 17에 도시된 바와 같이 발광 금지 구간(P-IR) 동안 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)를 발생하는 반면 발광 허용 구간(A-IR) 동안 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)을 일시적으로 멈추는 형태로 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)을 변조함으로써 발광 금지 구간(P-IR)과 발광 허용 구간(A-IR)을 제어할 수 있다. 스타트 펄스(GVSP, EVSP)는 발광 허용 구간(A-IR) 동안, 발생되지 않는다. 따라서, 타이밍 콘트롤러(130)는 스캔 구동부(121)와 EM 구동부(122)를 제어하여 발광 허용 구간(A-IR)을 원하는 시간으로 설정할 수 있다.
도 18은 본 발명의 일 실시예에 따른 제2 픽셀 영역(CA)의 비구동 기간 동안 적외선 광원이 구동되는 예를 보여 주는 도면이다. 도 18에서 “EL_UDC”는 제2 픽셀 영역(CA)의 평균 휘도 듀티비(duty ratio)를 나타낸다.
도 18을 참조하면, 적외선 광원(201)은 타이밍 콘트롤러(130)의 제어 하에 제2 픽셀 영역(CA)의 비구동 기간 동안 점등될 수 있다. 타이밍 콘트롤러(130)는 제2 픽셀 영역(CA)의 적어도 일부 영역에 존재하는 픽셀들이 동시에 구동되지 않는 비구동 기간을 발광 허용 구간(A-IR)으로 설정할 수 있다. 여기서, 제2 픽셀 영역(CA)의 적어도 일부 영역은 제2 픽셀 영역(CA)의 전체 영역 또는, 제2 픽셀 영역(CA) 내에서 적외선 광원(201)과 중첩되는 픽셀 영역일 수 있다.
타이밍 콘트롤러(130)는 전술한 바와 같이 시프트 클럭(GCLK1, GCLK2, ECLK1, ECLK2)을 변조하여 제2 픽셀 영역(CA)의 적어도 일부 영역에서 픽셀들이 구동되지 않는 비구동 기간을 설정하여 이 비구동 기간에 적외선 광원(201)을 구동할 수 있다. 비구동 기간 동안, 적외선 광원이 점등하여 사용자의 안면이 인식될 수 있다. 안면 인식이 완료되면 적외선 광원이 소등되어 비구동 기간이 끝난 후에, 제2 픽셀 영역(CA)의 스캐닝이 재개될 수 있다. 제2 픽셀 영역(CA)의 비구동 기간 내에서 적외선 광원(201)이 구동되기 때문에 적외선으로 인한 화면의 비정상적인 휘도 변화가 시인되지 않는다.
도 19은 본 발명의 일 실시예에 따른 안면 인식 모드에서 화면의 휘도 제어 방법을 보여 주는 순서도이다. 도 20은 도 19와 같은 휘도 제어 방법을 보여 주는 화면의 평균 휘도 변화를 보여 주는 도면이다. 도 20에서 “EL_UDC”는 제2 픽셀 영역(CA)의 평균 휘도 듀티비(duty ratio)를 나타낸다.
도 19 및 도 20을 참조하면, 호스트 시스템은 안면 인식이 필요한 이벤트가 발생할 때 안면 인식 모드에 진입한다(S101).
안면 인식 모드에서, 표시장치는 표시패널(100)의 현재 휘도(원 휘도)로 미리 설정된 준비 화면을 표시패널(100) 상에 표시한다. 준비 화면은 사용자에게 화면을 바라 보도록 안내할 수 있다(S192).
준비 화면이 표시패널(100)에 표시된 상태에서, 타이밍 콘트롤러(130)는 화면의 평균 휘도가 점진적으로 낮아지도록 픽셀 데이터의 계조값을 점진적으로 낮추고, 적외선 광원(201)을 구동한다(S193). 이 때, 화면 전체의 평균 휘도가 낮아지거나 제2 픽셀 영역(CA)의 휘도가 미리 설정된 휘도값까지 낮아질 수 있다. 준비 화면이 보여야하기 때문에 화면의 휘도는 블랙 계조의 휘도로 낮아지지 않는다. S193 단계에서, 전술한 실시예의 발광 허용 구간(A-IR)의 제어 방법으로 스캔 펄스와 EM 펄스가 제어될 수 있다. 화면이 휘도가 낮아지기 때문에 적외선으로 인한 픽셀의 휘도 저하가 시인되지 않을 수 있다.
화면의 휘도가 저휘도로 유지된 상태에서 사용자의 안면으로부터 반사된 적외선이 적외선 촬상 장치(202)에 수신되고, 촬영된 적외선 영상을 바탕으로 사용자의 안면이 인식된다(S194). 호스트 시스템의 인증 모듈에서 안면 인식에 성공하여 안면 인식이 종료되면, 타이밍 콘트롤러(130)는 화면의 휘도를 원 휘도값으로 높인다(S195 및 S196).
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 200: 광학 장치
201: 적외선 광원 202: 적외선 촬상 장치
203: 도트 프로젝터 DA: 제1 픽셀 영역
CA: 제2 픽셀 영역 P-IR: 발광 금지 구간
A-IR: 발광 허용 구간

Claims (20)

  1. 제1 픽셀 영역과 제2 픽셀 영역에 입력 영상이 재현되는 표시패널;
    상기 표시패널의 픽셀들에 상기 입력 영상의 픽셀 데이터를 기입하는 표시패널 구동부;
    상기 제2 픽셀 영역과 중첩되도록 상기 표시패널의 아래에 배치되는 광원; 및
    상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 설정된 발광 허용 구간에 상기 광원을 구동하는 제어부를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 광원은 적외선을 조사하고,
    상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들은 상기 적외선이 조사되는 서브 픽셀들을 포함하는 표시장치.
  3. 제 1 항에 있어서,
    상기 제2 픽셀 영역은 상기 서브 픽셀들 사이에서 적외선이 통과되는 투광부를 포함하는 표시장치.
  4. 제 2 항에 있어서,
    상기 제어부는,
    상기 제2 픽셀 영역이 스캐닝되어 상기 제2 픽셀 영역의 픽셀들이 구동되는 발광 금지 구간을 설정하고,
    상기 광원이 상기 발광 금지 구간에 소등되고 상기 발광 허용 구간에 점등되는 표시장치.
  5. 제 1 항에 있어서,
    상기 표시패널 구동부는,
    상기 제1 및 제2 픽셀 영역의 서브 픽셀들에 스캔 펄스를 공급하는 제1 게이트 구동부; 및
    상기 제1 및 제2 픽셀 영역의 서브 픽셀들에 발광 제어 펄스를 공급하는 제2 게이트 구동부를 포함하고,
    상기 발광 허용 구간 동안, 상기 스캔 펄스와 상기 발광 제어 펄스는 게이트 오프 전압을 유지하고,
    상기 서브 픽셀들 각각은 상기 게이트 오프 전압에 따라 턴-오프되는 하나 이상의 트랜지스터를 포함하는 표시장치.
  6. 제 4 항에 있어서,
    상기 스캔 펄스가 상기 발광 금지 구간 동안 상기 제2 픽셀 영역의 서브 픽셀들에 인가되고,
    상기 발광 제어 펄스의 전압이 상기 발광 금지 구간의 적어도 일부 구간에 게이트 온 전압으로 반전되고,
    상기 서브 픽셀들의 트랜지스터는 상기 게이트 온 전압에 따라 턴-온되는 표시장치.
  7. 제 4 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들은,
    상기 발광 허용 구간 후의 발광 금지 구간 동안 초기화되는 표시장치.
  8. 제 4 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들은,
    발광 소자;
    제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 상기 발광 소자를 구동하는 구동 소자;
    상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 픽셀 데이터의 데이터 전압이 인가되는 데이터 라인을 상기 제2 노드에 연결하는 제1 스위치 소자;
    상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되어 픽셀 구동 전압을 상기 제1 노드에 공급하는 제2 스위치 소자; 및
    상기 구동 소자의 게이트-소스간 전압을 저장하는 커패시터를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들은,
    상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 기준 전압 라인을 상기 제3 노드에 연결하는 제2 스위치 소자를 더 포함하는 표시장치.
  10. 제 4 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들은,
    발광 소자;
    제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제3 전극을 포함하여 상기 발광 소자를 구동하는 구동 소자;
    제N(N은 자연수) 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 픽셀 데이터의 데이터 전압이 인가되는 데이터 라인을 상기 제1 노드에 연결하는 제1 스위치 소자;
    상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되어 픽셀 구동 전압을 상기 제1 노드에 공급하는 제2 스위치 소자;
    상기 제N 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드와 제3 노드를 연결하는 제3 스위치 소자;
    상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제3 노드를 제4 노드에 연결하는 제4 스위치 소자;
    제N-1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제2 노드를 초기화 전압이 인가되는 제1 전원 라인에 연결하는 제5 스위치 소자;
    상기 제N-1 스캔 펄스 또는 상기 제N 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 제1 전원 라인을 상기 제4 노드에 연결하는 제6 스위치 소자; 및
    상기 픽셀 구동 전압이 인가되는 제2 전원 라인과 상기 제2 노드 사이에 연결된 커패시터를 포함하고,
    상기 발광 소자의 애노드가 상기 제4 노드에 연결되는 표시장치.
  11. 제 10 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들의 구동 기간은,
    초기화 기간, 샘플링 기간, 및 발광 기간으로 나뉘어지고,
    상기 제N 스캔 펄스는 상기 샘플링 기간에 상기 게이트 온 전압으로 발생되어 제1 게이트 라인을 통해 상기 서브 픽셀들에 인가되고,
    상기 제N-1 스캔 펄스는 상기 초기화 기간에 상기 게이트 온 전압으로 발생되어 제2 게이트 라인을 통해 상기 서브 픽셀들에 인가되고,
    상기 발광 제어 펄스는 상기 초기화 기간 및 상기 샘플링 기간에 상기 게이트 오프 전압으로 발생되어 제3 게이트 라인을 통해 상기 서브 픽셀들에 인가되는 표시장치.
  12. 제 11 항에 있어서,
    상기 제2 픽셀 영역의 서브 픽셀들의 초기화 기간 전에 상기 적외선 광원이 소등되는 표시장치.
  13. 제 1 항에 있어서,
    얼굴 인식 모드에서 상기 제1 및 제2 픽셀 영역의 휘도가 점진적으로 낮아질 때 상기 광원이 점등되고, 얼굴 인식이 완료된 후에 상기 광원이 소등되고 상기 제1 및 제2 픽셀 영역의 휘도가 원 휘도로 복원되는 표시장치.
  14. 제1 픽셀 영역과 제2 픽셀 영역에 입력 영상이 재현되는 표시패널과, 상기 제2 픽셀 영역과 중첩되도록 상기 표시패널의 아래에 배치되는 광원을 포함한 표시장치의 구동 방법에 있어서,
    상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 픽셀들의 비구동 기간 내에 설정된 발광 허용 구간에 상기 광원을 구동하는 단계를 포함하는 표시장치의 구동 방법.
  15. 제 14 항에 있어서,
    상기 광원으로부터 발생된 적외선이 상기 제2 픽셀 영역의 적어도 일부 영역에 배치된 서브 픽셀들에 조사되는 단계를 더 포함하는 표시장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 제어부는,
    상기 제2 픽셀 영역이 스캐닝되는 기간 내에서 발광 금지 구간을 설정하는 단계; 및
    상기 광원을 상기 발광 금지 구간에 소등하고 상기 발광 허용 구간에 점등하는 단계를 더 포함하는 표시장치의 구동 방법.
  17. 제 14 항에 있어서,
    상기 제1 및 제2 픽셀 영역의 서브 픽셀들에 스캔 펄스를 공급하는 단계;
    상기 제1 및 제2 픽셀 영역의 서브 픽셀들에 발광 제어 펄스를 공급하는 단계;
    상기 발광 허용 구간 동안, 상기 스캔 펄스와 상기 발광 제어 펄스를 게이트 오프 전압을 유지하는 단계; 및
    상기 서브 픽셀들에 포함된 적어도 하나의 트랜지스터가 상기 게이트 오프 전압에 따라 턴-오프되는 단계를 더 포함하는 표시장치의 구동 방법.
  18. 제 17 항에 있어서,
    상기 스캔 펄스가 상기 발광 금지 구간 동안 상기 제2 픽셀 영역의 서브 픽셀들에 인가되는 단계;
    상기 발광 제어 펄스의 전압이 상기 발광 금지 구간의 적어도 일부 구간에 상기 게이트 온 전압으로 반전되는 단계; 및
    상기 트랜지스터가 상기 게이트 온 전압에 따라 턴-온되는 단계를 더 포함하는 표시장치의 구동 방법.
  19. 제 16 항에 있어서,
    상기 발광 허용 구간 후의 발광 금지 구간 동안 상기 제2 픽셀 영역의 서브 픽셀들을 초기화하는 단계를 더 포함하는 표시장치의 구동 방법.
  20. 제 14 항에 있어서,
    얼굴 인식 모드에서 상기 제1 및 제2 픽셀 영역의 휘도가 점진적으로 낮아질 때 상기 광원이 점등되고, 얼굴 인식이 완료된 후에 상기 광원이 소등되고 상기 제1 및 제2 픽셀 영역의 휘도가 원 휘도로 복원되는 표시장치.
KR1020210099665A 2021-07-29 2021-07-29 표시장치와 그 구동 방법 KR20230018023A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210099665A KR20230018023A (ko) 2021-07-29 2021-07-29 표시장치와 그 구동 방법
CN202210697372.9A CN115691424A (zh) 2021-07-29 2022-06-20 显示装置及其驱动方法
US17/846,765 US20230035356A1 (en) 2021-07-29 2022-06-22 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210099665A KR20230018023A (ko) 2021-07-29 2021-07-29 표시장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20230018023A true KR20230018023A (ko) 2023-02-07

Family

ID=85038651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210099665A KR20230018023A (ko) 2021-07-29 2021-07-29 표시장치와 그 구동 방법

Country Status (3)

Country Link
US (1) US20230035356A1 (ko)
KR (1) KR20230018023A (ko)
CN (1) CN115691424A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223188B2 (en) * 2008-09-16 2012-07-17 Alcatel Lucent Monitor having integral camera and method of operating the same
WO2015116217A1 (en) * 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Camera included in display
KR20180050473A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 표시 장치
US10327308B2 (en) * 2017-09-13 2019-06-18 Essential Products, Inc. Display and a light sensor operable as an infrared emitter and infrared receiver
CN108376696B (zh) * 2017-09-30 2020-08-25 云谷（固安）科技有限公司 终端及显示屏
CN114256322A (zh) * 2018-06-28 2022-03-29 厦门天马微电子有限公司 一种有机发光显示面板、显示装置及其显示方法
KR20200037029A (ko) * 2018-09-28 2020-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
KR102656932B1 (ko) * 2018-12-28 2024-04-11 엘지디스플레이 주식회사 투과 광원을 포함하는 표시 장치
CN109584794A (zh) * 2019-01-25 2019-04-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109859637A (zh) * 2019-01-31 2019-06-07 维沃移动通信有限公司 一种电子设备及其控制方法
CN110010069B (zh) * 2019-03-29 2021-09-24 维沃移动通信有限公司 屏下光源驱动控制方法及终端设备
US11893482B2 (en) * 2019-11-14 2024-02-06 Microsoft Technology Licensing, Llc Image restoration for through-display imaging

Also Published As

Publication number Publication date
US20230035356A1 (en) 2023-02-02
CN115691424A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN114360421B (zh) 显示面板及使用该显示面板的显示装置
US11735109B2 (en) Display panel and display device using the same
US11741910B2 (en) Display panel and display device using the same
KR20220009562A (ko) 표시장치와 이를 포함한 모바일 단말기
KR102474136B1 (ko) 표시패널과 이를 포함한 표시장치 및 모바일 단말기
US20230178033A1 (en) Data driving circuit and display device including the same
US20230096265A1 (en) Gate driving circuit and display device including the same
JP2023066380A (ja) 表示装置
CN115762415A (zh) 像素电路和包括像素电路的显示装置
KR20230060775A (ko) 표시장치와 이를 포함한 모바일 단말기
JP2022055318A (ja) 表示パネル及びこれを用いた表示装置
KR20230018023A (ko) 표시장치와 그 구동 방법
KR102682607B1 (ko) 표시패널과 이를 이용한 표시장치
US20240212617A1 (en) Pixel circuit and display device including the same
US20240212615A1 (en) Pixel circuit and display device including the same
US20230119029A1 (en) Gamma voltage generating circuit and display device including the same
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240063221A (ko) 표시장치와 그 열화 보상 방법 및 표시장치를 포함한 모바일 단말기
KR20230045190A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034824A (ko) 픽셀 회로 및 이를 포함하는 표시장치
KR20240098368A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240106495A (ko) 표시장치
KR20240094464A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination