KR20230012452A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR20230012452A
KR20230012452A KR1020227020889A KR20227020889A KR20230012452A KR 20230012452 A KR20230012452 A KR 20230012452A KR 1020227020889 A KR1020227020889 A KR 1020227020889A KR 20227020889 A KR20227020889 A KR 20227020889A KR 20230012452 A KR20230012452 A KR 20230012452A
Authority
KR
South Korea
Prior art keywords
bump formation
formation surface
wafer
layer
meth
Prior art date
Application number
KR1020227020889A
Other languages
Korean (ko)
Inventor
도모노리 시노다
다쿠 네모토
사쿠라코 다무라
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20230012452A publication Critical patent/KR20230012452A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어갔다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있는 반도체 칩의 제조 방법을 제공한다. 하기 공정 (A) 를 포함하는 반도체 장치의 제조 방법. 공정 (A) : 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 상기 반도체 칩의 상기 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성하는 공정A method for manufacturing a semiconductor chip capable of sufficiently suppressing the formation of a conductive material on the bump formation surface of a semiconductor wafer even if the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer. A method for manufacturing a semiconductor device including the following step (A). Step (A): A step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer on which bumps are formed is protected with a protective layer made of a cured product of a curable resin, wherein at least either of the bumps or the bump formation surface is A step of forming a shield layer on at least a part of a portion of the semiconductor chip exposed from the coating sheet in a state covered by the taking sheet

Description

반도체 장치의 제조 방법Manufacturing method of semiconductor device

본 발명은, 반도체 장치의 제조 방법에 관한 것이다. 더욱 상세히 서술 하면, 본 발명은, 보호층으로서 경화성 수지의 경화물이 형성되어 있는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device in which a cured product of a curable resin is formed as a protective layer.

종래, MPU 나 게이트 어레이 등에 사용하는 다핀의 LSI 패키지를 프린트 배선 기판에 실장하는 경우에는, 복수의 전자 부품을 구비하는 반도체 장치로서, 그 접속 패드부에 공정땜납, 고온 땜납, 금 등으로 이루어지는 볼록상 전극 (이하, 본 명세서에 있어서는 「단자」 라고 칭한다) 이 형성된 것을 사용하고 있다. 그리고, 그들의 단자를 칩 탑재용 기판 상의 서로 대응하는 단자부에 대면, 접촉시켜, 용융/확산 접합하는 실장 방법이 채용되고 있다.Conventionally, when a multi-pin LSI package used for MPUs, gate arrays, etc. is mounted on a printed wiring board, it is a semiconductor device having a plurality of electronic components, and the connection pad portion is made of eutectic solder, high-temperature solder, gold, etc. Convex The one in which the upper electrode (hereinafter referred to as "terminal" in this specification) is used is used. Then, a mounting method is adopted in which the terminals are brought into contact with each other on the chip mounting board to the terminal portions corresponding to each other, and are melted/diffusion bonded.

퍼스널 컴퓨터의 보급과 함께 인터넷은 일반적으로 되고, 현재는, 스마트폰이나 태블릿 단말도 인터넷에 접속되어, 디지털화된 영상, 음악, 사진, 문자 정보 등을 무선 통신 기술에 의해 인터넷을 통하여 전달되는 신이 점점 증가하고 있다. 나아가서는, IoT (Internet of Things) 가 보급되어, 가전, 자동차 등의 여러 가지 애플리케이션 분야에서 센서, RFID (Radio frequency identifier), MEMS (Micro Electro Mechanical Systems), 와이어리스 컴포넌트 등의 반도체 디바이스를 보다 스마트하게 사용하기 위한 패키지 기술에 혁신적인 변혁이 초래되려고 하고 있다.With the spread of personal computers, the Internet has become common, and now, smartphones and tablet terminals are also connected to the Internet, and the scene of transmitting digitized images, music, photos, text information, etc. through the Internet by wireless communication technology is gradually increasing. It is increasing. Furthermore, IoT (Internet of Things) is widespread, making semiconductor devices such as sensors, RFID (Radio frequency identifier), MEMS (Micro Electro Mechanical Systems), and wireless components smarter in various application fields such as home appliances and automobiles. A revolutionary revolution is about to be brought about in packaging technology for use.

전자 기기의 진화가 계속되는 가운데, 반도체 디바이스에 대한 요구 수준은 해마다 높아지고 있다. 특히, 고성능화, 소형화, 고집적화, 저소비 전력화, 저비용화에 대한 요구에 응답하고자 하면, 열 대책, 노이즈 대책의 2 개가 중요한 포인트가 된다.[0002] As electronic devices continue to evolve, the level of demand for semiconductor devices is increasing year by year. In particular, when trying to respond to demands for high performance, miniaturization, high integration, low power consumption, and low cost, two measures of heat and noise become important points.

이와 같은 열 대책, 노이즈 대책에 대응하여, 예를 들어, 반도체 웨이퍼와 그 반도체 웨이퍼에 형성된 단자 전극 (범프) 을 구비하는 반도체 칩에 대해, 도전 재료로 피복하여 실드층을 형성하는 방법이 채용되고 있다.In response to such heat countermeasures and noise countermeasures, for example, a method of forming a shield layer by covering a semiconductor wafer with a conductive material and having terminal electrodes (bumps) formed on the semiconductor wafer is employed. there is.

이러한 실드층 형성은, 반도체 웨이퍼에 형성된 범프가 범프 피복용 시트로 피복된 상태에서 실시되고 있다 (예를 들어, 특허문헌 1 참조).Formation of such a shield layer is carried out in a state where bumps formed on a semiconductor wafer are covered with a sheet for covering bumps (see Patent Document 1, for example).

국제 공개 2020/032175호International Publication No. 2020/032175

그러나, 이러한 종래의 실드층 형성에서는, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가 버려, 통전했을 때, 범프 형성면이 파괴되어 버린다는 문제가 있다.However, in such a conventional shield layer formation, there is a problem that the conductive material for forming the shield layer goes around to the bump formation surface side of the semiconductor wafer, and the bump formation surface is destroyed when energized.

본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어갔다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있는, 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.The present invention has been made in view of such a problem, and even if the conductive material for forming the shield layer goes back to the bump formation surface side of the semiconductor wafer, the semiconductor device can sufficiently suppress the formation of the conductive material on the bump formation surface. It is an object to provide a manufacturing method for

본 발명자 등은 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 수지층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시함으로써, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어간다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.The inventors of the present invention and the like perform shield layer formation on a semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with a resin layer made of a cured product of a curable resin, so that the conductive material for forming the shield layer is applied to the bump formation surface of the semiconductor wafer. Even if it turns to the side, it was found that the formation of the conductive material on the bump formation surface can be sufficiently suppressed, and the present invention was completed.

즉, 본 발명은 하기 [1] ∼ [15] 에 관한 것이다.That is, the present invention relates to the following [1] to [15].

[1] 하기 공정 (A) 를 포함하는, 반도체 장치의 제조 방법.[1] A method for manufacturing a semiconductor device including the following step (A).

·공정 (A) : 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 상기 반도체 칩의 상기 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성하는 공정Step (A): A step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer having bumps is protected with a protective layer made of a cured product of a curable resin, wherein at least one of the bumps and the bump formation surface is A step of forming a shield layer on at least a part of a portion of the semiconductor chip exposed from the covering sheet in a state of being covered with the covering sheet

[2] 하기 공정 (B) 를 추가로 포함하는, [1] 에 기재된 반도체 장치의 제조 방법.[2] The method for manufacturing the semiconductor device according to [1], further comprising the following step (B).

·공정 (B) : 상기 공정 (A) 에 있어서 상기 반도체 칩에 상기 실드층을 형성한 후에, 상기 피복용 시트를 상기 범프 및 상기 반도체 웨이퍼의 적어도 어느 것으로부터 박리하는 공정Step (B): Step of peeling the covering sheet from at least one of the bumps and the semiconductor wafer after forming the shield layer on the semiconductor chip in the step (A)

[3] 상기 반도체 칩을 제작하는 공정 (C) 를 추가로 포함하고, 상기 공정 (C) 가, 하기 공정 (C1) ∼ (C3) 을 이 순서로 포함하는, [1] 또는 [2] 에 기재된 반도체 장치의 제조 방법.[3] In [1] or [2], which further includes a step (C) of manufacturing the semiconductor chip, wherein the step (C) includes the following steps (C1) to (C3) in this order A method for manufacturing the described semiconductor device.

·공정 (C1) : 상기 범프 형성면 상에 경화성 수지층을 형성하는 공정Step (C1): Step of forming a curable resin layer on the bump formation surface

·공정 (C2) : 상기 경화성 수지층을 경화시켜, 상기 보호층을 형성하는 공정Step (C2): Step of curing the curable resin layer to form the protective layer

·공정 (C3) : 상기 보호층이 형성된 반도체 웨이퍼를 개편화 (個片化) 하여, 상기 범프 형성면이 상기 보호층으로 보호되어 있는 반도체 칩을 얻는 공정Step (C3): A step of cutting the semiconductor wafer on which the protective layer is formed into pieces to obtain a semiconductor chip in which the bump formation surface is protected by the protective layer

[4] 상기 공정 (C1) 이, 하기 공정 (C1-1) 및 (C1-3) 을 포함하는, [3] 에 기재된 반도체 장치의 제조 방법.[4] The method of manufacturing the semiconductor device according to [3], wherein the step (C1) includes the following steps (C1-1) and (C1-3).

·공정 (C1-1) : 상기 범프 형성면에, 지지 시트와 경화성 수지층이 적층된 적층 구조를 갖는 보호층 형성용 적층체를, 상기 경화성 수지층을 첩부면 (貼付面) 으로 하여 첩부하는 공정Step (C1-1): Attaching a layered product for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated on the bump formation surface with the curable resin layer serving as the sticking surface. process

·공정 (C1-3) : 상기 지지 시트를 상기 보호층 형성용 적층체로부터 박리하여, 상기 범프 형성면에 상기 경화성 수지층을 형성하는 공정Step (C1-3): Step of peeling the support sheet from the laminate for forming a protective layer and forming the curable resin layer on the bump formation surface

[5] 상기 공정 (C1) 이, 하기 공정 (C1-2) 를 추가로 포함하는, [4] 에 기재된 반도체 장치의 제조 방법.[5] The method of manufacturing the semiconductor device according to [4], wherein the step (C1) further includes the following step (C1-2).

·공정 (C1-2) : 상기 반도체 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정Step (C1-2): A step of grinding the surface of the semiconductor wafer opposite to the bump formation surface

[6] 상기 공정 (C) 가, 상기 공정 (C2) 후에, 공정 (C0) 을 추가로 포함하는, [3] 또는 [4] 에 기재된 반도체 장치의 제조 방법.[6] The method of manufacturing the semiconductor device according to [3] or [4], wherein the step (C) further includes a step (C0) after the step (C2).

·공정 (C0) : 상기 반도체 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정Step (C0): A step of grinding the surface of the semiconductor wafer opposite to the bump formation surface

[7] 상기 공정 (C3) 에 있어서, 상기 범프 형성면측으로부터 절단하여 개편화하는, [3] ∼ [6] 중 어느 하나에 기재된 반도체 장치의 제조 방법.[7] The method of manufacturing the semiconductor device according to any one of [3] to [6], wherein in the step (C3), the bump formation surface side is cut into individual pieces.

[8] 상기 공정 (C3) 에 있어서, 상기 범프 형성면과는 반대측으로부터 절단하여 개편화하는, [3] ∼ [6] 중 어느 하나에 기재된 반도체 장치의 제조 방법.[8] The method of manufacturing the semiconductor device according to any one of [3] to [6], wherein in the step (C3), the semiconductor device is cut into pieces from the side opposite to the bump formation surface.

[9] 상기 반도체 칩을 제작하는 공정 (C') 를 추가로 포함하고, 상기 공정 (C') 가, 하기 공정 (C4) ∼ (C8) 을 포함하는, [1] 또는 [2] 에 기재된 반도체 장치의 제조 방법.[9] The method described in [1] or [2], which further includes a step (C′) of manufacturing the semiconductor chip, wherein the step (C′) includes the following steps (C4) to (C8) A method of manufacturing a semiconductor device.

·공정 (C4) : 상기 범프 형성면에, 분할 예정 라인으로서의 홈부가 상기 범프 형성면과는 반대측의 면에 도달하는 일 없이 형성되어 있는 반도체 칩 제작용 웨이퍼를 준비하는 공정Step (C4): Step of preparing a semiconductor chip fabrication wafer in which grooves as division lines are formed on the bump formation surface without reaching the surface opposite to the bump formation surface

·공정 (C5) : 상기 반도체 칩 제작용 웨이퍼의 상기 범프 형성면을 상기 경화성 수지로 피복함과 함께, 상기 반도체 칩 제작용 웨이퍼에 형성되어 있는 상기 홈부에 상기 경화성 수지를 매립하는 공정Step (C5): A step of coating the bump formation surface of the semiconductor chip fabrication wafer with the curable resin and burying the curable resin in the groove portion formed in the semiconductor chip fabrication wafer

·공정 (C6) : 상기 반도체 칩 제작용 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정Step (C6): A step of grinding the surface of the semiconductor chip fabrication wafer on the side opposite to the bump formation surface

·공정 (C7) : 상기 경화성 수지를 경화시켜, 상기 보호층이 부착된 반도체 칩 제작용 웨이퍼를 얻는 공정Step (C7): A step of curing the curable resin to obtain a semiconductor chip fabrication wafer with the protective layer

·공정 (C8) : 상기 보호층이 부착된 반도체 칩 제작용 웨이퍼를 상기 분할 예정 라인을 따라 개편화하여, 상기 범프 형성면 및 측면이 상기 보호층으로 보호되어 있는 반도체 칩을 얻는 공정Step (C8): A step of obtaining a semiconductor chip having the bump formation surface and side surface protected by the protective layer by singling the semiconductor chip fabrication wafer with the protective layer into pieces along the line to be divided

[10] 상기 공정 (C8) 에 있어서, 상기 범프 형성면측으로부터 절단하여 개편화하는, [9] 에 기재된 반도체 장치의 제조 방법.[10] The method of manufacturing the semiconductor device according to [9], wherein in the step (C8), the bump formation surface side is cut into individual pieces.

[11] 상기 공정 (C8) 에 있어서, 상기 범프 형성면과는 반대측으로부터 절단하여 개편화하는, [9] 에 기재된 반도체 장치의 제조 방법.[11] The method of manufacturing the semiconductor device according to [9], wherein in the step (C8), the semiconductor device is cut into pieces from the side opposite to the bump formation surface.

[12] 하기 공정 (E1) 을 추가로 포함하는, [1] ∼ [11] 중 어느 하나에 기재된 반도체 장치의 제조 방법. [12] The method of manufacturing the semiconductor device according to any one of [1] to [11], further including the following step (E1).

·공정 (E1) : 상기 반도체 칩을 개별적으로 상기 피복용 시트 상에 재치 (載置) 하여, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 상기 피복용 시트로 피복된 상태로 하는 공정Step (E1): A step of individually placing the semiconductor chips on the covering sheet so that at least either of the bumps and the bump formation surfaces are covered with the covering sheet

[13] 하기 공정 (E2) 를 추가로 포함하는, [1] ∼ [11] 중 어느 하나에 기재된 반도체 장치의 제조 방법.[13] The method of manufacturing the semiconductor device according to any one of [1] to [11], further including the following step (E2).

·공정 (E2) : 상기 반도체 칩을 일괄적으로 상기 피복용 시트 상에 재치하여, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 상기 피복용 시트로 피복된 상태로 하는 공정Step (E2): A step of placing the semiconductor chips collectively on the covering sheet so that at least either of the bumps and the bump formation surfaces are covered with the covering sheet.

[14] 하기 공정 (F) 를 추가로 포함하는, [1] ∼ [13] 중 어느 하나에 기재된 반도체 장치의 제조 방법.[14] The method for manufacturing the semiconductor device according to any one of [1] to [13], further including the following step (F).

·공정 (F) : 상기 반도체 칩이 재치된 상기 피복용 시트를 확장하는 공정 Step (F): Step of expanding the covering sheet on which the semiconductor chips are placed

[15] 하기 공정 (G) ∼ (I) 를 추가로 포함하는, [1] ∼ [11] 중 어느 하나에 기재된 반도체 장치의 제조 방법.[15] The method for manufacturing the semiconductor device according to any one of [1] to [11], further comprising steps (G) to (I) below.

·공정 (G) : 상기 반도체 칩을 확장 테이프 상에 재치하는 공정 Step (G): Step of placing the semiconductor chip on an expansion tape

·공정 (H) : 상기 반도체 칩이 재치된 확장 테이프를 확장하는 공정Step (H): Step of expanding the expansion tape on which the semiconductor chip is mounted

·공정 (I) : 상기 확장된 확장 테이프 상에 재치된 반도체 칩을 상기 피복용 시트에 전사하는 공정Step (I): Step of transferring the semiconductor chip placed on the expanded tape to the covering sheet

본 발명에 의하면, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어갔다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있는, 반도체 칩의 제조 방법을 제공하는 것이 가능해진다.According to the present invention, even if the conductive material for forming the shield layer is turned to the bump formation surface side of the semiconductor wafer, the formation of the conductive material on the bump formation surface can be sufficiently suppressed to provide a method for manufacturing a semiconductor chip. it becomes possible

도 1 은, 본 발명의 반도체 장치의 제조 방법의 공정 개략도이다.
도 2 는, 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태의 개략을 나타내는 도면이다.
도 3 은, 범프가 부착된 웨이퍼의 일례를 나타내는 개략 단면도이다.
도 4 는, 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태에 있어서의 공정 (C1-1) 및 (C1-3) 을 나타내는 개략도이다.
도 5A 는, 범프 및 범프 형성면이 피복용 시트에 피복된 상태에서, 반도체 칩의 피복용 시트로부터 노출되어 있는 부분에 실드층을 형성하는 경우를 설명하는 도면이다.
도 5B 는, 범프 형성면의 일부가 피복용 시트에 피복된 상태에서, 반도체 칩의 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성하는 경우를 설명하는 도면이다.
도 6 은, 본 발명의 반도체 장치의 제조 방법에 사용되는 피복용 시트 형성용 적층체의 일례를 모식적으로 나타내는 단면도이다.
도 7 은, 본 발명의 반도체 장치의 제조 방법의 제 2 실시형태의 개략을 나타내는 도면이다.
도 8 은, 본 발명의 반도체 장치의 제조 방법의 제 3 실시형태의 개략을 나타내는 도면을 나타낸다.
도 9 는, 본 발명의 반도체 장치의 제조 방법의 제 4 실시형태의 개략을 나타내는 도면을 나타낸다.
도 10 은, 공정 (C4) 에서 준비하는 반도체 칩 제작용 웨이퍼의 일례를 나타내는 상면도이다.
도 11 은, 공정 (C4) 에서 준비하는 반도체 칩 제작용 웨이퍼의 일례를 나타내는 개략 단면도이다.
도 12 는, 공정 (C5) 의 개략을 나타내는 도면이다.
도 13 은, 공정 (C6) ∼ (C8) 의 개략을 나타내는 도면이다.
도 14 는, 본 발명의 반도체 장치의 제조 방법의 제 5 실시형태의 개략을 나타내는 도면을 나타낸다.
도 15 는, 본 발명의 반도체 장치의 제조 방법의 제 6 실시형태의 개략을 나타내는 도면을 나타낸다.
1 is a process schematic diagram of a method for manufacturing a semiconductor device according to the present invention.
2 is a schematic diagram of a first embodiment of a method for manufacturing a semiconductor device of the present invention.
3 is a schematic cross-sectional view showing an example of a wafer with bumps.
4 is a schematic diagram showing steps (C1-1) and (C1-3) in the first embodiment of the semiconductor device manufacturing method of the present invention.
5A is a diagram for explaining a case where a shield layer is formed on a portion of a semiconductor chip exposed from a covering sheet in a state where bumps and bump formation surfaces are covered with a covering sheet.
Fig. 5B is a diagram for explaining a case where a shield layer is formed on at least a part of a portion exposed from the covering sheet of a semiconductor chip in a state where a part of the bump formation surface is covered with the covering sheet.
Fig. 6 is a cross-sectional view schematically showing an example of a laminate for forming a covering sheet used in the method for manufacturing a semiconductor device of the present invention.
7 is a schematic diagram of a second embodiment of a method for manufacturing a semiconductor device of the present invention.
8 shows a schematic diagram of a third embodiment of a method for manufacturing a semiconductor device of the present invention.
9 shows a schematic diagram of a fourth embodiment of a semiconductor device manufacturing method of the present invention.
10 is a top view showing an example of a semiconductor chip fabrication wafer prepared in step (C4).
11 is a schematic cross-sectional view showing an example of a semiconductor chip fabrication wafer prepared in step (C4).
12 is a diagram showing an outline of the step (C5).
13 is a diagram showing an outline of steps (C6) to (C8).
Fig. 14 shows a schematic diagram of a fifth embodiment of a method for manufacturing a semiconductor device of the present invention.
Fig. 15 shows a schematic diagram of a sixth embodiment of a semiconductor device manufacturing method of the present invention.

본 명세서에 있어서, 「유효 성분」 이란, 대상이 되는 조성물에 포함되는 성분 중, 물이나 유기 용매 등의 희석 용매를 제외한 성분을 가리킨다. In this specification, "active ingredient" refers to a component excluding diluent solvents, such as water and an organic solvent, among the components contained in the target composition.

또, 본 명세서에 있어서, 「(메트)아크릴산」 이란, 「아크릴산」 과 「메타크릴산」 의 쌍방을 나타내고, 다른 유사 용어도 동일하다.In addition, in this specification, "(meth)acrylic acid" shows both "acrylic acid" and "methacrylic acid", and other similar terms are also the same.

또, 본 명세서에 있어서, 「치환 아미노기」 란, 아미노기의 1 개 또는 2 개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기를 의미한다.In addition, in this specification, "substituted amino group" means the group formed by replacing 1 or 2 hydrogen atoms of an amino group with groups other than a hydrogen atom.

또, 본 명세서에 있어서, 중량 평균 분자량 및 수평균 분자량은, 겔·퍼미에이션·크로마토그래피 (GPC) 법에 의해 측정되는 폴리스티렌 환산값이다.In addition, in this specification, a weight average molecular weight and a number average molecular weight are polystyrene conversion values measured by the gel permeation chromatography (GPC) method.

또, 본 명세서에 있어서, 바람직한 수치 범위 (예를 들어, 함유량 등의 범위) 에 대해, 단계적으로 기재된 하한값 및 상한값은, 각각 독립적으로 조합할 수 있다. 예를 들어, 「바람직하게는 10 ∼ 90, 보다 바람직하게는 30 ∼ 60」 이라는 기재로부터, 「바람직한 하한값 (10)」 과 「보다 바람직한 상한값 (60)」 을 조합하여, 「10 ∼ 60」 으로 할 수도 있다.In addition, in this specification, the lower limit value and upper limit value described step by step for a preferable numerical range (for example, ranges such as content) can be independently combined. For example, from the description of "preferably 10 to 90, more preferably 30 to 60", "preferably lower limit value (10)" and "more preferable upper limit value (60)" are combined to obtain "10 to 60" You may.

[본 발명의 반도체 칩의 제조 방법][Method of manufacturing semiconductor chip of the present invention]

본 발명의 반도체 칩의 제조 방법의 공정 개략도를 도 1 에 나타낸다.A process schematic diagram of the method for manufacturing a semiconductor chip of the present invention is shown in FIG. 1 .

본 발명의 반도체 칩의 제조 방법은, 반도체 칩을 제작하는 공정 (C) (「공정 (C1) ∼ (C3)」) 또는 공정 (C') (「공정 (C4) ∼ (C8)」), 하기 공정 (A), 하기 공정 (B) 를 이 순서로 포함하는 것이 바람직하다.The method for manufacturing a semiconductor chip of the present invention includes a step (C) ("steps (C1) to (C3)") or a step (C') ("steps (C4) to (C8)") of manufacturing a semiconductor chip; It is preferable to include the following process (A) and the following process (B) in this order.

·공정 (A) : 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 반도체 칩의 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성하는 공정Step (A): A step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer with bumps is protected with a protective layer made of a cured product of a curable resin, wherein at least one of the bumps and the bump formation surface is for coating A process of forming a shield layer on at least a part of a portion exposed from the sheet for coating a semiconductor chip in a state covered with a sheet

·공정 (B) : 공정 (A) 에 있어서 반도체 칩에 실드층을 형성한 후에, 피복용 시트를 범프 및 반도체 웨이퍼의 적어도 어느 것으로부터 박리하는 공정Step (B): After forming the shield layer on the semiconductor chip in step (A), the step of peeling the covering sheet from at least one of the bumps and the semiconductor wafer

또한, 하기 공정 (E1) 또는 하기 공정 (E2), 하기 공정 (F) 가, 공정 (C) 또는 공정 (C') 와 공정 (A) 사이에 임의로 도입된다.In addition, the following process (E1) or the following process (E2) and the following process (F) are arbitrarily introduced between process (C) or process (C') and process (A).

·공정 (E1) : 반도체 칩을 개별적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 하는 공정Step (E1): A step of individually placing semiconductor chips on a covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet.

·공정 (E2) : 반도체 칩을 일괄적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 하는 공정Step (E2): A step of placing semiconductor chips collectively on a covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet

·공정 (F) : 반도체 칩이 재치된 피복용 시트를 확장하는 공정Step (F): Step of expanding the covering sheet on which the semiconductor chips are placed

또한, 상기 공정 중 공정 (A) 만이 필수의 공정이고, 다른 공정은 임의의 공정이다.Among the above steps, only the step (A) is an essential step, and the other steps are arbitrary steps.

상기 공정을 포함하는 제조 방법에 의해, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어갔다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있는 반도체 칩이 얻어진다.A semiconductor chip capable of sufficiently suppressing the formation of the conductive material on the bump formation surface of the semiconductor wafer is obtained by the manufacturing method including the above steps, even if the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer. lose

이하, 본 발명의 반도체 칩의 제조 방법에 대해, 실시형태마다 상세히 서술한다.Hereinafter, the manufacturing method of the semiconductor chip of this invention is explained in detail for every embodiment.

또한, 이후의 설명에서는, 「반도체 칩」 을 간단히 「칩」 이라고도 한다.In addition, in the following description, "semiconductor chip" is simply referred to as "chip".

<제 1 실시형태><First Embodiment>

도 2 는, 본 발명의 반도체 장치의 제조 방법의 제 1 실시형태의 개략을 나타내는 도면이다.2 is a schematic diagram of a first embodiment of a method for manufacturing a semiconductor device of the present invention.

제 1 실시형태에서는, 도 2 에 나타내는 바와 같이, 공정 (C) (공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3)), 공정 (E1), 공정 (A), 공정 (B) 가 이 순서로 실시된다.In the first embodiment, as shown in FIG. 2 , step (C) (step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3)), step (E1), step (A), and step (B) are performed in this order.

<<공정 (C)>><<Process (C)>>

공정 (C) 는, 반도체 칩을 제작하는 공정이고, 대략적으로는, 하기 공정 (C1), 하기 공정 (C2), 하기 공정 (C3) 을 이 순서로 포함한다.Step (C) is a step of manufacturing a semiconductor chip, and generally includes the following step (C1), the following step (C2), and the following step (C3) in this order.

·공정 (C1) : 범프 형성면 상에 경화성 수지층을 형성하는 공정Step (C1): Step of forming a curable resin layer on the bump formation surface

·공정 (C2) : 경화성 수지층을 경화시켜, 보호층을 형성하는 공정Step (C2): Step of curing the curable resin layer to form a protective layer

·공정 (C3) : 보호층이 형성된 반도체 웨이퍼를 개편화하여, 범프 형성면이 보호층으로 보호되어 있는 반도체 칩을 얻는 공정Step (C3): A step of dicing a semiconductor wafer with a protective layer into pieces to obtain a semiconductor chip whose bump formation surface is protected by a protective layer

(공정 (C1))(Process (C1))

공정 (C1) 에서는, 범프를 구비하는 반도체 웨이퍼의 범프 형성면에, 경화성 수지층을 형성한다. 경화성 수지층의 형성 방법은, 특별히 한정되지 않고, 예를 들어, 범프를 구비하는 반도체 웨이퍼의 범프 형성면에, 후술하는 경화성 수지 조성물을 도포한 후, 건조시키는 방법 등을 들 수 있다.In step (C1), a curable resin layer is formed on the bump formation surface of the semiconductor wafer provided with bumps. The method for forming the curable resin layer is not particularly limited, and examples thereof include a method in which a curable resin composition described later is applied to a bump formation surface of a semiconductor wafer having bumps and then dried.

((범프를 구비하는 반도체 웨이퍼))((semiconductor wafer with bumps))

본 발명의 반도체 장치의 제조 방법에 있어서 사용되는, 범프를 구비하는 반도체 웨이퍼의 일례를 도 3 에 나타낸다. 범프를 구비하는 반도체 웨이퍼 (10) 는, 반도체 웨이퍼 (11) 의 회로면 (11a) 에 범프 (12) 를 구비한다. 범프 (12) 는, 통상, 복수 형성된다.3 shows an example of a semiconductor wafer having bumps used in the method of manufacturing a semiconductor device of the present invention. The semiconductor wafer 10 provided with bumps equips the circuit surface 11a of the semiconductor wafer 11 with bumps 12 . The bump 12 is normally formed in multiple numbers.

또한, 이후의 설명에 있어서, 「범프를 구비하는 반도체 웨이퍼」 는, 「범프가 부착된 웨이퍼」 나 「반도체 칩 제작용 웨이퍼」 라고도 한다. 또, 이후의 설명에 있어서, 「반도체 웨이퍼」 는, 「웨이퍼」 라고도 하고, 「회로면」 은, 「범프 형성면」 이라고도 한다.In the following description, a "semiconductor wafer with bumps" is also referred to as a "wafer with bumps" or a "wafer for producing semiconductor chips." In the following description, a "semiconductor wafer" is also referred to as a "wafer", and a "circuit surface" is also referred to as a "bump formation surface".

범프 (12) 의 형상은, 특별히 한정되지 않고, 칩 탑재용의 기판 상의 전극 등에 접촉시켜 고정시키는 것이 가능하면, 어떠한 형상이어도 된다.The shape of the bump 12 is not particularly limited, and may be any shape as long as it can be brought into contact with and fixed to an electrode or the like on a chip mounting substrate.

예를 들어, 도 3 에서는, 범프 (12) 를 구상으로 하고 있지만, 범프 (12) 는 회전 타원체이어도 된다. 당해 회전 타원체는, 예를 들어, 웨이퍼 (11) 의 범프 형성면 (11a) 에 대해 수직 방향으로 연장된 회전 타원체이어도 되고, 웨이퍼 (11) 의 범프 형성면 (11a) 에 대해 수평 방향으로 연장된 회전 타원체이어도 된다. 또, 범프 (12) 는 필러 (기둥) 형상이어도 된다.For example, although the bump 12 is made into a spherical shape in FIG. 3, the bump 12 may be a spheroidal shape. The spheroid may be, for example, a spheroid extending in a vertical direction with respect to the bump formation surface 11a of the wafer 11, or a spheroid extending in a horizontal direction with respect to the bump formation surface 11a of the wafer 11. It may be a spheroid. Moreover, the bump 12 may be a pillar (pillar) shape.

범프 (12) 의 높이는, 특별히 한정되지 않고, 예를 들어 30 ∼ 300 ㎛, 바람직하게는 60 ∼ 250 ㎛, 보다 바람직하게는 80 ∼ 200 ㎛ 이다.The height of the bump 12 is not particularly limited, and is, for example, 30 to 300 µm, preferably 60 to 250 µm, and more preferably 80 to 200 µm.

또한, 본 명세서에서는, 「범프 (12) 의 높이」 란, 1 개의 범프에 주목했을 때, 범프 형성면 (11a) 으로부터 가장 높은 위치에 존재하는 부위에서의 높이를 의미한다.In addition, in this specification, "height of the bump 12" means the height at the part which exists in the highest position from the bump formation surface 11a, when paying attention to one bump.

범프 (12) 의 개수에 대해서도, 특별히 한정되지 않고, 설계상의 요구에 따라 적절히 변경된다.The number of bumps 12 is not particularly limited, and is appropriately changed according to design requirements.

웨이퍼 (11) 는, 예를 들어, 배선, 커패시터, 다이오드, 및 트랜지스터 등의 회로가 표면에 형성된 반도체 웨이퍼이다. 당해 웨이퍼의 재질은 특별히 한정되지 않고, 예를 들어, 실리콘 웨이퍼, 실리콘 카바이드 웨이퍼, 화합물 반도체 웨이퍼, 유리 웨이퍼, 및 사파이어 웨이퍼 등을 들 수 있다.The wafer 11 is, for example, a semiconductor wafer on which circuits such as wirings, capacitors, diodes, and transistors are formed. The material of the wafer is not particularly limited, and examples thereof include silicon wafers, silicon carbide wafers, compound semiconductor wafers, glass wafers, and sapphire wafers.

웨이퍼 (11) 의 사이즈는, 배치 처리 효율을 높이는 관점에서, 통상 8 인치 (직경 200 ㎜) 이상이고, 바람직하게는 12 인치 (직경 300 ㎜) 이상, 보다 바람직하게는 400 ㎜ 이상, 더욱 바람직하게는 500 ㎜ 이상, 특히 바람직하게는 600 ㎜ 이상이다. 또한, 웨이퍼의 형상은, 원형에는 한정되지 않고, 예를 들어 정방형이나 장방형 등의 각형이어도 된다. 각형의 웨이퍼의 경우, 웨이퍼 (11) 의 사이즈는, 배치 처리 효율을 높이는 관점에서, 가장 긴 변의 길이가, 상기 사이즈 (직경) 의 범위 내인 것이 바람직하다.The size of the wafer 11 is usually 8 inches (diameter 200 mm) or more, preferably 12 inches (diameter 300 mm) or more, more preferably 400 mm or more, still more preferably is 500 mm or more, particularly preferably 600 mm or more. In addition, the shape of the wafer is not limited to a circular shape, and may be a square shape such as a square or a rectangle. In the case of a prismatic wafer, it is preferable that the length of the longest side of the size of the wafer 11 is within the range of the size (diameter) from the viewpoint of increasing batch processing efficiency.

웨이퍼 (11) 의 두께는, 상기 공정 (C2) 에 있어서, 경화성 수지층을 경화시키는 것에 따른 웨이퍼 (11) 의 휨을 억제하는 관점에서, 예를 들어 300 ㎛ 이상, 바람직하게는 400 ㎛ 이상, 보다 바람직하게는 500 ㎛ 이상, 더욱 바람직하게는 600 ㎛ 이상이다. 또한, 웨이퍼 (11) 는, 이면 연삭에 의한 박화 가공이 실시되어 있지 않은 것이 바람직하다.The thickness of the wafer 11 is, for example, 300 μm or more, preferably 400 μm or more, from the viewpoint of suppressing warpage of the wafer 11 due to curing the curable resin layer in the step (C2). It is preferably 500 μm or more, more preferably 600 μm or more. In addition, it is preferable that the wafer 11 is not subjected to a thinning process by grinding the back side.

웨이퍼 (11) 의 사이즈와 두께의 비 [웨이퍼 사이즈 (직경)/웨이퍼 두께] 는, 바람직하게는 1000 이하, 보다 바람직하게는 700 이하, 더욱 바람직하게는 500 이하, 보다 더욱 바람직하게는 400 이하, 나아가 더욱 바람직하게는 300 이하이다. 또, 웨이퍼 (11) 의 사이즈와 두께의 비 [웨이퍼 사이즈 (직경)/웨이퍼 두께] 는, 통상 100 이상, 바람직하게는 200 이상이다.The ratio of the size and thickness of the wafer 11 [wafer size (diameter)/wafer thickness] is preferably 1000 or less, more preferably 700 or less, even more preferably 500 or less, still more preferably 400 or less, Furthermore, it is 300 or less more preferably. Also, the ratio of the size and thickness of the wafer 11 [wafer size (diameter)/wafer thickness] is usually 100 or more, preferably 200 or more.

여기서, 본 발명의 반도체 장치의 제조 방법의 일례로서, 경화성 수지층의 형성은, 지지 시트와 경화성 수지층을 적층한 적층 구조를 갖는 보호층 형성용 적층체를 사용하여 실시하는 것이 바람직하다.Here, as an example of the manufacturing method of the semiconductor device of the present invention, the formation of the curable resin layer is preferably performed using a laminate for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated.

구체적으로는, 공정 (C1) 이, 하기 공정 (C1-1) 및 (C1-3) 을 포함하는 것이 바람직하고, 하기 공정 (C1-2) 를 추가로 포함하고 있어도 된다.Specifically, the step (C1) preferably includes the following steps (C1-1) and (C1-3), and may further include the following step (C1-2).

·공정 (C1-1) : 범프 형성면에, 지지 시트와 경화성 수지층이 적층된 적층 구조를 갖는 보호층 형성용 적층체를, 경화성 수지층을 첩부면으로 하여 첩부하는 공정Step (C1-1): A step of attaching a layered product for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated on the bump formation surface with the curable resin layer as the sticking surface

·공정 (C1-2) : 범프 형성면에 보호층 형성용 적층체가 형성된 상태에서, 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정Step (C1-2): A step of grinding the surface opposite to the bump formation surface in a state where the laminate for forming a protective layer is formed on the bump formation surface

·공정 (C1-3) : 지지 시트를 보호층 형성용 적층체로부터 박리하여, 범프 형성면에 경화성 수지층을 형성하는 공정Step (C1-3): Step of peeling the support sheet from the laminate for forming a protective layer to form a curable resin layer on the bump formation surface

이하, 공정 (C1-1), (C1-2) 및 (C1-3) 에 대해 상세히 서술한다.Steps (C1-1), (C1-2) and (C1-3) are described in detail below.

((공정 (C1-1)))((Process (C1-1)))

공정 (C1-1) 에서는, 범프 형성면에, 지지 시트와 경화성 수지층이 적층된 적층 구조를 갖는 보호층 형성용 적층체를, 경화성 수지층을 첩부면으로 하여 첩부한다.In step (C1-1), a layered product for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated is applied to the bump formation surface with the curable resin layer serving as the sticking surface.

공정 (C1-1) 에 있어서, 보호층 형성용 적층체를 구성하는 지지 시트는, 경화성 수지층을 지지할 수 있는 시트상의 부재이면, 특별히 한정되지 않는다. 예를 들어, 지지 시트는, 지지 기재이어도 되고, 지지 기재의 일방의 면에 박리 처리가 실시된 박리 필름이어도 되고, 지지 기재와 점착제층을 갖는 적층체이어도 된다.In step (C1-1), the support sheet constituting the laminate for forming a protective layer is not particularly limited as long as it is a sheet-like member capable of supporting the curable resin layer. For example, the support sheet may be a support substrate, a release film obtained by subjecting one side of the support substrate to a release treatment, or may be a laminate comprising a support substrate and an adhesive layer.

지지 시트가 박리 필름인 경우, 경화성 수지층은, 지지 기재의 박리 처리면에 형성된다.When the support sheet is a release film, the curable resin layer is formed on the release treatment surface of the support substrate.

또, 지지 시트가 지지 기재의 점착제층과의 적층체인 경우, 경화성 수지층은, 당해 지지 시트의 점착제층과 첩합 (貼合) 된다.In the case where the support sheet is a laminate of the support substrate and the pressure-sensitive adhesive layer, the curable resin layer is bonded to the pressure-sensitive adhesive layer of the support sheet.

여기서, 본 발명의 반도체 장치의 제조 방법의 일례에서는, 도 4 (C1-1) 에 나타내는 바와 같이, 지지 시트 (30a) 가, 지지 기재 (31), 완충층 (32), 및 점착제층 (33) 이 이 순서로 적층된 적층 구조를 갖는 것이 바람직하다. 그리고, 보호층 형성용 적층체 (30) 는, 지지 기재 (31), 완충층 (32), 점착제층 (33), 및 경화성 수지층 (20) 이 이 순서로 적층된 적층 구조를 갖는 것이 바람직하다.Here, in one example of the semiconductor device manufacturing method of the present invention, as shown in FIG. It is preferable to have a laminated structure laminated in this order. The layered product 30 for forming a protective layer preferably has a laminated structure in which the supporting substrate 31, the buffer layer 32, the pressure-sensitive adhesive layer 33, and the curable resin layer 20 are laminated in this order. .

보호층 형성용 적층체 (30) 를, 경화성 수지층 (20) 을 첩합면으로 하여 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에 압착시키면, 보호층 형성용 적층체 (30) 의 경화성 수지층 (20), 점착제층 (33), 및 완충층 (32) 은, 범프 (12) 에 의해 가압된다. 그 때문에, 압착 초기는, 경화성 수지층 (20), 점착제층 (33), 및 완충층 (32) 이, 범프 (12) 의 형상에 추종한 오목상으로 변형된다. 그리고, 범프 (12) 로부터의 가압이 지속되면, 최종적으로는 범프 (12) 의 정부 (頂部) 가 경화성 수지층 (20) 을 관통하여 지지 시트 (30a) 에 접한다. 이 때, 범프 (12) 에 가해지는 압력이 지지 시트 (30a) 의 점착제층 (33) 및 완충층 (32) 에 의해 분산되어, 범프 (12) 에 대한 데미지가 억제된다.When the laminate 30 for forming a protective layer is pressed against the bump formation surface 11a of the wafer 10 with bumps using the curable resin layer 20 as a bonding surface, the laminate 30 for forming a protective layer The curable resin layer 20, the pressure-sensitive adhesive layer 33, and the buffer layer 32 are pressed by the bumps 12. Therefore, at the initial stage of compression, the curable resin layer 20, the pressure-sensitive adhesive layer 33, and the buffer layer 32 are deformed into a concave shape following the shape of the bump 12. Then, when the pressure from the bump 12 continues, the top of the bump 12 finally penetrates the curable resin layer 20 and comes into contact with the support sheet 30a. At this time, the pressure applied to the bumps 12 is dispersed by the pressure-sensitive adhesive layer 33 and the buffer layer 32 of the support sheet 30a, and damage to the bumps 12 is suppressed.

단, 범프 (12) 는, 반드시 지지 시트 (30a) 측으로 돌출시키지 않아도 되고, 경화성 수지층 (20) 의 내부에 매립된 상태이어도 된다. 이와 같은 상태이어도, 후술하는 노출 처리 등에 의해, 범프 (12) 의 정부를, 보호층으로부터 노출시킬 수 있다.However, the bump 12 does not necessarily have to protrude toward the support sheet 30a side, and may be in a state of being embedded in the curable resin layer 20 . Even in such a state, the top of the bump 12 can be exposed from the protective layer by an exposure process or the like described later.

여기서, 공정 (C1-1) 에 있어서 사용되는, 보호층 형성용 적층체를 구성하는 지지 시트에는, 범프에 대한 양호한 매립성과, 공정 (C1-3) 에 있어서의 보호층 형성용 적층체로부터의 지지 시트의 박리 용이성이 요구된다.Here, the support sheet constituting the laminate for forming a protective layer used in the step (C1-1) has a good embedding property for bumps and a layer from the laminate for forming a protective layer in the step (C1-3). Ease of peeling of the support sheet is required.

본 발명의 반도체 장치의 제조 방법의 일례에 있어서, 지지 시트 (30a) 가 갖는 완충층 (32) 은, 범프에 대한 양호한 매립성을 확보하기 쉽게 하는 관점에서, 두께가 100 ∼ 500 ㎛ 인 것이 바람직하고, 150 ∼ 450 ㎛ 인 것이 보다 바람직하고, 200 ∼ 400 ㎛ 인 것이 더욱 바람직하다.In one example of the semiconductor device manufacturing method of the present invention, the thickness of the buffer layer 32 included in the support sheet 30a is preferably 100 to 500 μm from the viewpoint of ensuring good embedding of bumps. , more preferably from 150 to 450 μm, more preferably from 200 to 400 μm.

경화성 수지층의 유지성 (접착성) 과 웨이퍼 범프면 첩부 후의 박리성의 관점에서, 지지 시트 (30a) 가 갖는 점착제층 (33) 은, 두께가 5 ∼ 50 ㎛ 인 것이 바람직하고, 5 ∼ 30 ㎛ 인 것이 보다 바람직하고, 5 ∼ 15 ㎛ 인 것이 더욱 바람직하다.From the viewpoint of the retention (adhesiveness) of the curable resin layer and the peelability after being attached to the wafer bump surface, the pressure-sensitive adhesive layer 33 of the support sheet 30a has a thickness of preferably 5 to 50 μm, and preferably 5 to 30 μm. It is more preferable, and it is more preferable that it is 5-15 micrometers.

또한, 상기 공정 (C1-1) 은, 예를 들어, 이면 연삭용 표면 보호 테이프 첩부 장치 (린텍 주식회사 제조 「RAD-3520F/12」) 를 사용하여 실시할 수 있다.In addition, the said process (C1-1) can be carried out using, for example, a surface protection tape sticking device for grinding the back side (“RAD-3520F/12” manufactured by Lintec Corporation).

((공정 (C1-2)))((Step (C1-2)))

공정 (C1-2) 에서는, 범프가 부착된 웨이퍼의 범프 형성면과는 반대면을 연삭한다. 요컨대, 범프가 부착된 웨이퍼를 이면 연삭하여, 웨이퍼를 박화한다. In step (C1-2), the surface opposite to the bump formation surface of the wafer with bumps is ground. In short, the back side of the wafer with bumps is ground to thin the wafer.

여기서, 공정 (C1-2) 의 연삭은, 공정 (C1) 의 일부로서, 범프 형성면에 보호층 형성용 적층체가 형성된 상태에서, 상기 서술한 공정 (C1-1) 과 후술하는 공정 (C1-3) 사이에 실시되어도 된다. 여기서, 공정 (C1) 의 일부로서 공정 (C1-2) 의 연삭이 실시되지 않고, 범프가 부착된 웨이퍼의 범프 형성면에 형성된 경화성 수지층을 경화시켜 보호층을 형성하는 공정 (C2) 후의 공정 (C0) 으로서, 범프가 부착된 웨이퍼의 범프 형성면과는 반대면을 연삭해도 된다.Here, the grinding of the step (C1-2) is a part of the step (C1), in a state where the laminate for forming a protective layer is formed on the bump formation surface, and the step (C1-1) described above and the step (C1- 3). Here, as a part of the step (C1), the step after the step (C2) of forming a protective layer by curing the curable resin layer formed on the bump formation surface of the bumped wafer without performing the grinding of the step (C1-2) As (C0), the surface opposite to the bump formation surface of the wafer with bumps may be ground.

공정 (C1-2) 에 있어서의 범프 형성면에 보호층 형성용 적층체가 형성된 상태에서의 범프가 부착된 웨이퍼 (10) 의 이면 연삭은, 예를 들어, 도 4 (C1-1) 에 나타내는 바와 같이, 보호층 형성용 적층체 (30) 가 첩부된 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 측을 척 테이블 등의 고정 테이블 (도시 생략) 상에 고정시키고, 웨이퍼 (11) 의 이면 (11b) 을 그라인더 (도시 생략) 등에 의해 연삭함으로써 실시한다.The grinding of the back side of the wafer 10 with bumps in the state in which the layered body for forming a protective layer is formed on the bump formation surface in step (C1-2) is, for example, as shown in FIG. 4 (C1-1) Similarly, the bump formation surface 11a side of the wafer 10 with bumps to which the layered body 30 for forming a protective layer is attached is fixed on a stationary table (not shown) such as a chuck table, and the wafer 11 It is implemented by grinding the back surface 11b of the with a grinder (not shown) or the like.

범프가 부착된 웨이퍼 (10) 의 연삭 후의 두께는, 250 ㎛ 이하로 할 수 있다.The thickness of the bumped wafer 10 after grinding can be 250 μm or less.

또한, 상기 공정 (C1-2) 는, 예를 들어, 그라인더 폴리셔 (주식회사 디스코 제조 「DGP8761」) 를 사용하여 실시할 수 있다.In addition, the said process (C1-2) can be implemented using a grinder polisher ("DGP8761" by Disco Corporation), for example.

((공정 (C1-3)))((Process (C1-3)))

공정 (C1-3) 에서는, 지지 시트를 보호층 형성용 적층체로부터 박리하여, 범프 형성면에 경화성 수지층을 형성한다. 예를 들어, 도 4 (C1-3) 에 나타내는 바와 같이, 지지 기재 (31), 완충층 (32), 및 점착제층 (33) 이 이 순서로 적층된 적층 구조를 갖는 지지 시트 (30a) 를, 경화성 수지층 (20) 으로부터 박리하여, 보호층 형성용 적층체 (30) 로부터 분리한다. 이로써, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에, 경화성 수지층 (20) 이 형성된다. 경화성 수지층 (20) 의 범프 형성면 (11a) 측과는 반대의 표면은 노출된 상태가 된다.In step (C1-3), the support sheet is separated from the protective layer forming laminate to form a curable resin layer on the bump formation surface. For example, as shown in FIG. 4 (C1-3), the support sheet 30a having a laminated structure in which the support substrate 31, the buffer layer 32, and the pressure-sensitive adhesive layer 33 are laminated in this order, It is separated from the curable resin layer 20 and separated from the layered product 30 for forming a protective layer. As a result, the curable resin layer 20 is formed on the bump formation surface 11a of the wafer 10 with bumps. The surface opposite to the bump formation surface 11a side of the curable resin layer 20 is exposed.

단, 보호층 형성용 적층체 (30) 로부터 지지 시트 (30a) 를 박리하는 방법은, 이 방법에는 한정되지 않는다. 예를 들어, 점착제층 (33) 이, 에너지선 경화형의 점착제, 가열 발포형의 점착제, 또는 수팽윤형의 점착제로 형성된 점착제층인 경우에는, 에너지선 경화, 가열 발포, 또는 수팽윤에 의해 보호층 형성용 적층체 (30) 로부터 지지 시트 (30a) 를 박리해도 된다.However, the method of peeling the support sheet 30a from the laminated body 30 for forming a protective layer is not limited to this method. For example, when the pressure-sensitive adhesive layer 33 is a pressure-sensitive adhesive layer formed of an energy ray-curable pressure-sensitive adhesive, a heat-foaming pressure-sensitive adhesive, or a water-swelling pressure-sensitive adhesive, it is protected by energy ray-curing, heat-forming, or water-swelling pressure-sensitive adhesive. You may peel the support sheet 30a from the laminated body 30 for layer formation.

또한, 상기 공정 (C1-3) 은, 예를 들어, BG 용 테이프 리무버 (린텍 주식회사 제조 「RAD-3010F/12」) 를 사용하여 실시할 수 있다.In addition, the said process (C1-3) can be implemented using the tape remover for BG ("RAD-3010F/12" by Lintec Corporation), for example.

상기 공정 (C1) (공정 (C1-1) ∼ (C1-3)) 에 의해, 범프 형성면 (11a) 에 경화성 수지층 (20) 이 형성된 범프가 부착된 웨이퍼 (10) 는, 다음 공정 (C2) 에 제공된다.The wafer 10 with bumps in which the curable resin layer 20 is formed on the bump formation surface 11a by the step (C1) (steps (C1-1) to (C1-3)), the next step ( provided in C2).

(공정 (C2))(Process (C2))

공정 (C2) 에서는, 범프가 부착된 웨이퍼의 범프 형성면에 형성된 경화성 수지층을 경화시켜, 보호층을 형성한다. 경화성 수지층을 경화시켜 보호층을 형성함으로써, 범프가 부착된 웨이퍼의 범프 형성면 및 범프 넥이 보호된다.In step (C2), the curable resin layer formed on the bump formation surface of the wafer with bumps is cured to form a protective layer. By curing the curable resin layer to form a protective layer, the bump formation surface and bump neck of the wafer with bumps are protected.

경화성 수지층을 경화시킴으로써 형성되는 보호층은, 상온에 있어서, 경화성 수지층보다 강고해진다. 그 때문에, 보호층을 형성함으로써, 범프 형성면 및 범프 넥이 양호하게 보호된다.A protective layer formed by curing the curable resin layer becomes stronger than the curable resin layer at room temperature. Therefore, the bump formation surface and the bump neck are favorably protected by forming the protective layer.

경화성 수지층의 경화는, 경화성 수지층에 포함되어 있는 경화성 성분의 종류에 따라, 열 경화 및 에너지선의 조사에 의한 경화 중 어느 것에 의해 실시할 수 있다.Curing of the curable resin layer can be performed by either thermal curing or curing by irradiation of energy rays, depending on the type of curable component contained in the curable resin layer.

또한, 본 명세서에 있어서, 「에너지선」 이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미하고, 그 예로서, 자외선, 전자선 등을 들 수 있고, 바람직하게는 자외선이다.In addition, in this specification, "energy ray" means the thing which has energy quantum in electromagnetic waves or a charged-particle beam, and an ultraviolet-ray, an electron beam, etc. are mentioned as an example, Preferably it is an ultraviolet-ray.

열 경화를 실시하는 경우의 조건으로는, 경화 온도가 바람직하게는 80 ∼ 250 ℃ 이고, 경화 시간이 바람직하게는 1 ∼ 5 시간이다.As conditions in the case of thermal curing, the curing temperature is preferably 80 to 250°C, and the curing time is preferably 1 to 5 hours.

에너지선 조사에 의한 경화를 실시하는 경우의 조건으로는, 사용하는 에너지선의 종류에 따라 적절히 설정된다.As conditions in the case of performing hardening by energy-beam irradiation, it is set suitably according to the kind of energy-beam to be used.

광량으로는, 50 mJ/㎠ 이상 2000 mJ/㎠ 이하인 것이 바람직하고, 100 mJ/㎠ 이상 1000 mJ/㎠ 이하인 것이 보다 바람직하다. 또, 조도로는, 50 ㎽/㎠ 이상 500 ㎽/㎠ 이하인 것이 바람직하다. 또한, 광원으로는, 고압 수은 램프, 메탈 할라이드 램프, 크세논 램프, DeepUV 램프, 및 자외선 LED 등을 들 수 있다. 피크 파장은, 180 ㎚ 이상 420 ㎚ 이하인 것이 바람직하다.As light quantity, it is preferable that they are 50 mJ/cm<2> or more and 2000 mJ/cm<2> or less, and it is more preferable that they are 100 mJ/cm<2> or more and 1000 mJ/cm<2> or less. Moreover, it is preferable that it is 50 mW/cm<2> or more and 500 mW/cm<2> or less as illuminance. Moreover, as a light source, a high-pressure mercury lamp, a metal halide lamp, a xenon lamp, a DeepUV lamp, an ultraviolet LED, etc. are mentioned. The peak wavelength is preferably 180 nm or more and 420 nm or less.

여기서, 본 발명의 반도체 장치의 제조 방법의 일례에 있어서, 경화성 수지층을 경화시켜 보호층을 형성하는 과정에 있어서, 열 경화시의 가열에 의해 경화성 수지층을 유동시켜 보호층의 평탄성을 향상시키는 관점에서, 경화성 수지층은, 열 경화성 수지층인 것이 바람직하다. 또, 경화성 수지층이 열 경화성 수지층인 경우, 공정 (C1) 에 있어서, 범프가 경화성 수지층으로부터 완전히 관통하는 일 없이 내부에 매립된 상태에서 경화성 수지층이 형성된 경우이어도, 열 경화시의 가열에 의해 경화성 수지를 유동시킴으로써, 범프의 정부를 보호층으로부터 노출시킬 수도 있다. 이러한 관점에서도, 경화성 수지층은, 열 경화성 수지층인 것이 바람직하다.Here, in one example of the manufacturing method of the semiconductor device of the present invention, in the process of forming the protective layer by curing the curable resin layer, the curable resin layer is fluidized by heating during thermal curing to improve the flatness of the protective layer. From a viewpoint, it is preferable that a curable resin layer is a thermosetting resin layer. In addition, when the curable resin layer is a thermosetting resin layer, in step (C1), even when the curable resin layer is formed in a state where bumps are not completely penetrated from the curable resin layer and are embedded therein, heating at the time of thermal curing By allowing the curable resin to flow, the top of the bump can be exposed from the protective layer. Also from such a viewpoint, it is preferable that the curable resin layer is a thermosetting resin layer.

상기 공정 (C2) 에 의해, 경화성 수지층이 경화되어 범프 형성면에 보호층이 형성된 범프가 부착된 웨이퍼는, 다음 공정 (C3) 에 제공된다.The wafer with bumps in which the curable resin layer is cured in the step (C2) and the protective layer is formed on the bump formation surface is subjected to the next step (C3).

또한, 본 발명의 반도체 장치의 제조 방법에서는, 경화성 수지층이 열 경화성 수지층인 경우, 보호층 형성용 적층체를 구성하는 지지 시트나 백 그라인드 테이프 (예를 들어, 지지 기재, 완충층, 및 점착제층이 이 순서로 적층된 백 그라인드 테이프) 가 열 경화성 수지층을 경화시키기 위한 가열 처리시에 열에 노출되는 일이 없다. 따라서, 열 경화성 수지층을 경화시킬 때의 열에 대한 내열성이 당해 지지 시트나 백 그라인드 테이프에 요구되지 않기 때문에, 당해 지지 시트나 백 그라인드 테이프의 설계 자유도가 대폭 향상되는 이점을 갖는다.Further, in the method for manufacturing a semiconductor device of the present invention, when the curable resin layer is a thermosetting resin layer, a support sheet or a back grind tape constituting the laminate for forming a protective layer (for example, a support substrate, a buffer layer, and an adhesive) The back grind tape in which the layers are laminated in this order) is not exposed to heat during heat treatment for curing the thermosetting resin layer. Accordingly, since the support sheet or the back grind tape is not required to have heat resistance when the thermosetting resin layer is cured, the design freedom of the support sheet or the back grind tape is greatly improved.

여기서, 다음 공정 (C3) 에 제공되기 전에, 범프의 정부를 덮는 보호층 또는 범프의 정부의 일부에 부착된 보호층을 제거하여, 범프의 정부를 노출시키는 범프의 정부를 노출시키는 노출 처리 (도 2 에 있어서의 「공정 (C-X)」) 가 실시되어도 된다. 또, 후술하는 제 4 실시형태의 변형인 백 그라인드 테이프를 다시 붙이는 형태 (공정 (C4) → 공정 (C5) → 공정 (C-Y) → 공정 (C7) → 공정 (C5) → 공정 (C6) → 공정 (C-Y) → 공정 (8) → 공정 (E1) → 공정 (A) → 공정 (B)) 에서는, 상기 노출 처리 (공정 (C-X)) 는, 공정 (C7) 후에 실시해도 되고, 2 회째의 공정 (C-Y) 후에 실시해도 된다.Here, before subjecting to the next step (C3), an exposure treatment for exposing the tops of the bumps by removing the protective layer covering the tops of the bumps or the protective layer attached to a part of the tops of the bumps to expose the tops of the bumps (Fig. "Step (C-X)" in 2) may be performed. In addition, a form of reapplying the back grind tape, which is a modification of the fourth embodiment described later (step (C4) → step (C5) → step (C-Y) → step (C7) → step (C5) → step (C6) → step (C-Y)→Step (8)→Step (E1)→Step (A)→Step (B)), the exposure treatment (Step (C-X)) may be performed after Step (C7), or the second step You may carry out after (C-Y).

범프의 정부를 노출시키는 노출 처리로는, 예를 들어, 웨트 에칭 처리, 드라이 에칭 처리 등의 에칭 처리, 연마 처리 등을 들 수 있다.As an exposure process which exposes the top part of a bump, etching process, such as a wet etching process and a dry etching process, polishing process, etc. are mentioned, for example.

여기서, 드라이 에칭 처리로는, 예를 들어 플라즈마 에칭 처리 (플라즈마 세정) 등을 들 수 있다. 플라즈마 에칭 처리는 고온 조건하에서 실시되는 경우도 있지만, 플라즈마 에칭 처리를 고온 조건하에서 실시하는 경우, 경화성 수지층은 이미 경화되어 보호층이 형성되어 있기 때문에, 플라즈마 에칭 처리의 고온 조건에 의해 경화성 수지층의 경화 수축은 일어나지 않고, 따라서, 경화성 수지층의 경화 수축에 수반하는 웨이퍼의 휨은 발생하지 않는다.Here, as a dry etching process, a plasma etching process (plasma cleaning) etc. are mentioned, for example. Plasma etching treatment is sometimes performed under high-temperature conditions. However, when plasma etching treatment is performed under high-temperature conditions, since the curable resin layer is already cured and a protective layer is formed, the curable resin layer is cured by the high-temperature conditions of the plasma etching treatment. Curing shrinkage does not occur, and therefore, warpage of the wafer accompanying curing shrinkage of the curable resin layer does not occur.

또한, 노출 처리는, 보호층의 표면에 범프의 정부가 노출되어 있지 않은 경우, 범프의 정부가 노출될 때까지 보호층을 후퇴시킬 목적으로 실시해도 된다.Note that the exposure treatment may be performed for the purpose of retracting the protective layer until the top of the bump is exposed when the top of the bump is not exposed on the surface of the protective layer.

(공정 (C3))(Process (C3))

공정 (C3) 에서는, 보호층이 형성된 범프가 부착된 웨이퍼를 개편화하여, 범프 형성면이 보호층으로 보호되어 있는 반도체 칩을 얻는다. 여기서, 도 2 에 나타내는 제 1 실시형태에서는, 범프 형성면측으로부터 절단함으로써 개편화를 실시하고 있다.In step (C3), the wafer with the bumps on which the protective layer is formed is cut into pieces to obtain a semiconductor chip whose bump formation surface is protected by the protective layer. Here, in the first embodiment shown in Fig. 2, the individualization is performed by cutting from the bump formation surface side.

또한, 상기 공정 (C3) 은, 예를 들어, 멀티 펑션 웨이퍼 마운터 (린텍 주식회사 제조 「RAD-2510F/12」) 를 사용하여, 보호층이 형성된 범프가 부착된 웨이퍼를 다이싱 테이프 등의 위에 재치함으로써 실시할 수 있다.Further, in the step (C3), for example, using a multi-function wafer mounter ("RAD-2510F/12" manufactured by Lintec Corporation), a wafer with bumps having a protective layer is placed on a dicing tape or the like It can be done by doing

절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.Cutting can be appropriately performed by employing a conventionally known method such as blade dicing or laser dicing.

((분할 기점의 형성))((formation of division origin))

상기 공정 (C3) 은, 범프가 부착된 반도체 웨이퍼를 개편화하기 위한 분할 기점을 형성하는 공정을 가지고 있어도 된다.The step (C3) may include a step of forming a dividing starting point for singling the semiconductor wafer with bumps.

범프가 부착된 반도체 웨이퍼를 개편화하기 위한 분할 기점을 형성하는 방법으로는, 예를 들어, 선다이싱법 및 스텔스 다이싱 (등록상표) 법 등을 들 수 있다.As a method of forming the dividing starting point for singling a bumped semiconductor wafer into pieces, for example, a sun dicing method and a stealth dicing (registered trademark) method are exemplified.

-선다이싱법--Sun dicing method-

선다이싱법은, 분할 예정의 라인을 따라 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에 홈부 (13) 를 형성하고, 범프가 부착된 웨이퍼 (10) 의 이면 (11b) 을 연삭하여 적어도 홈부 (13) 에 도달할 때까지, 범프가 부착된 웨이퍼 (10) 의 박화 처리를 실시하여, 범프가 부착된 웨이퍼 (10) 를 개편화하는 방법이다.In the sun-dicing method, grooves 13 are formed in the bump formation surface 11a of the wafer 10 with bumps along lines to be divided, and the back surface 11b of the wafer 10 with bumps is ground. This is a method in which the wafer 10 with bumps is separated into pieces by performing a thinning process on the wafer 10 with bumps until at least the grooves 13 are reached.

선다이싱법에 있어서, 범프가 부착된 웨이퍼 (10) 를 개편화하기 위한 분할 기점은 홈이다.In the sun-dicing method, the dividing starting point for singling the wafer 10 with bumps is a groove.

여기서, 홈의 형성은, 공정 (C2) 후, 즉, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에 보호층 (40) 을 형성한 후에 실시하는 것이 바람직하다. 이 경우, 홈은, 보호층 (40) 의 표면으로부터 범프가 부착된 웨이퍼 (10) 의 웨이퍼 (11) 의 내부를 향하여 형성하는 것이 바람직하다. 이로써, 보호층 (40) 이 형성된 범프가 부착된 웨이퍼 (10) 를, 보호층이 형성된 상태에서 용이하게 개편화할 수 있다.Here, the groove formation is preferably performed after the step (C2), that is, after the protective layer 40 is formed on the bump formation surface 11a of the wafer 10 with bumps. In this case, the groove is preferably formed from the surface of the protective layer 40 toward the inside of the wafer 11 of the wafer 10 with bumps. In this way, the bumped wafer 10 on which the protective layer 40 is formed can be easily separated into pieces in a state where the protective layer is formed.

또한, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 으로부터 웨이퍼 (11) 의 내부를 향하여 홈을 형성한 후, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에 보호층 (40) 을 형성했을 경우에도, 보호층 (40) 이 형성된 범프가 부착된 웨이퍼 (10) 를, 보호층 (40) 이 형성된 상태에서 개편화하는 것은 가능하다. 즉, 범프가 부착된 웨이퍼 (10) 의 이면 (11b) 을 연삭하여 적어도 홈에 도달할 때까지, 범프가 부착된 웨이퍼 (10) 의 박화 처리를 실시한 후, 가압력 등의 외력을 부여함으로써, 홈을 분할 기점으로 하여, 범프가 부착된 웨이퍼 (10) 와 함께 보호층 (40) 도 할단하여, 보호층 (40) 이 형성된 범프가 부착된 웨이퍼 (10) 를, 보호층 (40) 이 부착된 상태에서 개편화할 수 있다.Further, after forming grooves from the bump formation surface 11a of the wafer 10 with bumps toward the inside of the wafer 11, a protective layer is applied to the bump formation surface 11a of the wafer 10 with bumps. Even when (40) is formed, it is possible to separate the bumped wafer 10 on which the protective layer 40 is formed into pieces in a state where the protective layer 40 is formed. That is, after grinding the back surface 11b of the wafer 10 with bumps to thin the wafer 10 with bumps until at least grooves are reached, by applying an external force such as a pressing force, the grooves are formed. Using as the splitting starting point, the protective layer 40 is also cut together with the wafer 10 with bumps, so that the wafer 10 with bumps on which the protective layer 40 is formed is obtained. It can be reorganized in the state.

-스텔스 다이싱법--Stealth dicing method-

스텔스 다이싱법이란, 레이저광에 의해 범프가 부착된 웨이퍼의 웨이퍼 내부에 개질 영역을 형성하고, 당해 개질 영역을 분할 기점으로 하여 범프가 부착된 웨이퍼를 개편화하는 방법이다.The stealth dicing method is a method in which a modified region is formed inside the wafer of a wafer with bumps by means of laser light, and the wafer with bumps is divided into pieces using the modified region as a division starting point.

구체적으로는, 범프가 부착된 웨이퍼 (10) 의 웨이퍼 (11) 에, 당해 웨이퍼의 내부에 집광점을 맞추어 레이저광을 조사함으로써, 다광자 흡수에 의한 개질 영역을 분할 기점으로 하여 형성한다. 그리고, 이 개질 영역에 의해, 범프가 부착된 웨이퍼 (10) 의 분할 예정 라인을 따라 상기 레이저광 입사면으로부터 소정 거리 내측에 절단 기점 영역을 형성한다. 그리고, 범프가 부착된 웨이퍼 (10) 를 이면 연삭하여 박화한 후, 연삭 지석 등의 가공 압력으로 할단하고, 개개의 칩으로 분할하여, 개편화한다.Specifically, by irradiating a laser beam to the wafer 11 of the wafer 10 with bumps by aligning the light convergence point inside the wafer, the modified region by multiphoton absorption is formed as the division starting point. Then, by means of this modified region, a starting point region for cutting is formed inside a predetermined distance from the laser beam incident surface along the line along which the wafer 10 with bumps is to be divided. After thinning the wafer 10 with bumps by grinding the back side, it is cut with a processing pressure such as a grindstone, divided into individual chips, and separated into individual chips.

공정 (C1) 전에 개질 영역을 형성하는 경우, 레이저광 입사면은, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 이어도 되고 이면 (11b) 이어도 되지만, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에 형성되어 있는 회로 등에 대한 영향을 억제하는 관점에서, 레이저광 입사면은, 범프가 부착된 웨이퍼 (10) 의 이면 (11b) 인 것이 바람직하다.In the case where the modified region is formed before the step (C1), the laser beam incident surface may be the bump formation surface 11a or the back surface 11b of the wafer 10 with bumps, but the wafer 10 with bumps From the viewpoint of suppressing the influence on circuits and the like formed on the bump formation surface 11a of the laser light incident surface, it is preferable that the back surface 11b of the wafer 10 with bumps.

또, 공정 (C1) 후에는, 범프가 부착된 웨이퍼 (10) 의 범프 형성면 (11a) 에는, 보호층 (40) 이 형성되어 있다. 또, 백 그라인드 테이프 등이 보호층 (40) 의 표면에 첩부되어 있는 경우도 있다. 따라서, 공정 (C1) 후에 개질 영역을 형성하는 경우에도, 레이저광 입사면은, 범프가 부착된 웨이퍼 (10) 의 이면 (11b) 인 것이 바람직하다.After the step (C1), the protective layer 40 is formed on the bump formation surface 11a of the wafer 10 with bumps. Moreover, back grind tape etc. may be affixed on the surface of the protective layer 40. Therefore, even when the modified region is formed after the step (C1), it is preferable that the laser beam incident surface is the back surface 11b of the wafer 10 with bumps.

<<공정 (E1)>><<Process (E1)>>

공정 (E1) 에서는, 반도체 칩을 개별적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 한다.In step (E1), the semiconductor chips are individually placed on the covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet.

여기서, 「반도체 칩을 개별적으로 피복용 시트 상에 재치」 함으로써, 반도체 칩과 인접하는 반도체 칩의 간격을 적절히 조정할 수 있어, 후술하는 공정 (F) 를 생략할 수 있다.Here, by "mounting the semiconductor chips individually on the covering sheet", the space between the semiconductor chips and adjacent semiconductor chips can be appropriately adjusted, and the step (F) described later can be omitted.

또한, 「피복용 시트로 피복된 상태」 에 대해, 예를 들어, 도 5A 에서는, 범프 (12) 및 범프 형성면 (11a) 상에 형성된 보호층 (40) 이 피복용 시트 (80) 에 피복된 상태로 되어 있고, 도 5B 에서는, 범프 형성면 (11a) 상에 형성된 보호층 (40) 의 일부가 피복용 시트 (80) 에 피복된 상태로 되어 있다.In addition, regarding the &quot;state covered with the coating sheet&quot;, for example, in FIG. 5A, the bumps 12 and the protective layer 40 formed on the bump formation surface 11a cover the coating sheet 80. 5B, a part of the protective layer 40 formed on the bump formation surface 11a is covered with the covering sheet 80.

먼저, 예를 들어, 도 5A 에 나타내는 바와 같이, 피복용 시트 (80) 에, 반도체 칩 (100) 을, 범프 (12) 의 측, 즉 범프 형성면 (11a) 을 아래로 하여 가압하여, 피복용 시트 (80) 에 범프 (12) 를 매설시킨다.First, for example, as shown in Fig. 5A, the semiconductor chip 100 is pressed against the covering sheet 80 with the side of the bumps 12, that is, the bump formation surface 11a facing downward, The bump 12 is buried in the taking sheet 80.

이 때, 반도체 칩 (100) 의 범프 (12) 에 피복용 시트 (80) 를 접촉시켜, 피복용 시트 (80) 에 반도체 칩 (100) 을 가압한다. 이로써, 피복용 시트 (80) 의 최표면을, 범프 (12) 의 표면 및 범프 형성면 (11a) 상에 형성된 보호층 (40) 에, 순차 압착시킨다. 이 때, 피복용 시트 (80) 를 가열함으로써, 피복용 시트 (80) 는 연화되고, 범프 (12) 를 덮도록 하여 범프 (12) 사이에 퍼져, 범프 형성면 (11a) 상에 형성된 보호층 (40) 에 밀착됨과 함께, 범프 (12) 의 표면, 특히 범프 형성면 (11a) 상에 형성된 보호층 (40) 의 근방 부위의 표면을 덮어, 범프 (12) 를 매설시킨다.At this time, the covering sheet 80 is brought into contact with the bumps 12 of the semiconductor chip 100, and the semiconductor chip 100 is pressed against the covering sheet 80. In this way, the outermost surface of the covering sheet 80 is sequentially pressed against the protective layer 40 formed on the surface of the bumps 12 and the bump formation surface 11a. At this time, by heating the covering sheet 80, the covering sheet 80 is softened and spreads between the bumps 12 so as to cover the bumps 12, forming a protective layer formed on the bump formation surface 11a. While adhering to the bump 40, the surface of the bump 12, in particular, the surface of the vicinity of the protective layer 40 formed on the bump formation surface 11a is covered, and the bump 12 is buried.

또한, 여기서는, 도 5A 에 나타내는 바와 같이, 범프 (12) 및 범프 형성면 (11a) 상에 형성된 보호층 (40) 이 피복용 시트 (80) 에 피복되었을 경우에 대해 설명했지만, 이것에 한정되는 것은 아니며, 예를 들어, 도 5B 에 나타내는 바와 같이, 범프 형성면 (11a) 상에 형성된 보호층 (40) 의 일부가 피복용 시트 (80) 에 피복되어 있지만, 범프 (12) 가 피복용 시트 (80) 에 피복되어 있지 않아도 되고, 또, 범프 (12) 의 일부가 피복용 시트 (80) 에 피복되어 있지만, 범프 형성면 (11a) 상에 형성된 보호층 (40) 이 피복용 시트 (80) 에 피복되어 있지 않아도 된다.In addition, as shown in Fig. 5A, the case where the protective layer 40 formed on the bumps 12 and the bump formation surface 11a is covered with the covering sheet 80 has been described here, but it is limited to this For example, as shown in Fig. 5B, a part of the protective layer 40 formed on the bump formation surface 11a is covered with the covering sheet 80, but the bumps 12 are covered with the covering sheet. It is not necessary to cover the bumps 80, and some of the bumps 12 are covered with the covering sheet 80, but the protective layer 40 formed on the bump formation surface 11a is the covering sheet 80. ) need not be covered.

피복용 시트에 반도체 칩을 압착시키는 방법으로는, 각종 시트를 대상물에 압착시켜 첩부하는 공지된 방법을 적용할 수 있고, 예를 들어, 라미네이트 롤러나 진공 라미네이터를 사용하는 방법 등을 들 수 있다.As a method of pressing the semiconductor chip to the covering sheet, a known method of pressing and attaching various sheets to an object can be applied, and examples thereof include a method using a laminating roller or a vacuum laminator.

반도체 칩을, 피복용 시트에 압착시킬 때의 압력으로는, 특별히 제한은 없고, 바람직하게는 0.1 ∼ 1.5 ㎫, 보다 바람직하게는 0.3 ∼ 1.3 ㎫ 이다. 가열 온도로는, 특별히 제한은 없고, 바람직하게는 30 ∼ 70 ℃, 보다 바람직하게는 35 ∼ 65 ℃, 더욱 바람직하게는 40 ∼ 60 ℃ 이다.There is no particular restriction on the pressure when the semiconductor chip is pressed against the covering sheet, and is preferably 0.1 to 1.5 MPa, more preferably 0.3 to 1.3 MPa. The heating temperature is not particularly limited, and is preferably 30 to 70°C, more preferably 35 to 65°C, still more preferably 40 to 60°C.

(피복용 시트)(Sheet for coating)

피복용 시트로는, 양면 테이프, 점착제 조성물의 단층 시트 (이른바 논캐리어 필름), 엘라스토머 등이 바람직하게 사용된다.As the coating sheet, a double-sided tape, a single-layer sheet of an adhesive composition (a so-called non-carrier film), an elastomer, or the like is preferably used.

피복용 시트를 형성하기 위한 피복용 시트 형성용 적층체는, 반도체 칩에 피복용 시트를 형성할 때에 사용되는 것으로서, 예를 들어, 국제 공개 2020/032175호 등에 개시되어 있는 바와 같은 공지된 것을 사용할 수 있다.A laminate for forming a covering sheet for forming a covering sheet is used when forming a covering sheet on a semiconductor chip, and a known one as disclosed in, for example, International Publication No. 2020/032175 or the like can be used. can

도 6 은, 본 발명의 반도체 장치의 제조 방법에 사용되는 피복용 시트 형성용 적층체의 일례를 모식적으로 나타내는 단면도이다.Fig. 6 is a cross-sectional view schematically showing an example of a laminate for forming a coating sheet used in the method for manufacturing a semiconductor device of the present invention.

도 6 에 있어서, 피복용 시트 형성용 적층체 (81) 는, 매립층 (83) 및 점착제층 (84) 으로 이루어지는 점탄성층 (82) 을 피복용 시트 (80) 로서 구비하고, 점탄성층 (82) 의 매립층 (83) 의 측의 최표층에 박리 필름 (85) 을 추가로 구비하고, 점탄성층 (82) 의 점착제층 (84) 의 측의 최표층에 박리 필름 (86) 을 추가로 구비한다.In Fig. 6, a laminate 81 for forming a covering sheet includes a viscoelastic layer 82 composed of an embedding layer 83 and an adhesive layer 84 as a covering sheet 80, and a viscoelastic layer 82 A release film 85 is further provided on the outermost layer on the side of the embedding layer 83, and a release film 86 is further provided on the outermost layer on the side of the pressure-sensitive adhesive layer 84 of the viscoelastic layer 82.

상기의 피복용 시트 형성용 적층체 (81) 는, 양방의 박리 필름 (85, 86) 을 박리하여, 지지체 상에 첩합한 후, 점탄성층 (82) 의 점착제층 (84) 의 측으로부터 반도체 칩 (100) 을, 범프 (12) 측으로부터 압착시켜, 점탄성층 (82) 에 범프 (12) 를 매설하고, 또한 그 위로부터 실드층 (90) 을 형성할 수 있다.In the above laminate 81 for forming a covering sheet, after peeling both release films 85 and 86 and bonding them on a support body, the semiconductor chip of the viscoelastic layer 82 from the side of the pressure-sensitive adhesive layer 84 100 is crimped from the bump 12 side, the bump 12 is buried in the viscoelastic layer 82, and the shield layer 90 can be formed thereon.

피복용 시트 형성용 적층체는, 도 6 에 나타내는 것에 한정되지 않고, 일부의 구성이 변경, 삭제 또는 추가된 것이어도 된다.The layered product for forming the coating sheet is not limited to that shown in Fig. 6, and may have a part of the structure changed, deleted or added.

피복용 시트 형성용 적층체의 다른 예로는, 예를 들어, (i) 박리 필름 (86), 점착제층 (84), 매립층 (83), 기재를 이 순서로 구비하는 피복용 시트 형성용 적층체, (ii) 박리 필름 (86), 점착제층 (84), 매립층 (83), 기재, 제 2 점착제층 (즉, 첩합 점착제층), 박리 필름을 이 순서로 구비하는 피복용 시트 형성용 적층체, (iii) 박리 필름 (85), 점착제층 (84), 기재, 제 2 점착제층 (즉, 첩합 점착제층), 박리 필름을 이 순서로 구비하는 피복용 시트 형성용 적층체, (iv) 박리 필름 (85), 점착제층 (84), 박리 필름 (86) 을 이 순서로 구비하는 피복용 시트 형성용 적층체, (v) 박리 필름 (85), 매립층 (83), 박리 필름 (86) 을 이 순서로 구비하는 피복용 시트 형성용 적층체를 들 수 있다.Another example of a laminate for forming a coating sheet is, for example, (i) a laminate for forming a coating sheet comprising, in this order, a release film 86, an adhesive layer 84, an embedding layer 83, and a base material. , (ii) a laminate for forming a coating sheet comprising a release film 86, an adhesive layer 84, an embedding layer 83, a substrate, a second adhesive layer (i.e., bonding adhesive layer), and a release film in this order , (iii) a layered product for forming a coating sheet comprising a release film 85, an adhesive layer 84, a base material, a second adhesive layer (ie, bonding adhesive layer), and a release film in this order, (iv) peeling A laminate for forming a covering sheet comprising a film 85, an adhesive layer 84, and a release film 86 in this order, (v) a release film 85, an embedding layer 83, and a release film 86 A laminated body for forming a covering sheet provided in this order is exemplified.

상기 (i) 의 피복용 시트 형성용 적층체는, 점착제층 (84) 및 매립층 (83) 으로 이루어지는 점탄성층 (82) 을 피복용 시트 (80) 로서 구비하고, 점탄성층 (82) 의 점착제층 (84) 의 측의 최표층에 박리 필름 (86) 을 추가로 구비하고, 점탄성층 (82) 의 매립층 (83) 의 측에 기재를 추가로 구비한다.The laminate for forming a coating sheet of (i) above includes a viscoelastic layer 82 composed of an adhesive layer 84 and an embedding layer 83 as a coating sheet 80, and the adhesive layer of the viscoelastic layer 82 The outermost layer on the side of (84) is further equipped with a release film (86), and the side of the embedding layer (83) of the viscoelastic layer (82) is further equipped with a base material.

상기 (i) 의 피복용 시트 형성용 적층체는, 박리 필름 (86) 을 박리하고, 점탄성층 (82) 의 매립층 (83) 측에, 반도체 칩 (100) 을, 범프 (12) 측으로부터 압착시켜, 점탄성층 (82) 에 범프 (12) 를 매설하고, 또한 그 위로부터 실드층 (90) 을 형성할 수 있다.In the above (i) laminate for forming a coating sheet, the release film 86 is peeled off, and the semiconductor chip 100 is pressed against the embedding layer 83 side of the viscoelastic layer 82 from the bump 12 side. Then, the bump 12 can be buried in the viscoelastic layer 82, and the shield layer 90 can be formed thereon.

상기 (ii) 의 피복용 시트 형성용 적층체는, 점착제층 (84) 및 매립층 (83) 으로 이루어지는 점탄성층 (82) 을 피복용 시트 (80) 로서 구비하고, 점탄성층 (82) 의 점착제층 (84) 의 측에 박리 필름 (86) 을 추가로 구비하고, 점탄성층 (82) 의 매립층 (83) 측에 기재를 추가로 구비하고, 기재의 매립층 (83) 과는 반대면에 제 2 점착제층 (즉, 첩합 점착제층) 을 추가로 구비하고, 박리 필름을 추가로 구비한다.The laminate for forming the coating sheet of the above (ii) includes a viscoelastic layer 82 composed of an adhesive layer 84 and an embedding layer 83 as a coating sheet 80, and the adhesive layer of the viscoelastic layer 82 A release film (86) is further provided on the side of (84), a base material is further provided on the side of the embedding layer (83) of the viscoelastic layer (82), and a second pressure-sensitive adhesive is provided on the side opposite to the embedding layer (83) of the base material. A layer (namely, bonding adhesive layer) is further provided, and a peeling film is further provided.

상기 (ii) 의 피복용 시트 형성용 적층체는, 박리 필름을 박리하여, 다른 지지체 (도시 생략) 에 고정시키고, 또한, 박리 필름 (86) 을 박리하여, 점탄성층 (82) 에, 반도체 칩 (100) 을, 범프 (12) 측으로부터 압착시켜, 점탄성층 (82) 에 범프 (12) 를 매설하고, 또한 그 위로부터 실드층 (90) 을 형성할 수 있다.In the above (ii) laminate for forming a covering sheet, the release film is peeled off and fixed to another support (not shown), and the release film 86 is peeled off to form a semiconductor chip on the viscoelastic layer 82. 100 is crimped from the bump 12 side, the bump 12 is buried in the viscoelastic layer 82, and the shield layer 90 can be formed thereon.

피복용 시트 형성용 적층체를 구성하는 각 층의 상세에 대해서는, 국제 공개 2020/032175호에 기재되어 있는 바와 같다.Details of each layer constituting the laminate for forming a coating sheet are as described in International Publication No. 2020/032175.

<<공정 (A)>><<Process (A)>>

공정 (A) 에서는, 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 반도체 칩의 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성한다.Step (A) is a step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer with bumps is protected with a protective layer made of a cured product of a curable resin, wherein at least one of the bumps and the bump formation surface is for coating In the state where the sheet is covered, a shield layer is formed on at least a part of the exposed portion of the semiconductor chip covering sheet.

반도체 칩의 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 도전성 수지를 도포하고, 또한, 열 경화시킴으로써, 도전 재료로 이루어지는 실드층을 형성한다. 도전 재료로 피복하여 실드층을 형성하는 방법으로는, 스퍼터링, 이온 플레이팅, 스프레이 코트 등의 방법을 사용할 수도 있다.A shielding layer made of a conductive material is formed by applying a conductive resin to at least a part of the exposed portion of the semiconductor chip coating sheet and further heat-curing it. Methods such as sputtering, ion plating, and spray coating may be used as a method of forming the shield layer by coating with a conductive material.

(도전성 수지 (도전 재료))(Conductive resin (conductive material))

도전성 수지 (도전 재료) 로는, 특별히 제한은 없고, 예를 들어, 구리, 니켈, 티탄, 은, 주석, 및 이들의 합금이나 피복물 등을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.There is no restriction|limiting in particular as a conductive resin (conductive material), For example, copper, nickel, titanium, silver, tin, these alloys, coatings, etc. are mentioned. These may be used individually by 1 type, and may use 2 or more types together.

이들 중에서도, 신뢰성 및 양산성의 관점에서, 구리, 니켈, 은이 바람직하다.Among these, copper, nickel, and silver are preferable from the viewpoint of reliability and mass productivity.

<<공정 (B)>><<Process (B)>>

공정 (B) 에서는, 반도체 칩에 실드층을 형성한 후에, 피복용 시트를 범프 및 반도체 웨이퍼의 적어도 어느 것으로부터 박리한다.In step (B), after forming the shielding layer on the semiconductor chip, the coating sheet is peeled from at least one of the bump and the semiconductor wafer.

예를 들어, 피복용 시트로부터, 실드층이 부착된 반도체 칩을 픽업함으로써, 피복용 시트를 범프 및 반도체 웨이퍼의 적어도 어느 것으로부터 박리하여, 실드층으로 피복된 반도체 칩을 취출할 수 있다.For example, by picking up a semiconductor chip with a shielding layer from the covering sheet, the covering sheet can be separated from at least one of the bumps and the semiconductor wafer, and the semiconductor chip covered with the shielding layer can be taken out.

제 1 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the first embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with a protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또한, 제 1 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 적게 할 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the first embodiment, since the bump formation surface of the semiconductor wafer is covered with a protective layer, the amount of embedding of bumps in the covering sheet can be reduced, and furthermore, the covering sheet is separated from the wafer with bumps. It is easy, and generation|occurrence|production of paste|survival at the time of peeling can be suppressed.

<제 2 실시형태><Second Embodiment>

도 7 에, 제 2 실시형태에 관한 개략도를 나타낸다.Fig. 7 shows a schematic diagram according to the second embodiment.

제 2 실시형태에서는, 도 7 에 나타내는 바와 같이, 공정 (C) (공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3)), 공정 (E2), 공정 (F), 공정 (A), 공정 (B) 가 이 순서로 실시된다.In the second embodiment, as shown in FIG. 7 , step (C) (step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3)), step (E2), step (F), step (A), step (B) are performed in this order.

제 2 실시형태는, 상기 서술한 공정 (E1) 대신에, 공정 (E2) 및 공정 (F) 가 실시되는 점에서, 제 1 실시형태와 상이하다.2nd Embodiment differs from 1st Embodiment in the point which process (E2) and process (F) are performed instead of process (E1) mentioned above.

이하, 제 1 실시형태와의 상이점 (공정 (E2) 및 공정 (F)) 에 대해 상세히 서술한다.Hereinafter, differences from the first embodiment (step (E2) and step (F)) are described in detail.

<<공정 (E2)>><<Process (E2)>>

공정 (E2) 에서는, 반도체 칩을 일괄적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 한다.In step (E2), the semiconductor chips are collectively placed on the covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet.

공정 (E2) 는, 반도체 칩을 개별적으로 재치하는 것 대신에, 반도체 칩을 일괄적으로 재치하는 것 이외에는, 공정 (E1) 과 동일하게 실시할 수 있다.Step (E2) can be performed in the same manner as step (E1), except that the semiconductor chips are collectively placed instead of individually placed.

<<공정 (F)>><<Process (F)>>

공정 (F) 에서는, 반도체 칩이 재치된 피복용 시트를 확장한다. 여기서, 피복용 시트를 반도체 칩의 배열 방향으로 확장해도 되고, 피복용 시트를 방사상으로 확장해도 된다.In step (F), the covering sheet on which the semiconductor chip is mounted is expanded. Here, the covering sheet may be extended in the arrangement direction of the semiconductor chips, or the covering sheet may be radially extended.

이와 같이, 반도체 칩이 재치된 피복용 시트를 확장함으로써, 반도체 칩 끼리의 간격이 좁은 경우에도, 원하는 간격까지 넓힐 수 있다.In this way, by extending the covering sheet on which the semiconductor chips are mounted, even when the distance between semiconductor chips is narrow, it can be widened to a desired distance.

또한, 피복용 시트의 확장은, 예를 들어, 익스팬드 장치 등을 사용하여 실시할 수 있다.In addition, expansion of the covering sheet can be performed using, for example, an expander or the like.

상기 공정 (E2) 및 공정 (F) 를 실시하는 대신에, 또는 상기 공정 (E2) 및 공정 (F) 를 실시하는 것에 더하여, 하기 공정 (G) ∼ (I) 를 실시해도 된다. 여기서, 하기 공정 (H) 에서는, 확장 테이프를 반도체 칩의 배열 방향으로 확장해도 되고, 확장 테이프를 방사상으로 확장해도 된다.Instead of performing the steps (E2) and (F), or in addition to performing the steps (E2) and (F), the following steps (G) to (I) may be performed. Here, in the following step (H), the expansion tape may be expanded in the arrangement direction of the semiconductor chips, or the expansion tape may be expanded radially.

·공정 (G) : 반도체 칩을 확장 테이프 상에 재치하는 공정Step (G): Step of placing the semiconductor chip on the expansion tape

·공정 (H) : 반도체 칩이 재치된 확장 테이프를 확장하는 공정Process (H): Process of expanding the expansion tape on which the semiconductor chip is placed

·공정 (I) : 확장된 확장 테이프 상에 재치된 반도체 칩을 피복용 시트에 전사하는 공정Step (I): Step of transferring the semiconductor chip placed on the expanded tape to the covering sheet

여기서, 확장 테이프로는, 예를 들어, 국제 공개 2018/003312호에 기재된 웨이퍼 가공용 테이프 등의 공지된 확장 테이프를 사용할 수 있다.Here, as an expansion tape, well-known expansion tapes, such as the tape for a wafer process described in International Publication No. 2018/003312, can be used, for example.

제 2 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the second embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with the protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또한, 제 2 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the second embodiment, since the bump formation surface of the semiconductor wafer is covered with the protective layer, the amount of bump embedding in the covering sheet can be reduced, and furthermore, the covering sheet can be easily separated from the bumped wafer. , it is possible to suppress the generation of glue remaining at the time of peeling.

<제 3 실시형태><Third Embodiment>

도 8 에, 제 3 실시형태에 관한 개략도를 나타낸다.8 shows a schematic diagram according to the third embodiment.

제 3 실시형태에서는, 도 8 에 나타내는 바와 같이, 공정 (C) (공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3)), 공정 (F), 공정 (A), 공정 (B) 가 이 순서로 실시된다.In the third embodiment, as shown in FIG. 8 , step (C) (step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3)), step (F), step (A), and step (B) are performed in this order.

제 3 실시형태는, 상기 서술한 공정 (E2) 가 실시되지 않고, 공정 (C) 에 있어서의 공정 (C3) 가 상이한 점에서, 제 2 실시형태와 상이하다.3rd Embodiment differs from 2nd Embodiment in that the process (E2) mentioned above is not implemented and the process (C3) in process (C) is different.

이하, 제 2 실시형태와의 상이점 (공정 (C3)) 에 대해 상세히 서술한다.Hereinafter, the difference from 2nd Embodiment (process (C3)) is explained in full detail.

(공정 (C3))(Process (C3))

공정 (C3) 에서는, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하여, 범프 형성면이 보호층으로 보호되어 있는 반도체 칩을 얻는다.In step (C3), the wafer with bumps on which the protective layer is formed is cut from the side opposite to the bump formation surface and separated into individual pieces to obtain a semiconductor chip whose bump formation surface is protected by the protective layer.

절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.Cutting can be appropriately performed by employing a conventionally known method such as blade dicing or laser dicing.

제 3 실시형태의 공정 (C3) 은, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면측으로부터 절단하여 개편화하는 것 대신에, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하는 것 이외에는, 제 2 실시형태의 공정 (C3) (즉, 제 1 실시형태의 공정 (C3)) 과 동일하게 실시할 수 있다.In the step (C3) of the third embodiment, instead of cutting the wafer with bumps with a protective layer from the bump formation surface side and separating it into pieces, the wafer with bumps with a protective layer is cut on the side opposite to the bump formation surface. It can be carried out in the same manner as the step (C3) of the second embodiment (that is, the step (C3) of the first embodiment) except that it is cut into pieces from the first embodiment.

보호층이 형성된 범프가 부착된 웨이퍼를 피복용 시트 상에 재치한 후에, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화함으로써, 반도체 칩을 전사하는 공정 (공정 (E2)) 을 생략할 수 있다.A step of transferring a semiconductor chip by placing a wafer with bumps with a protective layer on a coating sheet, then cutting the wafer with bumps with a protective layer from the side opposite to the bump formation surface and separating it into pieces (E2)) can be omitted.

제 3 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the third embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with a protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또, 제 3 실시형태에서는, 다이싱 테이프에 첩부된 상태에서 다이싱 및 확장, 실드층 형성까지 실시할 수 있다.Further, in the third embodiment, dicing, expansion, and shield layer formation can be carried out in a state where the film is attached to the dicing tape.

또, 제 3 실시형태에서는, 공정 (E2) 를 생략할 수 있어, 생산성이 향상된다.Moreover, in 3rd Embodiment, process (E2) can be abbreviate|omitted, and productivity improves.

또한, 제 3 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the third embodiment, since the bump formation surface of the semiconductor wafer is covered with a protective layer, the amount of bump embedding in the covering sheet can be reduced, and furthermore, the covering sheet can be easily separated from the bumped wafer. , it is possible to suppress the generation of glue remaining at the time of peeling.

<제 4 실시형태><Fourth Embodiment>

도 9 에, 제 4 실시형태에 관한 개략도를 나타낸다.Fig. 9 shows a schematic diagram according to the fourth embodiment.

제 4 실시형태에서는, 도 9 에 나타내는 바와 같이, 공정 (C') (공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8)), 공정 (E1), 공정 (A), 공정 (B) 가 실시된다.In the fourth embodiment, as shown in Fig. 9, step (C') (step (C4), step (C5), step (C6), step (C-Y), step (C7), step (C-X), step (C8)), step (E1), step (A), and step (B) are performed.

제 4 실시형태는, 상기 서술한 공정 (C) 에 있어서의 (C1) ∼ (C3) 대신에, 공정 (C') 에 있어서의 공정 (C4) ∼ (C8) 이 실시되는 점에서, 제 1 실시형태와 상이하다.In the fourth embodiment, steps (C4) to (C8) in step (C') are performed instead of (C1) to (C3) in step (C) described above. It is different from the embodiment.

이하, 제 1 실시형태와의 상이점 (공정 (C4) ∼ (C8)) 에 대해 상세히 서술한다.Hereinafter, differences from the first embodiment (steps (C4) to (C8)) will be described in detail.

또한, 공정 (C4) ∼ (C8) 은, 통상, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C7), 공정 (C8) 이 이 순서로 실시되지만, 적절히 순서는 변경되어 있어도 되고, 예를 들어, 공정 (C7) 과 공정 (C8) 의 순서가 바뀌어도 된다.In addition, steps (C4) to (C8) are usually performed in this order of steps (C4), step (C5), step (C6), step (C7), and step (C8), but the order is changed appropriately There may be, for example, the order of a process (C7) and a process (C8) may be reversed.

(공정 (C4))(Process (C4))

공정 (C4) 에서 준비하는 반도체 웨이퍼의 일례에 대해, 상면도를 도 10 에 나타내고, 개략 단면도를 도 11 에 나타낸다.About an example of the semiconductor wafer prepared in process (C4), a top view is shown in FIG. 10, and a schematic sectional view is shown in FIG.

공정 (C4) 에서는, 범프 (12) 를 구비하는 범프 형성면 (11a) 을 갖는 반도체 웨이퍼 (11) 의 범프 형성면 (11a) 에, 분할 예정 라인으로서의 홈부 (13) 가 범프 형성면 (11a) 과는 반대측의 이면 (11b) 에 도달하는 일 없이 형성되어 있는, 범프를 구비하는 반도체 웨이퍼 (반도체 칩 제작용 웨이퍼) (10) 를 준비한다.In step (C4), the groove portion 13 as the line to be divided is formed on the bump formation surface 11a of the semiconductor wafer 11 having the bump formation surface 11a with the bumps 12 on the bump formation surface 11a. A semiconductor wafer (wafer for semiconductor chip production) 10 having bumps formed without reaching the back surface 11b on the opposite side of the wafer is prepared.

또한, 도 10 중, 범프는 도시 생략하고 있다.In Fig. 10, bumps are not shown.

범프 (12) 및 반도체 웨이퍼 (11) 에 대해서는, 제 1 실시형태에서 설명한 범프 (12) 및 반도체 웨이퍼 (11) 와 동일하다.About the bump 12 and the semiconductor wafer 11, it is the same as that of the bump 12 and the semiconductor wafer 11 demonstrated in 1st Embodiment.

공정 (C4) 에서 준비하는 반도체 칩 제작용 웨이퍼 (10) 의 범프 형성면 (11a) 에는, 반도체 칩 제작용 웨이퍼 (10) 를 개편화할 때의 분할 예정 라인으로서, 복수의 홈부 (13) 가 격자상으로 형성되어 있다. 복수의 홈부 (13) 는, 선다이싱법 (Dicing Before Grinding) 을 적용할 때에 형성되는 절입 홈이고, 웨이퍼 (11) 의 두께보다 얕은 깊이로 형성되고, 홈부 (13) 의 최심부가 웨이퍼 (11) 의 이면 (11b) 에 도달하지 않게 하고 있다. 복수의 홈부 (13) 는, 종래 공지된, 다이싱 블레이드를 구비하는 웨이퍼 다이싱 장치 (예를 들어, 다이싱소 (주식회사 디스코 제조 「DFD6361」)) 를 사용한 다이싱에 의해 형성할 수 있다.On the bump formation surface 11a of the wafer 10 for semiconductor chip production prepared in step (C4), a plurality of grooves 13 are arranged in a lattice as a line to be divided when the wafer 10 for semiconductor chip production is separated into pieces. It is formed as a phase. The plurality of grooves 13 are cut grooves formed when a pre-dicing method (Dicing Before Grinding) is applied, and are formed at a depth shallower than the thickness of the wafer 11, and the deepest part of the grooves 13 is the wafer 11 It is prevented from reaching the back surface 11b of . The plurality of grooves 13 can be formed by dicing using a conventionally known wafer dicing apparatus equipped with a dicing blade (for example, a dicing saw ("DFD6361" manufactured by Disco Corporation)).

또한, 복수의 홈부 (13) 는, 제조하는 반도체 칩이 원하는 사이즈 및 형상이 되도록 형성하면 되고, 반드시 도 10 에 나타내는 바와 같은 격자상으로 홈부 (13) 를 형성하지 않아도 된다. 또, 반도체 칩의 사이즈는, 통상, 0.5 ㎜ × 0.5 ㎜ ∼ 1.0 ㎜ × 1.0 ㎜ 정도이지만, 이 사이즈에는 한정되지 않는다.In addition, the plurality of grooves 13 may be formed so that the semiconductor chip to be manufactured has a desired size and shape, and the grooves 13 do not necessarily have to be formed in a lattice shape as shown in FIG. 10 . Moreover, although the size of a semiconductor chip is usually about 0.5 mm x 0.5 mm - 1.0 mm x 1.0 mm, it is not limited to this size.

홈부 (13) 의 폭은, 경화성 수지 (20a) 의 매립성을 양호하게 하는 관점에서, 바람직하게는 10 ∼ 2,000 ㎛ 이고, 보다 바람직하게는 50 ∼ 1,000 ㎛, 더욱 바람직하게는 100 ∼ 500 ㎛, 보다 더욱 바람직하게는 100 ∼ 300 ㎛ 이다.The width of the groove portion 13 is preferably 10 to 2,000 μm, more preferably 50 to 1,000 μm, still more preferably 100 to 500 μm, from the viewpoint of improving the embedding property of the curable resin 20a; More preferably, it is 100-300 micrometers.

홈부 (13) 의 깊이는, 사용하는 웨이퍼의 두께와 요구되는 칩 두께에 따라 조정되고, 바람직하게는 30 ∼ 700 ㎛, 보다 바람직하게는 60 ∼ 600 ㎛, 더욱 바람직하게는 100 ∼ 500 ㎛ 이다.The depth of the groove portion 13 is adjusted according to the thickness of the wafer used and the required chip thickness, and is preferably 30 to 700 μm, more preferably 60 to 600 μm, still more preferably 100 to 500 μm.

공정 (C4) 에서 준비한 반도체 칩 제작용 웨이퍼 (10) 는, 공정 (C5) 에 제공된다.The wafer 10 for semiconductor chip production prepared in step (C4) is provided in step (C5).

(공정 (C5))(Process (C5))

공정 (C5) 의 개략을 도 12 에 나타낸다. An outline of the step (C5) is shown in FIG. 12 .

공정 (C5) 에서는, 반도체 칩 제작용 웨이퍼 (10) 의 범프 형성면 (11a) 에, 지지 시트 (30a) 와 경화성 수지 (20a) 의 층 (20) 이 적층된 적층 구조를 갖는 보호층 형성용 적층체 (30) 를, 상기 층 (20) 을 첩부면으로 하여 압압 (押壓) 하여 첩부한다.In step (C5), for forming a protective layer having a laminated structure in which the support sheet 30a and the layer 20 of the curable resin 20a are laminated on the bump formation surface 11a of the wafer 10 for semiconductor chip production. The layered product 30 is applied by applying pressure with the layer 20 as the sticking surface.

이로써, 도 12 에 나타내는 바와 같이, 반도체 칩 제작용 웨이퍼 (10) 의 범프 형성면 (11a) 을 경화성 수지 (20a) 로 피복함과 함께, 반도체 칩 제작용 웨이퍼 (10) 에 형성되어 있는 홈부 (13) 에 경화성 수지 (20a) 가 매립된다.Thereby, as shown in FIG. 12, while coating the bump formation surface 11a of the wafer 10 for semiconductor chip production with curable resin 20a, the groove part formed in the wafer 10 for semiconductor chip production ( 13) The curable resin 20a is embedded.

반도체 칩 제작용 웨이퍼 (10) 에 형성되어 있는 홈부 (13) 에 경화성 수지 (20a) 를 매립함으로써, 공정 (C8) 에 있어서 반도체 칩 제작용 웨이퍼 (10) 를 개편화할 때에 반도체 칩의 측면이 되는 부분을 경화성 수지 (20a) 로 피복할 수 있다. 요컨대, 반도체 칩의 강도를 우수한 것으로 함과 함께, 보호층 (40) 의 벗겨짐을 억제하기 위해서 필요해지는, 반도체 칩 측면을 피복하는 보호층 (40) 의 전구체가 되는 피복물을, 공정 (C5) 에 의해 형성할 수 있다.By embedding the curable resin 20a in the groove 13 formed in the wafer 10 for semiconductor chip production, when the wafer 10 for semiconductor chip production is separated into pieces in step (C8), the side surface of the semiconductor chip The part can be coated with curable resin 20a. In short, a coating material that serves as a precursor of the protective layer 40 covering the side surface of the semiconductor chip, which is necessary in order to improve the strength of the semiconductor chip and suppress peeling of the protective layer 40, in step (C5) can be formed by

또한, 보호층 형성용 적층체 (30) 를 반도체 칩 제작용 웨이퍼 (10) 에 첩부할 때의 압압력은, 경화성 수지 (20a) 의 홈부 (13) 에 대한 매립성을 양호한 것으로 하는 관점에서, 바람직하게는 1 ∼ 200 ㎪, 보다 바람직하게는 5 ∼ 150 ㎪, 더욱 바람직하게는 10 ∼ 100 ㎪ 이다.In addition, the pressing force at the time of attaching the layered product 30 for forming a protective layer to the wafer 10 for semiconductor chip production is good from the viewpoint of making the embedding of the curable resin 20a in the groove 13 good, It is preferably 1 to 200 kPa, more preferably 5 to 150 kPa, still more preferably 10 to 100 kPa.

또한, 보호층 형성용 적층체 (30) 를 반도체 칩 제작용 웨이퍼 (10) 에 첩부할 때의 압압력은, 첩부 초기부터 종기에 걸쳐 적절히 변동시켜도 된다. 예를 들어, 홈부 (13) 에 대한 경화성 수지 (20a) 의 매립성을 보다 양호한 것으로 하는 관점에서, 압압력을, 첩부 초기에는 낮게 하고, 서서히 압압력을 높이는 것이 바람직하다.In addition, the pressing force at the time of attaching the laminated body 30 for forming a protective layer to the wafer 10 for semiconductor chip production may be suitably fluctuated from the initial stage of attachment to the final stage. For example, from the viewpoint of making the embedding of the curable resin 20a in the groove portion 13 more favorable, it is preferable to lower the pressing force at the initial stage of sticking and gradually increase the pressing force.

또, 보호층 형성용 적층체 (30) 를 반도체 칩 제작용 웨이퍼 (10) 에 첩부할 때, 경화성 수지 (20a) 가 열 경화성 수지인 경우에는, 경화성 수지 (20a) 의 홈부 (13) 에 대한 매립성을 보다 양호한 것으로 하는 관점에서, 가열을 실시하는 것이 바람직하다. 경화성 수지 (20a) 가 열 경화성 수지인 경우, 경화성 수지 (20a) 는, 가열함으로써 유동성이 일시적으로 높아지고, 가열을 계속함으로써 경화된다. 그래서, 경화성 수지 (20a) 의 유동성이 향상되는 범위 내에서 가열을 실시함으로써, 경화성 수지 (20a) 가 홈부 (13) 전체에 골고루 퍼지기 쉬워져, 홈부 (13) 에 대한 매립성이 보다 향상될 수 있다.In addition, when attaching the layered product 30 for forming a protective layer to the wafer 10 for semiconductor chip production, when the curable resin 20a is a thermosetting resin, the curable resin 20a to the groove portion 13 From the viewpoint of making the embeddability more favorable, it is preferable to perform heating. When the curable resin 20a is a thermosetting resin, the fluidity of the curable resin 20a is temporarily increased by heating, and cured by continuing the heating. Therefore, by heating within a range in which the fluidity of the curable resin 20a is improved, the curable resin 20a can be easily spread throughout the groove portion 13, and the embedding property in the groove portion 13 can be further improved. there is.

구체적인 가열 온도 (첩부 온도) 로는, 바람직하게는 50 ∼ 150 ℃, 보다 바람직하게는 60 ∼ 130 ℃, 더욱 바람직하게는 70 ∼ 110 ℃ 이다.The specific heating temperature (sticking temperature) is preferably 50 to 150°C, more preferably 60 to 130°C, still more preferably 70 to 110°C.

또한, 경화성 수지 (20a) 에 대해 실시하는 당해 가열 처리는, 경화성 수지 (20a) 의 경화 처리에는 포함되지 않는다.In addition, the heat treatment performed on the curable resin 20a is not included in the curing treatment of the curable resin 20a.

또한, 보호층 형성용 적층체 (30) 를 반도체 칩 제작용 웨이퍼 (10) 에 첩부할 때, 감압 환경하에서 실시하는 것이 바람직하다. 이로써, 홈부 (13) 가 부압이 되어, 경화성 수지 (20a) 가 홈부 (13) 전체에 골고루 퍼지기 쉬워진다. 그 결과, 경화성 수지 (20a) 의 홈부 (13) 에 대한 매립성이 보다 양호한 것이 된다. 감압 환경의 구체적인 압력으로는, 바람직하게는 0.001 ∼ 50 ㎪, 보다 바람직하게는 0.01 ∼ 5 ㎪, 더욱 바람직하게는 0.05 ∼ 1 ㎪ 이다.In addition, when attaching the laminated body 30 for forming a protective layer to the wafer 10 for semiconductor chip production, it is preferable to carry out in a reduced pressure environment. Thereby, the groove part 13 becomes a negative pressure, and it becomes easy to spread the curable resin 20a in the whole groove part 13 evenly. As a result, the embedding of the curable resin 20a into the groove portion 13 becomes better. The specific pressure in the reduced pressure environment is preferably 0.001 to 50 kPa, more preferably 0.01 to 5 kPa, still more preferably 0.05 to 1 kPa.

또, 보호층 형성용 적층체 (30) 에 있어서의 경화성 수지 (20a) 의 층 (20) 의 두께는, 경화성 수지 (20a) 의 홈부 (13) 에 대한 매립성을 더욱 양호한 것으로 하는 관점에서, 바람직하게는 30 ㎛ 초과 200 ㎛ 이하, 보다 바람직하게는 60 ∼ 150 ㎛, 더욱 바람직하게는 80 ∼ 130 ㎛ 이다.In addition, the thickness of the layer 20 of the curable resin 20a in the layered product 30 for forming a protective layer is from the viewpoint of further improving the embedding of the curable resin 20a in the groove portion 13, It is preferably more than 30 μm and less than or equal to 200 μm, more preferably 60 to 150 μm, still more preferably 80 to 130 μm.

여기서, 보호층 형성용 적층체 (30) 가 갖는 지지 시트 (30a) 는, 경화성 수지 (20a) 를 지지함과 함께, 백 그라인드 테이프로서의 기능을 겸비하고 있는 것이 바람직하다.Here, it is preferable that the support sheet 30a of the layered product 30 for forming a protective layer has a function as a back grind tape while supporting the curable resin 20a.

이 경우, 보호층 형성용 적층체 (30) 를 첩부한 상태에서, 웨이퍼 (11) 의 이면 (11b) 의 연삭을 실시할 때, 지지 시트 (30a) 가 백 그라인드 테이프로서의 기능을 하여, 백 그라인드 공정을 실시하기 쉬운 것으로 할 수 있다.In this case, when grinding the back surface 11b of the wafer 11 in a state where the layered product 30 for forming a protective layer is attached, the support sheet 30a functions as a back grind tape, and the back grind It can be made easy to carry out a process.

또한, 상기 공정 (C5) 는, 예를 들어, 이면 연삭용 표면 보호 테이프 첩부 장치 (린텍 주식회사 제조 「RAD-3520F/12」) 를 사용하여 실시할 수 있다.In addition, the said process (C5) can be carried out using, for example, a surface protection tape sticking device for grinding the back side ("RAD-3520F/12" manufactured by Lintec Corporation).

(공정 (C6), (C-Y))(Process (C6), (C-Y))

도 13 에, 공정 (C6) ∼ 공정 (C8) 에 관한 개략도를 나타낸다. Fig. 13 shows a schematic view of steps (C6) to (C8).

공정 (C6) 에서는, 도 13 의 (1-a) 에 나타내는 바와 같이, 보호층 형성용 적층체 (30) 를 첩부한 상태에서, 반도체 칩 제작용 웨이퍼 (10) 의 범프 형성면 (11a) 과는 반대측의 이면 (11b) 을 연삭한다. 이어서, 공정 (C-Y) 에서는, 도 13 의 (1-b) 에 나타내는 바와 같이, 보호층 형성용 적층체 (30) 로부터 지지 시트 (30a) 를 박리한다.In step (C6), as shown in Fig. 13 (1-a), in a state where the laminate 30 for forming a protective layer is attached, the bump formation surface 11a of the wafer 10 for semiconductor chip production and grinds the reverse surface 11b on the opposite side. Next, in a process (C-Y), as shown in FIG. 13(1-b), the support sheet 30a is peeled from the laminated body 30 for forming a protective layer.

반도체 칩 제작용 웨이퍼 (10) 의 이면 (11b) 을 연삭할 때의 연삭량은, 적어도 반도체 칩 제작용 웨이퍼 (10) 의 홈부 (13) 의 바닥부가 노출되는 양이면 되지만, 더욱 연삭을 실시하여, 반도체 칩 제작용 웨이퍼 (10) 와 함께, 홈부 (13) 에 매립된 경화성 수지 (20a) 도 연삭하도록 해도 된다.The amount of grinding at the time of grinding the back surface 11b of the wafer 10 for semiconductor chip production may be an amount that exposes at least the bottom portion of the groove 13 of the wafer 10 for semiconductor chip production, but further grinding In addition to the wafer 10 for semiconductor chip production, the curable resin 20a embedded in the groove portion 13 may also be ground.

제 4 실시형태에서는, 공정 (C7) 을 실시하기 전의 공정 (C-Y) 에서, 지지 시트 (30a) 를 박리하기 위하여, 경화성 수지 (20a) 가 열 경화성 수지이고, 공정 (C7) 에 있어서 경화를 위한 가열 처리가 실시되는 경우라도, 지지 시트 (30a) 에는 내열성이 요구되지 않는다. 따라서, 지지 시트 (30a) 의 설계의 자유도가 향상된다.In the fourth embodiment, in the step (C-Y) before the step (C7), in order to peel the support sheet 30a, the curable resin 20a is a thermosetting resin, and in the step (C7) for curing Even when heat treatment is applied, heat resistance is not required for the support sheet 30a. Accordingly, the degree of freedom in design of the support sheet 30a is improved.

또한, 상기 공정 (C6) 은, 예를 들어, 그라인더 폴리셔 (주식회사 디스코 제조 「DGP8761」) 를 사용하여 실시할 수 있다.In addition, the said process (C6) can be implemented using grinder polisher ("DGP8761" by Disco Corporation), for example.

또, 상기 공정 (C-Y) 는, 예를 들어, BG 용 테이프 리무버 (린텍 주식회사 제조 「RAD-3010F/12」) 를 사용하여 실시할 수 있다.In addition, the said process (C-Y) can be implemented using the tape remover for BG ("RAD-3010F/12" by Lintec Corporation), for example.

(공정 (C7))(Process (C7))

공정 (C7) 에서는, 구체적으로는, 도 13 의 (1-c) 에 나타내는 바와 같이, 경화성 수지 (20a) 를 경화시켜, 보호층 (40) 이 부착된 반도체 칩 제작용 웨이퍼 (10) 를 얻는다.In step (C7), specifically, as shown in Fig. 13(1-c), curable resin 20a is cured to obtain wafer 10 for semiconductor chip production with protective layer 40 attached thereto. .

경화성 수지 (20a) 를 경화시킴으로써 형성되는 보호층 (40) 은, 상온에 있어서, 경화성 수지 (20a) 보다 강고해진다. 그 때문에, 보호층 (40) 을 형성함으로써, 범프 넥이 양호하게 보호된다. 또, 도 13 의 (1-d) 에 나타내는 공정 (C8) 에 있어서, 보호층 (40) 이 부착된 반도체 칩 제작용 웨이퍼 (10) 를 개편화함으로써, 측면도 보호층 (40) 으로 피복된 반도체 칩을 얻을 수 있어, 강도가 우수한 반도체 칩이 얻어진다. 또한, 보호층 (40) 이 벗겨지는 것도 억제된다.The protective layer 40 formed by hardening curable resin 20a becomes stronger than curable resin 20a at normal temperature. Therefore, by providing the protective layer 40, the bump neck is well protected. In addition, in the step (C8) shown in (1-d) of FIG. 13, the semiconductor chip fabrication wafer 10 with the protective layer 40 is separated into pieces, so that the side surface is also covered with the protective layer 40. A chip can be obtained, and a semiconductor chip with excellent strength is obtained. Also, peeling of the protective layer 40 is suppressed.

경화성 수지 (20a) 의 경화는, 경화성 수지 (20a) 에 포함되어 있는 경화성 성분의 종류에 따라, 열 경화 및 에너지선의 조사에 의한 경화 중 어느 것에 의해 실시할 수 있다.The curable resin 20a can be cured by either thermal curing or curing by energy ray irradiation, depending on the type of curable component contained in the curable resin 20a.

또한, 본 명세서에 있어서, 「에너지선」 이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미하고, 그 예로서, 자외선, 전자선 등을 들 수 있고, 바람직하게는 자외선이다.In addition, in this specification, "energy ray" means the thing which has energy quantum in electromagnetic waves or a charged-particle beam, and an ultraviolet-ray, an electron beam, etc. are mentioned as an example, Preferably it is an ultraviolet-ray.

열 경화를 실시하는 경우의 조건으로는, 경화 온도가 바람직하게는 90 ∼ 200 ℃ 이고, 경화 시간이 바람직하게는 1 ∼ 3 시간이다.As conditions in the case of performing thermal curing, the curing temperature is preferably 90 to 200°C, and the curing time is preferably 1 to 3 hours.

에너지선 조사에 의한 경화를 실시하는 경우의 조건으로는, 사용하는 에너지선의 종류에 따라 적절히 설정되는, 예를 들어, 자외선을 사용하는 경우, 조도는 바람직하게는 170 ∼ 250 mw/㎠ 이고, 광량은 바람직하게는 300 ∼ 3,000 mJ/㎠ 이다.As conditions in the case of performing hardening by energy ray irradiation, the illuminance is preferably 170 to 250 mw/cm 2 , which is appropriately set according to the type of energy ray to be used, for example, when using ultraviolet rays, and the amount of light is preferably 300 to 3,000 mJ/cm 2 .

여기서, 경화성 수지 (20a) 를 경화시켜 보호층 (40) 을 형성하는 과정에 있어서, 공정 (C5) 에 있어서 경화성 수지 (20a) 로 홈부 (13) 를 매립할 때에 비집고 들어가는 경우가 있는 기포 등을 제거하는 관점에서, 경화성 수지 (20a) 는, 열 경화성 수지인 것이 바람직하다. 즉, 경화성 수지 (20a) 가 열 경화성 수지인 경우, 경화성 수지 (20a) 는, 가열함으로써 유동성이 일시적으로 높아져, 가열을 계속함으로써 경화된다. 이 현상을 이용함으로써, 경화성 수지 (20a) 의 유동성이 높아졌을 때, 경화성 수지 (20a) 로 홈부 (13) 를 매립할 때에 비집고 들어가는 경우가 있는 기포 등이 제거되어, 경화성 수지 (20a) 의 홈부 (13) 에 대한 매립성을 보다 양호한 것으로 한 상태로 한 후에, 경화성 수지 (20a) 를 경화시킬 수 있다.Here, in the process of forming the protective layer 40 by curing the curable resin 20a, in step (C5), air bubbles that may get in when filling the groove 13 with the curable resin 20a are removed. From the standpoint of removal, the curable resin 20a is preferably a thermosetting resin. That is, when the curable resin 20a is a thermosetting resin, the fluidity of the curable resin 20a is temporarily increased by heating, and cured by continuing the heating. By using this phenomenon, when the fluidity of the curable resin 20a is increased, bubbles or the like that may get in when the groove portion 13 is filled with the curable resin 20a are removed, and the groove portion of the curable resin 20a is removed. After making the embeddability to (13) more favorable, the curable resin 20a can be hardened.

또, 경화 시간의 단축의 관점에서, 경화성 수지 (20a) 는, 에너지선 경화성 수지인 것이 바람직하다.Moreover, it is preferable that curable resin 20a is energy-beam curable resin from a viewpoint of shortening of hardening time.

또한, 보호층 (40) 을 형성하기 위한 경화성 수지 (20a) 의 상세에 대해서는 후술한다.In addition, the details of the curable resin 20a for forming the protective layer 40 are mentioned later.

(공정 (C8))(Process (C8))

공정 (C8) 에서는, 구체적으로는, 도 13 의 (1-d) 에 나타내는 바와 같이, 보호층 (40) 이 부착된 반도체 칩 제작용 웨이퍼 (10) 의 보호층 (40) 중 홈부에 형성되어 있는 부분을, 범프 형성면측으로부터 분할 예정 라인을 따라 절단하여, 개편화한다. 여기서, 공정 (C8) 에 있어서, 범프 형성면측으로부터 절단하고 있지만, 범프 형성면과는 반대측으로부터 절단하여 개편화해도 된다.In the step (C8), specifically, as shown in (1-d) of FIG. 13, the protective layer 40 is formed in the groove portion of the protective layer 40 of the semiconductor chip fabrication wafer 10, The portion with the bump is cut along the line to be divided from the side of the bump formation surface, and separated into pieces. Here, in the step (C8), the cut is made from the side of the bump formation surface, but it may be cut from the side opposite to the bump formation surface and separated into pieces.

절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.Cutting can be appropriately performed by employing a conventionally known method such as blade dicing or laser dicing.

이로써, 적어도 범프 형성면 (11a) 및 측면이 보호층 (40) 으로 피복되어 있는 반도체 칩 (100) 을 얻을 수 있다. Thereby, the semiconductor chip 100 in which at least bump formation surface 11a and side surface are covered with the protective layer 40 can be obtained.

반도체 칩 (100) 은, 범프 형성면 (11a) 및 측면이 보호층 (40) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다. 또, 범프 형성면 (11a) 및 측면이 보호층 (40) 으로 피복되어 있기 때문에, 범프 형성면 (11a) 과 보호층 (40) 의 접합면 (계면) 이, 반도체 칩 (100) 의 측면에 있어서 노출되어 있지 않다. 범프 형성면 (11a) 과 보호층 (40) 의 접합면 (계면) 중, 반도체 칩 (100) 의 측면에 있어서 노출되어 있는 노출부는, 막 박리의 기점이 되기 쉽다. 반도체 칩 (100) 은, 당해 노출부가 존재하지 않기 때문에, 당해 노출부로부터의 막 박리가, 반도체 칩 제작용 웨이퍼 (10) 를 절단하여 반도체 칩 (100) 을 제조하는 과정이나, 제조 후에 있어서 잘 발생하지 않는다. 따라서, 보호층 (40) 의 박리가 억제된 반도체 칩 (100) 이 얻어진다.The semiconductor chip 100 has excellent strength because the bump formation surface 11a and side surfaces are covered with the protective layer 40 . In addition, since the bump formation surface 11a and the side surface are covered with the protective layer 40, the bonding surface (interface) between the bump formation surface 11a and the protective layer 40 is on the side surface of the semiconductor chip 100. is not exposed to Among the bonding surfaces (interfaces) between the bump formation surface 11a and the protective layer 40, the exposed portion exposed on the side surface of the semiconductor chip 100 tends to be the starting point of film separation. Since the semiconductor chip 100 does not have the exposed portion, film separation from the exposed portion is well suited in the process of cutting the wafer 10 for semiconductor chip production to manufacture the semiconductor chip 100 or after production. It doesn't happen. Thus, the semiconductor chip 100 in which peeling of the protective layer 40 is suppressed is obtained.

또한, 공정 (C8) 에 있어서, 보호층 (40) 이 부착된 반도체 칩 제작용 웨이퍼 (10) 의 보호층 (40) 중 홈부에 형성되어 있는 부분을, 분할 예정 라인을 따라 절단하는 경우, 보호층 (40) 이 투명한 것이 바람직하다. 보호층 (40) 이 투명함으로써, 반도체 웨이퍼 (11) 가 비쳐 보이기 때문에, 분할 예정 라인의 시인성이 확보된다. 그 때문에, 분할 예정 라인을 따라 절단하기 쉬워진다.In addition, in the step (C8), when cutting the portion formed in the groove part of the protective layer 40 of the wafer 10 for semiconductor chip production with the protective layer 40 attached along the division line, protection It is preferred that layer 40 be transparent. Since the semiconductor wafer 11 can be seen through when the protective layer 40 is transparent, the visibility of the line to be divided is ensured. Therefore, it becomes easy to cut along the division line.

또한, 상기 공정 (C8) 은, 예를 들어, 멀티 펑션 웨이퍼 마운터 (린텍 주식회사 제조 「RAD-2510F/12」) 를 사용하여, 보호층이 형성된 반도체 칩 제작용 웨이퍼 (10) 를 다이싱 테이프 등 상에 재치함으로써 실시할 수 있다.Further, in the step (C8), for example, the wafer 10 for semiconductor chip production with a protective layer is placed on a dicing tape or the like using a multi-function wafer mounter ("RAD-2510F/12" manufactured by Lintec Corporation). It can be implemented by placing on top.

다음으로, 본 발명의 반도체 장치의 제조 방법의 제 4 실시형태에 있어서 사용되는 보호층 형성용 적층체 (30) 에 대해 설명한다. 단, 보호층 형성용 적층체 (30) 는, 제 4 실시형태 이외의 실시형태에 있어서 사용해도 된다.Next, the laminate 30 for forming a protective layer used in the fourth embodiment of the semiconductor device manufacturing method of the present invention will be described. However, the layered product 30 for forming a protective layer may be used in embodiments other than the fourth embodiment.

(보호층 형성용 적층체 (30) 의 구성)(Configuration of laminate 30 for forming protective layer)

본 발명의 반도체 장치의 제조 방법의 제 4 실시형태에 사용하는 보호층 형성용 적층체 (30) 는, 지지 시트 (30a) 의 일방의 면에 경화성 수지 (20a) 의 층 (20) 을 구비한다. 지지 시트 (30a) 의 일방의 면에 경화성 수지 (20a) 의 층 (20) 이 형성됨으로써, 제품 패키지로서 경화성 수지 (20a) 의 층 (20) 을 운반하거나, 공정 내에 있어서 경화성 수지 (20a) 의 층 (20) 을 반송하거나 할 때, 경화성 수지 (20a) 의 층 (20) 이 안정적으로 지지·보호된다.The laminate 30 for forming a protective layer used in the fourth embodiment of the semiconductor device manufacturing method of the present invention includes a layer 20 of curable resin 20a on one side of a support sheet 30a. . By forming the layer 20 of the curable resin 20a on one side of the support sheet 30a, the layer 20 of the curable resin 20a is conveyed as a product package or the curable resin 20a is When conveying the layer 20, the layer 20 of the curable resin 20a is stably supported and protected.

또, 보호층 형성용 적층체 (30) 의 구체적인 구성예를 이하에 나타낸다.In addition, specific structural examples of the layered product 30 for forming a protective layer are shown below.

보호층 형성용 적층체 (30) 는, 지지 시트 (30a) 와, 지지 시트 (30a) 의 일방의 면에 형성된 경화성 수지 (20a) 의 층 (20) 을 구비한다.The layered product 30 for forming a protective layer includes a support sheet 30a and a layer 20 of a curable resin 20a formed on one surface of the support sheet 30a.

또, 보호층 형성용 적층체 (30) 에 있어서, 지지 시트 (30a) 가, 지지 기재 (31) 와 점착제층 (33) 을 적층한 점착 시트이고, 당해 점착 시트의 점착제층 (33) 과 경화성 수지 (20a) 의 층 (20) 이 첩합되어 있어도 된다.Further, in the layered product 30 for forming a protective layer, the support sheet 30a is an adhesive sheet in which a support substrate 31 and an adhesive layer 33 are laminated, and the adhesive layer 33 and the curability of the adhesive sheet are The layer 20 of resin 20a may be bonded together.

또한, 보호층 형성용 적층체 (30) 에 있어서, 지지 시트 (30a) 가, 지지 기재 (31) 와 완충층 (32) (중간층) 과 점착제층 (33) 을 이 순서로 적층한 점착 시트이고, 당해 점착 시트의 점착제층 (33) 과 경화성 수지 (20a) 의 층 (20) 이 첩합되어 있어도 된다. 지지 기재 (31) 와 완충층 (32) (중간층) 과 점착제층 (33) 을 이 순서로 적층한 점착 시트는, 백 그라인드 테이프로서 바람직하게 사용할 수 있다. 즉, 보호층 형성용 적층체 (30) 는, 지지 시트 (30a) 로서 백 그라인드 테이프를 갖기 때문에, 보호층 형성용 적층체 (30) 의 경화성 수지 (20a) 의 층 (20) 과, 반도체 칩 제작용 웨이퍼의 범프 형성면을 첩합한 후, 반도체 칩 제작용 웨이퍼의 이면을 연삭하여 박화 처리할 때, 바람직하게 사용할 수 있다.Further, in the layered product 30 for forming a protective layer, the support sheet 30a is a pressure-sensitive adhesive sheet in which a support substrate 31, a buffer layer 32 (intermediate layer), and a pressure-sensitive adhesive layer 33 are laminated in this order, The pressure-sensitive adhesive layer 33 of the pressure-sensitive adhesive sheet and the layer 20 of the curable resin 20a may be bonded together. An adhesive sheet in which the support substrate 31, the buffer layer 32 (intermediate layer), and the adhesive layer 33 are laminated in this order can be suitably used as a back grind tape. That is, since the layered product 30 for forming a protective layer has the back grind tape as the support sheet 30a, the layer 20 of the curable resin 20a of the layered product 30 for forming a protective layer and the semiconductor chip After attaching the bump formation surface of the wafer for fabrication, when grinding and thinning the back surface of the wafer for semiconductor chip fabrication, it can use suitably.

이하, 보호층 형성용 적층체 (30) 에 사용되는 경화성 수지 (20a), 및 지지 시트 (30a) 에 대해 설명한다.Hereinafter, the curable resin 20a used for the layered product 30 for forming a protective layer and the support sheet 30a are described.

-경화성 수지 (20a)--curable resin (20a)-

경화성 수지 (20a) 는, 반도체 칩 제작용 웨이퍼의 범프 형성면을 피복함과 함께, 반도체 칩 제작용 웨이퍼에 형성되어 있는 홈부를 충전하기 위해서 사용되는 필름상의 수지이고, 가열 또는 에너지선 조사에 의한 경화에 의해, 보호층 (40) 을 형성한다. 즉, 경화성 수지 (20a) 는, 가열에 의해 경화되는 열 경화성 수지 필름 (20a-1) 이어도 되고, 에너지선 조사에 의해 경화되는 에너지선 경화성 수지 필름 (20a-2) 이어도 된다.The curable resin 20a is a film-like resin used for filling the grooves formed in the wafer for semiconductor chip production while covering the bump formation surface of the wafer for semiconductor chip production, by heating or energy ray irradiation. By hardening, the protective layer 40 is formed. That is, the curable resin 20a may be a thermosetting resin film 20a-1 cured by heating or an energy-beam curable resin film 20a-2 cured by energy-beam irradiation.

경화성 수지 (20a) 의 물성은, 경화성 수지 (20a) 의 함유 성분의 종류 및 양의 어느 일방 또는 양방을 조정함으로써 조정할 수 있다.The physical properties of curable resin 20a can be adjusted by adjusting any one or both of the type and amount of components contained in curable resin 20a.

이하, 열 경화성 수지 필름 (20a-1) 및 에너지선 경화성 수지 필름 (20a-2) 에 대해 설명한다.Hereinafter, the thermosetting resin film 20a-1 and the energy ray-curable resin film 20a-2 are described.

--열 경화성 수지 필름 (20a-1)-- --Heat Curable Resin Film (20a-1)--

열 경화성 수지 필름 (20a-1) 은, 중합체 성분 (A) 및 열 경화성 성분 (B) 를 함유한다.The thermosetting resin film 20a-1 contains a polymer component (A) and a thermosetting component (B).

열 경화성 수지 필름 (20a-1) 은, 예를 들어, 중합체 성분 (A) 및 열 경화성 성분 (B) 를 함유하는 열 경화성 수지 조성물 (20a-1-1) 로 형성된다.The thermosetting resin film 20a-1 is formed from the thermosetting resin composition 20a-1-1 containing a polymer component (A) and a thermosetting component (B), for example.

중합체 성분 (A) 는, 중합성 화합물이 중합 반응하여 형성된 것으로 간주할 수 있는 성분이다. 또, 열 경화성 성분 (B) 는, 열을 반응의 트리거로 하여, 경화 (중합) 반응할 수 있는 성분이다. 또한, 당해 경화 (중합) 반응에는, 중축합 반응도 포함된다.The polymer component (A) is a component that can be considered to have been formed by a polymerization reaction of a polymerizable compound. In addition, the thermosetting component (B) is a component that can undergo a curing (polymerization) reaction by using heat as a reaction trigger. In addition, a polycondensation reaction is also included in the said hardening (polymerization) reaction.

또한, 본 명세서의 이하의 기재에 있어서, 「열 경화성 수지 조성물 (20a-1-1) 의 유효 성분의 전체량에서의 각 성분의 함유량」 은, 「열 경화성 수지 조성물 (20a-1-1) 로 형성되는 열 경화성 수지 필름 (20a-1) 의 각 성분의 함유량」 과 동일한 의미이다.In addition, in the following description of this specification, "the content of each component in the total amount of the active ingredient of the thermosetting resin composition (20a-1-1)" means "the thermosetting resin composition (20a-1-1) It has the same meaning as "the content of each component of the thermosetting resin film 20a-1 formed of".

---중합체 성분 (A)------Polymer component (A)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 중합체 성분 (A) 를 함유한다.The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) contain the polymer component (A).

중합체 성분 (A) 는, 열 경화성 수지 필름 (20a-1) 에 조막성 (造膜性) 이나 가요성 등을 부여하기 위한 중합체 화합물이다. 중합체 성분 (A) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 중합체 성분 (A) 를 2 종 이상 조합하여 사용하는 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The polymer component (A) is a polymer compound for imparting film-formability, flexibility, or the like to the thermosetting resin film 20a-1. A polymer component (A) may be used individually by 1 type, and may be used in combination of 2 or more type. When using in combination of 2 or more types of polymer components (A), their combination and ratio can be arbitrarily selected.

중합체 성분 (A) 로는, 예를 들어, 아크릴계 수지 ((메트)아크릴로일기를 갖는 수지), 폴리에스테르, 우레탄계 수지 (우레탄 결합을 갖는 수지), 아크릴우레탄 수지, 실리콘계 수지 (실록산 결합을 갖는 수지), 고무계 수지 (고무 구조를 갖는 수지), 페녹시 수지, 및 열 경화성 폴리이미드 등을 들 수 있다.Examples of the polymer component (A) include acrylic resin (resin having a (meth)acryloyl group), polyester, urethane resin (resin having a urethane bond), acrylic urethane resin, and silicone resin (resin having a siloxane bond). ), rubber-based resin (resin having a rubber structure), phenoxy resin, and thermosetting polyimide.

이들 중에서도, 아크릴계 수지가 바람직하다.Among these, acrylic resin is preferable.

아크릴계 수지로는, 공지된 아크릴 중합체를 들 수 있다.A well-known acrylic polymer is mentioned as an acrylic resin.

아크릴계 수지의 중량 평균 분자량 (Mw) 은, 바람직하게는 10,000 ∼ 2,000,000, 보다 바람직하게는 300,000 ∼ 1,500,000, 더욱 바람직하게는 500,000 ∼ 1,000,000 이다.The weight average molecular weight (Mw) of the acrylic resin is preferably 10,000 to 2,000,000, more preferably 300,000 to 1,500,000, still more preferably 500,000 to 1,000,000.

아크릴계 수지의 중량 평균 분자량이 상기의 하한값 이상임으로써, 열 경화성 수지 필름 (20a-1) 의 형상 안정성 (보관시의 시간 경과적 안정성) 을 향상시키기 쉽다. 또, 아크릴계 수지의 중량 평균 분자량이 상기의 상한값 이하임으로써, 피착체의 요철면에 열 경화성 수지 필름 (20a-1) 이 추종하기 쉬워져, 예를 들어, 피착체와 열 경화성 수지 필름 (20a-1) 사이에서 보이드 등의 발생을 억제시키기 쉽다. 따라서, 반도체 웨이퍼 (11) 의 범프 형성면 (11a) 의 피복성은 물론, 홈부 (13) 에 대한 매립성도 향상시키기 쉽다.When the weight average molecular weight of the acrylic resin is equal to or greater than the above lower limit, the shape stability (temporal stability during storage) of the thermosetting resin film 20a-1 is easily improved. In addition, when the weight average molecular weight of the acrylic resin is equal to or less than the above upper limit, it becomes easy for the thermosetting resin film 20a-1 to follow the uneven surface of the adherend. -1) It is easy to suppress generation of voids and the like between them. Therefore, it is easy to improve not only the coverage of the bump formation surface 11a of the semiconductor wafer 11 but also the embeddability of the grooves 13.

아크릴계 수지의 유리 전이 온도 (Tg) 는, 바람직하게는 -60 ∼ 70 ℃, 보다 바람직하게는 -40 ∼ 50 ℃, 더욱 바람직하게는 -30 ℃ ∼ 30 ℃ 이다.The acrylic resin has a glass transition temperature (Tg) of preferably -60 to 70°C, more preferably -40 to 50°C, still more preferably -30°C to 30°C.

아크릴계 수지의 유리 전이 온도 (Tg) 가 상기의 하한값 이상임으로써, 보호층 (40) 과 지지 시트 (30a) 의 접착력이 억제되어, 지지 시트 (30a) 의 박리성이 향상된다. 또, 아크릴계 수지의 유리 전이 온도 (Tg) 가 상기의 상한값 이하임으로써, 열 경화성 수지 필름 (20a-1) 및 보호층 (40) 의 피착체와의 접착력이 향상된다. 따라서, 보호층 (40) 의 막 박리를 보다 억제하기 쉽게 할 수 있다.When the glass transition temperature (Tg) of the acrylic resin is equal to or greater than the above lower limit, the adhesive force between the protective layer 40 and the support sheet 30a is suppressed, and the peelability of the support sheet 30a is improved. Moreover, when the glass transition temperature (Tg) of the acrylic resin is equal to or less than the above upper limit value, the adhesive force between the thermosetting resin film 20a-1 and the adherend of the protective layer 40 is improved. Therefore, peeling of the protective layer 40 can be more easily suppressed.

아크릴계 수지로는, 예를 들어, 1 종 또는 2 종 이상의 (메트)아크릴산에스테르의 중합체 ; (메트)아크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 스티렌, 및 N-메틸올아크릴아미드 등에서 선택되는 2 종 이상의 모노머의 공중합체 등을 들 수 있다.As acrylic resin, it is polymer of 1 type, or 2 or more types of (meth)acrylic acid ester, for example; and copolymers of two or more monomers selected from (meth)acrylic acid, itaconic acid, vinyl acetate, acrylonitrile, styrene, and N-methylol acrylamide.

아크릴계 수지를 구성하는 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산n-프로필, (메트)아크릴산이소프로필, (메트)아크릴산n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산sec-부틸, (메트)아크릴산tert-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산n-옥틸, (메트)아크릴산n-노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산운데실, (메트)아크릴산도데실 ((메트)아크릴산라우릴), (메트)아크릴산트리데실, (메트)아크릴산테트라데실 ((메트)아크릴산미리스틸), (메트)아크릴산펜타데실, (메트)아크릴산헥사데실 ((메트)아크릴산팔미틸), (메트)아크릴산헵타데실, 및 (메트)아크릴산옥타데실 ((메트)아크릴산스테아릴) 등의 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 의 사슬형 구조인 (메트)아크릴산알킬에스테르 ;As (meth)acrylic acid ester constituting the acrylic resin, for example, methyl (meth)acrylate, ethyl (meth)acrylate, n-propyl (meth)acrylate, isopropyl (meth)acrylate, n- (meth)acrylate Butyl, isobutyl (meth)acrylate, sec-butyl (meth)acrylate, tert-butyl (meth)acrylate, pentyl (meth)acrylate, hexyl (meth)acrylate, heptyl (meth)acrylate, 2-ethyl (meth)acrylate Hexyl, isooctyl (meth)acrylate, n-octyl (meth)acrylate, n-nonyl (meth)acrylate, isononyl (meth)acrylate, decyl (meth)acrylate, undecyl (meth)acrylate, (meth)acrylic acid Dodecyl (lauryl (meth)acrylate), tridecyl (meth)acrylate, tetradecyl (meth)acrylate (myristyl (meth)acrylate), pentadecyl (meth)acrylate, hexadecyl (meth)acrylate ((meth)acrylate) palmityl acrylate), heptadecyl (meth)acrylate, and octadecyl (meth)acrylate (stearyl (meth)acrylate), the alkyl group constituting the alkyl ester has a chain structure of 1 to 18 carbon atoms (meth) acrylic acid alkyl ester;

(메트)아크릴산이소보르닐 및 (메트)아크릴산디시클로펜타닐 등의 (메트)아크릴산시클로알킬에스테르 ;(meth)acrylic acid cycloalkyl esters such as isobornyl (meth)acrylate and dicyclopentanyl (meth)acrylate;

(메트)아크릴산벤질 등의 (메트)아크릴산아르알킬에스테르 ;(meth)acrylic acid aralkyl esters such as benzyl (meth)acrylate;

(메트)아크릴산디시클로펜테닐에스테르 등의 (메트)아크릴산시클로알케닐에스테르 ;(meth)acrylic acid cycloalkenyl esters such as (meth)acrylic acid dicyclopentenyl ester;

(메트)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메트)아크릴산시클로알케닐옥시알킬에스테르 ;(meth)acrylic acid cycloalkenyloxyalkyl esters such as dicyclopentenyloxyethyl (meth)acrylate;

(메트)아크릴산이미드 ;(meth)acrylic acid imide;

(메트)아크릴산글리시딜 등의 글리시딜기 함유 (메트)아크릴산에스테르 ;glycidyl group-containing (meth)acrylic acid esters such as glycidyl (meth)acrylate;

(메트)아크릴산하이드록시메틸, (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산3-하이드록시프로필, (메트)아크릴산2-하이드록시부틸, (메트)아크릴산3-하이드록시부틸, 및 (메트)아크릴산4-하이드록시부틸 등의 수산기 함유 (메트)아크릴산에스테르 ;Hydroxymethyl (meth)acrylate, 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, 2-hydroxybutyl (meth)acrylate, (meth)acrylate ) Hydroxyl group-containing (meth)acrylic acid esters such as 3-hydroxybutyl acrylate and 4-hydroxybutyl (meth)acrylate;

(메트)아크릴산N-메틸아미노에틸 등의 치환 아미노기 함유 (메트)아크릴산에스테르 ; 등을 들 수 있다. substituted amino group-containing (meth)acrylic acid esters such as N-methylaminoethyl (meth)acrylic acid; etc. can be mentioned.

이들 중에서도, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 의 사슬형 구조인 (메트)아크릴산알킬에스테르, 글리시딜기 함유 (메트)아크릴산에스테르, 및 수산기 함유 (메트)아크릴산에스테르를 조합한 공중합체인 것이 바람직하고, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 4 의 사슬형 구조인 (메트)아크릴산알킬에스테르, 글리시딜기 함유 (메트)아크릴산에스테르, 및 수산기 함유 (메트)아크릴산에스테르를 조합한 공중합체인 것이 보다 바람직하고, 아크릴산부틸, 아크릴산메틸, 아크릴산글리시딜, 및 아크릴산2-하이드록시에틸을 조합한 공중합체인 것이 더욱 바람직하다.Among these, copolymerization in which the alkyl group constituting the alkyl ester is a chain structure of 1 to 18 carbon atoms (meth)acrylic acid alkyl ester, a glycidyl group-containing (meth)acrylic acid ester, and a hydroxyl group-containing (meth)acrylic acid ester are combined. A combination of (meth)acrylic acid alkyl esters, preferably chain ones, in which the alkyl groups constituting the alkyl esters have a chain structure of 1 to 4 carbon atoms, (meth)acrylic acid esters containing a glycidyl group, and (meth)acrylic acid esters containing a hydroxyl group It is more preferable that it is one copolymer, and it is more preferable that it is a copolymer combining butyl acrylate, methyl acrylate, glycidyl acrylate, and 2-hydroxyethyl acrylate.

아크릴계 수지는, 예를 들어, (메트)아크릴산에스테르 이외에, (메트)아크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 및 스티렌 및 N-메틸올아크릴아미드 등에서 선택되는 1 종 이상의 모노머가 공중합하여 이루어지는 것이어도 된다.The acrylic resin is obtained by copolymerizing, for example, (meth)acrylic acid ester with at least one monomer selected from (meth)acrylic acid, itaconic acid, vinyl acetate, acrylonitrile, and styrene and N-methylolacrylamide. It could be anything.

아크릴계 수지를 구성하는 모노머는, 1 종 단독이어도 되고, 2 종 이상이어도 된다. 아크릴계 수지를 구성하는 모노머가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The monomer constituting the acrylic resin may be used singly or in combination of two or more. When there are two or more types of monomers constituting the acrylic resin, their combination and ratio can be arbitrarily selected.

아크릴계 수지는, 비닐기, (메트)아크릴로일기, 아미노기, 수산기, 카르복시기, 및 이소시아네이트기 등의 다른 화합물과 결합 가능한 관능기를 가지고 있어도 된다.Acrylic resin may have a functional group bondable to other compounds such as a vinyl group, a (meth)acryloyl group, an amino group, a hydroxyl group, a carboxy group, and an isocyanate group.

아크릴계 수지의 상기 관능기는, 후술하는 가교제 (F) 를 개재하여 다른 화합물과 결합해도 되고, 가교제 (F) 를 개재하지 않고 다른 화합물과 직접 결합하고 있어도 된다. 아크릴계 수지가 상기 관능기에 의해 다른 화합물과 결합함으로써, 열 경화성 수지 필름 (20a-1) 을 사용하여 얻어진 패키지의 신뢰성이 향상되는 경향이 있다.The functional group of the acrylic resin may be bonded to another compound via a crosslinking agent (F) described later, or directly bonded to another compound without a crosslinking agent (F). Reliability of a package obtained using the thermosetting resin film 20a-1 tends to be improved when the acrylic resin is bonded to other compounds by the functional group.

여기서, 본 발명의 반도체 장치의 제조 방법의 일례에서는, 중합체 성분 (A) 로서, 아크릴계 수지 이외의 열 가소성 수지 (이하, 간단히 「열 가소성 수지」 라고 약기하는 경우가 있다) 를, 아크릴계 수지를 사용하지 않고 단독으로 사용해도 되고, 아크릴계 수지와 병용해도 된다.Here, in one example of the method for manufacturing the semiconductor device of the present invention, as the polymer component (A), a thermoplastic resin other than the acrylic resin (hereinafter sometimes simply abbreviated as "thermoplastic resin") is used as the acrylic resin. It may be used alone or in combination with an acrylic resin.

열 가소성 수지를 사용함으로써, 보호층 (40) 의 지지 시트 (30a) 로부터의 박리성이 향상되거나, 피착체의 요철면에 열 경화성 수지 필름 (20a-1) 이 추종하기 쉬워져, 피착체와 열 경화성 수지 필름 (20a-1) 사이에서 보이드 등의 발생이 보다 억제되거나 하는 경우가 있다. 따라서, 반도체 웨이퍼 (11) 의 범프 형성면 (11a) 의 피복성은 물론, 홈부 (13) 에 대한 매립성도 향상시키기 쉽다.By using a thermoplastic resin, the peelability of the protective layer 40 from the support sheet 30a is improved, the thermosetting resin film 20a-1 easily follows the uneven surface of the adherend, and the adherend and Generation of voids or the like between the thermosetting resin films 20a-1 may be further suppressed. Therefore, it is easy to improve not only the coverage of the bump formation surface 11a of the semiconductor wafer 11 but also the embeddability of the grooves 13.

열 가소성 수지의 중량 평균 분자량은, 바람직하게는 1,000 ∼ 100,000, 보다 바람직하게는 3,000 ∼ 80,000 이다.The weight average molecular weight of the thermoplastic resin is preferably 1,000 to 100,000, more preferably 3,000 to 80,000.

상기 열 가소성 수지의 유리 전이 온도 (Tg) 는, 바람직하게는 -30 ∼ 150 ℃, 보다 바람직하게는 -20 ∼ 120 ℃ 이다.The glass transition temperature (Tg) of the thermoplastic resin is preferably -30 to 150°C, more preferably -20 to 120°C.

열 가소성 수지로는, 예를 들어, 폴리에스테르, 폴리우레탄, 페녹시 수지, 폴리부텐, 폴리부타디엔, 및 폴리스티렌 등을 들 수 있다.Examples of the thermoplastic resin include polyester, polyurethane, phenoxy resin, polybutene, polybutadiene, and polystyrene.

열 가소성 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 열 가소성 수지가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A thermoplastic resin may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more types of thermoplastic resins, their combinations and ratios can be arbitrarily selected.

중합체 성분 (A) 의 함유량은, 열 경화성 수지 조성물 (20a-1-1) 의 유효 성분의 전체량 기준으로, 바람직하게는 5 ∼ 85 질량%, 보다 바람직하게는 5 ∼ 80 질량% 이다.The content of the polymer component (A) is preferably 5 to 85% by mass, more preferably 5 to 80% by mass, based on the total amount of active ingredients of the thermosetting resin composition (20a-1-1).

중합체 성분 (A) 는, 열 경화성 성분 (B) 에도 해당하는 경우가 있다. 본 발명에서는, 열 경화성 수지 조성물 (20a-1-1) 이, 이와 같은 중합체 성분 (A) 및 열 경화성 성분 (B) 의 양방에 해당하는 성분을 함유하는 경우, 열 경화성 수지 조성물 (20a-1-1) 은, 중합체 성분 (A) 및 열 경화성 성분 (B) 의 양방을 함유하는 것으로 간주한다.The polymer component (A) also corresponds to the thermosetting component (B) in some cases. In the present invention, when the thermosetting resin composition (20a-1-1) contains components corresponding to both the polymer component (A) and the thermosetting component (B), the thermosetting resin composition (20a-1 -1) is considered to contain both the polymer component (A) and the thermosetting component (B).

---열 경화성 성분 (B)------Heat Curable Component (B)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 열 경화성 성분 (B) 를 함유한다.The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) contain a thermosetting component (B).

열 경화성 성분 (B) 는, 열 경화성 수지 필름 (20a-1) 을 경화시켜, 경질의 보호층 (40) 을 형성하기 위한 성분이다.The thermosetting component (B) is a component for forming the hard protective layer 40 by curing the thermosetting resin film 20a-1.

열 경화성 성분 (B) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 열 경화성 성분 (B) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The thermosetting component (B) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more types of heat-curable component (B), their combinations and ratios can be arbitrarily selected.

열 경화성 성분 (B) 로는, 예를 들어, 에폭시계 열 경화성 수지, 열 경화성 폴리이미드, 폴리우레탄, 불포화 폴리에스테르, 및 실리콘 수지 등을 들 수 있다. 이들 중에서도, 에폭시계 열 경화성 수지가 바람직하다.Examples of the heat-curable component (B) include epoxy-based heat-curable resins, heat-curable polyimides, polyurethanes, unsaturated polyesters, and silicone resins. Among these, an epoxy-type thermosetting resin is preferable.

에폭시계 열 경화성 수지는, 에폭시 수지 (B1) 및 열 경화제 (B2) 로 이루어진다.An epoxy-type thermosetting resin consists of an epoxy resin (B1) and a thermosetting agent (B2).

에폭시계 열 경화성 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 에폭시계 열 경화성 수지가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.Epoxy-type thermosetting resin may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more epoxy-based thermosetting resins, their combination and ratio can be arbitrarily selected.

·에폭시 수지 (B1)・Epoxy Resin (B1)

에폭시 수지 (B1) 로는, 공지된 것을 들 수 있고, 예를 들어, 다관능계 에폭시 수지, 비페닐 화합물, 비스페놀 A 디글리시딜에테르 및 그 수첨물, 오르토크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 및 2 관능 이상의 에폭시 화합물을 들 수 있다.Examples of the epoxy resin (B1) include known ones, and examples thereof include polyfunctional epoxy resins, biphenyl compounds, bisphenol A diglycidyl ether and its hydrogenated products, orthocresol novolac epoxy resins, and dicyclopenta. Diene-type epoxy resins, biphenyl-type epoxy resins, bisphenol A-type epoxy resins, bisphenol F-type epoxy resins, phenylene skeleton type epoxy resins, and difunctional or higher functional epoxy compounds.

이들 중에서도, 다관능계 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 및 비스페놀 F 형 에폭시 수지를 사용하는 것이 바람직하다. 또, 다관능계 에폭시 수지 중에서도 다관능계 방향족형 에폭시 수지가 바람직하다.Among these, it is preferable to use a polyfunctional type epoxy resin, a dicyclopentadiene type epoxy resin, and a bisphenol F type epoxy resin. Moreover, among polyfunctional type epoxy resins, polyfunctional type aromatic type epoxy resins are preferable.

에폭시 수지 (B1) 로는, 불포화 탄화수소기를 갖는 에폭시 수지를 사용해도 된다. 불포화 탄화수소기를 갖는 에폭시 수지는, 불포화 탄화수소기를 갖지 않는 에폭시 수지보다 아크릴계 수지와의 상용성이 높다. 그 때문에, 불포화 탄화수소기를 갖는 에폭시 수지를 사용함으로써, 열 경화성 수지 필름 (20a-1) 을 사용하여 얻어진 패키지의 신뢰성이 향상된다.As the epoxy resin (B1), an epoxy resin having an unsaturated hydrocarbon group may be used. An epoxy resin having an unsaturated hydrocarbon group has higher compatibility with acrylic resin than an epoxy resin having no unsaturated hydrocarbon group. Therefore, the reliability of the package obtained using the thermosetting resin film 20a-1 improves by using the epoxy resin which has an unsaturated hydrocarbon group.

불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들어, 다관능계 에폭시 수지의 에폭시기의 일부가 불포화 탄화수소기를 갖는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이와 같은 화합물은, 예를 들어, 에폭시기에 (메트)아크릴산 또는 그 유도체를 부가 반응시킴으로써 얻어진다. 또, 불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들어, 에폭시 수지를 구성하는 방향 고리 등에, 불포화 탄화수소기를 갖는 기가 직접 결합한 화합물 등을 들 수 있다.As an epoxy resin which has an unsaturated hydrocarbon group, the compound formed by converting some of the epoxy groups of a polyfunctional epoxy resin into the group which has an unsaturated hydrocarbon group is mentioned, for example. Such a compound is obtained, for example, by subjecting an epoxy group to an addition reaction of (meth)acrylic acid or a derivative thereof. Moreover, as an epoxy resin which has an unsaturated hydrocarbon group, the compound etc. which the group which has an unsaturated hydrocarbon group directly couple|bonded with the aromatic ring etc. which comprise an epoxy resin are mentioned, for example.

불포화 탄화수소기는, 중합성을 갖는 불포화기이고, 그 구체적인 예로는, 에테닐기 (비닐기), 2-프로페닐기 (알릴기), (메트)아크릴로일기, 및 (메트)아크릴아미드기 등을 들 수 있다. 이들 중에서도, 아크릴로일기가 바람직하다.The unsaturated hydrocarbon group is an unsaturated group having polymerizability, and specific examples thereof include an ethenyl group (vinyl group), a 2-propenyl group (allyl group), a (meth)acryloyl group, and a (meth)acrylamide group. can Among these, an acryloyl group is preferable.

에폭시 수지 (B1) 의 수평균 분자량은, 특별히 한정되지 않지만, 열 경화성 수지 필름 (20a-1) 의 경화성, 그리고 경화 후의 보호층 (40) 의 강도 및 내열성의 점에서, 바람직하게는 300 ∼ 30,000, 보다 바람직하게는 400 ∼ 10,000, 더욱 바람직하게는 500 ∼ 3,000 이다.The number average molecular weight of the epoxy resin (B1) is not particularly limited, but is preferably 300 to 30,000 from the viewpoint of the curability of the thermosetting resin film 20a-1 and the strength and heat resistance of the protective layer 40 after curing. , more preferably 400 to 10,000, still more preferably 500 to 3,000.

에폭시 수지 (B1) 의 에폭시 당량은, 바람직하게는 100 ∼ 1,000 g/eq, 보다 바람직하게는 300 ∼ 800 g/eq 이다.The epoxy equivalent of the epoxy resin (B1) is preferably from 100 to 1,000 g/eq, more preferably from 300 to 800 g/eq.

에폭시 수지 (B1) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 에폭시 수지 (B1) 을 2 종 이상으로 병용하는 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.Epoxy resin (B1) may be used individually by 1 type, and may be used in combination of 2 or more type. When two or more types of epoxy resins (B1) are used together, their combinations and ratios can be arbitrarily selected.

·열 경화제 (B2)・Heat curing agent (B2)

열 경화제 (B2) 는, 에폭시 수지 (B1) 에 대한 경화제로서 기능한다. The thermal curing agent (B2) functions as a curing agent for the epoxy resin (B1).

열 경화제 (B2) 로는, 예를 들어, 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 갖는 화합물을 들 수 있다. 상기 관능기로는, 예를 들어, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복시기, 및 산기가 무수물화된 기 등을 들 수 있고, 페놀성 수산기, 아미노기, 또는 산기가 무수물화된 기인 것이 바람직하고, 페놀성 수산기 또는 아미노기인 것이 보다 바람직하다.Examples of the thermal curing agent (B2) include compounds having two or more functional groups capable of reacting with epoxy groups in one molecule. Examples of the functional group include a phenolic hydroxyl group, an alcoholic hydroxyl group, an amino group, a carboxy group, and a group in which an acid group is anhydride, and a phenolic hydroxyl group, an amino group, or a group in which an acid group is anhydride is preferable, It is more preferable that it is a phenolic hydroxyl group or an amino group.

열 경화제 (B2) 중, 페놀성 수산기를 갖는 페놀계 경화제로는, 예를 들어, 다관능 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 및 아르알킬페놀 수지 등을 들 수 있다.Among the thermal curing agents (B2), examples of the phenolic curing agent having a phenolic hydroxyl group include polyfunctional phenolic resins, biphenols, novolak-type phenolic resins, dicyclopentadiene-based phenolic resins, and aralkylphenolic resins. can be heard

열 경화제 (B2) 중, 아미노기를 갖는 아민계 경화제로는, 예를 들어, 디시안디아미드 (이하, 「DICY」 라고 약기하는 경우가 있다) 등을 들 수 있다.Among the thermal curing agents (B2), examples of the amine-based curing agent having an amino group include dicyandiamide (hereinafter sometimes abbreviated as "DICY") and the like.

이들 중에서도, 페놀성 수산기를 갖는 페놀계 경화제가 바람직하고, 노볼락형 페놀 수지인 것이 보다 바람직하다.Among these, a phenolic curing agent having a phenolic hydroxyl group is preferable, and a novolac type phenolic resin is more preferable.

열 경화제 (B2) 는, 불포화 탄화수소기를 갖는 것이어도 된다. The thermal curing agent (B2) may have an unsaturated hydrocarbon group.

불포화 탄화수소기를 갖는 열 경화제 (B2) 로는, 예를 들어, 페놀 수지의 수산기의 일부가, 불포화 탄화수소기를 갖는 기로 치환되어 이루어지는 화합물, 또는, 페놀 수지의 방향 고리에, 불포화 탄화수소기를 갖는 기가 직접 결합하여 이루어지는 화합물 등을 들 수 있다. 열 경화제 (B2) 에 있어서의 상기 불포화 탄화수소기는, 상기 서술한 불포화 탄화수소기를 갖는 에폭시 수지에 있어서의 불포화 탄화수소기와 동일한 것이다.Examples of the thermal curing agent (B2) having an unsaturated hydrocarbon group include a compound in which a part of the hydroxyl groups of a phenol resin is substituted with a group having an unsaturated hydrocarbon group, or a group having an unsaturated hydrocarbon group directly bonds to an aromatic ring of the phenol resin. The compound etc. which consist of are mentioned. The unsaturated hydrocarbon group in the thermal curing agent (B2) is the same as the unsaturated hydrocarbon group in the epoxy resin having the above-mentioned unsaturated hydrocarbon group.

열 경화제 (B2) 로서 페놀계 경화제를 사용하는 경우에는, 보호층 (40) 의 지지 시트 (30a) 로부터의 박리성을 향상시키기 쉽게 하는 관점에서, 열 경화제 (B2) 는 연화점 또는 유리 전이 온도가 높은 것이 바람직하다.When using a phenol-based curing agent as the thermal curing agent (B2), from the viewpoint of making it easier to improve the peelability of the protective layer 40 from the support sheet 30a, the thermal curing agent (B2) has a softening point or a glass transition temperature. Higher is preferred.

열 경화제 (B2) 중, 예를 들어, 다관능 페놀 수지, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 및 아르알킬페놀 수지 등의 수지 성분의 수평균 분자량은, 바람직하게는 300 ∼ 30,000, 보다 바람직하게는 400 ∼ 10,000, 더욱 바람직하게는 500 ∼ 3,000 이다.Among the thermal curing agents (B2), for example, the number average molecular weight of resin components such as polyfunctional phenol resins, novolak-type phenol resins, dicyclopentadiene-based phenol resins, and aralkyl phenol resins is preferably 300 to 30,000, more preferably 400 to 10,000, still more preferably 500 to 3,000.

열 경화제 (B2) 중, 예를 들어, 비페놀, 디시안디아미드 등의 비수지 성분의 분자량은, 특별히 한정되지 않지만, 예를 들어, 바람직하게는 60 ∼ 500 이다.Among the thermal curing agents (B2), the molecular weight of non-resin components such as biphenol and dicyandiamide is not particularly limited, but is preferably 60 to 500, for example.

열 경화제 (B2) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 열 경화제 (B2) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A heat curing agent (B2) may be used individually by 1 type, and may be used in combination of 2 or more type. When two or more types of thermal curing agents (B2) are used, their combinations and ratios can be arbitrarily selected.

열 경화성 수지 조성물 (20a-1-1) 에 있어서, 열 경화제 (B2) 의 함유량은, 에폭시 수지 (B1) 의 함유량 100 질량부에 대하여, 바람직하게는 0.1 ∼ 500 질량부, 보다 바람직하게는 1 ∼ 200 질량부이다. 열 경화제 (B2) 의 함유량이 상기의 하한값 이상임으로써, 열 경화성 수지 필름 (20a-1) 의 경화가 보다 진행되기 쉬워진다. 또, 열 경화제 (B2) 의 함유량이 상기의 상한값 이하임으로써, 열 경화성 수지 필름 (20a-1) 의 흡습률이 저감되어, 열 경화성 수지 필름 (20a-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.In the thermosetting resin composition (20a-1-1), the content of the thermosetting agent (B2) is preferably 0.1 to 500 parts by mass, more preferably 1 to 100 parts by mass of the epoxy resin (B1). -200 parts by mass. Curing of the thermosetting resin film 20a-1 advances more easily because content of a thermosetting agent (B2) is more than the said lower limit. In addition, when the content of the thermosetting agent (B2) is equal to or less than the above upper limit, the moisture absorptivity of the thermosetting resin film 20a-1 is reduced, and the reliability of the package obtained using the thermosetting resin film 20a-1 is improved. more improved

열 경화성 수지 조성물 (20a-1-1) 에 있어서, 열 경화성 성분 (B) 의 함유량 (에폭시 수지 (B1) 및 열 경화제 (B2) 의 합계 함유량) 은, 중합체 성분 (A) 의 함유량 100 질량부에 대하여, 바람직하게는 50 ∼ 1000 질량부, 보다 바람직하게는 100 ∼ 900 질량부, 더욱 바람직하게는 150 ∼ 800 질량부이다. 열 경화성 성분 (B) 의 함유량이 이와 같은 범위임으로써, 보호층 (40) 과 지지 시트 (30a) 의 접착력이 억제되어, 지지 시트 (30a) 의 박리성이 향상된다.In the thermosetting resin composition (20a-1-1), the content of the thermosetting component (B) (the total content of the epoxy resin (B1) and the thermosetting agent (B2)) is 100 parts by mass of the polymer component (A) , is preferably 50 to 1000 parts by mass, more preferably 100 to 900 parts by mass, still more preferably 150 to 800 parts by mass. When the content of the thermosetting component (B) is in such a range, the adhesive force between the protective layer 40 and the support sheet 30a is suppressed, and the peelability of the support sheet 30a is improved.

---경화 촉진제 (C)------Cure Accelerator (C)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 경화 촉진제 (C) 를 추가로 함유하고 있어도 된다. The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may further contain a curing accelerator (C).

경화 촉진제 (C) 는, 열 경화성 수지 조성물 (20a-1-1) 의 경화 속도를 조정하기 위한 성분이다.The curing accelerator (C) is a component for adjusting the curing rate of the thermosetting resin composition (20a-1-1).

바람직한 경화 촉진제 (C) 로는, 예를 들어, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 제 3 급 아민 ; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸류 (1 개 이상의 수소 원자가 수소 원자 이외의 기로 치환된 이미다졸) ; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류 (1 개 이상의 수소 원자가 유기기로 치환된 포스핀) ; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다.Examples of the preferable curing accelerator (C) include tertiary amines such as triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol, and tris(dimethylaminomethyl)phenol; 2-methylimidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5 -Imidazoles such as hydroxymethylimidazole (imidazoles in which one or more hydrogen atoms are substituted with groups other than hydrogen atoms); organic phosphines (phosphine in which one or more hydrogen atoms are substituted with organic groups) such as tributylphosphine, diphenylphosphine, and triphenylphosphine; tetraphenyl boron salts such as tetraphenylphosphonium tetraphenyl borate and triphenylphosphine tetraphenyl borate; and the like.

이들 중에서도, 이미다졸류가 바람직하고, 2-페닐-4,5-디하이드록시메틸이미다졸이 보다 바람직하다.Among these, imidazoles are preferable, and 2-phenyl-4,5-dihydroxymethylimidazole is more preferable.

경화 촉진제 (C) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 경화 촉진제 (C) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A hardening accelerator (C) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more types of hardening accelerators (C), their combinations and ratios can be arbitrarily selected.

열 경화성 수지 조성물 (20a1-1-1) 에 있어서, 경화 촉진제 (C) 를 사용하는 경우의 경화 촉진제 (C) 의 함유량은, 열 경화성 성분 (B) 의 함유량 100 질량부에 대하여, 바람직하게는 0.01 ∼ 10 질량부, 보다 바람직하게는 0.1 ∼ 5 질량부이다. 경화 촉진제 (C) 의 함유량이 상기의 하한값 이상임으로써, 경화 촉진제 (C) 를 사용한 것에 의한 효과가 보다 현저하게 얻어지기 쉽다. 또, 경화 촉진제 (C) 의 함유량이 상기의 상한값 이하임으로써, 예를 들어, 고극성의 경화 촉진제 (C) 가, 고온·고습도 조건하에서, 열 경화성 수지 필름 (20a-1) 중에 있어서 피착체와의 접착 계면측으로 이동하여 편석되는 것을 억제하는 효과가 높아져, 열 경화성 수지 필름 (20a-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.In the thermosetting resin composition (20a1-1-1), the content of the curing accelerator (C) in the case of using the curing accelerator (C) is preferably based on 100 parts by mass of the content of the thermosetting component (B). It is 0.01-10 mass parts, More preferably, it is 0.1-5 mass parts. When content of a hardening accelerator (C) is more than the said lower limit, the effect by using a hardening accelerator (C) is more remarkably easy to be acquired. In addition, when the content of the curing accelerator (C) is equal to or less than the above upper limit, the highly polar curing accelerator (C) is, for example, a to-be-adhered body in the thermosetting resin film 20a-1 under high temperature and high humidity conditions. The effect of suppressing segregation by migrating to the bonding interface side with and is enhanced, and the reliability of the package obtained by using the thermosetting resin film (20a-1) is further improved.

---충전재 (D)------Filling material (D)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 충전재 (D) 를 함유하고 있어도 된다.The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain the filler (D).

충전재 (D) 를 함유함으로써, 경화성 수지 필름 (20a) 을 경화시켜 얻어진 보호층 (40) 의 열팽창 계수를 적절한 범위로 조정하기 쉬워져, 열 경화성 수지 필름 (20a-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다. 또, 열 경화성 수지 필름 (20a-1) 이 충전재 (D) 를 함유함으로써, 보호층 (40) 의 흡습률을 저감시키거나, 방열성을 향상시키거나 할 수도 있다.By containing the filler (D), it becomes easy to adjust the thermal expansion coefficient of the protective layer 40 obtained by curing the curable resin film 20a to an appropriate range, and the package obtained using the thermosetting resin film 20a-1 Reliability is further improved. Moreover, when the thermosetting resin film 20a-1 contains the filler (D), the moisture absorption rate of the protective layer 40 can be reduced or heat dissipation property can be improved.

충전재 (D) 는, 유기 충전재 및 무기 충전재 중 어느 것이어도 되지만, 무기 충전재인 것이 바람직하다. 바람직한 무기 충전재로는, 예를 들어, 실리카, 알루미나, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말 ; 이들 무기 충전재를 구형화한 비드 ; 이들 무기 충전재의 표면 개질품 ; 이들 무기 충전재의 단결정 섬유 ; 유리 섬유 등을 들 수 있다. 이들 중에서도, 무기 충전재는, 실리카 또는 알루미나인 것이 바람직하다.The filler (D) may be either an organic filler or an inorganic filler, but is preferably an inorganic filler. Preferred inorganic fillers include, for example, powders such as silica, alumina, talc, calcium carbonate, titanium white, bengala, silicon carbide, and boron nitride; Beads which spheroidized these inorganic fillers; surface-modified products of these inorganic fillers; single crystal fibers of these inorganic fillers; Glass fiber etc. are mentioned. Among these, it is preferable that an inorganic filler is silica or an alumina.

충전재 (D) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.A filler (D) may be used individually by 1 type, and may be used in combination of 2 or more type.

충전재 (D) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.When there are two or more types of fillers (D), their combinations and ratios can be arbitrarily selected.

충전재 (D) 를 사용하는 경우의 충전재 (D) 의 함유량은, 열 경화성 수지 조성물 (20a-1-1) 의 유효 성분의 전체량 기준으로, 바람직하게는 5 ∼ 80 질량%, 보다 바람직하게는 7 ∼ 60 질량% 이다. 충전재 (D) 의 함유량이 이와 같은 범위임으로써, 상기의 열팽창 계수의 조정이 보다 용이해진다.The content of the filler (D) in the case of using the filler (D) is preferably 5 to 80 mass%, more preferably 5 to 80% by mass, based on the total amount of active ingredients of the thermosetting resin composition (20a-1-1) It is 7-60 mass %. Adjustment of said thermal expansion coefficient becomes easier because content of a filler (D) is such a range.

충전재 (D) 의 평균 입자경은, 바람직하게는 5 ∼ 1000 ㎚, 보다 바람직하게는 5 ∼ 500 ㎚, 더욱 바람직하게는 10 ㎚ ∼ 300 ㎚ 이다. 상기의 평균 입자경은, 1 개의 입자에 있어서의 외경을 수 지점에서 측정하여, 그 평균값을 구한 것이다.The average particle diameter of the filler (D) is preferably 5 to 1000 nm, more preferably 5 to 500 nm, still more preferably 10 nm to 300 nm. The above average particle diameter is obtained by measuring the outer diameter of one particle at several points and obtaining an average value thereof.

---커플링제 (E)------coupling agent (E)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 커플링제 (E) 를 함유하고 있어도 된다.The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain a coupling agent (E).

커플링제 (E) 로서, 무기 화합물 또는 유기 화합물과 반응 가능한 관능기를 갖는 것을 사용함으로써, 열 경화성 수지 필름 (20a-1) 및 보호층 (40) 의 피착체에 대한 접착성 및 밀착성을 향상시키기 쉽다. 따라서, 보호층으로서의 보호층 (40) 의 막 박리를 보다 억제하기 쉽게 할 수 있다. 또, 커플링제 (E) 를 사용함으로써, 열 경화성 수지 필름 (20a-1) 을 경화시켜 얻어진 보호층 (40) 은, 내열성을 저해하는 일이 없고, 또, 내수성이 향상되기 쉽다.As the coupling agent (E), by using an inorganic compound or an organic compound and one having a functional group capable of reacting, the adhesiveness and adhesion of the thermosetting resin film 20a-1 and the protective layer 40 to the adherend are easily improved. . Therefore, film peeling of the protective layer 40 as a protective layer can be more easily suppressed. Further, by using the coupling agent (E), the protective layer 40 obtained by curing the thermosetting resin film 20a-1 does not impair heat resistance and easily improves water resistance.

커플링제 (E) 는, 중합체 성분 (A) 및 열 경화성 성분 (B) 등이 갖는 관능기와 반응 가능한 관능기를 갖는 화합물인 것이 바람직하고, 실란 커플링제인 것이 보다 바람직하다. 바람직한 실란 커플링제로는, 예를 들어, 3-글리시딜옥시프로필트리메톡시실란, 3-글리시딜옥시프로필메틸디에톡시실란, 3-글리시딜옥시프로필트리에톡시실란, 3-글리시딜옥시메틸디에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-메타크릴로일옥시프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필메틸디에톡시실란, 3-(페닐아미노)프로필트리메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 및 이미다졸실란 등을 들 수 있다.The coupling agent (E) is preferably a compound having a functional group capable of reacting with a functional group of the polymer component (A) and the thermosetting component (B), and more preferably a silane coupling agent. Preferred silane coupling agents include, for example, 3-glycidyloxypropyltrimethoxysilane, 3-glycidyloxypropylmethyldiethoxysilane, 3-glycidyloxypropyltriethoxysilane, and 3-glycidyloxypropyltriethoxysilane. Cidyloxymethyldiethoxysilane, 2-(3,4-epoxycyclohexyl)ethyltrimethoxysilane, 3-methacryloyloxypropyltrimethoxysilane, 3-aminopropyltrimethoxysilane, 3-( 2-Aminoethylamino)propyltrimethoxysilane, 3-(2-aminoethylamino)propylmethyldiethoxysilane, 3-(phenylamino)propyltrimethoxysilane, 3-anilinopropyltrimethoxysilane, 3 -Ureidopropyltriethoxysilane, 3-mercaptopropyltrimethoxysilane, 3-mercaptopropylmethyldimethoxysilane, bis(3-triethoxysilylpropyl)tetrasulfane, methyltrimethoxysilane, methyltri Ethoxysilane, vinyltrimethoxysilane, vinyltriacetoxysilane, imidazolesilane, etc. are mentioned.

커플링제 (E) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 커플링제 (E) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A coupling agent (E) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are 2 or more types of coupling agents (E), their combination and ratio can be arbitrarily selected.

열 경화성 수지 조성물 (20a-1-1) 에 있어서, 커플링제 (E) 를 사용하는 경우의 커플링제 (E) 의 함유량은, 중합체 성분 (A) 및 열 경화성 성분 (B) 의 합계 함유량 100 질량부에 대하여, 바람직하게는 0.03 ∼ 20 질량부, 보다 바람직하게는 0.05 ∼ 10 질량부, 더욱 바람직하게는 0.1 ∼ 5 질량부이다. 커플링제 (E) 의 함유량이 상기의 하한값 이상임으로써, 충전재 (D) 의 수지에 대한 분산성의 향상이나, 열 경화성 수지 필름 (20a-1) 의 피착체와의 접착성의 향상 등, 커플링제 (E) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 또, 커플링제 (E) 의 함유량이 상기의 상한값 이하임으로써, 아웃 가스의 발생이 보다 억제된다.In the thermosetting resin composition (20a-1-1), the content of the coupling agent (E) in the case of using the coupling agent (E) is the total content of the polymer component (A) and the thermosetting component (B) 100 mass It is preferably from 0.03 to 20 parts by mass, more preferably from 0.05 to 10 parts by mass, still more preferably from 0.1 to 5 parts by mass. When the content of the coupling agent (E) is equal to or greater than the above lower limit, the dispersibility of the filler (D) is improved, the adhesion of the thermosetting resin film (20a-1) to the adherend is improved, etc. ) The effect by using is obtained more remarkably. Moreover, generation|occurrence|production of outgas is suppressed more because content of a coupling agent (E) is below said upper limit.

---가교제 (F)------Crosslinking agent (F)---

중합체 성분 (A) 로서, 상기 서술한 아크릴계 수지 등의, 다른 화합물과 결합 가능한 비닐기, (메트)아크릴로일기, 아미노기, 수산기, 카르복시기, 또는 이소시아네이트기 등의 관능기를 갖는 것을 사용하는 경우, 열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 상기 관능기를 다른 화합물과 결합시켜 가교하기 위한 가교제 (F) 를 함유하고 있어도 된다.As the polymer component (A), when using a polymer component (A) having a functional group such as a vinyl group, a (meth)acryloyl group, an amino group, a hydroxyl group, a carboxy group, or an isocyanate group that can be bonded to other compounds, such as the acrylic resin described above, heat The curable resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain a crosslinking agent (F) for crosslinking by binding the functional group to another compound.

가교제 (F) 를 사용하여 가교함으로써, 열 경화성 수지 필름 (20a-1) 의 초기 접착력 및 응집력을 조절할 수 있다.By crosslinking using the crosslinking agent (F), the initial adhesive force and cohesive force of the thermosetting resin film 20a-1 can be adjusted.

가교제 (F) 로는, 예를 들어, 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물, 금속 킬레이트계 가교제 (금속 킬레이트 구조를 갖는 가교제), 및 아지리딘계 가교제 (아지리디닐기를 갖는 가교제) 등을 들 수 있다.Examples of the crosslinking agent (F) include organic polyvalent isocyanate compounds, organic polyvalent imine compounds, metal chelate crosslinking agents (crosslinking agents having a metal chelate structure), and aziridine crosslinking agents (crosslinking agents having an aziridinyl group) and the like. .

유기 다가 이소시아네이트 화합물로는, 예를 들어, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 및 지환족 다가 이소시아네이트 화합물 (이하, 이들 화합물을 종합하여 「방향족 다가 이소시아네이트 화합물 등」 이라고 약기하는 경우가 있다) ; 상기 방향족 다가 이소시아네이트 화합물 등의 3 량체, 이소시아누레이트체 및 어덕트체 ; 상기 방향족 다가 이소시아네이트 화합물 등과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머 등을 들 수 있다. 상기 「어덕트체」 는, 상기 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 또는 지환족 다가 이소시아네이트 화합물과, 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판 또는 피마자유 등의 저분자 활성 수소 함유 화합물의 반응물을 의미하고, 그 예로는, 트리메틸올프로판의 자일릴렌디이소시아네이트 부가물 등을 들 수 있다.As an organic polyhydric isocyanate compound, For example, an aromatic polyhydric isocyanate compound, an aliphatic polyhydric isocyanate compound, and an alicyclic polyhydric isocyanate compound (Hereinafter, these compounds may be collectively abbreviated as "aromatic polyhydric isocyanate compound etc."); Trimers, isocyanurate bodies, and adduct bodies, such as the said aromatic polyhydric isocyanate compound; and terminal isocyanate urethane prepolymers obtained by reacting polyol compounds with the aromatic polyhydric isocyanate compounds and the like. The "adduct body" is the aromatic polyvalent isocyanate compound, aliphatic polyvalent isocyanate compound or alicyclic polyvalent isocyanate compound and a low molecular weight active hydrogen-containing compound such as ethylene glycol, propylene glycol, neopentyl glycol, trimethylolpropane or castor oil. It means a reactant, and examples thereof include xylylene diisocyanate adducts of trimethylolpropane and the like.

유기 다가 이소시아네이트 화합물로서, 보다 구체적으로는, 예를 들어, 2,4-톨릴렌디이소시아네이트 ; 2,6-톨릴렌디이소시아네이트 ; 1,3-자일릴렌디이소시아네이트 ; 1,4-자일렌디이소시아네이트 ; 디페닐메탄-4,4'-디이소시아네이트 ; 디페닐메탄-2,4'-디이소시아네이트 ; 3-메틸디페닐메탄디이소시아네이트 ; 헥사메틸렌디이소시아네이트 ; 이소포론디이소시아네이트 ; 디시클로헥실메탄-4,4'-디이소시아네이트 ; 디시클로헥실메탄-2,4'-디이소시아네이트 ; 트리메틸올프로판 등의 폴리올의 모두 또는 일부의 수산기에, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트 및 자일릴렌디이소시아네이트의 어느 1 종 또는 2 종 이상이 부가된 화합물 ; 리신디이소시아네이트 등을 들 수 있다.As an organic polyhydric isocyanate compound, more specifically, it is 2, 4- tolylene diisocyanate; 2,6-tolylene diisocyanate; 1,3-xylylene diisocyanate; 1,4-xylene diisocyanate; diphenylmethane-4,4'-diisocyanate; diphenylmethane-2,4'-diisocyanate; 3-methyldiphenylmethane diisocyanate; Hexamethylene diisocyanate; isophorone diisocyanate; Dicyclohexylmethane-4,4'-diisocyanate; Dicyclohexylmethane-2,4'-diisocyanate; Compounds in which any one or two or more of tolylene diisocyanate, hexamethylene diisocyanate, and xylylene diisocyanate are added to all or some hydroxyl groups of polyols such as trimethylolpropane; Lysine diisocyanate etc. are mentioned.

상기 유기 다가 이민 화합물로는, 예를 들어, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.Examples of the organic polyvalent imine compound include N,N'-diphenylmethane-4,4'-bis(1-aziridinecarboxamide) and trimethylolpropane-tri-β-aziridinylpropionate. , tetramethylolmethane-tri-β-aziridinylpropionate, and N,N'-toluene-2,4-bis(1-aziridinecarboxamide)triethylenemelamine.

가교제 (F) 로서 유기 다가 이소시아네이트 화합물을 사용하는 경우, 중합체 성분 (A) 로는, 수산기 함유 중합체를 사용하는 것이 바람직하다. 가교제 (F) 가 이소시아네이트기를 갖고, 중합체 성분 (A) 가 수산기를 갖는 경우, 가교제 (F) 와 중합체 성분 (A) 의 반응에 의해, 열 경화성 수지 필름 (20a-1) 에 가교 구조를 간편하게 도입할 수 있다.When using an organic polyhydric isocyanate compound as a crosslinking agent (F), it is preferable to use a hydroxyl group-containing polymer as a polymer component (A). When the crosslinking agent (F) has an isocyanate group and the polymer component (A) has a hydroxyl group, a crosslinked structure is easily introduced into the thermosetting resin film (20a-1) by a reaction between the crosslinking agent (F) and the polymer component (A). can do.

가교제 (F) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 가교제 (F) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A crosslinking agent (F) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more types of crosslinking agents (F), their combinations and ratios can be arbitrarily selected.

열 경화성 수지 조성물 (20a-1-1) 에 있어서, 가교제 (F) 를 사용하는 경우의 가교제 (F) 의 함유량은, 중합체 성분 (A) 의 함유량 100 질량부에 대하여, 바람직하게는 0.01 ∼ 20 질량부, 보다 바람직하게는 0.1 ∼ 10 질량부, 더욱 바람직하게는 0.5 ∼ 5 질량부이다. 가교제 (F) 의 상기 함유량이 상기 하한값 이상임으로써, 가교제 (F) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 또, 가교제 (F) 의 상기 함유량이 상기 상한값 이하임으로써, 가교제 (F) 의 과잉 사용이 억제된다.In the thermosetting resin composition (20a-1-1), the content of the crosslinking agent (F) in the case of using the crosslinking agent (F) is preferably from 0.01 to 20 with respect to 100 parts by mass of the content of the polymer component (A). Part by mass, more preferably 0.1 to 10 parts by mass, still more preferably 0.5 to 5 parts by mass. When the said content of a crosslinking agent (F) is more than the said lower limit, the effect by using a crosslinking agent (F) is acquired more notably. Moreover, excessive use of a crosslinking agent (F) is suppressed because the said content of a crosslinking agent (F) is below the said upper limit.

---에너지선 경화성 수지 (G)------Energy ray curable resin (G)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 에너지선 경화성 수지 (G) 를 함유하고 있어도 된다. The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain the energy ray curable resin (G).

열 경화성 수지 필름 (20a-1) 이, 에너지선 경화성 수지 (G) 를 함유하고 있음으로써, 에너지선의 조사에 의해 특성을 변화시킬 수 있다.Since the thermosetting resin film 20a-1 contains the energy ray-curable resin (G), the characteristics can be changed by irradiation with energy rays.

에너지선 경화성 수지 (G) 는, 에너지선 경화성 화합물을 중합 (경화) 하여 얻어진 것이다. 에너지선 경화성 화합물로는, 예를 들어, 분자 내에 적어도 1 개의 중합성 이중 결합을 갖는 화합물을 들 수 있고, (메트)아크릴로일기를 갖는 아크릴레이트계 화합물이 바람직하다.The energy ray-curable resin (G) is obtained by polymerizing (curing) an energy ray-curable compound. Examples of the energy ray-curable compound include a compound having at least one polymerizable double bond in the molecule, and an acrylate-based compound having a (meth)acryloyl group is preferable.

아크릴레이트계 화합물로는, 예를 들어, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노하이드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트 등의 사슬형 지방족 골격 함유 (메트)아크릴레이트 ; 디시클로펜타닐디(메트)아크릴레이트 등의 고리형 지방족 골격 함유 (메트)아크릴레이트 ; 폴리에틸렌글리콜디(메트)아크릴레이트 등의 폴리알킬렌글리콜(메트)아크릴레이트 ; 올리고에스테르(메트)아크릴레이트 ; 우레탄(메트)아크릴레이트 올리고머 ; 에폭시 변성 (메트)아크릴레이트 ; 상기 폴리알킬렌글리콜(메트)아크릴레이트 이외의 폴리에테르(메트)아크릴레이트 ; 이타콘산 올리고머 등을 들 수 있다.Examples of the acrylate-based compound include trimethylolpropane tri(meth)acrylate, tetramethylolmethane tetra(meth)acrylate, pentaerythritol tri(meth)acrylate, and pentaerythritol tetra(meth)acrylate. Rate, dipentaerythritol monohydroxypenta(meth)acrylate, dipentaerythritol hexa(meth)acrylate, 1,4-butylene glycoldi(meth)acrylate, 1,6-hexanedioldi(meth)acrylate ) Chain-like aliphatic skeleton-containing (meth)acrylates such as acrylates; Cyclic aliphatic skeleton-containing (meth)acrylates such as dicyclopentanyl di(meth)acrylate; polyalkylene glycol (meth)acrylates such as polyethylene glycol di(meth)acrylate; Oligoester (meth)acrylate; Urethane (meth)acrylate oligomer; Epoxy modified (meth)acrylate; Polyether (meth)acrylates other than the said polyalkylene glycol (meth)acrylate; Itaconic acid oligomer etc. are mentioned.

에너지선 경화성 화합물의 중량 평균 분자량은, 바람직하게는 100 ∼ 30,000, 보다 바람직하게는 300 ∼ 10,000 이다.The weight average molecular weight of the energy ray-curable compound is preferably from 100 to 30,000, more preferably from 300 to 10,000.

중합에 사용하는 에너지선 경화성 화합물은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 중합에 사용하는 에너지선 경화성 화합물이 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The energy ray-curable compounds used for polymerization may be used singly or in combination of two or more. When two or more types of energy ray-curable compounds are used for polymerization, their combinations and ratios can be arbitrarily selected.

에너지선 경화성 수지 (G) 를 사용하는 경우의 에너지선 경화성 수지 (G) 의 함유량은, 열 경화성 수지 조성물 (20a-1-1) 의 유효 성분의 전체량 기준으로, 바람직하게는 1 ∼ 95 질량%, 보다 바람직하게는 5 ∼ 90 질량%, 더욱 바람직하게는 10 ∼ 85 질량% 이다.In the case of using the energy ray curable resin (G), the content of the energy ray curable resin (G) is preferably 1 to 95 mass based on the total amount of active ingredients of the thermosetting resin composition (20a-1-1) %, more preferably 5 to 90% by mass, still more preferably 10 to 85% by mass.

---광 중합 개시제 (H)------Photoinitiator (H)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 이 에너지선 경화성 수지 (G) 를 함유하는 경우, 에너지선 경화성 수지 (G) 의 중합 반응을 효율적으로 진행시키기 위해서, 열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 광 중합 개시제 (H) 를 함유하고 있어도 된다.When the heat-curable resin film (20a-1) and the heat-curable resin composition (20a-1-1) contain the energy-ray-curable resin (G), in order to efficiently advance the polymerization reaction of the energy-ray-curable resin (G) , The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain the photoinitiator (H).

광 중합 개시제 (H) 로는, 예를 들어, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, 1-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 및 2-클로로안트라퀴논 등을 들 수 있다.Examples of the photopolymerization initiator (H) include benzophenone, acetophenone, benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzoin benzoic acid, and benzoin benzoic acid. Methyl, benzoindimethylketal, 2,4-diethylthioxanthone, 1-hydroxycyclohexylphenylketone, benzyldiphenylsulfide, tetramethylthiurammonosulfide, azobisisobutyronitrile, benzyl, di Benzyl, diacetyl, 1,2-diphenylmethane, 2-hydroxy-2-methyl-1-[4-(1-methylvinyl)phenyl]propanone, 2,4,6-trimethylbenzoyldiphenylphosphine oxide, and 2-chloroanthraquinone; and the like.

광 중합 개시제 (H) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 광 중합 개시제 (H) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A photoinitiator (H) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are 2 or more types of photopolymerization initiators (H), their combination and ratio can be arbitrarily selected.

열 경화성 수지 조성물 (20a-1-1) 에 있어서, 광 중합 개시제 (H) 의 함유량은, 에너지선 경화성 수지 (G) 의 함유량 100 질량부에 대하여, 바람직하게는 0.1 ∼ 20 질량부, 보다 바람직하게는 1 ∼ 10 질량부, 더욱 바람직하게는 2 ∼ 5 질량부이다.In the thermosetting resin composition (20a-1-1), the content of the photoinitiator (H) is preferably from 0.1 to 20 parts by mass, more preferably from 0.1 to 20 parts by mass, relative to 100 parts by mass of the energy ray curable resin (G). It is preferably 1 to 10 parts by mass, more preferably 2 to 5 parts by mass.

---범용 첨가제 (I)------Universal Additive (I)---

열 경화성 수지 필름 (20a-1) 및 열 경화성 수지 조성물 (20a-1-1) 은, 범용 첨가제 (I) 를 함유하고 있어도 된다. 범용 첨가제 (I) 는, 공지된 것이어도 되고, 목적에 따라 임의로 선택할 수 있고, 특별히 한정되지 않는다.The thermosetting resin film (20a-1) and the thermosetting resin composition (20a-1-1) may contain a general purpose additive (I). The general-purpose additive (I) may be known, and may be arbitrarily selected according to the purpose, and is not particularly limited.

바람직한 범용 첨가제 (I) 로는, 예를 들어, 가소제, 대전 방지제, 산화 방지제, 착색제 (염료, 안료), 및 게터링제 등을 들 수 있다.As a preferable general-purpose additive (I), a plasticizer, an antistatic agent, antioxidant, a coloring agent (dye, pigment), a gettering agent, etc. are mentioned, for example.

범용 첨가제 (I) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 범용 첨가제 (I) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.General purpose additive (I) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more types of general-purpose additives (I), their combinations and ratios can be arbitrarily selected.

범용 첨가제 (I) 의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.Content of general purpose additive (I) is not specifically limited, What is necessary is just to select suitably according to the purpose.

---용매------menstruum---

열 경화성 수지 조성물 (20a-1-1) 은, 추가로 용매를 함유하는 것이 바람직하다.It is preferable that the thermosetting resin composition (20a-1-1) further contains a solvent.

용매를 함유하는 열 경화성 수지 조성물 (20a-1-1) 은, 취급성이 양호해진다.The heat-curable resin composition (20a-1-1) containing a solvent has good handleability.

용매는 특별히 한정되지 않지만, 바람직한 것으로는, 예를 들어, 톨루엔, 자일렌 등의 탄화수소 ; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올(2-메틸프로판-1-올), 1-부탄올 등의 알코올 ; 아세트산에틸 등의 에스테르 ; 아세톤, 메틸에틸케톤 등의 케톤 ; 테트라하이드로푸란 등의 에테르 ; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드 (아미드 결합을 갖는 화합물) 등을 들 수 있다.The solvent is not particularly limited, but preferred examples include hydrocarbons such as toluene and xylene; alcohols such as methanol, ethanol, 2-propanol, isobutyl alcohol (2-methylpropan-1-ol), and 1-butanol; esters such as ethyl acetate; Ketones, such as acetone and methyl ethyl ketone; ethers such as tetrahydrofuran; amides (compounds having an amide bond) such as dimethylformamide and N-methylpyrrolidone; and the like.

용매는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 용매가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A solvent may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more solvents, their combinations and ratios can be arbitrarily selected.

용매는, 열 경화성 수지 조성물 (20a-1-1) 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서, 메틸에틸케톤 등인 것이 바람직하다.The solvent is preferably methyl ethyl ketone or the like from the viewpoint of being able to more uniformly mix the components contained in the thermosetting resin composition (20a-1-1).

---열 경화성 수지 조성물 (20a-1-1) 의 조제 방법------Preparation method of thermosetting resin composition (20a-1-1)---

열 경화성 수지 조성물 (20a-1-1) 은, 이것을 구성하기 위한 각 성분을 배합하여 조제된다.The thermosetting resin composition (20a-1-1) is prepared by blending each component for constituting it.

각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2 종 이상의 성분을 동시에 첨가해도 된다. 용매를 사용하는 경우에는, 용매를, 이 용매 이외의 어느 배합 성분과 혼합하고 이 배합 성분을 미리 희석시켜 둠으로써 사용해도 되고, 용매 이외의 어느 배합 성분을 미리 희석시켜 두는 일 없이, 용매를 이들 배합 성분과 혼합함으로써 사용해도 된다. The order of adding each component at the time of blending is not particularly limited, and two or more components may be added simultaneously. In the case of using a solvent, the solvent may be used by mixing the solvent with any compounding component other than the solvent and diluting the compounding component in advance, or the solvent may be used without diluting any compounding component other than the solvent in advance. You may use by mixing with a compounding component.

배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법 ; 믹서를 사용하여 혼합하는 방법 ; 초음파를 첨가하여 혼합하는 방법 등, 공지된 방법에서 적절히 선택하면 된다.The method of mixing each component at the time of compounding is not specifically limited, The method of mixing by rotating a stirrer or a stirring blade etc.; How to mix using a mixer; What is necessary is just to select suitably from well-known methods, such as the method of adding and mixing ultrasonic waves.

각 성분의 첨가 및 혼합시의 온도 그리고 시간은, 각 배합 성분이 열화되지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되지만, 온도는 바람직하게는 15 ∼ 30 ℃ 이다.The temperature and time at the time of addition and mixing of each component are not particularly limited as long as each blending component is not deteriorated, and may be appropriately adjusted, but the temperature is preferably 15 to 30°C.

--에너지선 경화성 수지 필름 (20a-2)----Energy ray curable resin film (20a-2)--

에너지선 경화성 수지 필름 (20a-2) 는, 에너지선 경화성 성분 (a) 를 함유한다.The energy ray-curable resin film 20a-2 contains an energy ray-curable component (a).

에너지선 경화성 수지 필름 (20a-2) 는, 예를 들어, 에너지선 경화성 성분 (a) 를 함유하는 에너지선 경화성 수지 조성물 (20a-2-1) 로 형성된다.The energy ray-curable resin film 20a-2 is formed from, for example, an energy ray-curable resin composition 20a-2-1 containing an energy ray-curable component (a).

에너지선 경화성 성분 (a) 는, 미경화인 것이 바람직하고, 점착성을 갖는 것이 바람직하고, 미경화로 또한 점착성을 갖는 것이 보다 바람직하다.The energy ray-curable component (a) is preferably uncured, preferably has adhesive properties, and is more preferably uncured and has adhesive properties.

또한, 본 명세서의 이하의 기재에 있어서, 「에너지선 경화성 수지 조성물 (20a-2-1) 의 유효 성분의 전체량 기준에서의 각 성분의 함유량」 은, 「에너지선 경화성 수지 조성물 (20a-2-1) 로 형성되는 에너지선 경화성 수지 필름 (20a-2) 의 각 성분의 함유량」 과 동일한 의미이다.In addition, in the following description of this specification, "the content of each component based on the total amount of active ingredients of the energy ray curable resin composition (20a-2-1)" is "energy ray curable resin composition (20a-2) -1) It has the same meaning as the content of each component of the energy ray-curable resin film 20a-2 formed."

---에너지선 경화성 성분 (a)------Energy ray curable component (a)---

에너지선 경화성 성분 (a) 는, 에너지선의 조사에 의해 경화되는 성분이고, 에너지선 경화성 수지 필름 (20a-2) 에 조막성이나 가요성 등을 부여하기 위한 성분이기도 하다.The energy ray-curable component (a) is a component that is cured by energy ray irradiation, and is also a component for imparting film-forming properties and flexibility to the energy ray-curable resin film 20a-2.

에너지선 경화성 성분 (a) 로는, 예를 들어, 에너지선 경화성기를 갖는, 중량 평균 분자량이 80,000 ∼ 2,000,000 인 중합체 (a1), 및 에너지선 경화성기를 갖는, 분자량이 100 ∼ 80,000 인 화합물 (a2) 를 들 수 있다. 중합체 (a1) 은, 그 적어도 일부가 가교제에 의해 가교된 것이어도 되고, 가교되어 있지 않은 것이어도 된다.Examples of the energy ray curable component (a) include a polymer (a1) having an energy ray curable group and having a weight average molecular weight of 80,000 to 2,000,000, and a compound (a2) having an energy ray curable group and a molecular weight of 100 to 80,000. can be heard The polymer (a1) may or may not be crosslinked at least in part with a crosslinking agent.

·중합체 (a1)・Polymer (a1)

에너지선 경화성기를 갖는, 중량 평균 분자량이 80,000 ∼ 2,000,000 인 중합체 (a1) 로는, 예를 들어, 다른 화합물이 갖는 기와 반응 가능한 관능기를 갖는 아크릴계 중합체 (a11) 과, 상기 관능기와 반응하는 기 및 에너지선 경화성 이중 결합 등의 에너지선 경화성기를 갖는 에너지선 경화성 화합물 (a12) 가 중합하여 이루어지는 아크릴계 수지 (a1-1) 을 들 수 있다.As the polymer (a1) having an energy ray curable group and having a weight average molecular weight of 80,000 to 2,000,000, for example, an acrylic polymer (a11) having a functional group capable of reacting with a group of another compound, a group that reacts with the functional group, and an energy ray and an acrylic resin (a1-1) formed by polymerization of an energy ray-curable compound (a12) having an energy ray-curable group such as a curable double bond.

다른 화합물이 갖는 기와 반응 가능한 관능기로는, 예를 들어, 수산기, 카르복시기, 아미노기, 치환 아미노기 (아미노기의 1 개 또는 2 개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기), 및 에폭시기 등을 들 수 있다. 단, 반도체 웨이퍼나 반도체 칩 등의 회로의 부식을 방지한다는 점에서는, 상기 관능기는 카르복시기 이외의 기인 것이 바람직하다. 이들 중에서도, 상기 관능기는, 수산기인 것이 바람직하다.Examples of functional groups capable of reacting with groups of other compounds include hydroxyl groups, carboxy groups, amino groups, substituted amino groups (groups in which one or two hydrogen atoms of an amino group are substituted with groups other than hydrogen atoms), and epoxy groups. there is. However, in terms of preventing corrosion of circuits such as semiconductor wafers and semiconductor chips, the functional group is preferably a group other than a carboxy group. Among these, it is preferable that the said functional group is a hydroxyl group.

··관능기를 갖는 아크릴계 중합체 (a11)... acrylic polymer having a functional group (a11)

관능기를 갖는 아크릴계 중합체 (a11) 로는, 예를 들어, 관능기를 갖는 아크릴계 모노머와, 관능기를 갖지 않는 아크릴계 모노머가 공중합하여 이루어지는 것을 들 수 있고, 이들 모노머 이외에, 추가로 아크릴계 모노머 이외의 모노머 (비아크릴계 모노머) 가 공중합한 것이어도 된다. 또, 아크릴계 중합체 (a11) 은, 랜덤 공중합체이어도 되고, 블록 공중합체이어도 된다.Examples of the acrylic polymer (a11) having a functional group include those formed by copolymerization of an acrylic monomer having a functional group and an acrylic monomer not having a functional group. In addition to these monomers, monomers other than the acrylic monomer (non-acrylic) monomer) may be copolymerized. In addition, the acrylic polymer (a11) may be a random copolymer or a block copolymer.

관능기를 갖는 아크릴계 모노머로는, 예를 들어, 수산기 함유 모노머, 카르복시기 함유 모노머, 아미노기 함유 모노머, 치환 아미노기 함유 모노머, 및 에폭시기 함유 모노머 등을 들 수 있다.Examples of the acrylic monomer having a functional group include a hydroxyl group-containing monomer, a carboxy group-containing monomer, an amino group-containing monomer, a substituted amino group-containing monomer, and an epoxy group-containing monomer.

수산기 함유 모노머로는, 예를 들어, (메트)아크릴산하이드록시메틸, (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산3-하이드록시프로필, (메트)아크릴산2-하이드록시부틸, (메트)아크릴산3-하이드록시부틸, (메트)아크릴산4-하이드록시부틸 등의 (메트)아크릴산하이드록시알킬 ; 비닐알코올, 알릴알코올 등의 비(메트)아크릴계 불포화 알코올 ((메트)아크릴로일 골격을 갖지 않는 불포화 알코올) 등을 들 수 있다.Examples of the hydroxyl group-containing monomer include hydroxymethyl (meth)acrylate, 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, and (meth)acrylate. ) Hydroxyalkyl (meth)acrylates such as 2-hydroxybutyl acrylate, 3-hydroxybutyl (meth)acrylate, and 4-hydroxybutyl (meth)acrylate; and non-(meth)acrylic unsaturated alcohols (unsaturated alcohols having no (meth)acryloyl backbone) such as vinyl alcohol and allyl alcohol.

카르복시기 함유 모노머로는, 예를 들어, (메트)아크릴산, 크로톤산 등의 에틸렌성 불포화 모노카르복실산 (에틸렌성 불포화 결합을 갖는 모노카르복실산) ; 푸마르산, 이타콘산, 말레산, 시트라콘산 등의 에틸렌성 불포화 디카르복실산 (에틸렌성 불포화 결합을 갖는 디카르복실산) ; 상기 에틸렌성 불포화 디카르복실산의 무수물 ; 2-카르복시에틸메타크릴레이트 등의 (메트)아크릴산카르복시알킬에스테르 등을 들 수 있다.Examples of the carboxy group-containing monomer include ethylenically unsaturated monocarboxylic acids (monocarboxylic acids having ethylenically unsaturated bonds) such as (meth)acrylic acid and crotonic acid; ethylenically unsaturated dicarboxylic acids (dicarboxylic acids having ethylenically unsaturated bonds) such as fumaric acid, itaconic acid, maleic acid, and citraconic acid; anhydrides of the above ethylenically unsaturated dicarboxylic acids; (meth)acrylic acid carboxyalkyl esters such as 2-carboxyethyl methacrylate; and the like.

관능기를 갖는 아크릴계 모노머는, 수산기 함유 모노머, 또는 카르복시기 함유 모노머가 바람직하고, 수산기 함유 모노머가 보다 바람직하다.A hydroxyl group-containing monomer or a carboxyl group-containing monomer is preferable, and, as for the acrylic monomer which has a functional group, a hydroxyl group-containing monomer is more preferable.

아크릴계 중합체 (a11) 을 구성하는 관능기를 갖는 아크릴계 모노머는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 아크릴계 중합체 (a11) 을 구성하는, 관능기를 갖는 아크릴계 모노머가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.Acrylic monomers having a functional group constituting the acrylic polymer (a11) may be used alone or in combination of two or more. When there are two or more types of acrylic monomers having functional groups constituting the acrylic polymer (a11), their combination and ratio can be arbitrarily selected.

관능기를 갖지 않는 아크릴계 모노머로는, 예를 들어, (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산n-프로필, (메트)아크릴산이소프로필, (메트)아크릴산n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산sec-부틸, (메트)아크릴산tert-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산n-옥틸, (메트)아크릴산n-노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산운데실, (메트)아크릴산도데실 ((메트)아크릴산라우릴), (메트)아크릴산트리데실, (메트)아크릴산테트라데실 ((메트)아크릴산미리스틸), (메트)아크릴산펜타데실, (메트)아크릴산헥사데실 ((메트)아크릴산팔미틸), (메트)아크릴산헵타데실, 및 (메트)아크릴산옥타데실 ((메트)아크릴산스테아릴) 등의, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 의 사슬형 구조인 (메트)아크릴산알킬에스테르 등을 들 수 있다.Examples of the acrylic monomer having no functional group include methyl (meth)acrylate, ethyl (meth)acrylate, n-propyl (meth)acrylate, isopropyl (meth)acrylate, n-butyl (meth)acrylate, and (meth)acrylate. ) isobutyl acrylate, sec-butyl (meth)acrylate, tert-butyl (meth)acrylate, pentyl (meth)acrylate, hexyl (meth)acrylate, heptyl (meth)acrylate, 2-ethylhexyl (meth)acrylate, (meth)acrylate ) Isooctyl acrylate, (meth) acrylate n-octyl, (meth) acrylate n-nonyl, (meth) isononyl acrylate, (meth) decyl acrylate, (meth) undecyl acrylate, dodecyl (meth) acrylate (( lauryl (meth)acrylate), tridecyl (meth)acrylate, tetradecyl (meth)acrylate (myristyl (meth)acrylate), pentadecyl (meth)acrylate, hexadecyl (meth)acrylate (palmityl (meth)acrylate) , (meth)acrylic acid alkyl esters in which the alkyl group constituting the alkyl ester has a chain structure of 1 to 18 carbon atoms, such as heptadecyl (meth)acrylate and octadecyl (meth)acrylate (stearyl (meth)acrylate) etc. can be mentioned.

또한, 관능기를 갖지 않는 아크릴계 모노머로는, 예를 들어, (메트)아크릴산메톡시메틸, (메트)아크릴산메톡시에틸, (메트)아크릴산에톡시메틸, (메트)아크릴산에톡시에틸 등의 알콕시알킬기 함유 (메트)아크릴산에스테르 ; (메트)아크릴산페닐 등의 (메트)아크릴산아릴에스테르 등을 포함하는, 방향족기를 갖는 (메트)아크릴산에스테르 ; 비가교성의 (메트)아크릴아미드 및 그 유도체 ; (메트)아크릴산N,N-디메틸아미노에틸, (메트)아크릴산N,N-디메틸아미노프로필 등의 비가교성의 3 급 아미노기를 갖는 (메트)아크릴산에스테르 등도 들 수 있다.Examples of the acrylic monomer having no functional group include alkoxyalkyl groups such as methoxymethyl (meth)acrylate, methoxyethyl (meth)acrylate, ethoxymethyl (meth)acrylate, and ethoxyethyl (meth)acrylate. Contained (meth)acrylic acid ester; (meth)acrylic acid esters having an aromatic group including (meth)acrylic acid aryl esters such as phenyl (meth)acrylate; non-crosslinkable (meth)acrylamide and its derivatives; (meth)acrylic acid esters having non-crosslinkable tertiary amino groups, such as N,N-dimethylaminoethyl (meth)acrylate and N,N-dimethylaminopropyl (meth)acrylate; and the like.

아크릴계 중합체 (a11) 을 구성하는, 관능기를 갖지 않는 아크릴계 모노머는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 아크릴계 중합체 (a11) 을 구성하는, 관능기를 갖지 않는 아크릴계 모노머가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The acrylic monomers that constitute the acrylic polymer (a11) and do not have a functional group may be used alone or in combination of two or more. When there are two or more types of acrylic monomers not having a functional group constituting the acrylic polymer (a11), their combination and ratio can be arbitrarily selected.

비아크릴계 모노머로는, 예를 들어, 에틸렌, 노르보르넨 등의 올레핀 ; 아세트산비닐 ; 스티렌 등을 들 수 있다.Examples of the non-acrylic monomer include olefins such as ethylene and norbornene; vinyl acetate; Styrene etc. are mentioned.

아크릴계 중합체 (a11) 을 구성하는 비아크릴계 모노머는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 아크릴계 중합체 (a11) 을 구성하는 비아크릴계 모노머가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The non-acrylic monomers constituting the acrylic polymer (a11) may be used alone or in combination of two or more. When there are two or more types of non-acrylic monomers constituting the acrylic polymer (a11), their combination and ratio can be arbitrarily selected.

아크릴계 중합체 (a11) 에 있어서, 이것을 구성하는 구성 단위의 전체 질량에 대한, 관능기를 갖는 아크릴계 모노머로부터 유도된 구성 단위의 양의 비율 (함유량) 은, 바람직하게는 0.1 ∼ 50 질량%, 보다 바람직하게는 1 ∼ 40 질량%, 더욱 바람직하게는 3 ∼ 30 질량% 이다. 상기 비율이 이와 같은 범위임으로써, 아크릴계 중합체 (a11) 과 에너지선 경화성 화합물 (a12) 의 공중합에 의해 얻어진 아크릴계 수지 (a1-1) 에 있어서, 에너지선 경화성기의 함유량은, 보호층 (40) 의 경화의 정도를 바람직한 범위로 용이하게 조절 가능해진다.In the acrylic polymer (a11), the ratio (content) of the amount of the structural units derived from the acrylic monomer having a functional group to the total mass of the structural units constituting the acrylic polymer is preferably 0.1 to 50% by mass, more preferably is 1 to 40% by mass, more preferably 3 to 30% by mass. When the ratio is in such a range, the content of the energy ray curable group in the acrylic resin (a1-1) obtained by copolymerization of the acrylic polymer (a11) and the energy ray curable compound (a12) is It becomes possible to easily adjust the degree of hardening to a desirable range.

아크릴계 수지 (a1-1) 을 구성하는 아크릴계 중합체 (a11) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 아크릴계 수지 (a1-1) 을 구성하는 아크릴계 중합체 (a11) 이 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The acrylic polymer (a11) constituting the acrylic resin (a1-1) may be used alone or in combination of two or more. When there are two or more acrylic polymers (a11) constituting the acrylic resin (a1-1), their combinations and ratios can be arbitrarily selected.

아크릴계 수지 (a1-1) 의 함유량은, 에너지선 경화성 수지 조성물 (20a-2-1) 의 유효 성분의 전체량 기준으로, 바람직하게는 1 ∼ 60 질량%, 보다 바람직하게는 3 ∼ 50 질량%, 더욱 바람직하게는 5 ∼ 40 질량% 이다.The content of the acrylic resin (a1-1) is preferably 1 to 60% by mass, more preferably 3 to 50% by mass, based on the total amount of active ingredients of the energy ray curable resin composition (20a-2-1) , More preferably, it is 5-40 mass %.

··에너지선 경화성 화합물 (a12)...energy ray curable compound (a12)

에너지선 경화성 화합물 (a12) 는, 아크릴계 중합체 (a11) 이 갖는 관능기와 반응 가능한 기로서, 이소시아네이트기, 에폭시기, 및 카르복시기로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 갖는 것이 바람직하고, 상기 기로서 이소시아네이트기를 갖는 것이 보다 바람직하다.The energy ray-curable compound (a12) preferably has one or two or more groups selected from the group consisting of an isocyanate group, an epoxy group, and a carboxy group as a group capable of reacting with the functional group of the acrylic polymer (a11), and the group It is more preferable to have an isocyanate group as .

에너지선 경화성 화합물 (a12) 는, 예를 들어, 상기 기로서 이소시아네이트기를 갖는 경우, 이 이소시아네이트기가, 상기 관능기로서 수산기를 갖는 아크릴계 중합체 (a11) 의 이 수산기와 용이하게 반응한다.For example, when the energy ray-curable compound (a12) has an isocyanate group as the group, the isocyanate group readily reacts with the hydroxyl group of the acrylic polymer (a11) having a hydroxyl group as the functional group.

에너지선 경화성 화합물 (a12) 는, 1 분자 중에 에너지선 경화성기를 1 ∼ 5 개 갖는 것이 바람직하고, 1 ∼ 2 개 갖는 것이 보다 바람직하다.The energy ray-curable compound (a12) preferably has 1 to 5 energy ray-curable groups in one molecule, and more preferably has 1 to 2 energy ray-curable groups.

에너지선 경화성 화합물 (a12) 로는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 등을 들 수 있다. 이들 중에서도, 에너지선 경화성 화합물 (a12) 는, 2-메타크릴로일옥시에틸이소시아네이트인 것이 바람직하다.Examples of the energy ray-curable compound (a12) include 2-methacryloyloxyethyl isocyanate, meta-isopropenyl-α,α-dimethylbenzyl isocyanate, methacryloyl isocyanate, allyl isocyanate, and 1,1- (bisacryloyloxymethyl) ethyl isocyanate; Acryloyl monoisocyanate compound obtained by reaction of a diisocyanate compound or a polyisocyanate compound, and hydroxyethyl (meth)acrylate; The acryloyl monoisocyanate compound etc. which are obtained by reaction of a diisocyanate compound or a polyisocyanate compound, a polyol compound, and hydroxyethyl (meth)acrylate are mentioned. Among these, it is preferable that the energy ray-curable compound (a12) is 2-methacryloyloxyethyl isocyanate.

아크릴계 수지 (a1-1) 을 구성하는 에너지선 경화성 화합물 (a12) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 아크릴계 수지 (a1-1) 을 구성하는 에너지선 경화성 화합물 (a12) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The energy ray-curable compound (a12) constituting the acrylic resin (a1-1) may be used alone or in combination of two or more. When there are two or more types of energy ray-curable compounds (a12) constituting the acrylic resin (a1-1), their combination and ratio can be arbitrarily selected.

아크릴계 수지 (a1-1) 에 있어서, 아크릴계 중합체 (a11) 에서 유래하는 상기 관능기의 함유량에 대한, 에너지선 경화성 화합물 (a12) 에서 유래하는 에너지선 경화성기의 함유량의 비율은, 바람직하게는 20 ∼ 120 몰%, 보다 바람직하게는 35 ∼ 100 몰%, 더욱 바람직하게는 50 ∼ 100 몰% 이다. 상기 함유량의 비율이 이와 같은 범위임으로써, 경화 후의 보호층 (40) 의 접착력이 보다 커진다. 따라서, 보호층으로서의 보호층 (40) 의 막 박리를 보다 억제하기 쉽게 할 수 있다. 또한, 에너지선 경화성 화합물 (a12) 가 1 관능 (상기 기를 1 분자 중에 1 개 갖는) 화합물인 경우에는, 상기 함유량의 비율의 상한값은 100 몰% 가 되지만, 상기 에너지선 경화성 화합물 (a12) 가 다관능 (상기 기를 1 분자 중에 2 개 이상 갖는) 화합물인 경우에는, 상기 함유량의 비율의 상한값은 100 몰% 를 초과하는 경우가 있다.In the acrylic resin (a1-1), the ratio of the content of the energy ray curable group derived from the energy ray curable compound (a12) to the content of the functional group derived from the acrylic polymer (a11) is preferably from 20 to 120 mol%, more preferably 35 to 100 mol%, still more preferably 50 to 100 mol%. When the ratio of the content is within such a range, the adhesive strength of the protective layer 40 after curing becomes larger. Therefore, film peeling of the protective layer 40 as a protective layer can be more easily suppressed. In addition, when the energy ray-curable compound (a12) is a monofunctional (having one of the above groups in one molecule) compound, the upper limit of the ratio of the above content is 100 mol%, but the energy ray-curable compound (a12) is In the case of a functional compound (having two or more of the above groups in one molecule), the upper limit of the ratio of the above content may exceed 100 mol%.

중합체 (a1) 의 중량 평균 분자량 (Mw) 은, 바람직하게는 100,000 ∼ 2,000,000, 보다 바람직하게는 300,000 ∼ 1,500,000 이다.The weight average molecular weight (Mw) of the polymer (a1) is preferably 100,000 to 2,000,000, more preferably 300,000 to 1,500,000.

중합체 (a1) 이, 그 적어도 일부가 가교제에 의해 가교된 것인 경우, 중합체 (a1) 은, 아크릴계 중합체 (a11) 을 구성하는 것으로서 설명한, 상기 서술한 모노머 중 어느 것에도 해당하지 않고, 또한 가교제와 반응하는 기를 갖는 모노머가 중합하여, 상기 가교제와 반응하는 기에 있어서 가교된 것이어도 되고, 에너지선 경화성 화합물 (a12) 에서 유래하는, 상기 관능기와 반응하는 기에 있어서, 가교된 것이어도 된다.When the polymer (a1) is at least partly crosslinked by a crosslinking agent, the polymer (a1) does not correspond to any of the above-mentioned monomers described as constituting the acrylic polymer (a11), and the crosslinking agent A monomer having a group that reacts with may be polymerized and crosslinked in the group that reacts with the crosslinking agent, or it may be crosslinked in the group that reacts with the functional group derived from the energy ray-curable compound (a12).

중합체 (a1) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 중합체 (a1) 이 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.Polymer (a1) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more polymers (a1), their combinations and ratios can be arbitrarily selected.

·화합물 (a2)・Compound (a2)

에너지선 경화성기를 갖는, 중량 평균 분자량이 100 ∼ 80,000 인 화합물 (a2) 가 갖는 에너지선 경화성기로는, 에너지선 경화성 이중 결합을 포함하는 기를 들 수 있고, 바람직한 것으로는, (메트)아크릴로일기, 또는 비닐기 등을 들 수 있다.Examples of the energy-beam-curable group of the compound (a2) having an energy-beam-curable group and a weight average molecular weight of 100 to 80,000 include a group containing an energy-beam-curable double bond, preferably a (meth)acryloyl group; Or a vinyl group etc. are mentioned.

화합물 (a2) 는, 상기의 조건을 만족하는 것이면, 특별히 한정되지 않지만, 에너지선 경화성기를 갖는 저분자량 화합물, 에너지선 경화성기를 갖는 에폭시 수지, 및 에너지선 경화성기를 갖는 페놀 수지 등을 들 수 있다.The compound (a2) is not particularly limited as long as it satisfies the above conditions, and examples thereof include low molecular weight compounds having an energy ray curable group, epoxy resins having an energy ray curable group, and phenol resins having an energy ray curable group.

화합물 (a2) 중, 에너지선 경화성기를 갖는 저분자량 화합물로는, 예를 들어, 다관능의 모노머 또는 올리고머 등을 들 수 있고, (메트)아크릴로일기를 갖는 아크릴레이트계 화합물이 바람직하다. 아크릴레이트계 화합물로는, 예를 들어, 2-하이드록시-3-(메트)아크릴로일옥시프로필메타크릴레이트, 폴리에틸렌글리콜디(메트)아크릴레이트, 프로폭시화 에톡시화 비스페놀 A 디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시폴리에톡시)페닐]프로판, 에톡시화 비스페놀 A 디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시디에톡시)페닐]프로판, 9,9-비스[4-(2-(메트)아크릴로일옥시에톡시)페닐]플루오렌, 2,2-비스[4-((메트)아크릴옥시폴리프로폭시)페닐]프로판, 트리시클로데칸디메탄올디(메트)아크릴레이트, 1,10-데칸디올디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 1,9-노난디올디(메트)아크릴레이트, 디프로필렌글리콜디(메트)아크릴레이트, 트리프로필렌글리콜디(메트)아크릴레이트, 폴리프로필렌글리콜디(메트)아크릴레이트, 폴리테트라메틸렌글리콜디(메트)아크릴레이트, 에틸렌글리콜디(메트)아크릴레이트, 디에틸렌글리콜디(메트)아크릴레이트, 트리에틸렌글리콜디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시에톡시)페닐]프로판, 네오펜틸글리콜디(메트)아크릴레이트, 에톡시화 폴리프로필렌글리콜디(메트)아크릴레이트, 2-하이드록시-1,3-디(메트)아크릴옥시프로판 등의 2 관능 (메트)아크릴레이트 ; 트리스(2-(메트)아크릴옥시에틸)이소시아누레이트, ε-카프로락톤 변성 트리스-(2-(메트)아크릴옥시에틸)이소시아누레이트, 에톡시화 글리세린트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 디트리메틸올프로판테트라(메트)아크릴레이트, 에톡시화 펜타에리트리톨테트라(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨폴리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등의 다관능 (메트)아크릴레이트 ; 우레탄(메트)아크릴레이트 올리고머 등의 다관능 (메트)아크릴레이트 올리고머 ; 등을 들 수 있다.Examples of the low molecular weight compound having an energy ray curable group among the compounds (a2) include polyfunctional monomers or oligomers, and acrylate-based compounds having a (meth)acryloyl group are preferable. Examples of the acrylate compound include 2-hydroxy-3-(meth)acryloyloxypropyl methacrylate, polyethylene glycol di(meth)acrylate, and propoxylated ethoxylated bisphenol A di(meth) Acrylate, 2,2-bis[4-((meth)acryloxypolyethoxy)phenyl]propane, ethoxylated bisphenol A di(meth)acrylate, 2,2-bis[4-((meth)acryloxy Diethoxy)phenyl]propane, 9,9-bis[4-(2-(meth)acryloyloxyethoxy)phenyl]fluorene, 2,2-bis[4-((meth)acryloxypolypropoxy ) Phenyl] propane, tricyclodecane dimethanol di(meth)acrylate, 1,10-decanedioldi(meth)acrylate, 1,6-hexanedioldi(meth)acrylate, 1,9-nonanedioldi (meth)acrylate, dipropylene glycol di(meth)acrylate, tripropylene glycol di(meth)acrylate, polypropylene glycol di(meth)acrylate, polytetramethylene glycol di(meth)acrylate, ethylene glycol di (meth)acrylate, diethylene glycol di(meth)acrylate, triethylene glycol di(meth)acrylate, 2,2-bis[4-((meth)acryloxyethoxy)phenyl]propane, neopentyl glycol bifunctional (meth)acrylates such as di(meth)acrylate, ethoxylated polypropylene glycol di(meth)acrylate, and 2-hydroxy-1,3-di(meth)acryloxypropane; Tris(2-(meth)acryloxyethyl)isocyanurate, ε-caprolactone modified tris-(2-(meth)acryloxyethyl)isocyanurate, ethoxylated glycerin tri(meth)acrylate, pentaeryth Litol tri(meth)acrylate, trimethylolpropane tri(meth)acrylate, ditrimethylolpropanetetra(meth)acrylate, ethoxylated pentaerythritol tetra(meth)acrylate, pentaerythritol tetra(meth)acrylate polyfunctional (meth)acrylates such as dipentaerythritol poly(meth)acrylate and dipentaerythritol hexa(meth)acrylate; Polyfunctional (meth)acrylate oligomers, such as a urethane (meth)acrylate oligomer; etc. can be mentioned.

화합물 (a2) 중, 에너지선 경화성기를 갖는 에폭시 수지, 에너지선 경화성기를 갖는 페놀 수지로는, 예를 들어, 「일본 공개특허공보 2013-194102호」 의 단락 0043 등에 기재되어 있는 것을 사용할 수 있다.Among the compounds (a2), as the epoxy resin having an energy ray curable group and the phenol resin having an energy ray curable group, those described in Paragraph 0043 of "Japanese Patent Laid-Open No. 2013-194102" and the like can be used, for example.

화합물 (a2) 는, 중량 평균 분자량이, 바람직하게는 100 ∼ 30,000, 보다 바람직하게는 300 ∼ 10,000 이다.The compound (a2) has a weight average molecular weight of preferably 100 to 30,000, more preferably 300 to 10,000.

화합물 (a2) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 화합물 (a2) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.A compound (a2) may be used individually by 1 type, and may be used in combination of 2 or more type. When there are two or more compounds (a2), their combinations and ratios can be arbitrarily selected.

---에너지선 경화성기를 갖지 않는 중합체 (b)--- ---Polymer having no energy ray curable group (b)---

에너지선 경화성 수지 조성물 (20a-2-1) 및 에너지선 경화성 수지 필름 (20a-2) 가, 에너지선 경화성 성분 (a) 로서 화합물 (a2) 를 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체 (b) 도 함유하는 것이 바람직하다.When the energy ray curable resin composition (20a-2-1) and the energy ray curable resin film (20a-2) contain the compound (a2) as the energy ray curable component (a), they do not further have an energy ray curable group. It is preferable to also contain a polymer (b).

에너지선 경화성기를 갖지 않는 중합체 (b) 는, 그 적어도 일부가 가교제에 의해 가교된 것이어도 되고, 가교되어 있지 않은 것이어도 된다.The polymer (b) having no energy ray curable group may or may not be crosslinked at least in part with a crosslinking agent.

에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 아크릴계 중합체, 페녹시 수지, 우레탄수지, 폴리에스테르, 고무계 수지, 및 아크릴우레탄 수지 등을 들 수 있다. 이들 중에서도, 상기 중합체 (b) 는, 아크릴계 중합체 (이하, 「아크릴계 중합체 (b-1)」 이라고 약기하는 경우가 있다) 인 것이 바람직하다.Examples of the polymer (b) having no energy ray curable group include acrylic polymers, phenoxy resins, urethane resins, polyesters, rubber-based resins, and acrylic urethane resins. Among these, it is preferable that the said polymer (b) is an acrylic polymer (it may abbreviate as "acrylic polymer (b-1)" hereafter).

아크릴계 중합체 (b-1) 은, 공지된 것이면 되고, 예를 들어, 1 종의 아크릴계 모노머의 단독 중합체이어도 되고, 2 종 이상의 아크릴계 모노머의 공중합체이어도 된다. 또, 아크릴계 중합체 (b-1) 은, 1 종 또는 2 종 이상의 아크릴계 모노머와, 1 종 또는 2 종 이상의 아크릴계 모노머 이외의 모노머 (비아크릴계 모노머) 의 공중합체이어도 된다.The acrylic polymer (b-1) may be a known one, and may be, for example, a homopolymer of one type of acrylic monomer or a copolymer of two or more types of acrylic monomers. Moreover, the acrylic polymer (b-1) may be a copolymer of one or two or more types of acrylic monomers and one or two or more types of monomers other than the acrylic monomers (non-acrylic monomers).

아크릴계 중합체 (b-1) 을 구성하는 상기 아크릴계 모노머로는, 예를 들어, (메트)아크릴산알킬에스테르, 고리형 골격을 갖는 (메트)아크릴산에스테르, 글리시딜기 함유 (메트)아크릴산에스테르, 수산기 함유 (메트)아크릴산에스테르, 및 치환 아미노기 함유 (메트)아크릴산에스테르 등을 들 수 있다.Examples of the acrylic monomer constituting the acrylic polymer (b-1) include (meth)acrylic acid alkyl esters, (meth)acrylic acid esters having a cyclic skeleton, (meth)acrylic acid esters containing glycidyl groups, and hydroxyl group-containing (meth)acrylic acid esters, and (meth)acrylic acid esters containing a substituted amino group.

(메트)아크릴산알킬에스테르로는, 예를 들어, (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산n-프로필, (메트)아크릴산이소프로필, (메트)아크릴산n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산sec-부틸, (메트)아크릴산tert-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산n-옥틸, (메트)아크릴산n-노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산운데실, (메트)아크릴산도데실 ((메트)아크릴산라우릴), (메트)아크릴산트리데실, (메트)아크릴산테트라데실 ((메트)아크릴산미리스틸), (메트)아크릴산펜타데실, (메트)아크릴산헥사데실 ((메트)아크릴산팔미틸), (메트)아크릴산헵타데실, 및 (메트)아크릴산옥타데실 ((메트)아크릴산스테아릴) 등의 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 의 사슬형 구조인 (메트)아크릴산알킬에스테르 등을 들 수 있다.Examples of the (meth)acrylic acid alkyl ester include methyl (meth)acrylate, ethyl (meth)acrylate, n-propyl (meth)acrylate, isopropyl (meth)acrylate, n-butyl (meth)acrylate, and (meth)acrylate. ) isobutyl acrylate, sec-butyl (meth)acrylate, tert-butyl (meth)acrylate, pentyl (meth)acrylate, hexyl (meth)acrylate, heptyl (meth)acrylate, 2-ethylhexyl (meth)acrylate, (meth)acrylate ) Isooctyl acrylate, (meth) acrylate n-octyl, (meth) acrylate n-nonyl, (meth) isononyl acrylate, (meth) decyl acrylate, (meth) undecyl acrylate, dodecyl (meth) acrylate (( lauryl (meth)acrylate), tridecyl (meth)acrylate, tetradecyl (meth)acrylate (myristyl (meth)acrylate), pentadecyl (meth)acrylate, hexadecyl (meth)acrylate (palmityl (meth)acrylate) , (meth)acrylic acid alkyl esters in which the alkyl groups constituting the alkyl esters such as heptadecyl (meth)acrylate and octadecyl (meth)acrylate (stearyl (meth)acrylate) have a chain structure of 1 to 18 carbon atoms, etc. can be heard

고리형 골격을 갖는 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산이소보르닐, (메트)아크릴산디시클로펜타닐 등의 (메트)아크릴산시클로알킬에스테르 ; (메트)아크릴산벤질 등의 (메트)아크릴산아르알킬에스테르 ; (메트)아크릴산디시클로펜테닐에스테르 등의 (메트)아크릴산시클로알케닐에스테르 ; (메트)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메트)아크릴산시클로알케닐옥시알킬에스테르 ; 등을 들 수 있다.Examples of (meth)acrylic acid esters having a cyclic skeleton include (meth)acrylic acid cycloalkyl esters such as isobornyl (meth)acrylate and dicyclopentanyl (meth)acrylate; (meth)acrylic acid aralkyl esters such as benzyl (meth)acrylate; (meth)acrylic acid cycloalkenyl esters such as (meth)acrylic acid dicyclopentenyl ester; (meth)acrylic acid cycloalkenyloxyalkyl esters such as dicyclopentenyloxyethyl (meth)acrylate; etc. can be mentioned.

글리시딜기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산글리시딜 등을 들 수 있다.As a glycidyl group-containing (meth)acrylic acid ester, glycidyl (meth)acrylate etc. are mentioned, for example.

상기 수산기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산하이드록시메틸, (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산3-하이드록시프로필, (메트)아크릴산2-하이드록시부틸, (메트)아크릴산3-하이드록시부틸, 및 (메트)아크릴산4-하이드록시부틸 등을 들 수 있다.Examples of the hydroxyl group-containing (meth)acrylic acid ester include hydroxymethyl (meth)acrylate, 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, and 3-hydroxy (meth)acrylate. hydroxypropyl, 2-hydroxybutyl (meth)acrylate, 3-hydroxybutyl (meth)acrylate, and 4-hydroxybutyl (meth)acrylate; and the like.

상기 치환 아미노기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산N-메틸아미노에틸 등을 들 수 있다.Examples of the substituted amino group-containing (meth)acrylic acid ester include N-methylaminoethyl (meth)acrylic acid.

아크릴계 중합체 (b-1) 을 구성하는 비아크릴계 모노머로는, 예를 들어, 에틸렌, 노르보르넨 등의 올레핀 ; 아세트산비닐 ; 스티렌 ; 등을 들 수 있다.Examples of the non-acrylic monomer constituting the acrylic polymer (b-1) include olefins such as ethylene and norbornene; vinyl acetate; styrene; etc. can be mentioned.

적어도 일부가 가교제에 의해 가교된, 에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 중합체 (b) 중의 반응성 관능기가 가교제와 반응한 것을 들 수 있다.Examples of the polymer (b) having no energy ray curable group, at least partially crosslinked by a crosslinking agent, include those in which the reactive functional groups in the polymer (b) reacted with the crosslinking agent.

반응성 관능기는, 가교제의 종류 등에 따라 적절히 선택하면 되고, 특별히 한정되지 않는다. 예를 들어, 가교제가 폴리이소시아네이트 화합물인 경우에는, 상기 반응성 관능기로는, 수산기, 카르복시기, 및 아미노기 등을 들 수 있고, 이들 중에서도, 이소시아네이트기와의 반응성이 높은 수산기가 바람직하다.The reactive functional group may be appropriately selected depending on the type of crosslinking agent and the like, and is not particularly limited. For example, when the crosslinking agent is a polyisocyanate compound, examples of the reactive functional group include a hydroxyl group, a carboxy group, and an amino group, and among these, a hydroxyl group highly reactive with an isocyanate group is preferable.

또, 가교제가 에폭시계 화합물인 경우에는, 상기 반응성 관능기로는, 카르복시기, 아미노기, 및 아미드기 등을 들 수 있고, 이들 중에서도 에폭시기와의 반응성이 높은 카르복시기가 바람직하다.Moreover, when a crosslinking agent is an epoxy-type compound, a carboxy group, an amino group, an amide group, etc. are mentioned as said reactive functional group, Among these, a carboxy group highly reactive with an epoxy group is preferable.

단, 반도체 웨이퍼나 반도체 칩의 회로의 부식을 방지한다는 점에서는, 상기 반응성 관능기는 카르복시기 이외의 기인 것이 바람직하다.However, in terms of preventing corrosion of circuits of semiconductor wafers or semiconductor chips, the reactive functional group is preferably a group other than a carboxy group.

반응성 관능기를 갖는, 에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 적어도 반응성 관능기를 갖는 모노머를 중합시켜 얻어진 것을 들 수 있다. 아크릴계 중합체 (b-1) 의 경우이면, 이것을 구성하는 모노머로서 예시한, 아크릴계 모노머 및 비아크릴계 모노머 중 어느 일방 또는 양방으로서, 반응성 관능기를 갖는 것을 사용하면 된다. 예를 들어, 반응성 관능기로서 수산기를 갖는 중합체 (b) 로는, 예를 들어, 수산기 함유 (메트)아크릴산에스테르를 중합하여 얻어진 것을 들 수 있고, 이 이외에도, 앞서 예시한 상기 아크릴계 모노머 또는 비아크릴계 모노머에 있어서, 1 개 또는 2 개 이상의 수소 원자가 상기 반응성 관능기로 치환되어 이루어지는 모노머를 중합하여 얻어진 것을 들 수 있다.Examples of the polymer (b) having a reactive functional group and not having an energy ray curable group include those obtained by polymerizing a monomer having at least a reactive functional group. In the case of the acrylic polymer (b-1), one or both of the acryl-based monomer and the non-acrylic-based monomer exemplified as the monomer constituting this may be used as any one having a reactive functional group. For example, as a polymer (b) which has a hydroxyl group as a reactive functional group, what was obtained by polymerizing (meth)acrylic acid ester containing a hydroxyl group is mentioned, for example, In addition to this, in the said acrylic monomer or non-acrylic monomer exemplified previously , those obtained by polymerizing a monomer in which one or two or more hydrogen atoms are substituted with the above-mentioned reactive functional groups.

반응성 관능기를 갖는 중합체 (b) 에 있어서, 이것을 구성하는 구성 단위의 전체 질량에 대한, 반응성 관능기를 갖는 모노머로부터 유도된 구성 단위의 양의 비율 (함유량) 은, 바람직하게는 1 ∼ 20 질량%, 보다 바람직하게는 2 ∼ 10 질량% 이다. 상기 비율이 이와 같은 범위임으로써, 중합체 (b) 에 있어서, 가교의 정도가 보다 바람직한 범위가 된다.In the polymer (b) having a reactive functional group, the ratio (content) of the amount of the structural unit derived from the monomer having a reactive functional group to the total mass of the structural units constituting the polymer is preferably 1 to 20% by mass, More preferably, it is 2-10 mass %. When the ratio is in such a range, the degree of crosslinking in the polymer (b) becomes a more preferable range.

에너지선 경화성기를 갖지 않는 중합체 (b) 의 중량 평균 분자량 (Mw) 은, 에너지선 경화성 수지 조성물 (20a-2-1) 의 조막성이 보다 양호해지는 점에서, 바람직하게는 10,000 ∼ 2,000,000, 보다 바람직하게는 100,000 ∼ 1, 500,000 이다.The weight average molecular weight (Mw) of the polymer (b) not having an energy ray curable group is preferably 10,000 to 2,000,000, more preferably 10,000 to 2,000,000, from the viewpoint of better film formation of the energy ray curable resin composition (20a-2-1) It is 100,000 to 1,500,000.

에너지선 경화성기를 갖지 않는 중합체 (b) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 에너지선 경화성기를 갖지 않는 중합체 (b) 가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The polymer (b) having no energy ray curable group may be used singly or in combination of two or more. When there are two or more types of polymers (b) having no energy ray curable group, their combinations and ratios can be arbitrarily selected.

에너지선 경화성 수지 조성물 (20a-2-1) 로는, 중합체 (a1) 및 화합물 (a2) 중 어느 일방 또는 양방을 함유하는 것을 들 수 있다.Examples of the energy ray-curable resin composition (20a-2-1) include those containing any one or both of a polymer (a1) and a compound (a2).

그리고, 에너지선 경화성 수지 조성물 (20a-2-1) 이 화합물 (a2) 를 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체 (b) 도 함유하는 것이 바람직하고, 이 경우, 추가로 중합체 (a1) 을 함유하는 것도 바람직하다.And, when the energy ray-curable resin composition (20a-2-1) contains the compound (a2), it is preferable to further contain a polymer (b) having no energy ray-curable group. In this case, the polymer ( It is also preferable to contain a1).

또, 에너지선 경화성 수지 조성물 (20a-2-1) 은, 화합물 (a2) 를 함유하지 않고, 중합체 (a1), 및 에너지선 경화성기를 갖지 않는 중합체 (b) 를 함께 함유하고 있어도 된다.In addition, the energy ray curable resin composition (20a-2-1) may contain both the polymer (a1) and the polymer (b) without an energy ray curable group without containing the compound (a2).

에너지선 경화성 수지 조성물 (20a-2-1) 이, 중합체 (a1), 화합물 (a2), 및 에너지선 경화성기를 갖지 않는 중합체 (b) 를 함유하는 경우, 화합물 (a2) 의 함유량은, 중합체 (a1) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 의 합계 함유량 100 질량부에 대하여, 바람직하게는 10 ∼ 400 질량부, 보다 바람직하게는 30 ∼ 350 질량부이다.When the energy ray-curable resin composition (20a-2-1) contains the polymer (a1), the compound (a2), and the polymer (b) without an energy ray-curable group, the content of the compound (a2) is the polymer ( It is preferably 10 to 400 parts by mass, more preferably 30 to 350 parts by mass, based on 100 parts by mass of the total content of a1) and the polymer (b) not having an energy ray curable group.

에너지선 경화성 성분 (a) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 의 합계 함유량은, 에너지선 경화성 수지 조성물 (20a-2-1) 의 유효 성분의 전체량 기준으로, 바람직하게는 5 ∼ 90 질량%, 보다 바람직하게는 10 ∼ 80 질량%, 더욱 바람직하게는 20 ∼ 70 질량% 이다. 에너지선 경화성 성분의 함유량이 이와 같은 범위임으로써, 에너지선 경화성 수지 필름 (20a-2) 의 에너지선 경화성이 보다 양호해진다.The total content of the energy ray curable component (a) and the polymer (b) having no energy ray curable group is preferably 5 to 90 based on the total amount of active ingredients of the energy ray curable resin composition (20a-2-1). It is mass %, More preferably, it is 10-80 mass %, More preferably, it is 20-70 mass %. When the content of the energy ray curable component is within such a range, the energy ray curable property of the energy ray curable resin film 20a-2 becomes better.

에너지선 경화성 수지 조성물 (20a-2-1) 은, 에너지선 경화성 성분 이외에, 목적에 따라, 열 경화성 성분, 광 중합 개시제, 충전재, 커플링제, 가교제 및 범용 첨가제로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 함유하고 있어도 된다.The energy ray-curable resin composition (20a-2-1), in addition to the energy ray-curable component, depending on the purpose, one type selected from the group consisting of a heat-curable component, a photopolymerization initiator, a filler, a coupling agent, a crosslinking agent, and a general-purpose additive, or You may contain 2 or more types.

예를 들어, 에너지선 경화성 성분 및 열 경화성 성분을 함유하는 에너지선 경화성 수지 조성물 (20a-2-1) 을 사용함으로써, 형성되는 에너지선 경화성 수지 필름 (20a-2) 는, 가열에 의해 피착체에 대한 접착력이 향상되고, 이 에너지선 경화성 수지 필름 (20a-2) 로 형성된 보호층 (40) 의 강도도 향상된다.For example, the energy-beam-curable resin film 20a-2 formed by using the energy-beam-curable resin composition 20a-2-1 containing an energy-beam curable component and a heat-curable component is heated to an adherend. The adhesion to the film is improved, and the strength of the protective layer 40 formed of this energy ray-curable resin film 20a-2 is also improved.

에너지선 경화성 수지 조성물 (20a-2-1) 에 있어서의 열 경화성 성분, 광 중합 개시제, 충전재, 커플링제, 가교제, 및 범용 첨가제로는, 각각, 열 경화성 수지 조성물 (20a-1-1) 에 있어서의 열 경화성 성분 (B), 광 중합 개시제 (H), 충전재 (D), 커플링제 (E), 가교제 (F), 및 범용 첨가제 (I) 와 동일한 것을 들 수 있다.As the heat-curable component, photopolymerization initiator, filler, coupling agent, crosslinking agent, and general-purpose additive in the energy ray-curable resin composition (20a-2-1), respectively, to the heat-curable resin composition (20a-1-1) The same thing as the thermosetting component (B), photoinitiator (H), filler (D), coupling agent (E), crosslinking agent (F), and general-purpose additive (I) in is mentioned.

에너지선 경화성 수지 조성물 (20a-2-1) 에 있어서, 열 경화성 성분, 광 중합 개시제, 충전재, 커플링제, 가교제 및 범용 첨가제는, 각각, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 2 종 이상을 조합하여 사용하는 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.In the energy ray curable resin composition (20a-2-1), the heat curable component, the photopolymerization initiator, the filler, the coupling agent, the crosslinking agent, and the general-purpose additive may each be used alone or in combination of two or more. You may use it. When using two or more types in combination, their combination and ratio can be arbitrarily selected.

에너지선 경화성 수지 조성물 (20a-2-1) 에 있어서의 열 경화성 성분, 광 중합 개시제, 충전재, 커플링제, 가교제, 및 범용 첨가제의 함유량은, 목적에 따라 적절히 조절하면 되고, 특별히 한정되지 않는다.The contents of the heat curable component, photopolymerization initiator, filler, coupling agent, crosslinking agent, and general purpose additive in the energy ray curable resin composition (20a-2-1) may be appropriately adjusted according to the purpose, and are not particularly limited.

에너지선 경화성 수지 조성물 (20a-2-1) 은, 희석에 의해 그 취급성이 향상되므로, 추가로 용매를 함유하는 것이 바람직하다.Since the handleability of the energy ray-curable resin composition (20a-2-1) is improved by dilution, it is preferable to further contain a solvent.

에너지선 경화성 수지 조성물 (20a-2-1) 이 함유하는 용매로는, 예를 들어, 열 경화성 수지 조성물 (20a-1-1) 에 있어서의 용매와 동일한 것을 들 수 있다.Examples of the solvent contained in the energy ray-curable resin composition (20a-2-1) include the same ones as the solvent in the heat-curable resin composition (20a-1-1).

에너지선 경화성 수지 조성물 (20a-2-1) 이 함유하는 용매는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 2 종 이상을 조합하여 사용하는 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.The solvent contained in the energy ray-curable resin composition (20a-2-1) may be used alone or in combination of two or more. When using two or more types in combination, their combination and ratio can be arbitrarily selected.

---그 밖의 성분------Other Ingredients---

에너지선 경화성 수지 조성물 (20a-2-1) 은, 상기의 에너지선 경화성 성분 외에, 앞서 설명한 열 경화성 수지 필름 (20a-1) 의 경우와 동일하게, 경화성 성분 이외의 성분, 즉, 경화 촉진제 (C) 등을, 적당량으로 함유할 수 있다.The energy ray-curable resin composition (20a-2-1), in addition to the energy ray-curable component described above, components other than the curable component, that is, a curing accelerator ( C) etc. can be contained in an appropriate amount.

---에너지선 경화성 수지 조성물 (20a-2-1) 의 제조 방법------Production method of energy ray-curable resin composition (20a-2-1)---

에너지선 경화성 수지 조성물 (20a-2-1) 은, 이것을 구성하기 위한 각 성분을 배합함으로써 얻어진다. 각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2 종 이상의 성분을 동시에 첨가해도 된다.The energy ray-curable resin composition (20a-2-1) is obtained by blending each component for constituting it. The order of adding each component at the time of blending is not particularly limited, and two or more components may be added simultaneously.

용매를 사용하는 경우에는, 용매를, 이 용매 이외의 어느 배합 성분과 혼합하여 이 배합 성분을 미리 희석시켜 둠으로써 사용해도 되고, 용매 이외의 어느 배합 성분을 미리 희석시켜 두는 일 없이, 용매를 이들 배합 성분과 혼합함으로서 사용해도 된다. 배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법 ; 믹서를 사용하여 혼합하는 방법 ; 초음파를 가하여 혼합하는 방법 등, 공지된 방법에서 적절히 선택하면 된다.In the case of using a solvent, the solvent may be used by mixing the solvent with any compounding component other than the solvent and diluting the compounding component in advance, or the solvent may be used without diluting any compounding component other than the solvent in advance. You may use it by mixing with a compounding component. The method of mixing each component at the time of compounding is not specifically limited, The method of mixing by rotating a stirrer or a stirring blade etc.; How to mix using a mixer; What is necessary is just to select suitably from well-known methods, such as the method of mixing by applying ultrasonic waves.

각 성분의 첨가 및 혼합시의 온도 그리고 시간은, 각 배합 성분이 열화되지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되지만, 온도는 바람직하게는 15 ∼ 30 ℃ 이다.The temperature and time at the time of addition and mixing of each component are not particularly limited as long as each blending component is not deteriorated, and may be appropriately adjusted, but the temperature is preferably 15 to 30°C.

-지지 시트 (30a)--Support Sheet (30a)-

지지 시트 (30a) 는, 경화성 수지 (20a) 를 지지하기 위한 지지체로서 기능한다.The support sheet 30a functions as a support for supporting the curable resin 20a.

지지 시트 (30a) 는, 지지 기재 (31) 만으로 구성되어 있어도 되고, 지지 기재 (31) 와 점착제층 (33) 의 적층체이어도 되고, 지지 기재 (31) 와 완충층 (32) (중간층) 과 점착제층 (33) 이 이 순서로 적층된 적층체이어도 된다. 지지 기재 (31) 와 완충층 (32) (중간층) 과 점착제층 (33) 이 이 순서로 적층된 적층체는, 백 그라인드 시트로서의 사용에 바람직하다.The support sheet 30a may be composed of only the support substrate 31, or may be a laminate of the support substrate 31 and the pressure-sensitive adhesive layer 33, or may include the support substrate 31, the buffer layer 32 (intermediate layer), and the pressure-sensitive adhesive. A laminated body in which the layers 33 are laminated in this order may be used. A laminate in which the supporting substrate 31, the buffer layer 32 (intermediate layer), and the pressure-sensitive adhesive layer 33 are laminated in this order is suitable for use as a back grind sheet.

이하, 지지 시트 (30a) 가 갖는 지지 기재 (31), 지지 시트 (30a) 가 가지고 있어도 되는 점착제층 (33) 및 완충층 (32) (중간층) 에 대해 설명한다.Hereinafter, the support base material 31 included in the support sheet 30a, the pressure-sensitive adhesive layer 33 that the support sheet 30a may have, and the buffer layer 32 (intermediate layer) will be described.

--지지 기재----Supporting Materials--

지지 기재는, 시트상 또는 필름상의 것이고, 그 구성 재료로는, 예를 들어, 이하의 각종 수지를 들 수 있다. The supporting base material is a sheet-like or film-like thing, and examples of its constituent materials include the following various resins.

지지 기재를 구성하는 수지로는, 예를 들어, 저밀도 폴리에틸렌 (LDPE), 직사슬 저밀도 폴리에틸렌 (LLDPE), 고밀도 폴리에틸렌 (HDPE) 등의 폴리에틸렌 ; 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 노르보르넨 수지 등의 폴리에틸렌 이외의 폴리올레핀 ; 에틸렌-아세트산비닐 공중합체, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 공중합체, 에틸렌-노르보르넨 공중합체 등의 에틸렌계 공중합체 (모노머로서 에틸렌을 사용하여 얻어진 공중합체) ; 폴리염화비닐, 염화비닐 공중합체 등의 염화비닐계 수지 (모노머로서 염화비닐을 사용하여 얻어진 수지) ; 폴리스티렌 ; 폴리시클로올레핀 ; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌이소프탈레이트, 폴리에틸렌-2,6-나프탈렌디카르복실레이트, 모든 구성 단위가 방향족 고리형기를 갖는 전방향족 폴리에스테르 등의 폴리에스테르 ; 2 종 이상의 상기 폴리에스테르의 공중합체 ; 폴리(메트)아크릴산에스테르 ; 폴리우레탄; 폴리우레탄아크릴레이트 ; 폴리이미드 ; 폴리아미드 ; 폴리카보네이트 ; 불소 수지 ; 폴리아세탈 ; 변성 폴리페닐렌옥사이드 ; 폴리페닐렌술파이드 ; 폴리술폰 ; 폴리에테르케톤 등을 들 수 있다.Examples of the resin constituting the supporting substrate include polyethylene such as low density polyethylene (LDPE), linear low density polyethylene (LLDPE), and high density polyethylene (HDPE); polyolefins other than polyethylene, such as polypropylene, polybutene, polybutadiene, polymethylpentene, and norbornene resin; Ethylene-based copolymers such as ethylene-vinyl acetate copolymers, ethylene-(meth)acrylic acid copolymers, ethylene-(meth)acrylic acid ester copolymers, and ethylene-norbornene copolymers (copolymers obtained by using ethylene as a monomer) ; vinyl chloride-based resins such as polyvinyl chloride and vinyl chloride copolymers (resin obtained by using vinyl chloride as a monomer); polystyrene; polycycloolefin; polyesters such as polyethylene terephthalate, polyethylene naphthalate, polybutylene terephthalate, polyethylene isophthalate, polyethylene-2,6-naphthalenedicarboxylate, and fully aromatic polyesters in which all constituent units have aromatic cyclic groups; copolymers of two or more of the above polyesters; Poly(meth)acrylic acid ester; Polyurethane; Polyurethane acrylate; polyimide; polyamide; polycarbonate; fluorine resin; polyacetal; modified polyphenylene oxide; polyphenylene sulfide; polysulfone; Polyether ketone etc. are mentioned.

또, 지지 기재를 구성하는 수지로는, 예를 들어, 상기 폴리에스테르와 그 이외의 수지의 혼합물 등의 폴리머 알로이도 들 수 있다. 상기 폴리에스테르와 그 이외의 수지의 폴리머 알로이는, 폴리에스테르 이외의 수지의 양이 비교적 소량인 것이 바람직하다.Moreover, as a resin which comprises a support base material, polymer alloys, such as a mixture of the said polyester and other resins, are also mentioned, for example. In the polymer alloy of the polyester and other resins, it is preferable that the amount of the resin other than polyester is relatively small.

또, 지지 기재를 구성하는 수지로는, 예를 들어, 여기까지 예시한 상기 수지 중 1 종 또는 2 종 이상이 가교된 가교 수지 ; 여기까지 예시한 상기 수지 중 1 종 또는 2 종 이상을 사용한 아이오노머 등의 변성 수지도 들 수 있다.Moreover, as resin which comprises a supporting base material, it is crosslinked resin by which 1 type(s) or 2 or more types were crosslinked among the said resins illustrated so far, for example; Modified resins, such as ionomers, using one or two or more of the above resins exemplified so far are also exemplified.

지지 기재를 구성하는 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 지지 기재를 구성하는 수지가 2 종 이상인 경우, 그들의 조합 및 비율은 임의로 선택할 수 있다.Resin constituting the supporting substrate may be used singly or in combination of two or more. When there are two or more resins constituting the supporting base material, their combination and ratio can be arbitrarily selected.

지지 기재는 1 층 (단층) 만이어도 되고, 2 층 이상의 복수층이어도 된다. 지지 기재가 복수층인 경우, 이들 복수층은, 서로 동일해도 되고 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.The supporting base material may consist of only one layer (single layer) or a plurality of layers of two or more layers. When the supporting base material is a plurality of layers, these plurality of layers may be the same as or different from each other, and the combination of these plurality of layers is not particularly limited.

지지 기재의 두께는, 바람직하게는 5 ∼ 1,000 ㎛, 보다 바람직하게는 10 ∼ 500 ㎛, 더욱 바람직하게는 15 ∼ 300 ㎛, 보다 더욱 바람직하게는 20 ∼ 150 ㎛ 이다.The thickness of the supporting substrate is preferably 5 to 1,000 μm, more preferably 10 to 500 μm, even more preferably 15 to 300 μm, and still more preferably 20 to 150 μm.

여기서, 「지지 기재의 두께」 란, 지지 기재 전체의 두께를 의미하고, 예를 들어, 복수층으로 이루어지는 지지 기재의 두께란, 지지 기재를 구성하는 모든 층의 합계의 두께를 의미한다.Here, "thickness of the supporting base material" means the thickness of the entire supporting base material, and, for example, the thickness of a supporting base material composed of a plurality of layers means the total thickness of all the layers constituting the supporting base material.

지지 기재는, 두께의 정밀도가 높은 것, 즉, 부위에 상관없이 두께의 편차가 억제된 것이 바람직하다. 상기 서술한 구성 재료 중, 이와 같은, 지지 기재를 구성하는 데에 사용 가능한 두께의 정밀도가 높은 재료로는, 예를 들어, 폴리에틸렌, 폴리에틸렌 이외의 폴리올레핀, 폴리에틸렌테레프탈레이트, 에틸렌-아세트산비닐 공중합체 등을 들 수 있다.It is preferable that the supporting base material has a high thickness accuracy, that is, one in which variation in thickness is suppressed regardless of the site. Among the constituent materials described above, examples of materials with high accuracy in thickness that can be used to construct such a supporting base material include polyethylene, polyolefins other than polyethylene, polyethylene terephthalate, ethylene-vinyl acetate copolymer, and the like. can be heard

지지 기재는, 상기 수지 등의 주된 구성 재료 이외에, 충전재, 착색제, 대전 방지제, 산화 방지제, 유기 활제, 촉매, 연화제 (가소제) 등의 공지된 각종 첨가제를 함유하고 있어도 된다.The supporting base material may contain known various additives such as a filler, a colorant, an antistatic agent, an antioxidant, an organic lubricant, a catalyst, and a softener (plasticizer) in addition to the main constituent materials such as the above resin.

지지 기재는, 투명이어도 되고, 불투명이어도 되고, 목적에 따라 착색되어 있어도 되고, 혹은, 다른 층이 증착되어 있어도 된다. 또, 경화성 수지 필름 (x) 가 에너지선 경화성 수지 필름 (20a-2) 인 경우, 및 점착제층이 에너지성 경화성의 점착제층인 경우, 지지 기재는 에너지선을 투과시키는 것인 것이 바람직하다.The supporting substrate may be transparent or opaque, and may be colored depending on the purpose, or may have other layers deposited thereon. In addition, when the curable resin film (x) is the energy ray-curable resin film (20a-2) and the pressure-sensitive adhesive layer is an energy-curable pressure-sensitive adhesive layer, it is preferable that the supporting base material transmits energy rays.

지지 기재는, 공지된 방법으로 제조할 수 있다. 예를 들어, 수지를 함유하는 지지 기재는, 상기 수지를 함유하는 수지 조성물을 성형함으로써 제조할 수 있다.The supporting base material can be manufactured by a known method. For example, a support base material containing resin can be manufactured by molding a resin composition containing the resin.

--점착제층----Adhesive layer--

점착제층은, 시트상 또는 필름상이고, 점착제를 함유한다.The pressure-sensitive adhesive layer is in the form of a sheet or film and contains an adhesive.

점착제로는, 예를 들어, 아크릴계 수지 ((메트)아크릴로일기를 갖는 수지로 이루어지는 점착제), 우레탄계 수지 (우레탄 결합을 갖는 수지로 이루어지는 점착제), 고무계 수지 (고무 구조를 갖는 수지로 이루어지는 점착제), 실리콘계 수지 (실록산 결합을 갖는 수지로 이루어지는 점착제), 에폭시계 수지 (에폭시기를 갖는 수지로 이루어지는 점착제), 폴리비닐에테르, 폴리카보네이트 등의 점착성 수지를 들 수 있다. 이들 중에서도, 아크릴계 수지가 바람직하다.Examples of the adhesive include acrylic resin (adhesive made of a resin having a (meth)acryloyl group), urethane resin (adhesive made of a resin having a urethane bond), rubber-based resin (adhesive made of a resin having a rubber structure) , silicone-based resin (adhesive made of a resin having a siloxane bond), epoxy-based resin (adhesive made of a resin having an epoxy group), polyvinyl ether, and adhesive resins such as polycarbonate. Among these, acrylic resin is preferable.

또한, 본 발명에 있어서, 「점착성 수지」 란, 점착성을 갖는 수지와, 접착성을 갖는 수지의 양방을 포함하는 개념이고, 예를 들어, 수지 자체가 점착성을 갖는 것 뿐만 아니라, 첨가제 등의 다른 성분과의 병용에 의해 점착성을 나타내는 수지나, 열 또는 물 등의 트리거의 존재에 의해 접착성을 나타내는 수지 등도 포함한다.In the present invention, "adhesive resin" is a concept including both a resin having adhesiveness and a resin having adhesiveness, and for example, not only the resin itself has adhesiveness, but also other Resins exhibiting adhesiveness by combination with components, resins exhibiting adhesiveness by the presence of triggers such as heat or water, and the like are also included.

점착제층은 1 층 (단층) 만이어도 되고, 2 층 이상의 복수층이어도 된다. 점착제층이 복수층인 경우, 이들 복수층은, 서로 동일해도 되고 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.The pressure-sensitive adhesive layer may consist of only one layer (single layer) or a plurality of layers of two or more layers. When the pressure-sensitive adhesive layer is a plurality of layers, these plurality of layers may be the same as or different from each other, and the combination of these plurality of layers is not particularly limited.

점착제층의 두께는, 바람직하게는 1 ∼ 1000 ㎛, 보다 바람직하게는 5 ∼ 500 ㎛, 더욱 바람직하게는 10 ∼ 100 ㎛ 이다. 여기서, 「점착제층의 두께」 란, 점착제층 전체의 두께를 의미하고, 예를 들어, 복수층으로 이루어지는 점착제층의 두께란, 점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.The thickness of the pressure-sensitive adhesive layer is preferably 1 to 1000 μm, more preferably 5 to 500 μm, still more preferably 10 to 100 μm. Here, the "thickness of the adhesive layer" means the thickness of the entire pressure-sensitive adhesive layer, and for example, the thickness of the pressure-sensitive adhesive layer composed of a plurality of layers means the total thickness of all the layers constituting the pressure-sensitive adhesive layer.

점착제층은, 에너지선 경화성 점착제를 사용하여 형성된 것이어도 되고, 비에너지선 경화성 점착제를 사용하여 형성된 것이어도 된다. 에너지선 경화성의 점착제를 사용하여 형성된 점착제층은, 경화 전 및 경화 후에서의 물성을 용이하게 조절할 수 있다.The pressure-sensitive adhesive layer may be formed using an energy ray-curable pressure-sensitive adhesive or may be formed using a non-energy ray-curable pressure-sensitive adhesive. A pressure-sensitive adhesive layer formed using an energy ray-curable pressure-sensitive adhesive can easily adjust physical properties before and after hardening.

--완충층 (중간층)----Buffer Layer (Intermediate Layer)--

완충층 (중간층) 은, 시트상 또는 필름상이고, 그 구성 재료는 목적에 따라 적절히 선택하면 되고, 특별히 한정되지 않는다. 예를 들어, 반도체 표면을 덮는 보호층에, 반도체 표면에 존재하는 범프의 형상이 반영됨으로써, 보호층이 변형되어 버리는 것을 억제하는 것을 목적으로 하는 경우, 완충층 (중간층) 의 바람직한 구성 재료로는, 요철 추종성이 높고, 완충층 (중간층) 의 첩부성이 보다 향상되는 점에서, 우레탄(메트)아크릴레이트 등을 들 수 있다.The buffer layer (intermediate layer) is in the form of a sheet or film, and the constituent material thereof may be appropriately selected according to the purpose, and is not particularly limited. For example, when the purpose is to suppress the protective layer from being deformed by reflecting the shape of bumps present on the semiconductor surface in the protective layer covering the semiconductor surface, preferable constituent materials of the buffer layer (intermediate layer) include: Urethane (meth)acrylate etc. are mentioned from the point which the uneven|corrugation followability is high and the adhesive property of a buffer layer (intermediate layer) improves more.

완충층 (중간층) 은 1 층 (단층) 만이어도 되고, 2 층 이상의 복수층이어도 된다. 완충층 (중간층) 이 복수층인 경우, 이들 복수층은, 서로 동일해도 되고 상이해도 되고, 이들 복수층의 조합은 특별히 한정되지 않는다.The buffer layer (intermediate layer) may consist of only one layer (single layer) or a plurality of layers of two or more layers. When the buffer layer (intermediate layer) is a plurality of layers, these plurality of layers may be the same as or different from each other, and the combination of these plurality of layers is not particularly limited.

완충층 (중간층) 의 두께는, 보호 대상이 되는 반도체 표면의 범프의 높이에 따라 적절히 조절할 수 있지만, 비교적 높이가 높은 범프의 영향도 용이하게 흡수할 수 있는 점에서, 바람직하게는 50 ∼ 600 ㎛, 보다 바람직하게는 70 ∼ 500 ㎛, 더욱 바람직하게는 80 ∼ 400 ㎛ 이다. 여기서, 「완충층 (중간층) 의 두께」 란, 완충층 (중간층) 전체의 두께를 의미하고, 예를 들어, 복수층으로 이루어지는 완충층 (중간층) 의 두께란, 완충층 (중간층) 을 구성하는 모든 층의 합계의 두께를 의미한다.The thickness of the buffer layer (intermediate layer) can be appropriately adjusted according to the height of the bumps on the surface of the semiconductor to be protected, but it is preferably 50 to 600 μm in that it can easily absorb the influence of relatively high bumps. More preferably, it is 70-500 micrometers, More preferably, it is 80-400 micrometers. Here, the "thickness of the buffer layer (intermediate layer)" means the thickness of the entire buffer layer (intermediate layer). means the thickness of

다음으로, 보호층 형성용 적층체 (30) 의 제조 방법에 대해 설명한다.Next, the manufacturing method of the laminated body 30 for forming a protective layer is demonstrated.

((보호층 형성용 적층체 (30) 의 제조 방법))((Method of manufacturing laminate 30 for forming protective layer))

보호층 형성용 적층체 (30) 는, 상기의 각 층을 대응하는 위치 관계가 되도록 순차 적층함으로써 제조할 수 있다.The layered product 30 for forming a protective layer can be manufactured by sequentially laminating each of the above layers so as to have a corresponding positional relationship.

예를 들어, 지지 시트 (30a) 를 제조할 때, 지지 기재 (31) 상에 점착제층 (33) 또는 완충층 (32) (중간층) 을 적층하는 경우에는, 지지 기재 (31) 상에 점착제 조성물 또는 완충층 (32) (중간층) 형성용 조성물을 도공하고, 필요에 따라 건조시키거나, 또는 에너지선을 조사함으로써, 점착제층 (33) 또는 완충층 (32) (중간층) 을 적층할 수 있다.For example, when manufacturing the support sheet 30a and laminating the pressure-sensitive adhesive layer 33 or the buffer layer 32 (intermediate layer) on the support substrate 31, the pressure-sensitive adhesive composition or The pressure-sensitive adhesive layer 33 or the buffer layer 32 (intermediate layer) can be laminated by applying a composition for forming the buffer layer 32 (intermediate layer), drying as necessary, or irradiating energy rays.

도공 방법으로는, 예를 들어, 스핀 코트법, 스프레이 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 롤 나이프 코트법, 블레이드 코트법, 다이 코트법, 그라비어 코트법 등을 들 수 있다.Examples of the coating method include spin coating method, spray coating method, bar coating method, knife coating method, roll coating method, roll knife coating method, blade coating method, die coating method, gravure coating method and the like. .

한편, 예를 들어, 지지 기재 (31) 상에 적층이 끝난 점착제층 (33) 상에, 추가로 경화성 수지 필름 (x) 을 적층하는 경우에는, 점착제층 (33) 상에 열 경화성 수지 조성물 (20a-1-1) 또는 에너지선 경화성 수지 조성물 (20a-2-1) 을 도공하여, 경화성 수지 (20a) 를 직접 형성하는 것이 가능하다.On the other hand, for example, when laminating the curable resin film (x) further on the pressure-sensitive adhesive layer 33 laminated on the supporting base material 31, on the pressure-sensitive adhesive layer 33, the thermosetting resin composition ( 20a-1-1) or the energy ray-curable resin composition (20a-2-1) may be applied to directly form the curable resin 20a.

동일하게, 지지 기재 (31) 상에 적층이 끝난 완충층 (32) (중간층) 상에, 추가로 점착제층 (33) 을 적층하는 경우에는, 완충층 (32) (중간층) 상에 점착제 조성물을 도공하여, 점착제층 (33) 을 직접 형성하는 것이 가능하다.Similarly, when the pressure-sensitive adhesive layer 33 is further laminated on the buffer layer 32 (intermediate layer) laminated on the supporting base material 31, the pressure-sensitive adhesive composition is coated on the buffer layer 32 (intermediate layer), , it is possible to form the pressure-sensitive adhesive layer 33 directly.

이와 같이, 어느 조성물을 사용하여, 연속되는 2 층의 적층 구조를 형성하는 경우에는, 상기 조성물로 형성된 층 상에, 추가로 조성물을 도공하여 새롭게 층을 형성하는 것이 가능하다. 단, 이들 2 층 중 나중에 적층하는 층은, 다른 박리 필름 상에 상기 조성물을 사용하여 미리 형성해 두고, 이 형성이 끝난 층의 상기 박리 필름과 접촉하고 있는 측과는 반대측의 노출면을, 이미 형성이 끝난 나머지 층의 노출면과 첩합함으로써, 연속되는 2 층의 적층 구조를 형성하는 것이 바람직하다. 이 때, 상기 조성물은, 박리 필름의 박리 처리면에 도공하는 것이 바람직하다. 박리 필름은, 적층 구조의 형성 후, 필요에 따라 제거하면 된다.In this way, when a continuous two-layer laminated structure is formed using a certain composition, a new layer can be formed by further coating the composition on the layer formed of the composition. However, the layer to be laminated later among these two layers is previously formed on another release film using the above composition, and the exposed surface on the opposite side to the side in contact with the release film of this formed layer has already been formed. It is preferable to form a continuous two-layer laminated structure by bonding to the exposed surface of the remaining layer. At this time, it is preferable to apply the said composition to the peeling treatment surface of a peeling film. What is necessary is just to remove a peeling film after formation of a laminated structure as needed.

<<공정 (E1)>><<Process (E1)>>

공정 (E1) 에서는, 반도체 칩을 개별적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 한다.In step (E1), the semiconductor chips are individually placed on the covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet.

상세는, 제 1 실시형태에서 설명한 바와 같다.Details are as described in the first embodiment.

<<공정 (A)>><<Process (A)>>

공정 (A) 에서는, 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 반도체 칩의 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성한다.Step (A) is a step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer with bumps is protected with a protective layer made of a cured product of a curable resin, wherein at least one of the bumps and the bump formation surface is for coating In the state where the sheet is covered, a shield layer is formed on at least a part of the exposed portion of the semiconductor chip covering sheet.

상세는, 제 1 실시형태에서 설명한 바와 같다.Details are as described in the first embodiment.

<<공정 (B)>><<Process (B)>>

공정 (B) 에서는, 반도체 칩에 실드층을 형성한 후에, 피복용 시트를 범프 및 반도체 웨이퍼의 적어도 어느 것으로부터 박리한다.In step (B), after forming the shielding layer on the semiconductor chip, the coating sheet is peeled from at least one of the bump and the semiconductor wafer.

상세는, 제 1 실시형태에서 설명한 바와 같다.Details are as described in the first embodiment.

제 4 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the fourth embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with a protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또한, 제 4 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the fourth embodiment, since the bump formation surface of the semiconductor wafer is covered with a protective layer, the amount of bump embedding in the covering sheet can be reduced, and furthermore, the covering sheet can be easily separated from the bumped wafer. , it is possible to suppress the generation of glue remaining at the time of peeling.

제 4 실시형태의 변형으로는, 예를 들어,As a modification of the fourth embodiment, for example,

(i) 백 그라인드 테이프를 다시 붙이는 형태 (공정 (C4) → 공정 (C5) → 공정 (C-Y) → 공정 (C7) → 공정 (C-X) → 공정 (C5) → 공정 (C6) → 공정 (C-Y) → 공정 (8) → 공정 (E1) → 공정 (A) → 공정 (B)) ;(i) Reattaching the back grind tape (Step (C4) → Step (C5) → Step (C-Y) → Step (C7) → Step (C-X) → Step (C5) → Step (C6) → Step (C-Y) → Step (8) → Step (E1) → Step (A) → Step (B));

(ii) 백 그라인드 테이프를 다시 붙이는 다른 형태 (공정 (C4) → 공정 (C5) → 공정 (C-Y) → 공정 (C7) → 공정 (C5) → 공정 (C6) → 공정 (C-Y) → 공정 (C-X) → 공정 (8) → 공정 (E1) → 공정 (A) → 공정 (B)) ;(ii) Another form of attaching the back grind tape again (Step (C4) → Step (C5) → Step (C-Y) → Step (C7) → Step (C5) → Step (C6) → Step (C-Y) → Step (C-X) ) → Process (8) → Process (E1) → Process (A) → Process (B)) ;

(iii) 일괄적으로 경화시키는 형태 (공정 (C4) → 공정 (C5) → 공정 (C6) → 공정 (8) 의 전반 (다이싱 테이프 상으로의 재치) → 공정 (C-Y) → 공정 (C7) → 공정 (C-X) → 공정 (8) 의 후반 (개별화) → 공정 (E1) → 공정 (A) → 공정 (B)) ; 등을 들 수 있다.(iii) Form of curing collectively (step (C4) → step (C5) → step (C6) → first half of step (8) (placement on dicing tape) → step (C-Y) → step (C7) → process (C-X) → second half of process (8) (individualization) → process (E1) → process (A) → process (B)); etc. can be mentioned.

<제 5 실시형태><Fifth Embodiment>

도 14 에, 제 5 실시형태에 관한 개략도를 나타낸다.Fig. 14 shows a schematic diagram according to the fifth embodiment.

제 5 실시형태에서는, 도 14 에 나타내는 바와 같이, 공정 (C') (공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8)), 공정 (E2), 공정 (F), 공정 (A), 공정 (B) 가 이 순서로 실시된다.In the fifth embodiment, as shown in Fig. 14, step (C') (step (C4), step (C5), step (C6), step (C-Y), step (C7), step (C-X), step (C8)), step (E2), step (F), step (A), and step (B) are performed in this order.

제 5 실시형태는, 상기 서술한 공정 (E1) 대신에, 공정 (E2) 및 공정 (F) 가 실시되는 점에서, 제 4 실시형태와 상이하다.5th Embodiment differs from 4th Embodiment in the point which process (E2) and process (F) are performed instead of process (E1) mentioned above.

이하, 제 4 실시형태와의 상이점 (공정 (E2) 및 공정 (F)) 에 대해 상세히 서술한다.Hereinafter, differences from the fourth embodiment (step (E2) and step (F)) are described in detail.

<<공정 (E2)>><<Process (E2)>>

공정 (E2) 에서는, 반도체 칩을 일괄적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면의 적어도 어느 것이 피복용 시트로 피복된 상태로 한다.In step (E2), the semiconductor chips are collectively placed on the covering sheet so that at least one of the bumps and bump formation surfaces is covered with the covering sheet.

공정 (E2) 는, 반도체 칩을 개별적으로 재치하는 것 대신에, 반도체 칩을 일괄적으로 재치하는 것 이외에는, 공정 (E1) 과 동일하게 실시할 수 있다.Step (E2) can be performed in the same manner as step (E1), except that the semiconductor chips are collectively placed instead of individually placed.

<<공정 (F)>><<Process (F)>>

공정 (F) 에서는, 반도체 칩이 재치된 피복용 시트를 확장한다. 여기서, 피복용 시트를 반도체 칩의 배열 방향으로 확장해도 되고, 피복용 시트를 방사상으로 확장해도 된다.In step (F), the covering sheet on which the semiconductor chip is mounted is expanded. Here, the covering sheet may be extended in the arrangement direction of the semiconductor chips, or the covering sheet may be radially extended.

이와 같이, 반도체 칩이 재치된 피복용 시트를 반도체 칩의 배열 방향으로 확장함으로써, 반도체 칩끼리의 간격이 좁은 경우라도, 원하는 간격까지 넓힐 수 있다.In this way, by extending the covering sheet on which the semiconductor chips are mounted in the arrangement direction of the semiconductor chips, even when the distance between semiconductor chips is narrow, it can be widened to a desired distance.

또한, 피복용 시트의 확장은, 예를 들어, 익스팬드 장치 등을 사용하여 실시할 수 있다.In addition, expansion of the covering sheet can be performed using, for example, an expander or the like.

상기 공정 (E2) 및 공정 (F) 를 실시하는 대신에, 또는, 상기 공정 (E2) 및 공정 (F) 를 실시하는 것에 더하여, 하기 공정 (G) ∼ (I) 를 실시해도 된다. 여기서, 하기 공정 (H) 에서는, 확장 테이프를 반도체 칩의 배열 방향으로 확장해도 되고, 확장 테이프를 방사상으로 확장해도 된다.Instead of performing the steps (E2) and (F), or in addition to performing the steps (E2) and (F), the following steps (G) to (I) may be performed. Here, in the following step (H), the expansion tape may be expanded in the arrangement direction of the semiconductor chips, or the expansion tape may be expanded radially.

·공정 (G) : 반도체 칩을 확장 테이프 상에 재치하는 공정Step (G): Step of placing the semiconductor chip on the expansion tape

·공정 (H) : 반도체 칩이 재치된 확장 테이프를 확장하는 공정Process (H): Process of expanding the expansion tape on which the semiconductor chip is placed

·공정 (I) : 확장된 확장 테이프 상에 재치된 반도체 칩을 피복용 시트에 전사하는 공정Step (I): Step of transferring the semiconductor chip placed on the expanded tape to the covering sheet

제 5 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the fifth embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with the protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또한, 제 5 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the fifth embodiment, since the bump formation surface of the semiconductor wafer is covered with the protective layer, the amount of bump embedding in the covering sheet can be reduced, and furthermore, the covering sheet can be easily separated from the wafer with bumps. , it is possible to suppress the generation of glue remaining at the time of peeling.

<제 6 실시형태><Sixth Embodiment>

도 15 에, 제 6 실시형태에 관한 개략도를 나타낸다.Fig. 15 shows a schematic diagram according to the sixth embodiment.

제 6 실시형태에서는, 도 15 에 나타내는 바와 같이, 공정 (C') (공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8)), 공정 (F), 공정 (A), 공정 (B) 가 이 순서로 실시된다.In the sixth embodiment, as shown in Fig. 15, step (C') (step (C4), step (C5), step (C6), step (C-Y), step (C7), step (C-X), step (C8)), step (F), step (A), and step (B) are performed in this order.

제 6 실시형태는, 상기 서술한 공정 (E2) 가 실시되지 않고, 공정 (C') 에 있어서의 공정 (C8) 이 상이한 점에서, 제 5 실시형태와 상이하다.6th Embodiment differs from 5th Embodiment in that the process (E2) mentioned above is not performed and the process (C8) in process (C') is different.

이하, 제 5 실시형태와의 상이점 (공정 (C8)) 에 대해 상세히 서술한다.Hereinafter, the difference from 5th Embodiment (process (C8)) is explained in full detail.

(공정 (C8))(Process (C8))

공정 (C8) 에서는, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하여, 범프 형성면이 보호층으로 보호되어 있는 반도체 칩을 얻는다.In step (C8), the wafer with bumps on which the protective layer is formed is cut from the side opposite to the bump formation surface and separated into individual pieces to obtain a semiconductor chip whose bump formation surface is protected by the protective layer.

절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.Cutting can be appropriately performed by employing a conventionally known method such as blade dicing or laser dicing.

제 6 실시형태의 공정 (C8) 은, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면측으로부터 절단하여 개편화하는 것 대신에, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하는 것 이외에는, 제 5 실시형태의 공정 (C8) (즉, 제 4 실시형태의 공정 (C8)) 과 동일하게 실시할 수 있다.In the step (C8) of the sixth embodiment, instead of cutting the wafer with bumps with a protective layer from the bump formation surface side and separating it into pieces, the wafer with bumps with a protective layer is cut on the side opposite to the bump formation surface. It can be carried out in the same manner as the step (C8) of the fifth embodiment (that is, the step (C8) of the fourth embodiment) except that the process is cut into pieces.

보호층이 형성된 범프가 부착된 웨이퍼를 피복용 시트 상에 재치한 후에, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화함으로써, 반도체 칩을 전사하는 공정 (공정 (E2)) 을 생략할 수 있다.A step of transferring a semiconductor chip by placing a wafer with bumps with a protective layer on a coating sheet, then cutting the wafer with bumps with a protective layer from the side opposite to the bump formation surface and separating it into pieces (E2)) can be omitted.

제 6 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어가, 반도체 웨이퍼와 피복용 시트 사이에 침입했다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.In the sixth embodiment, since the shield layer is formed on the semiconductor chip in which the bump formation surface of the semiconductor wafer is covered with the protective layer, the conductive material for forming the shield layer is returned to the bump formation surface side of the semiconductor wafer, and the semiconductor chip Even if it penetrates between the wafer and the coating sheet, it is possible to sufficiently suppress the formation of the conductive material on the bump formation surface.

또한, 제 6 실시형태에서는, 반도체 웨이퍼의 범프 형성면이 보호층으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리하기 쉬워, 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, in the sixth embodiment, since the bump formation surface of the semiconductor wafer is covered with a protective layer, the amount of bump embedding in the covering sheet can be reduced, and furthermore, the covering sheet can be easily separated from the bumped wafer. , it is possible to suppress the generation of glue remaining at the time of peeling.

본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 수지층 (즉, 보호층) 으로 피복된 반도체 칩에 대해, 실드층 형성을 실시하므로, 실드층을 형성하기 위한 도전 재료가 반도체 웨이퍼의 범프 형성면측으로 돌아 들어갔다고 해도, 도전 재료가 범프 형성면 상에 형성되는 것을 충분히 억제할 수 있다.According to the method for manufacturing a semiconductor device of the present invention, a shield layer is formed on a semiconductor chip in which a bump formation surface of a semiconductor wafer is covered with a resin layer (ie, a protective layer) made of a cured product of a curable resin. Even if the conductive material for forming the semiconductor wafer is returned to the bump formation surface side, the formation of the conductive material on the bump formation surface can be sufficiently suppressed.

또한, 본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 수지층 (즉, 보호층) 으로 피복되어 있으므로, 피복용 시트의 범프 매립량을 줄일 수 있고, 나아가서는, 피복용 시트를 범프가 부착된 웨이퍼로부터 박리할 때의 풀 잔존의 발생을 억제할 수 있다.Further, according to the method for manufacturing a semiconductor device of the present invention, since the bump formation surface of the semiconductor wafer is covered with a resin layer made of a cured product of a curable resin (i.e., protective layer), the amount of bump embedding in the covering sheet can be reduced. Furthermore, it is possible to suppress the occurrence of glue remaining when the coating sheet is peeled off from the bumped wafer.

실시예Example

이하, 구체적 실시예에 의해, 본 발명에 대해 보다 상세하게 설명한다. 단, 본 발명은 이하에 나타내는 실시예에 전혀 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to specific examples. However, this invention is not limited at all to the Example shown below.

(실시예 1)(Example 1)

제 1 실시형태와 동일하게, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 실시하였다.As in the first embodiment, step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3), step (E1), step (A) and step (B) were performed in this order.

또한, 범프 형성면 상에 있어서의 도전 재료의 존재 확인을 실시하기 위하여, 광학 현미경 (KEYENCE 사 제조, 형명 : VHX-1000) 에 의해 범프 형성면을 관찰하였다. 그 결과, 반도체 칩의 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.In addition, in order to confirm the existence of the conductive material on the bump formation surface, the bump formation surface was observed with an optical microscope (manufactured by KEYENCE, model name: VHX-1000). As a result, the conductive material was not present on the bump formation surface of the semiconductor chip and on the bumps.

먼저, 공정 (C1-1) 로서, 반도체 칩 제작용 웨이퍼의 범프 형성면에, 지지 시트와 경화성 수지층이 적층된 적층 구조를 갖는 보호층 형성용 적층체를, 경화성 수지층을 첩부면으로 하여 첩부하였다. 이하, 상세히 서술한다.First, as a step (C1-1), a laminate for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated on the bump formation surface of a wafer for semiconductor chip production is made with the curable resin layer as the sticking surface, attached. Hereinafter, it describes in detail.

<경화성 수지층 형성용 조성물의 제조><Preparation of composition for forming curable resin layer>

하기 중합체 성분 (A) 9.9 질량%, 에폭시 수지 (B1) 37.9 질량%, 에폭시 수지 (B2) 24.7 질량%, 열 경화제 (B3) 18.3 질량%, 경화 촉진제 (C) 0.2 질량%, 및 충전재 (D) 9.0 질량% 를, 메틸에틸케톤에 용해 또는 분산시키고, 23 ℃ 에서 교반함으로써, 고형분 농도가 55 질량% 인 경화성 수지층 형성용 조성물을 얻었다.9.9% by mass of the following polymer component (A), 37.9% by mass of an epoxy resin (B1), 24.7% by mass of an epoxy resin (B2), 18.3% by mass of a thermal curing agent (B3), 0.2% by mass of a curing accelerator (C), and a filler (D ) 9.0% by mass was dissolved or dispersed in methyl ethyl ketone, and a composition for forming a curable resin layer having a solid content concentration of 55% by mass was obtained by stirring at 23°C.

·중합체 성분 (A) : 하기 식 (i)-1, (i)-2 및 (i)-3 으로 나타내는 구성 단위를 갖는 폴리비닐부티랄 (세키스이 화학 공업사 제조 「에스렉 (등록상표) B BL-10」, 중량 평균 분자량 25,000, 유리 전이 온도 59 ℃. 식 중, l1 은 68 ∼ 74 mol% 이고, m1 은 1 ∼ 3 mol% 이고, n1 은 약 28 mol% 이다.)Polymer component (A): Polyvinyl butyral having structural units represented by the following formulas (i)-1, (i)-2 and (i)-3 (manufactured by Sekisui Chemical Co., Ltd. "S-REC (registered trademark) B) BL-10", weight average molecular weight 25,000, glass transition temperature 59°C. In the formula, l 1 is 68 to 74 mol%, m 1 is 1 to 3 mol%, and n 1 is about 28 mol%.)

[화학식 1][Formula 1]

Figure pct00001
Figure pct00001

식 중, l1, m1 및 n1 은, 각각의 구성 단위의 함유 비율 (mol%) 이다.In the formula, l 1 , m 1 and n 1 are the content ratio (mol%) of each structural unit.

·에폭시 수지 (B1) : 액상 비스페놀 A 형 에폭시 수지 (DIC 사 제조 「EPICLON (등록상표) EXA-4850-1000」, 에폭시 당량 404 ∼ 412 g/eq)Epoxy resin (B1): liquid bisphenol A type epoxy resin (“EPICLON (registered trademark) EXA-4850-1000” manufactured by DIC, epoxy equivalent 404 to 412 g/eq)

·에폭시 수지 (B2) : 디시클로펜타디엔형 에폭시 수지 (DIC 사 제조 「EPICLON (등록상표) HP-7200」, 에폭시 당량 254 ∼ 264 g/eq)Epoxy resin (B2): dicyclopentadiene type epoxy resin (“EPICLON (registered trademark) HP-7200” manufactured by DIC, epoxy equivalent 254 to 264 g/eq)

·열 경화제 (B3) : 노볼락형 페놀 수지 (쇼와 전공사 제조 「쇼우놀 (등록상표) BRG-556」)・Heat curing agent (B3): Novolak type phenolic resin (“Showunol (registered trademark) BRG-556” manufactured by Showa Denko)

·경화 촉진제 (C) : 2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업사 제조 「큐아졸 (등록상표) 2PHZ」)・Curing accelerator (C): 2-phenyl-4,5-dihydroxymethylimidazole (“Cuazole (registered trademark) 2PHZ” manufactured by Shikoku Chemical Industry Co., Ltd.)

·충전재 (D) : 에폭시기로 수식된 구상 실리카 (아도마테크사 제조 「아도마나노 (등록상표) YA050C-MKK」, 평균 입경 0.05 ㎛)Filler (D): spherical silica modified with an epoxy group ("Adomano (registered trademark) YA050C-MKK" manufactured by Adomatech, average particle diameter 0.05 μm)

<경화성 수지층의 제조><Manufacture of curable resin layer>

폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조 「SP-PET381031」, 두께 38 ㎛) 의 상기 박리 처리면에, 상기에서 얻어진 경화성 수지층 형성용 조성물을 도공하고, 120 ℃ 에서 2 분 가열 건조시킴으로써, 두께 30 ㎛ 의 경화성 수지층을 얻었다.The composition for forming a curable resin layer obtained above is coated on the release treated surface of a release film (“SP-PET381031” manufactured by Lintec, 38 μm thick) in which one side of the polyethylene terephthalate film has been subjected to a release treatment by silicone treatment, , and heat-dried at 120°C for 2 minutes to obtain a curable resin layer having a thickness of 30 µm.

경화성 수지층의 두께는, 접촉식 두께계 (테크락사 제조, 제품명 「PG-02」) 를 사용하여 측정하였다.The thickness of the curable resin layer was measured using a contact type thickness meter (manufactured by Techrac Co., Ltd., product name "PG-02").

<보호층 형성용 적층체의 제조><Manufacture of laminate for forming protective layer>

이어서, 지지 시트로서 첩부 테이프 (린텍사 제조 「E-8510HR」) 를 사용하고, 이 첩부 테이프의 첩부 대상층에, 상기 서술한 박리 필름 상의 경화성 수지층을 첩합함으로써, 지지 시트, 경화성 수지층 및 박리 필름이 이 순서로, 이들 두께 방향에 있어서 적층되어 구성된, 보호층 형성용 적층체를 얻었다.Then, using an adhesive tape (“E-8510HR” manufactured by Lintec Corporation) as a support sheet, by bonding the above-described curable resin layer on the peeling film to the sticking target layer of the adhesive tape, the support sheet, curable resin layer, and peeling A layered product for forming a protective layer, configured by laminating films in this order in these thickness directions, was obtained.

상기에서 얻어진 보호층 형성용 적층체에 있어서, 박리 필름을 제거하고, 이로써 노출된 경화성 수지층의 표면 (노출면) 을, 8 인치φ 범프 웨이퍼의 범프 형성면에 압착시킴으로써, 반도체 칩 제작용 웨이퍼의 범프 형성면에 보호층 형성용 적층체를 첩부하였다. 이 때, 보호층 형성용 적층체의 첩부는, 첩부 장치 (롤러식 라미네이터, 린텍사 제조 「RAD-3510 F/12」) 를 사용하여, 테이블 온도 90 ℃, 첩부 속도 2 ㎜/sec, 첩부 압력 0.5 ㎫ 의 조건에서, 경화성 수지층을 가열하면서 실시하였다. 8 인치φ 범프 웨이퍼로는, 범프의 높이가 210 ㎛ 이고, 범프의 폭이 250 ㎛ 이고, 이웃하는 범프간의 거리가 400 ㎛ 인, 0.4 ㎜ pich BGA 의 반도체 칩 제작용 웨이퍼 (Walts 제조 WLPTEGM2) 를 사용하였다.In the layered product for forming a protective layer obtained above, the release film is removed, and the exposed surface of the curable resin layer (exposed surface) is pressed against the bump formation surface of an 8-inch φ bump wafer, thereby forming a semiconductor chip wafer. A layered product for forming a protective layer was attached to the bump formation surface. At this time, the affixing of the layered product for forming a protective layer was performed using an affixing device (roller type laminator, “RAD-3510 F/12” manufactured by Lintec) at a table temperature of 90° C., an affixing speed of 2 mm/sec, and an affixing pressure of It implemented while heating the curable resin layer on conditions of 0.5 MPa. As the 8-inch phi bump wafer, a 0.4 mm pich BGA wafer for semiconductor chip production (WLPTEGM2 manufactured by Walts) having a bump height of 210 μm, a bump width of 250 μm, and a distance between adjacent bumps of 400 μm was used. used

이상에 의해, 반도체 칩 제작용 웨이퍼의 범프 형성면에, 보호층 형성용 적층체가 첩부되어 구성된 적층 구조체를 얻었다.As a result, a laminated structure formed by sticking the laminated body for forming a protective layer on the bump formation surface of the wafer for semiconductor chip manufacturing was obtained.

다음으로, 공정 (C1-2) 로서, 범프 형성면에 보호층 형성용 적층체가 형성된 상태에서, 반도체 웨이퍼의 범프 형성면과는 반대측의 면의 연삭을 실시하였다.Next, as step (C1-2), the surface opposite to the bump formation surface of the semiconductor wafer was ground in a state where the laminate for forming a protective layer was formed on the bump formation surface.

여기서, 보호층 형성용 적층체가 첩부된 반도체 칩 제작용 웨이퍼의 범프 형성면측을 척 테이블 상에 고정시키고, 반도체 칩 제작용 웨이퍼의 이면을 그라인더 폴리셔 (주식회사 디스코 제조 「DGP8761」) 를 사용하여 연삭하였다. 반도체 칩 제작용 웨이퍼의 연삭 후의 두께는 200 ㎛ 이었다.Here, the bump formation surface side of the wafer for semiconductor chip production to which the laminate for forming a protective layer was attached was fixed on a chuck table, and the back surface of the wafer for semiconductor chip production was ground using a grinder polisher ("DGP8761" manufactured by Disco Co., Ltd.) did The thickness after grinding of the wafer for semiconductor chip production was 200 micrometers.

다음으로, 공정 (C1-3) 으로서, BG 용 테이프 리무버 (린텍 주식회사 제조 「RAD-3010F/12」) 를 사용하여, 지지 시트를 보호층 형성용 적층체로부터 박리하여, 범프 형성면에 경화성 수지층을 형성하였다.Next, as step (C1-3), the support sheet is peeled off from the laminate for forming a protective layer using a tape remover for BG ("RAD-3010F/12" manufactured by Lintec Corporation), and curable water is removed on the bump formation surface. strata were formed.

다음으로, 공정 (C2) 로서, 반도체 칩 제작용 웨이퍼의 범프 형성면에 형성된 경화성 수지층을 경화시켜, 보호층을 형성하였다. 여기서, 경화성 수지층의 경화는, 가압 오븐 (린텍 주식회사 제조 RAD-9100) 에서, 온도 : 130 ℃, 시간 : 2 시간, 노 내 압력 : 0.5 ㎫ 의 가열 조건에서 열처리함으로써 실시하였다.Next, as a step (C2), the curable resin layer formed on the bump formation surface of the wafer for semiconductor chip production was cured to form a protective layer. Here, curing of the curable resin layer was performed by heat treatment in a pressure oven (RAD-9100 manufactured by Lintec Co., Ltd.) under heating conditions of temperature: 130°C, time: 2 hours, and furnace pressure: 0.5 MPa.

다음으로, 공정 (C-X) 로서, 다음 공정 (C3) 에 제공되기 전에, 범프의 정부를 덮는 보호층을 제거하여, 범프의 정부를 노출시키는 범프의 정부를 노출시키는 노출 처리를 실시하였다. 구체적으로는, 플라즈마 에칭 처리 (플라즈마 세정) 를, 하기의 조건에서 실시하였다.Next, as a step (C-X), an exposure treatment was performed in which the tops of the bumps were exposed by removing the protective layer covering the tops of the bumps before being subjected to the next step (C3). Specifically, plasma etching treatment (plasma cleaning) was performed under the following conditions.

·처리 가스 : 사불화메탄·Processing gas: Tetrafluoromethane

·처리 가스의 유량 : 40 ㎤/minFlow rate of processing gas: 40 cm 3 / min

·처리 압력 : 100 Pa·Treatment pressure: 100 Pa

·출력 : 250 W·Output : 250 W

·처리 시간 : 15 분간・Processing time: 15 minutes

·퍼지 : 1 회·Purge: 1 time

다음으로, 공정 (C3) 으로서, 멀티 펑션 웨이퍼 마운터 (린텍 주식회사 제조 「RAD-2510F/12」) 를 사용하여, 보호층이 형성된 반도체 칩 제작용 웨이퍼를 다이싱 테이프 상에 재치하고, 범프 형성면측으로부터 절단함으로써 개편화하여, 범프 형성면이 보호층으로 보호되어 있는 반도체 칩을 얻었다.Next, as step (C3), using a multi-function wafer mounter ("RAD-2510F/12" manufactured by Lintec Corporation), the wafer for semiconductor chip production with a protective layer is placed on the dicing tape, and the bump formation surface side was cut into pieces to obtain a semiconductor chip whose bump formation surface was protected by a protective layer.

다음으로, 공정 (E1) 로서, 하기와 같이 제작한 피복용 시트 형성용 적층체를 사용하여, 반도체 칩을 개별적으로 피복용 시트 상에 개별적으로 재치하여, 범프 및 범프 형성면이 피복용 시트로 피복된 상태로 하였다.Next, as step (E1), the semiconductor chips are individually placed on the covering sheet using the laminate for forming the covering sheet prepared as described below, so that the bumps and the bump formation surface are covered with the covering sheet. It was made into a coated state.

<매립층 형성용 조성물의 제조><Preparation of composition for forming buried layer>

아크릴산n-부틸 (BA) 90 질량부 및 아크릴산 (AAc) 10 질량부로 이루어지는 아크릴계 공중합체 (중량 평균 분자량 (Mw) 400,000) 의 용액 (고형분 33.6 질량%) 100 질량부와, 아크릴산n-부틸 (BA) 62 질량부, 메타크릴산메틸 (MMA) 10 질량부 및 아크릴산2-하이드록시에틸 (HEA) 28 질량부로 이루어지는 아크릴계 공중합체에 2-메타크릴로일옥시에틸이소시아네이트를 아크릴산2-하이드록시에틸 (HEA) 100 mol% 에 대해 부가율이 80 mol% 가 되도록 부가한 수지 (평균 중량 분자량 (Mw) 100,000) 의 용액 (고형분 45 질량%) 50 질량부와, 가교제로서 톨릴렌디이소시아네이트 (토요켐 주식회사 제조, 제품명 「BHS-8515」, 고형분 농도 : 37.5 %) 2.5 질량부를 첨가하고, 30 분간 교반하여 매립층 형성용 조성물을 조제하였다.100 parts by mass of a solution (solid content: 33.6% by mass) of an acrylic copolymer (weight average molecular weight (Mw) 400,000) composed of 90 parts by mass of n-butyl acrylate (BA) and 10 parts by mass of acrylic acid (AAc), and n-butyl acrylate (BA ) 2-methacryloyloxyethyl isocyanate to an acrylic copolymer composed of 62 parts by mass, 10 parts by mass of methyl methacrylate (MMA) and 28 parts by mass of 2-hydroxyethyl acrylate (HEA), 2-hydroxyethyl acrylate ( HEA) 50 parts by mass of a solution (solid content: 45% by mass) of a resin (average weight molecular weight (Mw) 100,000) added so that the addition rate is 80 mol% with respect to 100 mol%, and tolylene diisocyanate (manufactured by Toyochem Co., Ltd., as a crosslinking agent) Product name "BHS-8515", solid content concentration: 37.5%) 2.5 parts by mass was added and stirred for 30 minutes to prepare a composition for forming a buried layer.

<점착제층 형성용 조성물의 제조><Preparation of composition for forming pressure-sensitive adhesive layer>

아크릴산n-부틸 (BA) 74 질량부, 메타크릴산메틸 (MMA) 20 질량부 및 아크릴산2-하이드록시에틸 (HEA) 6 질량부로 이루어지는 아크릴계 공중합체에 대해, 2-메타크릴로일옥시에틸이소시아네이트 (HEA 에 대해 약 50 몰%) 를 부가한 수지의 용액 (점착제 주제, 고형분 35 질량%) 을 조제하였다. 이 점착제 주제 100 질량부에 대해, 가교제로서 톨릴렌디이소시아네이트 (토요켐 주식회사 제조, 제품명 「BHS-8515」, 고형분 농도 : 37.5 %) 를 0.5 질량부 첨가하고, 30 분간 교반을 실시하여 점착제층 형성용 조성물을 조제하였다.2-methacryloyloxyethyl isocyanate for an acrylic copolymer composed of 74 parts by mass of n-butyl acrylate (BA), 20 parts by mass of methyl methacrylate (MMA), and 6 parts by mass of 2-hydroxyethyl acrylate (HEA) (about 50 mol% relative to HEA) was added to prepare a resin solution (adhesive base material, solid content: 35% by mass). 0.5 parts by mass of tolylene diisocyanate (manufactured by Toyochem Co., Ltd., product name "BHS-8515", solid content concentration: 37.5%) as a crosslinking agent was added to 100 parts by mass of the main pressure-sensitive adhesive, and stirred for 30 minutes to form an adhesive layer. A composition was prepared.

<점착제층의 제조><Manufacture of pressure-sensitive adhesive layer>

폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조 「SP-PET381031」, 두께 38 ㎛) 의 박리 처리면에, 상기 점착제층 형성용 조성물을 도공하고, 100 ℃ 에서 1 분간 가열 건조시킴으로써, 두께 20 ㎛ 의 점착제층을 제조하였다.The composition for forming the pressure-sensitive adhesive layer was coated on the release-treated surface of a release film (“SP-PET381031” manufactured by Lintec, 38 μm thick) in which one side of the film made of polyethylene terephthalate was subjected to release treatment by silicone treatment, and at 100° C. By heating and drying for 1 minute, an adhesive layer having a thickness of 20 μm was prepared.

<피복용 시트 형성용 적층체의 제조 방법><Method for Manufacturing Laminate for Forming Sheet for Coating>

국제 공개 2020/032175 에 기재된 실시예 1 과 동일하게, 하기와 같이 피복용 시트 형성용 적층체를 제조하였다. 상세는 이하와 같다.Similarly to Example 1 described in International Publication No. 2020/032175, a laminate for forming a coating sheet was prepared as follows. Details are as follows.

매립층 형성용 조성물을 폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조 「SP-PET381031」, 두께 38 ㎛) 의 박리 처리면에 도공하고, 100 ℃ 에서 1 분간 가열 건조시킨 후, 매립층 형성용 조성물 상에 폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조 「SP-PET382150」, 두께 38 ㎛) 의 박리 처리면을 라미네이트하여, 두께 50 ㎛ 의 매립층을 제조하였다.A composition for forming an embedding layer was coated on a release-treated surface of a release film ("SP-PET381031" manufactured by Lintec, 38 µm thick) in which one side of a film made of polyethylene terephthalate was subjected to release treatment by silicone treatment, and heated at 100°C for 1 minute. After drying, a release treatment surface of a release film (“SP-PET382150” manufactured by Lintec, 38 μm in thickness) in which one side of a film made of polyethylene terephthalate has been subjected to release treatment by silicone treatment is laminated on the composition for forming a buried layer, A 50 μm buried layer was prepared.

상기 매립층의 라미네이트한 박리 필름을 벗긴 면끼리를 첩합하여, 두께 100 ㎛ 의 매립층을 제작하였다. 동일하게 하여 매립층을 첩합하여 적층하여, 두께 300 ㎛ 의 매립층을 제작하였다.The surfaces of the embedding layer obtained by peeling off the laminated release film were bonded together to form an embedding layer having a thickness of 100 µm. In the same manner, the embedding layer was bonded and laminated to produce a buried layer having a thickness of 300 µm.

두께 20 ㎛ 의 점착제층에 두께 300 ㎛ 의 매립층을 첩합하여, 도 8 에 나타내는 형태의 두께 320 ㎛ 의 점탄성층 (82) 을 갖는 피복용 시트 형성용 적층체 (81) 를 제조하였다.A 300 μm thick embedding layer was bonded to a 20 μm thick pressure-sensitive adhesive layer to produce a laminate 81 for forming a covering sheet having a viscoelastic layer 82 having a thickness of 320 μm as shown in FIG. 8 .

피복용 시트 형성용 적층체 (81) 의 매립층 (83) 의 측의 박리 필름 (85) 을 박리하여, 기재인 폴리에틸렌테레프탈레이트 (PET) 필름 (제품명 「코스모샤인 A4100」, 두께 50 ㎛, 토요보사 제조) 의 접착 용이 처리측과 첩합하여, 기재/매립층 (83)/점착제층 (84)/박리 필름 (86) 을 갖는 피복용 시트를 제조하였다. 박리 필름 (86) 을 박리한 피복용 시트에 범프 형성면을 프레스 압력 (하중 1.1 ㎫), 프레스 시간 40 s, 가열 시간 50 ℃ 에서 압착하였다.The release film 85 on the side of the embedding layer 83 of the laminate 81 for forming the coating sheet is peeled off, and a polyethylene terephthalate (PET) film (product name “Cosmo Shine A4100”, thickness 50 μm, Toyobo Co., Ltd. production), to prepare a covering sheet having a base material/embedding layer (83)/adhesive layer (84)/release film (86). The bump formation surface was crimped|bonded with the sheet|seat for coating from which the peeling film 86 was peeled under the press pressure (load 1.1 Mpa), 40 s of press time, and 50 degreeC of heating time.

다음으로, 공정 (A) 로서, 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에, 하기 조건에서 구리로 이루어지는 실드층을 형성하였다.Next, as step (A), a shield layer made of copper was formed on the semiconductor chip whose bump formation surface was protected with a protective layer made of a cured product of a curable resin under the following conditions.

·타깃 : 구리·Target: Copper

·수법 : DC 마그네트론 스퍼터링Method: DC magnetron sputtering

·인가 방법 : DC500WApplied method: DC500W

·기재 가열 : 150 ℃Substrate heating: 150 ℃

·캐리어 가스 : 아르곤Carrier gas: argon

·성막 압력 3.4 Pa·Film formation pressure 3.4 Pa

마지막으로, 공정 (B) 로서, 실드층이 부착된 반도체 칩을 픽업하고, 피복용 시트를 범프 및 반도체 웨이퍼로부터 박리하여, 실드층으로 피복된 반도체 칩을 취출하였다.Finally, as a step (B), the semiconductor chip with the shield layer was picked up, the covering sheet was peeled from the bump and the semiconductor wafer, and the semiconductor chip covered with the shield layer was taken out.

(실시예 2)(Example 2)

실시예 1 에 있어서, 제 1 실시형태와 동일하게, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 실시하는 대신에, 제 2 실시형태와 동일하게, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (E2), 공정 (F), 공정 (A), 공정 (B) 를 이 순서로 실시한 것 이외에는, 실시예 1 과 동일하게, 반도체 장치를 제조하여, 범프 형성면을 관찰하였다.In Example 1, as in the first embodiment, step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3), Instead of performing steps (E1), (A), and (B) in this order, as in the second embodiment, steps (C1-1), (C1-2), and (C1-3) ), step (C2), step (C-X), step (C3), step (E2), step (F), step (A), step (B) in the same order as in Example 1 except that , a semiconductor device was manufactured, and the bump formation surface was observed.

그 결과, 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.As a result, the conductive material was not present on the bump formation surface and the bumps.

또한, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (A) 및 공정 (B) 에 대해서는, 각각, 실시예 1 과 동일하게 실시하였다. 실시예 1 과 상이한, 공정 (E2) 및 공정 (F) 에 대해, 이하, 상세하게 설명한다.In addition, for step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3), step (A) and step (B), Each was carried out in the same manner as in Example 1. Step (E2) and step (F), which are different from those in Example 1, will be described in detail below.

공정 (E2) 로서, 반도체 칩을 일괄적으로 피복용 시트 상에 재치하여, 범프 및 범프 형성면이 피복용 시트로 피복된 상태로 하였다. 공정 (E2) 는, 반도체 칩을 개별적으로 재치하는 것 대신에, 반도체 칩을 일괄적으로 재치하는 것 이외에는, 상기 서술한 공정 (E1) 과 동일하게 실시하였다. 또, 피복용 시트의 기재로서 실시예 1 의 폴리에틸렌테레프탈레이트 (PET) 필름 (제품명 「코스모샤인 A4100」, 두께 50 ㎛, 토요보사 제조) 대신에, 폴리에스테르계 폴리우레탄 엘라스토머 시트 (시돔사 제조, 제품명 「하이그레스 DUS202」, 두께 50 ㎛) 를 사용하였다.As a step (E2), the semiconductor chips were collectively placed on the covering sheet so that the bumps and the bump formation surface were covered with the covering sheet. The step (E2) was performed in the same manner as the step (E1) described above, except that the semiconductor chips were collectively mounted instead of individually mounted. In addition, instead of the polyethylene terephthalate (PET) film (product name "Cosmo Shine A4100", thickness 50 μm, manufactured by Toyobo Co., Ltd.) of Example 1 as a base material for the coating sheet, a polyester polyurethane elastomer sheet (manufactured by Sidom Co., Ltd., Product name "High Gress DUS202", thickness 50 μm) was used.

공정 (F) 로서, 익스팬드 장치를 사용하여, 반도체 칩이 재치된 피복용 시트를 반도체 칩의 배열 방향으로 확장하였다.As a step (F), the covering sheet on which the semiconductor chips were placed was expanded in the arrangement direction of the semiconductor chips using an expander.

(실시예 3)(Example 3)

실시예 1 에 있어서, 제 1 실시형태와 동일하게, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 실시하는 대신에, 제 3 실시형태와 동일하게, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 공정 (C-X), 공정 (C3), 공정 (F), 공정 (A), 공정 (B) 를 이 순서로 실시한 것 이외에는, 실시예 1 과 동일하게, 반도체 장치를 제조하여, 범프 형성면을 관찰하였다.In Example 1, as in the first embodiment, step (C1-1), step (C1-2), step (C1-3), step (C2), step (C-X), step (C3), Instead of performing steps (E1), (A), and (B) in this order, as in the third embodiment, steps (C1-1), (C1-2), and (C1-3) ), step (C2), step (C-X), step (C3), step (F), step (A), and step (B) in this order, except that the semiconductor device was manufactured in the same manner as in Example 1. Thus, the bump formation surface was observed.

그 결과, 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.As a result, the conductive material was not present on the bump formation surface and the bumps.

또한, 공정 (C1-1), 공정 (C1-2), 공정 (C1-3), 공정 (C2), 및 공정 (C-X) 를, 각각, 실시예 1 과 동일하게 실시하고, 공정 (C3) 을, 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하는 것 이외에는, 실시예 2 의 공정 (C3) (즉, 실시예 1 의 공정 (C3)) 과 동일하게 실시하여, 공정 (F), 공정 (A), 및 공정 (B) 를 실시예 2 와 동일하게 실시하였다. 또, 실시예 3 의 공정 (C3) 에서는, 다이싱 테이프로서 실시예 2 에서 사용한 피복용 시트를 사용하여, 다이싱 테이프로서의 피복용 시트가 범프 형성면을 피복한 상태가 되도록, 반도체 웨이퍼의 범프 형성면측을 다이싱 테이프 (피복용 시트) 상에 재치하였다.Step (C1-1), Step (C1-2), Step (C1-3), Step (C2), and Step (C-X) were each carried out in the same manner as in Example 1, and Step (C3) In the same manner as in the step (C3) of Example 2 (ie, the step (C3) of Example 1) except that the wafer with bumps on which the protective layer is formed is cut from the side opposite to the bump formation surface and separated into pieces. and the steps (F), (A), and (B) were carried out in the same manner as in Example 2. Further, in the step (C3) of Example 3, the coating sheet used in Example 2 was used as the dicing tape, and the bump formation surface was coated with the coating sheet as the dicing tape. The formed surface side was placed on the dicing tape (sheet for coating).

(실시예 4)(Example 4)

제 4 실시형태와 동일하게, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 갔다. 이하 상세히 서술한다.As in the fourth embodiment, step (C4), step (C5), step (C6), step (C-Y), step (C7), step (C-X), step (C8), step (E1), step ( A) and process (B) were performed in this order. It is described in detail below.

또한, 범프 형성면 상에 있어서의 도전 재료의 존재 확인을 실시하기 위하여, 광학 현미경 (KEYENCE 사 제조, 형명 : VHX-1000) 에 의해 범프 형성면을 관찰하였다. 그 결과, 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.In addition, in order to confirm the existence of the conductive material on the bump formation surface, the bump formation surface was observed with an optical microscope (manufactured by KEYENCE, model name: VHX-1000). As a result, the conductive material was not present on the bump formation surface and the bumps.

먼저, 공정 (C4) 로서, 범프 형성면에, 분할 예정 라인으로서의 홈부가 상기 범프 형성면과는 반대측의 면에 도달하는 일 없이 형성되어 있는 반도체 칩 제작용 웨이퍼를 준비하였다. 여기서, 반도체 칩 제작용 웨이퍼로서, 하프 컷한 12 인치의 실리콘 웨이퍼 (웨이퍼 두께 775 ㎛) 를 준비하였다. 당해 실리콘 웨이퍼의 하프 컷부의 폭 (홈부의 폭) 은 200 ㎛ 이고, 홈의 깊이는 200 ㎛ 이었다.First, as step (C4), a semiconductor chip fabrication wafer was prepared in which grooves as division lines were formed on the bump formation surface without reaching the surface opposite to the bump formation surface. Here, as a wafer for semiconductor chip production, a half-cut 12-inch silicon wafer (wafer thickness: 775 μm) was prepared. The width of the half-cut portion (width of the groove portion) of the silicon wafer was 200 μm, and the depth of the groove was 200 μm.

다음으로, 공정 (C5) 로서, 반도체 칩 제작용 웨이퍼의 범프 형성면을 경화성 수지로 피복함과 함께, 반도체 칩 제작용 웨이퍼에 형성되어 있는 홈부에 경화성 수지를 매립하였다. 이하, 상세에 대해 설명한다.Next, as a step (C5), the bump formation surface of the wafer for semiconductor chip production was covered with curable resin, and the curable resin was embedded in the grooves formed in the wafer for semiconductor chip production. Details will be described below.

반도체 칩 제작용 웨이퍼의 표면측 (하프 컷 형성면) 에, 지지 시트로서 지지 시트 (린텍사 제조 「E-8510HR」) 와 두께 90 ㎛ 의 경화성 수지층을 적층한 적층체를, 경화성 수지측을 첩부면으로 하여, 이하의 조건에서 압압하면서 첩부하였다.A layered product obtained by laminating a support sheet (“E-8510HR” manufactured by Lintec) and a curable resin layer having a thickness of 90 μm as a support sheet on the front surface side (half-cut formation surface) of the wafer for semiconductor chip production, with the curable resin side It was made into the sticking surface, and it stuck while pressing under the following conditions.

·첩부 장치 : 전자동 진공 첩합기 (린텍 주식회사 제조, 제품명 「RAD-3810」)Attachment device: Fully automatic vacuum bonding machine (manufactured by Lintec Co., Ltd., product name "RAD-3810")

·진공도 : 0.1 ㎪·Vacuum degree: 0.1 ㎪

·첩부 압력 1 : 10.00 ㎪·Patting pressure 1: 10.00 kPa

·첩부 압력 2 : 90.00 ㎪·Patting pressure 2: 90.00 kPa

·첩부 시간 : 60 sec· Attachment time: 60 sec

·첩부 속도 : 4 ㎜/secAttachment speed: 4 mm/sec

·첩부 온도 : 100 ℃・Attachment temperature: 100 ℃

또한, 경화성 수지층에 있어서의 경화성 수지는, 열 경화성 수지 조성물을 사용하여 제조하였다.In addition, the curable resin in the curable resin layer was manufactured using a thermosetting resin composition.

열 경화성 수지 조성물의 조제에 사용한 성분을 이하에 나타낸다.Components used for preparation of the thermosetting resin composition are shown below.

·중합체 성분・Polymer component

중합체 성분 : 아크릴산부틸 (BA) 55 질량부, 아크릴산메틸 (MA) 10 질량부, 메타크릴산글리시딜 (GMA) 20 질량부 및 아크릴산-2-하이드록시에틸 (HEA) 15 질량부를 공중합하여 이루어지는 아크릴계 수지 (중량 평균 분자량 800,000, 유리 전이 온도 - 28 ℃).Polymer component: obtained by copolymerizing 55 parts by mass of butyl acrylate (BA), 10 parts by mass of methyl acrylate (MA), 20 parts by mass of glycidyl methacrylate (GMA), and 15 parts by mass of 2-hydroxyethyl acrylate (HEA) Acrylic resin (weight average molecular weight 800,000, glass transition temperature - 28 ° C).

·에폭시 수지・Epoxy resin

에폭시 수지 1 : 액상 비스페놀 F 형 에폭시 수지 (미츠비시 화학 주식회사 제조 「YL983U」) ; 중량 평균 분자량 = 340Epoxy resin 1: Liquid bisphenol F-type epoxy resin ("YL983U" by Mitsubishi Chemical Corporation); Weight average molecular weight = 340

에폭시 수지 2 : 다관능 방향족형 에폭시 수지 (닛폰 화약 주식회사 제조 「EPPN-502H」) ; 중량 평균 분자량 = 1,000Epoxy resin 2: Polyfunctional aromatic type epoxy resin ("EPPN-502H" by Nippon Kayaku Co., Ltd.); Weight average molecular weight = 1,000

에폭시 수지 3 : 디시클로펜타디엔형 에폭시 수지 (DIC 주식회사 제조 「EPICLON HP-7200」) ; 중량 평균 분자량 = 600Epoxy resin 3: Dicyclopentadiene type epoxy resin ("EPICLON HP-7200" by DIC Corporation); Weight average molecular weight = 600

·열 경화제・Heat curing agent

열 경화제 : 노볼락형 페놀 수지 (쇼와 전공 주식회사 제조 「BRG-556」)Heat curing agent: Novolak type phenolic resin (“BRG-556” manufactured by Showa Denko Co., Ltd.)

·경화 촉진제・Curing accelerator

경화 촉진제 : 2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업 주식회사 제조 「큐아졸 2PHZ-PW」) Curing accelerator: 2-phenyl-4,5-dihydroxymethylimidazole ("Cuazole 2PHZ-PW" manufactured by Shikoku Kasei Industrial Co., Ltd.)

·충전재·filling

충전재 : 에폭시기로 수식된 구상 실리카 (아도마테크사 제조 「아도마나노 YA050C-MKK」) ; 0.05 ㎛ (평균 입경) ; 19 질량% (열 경화성 수지 조성물 중의 함유율)Filler: Spherical silica modified with an epoxy group ("Adomano YA050C-MKK" by Adomatech); 0.05 μm (average particle diameter); 19% by mass (content in thermosetting resin composition)

중합체 성분을 100 질량부, 에폭시 수지 1 을 135 질량부, 에폭시 수지 2 를 90 질량부, 에폭시 수지 3 을 150 질량부, 열 경화제를 180 질량부, 경화 촉진제를 1 질량부, 및 충전재를 160 질량부, 메틸에틸케톤에 용해 또는 분산시키고, 23 ℃ 에서 교반하여, 고형분 농도가 55 질량% 인 열 경화성 수지 조성물을 조제하였다.100 parts by mass of the polymer component, 135 parts by mass of the epoxy resin 1, 90 parts by mass of the epoxy resin 2, 150 parts by mass of the epoxy resin 3, 180 parts by mass of the heat curing agent, 1 part by mass of the curing accelerator, and 160 parts by mass of the filler Part, it was dissolved or dispersed in methyl ethyl ketone, and stirred at 23°C to prepare a thermosetting resin composition having a solid content concentration of 55% by mass.

폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조 「SP-PET381031」, 두께 38 ㎛) 의 박리 처리면에, 상기에서 얻어진 열 경화성 수지 조성물을 도공하고, 100 ℃ 에서 2 분간 건조시킴으로써, 두께 90 ㎛ 의 열 경화성을 갖는 열 경화성 수지 필름을, 경화성 수지로서 제작하였다.The heat-curable resin composition obtained above was coated on the release-treated surface of a release film ("SP-PET381031" manufactured by Lintec, 38 µm thick) in which one side of the polyethylene terephthalate film was subjected to release treatment by silicone treatment, and By drying for 2 minutes at , a thermosetting resin film having a thickness of 90 µm and thermal curability was produced as the curable resin.

이어서, 지지 시트의 점착제층의 노출면에, 경화성 수지의 노출면을 첩합하여, 지지 시트, 경화성 수지, 및 박리 필름이, 이들 두께 방향에 있어서 이 순서로 적층되어 이루어지는 적층체를 얻었다.Next, the exposed surface of the curable resin was bonded to the exposed surface of the pressure-sensitive adhesive layer of the support sheet, and a laminate was obtained in which the support sheet, the curable resin, and the release film were laminated in this order in the thickness direction.

이 적층체를 반도체 칩 제작용 웨이퍼에 첩부할 때에는, 적층체로부터 박리 필름을 박리하여, 경화성 수지를 노출시켜 사용하였다.When attaching this laminated body to the wafer for semiconductor chip production, the peeling film was peeled from the laminated body, and curable resin was exposed and used.

다음으로, 공정 (C6) 으로서, 그라인더 폴리셔 (주식회사 디스코 제조 「DGP8761」) 를 사용하여, 적층체를 첩부한 상태에서, 반도체 칩 제작용 웨이퍼의 범프 형성면과는 반대측의 이면을 연삭하였다. 이어서, 공정 (C-Y) 로서, BG 용 테이프 리무버 (린텍 주식회사 제조 「RAD-3010F/12」) 를 사용하여, 적층체로부터 지지 시트를 박리하였다.Next, as a step (C6), a grinder polisher ("DGP8761" manufactured by Disco Co., Ltd.) was used to grind the back surface of the wafer for semiconductor chip production opposite to the bump formation surface in a state where the laminate was attached. Then, as a process (C-Y), the support sheet was peeled from the layered product using a tape remover for BG (“RAD-3010F/12” manufactured by Lintec Corporation).

다음으로, 공정 (C7) 로서, 경화성 수지를 경화시켜, 보호층으로서의 경화 수지막이 부착된 반도체 칩 제작용 웨이퍼를 얻었다. 여기서, 경화성 수지층의 경화는, 가압 오븐 (린텍 주식회사 제조 RAD-9100) 에서, 온도 : 130 ℃, 시간 : 2 시간, 노 내 압력 : 0.5 ㎫ 의 가열 조건에서 열처리함으로써 실시하였다.Next, as a step (C7), the curable resin was cured to obtain a wafer for semiconductor chip fabrication with a cured resin film as a protective layer. Here, curing of the curable resin layer was performed by heat treatment in a pressure oven (RAD-9100 manufactured by Lintec Co., Ltd.) under heating conditions of temperature: 130°C, time: 2 hours, and furnace pressure: 0.5 MPa.

다음으로, 공정 (C-X) 로서, 다음 공정 (C8) 에 제공되기 전에, 범프의 정부를 덮는 보호층을 제거하여, 범프의 정부를 노출시키는 범프의 정부를 노출시키는 노출 처리를 실시하였다. 구체적으로는, 플라즈마 에칭 처리 (플라즈마 세정) 를, 하기의 조건에서 실시하였다.Next, as a step (C-X), an exposure treatment was performed in which the tops of the bumps were exposed by removing the protective layer covering the tops of the bumps before being subjected to the next step (C8). Specifically, plasma etching treatment (plasma cleaning) was performed under the following conditions.

·처리 가스 : 사불화메탄·Processing gas: Tetrafluoromethane

·처리 가스의 유량 : 40 ㎤/minFlow rate of processing gas: 40 cm 3 / min

·처리 압력 : 100 Pa·Treatment pressure: 100 Pa

·출력 : 250 W·Output : 250 W

·처리 시간 : 15 분간・Processing time: 15 minutes

·퍼지 : 1 회·Purge: 1 time

다음으로, 공정 (C8) 로서, 멀티 펑션 웨이퍼 마운터 (린텍 주식회사 제조 「RAD-2510F/12」) 를 사용하여, 보호층이 형성된 반도체 칩 제작용 웨이퍼를 다이싱 테이프 상에 재치하고, 보호층으로서의 경화 수지막이 부착된 반도체 칩 제작용 웨이퍼의 경화 수지막 중 홈부에 형성되어 있는 부분을, 범프 형성면측으로부터 분할 예정 라인을 따라 절단하여, 개편화하였다.Next, as step (C8), using a multi-function wafer mounter ("RAD-2510F/12" manufactured by Lintec Corporation), a wafer for semiconductor chip production with a protective layer is placed on a dicing tape, and as a protective layer The part formed in the groove part of the cured resin film of the wafer for semiconductor chip production with a cured resin film was cut along the line to be divided from the bump formation surface side, and it was divided into pieces.

또한, 공정 (E1), 공정 (A) 및 공정 (B) 를, 각각, 실시예 1 과 동일하게 실시하였다.In addition, the process (E1), the process (A), and the process (B) were implemented similarly to Example 1, respectively.

(실시예 5)(Example 5)

실시예 4 에 있어서, 제 4 실시형태와 동일하게, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 실시하는 대신에, 제 5 실시형태와 동일하게, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8), 공정 (E2), 공정 (F), 공정 (A), 공정 (B) 를 이 순서로 실시한 것 이외에는, 실시예 4 와 동일하게, 반도체 장치를 제조하여, 범프 형성면을 관찰하였다.In Example 4, as in the fourth embodiment, Step (C4), Step (C5), Step (C6), Step (C-Y), Step (C7), Step (C-X), Step (C8), Step Instead of performing (E1), step (A), and step (B) in this order, as in the fifth embodiment, step (C4), step (C5), step (C6), step (C-Y), Process (C7), process (C-X), process (C8), process (E2), process (F), process (A), and process (B) were carried out in this order, but in the same manner as in Example 4, semiconductor A device was fabricated and the bump formation surface was observed.

그 결과, 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.As a result, the conductive material was not present on the bump formation surface and the bumps.

또한, 공정 (C4) ∼ (C8) 을, 각각, 실시예 4 와 동일하게 실시하여, 공정 (E2), 공정 (F), 공정 (A), 및 공정 (B) 를 실시예 2 와 동일하게 실시하였다.Steps (C4) to (C8) were carried out in the same manner as in Example 4, respectively, and Step (E2), Step (F), Step (A), and Step (B) were carried out in the same manner as in Example 2. conducted.

(실시예 6)(Example 6)

실시예 4 에 있어서, 제 4 실시형태와 동일하게, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8), 공정 (E1), 공정 (A), 공정 (B) 를 이 순서로 실시하는 대신에, 제 6 실시형태와 동일하게, 공정 (C4), 공정 (C5), 공정 (C6), 공정 (C-Y), 공정 (C7), 공정 (C-X), 공정 (C8), 공정 (F), 공정 (A), 공정 (B) 를 이 순서로 실시한 것 이외에는, 실시예 4 와 동일하게, 반도체 장치를 제조하여, 범프 형성면을 관찰하였다. 또한, 여기서는, 실시예 3 과 동일하게 보호층이 형성된 범프가 부착된 웨이퍼를 범프 형성면과는 반대측으로부터 절단하여 개편화하였다.In Example 4, as in the fourth embodiment, Step (C4), Step (C5), Step (C6), Step (C-Y), Step (C7), Step (C-X), Step (C8), Step Instead of performing (E1), step (A), and step (B) in this order, as in the sixth embodiment, step (C4), step (C5), step (C6), step (C-Y), A semiconductor device was manufactured in the same manner as in Example 4 except that steps (C7), steps (C-X), steps (C8), steps (F), steps (A), and steps (B) were performed in this order, The bump formation surface was observed. In addition, here, similarly to Example 3, the wafer with bumps on which the protective layer was formed was cut into pieces from the side opposite to the bump formation surface.

그 결과, 범프 형성면 및 범프에는 도전 재료는 존재하지 않았다.As a result, the conductive material was not present on the bump formation surface and the bumps.

또한, 공정 (C4) ∼ 공정 (C-X) 를, 각각, 실시예 4 와 동일하게 실시하고, 공정 (C8) 을 범프 형성면과는 반대측으로부터 절단하여 개편화하는 것 이외에는, 실시예 5 의 공정 (C8) (즉, 실시예 4 의 공정 (C8)) 과 동일하게 실시하여, 공정 (F), 공정 (A), 및 공정 (B) 를 실시예 5 와 동일하게 실시하였다. 또, 실시예 6 의 공정 (C8) 에서는, 다이싱 테이프로서 실시예에서 5 에서 사용한 피복용 시트를 사용하여, 다이싱 테이프로서의 피복용 시트가 범프 형성면을 피복한 상태가 되도록, 반도체 웨이퍼의 범프 형성면측을 다이싱 테이프 (피복용 시트) 상에 재치하였다.Further, the steps (C4) to (C-X) were carried out in the same manner as in Example 4, respectively, except that the step (C8) was cut from the side opposite to the bump formation surface and separated into pieces, the step of Example 5 ( C8) (ie, step (C8) of Example 4) was carried out in the same manner as in Example 5, and Step (F), Step (A), and Step (B) were carried out. Further, in the step (C8) of Example 6, the coating sheet used in Example 5 was used as the dicing tape so that the coating sheet as the dicing tape covered the bump formation surface of the semiconductor wafer. The bump formation surface side was mounted on the dicing tape (sheet for coating).

본 발명은, 플립 칩 실장 방법에서 사용되는, 접속 패드부에 범프를 갖는 반도체 장치 등의 제조에 이용 가능하다. 또, 본 발명은, 패키지, 팬 아웃 등의 제조에도 이용 가능하다.INDUSTRIAL APPLICABILITY The present invention can be used for manufacturing semiconductor devices and the like that have bumps in connection pad portions, which are used in flip chip mounting methods. In addition, the present invention can also be used for manufacturing packages, fan-outs, and the like.

10 범프를 구비하는 반도체 웨이퍼 (범프가 부착된 웨이퍼, 반도체 칩 제작용 웨이퍼)
11 반도체 웨이퍼 (웨이퍼)
11a 회로면 (범프 형성면)
11b 이면
12 범프
13 홈부
20 경화성 수지층
20a 경화성 수지
30 보호층 형성용 적층체
30a 지지 시트
31 지지 기재
32 완충층
33 점착제층
40 보호층
80 피복용 시트
81 피복용 시트 형성용 적층체
82 점탄성층
83 매립층
84 점착제층
85 박리 필름
86 박리 필름
90 실드층
100 반도체 칩
10 Semiconductor wafers with bumps (wafers with bumps, wafers for manufacturing semiconductor chips)
11 semiconductor wafer (wafer)
11a circuit side (bump formation side)
If 11b
12 bump
13 Groove
20 curable resin layer
20a curable resin
30 Laminate for forming protective layer
30a support sheet
31 supporting materials
32 buffer layer
33 adhesive layer
40 protective layer
80 coating sheet
81 Laminate for forming sheet for coating
82 Viscoelastic layer
83 landfill layer
84 adhesive layer
85 release film
86 release film
90 shield layer
100 semiconductor chips

Claims (15)

하기 공정 (A) 를 포함하는, 반도체 장치의 제조 방법.
공정 (A) : 범프가 형성된 반도체 웨이퍼의 범프 형성면이 경화성 수지의 경화물로 이루어지는 보호층으로 보호된 반도체 칩에 실드층을 형성하는 공정으로서, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 피복용 시트에 피복된 상태에서, 상기 반도체 칩의 상기 피복용 시트로부터 노출되어 있는 부분의 적어도 일부에 실드층을 형성하는 공정
A method for manufacturing a semiconductor device including the following step (A).
Step (A): A step of forming a shield layer on a semiconductor chip in which the bump formation surface of a semiconductor wafer on which bumps are formed is protected with a protective layer made of a cured product of a curable resin, wherein at least either of the bumps or the bump formation surface is A step of forming a shield layer on at least a part of a portion of the semiconductor chip exposed from the coating sheet in a state covered by the taking sheet
제 1 항에 있어서,
하기 공정 (B) 를 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (B) : 상기 공정 (A) 에 있어서 상기 반도체 칩에 상기 실드층을 형성한 후에, 상기 피복용 시트를 상기 범프 및 상기 반도체 웨이퍼의 적어도 어느 것으로부터 박리하는 공정
According to claim 1,
The manufacturing method of the semiconductor device which further includes the following process (B).
Step (B): Step of peeling the covering sheet from at least one of the bumps and the semiconductor wafer after forming the shield layer on the semiconductor chip in the step (A)
제 1 항 또는 제 2 항에 있어서,
상기 반도체 칩을 제작하는 공정 (C) 를 추가로 포함하고,
상기 공정 (C) 가 하기 공정 (C1) ∼ (C3) 을 이 순서로 포함하는, 반도체 장치의 제조 방법.
·공정 (C1) : 상기 범프 형성면 상에 경화성 수지층을 형성하는 공정
·공정 (C2) : 상기 경화성 수지층을 경화시켜, 상기 보호층을 형성하는 공정
·공정 (C3) : 상기 보호층이 형성된 반도체 웨이퍼를 개편화하여, 상기 범프 형성면이 상기 보호층으로 보호되어 있는 반도체 칩을 얻는 공정
According to claim 1 or 2,
Further comprising a step (C) of manufacturing the semiconductor chip,
A method of manufacturing a semiconductor device, wherein the step (C) includes the following steps (C1) to (C3) in this order.
Step (C1): Step of forming a curable resin layer on the bump formation surface
Step (C2): Step of curing the curable resin layer to form the protective layer
Step (C3): A step of slicing the semiconductor wafer on which the protective layer is formed to obtain a semiconductor chip in which the bump formation surface is protected by the protective layer
제 3 항에 있어서,
상기 공정 (C1) 이 하기 공정 (C1-1) 및 (C1-3) 을 포함하는, 반도체 장치의 제조 방법.
·공정 (C1-1) : 상기 범프 형성면에, 지지 시트와 경화성 수지층이 적층된 적층 구조를 갖는 보호층 형성용 적층체를, 상기 경화성 수지층을 첩부면으로 하여 첩부하는 공정
·공정 (C1-3) : 상기 지지 시트를 상기 보호층 형성용 적층체로부터 박리하여, 상기 범프 형성면에 상기 경화성 수지층을 형성하는 공정
According to claim 3,
A method of manufacturing a semiconductor device in which the step (C1) includes the following steps (C1-1) and (C1-3).
Step (C1-1): A step of attaching a layered product for forming a protective layer having a laminated structure in which a support sheet and a curable resin layer are laminated on the bump formation surface, with the curable resin layer serving as the sticking surface.
Step (C1-3): Step of peeling the support sheet from the laminate for forming a protective layer and forming the curable resin layer on the bump formation surface
제 4 항에 있어서,
상기 공정 (C1) 이 하기 공정 (C1-2) 를 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (C1-2) : 상기 반도체 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정
According to claim 4,
A method for manufacturing a semiconductor device, wherein the step (C1) further includes the following step (C1-2).
Step (C1-2): A step of grinding the surface of the semiconductor wafer opposite to the bump formation surface
제 3 항 또는 제 4 항에 있어서,
상기 공정 (C) 가, 상기 공정 (C2) 후에, 공정 (C0) 을 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (C0) : 상기 반도체 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정
According to claim 3 or 4,
The method of manufacturing a semiconductor device, wherein the step (C) further includes a step (C0) after the step (C2).
Step (C0): A step of grinding the surface of the semiconductor wafer opposite to the bump formation surface
제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 공정 (C3) 에 있어서, 상기 범프 형성면측으로부터 절단하여 개편화하는, 반도체 장치의 제조 방법.
According to any one of claims 3 to 6,
In the step (C3), the manufacturing method of the semiconductor device is cut from the bump formation surface side and separated into individual pieces.
제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 공정 (C3) 에 있어서, 상기 범프 형성면과는 반대측으로부터 절단하여 개편화하는, 반도체 장치의 제조 방법.
According to any one of claims 3 to 6,
In the step (C3), the manufacturing method of the semiconductor device is cut into pieces from the side opposite to the bump formation surface.
제 1 항 또는 제 2 항에 있어서,
상기 반도체 칩을 제작하는 공정 (C') 를 추가로 포함하고,
상기 공정 (C') 가 하기 공정 (C4) ∼ (C8) 을 포함하는, 반도체 장치의 제조 방법.
·공정 (C4) : 상기 범프 형성면에, 분할 예정 라인으로서의 홈부가 상기 범프 형성면과는 반대측의 면에 도달하는 일 없이 형성되어 있는 반도체 칩 제작용 웨이퍼를 준비하는 공정
·공정 (C5) : 상기 반도체 칩 제작용 웨이퍼의 상기 범프 형성면을 상기 경화성 수지로 피복함과 함께, 상기 반도체 칩 제작용 웨이퍼에 형성되어 있는 상기 홈부에 상기 경화성 수지를 매립하는 공정
·공정 (C6) : 상기 반도체 칩 제작용 웨이퍼의 상기 범프 형성면과는 반대측의 면의 연삭을 실시하는 공정
·공정 (C7) : 상기 경화성 수지를 경화시켜, 상기 보호층이 부착된 반도체 칩 제작용 웨이퍼를 얻는 공정
·공정 (C8) : 상기 보호층이 부착된 반도체 칩 제작용 웨이퍼를 상기 분할 예정 라인을 따라 개편화하여, 상기 범프 형성면 및 측면이 상기 보호층으로 보호되어 있는 반도체 칩을 얻는 공정
According to claim 1 or 2,
Further comprising a step (C′) of manufacturing the semiconductor chip,
A method of manufacturing a semiconductor device in which the step (C') includes the following steps (C4) to (C8).
Step (C4): Step of preparing a semiconductor chip fabrication wafer in which grooves as division lines are formed on the bump formation surface without reaching the surface opposite to the bump formation surface
Step (C5): A step of coating the bump formation surface of the semiconductor chip fabrication wafer with the curable resin and burying the curable resin in the groove portion formed in the semiconductor chip fabrication wafer
Step (C6): A step of grinding the surface of the semiconductor chip fabrication wafer on the side opposite to the bump formation surface
Step (C7): A step of curing the curable resin to obtain a semiconductor chip fabrication wafer with the protective layer
Step (C8): A step of obtaining a semiconductor chip having the bump formation surface and side surface protected by the protective layer by singling the semiconductor chip fabrication wafer with the protective layer into pieces along the line to be divided
제 9 항에 있어서,
상기 공정 (C8) 에 있어서, 상기 범프 형성면측으로부터 절단하여 개편화하는, 반도체 장치의 제조 방법.
According to claim 9,
In the step (C8), the manufacturing method of the semiconductor device is cut from the side of the bump formation surface and separated into individual pieces.
제 9 항에 있어서,
상기 공정 (C8) 에 있어서, 상기 범프 형성면과는 반대측으로부터 절단하여 개편화하는, 반도체 장치의 제조 방법.
According to claim 9,
In the step (C8), the manufacturing method of the semiconductor device is cut from the side opposite to the bump formation surface and separated into individual pieces.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
하기 공정 (E1) 을 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (E1) : 상기 반도체 칩을 개별적으로 상기 피복용 시트 상에 재치하여, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 상기 피복용 시트로 피복된 상태로 하는 공정
According to any one of claims 1 to 11,
The manufacturing method of the semiconductor device which further includes the following process (E1).
Step (E1): A step of individually placing the semiconductor chips on the covering sheet so that at least either of the bumps and the bump formation surfaces are covered with the covering sheet
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
하기 공정 (E2) 를 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (E2) : 상기 반도체 칩을 일괄적으로 상기 피복용 시트 상에 재치하여, 상기 범프 및 상기 범프 형성면의 적어도 어느 것이 상기 피복용 시트로 피복된 상태로 하는 공정
According to any one of claims 1 to 11,
The manufacturing method of the semiconductor device which further includes the following process (E2).
Step (E2): A step of placing the semiconductor chips collectively on the covering sheet so that at least either of the bumps and the bump formation surfaces are covered with the covering sheet.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
하기 공정 (F) 를 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (F) : 상기 반도체 칩이 재치된 상기 피복용 시트를 확장하는 공정
According to any one of claims 1 to 13,
The manufacturing method of the semiconductor device which further includes the following process (F).
Step (F): Step of expanding the covering sheet on which the semiconductor chips are placed
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
하기 공정 (G) ∼ (I) 를 추가로 포함하는, 반도체 장치의 제조 방법.
·공정 (G) : 상기 반도체 칩을 확장 테이프 상에 재치하는 공정
·공정 (H) : 상기 반도체 칩이 재치된 확장 테이프를 확장하는 공정
·공정 (I) : 상기 확장된 확장 테이프 상에 재치된 반도체 칩을 상기 피복용 시트에 전사하는 공정
According to any one of claims 1 to 11,
A method for manufacturing a semiconductor device further comprising the following steps (G) to (I).
Step (G): Step of placing the semiconductor chip on an expansion tape
Step (H): Step of expanding the expansion tape on which the semiconductor chip is mounted
Step (I): Step of transferring the semiconductor chip placed on the expanded tape to the covering sheet
KR1020227020889A 2020-05-18 2021-01-27 Manufacturing method of semiconductor device KR20230012452A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-086687 2020-05-18
JP2020086687 2020-05-18
PCT/JP2021/002715 WO2021235005A1 (en) 2020-05-18 2021-01-27 Production method for semiconductor device

Publications (1)

Publication Number Publication Date
KR20230012452A true KR20230012452A (en) 2023-01-26

Family

ID=78708834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227020889A KR20230012452A (en) 2020-05-18 2021-01-27 Manufacturing method of semiconductor device

Country Status (5)

Country Link
JP (1) JPWO2021235005A1 (en)
KR (1) KR20230012452A (en)
CN (1) CN115605980A (en)
TW (1) TW202213472A (en)
WO (1) WO2021235005A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032175A (en) 2017-07-31 2020-03-25 칼 짜이스 에스엠테 게엠베하 Optical device for EUV radiation with a shield for protection against the etching effect of plasma

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176950A (en) * 2014-03-14 2015-10-05 株式会社ディスコ Wafer processing method
JP6827676B2 (en) * 2017-01-10 2021-02-10 株式会社ディスコ Semiconductor device chip and manufacturing method of semiconductor device chip
US10825694B2 (en) * 2017-02-02 2020-11-03 Hitachi Chemical Company, Ltd. Method for manufacturing electronic component, resin composition for temporary protection, and resin film for temporary protection
CN110914957A (en) * 2017-07-20 2020-03-24 三井化学东赛璐株式会社 Method for manufacturing electronic device
CN110915318A (en) * 2017-07-20 2020-03-24 三井化学东赛璐株式会社 Method for manufacturing electronic device
JP7184458B2 (en) * 2018-11-06 2022-12-06 株式会社ディスコ METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH METAL FILM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200032175A (en) 2017-07-31 2020-03-25 칼 짜이스 에스엠테 게엠베하 Optical device for EUV radiation with a shield for protection against the etching effect of plasma

Also Published As

Publication number Publication date
JPWO2021235005A1 (en) 2021-11-25
TW202213472A (en) 2022-04-01
CN115605980A (en) 2023-01-13
WO2021235005A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
TWI632217B (en) Semiconductor bonded bonding sheet and method of manufacturing semiconductor device
KR102637855B1 (en) Film-like adhesives and sheets for semiconductor processing
CN110461973B (en) Film-like adhesive composite sheet and method for manufacturing semiconductor device
KR20210075965A (en) Method of manufacturing a semiconductor device
CN112534554A (en) Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
KR20220147064A (en) A resin film, a composite sheet, and the manufacturing method of the semiconductor chip with a 1st protective film formed
JP7155245B2 (en) Die bonding film, dicing die bonding sheet, and method for manufacturing semiconductor chip
KR102387943B1 (en) Semiconductor device and method for manufacturing same
KR102140470B1 (en) Sheet for forming resin film for chips and method for manufacturing semiconductor device
KR20230012452A (en) Manufacturing method of semiconductor device
TW202140663A (en) Kit and method for manufacturing semiconductor chip
TWI750140B (en) Wafer protecting method
KR102667558B1 (en) Method for manufacturing a semiconductor device having a double-sided tape for terminal protection and an electromagnetic shielding film
TWI830764B (en) Terminal protection tape and method for manufacturing semiconductor device with electromagnetic wave shielding film
JP7471880B2 (en) Film-like adhesive and dicing die bonding sheet
KR102673452B1 (en) Manufacturing method of die bonding film, dicing die bonding sheet, and semiconductor chip
TW202137303A (en) Manufacturing method for semiconductor device with electromagnetic shield film, and terminal protection tape
KR20230109100A (en) Sheet for forming first protective film, method for manufacturing semiconductor device, and use of sheet
TW202342274A (en) Sheet for forming first protective membrane, method for manufacturing semiconductor device, and use of sheet
CN115244654A (en) Protective film forming sheet
CN112868095A (en) Thermosetting resin film and first protective film-forming sheet
CN112839767A (en) Method for manufacturing workpiece with first protective film
KR20230109108A (en) Sheet for forming first protective film, method for manufacturing semiconductor device, and use of sheet
KR20230030517A (en) Protective film forming film, composite sheet for forming protective film, manufacturing method of work with protective film and manufacturing method of workpiece with protective film
CN113169082A (en) Thermosetting resin film, sheet for forming first protective film, kit, and method for producing workpiece with first protective film