KR20230005362A - 도포형 무기 투명 산화물 반도체 전자수송층을 갖는 역구조 전계발광소자 - Google Patents

도포형 무기 투명 산화물 반도체 전자수송층을 갖는 역구조 전계발광소자 Download PDF

Info

Publication number
KR20230005362A
KR20230005362A KR1020227042390A KR20227042390A KR20230005362A KR 20230005362 A KR20230005362 A KR 20230005362A KR 1020227042390 A KR1020227042390 A KR 1020227042390A KR 20227042390 A KR20227042390 A KR 20227042390A KR 20230005362 A KR20230005362 A KR 20230005362A
Authority
KR
South Korea
Prior art keywords
electrode
electron transport
transport layer
layer
insulating layer
Prior art date
Application number
KR1020227042390A
Other languages
English (en)
Inventor
사카에 타나카
Original Assignee
미쿠니 일렉트론 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쿠니 일렉트론 코포레이션 filed Critical 미쿠니 일렉트론 코포레이션
Publication of KR20230005362A publication Critical patent/KR20230005362A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H01L51/508—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3246—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/0026—
    • H01L51/5004—
    • H01L51/5218—
    • H01L51/5225—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/40—Interrelation of parameters between multiple constituent active layers or sublayers, e.g. HOMO values in adjacent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전계발광소자의 제조방법은, 기판 상에 제1 전극을 형성하고, 제1 전극을 덮는 제1 절연층을 형성하고, 제1 절연층 상에 배치되며 제1 전극과 중첩되는 영역을 갖는 제2 전극을 형성하고, 제2 전극과 접하는 제1 전자수송층을 형성하고, 제2 전극과 겹치는 영역을 덮고 제1 전극과 겹치는 영역에 개구부를 갖는 제2 절연층을 형성하고, 개구부에, 금속산화물 재료와 용매를 포함하는 액상 조성물을 도포하고, 도포 후 용매를 제거하여 제2 전자수송층을 형성하고, 제2 전자수송층과 중첩되고 전계발광 재료를 포함하는 발광층을 형성하고, 발광층과 중첩되는 영역에 제3 전극을 형성하는 것을 포함한다.

Description

도포형 무기 투명 산화물 반도체 전자수송층을 갖는 역구조 전계발광소자
본 발명의 일 실시형태는 전계발광 재료를 이용한 전계발광소자(이하 "EL소자"라고도 함)의 소자 구조와 재료에 관한 것이다. 본 명세서에서 개시되는 발명의 일 실시형태는 발광층으로 전자를 수송하는 층에 도포형 무기 투명 산화물 반도체 재료를 이용하는 역구조 전계발광소자에 관한 것이다.
EL소자는, 양극과 음극이라고 불리는 한쌍의 전극을 가지며, 한쌍의 전극 사이에 발광층이 배치된 구조를 가진다. EL소자의 전극에 전압을 인가하면 발광층에는 음극으로부터 전자가 주입되고 양극으로부터 정공이 주입된다. 전자와 정공은 발광층의 호스트 분자상에서 재결합한다. 이것에 의해 방출되는 에너지에 의해서 발광층의 발광 분자가 여기되고, 그 후 바닥 상태로 돌아감으로써 발광한다.
여기에서 전자가 발광층에 들어가려면 발광층의 전자 친화력과 음극의 일함수의 차이가 만드는 에너지 장벽을 극복할 필요가 있다. 또 정공이 발광층에 들어가려면 발광층의 이온화 에너지와 양극의 일함수의 차이가 만드는 장벽을 극복할 필요가 있다. 효율적으로 발광을 일으키려면 이 에너지 장벽을 줄일 필요가 있다. 이 때문에 음극과 발광층 사이에 전자수송층을, 양극과 발광층 사이에 정공수송층을 삽입할 수 있다. 예를 들어 전자수송층으로서는, 전자 친화력이 음극의 일함수와 발광층의 전자 친화력의 중간인 것이 좋다.
한편 EL소자는, 2단자형 소자를 기본 구조로 하되, 제3의 전극이 부가된 3단자형 EL소자가 개시되어 있다. 예를 들면, 양극, 발광 재료층으로 불리는 유기 전계발광 재료로 형성되는 층, 음극, 음극 및 발광 재료층에 절연층을 통해 보조전극이 마련된 유기 EL소자가 표시되어 있다(특허 문헌 1 참조). 또 양극과 음극 사이에, 양극 측으로부터 정공주입층, 캐리어 분산층, 정공수송층, 발광층이 적층된 구조를 가지며, 양극에 대해 절연막을 통해 보조전극이 마련된 발광형 트랜지스터가 공개되어 있다(특허 문헌 2 참조).
또 보조전극, 보조전극 위에 설치된 절연막, 절연막 위에 소정의 크기로 마련된 제1 전극, 제1 전극 위의 전하주입 억제층, 제1 전극이 설치되지 않은 절연막 위에 설치된 전하주입층, 전하주입 억제층 및 전하주입층 위 또는 전하주입층 위에 설치된 발광층, 발광층 위에 마련된 제2 전극을 갖도록 구성된 유기 발광 트랜지스터 소자가 표시되어 있다(특허 문헌 3, 4 참조).
[선행기술문헌]
[특허문헌]
[특허문헌 1] 일본특허공개 제2002-343578호 공보
[특허문헌 2] 국제공개특허 제2007/043697호
[특허문헌 3] 일본특허공개 제2007-157871호 공보
특허문헌 1에서 개시된 유기 EL소자는 발광 재료층에서의 전자 이동도가 낮기 때문에 음극으로부터의 전자 주입량은 양극과 음극 사이의 전위차로 거의 정해져 버리며 보조전극으로부터 인가되는 바이어스 전압은 캐리어 주입에 거의 영향을 주지 않는 문제가 있다. 발광재료층은 전자이동도가 낮고 고저항이기 때문에 발광재료층으로의 전자의 주입은 오로지 음극 근방에 집중되어 버리며, 보조전극에 인가되는 바이어스 전압은 전자의 주입량에 영향을 주지 않는 문제가 있다.
특허문헌 2에 기재된 발광형 트랜지스터는 보조전극이 발광/비발광 상태를 제어하기 때문에 발광층에 주입되는 서로 다른 극성의 캐리어(전자, 정공)의 양을 외부회로를 사용해도 개별적으로 독립적으로 제어할 수 없는 문제가 있다. 더욱이, 특허문헌 1에 기재된 발광형 트랜지스터는 발광층 내에서 전자와 정공이 재결합하는 영역, 즉 발광 영역의 위치를 제어할 수 없는 문제가 있다.
또한, 특허문헌 3, 4에 기재된 유기발광 트랜지스터 소자에서는 유기재료로 형성되는 전자수송층의 캐리어(전자) 이동도가 낮기 때문에 표시패널의 대화면화와 고정세화를 실현할 수 없다는 문제가 있다.
전자수송층으로서 이동도가 충분히 크고 또한 투명한 재료가 없으므로 그 두께를 크게 할 수 없다는 문제가 있다. 스퍼터법이나 CVD법에 의해 전자수송층을 형성하는 경우 기판의 대형화에 비용이 들고 공정이 번잡하여 생산성에 문제가 있다. 또한, 이러한 방법으로는 고온에서의 처리가 필요하게 되는 문제가 있다.
본 발명의 일 실시형태에 따른 전계발광소자의 제조방법은, 기판 상에 제1 전극을 형성하고, 제1 전극을 덮는 제1 절연층을 형성하며, 제1 절연층 위에 배치되어 제1 전극과 겹치는 영역을 갖는 제2 전극을 형성하고, 제2 전극과 접하는 제1 전자수송층을 형성하며, 제2 전극과 겹치는 영역을 덮고, 제1 전극과 겹치는 영역에 개구부를 갖는 제2 절연층을 형성하고, 개구부에 금속산화물 재료와 용매를 포함하는 액상 조성물을 도포하고, 도포 후 용매를 제거하여 제2 전자수송층을 형성하고, 제2 전자수송층과 중첩되고, 전계발광 재료를 포함하는 발광층을 형성하고, 발광층과 중첩되는 영역에, 제3 전극을 형성하는 것을 포함한다.
본 발명의 일 실시형태에 따른 전계발광소자는, 제1 전극과, 제1 전극과 대향하는 영역을 갖는 제3 전극과, 제1 전극과 제3 전극 사이의 제1 절연층과, 제1 절연층과 제3 전극 사이의 제2 절연층과, 제1 절연층과 제3 전극 사이의 전자수송층과, 전자수송층과 제3 전극 사이의 전계발광 재료를 포함하는 발광층과, 제1 절연층과 제2 절연층 사이에 배치되어 전자수송층과 전기적으로 연결되는 제2 전극을 갖는다. 제2 절연층은 개구부를 가지고, 개구부에서 제3 전극, 발광층, 전자수송층, 제1 절연층 및 제1 전극이 중첩되는 중첩영역을 갖는다. 전자수송층은 제1 절연층과 접하는 제1 전자수송층 및 개구부에 배치되고 제1 전자수송층과 접하는 제2 전자수송층을 갖는다. 제1 전자수송층은 제2 절연층의 개구부의 외측 영역에서 제2 전극과 접한다. 제2 전자수송층은 개구부의 중심부에 비해 단부(端部)의 막 두께가 크다.
본 발명의 일 실시형태에 관한 표시장치는, 제1 전극과, 제1 전극과 대향하는 영역을 갖는 제3 전극과, 제1 전극과 제3 전극 사이의 제1 절연층과, 제1 절연층과 제3 전극 사이의 제2 절연층과, 제1 절연층과 제3 전극 사이의 전자수송층과, 전자수송층과 제3 전극 사이의 전계발광 재료를 포함하는 발광층과, 제1 절연층과 제2 절연층 사이에 배치되고, 전자수송층과 전기적으로 접속되는 제2 전극을 갖는다. 제2 절연층은 개구부를 가지며, 개구부에서 제3 전극, 발광층, 전자수송층, 제1 절연층 및 제1 전극이 중첩되는 중첩 영역을 갖는다. 제2 전극은 중첩 영역의 외측에 배치되고, 전자수송층은 제1 절연층과 접하는 제1 전자수송층과, 개구부에 배치되고 제1 전자수송층과 접하는 제2 전자수송층을 갖는다. 제1 전자수송층은 제2 절연층의 개구부의 외측 영역에서 제2 전극과 접한다. 제2 전자수송층은 개구부의 중심부에 비해 단부의 막 두께가 큰 전계발광소자와, 전계발광소자와 접속되는 구동 트랜지스터를 포함하는 화소를 갖는다. 구동 트랜지스터는 산화물 반도체층과, 산화물 반도체층과 겹치는 영역을 가지며 제1 절연층을 통해 산화물 반도체층의 기판측에 배치된 제1 게이트 전극과, 산화물 반도체층 및 제1 게이트 전극과 겹치는 영역을 가지며 제2 절연층을 통해 산화물 반도체층의 기판측과 반대로 배치된 제2 게이트 전극과, 산화물 반도체층과 제1 절연층과의 사이에 배치되고 산화물 반도체층과 접하는 영역을 포함하는 제1 투명 도전층 및 제2 투명 도전층을 갖는다.
본 발명의 일 실시형태에 따른 전계발광소자는, 전자수송층을 도포형 산화물 반도체로 형성함으로써 충분한 두께의 치밀하고 평탄한 막을 형성할 수 있어 생산성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따른 전계발광소자는, 절연층을 통해 전자수송층과 겹치는 제3의 전극을 마련함으로써 발광층으로의 캐리어 주입량을 제어할 수 있다. 이 경우에 있어서, 전계발광소자의 전자수송층을 도포형 산화물 반도체로 형성함으로써 캐리어의 수송 특성을 개선하고 균일한 발광을 얻을 수 있다.
본 발명의 일 실시형태에 따른 전계발광소자는 발광층으로의 캐리어 주입량을 제어하는 전극을 마련함으로써 정공과 전자의 캐리어 밸런스를 제어할 수 있어 발광 효율을 향상시키고 수명 시간을 길게 할 수 있다.
도 1은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시형태와 관련된 EL소자의 동작을 설명하는 도면이다.
도 4는 본 발명의 일 실시형태와 관련된 EL소자의 동작을 설명하는 도면이다.
도 5는 본 발명의 일 실시형태와 관련된 EL소자의 동작을 설명하는 도면이다.
도 6은 본 발명의 일 실시형태에 관한 EL소자의 동작 특성의 일 예를 설명하는 그래프를 나타낸다.
도 7은 본 발명의 일 실시형태와 관련된 EL소자의 제작 방법을 설명하는 도면이다.
도 8은 본 발명의 일 실시형태와 관련된 EL소자의 제작 방법을 설명하는 도면이다.
도 9는 본 발명의 일 실시형태와 관련된 EL소자의 제작 방법을 설명하는 도면이다.
도 10은 본 발명의 일 실시형태에 관한 EL소자를 포함하는 표시 장치에 있어서 화소 등가 회로의 일례를 나타내는 도면이다.
도 11은 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서의 화소의 구성을 나타내는 평면도이다.
도 12는 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서 화소의 구성을 나타내는 단면도이다.
도 13은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 14는 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 15는 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 16은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 17은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 18은 본 발명의 일 실시형태에 관한 EL소자를 포함하는 표시 장치에 있어서 화소 등가 회로의 일례를 나타내는 도면이다.
도 19는 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서의 화소의 구성을 나타내는 평면도이다.
도 20은 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서 화소의 구성을 나타내는 단면도이다.
도 21은 본 발명의 일 실시형태에 관한 산화물 반도체층의 에너지밴드 도면이다.
도 22는 본 발명의 일 실시형태와 관련된 트랜지스터의 전기적 특성과 성막 시의 산소 분압의 관계를 나타내는 도면이다.
도 23은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 24는 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 25는 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서 화소의 구성을 나타내는 단면도이다.
도 26은 본 발명의 일 실시형태에 관한 EL소자를 이용한 표시 장치에 있어서의 화소의 구성을 나타내는 평면도이다.
도 27은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 28은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 29는 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 30은 본 발명의 일 실시형태와 관련된 EL소자의 구조를 나타내는 단면도이다.
도 31은 본 발명의 일 실시형태에 관한 역구조 EL소자의 밴드 도면이다.
도 32는 본 발명의 일 실시형태에 관한 역구조 EL소자의 밴드 도면이다.
도 33은 본 발명의 일 실시형태와 관련된 EL소자의 캐리어 주입량 제어 전극에 인가되는 전압 파형을 나타내는 도면이다.
도 34는 본 발명의 일 실시형태와 관련된 EL소자의 캐리어 주입량 제어 전극에 인가되는 전압과 발광 강도의 관계를 나타내는 도면이다.
도 35는 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 36은 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 37은 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 38은 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 39는 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 40은 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
도 41은 본 발명의 변형예에 관한 EL소자의 구조를 나타내는 단면도이다.
이하에서, 본 발명의 실시형태를 도면 등을 참조하면서 설명한다. 다만, 본 발명은 많은 다른 양상을 포함하며, 아래에 예시하는 실시형태로 한정하여 해석되는 것은 아니다. 본 명세서에 첨부되는 도면은 설명을 보다 명확히 하기 위해 실제 양태에 비해 각 부의 폭, 두께, 형상 등에 대해 모식적으로 나타나는 경우가 있는데, 그것이 어디까지나 일례일 뿐이고, 본 발명의 내용을 반드시 한정하는 것은 아니다. 또한, 본 발명에서 어떤 도면에 기재된 특정 요소와 다른 도면에 기재된 특정 요소가 동일하거나 대응하는 관계에 있을 때는 동일한 부호(또는 부호로서 기재된 숫자 뒤에 a, b 등을 붙인 부호)를 붙여 반복 설명을 적절히 생략할 수 있다. 더욱이 각 요소에 대한 '제1', '제2'로 부기된 문자는 각 요소를 구별하기 위해 이용되는 편의적인 표지로서 특별한 설명이 없는 한 그 이상의 의미를 갖지 않는다.
본 명세서에서 어떤 부재 또는 영역이 다른 부재 또는 영역의 '위에(또는 아래에)' 있다고 하는 경우, 특별한 한정이 없는 한 이것은 다른 부재 또는 영역의 바로 위(또는 바로 아래)에 있는 경우뿐만 아니라 다른 부재 또는 영역의 위쪽(또는 아래쪽)에 있는 경우를 포함한다. 즉, 다른 부재 또는 영역의 상향(또는 하향)에 있는 부재 또는 영역 사이에 다른 구성요소가 포함되어 있는 경우도 포함한다.
(제1 실시형태)
1. EL소자의 구조
EL소자의 구조는 빛의 출사 방향에 기초하여 기판을 통해 빛을 출사하는 바텀 에미션형과, 기판과는 반대쪽으로 빛을 출사하는 탑 에미션형으로 분류된다. 또한, EL소자의 구조는 제조공정에서의 적층순서에 기초하여 기판측으로부터 양극, 정공수송층, 발광층, 전자수송층, 음극의 순서로 적층된 순적(順積)구조와 그 반대의 순서로 적층된 역적(逆積)구조로 분류된다. 본 실시형태와 관련된 EL소자는 역적 구조로 분류되어 바텀 에미션형 및 탑 에미션형 모두에 적용할 수 있다.
1-1. 바텀 에미션형 EL소자
도 1은 본 발명의 일 실시형태에 관한 EL소자(200a)의 단면 구조를 나타낸다. 도 1에서 나타내는 EL소자(200a)는 바텀 에미션형이며 역적구조를 갖는다. 즉, EL소자(200a)는 기판(100)측으로부터, 제1 전극(102), 제1 절연층(104), 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b)), 발광층(112), 제3 전극(118)이 적층된 구조를 갖는다.
도 1은 또한 발광층(112)과 제3 전극(118) 사이에 정공수송층(114) 및 정공주입층(116)이 배치된 구성을 나타낸다. EL소자(200a)는 정공주입층(116) 및 정공수송층(114)의 한쪽이 생략될 수 있고, 정공주입 및 정공수송 양쪽의 기능을 겸비한 정공주입수송층으로 치환될 수 있다. 또한, 도 1에는 나타나지 않지만, 전자주입층(110)과 발광층(112) 사이에 정공블록층이 배치되어 있을 수 있고, 발광층(112)와 정공수송층(114) 사이에 전자블록층이 배치되어 있을 수 있다.
도 1에 도시된 EL소자(200a)는 제1 전극(102), 제1 절연층(104), 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b)), 전자주입층(110), 발광층(112) 및 제3 전극(118)이 종방향으로 중첩되어 배치되어 있다. 한편, 제2 전극(108)은 이들 층이 중첩되는 영역(중첩영역)의 외측에 배치되고 또한 제1 전자수송층(106a)과 전기적으로 접속되도록 배치된다. 즉, 제1 전자수송층(106a)은 제1 전극(102)보다 폭 넓게 마련된다. 제1 전자수송층(106a)의 적어도 일부의 외단부는 제1 전극(102)의 외측에 배치된다. 이에 따라, 제1 전자수송층(106a)은 제1 절연층(104)을 통해 제1 전극(102)과 중첩되는 영역을 포함하고, 또한 그 영역의 외측에 제1 전극(102)과 중첩되지 않는 영역을 포함한다. 제2 전극(108)은 중첩영역의 외측에 있어서 제1 전자수송층(106a)의 적어도 일부와 접하도록 구성된다. 예를 들어, 제2 전극(108)은 제1 전자수송층(106a)과 제1 절연층(104) 사이에 끼도록 배치될 수도 있다. 제2 전극(108)은 제1 전자수송층(106a)의 외주를 둘러싸도록 설치하는 것이 바람직하다. 이러한 제2 전극(108)의 배치에 의해, 제1 전자수송층(106a)의 중앙 영역으로부터 제2 전극(108)까지의 길이를 둘레 전체에 걸쳐 균등하게 할 수 있다. 그러나, 본 발명의 일 실시형태에 관한 EL소자(200a)는 이러한 배치로 한정되지 않고, 제2 전극(108)은 제1 전자수송층(106a)의 주변부에 있어서, 일부 영역에 설치되어 있을 수 있다. 더욱이, 제2 전극(108)에 접하여 배선(111)이 일부 영역에 설치될 수 있다. 배선(111)은 제2 전극(108)과 제1 전자수송층(106a) 사이에 끼도록 배치될 수도 있다.
EL소자(200a)는 제2 전극(108)의 상면이 제1 전자수송층(106a)과 접촉하여 마련됨으로써 접촉 면적을 크게 할 수 있다. 이에 따라, EL소자(200a)는 직렬 저항 성분이 저감되어 구동 전압을 낮출 수 있다. 또한, EL소자(200a)는 제2 전극(108)으로 흘러 들어오는 전류 밀도를 낮출 수 있다. 더욱이, EL소자(200a)는 제2 전극(108)이 먼저 형성되어 있음에 따라 제1 전자수송층(106a)의 표면 결함이 적은 영역에서 제2 전극(108)과 접촉할 수 있다.
도 1에서, 제3 전극(118)은 정공주입층(116)에 정공을 주입하는 기능을 가지며, "양극" 또는 "애노드"라고도 불리는 전극이다. 제2 전극(108)은 전자수송층(106)에 전자를 주입하는 기능을 가지며, "음극" 또는 "캐소드"라고도 불리는 전극이다. 제1 전극(102)은 발광층(112)으로의 캐리어(전자) 주입량을 제어하는 기능을 가지며, "캐리어 주입량 제어 전극"이라고도 불린다.
EL소자(200a)는, 전자수송층(106)이 제1 전자수송층(106a) 및 제2 전자수송층(106b)으로 구별되는 2개의 층으로 나타난다. 전자수송층(106)의 자세한 내용은 후술되지만, 제1 전자수송층(106a)과 제2 전자수송층(106b)은 제2 전극(108)으로부터 주입된 전자를 발광층(112)으로 수송하는 기능에 있어서 공통된다. 한편, 제2 전극(108)과 접하는 제1 전자수송층(106a)과 발광층(112)에 가까운 측에 배치되는 제2 전자수송층(106b)과는 전자 농도 및 전자 이동도가 다르다. 예를 들어, 제2 전자수송층(106b)의 캐리어 농도(전자 농도)는 발광층의 엑시톤 활성상실을 막기 위해 제1 전자수송층(106a)의 캐리어 농도(전자 농도)에 비해 상대적으로 낮은 것이 바람직하다. 더욱이, 제2 전자수송층(106b)의 막 두께는 제1 전자수송층(106a)의 막 두께보다도 두꺼운 것이 바람직하다.
또한, 제1 전자수송층(106a) 및 제2 전자수송층(106b)은 제2 전극(108)으로부터 주입된 전자를 발광층(112)으로 수송하는 공통적인 기능에서 하나의 층으로 간주할 수도 있다.
EL소자(200a)는 제1 전자수송층(106a)과 전자주입층(110) 사이에 배치되는 제2 절연층(120)을 포함한다. 제2 절연층(120)은 제1 전자수송층(106a)의 주변부를 덮고, 상면을 노출시키는 개구부(124)를 갖는다. 제2 절연층(120)의 개구부(124)에는 제2 전자수송층(106b)이 배치된다. 제2 전자수송층(106b)이 배치되는 영역의 면적은 제1 전자수송층(106a)이 배치되는 영역의 면적보다 작다. 제1 전자수송층(106a)과 제2 전자수송층(106b)은 제2 절연층(120)의 개구부(124)에서 상호 접촉한다. 이 개구부(124)가 배치되는 영역(124a)에는 제1 전자수송층(106a), 제2 전자수송층(106b), 전자주입층(110), 발광층(112) 및 제3 전극(118)이 적층된다. 이들 층이 적층되는 영역이 EL소자(200a)의 발광 영역이 된다. 달리 말하면, 제2 절연층(120)의 개구부(124)에 의해, EL소자(200a)의 발광영역이 정의된다.
제2 전자수송층(106b)은 제2 절연층(120)의 개구부(124)에 배치된다. 제2 전자수송층(106b)의 막 두께는 제2 절연층(120)의 막 두께보다 작다. 즉, 제2 전자수송층(106b)의 상면(기판(100)과는 반대측의 면)은 제2 절연층(120)의 상면(기판(100)과는 반대측의 면)보다 낮다(기판(100)측). 제2 전자수송층(106b)은 개구부(124)의 단부에 비해 중심부에 있어서의 막 두께가 작은 오목면 형상을 가진다. 여기서 제2 전자수송층(106b)의 막 두께란 적층방향(기판(100)의 상면과 직교하는 방향)에 있어서의 개구부(124)의 아래 부분으로부터의 거리를 나타낸다. 제2 전자수송층(106b)의 오목면 형상은 제2 절연층(120)의 개구부(124) 내에 배치된다. 제2 전자수송층(106b) 상면의 오목면 형상은 특별히 한정되지 않지만, 제2 절연층(120)의 측벽 근방에서는 연속된 1개의 오목면 형상으로 둥근 모양을 띠는 것이 바람직하다. 제2 전자수송층(106b)의 상면은 다른 성막법과 비교하여 요철구조가 적어도 보다 평탄하게 성막될 수 있다. 발광층의 엑시톤의 활성상실을 막기 위해서는 제2 전자수송층(106b)의 막 두께는 150nm 이상이 필요하다. 바람직하게는 200nm 이상의 막 두께로 형성할 수 있다.
제2 전자수송층(106b)이 이와 같이 구성됨으로써, 제2 전자수송층(106b)과 제2 절연층(120)의 접착면적이 증대되어 밀착성이 향상된다. 또한, 제2 전자수송층(106b)은 단부에 있어서 중심부보다 큰 막 두께를 가짐으로써 제3 전극(118)과 제2 전극(108)의 단부에 전계가 집중되는 것을 억제할 수 있어 내전압성을 향상시킬 수 있고, 개구부(124)가 배치되는 영역(124a)의 주변부에 발광이 집중되는 것을 방지할 수 있어 소자의 발광수명을 늘릴 수 있다.
또한 개구부(124)에 있어서의 제2 절연층(120)의 측면은 상방으로 열리게 경사져 있는 것이 바람직하다. 이러한 개구부(124)의 단면 형상에 의해 단차의 가파름을 완화할 수 있다. 그것에 의해, 개구부(124)에 겹쳐서 발광층(112) 및 제3 전극(118) 등을 설치하는 경우, 단차부를 따라 각 층을 형성하는 것이 가능하게 된다. 달리 말하면, 발광층(112) 및 제3 전극(118) 등에 크랙이 들어가 소위 단절이 되는 것을 방지할 수 있다.
제2 전극(108)은 제1 절연층(104)과 제2 절연층(120)에 끼워져 배치된다. 제2 전극(108)은 제1 절연층(104)과 제2 절연층(120)에 끼임으로써 개구부(124)로부터 노출되지 않는 위치에 배치된다. 제2 전극(108)은 절연층을 사이에 두고 제3 전극(118)과 겹치도록 마련된다. 제2 전극(108)의 단부는 제2 절연층(120)의 개구부(124)에 노출되지 않으므로 발광 영역에 있어서 제3 전극(118)과 제2 전극(108) 사이에 전계 집중이 생기지 않도록 구성된다. EL소자(200a)는 제2 전극(108)이 제2 절연층(120)의 개구부(124)에 노출되지 않도록 오프셋 영역(126)이 설치되어 있다. 오프셋 영역(126)은 개구부(124)의 단부로부터 제2 전극(108)의 단부까지의 영역이며, 제1 전자수송층(106a)이 제1 절연층(104)과 제2 절연층(120)에 끼워진 영역에 상당한다. 오프셋 영역(126)의 길이(캐리어(전자)가 흐르는 방향)는 전계집중을 막는다는 목적으로, 전자수송층(106), 전자주입층(110), 발광층(112), 정공수송층(114), 정공주입층(116) 등의 전체 막 두께가 100nm~1000nm라고 하면, 전체 막 두께의 10배 이상의 길이로서 1㎛~20㎛ 정도, 예를 들어 2㎛~10㎛인 것이 바람직하다.
이와 같이, 본 실시형태에 따른 EL소자(200a)는, 제2 전극(108)이 제1 절연층(104) 및 제2 절연층(120)에 끼임과 아울러 제2 전극(108)의 단부가 제2 절연층(120)의 개구부(124)가 배치되는 영역(124a)보다 외측에 배치됨으로써 EL소자(200a)의 내압을 높이고 발광영역에서의 발광강도의 균일성을 높이고 있다. 제2 절연층(120)을 마련함으로써, 제3 전극(118)과 제2 전극(108)의 간격을 넓힐 수 있어 기생용량을 저감할 수 있다.
제1 전극(102)은 제2 절연층(120)의 개구부(124)가 배치되는 영역(124a)과 중첩되도록 배치되고, 제1 절연층(104)을 통해 제1 전자수송층(106a)과 중첩되도록 배치된다. 제1 전극(102)은 제1 절연층(104)에 의해 제1 전자수송층(106a)과 절연된다. 제1 전극(102)과 제1 전자수송층(106a) 사이에 캐리어의 이동은 없지만, 제1 전자수송층(106a)은 제1 전극(102)에 전압이 인가되면, 그로 인해 발생하는 전계의 영향을 받는다.
제1 전자수송층(106a)은 제1 전극(102)에 의해 형성되는 전계의 작용을 받는다. 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))에서 발광층(112)으로 수송되는 캐리어(전자)의 양은 제1 전극(102)의 전계 강도에 의해 제어하는 것이 가능하다. 제1 전극(102)에 인가되는 전압이 커지면 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))에 작용하는 전계도 커진다. 제1 전극(102)에 정전압이 인가됨으로써 생성된 전계는, 제2 전극(108)에서 제1 전자수송층(106a)으로 캐리어(전자)를 인입하도록 작용하므로 발광층(112)으로 수송되는 캐리어(전자)의 양을 증가시킬 수 있게 된다. 즉, 제1 전극(102)에 인가하는 전압의 크기에 따라 제1 전자수송층(106a)에서 발광층(112)으로 수송되는 캐리어(전자)의 양을 제어할 수 있다. 달리 말하면, 제1 전극(102)에 인가하는 전압을 제어함으로써, 제2 전극(108)으로부터 주입되는 전자의 양과 제3 전극(118)으로부터 주입되는 정공의 양의 밸런스(캐리어 밸런스)를 조정할 수 있게 된다.
제1 전극(102)은 제1 전자수송층(106a)의 오프셋 영역(126)과 겹치도록 배치되는 것이 바람직하다. 이러한 배치에 의해 제1 전극(102)은 오프셋 영역(126)에 전계를 작용시킬 수 있다. 제1 전극(102)에 정전압을 인가하면 오프셋 영역(126)을 형성하는 제1 전자수송층(106a)에는 캐리어(전자)가 유기(誘起)되어 오프셋 영역(126)의 고저항화를 막을 수 있게 된다. 오프셋 영역(126)의 길이가 2㎛~10㎛ 정도이면 제1 전극(102)가 접지 전위에 접속되었을 때, 제2 전극(108)에서 제1 전자수송층(106a)으로 전자가 흘러드는 것을 방지할 수 있다. 즉, 오프셋 영역(126)이 제1 전극(102)을 바텀 게이트로 하는 박막 트랜지스터(Thin Film Transistor: TFT)로서 동작하기 때문이다.
도 1에서 나타내는 EL소자(200a)는 바텀 에미션형이므로, 제1 전극(102)은 투광성을 갖는다. 예를 들어, 제1 전극(102)은 투명 도전막으로 형성된다. 한편, 제3 전극(118)은 발광층(112)으로부터 방사되는 빛을 반사시키기 위한 광반사면을 갖는다. 제3 전극(118)은 정공주입층(116)으로 정공을 주입하기 때문에 일함수가 큰 재료로 형성하는 것이 바람직하다. 제3 전극(118)은, 예를 들어 산화인듐주석(ITO)과 같은 투명 도전막으로 형성된다. 제3 전극(118)의 광반사면은, 예를 들어 투명 도전막에 알루미늄 합금 등의 금속막을 적층함으로써 형성될 수 있다.
후술하는 바와 같이, 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))은 투광성을 갖는 산화물 반도체로 형성된다. 투광성을 갖는 산화물 반도체는 무기 재료이고, 게다가 산화물이기 때문에 열적으로 안정적이다. EL소자(200a)는 전자수송층(106)을 산화물 반도체로 형성함으로써 역적구조여도 특성 열화가 없는 안정된 발광을 실현할 수 있다.
1-2. 탑 에미션형 EL소자
도 2는 탑 에미션형의 EL소자(200b)를 나타낸다. 탑 에미션형의 EL소자(200b)는 제3 전극(118)과 제1 전극(102)의 구성이 다른 것 외에는 도 1에서 나타내는 바텀 에미션형의 EL소자(200a)와 구조가 같다. EL소자(200b)가 탑 에미션형일 경우, 제1 전극(102)은 광반사면이 형성되도록 금속막으로 형성되고, 제3 전극(118)은 발광층(112)으로부터 방사되는 빛이 투과되도록 투명 도전막으로 형성된다. 제2 전극(108)은 발광 영역의 외측에 배치되므로 구조 및 구성 재료를 특별히 변경할 필요가 없다. 제3 전극(118)의 상층에는 통상 박막 봉지층으로서 플라즈마 CVD(Chemical Vapor Deposition)법 또는 스퍼터링법으로 제작된 질화실리콘막(Si3N4막), 산화실리콘막(SiO2막), 산화알루미늄막(Al2O3막) 등이 형성되는데, 이 도면에서는 생략한다.
제1 전극(102)은 금속막으로 형성되기 때문에 EL소자(200b) 중에서 광반사판으로서의 기능을 갖는다. 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))은 투광성을 갖는 산화물 반도체막으로 형성되기 때문에 제1 전극(102)에서 반사되는 빛의 감쇠를 막을 수 있어 광추출효율(외부양자효율)을 높일 수 있다.
탑 에미션형 EL소자(200b)는 바텀 에미션형 EL소자(200a)와 제3 전극(118) 및 제1 전극(102)의 구성이 다를 뿐이다. 즉, 본 실시형태에 관한 EL소자는 역적형 구조를 공통으로 하면서 근소한 변경으로 바텀 에미션형 및 탑 에미션형 모두를 실현할 수 있다.
도 1에서 나타내는 바텀 에미션형 EL소자(200a) 및 도 2에서 나타내는 탑 에미션형 EL소자(200b)는 전자수송층(106), 전자주입층(110), 발광층(112), 제3 전극(118)이 적어도 종방향으로 적층되고, 또한 제1 절연층(104)을 사이에 두고 전자수송층(106)과 근접하도록 제1 전극(102)이 설치되고, 제2 전극(108)은 개구부(124a)의 주변 영역에 배치된 구조를 갖는다. EL소자(200)은 제3 전극(118) 및 제2 전극(108)으로부터 독립하여 제1 전극(102)의 전위가 제어됨으로써 전자수송층(106)에서 발광층(112)으로 수송되는 캐리어(전자)의 양을 제어할 수 있게 된다. 그리고, EL소자(200)는 제1 전극(102)과 제3 전극(118)의 재료를 적절히 선택함으로써, 바텀 에미션형 및 탑 에미션형의 쌍방의 구조를 실현하는 것을 가능하게 하고 있다.
2. EL소자 구성부재
2-1. 제1 전극 (캐리어 주입량 제어 전극)
제1 전극(102)은 금속 재료, 도전성을 갖는 금속 산화물 재료, 금속 질화물 재료 또는 금속 산질화물 재료를 이용하여 형성된다. 금속 재료로는 알루미늄(Al), 은(Ag), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 등의 금속 재료 또는 이들 금속을 이용한 합금 재료나 적층 금속으로 형성된다. 금속 산화물 재료로는, 예를 들어 산화인듐주석(In2O3·SnO2, ITO), 산화인듐아연(In2O3·ZnO, IZO), 산화주석(SnO2), 산화아연(ZnO) 등을 이용할 수 있다. 또한 금속 산화물 재료로서 니오븀(Nb)을 도핑한 산화티타늄(TiOx:Nb) 등을 이용할 수 있다. 금속 질화물 재료로는 질화티타늄(TiNx), 질화지르코늄(ZrNx) 등을 이용할 수 있다. 금속 산질화물 재료로는 산질화티타늄(TiOxNy), 산질화탄탈(TaOxNy), 산질화지르코늄(ZrOxNy), 산질화하프늄(HfOxNy) 등을 이용할 수 있다. 이들 금속 산화물 재료, 금속 질화물 재료, 금속 산질화물 재료에 대하여 도전성을 향상시키는 미량의 금속 원소가 첨가되어 있을 수 있다. 예를 들어, 탄탈(Ta)이 도핑된 산화티타늄(TiOx:Ta)을 사용할 수도 있다.
제1 전극(102)을 형성하는 재료는 EL소자(200)가 탑 에미션형인지, 바텀 에미션형인지에 따라서도 적당하게 선택된다. 바텀 에미션형의 경우, 제1 전극(102)이 도전성을 가지면서 투광성을 갖는 금속 산화물 재료, 금속 질화물 재료 또는 금속 산질화물 재료로 형성된다. 이에 따라, EL소자(200a)는 발광층(112)에서 발광한 빛을 제1 전극(102)을 투과시켜 출사할 수 있다. 한편, 탑 에미션형의 경우 제1 전극(102)은 가시광에 대한 반사율이 높은 금속 재료로 형성된다. EL소자(200b)는 제1 전극(102)이 금속 재료로 형성됨으로써 발광층(112)에서 발광한 빛을 반사시켜 제3 전극(118)으로부터 출사할 수 있다.
2-2. 제1 절연층
제1 절연층(104)은 무기절연재료를 이용하여 형성된다. 무기 절연 재료로는 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등을 선택할 수 있다. 제1 절연층(104)은 플라즈마 CVD(Chemical Vapor Deposition)법, 스퍼터링법 등을 이용하여 형성된다. 제1 절연층(104)은 50nm~900nm, 바람직하게는 100nm~600nm의 막 두께로 형성된다. 제1 절연층(104)의 막 두께를 상기 범위로 함으로써, 제1 전극(102)에 의해 생성되는 전계를 전자수송층(106)에 작용시킬 수 있으며, 바이어스 전압을 높인 경우에도 터널 효과에 의해 제1 전극(102)에서 전자수송층(106)으로 터널 전류가 흐르는 것을 방지할 수 있다.
제1 절연층(104)은 이러한 절연재료가 이용됨으로써 절연성과 투명성을 겸비할 수 있다. 그에 따라, 바텀 에미션형 EL소자(200a) 및 탑 에미션형 EL소자(200b) 모두에 적용할 수 있다. 또한, 제1 전극(102)과 전자수송층(106) 사이 및 제1 전극(102)과 제2 전극(108)을 절연할 수 있다.
2-3. 제2 절연층
본 실시형태에서, 제2 절연층(120)은 극성을 갖는 유기절연재료로 형성된다. 제2 절연층(120)은, 예를 들어 직쇄계 불소 유기재료가 이용될 수 있다. 직쇄계 불소 유기 재료로는, 예를 들어 플루오로알킬실란(FAS)계 재료가 이용된다. 플루오로알킬실란(FAS)계 재료로는, 예를 들어 1H,1H,2H,2H-퍼플루오로데실트라이클로로실레인(FDTS), 트라이데카플루오로-1,1,2,2-테트라하이드로옥틸트라이클로로실레인(FOTS) 등이 이용된다.
또한, 제2 절연층(120)은, 예를 들어 감광성 수지 재료에 불소계 발액제가 포함될 수도 있다. 직쇄계 불소 유기 재료를 주체로 하는 포지티브형 감광성 수지 조성물이나 네거티브형 감광성 수지 조성물이 이미 시판되고 있으며, 이들 감광성 수지 조성물에 불소계 발액제를 적당량 혼합하여 발액 성능을 조정하는 것이 가능하다.
제2 절연층(120)은 직쇄계 불소 유기재료를 이용하여 형성됨으로써 젖음성(wettability)이 낮고 발액성이 높은 표면이 형성된다. 달리 말하면, 쌍극성을 갖는 분자나 측쇄를 포함하는 제2 절연층(120)을 형성함으로써, 미시(미크로) 상 분리현상에 의해 제2 절연층(120)의 상면에 음의 전하가 나타나게 되고, 후술하는 바와 같이, 제2 절연층(120)에는 제1 전자수송층(106a)을 노출시키는 개구부(124)가 형성되고, 그 후, 제2 절연층(120)의 개구부(124)에 제2 전자수송층(106b)이 형성된다. 개구부(124)에 있어서의 제2 절연층(120)의 측면은 젖음성이 높고, 친액성이 높다. 제2 절연층(120) 상면의 발액성 및 개구부 측면의 친액성을 이용함으로써, 제2 전자수송층(106b)을 제2 절연층(120)의 개구부(124)에 효율적으로 배치할 수 있다.
또한, 제2 절연층(120)에는 폴리이미드, 아크릴, 에폭시 등의 유기절연재료가 이용될 수 있다. 이 경우, 제2 절연층(120) 상면은, 예를 들어 불소계 플라즈마 처리에 의해 발액성을 향상시킬 수도 있다.
한편, 제2 절연층(120)을 유기절연재료로 형성함으로써 개구부(124)의 단면 형상을 제어하는 것이 용이해진다. 제2 절연층(120)의 개구부(124)는 테이퍼 형태로 경사져 있는 것이 바람직하나, 감광성의 유기절연재료를 이용함으로써 개구부(124)의 단면 형상을 테이퍼 형태로 성형할 수 있다. 제2 절연층(120)의 막 두께는 특별히 한정되지 않지만, 예를 들어 200nm~5000nm 두께로 형성될 수도 있다. 제2 절연층(120)에 평탄화막으로서의 기능을 갖게 하는 경우에는 막 두께를 2㎛~5㎛ 정도까지 두껍게 하는 것이 좋다.
2-4. 전자수송층
전자수송층(106)은 제2 전극(108)부터 주입되는 커리어(전자)를 EL소자(200)의 발광 영역의 면내에 수송하기 위해서, 전자 이동도가 높은 재료로 형성되는 것이 좋다. 또 전자수송층(106)은 바텀 에미션형의 경우 발광층보다 광사출 쪽에 배치되므로 양호한 가시 광선 투과성을 가진 재료로 형성되는 것이 좋다. 또 제1 전자수송층(106a)와 제2 전자수송층(106b)의 캐리어 농도를 다르게 할 수 있도록 캐리어 농도의 제어가 용이한 재료로 형성되는 것이 좋다.
본 실시형태에서 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))은 금속 산화물 재료가 이용된다. 금속 산화물 재료로는, 밴드갭이 2.8eV 이상, 바람직하게는 3.0eV 이상이며, 전자 이동도가 높은 산화물 반도체 재료를 이용하는 것이 바람직하다. 이런 산화물 반도체 재료는 박막을 형성한 경우에도 반도체 특성을 가진 빛에 대해서 투명하고 n형 전기 전도성을 가진다.
전자수송층(106)에 적용되는 산화물 반도체 재료로는, 사원계 산화물 재료, 삼원계 산화물 재료, 이원계 산화물 재료 및 일원계 산화물 재료 등을 예시로 들 수 있다. 여기서 예시되는 금속 산화물 재료는, 밴드갭이 2.8eV 이상이며, n형의 전도성을 보이고 산소 결핍 등에 의한 도 농도를 제어할 수 있으므로 산화물 반도체로 분류된다.
사원계 산화물 재료로서 In2O3-Ga2O3-SnO2-ZnO계 산화물 재료, 삼원계 산화물 재료로서 In2O3-Ga2O3-ZnO계 산화물 재료, In2O3-SnO2-ZnO계 산화물 재료, In2O3-Ga2O3-SnO2계 산화물 재료, In2O3-Ga2O3-SmOx계열 산화물 재료, In2O3-Al2O3-ZnO계 산화물 재료, Ga2O3-SnO2-ZnO계 산화물 재료, Ga2O3-Al2O3-ZnO계 산화물 재료, SnO2-Al2O3-ZnO계 산화물 재료, 이원계 산화물 재료로서 In2O3-ZnO계 산화물 재료, In2O3-Ga2O3계 산화물 재료, In2O3-WO3계 산화물 재료, In2O3-SnO2계 산화물 재료, SnO2-ZnO계 산화물 재료, Al2O3-ZnO계 산화물 재료, Ga2O3-SnO2계 산화물 재료, Ga2O3-ZnO계 산화물 재료, Ga2O3-MgO계 산화물 재료, MgO-ZnO계 산화물 재료, SnO2-MgO계 산화물 재료, In2O3-MgO계 산화물 재료, 일원계 산화물 재료로서 In2O3계 금속 산화물 재료, Ga2O3계 금속 산화물 재료, SnO2계 금속 산화물 재료, ZnO계 금속 산화물 재료를 사용할 수 있다.
또, 상기 금속 산화물 재료에는 실리콘(Si), 니켈(Ni), 텅스텐(W), 하프늄(Hf), 티타늄(Ti), 지르코늄(Zr), 탄탈(Ta)이 포함되어 있을 수 있다. 또한 예를 들면, 상기에서 제시하는 In-Ga-Zn-O계 산화물 재료는 적어도 In과 Ga와 Zn을 포함한 금속 산화물 재료이며 그 조성비에 특히 제한은 없다. 또 다른 표현을 하면 제1 전자수송층(106a)및 제2 전자수송층(106b)은 화학식 InMO3(ZnO)m(m>0)로 표기되는 재료를 사용할 수 있다. 여기서 M은 Ga, Al, Mg, Ti, Ta, W, Hf및 Si에서 선택된하나 또는 복수의 금속 원소를 나타낸다. 또한 상기의 사원계 산화물 재료, 삼원계 산화물 재료, 이원계 산화물 재료, 일원계 산화물 재료는 포함되는 산화물이 화학 양론적 조성의 것에 국한되지 않고 화학 양론적 조성에서 어긋난 조성을 갖는 산화물 재료로 구성될수도 있다. 또한, 전자수송층(106)으로서의 산화물 반도체층은 비정질상을 가지고 있을 수 있고, 결정성을 가지고 있을 수도 있으며, 또는 비정질상과 결정상이 혼합되어 있을 수도 있다.
제1 전자수송층(106a) 및 제2 전자수송층(106b)은 각각 조성이 다른 산화물 반도체 재료로 형성되는 것이 바람직하다. 예를 들어, 제1 전자수송층(106a)은 높은 전자이동도와 높은 PBTS 신뢰성 평가를 얻을 수 있는 주석(Sn)계의 산화물 반도체(InGaSnOx, InWSnOx, InSiSnOx)로 형성되는 것이 바람직하다. 제2 전자수송층(106b)은 입경 결정화가 어렵고 비정질막이나 나노미세결정막을 형성하기 쉬운 아연(Zn)계의 산화물 반도체(ZnSiOx, ZnMgOx, ZnAlOx, ZnIn, ZnGaOx 등)로 형성되는 것이 바람직하다. 달리 말하면, 제1 전자수송층(106a)은 산화주석과 산화인듐을 주성분으로 하고 산화갈륨, 산화텅스텐, 산화알루미늄 및 산화실리콘으로부터 선택된 적어도 일종을 포함하는 금속산화물인 것이 바람직하며, 제2 전자수송층(106b)은 산화아연을 주성분으로 하고 산화실리콘, 산화마그네슘, 산화인듐, 산화알루미늄 및 산화갈륨으로부터 선택된 적어도 일종을 포함하는 금속산화물인 것이 바람직하다. 제2 전자수송층(106b)으로서, 큰 입자로의 결정화가 어렵고 비정질막이나 나노미세결정막을 형성하기 용이한 재료를 선택함으로써 공간전하 제한전류를 흘리는 것이 가능해져 수명이 긴 EL소자를 형성할 수 있다.
이와 같이 조성이 다른 산화물 반도체 재료를 선택함으로써, 제1 전자수송층(106a) 및 제2 전자수송층(106b)의 밴드갭을 최적화할 수 있다. 예를 들면, 제1 전자수송층(106a)의 밴드갭에 대하여, 제2 전자수송층(106b)의 밴드갭을 크게 할 수 있다. 구체적으로는, 제1 전자수송층(106a)의 밴드갭을 3.0eV 이상으로 하고, 제2 전자수송층(106b)의 밴드갭을 제1 전자수송층(106a)의 밴드갭 이상으로 할 수 있다. 제2 전자수송층(106b)의 밴드갭은 3.4eV 이상으로 하는 것이 바람직하다. 제2 전자수송층(106b)의 밴드갭을 3.4eV 이상으로 함으로써 청색광의 흡수를 감소시키고 신뢰성을 향상시킬 수 있다.
또 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))으로서 산화인듐주석(In2O3·SnO2, ITO), 산화인듐아연(In2O3·ZnO, IZO), 산화주석(SnO2), 산화티타늄(TiOx) 등이 이용된다. 금속 질화물 재료로는 질화갈륨(GaN), 질화알루미늄갈륨(GaAlNx) 등이 이용된다. 금속산질화물 재료로는 산질화티타늄(TiOxNy), 산질화탄탈(TaOxNy), 산질화지르코늄(ZrOxNy), 산질화하프늄(HfOxNy) 등이 이용된다. 이들 금속 산화물 재료, 금속 질화물 재료, 금속 산질화물 재료에 대하여 도전성을 향상시키는 미량의 금속 원소가 첨가되어 있을 수 있다. 예를 들어 니오븀이 도핑된 산화티타늄(TiOx:Nb)을 사용할 수 있다. 이들 금속 화합물의 밴드갭을 적어도 2.8eV 이상으로 하기 위해서는 산소 함유량 또는 질소 함유량을 조정할 수 있다.
산화물 반도체 재료로 형성되는 제1 전자수송층(106a)은 스퍼터링법, 진공 증착법, 도포법 등에 의해 형성될 수 있다. 산화물 반도체 재료로 형성되는 제2 전자수송층(106b)은 도포법에 의해 형성될 수 있다. 제1 전자수송층(106a)은 10nm~70nm의 막 두께를 가지며, 제2 전자수송층(106b)은 150nm~900nm의 막 두께로 형성되는 것이 바람직하다. 이물질이나 파티클에 의한 내전압 저하나 브레이크 다운을 방지하기 위해서는 제2 전자수송층(106b)은 가능한 한 막 두께를 두껍게 하는 것이 좋다.
제1 전자수송층(106a)의 캐리어 농도는 제2 전자수송층(106b)의 캐리어 농도와 비교하여 10배 이상 바람직하게는 100배 이상 높은 것이 바람직하다. 예를 들면, 제1 전자수송층(106a)의 캐리어 농도(전자 농도)는 1014/cm3~1019/cm3의 범위에 있고, 제2 전자수송층(106b)의 캐리어 농도(전자 농도)는 1011/cm3~1017/cm3의 범위에 있으며, 쌍방의 캐리어 농도 차이는 상술한 바와 같이 1자리 이상, 바람직하게는 2자리 이상 차이가 있는 것이 바람직하다.
또한, 제1 전자수송층(106a)의 전자이동도에 대하여, 제2 전자수송층(106b)의 전자이동도는 10분의 1 이하인 것이 바람직하다. 예를 들면, 제1 전자수송층(106a)의 전자 이동도는 10cm2/V·sec~200cm2/V·sec인 것이 바람직하고, 제2 전자수송층(106b)의 전자 이동도는 0.001cm2/V·sec~10cm2/V·sec인 것이 바람직하다.
제1 전자수송층(106a)은 상술한 바와 같은 높은 캐리어 농도 및 높은 전자 이동도를 가짐으로써 제1 전극(102)에 양의 전압이 인가되었을 때에 단시간에 저저항화를 도모할 수 있다. 제1 전자수송층(106a)은 이러한 물성을 가짐으로써, 제2 전극(108)으로부터 주입된 전자의 면내 분포를 균일화할 수 있다. 달리 말하면, 제2 전극(108)에 의해 제1 전자수송층(106a)의 주변부로부터 주입된 캐리어(전자)를 중앙 방향으로 수송하여 발광 영역에서의 전자 농도의 균일화를 도모할 수 있다. 이것에 의해, EL소자(200)의 발광 강도의 면내 균일화를 도모할 수 있다. 또한, 전자 이동도가 높은 제1 전자수송층(106a)을 이용함으로써, 제2 전극(108)으로부터 주입된 캐리어(전자)를 제1 전극(102)의 전계가 작용하는 영역으로 단시간에 수송할 수 있다.
제2 전자수송층(106b)은 발광층(112)과 근접하게 배치된다. 그 때문에 제2 전자수송층(106b)의 캐리어 농도(전자 농도)가 1020/cm3 이상이면 발광층(112)에 있어서의 여기 상태가 활성상실하여 발광 효율을 저하시켜 버린다. 한편, 제2 전자수송층(106b)의 캐리어 농도(전자 농도)가 1011/cm3 이하이면 발광층(112)에 공급되는 캐리어가 감소하여 충분한 휘도를 얻을 수 없다. 이와 같이, 제1 전자수송층(106a)과 제2 전자수송층(106b)의 캐리어 농도 및 전자이동도를 다르게 함으로써 EL소자(200)의 발광효율을 높이고 발광강도의 면내 균일화를 도모할 수 있다. 제2 전자수송층(106b)에 흐르는 전류는 공간전하 제한전류인 것이 균일 발광 강도를 얻기 위해 필요하다.
2-5. 제2 전극(음극)
EL소자의 음극 재료로서는 기존 알루미늄-리튬 합금(AlLi), 마그네슘·은 합금(MgAg) 등의 재료가 이용되고 있다. 그러나 이들 재료는 대기 중의 산소나 수분의 영향을 받고 퇴화하기 쉽고 취급이 곤란한 재료이다. 또 이들 재료는 금속 또는 알칼리 금속이며, 투과성을 갖기 위해서는 박막화하고 침투막 필요가 있다. 하지만 음극을 박막화하면 시트 저항이 높아질 문제가 된다. 전극의 저항은 EL소자의 안에서 직렬 저항 성분으로 작용하기 때문에 음극의 박막화는 구동 전압을 높이고 소비 전력을 증가시키는 요인이다. 또 EL소자의 발광 영역의 면내에서 발광 강도(휘도)의 불균일성 원인도 된다.
본 실시형태와 관련한 EL소자(200)는 제2 전극(108)이 도전성을 가진 금속 산화물 재료, 금속 질화물 재료 또는 금속 산질화물 재료에서 형성된다. 환언하면 제2 전극(108)은 저저항 산화물 전도체막에 의해 형성된다. 금속 산화물 전도체 재료로서는, 예를 들면, 산화인듐주석 (In2O3·SnO2, ITO), 산화인듐아연 (In2O3·ZnO, IZO), 산화인듐주석실리콘(In2O3·SnO2·SiO2, ITSO), 산화주석(SnO2), 산화알루미늄아연주석(Al2O3·ZnO·SnO2, AZTO), 산화갈륨아연주석(Ga2O3·ZnO·SnO2, GZTO), 산화아연주석(ZnO·SnO2, ZTO), 산화갈륨주석(Ga2O3·SnO2, GTO)등을 이용할 수 있다. 이런 금속 산화물 재료는 제1 전자수송층(106a)과 좋은 오믹 컨택을 형성할 수 있다.
또 제2 전극(108)은 금속 산화물 재료로서 니오븀(Nb)이 도핑된 산화티타늄(TiOx:Nb) 등을 적용할 수 있고 금속 질화물 재료로는 질화티탄(TiNx), 질화지르코늄(ZrNx) 등을 적용할 수 있고, 금속산질화물 재료로는 산질화티타늄(TiOxNy), 산질화탄탈(TaOxNy), 산질화지르코늄(ZrOxNy), 산질화하프늄(HfOxNy) 등을 적용할 수 있다. 또 이들 금속 산화물 재료, 금속 질화물 재료, 금속 산질화물 재료에는 전도성을 향상시키는 미량 금속 원소가 첨가되어 있을 수도 있다. 예를 들면, 탄탈이 도핑된 산화티타늄(TiOx:Ta)을 사용할 수 있다. TiSiOx 등의 고융점 금속 실리사이드 산화물을 사용할 수 있다. 이런 n형 전기 전도성을 나타내는 금속 산화물 재료, 금속 질화물 재료, 금속 산질 화물 재료를 이용하여 배선(111)과 접촉시켰을 경우에서도 접합의 안정성을 확보할 수 있다. 즉, 이러한 금속 산화물 재료, 금속 질화물 재료, 금속 산질화물 재료를 이용함으로써, 저전위를 갖는 알루미늄(Al)과의 산화 환원 반응(국소적 전지 반응)을 방지할 수 있다.
제2 전극(108)의 캐리어 농도는 1020/cm3~1021/cm3인 것이 바람직하다. 제2 전극(108)은 이러한 캐리어 농도를 가짐으로써 저저항화를 도모하고 직렬 저항 손실을 억제할 수 있다. 그에 따라, EL소자(200)의 소비 전력을 저감하고 전류 효율을 높일 수 있다.
2-6. 전자주입층
EL소자에 있어서, 전자주입층은 음극에서 전자 수송 재료로 전자를 주입하기 위한 에너지 장벽을 작게 하기 위해 이용된다. 본 실시형태에 따른 EL소자(200)는 산화물 반도체로 형성되는 전자수송층(106)에서 발광층(112)으로 전자가 쉽게 주입될 수 있도록 전자주입층(110)이 설치되는 것이 바람직하다. 전자주입층(110)은 전자수송층(106)과 발광층(112) 사이에 마련된다. 도 1 및 도 2에 도시된 바와 같이 전자주입층(110)은 표시영역 전면에 형성되는 것이 수율 향상과 신뢰성 향상을 위해서는 중요하다.
전자주입층(110)은 전계발광 재료를 포함하여 형성되는 발광층(112)에 전자를 주입하기 위해 일함수가 작은 재료를 이용하여 형성되는 것이 바람직하다. 전자주입층(110)은 칼슘(Ca) 산화물, 알루미늄(Al) 산화물을 포함하여 구성된다. 전자주입층(110)으로서는, 예를 들면, C12A7(12CaO·7Al2O3) 일렉트라이드를 이용하는 것이 바람직하다. C12A7 일렉트라이드는 반도체 특성을 가지며, 고저항에서 저저항까지 제어하는 것이 가능하며, 일함수도 2.4eV~3.2eV로 알칼리 금속과 비슷하여 전자주입층(110)으로 바람직하게 이용할 수 있다.
C12A7 일렉트라이드에 의한 전자주입층(110)은 C12A7 전자화물의 다결정체를 타겟으로 스퍼터링법으로 제작된다. C12A7 일렉트라이드는 반도체 특성을 가지므로 전자주입층(110)의 막 두께는 1nm~10nm 범위로 할 수 있다. 덧붙여 C12A7 일렉트라이드는 Ca:Al의 몰비가 13:13~11:16 범위에 있는 것이 바람직하다. C12A7 일렉트라이드를 이용한 전자주입층(110)은 스퍼터링법을 이용하여 형성할 수 있다. C12A7 일렉트라이드로 형성되는 전자주입층(110)은 비정질인 것이 바람직하지만 결정성을 가지고 있을 수도 있다.
C12A7 일렉트라이드는 대기중에서 안정하므로 종래부터 전자주입층으로 이용되고 있는 플루오르화리튬(LiF), 산화리튬(Li2O), 염화나트륨(NaCl), 염화칼륨(KCl) 등의 알칼리금속 화합물과 비교하여 취급이 간편한 이점을 갖는다. 이에 따라, EL소자(200)의 제조 공정에 있어서 건조 공기 또는 불활성 기체 중에서 작업을 할 필요가 없게 되어 제조 조건의 제한이 완화되게 된다.
또한, C12A7 일렉트라이드는 이온화 퍼텐셜이 크기 때문에 발광층(112)을 사이에 두고 정공수송층(114)과 반대측에 배치함으로써 정공블록층으로 이용할 수 있다. 즉, 전자수송층(106)과 발광층(112) 사이에 C12A7 일렉트라이드로 형성되는 전자주입층(110)을 마련함으로써 발광층(112)에 주입된 정공이 제2 전극(108)측으로 뚫고 나가는 것을 억제하여 발광효율을 높일 수 있다. 또 산화마그네슘아연(MgxZnyO, 예를 들어 Mg0.3Zn0.7O)이나 Zn0.75Si0.25Ox, LaMgOx, MgSiOx 등도 일함수가 3.1eV로 작아 대기 중 안정성이 높으므로 마찬가지로 전자주입층으로 사용할 수 있다. 이들 막 두께도 C12A7과 마찬가지로 1nm~10nm 범위이면 양호한 전자주입층으로 사용 가능하다. Zn0.7Mg0.3Ox나 Zn0.75Si0.25Ox 등의 밴드갭은 3.9eV~4.1eV로 크기 때문에 발광층(112)으로부터의 정공 주입을 막는 것이 가능하다. Zn0.7Mg0.3Ox와 Zn0.75Si0.25Ox를 1:4~1:10 범위에서 혼합한 삼원계 금속산화물 반도체 재료로도 전자주입층으로 사용 가능하다. 전자주입층은 스퍼터 성막법으로 성막하므로 Ar과 O2 혼합가스의 산소분압을 조정함으로써 막 두께 10nm일 때 107Ω·cm 이상의 비저항값이 되도록 하면 옆 화소와의 크로스토크를 방지할 수 있다.
2-7. 발광층
발광층(112)은 전계발광 재료를 이용하여 형성된다. 전계발광 재료로는, 예를 들어 형광을 발광하는 형광성 화합물 재료, 인광을 발광하는 인광성 화합물 재료 또는 열활성화 지연 형광 재료(Thermally activated delayed fluorescence, TADF) 등을 이용할 수 있다.
예를 들면, 청색 계열의 발광재료로서 N,N'-비스[4-(9H-카바졸-9-일)페닐]-N,N'-다이페닐스틸벤-4,4'-다이아민 (YGA2S), 4-(9H-카바졸-9-일)-4'-(10-페닐-9-안트릴)트라이페닐아민 (YGAPA) 등을 이용할 수 있다. 녹색계 발광 재료로는 N-(9,10-다이페닐-2-안트릴)-N,9-다이페닐-9H-카바졸-3-아민 (2PCAPA), N-[9,10-비스(1,1'-바이페닐-2-일)-2-안트릴]-N,9-다이페닐-9H-카바졸-3-아민 (2PCABPhA), N-(9,10-다이페닐-2-안트릴)-N,N',N'-트라이페닐-1,4-페닐렌다이아민 (2DPAPA), N-[9,10-비스(1,1'-바이페닐-2-일)-2-안트릴]-N,N',N'-트라이페닐-1,4-페닐렌다이아민 (2DPABphA), N-[9,10-비스(1,1'-바이페닐-2-일)-N-[4-(9H-카바졸-9-일)페닐]-N-페닐안트라센-2-아민 (2YGAB PhA), N,N,9-트라이페닐안트라센-9-아민 (DPhAPhA) 등을 이용할 수 있다. 적색 계열의 발광 재료로는 N,N,N',N'-테트라키스(4-메틸페닐)테트라센-5,11-다이아민 (p-mPhTD), 7,13-다이페닐-N,N,N',N'-테트라키스(4-메틸페닐)아세나프토[1,2-a]플루오란텐-3,10-다이아민 (p-mPhAFD) 등을 이용할 수 있다. 또, 비스[2-(2'-벤조[4,5-α]티에닐)피리디네이토-N,C3']이리듐(III)아세틸아세토네이트 (Ir(btp)2(acac))와 같은 인광 재료를 이용할 수 있다.
이외에도 발광층(112)으로서 양자점(Quantum dot, QD)이나 페로브스카이트계 무기 발광 재료, 페로브스카이트계 무기-유기 하이브리드 발광 재료 등의 공지된 각종 재료를 사용할 수 있다. 발광층(112)은 증착법, 전사법, 스핀코팅법, 스프레이코팅법, 인쇄법(잉크젯 인쇄법, 그라비아 인쇄법) 등으로 제작할 수 있다. 발광층(112)의 막 두께는 적절히 선택되면 좋으나, 예를 들면, 10nm~100nm의 범위에서 마련된다.
또한, 도 1 및 도 2에서는 발광층(112)이 EL소자마다 분리되어 있는 예를 나타내지만, 복수의 EL소자가 동일 평면상에 배열되는 경우 발광층(112)은 복수의 발광 소자에 걸쳐 연속되도록 마련될 수 있다. 발광층(112)과 정공수송층(114) 사이에 전자 저지층을 전면에 형성할 수 있으나, 도 1 및 도 2에서는 생략한다.
2-8. 정공수송층
정공수송층(114)은 정공 수송성을 갖는 재료를 이용하여 형성된다. 정공수송층(114)은, 예를 들어 아릴아민계 화합물, 카르바졸기를 포함하는 아민 화합물 및 플루오렌 유도체를 포함하는 아민 화합물 등일 수 있다. 정공수송층(114)은, 예를 들어 4,4'-비스[N-(나프틸)-N-페닐아미노]바이페닐 (α-NPD), N,N'-비스(3-메틸페닐)-(1,1'-바이페닐)-4,4'-다이아민 (TPD), 2-TNATA, 4,4', 4''-트리스(N-(3-메틸페닐)-N-페닐아미노)트라이페닐아민 (MTDATA), 4,4'-N,N'-다이카르바졸바이페닐 (CBP), 4,4'-비스[N-(9,9-다이메틸플루오렌-2-일)-N-페닐아미노]바이페닐 (DFLDPBi), 4,4'-비스[N-(스파이로-9,9'-바이플루오렌-2-일)-N-페닐아미노]바이페닐 (BSPB), 스파이로-NPD, 스파이로-TPD, 스파이로-TAD, TNB 등의 유기 재료가 이용된다.
정공수송층(114)은 진공증착법, 도포법 등 일반적인 성막 방법에 의해 제작된다. 정공수송층(114)은 10nm~500nm의 막 두께로 제작된다.
2-9. 정공주입층
정공주입층(116)은 유기층에 대하여 정공 주입성이 높은 물질을 포함한다. 정공 주입성이 높은 물질로는 몰리브덴 산화물이나 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물 등의 금속 산화물을 이용할 수 있다. 또한 프탈로시아닌 (H2Pc), 구리(II)프탈로시아닌 (CuPc), 바나딜프탈로시아닌 (VOPc), 4,4',4''-트리스(N,N-다이페닐아미노)트라이페닐아민 (TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트라이페닐아민 (MTDATA), 4,4'-비스[N-(4-다이페닐아미노페닐)-N-페닐아미노]바이페닐 (DPAB), 4,4'-비스(N-{4-[N'-(3-메틸페닐)-N'-페닐아미노]페닐}-N-페닐아미노)바이페닐 (약칭: DNTPD), 1,3,5-트리스[N-(4-다이페닐아미노페닐)-N-페닐아미노]벤젠 (DPA3B), 3-[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸 (PCzPCA1), 3,6-비스[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸 (PCzPCA2),3-[N-(1-나프틸)-N-(9-페닐카르바졸-3-일)아미노]-9-페닐카르바졸 (PCzPCN1), 2,3,6,7,10,11-헥사시아노-1,4,5,8,912-헥사아자트라이페닐렌 (HAT-CN) 등의 유기 화합물을 이용할 수 있다.
이러한 정공주입층(116)은 진공증착법, 도포법 등 일반적인 성막방법에 의해 제작된다. 정공주입층(116)은 1nm~100nm의 막 두께로 제작된다.
2-10. 제3 전극(양극)
제3 전극(118)은, 일함수가 큰(구체적으로는 4.0eV 이상) 금속, 합금, 도전성 화합물로 제작된다. 제3 전극(118)에는, 예를 들어 산화인듐주석(ITO), 산화인듐아연(IZO), 산화텅스텐 및 산화아연을 함유한 산화인듐(IWZO) 등이 이용된다. 이들 도전성 금속 산화물 재료가 이용되는 제3 전극(118)은 진공증착법, 스퍼터링법에 의해 제작된다.
도 1을 참조하여 설명한 바와 같이, 바텀 에미션형 EL소자(200a)의 경우, 제3 전극(118)은 출사면의 이면에 위치하기 때문에 광반사면을 갖는 것이 바람직하다. 이 경우, 제3 전극(118)은 투명 도전막 위에 금속막이 적층되어 있는 것이 바람직하다. 한편, 도 2를 참조하여 설명한 바와 같이 탑 에미션형 EL소자(200b)의 경우, 제3 전극(118)은 상술한 바와 같은 투명 도전막을 이용하여 형성될 수 있다.
2-11. 배선
배선(111)은 알루미늄(Al), 구리(Cu) 등의 도전율이 높은 금속재료가 이용된다. 예를 들어 배선(111)은 알루미늄 합금, 구리 합금 또는 은 합금을 이용하여 제작된다. 알루미늄 합금으로는 알루미늄 네오디뮴 합금(Al-Nd), 알루미늄 티타늄 합금(Al-Ti), 알루미늄 실리콘 합금(Al-Si), 알루미늄 네오디뮴 니켈 합금(Al-Nd-Ni), 알루미늄 카본 니켈 합금(Al-C-Ni), 구리 니켈 합금(Cu-Ni) 등을 적용할 수 있다. 이러한 금속 재료를 이용하면, 내열성을 가짐과 아울러 배선 저항을 저감할 수 있다. 또한, Mo/Al/Mo, Mo/Cu/Mo 등의 3층 적층 구조의 전극도 유효하다. 즉, 상기 금속재료를 몰리브덴(Mo), 지르코늄(Zr), 티타늄(Ti), 또는 이들 합금재료를 포함하는 산화방지층으로 끼워진 3층 적층구조를 적용할 수도 있다.
3. EL소자의 동작
도 3, 도 4 및 도 5를 참조하여 본 실시형태에 관한 EL소자의 동작을 설명한다. 또한, 본 절에서 나타내는 EL소자(200)은 모식적인 구조를 나타낸다.
3-1. 발광 및 비발광 동작
도 3은 본 실시형태에 관한 EL소자(200)의 구성을 모식적으로 나타낸다. 도 3은 EL소자(200)를 구성하는 부재로서, 제2 전극(108), 전자수송층(106), 전자주입층(110), 발광층(112), 정공수송층(114), 정공주입층(116), 제3 전극(118), 제1 절연층(104) 및 제1 전극(102)이 설치된 구조를 나타낸다.
EL소자(200)는 발광 다이오드의 일종으로 제3 전극(양극)(118)과 제2 전극(음극)(108) 사이에 순방향 전류를 흘려 발광한다. 도 3은 제3 전극(118)과 접지 사이에 제3 전원(128c)이 접속되고, 제2 전극(10)8과 접지 사이에 제2 전원(128b)이 접속되고, 제1 전극(102)과 제1 전원(128a) 사이에 제2 스위치(130b)가 직렬로 접속되고, 제1 전극(102)과 접지 사이에 제1 스위치(130a)가 접속된 형태를 나타낸다. 도 3은, 스위치(130)에 있어서, 제1 스위치(130a) 및 제2 스위치(130b)가 오프이고, 제1 전극(102)에 바이어스가 인가되지 않는 상태를 나타낸다.
즉, 도 3은 제1 전극(102)과 접지 사이의 도통 상태를 제어하는 제1 스위치(130a)가 오프, 제1 전극(102)과 제1 전원(128a) 사이의 접속을 제어하는 제2 스위치(130b)가 오프 상태를 나타낸다. 이 상태에서는 EL소자(200)은 순방향으로 바이어스되므로 바이어스 전압이 발광 개시 전압 이상이면 제3 전극(118)으로부터 정공이 주입되고 제2 전극(108)으로부터 전자가 주입되는 상태에 있다. EL소자(200)는 제3 전원(128c)에 의해 제3 전극(118)과, 제2 전극(108) 사이에 정전압이 인가된다. 발광 강도는 EL소자(200)에 흐르는 순방향 전류의 크기로 제어할 수 있다.
그러나, 제1 절연층(104) 위에서 전자수송층(106), 제3 전극(118)이 발광층(112)을 사이에 두고 대향 배치되고, 제2 전극(108)이 제1 전자수송층(106a)의 주변부로 접속된 구조에서는 발광영역(전자수송층(106), 전자주입층(110), 발광층(112), 제3 전극(118)이 중첩되는 영역)에서 균일하게 발광할 수 없다. 이 경우, 제3 전극(118)과 제2 전극(108) 사이에 생기는 전계 분포는 발광 영역에서 균일하지 않고, 제2 절연층(120)과 제2 전극(108)의 단부에 전계는 집중된다. 제1 스위치(130a)와 제2 스위치(130b)가 모두 오프된 상태에서는 제2 전극(108)으로부터 주입되는 캐리어(전자)는 제1 전자수송층(106a)의 면내에서 균일하게 분포하지 않고 제2 전자수송층(106b)의 단부에 주입된다. 본 실시형태에 관한 제2 전자수송층(106b)은 단부에 있어서의 막 두께가 중심부에 있어서의 막 두께보다 크기 때문에, 제2 전자수송층(106b)의 단부에 있어서의 전계 집중이 완화된다. 따라서 오프셋 영역(126)을 짧게 할 수 있고 그만큼 발광 영역의 면적을 크게 할 수 있다.
그러나 도 3에서는 제1 스위치(130a) 및 제2 스위치(130b)가 오프이기 때문에, 제1 전극(102)에는 제2 전원(128b)으로부터 전압이 인가되지 않는다. 제2 전극(108)에서 제1 전자수송층(106a)에 주입된 캐리어(전자)는 제1 전극(102)의 영향을 받지 않으므로 제1 전자수송층(106a)의 중앙 영역으로 확산되지 않는다. 즉, 제1 전자수송층(106a)의 주변부에 주입된 캐리어(전자)는 제1 전극(102)에 전압이 인가되지 않음으로써 드리프트되지 않으므로 제1 전자수송층(106a)의 중앙영역 전체로는 넓어지지 않는다. 따라서, 도 3에서 나타내는 바이어스 상태에서는 EL소자(200)는 발광 영역의 중앙부가 어둡고 주변부만이 밝게 발광한다.
도 4는 스위치(130)에 있어서, 제1 스위치(130a)가 온이 되고, 제1 전극(102)의 전위가 접지 전위가 된 상태를 나타낸다. 이 상태에서는, 제1 전자수송층(106)a에는 캐리어(전자)가 존재하지 않고, 제1 전자수송층(106a)은 절연 상태가 된다. 그 결과, EL소자(200)에는 전류가 흐르지 않고, 발광하지 않는 상태(비발광 상태)가 된다. 제1 전극(102)이 바텀 게이트로서 동작하기 때문에 오프셋 영역(126)의 제1 전자수송층(106a)이 공핍층화되어 전류가 흐르지 않게 되기 때문이다.
도 5에 도시된 바와 같이, EL소자(200)의 제3 전극(118)과 제2 전극(108) 사이에 순방향 바이어스를 인가하고, 다시 제2 스위치(130b)를 온으로 하면, 제1 전극(102)에 의해 형성되는 전계가 제1 전자수송층(106a)에 작용한다. 제1 전극(102)에 정전압이 인가되어 있기 때문에, 제2 전극(108)에서 제1 전자수송층(106a)에 주입된 캐리어(전자)는 제1 전자수송층(106a)의 중앙 영역으로 드리프트된다. 그에 따라 캐리어(전자)는 제1 전자수송층(106a)의 주변부로부터 제1 전자수송층(106a)의 중앙 영역으로 수송된다. 정전압이 인가된 제1 전극(102)에 의해 생성되는 전계는 제2 전극(108)으로부터 주입된 캐리어(전자)를 제1 전자수송층(106a)의 면내 전체로 넓히도록 작용한다.
EL소자(200)는 순방향으로 바이어스되어 있으므로, 제1 전자수송층(106a)의 중앙 영역으로 수송된 캐리어(전자)는 제1 전자수송층(106a)에서 발광층(112) 방향으로 이동한다. 제3 전극(118)으로부터 주입된 캐리어(정공)와, 제2 전극(108)으로부터 주입된 캐리어(전자)가 발광층(112)에서 재결합함으로써 여기자(exciton)가 생성되고, 여기상태의 여기자가 기저상태로 천이할 때 포톤이 방출되어 발광으로 관찰된다.
도 5에 도시된 바이어스 상태에서 제1 전자수송층(106a)에 주입되는 캐리어(전자)의 양은 제2 전극(108)의 전압에 의해 제어할 수 있다. 제2 전극(108)의 전압을 크게 함으로써 제1 전자수송층(106a)으로의 캐리어(전자) 주입량을 증가시킬 수 있다. 제1 전자수송층(106a)으로부터 발광층(112)으로 주입되는 캐리어(전자)의 양은 제1 전극(102)의 전압에 의해 제어할 수 있다. 제1 전극(102)의 전압을 크게 함으로써 제2 전극(108)으로부터 주입된 캐리어(전자)를 제1 전자수송층(106a)의 중앙 영역으로 많이 인입하여 발광층(112)으로의 캐리어 주입량을 증가시킬 수 있다.
발광층(112)이 전체적으로 대략 균일하게 발광하려면 제2 전자수송층(106b)에 흐르는 전자가 공간전하 제한전류를 형성하는 것이 바람직하다. 따라서 제2 전자수송층(106b)는 비정질상태, 나노 크기의 미세결정상태 또는 이들의 혼합상태인 것이 바람직하다. 제1 전자수송층(106a)은 나노 크기의 미세결정을 포함하고, 밀도가 높은 막인 것이 바람직하다.
이와 같이, 본 실시형태에 따른 EL소자(200)는 제3 전극(118) 및 제2 전극(108)에 더하여 제1 전극(102)을 가짐으로써 발광층(112)에 주입되는 캐리어의 농도를 제어할 수 있다.
더욱이 본 실시형태에 관한 제2 전자수송층(106b)은, 중심부에 비해 단부에 있어서의 막 두께가 크다. 따라서, 제2 전자수송층(106b)의 단부에 전계가 집중되는 것을 억제할 수 있어 내전압성을 향상시킬 수 있다. 더욱이, 제2 전자수송층(106b) 측벽으로부터의 누설을 억제하여 신뢰성을 향상시키려면, 도 17에서 나타낸 바와 같이 제3 절연층(122)을 제2 절연층(120)의 하층에 적층할 수 있다.
또한, 도 5는 제2 전극(108)측에 제1 전극(102)이 배치되는 예를 나타내지만, 제1 전극(102)의 배치를 치환하여 제3 전극(118)의 측에 설치할 수도 있다. 또한, 제1 전극(102)에 더하여 제3 전극(118)측에 캐리어(정공)의 주입량을 제어하는 전극을 더 설치할 수도 있다.
3-2. 캐리어 밸런스 제어
EL소자가 발광하려면 양극에서 정공이 주입되고 음극에서 전자가 주입될 필요가 있다. 그리고, EL소자의 전류 효율(발광 효율)을 높이려면 양극에서 발광층으로 수송되는 정공의 양과 음극에서 발광층으로 수송되는 전자의 양이 일치하도록 균형을 잡을 필요가 있다(이하, "캐리어 밸런스"라고도 한다). EL소자는 캐리어 밸런스를 잡음으로써 전류 효율을 높일 수 있다.
그러나, 종래의 EL소자는 발광층의 정공 이동도에 대하여 전자 이동도가 낮기 때문에 캐리어 밸런스가 무너지고 발광 효율이 저하되는 과제를 가지고 있다. 또한, EL소자는 캐리어 밸런스가 무너져 발광층에서 정공의 수가 과잉되면 발광층과 전자수송층과의 계면에 정공이 축적되어 전류 효율(발광 효율)의 열화를 촉진시키는 요인이 된다는 과제를 가지고 있다. 이에, 정공수송층 및 전자수송층의 재질이나 막 두께를 조정하여 발광층에 주입되는 정공과 전자의 균형을 도모하는 시도가 이루어지고 있다. 그러나, EL소자의 소자 구조 자체를 조정하더라도 발광 특성의 경시 변화나 온도 변화를 추종할 수 없다는 문제가 있다.
이에 반해, 본 발명의 일 실시형태에 따른 EL소자(200)는 제1 전극(102)에 의해 캐리어 밸런스를 제어할 수 있다. 즉, 전자수송층(106)측에 설치된 제1 전극(102)에 의해 발광층(112)으로의 캐리어(전자)의 수송량을 제어함으로써 캐리어 밸런스의 제어를 가능하게 하고 있다. 즉, 제3 전극(118)에서 발광층(112)으로 수송되는 정공의 양에 대하여 제2 전극(108)에서 발광층(112)으로 수송되는 전자의 양이 부족하지 않도록 제1 전극(102)에 따라 전자의 수송량을 증가시킴으로써 발광층(112)에서의 정공과 전자의 수가 같도록 제어할 수 있다. 환언하면, 본 실시형태에 따른 EL소자(200)는 도 32에 도시된 바와 같이 정공수송층(114)에서 발광층(112)으로 주입되는 정공전류에 대하여 전자주입층(110)에서 발광층(112)으로 주입되는 전자전류의 크기가 같도록 제1 전극(102)에 의해 해당 전자전류를 증가시킴으로써 발광층(112)에 있어서의 캐리어 밸런스를 일정하게 유지하는 것을 가능하게 하고 있다.
도 6은 EL소자(200)의 제3 전극(118)과 제2 전극(108) 사이에 인가하는 전압(Vac)을 일정하게 하고 제1 전극(102)에 인가하는 전압(Vg)을 변화시켰을 때에 제3 전극(118)과 제2 전극(108) 사이에 흐르는 전류(Ie)의 관계를 모식적으로 나타내는 그래프이다. 도 6과 같이 제1 전극(102)에 인가하는 전압(Vg)이 0V일 경우, 전자 전류(Ie)는 작고 EL소자(200)의 전면에서 발광은 관측되지 않은 상태이다. 이 상태에서 제1 전극(102)의 전압을 키우면, 제2 전극(108)에서 전자수송층(106)에 주입된 캐리어(전자)는 전자 전류(Ie)의 제1 전자수송층(106a)에서 발광층(112)을 향해서 흐른다. 이때 전자 전류(Ie)은 다이오드의 순방향 전류처럼 지수 함수적으로 증가한다(도 6에서 나타낸 "I 영역").
제1 전극(102)에 인가하는 전압(Vg)을 더 크게 하면 전압(Vg)의 변화량에 대한 전자 전류(Ie)의 증가량이 포화되는 경향으로 Ie-Vg특성 곡선의 구배는 완만하게 된다(도 6에서 나타낸 "II 영역"). 영역 B에서 제1 전극(102)에 인가하는 전압(Vg)의 크기를 제1 전압(Vg1)과 제2 전압(Vg2)사이에서 변화시키면 전자 전류(Ie)는 제1 전류(Ie1)과 제2 전류(Ie2)사이에서 변화한다. 제1 전극(102)의 전압(Vg)이 제1 전압(Vg1)부터 제2 전압(Vg2)의 범위에서 변화하는 영역은 전자 전류(Ie)가 급격히 변화하지 않는 영역이며 EL소자(200)의 발광 강도는 포화되고 있는 영역이 된다.
전자 전류(Ie)의 변화는 발광층(112)에 주입되는 정공과 전자의 양의 증감을 의미한다. 제1 전극(102)의 전압(Vg)을 제1 전압(Vg1)과 제2 전압(Vg2)사이에서 변화시키면 발광층(112)에 주입되는 전자의 양이 변화한다. 즉, 제1 전극(102)의 전압(Vg)을 변화시킴으로써 발광층(112) 내 전자와 정공의 캐리어 균형을 제어할 수 있다. 발광층(112)에 주입되는 전자의 양을 변화시키면 도 34와 같이 전자와 정공이 재결합하는 영역의 중심 위치(발광층(112)의 두께 방향의 발광 영역의 위치)을 전환할 수 있다. 예를 들어 도 34(A)에서는 제1 전극(102)이 제1 전압(V102=Vg1)일 때, 전자 전류가 정공 전류에 비해서 상대적으로 작아지고 발광층(112)에서 발광 영역의 위치는 음극 측(EL(b), 도 6에서 나타낸 "A" 측)이다. 한편, 도 34(C)에서는 제1 전극(102)이 제2 전압(V102=Vg2)일 때, 전자 전류가 정공 전류에 비해서 상대적으로 커지면서 발광층(112)에서 발광 영역의 위치는 양극 측(EL(t), 도 6에서 나타낸 "B" 측)으로 시프트 한다. 도 34(B)에서는 제1 전극(102)이 제2 전압(V102=(Vg1+Vg2)/2)일 때, 전자 전류와 정공 전류가 동등하게 되고 발광층(112)에서 발광 영역의 위치는 중앙부(EL(m))으로 시프트 한다.
이처럼 EL소자(200)는 제1 전극(10)2의 전압으로 발광층(112)에서 발광 영역의 두께 방향의 위치를 제어할 수 있다. 예컨대 1전극(102)의 전압을 제1 전압(Vg1)과 제2 전압(Vg2)사이에서 변화시키면 발광층(112)에서 발광 영역의 위치를 음극 측 A과 양극 측 B사이에서 진동시킬 수 있다. 제1 전극(102)의 전압을 제어함으로써 발광층(112) 전체를 발광 영역으로서 이용할 수 있다. 그러면 발광층(112) 전역을 발광영역으로 골고루 사용할 수 있으므로 휘도 열화의 수명시간(예를 들어 초기 휘도가 70%까지 저하되는 시간)을 늘릴 수 있다. 제1 전극(102)의 전압은 도 6에서 나타나는 Vg1과 Vg2 사이에서 변동하도록 하고 휘도의 세기는 제2 전극(108)과 제3 전극(118)의 전위차(전압)로 제어할 수 있다.
이와 같이, 본 실시형태에 따른 EL소자는 산화물 반도체층에 의해 전자수송층이 형성되고, 해당 전자수송층에 대해 절연층을 사이에 두고 캐리어 주입량을 제어하는 제1 전극이 배치되며, 해당 제1 전극을 양극인 제3 전극(118)과 대향 배치함으로써 발광층으로의 전자 주입량을 제어할 수 있다. 본 실시형태에 따른 EL소자는 캐리어 주입량을 제어하는 제1 전극의 작용에 의해 발광층에서의 전자와 정공의 캐리어 밸런스를 제어할 수 있다. 그에 따라, EL소자의 전류 효율을 높이고 수명 시간을 늘릴 수 있다.
종래의 EL소자의 구조에서는 발광층의 두께 방향 전체가 균일하게 열화되는 일은 없고, 발광층이 불균일하게 열화되므로 휘도 열화를 억제하는 것이 곤란하여 EL소자의 수명 시간을 늘릴 수 없었다. 그러나, 본 발명의 일 실시형태에 관한 EL소자(200)는 제1 전극(102) 전압을 제어함으로써, 발광층(112) 전체를 발광 영역으로 할 수 있고, 그에 따라 발광층(112)의 두께 방향 전체를 균일하게 열화시킬 수 있으므로 휘도 열화에 대한 수명 시간을 늘릴 수 있게 된다. 이에 따라, 발광층(112)의 두께를 종래의 두께(예를 들어 30nm)에서 1.5배~3.0배인 45nm~90nm로 증가시켜도 발광층(112)의 두께방향 전 영역을 발광시킬 수 있으므로 EL소자(200)의 수명을 더욱 길게 할 수 있다. 도 33에서 도시된 바와 같이 제1 전극(102)에 인가되는 전압 V102의 파형은 (A)정현파형, (B)구형계단파형, (C)대형계단파형, (D)삼각파형 등이 적용 가능하나 회로시스템에 따라 최적의 파형을 선택할 수 있다. 한 필드 기간 동안 몇 번 반복하는지에 대한 제한은 없다. 발광 수명을 최대한으로 늘리기 위해서는 중앙부 발광 영역의 발광 시간 비율을 크게 하는 것이 좋다. 도 33의 구형 계단파나 사다리꼴 계단파가 전압파형으로는 바람직하다.
4. EL소자 제작방법
본 발명의 일 실시형태에 관한 EL소자의 제작 방법의 일 예를 도 7, 도 8 및 도 9를 참조하여 설명한다. 이하에서는 도 1에서 나타내는 바텀 에미션형 EL소자(200a)의 제작 방법에 대해 설명한다.
도 7은 기판(100) 위에 제1 전극(102), 제1 절연층(104), 제2 전극(108) 및 배선(111)을 형성하는 단계를 나타낸다. 기판(100)으로는, 예를 들면, 투명 절연 기판이 이용된다. 투명 절연 기판으로는 알루미노규산 유리, 알루미노붕규산 유리 등으로 예시되는 무알칼리 유리기판, 석영기판이 이용된다. 또한, 투명 절연 기판으로서 폴리이미드, 파라계 아라미드, 폴리에틸렌 나프탈레이트(PEN) 등의 수지 기판을 이용할 수 있다.
제1 전극(102)은 산화인듐주석(ITO), 산화인듐아연(IZO) 등의 투명 도전막으로 형성된다. 투명 도전막은 스퍼터링법을 이용하여 30nm~200nm 두께로 형성된다. 제1 전극(102)은 기판(100)의 제1 면에 형성된 투명 도전막에 대해 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고 식각을 수행함으로써 형성된다. 제1 전극(102)은 단면이 테이퍼 형태로 성형되어 있는 것이 바람직하다.
제1 절연층(104)은 산화실리콘막, 질화실리콘막, 산질화실리콘막 등의 무기 투명절연막으로 형성된다. 무기 투명 절연막으로는 플라즈마 CVD(Chemical Vapor Deposition)법 또는 스퍼터링법을 이용하여 형성된다. 제1 절연층(104)의 막 두께는 100nm~500nm 정도의 두께로 형성된다. 제1 절연층(104)은 제1 전극(102)을 매설하도록 형성된다. 이때, 제1 전극(102)의 단면이 테이퍼 형태로 형성되어 있음으로써 단차부를 포함하여 제1 전극(102)을 확실하게 덮을 수 있다.
제2 전극(108)은 도전성을 갖는 금속 산화물 재료, 금속 질화물 재료, 금속 산질화물 재료 또는 고융점 금속 실리사이드 산화물 재료의 피막을 스퍼터링함으로써 형성된다. 예를 들어, 제2 전극(108)을 형성하는 제2 도전막(107)은 30nm~200nm의 막 두께를 갖는 도전성을 갖는 금속 산화물 재료의 막으로 제작된다. 또한, 배선(111)을 형성하는 제3 도전막(109)은 금속 재료 또는 합금 재료의 막을 스퍼터링함으로써 형성된다. 배선(111)을 형성하는 제3 도전막(109)은 저저항화를 도모하기 위해 200nm~2000nm의 금속막에 의해 제작된다.
도 8은 제2 전극(108) 및 배선(111)을 성형하는 리소그래피 공정을 나타낸다. 여기에서는 다계조 노광법(하프톤 노광법)이 적용되고, 1매의 포토마스크에 의해 제2 전극(108) 및 배선(111)의 패턴이 형성된다.
도 8(A)에서 나타낸 바와 같이, 제3 도전막(109) 위에 포지티브형의 포토레지스트막(205)를 형성한다. 포토레지스트막(205)의 노광에는 다계조 마스크(201)을 이용한다. 다계조 마스크(201)에는 다계조 마스크 패턴으로서 노광기의 해상도 이하의 슬릿을 설치하고, 그 슬릿부가 빛의 일부를 차단하여 중간 노광을 실현하는 그레이톤 마스크와, 반투과막을 이용하여 중간 노광을 실현하는 하프톤 마스크가 알려지는데, 본 실시형태에서는 양측의 다계조 마스크(201)을 사용할 수 있다. 다계조 마스크(201)의 광투과 영역, 반투과 영역(202), 비투과 영역(203)을 통해 노광함으로써 포토레지스트막(205)에는 노광 부분, 중간 노광 부분, 미노광 부분의 3종류의 부분이 형성된다.
이후 포토레지스트막(205)을 현상함으로써 도 8(A)에 도시된 바와 같이 두께가 다른 영역을 갖는 레지스트 마스크(207a)가 형성된다. 도 8(A)에서는 레지스트 마스크(207a)가 배선(111)이 형성되는 영역에 대응하는 부분의 막 두께가 두꺼워지고, 제2 전극(108)이 형성되는 영역에 대응하는 부분의 막 두께가 상대적으로 얇아지도록 형성된 형태를 나타낸다.
레지스트 마스크(207a)를 사용하여 제3 도전막(109) 및 제2 도전막(107)이 식각된다. 식각조건이 한정되지는 않지만, 예를 들어 금속재료로 형성되는 제3 도전막(109)은 혼산 식각액을 이용한 습식식각으로 이루어지고, 금속산화물재료 등으로 형성되는 제2 도전막(107)은 염소계 가스를 이용한 건식각이나 옥살산계의 습식각으로 이루어진다. 이 단계에서 제2 전극(108)이 형성된다. 이 식각 후, 애싱 처리에 의해 레지스트 마스크(207a)의 막 두께가 얇은 영역을 제거하여 제3 도전막(109)의 표면을 노출시키는 처리가 이루어진다. 도 8(B)은 애싱 처리가 이루어진 후의 레지스트 마스크(207b)를 나타낸다. 레지스트 마스크(207b)는 제3 도전막(109) 위에 잔존하고 있는 상태가 된다.
다음으로, 노출된 제3 도전막(109)의 식각이 이루어진다. 이 에칭은, 예를 들면, 혼산 에칭액을 이용한 습식 에칭으로 행해진다. 금속 산화물 등으로 형성되는 제2 도전막(107)은 주석(Sn)이 10atm% 이상 함유되어 있으면 혼산 식각액에 의해 식각되기 어렵기 때문에 선택비는 비교적 높게 취해진다. 따라서, 하층의 제2 전극(108)의 형상은 유지된다. 도 8(C)는 제3 도전막(109)이 식각되고 배선(111)이 형성된 단계를 나타낸다. 또한, 제3 도전막(109)을 식각한 후 레지스트 마스크(207b)는 레지스트 박리액이나 애싱에 의해 제거된다.
레지스트 박리액이나 애싱처리에 의해, 이미 형성되어 있는 제2 전극(108)의 표면은 산소 플라즈마에 노출되게 된다. 그러나 제2 전극(108)의 성분으로 포함된 주석(Sn), 아연(Zn), 인듐(In), 갈륨(Ga), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr)은 산화물이 되더라도 캐리어(전자)를 트랩하는 결함을 생성하지 않고 캐리어(전자) 킬러의 역할을 발현하지 않아 n형 산화물 반도체가 된다. 따라서, 산소 플라즈마에 노출되더라도 후공정에서 제작되는 제1 전자수송층(106a)과 양호한 오믹 컨택을 형성할 수 있다.
도 7(B)는 제1 전자수송층(106a)을 형성하는 단계를 나타낸다. 제1 전자수송층(106a)은 제2 전극(108), 배선(111)을 덮도록 기판(100)의 거의 전면에 형성된다. 제1 전자수송층(106a)는 금속산화물을 소결한 스퍼터링 타겟을 이용하는 스퍼터링법, 원자층 퇴적(Atomic Layer Deposition: ALD)법, 미스트 CVD(Mist Chemical Vapor Deposition)법에 의해 제작될 수 있다. 제1 전자수송층(106a)은 10nm~200nm 두께, 예를 들어 30nm~50nm 두께로 형성된다.
제1 전자수송층(106a)은 금속산화물 재료로 형성되는데, 전술한 바와 같이 높은 전자이동도와 높은 PBTS(Positive Bias Temperature Stress) 신뢰성 평가를 얻을 수 있는 주석(Sn)계 산화물 반도체(InGaSnOx, InWSnOx, InSiSnOx, InGaSnSmOx)로 형성하는 것이 바람직하다. 또한 주석(Sn)계 산화물 반도체에서 주석(Sn)이 10atm% 이상 함유되어 있으면 아연(Zn)이 함유되어 있어도 프로세스 중 아연(Zn)의 조성 변화는 작아지므로 아연(Zn)의 함유를 완전히 부정하는 것은 아니다.
도 7(C)는 제1 전자수송층(106a) 위에 제2 절연층(120)을 형성하는 단계를 나타낸다. 제2 절연층(120)은, 예를 들면, 직쇄계 불소 유기 재료를 이용하여 형성된다. 제2 절연층(120)에 직쇄계 불소 유기 재료를 이용하여 형성함으로써 젖음성이 나쁘고 발액성이 높은 표면이 형성된다. 또한, 제2 절연층(120)은 폴리이미드, 아크릴, 에폭시실록산 등의 유기절연재료로 형성될 수도 있다. 이 경우, 제2 절연층(120) 상면은, 예를 들어 불소계 플라즈마 처리에 의해 발수성을 향상시킬 수도 있다. 제2 절연층(120)은 100nm~5000nm 두께로 형성된다. 예를 들어, 평탄화 처리를 행하는 경우에는 2000nm~5000nm 두께로 형성하는 것이 바람직하다. 이에 따라, 제2 절연층(120)은 젖음성이 낮고 발액성이 높은 표면이 형성된다.
도 9(A)는 제2 절연층(120)에 개구부(124)를 형성하는 단계를 나타낸다. 개구부(124)는 제2 절연층(120)을 식각 가공함으로써 형성될 수 있다. 제2 절연층(120)을 감광성 유기수지 재료로 형성하는 경우에는 포토마스크를 이용하여 노광하고 현상함으로써 개구부(124)를 형성할 수 있다. 어느 경우에 있어서도, EL소자(200a)를 형성하기 위해 개구부(124)는 내벽면이 테이퍼 형상이 되도록 가공하는 것이 바람직하다. 이에 따라 개구부(124)는 발액성이 높은 제2 절연층(120)의 상면이 제거되어 젖음성이 높고 친액성이 높은 측면이 형성된다.
도 9(B) 및 도 9(C)는 제2 전자수송층(106b)을 형성하는 단계를 나타낸다. 본 실시형태에 따른 제2 전자수송층(106b)은 금속산화물재료(106b')로서 금속염과 제1 아미드와 용매를 포함하는 조성물을 이용하는 도포법에 의해 제작된다. 제2 전자수송층(106b)의 금속산화물재료(106b')는 스핀코트, 딥코트, 잉크젯도포법, 플렉소인쇄법, 롤코트, 다이코트법, 전사인쇄법, 스프레이법 및 슬릿코트법 등 중에서 어느 하나의 방법을 이용하여 도포할 수 있다.
금속산화물재료(106b')는 전술한 바와 같이 입경 결정화가 어렵고 비정질막이나 나노 미세결정막을 형성하기 용이한 아연(ZnSiOx, ZnMgOx, InZnSiOx, InZnGeOx, InZnMgOx, InZnMgGaOx, InZnGaOx, InZnGaOx, InZnMgOx 등)을 포함하는 것이 바람직하다. 즉, 금속산화물재료(106b')는 산화 아연과 산화 실리콘, 산화 게르마늄, 산화 마그네슘, 산화 인듐, 산화 주석 및 산화 갈륨으로부터 선택된 적어도 일종을 포함하는 것이 바람직하다. 2가의 Zn이나 Mg에, 3가의 In이나 Ga, 4가의 Sn을 도핑함으로써 산화물의 캐리어 농도를 조정하는 것이 가능하다.
금속 산화물 박막 형성용 도포제인 금속산화물재료(106b') 중의 인듐 이온의 수(A)과 마그네슘 이온의 수와 아연 이온의 수의 합(B)와의 비(B/(A+B))를 조정함으로써 캐리어 밀도 n과 캐리어 이동도 μ을 변화시키고 제2 전자수송층(106b)의 비저항 값 ρ(Ω·cm)를 제어할 수 있다. B/(A+B)의 값을 0.35~0.65의 범위에서 조정함으로써 제2 전자수송층(106b)의 비저항 값을 102Ω·cm~106Ω·cm의 범위에서 제어할 수 있다. 제2 전자수송층(106b)의 비저항 값은 103Ω·cm~105Ω·cm의 범위에서 제어하는 것이 더 좋다. 제2 전자수송층(106b)의 막 두께가 200nm로 얇은 경우에는, 비저항 값은 105Ω·cm정도로 조정하고 제2 전자수송층(106b)의 막 두께가 2000nm로 두꺼운 경우에는, 비저항 값은 103Ω·cm정도로 조정하는 것이 좋다. 수율을 향상시키기 위해서는 제2 전자수송층(106b)의 막 두께를 두껍게 하는 것이 바람직하다. 제2 전자수송층(106b)의 막 두께가 500nm~1000nm 범위인면 파티클이 원인인 상하 쇼트도 억제할 수 있다. 제2 전자수송층(106b)의 막 두께가 500nm~1000nm 범위인면 제2 전자수송층(106b)의 비저항 값은 104Ω·cm정도로 발광에 필요한 전압을 충분히 감소시킬 수 있다. 도 31에서처럼 제2 전자수송층(106b)을 2층 이상으로 다층화하고 띠간격을 계단식으로 확대하고 일함수를 작게 하는 것으로, 제2 전자수송층(106b)의 기능을 향상시킬 수 있다. 제2 전자수송층(106b)의 밴드갭은 적어도 3.0eV 이상, 바람직하는 3.4eV 이상의 범위가 좋다. 제2 전자수송층(106b)의 일함수의 값도 3.8eV~3.3eV로 발광층에 가까워짐에 따라 일함수의 값이 서서히 작아지게 재료를 선정함으로써 양호한 전자 수송을 행할 수 있다. 이에 따라 발광시키기 위한 인가 전압을 저하시킬 수 있으며 발열을 억제함으로써 수명을 길게 할 수 있다.
또 금속산화물재료(106b')에 포함되는 금속염은 위에 올린 금속 무기산염인 것이 좋다. 무기산염은, 예를 들어 질산염, 황산염, 인산염, 탄산염, 탄산수소염, 붕산염, 염산염 및 불화수소산염으로 구성된 군에서 뽑는 적어도 1종을 이용할 수 있다. 또 도포 후 가열 처리를 보다 저온에서 하려면 무기산염은 염산염, 질산염이 바람직하다.
금속산화물재료(106b')에 포함되는 제1 아미드로는 아래 화학식(1)로 표시되는 화합물을 들 수 있다.
(화학식(1))
Figure pct00001
(화학식(1)에서 R1은 수소원자, 탄소원자수 1~6의 분기 또는 직쇄의 알킬기, 수소원자, 탄소원자수 1~6의 분기 또는 직쇄의 알킬기가 결합된 산소원자 또는 수소원자, 산소원자, 탄소원자수 1~6의 분기 또는 직쇄의 알킬기가 결합된 질소원자를 나타낸다.)
또한 수소원자, 탄소원자수 1~6의 분기 또는 직쇄의 알킬기가 결합된 산소원자란, -OH 또는 -OR2(R2는 탄소원자수 1~6의 분기 또는 직쇄의 알킬기)이다. 또한 수소원자, 산소원자, 탄소원자수 1~6의 분기 또는 직쇄의 알킬기가 결합된 질소원자란, 예를 들면 -NH2, -NHR3이나 -NR4R5(R3, R4 및 R5는 각각 독립적으로 탄소원자수 1~6의 분기 또는 직쇄의 알킬기)이다.
제1 아미드의 구체적인 예로는, 아세트아미드, 아세틸요소, 아크릴아미드, 아디파아미드, 아세트알데히드세미카바존, 아조디카르복실릭아미드, 4-아미노-2,3,5,6-테트라플루오로벤즈아미드, 베타-알라닌아미드염산염, L-알라닌아미드염산염, 벤즈아미드, 벤질요소, 바이유레아(biurea), 뷰렛(biuret), 부틸아미드, 3-브로모프로피온아미드, 부틸요소, 3,5-비스(트라이플루오로메틸)벤즈마이드, 카르바민산tert-부틸, 헥산아미드, 카르바민산암모늄, 카르바민산에틸, 2-클로로아세토아미드, 2-클로로에틸요소, 클로로아미드, 2-시아노아세토아미드, 카르바민산부틸, 카르바민산이소프로필, 카르바민산메틸, 시아노아세틸요소, 사이클로프로판카르복시아미드, 사이클로헥실요소, 2,2-다이클로로아세트아미드, 인산다이시안디아미딘, 구아닐요소황산염, 1,1-다이메틸요소, 2,2-다이메톡시프로피온아미드, 에틸요소, 플루오로아세트아미드, 포름아미드, 푸마르아미드, 글리신아미드염산염, 하이드록시요소, 히단토산, 2-하이드록시에틸요소, 헵타플루오로부틸아미드, 2-하이드록시이소부틸아미드, 이소낙산아미드, 젖산아미드, 말레아미드, 말론아미드, 1-메틸요소, 니트로요소, 옥사민산, 옥사민산에틸, 옥사미드, 옥사민산하이드라지드, 옥사민산부틸, 페닐요소, 프탈아미드, 프로피온산아미드, 피발산아미드, 펜타플루오로벤즈아미드, 펜타플루오로프로피온아미드, 세미카르바지드염산염, 호박산아미드, 트라이클로로아세트아미드, 트리플루오로아세트아미드, 질산요소, 요소, 발레르아미드 등을 들 수 있다. 그 중에서도 포름아미드, 요소, 카르바민산 암모늄이 바람직하다. 이들은 1종을 이용할 수도 있고, 2종 이상을 조합해 사용할 수도 있다.
금속산화물재료(106b')에 포함되는 용매는 물을 주성분으로 하는 것이다. 즉, 용매의 50질량% 이상이 물이라는 뜻이다. 물만 용매로 사용할 수도 있고, 물을 주성분으로 하여 유기 용매를 혼합한 용매를 사용할 수도 있다. 물 외에 포함되는 유기 용매의 구체적인 예로서는, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노프로필에테르, 메틸에틸케톤, 젖산에틸, 사이클로헥사논, γ-부티로락톤, N-메틸피로리돈, 포름아미드, N,N-다이메틸포름아미드, N,N-다이메칠아세트아미도, N-메틸-2-2-피로리돈, N-메틸카프로락탐, 다이메틸설폭사이드, 테트라메틸요소, 피리딘, 다이메틸설폰, 헥사메틸설폭사이드, 메탄올, 에탄올, 1-프로판올, 이소프로판올, n-부탄올, 2-부탄올, tert-부탄올, 1-펜타놀, 2-펜타놀, 3-펜타놀, n-헥사놀, 사이클로헥사놀, 2-메틸-2-부탄올, 3-메틸-2-부탄올, 2-메틸-1-부탄올, 3-메틸-1-부탄올, 2-메틸-1-펜타놀, 2-메틸-2-펜타놀, 2-메틸-3-펜타놀, 3-메틸-1-펜타놀, 3-메틸-2-펜타놀, 3-메틸-3 펜타놀, 4-메틸-1-펜타놀, 4-메틸-2-펜타놀, 2,2-다이메틸-3-펜타놀, 2,3-다이메틸-3-펜타놀, 2,4-다이메틸-3-펜타놀, 4,4-다이메틸-2-펜타놀, 3-에틸-3-펜타놀, 1-?타놀, 2-헵타놀, 3-헵타놀, 2-메틸-2-헥사놀, 2-메틸-3-헥사놀, 5-메틸-1-헥사놀, 5-메틸-2-헥사놀, 2-에틸-1-헥사놀, 4-메틸-3-헵타놀, 6-메틸-2-헵타놀, 1-옥탄올, 2-옥탄올, 3-옥탄올, 2-프로필-1-펜타놀, 2,4,4-트리 메틸-1-펜타놀, 2,6-디메틸-4-헵타놀, 3-에틸-2,2-다이메틸-펜타놀, 1-노나놀, 2-노나놀, 3,5,5-트라이메틸-1-헥사놀, 1-데카놀, 2-데카놀, 4-데카놀, 3,7-다이메틸-1-옥탄올, 3,7-다이메틸-3-옥탄올 등이 꼽힌다. 이들의 유기 용매는 2종 이상을 조합해서 사용할 수 있다.
본 실시형태에서 제2 전자수송층(106b)을 형성하는 금속산화물재료(106b')에 포함되는 용매로 에틸렌글리콜모노메틸에테르(끓는점 124℃), 프로필렌글리콜모노메틸에테르(끓는점 120℃)를 들고 있으나, 도색 조건이나 건조 조건, 소성 조건에 따라서는 핀홀이 발생하거나, 막의 표면의 요철의 거칠기 커질 경우가 있다. 이는 끓는점이 낮은 데 기인한다. 한편 에틸렌글리콜(끓는점 198℃) 같은 비휘발성 용제를 이용하여, 핀홀이 발생하기 어렵고, 막의 표면의 요철의 거칠기를 줄일 수 있다. 그러나 이 경우 연소 후의 막 안에 잔존하고 전자 이동도 좋은 막은 얻을 수 없다.
이 때문에 제2 전자수송층(106b)을 형성하는 금속산화물재료(106b')에 포함되는 용매으로는, 다음 화학식(2)로 표시되는 화합물이 바람직하다.
(화학식(2))
Figure pct00002
(화학식(2)에서 R2는 탄소원자수 2~3의 직쇄 또는 분기의 알킬렌기, R3는 탄소원자수 1~3의 직쇄 또는 분기의 알킬기를 나타낸다.)
화학식(2)로 표시되는 용매의 바람직한 예로는 다이프로필렌글리콜모노메틸에테르, 다이프로필렌글리콜모노에틸에테르, 다이프로필렌글리콜모노프로필에테르를 들 수 있다. 그 중에서도 다이프로필렌글리콜모노메틸에테르(끓는점 188℃)가 본 실시형태에 관한 용매로서 특히 바람직하다.
금속산화물재료(106b') 중 제1 아마이드의 함유량은 금속염에 대하여 0.1~80질량%이며 바람직하게는 5~50질량%이다. 금속산화물재료(106b') 중 고형분 농도는 0.1질량% 이상이고 바람직하게는 0.3질량% 이상이며, 보다 바람직하게는 0.5질량% 이상이다. 또한 금속산화물재료(106b') 중의 고형분 농도는 30.0질량% 이하이고 바람직하게는 20.0질량% 이하이며, 보다 바람직하게는 15.0질량% 이하이다. 또한, 고형분 농도란 금속염과 제1 아마이드의 합계의 농도이다.
본 실시형태에 관한 금속산화물재료(106b')는 산성인 것이 바람직하다. 또한 금속산화물재료(106b')의 pH는 1~3인 것이 바람직하다. pH를 산성으로 만들기 위해 질산, 황산, 인산, 탄산, 붕산, 염산 및 플루오르화수소산으로 이루어진 군으로부터 선택되는 적어도 1종을 이용할 수 있다. 이를 위해, 본 실시형태의 제1 전자수송층(106a)은 내산성이 우수한 주석(Sn)계 산화물 반도체 재료를 채용하고 있다. 주석(Sn) 함유량은 10atm% 이상이면 상기 산성 액체에 의해 제1 전자수송층(106a)은 부식되지 않는다. 더욱이 제1 전자수송층(106a)은 전자이동도와 PBTS 신뢰성을 고려할 때 20atm% 이상의 주석(Sn) 함량이 바람직하다.
제2 전자수송층(106b)을 형성하는 온도를 200℃ 이하로 저온화하는 경우에는 하기 화학식(3)으로 표시되는 유기 2족 금속 화합물과, 하기 화학식(4)로 표시되는 유기 3족 금속 화합물을 유기 용매에 용해시킨 금속 산화물 반도체막 형성용 조성물을 이용하는 것이 바람직하다.
(화학식(3))
Figure pct00003
(화학식(3)에서 R4는 알킬기를 나타낸다. M1은 2족 금속 원소를 나타낸다.)
(화학식(4))
Figure pct00004
(화학식(4)에서 R5, R6 및 R7은 독립적으로 수소 또는 알킬기를 나타낸다. M2는 3족 금속 원소를 나타낸다.)
화학식(3)으로 표시되는 유기 2족 금속 화합물로는 다이에틸아연이나 다이부틸마그네슘이 꼽힌다. 다이에틸아연에 다이부틸마그네슘을 0중량%~40중량% 첨가함으로써 밴드갭을 3.2eV~3.6eV 범위에서 제어할 수 있다. 다이부틸아연에 다이부틸마그네슘을 첨가함으로써 일함수 값도 3.2eV~3.8eV 범위에서 제어할 수 있다.
다이에틸아연과 다이부틸마그네슘은 대기 중 발화성이 있어 보관 및 사용 시 비상한 주의를 기울여야 한다. 따라서, 상기 재료를 희석하는 일 없이 통상적으로 물(H2O)이 존재하는 분위기 속에서 플렉소 인쇄법이나 잉크젯 인쇄법, 슬릿 코트법 등으로 도포하기가 곤란해진다. 다이에틸아연과 다이부틸마그네슘은 유기용매에 용해함으로써 발화성 등의 위험성을 저감할 수 있다. 그러나, 알코올계의 유기 용매에 반응시키면서 다이에틸아연이나 다이부틸마그네슘을 용해시킨 도포액을 이용하여 박막 형성하려면 400℃ 이상의 고온 가열 처리가 필요하다. 200℃ 이하의 저온 가열 처리를 실현하기 위해 에테르계의 용매로서 다이이소프로필에테르가 제안되어 있었다. 그러나, 다이이소프로필에테르는 끓는점이 69℃로 낮아 잉크젯 도포법을 이용할 경우 잉크젯 헤드의 막힘이 생기기 쉽다. 또 인화점이 -28℃로 낮기 때문에 양산공장에서 이용할 경우 안전성 확보가 어렵다.
본 실시형태에서는 끓는점이 162℃ 범위에 있고, 또한 인화점이 56℃ 이상인 에테르계의 용매를 이용하는 것이 바람직하다. 구체적으로는, 예를 들면, 다이에틸렌글리콜다이메틸에테르, 다이프로필렌글리콜다이메틸에테르, 다이에틸렌글리콜에틸메틸에테르, 다이에틸렌글리콜다이메틸에테르를 들 수 있다. 이들 중 도포성을 고려한 경우에는 표면 장력이 작은 다이프로필렌글리콜다이메틸에테르와 다이에틸렌글리콜다이에틸에테르가 바람직하다.
다이에틸아연에 다이부틸마그네슘을 첨가하여 밴드갭을 확대하고 일함수를 작게 하면 형성되는 막의 비저항값은 106Ω·cm 이상이 된다. 본 실시형태에 관한 제2 전자수송층(106b)의 비저항값은 103Ω·cm~105Ω·cm의 범위에서 제어하는 것이 바람직하다. 이를 위해 화학식(4)로 표시되는 유기 3족 금속 화합물을 소량 도핑함으로써 비저항값을 상기 범위로 조정할 수 있다.
화학식(4)로 표시되는 유기 3족 금속 화합물로는 트라이에틸알루미늄, 트라이메틸갈륨, 트라이메틸인듐 등을 들 수 있다. 트라이에틸알루미늄, 트라이메틸갈륨, 트라이메틸인듐 등을 이용함으로써 제2 전자수송층(106b)의 비저항값을 제어할 수 있다. 도핑의 양은 다이에틸아연에 대하여 10-8~10-4 몰비의 범위에서 조정할 수 있다. 제2 전자수송층(106b)의 막 두께가 200nm로 얇은 경우에는 도핑량은 10-8~10-6 정도로 조정하고, 제2 전자수송층(106b)의 막 두께가 2000nm로 두꺼운 경우에는 도핑량은 10-5~10-4 정도로 조정하는 것이 바람직하다. 도핑 재료는 상기 1종류만을 사용할 수 있으며, 2종류 이상을 혼합하여 사용할 수도 있다. 제2 전자수송층(106b)을 700nm~2000nm로 두껍게 했을 경우에는 도 31과 같이 제2 전자수송층(106b)을 2층 이상의 다층구조로 하고 발광층에 근접하는 층 쪽의 밴드갭을 확대하고 또한 일함수를 작게 하도록 조정하는 것이 중요하다.
도 9(B)는 금속산화물재료(106b')를 기판에 도포하는 단계를 나타낸다. 금속산화물재료(106b')는 제2 절연층(120) 의 개구부(124)에 도포된다. 금속산화물재료(106b')는 제2 절연층(120)의 개구부(124)에 있어서, 금속산화물재료(106b')의 상면이 제2 절연층(120)의 상면보다 높게 형성된다. 용매를 포함하는 금속산화물재료(106b')는 금속산화물재료(106b')의 표면 장력에 의해 개구부(124)의 단부에 비해 중심부에 있어서의 막 두께가 큰 볼록면 형상으로 형성될 수 있다. 제2 절연층(120)은 발액성이 높은 상면과, 친액성이 높은 개구부(124)의 측면을 가짐으로써, 원하는 위치에 충분량의 금속산화물재료(106b')를 개구부(124)에 효율적으로 배치할 수 있다.
도 9(C)는 금속산화물재료(106b')를 가열 처리하는 단계를 나타낸다. 도포한 금속산화물재료(106b')는 저온, 예를 들어 150℃ 이상 300℃ 미만으로 가열 처리함으로써 평탄하고 치밀한 비정질 금속 산화물 반도체층을 제조할 수 있다. 금속산화물재료(106b')를 가열 처리하는 온도는 보다 바람직하게는 150℃ 이상 275℃ 이하이면 된다. 가열 처리 시간은 특별히 한정되지 않지만 예를 들어 10분~2시간일 수 있다. 또한, 가열처리공정 전에 잔존용매를 미리 제거하기 위해 50℃ 이상 150℃ 미만에서 전처리로서 건조공정을 행하는 것이 바람직하다. 이와 같이 가열 처리함으로써, 종래의 방법보다 낮은 온도에서 비정질 금속 산화물 반도체층을 형성할 수 있어 EL소자(200)의 신뢰성을 향상시킬 수 있다.
제2 전자수송층(106b)은 50nm~2000nm 두께, 예를 들어 200nm~1000nm 두께로 형성된다. 제2 전자수송층(106b)은 용매를 포함하는 금속산화물재료(106b')를 가열 처리함으로써 용매가 휘발되어 부피가 수축되고, 제2 전자수송층(106b)의 상면이 제2 절연층(120)의 상면보다 낮게 형성된다. 제2 전자수송층(106b)은 용매를 포함하는 금속산화물재료(106b')가 개구부(124)의 측면과 접촉하면서 수축함에 따른 마찰 및 금속산화물재료(106b')와 제2 절연층(120)의 계면장력에 의해 개구부(124)의 중심부에 비해 단부에 있어서의 막 두께가 큰 연속된 하나의 오목면 형상으로 형성될 수 있다. 이와 같이 형성함으로써, 제2 전자수송층(106b)의 상면은 요철구조가 적게 형성될 수 있다. 제2 전자수송층(106b)은 개구부(124)의 단부에 있어서 중심부보다 큰 막 두께를 가짐으로써 제3 전극(118)과 제2 전극(108)의 단부에 전계가 집중되는 것을 억제할 수 있어 내전압성을 향상시킬 수 있다. 또한, 제2 전자수송층(106b)의 상면이 연속된 1개의 오목면 형상을 가짐으로써 개구부(124)의 측면과 아랫면에 의해 형성되는 모서리부가 완충된다. 따라서, 제2 전자수송층(106b) 위에 형성되는 전자주입층(110), 발광층(112), 정공수송층(114), 정공주입층(116), 제3 전극(118)의 개구부에서의 밀착성을 향상시킬 수 있다.
그 후, 전자주입층(110), 발광층(112), 정공수송층(114), 정공주입층(116), 제3 전극(118)을 형성함으로써, 도 1에서 나타내는 EL소자(200)a가 제작된다. 전자주입층(110)은 C12A7 일렉트라이드나 Mg0.3Zn0.7Ox, Zn0.75Si0.25Ox, LaMgOx, MgSiOx 등의 스퍼터링 타겟을 이용한 스퍼터링법으로 형성할 수 있다. 전자주입층(110)은 개구부(124)를 덮도록 기판(100)의 거의 전면에 형성된다. 발광층(112)은 진공증착법, 인쇄법을 이용하여 형성된다. 발광층(112)은 도 1 및 도 2에 도시된 바와 같이 EL소자마다 분리 독립적으로 형성될 수 있고, 동일 평면에 형성되는 복수의 EL소자에 걸쳐 연속적으로 형성될 수 있다. 정공수송층(114) 및 정공주입층(116)은 진공 증착법 또는 도포법을 사용하여 형성된다. 정공수송층(114)의 두께는 표면 플라즈몬 손실을 저감시키기 위해 200nm 이상으로 형성하는 것이 바람직하다. EL소자(200a)는 바텀 에미션형이므로 제3 전극(118)은 산화인듐주석(ITO) 등의 투명 도전막에 알루미늄(Al) 등의 금속막이 적층되도록 스퍼터링법으로 성막된다.
이와 같이, 본 실시형태에 의하면, 박막을 적층함으로써 EL소자(200)를 형성할 수 있다. 본 실시형태에 따른 EL소자(200)는 음극 측으로부터 막을 적층하는 역적 구조이나, 전자수송층(106) 및 전자주입층(110)을 금속 산화물로 형성함으로써 제조 공정 중에서 데미지를 받기 어려운 구조를 갖는다. 특히, 제2 전자수송층(106b)을 도포법으로 형성함으로써 후막화를 도모할 수 있고, EL소자(200)에 단락결함이 생성되기 어려운 구조로 할 수 있다. 또한, 제2 전극(108)을 알칼리 금속을 이용하지 않고 전자수송층(106)과 양호한 오믹 컨택을 형성함으로써 제조 공정의 부담을 줄이고 소자로서 화학적으로 안정된 구조로 할 수 있다. 특히 플렉시블 EL 패널용으로 사용되는 박막 봉지 방법으로도 충분한 신뢰성을 확보할 수 있다.
(제2 실시형태)
본 실시형태는 본 발명의 일 실시형태에 관한 EL소자로 화소가 구성된 표시장치(EL 표시장치)의 일례에 대하여 설명한다.
도 10은 본 실시형태에 관한 표시 장치에 설치되는 화소(302)의 등가 회로의 일례를 나타낸다. 화소(302)는 EL소자(200) 외에 선택 트랜지스터(136), 구동 트랜지스터(138), 용량소자(140)를 포함한다. 선택 트랜지스터(136)는 게이트가 주사신호선(132)과 전기적으로 접속되고 소스가 데이터신호선(134)과 전기적으로 접속되며 드레인이 구동 트랜지스터(138)의 게이트와 전기적으로 접속된다. 구동 트랜지스터(138)는 소스가 공통전위선(144)과 전기적으로 접속되고 드레인이 EL소자(200)의 제2 전극(108)과 전기적으로 접속된다. 용량소자(140)는 구동 트랜지스터(138)의 게이트와 공통전위선(144) 사이에 전기적으로 접속된다. EL소자(200)는 제1 전극(102)이 캐리어 주입량 제어신호선(146)과 전기적으로 접속되고, 제3 전극(118)이 전원선(142)과 전기적으로 접속된다. 도 10은 선택 트랜지스터(136) 및 구동 트랜지스터(138)가 이중 게이트형인 경우를 나타낸다.
도 10에서 나타내는 화소(302)의 등가회로에 있어서, 주사신호선(132)에는 주사신호가 주어지고, 데이터신호선(134)에는 데이터신호(비디오신호)가 주어진다. 전원선(142)에는 전원전위(Vdd)가 부여되고, 공통전위선(144)에는 접지전위 또는 접지전위보다 낮은 전위(Vss)가 인가된다. 캐리어 주입량 제어신호선(146)에는 도 6을 참조하여 설명한 바와 같이 발광층(112)으로의 캐리어 주입량을 제어하는 전압(Vg)이 인가된다. 캐리어 주입량을 제어하는 전압(Vg)은 일정한 정전압일 수 있고, 도 6이나 도 33에서 나타낸 바와 같이 소정의 전압 Vg1과 Vg2 사이에서 변동하는 전압일 수 있다. 변동 전위 파형은 정현 파형, 계단 파형, 사다리꼴 파형, 삼각 파형 등이 이용된다. 캐리어 주입량 제어 신호 전압(Vg)의 값을 접지전위에 가깝게 함으로써 EL소자(200)의 발광을 정지시키는 것도 가능하다. 즉 발광 기간을 제어할 수도 있다. 즉 캐리어 주입량 제어신호선(146)은 EL소자(20)0의 발광(ON)과 비발광(OFF)을 제어하는 인에이블선(Enable line)으로서 기능시키는 것이 가능하다.
도 10에서 나타내는 화소(302)에 있어서, 구동 트랜지스터(138)의 게이트에는 선택 트랜지스터(136)가 온 되었을 때 데이터신호선(134)으로부터 데이터 신호에 기초한 전압이 인가된다. 용량소자(140)는 구동 트랜지스터(138)의 소스-게이트 사이의 전압을 유지한다. 구동 트랜지스터(138)의 게이트가 온이 되면 EL소자(200)에는 전원선(142)으로부터 전류가 흘러들어 발광한다. 이때 제1 전극(102)에 캐리어 주입량을 제어하는 전압(Vg)을 인가하면 EL소자(200)의 발광강도를 제어할 뿐만 아니라 발광층(112)에 있어서의 전자와 정공이 재결합하는 영역(즉 발광영역)의 위치를 제어할 수 있다. 즉, 발광층(112)에 있어서의 캐리어 밸런스를 제어할 수 있다.
본 실시형태에 따르면, 캐리어 주입량 제어전극(제1 전극(102))이 설치된 EL소자에서 화소(302)를 형성함과 아울러 캐리어 주입량 제어신호선(146)을 설치하여 해당 캐리어 주입량 제어전극(제1 전극(102))과 접속함으로써 EL소자의 발광상태를 제어할 수 있다. 즉, EL소자의 발광을 구동 트랜지스터(138)만으로 제어하는 것이 아니라 캐리어 주입량 제어 전극(제1 전극(102))에 의해 발광층(112)으로의 전자 주입량을 제어함으로써 발광층(112)에 주입된 정공과 전자의 재결합 영역을 발광층(112)의 중앙부 영역에 집중시킬 수 있다. 이에 따라, EL소자의 열화를 억제할 수 있고, EL 표시 장치의 신뢰성을 높일 수 있다.
도 11은 본 실시형태에 관한 표시 장치의 화소(302)의 평면도를 나타낸다. 또한, 도 12(A)는 도 11에서 나타낸 A1-A2 선을 따른 단면구조를 나타내고, 도 12(B)는 도 11에서 나타낸 B1-B2 선을 따른 단면구조를 나타낸다. 이하의 설명에서는 이들 도면을 참조한다.
화소(302)는, 선택 트랜지스터(136), 구동 트랜지스터(138), 용량소자(140) 및 EL소자(200)가 배치된다. 도 11에서 나타내는 화소(302)의 평면도에서는 EL소자(200)의 구성 요소로서 제1 전극(102), 제1 전자수송층(106a) 및 개구부(124)의 배치가 제시되어 있다.
구동 트랜지스터(138)는, 제1 산화물반도체층(152a), 제1 게이트전극(154a), 제2 게이트전극(156a)을 포함하여 구성된다. 제1 게이트전극(154a)과 제2 게이트전극(156a)은 제1 산화물반도체층(152a)을 사이에 두고 겹치는 영역을 갖도록 배치된다. 제1 산화물반도체층(152a)과 기판(100) 사이에는 제1 절연층(104)이 배치된다. 제1 게이트전극(154a)은 제1 절연층(104)과 기판(100) 사이에 배치된다. 또한, 제1 산화물반도체층(152a)과 제2 게이트전극(156a) 사이에는 제3 절연층(122)이 배치된다. 달리 말하면, 제1 산화물반도체층(152a)은 제1 절연층(104)과 제3 절연층(122)에 끼워져 배치되고, 제1 게이트전극(154a)과 제2 게이트전극(156a) 사이에는 제1 절연층(104), 제1 산화물반도체층(152a) 및 제3 절연층(122)이 개재한다.
본 실시형태에 있어서, 구동 트랜지스터(138)는, 제1 산화물반도체층(152a)이 제1 게이트전극(154a)과 제2 게이트전극(156a)으로 끼워진 이중 게이트 구조를 갖는다. 구동 트랜지스터(138)는, 제1 산화물반도체층(152a)이 제1 게이트전극(154a) 및 제2 게이트전극(156a)의 일방 또는 쌍방과 겹치는 영역에 채널 영역이 형성된다. 제1 산화물반도체층(152a)에 있어서, 채널 영역이 되는 영역의 캐리어 농도는 1Х1014~5Х1018/cm3인 것이 바람직하다.
구동 트랜지스터(138)는, 제1 산화물반도체층(152a)과 제1 절연층(104) 사이에 제2 전극(108a)과 제2 전극(108b)가 배치된다. 제2 전극(108a)과 제2 전극(108b)은 서로 떨어져 배치된다. 제2 전극(108a)과 제2 전극(108b)은 제1 산화물반도체층(152a)과 접하도록 마련됨으로써 소스 영역, 드레인 영역으로서 기능한다. 또한, 제2 전극(108a)과 제1 산화물반도체층(152a) 사이에는 도전층(150a)이 배치되고, 제2 전극(108b)과 제1 산화물반도체층(152a) 사이에는 도전층(150b)이 배치된다. 도전층(150a)은 제2 전극(108a)의 단부에 이르지 않는 내측에 배치되고, 도전층(150b)은 제2 전극(108b)의 단부에 이르지 않는 내측에 배치된다.
제2 전극(108a)과 제2 전극(108b)이 떨어진 영역에, 제1 게이트전극(154a)과 제2 게이트전극(156a)이 겹치도록 배치된다. 제2 전극(108a) 및 제2 전극(108b)은 일부 영역이 제1 게이트전극(154a) 및 제2 게이트전극(156a)의 한쪽 또는 양쪽과 겹치도록 배치되어 있을 수 있다. 제2 전극(108a, 108b) 중 적어도 한쪽이 제1 산화물반도체층(152a)의 채널 영역에 인접하도록 제1 게이트전극(154a) 및 제2 게이트전극(156a)의 한쪽 또는 양쪽과 중첩되게 배치됨으로써 구동 트랜지스터(138)의 드레인 전류를 증가시킬 수 있다. 또한, 제1 게이트전극(154a)은 공통전위선(144)과 동일한 층 구조로 마련된다.
도 12(B)에 도시된 바와 같이 선택 트랜지스터(136)는 구동 트랜지스터(138)와 동일한 구조를 갖는다. 즉, 선택 트랜지스터(136)는, 제2 산화물반도체층(152b), 제1 게이트전극(154b) 및 제2 게이트전극(156b)을 포함한다. 또한, 제2 산화물반도체층(152b)에 접하여 제2 전극(108c) 및 도전층(150c), 그리고 제2 전극(108d) 및 도전층(150d)을 포함한다. 제2 전극(108c)과 제2 전극(108d)은 서로 떨어져 배치된다. 제2 전극(108c)과 제2 전극(108d)은 제2 산화물반도체층(152b)과 접하도록 마련됨으로써 소스 영역, 드레인 영역으로서 기능한다. 도전층(150c)은 데이터신호선(134)을 형성한다.
용량소자(140)는 제2 전극(108d)이 제1 절연층(104)을 통해 용량전극(162)과 중첩되는 영역에 형성된다. 용량전극(162)은 공통전위선(144)을 겸하여 형성된다.
또한, 본 실시형태에 있어서, 산화물 반도체층(152)은 제1 실시형태에서 말하는 제1 전자수송층(106a)의 산화물 반도체 재료와 동일한 재료를 이용할 수 있다. 또한, 제1 절연층(104) 및 제3 절연층(122)은 무기절연재료가 이용된다. 무기 절연 재료로는 산화 실리콘, 질화 실리콘, 산질화 실리콘, 산화 알루미늄 등이 이용된다.
EL소자(200)는 제1 실시형태로 나타내는 구성과 동일한 구성을 갖는다. EL소자(200)는 구동 트랜지스터(138)와 전기적으로 접속된다. EL소자(200)는 제2 전극(108)에 상당하는 영역이 구동 트랜지스터(138)로부터 연속적으로 형성된다. 이러한 구조에 의해, 배선의 회전이 간략화되어 화소(302)의 개구율(한 화소가 차지하는 면적에 대한 EL소자가 실제로 발광하는 영역의 비율)을 높일 수 있다.
또한, 화소의 개구율을 높이기 위해서는 제1 전자수송층(106a)의 전자 이동도를 높일 필요가 있다. 예를 들면, 해상도가 8KХ4K(7680Х4320픽셀), 85인치인 표시 패널에 있어서의 화소 피치는 약 244㎛가 된다. 여기서, 직사각형상의 화소를 상정했을 경우, 길이 방향의 길이는 약 73μm가 된다. EL소자에 전압이 인가되고 나서 발광할 때까지의 시간이 약 4~5㎛라고 하고, 직사각형상의 화소의 길이 방향의 일단에 제2 전극(108)에 상당하는 영역을 설치한 경우, 제1 전자수송층(106a)의 캐리어(전자) 이동도는 10cm2/V·sec 이상, 바람직하게는 20cm2/V·sec 이상이어야 화소의 길이 방향의 다른 끝까지 캐리어(전자)를 도달시키는 것이 곤란해진다.
물론 직사각형상의 화소의 사방을 둘러싸도록 제2 전극(108)에 상당하는 영역을 두면 캐리어는 사방에서 중앙을 향해 드리프트되므로 캐리어(전자) 이동도는 2.5cm2/V·sec 정도면 된다. 그러나 이 경우에는 하나의 화소당 유효 발광 영역이 감소하여 개구율이 저하되는 것이 문제가 된다.
이러한 상황에서, 본 실시형태에서 예시되는 산화물 반도체 재료라면 요구되는 캐리어(전자) 이동도를 실현할 수 있게 된다. 한편, 특허문헌 3, 4에 기재된 바와 같은 유기재료로 형성되는 전자수송층은 캐리어(전자) 이동도가 2.5cm2/V·sec 이하이므로 표시패널의 대화면화와 고정세화를 이룰 수 없는 문제를 갖는다. 주석(Sn)계의 산화물 반도체 TFT라면 전자이동도는 20cm2/V·sec 이상을 얻을 수 있으므로 바텀 에미션형이라도 개구율을 높일 수 있어 저소비전력화와 EL소자의 수명을 길게 할 수 있다.
이와 같이, 본 실시형태에 관한 표시 장치는 EL소자를 형성하는 전자수송층으로서 산화물 반도체층을 이용함으로써 산화물 반도체층을 이용하여 제작되는 구동 트랜지스터 및 선택 트랜지스터 등의 소자와 동일한 제조 공정을 통해 제작될 수 있다. 또한, 본 실시형태에 관한 표시장치는 EL소자에 캐리어주입량 제어전극을 설치함과 아울러 이 캐리어주입량 제어전극에 대해 절연층을 통해 캐리어(전자) 이동도가 높은 전자수송층을 배치함으로써 화소면내의 발광강도를 균일화시켜 고정세화에 대응할 수 있다.
도 12(A) 및 (B)는 도 11에서 나타내는 화소(302)의 단면 구조를 나타낸다. 도 12(A)는 도 11에서 나타낸 A1-A2 선을 따른 단면구조를 나타내고, 도 12(B)는 B1-B2 선을 따른 단면구조를 나타낸다. EL소자(200)는 제1 전자수송층(106a)의 하층에 제2 전극(108)이 접하도록 배치된다. EL소자(200)는 제2 전극(108)에 상당하는 영역이 구동 트랜지스터(138)로부터 연속적으로 형성된다. 구동 트랜지스터(138) 및 선택 트랜지스터(136)는 채널이 형성되는 제1 산화물반도체층(152a) 및 제2 산화물반도체층(152b)의 하층에 제2 전극(108a, 108b, 108c, 108d)이 접하도록 배치되는 바텀 컨택 구조를 가지고 있다. 구동 트랜지스터(138) 및 선택 트랜지스터(136)는 제1 산화물반도체층(152a) 및 제2 산화물반도체층(152b)을 끼우도록 제1 게이트전극(154a, 154b)과 제2 게이트전극(156a, 156b)이 배치되는 이중 게이트 구조를 가지고 있다.
도 12(A)에 도시된 바와 같이, EL소자(200)의 제1 전자수송층(106a)은 구동 트랜지스터(138)의 제1 산화물반도체층(152a)으로부터 연속되도록 설치되어 있을 수 있다. 제1 전자수송층(106a)은 산화물 반도체 재료로 형성될 수 있기 때문에 구동 트랜지스터(138)를 위해 마련되는 제1 산화물반도체층(152a)과 동일한 층을 이용하여 형성될 수 있다. 또한, 본 실시형태는 도 12(A)에서 나타내는 구조에 한정되지 않고, 제1 전자수송층(106a)과 제1 산화물반도체층(152a)은 분리되어 있을 수 있고, 다른 층으로 형성되어 있을 수도 있다.
도 23, 24의 단면도에서는 제1 전자수송층(106a)과 제1 산화물반도체층(152a)은 완전히 분리되어 있고, 서로 다른 층에 형성되어 있다. 도 23, 24의 EL소자는 도 13의 EL소자(200c)로 분류되는 것이다. 도 23, 24의 EL소자의 제1 전극(캐리어 주입량 제어 전극)(102)은 EL소자 구동용 트랜지스터 소자의 소스 전극과 드레인 전극과 같은 층에 동일한 재료로 형성되어 있다. 제1 전자수송층(106a)은 제3 절연층(122) 위에 형성되어 있다. 도 23, 24의 EL소자 구조의 제1 전자수송층(106a)과 EL소자 구동용 트랜지스터 소자의 제1 산화물반도체층(152a)은 다른 재료를 이용하는 것이 가능해져 각각에 적합한 재료를 자유롭게 선택할 수 있다. 포토리소그래피 공정이 1회 증가하는 결점은 있으나 EL소자의 성능을 향상시킬 수 있다는 이점을 가지고 있다. 도 23, 24에서는 제2 전극(음극)(108)과 구동용 트랜지스터 소자의 제2 게이트전극(156a)이 동일한 재료로 같은 층에 동시에 형성된다. 이 도면에서는 표시되어 있지 않지만 선택 트랜지스터 소자에 접속되어 있는 데이터신호선(134)도 제2 전극(음극)(108)과 구동용 트랜지스터 소자의 제2 게이트 전극(156a)과 동일한 재료로 같은 층에 동시에 형성된다. 도 25(B)의 단면도와 같은 구조를 이룬다.
도 12(A)의 구동 트랜지스터(138) 및 선택 트랜지스터(136)는 제3 절연층(122) 및 제2 절연층(120)에 의해 덮인다. EL소자(200)가 마련되는 영역에는 제2 절연층(120) 및 제3 절연층(122)을 관통하고, 제1 전자수송층(106a)을 노출시키는 개구부(124)가 마련된다. 제2 전자수송층(106b)이 도포법에 의해 형성될 때 구동 트랜지스터(138) 및 선택 트랜지스터(136)는 제2 절연층(120) 및 제3 절연층(122에 의해 덮여 있기 때문에 도막이 직접 부착되는 것이 방지된다. 화소(302)는 이러한 구조를 가짐으로써 구동 트랜지스터(138) 및 선택 트랜지스터(136)의 제조 공정에서의 열화를 방지할 수 있다. 도포법으로 형성된 제2 전자수송층(106b)을 가열소성할 때 동시에 선택 트랜지스터(136)와 구동 트랜지스터(138)도 어닐 처리할 수 있으므로 프로세스 공정을 생략할 수 있어 원가 절감할 수 있다.
이와 같이 본 실시형태에 의하면, 제1 실시형태에서 나타내는 EL소자(200)를 이용한 화소(302)를 갖는 표시 장치를 얻을 수 있다. 더욱이 본 실시형태에 의하면, EL소자(200)는 단락결함이 생성되기 어려운 구조를 가지므로 화소 결함이 적은 품질이 높은 표시장치를 제공할 수 있다.
(제3 실시형태)
도 13 및 도 14는 제1 실시형태로 나타내는 EL소자에 대하여 음극의 구성이 다른 EL소자를 나타낸다. 이하의 설명에서는 제1 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 13은 본 실시형태의 다른 일형태와 관련된 EL소자(200c)의 단면구조를 나타낸다. EL소자(200c)는 제1 전자수송층(106a)의 상층에 제2 전극(108)이 접하도록 배치되는 점에 있어서 제1 실시형태로 나타내는 EL소자와 상이하다. 제1 전자수송층(106a)은 개구부(124)를 통해 제2 전자수송층(106b), 전자주입층(110), 발광층(112), 및 제3 전극(118)과 중첩되는 영역을 포함하고, 또한 그 영역의 외측에 제2 전자수송층(106b)과 중첩되지 않는 영역을 포함한다. 제2 전극(108)은 제1 전자수송층(106a)이 제2 전자수송층(106b)과 겹치지 않는 영역, 즉, 제1 전자수송층(106a)의 단부와 제2 전자수송층(106b)의 단부 사이의 영역에 배치된다. 제2 전극(108)은 제1 전자수송층(106a)의 제1 절연층(104)측과는 반대측의 면 상에 배치된다. 더욱이, 제2 전극(108)에 접하여 배선(111)이 설치될 수 있다. 배선(111)은 제2 전극(108)과 제2 절연층(120) 사이에 배치되어 있다. 그러나 이것에 한정되지 않고, 도 14에서 나타낸 바와 같이, 배선(111)은 제2 전극(108)과 제1 전자수송층(106a) 사이에 배치될 수도 있다.
EL소자(200c)는 제1 전자수송층(106a)의 표면에 접하여 제2 전극(108)을 설치함으로써 접촉 면적을 크게 할 수 있다. 이에 따라, EL소자(200c)는 직렬 저항 성분이 저감되어 구동 전압을 낮출 수 있다. 또한, EL소자(200)c는 제2 전극(108)으로 흘러드는 전류 밀도를 낮출 수 있다.
EL소자(200c)는 제2 전극(108)에 상당하는 영역이 구동 트랜지스터(138)로부터 연속적으로 형성된다. 즉, 도면에는 나타내지 않았으나, 구동 트랜지스터(138) 및 선택 트랜지스터(136)는 채널이 형성되는 제1 산화물반도체층(152a) 및 제2 산화물반도체층(152b)의 상층에 제2 전극(108a, 108b, 108c 및 108d)가 접하도록 배치되는 탑 컨택 구조를 가지고 있을 수도 있다.
EL소자(200c) 및 EL소자(200d)는 제2 전극(108)의 구성이 탑 컨택 구조를 가지고 있는 외에는 제1 실시형태와 동일하며, 동일한 작용 효과를 나타낼 수 있다. 또한, EL소자(200c) 및 EL소자(200d)는 도 12(A)에서 나타내는 EL소자(200)로 대체할 수 있다.
(제4 실시형태)
도 15는 제1 실시형태로 나타내는 EL소자에 대하여 제1 전극이 없고 음극의 구성이 다른 EL소자를 나타낸다. 이하의 설명에서는 제1 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 15(A)는 본 실시형태의 다른 일형태와 관련된 EL소자(200e)의 단면구조를 나타낸다. EL소자(200e)는 제1 전극(102)이 마련되지 않는 점에 있어서 제1 실시형태로 나타내는 EL소자와 상이하다. 제1 전자수송층(106a)은 제2 전극(108) 위에 설치되지만 배선(111)은 없을 수도 있다. 제1 전자수송층(106a)은 제2 절연층(120)의 하층측에 마련되고, 제2 절연층(120)의 개구부(124)에 의해 노출된다. 제2 전자수송층(106b)은 개구부(124)에서 제1 전자수송층(106a)과 접하고 있다. 제1 전자수송층(106a)의 외단부는 제2 절연층(120)의 개구부(124)가 배치되는 영역(124a)의 외측에 배치된다. 이에 따라, 제1 전자수송층(106a)은 개구부(124)를 통해 제2 전자수송층(106b), 전자주입층(110), 발광층(112) 및 제3 전극(118)과 중첩되는 영역을 포함하고, 또한 그 영역의 외측에 제2 전자수송층(106b)과 중첩되지 않는 영역을 포함한다. 제2 전극(108)의 단부는, 제1 전자수송층(106a)이 제2 전자수송층(106b)과 겹치지 않는 영역, 즉, 제1 전자수송층(106a)의 단부와 제2 전자수송층(106b)의 단부 사이의 영역에 배치된다. 배선(111)은 제2 전극(108)과 제1 절연층(104) 사이에 배치될 수도 있다. 배선(111)은 개구부(124)가 배치되는 영역(124a)의 주변으로부터 오프셋 영역(126)만 떨어진 외주부에 배치된다.
EL소자(200e)는 제2 전극(108)의 표면에 접하여 제1 전자수송층(106a)을 설치함으로써 접촉 면적을 크게 할 수 있다. 이에 따라, EL소자(200e)는 직렬 저항 성분이 저감되어 구동 전압을 낮출 수 있다. 또한, EL소자(200e)는 제2 전극(108)으로 흘러드는 전류 밀도를 낮출 수 있다.
도 15(A)에서 나타내는 EL소자(200e)에서, 제2 전극(108)은 산화인듐주석(In2O3·SnO2, ITO) 등에 의해 형성되는 투명 도전막이 이용된다. 즉, EL소자(200e)는 제1 전자수송층(106a)이 투명 도전막으로 형성되는 제2 전극(108)과 직접 접하는 구조를 가지고 있을 수도 있다. EL소자(200e)는 제2 전극(108)을 투명 도전막으로 치환하였더라도 전자수송층(106)이 제1 전자수송층(106a)과 제2 전자수송층(106b)의 2층 적층 구조로 두껍게 되어 있으므로 단락을 방지할 수 있어 전기적으로 안정된 구조로 할 수 있다.
도 15(A)와 같은 구조의 EL소자(200e)를 채용한 경우의 화소 구조 단면도가 도 25(A) 및 도 25(B)이고, 화소 구조 평면도가 도 26이다. 도 1, 2, 12~17, 20, 29, 30에 있어서 제4 절연층(패시베이션막)(170)은 생략되어 기재되어 있지 않지만, 각 소자의 장기 신뢰성을 향상시키기 위해서는 도 23~25, 27, 28에서 나타낸 바와 같이 제4 절연층(패시베이션막)(170)은 형성해 두는 것이 바람직하다. 제4 절연층(패시베이션막)(170)은 실리콘 질화막이나 알루미나막 등이 이용된다.
도 25(A)는 도 15(A)의 바텀 에미션형 EL소자를 채용하고 있는데, 도 15(B)의 탑 에미션형 EL소자를 채용하는 것도 가능하다. 도 25(A)에서도, 공통전위선(144)을 개구부(124)의 전 영역을 덮도록 형성 배치함으로써, 톱 에미션형의 EL소자를 형성할 수 있다. 도 25(B)에 도시된 바와 같이 데이터신호선(134)과 제2 게이트전극(156)은 같은 층에 같은 재료로 동시에 형성된다.
도 15(B)에서 나타내는 EL소자(200e)에 있어서, 배선(111)을 제2 전극(108)과 제1 전자수송층(106a)으로 덮음으로써, 톱 에미션형의 EL소자도 만들 수 있다. 도 15(A)에 있어서 EL소자(200e)의 제2 전극(음극)(108)을 구동용 트랜지스터소자의 소스전극이나 드레인전극과는 완전히 분리하여 다른 층에 형성한 EL소자의 단면도가 도 27~30, 40, 41이다. 제2 전극(음극)(108)을 ITO나 IZO등의 투명 도전막으로 형성함으로써 바텀 에미션형의 EL소자가 되고, 제2 전극(음극)(108)을 가시광 반사율이 높은 금속막으로 형성함으로써 톱 에미션형의 EL소자가 된다.
본 실시형태에 따른 EL소자(200e)는 제1 전극이 생략되고 제2 전극(108)의 구성이 상이한 것 외에는 도 1에서 나타내는 EL소자(200a)와 동일하며, 동일한 작용 효과를 나타낼 수 있다. 또한, EL소자(200e)는 도 12(A)에서 나타내는 EL소자(200)로 대체할 수 있다.
(제5 실시형태)
제1 실시형태로 나타내는 EL소자에 대하여 음극의 구성이 다른 EL소자에 대하여 나타낸다. 이하의 설명에서는 제1 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 16은 본 실시형태의 다른 일형태와 관련된 EL소자(200f)의 단면구조를 나타낸다. EL소자(200f)는 제1 전자수송층(106a)의 하층에 배치되는 제2 전극(108)이 제1 전자수송층(106a)의 주변부에 있어서, 일부 영역에만 설치되어 있는 점에 있어서 제1 실시형태로 나타내는 EL소자와 상이하다. 제1 전자수송층(106a)은 개구부(124)를 통해 제2 전자수송층(106b), 전자주입층(110), 발광층(112) 및 제3 전극(118)과 겹치는 영역을 포함하고, 또한 개구부(124a)가 배치되는 영역(124a)의 외측에 제2 전자수송층(106b)과 겹치지 않는 영역을 포함한다. 제2 전극(108)은 제1 전자수송층(106a)이 제2 전자수송층(106b)과 겹치지 않는 영역, 즉, 제1 전자수송층(106a)의 단부와 제2 전자수송층(106b)의 단부 사이의 영역에 배치된다. 제2 전극(108)은 제1 전자수송층(106a)의 외주를 둘러싸도록 설치하는 것이 바람직하다. 그러나, 도 16에 도시된 바와 같이, 본 실시형태에 관한 EL소자(200f)는, 제2 전극(108)이, 제1 전자수송층(106a)의 주변부에 있어서, 일부 영역에만 설치되어 있다. 제2 전극(108)은 제1 전자수송층(106a)과 제1 절연층(104) 사이에 배치된다. 더욱이, 제2 전극(108)에 접하여 배선(111)이 설치될 수 있다. 배선(111)은 제2 전극(108)과 제1 전자수송층(106a) 사이에 배치될 수도 있다. 도 16에 도시된 바와 같이 배선(146)은 제1 전극(102)과 제1 절연층(104) 사이에 배치될 수도 있다. 배선(146)은 기판(100)과 제1 전극(102) 사이에 배치될 수도 있다.
EL소자(200f)는 제2 전극(108)의 구성이 다른 것 이외에는 제1 실시형태와 동일하며, 동일한 작용 효과를 나타낼 수 있다. 또한, EL소자(200f)는 도 12(A)에서 나타내는 EL소자(200)로 대체할 수 있다.
(제6 실시형태)
본 실시형태는 제1 실시형태로 나타내는 EL소자에 대하여 음극의 구성이 다른 EL소자에 대하여 나타낸다. 이하의 설명에서는 제1 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 17은 본 실시형태에 관한 EL소자(200g)의 단면 구조를 나타낸다. EL소자(200g)는 제1 전자수송층(106a) 위에 제3 절연층(122)을 매개로 제4 전극(105)이 더 설치되어 있다는 점에 있어서 제1 실시형태로 나타내는 EL소자와 상이하다. 제1 전자수송층(106a)은 개구부(124)를 통해 제2 전자수송층(106b), 전자주입층(110), 발광층(112) 및 제3 전극(118)과 중첩되는 영역을 포함하고, 또한 그 영역의 외측에 제2 전자수송층(106b)과 중첩되지 않는 영역을 포함한다. 제2 전극(108)은 제1 전자수송층(106a)이 제2 전자수송층(106b)과 겹치지 않는 영역, 즉, 제1 전자수송층(106a)의 단부와 제2 전자수송층(106b)의 단부 사이의 영역에 배치된다. 제2 전극(108)은 제1 전자수송층(106a)과 제1 절연층(104) 사이에 배치된다. 더욱이, 제2 전극(108)에 접하여 배선(111)이 설치될 수 있다. 배선(111)은 제2 전극(108)과 제1 전자수송층(106a) 사이에 배치될 수도 있다. 제1 전극(102)에 접하여 배선(146)이 설치될 수 있다. 도 17에 도시된 바와 같이 배선(146)은 제1 전극(102)과 제1 절연층(104) 사이에 배치될 수도 있다.
제4 전극(105)은 제1 전자수송층(106a)이 제2 전자수송층(106b)과 겹치지 않는 영역, 즉, 제1 전자수송층(106a)의 단부와 제2 전자수송층(106b)의 단부 사이의 영역에 배치된다. 제4 전극(105)은 제3 절연층(122), 제1 전자수송층(106a) 및 제1 절연층(104)을 사이에 두고 제1 전극(102)과 겹치도록 구성된다. 제4 전극(105)은 제1 전자수송층(106a) 위에서, 제3 절연층(122)과 제2 절연층(120) 사이에 배치된다. 제4 전극(105)은 제1 전극(102)과 컨택홀을 통해 전기적으로 접속되어 있다. 이러한 구조를 가짐으로써, 제2 전극(108)의 말단부에만 전류가 집중되는 것을 방지할 수 있어 소자의 신뢰성을 크게 향상할 수 있다. 제4 전극(105)은 제2 절연층(120)을 사이에 두고 제3 전극(118)과 겹치도록 마련된다. 제4 전극(105)의 단부는 제2 절연층(120)의 개구부(124)에 노출되지 않으므로 발광 영역에서 제3 전극(118)과 제4 전극(105) 사이에 전계 집중이 생기지 않도록 구성된다.
도 17에서 나타내는 EL소자(200g)에 있어서, 제4 전극(105)은 제1 전자수송층(106a)을 사이에 두고 제1 전극(102)과 겹치도록 배치된다. 제4 전극(105)은 바람직하게는 제1 전극(102)과 같은 전위가 되도록 제어된다. 제4 전극(105) 및 제1 전극(102)이 같은 전위로 제어됨으로써 제1 전자수송층(106a)의 상하 양면에서 전계를 작용시켜 더블게이트형 트랜지스터와 동일한 원리로 발광층(112)으로의 캐리어(전자) 주입량을 제어할 수 있다. 전자수송층(106)(제1 전자수송층(106a), 제2 전자수송층(106b))에서 발광층(112)으로 수송되는 캐리어(전자)의 양은 제1 전극(102) 및 제4 전극(105)의 전계강도에 의해 제어하는 것이 가능하다. 제1 전극(102) 및 제4 전극(105)에 인가되는 전압이 커지면 제1 전자수송층(106a)에 작용하는 전계도 커진다. 제1 전극(102) 및 제4 전극(105)에 정전압이 인가됨으로써 생성된 전계는 제2 전극(108)에서 제1 전자수송층(106a)으로 캐리어(전자)를 인입하도록 작용하므로 발광층(112)으로 수송되는 캐리어(전자)의 양을 더욱 증가시킬 수 있게 된다. 즉, 제1 전극(102) 및 제4 전극(105)에 인가하는 전압을 제어함으로써, 제2 전극(108)으로부터 주입되는 전자의 양과, 제3 전극(118)으로부터 주입되는 정공의 양의 밸런스(캐리어 밸런스)를 조정하는 것이 가능해진다. 한편, 제1 전극(102) 및 제4 전극(105)의 전위가 공통전위(Vss)가 됨으로써, 제1 전자수송층(106a)에 있어서의 캐리어(전자)의 누수를 억제할 수 있고, 제1 전자수송층(106a)은 절연상태(공핍상태)가 된다. 그 결과, EL소자(200g)에는 전류가 흐르지 않고, 발광하지 않는 상태(비발광 상태)가 된다.
EL소자(200g)는 제4 전극(105)을 갖는 것 이외에는 제1 실시형태와 동일하며, 동일한 작용 효과를 발휘할 수 있다. 또한, EL소자(200g)는 도 12(A)에서 나타내는 EL소자(200)로 대체할 수 있다.
(제7 실시형태)
본 실시형태에 관한 EL소자(200g)로 화소가 구성된 표시 장치(EL 표시 장치)의 일례에 대하여 설명한다. 이하의 설명에서는 제2 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 18은 본 실시형태에 관한 표시 장치에 설치되는 화소(302g)의 등가 회로의 일례를 나타낸다. 화소(302g)는 EL소자(200g) 외에 선택 트랜지스터(136), 구동 트랜지스터(138), 용량소자(140)를 포함한다. 선택 트랜지스터(136)는 게이트가 주사신호선(132)과 전기적으로 접속되고 소스가 데이터신호선(134)과 전기적으로 접속되며 드레인이 구동 트랜지스터(138)의 게이트와 전기적으로 접속된다. 구동 트랜지스터(138)는 소스가 공통전위선(144)과 전기적으로 접속되고 드레인이 EL소자(200g)의 제2 전극(108)과 전기적으로 접속된다. 용량소자(140)는 구동 트랜지스터(138)의 게이트와 공통전위선(144) 사이에 전기적으로 접속된다. EL소자(200g)는, 제1 전극(102) 및 제4 전극(105)이 캐리어 주입량 제어신호선(146)과 전기적으로 접속되고, 제3 전극(118)이 전원선(142)과 전기적으로 접속된다. 도 18은 EL소자(200g), 선택 트랜지스터(136) 및 구동 트랜지스터(138)이 이중 게이트형인 경우를 나타낸다.
도 18에서 나타내는 화소(302g)에서, 구동 트랜지스터(138)의 게이트에는 선택 트랜지스터(136)이 온 되었을 때, 데이터신호선(134)으로부터 데이터 신호에 기초한 전압이 인가된다. 용량소자(140)는 구동 트랜지스터(138)의 소스-게이트 사이의 전압을 유지한다. 구동 트랜지스터(138)의 게이트가 온이 되면 EL소자(200g)에는 전원선(142)으로부터 전류가 흘러들어 발광한다. 이때 제1 전극(102) 및 제4 전극(105)에 캐리어 주입량을 제어하는 전압(Vg)을 인가하면 EL소자(200g)의 발광강도를 제어할 뿐만 아니라 발광층(112)에 있어서의 전자와 정공이 재결합하는 영역(발광영역)의 위치를 제어할 수 있다. 즉, 발광층(112)에 있어서의 캐리어 밸런스를 제어할 수 있다.
본 실시형태에 따르면, 캐리어 주입량 제어전극(제1 전극(102) 및 제4 전극(105))이 설치된 EL소자(200g)로 화소(302g)를 형성함과 아울러 캐리어 주입량 제어신호선을 설치하여 해당 캐리어 주입량 제어전극(제1 전극(102) 및 제4 전극(105))과 접속함으로써 EL소자의 발광상태를 제어할 수 있다. 즉, EL소자의 발광을 구동 트랜지스터로만 제어하는 것이 아니라 캐리어 주입량 제어 전극에 의해 발광층(112)르로의 전자 주입량을 제어함으로써 EL소자의 열화를 억제할 수 있어 EL 표시 장치의 신뢰성을 더욱 높일 수 있다.
도 19는 본 실시형태에 관한 표시 장치의 화소(302g)의 평면도를 나타낸다. 화소(302g)는, 선택 트랜지스터(136), 구동 트랜지스터(138), 용량소자(140) 및 EL소자(200g)가 배치된다. 도 19에서 나타내는 화소(302g)의 평면도에서는 EL소자(200g)의 구성 요소로서 제1 전극(102, 제4 전극(105), 제1 전자수송층(106a) 및 개구부(124)의 배치가 제시되어 있다.
구동 트랜지스터(138)는 제1 산화물반도체층(152a), 제1 게이트전극(154a), 제2 게이트전극(156a)을 포함하여 구성된다. 제1 게이트전극(154a)과 제2 게이트전극(156a)은 제1 산화물반도체층(152a)을 사이에 두고 겹치는 영역을 갖도록 배치된다. 즉, 구동 트랜지스터(138)는 제1 산화물반도체층(152a)이, 제1 게이트전극(154a)과 제2 게이트전극(156a)으로 끼워진 이중 게이트 구조를 갖는다.
선택 트랜지스터(136)은 구동 트랜지스터(138)와 동일한 구조를 갖는다. 즉, 선택 트랜지스터(136)는 제2 산화물반도체층(152b), 제1 게이트전극(154b) 및 제2 게이트전극(156b)을 포함하여 구성된다.
용량소자(140)은 제2 전극(108d)가 제1 절연층(104)을 통해 용량전극(162)과 중첩되는 영역에 형성된다. 용량전극(162)은 공통전위선(144)을 겸하여 형성된다.
EL소자(200g)는 도 17에서 나타내는 EL소자(200g)의 구성과 동일한 구성을 갖는다. EL소자(200g)는 구동 트랜지스터(138)와 전기적으로 접속된다. EL소자(200g)는 제2 전극(108)에 상당하는 영역이 구동 트랜지스터(138)로부터 연속적으로 형성된다. 이러한 구조에 의해, 배선의 회전이 간략화되어 화소(302)의 개구율(한 화소가 차지하는 면적에 대한 EL소자가 실제로 발광하는 영역의 비율)을 높일 수 있다.
또한, 본 실시형태에 있어서, 산화물반도체층(152)은 제1 실시형태에서 말하는 제1 전자수송층(106a)의 산화물 반도체 재료와 동일한 재료를 이용할 수 있다. 또한, 제1 절연층(104), 제3 절연층(122) 및 제4 절연층(119)은 무기 절연재료가 이용된다. 무기 절연재료로는 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등이 이용될 수 있다. 제4 전극(105)은 제2 게이트전극(156a)과 동일한 재료를 이용할 수 있다.
이와 같이, 본 실시형태에 관한 표시 장치는 EL소자를 형성하는 전자수송층으로서 산화물 반도체층을 이용함으로써 산화물 반도체층을 이용하여 제작되는 구동 트랜지스터 및 선택 트랜지스터 등의 소자와 동일한 제조 공정을 통해 제작될 수 있다. 또한, 본 실시형태에 관한 표시장치는 EL소자에 캐리어주입량 제어전극을 설치함과 아울러 이 캐리어주입량 제어전극에 대해 절연층을 통해 캐리어(전자) 이동도가 높은 전자수송층을 배치함으로써 화소면내의 발광강도를 균일화시켜 고정세화에 대응할 수 있다.
(제8 실시형태)
본 실시형태에 관한 EL소자(200h)로 화소가 구성된 표시 장치(EL 표시 장치)의 일례에 대하여 설명한다. 이하의 설명에서는 제2 실시형태와 다른 부분에 대해 설명하고 공통되는 부분에 대해서는 설명을 생략한다.
도 20은 본 실시형태와 관련된 EL소자(200h)로 화소가 구성된 표시 장치의 단면도를 나타낸다. 화소(302)는, 선택 트랜지스터(136), 구동 트랜지스터(138), 용량소자(140) 및 EL소자(200h)가 배치된다.
구동 트랜지스터(138)는 제1 산화물반도체층(152a), 제1 게이트전극(154a), 제2 게이트전극(156a)을 포함하여 구성된다. 제1 게이트전극(154a)과 제2 게이트전극(156a)은 제1 산화물반도체층(152a)을 사이에 두고 겹치는 영역을 갖도록 배치된다. 즉, 구동 트랜지스터(138)는, 제1 산화물반도체층(152a)이 제1 게이트전극(154a)과 제2 게이트전극(156a)으로 끼워진 이중 게이트 구조를 갖는다.
제1 산화물반도체층(152a)은, 원소로서 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 알루미늄(Al), 텅스텐(W), 실리콘(Si)으로부터 선택된 1종 또는 복수종을 포함하는 투명 산화물 반도체이다. 예를 들어, 제1 산화물반도체층(152a)을 형성하는 산화물 반도체 재료로는 반도체 특성을 나타내는, 사원계 산화물 재료, 삼원계 산화물 재료 및 이원계 산화물 재료가 적용된다. 예를 들면, 사원계 산화물 재료로서 In2O3-Ga2O3-SnO2-ZnO계 산화물 재료, 삼원계 산화물 재료로서 In2O3-Ga2O3-SnO2계 산화물 재료, In2O3-Ga2O3-ZnO계 산화물 재료, In2O3-SnO2-ZnO계 산화물 재료, In2O3-Al2O3-ZnO계 산화물 재료, Ga2O3-SnO2-ZnO계 산화물 재료, Ga2O3-Al2O3-ZnO계 산화물 재료, SnO2-Al2O3-ZnO계 산화물 재료, 이원계 산화물 재료로서 In2O3-SnO2계 산화물 재료, In2O3-ZnO계 산화물 재료, SnO2-ZnO계 산화물 재료, Al2O3-ZnO계 산화물 재료, Ga2O3-ZnO계 산화물 재료, SnO2-SiO2계 산화물 재료, In2O3-WO3계 산화물 재료 등을 이용할 수 있고, 특히 In2O3-Ga2O3-SnO2계 산화물 재료를 사용하는 것이 좋다. 또한, 상기 산화물 반도체에 탄탈(Ta), 스칸듐(Sc), 니켈(Ni), 란타넘(La), 마그네슘(Mg), 하프늄(Hf), 이트륨(Y), 티타늄(Ti), 사마륨(Sm)이 포함되어 있을 수 있다. 또한, 예를 들어, 상기에서 나타내는 In-Ga-Sn-O계 산화물 재료는 적어도 In과 Ga와 Sn을 포함하는 산화물 재료이며, 그 조성비에 특별한 제한이 없다. In-Ga-Sn-O계 산화물 재료의 조성비는 In, Ga, Sn에 대하여 In의 atm%가 50~80, Ga의 atm%가 10~25, Sn의 atm%가 10~30인 것이 보다 바람직하다. 또 다르게 표현을 하면, 제1 산화물반도체층(152a)은 화학식 InMO3(ZnO)m(m>0)로 표기되는 박막을 이용할 수 있다. 여기서, M은 Sn, Ga, Zn, Sc, La, Y, Ni, Al, Mg, Ti, Ta, W, Hf 및 Si로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 또한, 상기 사원계 산화물 재료, 삼원계 산화물 재료, 이원계 산화물 재료는 포함된 산화물이 화학량론적 조성물에 한정되지 않고 화학량론적 조성으로부터 벗어난 조성을 갖는 산화물 재료로 구성될 수 있다.
본 실시형태에 있어서, 제1 산화반도체층(152a)은 기판(100)측으로부터, 제1 영역(152a1)과 제2 영역(152a2)이 적층된 구조를 갖는다. 제1 산화물반도체층(152a)은 제1 영역(152a1)의 막 두께가 제2 영역(152a2) 의 막 두께보다 크다. 제1 산화물반도체층(152a)의 제1 영역(152a1)의 막 두께는 30nm~100nm가 바람직하다. 제1 산화물반도체층(152a)의 제2 영역(152a2)의 막 두께는 2 nm~10 nm가 바람직하다. 그러나 이에 한정되지 않고, 제1 영역(152a1) 및 제2 영역(152a2)을 포함하는 제1 산화물반도체층(152)a의 막 두께가 20nm~100nm, 예를 들면, 30nm~60nm일 수 있다.
제1 산화물반도체층(152a)은 제1 영역(152a1)과 제2 영역(152a2)의 캐리어 농도(다수 캐리어 농도)가 다르다. 제2 영역(152a2)의 캐리어 농도는 제1 영역(152a1)의 캐리어 농도보다 작은 값을 가진다. 제1 영역(152a1)의 캐리어 농도는 1Х1015/cm3~5Х1018/cm3 정도인 것이 바람직하며, 제2 영역(152a2)의 캐리어 농도는 1Х1011/cm3~1Х1015/cm3 정도인 것이 바람직하다. 이에 대응하여, 제1 산화물반도체층(152a)의 제1 영역(152a1)은 비저항값이 10-1Ω·cm~103Ω·cm 정도인 것이 바람직하다. 제1 산화물반도체층(152a)의 제2 영역(152a2)은 비저항값이 104Ω·cm~109Ω·cm 정도인 것이 바람직하다. 또한, 제1 산화물반도체층(152a)의 제2 영역(152a2)의 캐리어 이동도 역시 제1 산화물반도체층(152a)의 제1 영역(152a1)의 캐리어 이동도보다도 작은 것이 바람직하다.
또한, 제1 산화물반도체층(152a)은, 제1 영역(152a1)과 제2 영역(152a2)이 결정성이 다를 수 있다. 제1 산화물반도체층(152a)의 제2 영역(152a2)의 결정화율은 제1 영역(152a1)의 결정화율보다 높은 것이 바람직하다. 제1 산화물반도체층(152a)의 제1 영역(152a1)은 비정질 형태일 수도 있고, 미세결정질 형태일 수도 있고, 비정질 및 나노 미세결정질 혼합의 형태일 수도 있다. 제1 산화물반도체층(152a)의 제2 영역(152a2)은 비정질 형태일 수도 있고, 나노 미세결정질 형태일 수도 있고, 비정질 및 나노 미세결정질 혼합의 형태일 수도 있다. 이 경우, 제2 영역(152a2)은 제1 영역(152a1)보다 미세결정질의 혼합비가 높고, 더욱이 다결정질과의 혼합 형태일 수 있다.
제1 산화물반도체층(152a)은 스퍼터링법으로 제작할 수 있다. 제1 영역(152a1)과 제2 영역(152a2)은 스퍼터링 조건을 바꿈으로써 제작할 수 있다. 예를 들면, 제1 산화물반도체층(152a)의 제1 영역(152a1)은 스퍼터 가스로서 Ar등의 희가스를 이용하여 성막되고, 제2 영역(152a2)은 스퍼터 가스로서 Ar등의 희가스 및 산소가스를 이용하여 성막된다. 제1 영역(152a1)에 대하여, 제2 영역(152a2)을 성막할 때 산소 분압을 높임으로써, 제2 영역(152a2)의 도너 결함을 저감할 수 있어 결정화율을 향상시킬 수 있다. 그에 따라, 제1 영역(152a1)에 비해 제2 영역(152a2)의 캐리어 농도를 낮추고, 이에 따라 비저항값을 높일 수 있다.
제1 산화물반도체층(152a)은 제1 영역(152a1) 및 제2 영역(152a2)의 조성을 동일하게 하여 결정화율이 다르게 조합될 수도 있다. 또한, 제1 산화물반도체층(152a)은 제1 영역(152a1) 및 제2 영역(152a2)에 동종의 금속산화물을 이용하여 조성이 다르게 조합될 수 있다. 더욱이, 제1 영역(152a1)과 제2 영역(152a2)에 서로 다른 조성의 금속 산화물을 조합할 수도 있다. 제1 영역(152a1) 및 제2 영역(152a2)에 대해 이러한 조합을 적용함으로써 캐리어 농도를 달리하고 또한 비저항값을 달리할 수 있다.
도 21(A)에 도시된 바와 같이 동일한 조성비의 산화물 반도체 타겟 재료(예를 들어 InGaSnZnOx)를 이용하더라도 스퍼터링 가스의 O2/(Ar+O2) 산소 분압을 바꿈으로써 결정화율을 바꿀 수 있으며, 각 영역의 캐리어 농도와 밴드갭을 변화시킬 수 있다. 예를 들면, 비정질인 제1 산화물반도체층(152a)의 제1 영역(152a1)보다도, 미세결정인 제1 산화물반도체층(152a)의 제2 영역(152a2)의 결정화율은 높고, 캐리어 농도는 낮고, 밴드갭은 크고, 일함수는 작다. 이와 같이 형성함으로써, 제1 산화물반도체층(152a)의 제2 영역(152a2) 위에 제3 절연층(122)을 형성할 때 발생하는 수소 라디칼에 의한 환원 반응의 문제를 개선할 수 있다. 제3 절연층(122)에는 SiH4가스와 N2O가스를 원료로 하여 플라즈마 CVD법으로 성막되는 P-SiO2막이 이용된다. 원료인 SiH4에 존재하는 수소가 수소 라디칼이 되어 제1 산화물반도체층(152a)의 제2 영역(152a2)의 표면을 환원해 버리는 문제가 발생하고 있었다. 제1 산화물반도체층(152a)의 제2 영역(152a2)의 캐리어 농도를 저하시키고 결정화율을 높임으로써 수소 라디칼에 의한 환원반응을 생기기 어렵게 하는 것이 가능하며, 플라즈마 CVD법으로 P-SiO2막을 형성할 때의 공정 마진을 넓힐 수 있다. 더욱이, 도 22에서 나타낸 바와 같이, 제2 영역(152a2)의 성막시의 산소분압을 변화시킴으로써, 박막 트랜지스터 소자의 역치 전압(Vth)을 정밀하게 컨트롤하는 것이 가능해진다. 회로 시스템을 간략화하고, 비용 절감을 위해서는 박막 트랜지스터 소자의 서브스레숄드(subthreshold) 전압을 0V보다 플러스 측으로 이동시켜야 한다. 도 22에 의하면, 제2 영역(152a2)의 성막시의 산소분압은 5% 정도 필요한 것을 이해할 수 있다. 제2 영역(152a2)의 막 두께를 두껍게 하면 서브스레숄드 전압도 플러스 측으로 이동시킬 수 있으므로 최적의 막 두께를 선정할 수 있다.
도 21(B)에 도시된 바와 같이, 예를 들면, 제1 산화물반도체층(152a)의 제1 영역(152a1)에 비정질 InGaSnOx막을, 제1 산화물반도체층(152a)의 제2 영역(152a2)에 비정질 GaOx막을 이용하는 것으로도, 도 21(A)과 동일한 작용을 얻을 수 있다. 비정질 GaOx막 표면을 수소(H2) 플라즈마 처리해도 비정질 GaOx의 캐리어 농도는 1013 수준에서 1015 수준으로 증가할 뿐 도체화되지는 않는다. 비정질 GaOx는 통상의 P-SiO2 성막 조건하에서는 수소 라디칼에 의한 환원 반응이 생기기 어렵기 때문에 기판 온도를 250℃ 이상으로 높여 P-SiO2막을 성막할 수 있어 신뢰성이 높은 박막 트랜지스터 소자를 제조할 수 있다. 비정질 GaOx를 제2 영역(152a2)에 채용한 경우에도 스퍼터링 성막시의 산소분압을 높이거나 비정질 GaOx의 막 두께를 두껍게 함으로써 박막 트랜지스터 소자의 문턱전압(Vth)과 서브스레숄드 전압을 플러스 측으로 이동시킬 수 있다.
상기 박막 트랜지스터 소자의 문턱 전압(Vth)과 서브스레숄드 전압을 제어하려면, 도 20의 트랜지스터 구조에서는 제3 절연층(122)의 막 두께를 제1 절연층(104)의 막 두께보다 얇게 형성해야 한다. 구체적으로는 제3 절연층(122)의 막 두께를 150nm~250nm로 하고, 제1 절연층(104)의 막 두께를 그 2배 이상인 400nm~600nm로 하는 것이 바람직하다. 즉, 제1 산화물반도체(152a)에 작용하는 전계를 제2 게이트전극(156)측이 제1 게이트전극(154)측보다 강하게 하는 것이 바람직하다. 이러한 구조를 가짐으로써 도 21(A) 및 21(B)의 제1 영역(152a1)과 제2 영역(152a2)이 접하는 계면에서는 컨덕션 밴드측에 0.3eV 정도의 밴드갭이 생긴다. 전도대 바닥의 에너지(Ec)가, 제1 영역(152a1)에 대해 제2 영역(152a2)이 높아짐으로써 게이트 전압이 플러스로 인가되면 캐리어(전자)는 이 계면으로 모여 도체화된다. 즉, 제3 절연층(122)과 제1 산화물반도체층(152a)의 제2 영역(152a2)의 계면이 도체화되는 것이 아니라, 제1 영역(152a1)과 제2 영역(152a2)의 계면에 캐리어(전자)가 집중되어 전류가 흐른다. 이를 위해 매립 채널 구조의 트랜지스터 소자 동작을 하게 된다. 매립 채널 구조의 트랜지스터 소자의 신뢰성은 매우 높아 PBTS 평가시험에서도 거의 역치전압(Vth) 시프트가 발생하지 않는다. 본 발명에서 채용하고 있는 이중 게이트, 소스 드레인 바텀 컨택트형 TFT에서는 탑 게이트측의 게이트 절연막인 제3 절연층(122)의 막 두께를 바텀 게이트측의 게이트 절연막인 제1 절연층(104)의 막 두께보다 얇게 하는 것이 매우 중요하다. 탑 게이트측의 게이트 절연막인 제3 절연층(122)의 막 두께를 바텀 게이트측의 게이트 절연막인 제1 절연층(104)의 막 두께의 약 1/2인 것이 바람직하다.
선택 트랜지스터(136)는 구동 트랜지스터(138)와 동일한 구조를 갖는다. 즉, 선택 트랜지스터(136)는, 제2 산화물반도체층(152b), 제1 게이트전극(154b) 및 제2 게이트전극(156b)을 포함하여 구성된다. 본 실시형태에 있어서, 제2 산화물반도체층(152b)은 기판(100)측으로부터, 제1 영역(152b1)과 제2 영역(152b2)이 적층된 구조를 갖는다.
용량소자(140)는 제2 전극(108d)이 제1 절연층(104)을 통해 용량전극(162)과 중첩되는 영역에 형성된다. 용량전극(162)은 공통전위선(144)을 겸하여 형성된다.
EL소자(200h)는 구동 트랜지스터(138)와 전기적으로 접속된다. EL소자(200h)는 제2 전극(108)에 상당하는 영역이 구동 트랜지스터(138)로부터 연속적으로 형성된다. 이러한 구조에 의해, 배선의 회전이 간략화되어 화소(302)의 개구율(한 화소가 차지하는 면적에 대한 EL소자가 실제로 발광하는 영역의 비율)을 높일 수 있다.
EL소자(200h)는 제1 전자수송층(106a)에 상당하는 영역이 구동 트랜지스터(138)와 동일한 구조로 마련된다. 도 20(A)에 도시된 바와 같이, 제1 전자수송층(106a)은 구동 트랜지스터(138)의 영역으로부터 연속되도록 설치되어 있을 수 있다. 본 실시형태에 있어서, 제1 전자수송층(106a)은 기판(100)측으로부터, 제1 영역(106a1)과 제2 영역(106a2)이 적층된 구조를 갖는다. 제1 전자수송층(106a)은 제1 영역(106a1)과 제2 영역(106a2)의 캐리어 농도(다수 캐리어 농도)가 다르다. 제2 영역(106a2)의 캐리어 농도는 제1 영역(106a1)의 캐리어 농도보다 작은 값을 가진다.
이와 같이, 본 실시형태에 관한 표시 장치는 EL소자를 형성하는 전자수송층으로서 산화물 반도체층을 이용함으로써 산화물 반도체층을 이용하여 제작되는 구동 트랜지스터 및 선택 트랜지스터 등의 소자와 동일한 제조 공정을 통해 제작될 수 있다. 또한, 본 실시형태에 관한 표시장치는 EL소자에 캐리어주입량 제어전극을 설치함과 아울러 이 캐리어주입량 제어전극에 대해 절연층을 통해 캐리어(전자) 이동도가 높은 전자수송층을 배치함으로써 화소면내의 발광강도를 균일화시켜 고정세화에 대응할 수 있다.
본 실시형태에 있어서, 구동 트랜지스터(138)는, 제1 산화물반도체층(152a)이 제1 영역(152a1)과 제2 영역(152a2)으로 구성되어 있다. 그리고, 제1 영역(152a1)에 대하여, 제2 영역(152a2)의 캐리어 농도가 낮아지도록 구성되어 있다. 이에 따라, 구동 트랜지스터(138)는 제1 산화물반도체층(152a)에 있어서, 제3 절연층(122)으로부터 떨어진 제1 영역(152a1)에 채널이 형성되는 구조가 된다. 본 실시형태에 따른 구동 트랜지스터(138)는 제1 산화물반도체층(152a)의 제1 영역(152a1)과 제3 절연층(122) 사이에 제2 영역(152a2)을 설치함으로써, 전계 효과 이동도를 향상시킬 수 있다. 또한, 구동 트랜지스터(138)의 문턱 전압의 변동을 억제할 수 있어 안정된 전기적 특성으로 신뢰성을 향상시킬 수 있다. 더욱이, 구동 트랜지스터(138)는 이중 게이트 구조를 가지고 있음으로써 전류 구동 능력이 향상된다. 따라서, EL소자를 구동함에 있어서 양극이 되는 제3 전극(118)의 전압을 작게 하여도 충분한 전류를 공급할 수 있다. 설령 EL소자의 동작점이 변동되었다 하더라도 동작점의 변동에 따라 정전류 구동을 할 수 있다. 구동 트랜지스터(138)에 이중 게이트 구조를 채용함으로써 저소비전력화할 수 있으므로 EL 표시장치를 대형화한 경우에 표면화되는 발열문제를 해결할 수 있어 EL소자의 장수명화에 효과가 있다.
본 발명은 상기 실시형태에 한정된 것이 아니라 취지를 일탈하지 않는 범위에서 적절히 변경하는 것이 가능하다. 또, 각 실시형태는 적절히 조합할 수 있다.
도 35는 본 발명의 일변형 예에 따른 EL소자(200i)의 단면 구조를 나타낸다. 도 35에서 나타내는 EL소자(200i)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 1에서 나타내는 EL소자(200a)와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 36은 본 발명의 일변형 예에 따른 EL소자(200j)의 단면 구조를 나타낸다. 도 36에서 나타내는 EL소자(200j)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 2에서 나타내는 EL소자(200b)와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 37은 본 발명의 일변형 예에 따른 EL소자(200k)의 단면구조를 나타낸다. 도 37에서 나타내는 EL소자(200k)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 16에서 나타내는 EL소자(200f)와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 38은 본 발명의 일변형 예에 따른 EL소자(200l)의 단면구조를 나타낸다. 도 38에서 나타내는 EL소자(200l)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 17에서 나타내는 EL소자(200g)과 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 39는 본 발명의 일변형 예에 따른 EL소자(200m)의 단면구조를 나타낸다. 도 39에서 나타내는 EL소자(200m)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 13에서 나타내는 EL소자(200c)와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 40은 본 발명의 일변형 예에 따른 EL소자(200n)의 단면구조를 나타낸다. 도 40에서 나타내는 EL소자(200n)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 29에서 나타내는 EL소자와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 41은 본 발명의 일변형 예에 따른 EL소자(200o)의 단면구조를 나타낸다. 도 41에서 나타내는 EL소자(200o)는 발광층(112)이 거의 전면에 배치되는 것 이외에, 도 30에서 나타내는 EL소자와 같으므로 공통되는 부분에 대해서는 설명을 생략한다.
도 35에서 도 41과 관련된 EL소자(200i, 200j, 200k, 200l, 200m, 200n, 200o)는 발광층(112)이 표시장치 내의 모든 화소에서 공통일 경우에 적용할 수 있다. 예를 들어, 발광층(112)이 백색광을 출사할 때에는 도 35에서 도 41에서 나타내는 구조를 적용할 수 있다. 발광층(112)이 공통됨으로써 동일한 공정으로 형성될 수 있다. 즉 발광층(112)을 소정의 색(재료)마다 칠할 필요가 없다. 도 35 내지 도 41의 발광층(112)은 단층으로 나타내지만, 발광층(112)은 발광 파장이 다른 복수의 층이 적층된 구조일 수 있다.
100: 기판
102: 제1 전극(캐리어 주입량 제어전극)
104: 제1 절연층
107: 제2 도전막
108: 제2 전극(음극)
110: 전자주입층
112: 발광층
114: 정공주입층
118: 제3 전극(양극)
120: 제2 절연층
123: 평탄화층
123: 개구부
126: 오프셋 영역
128: 전원
130: 스위치
132: 주사신호선
134: 데이터신호선
136: 선택 트랜지스터
138: 구동 트랜지스터
140: 용량소자
142: 전원선
144: 공통전위선
146: 케리어 주입량 제어신호선
150: 도전층
152: 산화물반도체층
154: 제1 게이트전극
156: 제2 게이트전극
162: 용량전극
170: 제4 절연층(패시베이션막)

Claims (23)

  1. 기판 상에 제1 전극을 형성하고,
    상기 제1 전극을 덮는 제1 절연층을 형성하고,
    상기 제1 절연층 상에 배치되고, 상기 제1 전극과 중첩되는 영역을 갖는 제2 전극을 형성하고,
    상기 제2 전극과 접하는 제1 전자수송층을 형성하고,
    상기 제2 전극과 겹치는 영역을 덮고, 상기 제1 전극과 겹치는 영역에 개구부를 갖는 제2 절연층을 형성하고,
    상기 개구부에 금속 산화물 재료와 용매를 포함하는 액상 조성물을 도포하고, 도포 후 용매를 제거하여 제2 전자수송층을 형성하고,
    상기 제2 전자수송층과 중첩되고 전계발광 재료를 포함하는 발광층을 형성하고,
    상기 발광층과 중첩되는 영역에 제3 전극을 형성하는 것을 포함하는 것을 특징으로 하는 전계발광소자의 제조방법.
  2. 제1항에 있어서, 상기 조성물은 무기 금속염과 제1 아미드와 용매를 포함하는 금속산화물 재료를 포함하는 것을 특징으로 하는 전계발광소자의 제조방법.
  3. 제2항에 있어서, 상기 조성물을 도포한 후, 150℃ 이상 300℃ 미만으로 가열 처리를 행하는 것을 특징으로 하는 전계발광소자의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 절연층은 직쇄계 불소 유기 재료를 이용하여 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  5. 제4항에 있어서, 상기 제2 절연층의 상면의 발액성을 상기 제2 절연층의 상기 개구부의 측면의 발액성보다 높게 하는 것을 특징으로 하는 전계발광소자의 제조방법.
  6. 제1 전극,
    상기 제1 전극과 대향하는 영역을 갖는 제3 전극,
    상기 제1 전극과 상기 제3 전극 사이의 제1 절연층,
    상기 제1 절연층과 상기 제3 전극 사이의 제2 절연층,
    상기 제1 절연층과 상기 제3 전극 사이의 전자수송층,
    상기 전자수송층과 상기 제3 전극 사이의 전계발광 재료를 포함하는 발광층,
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 상기 전자수송층과 전기적으로 접속되는 제2 전극을 가지며,
    상기 제2 절연층은 개구부를 가지며,
    상기 개구부에 있어서, 상기 제3 전극, 상기 발광층, 상기 전자수송층, 상기 제1 절연층, 및 상기 제1 전극이 중첩되는 중첩영역을 가지며,
    상기 제2 전극은 상기 중첩영역의 외측에 배치되고,
    상기 전자수송층은, 상기 제1 절연층과 접하는 제1 전자수송층과, 상기 개구부에 배치되고 상기 제1 전자수송층과 접하는 제2 전자 수송층을 가지고,
    상기 제1 전자수송층은 상기 제2 절연층의 상기 개구부의 외측 영역에서 상기 제2 전극과 접하고,
    상기 제2 전자수송층은 상기 개구부의 중심부에 비해 단부의 막 두께가 큰 것을 특징으로 하는 전계발광소자.
  7. 제6항에 있어서, 상기 제2 전자수송층은 상기 개구부의 측면에 접하고, 상기 측면을 따라 상승하는 것을 특징으로 하는 전계발광소자.
  8. 제6항에 있어서, 상기 제1 전자수송층의 전자이동도는 상기 제2 전자수송층의 전자이동도보다 높은 것을 특징으로 하는 전계발광소자.
  9. 제8항에 있어서, 상기 제1 전자수송층의 캐리어 농도는 상기 제2 전자수송층의 캐리어 농도보다 높은 것을 특징으로 하는 전계발광소자.
  10. 제8항에 있어서, 상기 제1 전자수송층의 밴드갭은 3.0 eV 이상이고, 상기 제2 전자수송층의 밴드갭은 3.4 eV 이상인 것을 특징으로 하는 전계발광소자.
  11. 제8항에 있어서, 상기 제1 전자수송층 및 상기 제2 전자수송층은 산화물반도체를 포함하고, 상기 제1 전자수송층의 두께보다 상기 제2 전자수송층의 두께가 큰 것을 특징으로 하는 전계발광소자.
  12. 제11항에 있어서, 상기 제1 전자수송층은, 산화주석 및 산화인듐과, 산화갈륨, 산화텅스텐, 산화알루미늄 및 산화실리콘으로부터 선택된 적어도 일종을 포함하고, 상기 제2 전자수송층은 산화아연과, 산화실리콘, 산화마그네슘, 산화인듐, 산화알루미늄 및 산화 갈륨으로부터 선택된 적어도 일종을 포함하는 것을 특징으로 하는 전계발광소자.
  13. 제11항에 있어서, 상기 제2 전극은 산화물반도체를 포함하는 것을 특징으로 하는 전계발광소자.
  14. 제6항에 있어서, 상기 제3 전극은 투광성을 갖고, 상기 제1 전극은 광반사면을 갖는 것을 특징으로 하는 전계발광소자.
  15. 제6항에 있어서, 상기 제3 전극은 광반사성을 가지며, 상기 제1 전극은 투광성을 갖는 것을 특징으로 하는 전계발광소자.
  16. 제6항에 있어서, 상기 제2 전극의 단부와 상기 개구부의 단부 사이에 상기 전자수송층의 오프셋 영역을 가지는 것을 특징으로 하는 전계발광소자.
  17. 제16항에 있어서, 상기 오프셋 영역의 길이가 1㎛~20㎛인 것을 특징으로 하는 전계발광소자.
  18. 제16항에 있어서, 상기 오프셋 영역이 상기 제1 전극과 중첩되는 것을 특징으로 하는 전계발광소자.
  19. 제6항에 있어서, 상기 제1 전극에 상기 제3 전극과 같은 극성의 전압이 인가되는 것을 특징으로 하는 전계발광소자.
  20. 제6항에 있어서, 상기 제1 전극에 상기 제2 전극과 같은 극성의 전압이 인가되어 발광하는 것을 특징으로 하는 전계발광소자.
  21. 기판 상에, 제6항 내지 제20항 중 어느 한 항에 기재된 전계발광소자와, 상기 전계발광소자와 접속되는 구동 트랜지스터를 포함하는 화소를 가지며,
    상기 구동 트랜지스터는,
    산화물반도체층과,
    상기 산화물반도체층과 중첩되는 영역을 가지며, 상기 제1 절연층을 통해 상기 산화물반도체층의 상기 기판측에 배치된 제1 게이트전극과,
    상기 산화물반도체층 및 상기 제1 게이트전극과 중첩되는 영역을 가지며, 상기 제2 절연층을 매개하여 상기 산화물반도체층의 상기 기판측과는 반대로 배치된 제2 게이트 전극과,
    상기 산화물반도체층과 상기 제1 절연층 사이에 배치되고, 상기 산화물반도체층과 접하는 영역을 포함하는 제1 투명 도전층 및 제2 투명 도전층을 갖는 것을 특징으로 하는 표시장치.
  22. 제21항에 있어서, 상기 제2 절연층의 막 두께는 상기 제1 절연층의 막 두께보다 얇은 것을 특징으로 하는 표시장치.
  23. 제21항에 있어서, 상기 제2 절연층의 막 두께는 상기 제1 절연층의 막 두께의 1/2인 것을 특징으로 하는 표시장치.
KR1020227042390A 2020-06-23 2021-06-22 도포형 무기 투명 산화물 반도체 전자수송층을 갖는 역구조 전계발광소자 KR20230005362A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-107890 2020-06-23
JP2020107890 2020-06-23
PCT/JP2021/023638 WO2021261493A1 (ja) 2020-06-23 2021-06-22 塗布型無機透明酸化物半導体電子輸送層を有する逆構造エレクトロルミネセンス素子

Publications (1)

Publication Number Publication Date
KR20230005362A true KR20230005362A (ko) 2023-01-09

Family

ID=79281231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227042390A KR20230005362A (ko) 2020-06-23 2021-06-22 도포형 무기 투명 산화물 반도체 전자수송층을 갖는 역구조 전계발광소자

Country Status (6)

Country Link
US (1) US20230146966A1 (ko)
EP (1) EP4170722A4 (ko)
JP (1) JP7410596B2 (ko)
KR (1) KR20230005362A (ko)
CN (1) CN115868247A (ko)
WO (1) WO2021261493A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176736A1 (ja) * 2021-02-18 2022-08-25 株式会社ジャパンディスプレイ 表示装置
CN114695667B (zh) * 2022-03-22 2023-04-07 电子科技大学 一种埋底界面处理制备高效柔性钙钛矿太阳电池的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048687B2 (ja) * 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法
JP2002343578A (ja) 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
JP4808479B2 (ja) 2005-11-28 2011-11-02 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2008084655A (ja) * 2006-09-27 2008-04-10 Toppan Printing Co Ltd 高分子系有機ｅｌ素子の発光層の形成方法
JP2016213052A (ja) * 2015-05-08 2016-12-15 株式会社Ｊｏｌｅｄ 青色有機ｅｌ素子、有機ｅｌ表示パネル及び青色有機ｅｌ素子の製造方法
JP6582786B2 (ja) * 2015-09-17 2019-10-02 日立化成株式会社 組成物、電荷輸送材料、及びインク並びにそれらの利用
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7190729B2 (ja) * 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子

Also Published As

Publication number Publication date
EP4170722A4 (en) 2023-10-04
US20230146966A1 (en) 2023-05-11
CN115868247A (zh) 2023-03-28
WO2021261493A1 (ja) 2021-12-30
JP7410596B2 (ja) 2024-01-10
JPWO2021261493A1 (ko) 2021-12-30
EP4170722A1 (en) 2023-04-26

Similar Documents

Publication Publication Date Title
CN108987433B (zh) 显示装置
JP7364286B2 (ja) キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
US20230146966A1 (en) Electroluminescence element and method of manufacturing electroluminescence element
US11929439B2 (en) Transistor, method of manufacturing transistor, and display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal