KR20230002178A - Highly efficient light-emitting diode - Google Patents

Highly efficient light-emitting diode Download PDF

Info

Publication number
KR20230002178A
KR20230002178A KR1020220173754A KR20220173754A KR20230002178A KR 20230002178 A KR20230002178 A KR 20230002178A KR 1020220173754 A KR1020220173754 A KR 1020220173754A KR 20220173754 A KR20220173754 A KR 20220173754A KR 20230002178 A KR20230002178 A KR 20230002178A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
semiconductor layer
emitting diode
type semiconductor
Prior art date
Application number
KR1020220173754A
Other languages
Korean (ko)
Other versions
KR102647674B1 (en
Inventor
오세희
강민우
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150165706A external-priority patent/KR102478524B1/en
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20230002178A publication Critical patent/KR20230002178A/en
Application granted granted Critical
Publication of KR102647674B1 publication Critical patent/KR102647674B1/en

Links

Images

Classifications

    • H01L33/20—
    • H01L33/38—

Landscapes

  • Led Devices (AREA)

Abstract

According to one embodiment of the present invention, a light-emitting diode comprises: a first conductivity-type semiconductor layer; a mesa including a second conductivity-type semiconductor layer arranged on the first conductivity-type semiconductor layer and an active layer arranged between the second conductivity-type semiconductor layer and the first conductivity-type semiconductor layer; a first electrode electrically connected to the first conductivity-type semiconductor layer; and a second electrode electrically connected to the second conductivity-type semiconductor layer. The first conductivity-type semiconductor layer includes: a first contact region which is the upper surface exposed along the outer edge of the first conductivity-type semiconductor layer; and a second contact region which is the exposed upper surface at least partially surrounded by the mesa.

Description

고효율 발광 다이오드{Highly efficient light-emitting diode}Highly efficient light-emitting diode

본 발명은 고효율 발광 다이오드에 관한 것으로, 특히, 제1 전극과 제1 도전형 반도체층이 접하는 영역을 조절하여 순방향 전압을 낮출 수 있는 발광 다이오드에 관한 것이다.The present invention relates to a high-efficiency light emitting diode, and more particularly, to a light emitting diode capable of lowering forward voltage by adjusting a region where a first electrode and a first conductivity type semiconductor layer come into contact.

발광 다이오드(LED)는 전기적 에너지를 광으로 변환하는 고체 상태 소자이며, 일반적으로 반대 도전형 불순물로 도핑된 반도체층들 사이에 개재된 하나 이상의 반도체 재료의 활성층을 포함한다. 바이어스가 이 도핑 층들을 가로질러 인가되는 경우, 전자와 정공이 활성층에 주입되고, 재결합하여 광이 발생한다.A light emitting diode (LED) is a solid-state device that converts electrical energy into light, and typically includes one or more active layers of semiconductor material sandwiched between semiconductor layers doped with impurities of opposite conductivity. When a bias is applied across these doped layers, electrons and holes are injected into the active layer and recombine to generate light.

발광 다이오드에서 광을 발생시키기 위해 순방향 전압(Vf)을 공급하게 되며, 발광 효율이 우수한 발광 다이오드는 통상 동일한 광량을 더 낮은 순방향 전압에서 방출시킬 수 있는 발광 다이오드를 말한다. 따라서, 발광 다이오드의 순방향 전압을 낮추기 위한 방법들이 시도되고 있다.A forward voltage (Vf) is supplied to the light emitting diode to generate light, and a light emitting diode having excellent light emitting efficiency usually refers to a light emitting diode capable of emitting the same amount of light at a lower forward voltage. Therefore, methods for lowering the forward voltage of the light emitting diode have been attempted.

한편, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 절단되는 면에 노출된 절연층에 크랙(crack)이 발생하기 쉽다. 이러한 크랙(crack)은 발광 다이오드의 내부로 진행할 수 있다. 나아가, 크랙에 기인하여 절연층이 반도체층으로부터 분리되는 계면 박리가 발생할 수 있다. 이에 따라, 크랙이나 절연층과 반도체층의 계면을 따라, 습기 등의 오염물질이 발광 다이오드 내부로 침투하여 발광 다이오드가 오염될 수 있으며, 발광 다이오드 내의 층들의 박리력이 감소할 수 있어서, 발광 다이오드의 신뢰성이 저하되는 문제가 발생할 수 있다.Meanwhile, in a dicing process of separating wafer-type light emitting diodes into individual light emitting diodes, cracks are likely to occur in an insulating layer exposed on a cut surface. These cracks may progress to the inside of the light emitting diode. Furthermore, interfacial peeling, in which the insulating layer is separated from the semiconductor layer due to cracks, may occur. Accordingly, contaminants such as moisture may penetrate into the light emitting diode along a crack or an interface between the insulating layer and the semiconductor layer, thereby contaminating the light emitting diode, and the peeling force of the layers within the light emitting diode may be reduced, thereby reducing the light emitting diode Reliability of the problem may occur.

따라서, 절연층의 크랙 발생을 방지하여, 발광 다이오드의 신뢰성을 개선할 필요가 있다.Therefore, it is necessary to improve the reliability of the light emitting diode by preventing cracks in the insulating layer.

본 발명이 해결하고자 하는 과제는, 순방향 전압이 낮은 발광 다이오드를 제공하는 것이다.An object to be solved by the present invention is to provide a light emitting diode having a low forward voltage.

본 발명이 해결하고자 하는 또 다른 과제는, 크랙에 의한 발광 다이오드의 손상을 방지하여, 신뢰성 및 발광 효율이 향상된 발광 다이오드를 제공하는 것이다.Another problem to be solved by the present invention is to provide a light emitting diode having improved reliability and light emitting efficiency by preventing damage to the light emitting diode due to cracks.

본 발명의 일 실시예에 따른 발광 다이오드는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 상에 배치된 제1 전극을 포함하되, 상기 제1 도전형 반도체층은, 상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및 상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며, 상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고, 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 클 수 있다. 제1 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적을 제2 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적에 비해 상대적으로 증가시킴으로써, 상기 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.A light emitting diode according to an embodiment of the present invention includes a first conductivity type semiconductor layer; a mesa including a second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer and an active layer disposed between the second conductivity type semiconductor layer and the first conductivity type semiconductor layer; and a first electrode disposed on the mesa, wherein the first conductivity-type semiconductor layer includes: a first contact region disposed around the mesa along an periphery of the first conductivity-type semiconductor layer; and a second contact area at least partially surrounded by the mesa, wherein the first electrode electrically connects to at least a portion of the first contact area and to at least a portion of the second contact area, the first electrode electrically connecting to the first contact area. A line width of a region in contact with the first electrode may be greater than a line width of a region in contact with the second contact region and the first electrode. By relatively increasing the contact area between the first electrode and the first conductivity-type semiconductor layer through the first contact region compared to the contact area between the first electrode and the first conductivity-type semiconductor layer through the second contact region, the light emitting diode The forward voltage (Vf) can be reduced. In addition, since the current is more effectively distributed in the horizontal direction, the luminous efficiency can be improved.

상기 제2 컨택 영역은 상기 제1 컨택 영역과 연결될 수 있다. 이를 통해, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.The second contact area may be connected to the first contact area. Through this, current is more effectively distributed in a horizontal direction, so that light emitting efficiency can be improved.

상기 제2 컨택 영역의 장축 방향의 길이는 상기 발광 다이오드의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극과 제1 도전형 반도체층이 접하는 영역이 증가할 수 있으므로, 상기 제1 전극에서 상기 제1 도전형 반도체층으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.A length of the second contact region in the direction of the major axis may be 0.5 times or more than a length of one side of the light emitting diode. In this case, since the contact area between the first electrode and the first conductivity-type semiconductor layer may be increased, the current flowing from the first electrode to the first conductivity-type semiconductor layer may be more effectively distributed, thereby further reducing forward voltage. It can be.

상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛를 초과하며, 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛ 이하일 수 있다. A line width of a region in contact with the first contact region and the first electrode may exceed 10 μm, and a line width of a region in contact with the second contact region and the first electrode may be 10 μm or less.

상기 제1 전극과 상기 메사 사이에 배치된 제1 절연층을 더 포함하되, 상기 제1 절연층은 상기 제1 컨택 영역 및 상기 제2 컨택 영역을 부분적으로 노출시킬 수 있다. The method may further include a first insulating layer disposed between the first electrode and the mesa, wherein the first insulating layer partially exposes the first contact region and the second contact region.

상기 제1 절연층은 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역보다 상기 메사에 인접하게 한정되어 배치될 수 있다. 이에 따라, 발광 면적을 줄이지 않고도 제1 전극과 제1 도전형 반도체층이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층의 외곽에 배치된 제1 절연층에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해 제1 전극 또는 후술할 제2 절연층의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극이 오염되는 것을 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.The first insulating layer may be disposed adjacent to the mesa rather than an area where the first contact area and the first electrode come into contact. Accordingly, the contact area between the first electrode and the first conductivity type semiconductor layer can be increased without reducing the light emitting area. In addition, in a dicing process of separating wafer-shaped light emitting diodes into individual light emitting diodes, cracks may be prevented from occurring in the first insulating layer disposed outside the first conductive semiconductor layer. Therefore, it is possible to prevent weakening of the peeling force of the first electrode or the second insulating layer to be described later due to penetration of contaminants such as moisture through cracks, and contamination of the first electrode can be prevented. Reliability can be increased.

상기 제1 전극은 상기 제1 절연층에 의해 노출된 제1 컨택 영역 및 상기 제2 컨택 영역에 접하되, 상기 제1 컨택 영역의 외곽을 노출시킬 수 있다.The first electrode may be in contact with the first contact region and the second contact region exposed by the first insulating layer, and may expose an outside of the first contact region.

상기 제1 도전형 반도체층 중 상기 제1 절연층의 하부에 배치되지 않는 부분의 두께는 상기 제1 절연층 하부에 배치된 부분의 두께보다 작을 수 있다. 상기 제1 도전형 반도체층 상면의 일부가 식각되어 제거되므로, 도전성 및 접착력을 저하시키는 불활성 입자 등을 제거할 수 있다.A thickness of a portion of the first conductivity-type semiconductor layer not disposed under the first insulating layer may be smaller than a thickness of a portion disposed under the first insulating layer. Since a portion of the upper surface of the first conductivity-type semiconductor layer is etched and removed, inactive particles that deteriorate conductivity and adhesiveness may be removed.

상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께는 상기 제1 도전형 반도체층의 상면에 배치된 제1 절연층의 두께와 동일할 수 있다. 이에 따라, 메사 측면으로 외부 오염 물질이 침투되는 것이 방지될 수 있다.A thickness of the first insulating layer disposed on the upper surface of the second conductivity-type semiconductor layer may be the same as that of the first insulating layer disposed on the upper surface of the first conductivity-type semiconductor layer. Accordingly, penetration of external contaminants into the mesa side surface can be prevented.

상기 제1 전극 및 상기 제1 전극에 의해 노출된 상기 제2 컨택 영역을 덮는 제2 절연층을 더 포함할 수 있다.A second insulating layer covering the first electrode and the second contact area exposed by the first electrode may be further included.

상기 제1 전극은 복수개의 층으로 이루어진 복합층이며,The first electrode is a composite layer composed of a plurality of layers,

상기 제1 전극의 상면 중 상기 제2 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제1 전극과 상기 제2 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.A region of the upper surface of the first electrode in contact with the second insulating layer may be a Ti layer. Accordingly, adhesion between the first electrode and the second insulating layer may be improved, thereby improving reliability.

상기 제2 절연층은 상기 제1 전극을 노출시키는 개구부를 포함하며, 상기 제1 전극의 상면 중 상기 제2 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.The second insulating layer may include an opening exposing the first electrode, and a region of an upper surface of the first electrode exposed by the opening of the second insulating layer may be an Au layer.

상기 제1 전극과 접하는 제1 패드를 더 포함하며, 상기 제1 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제1 패드와 제1 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.A first pad contacting the first electrode may be further included, and the first pad may contact the exposed Au layer. Accordingly, adhesion between the first pad and the first electrode may be improved and resistance may be reduced.

상기 제2 도전형 반도체층 상에 배치되며 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 제1 절연층에 의해 상기 제1 전극으로부터 절연될 수 있다.A second electrode disposed on the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer, wherein the second electrode is insulated from the first electrode by the first insulating layer. can

상기 제2 전극의 상면에 배치된 제1 절연층의 두께는 상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께보다 작을 수 있다.A thickness of the first insulating layer disposed on the upper surface of the second electrode may be smaller than a thickness of the first insulating layer disposed on the upper surface of the second conductive semiconductor layer.

상기 제2 전극은 복수개의 층으로 이루어진 복합층이며, 상기 제2 전극의 상면 중 상기 제1 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제2 전극과 상기 제1 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.The second electrode is a composite layer composed of a plurality of layers, and a region of an upper surface of the second electrode in contact with the first insulating layer may be a Ti layer. Accordingly, adhesion between the second electrode and the first insulating layer may be improved, thereby improving reliability.

상기 제1 절연층은 상기 제2 전극을 노출시키는 개구부를 포함하며, 상기 제2 전극의 상면 중 상기 제1 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.The first insulating layer may include an opening exposing the second electrode, and a region of an upper surface of the second electrode exposed by the opening of the first insulating layer may be an Au layer.

상기 제2 전극과 접하는 제2 패드를 더 포함하며, 상기 제2 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제2 패드와 제2 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.A second pad contacting the second electrode may be further included, and the second pad may contact the exposed Au layer. Accordingly, adhesion between the second pad and the second electrode may be improved and resistance may be reduced.

상기 제1 도전형 반도체층 아래에 배치된 성장 기판을 더 포함할 수 있다.A growth substrate disposed under the first conductivity-type semiconductor layer may be further included.

상기 제2 절연층이 상기 제1 도전형 반도체층의 측면의 전 영역과 상기 성장 기판의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층이 보호될 수 있으며, 성장 기판과 제1 도전형 반도체층의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 개선될 수 있다.The second insulating layer may cover an entire area of a side surface of the first conductivity-type semiconductor layer and a portion of a side surface of the growth substrate. Through this, the first conductivity type semiconductor layer can be protected from external moisture or impact, and since the phenomenon of widening of the interface between the growth substrate and the first conductivity type semiconductor layer can be prevented, reliability of the light emitting diode can be improved. .

상기 성장 기판은 상기 성장 기판의 적어도 일 측면에서 수평 방향으로 연장된 띠 현상을 가지는 적어도 하나의 개질 영역을 포함할 수 있다. 이에 따라, 활성층에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다.The growth substrate may include at least one modified region having a band phenomenon extending in a horizontal direction from at least one side surface of the growth substrate. Accordingly, extraction efficiency of light generated in the active layer to the outside may be improved.

상기 제2 절연층은 상기 제1 도전형 반도체층의 외곽으로부터 소정의 거리만큼 이격될 수 있다. 이에 따라, 개별 소자로 분리하는 공정에서 상기 제2 절연층의 손상이 최소화될 수 있다.The second insulating layer may be spaced apart from the outer edge of the first conductivity-type semiconductor layer by a predetermined distance. Accordingly, damage to the second insulating layer may be minimized in the process of separating into individual devices.

상기 메사는 상기 제1 도전형 반도체층의 일 측면을 향해 돌출된 복수개의 돌출부; 및 상기 일 측면과 반대 방향에 배치된 타 측면을 향해 돌출된 복수개의 돌출부를 포함할 수 있다. 이에 따라, 상기 제1 도전형 반도체층의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극과 제2 컨택 영역 상에 배치된 제1 전극 간의 전류 이동이 원활하게 이루어질 수 있다. 따라서, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.The mesa includes a plurality of protrusions protruding toward one side of the first conductivity type semiconductor layer; And it may include a plurality of protrusions protruding toward the other side disposed in the direction opposite to the one side. Accordingly, current flow between the second electrode on the protrusion and the first electrode disposed on the second contact region is smooth not only in the region adjacent to one side surface of the first conductivity type semiconductor layer, but also in the region adjacent to the other side surface. can be done Accordingly, the degree of light emission in the area adjacent to the other side surface may be improved.

본 발명의 실시예들에 따르면, 제1 전극에서 제1 도전형 반도체층으로 흐르는 전류가 효과적으로 분산될 수 있어서, 순방향 전압이 감소될 수 있다. 또한, 제1 절연층의 크랙에 의한 제1 전극의 오염이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.According to embodiments of the present invention, current flowing from the first electrode to the first conductivity-type semiconductor layer can be effectively distributed, so that forward voltage can be reduced. In addition, since contamination of the first electrode due to cracks in the first insulating layer can be prevented, reliability of the light emitting diode can be increased.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 C-C'를 따라 취해진 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 4는 도 2의 일부분(I1)에 대한 확대도이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이다.
도 6은 도 5의 일부분(I2)에 대한 확대도이다.
도 7은 도 6의 일부분(I3)에 대한 확대도이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 11는 도 9의 발광 다이오드의 측면도이다.
도 12은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 13은 도 12의 A-B-B'-A'를 따라 취해진 단면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 15은 도 14의 A-A'를 따라 취해진 단면도이다.
도 16는 도 14의 B-B'를 따라 취해진 단면도이다.
도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.1 is a plan view for explaining a light emitting diode according to an embodiment of the present invention.
Fig. 2 is a cross-sectional view taken along the line AB-B'-A' in Fig. 1;
FIG. 3 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention taken along the line C-C′ of FIG. 1 .
FIG. 4 is an enlarged view of a portion I 1 of FIG. 2 .
5 is a cross-sectional view of a light emitting diode and a circuit member on which the light emitting diode is mounted according to an embodiment of the present invention.
FIG. 6 is an enlarged view of a portion I 2 of FIG. 5 .
FIG. 7 is an enlarged view of a portion I 3 of FIG. 6 .
8 is a cross-sectional view specifically illustrating a form in which a light emitting diode according to an embodiment of the present invention is mounted on a circuit member.
9 is a plan view for explaining a light emitting diode according to another embodiment of the present invention.
Fig. 10 is a cross-sectional view taken along the line AB-B'-A' of Fig. 9;
11 is a side view of the light emitting diode of FIG. 9 .
12 is a plan view for explaining a light emitting diode according to another embodiment of the present invention.
FIG. 13 is a cross-sectional view taken along AB-B'-A' in FIG. 12;
14 is a plan view for explaining a light emitting diode according to another embodiment of the present invention.
Fig. 15 is a cross-sectional view taken along A-A' in Fig. 14;
Fig. 16 is a cross-sectional view taken along line BB' of Fig. 14;
17 is an exploded perspective view illustrating an example in which a light emitting diode according to an embodiment of the present invention is applied to a lighting device.
18 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a display device.
19 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a display device.
20 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a headlamp.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments introduced below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention may be embodied in other forms without being limited to the embodiments described below. And, in the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Also, when an element is described as being “on top of” or “on” another element, each part is “immediately on” or “directly on” the other element, as well as each element and other elements. It also includes the case where there is another component in between. Like reference numbers indicate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드(200)를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 C-C'를 따라 취해진 단면도이며, 도 4는 도 2의 일부분(I)의 확대도이다.1 is a plan view for explaining a light emitting diode 200 according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line A-B-B'-A' in FIG. 1, and FIG. 3 is the line taken in FIG. It is a cross-sectional view taken along C-C′, and FIG. 4 is an enlarged view of a portion I of FIG. 2 .

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(200)는 제1 도전형 반도체층(111), 활성층(112)과 제2 도전형 반도체층(113)을 포함하는 메사(M), 제1 절연층(130), 제1 전극(140), 및 제2 절연층(150)을 포함할 수 있으며, 나아가, 성장 기판(100) 및 제2 전극(120)을 포함할 수 있다.1 to 4, the light emitting diode 200 according to an embodiment of the present invention includes a first conductivity type semiconductor layer 111, an active layer 112 and a second conductivity type semiconductor layer 113. It may include the mesa M, the first insulating layer 130, the first electrode 140, and the second insulating layer 150, and further include the growth substrate 100 and the second electrode 120. can do.

성장 기판(100)은 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 질화알루미늄 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(100)은 패터닝된 사파이어 기판(PSS)일 수 있다. 성장 기판(100)의 측면은 경사면을 포함할 수 있으며, 이에 따라 활성층(112)에서 생성된 광의 추출이 개선될 수 있다.The growth substrate 100 is not limited as long as it can grow the first conductivity-type semiconductor layer 111, the active layer 112, and the second conductivity-type semiconductor layer 113, for example, a sapphire substrate, silicon It may be a carbide substrate, a gallium nitride substrate, an aluminum nitride substrate, a silicon substrate, or the like. In particular, in this embodiment, the growth substrate 100 may be a patterned sapphire substrate (PSS). A side surface of the growth substrate 100 may include an inclined surface, and thus extraction of light generated from the active layer 112 may be improved.

제2 도전형 반도체층(113)은 제1 도전형 반도체층(111) 상에 배치될 수 있으며, 활성층(112)은 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(111)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(113)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(112)은 다중양자우물구조(MQM)를 포함할 수 있다. 발광 다이오드(200)에 순방향 바이어스가 가해지면 활성층(112)에서 전자와 정공이 결합하면서 빛을 방출하게 된다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 금속유기화학 기상증착(MOCVD) 또는 분자선에피택시(MBE) 등의 기술을 이용하여 성장 기판(100) 상에 성장될 수 있다.The second conductivity-type semiconductor layer 113 may be disposed on the first conductivity-type semiconductor layer 111, and the active layer 112 includes the first conductivity-type semiconductor layer 111 and the second conductivity-type semiconductor layer 113. can be placed in between. The first conductivity type semiconductor layer 111, the active layer 112, and the second conductivity type semiconductor layer 113 may include a III-V series compound semiconductor, for example, (Al, Ga, In)N It may include a nitride-based semiconductor such as. The first conductivity-type semiconductor layer 111 may include an n-type impurity (eg, Si), and the second conductivity-type semiconductor layer 113 may include a p-type impurity (eg, Mg). there is. Also, the opposite may be true. The active layer 112 may include a multi-quantum well structure (MQM). When a forward bias is applied to the light emitting diode 200, light is emitted while electrons and holes are combined in the active layer 112. The first conductivity-type semiconductor layer 111, the active layer 112, and the second conductivity-type semiconductor layer 113 are formed on a growth substrate ( 100) can be grown on.

본 발명의 일 실시예에 따른 발광 다이오드(200)는 활성층(112) 및 제2 도전형 반도체층(113)을 포함하는 적어도 하나의 메사(M)를 포함할 수 있다. 도 1을 참조하면, 메사(M)는 복수개의 돌출부를 포함할 수 있으며, 복수개의 돌출부들 사이는 서로 이격될 수 있다. 이에 한정되는 것은 아니며, 발광 다이오드(200)는 서로 이격된 복수개의 메사(M)를 포함할 수도 있다. 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있으며, 경사진 메사(M)의 측면은 활성층(112)에서 생성된 발광 효율을 향상시킬 수 있다.The light emitting diode 200 according to an embodiment of the present invention may include at least one mesa M including the active layer 112 and the second conductivity type semiconductor layer 113 . Referring to FIG. 1 , the mesa M may include a plurality of protrusions, and the plurality of protrusions may be spaced apart from each other. It is not limited thereto, and the light emitting diode 200 may include a plurality of mesas M spaced apart from each other. The side surface of the mesa M may be formed to be inclined by using a technique such as photoresist reflow, and the inclined side surface of the mesa M may improve light emitting efficiency generated in the active layer 112 .

제1 도전형 반도체층(111)은 메사(M)를 통해 노출되는 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 포함할 수 있다. 메사(M)는 제1 도전형 반도체층(111) 상에 배치된 활성층(112) 및 제2 도전형 반도체층(113)을 제거하여 형성하기 때문에, 메사(M)를 제외한 부분은 제1 도전형 반도체층(111)의 노출된 상면인 컨택 영역이 된다. 후술할 제1 전극(140)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)과 접함으로써, 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 외곽을 따라 메사(M) 주위에 배치될 수 있으며, 구체적으로, 메사(M)와 발광 다이오드(200)의 측면 사이에서 제1 도전형 반도체층의 상면 외곽을 따라 배치될 수 있다. 제2 컨택 영역(R2)은 메사(M)에 의해 적어도 부분적으로 둘러싸일 수 있다. 예를 들어, 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 측면들과 인접하게 배치될 수 있고, 제2 컨택 영역(R2)은 메사(M)의 돌출부 사이에 배치되어, 메사(M)에 의해 부분적으로 둘러싸일 수 있다. 도시되진 않았지만, 메사가 복수인 경우, 제2 컨택 영역(R2)은 복수의 메사들 사이에 배치될 수 있다. 나아가, 제2 컨택 영역(R1)은 메사(M)에 의해 완전히 둘러싸일 수도 있다. 이를 통해, 발광 다이오드(200)의 외곽 및 중심부에서 전류가 이동할 수 있어서, 전류가 효과적으로 분산될 수 있다.The first conductivity-type semiconductor layer 111 may include a first contact region R 1 and a second contact region R 2 exposed through the mesa M. Since the mesa M is formed by removing the active layer 112 and the second conductivity type semiconductor layer 113 disposed on the first conductivity type semiconductor layer 111, the portion excluding the mesa M is first conductive. It becomes the contact area which is the exposed upper surface of the type semiconductor layer 111. The first electrode 140 to be described later may be electrically connected to the first conductive semiconductor layer 111 by contacting the first contact region R 1 and the second contact region R 2 . The first contact region R 1 may be disposed around the mesa M along the periphery of the first conductivity type semiconductor layer 111 , and specifically, between the mesa M and the side surface of the light emitting diode 200 . It may be disposed along the outer edge of the upper surface of the first conductivity type semiconductor layer. The second contact region R 2 may be at least partially surrounded by the mesa M. For example, referring to FIGS. 1 and 2 , the first contact region R 1 may be disposed adjacent to side surfaces of the first conductivity-type semiconductor layer 111 , and the second contact region R 2 The silver may be disposed between the protrusions of the mesas M and partially surrounded by the mesas M. Although not shown, when there are a plurality of mesas, the second contact area R 2 may be disposed between the plurality of mesas. Furthermore, the second contact region R 1 may be completely surrounded by the mesa M. Through this, current can move in the outer and center portions of the light emitting diode 200, so that the current can be effectively distributed.

제2 컨택 영역(R2)의 장축 방향의 길이는 발광 다이오드(200)의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.The length of the second contact region R 2 in the long axis direction may be 0.5 times or more than the length of one side of the light emitting diode 200 . In this case, since the contact area between the first electrode 140 and the first conductivity type semiconductor layer 111 may increase, the current flowing from the first electrode 140 to the first conductivity type semiconductor layer 111 is more effective. It can be dissipated, so the forward voltage can be further reduced.

제1 컨택 영역(R1) 및 제2 컨택 영역(R2)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 제2 도전형 반도체층(113)과 활성층(112)를 식각함으로써 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)이 형성될 수 있다.The first contact region R 1 and the second contact region R 2 may be formed using photolithography and etching techniques. For example, the first contact region R 1 and the second conductive semiconductor layer 113 and the active layer 112 are etched by defining an etched region using a photoresist and etching the second conductive semiconductor layer 113 and the active layer 112 using dry etching such as ICP. Two contact regions R 2 may be formed.

제2 전극(120)은 제2 도전형 반도체층(113) 상에 배치되며, 제2 도전형 반도체층(113)과 전기적으로 접속할 수 있다. 제2 전극(120)은 메사(M) 상에 형성되며, 메사(M)의 형상을 따라 동일한 형상을 가질 수 있다. 제2 전극(120)은 반사 금속층(121)을 포함하며, 나아가 장벽 금속층(122)을 포함할 수 있으며, 장벽 금속층(122)은 반사 금속층(121)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사 금속층(121)의 패턴을 형성하고, 그 위에 장벽 금속층(122)을 형성함으로써, 장벽 금속층(122)이 반사 금속층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층(121)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽 금속층(122)은 Ni, Cr, Ti, Pt, Au 또는 그 복합층으로 형성될 수 있으며, 구체적으로, 제2 도전형 반도체층(113) 상면에 순차적으로 Ni/Ag/[Ni/Ti]2/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제2 전극(120)의 상면의 적어도 일부는 300Å 두께의 Ti층을 포함할 수 있다. 제2 전극(120)의 상면 중 제1 절연층과 접하는 영역이 Ti층으로 이루어지는 경우, 후술할 제1 절연층(130)과 제2 전극(120)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 반사 금속층(121)의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 제2 전극(120)은 ITO(Indium tin oxide), ZnO(Zinc oxide) 등의 투명 도전성막을 포함할 수 있다. ITO는 광투과율이 높은 금속 산화물로 이루어져서, 제2 전극(120)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다. 제2 전극(120) 상에 전극 보호층(160)이 배치될 수 있으며, 도 1 및 도 2를 참조하여 상술한 것처럼, 전극 보호층(160)은 제1 전극(140)과 동일한 재료일 수 있으나, 이에 한정된 것은 아니다.The second electrode 120 is disposed on the second conductivity type semiconductor layer 113 and can be electrically connected to the second conductivity type semiconductor layer 113 . The second electrode 120 is formed on the mesa M and may have the same shape as the mesa M. The second electrode 120 includes the reflective metal layer 121 and may further include a barrier metal layer 122 , and the barrier metal layer 122 may cover top and side surfaces of the reflective metal layer 121 . For example, by forming a pattern of the reflective metal layer 121 and forming the barrier metal layer 122 thereon, the barrier metal layer 122 may be formed to cover the top and side surfaces of the reflective metal layer 121 . For example, the reflective metal layer 121 may be formed by depositing and patterning Ag, Ag alloy, Ni/Ag, NiZn/Ag, or TiO/Ag layers. Meanwhile, the barrier metal layer 122 may be formed of Ni, Cr, Ti, Pt, Au, or a composite layer thereof, and specifically, Ni/Ag/[Ni/ Ti] 2 /Au/Ti, and more specifically, at least a portion of the upper surface of the second electrode 120 may include a Ti layer having a thickness of 300 Å. When the region of the upper surface of the second electrode 120 in contact with the first insulating layer is made of a Ti layer, the adhesion between the first insulating layer 130 and the second electrode 120, which will be described later, is improved, and thus the light emitting diode 200 reliability can be improved. The metal material of the reflective metal layer 121 is prevented from being diffused or contaminated. In addition, the second electrode 120 may include a transparent conductive layer such as indium tin oxide (ITO) or zinc oxide (ZnO). Since ITO is made of a metal oxide having high light transmittance, light absorption by the second electrode 120 can be suppressed, thereby improving luminous efficiency. An electrode protection layer 160 may be disposed on the second electrode 120, and as described above with reference to FIGS. 1 and 2, the electrode protection layer 160 may be made of the same material as the first electrode 140. However, it is not limited thereto.

제1 절연층(130)은 제1 전극(140)과 메사(M) 사이에 배치될 수 있다. 제1 절연층(130)을 통해, 제1 전극(140)과 메사(M)가 절연될 수 있으며, 제1 전극(140)과 제2 전극(120)이 절연될 수 있다. 제1 절연층(130)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 부분적으로 노출시킬 수 있다. 구체적으로, 제1 절연층(130)은 개구부(130a)를 통해 제2 컨택 영역(R2)의 일부를 노출시킬 수 있으며, 제1 절연층(130)이 제1 도전형 반도체층(111)의 외곽과 메사(M) 사이에서 제1 컨택 영역(R1)의 일부 영역만을 덮어, 제1 컨택 영역(R1)의 적어도 일부가 노출될 수 있다. 도 1 및 도 2를 참조하면, 제1 절연층(130)이 제2 컨택 영역(R2) 상에서, 제2 컨택 영역(R2)의 외곽을 따라 배치될 수 있다. 동시에, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 메사(M)에 인접하게 한정되어 배치될 수 있다. 구체적으로, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 발광 다이오드(200) 내부에 한정되어 배치될 수 있다. 이 경우, 발광 면적을 줄이지 않고도 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드(200)들을 개별 발광 다이오드(200)들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층(111)의 외곽에 배치된 제1 절연층(130)에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해, 제1 전극(140) 또는 후술할 제2 절연층(150)의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극(140)이 오염되는 것을 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 높아질 수 있다. 제1 절연층(130)은 후술할 제2 전극(120)을 노출시키는 개구부(130b)를 가질 수 있다. 개구부(130b)를 통해 제2 전극(120)은 패드 또는 범프 등과 전기적으로 접속할 수 있다. The first insulating layer 130 may be disposed between the first electrode 140 and the mesa M. Through the first insulating layer 130 , the first electrode 140 may be insulated from the mesa M, and the first electrode 140 may be insulated from the second electrode 120 . The first insulating layer 130 may partially expose the first contact region R 1 and the second contact region R 2 . Specifically, the first insulating layer 130 may expose a portion of the second contact region R 2 through the opening 130a, and the first insulating layer 130 may be formed by the first conductive semiconductor layer 111 At least a portion of the first contact region R 1 may be exposed by covering only a portion of the first contact region R 1 between the periphery of and the mesa M. Referring to FIGS. 1 and 2 , the first insulating layer 130 may be disposed on the second contact region R 2 along the outer circumference of the second contact region R 2 . At the same time, the first insulating layer 130 may be disposed adjacent to the mesa M rather than a region where the first contact region R 1 and the first electrode 140 contact each other. Specifically, the first insulating layer 130 may be disposed within the light emitting diode 200 within the region where the first contact region R 1 and the first electrode 140 come into contact. In this case, the contact area between the first electrode 140 and the first conductivity type semiconductor layer 111 can be increased without reducing the light emitting area. In addition, in the dicing process of separating the wafer-shaped light emitting diodes 200 into individual light emitting diodes 200, cracks occur in the first insulating layer 130 disposed outside the first conductive semiconductor layer 111. You can prevent this from happening. Therefore, it is possible to prevent weakening of the peeling force of the first electrode 140 or the second insulating layer 150 to be described later due to penetration of contaminants such as moisture through cracks, and contamination of the first electrode 140 is prevented. Since this can be prevented, the reliability of the light emitting diode 200 can be increased. The first insulating layer 130 may have an opening 130b exposing the second electrode 120 to be described later. The second electrode 120 may be electrically connected to a pad or a bump through the opening 130b.

제1 절연층(130)은, 도 4에 도시된 바와 같이, 예비 절연층(131) 및 주(main) 절연층(132)을 포함할 수 있다.As shown in FIG. 4 , the first insulating layer 130 may include a preliminary insulating layer 131 and a main insulating layer 132 .

예비 절연층(131)은 메사(m) 상면 상 및 제1 도전형 반도체층(111) 상에 형성되되, 제2 전극(120)이 형성되는 영역 및 제1 도전형 반도체층(111)이 노출된 영역의 적어도 일부를 덮도록 형성될 수 있다. 나아가, 예비 절연층(131)은 메사(M)의 측면을 더 덮을 수 있으며, 더 나아가, 메사(M)들의 상면을 부분적으로 덮을 수 있다. 예비 절연층(131)은 제2 전극(120)과 접촉할 수도 있으며, 이격될 수도 있다. 예비 절연층(131)이 이격되는 경우, 예비 절연층(131)과 제2 전극(120)의 사이에는 제2 도전형 반도체층(113)이 부분적으로 노출된다. 예비 절연층(131)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 예비 절연층(131)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.The preliminary insulating layer 131 is formed on the upper surface of the mesa m and the first conductivity type semiconductor layer 111, and the region where the second electrode 120 is formed and the first conductivity type semiconductor layer 111 are exposed. may be formed to cover at least a portion of the area. Furthermore, the preliminary insulating layer 131 may further cover side surfaces of the mesas M and may further partially cover upper surfaces of the mesas M. The preliminary insulating layer 131 may contact the second electrode 120 or may be separated from it. When the preliminary insulating layer 131 is spaced apart, the second conductivity type semiconductor layer 113 is partially exposed between the preliminary insulating layer 131 and the second electrode 120 . The preliminary insulating layer 131 may include SiO 2 , SiN x , MgF 2 , or the like. Furthermore, the preliminary insulating layer 131 may include multiple layers and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.

한편, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수도 있고, 제2 전극(120)의 형성 후에 형성될 수도 있으며, 또한 제2 전극(120)의 형성 중에 형성될 수도 있다. 예컨대, 제2 전극(120)이 도전성 산화물층 및 상기 도전성 산화물층 상에 배치된 금속을 포함하는 반사층을 포함하는 경우, 제2 도전형 반도체층(225) 상에 도전성 산화물층을 형성하고, 반사층을 형성하기 전에 예비 절연층(131)을 형성할 수 있다. 이때, 상기 도전성 산화물층은 제2 도전형 반도체층(225)과 오믹 컨택하며, 예비 절연층(131)은 400 내지 2000Å의 두께로 형성될 수 있다. 또 다른 실시예에서, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수 있으며, 이 경우, 제2 전극(120)은 제2 도전형 반도체층(113)과 오믹 컨택을 형성하며, 금속 물질로 형성된 반사층을 포함할 수 있다. 이러한 실시예들에서, 금속 물질을 포함하는 반사층의 형성 전에 예비 절연층(131)을 형성함으로써, 상기 반사층과 발광 구조체(220) 상호 간의 물질 확산에 의해 상기 반사층의 광 반사율 감소 및 저항 증가를 방지할 수 있다. 또한, 금속 물질을 포함하는 반사층의 형성 과정에서, 제2 전극(120)이 형성되지 않는 다른 부분에 금속 물질이 잔류하여 발생할 수 있는 전기적 쇼트 등의 문제를 방지할 수 있다.Meanwhile, the preliminary insulating layer 131 may be formed before the formation of the second electrode 120, may be formed after the formation of the second electrode 120, or may be formed during the formation of the second electrode 120. there is. For example, when the second electrode 120 includes a conductive oxide layer and a reflective layer including a metal disposed on the conductive oxide layer, a conductive oxide layer is formed on the second conductive semiconductor layer 225, and the reflective layer Before forming the preliminary insulating layer 131 may be formed. At this time, the conductive oxide layer makes ohmic contact with the second conductive semiconductor layer 225, and the preliminary insulating layer 131 may be formed to a thickness of 400 to 2000 Å. In another embodiment, the preliminary insulating layer 131 may be formed before forming the second electrode 120, and in this case, the second electrode 120 makes an ohmic contact with the second conductivity type semiconductor layer 113. and may include a reflective layer formed of a metal material. In these embodiments, by forming the preliminary insulating layer 131 before forming the reflective layer including a metal material, material diffusion between the reflective layer and the light emitting structure 220 prevents a decrease in light reflectivity and an increase in resistance of the reflective layer. can do. In addition, in the process of forming the reflective layer including the metal material, it is possible to prevent problems such as an electrical short that may occur due to the metal material remaining in other parts where the second electrode 120 is not formed.

주 절연층(132)은 예비 절연층(131)을 덮도록 배치될 수 있다. 주 절연층(132)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 주 절연층(132)은 제1 도전형 반도체층(111), 메사(M) 및 제2 전극(120)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다. 주 절연층(132)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 주 절연층(132)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 또한, 주 절연층(132)은 예비 절연층(131)에 비해 두꺼운 두께를 가질 수 있으며, 예를 들어, 1000 내지 18000Å 일 수 있다.The main insulating layer 132 may be disposed to cover the preliminary insulating layer 131 . The main insulating layer 132 may be formed through a known deposition method such as PECVD or E-beam evaporation. In this case, the main insulating layer 132 may be formed to entirely cover the first conductive semiconductor layer 111, the mesa M, and the second electrode 120, and then be provided in the form of FIG. 4 through a patterning process. . The patterning process may include a photolithography process or a lift-off process. The main insulating layer 132 may include SiO 2 , SiN x , MgF 2 , or the like. Further, the main insulating layer 132 may include multiple layers and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked. In addition, the main insulating layer 132 may have a thicker thickness than the preliminary insulating layer 131, for example, 1000 to 18000 Å.

상술한 바와 같이, 제1 절연층(130)은 식각 공정에 의해 도 1 내지 도 4의 형태로 형성될 수 있다. 이 때, 상기 식각 공정 시, 제2 전극(120)의 상면의 일부가 제거되어, 제2 전극(120)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제1 절연층(130)의 개구부(130b)에 의해 노출된 제2 전극(120)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제2 전극(120)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제2 전극(120)의 상면 중 제1 절연층(130)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제2 전극(120)과 제1 절연층(130)의 접착력이 우수할 수 있다. 이와 동시에, 외부 전류가 인가되는 제2 전극(120)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.As described above, the first insulating layer 130 may be formed in the form of FIGS. 1 to 4 by an etching process. In this case, during the etching process, a portion of the upper surface of the second electrode 120 is removed, and thus the thickness of the second electrode 120 may be reduced. Specifically, the etching process may remove the exposed surface of the second electrode 120 exposed by the opening 130b of the first insulating layer 130 by a predetermined thickness. More specifically, the Ti layer including the exposed surface of the second electrode 120 may be removed by the etching process. Therefore, the surface of the upper surface of the second electrode 120 in contact with the first insulating layer 130 may still have excellent adhesion between the second electrode 120 and the first insulating layer 130 due to the Ti layer that is not removed. there is. At the same time, in the remaining region of the second electrode 120 to which the external current is applied, since the connection resistance may be lowered due to the removal of the Ti layer, the forward voltage may be reduced.

제1 절연층(130)이 식각 공정에 의해 도 1 내지 도 4의 형태로 형성된 이후, 노출된 제1 도전형 반도체층(111)의 상면이 추가로 식각될 수 있다. 구체적으로, 주 절연층(132) 형성 이후, 제1 컨택 영역(L1) 및 제2 컨택 영역(L2) 중 제1 절연층(130)에 의해 덮히지 않은 영역에 대해 식각 공정이 이루어질 수 있다. 이에 따라, 제1 도전형 반도체층(111) 중 제1 절연층(130) 하부에 배치되지 않는 부분의 두께는 제1 절연층(130) 하부에 배치된 부분의 두께보다 작을 수 있다. 또한, 제1 절연층(130)의 식각 공정에 사용된 CF4 등의 불활성 가스에서 유래된 입자 중 노출된 제1 도전형 반도체층(111) 상에 잔류하는 입자가 제거될 수 있다. 따라서, 제1 전극(140)과 제1 도전형 반도체층(111)의 접착력이 개선될 수 있으며, 제1 전극(140)과 제1 도전형 반도체층(111) 간의 접속 저항이 줄어들 수 있다.After the first insulating layer 130 is formed in the form of FIGS. 1 to 4 by an etching process, the exposed upper surface of the first conductivity-type semiconductor layer 111 may be further etched. Specifically, after the formation of the main insulating layer 132, an etching process may be performed on a region not covered by the first insulating layer 130 among the first contact region L 1 and the second contact region L 2 . there is. Accordingly, a thickness of a portion of the first conductivity-type semiconductor layer 111 not disposed under the first insulating layer 130 may be smaller than a thickness of a portion disposed under the first insulating layer 130 . In addition, among particles derived from an inert gas such as CF4 used in the etching process of the first insulating layer 130 , particles remaining on the exposed first conductive semiconductor layer 111 may be removed. Therefore, adhesion between the first electrode 140 and the first conductivity type semiconductor layer 111 may be improved, and connection resistance between the first electrode 140 and the first conductivity type semiconductor layer 111 may be reduced.

도 4를 참조하면, 예비 절연층(131)이 제2 전극(120) 상에 배치되지 않으며, 제2 도전형 반도체층(113)의 상면에서부터 연장되어 제1 도전형 반도체층(111) 상면의 일부를 덮기 때문에, 제2 전극(120) 상면에 배치된 제1 절연층(130)의 두께(130T1)는 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)보다 작을 수 있다. 또한, 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)는 제1 도전형 반도체층(111) 의 상면에 배치된 제1 절연층(130)의 두께(130T3)와 동일할 수 있다. 따라서, 제1 절연층(130)은 그 두께가 줄어들지 않으면서 메사(M)의 측면을 덮을 수 있으므로, 메사(M) 측면 상의 제1 절연층(130)의 손상이 줄어들며, 이로 인한 외부 오염 물질의 침입이 방지될 수 있다.Referring to FIG. 4 , the preliminary insulating layer 131 is not disposed on the second electrode 120 and extends from the top surface of the second conductivity type semiconductor layer 113 to the top surface of the first conductivity type semiconductor layer 111. Since it partially covers the first insulating layer 130 disposed on the upper surface of the second electrode 120, the thickness 130T 1 of the first insulating layer 130 disposed on the upper surface of the second conductive semiconductor layer 113 is It may be smaller than the thickness 130T 2 . In addition, the thickness 130T 2 of the first insulating layer 130 disposed on the upper surface of the second conductive semiconductor layer 113 is the first insulating layer 130 disposed on the upper surface of the first conductive semiconductor layer 111. It may be the same as the thickness (130T 3 ) of. Therefore, since the first insulating layer 130 can cover the side surface of the mesa M without reducing its thickness, damage to the first insulating layer 130 on the side surface of the mesa M is reduced, resulting in external contaminants. invasion can be prevented.

제1 전극(140)은 제1 절연층(130) 상에 배치될 수 있다. 구체적으로, 제1 전극(140)은 제1 절연층(130)의 대부분 영역을 덮을 수 있다. 제1 전극(140)은 제1 컨택 영역(R1)의 적어도 일부 및 제2 컨택 영역(R2)의 적어도 일부와 접할 수 있다. 이를 통해 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 전극(140)은 제1 컨택 영역의 외곽을 노출시킬 수 있다. 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 메사(M)에 인접하게 배치될 수 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 발광 다이오드(200) 내부에 배치될 수 있다. 이 경우, 제1 전극(140)이 발광 다이오드(200)의 측면으로 노출되지 않기 때문에, 제1 전극(140)이 외부의 습기 등의 오염물질로부터 효과적으로 보호될 수 있다. 또한, 제1 전극(140)은 제2 컨택 영역(R2)의 일부와 접할 수 있고, 접하는 면은 선형일 수 있다.The first electrode 140 may be disposed on the first insulating layer 130 . Specifically, the first electrode 140 may cover most of the first insulating layer 130 . The first electrode 140 may contact at least a portion of the first contact region R 1 and at least a portion of the second contact region R 2 . Through this, it can be electrically connected to the first conductivity type semiconductor layer 111 . The first electrode 140 may expose the periphery of the first contact area. Referring to FIGS. 1 and 2 , the area where the first contact area R 1 and the first electrode 140 contact is larger than the area where the first contact area R 1 and the second insulating layer 150 contact each other. It may be disposed adjacent to the mesa (M). Specifically, the area where the first contact area R 1 and the first electrode 140 contact is inside the light emitting diode 200 more than the area where the first contact area R 1 and the second insulating layer 150 contact each other. can be placed in In this case, since the first electrode 140 is not exposed to the side of the light emitting diode 200, the first electrode 140 can be effectively protected from contaminants such as external moisture. Also, the first electrode 140 may contact a part of the second contact region R 2 , and the contacting surface may be linear.

제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역의 선폭인 제1 선폭(L1)은 제2 컨택 영역(R2)과 제1 전극(140)이 접하는 영역의 선폭인 제2 선폭(L2)보다 클 수 있다. 이를 통해, 제1 컨택 영역(R1)을 통해 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적이 상대적으로 증가되며, 발광 다이오드(200)의 순방향 전압이 감소될 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다. 구체적으로, 제1 선폭(L1)은 10㎛를 초과할 수 있고, 제2 선폭(L2)은 10㎛ 이하일 수 있다. 예를 들어, 제1 선폭(L1)은 11㎛이고, 제2 선폭(L2)은 10㎛일 수 있다.The first line width L 1 , which is the line width of the area where the first contact area R 1 and the first electrode 140 contact, is the line width of the area where the second contact area R 2 and the first electrode 140 contact each other. It may be larger than the second line width L 2 . Through this, a contact area between the first electrode 140 and the first conductivity-type semiconductor layer 111 is relatively increased through the first contact region R 1 , and the forward voltage of the light emitting diode 200 can be reduced. there is. In addition, since the current is more effectively distributed in the horizontal direction, the luminous efficiency can be improved. Specifically, the first line width L 1 may exceed 10 μm, and the second line width L 2 may be 10 μm or less. For example, the first line width L 1 may be 11 μm and the second line width L 2 may be 10 μm.

제1 전극(140)은 도시된 것처럼, 개구부(130b)를 통해 후술할 제2 전극(120) 상에도 배치될 수 있으며, 이는 상술한 전극 보호층(160)의 일 예에 해당한다. 동시에 제1 컨택 영역(R1)과 제2 컨택 영역(R2)에 접하는 제1 전극(140)은 후술할 제2 절연층(150)에 의해 후술할 제2 전극(120) 상에 배치된 전극 보호층(160)과 전기적으로 절연될 수 있다. 이 경우, 전기적 접속을 위해 AuSn 등으로 구성된 솔더를 사용할 시, 제1 전극(140)은 솔더 물질이 제2 전극(120)으로 확산되는 것이 방지될 수 있으며, 제1 전극(140)과 제2 전극(120) 간의 단차를 줄여, 발광 다이오드(200)가 인쇄회로기판 등 회로부재에 더 안정적으로 부착될 수 있다. As shown, the first electrode 140 may also be disposed on the second electrode 120 to be described later through the opening 130b, which corresponds to an example of the electrode protection layer 160 described above. At the same time, the first electrode 140 in contact with the first contact region R 1 and the second contact region R 2 is disposed on the second electrode 120 to be described later by the second insulating layer 150 to be described later. It may be electrically insulated from the electrode protective layer 160 . In this case, when solder made of AuSn or the like is used for electrical connection, the first electrode 140 can prevent the solder material from spreading to the second electrode 120, and the first electrode 140 and the second electrode 140 can be prevented from spreading. By reducing the step difference between the electrodes 120, the light emitting diode 200 can be more stably attached to a circuit member such as a printed circuit board.

제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 전극(140)은 예컨대, Cr/Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있으며, 구체적으로, 제1 도전형 반도체층(111) 에서부터 순차적으로 Cr/Al/[Ti/Ni]2/Ti/Ni/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제1 전극(140)의 상면은 100Å 두께의 Ti층을 포함할 수 있다.. 제1 전극(140)의 상면이 Ti층으로 이루어지는 경우, 후술할 제2 절연층(150)과 제1 전극(140)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 제1 전극(140)은 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다.The first electrode 140 may include a high reflective metal layer such as an Al layer, and the high reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. In addition, a protective layer having a single-layer or multi-layer structure of Ni, Cr, Au, or the like may be formed on the highly reflective metal layer. The first electrode 140 may have, for example, a multi-layer structure of Cr/Ti/Al/Ti/Ni/Au, and specifically, Cr/Al/[Ti/ Ni] 2 /Ti/Ni/Au/Ti, and more specifically, the upper surface of the first electrode 140 may include a Ti layer having a thickness of 100 Å. When the upper surface is made of a Ti layer, the adhesive force between the second insulating layer 150 and the first electrode 140, which will be described later, is improved, so that the reliability of the light emitting diode 200 can be improved. The first electrode 140 may be formed by depositing and patterning a metal material.

제2 절연층(150)은 제1 컨택 영역(R1)의 일부와 접할 수 있다. 구체적으로, 제1 전극(140)에 의해 노출된 제1 컨택 영역(R1)를 덮을 수 있다. 또한, 제2 절연층(150)은 제1 전극(140)의 적어도 일부를 덮을 수 있다. 제2 절연층(150)은 제1 전극(140)을 노출시키는 개구부(150a) 및 후술할 제2 전극(120)을 노출시키는 개구부(150b)를 가질 수 있다. 발광 다이오드(200)가 전극 보호층(160)을 포함하는 경우, 제2 절연층(150)은 제1 전극(140) 및 전극 보호층(160) 사이에 배치될 수 있다. 이에 따라, 제1 전극(140)과 전극 보호층(160)의 절연이 더욱 확보될 수 있다. 제2 절연층(150)은 제1 전극(140) 상에 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 증착 및 패터닝하여 형성할 수 있다.The second insulating layer 150 may contact a portion of the first contact region R1. Specifically, the first contact region R 1 exposed by the first electrode 140 may be covered. Also, the second insulating layer 150 may cover at least a portion of the first electrode 140 . The second insulating layer 150 may have an opening 150a exposing the first electrode 140 and an opening 150b exposing the second electrode 120 to be described later. When the light emitting diode 200 includes the electrode protection layer 160 , the second insulating layer 150 may be disposed between the first electrode 140 and the electrode protection layer 160 . Accordingly, insulation between the first electrode 140 and the electrode protection layer 160 can be further secured. The second insulating layer 150 may be formed by depositing and patterning an oxide insulating layer, a nitride insulating layer, or a polymer such as polyimide, Teflon, or parylene on the first electrode 140 .

제2 절연층(150)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 제2 절연층(150)은 제1 도전형 반도체층(111), 제1 전극(140)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 1 내지 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다.The second insulating layer 150 may be formed through a known deposition method such as PECVD or E-beam evaporation. In this case, the second insulating layer 150 may be formed to entirely cover the first conductive semiconductor layer 111 and the first electrode 140 and then be provided in the form of FIGS. 1 to 4 through a patterning process. The patterning process may include a photolithography process or a lift-off process.

상기 제2 절연층(150)의 패터닝 공정 시, 제1 전극(140)의 상면의 일부가 제거되어, 제1 전극(140)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제2 절연층(150)의 개구부(150a, 150b)에 의해 노출된 제1 전극(140)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제1 전극(140)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제1 전극(140)의 상면 중 제2 절연층(150)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제1 전극(140)과 제2 절연층(150)의 접착력이 우수할 수 있다. 이와 동시에, 솔더 등에 의해 외부 전극과 연결되는 제1 전극(140)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.제2 절연층(150)은 제1 도전형 반도체층(111)의 측면의 전 영역과 성장 기판(100)의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층(111)이 보호될 수 있으며, 성장 기판(100)과 제1 도전형 반도체층(111)의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 개선될 수 있다.During the patterning process of the second insulating layer 150 , a portion of the top surface of the first electrode 140 may be removed, and thus the thickness of the first electrode 140 may be reduced. Specifically, the etching process may remove the exposed surface of the first electrode 140 exposed by the openings 150a and 150b of the second insulating layer 150 by a predetermined thickness. More specifically, the Ti layer including the exposed surface of the first electrode 140 may be removed by the etching process. Therefore, the surface of the upper surface of the first electrode 140 in contact with the second insulating layer 150 may still have excellent adhesion between the first electrode 140 and the second insulating layer 150 due to the Ti layer that is not removed. there is. At the same time, in the remaining area of the first electrode 140 connected to the external electrode by solder or the like, since the connection resistance can be lowered due to the removal of the Ti layer, the forward voltage can be reduced. Second insulating layer 150 The silver may cover the entire side surface of the first conductivity type semiconductor layer 111 and a part of the side surface of the growth substrate 100 . Through this, the first conductivity type semiconductor layer 111 can be protected from external moisture or impact, and the phenomenon of widening of the interface between the growth substrate 100 and the first conductivity type semiconductor layer 111 can be prevented. Reliability of the light emitting diode 200 may be improved.

제2 절연층(150)은 성장 기판(100)의 경사면의 적어도 일부를 덮을 수 있다. 이를 통해, 제2 절연층(150)이 상기 성장 기판(100)에 효과적으로 부착될 수 있어 박리력이 높아지고, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 경사면은 웨이퍼를 개별 발광 다이오드(200)로 나누는 다이싱 공정에서 레이저가 성장 기판을 파고드는 과정에서 형성될 수 있다.The second insulating layer 150 may cover at least a portion of the inclined surface of the growth substrate 100 . Through this, the second insulating layer 150 can be effectively attached to the growth substrate 100, so that the peeling force can be increased and the reliability of the light emitting diode 200 can be improved. The inclined surface may be formed in a process in which a laser penetrates a growth substrate in a dicing process of dividing a wafer into individual light emitting diodes 200 .

도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이며, 도 6은 도 5의 일부분(I2)에 대한 확대도이고, 도 7은 도 6의 일부분(I3)에 대한 확대도이며, 도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.5 is a cross-sectional view of a light emitting diode and a circuit member on which the light emitting diode is mounted according to an embodiment of the present invention, FIG. 6 is an enlarged view of a portion (I 2 ) of FIG. 5, and FIG. 7 is a portion of FIG. It is an enlarged view of (I 3 ), and FIG. 8 is a cross-sectional view for specifically explaining a form in which a light emitting diode according to an embodiment of the present invention is mounted on a circuit member.

도 5에 도시된 바와 같이, 복수개의 발광 다이오드(200)는 회로 부재(300) 상에 실장될 수 있으며, 나아가, 하나의 모듈로 사용될 수 있다. 회로 부재(300)는 인쇄회로기판(PCB)일 수 있으나, 이에 한정되는 것은 아니다. 회로 부재(300)는 , 도시된 바와 같이, 베이스(310) 및 배선(321, 322)를 포함할 수 있으며, 그 형태는 도 5에 반드시 한정되는 것은 아니다.As shown in FIG. 5 , a plurality of light emitting diodes 200 may be mounted on the circuit member 300 and furthermore, may be used as one module. The circuit member 300 may be a printed circuit board (PCB), but is not limited thereto. As shown, the circuit member 300 may include a base 310 and wires 321 and 322, and the shape is not necessarily limited to that shown in FIG. 5 .

도 6을 참조하면, 발광 다이오드(200)는 패드(170, 180)를 통해 회로 부재 상에 실장될 수 있으며, 구체적으로, 패드(170, 180)가 발광 다이오드(200)과 회로 부재의 배선(321, 322) 사이에 배치될 수 있다. 패드(170, 180)는 솔더 또는 유테틱 메탈(Eutectic Metal)일 수 있으나, 이에 한정되는 것은 아니다. 구체적으로, 유테틱 메탈로 AuSn이 사용될 수도 있다.Referring to FIG. 6 , the light emitting diode 200 may be mounted on a circuit member through pads 170 and 180, and specifically, the pads 170 and 180 may be connected between the light emitting diode 200 and the wiring of the circuit member ( 321, 322) may be disposed between. The pads 170 and 180 may be solder or eutectic metal, but are not limited thereto. Specifically, AuSn may be used as the eutectic metal.

도 7을 추가로 참조하면, 패드(170, 180)는 각각 제1 전극(140) 및 제2 전극(120)과 접할 수 있으며, 제2 전극(120) 상에 전극 보호층(160)이 배치되는 경우, 각각 제1 전극(140) 및 전극 보호층(160)과 접할 수 있다. 이 때, 상술한 제1 절연층(130) 및 제2 절연층(150) 형성 시의 식각 공정에 의해, 제1 전극(140)과 제2 전극(120) 중 노출된 Ti층(140a)이 제거되었으므로, 패드(170, 180)은 각각 상기 Ti층(140a) 제거된 제1 전극(140) 및 제2 전극(120)과 접할 수 있다. 구체적으로, 제1 전극(140) 및 제2 전극(120)에 있어서, Ti층(140a)이 제거되므로 Au층(140b)이 노출될 수 있으며, 노출된 Au층(140b)과 패드(170, 180)이 접할 수 있다. 또한, 전극 보호층(160)이 제2 전극(120) 상에 배치되며, 전극 보호층(160)이 제1 전극(140)과 동일한 물질인 경우, 전극 보호층(160)의 Ti층도 제거될 수 있어서, 노출된 Au층과 패드(180)가 접할 수 있다. Referring further to FIG. 7 , the pads 170 and 180 may contact the first electrode 140 and the second electrode 120, respectively, and the electrode protection layer 160 is disposed on the second electrode 120. In this case, it may contact the first electrode 140 and the electrode protection layer 160, respectively. At this time, by the etching process at the time of forming the first insulating layer 130 and the second insulating layer 150 described above, the exposed Ti layer 140a of the first electrode 140 and the second electrode 120 is Since the removal, the pads 170 and 180 may contact the first electrode 140 and the second electrode 120 from which the Ti layer 140a is removed, respectively. Specifically, in the first electrode 140 and the second electrode 120, since the Ti layer 140a is removed, the Au layer 140b may be exposed, and the exposed Au layer 140b and the pad 170, 180) can be accessed. In addition, when the electrode protection layer 160 is disposed on the second electrode 120 and the electrode protection layer 160 is made of the same material as the first electrode 140, the Ti layer of the electrode protection layer 160 is also removed. Therefore, the exposed Au layer and the pad 180 can contact each other.

도 8을 참조하면, 패드(170, 180)로 유테틱 메탈을 사용할 수 있다. 이 경우, 패드(170, 180)가 Au를 포함하는 물질, 예를 들어 AuSn일 수 있다. 이에 따라, 패드(170, 180)의 Au성분과 제1 전극(140) 및 제2 전극(120), 또는 제1 전극(140) 및 전극 보호층(160)의 Au층이 접할 수 있으므로, 발광 다이오드(200)와 패드(170, 180)의 접착력이 높아질 수 있다. 이에 따라, 발광 다이오드(200)가 실장된 회로 부재의 신뢰성이 개선될 수 있다.Referring to FIG. 8 , eutectic metal may be used as the pads 170 and 180 . In this case, the pads 170 and 180 may be made of a material containing Au, for example, AuSn. Accordingly, since the Au component of the pads 170 and 180 can be in contact with the first electrode 140 and the second electrode 120, or the first electrode 140 and the Au layer of the electrode protection layer 160, light is emitted. Adhesion between the diode 200 and the pads 170 and 180 may be increased. Accordingly, the reliability of the circuit member on which the light emitting diode 200 is mounted may be improved.

도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(201)를 설명하기 위한 평면도이며, 도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이며, 도 11는 도 9의 발광 다이오드(201)의 측면도이다. 도 9의 발광 다이오드(201)은 도 1 내지 도 4를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치되며, 성장 기판(100)이 적어도 하나의 개질 영역(100R)을 포함하는 점에서 차이가 있다. 9 is a plan view for explaining a light emitting diode 201 according to another embodiment of the present invention, FIG. 10 is a cross-sectional view taken along the line A-B-B'-A' of FIG. 9, and FIG. 11 is FIG. It is a side view of the light emitting diode 201 of . The light emitting diode 201 of FIG. 9 is similar to the light emitting diode 200 described with reference to FIGS. 1 to 4 , but the second insulating layer 150 is spaced apart from the outside of the first conductivity type semiconductor layer 111. , and is different in that the growth substrate 100 includes at least one modified region 100R.

구체적으로, 성장 기판(100)은, 성장 기판(100)의 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(100R)을 포함할 수 있다. 개질 영역(100R)은 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서 형성될 수 있다. 예를 들어, 내부 가공 방법을 이용하여 성장 기판(100)을 내부 가공함으로써 개질 영역(100R)이 형성될 수 있다. 상기 내부 가공 레이저를 통해 성장 기판(100)의 내부에 스크라이빙면을 형성할 수 있다. 이때, 개질 영역(100R)으로부터 성장 기판(100)의 하부면까지의 거리는, 개질 영역(100R)으로부터 성장 기판(100)의 상부면까지의 거리보다 작을 수 있다. 발광 다이오드(201)의 측면으로 방사되는 광을 고려할 때, 성장 기판(100)의 아래쪽으로 치우쳐서 레이저 가공을 하여 상기 개질 영역(100R)이 상대적으로 하부로 치우쳐 형성되게 함으로써, 활성층(112)에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다. 또한, 개질 영역(100R)이 제1 도전형 반도체층(111)에 가깝게 형성되면, 레이저 가공 공정 중에 질화물계 반도체가 손상되어 전기적 특성에 문제가 발생할 수 있다. 따라서 개질 영역(100R)을 성장 기판(100)의 아래쪽에 치우쳐 배치되도록 형성함으로써, 질화물계 반도체의 손상에 따른 발광 다이오드(201)의 신뢰성 저하 및 발광 효율 저하을 방지할 수 있다.Specifically, the growth substrate 100 may include at least one modified region 100R having a band shape extending in a horizontal direction from at least one side surface of the growth substrate 100 . The modified region 100R may be formed in a process of individualizing a device by separating the growth substrate 100 . For example, the modified region 100R may be formed by internally processing the growth substrate 100 using an internal processing method. A scribing surface may be formed inside the growth substrate 100 through the internal processing laser. In this case, the distance from the modified region 100R to the lower surface of the growth substrate 100 may be smaller than the distance from the modified region 100R to the upper surface of the growth substrate 100 . Considering the light emitted to the side of the light emitting diode 201, laser processing is performed on the lower side of the growth substrate 100 so that the modified region 100R is formed relatively lower, resulting in the active layer 112 It is possible to improve the extraction efficiency of the light to the outside. In addition, when the modified region 100R is formed close to the first conductivity-type semiconductor layer 111, the nitride-based semiconductor is damaged during the laser processing process, which may cause problems in electrical characteristics. Therefore, by forming the modified region 100R to be disposed on the lower side of the growth substrate 100, it is possible to prevent the decrease in reliability and luminous efficiency of the light emitting diode 201 due to damage to the nitride-based semiconductor.

제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치될 수 있다. 구체적으로, 제2 절연층(150)은 제1 도전형 반도체층(111)의 측면 상 및 성장 기판(100)의 측면 상에 배치되지 않을 수 있으며, 제1 도전형 반도체층(111)의 외곽으로부터 소정의 거리를 두고 이격되어 배치될 수 있다. 이에 따라, 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서, 분리가 이루어지는 개별 발광 다이오드의 경계면에 인가되는 응력에 의해 제1 절연층(150)이 손상되는 것이 방지될 수 있다.The second insulating layer 150 may be disposed spaced apart from the periphery of the first conductive semiconductor layer 111 . Specifically, the second insulating layer 150 may not be disposed on the side surface of the first conductivity-type semiconductor layer 111 and on the side surface of the growth substrate 100, and may not be disposed on the outside of the first conductivity-type semiconductor layer 111. It may be arranged spaced apart from the predetermined distance. Accordingly, in the process of separating the growth substrate 100 and individualizing the device, damage to the first insulating layer 150 due to stress applied to the boundary surface of the separated individual light emitting diodes can be prevented.

도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드(202)를 설명하기 위한 평면도이고, 도 11는 도 10의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.FIG. 10 is a plan view illustrating a light emitting diode 202 according to another embodiment of the present invention, and FIG. 11 is a cross-sectional view taken along the line AB'-A' of FIG. 10 .

도 3 및 도 4의 발광 다이오드(202)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역이 제1 도전형 반도체층 상면의 전 외곽을 따라 배치되고 있는 점에서 차이가 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 도전형 반도체층(111)의 네 측면과 모두 인접하도록 배치될 수 있으며, 메사(M)를 완전히 둘러쌀 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.The light emitting diode 202 of FIGS. 3 and 4 is similar to the light emitting diode 200 described with reference to FIGS. 1 and 2 , but the area where the first contact region R 1 and the first electrode 140 come into contact is the first. There is a difference in that it is disposed along the entire outer perimeter of the upper surface of the 1-conductivity semiconductor layer. Specifically, a region where the first contact region R 1 and the first electrode 140 come into contact may be disposed to be adjacent to all four side surfaces of the first conductive semiconductor layer 111 and completely surround the mesa M. can be rice In this case, since the contact area between the first electrode 140 and the first conductivity type semiconductor layer 111 may increase, the current flowing from the first electrode 140 to the first conductivity type semiconductor layer 111 is more effective. It can be dissipated, so the forward voltage can be further reduced.

도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(203)를 설명하기 위한 평면도이며, 도 15은 도 14의 A-A'를 따라 취해진 단면도이며, 도 16는 도 14의 B-B'를 따라 취해진 단면도이다.14 is a plan view for explaining a light emitting diode 203 according to another embodiment of the present invention, FIG. 15 is a cross-sectional view taken along line A-A' of FIG. 14, and FIG. 16 is a cross-sectional view taken along line B-B of FIG. A cross-section taken along '.

도 14 내지 도 16의 발광 다이오드(203)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 메사(M)의 형태에서 차이가 있다.The light emitting diode 203 of FIGS. 14 to 16 is similar to the light emitting diode 200 described with reference to FIGS. 1 and 2 , but differs in the shape of the mesa M.

구체적으로, 도 1 및 도 2를 통해 설명한 발광 다이오드(200)의 메사(M)는 발광 다이오드(200)의 일 측면을 향하여 돌출된 복수개의 돌출부를 포함하는 것을 일 예로 들고 있다. 이에 반해, 도 14 내지 도 16의 발광 다이오드(203)는 제1 도전형 반도체층(111)의 일 측면을 향하여 돌출된 복수개의 돌출부 뿐만 아니라, 상기 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들을 추가로 포함할 수 있다. Specifically, as an example, the mesa M of the light emitting diode 200 described with reference to FIGS. 1 and 2 includes a plurality of protrusions protruding toward one side of the light emitting diode 200 . In contrast, the light emitting diodes 203 of FIGS. 14 to 16 have a plurality of protrusions protruding toward one side of the first conductive semiconductor layer 111, as well as toward the other side disposed in the opposite direction to the one side. It may further include a plurality of protruding protrusions.

이에 따라, 메사(M)에 의해 부분적으로 둘러쌓인 제2 컨택 영역(R2)이 늘어날 수 있다. 즉, 상기 제1 도전형 반도체층(111)의 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들 사이에 배치된 제2 컨택 영역(R2)이 더 확보될 수 있다. 이를 통해, 상기 제1 도전형 반도체층(111)의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극(120)과 제2 컨택 영역(R2) 상에 배치된 제1 전극(140) 간의 전류 이동이 원활하게 이루어질 수 있다. 이에 따라, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.Accordingly, the second contact area R 2 partially surrounded by the mesa M may increase. That is, the second contact region R 2 disposed between the plurality of protrusions protruding toward the other side surface disposed in the opposite direction to one side surface of the first conductivity type semiconductor layer 111 may be further secured. Through this, not only the area adjacent to one side surface of the first conductivity type semiconductor layer 111, but also the area adjacent to the other side surface, on the second electrode 120 on the protrusion and the second contact area R 2 Current movement between the disposed first electrodes 140 may be smoothly performed. Accordingly, the degree of light emission in the area adjacent to the other side surface may be improved.

도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.17 is an exploded perspective view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a lighting device.

도 17을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 다이오드 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 다이오드 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 다이오드 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.Referring to FIG. 17 , the lighting device according to the present embodiment includes a diffusion cover 1010, a light emitting diode module 1020, and a body portion 1030. The body portion 1030 may accommodate the light emitting diode module 1020 , and the diffusion cover 1010 may be disposed on the body portion 1030 to cover an upper portion of the light emitting diode module 1020 .

바디부(1030)는 발광 다이오드 모듈(1020)을 수용 및 지지하여, 발광 다이오드 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다. The body portion 1030 is not limited as long as it can accommodate and support the light emitting diode module 1020 and supply electrical power to the light emitting diode module 1020 . For example, as shown, the body portion 1030 may include a body case 1031 , a power supply device 1033 , a power case 1035 , and a power connector 1037 .

전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 다이오드 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 다이오드 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.The power supply 1033 is accommodated in the power case 1035 and electrically connected to the light emitting diode module 1020, and may include at least one IC chip. The IC chip may adjust, convert, or control characteristics of power supplied to the light emitting diode module 1020 . The power case 1035 may receive and support the power supply 1033, and the power case 1035 having the power supply 1033 fixed therein may be located inside the body case 1031. . The power connector 115 may be disposed at the lower end of the power case 1035 and bound to the power case 1035 . Accordingly, the power connector 115 may be electrically connected to the power supply 1033 inside the power case 1035 and serve as a passage through which external power may be supplied to the power supply 1033 .

발광 다이오드 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 다이오드(1021)를 포함한다. 발광 다이오드 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.The light emitting diode module 1020 includes a substrate 1023 and a light emitting diode 1021 disposed on the substrate 1023 . The light emitting diode module 1020 may be provided above the body case 1031 and electrically connected to the power supply 1033 .

기판(1023)은 발광 다이오드(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 다이오드(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. The substrate 1023 is not limited as long as it can support the light emitting diode 1021, and may be, for example, a printed circuit board including wiring. The substrate 1023 may have a shape corresponding to the fixing part of the upper part of the body case 1031 so as to be stably fixed to the body case 1031 . The light emitting diode 1021 may include at least one of the light emitting diodes according to the above-described embodiments of the present invention.

확산 커버(1010)는 발광 다이오드(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 다이오드(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.The diffusion cover 1010 may be disposed on the light emitting diode 1021 and fixed to the body case 1031 to cover the light emitting diode 1021 . The diffusion cover 1010 may have a light-transmitting material, and directing characteristics of the lighting device may be adjusted by adjusting the shape and light transmittance of the diffusion cover 1010 . Therefore, the diffusion cover 1010 may be modified in various forms according to the purpose of use and application of the lighting device.

도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 18 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a display device.

본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.The display device of this embodiment includes a display panel 2110, a backlight unit BLU1 providing light to the display panel 2110, and a panel guide 2100 supporting a lower edge of the display panel 2110.

표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.The display panel 2110 is not particularly limited, and may be, for example, a liquid crystal display panel including a liquid crystal layer. A gate driving PCB for supplying a driving signal to the gate line may be further positioned at an edge of the display panel 2110 . Here, the gate driving PCBs 2112 and 2113 may be formed on a thin film transistor substrate instead of a separate PCB.

백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광 다이오드(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.The backlight unit BLU1 includes a light source module including at least one substrate 2150 and a plurality of light emitting diodes 2160 . Furthermore, the backlight unit BLU1 may further include a bottom cover 2180 , a reflective sheet 2170 , a diffusion plate 2131 , and optical sheets 2130 .

바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광 다이오드(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.The bottom cover 2180 is open upward and may accommodate the substrate 2150 , the light emitting diode 2160 , the reflective sheet 2170 , the diffusion plate 2131 , and the optical sheets 2130 . Also, the bottom cover 2180 may be combined with the panel guide 2100 . The substrate 2150 may be disposed under the reflective sheet 2170 and surrounded by the reflective sheet 2170 . However, it is not limited thereto, and may be positioned on the reflective sheet 2170 when the reflective material is coated on the surface. In addition, a plurality of substrates 2150 may be formed so that the plurality of substrates 2150 may be arranged side by side, but the substrate 2150 is not limited thereto and may be formed as a single substrate 2150 .

발광 다이오드(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. 발광 다이오드(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 다이오드(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 다이오드(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.The light emitting diode 2160 may include at least one of the light emitting diodes according to the above-described embodiments of the present invention. The light emitting diodes 2160 may be regularly arranged in a predetermined pattern on the substrate 2150 . In addition, a lens 2210 may be disposed on each light emitting diode 2160 to improve uniformity of light emitted from the plurality of light emitting diodes 2160 .

확산 플레이트(2131) 및 광학 시트들(2130)은 발광 다이오드(2160) 상에 위치한다. 발광 다이오드(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다. A diffusion plate 2131 and optical sheets 2130 are positioned on the light emitting diode 2160 . Light emitted from the light emitting diode 2160 may be supplied to the display panel 2110 in the form of a surface light source via the diffusion plate 2131 and the optical sheets 2130 .

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.In this way, light emitting diodes according to embodiments of the present invention may be applied to direct type display devices such as the present embodiment.

도 19는 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 19 is a cross-sectional view illustrating an example in which a light emitting diode according to an exemplary embodiment is applied to a display device.

본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.A display device with a backlight unit according to the present embodiment includes a display panel 3210 on which an image is displayed, and a backlight unit BLU2 disposed on the rear surface of the display panel 3210 to emit light. Furthermore, the display device includes a frame 240 supporting the display panel 3210 and accommodating the backlight unit BLU2 , and covers 3240 and 3280 surrounding the display panel 3210 .

표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.The display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. A gate driving PCB for supplying a driving signal to the gate line may be further positioned at an edge of the display panel 3210 . Here, the gate driving PCB may not be formed on a separate PCB, but may be formed on a thin film transistor substrate. The display panel 3210 is fixed by the covers 3240 and 3280 located on the top and bottom of the display panel 3210, and the cover 3280 located on the bottom may be bound to the backlight unit BLU2.

표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.The backlight unit BLU2 providing light to the display panel 3210 includes a lower cover 3270 having a partially opened upper surface, a light source module disposed on one inner side of the lower cover 3270, and a light source module positioned in parallel with the light source module. and a light guide plate 3250 that converts point light into surface light. In addition, the backlight unit BLU2 of this embodiment is disposed on the light guide plate 3250 to diffuse and condense light, and the optical sheets 3230 are disposed on the light guide plate 3250 to move downward of the light guide plate 3250. A reflective sheet 3260 for reflecting light toward the display panel 3210 may be further included.

광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 다이오드(3110)를 포함한다. 기판(3220)은 발광 다이오드(3110)를 지지하고 발광 다이오드(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 다이오드(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 다이오드(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.The light source module includes a substrate 3220 and a plurality of light emitting diodes 3110 spaced apart from each other at regular intervals on one surface of the substrate 3220 . The substrate 3220 is not limited as long as it supports the light emitting diode 3110 and is electrically connected to the light emitting diode 3110, and may be, for example, a printed circuit board. The light emitting diode 3110 may include at least one light emitting diode according to the above-described embodiments of the present invention. Light emitted from the light source module is incident on the light guide plate 3250 and supplied to the display panel 3210 through the optical sheets 3230 . A point light source emitted from the light emitting diodes 3110 may be transformed into a surface light source through the light guide plate 3250 and the optical sheets 3230 .

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.In this way, light emitting diodes according to embodiments of the present invention may be applied to edge type display devices such as the present embodiment.

도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.20 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a headlamp.

도 20을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 다이오드(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.Referring to FIG. 20 , the headlamp includes a lamp body 4070, a substrate 4020, a light emitting diode 4010, and a cover lens 4050. Furthermore, the headlamp may further include a heat dissipation unit 4030, a support rack 4060, and a connecting member 4040.

기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 다이오드(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 다이오드(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 다이오드(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 다이오드(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. The substrate 4020 is fixed by the support rack 4060 and spaced apart from each other on the lamp body 4070 . The substrate 4020 is not limited as long as it can support the light emitting diode 4010, and may be, for example, a substrate having a conductive pattern such as a printed circuit board. The light emitting diode 4010 is positioned on the substrate 4020 and may be supported and fixed by the substrate 4020 . In addition, the light emitting diode 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020 . In addition, the light emitting diode 4010 may include at least one light emitting diode according to the above-described embodiments of the present invention.

커버 렌즈(4050)는 발광 다이오드(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 다이오드(4010)로부터 이격되어 배치될 수 있고, 발광 다이오드(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 다이오드(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 다이오드(4010) 구동 시 발생하는 열을 외부로 방출시킨다.The cover lens 4050 is positioned on a path along which light emitted from the light emitting diode 4010 moves. For example, as shown, the cover lens 4050 may be spaced apart from the light emitting diode 4010 by the connecting member 4040 and disposed in a direction in which light emitted from the light emitting diode 4010 is to be provided. can A beam angle and/or color of light emitted from the headlamp to the outside may be adjusted by the cover lens 4050 . Meanwhile, the connecting member 4040 fixes the cover lens 4050 to the substrate 4020 and may serve as a light guide by being disposed to surround the light emitting diode 4010 and providing a light emitting path 4045 . In this case, the connection member 4040 may be formed of a light reflective material or coated with a light reflective material. Meanwhile, the heat dissipation unit 4030 may include a heat dissipation fin 4031 and/or a heat dissipation fan 4033, and emits heat generated when the light emitting diode 4010 is driven to the outside.

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.In this way, the light emitting diode according to embodiments of the present invention may be applied to a headlamp like the present embodiment, in particular, a vehicle headlamp.

Claims (1)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사;
상기 제1 도전형 반도체층과 전기적으로 접속하는 제1 전극 및 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 포함하되,
상기 제1 도전형 반도체층은,
상기 제1 도전형 반도체층의 외곽을 따라 노출된 상면인 제1 컨택 영역; 및
상기 메사에 의해 적어도 부분적으로 둘러싸인 노출된 상면인 제2 컨택 영역을 포함하는 발광 다이오드.a first conductivity type semiconductor layer;
a mesa including a second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer and an active layer disposed between the second conductivity type semiconductor layer and the first conductivity type semiconductor layer;
A first electrode electrically connected to the first conductivity type semiconductor layer and a second electrode electrically connected to the second conductivity type semiconductor layer,
The first conductivity type semiconductor layer,
a first contact region, which is an upper surface exposed along the periphery of the first conductivity type semiconductor layer; and
A light emitting diode comprising a second contact region that is an exposed top surface at least partially surrounded by the mesa.
KR1020220173754A 2014-12-31 2022-12-13 Highly efficient light-emitting diode KR102647674B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140195162 2014-12-31
KR20140195162 2014-12-31
KR1020150165706A KR102478524B1 (en) 2014-12-31 2015-11-25 Highly efficient light-emitting diode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165706A Division KR102478524B1 (en) 2013-07-29 2015-11-25 Highly efficient light-emitting diode

Publications (2)

Publication Number Publication Date
KR20230002178A true KR20230002178A (en) 2023-01-05
KR102647674B1 KR102647674B1 (en) 2024-03-15

Family

ID=84925983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220173754A KR102647674B1 (en) 2014-12-31 2022-12-13 Highly efficient light-emitting diode

Country Status (1)

Country Link
KR (1) KR102647674B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120053571A (en) * 2010-11-18 2012-05-29 서울옵토디바이스주식회사 Light emitting diode chip having plurality of mesa structures
KR20120056467A (en) * 2010-11-25 2012-06-04 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
JP2014527313A (en) * 2011-09-16 2014-10-09 ソウル バイオシス カンパニー リミテッド Light emitting diode and method of manufacturing the same
KR20140121608A (en) * 2013-04-08 2014-10-16 서울바이오시스 주식회사 Reflective Electrode of LED, LED Chip Having the Same, and Method of Fabricating Those

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120053571A (en) * 2010-11-18 2012-05-29 서울옵토디바이스주식회사 Light emitting diode chip having plurality of mesa structures
KR20120056467A (en) * 2010-11-25 2012-06-04 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
JP2014527313A (en) * 2011-09-16 2014-10-09 ソウル バイオシス カンパニー リミテッド Light emitting diode and method of manufacturing the same
KR20140121608A (en) * 2013-04-08 2014-10-16 서울바이오시스 주식회사 Reflective Electrode of LED, LED Chip Having the Same, and Method of Fabricating Those

Also Published As

Publication number Publication date
KR102647674B1 (en) 2024-03-15

Similar Documents

Publication Publication Date Title
US10950755B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
CN110073505B (en) High-reliability light-emitting diode
TWI791462B (en) Semiconductor light-emitting device
CN110036483B (en) Light emitting diode with multiple light emitting units
US20240372038A1 (en) Vertical light-emitting diode
KR101761835B1 (en) Light-emitting diode with high efficiency
KR102478524B1 (en) Highly efficient light-emitting diode
KR102647674B1 (en) Highly efficient light-emitting diode
KR20170009359A (en) LIGHT-EMITTING apparatus AND METHOD OF FABRICATING THE SAME
KR20170027490A (en) LIGHT-EMITTING apparatus AND METHOD OF FABRICATING THE SAME
KR102475409B1 (en) Light-emitting diode including metal bulk
KR102457684B1 (en) Light-emitting diode including metal bulk
KR102440223B1 (en) Chip scale packaged light emitting diode
KR20160089230A (en) Light emitting device
OA20478A (en) "Vertical light-emitting diode"

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant