KR20220168369A - Die bonding method - Google Patents

Die bonding method Download PDF

Info

Publication number
KR20220168369A
KR20220168369A KR1020210078011A KR20210078011A KR20220168369A KR 20220168369 A KR20220168369 A KR 20220168369A KR 1020210078011 A KR1020210078011 A KR 1020210078011A KR 20210078011 A KR20210078011 A KR 20210078011A KR 20220168369 A KR20220168369 A KR 20220168369A
Authority
KR
South Korea
Prior art keywords
dies
substrate
bonding
die
carrier wafer
Prior art date
Application number
KR1020210078011A
Other languages
Korean (ko)
Other versions
KR102588869B1 (en
Inventor
정라파엘
차지수
이형섭
신승수
Original Assignee
정라파엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정라파엘 filed Critical 정라파엘
Priority to KR1020210078011A priority Critical patent/KR102588869B1/en
Publication of KR20220168369A publication Critical patent/KR20220168369A/en
Application granted granted Critical
Publication of KR102588869B1 publication Critical patent/KR102588869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

A die bonding method comprises: attaching a first substrate on which a plurality of first pads are formed, onto a carrier wafer; singulating the first substrate into a plurality of first dies on the carrier wafer; activating the upper surfaces of the first dies; separating some of the dies having the activated surfaces from the carrier wafer; aligning some of the separated dies on a second substrate having second pads corresponding to the first pads; and bonding the aligned first dies to the second substrate to form a bonding body.

Description

다이 본딩 방법{DIE BONDING METHOD}Die bonding method {DIE BONDING METHOD}

본 발명의 실시예들은 다이 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 복수의 다이들을 베이스 기판에 부착할 수 있는 다이 본딩 방법에 관한 것이다. Embodiments of the present invention relate to a die bonding method. More specifically, embodiments of the present invention relate to a die bonding method capable of attaching a plurality of dies to a base substrate.

전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.Electronic devices are used in various fields such as semiconductor products, optical communication, and displays. The electronic devices are classified into good products and defective products in a manufacturing process, and the electronic devices determined to be good products excluding the defective products may be bonded onto the base substrate.

상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 다이 본딩 방법에 있어서, 캐리어 웨이퍼 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 웨이퍼로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다. In the die bonding method of bonding the electronic devices, for example, dies, on a base substrate, only normal dies determined to be good products are selected from among dies attached to a carrier wafer, and the good dies are debonded from the carrier wafer. Thus, the good dies are attached to the attach film. Subsequently, a good die may be picked up from the attach film and bonded to the base substrate. In this case, a bonding process for bonding the non-defective dies onto the base substrate may include, for example, a thermal compression bonding process.

상기 열압착 공정에는 복수의 양품 다이를 픽업하여 상기 베이스 기판의 상면을 향하여 열가압함으로써 상기 양품 다이가 베이스 기판 상에 부착될 수 있다.In the thermal compression process, a plurality of non-defective dies may be picked up and thermally pressed toward an upper surface of the base substrate to attach the non-defective dies to the base substrate.

하지만, 상기 열압착 공정은 다이 단위로 픽업하고, 이송하여 열압착함으로써 상당한 오랜 시간이 소요될 수 있다. 한편, 웨이퍼 들을 상호 수직으로 적층하여 본딩하는 웨이퍼 투 웨이퍼(wafer to Wafer) 본딩 방식의 경우, 그 내부에 하나의 불량 다이가 있는 경우 제품 전체가 불량으로 판정되어, 제품 생산성을 지극히 악화시키는 문제가 있다.However, the thermocompression bonding process may take a considerably long time by picking up, transporting, and thermocompressing die units. On the other hand, in the case of a wafer-to-wafer bonding method in which wafers are vertically stacked and bonded, if there is one defective die therein, the entire product is judged to be defective, resulting in a problem of extremely deteriorating product productivity. there is.

본 발명의 실시예들은 본딩 효율 및 제품 생산성을 개선할 수 있는 다이 본딩 방법을 제공한다.Embodiments of the present invention provide a die bonding method capable of improving bonding efficiency and product productivity.

본 발명의 실시예들에 따른 다이 본딩 방법에 있어서, 캐리어 웨이퍼 상에, 복수의 제1 패드들이 형성된 제1 기판을 부착하고, 상기 캐리어 웨이퍼 상에서 상기 제1 기판을 복수개로 제1 다이로 개별화한다. 이어서, 상기 제1 다이들의 상부 표면을 활성화 하고, 상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 일부를 분리시킨다. 이어서, 상기 분리된 일부 다이를, 상기 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬한 후, 상기 정렬된 제1 다이들을 상기 제2 기판 상에 본딩하여 본딩체를 형성한다.In the die bonding method according to embodiments of the present invention, a first substrate on which a plurality of first pads are formed is attached to a carrier wafer, and the first substrate is singulated into a plurality of first dies on the carrier wafer. . Then, the top surfaces of the first dies are activated, and some of the dies having the activated surfaces are separated from the carrier wafer. Next, after arranging the separated partial dies on a second substrate having second pads corresponding to the first pads and subjected to an activation process, the aligned first dies are bonded to the second substrate to form a bonding body. form

본 발명의 일 실시예에 있어서, 상기 상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 일부를 분리시키는 단계는, 상기 다이들 일부에 선택적으로 레이저 또는 자외선을 조사하는 디본딩 공정을 수행할 수 있다.In one embodiment of the present invention, in the step of separating some of the dies having the activated surface from the carrier wafer, a debonding process of selectively irradiating a laser or ultraviolet light to some of the dies may be performed. there is.

여기서, 상기 다이들중 양품 다이 또는 특정 위치의 다이에 대하여 선택적으로 상기 자외선 또는 상기 레이저를 조사할 수 있다.Here, the ultraviolet rays or the laser may be selectively irradiated to a non-defective die or a die at a specific position among the dies.

본 발명의 일 실시예에 있어서, 상기 정렬된 제1 다이들을 상기 제2 기판 상에 본딩하기 위하여, 진공 상태에서 상온에서 수행되는 퍼머넌트 본딩 공정 및 복수의 본딩체들이 수용된 배치 내에서 상기 본딩체에 대하여 어닐링 공정을 수행할 수 있다.In one embodiment of the present invention, in order to bond the aligned first dies on the second substrate, a permanent bonding process is performed at room temperature in a vacuum state and a plurality of bonding bodies are accommodated in the bonding body. An annealing process may be performed on the

여기서, 상기 퍼머넌트 본딩 공정은, 상기 제2 기판에 대하여 상기 각 다이의 중심부로부터 외곽부로 순차적으로 부착시킬 수 있다.Here, in the permanent bonding process, the second substrate may be sequentially attached from the center to the outer portion of each die.

본 발명의 일 실시예에 있어서, 상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 일부를 분리시킨 후, 상기 일부 다이를 상기 캐리어 웨이퍼로부터 픽업하고, 상기 픽업된 일부 다이를 반전시킬 수 있다.In one embodiment of the present invention, after separating some of the dies having the activated surface from the carrier wafer, the some of the dies may be picked up from the carrier wafer, and the picked up some of the dies may be reversed.

상술한 바와 같은 본 발명의 실시예들에 따르면, 캐리어 웨이퍼로부터 활성화된 표면을 갖는 다이들 중 일부를 분리시키고, 상기 분리된 일부 다이를, 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬한 후, 상기 정렬된 제1 다이들을 상기 제2 기판 상에 본딩하여 본딩체를 형성한다. 이로써, 열압착 공정 대신에 퍼머넌트 본딩 공정을 통하여 일부 다이만이 선택적으로 상기 제2 기판 상에 본딩될 수 있다.According to the embodiments of the present invention as described above, some of the dies having an activated surface are separated from the carrier wafer, and the separated some dies have a second pad corresponding to the first pad and are activated. After arranging on the second substrate, the aligned first dies are bonded on the second substrate to form a bonding body. Accordingly, only some dies may be selectively bonded onto the second substrate through a permanent bonding process instead of a thermal compression bonding process.

나아가, 양품 다이 또는 특정 색으로 발광하는 엘이디 다이가 제2 기판에 선택적으로 본딩될 수 있다.Furthermore, a non-defective die or an LED die emitting light in a specific color may be selectively bonded to the second substrate.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 단면도들이다.
도 6은 도 1의 퍼먼넌트 본딩 공정의 일 예를 설명하기 위한 단면도이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention.
2 to 5 are cross-sectional views for explaining a die bonding method according to an embodiment of the present invention.
6 is a cross-sectional view for explaining an example of the permanent bonding process of FIG. 1 .

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention does not have to be configured as limited to the embodiments described below and may be embodied in various other forms. The following examples are not provided to fully complete the present invention, but rather to fully convey the scope of the present invention to those skilled in the art.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being disposed on or connected to another element, the element may be directly disposed on or connected to the other element, and other elements may be interposed therebetween. It could be. Alternatively, when an element is described as being directly disposed on or connected to another element, there cannot be another element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or parts, but the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.Technical terms used in the embodiments of the present invention are only used for the purpose of describing specific embodiments, and are not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning as can be understood by those skilled in the art having ordinary knowledge in the technical field of the present invention. The above terms, such as those defined in conventional dictionaries, shall be construed to have a meaning consistent with their meaning in the context of the relevant art and description of the present invention, unless expressly defined, ideally or excessively outwardly intuition. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of idealized embodiments of the present invention. Accordingly, variations from the shapes of the illustrations, eg, variations in manufacturing methods and/or tolerances, are fully foreseeable. Accordingly, embodiments of the present invention are not to be described as being limited to specific shapes of regions illustrated as diagrams, but to include variations in shapes, and elements described in the drawings are purely schematic and their shapes is not intended to describe the exact shape of the elements, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 단면도들이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention. 2 to 5 are cross-sectional views for explaining a die bonding method according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 방법에 있어서, 캐리어 웨이퍼 상에, 복수의 제1 패드들(115)이 형성된 제1 기판(110)를 부착한다(S110). 1 and 2, in the die bonding method according to an embodiment of the present invention, a first substrate 110 having a plurality of first pads 115 is attached to a carrier wafer (S110). ).

보다 상세하게는, 상기 제1 기판(110)는 실리콘 기판 상에 리세스를 포함한다. 상기 리세스는 후속하는 형성될 제1 패드(115)의 위치에 형성될 수 있다.More specifically, the first substrate 110 includes a recess on a silicon substrate. The recess may be formed at a position of the first pad 115 to be formed subsequently.

이어서, 상기 리세스를 구리와 같은 금속 물질로 매립하여 금속층(미도시)을 형성한다. 상기 금속층은 스퍼터링 공정과 같은 물리적 기상 증착 공정을 통하여 형성될 수 있다. Subsequently, a metal layer (not shown) is formed by filling the recess with a metal material such as copper. The metal layer may be formed through a physical vapor deposition process such as a sputtering process.

이후, 상기 금속층에 대하여 평탄화 공정을 수행하여 상기 실리콘 기판의 상면을 노출시킨다. 이로써, 상기 리세스 내에 제1 패드들(115)을 형성한다. 상기 평탄화 공정은 예를 들면, 슬러리를 이용하는 기계적 화학적 폴리싱(CMP) 공정을 포함할 수 있다.Thereafter, a planarization process is performed on the metal layer to expose the upper surface of the silicon substrate. Thus, first pads 115 are formed in the recesses. The planarization process may include, for example, a mechanical chemical polishing (CMP) process using a slurry.

상기 제1 패드들(115)이 형성된 제1 기판(110)를 캐리어 웨이퍼(10) 상에 부착하기 위하여, 캐리어 웨이퍼(10) 및 제1 기판(110) 사이에는, 광경화성 수지 물질 또는 열경화성 수지 물질과 같은 점착 물질로 이루어진 점착 테이프(미도시)가 개재될 수 있다. In order to attach the first substrate 110 on which the first pads 115 are formed, a photocurable resin material or a thermosetting resin is provided between the carrier wafer 10 and the first substrate 110. An adhesive tape (not shown) made of an adhesive material such as the material may be interposed.

상기 점착 물질은 열 또는 자외선 또는 레이저 광에 의하여 가변적인 점착력을 가질 수 있다. The adhesive material may have variable adhesive force by heat or ultraviolet light or laser light.

도 1 및 도 3를 참조하면, 상기 캐리어 웨이퍼(10) 상에서 상기 제1 기판(110)를 복수개로 제1 다이들(112)로 개별화한다(S130).Referring to FIGS. 1 and 3 , the first substrate 110 is singulated into a plurality of first dies 112 on the carrier wafer 10 (S130).

이를 위하여 상기 제1 기판(110)를 절단하는 다이싱 공정이 수행될 수 있다. 상기 다이싱 공정은 블레이드 또는 레이저 등을 이용하는 제1 기판(110)를 수직 방향으로 절단할 수 있다. 상기 다이싱 공정은 공지되어 있으므로 이에 대한 상세한 설명은 생략하기로 한다.To this end, a dicing process of cutting the first substrate 110 may be performed. In the dicing process, the first substrate 110 may be cut in a vertical direction using a blade or a laser. Since the dicing process is well known, a detailed description thereof will be omitted.

상기 복수개의 다이들(112)로 개별화된 제1 기판(110)의 상부 표면을 활성화 공정을 통하여 활성화 한다(S150). 상기 활성화된 상부 표면은 활성화된 제2 기판 사이에는 수소 원자 및 불소 원자간의 반데르발스 힘으로 상온에서 결합할 수 있다. 상온의 예로는 섭씨 15 내지 25도 사이일 수 있다.The upper surface of the first substrate 110, which is individualized into the plurality of dies 112, is activated through an activation process (S150). The activated upper surface may be bonded between the activated second substrate at room temperature by van der Waals forces between hydrogen atoms and fluorine atoms. An example of room temperature may be between 15 and 25 degrees Celsius.

상기 활성화 공정에 대하여 보다 상세하게 설명하면, 플라즈마 또는 HF/NH4F 등을 이용하여 상기 제1 기판(110)를 이루는 실리콘 원자를 SiF 분자로 변화시킨다. 이어서, 물 분자(H2O)를 이용하여 상기 제1 기판(110)의 상부 표면에 OH기가 부착될 수 있다. 이로써, 상기 제1 기판(110)의 상부 표면이 활성화 될 수 있다. The activation process will be described in more detail. Silicon atoms constituting the first substrate 110 are changed into SiF molecules using plasma or HF/NH4F. Subsequently, an OH group may be attached to the upper surface of the first substrate 110 using water molecules (H2O). As a result, the upper surface of the first substrate 110 may be activated.

상기 캐리어 웨이퍼(10)로부터 상기 활성화된 표면을 갖는 다이들(112) 중 일부를 분리시킨다. 예를 들면, 상기 다이들(112) 중 양품 판정을 받은 양품 다이만을 선택적으로 분리시킬 수 있다.Some of the dies 112 having the activated surface are separated from the carrier wafer 10 . For example, among the dies 112 , only non-defective dies that have been judged as non-defective products may be selectively separated.

상기 캐리어 웨이퍼(10)로부터 상기 다이들(112) 중 일부를 분리히기 위하여, 레이저 디본딩 공정 또는 자외선 디본딩 공정이 수행될 수 있다. 상기 레이저 또는 자외선을 발생시키는 광원이 상기 다이들 중 일부, 예를 들면 양품 다이들에만 선택적으로 조사할 수 있다. 이로써, 상기 점착 테이프의 점착력이 감소됨으로써, 상기 양품 다이만이 상기 캐리어 웨이퍼(10)로부터 분리될 수 있다. To separate some of the dies 112 from the carrier wafer 10, a laser debonding process or an ultraviolet debonding process may be performed. The light source generating the laser or ultraviolet light may selectively irradiate only some of the dies, for example, non-defective dies. Accordingly, since the adhesive strength of the adhesive tape is reduced, only the good die may be separated from the carrier wafer 10 .

상기 레이저 조사 공정에 있어서, 상기 양품 다이에 레이저 광원(미도시)을 이용하여 레이저를 조사할 수 있다. 이때, 상기 점착 테이프의 점착력이 감소될 수 있다. In the laser irradiation process, a laser may be irradiated to the non-defective die using a laser light source (not shown). At this time, the adhesive strength of the adhesive tape may decrease.

예를 들면, 상기 레이저 조사 공정에 있어서, 200 내지 500 nm 의 파장, 0.5 내지 2 J/cm2 의 에너지 밀도 및 3μm x 5cm의 빔 형상을 갖는 레이저를 출력하는 레이저 광원이 이용될 수 있다. 상기 레이저 광원은 이동하면서 양품 다이들에 대하여 선택적으로 레이저를 조사할 수 있다. For example, in the laser irradiation process, a laser light source that outputs a laser having a wavelength of 200 to 500 nm, an energy density of 0.5 to 2 J/cm 2 , and a beam shape of 3 μm×5 cm may be used. While moving, the laser light source may selectively radiate laser light to the non-defective dies.

본 발명의 일 실시예에 있어서, 상기 다이들이 적색, 녹색 및 청색 중 어느 하나만의 색을 발광시키는 LED 소자에 해당할 수 있다. 이 경우, 상기 다이들이 매트릭스 형태를 배열될 수 있다. In one embodiment of the present invention, the dies may correspond to LED devices that emit only one color of red, green, and blue. In this case, the dies may be arranged in a matrix form.

이때, 상기 다이들은 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 적색 발광 LED 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 후속하여 상기 다이들은 제2 기판 상에 부착될 수 있다. In this case, the dies may be separated while being spaced apart at regular intervals. For example, the red light emitting LED dies have position coordinates (l* m; where l and m are 3*n+1, n is a natural number including 0). Subsequently, the dies may be attached on a second substrate.

이어서, 다른 색, 예를 들면 녹색을 발생하는 녹색 LED 소자를 갖는 다른 제1 기판으로부터 동일한 방법으로 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 일부 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 후속하여 상기 다이들은 제2 기판 상에 부착될 수 있다. Subsequently, it may be separated from another first substrate having a green LED element generating another color, for example green, in a state of being spaced apart at regular intervals in the same way. For example, some of the dies have positional coordinates (l*m; In this case, l and m correspond to 3*n+1, where n is a natural number including 0). Subsequently, the dies may be attached on a second substrate.

이어서, 또 다른 색, 청색을 발생하는 청색 LED 소자를 갖는 제1 기판으로부터 동일한 방법으로 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 일부 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 후속하여 상기 다이들은 제2 기판 상에 부착될 수 있다. Subsequently, it may be separated from the first substrate having a blue LED element generating another color, blue, in a state of being spaced apart at regular intervals in the same way. For example, some of the dies have positional coordinates (l*m; In this case, l and m correspond to 3*n+1, where n is a natural number including 0). Subsequently, the dies may be attached on a second substrate.

이로써, 제2 기판(120) 상에 적색, 녹색 및 청색 중 어느 하나만을 발생시키는 LED 소자들을 포함하는 각각 포함하는 복수의 픽셀을 구현할 수 있다.Accordingly, it is possible to implement a plurality of pixels each including LED elements generating only one of red, green, and blue on the second substrate 120 .

이어서, 상기 분리된 일부 다이(112)를, 상기 제1 패드(115)에 대응되는 제2 패드(125)를 갖고 활성화 처리된 제2 기판(120) 상에 정렬한다. 상기 제2 기판(120)에 대한 활성화 공정은 상술한 플라즈마 또는 불소를 이용할 수 있다. 즉, 상기 활성화된 제2 기판(120) 상에는 상기 활성화된 다이(112)의 상부 표면이 부착될 수 있다. 이때, 상기 제2 기판(120)의 상부 표면 및 다이(112)의 상부 표면 사이에는 수소 원자 및 불소 원자 간의 반데르발스 힘으로 상온에서 결합할 수 있다.Subsequently, the separated partial dies 112 are aligned on a second substrate 120 having a second pad 125 corresponding to the first pad 115 and subjected to an activation process. The activation process of the second substrate 120 may use the aforementioned plasma or fluorine. That is, an upper surface of the activated die 112 may be attached to the activated second substrate 120 . In this case, the upper surface of the second substrate 120 and the upper surface of the die 112 may be bonded at room temperature by van der Waals forces between hydrogen atoms and fluorine atoms.

상기 정렬된 제1 다이(112)를 상기 제2 기판(120) 상에 본딩하여 본딩체를 형성한다. 즉, 상기 제1 다이들(112) 중 다른 일부들이 상기 제2 기판(120)에 본딩하는 본딩 공정이 반복됨으로써, 제2 기판(120) 상에 복수의 제1 다이들(112)이 본딩된 본딩체를 형성할 수 있다. A bonding body is formed by bonding the aligned first dies 112 on the second substrate 120 . That is, by repeating a bonding process in which other parts of the first dies 112 are bonded to the second substrate 120, the plurality of first dies 112 are bonded on the second substrate 120. A bonding body can be formed.

본 발명의 일 실시예에 있어서, 상기 정렬된 제1 다이들(112)을 상기 제2 기판(120) 상에 본딩하는 본딩 공정에 있어서, 상온에서 수행되는 퍼머넌트 본딩 공정을 수행한다. 즉, 상기 제2 기판(120)의 상부 표면 및 다이(112)의 상부 표면 사이에는 수소 원자 및 불소 원자간의 반데르발스 힘으로 상온에서 결합할 수 있다.이로써, 상온에서 퍼머넌트 본딩 공정이 수행됨에 따라 금속으로 이루어진 제1 패드(115) 및 제2 패드(125)에 대한 열산화 반응이 억제될 수 있다.In one embodiment of the present invention, in the bonding process of bonding the aligned first dies 112 on the second substrate 120, a permanent bonding process performed at room temperature is performed. That is, the upper surface of the second substrate 120 and the upper surface of the die 112 may be bonded at room temperature by van der Waals forces between hydrogen atoms and fluorine atoms. Thus, the permanent bonding process is performed at room temperature. Accordingly, the thermal oxidation reaction of the first pad 115 and the second pad 125 made of metal can be suppressed.

이이서, 복수의 본딩체들이 수용된 배치 내에서 상기 본딩체에 대하여 어닐링 공정이 수행된다. 상기 배치내에 수용된 복수의 본딩체들이 동시에 처리됨에 따라 어닐링 공정의 생산효율이 증대될 수 있다. 또한, 상기 퍼머넌트 본딩 공정을 통하여 상기 제2 기판(120)의 상부 표면 및 다이(112)의 상부 표면이 프리 본딩되어 상기 제1 및 제2 패드들(115, 125)이 밀봉됨에 따라 상기 어닐링 공정 중 상기 제1 및 제2 패드들(115, 125)에 대한 열산화 반응이 억제될 수 있다.Subsequently, an annealing process is performed on the bonding body in the batch in which the plurality of bonding bodies are accommodated. Production efficiency of the annealing process can be increased as a plurality of bonding bodies accommodated in the batch are simultaneously processed. In addition, as the upper surface of the second substrate 120 and the upper surface of the die 112 are pre-bonded through the permanent bonding process to seal the first and second pads 115 and 125, the annealing process Thermal oxidation of the first and second pads 115 and 125 may be suppressed.

상기 어닐링 공정은 예를 들면, 섭씨 150 내지 300 도의 온도 범위에서 수행될 수 있다. 이로써, 상기 프리 본딩된 제1 다이들(120)이 상기 제2 기판(120) 상에 견고하게 본딩될 수 있다.The annealing process may be performed at, for example, a temperature range of 150 to 300 degrees Celsius. As a result, the pre-bonded first dies 120 may be firmly bonded to the second substrate 120 .

도 6은 도 1의 본딩 공정의 일 예를 설명하기 위한 단면도이다.6 is a cross-sectional view for explaining an example of the bonding process of FIG. 1 .

도 1 및 도 6을 참조하면, 상기 퍼머넌트 본딩 공정에 있어서, 상기 제2 기판(120)에 대하여 상기 각 다이(112)의 중심부로부터 외곽부로 순차적으로 부착시킬 수 있다. 예를 들면, 상기 다이(112)를 벤딩하거나 상기 다이(112)의 중심부를 가압함으로서 상기 다이(112)의 중심부가 상기 제2 기판(120)과 먼저 컨택한다. 이때 반데르발스 힘에 의하여 상기 다이(112)의 중심부가 제2 기판(120)에 부착될 수 있다. 이어서, 상기 중심부를 기준으로 방사 방향을 따라 외곽부가 순차적으로 부착될 수 있다. 이로써, 상기 다이(112)가 제2 기판(120)에 본딩될 때 그 계면에 보이드 또는 기포 등의 발생이 억제될 수 있다.Referring to FIGS. 1 and 6 , in the permanent bonding process, the second substrate 120 may be sequentially attached from the center to the outer portion of each die 112 . For example, by bending the die 112 or pressing the center portion of the die 112 , the center portion of the die 112 first contacts the second substrate 120 . At this time, the central portion of the die 112 may be attached to the second substrate 120 by the van der Waals force. Then, the outer portion may be sequentially attached along the radial direction based on the center. Thus, when the die 112 is bonded to the second substrate 120, generation of voids or bubbles at the interface thereof may be suppressed.

다시 도 1 및 도 4를 참조하면, 상기 캐리어 웨이퍼(10)로부터 상기 활성화된 표면을 갖는 다이들(112) 중 일부를 분리시킨 후, 상기 일부 다이(112)를 상기 캐리어 웨이퍼(10)로부터 픽업한다. 이때, 진공력 또는 점착력을 이용하여 상기 일부 다이(112)를 픽업할 수 있는 픽업 툴(미도시)이 이용될 수 있다. Referring again to FIGS. 1 and 4 , after separating some of the dies 112 having the activated surface from the carrier wafer 10, the some of the dies 112 are picked up from the carrier wafer 10. do. At this time, a pick-up tool (not shown) capable of picking up some of the dies 112 using vacuum force or adhesive force may be used.

이어서, 상기 픽업된 일부 다이(112)를 반전시켜, 상기 활성된 표면을 갖는 다이(112)가 하방으로 상기 제2 기판(120)을 향할 수 있도록 할 수 있다. Subsequently, some of the dies 112 picked up may be reversed so that the dies 112 having an activated surface may face the second substrate 120 downward.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that there is

10 : 캐리어 웨이퍼 110: 제1 기판
112 : 제1 다이 115 : 제1 패드
120 : 제2 기판 125 : 제2 패드10: carrier wafer 110: first substrate
112: first die 115: first pad
120: second substrate 125: second pad

Claims (6)

캐리어 웨이퍼 상에, 복수의 제1 패드들이 형성된 제1 기판을 부착하는 단계;
상기 캐리어 웨이퍼 상에서 상기 제1 기판을 복수개의 제1 다이들로 개별화하는 단계;
상기 제1 다이들의 상부 표면을 활성화 하는 단계;
상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 복수의 일부를 분리시키는 단계;
상기 분리된 일부 다이를, 상기 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬하는 단계; 및
상기 정렬된 제1 다이들을 상기 제2 기판 상에 본딩하여 본딩체를 형성하는 단계를 포함하는 다이 본딩 방법.attaching a first substrate on which a plurality of first pads are formed on a carrier wafer;
singulating the first substrate into a plurality of first dies on the carrier wafer;
activating the upper surfaces of the first dies;
separating a plurality of portions of the dies having the activated surface from the carrier wafer;
arranging the separated partial dies on a second substrate having second pads corresponding to the first pads and having been activated; and
and bonding the aligned first dies on the second substrate to form a bonding body. 제1항에 있어서, 상기 상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 일부를 분리시키는 단계는, 상기 다이들 일부에 선택적으로 레이저 또는 자외선을 조사하는 디본딩 공정을 수행하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1 , wherein the separating of some of the dies having the activated surface from the carrier wafer comprises performing a debonding process of selectively irradiating a laser or ultraviolet light to some of the dies. Die bonding method. 제2항에 있어서, 상기 다이들중 양품 다이 또는 특정 위치의 다이에 대하여 선택적으로 상기 자외선 또는 상기 레이저를 조사하는 것을 특징으로 하는 다이 본딩 방법.The die bonding method according to claim 2, wherein the UV light or the laser is selectively irradiated to a non-defective die or a die at a specific position among the dies. 제1항에 있어서, 상기 정렬된 제1 다이들을 상기 제2 기판 상에 본딩하는 단계는,
진공 상태에서 상온에서 수행되는 퍼머넌트 본딩 공정 및 복수의 본딩체들이 수용된 배치 내에서 상기 본딩체에 대하여 어닐링 공정을 순차적으로 수행하는 것을 특징으로 하는 다이 본딩 방법. The method of claim 1 , wherein bonding the aligned first dies onto the second substrate comprises:
A die bonding method characterized in that a permanent bonding process performed at room temperature in a vacuum state and an annealing process are sequentially performed on the bonding body in a batch in which a plurality of bonding bodies are accommodated. 제3항에 있어서, 상기 퍼머넌트 본딩 공정은,
상기 제2 기판에 대하여 상기 각 다이의 중심부로부터 외곽부로 순차적으로 부착시키는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 3, wherein the permanent bonding process,
and sequentially attaching the second substrate from the central portion to the outer portion of each die. 제1항에 있어서, 상기 캐리어 웨이퍼로부터 상기 활성화된 표면을 갖는 다이들 중 일부를 분리시킨 후,
상기 일부 다이를 상기 캐리어 웨이퍼로부터 픽업하는 단계; 및
상기 픽업된 일부 다이를 반전시키는 단계를 더 포함하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1 , after separating some of the dies having the activated surface from the carrier wafer,
picking up the partial dies from the carrier wafer; and
The die bonding method further comprising reversing some of the picked up dies.
KR1020210078011A 2021-06-16 2021-06-16 Die bonding method KR102588869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210078011A KR102588869B1 (en) 2021-06-16 2021-06-16 Die bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210078011A KR102588869B1 (en) 2021-06-16 2021-06-16 Die bonding method

Publications (2)

Publication Number Publication Date
KR20220168369A true KR20220168369A (en) 2022-12-23
KR102588869B1 KR102588869B1 (en) 2023-10-16

Family

ID=84536347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210078011A KR102588869B1 (en) 2021-06-16 2021-06-16 Die bonding method

Country Status (1)

Country Link
KR (1) KR102588869B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243333A (en) * 2012-04-24 2013-12-05 Tadatomo Suga Chip-on wafer bonding method and bonding device and structure including chip and wafer
JP2013251404A (en) * 2012-05-31 2013-12-12 Tadatomo Suga Surface treatment method of chip, bonding method, and surface treatment device
KR20170070024A (en) * 2014-10-17 2017-06-21 본드테크 가부시키가이샤 Method for bonding substrates together, and substrate bonding device
KR20190009742A (en) * 2017-06-12 2019-01-29 유니카르타, 인크. Parallel assembly of individual components onto a substrate
KR20190133256A (en) * 2017-04-21 2019-12-02 인벤사스 본딩 테크놀로지스 인코포레이티드 Die processing
KR20210039443A (en) * 2018-09-04 2021-04-09 닝보 세미컨덕터 인터내셔널 코포레이션 Wafer Level Package Method and Package Structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243333A (en) * 2012-04-24 2013-12-05 Tadatomo Suga Chip-on wafer bonding method and bonding device and structure including chip and wafer
JP2013251404A (en) * 2012-05-31 2013-12-12 Tadatomo Suga Surface treatment method of chip, bonding method, and surface treatment device
KR20170070024A (en) * 2014-10-17 2017-06-21 본드테크 가부시키가이샤 Method for bonding substrates together, and substrate bonding device
KR20190133256A (en) * 2017-04-21 2019-12-02 인벤사스 본딩 테크놀로지스 인코포레이티드 Die processing
KR20190009742A (en) * 2017-06-12 2019-01-29 유니카르타, 인크. Parallel assembly of individual components onto a substrate
KR20210039443A (en) * 2018-09-04 2021-04-09 닝보 세미컨덕터 인터내셔널 코포레이션 Wafer Level Package Method and Package Structure

Also Published As

Publication number Publication date
KR102588869B1 (en) 2023-10-16

Similar Documents

Publication Publication Date Title
US11901342B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
CN101027777B (en) Vertical structure semiconductor devices with improved light output
WO2011126000A1 (en) Light-emitting device and process for production thereof
JP5769716B2 (en) Method for bonding a chip to a wafer
CN111293204B (en) Method for obtaining a light emitting diode reconstructed on a carrier substrate
JP7092496B2 (en) Structure of vertical light emitting diode die and its manufacturing method
KR102588869B1 (en) Die bonding method
KR102547027B1 (en) Method of bonding a die on a base substrate
KR102527289B1 (en) Substrate bonding method
TWI747418B (en) Magnetic light-emitting structure and manufacturing method of magnetic light-emitting element
TWI635631B (en) Structure of vertical light-emitting diode crystal grains and manufacturing method thereof
KR102575887B1 (en) Bonding method
CN102623299A (en) Grain process method of wafer bonding
US10622509B2 (en) Vertical type light emitting diode die and method for fabricating the same
JP2008235723A (en) Wafer body structure and manufacturing method thereof
JP7116330B2 (en) Method for manufacturing light emitting device
KR102275441B1 (en) Vertical type light emitting diode die and method for fabricating the same
CN109841707B (en) Structure of vertical light emitting diode crystal grain and manufacturing method thereof
TWM557912U (en) Vertical LED die structure
TW202201715A (en) Light-emitting chip carrying structure and method of manufacturing the same
KR20190141610A (en) Light emitting device and method of manufacturing the same
CN117080321A (en) Spliced epitaxial wafer and preparation method thereof, and preparation method of display chip
CN112838056A (en) Method for producing semiconductor chip
KR20160031636A (en) Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant