KR20160031636A - Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same - Google Patents

Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same Download PDF

Info

Publication number
KR20160031636A
KR20160031636A KR1020140121194A KR20140121194A KR20160031636A KR 20160031636 A KR20160031636 A KR 20160031636A KR 1020140121194 A KR1020140121194 A KR 1020140121194A KR 20140121194 A KR20140121194 A KR 20140121194A KR 20160031636 A KR20160031636 A KR 20160031636A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor element
layer
bending inhibiting
bonding
Prior art date
Application number
KR1020140121194A
Other languages
Korean (ko)
Other versions
KR101652349B1 (en
Inventor
이한승
이석우
조명환
Original Assignee
무진전자 주식회사
주식회사 글로벌식스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무진전자 주식회사, 주식회사 글로벌식스 filed Critical 무진전자 주식회사
Priority to KR1020140121194A priority Critical patent/KR101652349B1/en
Publication of KR20160031636A publication Critical patent/KR20160031636A/en
Application granted granted Critical
Publication of KR101652349B1 publication Critical patent/KR101652349B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

Disclosed is a a substrate bonding and debonding apparatus for boding and debonding a semiconductor device substrate. More specifically, the present invention relates to a substrate bonding and debonding apparatus which comprises: a first bowing prevention substrate fixating the semiconductor device substrate and including a passage for a removing solution used for removing a first sacrificial layer interposed between the semiconductor device substrate and the first bowing prevention substrate; and a second bowing prevention substrate provided on the opposite side of the first bowing prevention substrate with respect to the semiconductor device substrate and including the passage for the removing solution.

Description

기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법{APPARATUS FOR BONDING AND DEBONDING SUBSTRATE, AND METHODS OF MANUFACTURING SEMICONDUCTOR DEVICE SUBSTRATE USING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate bonding and debonding device, and a method of manufacturing a semiconductor device substrate using the same.

본 개시(Disclosure)는 전체적으로 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법에 관한 것으로, 특히 반도체 소자 기판의 휨(bowing)을 억제하는 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법에 관한 것이다.The present disclosure relates generally to a substrate bonding and debonding apparatus and a method of manufacturing a semiconductor element substrate using the same, and more particularly, to a substrate bonding and debonding apparatus for suppressing bowing of a semiconductor element substrate and a semiconductor element substrate And a method for producing the same.

반도체 소자로는 반도체 발광소자, 수광소자, 디램과 같은 반도체 소자나, 3D stacking Package(예: memory, logic, MEMS, TSV(Through Si Via) 등)와 같은 반도체 소자 등을 말하며, 반도체 발광소자로는 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다. Semiconductor devices include semiconductor devices such as semiconductor light emitting devices, light receiving devices, and DRAMs, and 3D stacking packages such as memory, logic, MEMS, and TSV (Through Si Via) For example, a group III nitride semiconductor light emitting device. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있다. FIG. 1 is a view showing an example of a conventional semiconductor light emitting device, which is an example of a group III nitride semiconductor light emitting device.

도 2는 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500), 성장 기판이 제거된 측에 형성된 전극(800), 반도체층(500)에 전류를 공급하는 한편 반도체층(300,400,500)을 지지하는 지지 기판(S), 그리고 지지 기판(S)에 형성된 전극(700)을 포함한다. 전극(800)은 와이어 본딩을 이용해 외부와 전기적으로 연결된다.FIG. 2 is a diagram showing an example of a vertical type semiconductor light emitting device shown in U.S. Patent No. 5,008,718. The semiconductor light emitting device includes a semiconductor layer 300 having a first conductivity, an active layer A semiconductor layer 500 having a second conductivity different from that of the first conductivity, an electrode 800 formed on the side where the growth substrate is removed, and a semiconductor layer 300, 400, 500 while supplying current to the semiconductor layer 500 A support substrate S for supporting the substrate S, and an electrode 700 formed on the support substrate S. The electrode 800 is electrically connected to the outside using wire bonding.

지지 기판(S)은 웨이퍼 본딩, 도금 및/또는 증착을 통해 형성될 수 있으며, Si, Ge, GaAs, ZnO, SiC 등과 같은 물질로 된 웨이퍼로 이루어지거나, 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W)와 같은 금속 또는 금속합금을 도금 및/또는 증착함으로써 형성할 수 있고, 그 방법에 특별한 제한이 있는 것은 아니다.The support substrate S may be formed by wafer bonding, plating and / or vapor deposition, and may be formed of a wafer made of a material such as Si, Ge, GaAs, ZnO, SiC, or the like, a metal or a metal alloy such as nickel, nickel, molybdenum, and copper-tungsten (Cu-W), and there is a special limitation to the method no.

도 3은 종래의 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 이러한 종래의 반도체 발광소자에서 성장 기판이 제거되면, 지지 기판(S)이 존재하더라도 최종 제품에 이르기에 앞서, 웨이퍼 상태의 반도체 발광소자에서 휨(bowing)이 발생한다. 이러한 휨은, 성장 기판의 제거 후에 행해지는 포토레지스트 패턴 공정, 건식 식각 공정, 패시베이션 막 증착 공정, 전극 패드 증착 공정 등에 문제를 야기하여 공정 자동화를 어렵게 하고, 수율을 저하시킬 수 있다.FIG. 3 is a view showing an example of a conventional method for manufacturing a semiconductor light emitting device. In this conventional semiconductor light emitting device, if a growth substrate is removed, even if a supporting substrate S is present, A bowing occurs in the semiconductor light emitting device. Such deflection may cause problems such as a photoresist pattern process, a dry etching process, a passivation film deposition process, and an electrode pad deposition process, which are performed after removal of the growth substrate, thereby making the process automation difficult and reducing the yield.

디램과 같은 반도체 소자나, 3D stacking Package(예: memory, logic, MEMS, TSV(Through Si Via) 등)와 같은 반도체 소자에서 웨이퍼를 이동하거나 잡고 가공하는 등의 방법으로 취급하게 된다. 웨이퍼를 그라인딩하는 공정이나 열에 의해 웨이퍼가 휠 수 있는데, 휜 웨이퍼는 후속 공정에 곤란을 주며, 수율을 저하시킨다. A semiconductor device such as a semiconductor device such as a DRAM or a 3D stacking package (e.g., memory, logic, MEMS, TSV (Through Si Via), etc.). The wafer may be rotated by a process of grinding the wafer or by heat, and the finned wafer is difficult to perform in the subsequent process, and the yield is lowered.

도 4는 종래의 반도체 소자 기판의 제조 방법의 예를 설명하는 도면으로서, 디램 등 반도체 소자가 형성된 실리콘 웨이퍼(1001)에 반도체 소자 측에서 폴리머 접착체(1003)를 도포하고 분리층(1007)을 사용하여 유리 기판(1005)을 폴리머 접착체(1003)에 고정시켰다. 이후 웨이퍼(1001)의 배면을 그라이인딩하여 웨이퍼를 얇게 한 후에 웨이퍼 배면에 블루 테이프(1008)와 같은 부재를 부착한다. 유리 기판(1005)을 통해 분리층(1007)에 레이저를 조사하여 레이저 리프트-오프 방법으로 유리 기판(1005)을 분리할 수 있다. 그러나, 유리 기판(1005)이 분리되어도 폴리머접착체(1003)가 웨이퍼(1001)에 부착되어 있어서 분리용 접착층(1009)을 폴리머 접착제(1003)에 다시 붙여서 폴리머 접착제(1003)를 때어낸다. 또는, 분리층(1007)의 재질을 달리하여 레이저 리프트-오프 대신 기계적인 힘으로 유리 기판(1005)을 때어내고, 분리용 접착층(1009)으로 폴리머 접착제(1003)를 제거한 후 솔벤트로 세척하여 반도체 소자를 제조하였다. 이러한 과정은 공정이 복잡하고, 레이저 리프트-오프는 비용이 고가이며, 폴리머 접착제(1003)가 반도체 소자에서 떨어지면서 웨이퍼(1001)가 휘는 등의 문제가 있다. FIG. 4 is a view for explaining an example of a conventional method of manufacturing a semiconductor element substrate, in which a polymer adhesive body 1003 is applied to a silicon wafer 1001 on which a semiconductor element such as a DRAM is formed and a separation layer 1007 To fix the glass substrate 1005 to the polymer adhesive body 1003. Then, the back surface of the wafer 1001 is grinded to thin the wafer, and then a member such as a blue tape 1008 is attached to the back surface of the wafer. The separation layer 1007 may be irradiated with a laser through the glass substrate 1005 to separate the glass substrate 1005 by a laser lift-off method. However, even if the glass substrate 1005 is detached, the polymer adhesive agent 1003 is attached to the wafer 1001, and the separation adhesive layer 1009 is attached to the polymer adhesive agent 1003 again to peel off the polymer adhesive agent 1003. Alternatively, the glass substrate 1005 is removed by a mechanical force instead of the laser lift-off by different materials of the separation layer 1007, the polymer adhesive 1003 is removed by the separation adhesive layer 1009, Device. Such a process is complicated, the laser lift-off is expensive, and the polymer adhesive 1003 is detached from the semiconductor device, causing the wafer 1001 to warp.

도 5는 종래의 TSV 공정이 수행되는 반도체 소자 기판의 일 예를 나타내는 도면으로서, TSV(Through Si Via)를 이용한 3D 패키지를 하기 위해서는 Si 기판을 관통하는 비아홀을 형성한 후 도전성 물질로 비아홀을 주로 도금의 방법으로 채운다. 도금을 하기 위해서는 도전성 씨앗(seed)을 비아홀 안쪽에 형성하여야 한다. 이때 비아홀 안쪽까지 깊이 침투 가능한 증착 방법을 이용해야 하므로 플라즈마를 이용한 증착 방법인 스퍼터 방법 등이 이용된다. 그런데 스퍼터 방법을 이용하더라도 수십 um 이상의 깊은 비아홀에는 한계가 있다. 씨앗 형성 이후 전해 도금 방법으로 씨앗 위에 메탈을 두껍게 형성해 주면 비아홀을 메울 수 있다. Si 기판을 관통하는 도전 물질을 형성하기 위해 도금된 비아홀의 반대 측을 갈아 내게 된다. 이와 같은 공정에서는 비아홀의 깊이가 수십 um로 제한되므로 기판을 갈고 다른 곳에 붙이기 위해서는 템포로리본딩(Temporary bonding)과 디본딩(Debonding) 기술이 필요한데, 기판이 얇아짐에 따라 휨(Bowing) 등이 발생하여 추가 공정이 어려워지는 등의 문제점이 있다.FIG. 5 is a view showing an example of a semiconductor element substrate on which a conventional TSV process is performed. In order to form a 3D package using TSV (Through Si Via), a via hole is formed through the Si substrate, It is filled with plating method. In order to perform plating, a conductive seed must be formed inside the via hole. In this case, since a deposition method which can penetrate deeply into the via hole must be used, a sputtering method which is a deposition method using plasma is used. However, even if the sputtering method is used, there is a limit to a deep via hole of several tens of um or more. After the formation of the seed, the via hole can be filled by forming the metal thick on the seed by the electrolytic plating method. The opposite side of the plated via hole is ground to form a conductive material penetrating the Si substrate. In such a process, since the depth of the via hole is limited to several tens of μm, temporary bonding and debonding techniques are required to grind the substrate and attach it to other places. As the substrate is thinned, bowing occurs So that an additional process becomes difficult.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자 기판을 본딩 및 디본딩하는 기판 본딩 및 디본딩 장치에 있어서, 반도체 소자 기판을 고정하는 제1 휨 억제 기판;으로서, 반도체 소자 기판과 제1 휨 억제 기판의 사이에 개재된 제1 희생층 제거시 사용되는 제거용액을 위한 통로가 형성된 제1 휨 억제 기판; 그리고 반도체 소자 기판을 기준으로 제1 휨 억제 기판의 반대 측에 구비되며, 제거용액을 위한 통로가 형성된 제2 휨 억제 기판;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치가 제공된다.According to one aspect of the present disclosure, there is provided a substrate bonding and debonding apparatus for bonding and debonding a semiconductor element substrate, comprising: a first deflection inhibiting substrate for fixing a semiconductor element substrate; A first bending inhibiting substrate having a passage for a removing solution used in removing the first sacrificial layer interposed between the semiconductor element substrate and the first bending inhibiting substrate; And a second bending inhibiting substrate provided on a side opposite to the first bending inhibiting substrate with respect to the semiconductor element substrate and having a passage for the removing solution formed thereon.

본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 소자 기판을 제조하는 방법에 있어서, 반도체 소자 기판을 고정하는 제1 휨 억제 기판으로서, 반도체 소자 기판과 제1 휨 억제 기판의 사이에 개재된 제1 희생층 제거시 사용되는 제거용액을 위한 통로가 형성된 제1 휨 억제 기판에 반도체 소자 기판을 고정하는 단계; 제1 휨 억제 기판을 회전시켜 반도체 소자 기판의 방향을 뒤집는 단계; 제거용액을 위한 통로가 형성된 제2 휨 억제 기판을 제1 휨 억제 기판의 반대 측에서 제2 희생층을 매개로 반도체 소자 기판에 접합하는 단계; 그리고 제1 휨 억제 기판의 통로로 제거용액을 공급하여 제1 희생층이 제거됨에 따라 제1 휨 억제 기판을 반도체 소자 기판으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법이 제공된다.According to another aspect of the present disclosure, there is provided a method of manufacturing a semiconductor device substrate, comprising the steps of: providing a first deflection suppressing substrate for fixing a semiconductor device substrate, Fixing the semiconductor element substrate to a first bending inhibiting substrate having a passage for a removing solution used in removing the first sacrificial layer interposed between the bending inhibiting substrates; Reversing the direction of the semiconductor element substrate by rotating the first bending inhibiting substrate; Bonding a second bending inhibiting substrate having a passage for the removing solution to the semiconductor element substrate via a second sacrificial layer on the opposite side of the first bending inhibiting substrate; And removing the first bending inhibiting substrate from the semiconductor element substrate by supplying the removing solution through the passage of the first bending inhibiting substrate to remove the first sacrificing layer. / RTI >

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 4는 종래의 반도체 소자 기판의 제조 방법의 예를 설명하는 도면,
도 5는 종래의 TSV 공정이 수행되는 반도체 소자 기판의 일 예를 나타내는 도면,
도 6, 도 7 및 도 8은 본 개시에 따른 반도체 소자의 제조 방법의 일 예를 설명하는 도면들,
도 9는 본딩층과 홀의 패턴의 일 예를 설명하는 도면,
도 10은 본딩층을 형성하는 또 다른 방법을 설명하는 도면,
도 11은 본 개시에 따른 반도체 소자용 지지 기판의 제조 방법의 일 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 소자용 지지 기판 및 이를 이용한 반도체 소자의 제조 방법의 다른 예를 설명하는 도면,
도 13은 본 개시에 따른 기판 본딩 및 디본딩 장치의 일 예를 설명하기 위한 도면,
도 14는 고정부에 제1 휨 억제 기판 및 반도체 소자 기판이 고정되는 방법의 일 예를 설명하기 위한 도면,
도 15는 기판 본딩 및 디본딩 장치가 포함하는 이송 모듈의 일 예를 설명하는 도면,
도 16은 고정부에 휨 억제 기판 및 반도체 소자 기판이 고정된 일 예를 설명하기 위한 도면,
도 17은 본딩층 형성부의 일 예를 설명하기 위한 도면,
도 18은 반도체 소자 기판을 뒤집는 방법의 일 예를 설명하기 위한 도면,
도 19는 본딩 모듈 주변에 설치되는 회전 모듈의 일 예를 설명하기 위한 도면,
도 20은 큐어링 모듈의 일 예를 설명하기 위한 도면,
도 21은 반도체 소자 기판과 휨 억제 기판을 디본딩하는 방법의 일 예를 설명하기 위한 도면,
도 22 내지 도 24는 본 개시에 따른 기판 본딩 및 디본딩 장치를 이용한 반도체 소자 기판의 제조 방법의 다른 예를 설명하기 위한 도면들,
도 25는 디본딩 방법의 다른 예를 설명하기 위한 도면,
도 26 및 도 27는 본 개시에 따른 기판 본딩 및 디본딩 장치를 이용한 반도체 소자 기판의 제조 방법의 또 다른 예를 설명하기 위한 도면들,
도 28 내지 도 33은 본 개시에 따른 기판 본딩 및 디본딩 장치를 이용한 반도체 소자 기판의 제조 방법의 또 다른 예를 설명하기 위한 도면들.1 is a view showing an example of a conventional semiconductor light emitting device,
2 is a view showing an example of a vertical type semiconductor light emitting device shown in U.S. Patent No. 5,008,718,
3 is a view showing an example of a conventional method of manufacturing a semiconductor light emitting device,
4 is a view for explaining an example of a conventional method of manufacturing a semiconductor element substrate,
5 is a view showing an example of a semiconductor element substrate on which a conventional TSV process is performed,
6, 7, and 8 are views illustrating an example of a method of manufacturing a semiconductor device according to the present disclosure,
9 is a view for explaining an example of a pattern of a bonding layer and a hole,
10 is a view for explaining another method of forming the bonding layer,
11 is a view for explaining an example of a method of manufacturing a supporting substrate for a semiconductor element according to the present disclosure,
12 is a view for explaining another example of a support substrate for a semiconductor element according to the present disclosure and a method for manufacturing a semiconductor element using the same,
13 is a view for explaining an example of a substrate bonding and debonding apparatus according to the present disclosure,
14 is a view for explaining an example of a method of fixing the first bending inhibiting board and the semiconductor element board to the fixing portion,
15 is a view for explaining an example of a transfer module included in a substrate bonding and debonding device,
16 is a view for explaining an example in which a bending inhibiting substrate and a semiconductor element substrate are fixed to a fixing portion,
17 is a view for explaining an example of a bonding layer forming section,
18 is a view for explaining an example of a method of reversing a semiconductor element substrate,
19 is a view for explaining an example of a rotation module installed around the bonding module,
20 is a diagram for explaining an example of a curing module,
21 is a view for explaining an example of a method of debonding a semiconductor element substrate and a bending inhibiting substrate,
22 to 24 are views for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure,
25 is a view for explaining another example of the debonding method,
FIGS. 26 and 27 are views for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure,
28 to 33 are views for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 6, 도 7 및 도 8은 본 개시에 따른 반도체 소자의 제조 방법의 일 예를 설명하는 도면들로서, 먼저, 도 6a에 제시된 바와 같이, 베이스 기판(33)에 홀 또는 홈을 가공하고, 도 6b에 도시된 바와 같이, 홀에 도전체(35)를 형성한다. 예를 들어, 스퍼터링에 의해 시드(seed)를 형성한 후 도금(plating)을 진행하여 도전체를 형성할 수 있다. 베이스 기판(33)은 예를 들어, Si, Ge, GaAs, Al, Mo, MoCu, W, WCu, Cu, Ni, Sus, Ti 또는 상기 물질들의 조합으로서 합금 또는 이들의 적층으로 이루어질 수 있으며, 특별한 제한이 있는 것은 아니다. TSV 공정의 경우 베이스 기판(33)은 실리콘이 사용될 수 있다. 이후, 도 6c에 제시된 바와 같이 소자를 형성하기 위한 FEOL(front-end-of-line) 공정을 수행하여 소자층(53)을 형성한다.6, 7, and 8 are views for explaining an example of a method of manufacturing a semiconductor device according to the present disclosure. First, as shown in FIG. 6A, holes or grooves are formed in the base substrate 33, The conductor 35 is formed in the hole, as shown in Figs. For example, after a seed is formed by sputtering, plating may proceed to form a conductor. The base substrate 33 may be made of, for example, Si, Ge, GaAs, Al, Mo, MoCu, W, WCu, Cu, Ni, There is no limit. In the case of the TSV process, the base substrate 33 may be made of silicon. Thereafter, a device layer 53 is formed by performing a front-end-of-line (FEOL) process for forming the device as shown in FIG. 6C.

계속해서 도 7a와 같이 소자층(53)에 반도체 적층 구조물(43)을 접합한다. 다음, 도 7b와 같이, 베이스 기판(33), 소자층(53) 및 반도체 적층 구조물(43)의 결합체인 반도체 소자 기판(107)에 본 개시에 따른 반도체 소자용 지지 기판(2,3,5)을 고정하고, 베이스 기판(33)의 배면을 그라인딩하는 등의 방법으로 두께 감소 공정을 진행한다. 예를 들어, 반도체 적층 구조물(43)에 희생층(2)을 형성하고, 희생층(2) 위에 휨 억제층(3)을 고정한다. 고정을 위해 희생층(2)과 휨 억제층(3) 사이에 본딩층(5)이 개재된다. 휨 억제층(3)에는 희생층(2) 제거용액의 통로(예: 3a; 복수의 관통홀)이 형성되어 있다. 본딩층(5)은 희생층(2)으로 제거용액이 잘 제공되도록 통로를 피하여 형성되어 있다. 이와 같이, 희생층(2), 본딩층(5) 및 휨 억제층(3)으로 이루어진 지지 기판(2,3,5) 위에 반도체 소자 기판(107)이 구비된다.Subsequently, the semiconductor laminated structure 43 is bonded to the element layer 53 as shown in Fig. 7A. Next, as shown in FIG. 7B, the supporting substrate for a semiconductor device (2, 3, 5) according to the present disclosure is bonded to the semiconductor element substrate 107, which is a combination of the base substrate 33, the element layer 53 and the semiconductor stacked structure 43 And the thickness reduction process is performed by, for example, grinding the back surface of the base substrate 33. [ For example, the sacrificial layer 2 is formed on the semiconductor laminated structure 43, and the flexural restraining layer 3 is fixed on the sacrificial layer 2. The bonding layer 5 is interposed between the sacrificial layer 2 and the bending inhibiting layer 3 for fixation. A passage (for example, 3a; a plurality of through holes) of the sacrificial layer 2 removing solution is formed in the bending inhibiting layer 3. The bonding layer 5 is formed in the sacrificial layer 2 avoiding the passage so that the removing solution is well provided. As described above, the semiconductor element substrate 107 is provided on the supporting substrate 2, 3, 5 composed of the sacrificial layer 2, the bonding layer 5, and the bending inhibiting layer 3.

반도체 소자 기판(107)에 희생층(2)을 형성할 수도 있지만, 이와 다르게, 희생층(2)을 반도체 소자 기판(107)과 별개로 형성한 후, 본딩층(5)에 의해 휨 억제층(3)을 희생층(2)에 고정하여 지지 기판(2,3,5)을 제조한 후에 희생층(2)과 반도체 소자 기판(107) 간의 본딩이 이루어지는 실시예도 본 개시에 포함된다. 또한, 본딩층(5)은 희생층(2)에 형성되는 경우뿐만 아니라, 휨 억제층(3)에 형성되는 것도 가능하며, 도 7c에 제시된 것과 같이, 희생층(2)과 휨 억제층(3)에 모두 형성되는 것도 가능하다.The sacrificial layer 2 may be formed on the semiconductor element substrate 107. Alternatively, after forming the sacrificial layer 2 separately from the semiconductor element substrate 107, the sacrificial layer 2 may be formed by the bonding layer 5, An embodiment in which bonding between the sacrificial layer 2 and the semiconductor element substrate 107 is performed after the supporting substrate 2, 3, 5 is manufactured by fixing the substrate 3 to the sacrificial layer 2 is also included in the present disclosure. The bonding layer 5 may be formed not only on the sacrificial layer 2 but also on the bending inhibiting layer 3 and the sacrificial layer 2 and the bending inhibiting layer 3, 3) may be formed.

두께 감소 공정의 결과 베이스 기판(33)에 형성된 도전체(35)는 베이스 기판(33)을 상하로 관통한다. 이와 같은 도전체(35)는 전원 또는 신호 공급 통로 또는 방열 통로로 사용될 수 있다. 지지 기판(2,3,5)은 이와 같이 두께 감소 공정에서 열이나 마찰에 의한 응력으로 인해 반도체 소자 기판(107)이 휘는 등 문제가 발생하는 것을 방지한다. 이후, 도 8a에 제시된 바와 같이, 휨 억제층(3)의 복수의 관통홀(3a; 통로)로 희생층(2)을 제거하는 에천트가 공급되며, 그 결과 도 8b에 제시된 바와 같이 지지 기판(2,3,5)과 반도체 소자 기판(107)이 분리되어 반도체 소자가 제조된다. As a result of the thickness reduction process, the conductor 35 formed on the base substrate 33 penetrates the base substrate 33 vertically. Such a conductor 35 can be used as a power supply, a signal supply path, or a heat dissipation path. The support substrates 2, 3, and 5 prevent problems such as bending of the semiconductor element substrate 107 due to stress caused by heat or friction in the thickness reduction process. Thereafter, as shown in Fig. 8A, an etchant for removing the sacrificial layer 2 is supplied to the plurality of through holes 3a (passages) of the bending inhibiting layer 3, and as a result, (2, 3, 5) and the semiconductor element substrate 107 are separated to manufacture a semiconductor device.

본 예에 따른 반도체 소자용 지기 기판 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 반도체 소자 기판(107)의 휨이 억제되어 반도체 소자의 수율이 향상된다.According to the supporting substrate for a semiconductor device and the method of manufacturing a semiconductor device using the same according to the present embodiment, the warping of the semiconductor element substrate 107 is suppressed, and the yield of the semiconductor device is improved.

또한, 휨 억제층(3)에 희생층(2) 제거시 사용되는 제거용액(예: 에천트)을 위한 통로(3a)를 형성함으로써, 레이저 리프트-오프 공정에 비해 저비용이고 간편한 습식식각을 사용할 수 있는 장점이 있다.In addition, by forming the passage 3a for the removing solution (for example, etchant) used for removing the sacrificial layer 2 on the bending inhibiting layer 3, it is possible to use a low cost and simple wet etching as compared with the laser lift- There are advantages to be able to.

본 예에서, 반도체 소자용 지지 기판(2,3,5)은 희생층(2), 본딩층(5) 및 휨 억제층(3)을 포함한다. 일 예로, 반도체 소자 기판(107) 측에 희생층(2)이 일체화 되며, 습식식각으로 희생층(2)이 제거된다. 따라서, 에천트는 희생층(2)은 식각하면서 반도체 소자 기판(107)은 식각하지 않도록 선택되는 것이 바람직하다.In this example, the support substrates 2, 3, 5 for semiconductor elements include a sacrificial layer 2, a bonding layer 5, and a deflection inhibiting layer 3. For example, the sacrificial layer 2 is integrated on the semiconductor element substrate 107 side, and the sacrificial layer 2 is removed by wet etching. Therefore, it is preferable that the etchant is selected such that the sacrificial layer 2 is etched while the semiconductor element substrate 107 is not etched.

희생층(2)은 습식식각되는 물질이며, 예를 들어, Ti, SiO2, CrN, Cu, Cr2O3, Al, AlN, ZnO, In 등으로 이루어진 군으로부터 선택되는 하나로 이루어진다. 이에 대한 에천트로는 Ti는 BOE, HF로, SiO2는 BOE, HF로, CrN는 Cr-7, Cu는 질산이나 황산, Cr2O3는 Cr-7, Al은 KOH, 인산, 질산, AlN 의 경우는 NaOH나 KOH, ZnO의 경우는 HCl, 황산, 질산, In의 경우는 HCl, 황산, 질산으로 습식식각할 수 있다. 위에 명기된 용액의 혼합 용액도 포함되며, 각 물질의 대표적인 에천트만 명기 했으므로 해당 물질을 녹이는 액체면 사용할 수 있다.The sacrificial layer 2 is made of a material selected from the group consisting of Ti, SiO 2 , CrN, Cu, Cr 2 O 3 , Al, AlN, ZnO, In and the like. Cr 2 O 3 is Cr-7, Al is KOH, phosphoric acid, nitric acid, AlN, and the like. In the etchant, Ti is BOE and HF, SiO 2 is BOE and HF, CrN is Cr-7, Cu is nitric acid or sulfuric acid, Can be wet etched with NaOH or KOH, HCl with ZnO, sulfuric acid, nitric acid, or In with HCl, sulfuric acid or nitric acid. A mixed solution of the above-mentioned solution is also included. Since a representative etchant of each substance is specified, a liquid surface for dissolving the substance can be used.

휨 억제층(3)의 두께는 반도체 소자 기판(107)의 휨을 억제할 수 있을 정도의 두께라면 특별한 제한은 없으며, 재질에 따라 달라질 수 있다. 예를 들어, 지지 기판(2,3,5) 전체로 약 200㎛ 이상의 두께를 가져서, 반도체 소자 기판(107)의 휨에 억제력을 부여할 수 있게 된다. 휨 억제층(3)은 희생층(2) 식각시에 문제되지 않는 재질이면 특별히 제한되지 않는다. 예를 들어, 휨 억제층(3)은 세라믹, 사파이어, SUS, Al, Si, Cu-C(카파그라파이트), Ge, GaAs, Mo, MoCu, W, WCu, Cu, Ni, Ti, 또는 상기 물질들의 조합으로서 합금 또는 이들의 적층으로서 이루어질 수 있다. 플라스틱이나 폴리머 재질로 휨 억제층(3)을 형성하는 것도 고려할 수 있다. 휨 억제층(3)에는 희생층(2) 제거시에 사용되는 제거용액용 통로(3a)가 형성되며, 예를 들어, 통로(3a)는 도 8에 도시된 바와 같이, 휨 억제층(3)을 관통하는 복수의 홀(3a)이다. The thickness of the bending inhibiting layer 3 is not particularly limited as long as it can suppress the warping of the semiconductor element substrate 107, and may vary depending on the material. For example, the entire supporting substrate 2, 3, 5 has a thickness of about 200 mu m or more, so that the semiconductor device substrate 107 can be restrained against deflection. The bending inhibiting layer (3) is not particularly limited as long as it is a material that does not cause a problem in etching the sacrificial layer (2). For example, the bending inhibiting layer 3 may be made of a material selected from the group consisting of ceramic, sapphire, SUS, Al, Si, Cu-C (kappa graphite), Ge, GaAs, Mo, MoCu, W, WCu, Cu, Or as a laminate thereof. It is also conceivable to form the bending inhibiting layer 3 from a plastic or polymer material. The passage 3a is formed in the bending inhibiting layer 3 for the removal solution used for removing the sacrificial layer 2. For example, the passage 3a is formed in the bending inhibiting layer 3 (Not shown).

한편, 지지 기판(2,3,5)을 반도체 소자 기판(107)에 접합하고 후속 공정을 수행하는 경우, 공정 온도로 인해 지지 기판(2,3,5) 및 반도체 소자 기판(107)이 열스트레스(thermal stress)를 받게 된다. 이때, 반도체 소자 기판(107)과 지지 기판(2,3,5)의 열팽창의 차이가 큰 경우, 반도체 소자 기판(107)과 지지 기판(2,3,5)이 열스트레스로 인해 서로 떨어질 수 있다. 이를 방지하기 위해 반도체 소자 기판(107)에 맞추어서 지지 기판(2,3,5)의 재질, 특히 휨 억제층(3)의 재질을 잘 선택할 필요가 있다. 즉, 반도체 소자 기판(107)은 반도체 소자의 특성에 따라 재질이 일정 정도 규정되므로, 휨 억제층(3)의 재질을 반도체 소자 기판(107)과 열팽창 계수 차이가 작은 물질로 선택하는 것이 바람직하다. On the other hand, when the supporting substrate 2, 3, 5 is bonded to the semiconductor element substrate 107 and a subsequent process is performed, the supporting substrate 2, 3, 5 and the semiconductor element substrate 107 are heated It is subjected to thermal stress. At this time, if there is a large difference in thermal expansion between the semiconductor element substrate 107 and the support substrates 2, 3, 5, the semiconductor element substrate 107 and the support substrates 2, 3, have. In order to prevent this, it is necessary to select the materials of the support substrates (2, 3, 5), particularly the material of the bending inhibiting layer (3), to match with the semiconductor element substrate (107). That is, since the material of the semiconductor element substrate 107 is defined to a certain degree according to the characteristics of the semiconductor element, it is preferable to select the material of the deflection inhibiting layer 3 as a material having a small difference in thermal expansion coefficient from the semiconductor element substrate 107 .

아래 [표1]에 휨 억제층(3)으로 사용될 수 있는 물질과 열팽창 계수를 예시하였다.Materials and thermal expansion coefficients that can be used as the bending inhibiting layer 3 are shown in Table 1 below.

　 Thermal expansion coefficient Thermal expansion coefficient Thermal conductivity Thermal conductivity Electrical resistivity Electrical resistivity Mineral hardness Mineral hardness Melting point Melting point 　 열팽창계수Coefficient of thermal expansion 열전도율Thermal conductivity 저항resistance 경도Hardness 녹는점Melting point 　 10-6　K-1 10 -6 K -1 W m-1　K-1 W m -1 K -1 10-8　Ω m 10 -8 Ω m (no units) (no units) °C ° C Ni Ni 13.4 13.4 91 91 7.2 7.2 4.0 4.0 1455 1455 Cu Cu 16.5 16.5 400 400 1.7 1.7 3.0 3.0 1085 1085 Ag Ag 18.9 18.9 430 430 1.6 1.6 2.5 2.5 962 962 Au Au 14.2 14.2 320 320 2.2 2.2 2.5 2.5 1064 1064 Ti Ti 8.6 8.6 22 22 40.0 40.0 6.0 6.0 1668 1668 Cr Cr 4.9 4.9 94 94 12.7 12.7 8.5 8.5 1907 1907 W W 4.5 4.5 174 174 5.4 5.4 7.5 7.5 3422 3422 Pt Pt 8.8 8.8 72 72 10.6 10.6 3.5 3.5 1768 1768 Ge Ge 6.0 6.0 60 60 Semi.Semi. 6.0 6.0 938 938 SapphireSapphire 7.5 7.5 35 35 　 9.0 9.0 2030 2030 GaNGaN 5.6 5.6 130 130 Semi.Semi. 　 2573 2573 SiSi 2.6 2.6 150 150 Semi.Semi. 6.5 6.5 1414 1414 AlNAlN 4.2 4.2 285 285 Semi.Semi. 　 2200 2200 SiCSiC 4.5 4.5 283 283 Semi.Semi. 　 2793 2793 AlAl 23.1 23.1 237 237 2.7 2.7 2.8 2.8 660 660 CuWCuW 　 170 170 　 　 　 CuMoCuMo 6.7 6.7 170 170 　 　 　 ZnOZnO 6.5 6.5 130 130 Semi.Semi. 　 1975 1975 Au80Sn20Au80Sn20 16.0 16.0 57 57 　 　 280 280 MoMo 4.8 4.8 139 139 5.5 5.5 5.5 5.5 2896 2896 TaTa 6.3 6.3 57 57 13.5 13.5 6.5 6.5 3290 3290 InIn 32.0 32.0 82 82 8.0 8.0 1.2 1.2 157 157

상기 [표1]를 참조하면, 사파이어의 열팽창계수는 7.5로서 세라믹/Mo 또는 세라믹/사파이어 조합은 열팽창계수의 차이가 작아서 적절한 조합의 예들이 된다. 휨 억제층(3)을 반도체 적층 구조물(43)과 동일 재질로 선택하는 것이 열스트레스에 의한 떨어짐 방지 측면에서는 좋을 수 있다. 따라서 Mo/Mo 조합도 좋고, 세라믹/사파이어 조합도 좋다. 여기서 Al2O3와 같은 물질이 단결정 상태일 때를 사파이어라고 하고, 아몰퍼스 상태를 세라믹이라고 한다. 이 둘은 열팽창계수가 거의 7.5로 동일하다. 한편, 세라믹/Cu, 세라믹/Ni 조합의 경우 열팽창계수의 차이가 큰 것을 알 수 있다. 한편, 실리콘의 경우 열팽창 계수가 작으므로, 이와 차이가 작은, 예를 들어, Cr, W, AlN, SiC, Mo 등이 휨 억제층(3)으로 사용될 수 있다.Referring to Table 1, the coefficient of thermal expansion of sapphire is 7.5, and the combination of ceramic / Mo or ceramic / sapphire has a small difference in thermal expansion coefficient, which is an appropriate combination example. It may be preferable to select the bending inhibiting layer 3 from the same material as the semiconductor laminated structure 43 in terms of prevention of falling due to thermal stress. Therefore, a Mo / Mo combination is good, and a ceramic / sapphire combination is also good. Here, when a material such as Al 2 O 3 is in a single crystal state, it is called a sapphire, and an amorphous state is called a ceramic. Both have the same thermal expansion coefficient of about 7.5. On the other hand, the combination of ceramic / Cu and ceramic / Ni shows a large difference in thermal expansion coefficient. For example, Cr, W, AlN, SiC, and Mo may be used as the bending inhibiting layer 3 because silicon has a small thermal expansion coefficient.

본딩층(5)은 반도체 소자 기판(107)과 희생층(2)을 부착시키고, 이후 희생층(2)이 제거용액을 사용하여 제거됨에 따라 함께 제거되거나 반도체 소자 기판(107)으로부터 분리된다. 그 결과 휨 억제층(3)이 반도체 소자 기판(107)으로부터 분리된다. 본딩층(5)은 반도체 소자 기판(107)과 희생층(2)를 접합 또는 고정시킬 수 있는 물질이라면 특별한 제한은 없다. 예를 들어, 본딩층(5)은 Ag paste 또는 AgSnCu paste로 이루어질 수 있으며, 그 외에도 AuSn, AgSn, NiSn, CuSn, AgSnCu, AuIn, AuGe, AuSi, AlGe과 같은 금속 합금으로 이루어지거나, In, Pb, Sn과 같은 금속으로 이루어질 수 있다. 또한, 본딩층(5)으로 합성수지로 된 양면 테이프, 점착제 또는 접착제(예: 폴리이미드, Temploc)를 이용하여 희생층(2)과 휨 억제층(3)을 접합하는 것도 가능하다. 또한, 폴리머 접착물질로서, 예를 들어, ㈜ 에코인프라홀딩스사의 피막형불연코팅 소재인 MUC(Mega Uncombustible Coat), 세라믹 페인트로서, 예를 들어, ㈜ 에코웨어사의 세라믹하이코트(주제) 및 경화제가 비율 주제 14 : 경화제 4인 소재, 그래핀 방열접착 물질로서, 예를 들어, ㈜ 에코인프라홀딩스사의 MTCA(Mega Thermal Conductive Adhesive) 등도 본딩층(5)의 재질로 사용할 수 있다. 이외에도, 본딩층(5)은 Epoxies(EPO), Polyimides(PI or PSPI), Benzocyclobutene(BCB), Polybenzoxazole(PBO), Silicones(Siloxanes) 등의 물질로 이루어질 수 있다. 통상의 이러한 물질들은 그 용도에 맞게끔 주문되어 사용된다.The bonding layer 5 attaches the semiconductor element substrate 107 and the sacrificial layer 2 and then is removed together or separated from the semiconductor element substrate 107 as the sacrificial layer 2 is removed using the removing solution. As a result, the bending inhibiting layer 3 is separated from the semiconductor element substrate 107. The bonding layer 5 is not particularly limited as long as it is a material capable of bonding or fixing the semiconductor element substrate 107 and the sacrificial layer 2. For example, the bonding layer 5 may be made of Ag paste or AgSnCu paste. Alternatively, the bonding layer 5 may be made of a metal alloy such as AuSn, AgSn, NiSn, CuSn, AgSnCu, AuIn, AuGe, AuSi, AlGe, , Sn, and the like. It is also possible to bond the sacrificial layer 2 and the bending inhibiting layer 3 to each other using a double-faced tape made of a synthetic resin, an adhesive, or an adhesive (for example, polyimide or Temploc) as the bonding layer 5. As a polymer adhesive material, for example, MUC (Mega Uncombustible Coat) which is a film-type fire retardant coating material of Eco Infra Holdings Co., Ltd., and ceramic high paint such as a ceramic high coat of ECOWARE Co., Ratio Subject 14: As a material for the hardening agent 4, a graphene heat-insulating adhesive material, for example, MTCA (Mega Thermal Conductive Adhesive) manufactured by Eco Infrastructure Holdings Co., Ltd. may be used as the material of the bonding layer 5. In addition, the bonding layer 5 may be made of a material such as Epoxies (EPO), Polyimides (PI or PSPI), Benzocyclobutene (BCB), Polybenzoxazole (PBO), Silicones (Siloxanes) These materials are customarily used for their intended use.

본딩층(5)은 희생층(2) 및 휨 억제층(3) 중 적어도 하나에 형성된다. 본 예에서 본딩층(5)은 희생층(2)에 패터닝된(patterned) 상부 본딩층(5a) 및 휨 억제층(3)에 패터닝되어 상부 본딩층(5a)에 접합되는 하부 본딩층(5b)을 포함한다.The bonding layer 5 is formed on at least one of the sacrificial layer 2 and the bending inhibiting layer 3. In this example, the bonding layer 5 comprises a top bonding layer 5a patterned on the sacrificial layer 2 and a bottom bonding layer 5b bonded to the top bonding layer 5a by being patterned on the bending inhibiting layer 3. [ ).

전술한 바와 같이, 지지 기판(2,3,5)의 제조 방법에 있어서, 반도체 소자 기판(107)에 희생층(2), 본딩층(5)이 형성되고, 휨 억체층이 본딩층(5)에 접합될 수 있다. 또는, 지지 기판(2,3,5)을 반도체 소자 기판(107)에 부착하기 전에, 복수의 홀(3a)이 형성된 휨 억제층(3)이 본딩층(5)에 의해 희생층(2)에 접합되어 지지 기판(2,3,5)이 제조될 수 있다. 이와 다르게, 휨 억제층(3)이 본딩층(5)에 의해 희생층(2)에 접합된 후에 휨 억제층(3)에 복수의 홀(3a)을 형성하는 방법도 물론 가능하다.As described above, in the manufacturing method of the supporting substrate 2, 3, 5, the sacrificial layer 2 and the bonding layer 5 are formed on the semiconductor element substrate 107, ). ≪ / RTI > The bending inhibiting layer 3 formed with the plurality of holes 3a is bonded to the sacrificial layer 2 by the bonding layer 5 before the support substrates 2, 3, and 5 are attached to the semiconductor element substrate 107. [ The support substrates 2, 3, and 5 can be manufactured. Alternatively, a method of forming a plurality of holes 3a in the bending inhibiting layer 3 after the bending inhibiting layer 3 is bonded to the sacrificial layer 2 by the bonding layer 5 is of course possible.

다만, 복수의 홀(3a)을 형성하는 공정은 본딩층(5), 희생층(2) 및 반도체 소자 기판(107)에 좋지 않은 영향을 줄 수도 있으므로 휨 억제층(3)에 복수의 홀(3a)이 미리 형성된 상태에서 반도체 소자 기판(107)과 결합되는 것이 상기 영향을 줄이는 방법이 될 수 있다. 반면, 본딩층(5)을 희생층(2) 위에 전면적으로 도포하고, 휨 억제층(3)을 접합한 이후, 복수의 홀(3a)을 본딩층(5)까지 관통하도록 형성하는 것도 공정 상에 이점을 줄 수 있다.However, since the step of forming the plurality of holes 3a may adversely affect the bonding layer 5, the sacrificial layer 2, and the semiconductor element substrate 107, the bending inhibiting layer 3 may have a plurality of holes 3a may be combined with the semiconductor element substrate 107 in a pre-formed state. On the other hand, it is also possible to form the plurality of holes 3a through the bonding layer 5 after the bonding layer 5 is entirely coated on the sacrificial layer 2 and the bending inhibiting layer 3 is bonded, . ≪ / RTI >

도 9는 본딩층(5)과 홀(3a)의 패턴의 일 예를 설명하는 도면으로서, 휨 억제층(3)에는 도 9(a)에 도시된 것과 같이 복수의 홀(3a)이 형성되며, 본딩층(5)은 복수의 홀(3a)을 피하여 희생층(2)과 휨 억제층(3) 사이에 개재되며, 휨 억제층(3)을 희생층(2)에 고정시킨다. 본딩층(5)은 도 9(b)에 도시된 것과 같이 휨 억제층(3) 및 희생층(2) 중 적어도 하나에 패턴(예: 5a, 5b)을 가지도록 형성되며, 스크린 프린팅, e-beam 증착, 도금, 열(thermal) 증착 등의 방법이 사용될 수 있다. 예를 들어, Ag 페이스트를 패턴이 형성된 마스크(예: 실크, Tape, 메탈 등) 위에 도포하는 스크린 프린팅 방법으로 본딩층(5)의 패턴(5a, 5b)이 형성될 수 있다. 또는, 본딩층(5)을 형성하고 포토레지스트 패턴을 그 위에 형성한 후 포토레지스트 패턴을 마스크로 본딩층(5)을 식각하여 본딩층(5)의 패턴(5a, 5b)을 형성할 수 있다. 실크 스크린 프린팅의 경우 휨 억제층(3)을 재사용하기 위해서는 세척 과정이 추가될 수 있다. 한편, 테이프(Tape)를 사용하는 프린팅 방법은, 예를 들어, 구멍이 형성된 블루 테이프(Bule Tape) 또는 블루 테이프에 구멍을 형성하고 블루 테이프를 희생층(2)에 또는 휨 억제층(3)에 붙이고 Ag 페이스트를 도포하는 방법으로 프린팅할 수 있고, 습식식각으로 반도체 소자 기판(107)으로부터 휨 억제층(3)을 분리하는 CLO 공정 이후에 블루 테이프를 휨 억제층(3)으로부터 떼어 버리면 공정이 간편하고, 블루 테이프는 저렴하므로 장점이 되며 기판 본딩 및 디본딩 장비를 개발하는 경우에도 도움이 될 수 있다. 도 10은 본딩층(5)을 형성하는 또 다른 방법을 설명하는 도면으로서, Musashi사의 엔지니어링 제품으로서 피스톤이 1초에 333회 디스펜싱하는 디스펜서로 본딩층(5) 원료를 디스펜싱하는 방법으로 본딩층(5)을 형성할 수 있다.9A and 9B illustrate examples of patterns of the bonding layer 5 and the holes 3a. A plurality of holes 3a are formed in the bending inhibiting layer 3 as shown in Fig. 9A The bonding layer 5 is sandwiched between the sacrificial layer 2 and the bending inhibiting layer 3 to avoid the plurality of holes 3a to fix the bending inhibiting layer 3 to the sacrificial layer 2. [ The bonding layer 5 is formed to have a pattern (e.g., 5a, 5b) on at least one of the bending inhibiting layer 3 and the sacrificial layer 2 as shown in Fig. 9 (b) -beam deposition, plating, thermal deposition, or the like may be used. For example, patterns 5a and 5b of the bonding layer 5 may be formed by a screen printing method in which an Ag paste is applied onto a patterned mask (e.g., silk, tape, metal, etc.). Alternatively, the bonding layer 5 may be formed, a photoresist pattern may be formed thereon, and the bonding layer 5 may be etched using the photoresist pattern as a mask to form the patterns 5a and 5b of the bonding layer 5 . In the case of silk screen printing, a cleaning process may be added to reuse the bending inhibiting layer 3. On the other hand, a printing method using a tape can be performed by, for example, forming a hole in a hole-formed blue tape or a blue tape and attaching a blue tape to the sacrificial layer 2 or the deflection- And the blue tape is removed from the bending inhibiting layer 3 after the CLO process in which the bending inhibiting layer 3 is separated from the semiconductor element substrate 107 by wet etching, This is a simple, blue tape is inexpensive because it is an advantage and can be helpful in developing substrate bonding and debonding equipment. 10 is a view for explaining another method of forming the bonding layer 5. As an engineering product of Musashi Co., Ltd., bonding is performed by dispensing the raw material of the bonding layer 5 with a dispenser in which the piston is dispensed 333 times per second Layer 5 can be formed.

희생층(2)에 형성된 상부 본딩층(5a)과 휨 억제층(3)에 형성된 하부 본딩층(5b)이 얼라인되고(도 9b 참조), 희생층(2)과 휨 억제층(3)이 상부 본딩층(5a)과 하부 본딩층(5b)에 의해 서로 고정된다. 이때, 도 9(c)에 도시된 바와 같이, 휨 억제층(3)에 형성된 각 홀(3a) 주변에 복수의 본딩층(5) 패턴(5a, 5b)이 구비되며, 예를 들어, 도 9(d)에 도시된 것과 같이 각 홀(3a) 주변에 6개의 본딩층(5) 패턴(5a, 5b)이 형성된다. The upper bonding layer 5a formed on the sacrificial layer 2 and the lower bonding layer 5b formed on the bending inhibiting layer 3 are aligned and the sacrificial layer 2 and the bending inhibiting layer 3 are aligned Are fixed to each other by the upper bonding layer 5a and the lower bonding layer 5b. At this time, as shown in Fig. 9 (c), a plurality of bonding layer 5 patterns 5a and 5b are provided around each hole 3a formed in the bending inhibiting layer 3, for example, Six bonding layer 5 patterns 5a and 5b are formed around each hole 3a as shown in Fig. 9 (d).

희생층(2)과 휨 억제층(3)이 본딩층(5)에 의해 서로 고정되는 방법으로서, 예를 들어, 반도체 소자 기판(107)에 일체화된 희생층(2; 예: Ti)와 휨 억제층( 예: 세라믹) 각각에 본딩층(5)으로서 AuSn을 e-beam 증착, 도금, 열(thermal) 증착 등의 방법으로 1.5㎛ 정도의 두께로 형성한 다음, 웨이퍼 본딩 장비를 이용하여 300℃ 온도에서 20kg/cm2 이상의 압력을 10분이상 가해주면 휨 억제층(3)이 본딩층(5)에 의해 희생층(2)에 본딩 또는 유테틱 본딩이 이루어진다. 본딩층(5)을 구성하는 물질들의 조성과 유테틱 온도를 하기 [표2]에 예시하였다. 희생층(2) 및 휨 억제층(3) 중의 한 쪽에 Au를, 나머지 한 쪽에 Sn을 형성할 수도 있다. 그 결과, 희생층(2), 본딩층(5) 및 휨 억제층(3)을 구비하는 지지 기판(2,3,5)이 제조된다.As a method of fixing the sacrificial layer 2 and the bending inhibiting layer 3 to each other by the bonding layer 5, for example, the sacrificial layer 2 (e.g., Ti) integrated with the semiconductor element substrate 107 and the bending AuSn is formed to a thickness of about 1.5 mu m by e-beam deposition, plating, thermal deposition or the like as a bonding layer 5 in each of the suppression layers (e.g., ceramics) The bending inhibiting layer 3 is bonded to the sacrificial layer 2 by the bonding layer 5 or the eutectic bonding by applying a pressure of 20 kg / cm 2 or more for 10 minutes or more. The composition of the materials constituting the bonding layer 5 and the eutectic temperature are shown in Table 2 below. Au may be formed on one side of the sacrificial layer 2 and the antifriction layer 3, and Sn may be formed on the other side. As a result, the supporting substrates 2, 3 and 5 including the sacrificial layer 2, the bonding layer 5 and the bending inhibiting layer 3 are produced.

Eutectic alloyEutectic alloy Eutectic compositionEutectic composition Eutectic temperatureEutectic temperature Au-InAu-In 0.6 / 99.4 wt-%0.6 / 99.4 wt-% 156℃156 ℃ Cu-SnCu-Sn 5 / 95 wt-%5/95 wt-% 231℃231 ° C Au-SnAu-Sn 80 / 20 wt-%80/20 wt-% 280℃280 ℃ Au-GeAu-Ge 28 / 72 wt-%28/72 wt-% 361℃361 ° C Au-SiAu-Si 97.15 / 2.85 wt-%97.15 / 2.85 wt-% 370℃370 ° C Al-GeAl-Ge 49 / 51 wt-%49/51 wt-% 419℃419 DEG C Al-SiAl-Si 87.5 / 12.5 wt-%87.5 / 12.5 wt-% 580℃580 ° C

이외에도 본딩층은(5)은 Epoxies(EPO), Polyimides(PI or PSPI), Benzocyclobutene(BCB), Polybenzoxazole(PBO), Silicones(Siloxanes) 등의 물질로 이루어질 수 있다.In addition, the bonding layer (5) may be made of a material such as Epoxies (EPO), Polyimides (PI or PSPI), Benzocyclobutene (BCB), Polybenzoxazole (PBO), Silicones (Siloxanes)

도 11은 본 개시에 따른 지지 기판(2,3,5)의 제조 방법의 일 예를 설명하는 도면으로서, 세라믹으로 지지 기판(2,3,5)의 휨 억제층(3)을 형성하는 경우, 먼저, 도 11a에 제시된 바와 같이, 연성의 세라믹 시트(155)를 형성한다. 세라믹의 종류는 특별히 한정되지 않고, 알루미나(Al2O3), 질화알루미늄(AlN), 탄화규소(SiC) 및 질화규소(SiN) 등을 예로 들 수 있다. 이러한 세라믹 분말에 용매, 유기 바인더 및 분산제 등을 배합하여 슬러리를 조제하고, 이 슬러리를 이용하여 연성의 세라믹 시트(155)를 제작한다. 11 is a view for explaining an example of a manufacturing method of the support substrates 2, 3 and 5 according to the present disclosure, in the case where the bending inhibiting layer 3 of the support substrates 2, 3 and 5 is formed of ceramics First, as shown in Fig. 11A, a soft ceramic sheet 155 is formed. The kind of the ceramic is not particularly limited, and examples thereof include alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon carbide (SiC) and silicon nitride (SiN). A solvent, an organic binder, a dispersant, and the like are mixed with such a ceramic powder to prepare a slurry, and a soft ceramic sheet 155 is prepared by using this slurry.

이후, 도 11b에 제시된 바와 같이, 연성의 세라믹 시트(155)에 구멍 형성 공정에 의해 복수의 홀(3a)을 형성한다. 여기서 연성의 세라믹 시트(155)는 형상이 변형이 비교적 자유롭고 홀(3a)이나 홈 등의 형성 공정에 적합하도록 말랑 말랑한 상태이다. 구멍 형성 공정으로는 펀칭(51), 드릴, 스폿 페이싱, 레이저 가공 등의 방법이 사용될 수 있다. 본 예에서는 비용이 저렴하고 공정이 간편한 펀칭 공정에 의해 세라믹 시트(155)에 복수의 홀(3a)이 형성된다. 홀(3a)의 평면 형상은 특별히 한정되지 않고, 원형, 타원형 및 삼각형, 사각형 및 육각형 등의 다각형으로 할 수 있다. 또한, 홀(3a)의 폭 또는 직경 방향 최대 치수는, 특별히 한정되지 않고, 홀(3a)의 밀도를 높게 하면 희생층(2)의 식각속도 향상을 시킬 수 있다. 또한, 홀(3a)의 단면, 즉 홀(3a)로 인한 세라믹 시트(155)의 면이 경사면이 되도록 형성하는 것도 가능하다. 또는, 세라믹 슬러리로 연성의 세라믹 시트(155)를 형성할 때 일정한 틀을 사용하여 홀(3a)을 형성할 수도 있다.Thereafter, as shown in Fig. 11B, a plurality of holes 3a are formed in the soft ceramic sheet 155 by a hole forming process. Here, the soft ceramic sheet 155 is in a soft state so that the shape of the ceramic sheet 155 is relatively free from deformation and is suitable for forming the holes 3a and grooves. As the hole forming step, methods such as punching 51, drilling, spot pacing, laser machining and the like can be used. In this example, a plurality of holes 3a are formed in the ceramic sheet 155 by a low-cost and easy punching process. The plane shape of the hole 3a is not particularly limited, and may be a circular, oval, or polygonal shape such as a triangle, a square, or a hexagon. The width or the maximum dimension in the radial direction of the hole 3a is not particularly limited, and the etching speed of the sacrificial layer 2 can be improved by increasing the density of the holes 3a. It is also possible to form the end face of the hole 3a, that is, the face of the ceramic sheet 155 due to the hole 3a to be an inclined face. Alternatively, when the soft ceramic sheet 155 is formed of a ceramic slurry, the hole 3a may be formed using a certain frame.

이후, 도 11c에 제시된 바와 같이, 홀(3a)이 형성된 연성의 세라믹 시트(155)를 탈지하고, 계속해서 소정의 온도로 소성함으로써 휨 억제층(3)을 형성한다. 예를 들어, 복수의 홀(3a)이 형성된 세라믹 시트(155)를 오븐 등에 넣어 소성한다. 그 결과, 도 11d에 제시된 바와 같이, 소성 공정에 의해 알루미나 등 세라믹을 고정하는 바인더 물질이나 용제가 날아가고 세라믹 시트(155)보다 약간 축소된 딱딱한 휨 억제층(3)이 형성된다. 통상적인 세라믹 시트(155)의 소성 온도는 보통 1400℃~1500℃ 정도이며, 본 예에서, 휨 억제층(3)의 두께는 필요에 따라 선택될 수 있다. 예를 들어, 연성의 세라믹 시트(155; 예: 그린 시트)를 소성한 후 폴리싱(polishing) 공정을 하여 원하는 두께의 휨 억제층(3)이 형성될 수 있다. 이와 다르게, 처음부터 그린시트를 원하는 두께로 형성하고 소성하여 휨 억제층(3)이 제조되는 것이 가능하며, 폴리싱 공정을 생략할 수 있는 장점이 있다. 예를 들어, 연성의 세라믹 시트(155) 형성을 위해 알루미늄 파우더를 채우는 두께를 조절할 수 있는데, 얇게 하면 50um 두껍게는 500um 정도로 형성할 수 있으며, 이 범위에 제한되는 것은 아니다. 본 예에서는 처음부터 연성의 그린 시트에 홀(3a)을 펀치로 쉽고 저렴한 방법으로 가공한다. 소성 전의 그린 시트는 연성 또는 연질이어서 펀칭 가공 등에 의해 홀(3a)을 원하는 형상으로 가공하기가 용이하다. 홀(3a)을 형성하기 위해 레이저를 사용하는 것보다 목각(예: 펀치)으로 형성하면 비용이 훨씬 절감된다. 이와 같이, 세라믹으로 형성된 휨 억제층에 본딩층 및 희생층을 형성하는 방법은 전술된 바와 같다.Thereafter, as shown in Fig. 11C, the flexible ceramic sheet 155 on which the holes 3a are formed is degreased, and then the bending inhibiting layer 3 is formed by firing at a predetermined temperature. For example, a ceramic sheet 155 having a plurality of holes 3a is placed in an oven or the like and baked. As a result, as shown in Fig. 11D, a binder material or a solvent for fixing ceramics such as alumina is blown by the firing process, and a rigid bending inhibiting layer 3 slightly smaller than the ceramic sheet 155 is formed. The firing temperature of a typical ceramic sheet 155 is usually about 1400 ° C to 1500 ° C. In this example, the thickness of the deflection inhibiting layer 3 can be selected as required. For example, a flexible ceramic sheet 155 (e.g., a green sheet) may be baked and then subjected to a polishing process to form a deflecting layer 3 having a desired thickness. Alternatively, the green sheet may be formed to have a desired thickness from the beginning and then fired to produce the deflection-restraining layer 3, which is advantageous in that the polishing process can be omitted. For example, in order to form a flexible ceramic sheet 155, the thickness of filling aluminum powder can be adjusted. When the aluminum powder is thinned, it can be formed to have a thickness of about 50 μm to about 500 μm. In this example, the hole 3a is punched easily and inexpensively from the beginning on the soft green sheet. Since the green sheet before firing is soft or soft, it is easy to process the hole 3a into a desired shape by punching or the like. The cost is much reduced if it is formed by woodcarving (for example, punch) rather than using a laser to form the hole 3a. As described above, the method of forming the bonding layer and the sacrificial layer on the antiferromagnetic layer formed of ceramic is as described above.

한편, 반도체 소자 기판(107)과 휨 억제층(3)을 분리하는 CLO 공정의 속도를 빠르게 하는 것이 공정 효율 향상에 중요하다. 따라서 희생층(2)이 에천트에 의해 빠르게 식각되는 것이 바람직하며, 희생층(2)이 다공성(porous)을 가지도록 형성되면 더욱 좋다. 희생층(2) 형성 방법에서 e-beam 증착이나 스퍼터링 방법이 사용될 수 있는데, e-beam 증착에 의해 형성된 희생층(2)이 스퍼터링에 의한 희생층(2)의 식각속도보다 더 빠른 것을 확인할 수 있었다. 또한, 본딩층(5)이 폴리머로 형성되는 경우 폴리머와 희생층(2)의 계면 특성을 경화 시간 및 온도를 적절히 조절하여 희생층(2) 식각에 유리하게(예; 다공성 틈이 생기도록) 형성할 수 있다. 또한, 본딩층(5)의 패턴을 형성할 때, 접착 능력에 문제가 없는 한 본딩층(5) 패턴의 면적을 작게하여 에천트와 희생층(2)의 접촉면을 증가시키고, 에천트가 제공되는 홀의 밀도를 가능한 한 증가시켜 CLO 속도를 빠르게 할 수 있다.On the other hand, it is important to increase the speed of the CLO process for separating the semiconductor element substrate 107 and the bending inhibiting layer 3 from each other in order to improve process efficiency. Therefore, it is preferable that the sacrificial layer 2 is rapidly etched by the etchant, and it is better if the sacrificial layer 2 is formed to have a porous structure. E-beam deposition or sputtering can be used in the sacrificial layer 2 formation method. It can be seen that the sacrificial layer 2 formed by e-beam deposition is faster than the etching rate of the sacrificial layer 2 by sputtering there was. When the bonding layer 5 is formed of a polymer, the interface characteristics of the polymer and the sacrifice layer 2 can be adjusted favorably by etching the sacrificial layer 2 (e.g., to cause a porous gap) by appropriately adjusting the curing time and temperature, . Further, when forming the pattern of the bonding layer 5, as long as there is no problem with the adhesive ability, the area of the pattern of the bonding layer 5 is reduced to increase the contact surface between the etchant and the sacrifice layer 2, The CLO speed can be increased by increasing the density of the hole as much as possible.

도 12는 본 개시에 따른 반도체 소자용 지지 기판(2,3,5) 및 이를 이용한 반도체 소자의 제조 방법의 다른 예를 설명하는 도면으로서, 도 12a에 제시된 바와 같이, DRAM, ASIC, Transistor, CMOS, ROM, EP-ROM 등 반도체 소자(108)가 형성된 반도체 소자 기판(110)에 반도체 소자(108) 측에서 희생층(2)을 형성한다. 희생층(2) 및 에천트는 전술된 바와 같이, 다양하게 선택될 수 있는데, 이때 희생층(2)은 에천트에 의해 식각 선택비가 좋으면서 에천트가 반도체 소자(108)에 손상을 주지 않도록 선택된다. 예를 들어, 반도체 소자(108)가 SiO2 막을 포함하거나 보호막으로 구비하는 경우, 희생층(2)을 Cu, Al 등으로 형성하고, 에천트로 Cu는 질산이나 황산, Al은 KOH, 인산, 질산 등의 에천트를 사용하면, 반도체 소자(108)의 손상 없이 희생층(2)을 제거할 수 있다.12A and 12B are diagrams for explaining another example of a method for manufacturing a semiconductor device using the supporting substrate for a semiconductor device according to the present invention. In this case, a DRAM, an ASIC, a transistor, a CMOS The sacrificial layer 2 is formed on the semiconductor element substrate 110 on which the semiconductor element 108 such as ROM, EP-ROM is formed. The sacrificial layer 2 and the etchant can be selected in various manners as described above, wherein the sacrificial layer 2 is selected so that the etchant has a good etch selectivity ratio and the etchant does not damage the semiconductor element 108 do. For example, if semiconductor element 108 is made of SiO 2 When the sacrificial layer 2 is formed of Cu, Al or the like and etchant such as KOH, phosphoric acid or nitric acid is used for Cu as the nitric acid or sulfuric acid and Al as the material for the semiconductor element 108 The sacrificial layer 2 can be removed without damaging the sacrificial layer 2.

계속해서, 휨 방지층(3)을 희생층(2)에 접합 또는 고정시킨다. 본딩층(5)은 전술한 바와 같이 희생층(2)이나 휨 억제층(3) 중 적어도 하나에 홀을 피하도록 패터닝되어 형성된다. 다음으로, 도 12b와 같이, 반도체 소자(108)가 형성된 면의 반대 측, 예를 들어, 베이스 기판(109; 예: 실리콘 웨이퍼)의 배면을 그라이인딩하여 베이스 기판(109)을 얇게 한다. 휨 방지층(3)은 이러한 그라인딩 공정이나 이동 등 취급시 베이스 기판(109)의 휨을 방지한다. 계속해서, 도 12c와 같이, 그라인딩된 베이스 기판(109)에 블루테입프 등 고정용 접착 부재(121)를 부착하고, 휨 방지층(3)에 형성된 복수의 홀(3a; channel)을 통해 에천트(9)를 제공하여 희생층(2)을 식각함으로써, 도 12d와 같이, 베이스 기판(109)과 지지 기판(2,3,5)이 분리되어 반도체 소자가 제조된다. 여기서 반도체 소자는 지지 기판(2,3,5)으로부터 분리된 웨이퍼를 의미하거나, 웨이퍼에 대해 추가의 공정(예, 개별 소자별로 분리 공정 등)이 이루어진 반도체 소자를 의미할 수 있다. Subsequently, the bending preventive layer 3 is bonded or fixed to the sacrificial layer 2. The bonding layer 5 is formed by patterning to avoid holes in at least one of the sacrificial layer 2 and the bending inhibiting layer 3 as described above. Next, as shown in FIG. 12B, the base substrate 109 is thinned by grinding the opposite side of the surface on which the semiconductor element 108 is formed, for example, the back surface of the base substrate 109 (e.g., silicon wafer). The bending prevention layer 3 prevents warpage of the base substrate 109 during handling such as grinding or moving. Subsequently, as shown in Fig. 12C, a blue tape-like bonding member 121 is attached to the ground base substrate 109, and a plurality of holes (3a) formed in the bending prevention layer (3) The sacrificial layer 2 is etched by providing the support substrate 9 to separate the base substrate 109 and the support substrates 2, 3 and 5 as shown in Fig. Here, the semiconductor device means a wafer separated from the supporting substrate (2, 3, or 5), or may be a semiconductor device having a wafer subjected to an additional process (for example, a separation process for each individual device).

이와 같은, 본 예에 따른 반도체 소자용 지지 기판(2,3,5) 및 이를 이용한 반도체 소자의 제조 방법에 의하면, 반도체 소자 기판의 휨이 억제되어 수율이 향상된다. 또한, 유리 기판을 통해 분리층에 레이저를 조사하여 레이저 리프트-오프하는 방법에 비하여 습식식각을 사용하여 저렴하고 간편하다. 또한, 반도체 소자 기판(110)과 유리 기판을 접합하는 폴리머를 테이프를 이용하여 때어 내는 공정이 생략되고, 깨끗하게 희생층(2)이 제거되므로 수율이 향상된다.According to the supporting substrate for a semiconductor device (2, 3, 5) and the method for manufacturing a semiconductor device using the same according to this embodiment, warping of the semiconductor element substrate is suppressed and the yield is improved. In addition, wet etching is inexpensive and easy compared with the laser lift-off method in which a separation layer is irradiated with laser through a glass substrate. In addition, the step of omitting the polymer bonding the semiconductor element substrate 110 to the glass substrate by using a tape is omitted, and the sacrifice layer 2 is cleanly removed, thereby improving the yield.

도 13은 본 개시에 따른 기판 본딩 및 디본딩 장치의 일 예를 설명하기 위한 도면이고, 도 18은 기판 본딩 및 디본딩 장치의 작동 방법의 일 예를 설명하기 위한 도면이다. 기판 본딩 및 디본딩 장치는 제1 휨 억제 기판(101), 제2 휨 억제 기판(102), 제1 고정부(301), 및 제2 고정부(305)를 포함한다(도 18b 참조). 제1 휨 억제 기판(101), 제2 휨 억제 기판(102)이 함께 사용될 필요가 있는 경우, 제2 휨 억제 기판(102)은 반도체 소자 기판(107)을 기준으로 제1 휨 억제 기판(101)의 반대 측에 구비된다. 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)은 반도체 소자 기판(107)의 제조나, 취급시 반도체 소자 기판(107)의 휨을 억제한다. 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)에는 희생층(2) 제거시 사용되는 제거용액(9)을 위한 통로(3a; 홀)가 형성되어 있다. 희생층(2)은 반도체 소자 기판(107) 또는, 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)에 형성될 수 있다. 희생층(2) 및 희생층(2) 제거용액(9)으로는 도 6 내지 도 11에서 제시된 예들이 적용될 수 있다. 본딩층(5)은 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)과 희생층(2-1,2-2)을 각각 접합한다. 휨 억제 기판(101,102)의 예로, 도 6 내지 도 11에서 설명된 휨 억제층이 사용될 수 있다. FIG. 13 is a view for explaining an example of a substrate bonding and debonding apparatus according to the present disclosure, and FIG. 18 is a view for explaining an example of a method of operating the substrate bonding and debonding apparatus. The substrate bonding and debonding apparatus includes a first bending inhibiting substrate 101, a second bending inhibiting substrate 102, a first fixing portion 301, and a second fixing portion 305 (see FIG. 18B). When the first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 are required to be used together, the second bending inhibiting substrate 102 is provided on the first bending inhibiting substrate 101 As shown in Fig. The first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 suppress the warpage of the semiconductor element substrate 107 during the manufacture and handling of the semiconductor element substrate 107. The first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 are formed with passages 3a for holes for removing the sacrificial layer 2. The sacrificial layer 2 may be formed on the semiconductor element substrate 107 or the first bending inhibiting substrate 101 and the second bending inhibiting substrate 102. 6 to 11 may be applied to the sacrificial layer 2 and the sacrificial layer 2 removing solution 9. The bonding layer 5 bonds the first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 to the sacrificial layers 2-1 and 2-2. As examples of the bending inhibiting substrates 101 and 102, the bending inhibiting layers described in Figs. 6 to 11 may be used.

제1 고정부(301) 및 제2 고정부(305)에는 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)이 각각 장탈착 가능하게 고정될 수 있다. 제1 고정부(301) 및 제2 고정부(305)는 서로 독립적으로 움직일 수 있으며, 고정부의 개수 및 휨 억제 기판의 개수는 더 추가될 수 있으며, 휨 억제 기판 1개 만을 사용하는 것도 물론 가능하지만, 다양한 기능을 위해서는 2개 이상의 휨 억제 기판 사용하는 것이 바람직하다.The first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 may be fixed to the first fixing portion 301 and the second fixing portion 305 in a detachable manner. The first fixing part 301 and the second fixing part 305 can move independently of each other, and the number of the fixing parts and the number of the flexure-suppressing boards can be further added. Although possible, it is desirable to use two or more deflection suppression substrates for various functions.

고정부(301,305)의 예로 척(chuck)이 사용될 수 있다. 척에 제1 휨 억제 기판(101) 및 제2 휨 억제 기판(102)이 고정되는 방법은 전기적 고정, 진공흡착, 또는 베르누이 원리에 의한 공기압에 의한 흡착 등이 사용될 수 있다. As an example of the fixing portions 301 and 305, a chuck can be used. The method of fixing the first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 to the chuck may be, for example, electrical fixation, vacuum adsorption, or adsorption by air pressure by the Bernoulli principle.

본 예에서, 기판 본딩 및 디본딩 장치는 본딩 모듈(610,620)을 포함한다. 예를 들어, 본딩 모듈(610,620)은 외부 오염으로부터 차단될 수 있는 내부 공간을 가지는 통 구조, 용기 구조, 또는, 챔버(chamber) 구조를 가지며, 본딩 모듈(610,620)의 내부에 도 18b에 제시된 바와 같이, 제1 고정부(301) 및 제2 고정부(305)가 구비될 수 있다. In this example, the substrate bonding and debonding apparatus includes bonding modules 610, 620. For example, the bonding modules 610 and 620 may have a tubular structure, a container structure, or a chamber structure having an internal space that can be blocked from external contamination, and may be provided inside the bonding modules 610 and 620, Similarly, the first fixing part 301 and the second fixing part 305 may be provided.

반도체 소자 기판(107)으로는 디램과 같은 반도체 소자나, 반도체 발광소자, 반도체 수광소자, 3D stacking Package(예: memory, logic, MEMS, TSV 등)와 같은 반도체 소자가 형성된 기판을 예로 들 수 있다. 이러한 반도체 소자 기판(107)을 이동하거나 공정한 상태로 가공하는 등의 방법으로 취급하게 된다. 예를 들어, 반도체 소자 기판(107)을 그라인딩하는 공정이나, 반도체 소자 기판(107)에 반도체 소자 형성을 위한 증착 공정 등에서 열에 의해 반도체 소자 기판(107)이 휠 수 있는데, 이 경우 후속 공정에 곤란을 주며, 수율을 저하한다. As the semiconductor element substrate 107, a semiconductor element such as a DRAM, a semiconductor light emitting element, a semiconductor light receiving element, a 3D stacking package (e.g., memory, logic, MEMS, TSV, etc.) . The semiconductor element substrate 107 may be moved or processed in a state of being processed. For example, the semiconductor element substrate 107 may be heated by a process of grinding the semiconductor element substrate 107 or a deposition process for forming a semiconductor element on the semiconductor element substrate 107. In this case, And the yield is lowered.

본 예에 따른 기판 본딩 및 디본딩 장치는 휨 억제 기판(101,102)을 사용하여 반도체 소자 기판(107)을 고정하고, 후속 공정을 수행하도록 해주며, 반도체 소자 기판(107)의 두께 감소를 위한 공정 및/또는 반도체 소자 형성 공정 중 반도체 소자 기판(107)의 휨을 억제한다. 따라서, 상기 문제를 방지한다. 특히, 기판 본딩 및 디본딩 장치는 바람직하게는 복수의 휨 억제 기판을 사용하여, 반도체 소자 기판(107)의 소자층이 위로 향하거나 아래로 향하도록 자유롭게 위치 및 방향 전환이 가능하며, 이 과정에서 반도체 소자 기판(107)은 하나의 휨 억제 기판에 고정된 상태에서 다른 휨 억제 기판에 고정되거나 다른 휨 억제 기판으로부터 분리되므로, 휨이 억제된다. 따라서, 기판 본딩 및 디본딩 장치는 반도체 소자 기판(107)에 휨 억제 기판(101,102)을 본딩하는 장치로서 뿐만 아니라, 반도체 소자 기판(107)의 소자가 형성된 측이 아래 또는 위를 향하도록 변경할 필요가 있는 경우에 휨을 억제하는 데에 효과적으로 적용될 수 있다.The substrate bonding and debonding apparatus according to the present embodiment fixes the semiconductor element substrate 107 using the deflection suppression substrates 101 and 102 to perform a subsequent process and performs a process for reducing the thickness of the semiconductor element substrate 107 And / or suppress the warping of the semiconductor element substrate 107 during the semiconductor element forming process. Therefore, the above problem is prevented. Particularly, the substrate bonding and debonding apparatus is preferably capable of freely changing the position and direction so that the element layer of the semiconductor element substrate 107 faces upward or downward by using a plurality of deflection suppressing substrates, Since the semiconductor element substrate 107 is fixed to one deflection suppressing substrate or is separated from another deflection suppressing substrate, deflection is suppressed. Therefore, the substrate bonding and debonding apparatus is required not only as an apparatus for bonding the deflection suppression substrates 101 and 102 to the semiconductor element substrate 107, but also to change the side where the elements of the semiconductor element substrate 107 are formed to face downward or upward It can be effectively applied to suppress warpage.

도 13에서 미설명 부호는 후술된다.In FIG. 13, the reference numerals will be described later.

이하, 첨부 도면을 참조하여, 기판 본딩 및 디본딩 장치의 일 예 및 이를 이용한 반도체 소자 기판의 제조방법의 일 예를 설명한다. Hereinafter, an example of a substrate bonding and debonding apparatus and a method of manufacturing a semiconductor element substrate using the same will be described with reference to the accompanying drawings.

도 14는 고정부에 제1 휨 억제 기판 및 반도체 소자 기판이 고정되는 방법의 일 예를 설명하기 위한 도면이고, 도 15는 기판 본딩 및 디본딩 장치가 포함하는 이송 모듈의 일 예를 설명하는 도면이며, 도 16은 고정부에 휨 억제 기판 및 반도체 소자 기판이 고정된 일 예를 설명하기 위한 도면이다. 14 is a view for explaining an example of a method of fixing the first bending inhibiting board and the semiconductor element substrate to the fixing part, and Fig. 15 is a view for explaining an example of a conveyance module including the substrate bonding and debonding device And FIG. 16 is a view for explaining an example in which the bending inhibiting substrate and the semiconductor element substrate are fixed to the fixing portion.

본 예에서, 기판 본딩 및 디본딩 장치는 이송 모듈(401)을 포함할 수 있다. 먼저, 이송 모듈(401)은 휨 억제 기판(101,102), 반도체 소자 기판(107) 등을 본딩 모듈(610,620) 측으로 공급한다. 휨 억제 기판(101,102)이나 반도체 소자 기판(107)은 도 13에 화살표로 표시된 경로로 제공될 수 있으며, 이송 모듈(401)은 예를 들어, 도 15에 제시된 바와 같이, 로봇암 구조를 가질 수 있다. 물론, 이송 모듈(401)이 로봇암 구조와 다른 구조를 가지는 것이 가능하다. 제공된 제1 휨 억제 기판(101)은 도 14a에 제시된 바와 같이, 제1 고정부(301) 위에 정렬되며, 도 14b 및 도 16에 제시된 바와 같이, 제1 고정부(301)에 고정될 수 있다.In this example, the substrate bonding and debonding device may include a transport module 401. First, the transfer module 401 supplies the deflection suppression substrates 101 and 102, the semiconductor element substrate 107, and the like to the bonding modules 610 and 620 side. The bending inhibiting substrate 101 or 102 or the semiconductor element substrate 107 may be provided in the path indicated by the arrow in Fig. 13 and the transfer module 401 may be provided with a robot arm structure, for example, as shown in Fig. have. Of course, it is possible for the transfer module 401 to have a structure different from that of the robot arm structure. The provided first bending inhibiting substrate 101 is aligned on the first fixing portion 301 and can be fixed to the first fixing portion 301 as shown in Figs. 14B and 16, as shown in Fig. 14A .

반도체 소자 기판(107)과 휨 억제 기판(101,102) 간에 정렬(alignment)을 위하여, 또는 2개의 휨 억제 기판(101,102) 간의 정렬을 위해 카메라 등의 광학적 수단이 사용될 수 있는데, 이를 위해, 휨 억제 기판(101,102)은 투광성을 가질 수 있다. 또한, 휨 억제 기판(101,102)에는 정렬을 위한 마이크로 홀이 형성될 수 있다. 제1 고정부(301) 및 제2 고정부(305)는 정렬을 위하여 수직 및 수평을 포함한 3차원적으로 움직일 수 있다.Optical means such as a camera may be used for alignment between the semiconductor element substrate 107 and the flexural restraining substrates 101 and 102 or between the two flexural restraining substrates 101 and 102. For this purpose, (101, 102) may have translucency. Further, micro-holes for alignment may be formed on the bending inhibiting substrates 101 and 102. [ The first fixing part 301 and the second fixing part 305 can be moved three-dimensionally including the vertical and horizontal directions for alignment.

도 17은 본딩층 형성부의 일 예를 설명하기 위한 도면으로서, 기판 본딩 및 디본딩 장치는 본딩층 형성부(501)를 포함할 수 있다. 예를 들어, 본딩층 형성부(501)는 도 10에서 설명된 디스펜서를 포함할 수 있다. 본딩층 형성부(501)는 본딩 모듈(610,620) 주변에 설치되어 고정부(301,305)에 장착된 휨 억제 기판(101,102)에 본딩층(5)을 형성할 수 있다. 본딩층(105)은 디스펜서에 의해 고속으로 도 14b와 같이 형성될 수 있다. 이와 다르게, 기판 본딩 및 디본딩 장치와는 별개의 장치나 공정을 통해 본딩층(5)이 형성된 휨 억제 기판(101,102)이 고정부(301,305)에 장착되는 것도 물론 가능하다.FIG. 17 is a view for explaining an example of the bonding layer forming unit. The substrate bonding and debonding apparatus may include a bonding layer forming unit 501. FIG. For example, the bonding layer forming portion 501 may include the dispenser described in FIG. The bonding layer forming portion 501 may be formed around the bonding modules 610 and 620 to form the bonding layer 5 on the bending inhibiting substrates 101 and 102 mounted on the fixing portions 301 and 305. The bonding layer 105 can be formed as shown in FIG. 14B at a high speed by a dispenser. Alternatively, it is of course possible that the bending inhibiting substrates 101 and 102, in which the bonding layer 5 is formed, are mounted on the fixing portions 301 and 305 through a device or a process separate from the substrate bonding and debonding device.

이후, 도 14c에 제시된 바와 같이, 지지층(1)이 제1 휨 억제 기판(101)의 본딩층(5)에 접합된다. 본딩층(5)은 제1 휨 억제 기판(101) 및 지지층(1) 중 적어도 하나에 형성되면 된다. 희생층(2-1)은 본딩층(105)과 지지층(1) 사이에 형성되는 것이 바람직하며, 이 경우, 희생층(2-1)은 지지층(1)의 하면에 형성된 상태로 제1 휨 억제 기판(101) 위로 정렬될 수 있다. Thereafter, as shown in Fig. 14C, the supporting layer 1 is bonded to the bonding layer 5 of the first bending inhibiting substrate 101. Fig. The bonding layer 5 may be formed on at least one of the first bending inhibiting substrate 101 and the supporting layer 1. [ The sacrificial layer 2-1 is preferably formed between the bonding layer 105 and the support layer 1. In this case, the sacrificial layer 2-1 is formed on the lower surface of the support layer 1, And can be aligned on the suppression substrate 101.

계속해서, 지지층(1) 위에 반도체 발광소자(예: LED)가 형성된 또는, 형성될 웨이퍼(201)가 본딩될 수 있다. 지지층(1) 및 웨이퍼(201)를 접합시 제1 고정부(301)와 제2 고정부(305)가 도 14c와 같이 가압할 수 있다. 반도체 소자 기판(107; 본 예에서, 지지층(1)과 웨이퍼(201)의 결합체)을 뒤집을 필요가 있는 경우에는 웨이퍼(201)의 상면에 희생층(2-2)을 추가할 수 있다. 희생층(2-1,2-2)은 기판 본딩 및 디본딩 장치와 별개의 장치나 공정(예: 증착 공정)에서 형성되는 것도 물론 가능하지만, 본딩층(105) 형성을 위하여 디스펜서를 설치한 것과 유사하게, 희생층(2-1,2-2)을 형성을 위한 장치를 기판 본딩 및 디본딩 장치에 설치할 수도 있다. 예를 들어, 고정부(301,305)에 의해 회전하는 반도체 소자 기판(107) 위에 희생층(2-1,2-2)을 스핀 코팅 방법으로 형성하는 예가 고려될 수 있다.Subsequently, the wafer 201 on which the semiconductor light emitting element (for example, LED) is formed or the wafer 201 to be formed may be bonded on the support layer 1. [ The first fixing part 301 and the second fixing part 305 can pressurize the supporting layer 1 and the wafer 201 as shown in Fig. 14C. The sacrificial layer 2-2 can be added to the upper surface of the wafer 201 when it is necessary to reverse the semiconductor element substrate 107 (in this example, the combination of the support layer 1 and the wafer 201). The sacrificial layers 2-1 and 2-2 may be formed in a device or process (for example, a deposition process) separate from the substrate bonding and debonding device. However, the sacrificial layers 2-1 and 2-2 may be formed by using a dispenser Similarly, devices for forming sacrificial layers 2-1 and 2-2 may be provided in the substrate bonding and debonding device. For example, the sacrificial layers 2-1 and 2-2 may be formed on the semiconductor element substrate 107 rotated by the fixing portions 301 and 305 by a spin coating method.

도 18은 반도체 소자 기판을 뒤집는 방법의 일 예를 설명하기 위한 도면이고, 도 19는 본딩 모듈 주변에 설치되는 회전 모듈의 일 예를 설명하기 위한 도면이다. 기판 본딩 및 디본딩 장치는 회전 모듈(450)을 포함할 수 있다. 제1 휨 억제 기판(101)에 본딩된 반도체 소자 기판(107)을 뒤집을 필요가 있는 경우, 먼저, 제1 고정부(301)로부터 제1 휨 억제 기판(101)이 탈착되며, 회전 모듈(450)의 2개의 팔(451,453)이 제1 휨 억제 기판(101)과 반도체 소자 기판(107)의 결합체를 도 18a 및 도 19에 제시된 바와 같이, 잡고 회전할 수 있다. 회전되어 반도체 소자 기판(107)이 아래를 향하는 상태에서 도 18b에 제시된 바와 같이, 제2 고정부(305)에 제1 ? 억제 기판(101)이 고정된다. 이때, 제1 고정부(301)에는 제2 휨 억제 기판(102)이 로딩되어 고정되어 있다. 제1 고정부(301) 및 제2 고정부(305)가 움직여서, 제1 휨 억제 기판(101)과 제2 휨 억제 기판(102) 간에, 또는 반도체 소자 기판(107)과 휨 억제 기판(101,102) 간에 정렬된다. 제1 고정부(301) 및 제2 고정부(305)가 가압하여, 제2 휨 억제 기판(102)과 반도체 소자 기판(107)이 접합된다.FIG. 18 is a view for explaining an example of a method of reversing a semiconductor element substrate, and FIG. 19 is a view for explaining an example of a rotation module installed around the bonding module. The substrate bonding and debonding device may include a rotation module 450. When it is necessary to reverse the semiconductor element substrate 107 bonded to the first bending inhibiting substrate 101, the first bending inhibiting substrate 101 is first detached from the first fixing portion 301, and the rotation module 450 Can hold and hold the combined body of the first bending inhibiting board 101 and the semiconductor element board 107 as shown in Figs. 18A and 19B. As shown in Fig. 18 (b), in a state in which the semiconductor element substrate 107 is rotated downward, The inhibiting substrate 101 is fixed. At this time, the second bending inhibiting board 102 is loaded and fixed to the first fixing unit 301. The first fixing portion 301 and the second fixing portion 305 are moved to move the first bending inhibiting substrate 101 and the second bending inhibiting substrate 102 or between the semiconductor element substrate 107 and the bending inhibiting substrates 101 and 102 ). The first fixing portion 301 and the second fixing portion 305 are pressed and the second bending inhibiting substrate 102 and the semiconductor element substrate 107 are bonded.

도 20은 큐어링 모듈의 일 예를 설명하기 위한 도면으로서, 본 예에서, 기판 본딩 및 디본딩 장치는 큐어링(curing) 모듈(630)을 포함할 수 있다. 제1 휨 억제 기판(101), 반도체 소자 기판(107) 및 제2 휨 억제 기판(102) 결합체는 본딩 모듈(610,620)로부터 도 13 및 도 20에 제시된 큐어링 모듈(630)로 이송될 수 있다. 예를 들어, 제1 고정부(301)로부터 제2 휨 억제 기판(102)이 탈착되고, 제2 고정부(305)로부터 제1 휨 억제 기판(101)이 탈착되어 제1 휨 억제 기판(101), 반도체 소자 기판(107) 및 제2 휨 억제 기판(102) 결합체가 이송 모듈(401)에 의해 큐어링 모듈(630) 내로 제공된다. 큐어링 모듈(630)은 예를 들어, 상기 결합체를 지지하는 지지부(631), 열을 가하는 히터(633), 및 이들이 구비되는 챔버(635)를 포함한다. 큐어링 모듈(630)에서는 지지층(1; 예: 금속 기판)과 휨 억제 기판(101,102)을 접합하는 본딩층(105)의 물질 특성 ?추어 선택된 공정시간, 공정온도에서 본딩층(105)을 경화시켜 접착력을 보다 견고하고 강하게 유지시켜서 후속공정(예: 기판 분리공정, 에칭공정, 전극형성공정, Chip 분리공정 등)을 더 용이하게 해준다. FIG. 20 is a view for explaining an example of the curing module. In this example, the substrate bonding and debonding device may include a curing module 630. The combination of the first bending inhibiting substrate 101, the semiconductor element substrate 107 and the second bending inhibiting substrate 102 can be transferred from the bonding modules 610 and 620 to the curing module 630 shown in Figs. 13 and 20 . For example, the second bending inhibiting substrate 102 is detached from the first fixing unit 301, the first bending inhibiting substrate 101 is detached from the second fixing unit 305, and the first bending inhibiting substrate 101 A combination of the semiconductor element substrate 107 and the second bending inhibiting substrate 102 is provided into the curing module 630 by the transfer module 401. The curing module 630 includes, for example, a support 631 for supporting the assembly, a heater 633 for applying heat, and a chamber 635 in which the heater 633 and the heater 633 are installed. The curing module 630 hardens the bonding layer 105 at the process time and process temperature selected by selecting the material characteristic of the bonding layer 105 for bonding the support layer 1 (e.g., a metal substrate) and the bending inhibiting substrates 101 and 102 (Eg substrate separation process, etching process, electrode formation process, chip separation process, etc.) by making the adhesive force stronger and stronger.

도 21은 반도체 소자 기판(107)과 휨 억제 기판을 디본딩하는 방법의 일 예를 설명하기 위한 도면으로서, 본 예에서, 기판 본딩 및 디본딩 장치는 디본딩 모듈(640; 도 13 참조)을 포함한다. 큐어링 공정이 완료되면, 이송 모듈(401)에 의해 제1 휨 억제 기판(101), 반도체 소자 기판(107) 및 제2 휨 억제 기판(102) 결합체가 큐어링 모듈(630)로부터 디본딩 모듈(640)로 이송된다. 디본딩 모듈(640) 내에도 고정부(301; 도 21 참조)가 구비될 수 있으며, 제2 휨 억제 기판(102)은 고정부(301)에 고정된다. 이후, 도 21a에 제시된 바와 같이, 제1 휨 억제 기판(101)의 홀(3a)로 제거용액(9)이 공급되며, 희생층(2-1)이 제거되어 제1 휨 억제 기판(101)이 반도체 소자 기판(107)으로부터 분리된다. 디본딩 모듈(640) 내에 제거용액 공급을 위한 제거용액 공급부(701)가 구비될 수 있다. 제거용액 공급부(701)는 각 홀(3a)에 제거용액 공급 노즐을 얼라인하여 공급하거나, 전체적으로 제1 휨 억제 기판(101)의 노출면에 제거용액(9)을 공급하여 홀(3a)로 제거용액이 흐르도록 할 수 있다. 디본딩 모듈(640) 내에서 제거용액(9)의 공급 방법은 이외에도 다양하게 변경될 수 있을 것이다. 디본딩 모듈(640)에서 공정은 상온에서 수행될 수 있으며, 희생층(2)만을 선택적으로 분리하므로 공정이 단순하여 효율이 좋다. 따라서, 도 21b에 제시된 바와 같이, 반도체 소자 기판(107)은 지지층(1)이 위로 향하도록 제2 휨 억제 기판(102)에 본딩된 상태로 후속 공정을 위해 다른 장치로 이송될 수 있다.21 is a view for explaining an example of a method of debonding the semiconductor element substrate 107 and the deflection restraining substrate, in which the substrate bonding and debonding apparatus includes a debonding module 640 (see FIG. 13) . When the curing process is completed, the first deflection suppressing substrate 101, the semiconductor element substrate 107 and the second deflection suppressing substrate 102 combined from the curing module 630 are transferred to the debonding module 630 by the transfer module 401, (640). The second bending inhibiting substrate 102 may be fixed to the fixing portion 301. The second bending inhibiting substrate 102 may be fixed to the fixing portion 301. [ 21A, the removing solution 9 is supplied to the holes 3a of the first bending inhibiting substrate 101 and the sacrificing layer 2-1 is removed to form the first bending inhibiting substrate 101. Then, Is separated from the semiconductor element substrate 107. The debonding module 640 may be provided with a removing solution supply part 701 for supplying the removing solution. The removal solution supply unit 701 supplies the removal solution supply nozzle to the respective holes 3a or supplies the removal solution 9 to the exposed surface of the first bending inhibition substrate 101 as a whole So that the solution can flow. The method of supplying the removing solution 9 in the debonding module 640 may be variously changed. In the debonding module 640, the process can be performed at room temperature, and the sacrificial layer 2 is selectively removed, so that the process is simple and efficient. Thus, as shown in FIG. 21B, the semiconductor element substrate 107 can be transferred to another device for subsequent processing while being bonded to the second bending inhibiting substrate 102 such that the supporting layer 1 faces upward.

본 예와 다르게, 디본딩 모듈(640) 및 큐어링 모듈(630)이 도 13과 같이, 본딩 모듈(610,620)과 함께 구비되지 않고, 별개의 장소에 따로 구비되는 예도 물론 가능하다.As an alternative to the present example, it is also possible that the debonding module 640 and the curing module 630 are not provided together with the bonding modules 610 and 620 as shown in FIG. 13 but are separately provided in separate places.

도 22 내지 도 24는 본 개시에 따른 기판 본딩 및 디본딩 장치를 이용한 반도체 소자 기판의 제조 방법의 다른 예를 설명하기 위한 도면들로서, 도 22a, 22b에 제시된 바와 같이, 제1 휨 억제 기판(101)에 지지층(1)을 접합한다. 접합을 위해 지지층(1)에 희생층(2)이 형성되고, 희생층(2)이나 제1 휨 억제 기판(101)에 본딩층(5)이 형성될 수 있다. 이후, 도 22c에 제시된 바와 같이, 지지층(1) 위에 반도체 발광소자와 같은 소자가 형성된 또는 형성될 웨이퍼(201)를 접합한다. 도 22에 제시된 공정은 도 13 내지 도 21에서 설명된 본딩 모듈(610,620)을 사용하여 수행될 수 있다. 이하, 제조 방법의 설명에서 편의상 고정부(301,305)의 도시는 생략되었다.22 to 24 are views for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure. As shown in FIGS. 22A and 22B, a first bending inhibiting substrate 101 The support layer 1 is bonded. A sacrificial layer 2 may be formed on the support layer 1 for bonding and the bonding layer 5 may be formed on the sacrificial layer 2 or the first bending inhibiting substrate 101. [ Thereafter, as shown in Fig. 22C, a wafer 201 on which a device such as a semiconductor light emitting element is formed or to be formed is bonded onto the support layer 1. [ The process shown in FIG. 22 may be performed using the bonding modules 610 and 620 described in FIGS. Hereinafter, the illustration of the fixing portions 301 and 305 is omitted in the explanation of the manufacturing method.

도 23은 웨이퍼로부터 반도체 발광소자의 기판을 제거하는 레이저 리프트-오프 공정의 일 예를 설명하기 위한 도면으로서, 제1 휨 억제 기판(101), 지지층(1), 및 웨이퍼(201)의 결합체가 기판 본딩 및 디본딩 장치로부터 레이저 리프트-오프 장치로 이송될 수 있다. 그 전에, 도 13 내지 도 21에서 설명된 큐어링 공정이 수행될 수 있다. 23 is a view for explaining an example of a laser lift-off process for removing a substrate of a semiconductor light emitting element from a wafer. The first bending inhibiting substrate 101, the supporting layer 1, and the combination of the wafers 201 From the substrate bonding and debonding device to the laser lift-off device. Prior to that, the curing process described in Figs. 13 to 21 can be performed.

지지층(1)에 접합된 웨이퍼(201)가 수직형 LED 웨이퍼인 경우, 수직형 LED 소자 측과 지지층(1)이 접합된다. 이 경우, 수직형 LED의 기판(10)이 레이저 리프트-오프 공정으로 도 23b에 제시된 바와 같이 제거될 수 있다. 수직형 LED의 기판이 제거되어 노출된 반도체층에 전극 형성 등 칩 형성 공정이 추가로 진행될 수 있다.When the wafer 201 bonded to the support layer 1 is a vertical LED wafer, the side of the vertical LED element and the support layer 1 are bonded. In this case, the substrate 10 of the vertical LED can be removed as shown in Fig. 23B by a laser lift-off process. The substrate of the vertical LED may be removed, and a chip forming process such as electrode formation may be further performed on the exposed semiconductor layer.

수직형 LED와 같은 반도체 발광소자를 구성하는 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되어 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/GaN 다중양자우물구조)을 구비한다. 제1 반도체층(30) 및 제2 반도체층(50)은 다층 구조로 이루어질 수 있으며, 복수의 반도체층(30,40,50) 내외에 다른 물질로 된 층(예: 버퍼층, ITO 전류 확산 전극)이 구비될 수도 있다. 복수의 반도체층(30,40,50)은 성장 기판(10)을 이용하여 성장된다. 성장 기판은 복수의 반도체층(30,40,50)이 성장가능하다면 특별히 제한되지 않으며, 복수의 반도체층(30,40,50)을 이루는 물질을 고려하여 선택되며, 예를 들어, Si, SiC, GaAs, Al2O3, ZnO로 이루어질 수 있다. 복수의 반도체층(30,40,50)이 3족 질화물 반도체로 이루어지는 경우에, 사파이어(Al2O3) 기판이 주로 사용되고 있다.A plurality of semiconductor layers 30, 40, and 50 constituting a semiconductor light emitting device such as a vertical type LED includes a first semiconductor layer 30 (e.g., n-type GaN) having a first conductivity, And an active layer 40 (for example, p-type GaN) interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes E.g., an InGaN / GaN multiple quantum well structure). The first semiconductor layer 30 and the second semiconductor layer 50 may have a multi-layered structure. The first semiconductor layer 30 and the second semiconductor layer 50 may include a layer made of a different material inside or outside the plurality of semiconductor layers 30, May be provided. The plurality of semiconductor layers 30, 40, and 50 are grown using the growth substrate 10. The growth substrate is not particularly limited as long as a plurality of semiconductor layers 30, 40, 50 can be grown, and is selected in consideration of a material constituting the plurality of semiconductor layers 30, 40, 50. For example, Si, SiC , GaAs, Al 2 O 3 , and ZnO. In the case where the plurality of semiconductor layers 30, 40, and 50 are made of a group III nitride semiconductor, a sapphire (Al 2 O 3 ) substrate is mainly used.

제1 휨 억제 기판(101)은 성장 기판(10)에 형성되는 복수의 반도체층(30,40,50)으로부터 성장 기판(10)을 제거할 때 복수의 반도체층(30,40,50)의 휨을 억제한다. 복수의 반도체층과 휨 억제 기판(101,102)의 사이에는 지지층(1)이 구비되어 있다. 지지층(1)은 복수의 반도체층에 본딩 물질(4)에 의해 접합되어 있으며, 희생층(2)에 의해 본딩층(5)과 접합되어 있다. 지지층(1), 희생층(2), 본딩층(5), 및 제1 휨 억제 기판(101) 전체를 복수의 반도체층의 휨을 억제하는 휨 억제 구조물로 볼 수도 있으며, 이렇게 지지층(1), 희생층(2), 본딩층(5), 및 제1 휨 억제 기판(101)이 일체화되어 기판 본딩 및 디본딩 장치의 고정부에 장착 및 탈착되는 것도 가능하다. 다른 관점에서, 복수의 반도체층(30,40,50), 본딩 물질(4), 및 지지층(1)이 일체화된 결합체를 본 예에서의 반도체 소자 기판(107)으로 볼 수 있다.The first bending inhibiting substrate 101 is formed on the surface of the growth substrate 10 such that when the growth substrate 10 is removed from the plurality of semiconductor layers 30, Thereby suppressing warpage. A supporting layer (1) is provided between the plurality of semiconductor layers and the bending inhibiting substrates (101, 102). The support layer 1 is bonded to a plurality of semiconductor layers by a bonding material 4 and is bonded to the bonding layer 5 by a sacrifice layer 2. The entirety of the support layer 1, the sacrificial layer 2, the bonding layer 5 and the first bending inhibiting substrate 101 may be regarded as a bending inhibiting structure for suppressing warping of a plurality of semiconductor layers. It is also possible that the sacrificial layer 2, the bonding layer 5, and the first bending inhibiting substrate 101 are integrated and mounted on and detached from the fixed portion of the substrate bonding and debonding device. In other respects, a combined body in which the plurality of semiconductor layers 30, 40, and 50, the bonding material 4, and the supporting layer 1 are integrated can be seen as the semiconductor element substrate 107 in this example.

레이저 리프트-오프 공정 이후, 지지층(1)으로부터 제1 휨 억제 기판(101)을 분리한다. 이 과정은 도 13 내지 도 21에서 설명된 디본딩 모듈(640)에서 수행될 수 있다. 예를 들어, 디본딩 모듈(640)의 고정부(301)에 성장 기판(10)이 제거된 수직형 LED 측을 고정하고, 제1 휨 억제 기판(101)의 홀(3a)에 제거용액(9)을 공급하여 수행할 수 있다. 이와 다르게, 도 24에 제시된 바와 같이, 고정 시트(105; 예: 블루테이프)를 성장 기판(10)이 제거된 수직형 LED 측(202)에 접합하고, 제1 휨 억제 기판(101)의 홀(3a)에 제거용액(9)을 공급하여 수행할 수 있다. 도 25는 디본딩 방법의 다른 예를 설명하기 위한 도면으로서, 예를 들어, 도 25에 제시된 바와 같이, 제거용액(9)이 담긴 용기를 사용하여 베치(batch) 방식으로 제1 휨 억제 기판(101)과 지지층(1)을 분리할 수 있다. 이와 같이, 베치(batch) 방식의 디본딩 방법은 복수의 기판을 한꺼번에 디본딩 공정을 수행할 수 있는 장점이 있다. 수직형 LED가 개별 칩으로 분리되어 있어도 고정 시트(105)에 고정되므로, 취급이 쉽다.After the laser lift-off process, the first bending inhibiting substrate 101 is separated from the supporting layer 1. [ This process can be performed in the debonding module 640 described in FIGS. For example, the vertical LED side on which the growth substrate 10 is removed is fixed to the fixing portion 301 of the debonding module 640 and the removing solution ( 9). ≪ / RTI > 24, the fixing sheet 105 (e.g., blue tape) is bonded to the vertical LED side 202 from which the growth substrate 10 has been removed, and the holes of the first bending inhibiting substrate 101 And supplying the removing solution 9 to the cleaning solution 3a. Fig. 25 is a view for explaining another example of the debonding method. As shown in Fig. 25, for example, a first bending inhibiting substrate 101 and the support layer 1 can be separated from each other. As described above, the batch-type debonding method is advantageous in that a plurality of substrates can be bonded together at one time. Even if the vertical type LEDs are separated into individual chips, they are fixed to the fixing sheet 105, which makes handling easy.

도 26 및 도 27는 본 개시에 따른 기판 본딩 및 디본딩 장치를 이용한 반도체 소자 기판의 제조 방법의 또 다른 예를 설명하기 위한 도면들로서, 도 22에서 설명된 바와 같이, 예를 들어, 도 13 내지 도 21에서 설명된 이송 모듈(401), 본딩 모듈(610,620), 및 큐어링 모듈(630)을 사용하여 제1 휨 억제 기판(101)에 지지층(1), 웨이퍼(201)가 접합된 후, 증착 장치 등 반도체 소자 공정에 사용되는 장치로 이동하여, 웨이퍼(201)에 반도체 소자 제조 공정이 진행될 수 있다. 이후, 다시, 기판 본딩 및 디본딩 장치로 이송하고, 회전 모듈(450) 및 본딩 모듈(610,620)을 사용하여 도 26a와 같이, 제1 휨 억제 기판(101)이 회전하여 웨이퍼(201)가 아래로 향하도록 배치되며, 웨이퍼(201)의 아래에 제2 휨 억제 기판(102)이 정렬된다. 이후, 제2 휨 억제 기판(102)과 웨이퍼(201) 위에 형성된 희생층(2)이 접합된다. 이후, 큐어링 공정을 거칠 수 있으며, 디본딩 모듈(640)에서 도 26b에 제시된 바와 같이, 제거용액(9)을 공급하여 제1 휨 억제 기판(101)이 분리된다. Figs. 26 and 27 are diagrams for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure. As shown in Fig. 22, for example, After the support layer 1 and the wafer 201 are bonded to the first bending inhibiting substrate 101 using the transfer module 401, the bonding modules 610 and 620 and the curing module 630 described in Fig. 21, The semiconductor device manufacturing process can be performed on the wafer 201 by moving to an apparatus used for a semiconductor device process such as a deposition apparatus. Thereafter, the wafer 201 is transferred to the substrate bonding and debonding apparatus, and the first bending inhibiting substrate 101 is rotated as shown in FIG. 26A by using the rotation module 450 and the bonding modules 610 and 620, , And the second bending inhibiting substrate 102 is aligned below the wafer 201. [ Thereafter, the second bending inhibiting substrate 102 and the sacrificial layer 2 formed on the wafer 201 are bonded. Thereafter, the curing process may be performed, and the debonding module 640 supplies the removing solution 9 as shown in FIG. 26B to separate the first bending inhibiting substrate 101.

이후, 도 27에 제시된 바와 같이, 블루 테이프(105)를 지지층(1)에 접합하고, 제2 휨 억제 기판(102)의 홀(3a)에 제거용액(9)을 공급하여 웨이퍼(201)로부터 제2 휨 억제 기판(102)을 분리한다.27, the blue tape 105 is bonded to the support layer 1, and the removal solution 9 is supplied to the holes 3a of the second bending inhibiting substrate 102, The second bending inhibiting substrate 102 is separated.

본 개시에 따른 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판(107)의 제조 방법은 도 12에서 설명된 반도체 소자 기판에도 물론 적용될 수 있다.The substrate bonding and debonding apparatus according to the present disclosure and the method for manufacturing the semiconductor element substrate 107 using the same can be applied to the semiconductor element substrate described in FIG.

도 28 내지 도 33은 본 개시에 따른 기판 본딩 및 디본딩 장치를 사용한 반도체 소자 기판의 제조 방법의 또 다른 예를 설명하기 위한 도면들로서, TSV 기판의 제조 방법의 일 예를 설명하는 도면들이다.28 to 33 are diagrams for explaining another example of a method of manufacturing a semiconductor element substrate using the substrate bonding and debonding apparatus according to the present disclosure, and are views for explaining an example of a method of manufacturing a TSV substrate.

먼저, 도 28a에 제시된 바와 같이, 이송 모듈(401)에 의해 제1 휨 억제 기판(101) 및 반도체 소자 기판(107)이 본딩 모듈(610,620)로 이송되며, 고정부(301)에 제1 휨 억제 기판(101)이 고정되고, 반도체 소자 기판(107)을 제1 휨 억제 기판(101) 위에 정렬한다. 제1 휨 억제 기판(101)에 전술된 예들과 같이 본딩층(5)을 형성할 수 있다. 반도체 소자 기판(107)은 도 6, 도 7 및 도 8에서 설명된 반도체 소자 기판(107)을 예로 들 수 있다. 제1 휨 억제 기판(101)과 반도체 소자 기판(107)의 정렬을 위해 제1 휨 억제 기판(101)이 투광성을 가질 수 있으며, 정렬을 위한 마이크로 홀이 형성될 수 있다. 계속해서, 도 28b에 제시된 바와 같이, 희생층(2)과 본딩층(5)이 접합된다. 접합의 방법은 도 6 내지 도 9에서 설명된 방법이 사용될 수 있다. First, as shown in FIG. 28A, the first bending inhibiting substrate 101 and the semiconductor element substrate 107 are transferred to the bonding modules 610 and 620 by the transfer module 401, and the first bending The inhibiting substrate 101 is fixed and the semiconductor element substrate 107 is aligned on the first bending inhibiting substrate 101. [ The bonding layer 5 can be formed on the first bending inhibiting substrate 101 as in the examples described above. The semiconductor element substrate 107 can be exemplified by the semiconductor element substrate 107 described with reference to Figs. 6, 7 and 8. In order to align the first bending inhibiting substrate 101 and the semiconductor element substrate 107, the first bending inhibiting substrate 101 may have a light transmitting property and a microhole for alignment may be formed. Subsequently, as shown in Fig. 28B, the sacrificial layer 2 and the bonding layer 5 are bonded. As the method of bonding, the method described in Figs. 6 to 9 can be used.

다음으로, 기판 본딩 및 디본딩 장치로부터 두께 감소 장치로 이송하여, 도 29a에 제시된 바와 같이, 반도체 소자 기판(107)의 배면을 그라인딩하는 등의 방법으로 두께 감소 공정을 진행한다. 그라인딩 공정에 대해서는 도 7에서 설명된 예가 적용될 수 있다. 두께 감소 공정의 결과 도 29b에 제시된 바와 같이, 반도체 소자(43)가 형성된 측의 반대 측에 그라인딩된 면을 구비하는 배면부(33)가 위로 노출된다. 이때, 반도체 소자 기판에 형성된 도전체(35)는 배면부(33) 측으로 노출될 수 있다.Next, the substrate is transferred from the substrate bonding and debonding apparatus to the thickness reducing apparatus, and the thickness reducing process is performed by, for example, grinding the back surface of the semiconductor element substrate 107 as shown in Fig. 29A. For the grinding process, the example described in Fig. 7 can be applied. As a result of the thickness reduction process, as shown in Fig. 29B, the back surface portion 33 having the grinding surface opposite to the side where the semiconductor element 43 is formed is exposed upward. At this time, the conductor 35 formed on the semiconductor element substrate may be exposed to the back surface portion 33 side.

이와 같은 도전체(35)는 전원 또는 신호 공급 통로 또는, 방열 통로로 사용될 수 있다. 제1 휨 억제 기판(101)은 이와 같이 두께 감소 공정에서 열이나 마찰에 의한 응력으로 인해 반도체 소자 기판(107)이 휘는 등 문제가 발생하는 것을 방지한다. 이후, 기판 본딩 및 디본딩 장치에서 회전 모듈(450) 및 본딩 모듈(610,620)을 사용하여 도 30a에 제시된 바와 같이, 제1 휨 억제 기판(101)이 회전하여 반도체 소자 기판(107)의 배면부(33)가 아래로 향하도록 되며, 제2 휨 억제 기판(102)이 반도체 소자 기판(107)의 아래에 정렬된다. 제1 휨 억제 기판(101)의 회전 전에 반도체 소자 기판(107)의 배면부(33) 위에 희생층(2)이 형성될 수 있다. 이후, 도 30b에 제시된 바와 같이, 반도체 소자 기판(107)을 제2 휨 억제 기판(102)에 본딩층(5)에 접합한다. 다음으로, 큐어링 모듈(630)에서 큐어링 공정이 수행될 수 있으며, 디본딩 모듈(640)에서 제거용액(9)을 제1 휨 억제 기판(101)의 홀(3a)로 제공하여 제1 휨 억제 기판(101)을 반도체 소자 기판(107)으로부터 분리한다(도 30c 참조).Such a conductor 35 can be used as a power supply, a signal supply path, or a heat dissipation path. The first bending inhibiting substrate 101 prevents a problem such as bending of the semiconductor element substrate 107 due to stress caused by heat or friction in the thickness reducing process. 30A, the first bending inhibiting substrate 101 rotates and the rear surface of the semiconductor element substrate 107 is rotated by using the rotation module 450 and the bonding modules 610 and 620 in the substrate bonding and debonding apparatus 33 are oriented downward, and the second bending inhibiting substrate 102 is aligned below the semiconductor element substrate 107. The sacrificial layer 2 may be formed on the back surface portion 33 of the semiconductor element substrate 107 before the rotation of the first bending inhibiting substrate 101. [ Then, as shown in FIG. 30B, the semiconductor element substrate 107 is bonded to the second bending inhibiting substrate 102 with the bonding layer 5. Next, the curing process may be performed in the curing module 630, and the debonding module 640 may provide the removing solution 9 to the holes 3a of the first bending inhibiting substrate 101, The bending inhibiting substrate 101 is separated from the semiconductor element substrate 107 (see Fig. 30C).

계속해서, 도 31a와 같이, 본딩 모듈(610,620)에 제3 휨 억제 기판(103)을 구비하고, 그 위에 추가의 반도체 소자 기판(109)을 준비한다. 예를 들어, 제3 휨 억제 기판(103)에 추가의 반도체 소자 기판(109)을 고정하고, 전술된 방법으로 두께 감소 공정을 수행하여, 그라인딩된 면을 가지는 배면부(33)가 위로 향하도록 준비된다. 이후, 이송 모듈(401)에 의해 제2 휨 억제 기판(102)에 고정된 반도체 소자 기판(107)을 디본딩 모듈(640)로부터 빼내고, 회전 모듈(450) 및 본딩 모듈(610,620)을 사용하여 제2 휨 억제 기판(102)에 고정된 반도체 소자 기판(107)을 추가의 반도체 소자 기판(109) 위에 정렬하고, 도 31b와 같이 이들을 접합한다.Subsequently, as shown in Fig. 31A, a third bending inhibiting substrate 103 is provided on the bonding modules 610 and 620, and a further semiconductor element substrate 109 is prepared thereon. For example, a further semiconductor element substrate 109 is fixed to the third bending inhibiting substrate 103 and the thickness reducing process is performed in the manner described above, so that the backside 33 having the ground plane is prepared do. Thereafter, the semiconductor element substrate 107 fixed to the second bending inhibiting substrate 102 is removed from the debonding module 640 by the transfer module 401 and the semiconductor element substrate 107 is transferred to the second bending inhibiting substrate 102 using the rotation module 450 and the bonding modules 610 and 620 The semiconductor element substrate 107 fixed on the second bending inhibiting substrate 102 is aligned on the additional semiconductor element substrate 109 and bonded together as shown in Fig.

다음으로, 디본딩 모듈(640)에서 제2 휨 억제 기판(102)의 홀(3a)에 제거용액(9)을 제공하여 제2 휨 억제 기판(102)을 반도체 소자 기판(107)으로부터 분리한다(도 32 참조). 그 결과, 2개의 반도체 소자 기판(107,109)이 적층된 반도체 소자 기판 적층 구조물이 제조된다. 이러한 과정을 반복하면, 3개 이상의 반도체 소자 기판 적층 구조물을 제조할 수 있다.Next, in the debonding module 640, the removing solution 9 is provided in the hole 3a of the second bending inhibiting substrate 102 to separate the second bending inhibiting substrate 102 from the semiconductor element substrate 107 (See FIG. 32). As a result, a semiconductor element substrate stacked structure in which two semiconductor element substrates 107 and 109 are stacked is manufactured. By repeating this process, three or more semiconductor element substrate stacked structures can be manufactured.

이후, 도 33a에 제시된 바와 같이, 블루 테이프(105)를 반도체 소자 기판 적층 구조물에 접합하고, 제3 휨 억제 기판(103)의 홀(3a)에 제거용액(9)을 제공하여 희생층(2)을 제거하여 반도체 소자 기판 적층 구조물로부터 제3 휨 억제 기판(103)을 분리한다. 이 과정은 도 25에서 설명된 방법이 사용될 수 있다.Thereafter, as shown in FIG. 33A, the blue tape 105 is bonded to the semiconductor element substrate laminate structure, and the removing solution 9 is provided in the hole 3a of the third bending inhibiting substrate 103 to form the sacrificial layer 2 Is removed to separate the third bending inhibiting substrate 103 from the semiconductor element substrate laminate structure. This process can be performed by the method described in Fig.

본 예에 따른 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법에 의하면, 항상 하나 이상의 휨 억제 기판이 결합된 상태로 공정이 진행되거나, 반도체 소자 기판의 상하가 뒤집어 지므로, 반도체 소자 기판의 상하를 뒤집어 공정을 할 필요가 많은 공정에서 휨 억제에 매우 효과적이고 유용한 장치와 방법을 제공한다.According to the substrate bonding and debonding apparatus and the method for manufacturing a semiconductor element substrate using the substrate according to the present embodiment, since the process proceeds in a state where at least one deflection restraining substrate is always engaged or the upper and lower sides of the semiconductor element substrate are reversed, The present invention provides a highly effective and useful apparatus and method for suppressing warpage in a process in which the process needs to be carried out upside down.

또한, 반도체 소자 기판의 휨이 억제되어 반도체 소자의 수율이 향상된다.Further, warpage of the semiconductor element substrate is suppressed, and the yield of the semiconductor element is improved.

또한, 휨 억제 기판에는 희생층(2) 제거시 사용되는 제거용액을 위한 홀(3a)을 형성함으로써, 레이저 리프트-오프 공정에 비해 저비용이고 간편한 습식식각을 사용할 수 있는 장점이 있다.The formation of the holes 3a for the removal solution used in the removal of the sacrificial layer 2 is advantageous in that a low cost and easy wet etching can be used as compared with the laser lift-off process.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 소자 기판을 본딩 및 디본딩하는 기판 본딩 및 디본딩 장치에 있어서, 반도체 소자 기판을 고정하는 제1 휨 억제 기판;으로서, 반도체 소자 기판과 제1 휨 억제 기판의 사이에 개재된 제1 희생층 제거시 사용되는 제거용액을 위한 통로가 형성된 제1 휨 억제 기판; 그리고 반도체 소자 기판을 기준으로 제1 휨 억제 기판의 반대 측에 구비되며, 제거용액을 위한 통로가 형성된 제2 휨 억제 기판;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(1) A substrate bonding and debonding apparatus for bonding and debonding a semiconductor element substrate, the apparatus comprising: a first bending inhibiting substrate for fixing a semiconductor element substrate, the first bending inhibiting substrate comprising a semiconductor element substrate and a first bending inhibiting substrate 1 < / RTI > sacrificial layer; And a second bending inhibiting substrate provided on an opposite side of the first bending inhibiting substrate with respect to the semiconductor element substrate and having a passage for the removing solution.

기판 본딩 및 디본딩 장치는 휨 억제 기판이 1개인 경우도 포함한다.The substrate bonding and debonding apparatus also includes a case where there is one deflection suppressing substrate.

(2) 통로를 피하여 제1 휨 억제 기판에 형성되며, 반도체 소자 기판에 형성된 제1 희생층과 접합되는 본딩층;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(2) a bonding layer formed on the first bending inhibiting substrate to avoid a passage, the bonding layer being bonded to the first sacrificial layer formed on the semiconductor element substrate.

(3) 제1 휨 억제 기판이 장탈착 가능하게 고정되는 제1 고정부; 그리고 제2 휨 억제 기판이 장탈착 가능하게 고정되는 제2 고정부;를 포함하며, 제1 고정부 및 제2 고정부는 서로 독립적으로 움직이며, 제1 휨 억제 기판 및 제2 휨 억제 기판을 회전 및 이송시키는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(3) a first fixing part, to which the first bending inhibiting board is fixed so as to be detachable; And a second fixing part for fixing the second bending inhibiting board so as to be longitudinally detachable, wherein the first fixing part and the second fixing part move independently of each other, and the first bending inhibiting board and the second bending inhibiting board are rotated And transferring the substrate.

(4) 제2 휨 억제 기판이 반도체 소자 기판에 형성된 제2 희생층에 접합되며, 제1 휨 억제 기판의 통로로 제거용액이 공급되어 제1 희생층이 제거됨에 따라 제1 휨 억제 기판이 반도체 소자 기판으로부터 분리되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(4) The second bending inhibiting substrate is bonded to the second sacrificial layer formed on the semiconductor element substrate. The removal solution is supplied to the first bending inhibiting substrate through the passage to remove the first sacrificing layer, Wherein the substrate is separated from the device substrate.

(5) 제2 휨 억제 기판이 제2 희생층에 접합되기 전에, 제1 휨 억제 기판이 회전하여 반도체 소자 기판의 방향이 뒤집히며, 제2 휨 억제 기판이 방향이 뒤집힌 반도체 소자 기판의 제2 희생층에 접합되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(5) Before the second bending inhibiting substrate is bonded to the second sacrificial layer, the first bending inhibiting substrate rotates and the direction of the semiconductor element substrate is inverted, and the second bending inhibiting substrate faces the second Wherein the sacrificial layer is bonded to the sacrificial layer.

(6) 반도체 소자 기판이 고정된 제2 휨 억제 기판이 회전하여 반도체 소자 기판의 방향이 뒤집히며, 방향이 뒤집힌 반도체 소자 기판에 형성된 제3 희생층에 본딩되는 제3 휨 억제 기판;을 포함하며, 제2 휨 억제 기판의 통로로 제거용액이 공급되어 제2 희생층이 제거됨에 따라 제2 휨 억제 기판이 반도체 소자 기판으로부터 분리되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(6) A third bending inhibiting substrate, wherein the second bending inhibiting substrate on which the semiconductor element substrate is fixed is rotated and the direction of the semiconductor element substrate is inverted and bonded to a third sacrificial layer formed on the inverted semiconductor element substrate And the second bending inhibiting substrate is separated from the semiconductor element substrate as the removal solution is supplied through the passage of the second bending inhibiting substrate to remove the second sacrificial layer.

(7) 제1 고정부 및 제2 고정부를 수용하는 내부 공간을 가지는 본딩 모듈; 그리고 제1 고정부 위로 제1 휨 억제 기판 및 반도체 소자 기판을 이송하는 이송 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(7) a bonding module having an internal space for accommodating the first fixing part and the second fixing part; And a transfer module for transferring the first bending inhibiting substrate and the semiconductor element substrate onto the first fixing part.

(8) 제2 휨 억제 기판을 고정하는 고정부; 그리고 제1 휨 억제 기판의 통로로 제거용액을 공급하는 제거용액 공급부;를 포함하는 디본딩 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(8) a fixing unit for fixing the second bending inhibiting board; And a removing solution supply unit for supplying the removing solution to the first deflection suppressing substrate through the passage.

(9) 제1 휨 억제 기판 및 반도체 소자 기판을 회전하는 회전 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(9) A substrate bonding and debonding device comprising: a first deflection suppressing substrate; and a rotation module for rotating the semiconductor element substrate.

(10) 반도체 소자 기판은 TSV(Through Silicon Via) 기판, 및 반도체 발광소자가 형성된 웨이퍼(wafer) 중 하나를 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.(10) The substrate bonding and debonding apparatus according to any one of the preceding claims, wherein the semiconductor element substrate comprises one of a through silicon via (TSV) substrate and a wafer on which a semiconductor light emitting device is formed.

(11) 반도체 소자 기판을 제조하는 방법에 있어서, 반도체 소자 기판을 고정하는 제1 휨 억제 기판으로서, 반도체 소자 기판과 제1 휨 억제 기판의 사이에 개재된 제1 희생층 제거시 사용되는 제거용액을 위한 통로가 형성된 제1 휨 억제 기판에 반도체 소자 기판을 고정하는 단계; 제1 휨 억제 기판을 회전시켜 반도체 소자 기판의 방향을 뒤집는 단계; 제거용액을 위한 통로가 형성된 제2 휨 억제 기판을 제1 휨 억제 기판의 반대 측에서 제2 희생층을 매개로 반도체 소자 기판에 접합하는 단계; 그리고 제1 휨 억제 기판의 통로로 제거용액을 공급하여 제1 희생층이 제거됨에 따라 제1 휨 억제 기판을 반도체 소자 기판으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법. (11) A method of manufacturing a semiconductor element substrate, comprising: a first deflection suppressing substrate for fixing a semiconductor element substrate, the method comprising: a removing solution used for removing a first sacrificial layer interposed between a semiconductor element substrate and a first deflection suppressing substrate Fixing the semiconductor element substrate to the first bending inhibiting board on which the passages are formed; Reversing the direction of the semiconductor element substrate by rotating the first bending inhibiting substrate; Bonding a second bending inhibiting substrate having a passage for the removing solution to the semiconductor element substrate via a second sacrificial layer on the opposite side of the first bending inhibiting substrate; And removing the first bending inhibiting substrate from the semiconductor element substrate by supplying the removing solution through the passage of the first bending inhibiting substrate to remove the first sacrificing layer. .

(12) 통로를 피하여 제1 휨 억제 기판 및 반도체 소자 기판 중 적어도 하나에 제1 희생층과 접합되는 본딩층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.And forming a bonding layer to be bonded to the first sacrificial layer on at least one of the first bending inhibiting substrate and the semiconductor element substrate by avoiding the passage of the first sacrificial layer (12).

(13) 제1 휨 억제 기판에 반도체 소자 기판을 고정하는 단계는: 제1 고정부 위에 제1 휨 억제 기판을 고정하는 과정; 그리고 제1 휨 억제 기판 위에 반도체 소자 기판을 정렬하고 제2 고정부로 가압하여 제1 휨 억제 기판과 반도체 소자 기판을 접합하는 과정;을 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(13) The step of fixing the semiconductor element substrate to the first bending inhibiting substrate includes: a step of fixing the first bending inhibiting substrate on the first fixing portion; And aligning the semiconductor element substrate on the first bending inhibiting substrate and pressing the second element on the first bending inhibiting substrate to bond the semiconductor element substrate to the first bending inhibiting substrate.

(14) 반도체 소자 기판의 방향을 뒤집는 단계는: 고정부로부터 제1 휨 억제 기판 및 반도체 소자 기판의 고정이 해제되는 과정; 제1 휨 억제 기판 및 반도체 소자 기판 결합체를 로봇팔로 잡아 반도체 소자 기판의 방향을 뒤집는 과정; 제1 휨 억제 기판이 다른 고정부에 고정되는 과정;을 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(14) The step of reversing the direction of the semiconductor element substrate comprises: a step of releasing the first bending inhibiting board and the semiconductor element board from the fixing unit; Reversing the direction of the semiconductor element substrate by holding the first bending inhibiting board and the semiconductor element substrate combination with the robot arm; And fixing the first bending inhibiting substrate to the other fixing portion.

(15) 제2 휨 억제 기판을 제1 휨 억제 기판의 반대 측에서 제2 희생층을 매개로 반도체 소자 기판에 접합하는 단계 이후, 제1 휨 억제 기판을 반도체 소자 기판으로부터 분리하는 단계 전에, 제1 휨 억제 기판, 반도체 소자 기판, 및 제2 휨 억제 기판의 결합체를 큐어링하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판의 제조 방법.(15) After the step of bonding the second bending inhibiting substrate to the semiconductor element substrate via the second sacrificial layer at the side opposite to the first bending inhibiting substrate, before separating the first bending inhibiting substrate from the semiconductor element substrate, 1. A method of manufacturing a semiconductor device substrate, comprising: curing a combination of a first bending inhibiting substrate, a semiconductor element substrate, and a second bending inhibiting substrate.

(16) 제1 휨 억제 기판을 반도체 소자 기판으로부터 분리하는 단계는: 제2 휨 억제 기판을 디본딩 모듈의 고정부에 고정하는 과정; 제1 휨 억제 기판의 통로로 제거용액을 공급하는 과정; 그리고 제1 휨 억제 기판이 분리된 반도체 소자 기판 및 제2 휨 억제 기판을 디본딩 모듈로부터 이탈시키는 과정;을 포함하는 것을 특징으로 하는 반도체 소자 기판의 제조 방법.(16) The step of separating the first bending inhibiting substrate from the semiconductor element substrate comprises: a step of fixing the second bending inhibiting substrate to the fixing portion of the debonding module; A process of supplying the removing solution through the passage of the first bending inhibiting substrate; And separating the semiconductor element substrate and the second bending inhibiting substrate from which the first bending inhibiting substrate has been separated from the debonding module.

(17) 제1 고정부 위에 제1 휨 억제 기판을 고정하는 과정 이후, 제1 휨 억제 기판과 반도체 소자 기판을 접합하는 과정 전에, 통로를 피하여 제1 휨 억제 기판에 제1 희생층과 접합되는 본딩층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(17) After the process of fixing the first bending inhibiting substrate on the first fixing unit, before the process of bonding the first bending inhibiting substrate and the semiconductor element substrate, the first bending inhibiting substrate is bonded to the first bending inhibiting substrate And forming a bonding layer on the semiconductor substrate.

(18) 제1 휨 억제 기판에 반도체 소자 기판이 고정되는 단계는: 제1 휨 억제 기판의 본딩층 위에 지지층을 접합하는 과정; 그리고 성장 기판과 복수의 반도체층을 가지는 수직형 LED를 지지층에 접합하는 과정;을 포함하며, 반도체 소자 기판의 방향이 뒤집히는 단계 전에, 레이저 리프트-오프 방법으로 성장 기판을 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(18) The step of fixing the semiconductor element substrate to the first bending inhibiting substrate includes: a step of bonding the supporting layer on the bonding layer of the first bending inhibiting substrate; And a step of bonding a vertical LED having a growth substrate and a plurality of semiconductor layers to a support layer, wherein the growth substrate is separated by a laser lift-off method before the step of reversing the direction of the semiconductor element substrate ≪ / RTI >

(19) 제1 휨 억제 기판에 반도체 소자 기판이 고정되는 단계는: 제1 휨 억제 기판의 본딩층 위에 지지층을 접합하는 과정; 그리고 지지층 위에 웨이퍼(wafer);를 접합하는 과정;을 포함하며, 반도체 소자 기판의 방향이 뒤집히는 단계 전에, 웨이퍼에 반도체 소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(19) The step of fixing the semiconductor element substrate to the first bending inhibiting substrate includes: a step of bonding the supporting layer on the bonding layer of the first bending inhibiting substrate; And forming a semiconductor element on the wafer before the step of reversing the direction of the semiconductor element substrate includes the step of bonding a wafer to a support layer, .

(20) 반도체 소자 기판은 TSV(Through Silicon Via) 기판이며, 반도체 소자 기판의 방향이 뒤집히는 단계 전에, 반도체 소자 기판이 제1 휨 억제 기판에 고정된 상태에서 TSV 기판의 박막화 공정(thinning process)을 수행하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(20) The semiconductor element substrate is a TSV (Through Silicon Via) substrate. Before the semiconductor element substrate is turned upside down, the thinning process of the TSV substrate is performed while the semiconductor element substrate is fixed to the first bending inhibiting substrate. The method comprising the steps of: providing a substrate;

(21) 제3 휨 억제 기판에 추가의 반도체 소자 기판을 고정하는 단계; 추가의 반도체 소자 기판에 박막화 공정을 수행하는 단계; 반도체 소자 기판으로부터 제1 휨 억제 기판이 분리된 이후, 제2 휨 억제 기판에 고정된 반도체 소자 기판을 추가의 반도체 소자 기판의 박막화 공정이 수행된 측에 적층하는 단계; 그리고 제2 휨 억제 기판의 통로에 제거용액을 제공하여 반도체 소자 기판으로부터 제2 휨 억제 기판을 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 기판을 제조하는 방법.(21) fixing an additional semiconductor element substrate to the third bending inhibiting board; Performing a thinning process on the additional semiconductor element substrate; Stacking a semiconductor element substrate fixed on a second bending inhibiting substrate on a side where a thinning process of an additional semiconductor element substrate is performed after the first bending inhibiting substrate is separated from the semiconductor element substrate; And removing the second deflection inhibiting substrate from the semiconductor element substrate by providing a remover solution in the passage of the second deflection inhibiting substrate.

본 개시에 따른 하나의 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법에 의하면, 항상 하나 이상의 휨 억제 기판이 결합된 상태로 반도체 소자 기판의 상하가 뒤집어 지므로, 반도체 소자 기판의 상하를 뒤집어 공정을 할 필요가 많은 공정에서 휨 억제에 매우 효과적이고 유용한 장치와 방법을 제공한다.According to one substrate bonding and debonding apparatus and a method of manufacturing a semiconductor element substrate using the same according to the present disclosure, since the semiconductor element substrate is turned upside down in a state where at least one deflection suppression substrate is always engaged, It provides a very effective and useful device and method for warping suppression in many processes where it is necessary to turn over.

또한, 반도체 소자 기판의 휨이 억제되어 반도체 소자의 수율이 향상된다.Further, warpage of the semiconductor element substrate is suppressed, and the yield of the semiconductor element is improved.

또한, 휨 억제 기판에 희생층 제거용액을 위한 통로를 형성함으로써, 레이저 리프트-오프 공정에 비해 저비용이고 간편한 습식식각을 사용할 수 있는 장점이 있다.In addition, by forming a passageway for the sacrificial layer removing solution on the deflection suppressing substrate, it is advantageous to use a low-cost and simple wet etching as compared with the laser lift-off process.

107, 109 : 반도체 소자 기판, 2: 희생층 3: 휨 억제층
5: 본딩층 3a: 홀 101: 제1 휨 억제 기판 102: 제2 휨 억제 기판
103: 제3 휨 억제 기판 105: 고정 시트 201: 웨이퍼
610, 620: 본딩 모듈 630: 큐어링 모듈 640: 디본딩 모듈107, 109: semiconductor element substrate, 2: sacrificial layer 3: bending inhibiting layer
5: bonding layer 3a: hole 101: first bending inhibiting substrate 102: second bending inhibiting substrate
103: third bending inhibiting substrate 105: fixing sheet 201: wafer
610, 620: bonding module 630: curing module 640: debonding module

Claims (10)

반도체 소자 기판을 본딩 및 디본딩하는 기판 본딩 및 디본딩 장치에 있어서,
반도체 소자 기판을 고정하는 제1 휨 억제 기판;으로서, 반도체 소자 기판과 제1 휨 억제 기판의 사이에 개재된 제1 희생층 제거시 사용되는 제거용액을 위한 통로가 형성된 제1 휨 억제 기판; 그리고
반도체 소자 기판을 기준으로 제1 휨 억제 기판의 반대 측에 구비되며, 제거용액을 위한 통로가 형성된 제2 휨 억제 기판;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.A substrate bonding and debonding apparatus for bonding and debonding semiconductor element substrates,
A first bending inhibiting substrate for fixing a semiconductor element substrate, comprising: a first bending inhibiting substrate having a passage for a removing solution used for removing a first sacrificial layer interposed between a semiconductor element substrate and a first bending inhibiting substrate; And
And a second bending inhibiting substrate provided on an opposite side of the first bending inhibiting substrate with respect to the semiconductor element substrate and having a passage for the removing solution. 청구항 1에 있어서,
통로를 피하여 제1 휨 억제 기판에 형성되며, 반도체 소자 기판에 형성된 제1 희생층과 접합되는 본딩층;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method according to claim 1,
And a bonding layer formed on the first bending inhibiting substrate to avoid the passage, the bonding layer being bonded to the first sacrificial layer formed on the semiconductor element substrate. 청구항 1에 있어서,
제1 휨 억제 기판이 장탈착 가능하게 고정되는 제1 고정부; 그리고
제2 휨 억제 기판이 장탈착 가능하게 고정되는 제2 고정부;를 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method according to claim 1,
A first fixing part, to which the first bending inhibiting board is fixedly detachably attached; And
And a second fixing part (20) on which the second bending inhibiting substrate (20) is fixed so as to be removable. 청구항 1에 있어서,
제2 휨 억제 기판이 반도체 소자 기판에 형성된 제2 희생층에 접합되며,
제1 휨 억제 기판의 통로로 제거용액이 공급되어 제1 희생층이 제거됨에 따라 제1 휨 억제 기판이 반도체 소자 기판으로부터 분리되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method according to claim 1,
The second bending inhibiting substrate is bonded to the second sacrificial layer formed on the semiconductor element substrate,
Wherein the first deflection inhibiting substrate is separated from the semiconductor element substrate as the removal solution is supplied through the passage of the first deflection inhibiting substrate and the first sacrificial layer is removed. 청구항 4에 있어서,
제2 휨 억제 기판이 제2 희생층에 접합되기 전에,
제1 휨 억제 기판이 회전하여 반도체 소자 기판의 방향이 뒤집히며, 제2 휨 억제 기판이 방향이 뒤집힌 반도체 소자 기판의 제2 희생층에 접합되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method of claim 4,
Before the second bending inhibiting substrate is bonded to the second sacrificial layer,
Wherein the first deflection restraining substrate is rotated so that the direction of the semiconductor element substrate is reversed and the second deflection restraining substrate is bonded to the second sacrificial layer of the inverted semiconductor element substrate. 청구항 5에 있어서,
반도체 소자 기판이 고정된 제2 휨 억제 기판이 회전하여 반도체 소자 기판의 방향이 뒤집히며,
방향이 뒤집힌 반도체 소자 기판에 형성된 제3 희생층에 본딩되는 제3 휨 억제 기판;을 포함하며,
제2 휨 억제 기판의 통로로 제거용액이 공급되어 제2 희생층이 제거됨에 따라 제2 휨 억제 기판이 반도체 소자 기판으로부터 분리되는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method of claim 5,
The second deflection suppressing substrate on which the semiconductor element substrate is fixed rotates, and the direction of the semiconductor element substrate is inverted,
And a third bending inhibiting substrate bonded to a third sacrificial layer formed on the inverted semiconductor element substrate,
Wherein the second deflection inhibiting substrate is separated from the semiconductor element substrate as the removal solution is supplied through the passage of the second deflection inhibiting substrate and the second sacrificial layer is removed. 청구항 3에 있어서,
제1 고정부 및 제2 고정부를 수용하는 내부 공간을 가지는 본딩 모듈; 그리고
제1 고정부 위로 제1 휨 억제 기판 및 반도체 소자 기판을 이송하는 이송 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method of claim 3,
A bonding module having an internal space for accommodating the first fixing part and the second fixing part; And
And a transfer module for transferring the first bending inhibiting substrate and the semiconductor element substrate onto the first fixing part. 청구항 4에 있어서,
제2 휨 억제 기판을 고정하는 고정부; 그리고
제1 휨 억제 기판의 통로로 제거용액을 공급하는 제거용액 공급부;를 포함하는 디본딩 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method of claim 4,
A fixing unit fixing the second bending inhibiting substrate; And
And a removing solution supply unit for supplying the removing solution to the first deflection inhibiting substrate through the passage. 청구항 5에 있어서,
제1 휨 억제 기판 및 반도체 소자 기판을 회전하는 회전 모듈;을 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method of claim 5,
And a rotation module for rotating the first bending inhibiting board and the semiconductor element board. 청구항 1에 있어서,
반도체 소자 기판은 TSV(Through Silicon Via) 기판, 및 반도체 발광소자가 형성된 웨이퍼(wafer) 중 하나를 포함하는 것을 특징으로 하는 기판 본딩 및 디본딩 장치.The method according to claim 1,
Wherein the semiconductor element substrate comprises one of a through silicon via (TSV) substrate and a wafer on which a semiconductor light emitting device is formed.
KR1020140121194A 2014-09-12 2014-09-12 Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same KR101652349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140121194A KR101652349B1 (en) 2014-09-12 2014-09-12 Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140121194A KR101652349B1 (en) 2014-09-12 2014-09-12 Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same

Publications (2)

Publication Number Publication Date
KR20160031636A true KR20160031636A (en) 2016-03-23
KR101652349B1 KR101652349B1 (en) 2016-09-12

Family

ID=55645034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140121194A KR101652349B1 (en) 2014-09-12 2014-09-12 Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same

Country Status (1)

Country Link
KR (1) KR101652349B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100061131A (en) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 Method of manufacturing vertical structure nitride-gallium-based semiconductor light emitting device
KR20120063716A (en) * 2010-12-08 2012-06-18 (재)나노소자특화팹센터 Fabricating method of semiconductor device for reuse of substrate
KR20130075264A (en) * 2011-12-27 2013-07-05 서울옵토디바이스주식회사 Method of fabricating light emitting diode
JP5334411B2 (en) * 2007-12-30 2013-11-06 株式会社フジクラ Bonded substrate and method for manufacturing semiconductor device using bonded substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5334411B2 (en) * 2007-12-30 2013-11-06 株式会社フジクラ Bonded substrate and method for manufacturing semiconductor device using bonded substrate
KR20100061131A (en) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 Method of manufacturing vertical structure nitride-gallium-based semiconductor light emitting device
KR20120063716A (en) * 2010-12-08 2012-06-18 (재)나노소자특화팹센터 Fabricating method of semiconductor device for reuse of substrate
KR20130075264A (en) * 2011-12-27 2013-07-05 서울옵토디바이스주식회사 Method of fabricating light emitting diode

Also Published As

Publication number Publication date
KR101652349B1 (en) 2016-09-12

Similar Documents

Publication Publication Date Title
US20220262753A1 (en) Semiconductor device with thin redistribution layers
JP6712579B2 (en) Method of mounting light emitting device on supporting substrate
TWI467796B (en) Substrate removal during led formation
TWI639248B (en) Systems and methods for preparing gan and related materials for micro assembly
KR101911580B1 (en) Method of bonding a semiconductor device to a support substrate
US8183579B2 (en) LED flip-chip package structure with dummy bumps
TWI617055B (en) Light emitting device bonded to a support substrate
US20150243848A1 (en) Light-emitting devices with through-substrate via connections
US9355881B2 (en) Semiconductor device including a dielectric material
JP6470677B2 (en) Encapsulated semiconductor light emitting device
US8324082B1 (en) Method for fabricating conductive substrates for electronic and optoelectronic devices
US20080009095A1 (en) Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same
JP6100794B2 (en) Semiconductor light emitting device having a thick metal layer
KR101652350B1 (en) Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same
US10424524B2 (en) Multiple wafers fabrication technique on large carrier with warpage control stiffener
KR101652349B1 (en) Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same
WO2013081328A1 (en) Light emitting diode package and method of manufacturing light emitting diode package
KR101574267B1 (en) Supporting substrate for light eimming device and method of manufacturing a light emitting device using the same
KR101553659B1 (en) Supporting substrate for semiconductor device and method of manufacturing the semiconductor device using the same
KR20150118617A (en) Supporting substrate for semiconductor optical device and method of manufacturing the semiconductor optical device using the same
US20230134799A1 (en) Method for manufacturing light-emitting device
TW201314959A (en) Wafer level processing of LEDs using carrier wafer
KR20150139680A (en) Supporting substrate for semiconductor optical device and method of manufacturing the semiconductor optical device using the same
KR20160034861A (en) Supporting substrate for light eimming device and method of manufacturing a light emitting device using the same
KR20150073506A (en) Supporting substrate for light eimming device and method of manufacturing a light emitting device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant