KR20220166979A - Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same - Google Patents

Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same Download PDF

Info

Publication number
KR20220166979A
KR20220166979A KR1020210075938A KR20210075938A KR20220166979A KR 20220166979 A KR20220166979 A KR 20220166979A KR 1020210075938 A KR1020210075938 A KR 1020210075938A KR 20210075938 A KR20210075938 A KR 20210075938A KR 20220166979 A KR20220166979 A KR 20220166979A
Authority
KR
South Korea
Prior art keywords
region
jfet
gate region
bottom gate
channel
Prior art date
Application number
KR1020210075938A
Other languages
Korean (ko)
Other versions
KR102484300B1 (en
Inventor
김지만
지희환
홍송화
Original Assignee
주식회사 키파운드리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 키파운드리 filed Critical 주식회사 키파운드리
Priority to KR1020210075938A priority Critical patent/KR102484300B1/en
Priority to US17/554,205 priority patent/US11923368B2/en
Publication of KR20220166979A publication Critical patent/KR20220166979A/en
Application granted granted Critical
Publication of KR102484300B1 publication Critical patent/KR102484300B1/en
Priority to US18/423,674 priority patent/US20240243132A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Proposed in the present invention are a semiconductor device including a junction gate field effect transistor having multiple pinch-off voltages (Vp) and a manufacturing method thereof. The semiconductor device of the present invention comprises: a first JFET having a first pinch-off voltage formed on a substrate; and a second JFET having a second pinch-off voltage higher than the first pinch-off voltage. The first JFET includes a first top gate region, a first channel region, and a first bottom gate region, and the first channel region and the first bottom gate region are formed of different conductivity types. The second JFET includes a second top gate region, a second channel region, and a second bottom gate region, and the second channel region and the second bottom gate region are formed of different conductivity types.

Description

다중의 핀치-오프 전압을 가진 정션 게이트 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그의 제조방법{Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same}Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same}

본 발명은 다중의 핀치-오프 전압 (pinch-off voltage, Vp)을 가지는 정션 게이트 전계 효과 트랜지스터(Junction FET Transistor, 이하 JFET)을 포함하는 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device including a junction gate field effect transistor (JFET) having multiple pinch-off voltages (Vp) and a manufacturing method thereof.

정션 게이트 전계 효과 트랜지스터(Junction FET Transistor, 이하 JFET)에서 여러가지 핀치-오프 전압 (pinch-off voltage) 또는 컷-오프(Cut-off) 전압이 필요한 경우에는 채널 영역에 불순물의 도핑 에너지나 도핑 량 등을 조절하여 채널 영역마다 서로 상이한 핀치-오프 전압을 가지도록 제조하였다. 이럴 경우 핀치-오프 전압에 따라 각각의 JFET를 만들어야 하기 때문에 각 소자 마다 포토 공정 및 확산 공정 등이 추가되는 문제가 있다. 이는 제조 시간 및 제조 비용의 증가로 이어진다. When various pinch-off voltages or cut-off voltages are required in a junction gate field effect transistor (JFET), the doping energy or doping amount of impurities in the channel region was adjusted to have different pinch-off voltages for each channel region. In this case, since each JFET must be made according to the pinch-off voltage, there is a problem in that a photo process and a diffusion process are added for each device. This leads to an increase in manufacturing time and manufacturing cost.

그래서 단일의 핀치-오프 전압을 가지는 JFET이 종종 사용되고 있다. 그러나 하나의 핀치-오프 전압을 제공하는 JFET를 사용할 경우, IC 칩 내의 여러 동작 전압을 모두 충족시키기 위하여 비교적 낮은 핀치-오프 전압을 선택하여 사용해야만 했다. 이렇게 할 경우 상대적으로 높은 핀치-오프 전압을 사용할 때 보다 전류 구동 능력이 저하되는 문제를 초래하는 문제가 있었다. Thus, JFETs with a single pinch-off voltage are often used. However, when using a JFET providing one pinch-off voltage, a relatively low pinch-off voltage had to be selected and used in order to satisfy all of the various operating voltages in the IC chip. In this case, there is a problem in that current driving capability is lowered than when a relatively high pinch-off voltage is used.

물론 JFET의 면적을 크게 설계하여 전류 구동 능력을 보상할 수 있었지만, IC 칩의 면적이 커지는 또 다른 문제를 초래한다. Of course, it was possible to compensate for the current driving ability by designing a large area of the JFET, but another problem arises in that the area of the IC chip becomes large.

본 발명의 실시 예에 따른 목적은 반도체 제조공정을 개선하여 다중의 핀치-오프 전압을 가지는 JFET이 구비된 반도체 소자와 이의 제조방법을 제공하는 것이다.An object according to an embodiment of the present invention is to provide a semiconductor device equipped with JFETs having multiple pinch-off voltages and a manufacturing method thereof by improving a semiconductor manufacturing process.

본 발명의 실시 예에 따른 다른 목적은 채널 영역의 불순물 도핑 깊이를 조절하여 다중의 핀치-오프 전압을 제공하는 JFET이 구비된 반도체 소자와 이의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor device including a JFET that provides multiple pinch-off voltages by adjusting the impurity doping depth of a channel region and a manufacturing method thereof.

상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 반도체 소자는, 기판에 형성된 제1 핀치-오프 전압 (pinch-off voltage)을 갖는 제1 JFET; 및 상기 제1 핀치-오프 전압 (pinch-off voltage)보다 높은 제2 핀치-오프 전압 (pinch-off voltage)을 갖는 제2 JFET를 포함하고, 상기 제1 JFET는, 상기 기판 표면에 형성된 제1 탑 게이트 영역; 상기 제1 탑 게이트 영역을 둘러싸는 제1 채널 영역; 및 상기 제1 채널 영역 하부에 형성된 제1 바텀 게이트 영역을 포함하고, 상기 제1 채널 영역과 상기 제1 바텀 게이트 영역은 서로 다른 도전형으로 형성되고, 상기 제2 JFET는, 상기 기판 표면에 형성되고, 상기 기판 표면을 기준으로, 상기 제1 탑 게이트 영역과 같은 깊이를 갖는 제2 탑 게이트 영역; 상기 제2 탑 게이트 영역을 둘러싸고, 상기 기판 표면을 기준으로, 상기 제1 채널 영역보다 깊게 형성되는 제2 채널 영역; 및 상기 제2 채널 영역 하부에 형성되고, 상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역보다 깊은, 제2 바텀 게이트 영역을 포함하고, 상기 제2 채널 영역과 상기 제2 바텀 게이트 영역은 서로 다른 도전형으로 형성된다. A semiconductor device according to an embodiment of the present invention for achieving the above object may include a first JFET formed on a substrate and having a first pinch-off voltage; and a second JFET having a second pinch-off voltage higher than the first pinch-off voltage, wherein the first JFET comprises a first pinch-off voltage formed on a surface of the substrate. top gate area; a first channel region surrounding the first top gate region; and a first bottom gate region formed under the first channel region, wherein the first channel region and the first bottom gate region have different conductivity types, and the second JFET is formed on a surface of the substrate. a second top gate region having the same depth as the first top gate region with respect to the substrate surface; a second channel region surrounding the second top gate region and formed to be deeper than the first channel region with respect to the substrate surface; and a second bottom gate region formed under the second channel region and deeper than the first bottom gate region with respect to the substrate surface, wherein the second channel region and the second bottom gate region are mutually related to each other. formed in different conductivity types.

상기 제1 JFET는, 상기 제1 채널 영역에 형성되고, 상기 제1 탑 게이트 영역과 떨어져 형성된 제1 고농도 소스 영역 및 제1 고농도 드레인 영역을 더 포함하고, 상기 제2 JFET는, 상기 제2 채널 영역에 형성되고, 상기 제2 탑 게이트 영역과 떨어져 형성된 제2 고농도 소스 영역 및 제2 고농도 드레인 영역을 더 포함한다. The first JFET further includes a first heavily-doped source region and a first heavily-doped drain region formed in the first channel region and separated from the first top gate region, wherein the second JFET comprises: and a second heavily-doped source region and a second heavily-doped drain region formed in the region and separated from the second top gate region.

상기 제1 JFET는, 상기 제1 채널 영역과 접촉하며 형성된 제1 소자 분리막을 더 포함하고, 상기 제1 바텀 게이트 영역과 상기 제1 소자 분리막은 서로 직접 접촉하여 형성되고, 상기 제2 JFET는, 상기 제2 채널 영역과 접촉하며 형성된 제2 소자 분리막을 더 포함하고, 상기 제2 바텀 게이트 영역과 상기 제2 소자 분리막은 서로 이격되도록 형성된다.The first JFET further includes a first device isolation film formed in contact with the first channel region, the first bottom gate region and the first device isolation film formed in direct contact with each other, and the second JFET, The device may further include a second device isolation layer formed in contact with the second channel region, wherein the second bottom gate region and the second device isolation layer are spaced apart from each other.

상기 제1 JFET는, 상기 제1 바텀 게이트 영역과 같은 도전형으로 형성되고, 상기 제1 바텀 게이트 영역을 둘러싸도록 형성되는 제1 웰 영역을 더 포함하고, 상기 제2 JFET는, 상기 제2 바텀 게이트 영역과 같은 도전형으로 형성되고, 상기 제2 바텀 게이트 영역을 둘러싸도록 형성되는 제2 웰 영역을 더 포함한다.The first JFET further includes a first well region formed to have the same conductivity type as the first bottom gate region and to surround the first bottom gate region, and wherein the second JFET comprises: A second well region having the same conductivity type as the gate region and surrounding the second bottom gate region may be further included.

상기 제1 JFET는, 상기 제1 탑 게이트 영역 주변에 형성된 실리사이드 블라킹 막을 더 포함한다.The first JFET further includes a silicide blocking layer formed around the first top gate region.

상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역의 저면의 깊이가 상기 제2 바텀 게이트 영역의 저면의 깊이보다 작게 형성된다.A depth of the bottom of the first bottom gate region is smaller than a depth of the bottom of the second bottom gate region with respect to the surface of the substrate.

상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 반도체 소자 제조방법은, 제1 JFET 영역에 제1 JFET를 형성하고, 제2 JFET 영역에 제2 JFET를 형성하기 위해 기판을 준비하는 단계; 상기 제1 JFET 영역에 버퍼막을 형성하는 단계; 상기 제2 JFET 영역은 상기 기판이 노출되는 단계; 상기 버퍼막을 마스크로 사용하여, 상기 기판에 제1 이온 주입을 실시하여 상기 제1 및 제2 JFET 영역에 각각 제1 및 제2 바텀 게이트 영역을 동시에 형성하는 단계; 상기 버퍼막을 마스크로 사용하여, 상기 기판에 제2 이온 주입을 실시하여 상기 제1 및 제2 JFET 영역에 각각 제1 및 제2 채널 영역을 동시에 형성하는 단계-상기 제1 및 제2 채널 영역은 각각 제1 및 제2 바텀 게이트 영역 상에 형성되고; 상기 1 및 제2 JFET 영역에 각각 제1 및 제2 탑 게이트 영역을 동시에 형성하는 단계; 상기 버퍼막을 제거하는 단계 및 상기 제1 및 제2 탑 게이트 영역에 각각 제1 및 제2 실리사이드 층을 동시에 형성하는 단계를 포함하고, 상기 기판 표면을 기준으로, 상기 제2 채널 영역의 깊이는 상기 제1 채널 영역의 깊이보다 깊게 형성한다.A semiconductor device manufacturing method according to another embodiment of the present invention for achieving the above object includes preparing a substrate to form a first JFET in a first JFET region and a second JFET in a second JFET region; forming a buffer film in the first JFET region; exposing the substrate in the second JFET region; simultaneously forming first and second bottom gate regions in the first and second JFET regions by performing a first ion implantation into the substrate using the buffer layer as a mask; Simultaneously forming first and second channel regions in the first and second JFET regions, respectively, by performing second ion implantation into the substrate using the buffer film as a mask, wherein the first and second channel regions are formed on the first and second bottom gate regions, respectively; simultaneously forming first and second top gate regions in the first and second JFET regions, respectively; removing the buffer layer and simultaneously forming first and second silicide layers in the first and second top gate regions, wherein the depth of the second channel region with respect to the substrate surface is It is formed deeper than the depth of the first channel region.

상기 제1 JFET의 핀치-오프 전압은 상기 제2 JFET의 핀치-오프 전압보다 낮다. A pinch-off voltage of the first JFET is lower than a pinch-off voltage of the second JFET.

상기 제1 JFET는, 상기 제1 채널 영역에 형성되고, 상기 제1 탑 게이트 영역과 떨어져 형성된 제1 고농도 소스 영역 및 제1 고농도 드레인 영역을 형성하는 단계를 더 포함하고, 상기 제2 JFET는, 상기 제2 채널 영역에 형성되고, 상기 제2 탑 게이트 영역과 떨어져 형성된 제2 고농도 소스 영역 및 제2 고농도 드레인 영역을 형성하는 단계를 더 포함한다. The first JFET further includes forming a first heavily-doped source region and a first heavily-doped drain region formed in the first channel region and formed apart from the first top gate region, wherein the second JFET comprises: The method may further include forming a second heavily-doped source region and a second heavily-doped drain region formed in the second channel region and separated from the second top gate region.

상기 제1 JFET는, 상기 기판에 제1 소자 분리막을 형성하는 단계; 상기 제1 소자 분리막을 둘러싸는 제1 웰 영역을 형성하는 단계를 더 포함하고, 상기 제1 바텀 게이트 영역과 상기 제1 소자 분리막은 서로 직접 접촉하여 형성되고, 상기 제2 JFET는, 상기 기판에 복수의 제2 소자 분리막을 형성하는 단계; 상기 복수의 제2 소자 분리막을 둘러싸는 제2 웰 영역을 형성하는 단계를 더 포함하고, 상기 제2 바텀 게이트 영역과 상기 복수의 제2 소자 분리막은 서로 이격되도록 형성된다.In the first JFET, forming a first device isolation film on the substrate; The step of forming a first well region surrounding the first device isolation layer, wherein the first bottom gate region and the first device isolation layer are formed in direct contact with each other, and the second JFET is formed on the substrate forming a plurality of second device isolation layers; The method may further include forming a second well region surrounding the plurality of second device isolation layers, wherein the second bottom gate region and the plurality of second device isolation layers are spaced apart from each other.

상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역의 저면의 깊이가 상기 제2 바텀 게이트 영역의 저면의 깊이보다 작다. A depth of a bottom of the first bottom gate region is less than a depth of a bottom of the second bottom gate region with respect to the surface of the substrate.

상기 기판 표면을 기준으로, 상기 제1 탑 게이트 영역과 상기 제2 탑 게이트 영역 같은 깊이를 갖는다. The first top gate region and the second top gate region have the same depth with respect to the substrate surface.

이상과 같은 본 발명에 따르면, MOSFET 소자 공정을 이용하여 다중의 핀치-오프 전압(pinch-off voltage)을 가지는 JFET이 구비된 반도체 소자를 제조할 수 있다. According to the present invention as described above, a semiconductor device having a JFET having multiple pinch-off voltages can be manufactured using a MOSFET device process.

따라서 서로 다른 핀치-오프 전압을 가지는 JFET를 만들 경우, 각각 별개의 제조공정을 통해 제조했던 종래 기술 대비 제조시간 및 비용을 절감할 수 있는 효과가 있다.Therefore, when manufacturing JFETs having different pinch-off voltages, there is an effect of reducing manufacturing time and cost compared to the prior art manufactured through separate manufacturing processes.

또 IC 칩 내의 전류 구동 능력을 보상하기 위해 종래처럼 JFET의 면적을 크게 설계하지 않아도 되기 때문에, IC 칩 면적을 작게 하여 설계할 수 있는 효과도 있다.In addition, since it is not necessary to design a large area of the JFET as in the prior art to compensate for the current driving capability in the IC chip, there is an effect that the area of the IC chip can be designed with a small area.

도 1은 본 발명의 실시 예에 따른 제1 JFET 단면도다.
도 2은 본 발명의 실시 예에 따른 제2 JFET 단면도다.
도 3은 본 발명의 실시 예에 따른 JFET 시뮬레이션 결과이다.
도 4는 본 발명의 실시 예에 따른 JFET의 게이트 전압(VG) - 드레인 전류(ID) 그래프이다.
도 5는 본 발명의 실시 예에 따른 JFET의 입체도이다.
도 6은 본 발명의 실시 예에 따른 JFET을 포함하는 반도체 소자의 단면도다.
도 7은 본 발명의 실시 예에 따른 JFET을 포함하는 반도체 소자 제조방법을 나타낸 도면이다.1 is a cross-sectional view of a first JFET according to an embodiment of the present invention.
2 is a cross-sectional view of a second JFET according to an embodiment of the present invention.
3 is a JFET simulation result according to an embodiment of the present invention.
4 is a gate voltage (VG)-drain current (ID) graph of a JFET according to an embodiment of the present invention.
5 is a three-dimensional view of a JFET according to an embodiment of the present invention.
6 is a cross-sectional view of a semiconductor device including a JFET according to an embodiment of the present invention.
7 is a diagram illustrating a method of manufacturing a semiconductor device including a JFET according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 실시 예에 따른 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예에 따른 사상 및 기술 범위에 포함되는 모든 변환, 균등 물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 실시 예에 따른 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail. However, this is not intended to be limited to specific embodiments according to embodiments of the present invention, and should be understood to include all conversions, equivalents, or substitutes included in the spirit and technical scope according to embodiments of the present invention. In describing the present invention, if it is determined that a detailed description of a related known technology may obscure the subject matter according to an embodiment of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

본 발명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

공간적으로 상대적인 용어인 아래(below, beneath, lower), 위(above, upper) 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관 관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 아래(below, beneath)로 기술된 소자는 다른 소자의 위(above, upper)에 놓여질 수 있다. 따라서, 예시적인 용어인 아래는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms, such as below, beneath, lower, above, upper, etc., facilitate the correlation between one element or component and another element or component, as shown in the drawing. can be used to describe Spatially relative terms should be understood as encompassing different orientations of elements in use or operation in addition to the orientations shown in the figures. For example, when an element shown in the drawing is turned over, an element described as below or beneath another element may be placed above or above the other element. Accordingly, the exemplary term below may include both directions of down and above. Elements may also be oriented in other orientations, and thus spatially relative terms may be interpreted according to orientation.

본 발명에서 사용되는 “부” 또는 “부분” 등의 일부분을 나타내는 표현은 해당 구성요소가 특정 기능을 포함할 수 있는 장치, 특정 기능을 포함할 수 있는 소프트웨어, 또는 특정 기능을 포함할 수 있는 장치 및 소프트웨어의 결합을 나타낼 수 있음을 의미하나, 꼭 표현된 기능에 한정된다고 할 수는 없으며, 이는 본 발명의 실시 예에 따른 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As used in the present invention, an expression indicating a part such as “part” or “part” refers to a device in which a corresponding component may include a specific function, software which may include a specific function, or a device which may include a specific function. and software, but it cannot be said to be limited to the expressed functions, which is provided only to help a more general understanding according to the embodiment of the present invention, and typical in the field to which the present invention belongs. Numerous modifications and variations from these descriptions are possible to those skilled in the art.

또한, 본 발명에서 사용되는 모든 전기 신호들은 일 예시로서, 본 발명의 실시 예에 따른 회로에 반전기 등을 추가적으로 구비하는 경우 이하 설명될 모든 전기 신호들의 부호가 반대로 바뀔 수 있음을 유의해야 한다. 따라서, 본 발명의 실시 예에 따른 권리 범위는 신호의 방향에 한정되지 않는다.In addition, it should be noted that all electrical signals used in the present invention are just one example, and signs of all electrical signals to be described below may be reversed when an inverter or the like is additionally provided in the circuit according to the embodiment of the present invention. Therefore, the scope of rights according to an embodiment of the present invention is not limited to the direction of a signal.

따라서, 본 발명의 실시 예에 따른 사상은 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit according to the embodiments of the present invention should not be limited to the described embodiments and should not be determined, and all things equivalent or equivalent to the claims as well as the claims to be described later fall within the scope of the spirit of the present invention. would be said to belong.

이하에서는 도면에 도시한 실시 예에 기초하면서 본 발명에 대하여 더욱 상세하게 설명하기로 한다. Hereinafter, the present invention will be described in more detail based on the embodiments shown in the drawings.

도 1은 본 발명의 실시 예에 따른 제1 JFET을 나타낸 단면도다.1 is a cross-sectional view showing a first JFET according to an embodiment of the present invention.

도 1을 참조하면, 제1 JFET(10)은 반도체 기판(110)에 N형 도펀트로 도핑된 깊은 웰 영역(이하 DNW, 120), 복수의 소자 분리막(103, 104, 106, 107), 서로 연결되어 있는 제1 웰 영역(310, 320), 제1 픽업 영역(312, 322), 제1 바텀 게이트 영역(330), 제1 채널 영역(340), 제1 탑 게이트 영역(342), 제1 소스 영역(344) 및 드레인 영역(346), 실리사이드 층(350), 실리사이드 블라킹 막(360)을 포함한다. Referring to FIG. 1 , the first JFET 10 includes a deep well region (hereinafter referred to as DNW, 120) doped with an N-type dopant on a semiconductor substrate 110, a plurality of device isolation films 103, 104, 106, and 107, each other The first well regions 310 and 320 , the first pickup regions 312 and 322 , the first bottom gate region 330 , the first channel region 340 , the first top gate region 342 , and the 1 includes a source region 344 and a drain region 346 , a silicide layer 350 , and a silicide blocking layer 360 .

여기서 제1 웰 영역(310, 320)에 제1 픽업 영역(312, 322)이 형성되고, 제1 채널 영역(340)에 제1 탑 게이트 영역(342), 제1 소스 영역(344) 및 드레인 영역(346)이 형성된다. 제1 탑 게이트 영역(342) 및 제1 바텀 게이트 영역(330)은 P형 도펀트로 이온 주입하여 형성된 영역이다. 제1 채널 영역(340)은 N형 채널 영역으로서, N형 도펀트로 이온 주입하여 형성된 영역이다.Here, the first pickup regions 312 and 322 are formed in the first well regions 310 and 320 , and the first top gate region 342 , the first source region 344 and the drain are formed in the first channel region 340 . A region 346 is formed. The first top gate region 342 and the first bottom gate region 330 are regions formed by ion implantation with a P-type dopant. The first channel region 340 is an N-type channel region and is formed by ion implantation with an N-type dopant.

제1 채널 영역(340)은 깊이, C1을 갖는다. 제1 바텀 게이트 영역(330)은 깊이, B1을 갖는다. 제1 채널 영역(340)은 제1 채널 폭(W1)을 갖는다. 여기서 제1 채널 폭(W1)은 제1 탑 게이트 영역(342)와 제1 바텀 게이트 영역(330) 사이의 거리이다. 제1 탑 게이트 영역(342)의 도핑 농도는 제1 바텀 게이트 영역(330)의 도핑 농도보다 높다. 제1 탑 게이트 영역(342)와 제1 바텀 게이트 영역(330)은 같은 도전형을 갖는데, P형 도핑 영역이다. 그래서 제1 탑 게이트 영역(342)과 제1 바텀 게이트 영역(330) 사이가 채널 영역이 된다. 특정 전압에 의해 채널이 열려서 전류가 흐른다. 반면에, 제1 핀치-오프 전압(Vp)을 넘어서면, 제1 탑 게이트 영역(342)과 제1 바텀 게이트 영역(330) 사이가 서로 연결되어 전류의 흐름을 막을 수 있다. The first channel region 340 has a depth, C1. The first bottom gate region 330 has a depth B1. The first channel region 340 has a first channel width W1. Here, the first channel width W1 is the distance between the first top gate region 342 and the first bottom gate region 330 . The doping concentration of the first top gate region 342 is higher than that of the first bottom gate region 330 . The first top gate region 342 and the first bottom gate region 330 have the same conductivity type and are P-type doped regions. Thus, a region between the first top gate region 342 and the first bottom gate region 330 becomes a channel region. A channel is opened by a specific voltage and current flows. On the other hand, when the first pinch-off voltage Vp is exceeded, the first top gate region 342 and the first bottom gate region 330 are connected to each other to block current flow.

정리하면, 제1 JFET(10)은 제1 핀치-오프 전압 (pinch-off voltage) 또는 제1 컷-오프 전압(cut-off voltage)을 가지며, 기판 표면에 형성된 제1 탑 게이트 영역; 제1 탑 게이트 영역을 둘러싸는 제1 채널 영역; 및 상기 제1 채널 영역 하부에 형성된 제1 바텀 게이트 영역을 포함한다. 여기서 제1 채널 영역과 상기 제1 바텀 게이트 영역은 서로 다른 도전형으로 형성된다. In summary, the first JFET 10 includes a first top gate region having a first pinch-off voltage or a first cut-off voltage and formed on a substrate surface; a first channel region surrounding the first top gate region; and a first bottom gate region formed under the first channel region. Here, the first channel region and the first bottom gate region are formed to have different conductivity types.

도 1에서 보듯이 반도체 기판(110) 내에 제1 소자 분리막(106, 107)이 형성된다. 제1 소자 분리막(106, 107)은 소자들의 분리를 위한 복수의 소자 분리막(103, 104)과 동일한 깊이로 형성되며, 서로 떨어져서 위치한다. As shown in FIG. 1 , first device isolation layers 106 and 107 are formed in the semiconductor substrate 110 . The first device isolation layers 106 and 107 are formed to the same depth as the plurality of device isolation layers 103 and 104 for device isolation and are spaced apart from each other.

도 1에서 제1 웰 영역(310, 320)은 바텀 게이트 영역(330)을 둘러싸면서 형성된다. 그리고 제1 웰 영역(310, 320)은 제1 소자 분리막(106, 107)과 접촉하며 형성되고, 제1 소자 분리막(106, 107)보다 더 깊게 형성되고 있다. 여기서 설명의 편의를 위하여 제1 웰 영역(310, 320)으로 구분하고 있지만, 도 5를 보면 서로 연결된 하나의 웰 영역임을 알 수 있다.In FIG. 1 , the first well regions 310 and 320 are formed surrounding the bottom gate region 330 . Also, the first well regions 310 and 320 are formed in contact with the first device isolation layers 106 and 107 and are formed deeper than the first device isolation layers 106 and 107 . Here, for convenience of description, the first well regions 310 and 320 are divided, but referring to FIG. 5 , it can be seen that they are one well region connected to each other.

제1 채널 영역(340)과 제1 바텀 게이트 영역(330)은 경계 면이 서로 접해 있다. 제1 채널 영역(340)은 N형 불순물이 도핑되어 형성된 N형 웰 영역이고, 제1 바텀 게이트 영역(330)은 P 타입 불순물이 도핑되어 형성된 P형 웰 영역이다. 제1 채널 영역(340)은 제1 소자 분리막(106, 107) 사이에 위치하고, 제1 바텀 게이트 영역(330)은 제1 웰 영역(310, 320)을 연결하도록 위치한다. 제1 바텀 게이트 영역(330)은 제1 소자 분리막(106, 107)과 접하여 형성된다. The boundary surfaces of the first channel region 340 and the first bottom gate region 330 contact each other. The first channel region 340 is an N-type well region doped with N-type impurities, and the first bottom gate region 330 is a P-type well region doped with P-type impurities. The first channel region 340 is positioned between the first isolation layers 106 and 107 , and the first bottom gate region 330 is positioned to connect the first well regions 310 and 320 . The first bottom gate region 330 is formed in contact with the first device isolation layers 106 and 107 .

도 2는 본 발명의 실시 예에 따른 제2 JFET을 나타낸 단면도다.2 is a cross-sectional view showing a second JFET according to an embodiment of the present invention.

도 2을 참조하면, 제2 JFET(20)은 반도체 기판(110)에 DNW(120), 복수의 소자 분리막(104, 105, 108, 109), 서로 연결되어 있는 제2 웰 영역(410, 420), 제2 픽업 영역(412, 422), 제2 바텀 게이트 영역(430), 제2 채널 영역(440), 제2 탑 게이트 영역(442), 제2 소스 영역(444) 및 드레인 영역(446), 실리사이드 층(450), 실리사이드 블라킹 막(460)를 포함한다. Referring to FIG. 2 , the second JFET 20 includes a DNW 120 on a semiconductor substrate 110, a plurality of device isolation films 104, 105, 108, and 109, and second well regions 410 and 420 connected to each other. ), the second pickup regions 412 and 422, the second bottom gate region 430, the second channel region 440, the second top gate region 442, the second source region 444 and the drain region 446 ), a silicide layer 450, and a silicide blocking layer 460.

여기서 제2 웰 영역(410, 420)에 제2 픽업 영역(412, 422)이 형성되고, 제2 채널 영역(440)에 제2 탑 게이트 영역(442), 제2 소스 영역(444) 및 드레인 영역(446)이 형성된다. 제2 탑 게이트 영역(442) 및 제2 바텀 게이트 영역(430)은 P형 도펀트로 이온 주입하여 형성된 영역이다. 제2 채널 영역(440)은 N형 채널 영역으로서, N형 도펀트로 이온 주입하여 형성된 영역이다.Here, the second pickup regions 412 and 422 are formed in the second well regions 410 and 420 , and the second top gate region 442 , the second source region 444 and the drain are formed in the second channel region 440 . A region 446 is formed. The second top gate region 442 and the second bottom gate region 430 are regions formed by ion implantation with a P-type dopant. The second channel region 440 is an N-type channel region and is formed by ion implantation with an N-type dopant.

제2 채널 영역(440)은 깊이, C2를 갖는다. 제2 바텀 게이트 영역(430)은 깊이, B2를 갖는다. 제2 채널 영역(440)은 제2 채널 폭(W2)을 갖는다. 여기서 제2 채널 폭(W2)는 제2 탑 게이트 영역(442)와 제2 바텀 게이트 영역(430) 사이의 거리이다. 제2 탑 게이트 영역(442)의 도핑 농도는 제2 바텀 게이트 영역(430)의 도핑 농도보다 높다. 제2 탑 게이트 영역(442)와 제2 바텀 게이트 영역(430)은 같은 도전형을 갖는데, P형 도핑 영역이다. 그래서 제2 탑 게이트 영역(442)과 제2 바텀 게이트 영역(430) 사이가 채널 영역이 된다. 특정 전압에 의해 채널이 열려서 전류가 흐른다. 반면에, 제2 핀치-오프 전압(또는 컷-오프 전압)을 넘어서면, 제2 탑 게이트 영역(442)과 제2 바텀 게이트 영역(430) 사이가 서로 연결되어 전류의 흐름을 막을 수 있다.The second channel region 440 has a depth, C2. The second bottom gate region 430 has a depth B2. The second channel region 440 has a second channel width W2. Here, the second channel width W2 is a distance between the second top gate region 442 and the second bottom gate region 430 . The doping concentration of the second top gate region 442 is higher than that of the second bottom gate region 430 . The second top gate region 442 and the second bottom gate region 430 have the same conductivity type and are P-type doped regions. Thus, a region between the second top gate region 442 and the second bottom gate region 430 becomes a channel region. A channel is opened by a specific voltage and current flows. On the other hand, when the second pinch-off voltage (or cut-off voltage) is exceeded, the second top gate region 442 and the second bottom gate region 430 are connected to each other to prevent current flow.

정리하면, 제2 JFET(20)은 제2 핀치-오프 전압 (pinch-off voltage), 또는 제2 컷-오프 전압(cut-off voltage)을 가지며, 기판 표면에 형성된 제2 탑 게이트 영역; 제2 탑 게이트 영역을 둘러싸는 제2 채널 영역; 및 제2 채널 영역 하부에 형성된 제2 바텀 게이트 영역을 포함한다. 여기서 제2 채널 영역과 상기 제2 바텀 게이트 영역은 서로 다른 도전형으로 형성된다. In summary, the second JFET 20 includes a second top gate region having a second pinch-off voltage or a second cut-off voltage and formed on a substrate surface; a second channel region surrounding the second top gate region; and a second bottom gate region formed under the second channel region. Here, the second channel region and the second bottom gate region are formed to have different conductivity types.

도 2에서 보듯이 반도체 기판(110) 내에 제2 소자 분리막(108, 109)가 형성된다. 제2 소자 분리막(108, 109)는 소자들의 분리를 위한 복수의 소자 분리막(104, 105)과 동일한 깊이로 형성되며, 서로 떨어져서 위치한다. As shown in FIG. 2 , second device isolation films 108 and 109 are formed in the semiconductor substrate 110 . The second device isolation layers 108 and 109 are formed to the same depth as the plurality of device isolation layers 104 and 105 for device isolation and are spaced apart from each other.

도 2에서 제2 웰 영역(410, 420)은 제2 바텀 게이트 영역(430)을 둘러싸면서 형성된다. 그리고 제2 웰 영역(410, 420)은 제2 소자 분리막(108, 109)와 접촉하며 형성되고, 제2 소자 분리막(108, 109)보다 더 깊게 형성되고 있다. 여기서 설명의 편의를 위하여 제2 웰 영역(410, 420)으로 구분하고 있지만, 도 5를 보면 서로 연결된 하나의 웰 영역임을 알 수 있다.In FIG. 2 , the second well regions 410 and 420 are formed surrounding the second bottom gate region 430 . Further, the second well regions 410 and 420 are formed in contact with the second device isolation layers 108 and 109 and are formed deeper than the second device isolation layers 108 and 109 . Here, for convenience of description, the second well regions 410 and 420 are divided, but referring to FIG. 5 , it can be seen that they are one well region connected to each other.

제2 채널 영역(440)과 제2 바텀 게이트 영역(430)은 경계 면이 서로 접해 있다. 제2 채널 영역(440)은 N형 불순물이 도핑되어 형성된 N형 웰 영역이고, 제2 바텀 게이트 영역(430)은 P 타입 불순물이 도핑되어 형성된 P형 웰 영역이다. 제2 채널 영역(440)은 제2 소자 분리막(108, 109) 사이에 위치하고, 제2 바텀 게이트 영역(430)은 제2 웰 영역(410, 420)을 연결하도록 위치한다. 제2 바텀 게이트 영역(430)은 제2 소자 분리막(108, 108)보다 더 깊게 형성되어, 거리 'd'만큼 서로 이격되어 형성된다. 앞서 설명한 바와 같이 제2 JFET(20)의 제2 채널 영역(440)의 채널 영역 폭이 기판(110) 표면의 수직방향으로 더 깊어지기 때문이다. The boundary surfaces of the second channel region 440 and the second bottom gate region 430 are in contact with each other. The second channel region 440 is an N-type well region doped with N-type impurities, and the second bottom gate region 430 is a P-type well region doped with P-type impurities. The second channel region 440 is positioned between the second isolation layers 108 and 109 , and the second bottom gate region 430 is positioned to connect the second well regions 410 and 420 . The second bottom gate region 430 is formed deeper than the second device isolation layers 108 and 108 and is spaced apart from each other by a distance 'd'. As described above, this is because the width of the channel region of the second channel region 440 of the second JFET 20 becomes deeper in the direction perpendicular to the surface of the substrate 110 .

도 2에서 제2 JFET(20)은 제1 JFET(10)과 구조는 유사하다. 차이점은 기판(110) 표면을 기준으로 하여 제2 JFET(20)의 제2 바텀 게이트 영역(430)이 제1 JFET(10)의 제1 바텀 게이트 영역(330)보다 더 아래쪽에 위치하고 있다. 즉 제1 JFET(10)과 제2 JFET(20)을 비교하면, 제2 JFET(20)의 제2 바텀 게이트 영역(430)이 제1 JFET(10)의 제1 바텀 게이트 영역(330)보다 거리 'd' 만큼 더 깊다. 2, the structure of the second JFET 20 is similar to that of the first JFET 10. The difference is that the second bottom gate region 430 of the second JFET 20 is positioned lower than the first bottom gate region 330 of the first JFET 10 based on the surface of the substrate 110 . That is, when comparing the first JFET 10 and the second JFET 20, the second bottom gate region 430 of the second JFET 20 is larger than the first bottom gate region 330 of the first JFET 10. It is deeper by distance 'd'.

이렇게 하는 이유는 제1 JFET(10)와 제2 JFET(20)가 서로 다른 핀치-오프 전압을 가지도록, 제조공정 중 제1 JFET(10)에만 두꺼운 버퍼막(500)을 형성하여 제조하기 때문이다. 두꺼운 버퍼막(500)이 불순물을 블로킹하는 마스크 역할을 하기 때문에, 깊이 또는 폭이 서로 차이가 나는 것이다. 이는 아래의 제조공정을 통해 상세하게 설명한다. 두꺼운 버퍼막(500)은 게이트 절연막 형성 공정에서 같은 스텝에서 형성될 수 있다. 예를 두꺼운 게이트 절연막을 형성할 때 같이 형성될 수 있다. This is because the thick buffer film 500 is formed only on the first JFET 10 during the manufacturing process so that the first JFET 10 and the second JFET 20 have different pinch-off voltages. to be. Since the thick buffer layer 500 serves as a mask for blocking impurities, the depth or width is different from each other. This will be described in detail through the manufacturing process below. The thick buffer layer 500 may be formed at the same step in the gate insulating layer forming process. For example, it may be formed as when forming a thick gate insulating film.

이처럼 도 1 및 도 2에 따르면, 서로 다른 핀치-오프 전압을 제공할 수 있는 JFET를 제조할 수 있다. 도 7의 제조 공정에서 설명하겠지만, 제1 JFET(10)와 제2 JFET(20)은 두꺼운 버퍼막(500)의 유무에 따라 서로 다른 핀치-오프 전압을 제공할 수 있다. 즉 제조공정에서 제1 JFET(10)은 소정 두께의 두꺼운 버퍼막(500)이 형성되고, 제2 JFET(20)은 두꺼운 버퍼막(500)이 미 형성된 상태에서 JFET 채널 영역에 불순물 도핑 공정을 진행하면 핀치-오프 전압을 다르게 할 수 있는 것이다.As such, according to FIGS. 1 and 2 , JFETs capable of providing different pinch-off voltages can be manufactured. As will be described in the manufacturing process of FIG. 7 , the first JFET 10 and the second JFET 20 may provide different pinch-off voltages depending on whether or not the thick buffer layer 500 is present. That is, in the manufacturing process, the first JFET 10 is formed with a thick buffer film 500 having a predetermined thickness, and the second JFET 20 performs an impurity doping process on the JFET channel region in a state where the thick buffer film 500 is not formed. If you proceed, you can make the pinch-off voltage different.

도 3은 본 발명의 실시 예에 따른 JFET 시뮬레이션 결과이다.3 is a JFET simulation result according to an embodiment of the present invention.

먼저, 도 3a를 참조하면, 제1 JFET(10)은 반도체 기판에, 제1 바텀 게이트 영역(330), 제1 채널 영역(340), 제1 탑 게이트 영역(P+, 342)를 포함한다. 제1 채널 영역(340)은 제1 채널 폭(W1)을 갖는다. 여기서 제1 채널 폭(W1)은 제1 탑 게이트 영역(342)와 제1 바텀 게이트 영역(330) 사이의 거리이다. 제1 탑 게이트 영역(342)의 도핑 농도는 제1 바텀 게이트 영역(330)의 도핑 농도보다 높다. 제1 탑 게이트 영역(342)와 제1 바텀 게이트 영역(330)은 같은 도전형을 갖는데, P형 도핑 영역이다. First, referring to FIG. 3A , the first JFET 10 includes a first bottom gate region 330 , a first channel region 340 , and a first top gate region P+ and 342 on a semiconductor substrate. The first channel region 340 has a first channel width W1. Here, the first channel width W1 is the distance between the first top gate region 342 and the first bottom gate region 330 . The doping concentration of the first top gate region 342 is higher than that of the first bottom gate region 330 . The first top gate region 342 and the first bottom gate region 330 have the same conductivity type and are P-type doped regions.

채널 영역을 형성하기 전에, 기판 표면에 두꺼운 버퍼막을 형성하고 이온 주입을 실시한다. 그 경우, 두꺼운 버퍼막에 의해 이온 주입의 깊이가 줄어든다. 그래서 제1 JFET(10)의 경우, 제1 채널 폭(W1)이 제2 JFET(20)의 제2 채널 폭(W2)보다 작게 된다. Before forming the channel region, a thick buffer film is formed on the surface of the substrate and ion implantation is performed. In that case, the depth of ion implantation is reduced by the thick buffer film. Therefore, in the case of the first JFET 10 , the first channel width W1 is smaller than the second channel width W2 of the second JFET 20 .

도 3b를 참조하면, 제2 JFET(20)은 반도체 기판에, 제2 바텀 게이트 영역(430), 제2 채널 영역(440), 제2 탑 게이트 영역(P+, 442)를 포함한다. 제2 채널 영역(440)은 제2 채널 폭(W2)을 갖는다. 여기서 제2 채널 폭(W2)는 제2 탑 게이트 영역(442)와 제2 바텀 게이트 영역(430) 사이의 거리이다. 미세한 차이로 보일 수 있지만, 제1 채널 폭(W1) 보다 제2 채널 폭(W2)이 큰 것을 알 수 있다. 제2 JFET(20)의 채널 영역을 형성할 때 버퍼막 없이 이온 주입을 실시하여 형성된 경우이다. Referring to FIG. 3B , the second JFET 20 includes a second bottom gate region 430 , a second channel region 440 , and a second top gate region P+ 442 on a semiconductor substrate. The second channel region 440 has a second channel width W2. Here, the second channel width W2 is a distance between the second top gate region 442 and the second bottom gate region 430 . Although it may look like a slight difference, it can be seen that the second channel width W2 is greater than the first channel width W1. This is a case where the channel region of the second JFET 20 is formed by performing ion implantation without a buffer film.

도 3a는 제1 채널 영역(340)을 형성할 때 두꺼운 버퍼막(500)을 마스크로 이용한 제1 JFET(10)이다. 반면에 도 3b는 두꺼운 버퍼막(500) 마스크가 전혀 없는 상태에서 채널 영역을 위한 이온 주입을 실시하여 제2 채널 영역(440)을 형성하는 제2 JFET(20)이다. 이를 보면 각각의 채널 폭이 상이한 것을 알 수 있다. 제2 JFET의 채널 폭(W2)가 제1 JFET의 채널 폭(W1)보다 더 크게 형성되고 있음을 알 수 있다. FIG. 3A shows the first JFET 10 using the thick buffer layer 500 as a mask when forming the first channel region 340 . On the other hand, FIG. 3B shows the second JFET 20 in which the second channel region 440 is formed by performing ion implantation for the channel region in a state in which there is no mask of the thick buffer layer 500 at all. Looking at this, it can be seen that each channel has a different width. It can be seen that the channel width W2 of the second JFET is larger than the channel width W1 of the first JFET.

도 3a 및 3b에서 보듯이, 제1 채널 영역(340)의 저면의 깊이(C1)가 제2 채널 영역(440)의 저면의 깊이(C2)보다 작다. 제1 바텀 게이트 영역(330)의 저면의 깊이(B1)가 상기 제2 바텀 게이트 영역(430)의 저면의 깊이(B2)보다 작다. 그러나 제1 탑 게이트 영역(P+, 342)와 제2 탑 게이트 영역(P+, 442)의 깊이는 서로 동일하다. 왜냐하면 동일한 공정 조건으로 같은 스텝에서 형성되기 때문이다. 제1 탑 게이트 영역(P+, 342)와 제2 탑 게이트 영역(P+, 442)을 이온 주입할 때는 두꺼운 버퍼막(500)이 없이 형성되기 때문이다. As shown in FIGS. 3A and 3B , the depth C1 of the bottom of the first channel region 340 is smaller than the depth C2 of the bottom of the second channel region 440 . The depth B1 of the bottom of the first bottom gate region 330 is smaller than the depth B2 of the bottom of the second bottom gate region 430 . However, the depths of the first top gate region P+ 342 and the second top gate region P+ 442 are the same. This is because they are formed in the same step under the same process conditions. This is because the first top gate region P+ 342 and the second top gate region P+ 442 are formed without the thick buffer layer 500 when ion implantation is performed.

도 4는 본 발명의 실시 예에 따른 JFET의 게이트 전압(VG) - 드레인 전류(ID) 그래프이다.4 is a gate voltage (VG)-drain current (ID) graph of a JFET according to an embodiment of the present invention.

도 4에서 P1 곡선은 채널 폭이 작은 제1 JFET(10) 소자를 나타낸다. P2 곡선은 채널 폭이 큰 제2 JFET(20) 소자를 말한다. 제1 JFET(10) 소자의 핀치-오프 전압은 -1V 내지 -2V 사이에 있다. 제2 JFET(20) 소자의 핀치-오프 전압은 -5V 내지 -4V 사이에 존재한다. 절대값 기준으로, 제1 JFET(10) 소자의 핀치-오프 전압이 제2 JFET(20) 소자의 핀치-오프 전압보다 더 낮다. 이는 앞서 설명한 도 3와 같이 제1 JFET(10) 소자의 채널 폭이 제2 JFET(20) 소자의 채널 폭보다 작기 때문이다.In FIG. 4, the P1 curve represents the first JFET 10 device having a small channel width. The P2 curve refers to the second JFET 20 device having a large channel width. The pinch-off voltage of the first JFET 10 device is between -1V and -2V. The pinch-off voltage of the second JFET 20 device is between -5V and -4V. On an absolute value basis, the pinch-off voltage of the first JFET (10) device is lower than the pinch-off voltage of the second JFET (20) device. This is because the channel width of the first JFET 10 element is smaller than the channel width of the second JFET 20 element, as shown in FIG. 3 described above.

도 5는 본 발명의 실시 예에 따른 제1 JFET을 포함하는 반도체 소자의 입체도이다. 제2 JFET(20)와 유사하기 때문에, 제1 JFET(10)만 설명한다. 5 is a three-dimensional view of a semiconductor device including a first JFET according to an embodiment of the present invention. Because it is similar to the second JFET 20, only the first JFET 10 is described.

도 5를 참조하면, 반도체 기판(110)에 DNW(120)을 포함한다. DNW(120) 상에 제1 채널 영역(340)과 제1 바텀 게이트 영역(330)이 형성되고, 제1 채널 영역(340)에는 제1 탑 게이트 영역(342), 제1 소스 영역(344) 및 드레인 영역(346)이 형성된다.Referring to FIG. 5 , a DNW 120 is included in a semiconductor substrate 110 . A first channel region 340 and a first bottom gate region 330 are formed on the DNW 120, and a first top gate region 342 and a first source region 344 are formed in the first channel region 340. and a drain region 346 is formed.

그리고 제1 소자 분리막(106,107)은 제1 탑 게이트 영역(342), 제1 소스 영역(344) 및 드레인 영역(346)을 감싸고 있다. 제1 웰 영역(310, 320)은 제1 소자 분리막(106, 107)을 감싸고 있다. 다른 소자 분리막(103, 104)은 제1 웰 영역(310, 320)을 감싸는 구조이다. 또한 다른 소자 분리막(103, 104)을 감싸는 N형 웰 영역(NW, 510, 520)이 형성된다. N형 웰 영역(NW, 510, 520)은 DNW(120)과 전기적으로 연결되어 제1 JFET(10)을 전기적으로 다른 소자와 분리할 수 있다. 제1 바텀 게이트 영역(330)의 깊이(B1)가 N형 웰 영역(NW, 510, 520)의 깊이보다 더 깊게 형성된다. Also, the first device isolation layers 106 and 107 surround the first top gate region 342 , the first source region 344 and the drain region 346 . The first well regions 310 and 320 surround the first device isolation layers 106 and 107 . Other device isolation layers 103 and 104 have a structure surrounding the first well regions 310 and 320 . In addition, N-type well regions NW, 510, and 520 surrounding the other device isolation layers 103 and 104 are formed. The N-type well regions NW, 510, and 520 are electrically connected to the DNW 120 to electrically separate the first JFET 10 from other devices. The depth B1 of the first bottom gate region 330 is formed deeper than the depths of the N-type well regions NW (510, 520).

도 6은 본 발명의 실시 예에 따른 JFET을 포함하는 반도체 소자의 단면도다.6 is a cross-sectional view of a semiconductor device including a JFET according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 실시 예에서 반도체 기판에 LV MOS(100), MV MOS(200), 제1 JFET(10), 제2 JFET(20) 소자들이 함께 형성된 반도체 소자를 예를 든다. LV MOS(100), MV MOS(200), 제1 JFET(10), 제2 JFET(20) 소자들은 EEPROM 소자와 같은 비휘발성(Non-volatile Memory) 반도체 소자와 함께 제조할 수 있다. Referring to FIG. 6, in an embodiment of the present invention, a semiconductor device in which an LV MOS 100, an MV MOS 200, a first JFET 10, and a second JFET 20 are formed together on a semiconductor substrate is exemplified. . The devices of the LV MOS 100, the MV MOS 200, the first JFET 10, and the second JFET 20 may be manufactured together with a non-volatile memory semiconductor device such as an EEPROM device.

각 소자들(10 - 40) 사이는 소자들의 분리를 위하여 일정 깊이의 복수의 소자 분리막(101 - 105)이 형성된다. 복수의 소자 분리막(101 - 105)의 깊이는 모두 동일하다. A plurality of element isolation layers 101 to 105 having a predetermined depth are formed between the elements 10 to 40 to separate the elements. The depths of the plurality of device isolation layers 101 to 105 are all the same.

복수의 소자 분리막(101 - 105)은 LOCOS, 얕은 깊이 트렌치(shallow trench isolation, 줄여서 STI), 중간 깊이 트렌치(medium trench isolation, 줄여서 MTI), 깊은 깊이 트렌치 (deep trench isolation, 줄여서 DTI) 등 사용 가능하다. 본 발명의 실시 예에서 STI를 소자 분리막으로 사용하였다. The plurality of device isolation films 101 - 105 can use LOCOS, shallow trench isolation (STI for short), medium trench isolation (MTI for short), deep trench isolation (DTI for short), etc. Do. In an embodiment of the present invention, STI was used as a device isolation layer.

그리고 제1 JFET(10)과 제2 JFET(20) 내에는 제1 소자 분리막(106, 107) 및 제2 소자 분리막(108, 109)이 형성된다. 제1 소자 분리막(106, 107) 및 제2 소자 분리막(108, 109)은 복수의 소자 분리막(101 - 105)과 동일한 깊이를 가진다. 또한 같은 스텝에서 동시에 형성된다. 제1 소자 분리막(106, 107) 및 제2 소자 분리막(108, 109)은 제1 JFET(10)과 제2 JFET(20)의 제1 채널 영역(340) 및 제2 채널 영역(440)을 둘러싸도록 형성될 수 있다. Also, first device isolation layers 106 and 107 and second device isolation layers 108 and 109 are formed in the first JFET 10 and the second JFET 20 . The first device isolation layers 106 and 107 and the second device isolation layers 108 and 109 have the same depth as the plurality of device isolation layers 101 - 105 . They are also formed simultaneously in the same step. The first device isolation layers 106 and 107 and the second device isolation layers 108 and 109 form the first and second channel regions 340 and 440 of the first JFET 10 and the second JFET 20 . It can be formed to enclose.

반도체 기판(110)에 N형 도펀트로 도핑된 깊은 웰 영역(이하 DNW, 120)이 형성된다. LV MOS(100)은 DNW(120)에 P형 도펀트로 도핑된 P형 웰 영역(이하 PW 영역, 130)이 형성된다. PW 영역(130)은 소자 분리막(101, 102)보다 더 깊게 형성된다. 그리고 PW 영역(130)에는 N형 불순물로 도핑된 NMOS 드레인 영역(132) 및 소스 영역(134)이 형성된다. NMOS 드레인 영역(132) 및 소스 영역(134)은 각각 소자 분리막(101, 102)과 게이트 전극(150) 사이에 위치한다.A deep well region (hereinafter referred to as DNW, 120) doped with an N-type dopant is formed in the semiconductor substrate 110 . In the LV MOS 100 , a P-type well region (hereinafter referred to as a PW region) 130 doped with a P-type dopant is formed in the DNW 120 . The PW region 130 is formed deeper than the isolation layers 101 and 102 . An NMOS drain region 132 and a source region 134 doped with N-type impurities are formed in the PW region 130 . The NMOS drain region 132 and the source region 134 are positioned between the device isolation layers 101 and 102 and the gate electrode 150, respectively.

LV MOS(100)은 반도체 기판(110)상에 형성된 제1 게이트 전극(144)을 포함한다. 제1 게이트 전극(144) 아래에는 소정 두께의 제1 게이트 절연막(142)이 형성되고, 제1 게이트 전극(144)의 측면에는 제1 LDD 스페이서(146)가 형성된다. The LV MOS 100 includes a first gate electrode 144 formed on a semiconductor substrate 110 . A first gate insulating layer 142 having a predetermined thickness is formed under the first gate electrode 144 , and a first LDD spacer 146 is formed on a side surface of the first gate electrode 144 .

LV MOS(100)의 제1 게이트 전극(144), NMOS 드레인 영역(132) 및 소스 영역(134)의 표면에는 실리사이드 층(150)이 형성된다.A silicide layer 150 is formed on the surfaces of the first gate electrode 144 , the NMOS drain region 132 and the source region 134 of the LV MOS 100 .

MV MOS(200)의 DNW(120)에 N형 도핑 물질로 형성된 N형 웰 영역(줄여서 NW 영역, 230)이 형성된다. NW 영역(230)은 소자 분리막(102, 103)보다 더 깊게 형성된다. 그리고 NW 영역(230)에는 P 타입 불순물로 도핑된 PMOS 드레인 영역(232) 및 소스 영역(234)이 형성된다. PMOS 드레인 영역(232) 및 소스 영역(234)은 각각 소자 분리막(102, 103)과 제2 게이트 전극(244) 사이에 위치한다.In the DNW 120 of the MV MOS 200, an N-type well region (NW region for short) 230 formed of an N-type doping material is formed. The NW region 230 is formed deeper than the device isolation layers 102 and 103 . A PMOS drain region 232 and a source region 234 doped with P-type impurities are formed in the NW region 230 . The PMOS drain region 232 and the source region 234 are positioned between the device isolation layers 102 and 103 and the second gate electrode 244, respectively.

MV MOS(200)은 반도체 기판(110)상에 형성된 제2 게이트 전극(244)을 포함한다. 제2 게이트 전극(244) 아래에는 소정 두께의 제2 게이트 절연막(242)이 형성되고, 제2 게이트 전극(244)의 측면에는 제2 LDD 스페이서(246)가 형성되어 있다. The MV MOS 200 includes a second gate electrode 244 formed on the semiconductor substrate 110 . A second gate insulating layer 242 having a predetermined thickness is formed under the second gate electrode 244 , and a second LDD spacer 246 is formed on a side surface of the second gate electrode 244 .

MV MOS(200)의 제2 게이트 전극(244), PMOS 드레인 영역(232) 및 소스 영역(234)의 표면에는 실리사이드 층(250)이 형성된다.A silicide layer 250 is formed on the surfaces of the second gate electrode 244 , the PMOS drain region 232 and the source region 234 of the MV MOS 200 .

도 6에서 보듯이 LV MOS(100)과 MV MOS(200)은 제1 및 제2 게이트 전극(144, 244)의 폭이 다르다. MV MOS(200)이 LV MOS(100)보다 고전압에서 동작하기 때문에 MV MOS(200)의 제2 게이트 전극(244)의 폭이 LV MOS(100)의 제1 게이트 전극(144)보다 더 크다. 마찬가지로 MV MOS(200)의 제2 게이트 절연막(242)의 두께가 LV MOS(100)의 제1 게이트 절연막(142)보다 더 두껍다. As shown in FIG. 6 , the first and second gate electrodes 144 and 244 of the LV MOS 100 and the MV MOS 200 have different widths. Since the MV MOS 200 operates at a higher voltage than the LV MOS 100, the width of the second gate electrode 244 of the MV MOS 200 is greater than that of the first gate electrode 144 of the LV MOS 100. Similarly, the second gate insulating layer 242 of the MV MOS 200 is thicker than the first gate insulating layer 142 of the LV MOS 100 .

제1 JFET(10)과 제2 JFET(20)은 서로 다른 핀치-오프 전압을 가지는 JFET이다. 제1 JFET(10)이 제2 JFET(20)보다 낮은 핀치-오프 전압을 갖는다. 서로 다른 핀치-오프 전압을 가지기 위해서, 도 6 에서 보듯이 제1 및 제2 채널 영역(340, 400)이 서로 다른 채널 폭을 갖게 한다. 여기서 채널 폭은 탑 게이트 영역(342, 442)와 바텀 게이트 영역(330, 430) 사이의 거리를 말한다. 그 거리가 클수록 채널 폭이 커지고, 그에 따라 핀치-오프 전압 (pinch-off voltage)이 커지는 것이다. 탑 게이트 영역(342, 442)은 기판 표면에 위치하기 때문에 탑 게이트 영역으로 부를 수 있다. 또한 바텀 게이트 영역(330, 430)은 아래쪽에 위치하기 때문에 바텀 게이트 영역으로 부를 수 있다. 그래서 탑 게이트 영역(342, 442)과 바텀 게이트 영역(330, 430) 사이가 채널 영역이 된다. 특정 전압에 의해 채널이 열려서 전류가 흐른다. 반면에 핀치-오프 전압을 넘어서면, 탑 게이트 영역(342, 442)과 바텀 게이트 영역(330, 430) 사이가 서로 붙게되어 전류의 흐름을 막을 수 있다. The first JFET 10 and the second JFET 20 are JFETs having different pinch-off voltages. The first JFET 10 has a lower pinch-off voltage than the second JFET 20 . In order to have different pinch-off voltages, as shown in FIG. 6, the first and second channel regions 340 and 400 have different channel widths. Here, the channel width refers to a distance between the top gate regions 342 and 442 and the bottom gate regions 330 and 430 . As the distance increases, the channel width increases and, accordingly, the pinch-off voltage increases. Since the top gate regions 342 and 442 are located on the substrate surface, they may be referred to as top gate regions. In addition, the bottom gate regions 330 and 430 may be referred to as bottom gate regions because they are positioned below. Thus, a channel region is formed between the top gate regions 342 and 442 and the bottom gate regions 330 and 430 . A channel is opened by a specific voltage and current flows. On the other hand, when the pinch-off voltage is exceeded, the top gate regions 342 and 442 and the bottom gate regions 330 and 430 are attached to each other, preventing current flow.

도 7은 본 발명의 실시 예에 따른 JFET을 포함하는 반도체 소자 제조방법을 나타낸 도면이다. 7 is a diagram illustrating a method of manufacturing a semiconductor device including a JFET according to an embodiment of the present invention.

도 7a을 참조하면 반도체 기판(110)에 LV MOS(100), MV MOS(200), 제1 JFET(10), 제2 JFET(20) 소자들을 분리하기 위해 복수의 소자 분리막(101 - 105)을 형성한다. 제1 JFET(10)과 제2 JFET(20)의 JFET는 서로 상이한 핀치-오프 전압을 제공한다. JFET는 제공할 핀치-오프 전압에 따라 소자 영역을 더 형성할 수도 있다. 복수의 소자 분리막(101 - 105)은 각 영역을 구획하도록 기판 표면에서 소정 깊이로 형성하며, 실시 예는 STI 공정이 채택된다.Referring to FIG. 7A , a plurality of device isolation films 101 to 105 are provided to isolate the LV MOS 100, the MV MOS 200, the first JFET 10, and the second JFET 20 devices on the semiconductor substrate 110. form The JFETs of the first JFET 10 and the second JFET 20 provide different pinch-off voltages from each other. The JFET may further form a device region depending on the pinch-off voltage to provide. A plurality of device isolation films 101 to 105 are formed to a predetermined depth on the substrate surface to partition each region, and the STI process is adopted in the embodiment.

나아가 제1 JFET(10)과 제2 JFET(20)에는 제1 소자 분리막(106, 107) 및 제2 소자 분리막(108, 109)이 더 형성된다. 제1 소자 분리막(106, 107) 및 제2 소자 분리막(108, 109)은 복수의 소자 분리막(101 - 105)과 깊이는 동일하며 서로 이격되어 형성된다. 제1 소자 분리막(106, 107) 사이에 나중에 제1 채널 영역(340)이 형성된다. 마찬가지로 제2 소자 분리막(108, 109) 사이에 나중에 제2 채널 영역(440)이 형성된다.Furthermore, first device isolation layers 106 and 107 and second device isolation layers 108 and 109 are further formed on the first JFET 10 and the second JFET 20 . The first device isolation layers 106 and 107 and the second device isolation layers 108 and 109 have the same depth as the plurality of device isolation layers 101 to 105 and are spaced apart from each other. A first channel region 340 is later formed between the first device isolation layers 106 and 107 . Similarly, a second channel region 440 is later formed between the second device isolation layers 108 and 109 .

도 7b를 참조하면 반도체 기판(110)과 제1 및 제2 바텀 게이트 영역과 전기적 분리를 위해 DNW(120)을 형성한다. DNW(120)은 N-타입 불순물이 제공되며, 상기한 분리 막들(101 - 109)보다 더 깊게 형성된다. Referring to FIG. 7B , a DNW 120 is formed to electrically separate the semiconductor substrate 110 from the first and second bottom gate regions. The DNW 120 is provided with N-type impurities and is formed deeper than the above-described separation films 101 to 109.

도 7c를 참조하면, DNW(120)에 웰 영역 형성 공정이 실시된다. 도 7c에서 보듯이 LV MOS(100)에 PW 영역(130)이 형성되고, MV MOS(200)에 NW 영역(230)이 형성된다. 또 제1 JFET(10)과 제 4영역(40)을 보면 제1 웰 영역(310, 320) 및 제2 웰 영역(410, 420)이 형성된다. 앞서 설명한 바와 같이 제1 웰 영역(310, 320)은 서로 연결된 구조이다. 제2 웰 영역(410, 420)도 서로 연결된 구조이다.Referring to FIG. 7C , a process of forming a well region is performed on the DNW 120 . As shown in FIG. 7C , the PW region 130 is formed in the LV MOS 100 and the NW region 230 is formed in the MV MOS 200 . Also, when looking at the first JFET 10 and the fourth region 40, first well regions 310 and 320 and second well regions 410 and 420 are formed. As described above, the first well regions 310 and 320 have a structure connected to each other. The second well regions 410 and 420 are also connected to each other.

도 7c에서 웰 영역들의 깊이는 모두 동일하게 형성되고 있다. LV MOS(100) 및 MV MOS(200)에 형성된 PW 영역(130)과 NW 영역(230)은 복수의 소자 분리막(101과 102, 102와 103) 사이에 위치한다. 그리고 제1 JFET(10)의 제1 웰 영역(310, 320)은 소자 분리막(103, 104)과 제1 소자 분리막(106, 107) 사이에 위치한다. 제2 JFET(20)의 제2 웰 영역(410, 420)은 소자 분리막(104, 105)과 제2 소자 분리막(108, 109) 사이에 위치한다. In FIG. 7C , all well regions have the same depth. The PW region 130 and the NW region 230 formed in the LV MOS 100 and the MV MOS 200 are positioned between the plurality of device isolation layers 101 and 102 and 102 and 103 . Also, the first well regions 310 and 320 of the first JFET 10 are positioned between the device isolation layers 103 and 104 and the first device isolation layers 106 and 107 . The second well regions 410 and 420 of the second JFET 20 are positioned between the device isolation layers 104 and 105 and the second device isolation layers 108 and 109 .

도 7d는 두꺼운 버퍼막이 형성되는 도면이다. 7D is a diagram in which a thick buffer film is formed.

도 7d를 참조하면, 두꺼운 버퍼막(500) 형성 공정은 JFET 중 상대적으로 낮은 핀치-오프 전압이 설정될 소자에 적용한다. 실시 예는 제1 JFET(10)의 JFET이 -1V 내지 -2V의 핀치-오프 전압, 제2 JFET(20)의 JFET이 -3V 내지 -5V 핀치-오프 전압을 제공하도록, 제1 JFET(10)에 두꺼운 버퍼막(500)을 형성한다. 제2 JFET(20)에는 두꺼운 버퍼막(500)이 형성되지 않는다. 즉 두꺼운 버퍼막(500)의 형성 여부에 따라 핀치-오프 전압이 달라질 수 있다. 도 7d에서 두꺼운 버퍼막(500)은 제1 채널 영역(340) 위에 형성된다. 두꺼운 버퍼막(500)은 게이트 절연막 형성 공정에서 이루어진다. 그래서 두꺼운 버퍼막(500)은 일종의 두꺼운 게이트 절연막이 될 수 있다. Referring to FIG. 7D , a process of forming a thick buffer layer 500 is applied to a JFET device to which a relatively low pinch-off voltage is to be set. In the embodiment, the JFET of the first JFET 10 provides a pinch-off voltage of -1V to -2V, and the JFET of the second JFET 20 provides a pinch-off voltage of -3V to -5V, the first JFET 10 ) to form a thick buffer film 500. The thick buffer film 500 is not formed on the second JFET 20 . That is, the pinch-off voltage may vary depending on whether the thick buffer layer 500 is formed. In FIG. 7D , a thick buffer layer 500 is formed on the first channel region 340 . The thick buffer film 500 is formed in a gate insulating film forming process. Thus, the thick buffer layer 500 may be a kind of thick gate insulating layer.

도 7d에서 제1 JFET(10)에 형성되는 두꺼운 버퍼막(500)의 두께에 따라 제1 JFET(10)의 핀치-오프 전압을 조절할 수 있게 된다. In FIG. 7D , the pinch-off voltage of the first JFET 10 can be adjusted according to the thickness of the thick buffer layer 500 formed on the first JFET 10 .

도 7e를 참조하면 LV MOS(100), MV MOS(200) 및 제1 JFET(10)에 각각 제1 및 제2 게이트 절연막(142, 242)을 형성한다. 제2 게이트 절연막(242)의 두께가 제1 게이트 절연막(142)보다 더 두껍게 형성된다. 그리고 두꺼운 버퍼막(500)의 두께가 제2 게이트 절연막(242)보다 더 두껍게 형성된다.Referring to FIG. 7E , first and second gate insulating films 142 and 242 are formed on the LV MOS 100 , the MV MOS 200 and the first JFET 10 , respectively. The second gate insulating layer 242 is formed thicker than the first gate insulating layer 142 . Also, the thickness of the thick buffer layer 500 is thicker than that of the second gate insulating layer 242 .

도 7f를 참조하면, 제1 및 제2 게이트 절연막(142, 242) 위에 각각 제1 및 제2 게이트 전극(144, 244)를 형성한다. 제1 게이트 전극(144)의 폭은 제2 게이트 전극(244, 500)의 폭보다 길다. JFET 영역인 제1 JFET(10)과 제2 JFET(20)에 대해서는 게이트 전극을 형성하지 않는다. Referring to FIG. 7F , first and second gate electrodes 144 and 244 are formed on the first and second gate insulating films 142 and 242 , respectively. The width of the first gate electrode 144 is longer than that of the second gate electrodes 244 and 500 . Gate electrodes are not formed for the first JFET 10 and the second JFET 20, which are JFET regions.

도 7g을 참조하면, 게이트 전극 형성이 완료되면 제1 JFET(10)과 제2 JFET(20)을 대상으로 제1 이온 주입 공정을 실시하여 제1 및 제2 저농도 제1 및 제2 바텀 게이트 영역(330, 430)을 동시에 형성한다. Referring to FIG. 7G , when the formation of the gate electrode is completed, a first ion implantation process is performed on the first JFET 10 and the second JFET 20 to first and second low-concentration first and second bottom gate regions. (330, 430) are formed simultaneously.

그리고 제2 이온 주입 공정을 실시하여 제1 및 제2 채널 영역(340, 440)을 동시에 형성한다. 여기서 제1 및 제2 이온 주입 공정은 두꺼운 버퍼막(500)을 마스크로 이용하여 진행한다. 두꺼운 버퍼막(500)은 제1 및 제2 이온 주입 공정을 할 때 계속 유지된다. Then, the first and second channel regions 340 and 440 are simultaneously formed by performing a second ion implantation process. Here, the first and second ion implantation processes are performed using the thick buffer layer 500 as a mask. The thick buffer layer 500 is continuously maintained during the first and second ion implantation processes.

두꺼운 버퍼막(500)을 마스크로 이용하여 P형 도펀트로서, 보론(boron)을 기판에 주입하여 제1 및 제2 바텀 게이트 영역(330, 430)을 형성한다. 다음에 두꺼운 버퍼막(500)을 마스크로 이용하여 N형 도펀트로서, 포스포러스(phosphorus)를 기판에 주입하여 제1 및 제2 채널 영역(340, 440)을 형성한다. The first and second bottom gate regions 330 and 430 are formed by implanting boron into the substrate as a P-type dopant using the thick buffer layer 500 as a mask. Next, using the thick buffer layer 500 as a mask, phosphorus as an N-type dopant is implanted into the substrate to form first and second channel regions 340 and 440 .

도 7g에서 제1 JFET(10)과 제2 JFET(20)에 형성된 제1 및 제2 채널 영역(340, 440)의 깊이가 다르다. 또한 제1 및 제2 바텀 게이트 영역(330, 430)의 깊이도 서로 다르다. In FIG. 7G , the depths of the first and second channel regions 340 and 440 formed in the first JFET 10 and the second JFET 20 are different. Also, the depths of the first and second bottom gate regions 330 and 430 are different from each other.

도 7g에서 보듯이, 제1 채널 영역(340)의 저면의 깊이(C1)가 제2 채널 영역(440)의 저면의 깊이(C2)보다 작다. 제1 바텀 게이트 영역(330)의 저면의 깊이(B1)가 상기 제2 바텀 게이트 영역(430)의 저면의 깊이(B2)보다 작다.As shown in FIG. 7G , the depth C1 of the bottom of the first channel region 340 is smaller than the depth C2 of the bottom of the second channel region 440 . The depth B1 of the bottom of the first bottom gate region 330 is smaller than the depth B2 of the bottom of the second bottom gate region 430 .

제1 JFET(10)에는 두꺼운 버퍼막(500)이 형성되어 있었기 때문에, 이온 주입 공정에서 두꺼운 버퍼막(500)이 마스크 역할을 해서 불순물을 블로킹하게 된다. 그래서 두꺼운 버퍼막(500)이 형성되어 있던 제1 JFET(10)의 제1 바텀 게이트 영역(330)은 제2 JFET(20)의 제2 바텀 게이트 영역(430)에 비해 상대적으로 기판(110) 표면과 더 가까운 위치에 형성된다. Since the thick buffer film 500 is formed on the first JFET 10 , the thick buffer film 500 serves as a mask to block impurities in the ion implantation process. Thus, the first bottom gate region 330 of the first JFET 10 on which the thick buffer film 500 was formed is relatively larger than the second bottom gate region 430 of the second JFET 20 in the substrate 110. formed closer to the surface.

그리고 도 7g를 보면, 제1 JFET(10)의 제1 바텀 게이트 영역(330)은 제1 소자 분리막(106, 107)과 접촉된다. 그러나, 제2 JFET(20)의 제2 바텀 게이트 영역(430)은 제2 소자 분리막(108, 109)과 소정 간격(d) 이격되어 형성된다. 두꺼운 버퍼막(500)이 없는 제2 JFET(20)의 제2 바텀 게이트 영역(430)이 제2 소자 분리막(108, 109) 보다 더 깊게 형성되기 때문이다. Referring to FIG. 7G , the first bottom gate region 330 of the first JFET 10 is in contact with the first device isolation layers 106 and 107 . However, the second bottom gate region 430 of the second JFET 20 is formed apart from the second device isolation layers 108 and 109 by a predetermined distance d. This is because the second bottom gate region 430 of the second JFET 20 without the thick buffer layer 500 is formed deeper than the second device isolation layers 108 and 109 .

도 7g에서 제1 JFET(10)의 제1 채널 영역(340)의 깊이(C1)이 제2 JFET(20)의 제2 채널 영역(440)의 깊이(C2)보다 작다. 이처럼 채널 영역의 깊이가 작게 형성되면 그만큼 핀치-오프가 쉽게 되고 핀치-오프 전압이 낮아진다. 반면 제2 JFET(20)은 제1 JFET(10)보다 제2 채널 영역의 깊이(C2)가 더 깊게 형성되어 채널 영역이 증가하게 되고, 따라서 핀치-오프 전압이 높아지게 된다. 여기서 앞서 설명한 채널 영역의 폭(W1, W2)는 저농도 및 탑 게이트 영역 간의 가장 짧은 거리를 말한다. 또는 채널 영역의 폭(W1, W2)는 탑(top) 및 바텀(bottom) 게이트 영역 간의 가장 짧은 거리를 말한다. 그러나 채널 영역의 깊이(C1, C2)는 기판 표면을 기준으로 채널 영역의 최대 깊이를 말한다. 그래서 C1, C2 값이 W1, W2 보다는 클 수 있다. In FIG. 7G , the depth C1 of the first channel region 340 of the first JFET 10 is smaller than the depth C2 of the second channel region 440 of the second JFET 20 . As such, when the depth of the channel region is formed small, pinch-off becomes easy and the pinch-off voltage decreases. On the other hand, the depth C2 of the second channel region of the second JFET 20 is formed deeper than that of the first JFET 10, so the channel region increases, and thus the pinch-off voltage increases. Here, the previously described widths W1 and W2 of the channel region refer to the shortest distance between the low-concentration and top-gate regions. Alternatively, the widths W1 and W2 of the channel region refer to the shortest distance between the top and bottom gate regions. However, the depths C1 and C2 of the channel region refer to the maximum depth of the channel region relative to the substrate surface. Therefore, the values of C1 and C2 may be greater than those of W1 and W2.

도 7h를 참조하면 JFET 웰 영역이 형성된 다음에 LV MOS(100)과 MV MOS(200)의 제1 및 제2 게이트 전극(144, 244)주변에 저농도 도핑 영역(lightly doped region) 또는 lightly doped drain (LDD) 형성한다. 그리고 제1 및 제2 LDD 스페이서(146, 246)를 형성한다. 제1 JFET (30) 및 제2 JFET(20)에는 게이트 전극을 형성하지 않았기 때문에 LDD 스페이서를 형성할 필요가 없다. 에치 백 공정으로 제1 및 제2 LDD 스페이서(146, 246) 형성하면서, 제1 JFET(10)에 있던 두꺼운 버퍼막(500)이 모두 제거된다. 즉 LV MOS(100) 및 MV MOS(200)의 제1 및 제2 LDD 스페이서(146, 246)를 형성하는 공정과 제1 JFET(10)의 두꺼운 버퍼막(500)을 제거하는 공정이 동시에 이루어진다.Referring to FIG. 7H, after the JFET well region is formed, a lightly doped region or a lightly doped drain is formed around the first and second gate electrodes 144 and 244 of the LV MOS 100 and the MV MOS 200 (LDD) form. Then, first and second LDD spacers 146 and 246 are formed. Since gate electrodes are not formed on the first JFET 30 and the second JFET 20, there is no need to form an LDD spacer. While forming the first and second LDD spacers 146 and 246 through the etch-back process, all of the thick buffer layer 500 on the first JFET 10 is removed. That is, the process of forming the first and second LDD spacers 146 and 246 of the LV MOS 100 and the MV MOS 200 and the process of removing the thick buffer film 500 of the first JFET 10 are performed simultaneously. .

제1 및 제2 LDD 스페이서(146, 246)를 형성하는 공정까지 완료되면 도 7h와 같이 LV MOS(100) 및 MV MOS(200)에는 제1 및 제2 게이트 전극(144, 244)이 형성되고, 제1 JFET(10)에는 두꺼운 버퍼막(500)이 제거된 상태가 된다.When the process of forming the first and second LDD spacers 146 and 246 is completed, first and second gate electrodes 144 and 244 are formed on the LV MOS 100 and the MV MOS 200 as shown in FIG. 7H . , the thick buffer film 500 is removed from the first JFET 10 .

도 7i를 참조하면, 웰 영역마다 고농도 도핑 영역을 형성한다. 구체적으로 LV MOS(100)의 PW 영역(130)에는 NMOS 소스 영역 및 드레인 영역(132, 134)이 형성되고, MV MOS(200)의 NW 영역(230)에는 PMOS 소스 영역 및 드레인 영역(232, 234)이 형성된다. 그리고 제1 JFET(10)과 제2 JFET(20)을 보면 제1 웰 영역(310, 320) 및 제2 웰 영역(410, 420)에 제1 픽업 영역(312, 322) 및 제2 픽업 영역(412, 422)이 형성되고, 제1 및 제2 채널 영역(340, 440)에는 제1 및 제2 탑 게이트 영역(342, 442), 제1 및 제2 고농도 소스 영역(344, 444) 및 제1 및 제2 고농도 드레인 영역(346, 446)이 형성된다.Referring to FIG. 7I , a high-concentration doped region is formed in each well region. Specifically, the NMOS source and drain regions 132 and 134 are formed in the PW region 130 of the LV MOS 100, and the PMOS source and drain regions 232 and 134 are formed in the NW region 230 of the MV MOS 200. 234) is formed. Also, looking at the first JFET 10 and the second JFET 20 , the first pickup regions 312 and 322 and the second pickup regions 310 and 320 and the second well regions 410 and 420 are 412 and 422 are formed, and in the first and second channel regions 340 and 440, first and second top gate regions 342 and 442, first and second high-concentration source regions 344 and 444, and First and second heavily doped drain regions 346 and 446 are formed.

도 7j를 참조하면 실리사이드(silicide) 공정을 실시하여 제1 및 제2 고농도 소스 영역(344, 444) 및 제1 및 제2 고농도 드레인 영역(346, 446) 위에 실리사이드층(350, 450)을 형성한다. 구체적으로 보면 실리사이드 공정은 LV MOS 내지 제2 JFET(10-40)에 동일하게 적용되며, 실리사이드 층(150, 250, 350, 450)은 소스 영역 및 드레인 영역(132, 134, 232, 234, 344, 346, 444, 446)의 상면, 제1 및 제2 게이트 전극(144, 244)상면, 제1 픽업 영역(312, 322), 제2 픽업 영역(412, 422)과 제1 및 제2 탑 게이트 영역(342, 442) 표면에 형성된다. 그리고 제1 JFET(10)과 제2 JFET(20)에서 제1 및 제2 탑 게이트 영역(342, 442)과 제1 및 제2 소스 영역(344,444) 사이, 제1 및 제2 탑 게이트 영역(342, 442)과 제1 및 제2 고농도 드레인 영역(346, 446) 사이는 실리사이드 블라킹 막(360, 460)이 형성된다. 실리사이드 블라킹 막(360, 460)은 실리사이드 블라킹 막이 형성되어 실리사이드 층이 형성되지 않는다. 예를 들어, 제1 JFET(10)의 경우, 실리사이드 블라킹 막(360, 460)에 의해 제1 및 제2 탑 게이트 영역(342, 442)이 소스 영역(344) 또는 드레인 영역(346)이 분리될 수 있다. Referring to FIG. 7J , a silicide process is performed to form silicide layers 350 and 450 on the first and second highly-concentrated source regions 344 and 444 and the first and second highly-concentrated drain regions 346 and 446 . do. Specifically, the silicide process is equally applied to the LV MOS to the second JFETs 10-40, and the silicide layers 150, 250, 350, and 450 are source and drain regions 132, 134, 232, 234, and 344 . It is formed on the surface of the gate regions 342 and 442 . And between the first and second top gate regions 342 and 442 and the first and second source regions 344 and 444 in the first JFET 10 and the second JFET 20, the first and second top gate regions ( Silicide blocking layers 360 and 460 are formed between the regions 342 and 442 and the first and second highly-concentrated drain regions 346 and 446 . In the silicide blocking layers 360 and 460 , a silicide layer is not formed because a silicide blocking layer is formed. For example, in the case of the first JFET 10 , the first and second top gate regions 342 and 442 form a source region 344 and a drain region 346 by the silicide blocking films 360 and 460 . can be separated

이와 같은 공정에 따라 다중의 핀치-오프 전압을 가지는 JFET이 구비된 반도체 소자가 형성된다. 종래에는 실시 예에서 설명한 서로 다른 핀치-오프 전압을 가지는 JFET를 만들 경우, 제1 JFET의 제조 공정과 제2 JFET의 제조 공정이 독립적으로 진행되었다. 그만큼 제조 시간 및 비용이 증가할 수밖에 없었다.According to this process, a semiconductor device including JFETs having multiple pinch-off voltages is formed. Conventionally, in the case of manufacturing JFETs having different pinch-off voltages described in the embodiments, the manufacturing process of the first JFET and the manufacturing process of the second JFET were independently performed. This inevitably increases manufacturing time and cost.

이상과 같이 본 발명의 실시 예에 따른 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 실시 예에 따른 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 실시 예에 따른 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.As described above, it has been described with reference to the illustrated embodiments according to the embodiments of the present invention, but these are merely examples, and those skilled in the art to which the present invention belongs may It will be apparent that various modifications, changes, and equivalent other embodiments are possible without departing from the spirit and scope. Therefore, the true scope of technical protection according to the embodiments of the present invention should be determined by the technical spirit of the appended claims.

10: 제1 JFET
20: 제2 JFET
100: LV MOS
200: MV MOS
101 ~ 109: 복수의 소자 분리막
110: 반도체 기판
120: 딥-웰 영역 (DNW)
130, 230: 웰 영역
310, 320, 410, 420: JFET 웰 영역
330, 430: 채널 영역
340, 440: 바텀 게이트 영역
132, 134, 232, 234: 고농도 소스 및 드레인 영역
312, 322, 412, 422: 픽업 영역
342, 442; 탑 게이트 영역
344, 444: 고농도 소스 영역
346, 446: 고농도 드레인 영역
150, 250, 350, 450: 실리사이드 층
360, 460: 실리사이드 블라킹 막10: first JFET
20: second JFET
100: LV MOS
200: MV MOS
101 to 109: a plurality of element isolation films
110: semiconductor substrate
120: deep-well region (DNW)
130, 230: well area
310, 320, 410, 420: JFET well area
330, 430: channel area
340, 440: bottom gate area
132, 134, 232, 234: high concentration source and drain regions
312, 322, 412, 422: pickup area
342, 442; top gate area
344, 444: high concentration source area
346, 446: high concentration drain region
150, 250, 350, 450: silicide layer
360, 460: silicide blocking film

Claims (12)

기판에 형성된 제1 핀치-오프 전압 (pinch-off voltage)을 갖는 제1 JFET; 및
상기 제1 핀치-오프 전압 (pinch-off voltage)보다 높은 제2 핀치-오프 전압 (pinch-off voltage)을 갖는 제2 JFET를 포함하고,
상기 제1 JFET는,
상기 기판 표면에 형성된 제1 탑 게이트 영역;
상기 제1 탑 게이트 영역을 둘러싸는 제1 채널 영역; 및
상기 제1 채널 영역 하부에 형성된 제1 바텀 게이트 영역을 포함하고,
상기 제1 채널 영역과 상기 제1 바텀 게이트 영역은 서로 다른 도전형으로 형성되고,
상기 제2 JFET는,
상기 기판 표면에 형성되고, 상기 기판 표면을 기준으로, 상기 제1 탑 게이트 영역과 같은 깊이를 갖는 제2 탑 게이트 영역;
상기 제2 탑 게이트 영역을 둘러싸고, 상기 기판 표면을 기준으로, 상기 제1 채널 영역보다 깊게 형성되는 제2 채널 영역; 및
상기 제2 채널 영역 하부에 형성되고, 상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역보다 깊은, 제2 바텀 게이트 영역을 포함하고,
상기 제2 채널 영역과 상기 제2 바텀 게이트 영역은 서로 다른 도전형으로 형성되는 반도체 소자.
A first JFET having a first pinch-off voltage formed on the substrate; and
A second JFET having a second pinch-off voltage higher than the first pinch-off voltage,
The first JFET,
a first top gate region formed on a surface of the substrate;
a first channel region surrounding the first top gate region; and
A first bottom gate region formed under the first channel region;
The first channel region and the first bottom gate region are formed of different conductivity types;
The second JFET,
a second top gate region formed on the substrate surface and having the same depth as the first top gate region with respect to the substrate surface;
a second channel region surrounding the second top gate region and formed to be deeper than the first channel region with respect to the substrate surface; and
a second bottom gate region formed below the second channel region and deeper than the first bottom gate region with respect to the substrate surface;
The semiconductor device of claim 1 , wherein the second channel region and the second bottom gate region have different conductivity types.
 제 1 항에 있어서,
상기 제1 JFET는,
상기 제1 채널 영역에 형성되고, 상기 제1 탑 게이트 영역과 떨어져 형성된 제1 고농도 소스 영역 및 제1 고농도 드레인 영역을 더 포함하고,
상기 제2 JFET는,
상기 제2 채널 영역에 형성되고, 상기 제2 탑 게이트 영역과 떨어져 형성된 제2 고농도 소스 영역 및 제2 고농도 드레인 영역을 더 포함하는 반도체 소자.
According to claim 1,
The first JFET,
a first heavily-doped source region and a first heavily-doped drain region formed in the first channel region and formed apart from the first top gate region;
The second JFET,
The semiconductor device further includes a second heavily-doped source region and a second heavily-doped drain region formed in the second channel region and separated from the second top gate region.
 제 1 항에 있어서,
상기 제1 JFET는,
상기 제1 채널 영역과 접촉하며 형성된 제1 소자 분리막을 더 포함하고,
상기 제1 바텀 게이트 영역과 상기 제1 소자 분리막은 서로 직접 접촉하여 형성되고,
상기 제2 JFET는,
상기 제2 채널 영역과 접촉하며 형성된 제2 소자 분리막을 더 포함하고,
상기 제2 바텀 게이트 영역과 상기 제2 소자 분리막은 서로 이격되도록 형성되는 반도체 소자.
According to claim 1,
The first JFET,
Further comprising a first device isolation layer formed in contact with the first channel region;
The first bottom gate region and the first device isolation layer are formed in direct contact with each other;
The second JFET,
Further comprising a second element isolation layer formed in contact with the second channel region;
The second bottom gate region and the second device isolation layer are formed to be spaced apart from each other.
 제 1 항에 있어서,
상기 제1 JFET는,
상기 제1 바텀 게이트 영역과 같은 도전형으로 형성되고, 상기 제1 바텀 게이트 영역을 둘러싸도록 형성되는 제1 웰 영역을 더 포함하고,
상기 제2 JFET는,
상기 제2 바텀 게이트 영역과 같은 도전형으로 형성되고, 상기 제2 바텀 게이트 영역을 둘러싸도록 형성되는 제2 웰 영역을 더 포함하는 반도체 소자.
According to claim 1,
The first JFET,
a first well region having the same conductivity as the first bottom gate region and surrounding the first bottom gate region;
The second JFET,
The semiconductor device further includes a second well region formed to have the same conductivity type as the second bottom gate region and to surround the second bottom gate region.
 제 1 항에 있어서,
상기 제1 JFET는,
상기 제1 탑 게이트 영역 주변에 형성된 실리사이드 블라킹 막을 더 포함하는 반도체 소자.
According to claim 1,
The first JFET,
The semiconductor device further includes a silicide blocking layer formed around the first top gate region.
 제 1 항에 있어서,
상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역의 저면의 깊이가 상기 제2 바텀 게이트 영역의 저면의 깊이보다 작은 것을 특징으로 하는 반도체 소자.
According to claim 1,
The semiconductor device according to claim 1 , wherein a depth of a bottom surface of the first bottom gate region is smaller than a depth of a bottom surface of the second bottom gate region with respect to a surface of the substrate.
 제1 JFET 영역에 제1 JFET를 형성하고, 제2 JFET 영역에 제2 JFET를 형성하기 위해 기판을 준비하는 단계;
상기 제1 JFET 영역에 버퍼막을 형성하는 단계;
상기 제2 JFET 영역은 상기 기판이 노출되는 단계;
상기 버퍼막을 마스크로 사용하여, 상기 기판에 제1 이온 주입을 실시하여 상기 제1 및 제2 JFET 영역에 각각 제1 및 제2 바텀 게이트 영역을 동시에 형성하는 단계;
상기 버퍼막을 마스크로 사용하여, 상기 기판에 제2 이온 주입을 실시하여 상기 제1 및 제2 JFET 영역에 각각 제1 및 제2 채널 영역을 동시에 형성하는 단계-상기 제1 및 제2 채널 영역은 각각 제1 및 제2 바텀 게이트 영역 상에 형성되고;
상기 버퍼막을 제거하는 단계;
상기 1 및 제2 JFET 영역에 각각 제1 및 제2 탑 게이트 영역을 동시에 형성하는 단계; 및
상기 제1 및 제2 탑 게이트 영역에 각각 제1 및 제2 실리사이드 층을 동시에 형성하는 단계를 포함하고,
상기 기판 표면을 기준으로, 상기 제2 채널 영역의 깊이는 상기 제1 채널 영역의 깊이보다 깊은, 반도체 소자 제조방법.
preparing a substrate to form a first JFET in a first JFET region and a second JFET in a second JFET region;
forming a buffer film in the first JFET region;
exposing the substrate in the second JFET region;
simultaneously forming first and second bottom gate regions in the first and second JFET regions by performing a first ion implantation into the substrate using the buffer layer as a mask;
Simultaneously forming first and second channel regions in the first and second JFET regions, respectively, by performing second ion implantation into the substrate using the buffer film as a mask, wherein the first and second channel regions are formed on the first and second bottom gate regions, respectively;
removing the buffer layer;
simultaneously forming first and second top gate regions in the first and second JFET regions, respectively; and
Simultaneously forming first and second silicide layers in the first and second top gate regions, respectively;
The method of claim 1 , wherein a depth of the second channel region is greater than a depth of the first channel region with respect to the surface of the substrate.
 제 7 항에 있어서,
상기 제1 JFET의 핀치-오프 전압은 상기 제2 JFET의 핀치-오프 전압보다 낮은 것을 특징으로 하는 반도체 소자 제조방법.
According to claim 7,
The method of manufacturing a semiconductor device, characterized in that the pinch-off voltage of the first JFET is lower than the pinch-off voltage of the second JFET.
 제 7 항에 있어서,
상기 제1 JFET는,
상기 제1 채널 영역에 형성되고, 상기 제1 탑 게이트 영역과 떨어져 형성된 제1 고농도 소스 영역 및 제1 고농도 드레인 영역을 형성하는 단계를 더 포함하고,
상기 제2 JFET는,
상기 제2 채널 영역에 형성되고, 상기 제2 탑 게이트 영역과 떨어져 형성된 제2 고농도 소스 영역 및 제2 고농도 드레인 영역을 형성하는 단계를 더 포함하는 반도체 소자 제조방법.
According to claim 7,
The first JFET,
forming a first heavily-doped source region and a first heavily-doped drain region formed in the first channel region and formed apart from the first top gate region;
The second JFET,
and forming a second heavily-doped source region and a second heavily-doped drain region formed in the second channel region and separated from the second top gate region.
 제 7 항에 있어서,
상기 제1 JFET는,
상기 기판에 제1 소자 분리막을 형성하는 단계;
상기 제1 소자 분리막을 둘러싸는 제1 웰 영역을 형성하는 단계를 더 포함하고,
상기 제1 바텀 게이트 영역과 상기 제1 소자 분리막은 서로 직접 접촉하여 형성되고,
상기 제2 JFET는,
상기 기판에 복수의 제2 소자 분리막을 형성하는 단계;
상기 복수의 제2 소자 분리막을 둘러싸는 제2 웰 영역을 형성하는 단계를 더 포함하고,
상기 제2 바텀 게이트 영역과 상기 복수의 제2 소자 분리막은 서로 이격 되도록 형성되는 반도체 소자 제조방법.
According to claim 7,
The first JFET,
forming a first device isolation film on the substrate;
Forming a first well region surrounding the first device isolation layer;
The first bottom gate region and the first device isolation layer are formed in direct contact with each other;
The second JFET,
forming a plurality of second device isolation films on the substrate;
Forming a second well region surrounding the plurality of second device isolation films;
The second bottom gate region and the plurality of second device isolation layers are formed to be spaced apart from each other.
 제 7 항에 있어서,
상기 기판 표면을 기준으로, 상기 제1 바텀 게이트 영역의 저면의 깊이가 상기 제2 바텀 게이트 영역의 저면의 깊이보다 작은 것을 특징으로 하는 반도체 소자 제조방법.
According to claim 7,
The method of claim 1 , wherein a depth of a bottom surface of the first bottom gate region is smaller than a depth of a bottom surface of the second bottom gate region with respect to the surface of the substrate.
 제 7 항에 있어서,
상기 기판 표면을 기준으로, 상기 제1 탑 게이트 영역과 상기 제2 탑 게이트 영역 같은 깊이를 갖는 것을 특징으로 하는 반도체 소자 제조방법. According to claim 7,
The semiconductor device manufacturing method of claim 1 , wherein the first top gate region and the second top gate region have the same depth with respect to the substrate surface.
KR1020210075938A 2021-06-11 2021-06-11 Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same KR102484300B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210075938A KR102484300B1 (en) 2021-06-11 2021-06-11 Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same
US17/554,205 US11923368B2 (en) 2021-06-11 2021-12-17 Semiconductor device with junction FET transistors having multi pinch-off voltages
US18/423,674 US20240243132A1 (en) 2021-06-11 2024-01-26 Semiconductor device with junction fet transistor having multi pinch-off voltage and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210075938A KR102484300B1 (en) 2021-06-11 2021-06-11 Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20220166979A true KR20220166979A (en) 2022-12-20
KR102484300B1 KR102484300B1 (en) 2023-01-04

Family

ID=84390005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210075938A KR102484300B1 (en) 2021-06-11 2021-06-11 Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same

Country Status (2)

Country Link
US (2) US11923368B2 (en)
KR (1) KR102484300B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222475A1 (en) * 2003-05-09 2004-11-11 Pinghai Hao JFET structure for integrated circuit and fabrication method
US20070278520A1 (en) * 2006-05-31 2007-12-06 Filtronic Compound Semiconductors Limited Field effect transistor having multiple pinch off voltages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503782B2 (en) * 2001-03-02 2003-01-07 Mississippi State University Research And Technology Corporation (Rtc) Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors
US7164160B2 (en) * 2003-09-29 2007-01-16 Texas Instruments Incorporated Integrated circuit device with a vertical JFET
US8462477B2 (en) * 2010-09-13 2013-06-11 Analog Devices, Inc. Junction field effect transistor for voltage protection
US9076760B2 (en) * 2012-08-29 2015-07-07 Texas Instruments Incorporated JFET having width defined by trench isolation
US9287413B2 (en) 2013-05-13 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Junction gate field-effect transistor (JFET) and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222475A1 (en) * 2003-05-09 2004-11-11 Pinghai Hao JFET structure for integrated circuit and fabrication method
US20070278520A1 (en) * 2006-05-31 2007-12-06 Filtronic Compound Semiconductors Limited Field effect transistor having multiple pinch off voltages

Also Published As

Publication number Publication date
KR102484300B1 (en) 2023-01-04
US20220399332A1 (en) 2022-12-15
US20240243132A1 (en) 2024-07-18
US11923368B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP3158738B2 (en) High breakdown voltage MIS field-effect transistor and semiconductor integrated circuit
KR102299662B1 (en) Semiconductor Device and Method for Fabricating the Same
KR100962233B1 (en) High Voltage Junction Field Effect Transistor
US4906588A (en) Enclosed buried channel transistor
KR102068395B1 (en) Semiconductor Device Structure having Low Rdson and Manufacturing Method thereof
JP2001352057A (en) Semiconductor device and its manufacturing method
US20100163990A1 (en) Lateral Double Diffused Metal Oxide Semiconductor Device
US20090159968A1 (en) BVDII Enhancement with a Cascode DMOS
KR100723076B1 (en) Semiconductor device with transparent link area for silicide applications and fabrication thereof
KR101781220B1 (en) Semiconductor device having depression type mos transistor
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
US20110254096A1 (en) Semiconductor device having non-silicide region in which no silicide is formed on diffusion layer
KR0159141B1 (en) Semiconductor device having a plurality of impurity layers and manufacturing method thereof
KR20110078621A (en) Semiconductor device, and fabricating method thereof
US9947783B2 (en) P-channel DEMOS device
KR102484300B1 (en) Semiconductor Device with Junction FET Transistor Having Multi Pinch-off Voltage and Method of Manufacturing the Same
US9196751B2 (en) Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
US9543303B1 (en) Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof
KR101063690B1 (en) semiconductor device and fabricating method thereof
KR100587605B1 (en) High voltage transistor and method of fabricating the same
KR100252747B1 (en) Flash memory device and manufacturing method thereof
US9748339B1 (en) Semiconductor device and method for fabricating the same
JP2007088488A (en) Field effect transistor and its manufacturing method
JP2507981B2 (en) Manufacturing method of complementary MIS transistor
KR101201496B1 (en) Lateral diffused metal oxide semiconductor and method for manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right