KR20220165733A - 비대칭 드레인 및 소스를 갖는 트랜지스터 회로 - Google Patents

비대칭 드레인 및 소스를 갖는 트랜지스터 회로 Download PDF

Info

Publication number
KR20220165733A
KR20220165733A KR1020227034044A KR20227034044A KR20220165733A KR 20220165733 A KR20220165733 A KR 20220165733A KR 1020227034044 A KR1020227034044 A KR 1020227034044A KR 20227034044 A KR20227034044 A KR 20227034044A KR 20220165733 A KR20220165733 A KR 20220165733A
Authority
KR
South Korea
Prior art keywords
transistor
drain
fin
source
width
Prior art date
Application number
KR1020227034044A
Other languages
English (en)
Inventor
하이닝 양
존 지안홍 주
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20220165733A publication Critical patent/KR20220165733A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

소스와 드레인을 미스매칭함으로써 트랜지스터의 기생 커패시턴스가 감소될 수 있다. 더 빠른 낮은 핑거 카운트 트랜지스터들은 본원의 예들에 대해 설명된 바와 같이 D1 인버터 상에서 더 낮은 드레인 커패시턴스 및 주파수 이득으로 달성될 수 있다. 하나의 그러한 예에서, 트랜지스터는 소스 및 드레인을 포함하며, 소스의 길이가 드레인의 길이를 초과하거나, 소스의 폭이 드레인의 폭을 초과하거나, 또는 소스의 높이가 드레인의 높이를 초과한다.

Description

비대칭 드레인 및 소스를 갖는 트랜지스터 회로
35 U.S.C. §119 하의 우선권 주장
[0001] 본 특허 출원은 "TRANSISTOR CIRCUIT WITH ASYMMETRICAL DRAIN AND SOURCE"라는 명칭으로 2020년 4월 9일자로 출원된 미국 정규 출원 번호 제16/844,699호를 우선권으로 주장하며, 상기 출원은 본 출원의 양수인에게 양도되고, 이로써 인용에 의해 본원에 명백히 포함된다.
[0002] 본 개시내용은 일반적으로 트랜지스터 회로들에 관한 것이고, 배타적이지 않고 더 상세하게, 미스매칭된 소스 및 드레인 구성들을 갖는 트랜지스터 회로들에 관한 것이다.
[0003] CMOS(complementary metal oxide semiconductor) 기술이 5nm 노드로 축소됨에 따라, CMOS 트랜지스터들에 대한 제조 프로세스는 더 복잡해지고 트랜지스터 성능은 추가로 개선되기 어렵다. 하나의 이유는, 트랜지스터들과 같은 스케일링된 디바이스들에서 더 높은 기생 커패시턴스에 의해 주요한 제약이 야기되기 때문이다. 예컨대, 게이트 투 콘택 커패시턴스(gate to contact capacitance)는 주요 기생 커패시턴스이고, 총 디바이스 커패시턴스(금속을 포함하지 않음)의 대략 50%이다. 일반적으로, 콘택 커패시턴스와 저항은 트레이드오프(tradeoff)로서, 더 낮은 커패시턴스(C)가 더 높은 저항(R)을 야기한다. 멀티-핑거 트랜지스터들은 단일 핑거 레이아웃에 비해 증가된 회로 성능으로 인해 나노-스케일 CMOS 회로 설계에서 광범위하게 사용되어왔다. 그러나, 회로 성능을 최적화하기 위한 핑거 폭(
Figure pct00001
) 및 핑거들의 개수(
Figure pct00002
)를 선택하는 것은 어려운 문제이다. 멀티-핑거 트랜지스터에서, 핑거들의 수를 증가시킬 때 드레인 투 소스 전류(drain to source current), 트랜스-컨덕턴스 및 유효 게이트 커패시턴스가 증가한다. 따라서, CMOS 트랜지스터 회로 성능은, CMOS 트랜지스터 회로에서 게이트 핑거들의 개수에 따라, 소스 R&C 및 드레인 R&C에 상이하게 반응한다. 따라서, 현재의 멀티-핑거 트랜지스터 회로들은 더 높은 주파수 이득들 및 큰 드레인 저항들을 갖고 느리다.
[0004] 따라서, 본원에 의해 제공되는 방법들, 시스템 및 장치를 포함하는, 종래의 접근법들의 결함들을 극복하는 시스템들, 장치, 및 방법들에 대한 필요성이 존재한다.
[0005] 다음은 본 명세서에 개시된 장치 및 방법들과 연관된 하나 이상의 양상들 및/또는 예들에 관련되는 간략화된 요약을 제시한다. 그러므로, 다음의 요약은 모든 고려된 양상들 및/또는 예들에 관련된 포괄적인 개관으로 고려되지 않아야 하고, 다음의 요약은 모든 고려된 양상들 및/또는 예들에 관련된 핵심 또는 중요 엘리먼트들을 식별하거나 또는 임의의 특정 양상 및/또는 예들과 연관된 범위를 서술하는 것으로 간주되지 않아야 한다. 따라서, 다음의 요약은, 아래에 제시되는 상세한 설명에 앞서 간략화된 형태로 본 명세서에 개시된 장치 및 방법들에 관련된 하나 이상의 양상들 및/또는 예들에 관련되는 특정한 개념들을 제시하려는 유일한 목적을 갖는다.
[0006] 일 양상에서, 트랜지스터는: 기판; 기판의 최상부 표면 상에 로케이팅된 제1 핀; 제1 핀으로부터 이격된, 기판의 최상부 표면 상에 로케이팅된 제2 핀; 기판, 제1 핀, 및 제2 핀과 콘택하는 게이트; 제1 핀 및 제2 핀과 콘택하는 소스; 제1 핀 및 제2 핀과 콘택하는 드레인을 포함하며, 드레인은 게이트 맞은편에서(opposite the gate) 소스로부터 이격되고; 소스의 길이가 드레인의 길이를 초과하거나, 소스의 폭이 드레인의 폭을 초과하거나, 또는 소스의 높이가 드레인의 높이를 초과한다.
[0007] 다른 양상에서, 트랜지스터는: 기판; 기판의 최상부 표면 상에 로케이팅된 제1 핀; 제1 핀으로부터 이격된, 기판의 최상부 표면 상에 로케이팅된 제2 핀; 기판, 제1 핀, 및 제2 핀과 콘택하는 스위칭하기 위한 수단; 제1 핀 및 제2 핀과 콘택하는 콜렉팅하기 위한 수단; 제1 핀 및 제2 핀과 콘택하는 방출하기 위한 수단을 포함하며, 방출하기 위한 수단은 스위칭하기 위한 수단 맞은편에서 콜렉팅하기 위한 수단으로부터 이격되고; 콜렉팅하기 위한 수단의 길이가 방출하기 위한 수단의 길이를 초과하거나, 콜렉팅하기 위한 수단의 폭이 방출하기 위한 수단의 폭을 초과하거나, 또는 콜렉팅하기 위한 수단의 높이가 방출하기 위한 수단의 높이를 초과한다.
[0008] 또 다른 양상에서, 트랜지스터를 제조하기 위한 방법은: 기판을 제공하는 단계; 기판의 최상부 표면 상에 제1 핀을 형성하는 단계; 제1 핀으로부터 이격된, 기판의 최상부 표면 상에 제2 핀을 형성하는 단계; 기판, 제1 핀, 및 제2 핀 상에 게이트를 형성하는 단계; 제1 핀 및 제2 핀 상에 소스를 형성하는 단계; 제1 핀 및 제2 핀 상에 드레인을 형성하는 단계를 포함하고, 드레인은 게이트 맞은편에서 소스로부터 이격되고; 소스의 길이가 드레인의 길이를 초과하거나, 소스의 폭이 드레인의 폭을 초과하거나, 또는 소스의 높이가 드레인의 높이를 초과한다.
[0009] 본 명세서에 개시된 장치 및 방법들과 연관된 다른 특징들 및 이점들은 첨부한 도면들 및 상세한 설명에 기반하여 당업자들에게 자명할 것이다.
[0010] 본 개시내용의 양상들 및 그의 수반된 이점들의 대부분의 더 완전한 인식은, 본 개시내용의 양상들 및 그의 수반된 이점들이 본 개시내용의 제한이 아니라 단지 예시를 위해서만 제시되는 첨부한 도면들과 관련하여 고려될 때 다음의 상세한 설명을 참조하여 더 양호하게 이해됨으로써 용이하게 획득될 것이다.
[0011] 도 1a 및 도 1b는 본 개시내용의 몇몇 예들에 따른 더 짧은 길이의 드레인을 갖는 예시적인 트랜지스터를 예시한다.
[0012] 도 2a 및 도 2b는 본 개시내용의 몇몇 예들에 따른 더 짧은 높이의 드레인을 갖는 예시적인 트랜지스터를 예시한다.
[0013] 도 3a 및 도 3b는 본 개시내용의 몇몇 예들에 따른 더 짧은 폭의 드레인을 갖는 예시적인 트랜지스터를 예시한다.
[0014] 도 4a 내지 도 4c는 본 개시내용의 몇몇 예들에 따른 예시적인 부분적인 방법을 예시한다.
[0015] 도 5a 내지 도 5c는 본 개시내용의 몇몇 예들에 따른 예시적인 부분적인 방법을 예시한다.
[0016] 도 6은 본 개시내용의 몇몇 예들에 따른 예시적인 부분적인 방법을 예시한다.
[0017] 도 7은 본 개시내용의 몇몇 예들에 따른 예시적인 모바일 디바이스를 예시한다.
[0018] 도 8은 본 개시내용의 일부 예들에 따른, 전술된 방법들, 디바이스들, 반도체 디바이스들, 집적 회로들, 다이, 인터포저들, 패키지들, 또는 PoP(package-on-package)들 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다.
[0019] 일반적인 실시에 따르면, 도면들에 의해 도시된 특징들은 실척대로 도시되지 않을 수 있다. 따라서, 도시된 특징들의 치수들은 명확화를 위해 임의로 확장 또는 감소될 수 있다. 일반적인 실시에 따르면, 도면들 중 일부는 명확화를 위해 간략화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지는 않을 수 있다. 추가로, 유사한 참조 번호들은 명세서 및 도면들 전반에 걸쳐 유사한 특징들을 나타낸다.
[0020] 본 명세서에 개시된 예시적인 방법들, 장치, 및 시스템들은 종래의 방법들, 장치, 및 시스템들의 단점들뿐만 아니라 다른 이전에 식별되지 않은 필요성들을 완화시킨다. 본원의 예들은, 낮은 핑거 카운트(<4 핑거들) 및 소스 콘택보다 짧은 드레인 콘택을 갖는 트랜지스터 회로, 낮은 핑거 카운트(<4 핑거들) 및 소스 콘택보다 낮은(수평으로 이격되고 수직으로 아래 ― 상이한 수평 평면) 드레인 콘택을 갖는 트랜지스터 회로, 및 낮은 핑거 카운트(<4 핑거들) 및 소스 콘택보다 좁은 드레인 콘택을 갖는 트랜지스터 회로를 포함하나, 이에 제한되지는 않는다.
[0021] 도 1a 및 도 1b는 본 개시내용의 몇몇 예들에 따른 더 짧은 길이의 드레인을 갖는 예시적인 트랜지스터를 예시한다. 도 1a에 도시된 바와 같이, 트랜지스터 회로(100)는 제2 트랜지스터(120)에 커플링된 제1 트랜지스터(110), 제1 트랜지스터(110)에 커플링된 공급 전압(130)(VDD), 제2 트랜지스터(120)에 커플링된 접지(140)(VSS), 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 커플링된 입력(150), 및 제1 트랜지스터(110) 및 제2 트랜지스터(120)에 커플링된 출력(160)을 포함할 수 있다. 제1 트랜지스터(110)는 제1 핀(112), 제2 핀(114), 제1 소스(116), 및 제1 드레인(118)을 포함할 수 있다. 제2 트랜지스터(120)는 제3 핀(122), 제4 핀(124), 제2 소스(126), 및 제2 드레인(128)을 포함할 수 있다. 제1 소스(116)는 폭(10), 길이(20) 및 높이(30)(도시되지 않지만 폭(10) 및 길이(20)에 수직임)를 갖고, 제1 드레인(118)은 폭(40), 길이(50), 및 높이(60)(도시되지 않았지만 폭(40) 및 길이(50)에 수직임)를 가지며, 길이(20)는 길이(50)보다 10 내지 250 퍼센트 더 길다. 예컨대, 길이(50)가 22nm이면, 제1 드레인(118)의 길이(20)는 대략 54nm일 것이다. 상이한 트랜지스터들에 대한 개개의 드레인들 및 소스들이 동일한 것으로 도시되지만, 트랜지스터들 중 하나는 비대칭적인 드레인 및 소스를 가질 수 있는 한편, 다른 트랜지스터는 매칭된 또는 대칭적인 드레인 및 소스를 가진다는 것이 이해되어야 한다. 트랜지스터 회로(100)는 또한, 제1 기판(170), 제2 기판(180)(제1 기판(170)과 제2 기판(180)은 공통 기판일 수 있음), 제1 게이트(190), 및 제2 게이트(195)를 포함할 수 있다(제1 게이트(190)와 제2 게이트(195)는 공통 게이트일 수 있다). 도시된 바와 같이, 제1 트랜지스터(110)는 PFET이고, 제2 트랜지스터(120)는 NFET이지만, 둘 모두는 동일한, 상이한, PFET들, NFET들, 금속 산화물 반도체 트랜지스터들, 금속 산화물 반도체 전계 효과 트랜지스터 또는 유사한 것일 수 있고, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 차량 내의 디바이스로 구성된 그룹으로부터 선택된 디바이스에 선택적으로 통합 또는 포함될 수 있다는 것이 이해되어야 한다. 도 1b에 도시된 바와 같이, 트랜지스터 회로(102)는 다수의 제1 트랜지스터들(110) 및 제2 트랜지스터들(120)을 포함할 수 있다. 제1 트랜지스터들(110) 및/또는 제2 트랜지스터들(120) 중 하나 이상은 도 1a에 도시된 바와 같이 비대칭 소스 및 드레인을 가질 수 있다.
[0022] 도 2a 및 도 2b는 본 개시내용의 몇몇 예들에 따른 더 짧은 높이의 드레인을 갖는 예시적인 트랜지스터를 예시한다. 도 2a에 도시된 바와 같이, 트랜지스터 회로(200)(예컨대, 트랜지스터 회로(100))는 제2 트랜지스터(220)에 커플링된 제1 트랜지스터(210), 제1 트랜지스터(210)에 커플링된 공급 전압(230)(VDD), 제2 트랜지스터(220)에 커플링된 접지(240)(VSS), 제1 트랜지스터(210) 및 제2 트랜지스터(220)에 커플링된 입력(250), 및 제1 트랜지스터(210) 및 제2 트랜지스터(220)에 커플링된 출력(260)을 포함할 수 있다. 제1 트랜지스터(210)는 제1 핀(212), 제2 핀(214), 제1 소스(216), 및 제1 드레인(218)을 포함할 수 있다. 제2 트랜지스터(220)는 제3 핀(222), 제4 핀(224), 제2 소스(226), 및 제2 드레인(228)을 포함할 수 있다. 제1 소스(216)는 폭(12), 길이(22), 및 높이(32)를 갖고, 제1 드레인(118)은 폭(42), 길이(52), 및 높이(62)를 가지며, 높이(32)는 높이(62)보다 10 내지 250 퍼센트 더 크다. 도시된 바와 같이, 제1 트랜지스터(210)는 PFET이고, 제2 트랜지스터(220)는 NFET이지만, 둘 모두는 동일한, 상이한, PFET들, NFET들, 금속 산화물 반도체 트랜지스터들, 금속 산화물 반도체 전계 효과 트랜지스터 또는 유사한 것일 수 있고, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 차량 내의 디바이스로 구성된 그룹으로부터 선택된 디바이스에 선택적으로 통합 또는 포함될 수 있다는 것이 이해되어야 한다. 도 2b에 도시된 바와 같이, 트랜지스터 회로(202)는 다수의 제1 트랜지스터들(210) 및 제2 트랜지스터들(220)을 포함할 수 있다. 제1 트랜지스터들(210) 및/또는 제2 트랜지스터들(220) 중 하나 이상은 도 2a에 도시된 바와 같이 비대칭 소스 및 드레인을 가질 수 있고 캡슐화재(encapsulant) 또는 몰드 화합물(201)을 포함할 수 있다.
[0023] 도 3a 및 도 3b는 본 개시내용의 몇몇 예들에 따른 더 짧은 폭의 드레인을 갖는 예시적인 트랜지스터를 예시한다. 도 3a에 도시된 바와 같이, 트랜지스터 회로(300)(예컨대, 트랜지스터 회로(100))는 제2 트랜지스터(320)에 커플링된 제1 트랜지스터(310), 제1 트랜지스터(310)에 커플링된 공급 전압(330)(VDD), 제2 트랜지스터(320)에 커플링된 접지(340)(VSS), 제1 트랜지스터(310) 및 제2 트랜지스터(320)에 커플링된 입력(350), 및 제1 트랜지스터(310) 및 제2 트랜지스터(320)에 커플링된 출력(360)을 포함할 수 있다. 제1 트랜지스터(310)는 제1 소스(316), 및 제1 드레인(318)을 포함할 수 있다. 제2 트랜지스터(320)는 제2 소스(326), 및 제2 드레인(328)을 포함할 수 있다. 제1 소스(316)는 폭(14), 길이(24), 및 높이(34)를 갖고, 제1 드레인(318)은 폭(44), 길이(54), 및 높이(64)를 가지며, 폭(14)은 폭(44)보다 10 내지 250 퍼센트 더 크다. 도시된 바와 같이, 제1 트랜지스터(310)는 PFET이고, 제2 트랜지스터(320)는 NFET이지만, 둘 모두는 동일한, 상이한, PFET들, NFET들, 금속 산화물 반도체 트랜지스터들, 금속 산화물 반도체 전계 효과 트랜지스터 또는 유사한 것일 수 있고, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 차량 내의 디바이스로 구성된 그룹으로부터 선택된 디바이스에 선택적으로 통합 또는 포함될 수 있다는 것이 이해되어야 한다. 도 3b에 도시된 바와 같이, 트랜지스터 회로(302)는 다수의 제1 트랜지스터들(310) 및 제2 트랜지스터들(320)을 포함할 수 있다. 제1 트랜지스터들(310) 및/또는 제2 트랜지스터들(320) 중 하나 이상은 도 3a에 도시된 바와 같이 비대칭 소스 및 드레인을 가질 수 있고 캡슐화재 또는 몰드 화합물(301)을 포함할 수 있다.
[0024] 도 4a 내지 도 4c는 본 개시내용의 몇몇 예들에 따른 예시적인 부분적인 방법을 예시한다. 도 4a에 도시된 바와 같이, 트랜지스터 회로(예컨대, 트랜지스터 회로(100, 200, 또는 300))를 제조하기 위한 부분적인 방법(400)은 제1 트랜지스터(410)의 제1 핀(412), 제1 트랜지스터(410)의 제2 핀(414), 제2 트랜지스터(410)의 제3 핀(422), 제2 트랜지스터(410)의 제4 핀(424), 더미 게이트(411), 및 더미 게이트(411)의 양측의 게이트 스페이서(413)의 형성으로 시작할 수 있다. 도 4b에 도시된 바와 같이, 부분적인 방법(400)은 기판(401)의 최상부 상에 산화물 층(403)을 형성하는 것으로 계속될 수 있다. 도 4c에 도시된 바와 같이, 더미 게이트(411) 재료는 산화물 층(403) 상의 핀들을 둘러싼다.
[0025] 도 5a 내지 도 5c는 본 개시내용의 몇몇 예들에 따른 예시적인 부분적인 방법을 예시한다. 도 5a에 도시된 바와 같이, 트랜지스터 회로(예컨대, 트랜지스터 회로(100, 200, 또는 300))를 제조하기 위한 부분적인 방법(500)은, 제1 트랜지스터(510)의 제1 핀(512) 및 제2 핀(514) 상에 제1 드레인(518)을 에피택셜하게 성장시키는 단계, 및 제2 트랜지스터(520)의 제3 핀(522) 및 제4 핀(524) 상에 제2 드레인(528)을 에피택셜하게 성장시키는 단계를 포함할 수 있다. 도 5b에 도시된 바와 같이, 부분적인 방법(500)은 제1 드레인(518) 및 제2 드레인(528)을 에피택셜하게 성장시킬 뿐만 아니라 몰드 화합물 또는 캡슐화재(501)를 부가하는 것을 계속할 수 있다. 도 5c에 도시된 바와 같이, 부분적인 방법(500)은 제1 소스(516) 및 제2 소스(526)를 에피택셜하게 성장시키는 단계뿐만 아니라 몰드 화합물 또는 캡슐화재(501)를 부가하는 단계를 포함할 수 있다.
[0026] 도 6은 본 개시내용의 몇몇 예들에 따른 트랜지스터 회로를 제조하기 위한 예시적인 부분적인 방법을 예시한다. 도 6에 도시된 바와 같이, 부분적인 방법(600)은 블록(602)에서 기판을 제공하는 것으로 시작될 수 있다. 부분적인 방법(600)은 블록(604)에서 기판의 최상부 표면 상에 제1 핀을 형성하는 단계로 계속될 수 있다. 부분적인 방법(600)은 블록(606)에서 제1 핀으로부터 이격된, 기판의 최상부 표면 상에 제2 핀을 형성하는 단계로 계속될 수 있다. 부분적인 방법(600)은 블록(608)에서 기판, 제1 핀, 및 제2 핀 상에 게이트를 형성하는 단계로 계속될 수 있다. 부분적인 방법(600)은 블록(610)에서 제1 핀 및 제2 핀 상에 소스를 형성하는 단계로 계속될 수 있다. 부분적인 방법(600)은 블록(612)에서 제1 핀 및 제2 핀 상에 드레인을 형성하는 단계로 계속될 수 있으며, 드레인은 게이트 맞은편에서 소스로부터 이격된다. 부가적으로, 소스의 길이가 드레인의 길이를 초과하거나, 소스의 폭이 드레인의 폭을 초과하거나, 또는 소스의 높이가 드레인의 높이를 초과한다.
[0027] 대안적으로, 부분적인 방법(600)은, 소스의 길이가 드레인의 길이보다 적어도 10 퍼센트 더 길고; 소스의 폭이 드레인의 폭보다 적어도 10 퍼센트 더 크고; 소스의 높이는 드레인의 높이보다 적어도 10 퍼센트 더 높고; 트랜지스터는 금속 산화물 반도체 트랜지스터이고; 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터이고; 트랜지스터는 n 타입 트랜지스터로서 구성되고; 트랜지스터는 p 타입 트랜지스터로서 구성되고; 그리고 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버 및 자동차 차량의 디바이스로 구성된 그룹으로부터 선택된 디바이스에 트랜지스터를 통합하는 단계를 포함할 수 있다.
[0028] 도 7은 본 개시내용의 몇몇 예들에 따른 예시적인 모바일 디바이스를 예시한다. 이제 도 7을 참조하면, 예시적인 양상들에 따라 구성된 모바일 디바이스의 블록도가 도시되고 일반적으로 700으로 지정된다. 일부 양상들에서, 모바일 디바이스(700)는 무선 통신 디바이스로서 구성될 수 있다. 도시된 바와 같이, 모바일 디바이스(700)는 일부 양상들에서 본원에 설명된 방법들을 구현하도록 구성될 수 있는 프로세서(701)를 포함한다. 프로세서(701)는 당해 기술분야에 잘 알려져 있는 바와 같이, 명령 파이프라인(712), BPU(buffer processing unit)(708), BIQ(branch instruction queue)(711), 및 스로틀러(710)를 포함하는 것으로 도시된다. 이러한 블록들의 다른 잘 알려진 세부사항들(예컨대, 카운터들, 엔트리들, 신뢰 필드들, 가중된 합, 비교기 등)은 명확성을 위해 이 프로세서(701)의 도면으로부터 생략되었다.
[0029] 프로세서(701)는 다이-투-다이 또는 칩-투-칩 링크일 수 있는 링크를 통해 메모리(732)에 통신가능하게 커플링될 수 있다. 모바일 디바이스(700)는 또한 디스플레이(728) 및 디스플레이 제어기(726)를 포함하고, 디스플레이 제어기(726)는 프로세서(701) 및 디스플레이(728)에 커플링된다.
[0030] 일부 양상들에서, 도 7은 프로세서(701)에 커플링된 코더/디코더(CODEC)(734)(예컨대, 오디오 및/또는 음성 CODEC); CODEC(734)에 커플링된 스피커(736) 및 마이크로폰(738); 및 무선 안테나(742) 및 프로세서(701)에 커플링된 무선 제어기(740)(모뎀을 포함할 수 있음)를 포함할 수 있다.
[0031] 특정 양상에서, 위에서 언급된 블록들 중 하나 이상이 존재하는 경우, 프로세서(701), 디스플레이 제어기(726), 메모리(732), CODEC(734) 및 무선 제어기(740)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(722)에 포함될 수 있다. 입력 디바이스(730)(예컨대, 물리적 또는 가상 키보드), 전력 공급부(744)(예컨대, 배터리), 디스플레이(728), 입력 디바이스(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전력 공급부(744)는 시스템-온-칩 디바이스(722)의 외부에 있을 수 있으며, 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스(722)의 컴포넌트에 커플링될 수 있다.
[0032] 도 7은 모바일 디바이스를 도시하지만, 프로세서(701) 및 메모리(732)는 또한 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 컴퓨터, 랩톱, 태블릿, 통신 디바이스, 모바일 폰, 또는 다른 유사한 디바이스들에 또한 통합될 수 있음을 주목해야 한다.
[0033] 도 8은 본 개시내용의 일부 예들에 따른, 전술된 통합형 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저들, 패키지, 또는 PoP(package-on-package) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(802), 랩톱 컴퓨터 디바이스(804), 및 고정된 위치 단말 디바이스(806)는 본 명세서에 설명된 바와 같은 통합형 디바이스(800)를 포함할 수 있다. 통합형 디바이스(800)는 예컨대, 본 명세서에서 설명된 집적 회로들, 다이들, 통합형 디바이스들, 통합형 디바이스 패키지들, 집적 회로 디바이스들, 디바이스 패키지들, IC(integrated circuit) 패키지들, 패키지-온-패키지 디바이스들 중 임의의 것일 수 있다 도 8에 예시된 디바이스들(802, 804, 806)은 단지 예시적일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들, 이를테면 개인 휴대 정보 단말들, 글로벌 포지셔닝 시스템(GPS) 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 고정된 위치 데이터 유닛들, 이를테면 미터 판독 장비, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하지만 이에 제한되지는 않는 통합형 디바이스(800)를 특징으로 할 수 있다.
[0034] 본 명세서에 개시된 다양한 양상들이 당업자들에 의해 설명 및/또는 인식되는 구조들, 재료들 및/또는 디바이스들에 대한 기능적 등가물들로서 설명될 수 있다는 것이 인지될 것이다. 더욱이, 설명 또는 청구항들에서 개시된 방법들, 시스템들, 및 장치가 이 방법의 개개의 액션들을 수행하기 위한 수단을 포함하는 디바이스에 의해 구현될 수 있음을 유의해야 한다. 예컨대, 일 양상에서, 트랜지스터는: 기판; 기판의 최상부 표면 상에 로케이팅된 제1 핀; 제1 핀으로부터 이격된, 기판의 최상부 표면 상에 로케이팅된 제2 핀; 기판, 제1 핀, 및 제2 핀과 콘택하는 스위칭하기 위한 수단(예컨대, 게이트); 제1 핀 및 제2 핀과 콘택하는 콜렉팅하기 위한 수단(예컨대, 소스); 제1 핀 및 제2 핀과 콘택하여 방출하기 위한 수단(예컨대, 드레인)을 포함하며, 방출하기 위한 수단은 스위칭하기 위한 수단 맞은편에서 콜렉팅하기 위한 수단으로부터 이격되고; 콜렉팅하기 위한 수단의 길이 가 방출하기 위한 수단의 길이를 초과하거나, 콜렉팅하기 위한 수단의 폭이 방출하기 위한 수단의 폭을 초과하거나, 또는 콜렉팅하기 위한 수단의 높이가 방출하기 위한 수단의 높이를 초과한다. 전술된 양상들은 단지 예들로서 제공되며, 청구된 다양한 양상들은 예들로서 인용된 특정 참조 문헌들 및/또는 예시들로 제한되지 않는다는 것이 인지될 것이다.
[0035] 도 1 내지 도 8에 예시된 컴포넌트들, 프로세스들, 특징들, 및/또는 기능들 중 하나 또는 그 초과는 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 수 개의 컴포넌트들, 프로세스들, 또는 기능들에 통합될 수 있다. 부가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들은 또한, 본 개시내용을 벗어나지 않으면서 부가될 수 있다. 또한, 본 개시내용의 도 1 내지 도 8 및 그의 대응하는 설명이 다이들 및/또는 IC들로 제한되지 않음을 유의해야 한다. 몇몇 구현들에서, 도 1 내지 도 8 및 그의 대응하는 설명은 통합형 디바이스들을 제조, 생성, 제공, 및/또는 제작하기 위해 사용될 수 있다. 몇몇 구현들에서, 디바이스는 다이, 통합형 디바이스, 다이 패키지, IC(integrated circuit), 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 및/또는 개재기(interposer)를 포함할 수 있다. 다이와 같은 디바이스의 액티브 측은 디바이스의 동작 또는 기능을 수행하는 디바이스의 액티브 컴포넌트들(예컨대, 트랜지스터들, 저항기들, 커패시터들, 인덕터들 등)을 포함하는 디바이스의 부분이다. 디바이스의 후면측은 액티브 측에 대향하는 디바이스의 측이다.
[0036] 본 명세서에서 사용되는 바와 같이, 용어들 “사용자 장비”(또는 “UE”), “사용자 디바이스”, “사용자 단말”, “클라이언트 디바이스”, “통신 디바이스”, “무선 디바이스”, “무선 통신 디바이스”, “핸드헬드 디바이스”, “모바일 디바이스”, “모바일 단말”, “모바일 스테이션”, “핸드셋”, “액세스 단말”, “가입자 디바이스”, “가입자 단말”, “가입자 스테이션”, “단말”, 및 그의 변형들은 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 임의의 적합한 모바일 또는 정지형 디바이스를 상호교환가능하게 지칭할 수 있다. 이 용어들은, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 자동차 내의 자동차 디바이스, 및/또는 통상적으로 사람에 의해 보유되고 그리고/또는 통신 능력들(예컨대, 무선, 셀룰러, 적외선, 단거리 라디오 등)을 갖는 다른 타입들의 휴대용 전자 디바이스들을 포함하고, 그들에 제한되지 않는다. 이들 용어들은 또한, 위성 신호 수신인지, 보조 데이터 수신인지, 그리고/또는 디바이스 또는 다른 디바이스에서 발생하는 포지션-관련 프로세싱인지에 관계없이, 이를테면 단거리 무선, 적외선, 유선 연결, 또는 다른 연결에 의해 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 다른 디바이스와 통신하는 디바이스들을 포함하도록 의도된다. 또한, 이들 용어들은, 라디오 액세스 네트워크(RAN)를 통해 코어 네트워크와 통신할 수 있는 무선 및 유선 통신 디바이스들을 포함하는 모든 디바이스들을 포함하는 것으로 의도되며, 코어 네트워크를 통해 UE들은 인터넷과 같은 외부 네트워크들 및 다른 UE들과 연결될 수 있다. 물론, 이를테면, 유선 액세스 네트워크, WLAN(wireless local area network)(예컨대, IEEE 802.11 등에 기반함) 등을 통해 코어 네트워크 및/또는 인터넷에 접속하는 다른 메커니즘들이 UE들에 대해 또한 가능하다. UE들은 PC(printed circuit) 카드들, 콤팩트 플래시 디바이스들, 외부 또는 내부 모뎀들, 무선 또는 유선 폰들, 스마트폰들, 태블릿들, 추적 디바이스들, 자산 태그들 등을 포함하는(그러나 이에 제한되지 않음) 다수의 타입들의 디바이스들 중 임의의 것에 의해 구현될 수 있다. UE들이 RAN에 신호들을 전송할 수 있게 하는 통신 링크는 업링크 채널(예컨대, 역방향 트래픽 채널, 역방향 제어 채널, 액세스 채널 등)로 지칭된다. RAN이 UE들에 신호들을 전송할 수 있게 하는 통신 링크는 다운링크 또는 순방향 링크 채널(예컨대, 페이징 채널, 제어 채널, 브로드캐스트 채널, 순방향 트래픽 채널 등)로 지칭된다. 본원에서 사용되는 바와 같이, 용어 "TCH(traffic channel)"는 업링크/역방향 또는 다운링크/순방향 트래픽 채널을 지칭할 수 있다.
[0037] 전자 디바이스들 사이의 무선 통신은 상이한 기술들, 이를테면 CDMA(code division multiple access), W-CDMA, TDMA(time division multiple access), FDMA(frequency division multiple access), OFDM(Orthogonal Frequency Division Multiplexing), GSM(Global System for Mobile Communications), 3GPP LTE(Long Term Evolution), BT(Bluetooth), BLE(Bluetooth Low Energy), IEEE 802.11 (WiFi), 및 IEEE 802.15.4 (Zigbee/Thread) 또는 무선 통신 네트워크 또는 데이터 통신 네트워크에서 사용될 수 있는 다른 프로토콜들에 기반할 수 있다. 블루투스 로우 에너지(Bluetooth Low Energy)(Bluetooth LE, BLE 및 블루투스 스마트(Bluetooth Smart)로 또한 알려짐)는 유사한 통신 범위를 유지하면서 상당히 감소된 전력 소비 및 비용을 제공하도록 의도된 블루투스 SIG(Bluetooth Special Interest Group)에 의해 설계 및 판매되는 무선 개인 영역 네트워크 기술이다. BLE는 블루투스 코어 규격 버전 4.0의 채택으로 2010년에 메인 블루투스 표준으로 병합되었고 블루투스 5에서 업데이트되었다(둘 모두 그 전체가 본원에 명시적으로 포함됨).
[0038] “예시적인”이라는 단어는, “예, 예증 또는 예시로서 기능하는” 것을 의미하도록 본원에서 사용된다. “예시적인” 것으로서 본원에 설명된 임의의 세부사항들은 다른 예들에 비해 유리한 것으로서 반드시 해석되서는 안된다. 유사하게, 용어 “예들”은, 모든 예들이 논의된 특징, 이점 또는 동작 모드를 포함한다는 것을 의미하지 않는다. 더욱이, 특정한 특징 및/또는 구조는 하나 이상의 다른 특징들 및/또는 구조들과 결합될 수 있다. 또한, 본 개시내용에 의해 설명된 장치의 적어도 일부는 본 개시내용에 의해 설명된 방법의 적어도 일부를 수행하도록 구성될 수 있다.
[0039] 본 명세서에서 사용된 용어는 특정한 예들을 설명하려는 목적을 위한 것이며, 본 개시내용의 예들을 제한하도록 의도되지 않는다. 본 명세서에서 사용되는 바와 같이, 단수형들은, 문맥상 명확하게 달리 표시되지 않으면, 복수형들을 또한 포함하도록 의도된다. 본 명세서에서 사용되는 경우 “포함하다”, “포함하는”, “구비하다” 및/또는 “구비하는”이라는 용어들은 언급된 특징들, 정수들, 액션들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 액션들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않음을 추가로 이해할 것이다.
[0040] 용어들 “연결된”, “커플링된”, 또는 이들의 임의의 변형이 엘리먼트들 사이의 직접적인 또는 간접적인 임의의 연결 또는 커플링을 의미하며, 중간 엘리먼트를 통해 함께 “연결된” 또는 “커플링된” 2개의 엘리먼트들 사이의 그러한 중간 엘리먼트의 존재를 포함할 수 있음을 유의해야 한다.
[0041] “제 1”, “제 2” 등과 같은 지정을 사용하는 본 명세서의 엘리먼트에 대한 임의의 참조는, 그 엘리먼트들의 양 및/또는 순서를 제한하지 않는다. 오히려, 이들 지정들은, 2개 이상의 엘리먼트들 및/또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 사용된다. 또한, 달리 나타내지 않으면, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.
[0042] 본 명세서에서 언급되거나 예시되어 도시된 어떠한 것도, 임의의 컴포넌트, 액션, 특징, 장점, 이점, 또는 등가물이 청구항들에서 언급되는지 여부와 관계없이 그러한 컴포넌트, 액션, 특징, 장점, 이점, 또는 등가물을 대중에게 전용하도록 의도되지 않는다.
[0043] 본원에 개시된 예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 통합될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 착탈식 디스크, CD-ROM, 또는 비-일시적인 타입들의 메모리 또는 저장 매체들을 포함하는 업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
[0044] 몇몇 양상들이 디바이스와 관련하여 설명되었지만, 이들 양상들이 또한 대응하는 방법의 설명을 구성한다는 것을 말할 필요가 없으므로, 디바이스의 블록 또는 컴포넌트는 또한 대응하는 방법 액션 또는 방법 액션의 특징으로서 이해되어야 한다. 그와 유사하게, 방법 액션과 관련하여 또는 방법 액션으로서 설명된 양상들은 또한 대응하는 디바이스의 대응하는 블록 또는 세부사항 또는 특징의 설명을 구성한다. 방법 액션들 중 일부 또는 모두는, 예컨대 마이크로프로세서, 프로그래밍가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해(또는 하드웨어 장치를 사용함으로써) 수행될 수 있다. 몇몇 예들에서, 가장 중요한 방법 액션들 중 일부 또는 복수의 가장 중요한 방법 액션들은 그러한 장치에 의해 수행될 수 있다.
[0045] 위의 상세한 설명에서, 상이한 특징들이 예들에서 함께 그룹화된다는 것을 알 수 있다. 본 개시내용의 이러한 방식은, 청구된 예들이 각각의 청구항에서 명시적으로 언급된 것보다 더 많은 특징들을 갖는다는 의도로서 이해되지 않아야 한다. 오히려, 본 개시내용은 개시된 개별적인 예의 모든 특징들보다 더 적은 특징들을 포함할 수 있다. 따라서, 다음의 청구항들은 본 개시내용에 의해 설명에 포함되는 것으로 간주되어야 하며, 여기서 각각의 청구항 그 자체는 별개의 예로서 나타날 수 있다. 각각의 청구항 그 자체가 별개의 예로서 나타날 수 있지만, 종속 청구항이 청구항들에서 하나 또는 복수의 청구항들과의 특정 조합을 지칭할 수 있더라도, 다른 예들이 또한, 상기 종속 청구항의 임의의 다른 종속 청구항의 청구대상과의 조합 또는 임의의 특징의 다른 종속 청구항 및 독립 청구항과의 조합을 망라하거나 또는 포함할 수 있음을 유의해야 한다. 특정한 조합이 의도되지 않는다는 것이 명시적으로 표현되지 않으면, 그러한 조합들이 본 명세서에서 제안된다. 더욱이, 어떠한 청구항이 임의의 다른 독립 청구항에 직접 종속되지 않더라도, 상기 청구항의 특징들이 그러한 독립 청구항에 포함될 수 있다는 것이 또한 의도된다.
[0046] 더욱이, 몇몇 예들에서, 개별적인 액션은 복수의 서브-액션들로 세분되거나 또는 복수의 서브-액션들을 포함할 수 있다. 그러한 서브-액션들은 개별적인 액션의 개시내용에 포함되고 개별적인 액션의 개시내용의 일부일 수 있다.
[0047] 전술한 개시내용이 본 개시내용의 예시적인 예들을 나타내지만, 다양한 변화들 및 수정들이 첨부된 청구항들에 의해 정의된 바와 같은 본 개시내용의 범위를 벗어나지 않으면서 본원에서 행해질 수 있다는 것이 주목되어야 한다. 본 명세서에 설명된 본 개시내용의 예들에 따른 방법 청구항들의 기능들 및/또는 액션들은 임의의 특정한 순서로 수행될 필요가 없다. 부가적으로, 잘-알려진 엘리먼트들은, 본 명세서에 개시된 양상들 및 예들의 관련 세부사항들을 불명료하게 하지 않기 위해 상세히 설명되지 않을 것이거나 또는 생략될 수 있다. 또한, 본 개시의 엘리먼트들이 단수로 설명 또는 청구될 수 있지만, 단수에 대한 한정이 명시적으로 언급되지 않으면 복수가 고려된다.

Claims (27)

  1. 트랜지스터로서,
    기판;
    상기 기판의 최상부 표면 상에 로케이팅된 제1 핀(fin);
    상기 제1 핀으로부터 이격된, 상기 기판의 상기 최상부 표면 상에 로케이팅된 제2 핀;
    상기 기판, 상기 제1 핀, 및 상기 제2 핀과 콘택하는 게이트;
    상기 제1 핀 및 상기 제2 핀과 콘택하는 소스; 및
    상기 제1 핀 및 상기 제2 핀과 콘택하는 드레인을 포함하며, 상기 드레인은 상기 게이트 맞은편에서(opposite the gate) 상기 소스로부터 이격되고;
    상기 소스의 길이가 상기 드레인의 길이를 초과하거나, 상기 소스의 폭이 상기 드레인의 폭을 초과하거나, 또는 상기 소스의 높이가 상기 드레인의 높이를 초과하는,
    트랜지스터.
  2. 제1 항에 있어서,
    상기 소스의 길이는 상기 드레인의 길이보다 적어도 10 퍼센트 더 긴,
    트랜지스터.
  3. 제1 항에 있어서,
    상기 소스의 폭은 상기 드레인의 폭보다 적어도 10 퍼센트 더 넓은,
    트랜지스터.
  4. 제1 항에 있어서,
    상기 소스의 높이는 상기 드레인의 높이보다 적어도 10 퍼센트 더 높은,
    트랜지스터.
  5. 제1 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 트랜지스터인,
    트랜지스터.
  6. 제1 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터인,
    트랜지스터.
  7. 제1 항에 있어서,
    상기 트랜지스터는 n 타입 트랜지스터로서 구성되는,
    트랜지스터.
  8. 제1 항에 있어서,
    상기 트랜지스터는 p 타입 트랜지스터로서 구성되는,
    트랜지스터.
  9. 제1항에 있어서,
    상기 트랜지스터는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    트랜지스터.
  10. 트랜지스터로서,
    기판;
    상기 기판의 최상부 표면 상에 로케이팅된 제1 핀;
    상기 제1 핀으로부터 이격된, 상기 기판의 상기 최상부 표면 상에 로케이팅된 제2 핀;
    상기 기판, 상기 제1 핀, 및 상기 제2 핀과 콘택하는, 스위칭하기 위한 수단;
    상기 제1 핀 및 상기 제2 핀과 콘택하는, 콜렉팅하기 위한 수단; 및
    상기 제1 핀 및 상기 제2 핀과 콘택하는, 방출하기 위한 수단을 포함하고, 상기 방출하기 위한 수단은 상기 스위칭하기 위한 수단 맞은편에서 상기 콜렉팅하기 위한 수단으로부터 이격되고;
    상기 콜렉팅하기 위한 수단의 길이가 상기 방출하기 위한 수단의 길이를 초과하거나, 상기 콜렉팅하기 위한 수단의 폭이 상기 방출하기 위한 수단의 폭을 초과하거나, 또는 상기 콜렉팅하기 위한 수단의 높이가 상기 방출하기 위한 수단의 높이를 초과하는,
    트랜지스터.
  11. 제10 항에 있어서,
    상기 콜렉팅하기 위한 수단의 길이는 상기 방출하기 위한 수단의 길이보다 적어도 10 퍼센트 더 긴,
    트랜지스터.
  12. 제10 항에 있어서,
    상기 콜렉팅하기 위한 수단의 폭은 상기 방출하기 위한 수단의 폭보다 적어도 10 퍼센트 더 넓은,
    트랜지스터.
  13. 제10 항에 있어서,
    상기 콜렉팅하기 위한 수단의 높이는 상기 방출하기 위한 수단의 높이보다 적어도 10 퍼센트 더 높은,
    트랜지스터.
  14. 제10 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 트랜지스터인,
    트랜지스터.
  15. 제10 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터인,
    트랜지스터.
  16. 제10 항에 있어서,
    상기 트랜지스터는 n 타입 트랜지스터로서 구성되는,
    트랜지스터.
  17. 제10 항에 있어서,
    상기 트랜지스터는 p 타입 트랜지스터로서 구성되는,
    트랜지스터.
  18. 제10항에 있어서,
    상기 트랜지스터는, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 통합되는,
    트랜지스터.
  19. 트랜지스터를 제조하기 위한 방법으로서,
    기판을 제공하는 단계;
    상기 기판의 최상부 표면 상에 제1 핀을 형성하는 단계;
    상기 제1 핀으로부터 이격된, 상기 기판의 상기 최상부 표면 상에 제2 핀을 형성하는 단계;
    상기 기판, 상기 제1 핀, 및 상기 제2 핀 상에 게이트를 형성하는 단계;
    상기 제1 핀 및 상기 제2 핀 상에 소스를 형성하는 단계; 및
    상기 제1 핀 및 상기 제2 핀 상에 드레인을 형성하는 단계를 포함하며, 상기 드레인은 상기 게이트 맞은편에서 상기 소스로부터 이격되고;
    상기 소스의 길이가 상기 드레인의 길이를 초과하거나, 상기 소스의 폭이 상기 드레인의 폭을 초과하거나, 또는 상기 소스의 높이가 상기 드레인의 높이를 초과하는,
    트랜지스터를 제조하기 위한 방법.
  20. 제19 항에 있어서,
    상기 소스의 길이는 상기 드레인의 길이보다 적어도 10 퍼센트 더 긴,
    트랜지스터를 제조하기 위한 방법.
  21. 제19 항에 있어서,
    상기 소스의 폭은 상기 드레인의 폭보다 적어도 10 퍼센트 더 넓은,
    트랜지스터를 제조하기 위한 방법.
  22. 제19 항에 있어서,
    상기 소스의 높이는 상기 드레인의 높이보다 적어도 10 퍼센트 더 높은,
    트랜지스터를 제조하기 위한 방법.
  23. 제19 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 트랜지스터인,
    트랜지스터를 제조하기 위한 방법.
  24. 제19 항에 있어서,
    상기 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터인,
    트랜지스터를 제조하기 위한 방법.
  25. 제19 항에 있어서,
    상기 트랜지스터는 n 타입 트랜지스터로서 구성되는,
    트랜지스터를 제조하기 위한 방법.
  26. 제19 항에 있어서,
    상기 트랜지스터는 p 타입 트랜지스터로서 구성되는,
    트랜지스터를 제조하기 위한 방법.
  27. 제19항에 있어서,
    상기 방법은, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인 휴대 정보 단말, 고정된 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 내의 디바이스로 이루어진 그룹으로부터 선택된 디바이스에 상기 트랜지스터를 통합시키는 단계를 더 포함하는,
    트랜지스터를 제조하기 위한 방법.
KR1020227034044A 2020-04-09 2021-04-07 비대칭 드레인 및 소스를 갖는 트랜지스터 회로 KR20220165733A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/844,699 US20210320175A1 (en) 2020-04-09 2020-04-09 Transistor circuit with asymmetrical drain and source
US16/844,699 2020-04-09
PCT/US2021/026287 WO2021207434A1 (en) 2020-04-09 2021-04-07 Transistor circuit with asymmetrical drain and source

Publications (1)

Publication Number Publication Date
KR20220165733A true KR20220165733A (ko) 2022-12-15

Family

ID=75690702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034044A KR20220165733A (ko) 2020-04-09 2021-04-07 비대칭 드레인 및 소스를 갖는 트랜지스터 회로

Country Status (7)

Country Link
US (1) US20210320175A1 (ko)
EP (1) EP4133529A1 (ko)
KR (1) KR20220165733A (ko)
CN (1) CN115336004A (ko)
BR (1) BR112022019798A2 (ko)
TW (1) TW202147612A (ko)
WO (1) WO2021207434A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772874B2 (en) * 2011-08-24 2014-07-08 International Business Machines Corporation MOSFET including asymmetric source and drain regions
US9231106B2 (en) * 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
KR20160061964A (ko) * 2013-09-26 2016-06-01 인텔 코포레이션 시스템 온 칩(ｓｏｃ) 애플리케이션들을 위한 수직 비평면 반도체 디바이스
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
KR102380818B1 (ko) * 2015-04-30 2022-03-31 삼성전자주식회사 반도체 소자
US9484306B1 (en) * 2015-11-17 2016-11-01 International Business Machines Corporation MOSFET with asymmetric self-aligned contact
US9680473B1 (en) * 2016-02-18 2017-06-13 International Business Machines Corporation Ultra dense vertical transport FET circuits
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10141306B2 (en) * 2017-01-27 2018-11-27 Qualcomm Incorporated Systems, methods, and apparatus for improved finFETs
US10868182B2 (en) * 2018-07-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and manufacturing method thereof
US11362110B2 (en) * 2019-09-27 2022-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same

Also Published As

Publication number Publication date
BR112022019798A2 (pt) 2022-11-16
EP4133529A1 (en) 2023-02-15
CN115336004A (zh) 2022-11-11
US20210320175A1 (en) 2021-10-14
WO2021207434A1 (en) 2021-10-14
TW202147612A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US11652064B2 (en) Integrated device with electromagnetic shield
US20160126240A1 (en) Methods and apparatuses for forming multiple radio frequency (rf) components associated with different rf bands on a chip
WO2016122882A1 (en) Off-center gate cut
US11430797B2 (en) Package embedded programmable resistor for voltage droop mitigation
TW202141726A (zh) 混合三維電感器
US11335683B2 (en) Device channel profile structure
KR20220165733A (ko) 비대칭 드레인 및 소스를 갖는 트랜지스터 회로
US20210280722A1 (en) Strained silicon transistor
US11164952B2 (en) Transistor with insulator
US11832391B2 (en) Terminal connection routing and method the same
US20220028758A1 (en) Backside power distribution network (pdn) processing
US20220336346A1 (en) Back-end-of-line (beol) high resistance (hi-r) conductor layer in a metal oxide metal (mom) capacitor
TWI748634B (zh) 偏移閘極接觸
US20230282716A1 (en) High performance device with double side contacts
US10892236B2 (en) Integrated circuit having a periphery of input/output cells
US20240105728A1 (en) Transistor devices with double-side contacts and standard cell
US20240105797A1 (en) Transistor devices with double-side contacts