CN115336004A - 具有不对称的漏极和源极的晶体管电路 - Google Patents

具有不对称的漏极和源极的晶体管电路 Download PDF

Info

Publication number
CN115336004A
CN115336004A CN202180024683.2A CN202180024683A CN115336004A CN 115336004 A CN115336004 A CN 115336004A CN 202180024683 A CN202180024683 A CN 202180024683A CN 115336004 A CN115336004 A CN 115336004A
Authority
CN
China
Prior art keywords
transistor
fin
source
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024683.2A
Other languages
English (en)
Inventor
杨海宁
J·J·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115336004A publication Critical patent/CN115336004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

晶体管的寄生电容可能会因源极和漏极不匹配而降低。如本文中的示例所描述的，可以用较低漏极电容和D1反相器上的频率增益来实现更快的低指计数晶体管。在一个这样的示例中，晶体管包括源极和漏极，其中源极的长度大于漏极的长度、源极的宽度大于漏极的宽度、或者源极的高度大于漏极的高度。

Description

具有不对称的漏极和源极的晶体管电路
根据35 U.S.C.§119要求优先权
本专利申请要求于2020年4月9日提交的美国非临时申请No.16/844,699的优先权，该申请已转让给本申请的受让人，并在此明确表示通过引用并入本文
技术领域
本公开总体上涉及晶体管电路，并且更具体地但非排他地涉及具有不匹配的源极和漏极配置的晶体管电路。
背景技术
随着互补金属氧化物半导体(CMOS)技术按比例缩小到5nm节点，CMOS晶体管的制造工艺变得更加复杂，并且晶体管性能难以进一步提高。一个原因是：主要限制是由缩放设备(诸如晶体管)中较高的寄生电容引起的。例如，栅极到接触电容是主要的寄生电容，大约占总器件电容(不包括金属)的50％。一般来说，接触电容和电阻是较低的电容(C)会导致较高的电阻(R)的权衡。由于与单指布局相比，多指晶体管的电路性能提高，所以多指晶体管已被广泛用于纳米级CMOS电路设计中。然而，为了优化电路性能而对指宽度(Wf)和指的数量(Nf)的选择是具有挑战性的问题。在多指晶体管中，随着指的数量的增加，漏极到源极电流、跨导和有效栅极电容也会增加。因此，CMOS晶体管电路性能对源极R&C和漏极R&C的反应不同，具体取决于CMOS晶体管电路中的栅极指的数量。因此，当前的多指晶体管电路速度较慢，具有较高的频率增益和较大的漏极电阻。
因此，需要克服包括由此提供的方法、系统和装置在内的传统方法的缺陷的系统、装置和方法。
发明内容
以下呈现涉及与本文所公开的装置和方法相关联的一个或多个方面和/或示例的简化概述。如此，不应将以下发明内容视为与所有预期方面和/或示例相关的广泛概述，也不应将以下发明内容视为识别与所有预期方面和/或示例相关的关键或必要元素或勾勒与任何特定方面和/或示例相关联的范围。因此，以下发明内容的唯一目的是在下文呈现的详细描述之前以简化的形式呈现与涉及本文所公开的装置和方法的一个或多个方面和/或示例相关的某些概念。
在一个方面，一种晶体管包括：衬底；第一鳍，位于衬底的顶表面上；第二鳍，位于衬底的顶表面上、与第一鳍间隔开；栅极，与衬底、第一鳍和第二鳍接触；源极，与第一鳍和第二鳍接触；漏极，与第一鳍和第二鳍接触的，漏极与源极间隔开，源极在栅极对面；其中以下之一：源极的长度大于漏极的长度、源极的宽度大于漏极的宽度或源极的高度大于漏极的高度。
在另一方面，一种晶体管包括：衬底；第一鳍，位于衬底的顶表面上；第二鳍，位于衬底的顶表面上、与第一鳍间隔开；用于切换的部件，与衬底、第一鳍和第二鳍接触；用于收集的部件，与第一鳍和第二鳍接触；用于发射的部件，与第一鳍和第二鳍接触，用于发射的部件与用于收集的部件间隔开，用于收集的部件在用于切换的部件对面；其中以下一项：用于收集的部件的长度大于用于发射的部件的长度、用于收集的部件的宽度大于用于发射的部件的宽度、或用于收集的部件的高度大于用于发射的部件。
在又一方面，一种晶体管的制造方法，包括：提供衬底；在衬底的顶表面上形成第一鳍；在衬底的顶表面上形成与第一鳍间隔开的第二鳍；在衬底、第一鳍和第二鳍上形成栅极；在第一鳍和第二鳍上形成源极；在第一鳍和第二鳍上形成漏极，漏极与源极间隔开，源极在栅极对面；其中以下一项：源极的长度大于漏极的长度、源极的宽度大于漏极的宽度、或者源极的高度大于漏极的高度。
基于附图和详细描述，与本文所公开的装置和方法相关联的其他特征和优点对于本领域技术人员将是显而易见的。
附图说明
当结合仅为了说明而不是限制本公开而被呈现的附图考虑时，通过参考以下详细描述，对本公开的各方面及其许多附带优点的更完整了解可以更容易地获得并且同样变得更好理解，并且其中：
图1A和图1B图示了根据本公开的一些示例的具有较短长度漏极的示例性晶体管；
图2A和图2B图示了根据本公开的一些示例的具有较短高度漏极的示例性晶体管；
图3A和图3B图示了根据本公开的一些示例的具有较短宽度漏极的示例性晶体管；
图4A-图4C图示了根据本公开的一些示例的示例性部分方法；
图5A-图5C图示了根据本公开的一些示例的示例性部分方法；
图6图示了根据本公开的一些示例的示例性部分方法；
图7图示了根据本公开的一些示例的示例性移动设备；和
图8图示了根据本公开的一些示例的可以与任何上述方法、器件、半导体器件、集成电路、管芯、中介层、封装件或层叠封装(PoP)集成的各种电子设备。
按照惯例，附图所描绘的特征可能不是按比例绘制的。相应地，为了清楚起见，可以任意扩大或缩小所描绘的特征的尺寸。按照惯例，为了清楚起见，对一些附图进行了简化。因此，附图可能未描绘特定装置或方法的所有组件。此外，在整个说明书和附图中，相同的附图标记标示相同的特征。
具体实施方式
本文所公开的示例性方法、装置和系统减轻了传统方法、装置和系统以及其他先前未识别的需求的缺点。本文中的示例包括但不限于具有低指计数(<4个指)和短于源极触点的漏极触点的晶体管电路、具有低指计数(<4个指)和低于源极触点(水平间隔和垂直下方-不同的水平面)的漏极触点的晶体管电路、以及具有低指计数(<4指)和窄于源极触点的漏极触点的晶体管电路。
图1A&图1B图示了根据本公开的一些示例的具有较短长度漏极的示例性晶体管。如图1A中所示，晶体管电路100可以包括耦合到第二晶体管120的第一晶体管110、耦合到第一晶体管110的电源电压130(VDD)、耦合到第二晶体管120的接地140(VSS)、耦合到第一晶体管110和第二晶体管120的输入150、以及耦合到第一晶体管110和第二晶体管120的输出160。第一晶体管110可以包括第一鳍112、第二鳍114、第一源极116和第一漏极118。第二晶体管120可以包括第三鳍122、第四鳍124、第二源极126和第二漏极128。第一源极116具有宽度10、长度20和高度30(未示出但垂直于宽度10和长度20)，并且第一漏极118具有宽度40、长度50和高度60(未示出但垂直于宽度40和长度50)，其中长度20比长度50多10％到250％。例如，如果长度50是22nm，那么第一漏极118的长度20将约为54nm。尽管不同晶体管的相应漏极和源极被示为相同，但是应当理解，晶体管之一可以具有不对称的漏极和源极，而另一个晶体管具有匹配或对称的漏极和源极。晶体管电路100还可以包括第一衬底170、第二衬底180(第一衬底170和第二衬底180可以是公共衬底)、第一栅极190和第二栅极195(第一栅极190和第二栅极195可以是公共栅极)。如图所示，第一晶体管110是PFET并且第二晶体管120是NFET，但是应该理解两者可以是相同的、不同的、PFET、NFET、金属氧化物半导体晶体管、金属氧化物半导体场效应晶体管或类似物，并且可以可选地被集成或被合并到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。如图1B中所示，晶体管电路102可以包括多个第一晶体管110和第二晶体管120。如图1A中所示，第一晶体管110和/或第二晶体管120中的一个或多个可以具有不对称源极和漏极。
图2A&图2B图示了根据本公开的一些示例的具有较短高度漏极的示例性晶体管。如图2A中所示，晶体管电路200(例如晶体管电路100)可以包括耦合到第二晶体管220的第一晶体管210、耦合到第一晶体管210的电源电压230(VDD)、耦合到第二晶体管220的接地240(VSS)、耦合到第一晶体管210和第二晶体管220的输入250、以及耦合到第一晶体管210和第二晶体管220的输出260。第一晶体管210可以包括第一鳍212、第二鳍214、第一源极216和第一漏极218。第二晶体管220可以包括第三鳍222、第四鳍224、第二源极226和第二漏极228。第一源极216具有宽度12、长度22和高度32，并且第一漏极118具有宽度42、长度52和高度62，其中高度32比高度62大10％到250％。如图所示，第一晶体管210是PFET并且第二晶体管220是NFET，但是应当理解，两者可以是相同的、不同的、PFET、NFET、金属氧化物半导体晶体管、金属氧化物半导体场效应晶体管或类似物，并且可以可选地被集成或被合并到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、手机、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车辆中的设备。如图2B中所示，晶体管电路202可以包括多个第一晶体管210和第二晶体管220。第一晶体管210和/或第二晶体管220中的一个或多个可以具有如图2A中所示的不对称源极和漏极并且可以包括包封物或模制化合物201。
图3A&图3B图示了根据本公开的一些示例的具有较短宽度漏极的示例性晶体管。如图3A中所示，晶体管电路300(例如晶体管电路100)可以包括耦合到第二晶体管320的第一晶体管310、耦合到第一晶体管310的电源电压330(VDD)、耦合到第二晶体管320的接地340(VSS)、耦合到第一晶体管310和第二晶体管320的输入350、以及耦合到第一晶体管310和第二晶体管320的输出360。第一晶体管310可以包括第一源极316和第一漏极318。第二晶体管320可以包括第二源极326和第二漏极328。第一源极316具有宽度14、长度24和高度34，并且第一漏极318具有宽度44、长度54和高度64，宽度14比宽度44大10％到250％。如图所示，第一晶体管310是PFET并且第二晶体管320是NFET，但是应该理解，两者可以是相同的、不同的、PFET、NFET、金属氧化物半导体晶体管存储器、金属氧化物半导体场效应晶体管或类似物，并且可以可选地被集成或被合并到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、设备电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车辆中的设备。如图3B中所示，晶体管电路302可以包括多个第一晶体管310和第二晶体管320。第一晶体管310和/或第二晶体管320中的一个或多个可以具有如图3A中所示的不对称源极和漏极并且可以包括包封物或模制化合物301。
图4A-图4C图示了根据本公开的一些示例的示例性部分方法。如图4A中所示，用于制造晶体管电路(例如，晶体管电路100、200或300)的部分方法400可以从以下的形成开始：第一晶体管410的第一鳍412、第一晶体管410的第二鳍414、第二晶体管410的第三鳍422、第二晶体管410的第四鳍424、虚设栅极411和位于虚设栅极411任一侧上的栅极隔离件413。如图4B中所示，部分方法400可以继续在衬底401的顶部上形成氧化物层403。如图4C中所示，虚设栅极411材料围绕氧化物层403上的鳍。
图5A-图5C图示了根据本公开的一些示例的示例性部分方法。如图5A中所示，用于制造晶体管电路(例如，晶体管电路100、200或300)的部分方法500可以包括在第一晶体管510的第一鳍512和第二鳍514上外延生长第一漏极518和在第二晶体管520的第三鳍522和第四鳍524上外延生长第二漏极528。如图5B中所示，部分方法500可以继续外延生长第一漏极518和第二漏极528以及添加模制化合物或包封物501。如图5C中所示，部分方法500可以包括外延生长第一源极516和第二源极526以及添加模制化合物或包封物501。
图6图示了根据本公开的一些示例的用于制造晶体管电路的示例性部分方法。如图6中所示，部分方法600可以在框602中提供衬底开始。部分方法600可以在框604中继续，在衬底的顶表面上形成第一鳍。部分方法600可以在框606中继续，在衬底的顶表面上形成与第一鳍间隔开的第二鳍。部分方法600可以在框608中继续，在衬底、第一鳍和第二鳍上形成栅极。部分方法600可以在框610继续，在第一鳍和第二鳍上形成源极。部分方法600可以在框612中继续，在第一鳍和第二鳍上形成漏极，漏极与源极间隔开，源极在栅极对面。此外，以下之一：源极的长度大于漏极的长度、源极的宽度大于漏极的宽度或源极的高度大于漏极的高度。
备选地，部分方法600可以包括其中源极的长度比漏极的长度大至少10％；源极的宽度比漏极的宽度大至少10％；源极的高度比漏极的高度大至少10％；晶体管是金属氧化物半导体晶体管；晶体管是金属氧化物半导体场效应晶体管；晶体管被配置作为n型晶体管；晶体管被配置作为p型晶体管；并且将晶体管并入到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。
图7图示了根据本公开的一些示例的示例性移动设备。现在参考图7，描绘了根据示例性方面所配置的移动设备的框图并且总体上指定为700。在一些方面中，移动设备700可以被配置为无线通信设备。如图所示，移动设备700包括处理器701，其可以被配置为在一些方面实现本文所述的方法。处理器701被示为包括指令流水线712、缓冲器处理单元(BPU)708、分支指令队列(BIQ)711和节流器710，如本领域公知的。为了清楚起见，从处理器701的这个视图中省略了这些块的其他众所周知的细节(例如，计数器、条目、置信域、加权和、比较器等)。
处理器701可以通过链路可通信地耦合到存储器732，链路可以是管芯到管芯或芯片到芯片的链路。移动设备700还包括显示器728和显示控制器726，其中显示控制器726耦合到处理器701和显示器728。
在一些方面，图7可以包括耦合到处理器701的编码器/解码器(CODEC)734(例如，音频和/或语音CODEC)；扬声器736和麦克风738耦合到CODEC 734；以及耦合到无线天线742和处理器701的无线控制器740(其可以包括调制解调器)。
在其中存在一个或多个上述块的特定方面中，处理器701、显示控制器726、存储器732、CODEC 734和无线控制器740可以被包括在系统级封装或片上系统器件722。输入设备730(例如，物理或虚拟键盘)、电源744(例如，电池)、显示器728、输入设备730、扬声器736、麦克风738、无线天线742和电源744可以在片上系统设备722外部并且可以耦合到片上系统设备722的组件，诸如接口或控制器。
应当注意，虽然图7描绘了移动设备，但是处理器701和存储器732也可以被集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板计算机、通信设备、移动电话或其他类似设备中。
图8图示了根据本公开的一些示例的可以与上述集成器件、半导体器件、集成电路、管芯、中介层、封装件或或层叠封装(PoP)中的任何一个集成的各种电子设备。例如，移动电话设备802、膝上型计算机设备804和固定位置终端设备806可以包括如本文所述的集成设备800。集成器件800例如可以是本文描述的任何集成电路、管芯、集成器件、集成器件封装件、集成电路器件、器件封装件、集成电路(IC)封装件、层叠封装器件。图8中所图示的设备802、804、806仅仅是示例性的。其他电子设备也可以以集成器件800为特征，包括但不限于如下的一组设备(例如电子设备)，包括：移动设备、手持个人通信系统(PCS)单元、便携式数据单元诸如个人数字助理、支持全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐设备、固定位置数据单元诸如抄表装备、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、在机动车辆(例如自动驾驶汽车)中实现的电子设备、或存储或检索数据或计算机指令的任何其他设备或它们的任何组合。
应当了解，本文公开的各个方面可以被描述为与本领域技术人员所描述和/或认识的结构、材料和/或装置的功能等效物。还应注意，在说明书或权利要求中所公开的方法、系统和装置可以由包括用于执行该方法的相应动作的部件的设备来实现。例如，在一个方面，晶体管包括：衬底；第一鳍，位于衬底的顶表面上；第二鳍，位于衬底的顶表面上的、与第一鳍间隔开；用于切换的部件，与衬底、第一鳍和第二鳍接触(例如，栅极)；用于收集的部件，与第一鳍和第二鳍接触(例如源)；以及用于发射的部件，与第一鳍和第二鳍接触(例如，漏极)，用于发射的部件与用于收集的部件间隔开，用于收集的部件在用于切换部件的对面；其中以下中的一项：用于收集的部件的长度大于用于发射的部件的长度、用于收集的部件的宽度大于用于发射的部件的宽度、或者用于收集的部件的高度大于用于发射的部件的高度。应当理解，上述方面仅作为示例提供，并且要求保护的各个方面不限于作为示例引用的具体参考和/或说明。
图1-图8中所图示的一个或多个组件、过程、特征和/或功能可以被重新布置和/或组合成单个组件、过程、特征或功能，或者被并入若干组件、过程或功能中。在不背离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应该注意，图1-图8及其在本公开中对应的描述不限于管芯和/或IC。在一些实现中，图1-图8及其对应的描述可以被用来制造、创建、提供和/或生产集成器件。在一些实现中，器件可以包括管芯、集成器件、管芯封装件、集成电路(IC)、器件封装件、集成电路(IC)封装件、晶片、半导体器件、层叠封装(PoP)器件和/或中介层。器件的有源侧(诸如管芯)是器件的一部分，其中包含器件的有源组件(例如晶体管、电阻器、电容器、电感器等)，这些组件执行器件的操作或功能。设备的背侧是器件的与活动侧相对的一侧。
如本文中所使用的，术语“用户装备”(或“UE”)、“用户设备”、“用户终端”、“客户端设备”、“通信设备”、“无线设备”、“无线通信设备”、“手持设备”、“移动设备”、“移动终端”、“移动台”、“手持机”、“接入终端”、“订户设备”、“订户终端”、“订户台”、“终端”及其变体可以互换地指代可以接收无线通信和/或导航信号的任何合适的移动或固定设备。这些术语包括但不限于音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、机动车辆中的机动设备和/或通常由人携带和/或具有通信能力(例如，无线、蜂窝、红外、短距离无线电等)的其他类型的便携式电子设备。这些术语还旨在包括与可以诸如通过短距离无线、红外线、有线连接或其他连接而接收无线通信和/或导航信号的另一设备进行通信的设备，无论是卫星信号接收、辅助数据接收、和/或与位置相关的处理发生在设备或其他设备上。此外，这些术语旨在包括能够经由无线电接入网络(RAN)来与核心网络通信的所有设备，包括无线和有线通信设备，并且通过核心网络，UE可以与外部网络(诸如互联网)连接以及与其他UE连接。当然，对于UE，连接到核心网络和/或互联网的其他机制也是可能的，诸如通过有线接入网络、无线局域网(WLAN)(例如，基于IEEE 802.11等)等等。UE可以由多种类型的设备中的任何一种来体现，包括但不限于印刷电路(PC)卡、紧凑型闪存设备、外部或内部调制解调器、无线或有线电话、智能电话、平板计算机、跟踪设备、资产标签等等。UE可以通过其向RAN发送信号的通信链路被称为上行链路信道(例如，反向业务信道、反向控制信道、接入信道等)。RAN可以通过其向UE发送信号的通信链路被称为下行链路或前向链路信道(例如，寻呼信道、控制信道、广播信道、前向业务信道等)。如本文中所使用的，术语业务信道(TCH)可以指的是上行链路/反向或下行链路/前向业务信道。
电子设备之间的无线通信可以基于不同的技术，诸如码分多址(CDMA)、W-CDMA、时分多址(TDMA)、频分多址(FDMA)、正交频分复用(OFDM)、全球移动通信系统(GSM)、3GPP长期演进(LTE)、蓝牙(BT)、低功耗蓝牙(BLE)、IEEE 802.11(WiFi)和IEEE 802.15.4(Zigbee/Thread)或者可以在无线通信网络或数据通信网络中使用的其他协议。低功耗蓝牙(也被称为蓝牙LE、BLE和蓝牙智能)是一种由蓝牙特别兴趣小组设计和销售的无线个域网络技术，其旨在显著降低功耗和成本，同时维持类似的通信范围。BLE在2010年被合并到主要蓝牙标准中，采用了蓝牙核心规范版本4.0，并在蓝牙5中进行了更新(两者都被明确并入在本文的全部内容中)。
词语“示例性”在本文中被用来意指“用作示例、实例或说明”。本文中被描述为“示例性”的任何细节不应被解释为优于其他示例。同样，术语“示例”并不意味着所有示例都包括所讨论的特征、优点或操作模式。此外，特定特征和/或结构可以与一个或多个其他特征和/或结构相组合。此外，本文所描述的装置的至少一部分可以被配置为执行本文所描述的方法的至少一部分。
本文使用的术语是出于描述特定示例的目的，并且不旨在限制本公开的示例。如本文中所使用的，除非上下文另有明确指出，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。还将理解的是，当在本文中使用时，术语“包括”和/或“包含”指定存在所陈述的特征、整数、动作、操作、元素和/或组件，但是不排除存在或添加一个或多个其他特征、整数、动作、操作、元素、组件和/或它们的组。
应当注意，术语“连接”、“耦合”或其任何变体意指元件之间的任何直接或间接的连接或耦合，并且可以涵盖在两个元件之间存在中间元件，两个元件经由该中间元件“连接”或“耦合”在一起。
在本文中对使用诸如“第一”、“第二”等名称的元素的任何引用不限制这些元素的数量和/或顺序。相反，这些名称被用作区分两个或更多元素和/或一个元素的多个实例的方便方法。此外，除非另有说明，否则一组元素可以包括一个或多个元素。
本申请中陈述或描绘图示的任何内容均不旨在将任何组件、行动、特征、利益、优点或等同物奉献给公众，无论该组件、行动、特征、利益、优点或等同物是否在权利要求书中被记载。
结合本文公开的示例所描述的方法、序列和/或算法可以直接被并入硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中，包括非暂时性类型的存储器或存储介质。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和将信息写入到存储介质。在替代方案中，存储介质可以被集成到处理器中。
虽然已经结合设备描述了一些方面，但是不言而喻，这些方面也构成了对对应方法的描述，并且因此设备的块或组件也应被理解为对应的方法动作或作为方法动作的特征。与此类似，结合方法动作或者作为方法动作而被描述的各方面也构成对对应设备的对应块或细节或特征的描述。一些或全部方法动作可以由硬件装置(或使用硬件装置)来执行，硬件装置诸如例如微处理器、可编程计算机或电子电路。在一些示例中，一些或多个最重要的方法动作可以由这样的装置来执行。
在上面的详细描述中可以看出，不同的特征在示例中被分组在一起。这种公开方式不应被理解为要求保护的示例具有比相应权利要求中明确引用的更多的特征的意图。相反，本公开可以包括少于所公开的单个示例的所有特征。因此，以下权利要求应被视为被并入在说明书中，其中每个权利要求本身可以作为单独的示例。尽管每个权利要求本身都可以作为单独的示例，但是应注意——尽管从属权利要求可以在权利要求中引用与一个或多个权利要求的特定组合——其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题的组合，或者任何特征与其他从属和独立权利要求的组合。在本文中提出了这样的组合，除非明确表达特定组合不是预期的。此外，即使权利要求不直接依赖于独立权利要求，也旨在可以将权利要求的特征包括在任何其他独立权利要求中。
此外，在一些示例中，单个动作可以被细分为多个子动作或包含多个子动作。这样的子动作可以被包含在单个动作的公开中并且是单个动作的公开的一部分。
虽然前述公开示出了本公开的说明性示例，但是应当注意，在不背离如所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变和修改。不需要以任何特定顺序来执行根据本文描述的公开的示例的方法权利要求的功能和/或动作。另外，众所周知的元件将不被详细描述或者可以被省略以免混淆本文所公开的方面和示例的相关细节。此外，尽管可以以单数形式描述或要求保护本公开的元素，但是除非明确陈述了对单数形式的限制，否则可以设想复数形式。

Claims (27)

1.一种晶体管，包括：
衬底；
第一鳍，位于所述衬底的顶表面上；
第二鳍，位于所述衬底的所述顶表面上，与所述第一鳍间隔开；
栅极，与所述衬底、所述第一鳍和所述第二鳍接触；
源极，与所述第一鳍和所述第二鳍接触；以及
漏极，与所述第一鳍和所述第二鳍接触，所述漏极与所述源极间隔开，所述源极在所述栅极对面；
其中以下中的一项：所述源极的长度大于所述漏极的长度、所述源极的宽度大于所述漏极的宽度、或者所述源极的高度大于所述漏极的高度。
2.根据权利要求1所述的晶体管，其中所述源极的长度比所述漏极的长度大至少10％。
3.根据权利要求1所述的晶体管，其中所述源极的宽度比所述漏极的宽度大至少10％。
4.根据权利要求1所述的晶体管，其中所述源极的高度比所述漏极的高度大至少10％。
5.根据权利要求1所述的晶体管，其中所述晶体管是金属氧化物半导体晶体管。
6.根据权利要求1所述的晶体管，其中所述晶体管是金属氧化物半导体场效应晶体管。
7.根据权利要求1所述的晶体管，其中所述晶体管被配置作为n型晶体管。
8.根据权利要求1所述的晶体管，其中所述晶体管被配置作为p型晶体管。
9.根据权利要求1所述的晶体管，其中所述晶体管被并入到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。
10.一种晶体管，包括：
衬底；
第一鳍，位于所述衬底的顶表面上；
第二鳍，位于所述衬底的所述顶表面上，与所述第一鳍间隔开；
用于切换的部件，与所述衬底、所述第一鳍和所述第二鳍接触；
用于收集的部件，与所述第一鳍和所述第二鳍接触；以及
用于发射的部件，与所述第一鳍和所述第二鳍接触，所述用于发射的部件与所述用于收集的部件间隔开，所述用于收集的部件在所述用于切换的部件对面；
其中以下中的一项：所述用于收集的部件的长度大于所述用于发射的部件的长度、所述用于收集的部件的宽度大于所述用于发射的部件的宽度、或者所述用于收集的部件的高度大于所述用于发射的部件的高度。
11.根据权利要求10所述的晶体管，其中所述用于收集的部件的长度比所述用于发射的部件的长度大至少10％。
12.根据权利要求10所述的晶体管，其中所述用于收集的部件的宽度比所述用于发射的部件的宽度大至少10％。
13.根据权利要求10所述的晶体管，其中所述用于收集的部件的高度比所述用于发射的部件的高度大至少10％。
14.根据权利要求10所述的晶体管，其中所述晶体管是金属氧化物半导体晶体管。
15.根据权利要求10所述的晶体管，其中所述晶体管是金属氧化物半导体场效应晶体管。
16.根据权利要求10所述的晶体管，其中所述晶体管被配置作为n型晶体管。
17.根据权利要求10所述的晶体管，其中所述晶体管被配置作为p型晶体管。
18.根据权利要求10所述的晶体管，其中所述晶体管被并入到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。
19.一种制造晶体管的方法，所述方法包括：
提供衬底；
在所述衬底的顶表面上形成第一鳍；
在所述衬底的顶表面上形成与所述第一鳍间隔开的第二鳍；
在所述衬底、所述第一鳍和所述第二鳍上形成栅极；
在所述第一鳍和所述第二鳍上形成源极；以及
在所述第一鳍和所述第二鳍上形成漏极，所述漏极与所述源极间隔开，所述源极在所述栅极对面；
其中以下中的一项：所述源极的长度大于所述漏极的长度、所述源极的宽度大于所述漏极的宽度、或者所述源极的高度大于所述漏极的高度。
20.根据权利要求19所述的方法，其中所述源极的长度比所述漏极的长度大至少10％。
21.根据权利要求19所述的方法，其中所述源极的宽度比所述漏极的宽度大至少10％。
22.根据权利要求19所述的方法，其中所述源极的高度比所述漏极的高度大至少10％。
23.根据权利要求19所述的方法，其中所述晶体管是金属氧化物半导体晶体管。
24.根据权利要求19所述的方法，其中所述晶体管是金属氧化物半导体场效应晶体管。
25.根据权利要求19所述的方法，其中所述晶体管被配置作为n型晶体管。
26.根据权利要求19所述的方法，其中所述晶体管被配置作为p型晶体管。
27.根据权利要求19所述的方法，其中所述方法还包括将所述晶体管合并到从由如下组成的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器和机动车辆中的设备。
CN202180024683.2A 2020-04-09 2021-04-07 具有不对称的漏极和源极的晶体管电路 Pending CN115336004A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/844,699 US20210320175A1 (en) 2020-04-09 2020-04-09 Transistor circuit with asymmetrical drain and source
US16/844,699 2020-04-09
PCT/US2021/026287 WO2021207434A1 (en) 2020-04-09 2021-04-07 Transistor circuit with asymmetrical drain and source

Publications (1)

Publication Number Publication Date
CN115336004A true CN115336004A (zh) 2022-11-11

Family

ID=75690702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024683.2A Pending CN115336004A (zh) 2020-04-09 2021-04-07 具有不对称的漏极和源极的晶体管电路

Country Status (7)

Country Link
US (1) US20210320175A1 (zh)
EP (1) EP4133529A1 (zh)
KR (1) KR20220165733A (zh)
CN (1) CN115336004A (zh)
BR (1) BR112022019798A2 (zh)
TW (1) TW202147612A (zh)
WO (1) WO2021207434A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049115A1 (en) * 2011-08-24 2013-02-28 International Business Machines Corporation Mosfet including asymmetric source and drain regions
US20140252477A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an Asymmetric Source/Drain Structure and Method of Making Same
US9466570B1 (en) * 2015-11-17 2016-10-11 International Business Machines Corporation MOSFET with asymmetric self-aligned contact
US20160322492A1 (en) * 2015-04-30 2016-11-03 Myungil KANG Semiconductor device
US20180219009A1 (en) * 2017-01-27 2018-08-02 Qualcomm Incorporated Systems, methods, and apparatus for improved finfets
US20200044071A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160061964A (ko) * 2013-09-26 2016-06-01 인텔 코포레이션 시스템 온 칩(ｓｏｃ) 애플리케이션들을 위한 수직 비평면 반도체 디바이스
JP6373686B2 (ja) * 2014-08-22 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US9680473B1 (en) * 2016-02-18 2017-06-13 International Business Machines Corporation Ultra dense vertical transport FET circuits
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11362110B2 (en) * 2019-09-27 2022-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049115A1 (en) * 2011-08-24 2013-02-28 International Business Machines Corporation Mosfet including asymmetric source and drain regions
US20140252477A1 (en) * 2013-03-08 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an Asymmetric Source/Drain Structure and Method of Making Same
US20160322492A1 (en) * 2015-04-30 2016-11-03 Myungil KANG Semiconductor device
US9466570B1 (en) * 2015-11-17 2016-10-11 International Business Machines Corporation MOSFET with asymmetric self-aligned contact
US20180219009A1 (en) * 2017-01-27 2018-08-02 Qualcomm Incorporated Systems, methods, and apparatus for improved finfets
US20200044071A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof

Also Published As

Publication number Publication date
BR112022019798A2 (pt) 2022-11-16
EP4133529A1 (en) 2023-02-15
KR20220165733A (ko) 2022-12-15
US20210320175A1 (en) 2021-10-14
WO2021207434A1 (en) 2021-10-14
TW202147612A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US20160126240A1 (en) Methods and apparatuses for forming multiple radio frequency (rf) components associated with different rf bands on a chip
US11652064B2 (en) Integrated device with electromagnetic shield
US11335683B2 (en) Device channel profile structure
US20210320175A1 (en) Transistor circuit with asymmetrical drain and source
US11164952B2 (en) Transistor with insulator
US20210280722A1 (en) Strained silicon transistor
US20220336346A1 (en) Back-end-of-line (beol) high resistance (hi-r) conductor layer in a metal oxide metal (mom) capacitor
US20220028758A1 (en) Backside power distribution network (pdn) processing
TWI748634B (zh) 偏移閘極接觸
US20230282716A1 (en) High performance device with double side contacts
US20230352583A1 (en) Enhanced mosfet with superior rf performance
US10892236B2 (en) Integrated circuit having a periphery of input/output cells
US11387335B2 (en) Optimized contact structure
US20210058076A1 (en) Hybrid fin flip flop circuit architecture
CN117136432A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination