KR20220164529A - 전류 변환기 - Google Patents

Abstract

1차 전도체(19)에 흐르는 전류를 측정하는 개루프 전류 변환기(1)는 에어 갭(4)을 갖는 자기 회로 코어(3), 및 에어 갭에 적어도 부분적으로 위치된 자기장 감지 장치(5)를 포함한다. 자기장 감지 장치는 회로 기판, 회로 기판 상에 실장된 ASIC 형태의 제1 자기장 검출기(8), 및 회로 기판 내부 또는 회로 기판 상의 2개 이상의 층 상에 형성된 전도성 픽업 코일 형태의 제2 자기장 검출기(12)를 포함한다. 제1 및 제2 자기장 검출기의 출력은 상기 전류를 나타내는 출력 신호를 생성하는 신호 처리 회로(6)에 연결되고, ASIC의 출력은 저주파(LF) 채널을 나타내며 픽업 코일의 출력은 고주파(HF) 채널을 나타낸다. 신호 처리 회로는 LF 채널에 의해 출력된 신호와 HF 채널에 의해 출력된 신호를 합산하도록 구성된 가산 회로와, 픽업 코일의 출력 신호의 이득을 ASIC의 출력 신호의 이득으로 조정하기 위한 하나 이상의 회로 컴포넌트를 포함한다.

Description

전류 변환기

본 발명은 고주파수 범위에 걸친 전류 측정을 위한 개루프 전류 변환기에 관한 것이다.

광대역 갭 반도체는 훨씬 더 빠른 스위칭 주파수와 더 가파른 상태 전환의 가능성을 열어 더 높은 di/dt로 전류를 전환하고 더 높은 dv/dt로 전압을 전환하게 되었다. 많은 응용 분야이 전류 측정을 제어 루프에 대한 입력으로 사용하며 고급 제어 체계를 구현하려면 빠르고 정확한 전류 측정이 필요하며, 그 결과 이전 세대의 전류 변환기(100kHz -> 5MHz)보다 1~2배 높은 대역폭 요구 사항이 발생한다.

개방 루프 전류 변환기는 1차 전도체에 흐르는 전류를 측정하는 데 널리 사용된다. 이러한 센서는 일반적으로 자기장 검출기가 위치하는 에어 갭을 포함하는 1차 전도체를 둘러싸는 자기 코어를 포함한다. 자기장 검출기는 일반적으로 홀 효과 센서 또는 자기 저항 자기장 센서일 수 있다. 그러나 홀 센서는 대역폭이 제한되어 있다. 자기 저항 센서는 대역폭이 높을 수 있지만 오프셋 안정성과 1/f 노이즈가 제한적이며 퍼밍(perming) 및 히스테리시스(hysteresis)도 있다.

자기 코어가 없는 전류 변환기는 큰 전류를 측정하는 데 유리하지만 더 낮은 전류의 경우 자기 신호가 작아서 이러한 변환기는 갭이 있는 자기 코어가 있는 전류 센서보다 큰 전류 범위에 대한 정확한 전류 측정이 필요한 응용 분야에 유리하지 않다고 알려져 있다.

EP1965217에 설명된 고대역폭 및 고전류 범위 측정을 위한 개방 루프 변환기는 평면 픽업 코일의 고주파수 측정 기능을 홀 센서와 결합한다. 픽업 코일은 PCB의 회로 트랙으로 구현되며 홀 센서에 연결된 증폭기의 출력에 직렬로 연결된다. 이러한 알려진 변환기의 단점은 코일이 기여하기 시작하는 크로스오버(crossover) 주파수는 홀 센서 장치의 자연적 롤오프(roll-off)보다 약 10배 더 낮으며, 이는 큰 전류 측정 범위에 걸쳐 이상적인 평탄 주파수 응답에서 큰 편차를 초래한다는 것이다.

큰 작동 주파수 대역폭을 가진 다른 기존 전류 센서는 일반적으로 원하는 정밀도로 측정의 진폭 범위가 제한된다는 단점이 있다. 또한, 작동 주파수 대역폭이 큰 기존 개방 루프 전류 센서의 응답 시간은 일반적으로 2μs(2x10^-6초) 이상이며 특정 응용 분야에서는 너무 느릴 수 있다.

이상의 점에 비추어, 본 발명의 목적은 짧은 응답 시간으로 전류를 측정할 수 있는 넓은 주파수 대역폭을 갖고, 측정 범위에 걸쳐 이상적인 평탄한 주파수 응답으로부터 오프셋 안정성이 높고 편차가 낮은 주파수 응답이 있는 넓은 진폭 범위를 갖는 개방 루프 전류 변환기를 제공하는데 있다.

넓은 주파수 대역폭은 특히 0(DC) 내지 약 1-5MHz일 수 있다. 큰 전류 진폭 범위는 50A 내지 300A 범위에서 약 0A 내지 최대일 수 있다.

이는 컴팩트하고 제조하기에 경제적인 전류 변환기를 제공하는 것이 유리하다.

이는 소형이고 단순한 신호 처리 회로를 사용하는 전류 변환기를 제공하는 것이 유리하다.

이는 특히 자율 장치와 관련하여 사용하기 위해 낮은 전력 소비를 갖는 전류 변환기를 제공하는 것이 더 유리하다.

본 발명의 목적은 청구항 1에 따른 개방 루프 전류 변환기를 제공함으로써 달성되었다.

여기에 개시된 1차 전도체(19)에 흐르는 전류를 측정하는 개루프 전류 변환기(1)는, 에어 갭(4)을 갖는 자기 회로 코어(3), 및 회로 기판과, 회로 기판 상에 실장된 ASIC 형태의 제1 자기장 검출기(8)와, ASIC 하부의 회로 기판 내부 또는 상부에 2개 이상의 층에 중첩 관계로 형성된 전도성 픽업 코일 형태의 제2 자기장 검출기(12)를 포함하는 자기장 감지 장치를 포함하고, ASIC 및 픽업 코일은 에어 갭에 위치된다. 제1 및 제2 자기장 검출기의 출력은 전류를 나타내는 출력 신호를 생성하는 신호 처리 회로(6), 저주파(LF) 채널을 나타내는 ASIC의 출력, 및 고주파(HF) 채널을 나타내는 픽업 코일에 연결된다. 신호 처리 회로는 LF 채널에 의해 출력된 신호와 HF 채널에 의해 출력된 신호를 합산하도록 구성된 가산 회로와, 픽업 코일의 출력 신호의 이득을 ASIC의 출력 신호의 이득으로 조정하기 위해 픽업 코일의 출력에 직렬로 연결된 이득 조정 저항(Rac)을 적어도 포함하는 하나 이상의 회로 컴포넨트를 포함한다.

유리한 실시예에서, 가산 회로는 연산 증폭기(26), 연산 증폭기의 음의 입력과 출력 사이의 연산 증폭기를 가로질러 연결된 저항(R1) 및 연산 증폭기의 음의 입력과 출력 사이의 연산 증폭기를 가로질러 연결된 커패시턴스(C1)를 포함한다.

본 발명의 실시예에 따른 변환기는 ±1dB보다 나은 주파수 응답 평탄도 및 일반적으로 풀 스케일의 0.1% 미만인 매우 안정적인 오프셋으로 DC에서 수 MHz까지의 대역폭에 걸쳐 1차 전류를 측정하는 것이 유리하다. 또한, 본 발명의 실시예에 따른 변환기로 달성 가능한 개방 루프 응답 시간은 약 10ns(10x10^-9초) 이하일 수 있다.

본 발명의 실시예에 따른 변환기는 또한 유리하게도 ASIC으로부터의 출력 잡음이 연산 증폭기 회로의 저역 통과 필터에 의해 필터링되기 때문에 양호한 신호 대 잡음비(SNR)를 갖는다.

유리한 실시예에서, 연산 증폭기의 양의 입력은 신호 처리 회로의 기준 전압 소스(VREF)에 연결된다.

유리한 실시예에서, 연산 증폭기의 양의 입력은 저항을 통해 외부 전압 기준 연결부에 더 연결된다.

유리한 실시예에서, 기준 전압 소스는 임피던스를 조정하고 전압 기준 입력의 노이즈를 줄이도록 구성된 직렬 저항 및 병렬 커패시턴스를 통해 연산 증폭기의 양의 입력에 연결된다.

유리한 실시예에서, 이득 조정 저항은: 이득 조정 저항의 레이저 트리밍에 의해; 집적 회로에 구현된 프로그래밍 가능한 저항으로서 이득 조정 저항을 제공함으로써; 또는 이득 조정 저항에 병렬로 연결된 하나 이상의 추가 저항을 추가하거나 제거함으로써, 조정 가능하다.

유리한 실시예에서, 신호 처리 회로는 픽업 코일의 출력에 직렬로 연결된 커패시턴스를 포함한다.

유리한 실시예에서, 자기장 감지 장치는 접지에 연결되고 픽업 코일의 양쪽에 배열되고 1차 전도체와 픽업 코일 사이의 용량성 결합을 감소시키도록 구성된 픽업 코일과 중첩되는 정전 스크린을 포함하고, 정전 스크린은 와전류를 감소시키도록 구성된 비전도성 갭에 의해 분리된 회로 기판 상의 복수의 전도성 회로 트레이스를 각각 포함한다.

유리한 실시예에서, 픽업 코일은 회로 기판 기판 내에 매립되고 층을 통한 전도성 연결 경로에 의해 직렬로 함께 연결된 상이한 층 상의 적어도 2개의 코일 부분을 포함한다.

유리한 실시예에서, 정전 스크린은 회로 기판의 대향하는 외측에 형성된다.

본 발명의 추가 목적 및 유리한 특징은 청구범위, 상세한 설명 및 첨부된 도면으로부터 명백할 것이며, 여기서, 도면은 다음과 같아.
도 1a는 본 발명의 일 실시예에 따른 전류 변환기(하우징 제거됨)의 일부의 사시도이다.
도 1b는 도 1a의 전류 변환기 부분의 측면도이다.
도 1c는 도 1b의 라인 1c-1c를 통한 단면도이다.
도 2는 본 발명의 실시예에 따른 전류 변환기의 픽업 코일의 개략적인 사시도이다.
도 3은 본 발명의 실시예에 따른 전류 변환기의 신호 처리 회로의 블록도이다.
도 4는 본 발명의 실시예에 따른 전류 변환기의 신호 처리 회로의 회로도이다.

도면을 참고하면, 변환기의 중앙 구멍(2)을 가로지르는 1차 전도체(19)에 흐르는 전류를 측정하기 위한 전류 변환기(1)는 에어 갭(4)이 있는 자기 회로(3), 및 적어도 부분적으로 에어 갭 중에 위치하는 자기장 감지 장치(5)를 포함한다. 자기 회로(3)는 당업계에 공지된 바와 같이 상이한 형상 및 크기 및 상이한 자기 전도성 재료의 적층 또는 솔리드 코어의 스택으로 제조될 수 있다. 자기 회로는 또한 당업계에 공지된 바와 같이 1차 전도체 주위에 센서의 조립을 허용하기 위해 두 부분으로 분할될 수 있다. 또한, 1차 전도체(19)의 일부는 센서에 통합될 수 있고 당업계에 공지된 바와 같이 1차 전도체에 연결하기 위한 단자를 가질 수 있다.

바람직한 실시예에서, 자기 코어는 연철 코어에 비해 고주파 1차 전류를 더 잘 지원하기 위해 페라이트 재료로 만들어진다.

전류 센서에는 제2 에어 갭 및 상기 제2 에어 갭에 적어도 부분적으로 위치된 제2 자기장 감지 장치가 제공될 수 있다.

자기장 감지 장치는 회로 기판(7), 회로 기판에 장착된 제1 자기장 검출기(8), 제2 자기장 검출기(12) 및 신호 처리 회로(6)를 포함한다.

신호 처리 회로(6)는 회로 기판(7) 상에 제공되고 자기장 검출기(8, 12)에 연결된다.

회로 기판에 연결된 연결 단자(20)는 장치(예: 전기 모터)의 외부 회로(도시되지 않음)에 대한 연결을 허용하는데 여기서 변환기는 1차 전류(예: 전기 모터의 위상 전류) 측정을 위해 구현되며 일반적으로 장치의 기능(예: 모터 작동)을 제어한다.

제1 자기장 검출기(8)는 바람직한 실시예에서, 예를 들어 납땜에 의해 회로 기판(7) 상의 회로 트레이스에 연결된 연결 단자(10)를 갖는 집적 회로(ASIC)에 포함된 홀 효과 센서의 형태이다. 그러나, 제1 자기장 검출기는 자기 저항 자기장 센서 또는 플럭스 게이트 자기장 센서와 같은 다른 유형의 공지된 자기장 센서를 또한 포함할 수 있다. 바람직한 실시예에서, 홀 효과 센서는 오프셋 및 1/f 잡음을 감소시키기 위해 그 자체로 공지된 전류 스피닝 기술을 사용하여 작동될 수 있다.

자기 감지 장치의 제2 자기장 검출기(12)는 회로 기판 상의 또는 내부의 상이한 층 상의 회로 트레이스에 의해 형성된 적어도 2개의 코일 부분(12a, 12b)을 포함하는 전도성 코일을 포함한다. 코일 부분은 직렬로 함께 연결되어 단일 픽업 코일을 형성할 수 있다. 코일 부분은 전도성 도금된 관통 구멍(14) 또는 상호 연결 핀 또는 보드를 통한 경로에 의해 함께 연결되어 코일 부분을 상호 연결할 수 있다. 따라서 코일은 회로 기판 상에 전도성 트랙을 생성하기 위한 종래 기술에 의해 회로 기판 상에 형성될 수 있고, 따라서 제1 자기장 검출기의 연결 및 신호 처리 또는 전처리 회로(6)를 위한 회로 기판의 존재로부터 이익을 얻는다. 코일은 코일의 출력에 대한 노이즈를 줄이기 위해 접지 대신에 ASIC의 기준 전압 VREF에 연결하는 것이 바람직하다.

회로 기판은 바람직하게는 픽업 코일(12)이 픽업 코일 주위에 전기 차폐 층을 형성하는 정전 스크린 사이에 끼워지도록 상부 및 하부 층 상에 정전 스크린(13a, 13b)을 더 포함할 수 있다. 차폐층은 픽업 코일(12a, 12b)과 1차 전도체(19) 사이의 용량 결합을 직접적으로 또는 자기 코어(3)를 통해 감소시킨다. 이것은 특히 높은 전압 변화율(높은 dV/dt)을 갖는 1차 전류에 의해 생성되는 전기적 방해에 대한 보호를 제공한다. 정전 스크린은 회로 기판 상에 전도성 트랙을 생성하기 위한 종래 기술에 의해 회로 기판 상에 형성될 수 있고 접지 또는 다른 기준 전압 연결부에 연결될 수 있다. 정전 스크린은 회로 기판의 대향하는 외부 표면에 형성되고 픽업 코일은 내부 내장층에 형성될 수 있지만 정전 스크린은 회로 기판 기판 내에 내장된 층에도 배열될 수 있다. 정전 스크린은 와전류가 차폐층에 형성되는 것을 감소시키기 위해 비전도성 트랙에 의해 분리된 복수의 전도성 트랙을 갖는 빗살 구조를 유리하게 가질 수 있다. 전도성 트랙은 트랙이 양쪽 말단에서 함께 연결되는 경우 트랙에 의해 형성될 루프에서 순환하는 와전류를 방지하기 위해 바람직하게는 트랙의 한쪽 끝에서만 함께 전기적으로 상호 연결된다.

다층 픽업 코일은 단일 층 코일에 비해 증가된 이득을 가지며 유리하게는 저역 통과 필터의 차단 주파수를 감소시켜 픽업 코일로부터의 신호에 대한 저잡음 출력을 얻을 수 있다.

본 발명의 실시예에 따른 신호 처리 회로(6)는 저주파(LF) 채널을 나타내는 제1 자기장 검출기(8)로부터의 출력 신호와 고주파수(HF) 채널을 나타내는 픽업 코일(12)로부터의 출력 신호를 결합하는 회로를 포함한다. 2개의 출력 신호는 유리하게는 저역 통과 필터(25)를 포함할 수 있는 가산 회로(24)를 사용하여 LF 및 HF 출력 신호를 합산함으로써 유리하게 결합된다.

바람직한 실시예에서, 저역 통과 필터(25)를 갖는 가산 회로(24)는 연산 증폭기(26), 저항 R1 및 연산 증폭기를 가로질러 연산 증폭기의 제1 입력(음의 입력)과 출력 사이에 연결된 커패시턴스 C1을 포함하고, 따라서 저역 통과 필터링으로 반전 합산 회로를 형성한다. 연산 증폭기(26), 저항(R1) 및 커패시턴스(C1)는 능동 1차 저역 통과 필터를 형성한다. 연산 증폭기의 제2 입력(양의 입력)은 기준 전압에 연결된다.

기준 전압 입력은 임피던스를 조정하고 잡음을 줄이기 위해 선택적으로 직렬 저항 Rr2 및 병렬 커패시턴스 Cr을 통해 신호 처리 회로의 기준 전압원 VREF(예: 2.5V 전압원)에 연결될 수 있다. 입력 기준 전압의 레벨은 저항 Rr1을 통해 연산 증폭기의 제2 입력에 연결된 외부 연결 VREF_IN에 의해 선택적으로 조정될 수 있다. 후자는 전류 변환기의 사용자가 변환기 출력 측정 신호 Uout의 전압 레벨을 사용자 요구 사항, 특히 변환기가 연결 단자(20)를 통해 연결되는 외부 회로의 요구 사항에 맞게 조정할 수 있도록 한다. 이것은 예를 들어 사용자가 변환기의 전체 측정 범위에 걸쳐 양의 전류를 유지하도록 출력 측정 신호의 전압 레벨을 변경할 수 있도록 하며, 이는 많은 응용 분야에서 장치 제어에 편리하다.

ASIC에 포함된 제1 자기장 센서의 이득은 ASIC 출력 OUT에 연결된 저항 Rdc에 의해 및/또는 ASIC의 현재 출력 레벨을 설정하기 위해 ASIC의 집적 회로의 레지스터를 조정함으로써 조정될 수 있다.

픽업 코일(12)에 연결된 HF 채널에서, 고역 통과 필터(21)는 임의의 DC 또는 저주파 신호, 바람직하게는 10Hz 미만의 주파수를 갖는 신호를 제거하는 커패시턴스(Cac)에 의해 형성될 수 있다. 커패시턴스 Cac는 HF 경로에 대한 직류(DC) 또는 저주파에서의 이득을 줄이고 연산 증폭기 오프셋의 증폭을 방지하는 데 도움이 된다. 픽업 코일 이득은 LF 채널의 이득과 일치하도록 유리하게 조정될 수 있다. 두 신호의 합산은 이상적인 평탄한 주파수 응답에 가까운 주파수 응답을 가지도록 하며, 매우 안정적인 오프셋의 이점을 누리면서 바람직하게는 +/- 1dB보다 좋다. 안정적인 오프셋은 고주파 전류 스피닝 기술로 구동되지만 저주파 1차 전류 측정에서 작동하는 ASIC에 홀 효과 센서를 제공하고 다른 한편으로는 회로 기판에 형성된 다층 픽업 코일을 제공하는 조합에서 비롯되고(따라서 ASIC보다 더 큰 자기장 픽업 표면적을 가질 수 있음), 더 높은 주파수에서 작동하는 픽업 코일은 본질적으로 오프셋 드리프트가 없다. 선행 기술에서 발견되는 직렬 연결과 비교하여, 본 발명에 따른 신호의 합산은 주파수 응답을 평탄화하는 것을 허용하는 반면, 직렬 연결에서 코일이 기여하기 시작하는 크로스오버 주파수는 홀 센서 유닛의 자연적 롤오프보다 약 10배 더 낮다. 결과적으로 넓은 전류 측정 범위에 걸쳐 이상적인 평탄한 주파수 응답에서 큰 편차가 발생한다.

HF 채널의 이득 조정은 픽업 코일의 출력에 직렬로 연결된 저항기 Rac에 의해 유리하게 영향을 받을 수 있다. HF 채널 이득 조정 저항 Rac의 저항 값은 저항 Rac의 레이저 트리밍에 의해; 집적 회로에 구현된 프로그래밍 가능한 저항으로서 Rac를 제공함에 의해; 또는 Rac에 병렬로 연결된 하나 이상의 추가 저항을 추가하거나 제거함과 같은, 다양한 수단에 의해 조정될 수 있다.

LF 채널은 예를 들어 자기 갭(4)의 길이의 변화를 보상하는 것과 같이 변환기의 교정을 허용하기 위해 감도 조정 컴포넌트(23)를 더 포함할 수 있다. 이 감도 조정 컴포넌트는 출력 레벨 OUT을 조정하기 위해 또는 ASIC의 출력에서 프로그래머블 이득 증폭기(PGA)(미도시)를 사용함으로써 ASIC의 프로그램 가능 요소로서 영향을 받을 수 있다.

도 4의 예시된 실시예의 작동 원리의 특징은 아래에서 더 설명된다:

LF 경로: 시간 상수 R1ХC1에 의해 정의된 크로스오버 주파수 아래에서 연산 증폭기 회로는 ASIC 출력 전압을 인수 R1/Rdc만큼 증폭한다. 다른 구성 요소가 없다면 회로는 위에서 언급한 코너 주파수가 되는 단순한 능동 1차 저역통과가 될 것이다.

HF 경로: 픽업 코일의 이상적인 출력 전압은 측정할 전류의 주파수에 비례하여 상승하며 위상은 90° 앞서 있다. 신호가 1차 전류의 이미지로 사용될 주파수 범위에서 적분기를 통과해야 한다. 이것은 픽업 코일 전압이 ASIC 출력 전압보다 높은 크로스오버 주파수보다 높은 주파수에 대해 설명된 회로의 기능이다. 두 주파수 범위 사이에서 부드러운 전환을 얻으려면 크로스오버 주파수에서 픽업 코일의 출력 전압이 ASIC의 출력 전압과 동일한 진폭을 갖도록 HF 이득을 조정해야 한다. 실제로(회로도에 표시되지 않은 기생 요소, 비선형성 등으로 인해) 시간 영역에서 약간 더 나은 응답은 LF 게인보다 약간 높은 HF 게인을 조정하여 얻을 수 있다.

컴포넌트의 바람직한 값:

커패시턴스 Cac는 높은 커패시턴스 값, 바람직하게는 5-20μF 사이, 예를 들어 우수한 가격/성능 절충을 위해 약 10μF를 가져야 한다.

저항 R1 및 커패시턴스 C1의 값:

차단 주파수가 낮을수록 출력 잡음이 낮아진다(픽업 코일의 실제 크기에 따라 제한이 있으며, 회전 수가 적은 작은 픽업 코일은 더 높은 주파수에서 충분히 높은 전압을 공급한다).

C1: 1nF와 10nF 사이의 커패시턴스가 사용되는 것이 바람직하다.

R1: 저항 값은 원하는 이득에 따라 30kΩ에서 200kΩ 사이에서 달라질 수 있다.

1kHz 부근의 크로스오버 주파수가 바람직하다. 주어진 크로스오버 주파수에 대해 C1이 증가하면 dv/dt 섭동 효과가 향상된다(1nF에서 10nF로 10배 증가).

그러나 커패시턴스 C1의 값이 증가함에 따라, 크로스오버 주파수를 원하는 값(예: 1kHz)으로 유지하려면 이득 조정 저항 Rac를 줄여야 하며 di/dt에 대한 성능이 저하되므로 원하는 변환기 감도에 따라 절충안을 찾아야 한다.

이득 조정 저항 Rac는 바람직하게는 1kΩ보다 높아야 하며 높을수록 좋다(1kΩ에서 30kΩ, 변환기 이득에 따라 다름).

비제한적이지만 다른 컴포넌트 값에 대한 대략적인 값의 예에는 다음이 포함될 수 있다.

· Rdc = R1

· Rr2 = R1/2

· Rr1 = R1

Cr => 약 10μF(최대한 큼)

Claims (10)

1차 전도체(19)에 흐르는 전류를 측정하는 개루프 전류 변환기(1)로서, 에어 갭(4)을 갖는 자기 회로 코어(3), 및 회로 기판과, 회로 기판 상에 실장된 ASIC 형태의 제1 자기장 검출기(8)와, ASIC 하부의 회로 기판 내부 또는 상부에 2개 이상의 층에 중첩 관계로 형성된 전도성 픽업 코일 형태의 제2 자기장 검출기(12)를 포함하는 자기장 감지 장치를 포함하고, ASIC 및 픽업 코일은 에어 갭에 위치되며, 제1 및 제2 자기장 검출기의 출력은 전류를 나타내는 출력 신호를 생성하는 신호 처리 회로(6), 저주파(LF) 채널을 나타내는 ASIC의 출력, 및 고주파(HF) 채널을 나타내는 픽업 코일의 출력에 연결되며, 신호 처리 회로는 LF 채널에 의해 출력된 신호와 HF 채널에 의해 출력된 신호를 합산하도록 구성된 가산 회로와, 픽업 코일의 출력 신호의 이득을 ASIC의 출력 신호의 이득으로 조정하기 위해 픽업 코일의 출력에 직렬로 연결된 이득 조정 저항(Rac)을 적어도 포함하는 하나 이상의 회로 컴포넨트를 포함함을 특징으로 하는, 변환기.

앞의 청구항에 있어서,
가산 회로는 연산 증폭기(26), 연산 증폭기의 음의 입력과 출력 사이의 연산 증폭기를 가로질러 연결된 저항(R1) 및 연산 증폭기의 음의 입력과 출력 사이의 연산 증폭기를 가로질러 연결된 커패시턴스(C1)를 포함하는, 변환기..

앞의 청구항에 있어서,
연산 증폭기의 양의 입력은 신호 처리 회로의 기준 전압 소스(VREF)에 연결되는, 변환기.

앞의 청구항에 있어서,
연산 증폭기의 양의 입력은 저항(Rr1)을 통해 외부 연결(VREF_IN)에 더 연결되는, 변환기.

바로 앞의 두 청구항 중 어느 하나에 있어서,
기준 전압 소스(VREF)는 임피던스를 조정하고 전압 기준 입력의 노이즈를 줄이도록 구성된 직렬 저항(Rr2) 및 병렬 커패시턴스(Cr)를 통해 연산 증폭기의 양의 입력에 연결되는, 변환기.

앞의 청구항중 어느 하나에 있어서,
이득 조정 저항(Rac)은:
이득 조정 저항 (Rac)의 레이저 트리밍에 의해;
집적 회로에 구현된 프로그래밍 가능한 저항으로서 이득 조정 저항을 제공함으로써; 또는
이득 조정 저항에 병렬로 연결된 하나 이상의 추가 저항을 추가하거나 제거함으로써,
조정 가능한, 변환기.

앞의 청구항중 어느 하나에 있어서,
신호 처리 회로는 픽업 코일의 출력에 직렬로 연결된 커패시턴스(Cac)를 포함하는, 변환기.

앞의 청구항중 어느 하나에 있어서,
자기장 감지 장치는 접지에 연결되고 픽업 코일의 양쪽에 배열되고 1차 전도체와 픽업 코일 사이의 용량성 결합을 감소시키도록 구성된 픽업 코일과 중첩되는 정전 스크린(13a,13b)을 포함하고, 정전 스크린은 와전류를 감소시키도록 구성된 비전도성 갭에 의해 분리된 회로 기판 상의 복수의 전도성 회로 트레이스를 각각 포함하는, 변환기.

앞의 청구항중 어느 하나에 있어서,
픽업 코일은 회로 기판 기판 내에 매립되고 층을 통한 전도성 연결 경로에 의해 직렬로 함께 연결된 상이한 층 상의 적어도 2개의 코일 부분(12a, 12b)을 포함하는, 변환기.

앞의 청구항에 있어서,
정전 스크린은 회로 기판의 대향하는 외측에 형성되는, 변환기.

Images