KR20220160652A - 모놀리식 led 픽셀 - Google Patents

모놀리식 led 픽셀 Download PDF

Info

Publication number
KR20220160652A
KR20220160652A KR1020227037711A KR20227037711A KR20220160652A KR 20220160652 A KR20220160652 A KR 20220160652A KR 1020227037711 A KR1020227037711 A KR 1020227037711A KR 20227037711 A KR20227037711 A KR 20227037711A KR 20220160652 A KR20220160652 A KR 20220160652A
Authority
KR
South Korea
Prior art keywords
led
monolithic
pixel
layer
subpixel
Prior art date
Application number
KR1020227037711A
Other languages
English (en)
Inventor
존 와이트만
Original Assignee
플레세이 세미컨덕터스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플레세이 세미컨덕터스 리미티드 filed Critical 플레세이 세미컨덕터스 리미티드
Publication of KR20220160652A publication Critical patent/KR20220160652A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

LED 디스플레이를 위한 복수의 모놀리식 발광 다이오드(LED) 픽셀을 형성하는 방법이 제공된다. 방법은 희생 기판 상에 III족 질화물을 포함하는 공통 반도체 층을 형성하는 단계 및 공통 반도체층의 표면 상에 발광 다이오드(LED) 서브픽셀 어레이를 형성하는 단계를 포함한다. 방법은 LED 서브픽셀 어레이 상에 평탄화 유전층을 형성하는 단계를 더 포함한다. LED 서브픽셀 어레이는 트렌치를 정의하는 픽셀 그리드를 희생 기판에 에칭함으로써 복수의 모놀리식 LED 픽셀로 분할되며, 여기서 각각의 모놀리식 LED 픽셀은 적어도 2개의 LED 서브픽셀을 포함한다. 화소 트렌치 상에 희생 유전막을 형성하여 접합면을 형성한다. 핸들링 기판은 접합 표면에 접합되며, 희생 기판의 제1 부분은 각각의 모놀리식 LED 픽셀을 분리하기 위해 선택적으로 제거된다. 광 추출 피쳐는 다음을 포함하는 모놀리식 LED 픽셀 각각에 대해 형성된다:LED 서브픽셀 각각과 정렬된 희생 기판의 제2 부분을 선택적으로 제거하고 희생 유전체 층이 제거되어 핸들링 기판으로부터 각각의 모놀리식 LED 픽셀을 분리하는 단계를 포함함.

Description

모놀리식 LED 픽셀
본 발명은 III족 질화물 반도체에 관한 것이다. 특히, 본 개시는 III족 질화물 반도체를 포함하는 발광 다이오드(Light Emitting Diodes, LEDs)에 관한 것이다.
마이크로 LED는 일반적으로 크기가 100μm × 100μm 이하인 LED로 정의된다. 마이크로 LED는 어레이로 배열되어 스마트워치, 헤드 마운트 디스플레이, AR 및 VR 애플리케이션 및 대면적용 피코 프로젝터와 같은 다양한 장치에 사용하기에 적합할 수 있는 자체 발광 마이크로 디스플레이/프로젝터를 형성할 수 있다.
마이크로 LED 어레이의 알려진 한 형태는 III족 질화물로부터 형성된 복수의 LED를 포함한다. III족 질화물 LED는 활성 발광 영역에서 GaN 및 InN 및 AlN과의 합금을 포함하는 무기 반도체 LED이다. III족 질화물 LED는 기존의 대면적 LED, 예를 들어 발광층이 유기 화합물인 유기 발광 다이오드(OLED)보다 훨씬 더 높은 전류 밀도에서 구동되고 더 높은 광출력 밀도를 방출할 수 있다. 결과적으로, 주어진 방향에서 광원의 단위 면적당 방출되는 빛의 양으로 정의되는 더 높은 휘도(밝기)는 마이크로 LED를 고휘도가 필요하거나 그 혜택을 받는 애플리케이션에 적합하게 만든다.
공지된 마이크로 LED 제조 기술은 청색 또는 녹색 광을 방출하는 LED를 생성하기 위해 사파이어 기판 상에 하나 이상의 GaN 층을 형성하는 것을 포함한다. 적색광을 방출하는 LED의 경우, 알려진 제조 기술은 GaAs 기판 상에 하나 이상의 InAlGaP 층을 형성하는 것을 포함한다.
특히, LED의 LEE(Light Extraction Efficiency)를 향상시키는, PSS(Patterned Sapphire Substrates)를 사용하기 때문에, 사파이어 기판에 형성된 GaN 층을 포함하는 LED는 전통적으로 중간 전력 범위의 청색 LED에 대해 Si 기판에 형성된 GaN LED에 비해 성능 이점이 있었다. 또한, 5면에서 발광하여 성능상의 이점이 확장되고, 이는 형광체를 사용하여 청색광을 백색으로 변환할 때 유리하다.
디스플레이에 사용되는 마이크로 LED 기술의 경우, 볼륨 방출은 픽셀 간의 크로스 토크를 발생시켜 낮은 명암비의 디스플레이로 이어지는 단점이 있다. 따라서, 사파이어는 PSS를 사용하여 마이크로 LED를 만드는 이점을 실현할 수 없음을 의미하는, PSS 기판을 제거하는 데 적합하지 않은, 레이저 리프트 오프를 사용하여 LED에서 제거되어야 한다. 이것은 PSS와 Si 기반 InGaN LED 사이의 성능 격차를 좁힌다.
사파이어 기판에서 성장한 GaN 층은 일반적으로 6~9μm 두께이다. 마이크로 LED의 크기가 감소함에 따라 공정 제어를 돕고 상대적으로 두꺼운 GaN 층에서 측면 방출를 방지하기 위해 GaN의 두께를 줄이는 것이 유리하다. 대조적으로, 실리콘 기판에서 성장된 GaN 층 두께는 일반적으로 2.5μm에서 5μm 두께이다.
마이크로 LED를 포함하는 대면적 디스플레이는 복수의 적색, 녹색 및 청색 마이크로 LED로부터 형성될 수 있다. 예를 들어, 4K 해상도 디스플레이의 경우 디스플레이당 약 8,300,000픽셀이 제공될 수 있다. 따라서 8,300,000개의 적색, 녹색, 청색 LED가 제공되어 단일 디스플레이를 구성할 수 있다(즉, 디스플레이당 총 24,900,000개의 LED). 적색, 녹색 및 청색 LED는 픽 앤 플레이스 기술을 사용하여 디스플레이 기판에 조립될 수 있다. 픽 앤 플레이스 기술에는 스탬프 시스템, 레이저 보조 시스템 및 유체 조립이 포함된다. 조립 속도는 초당 약 1,000개에서 10,000개 부품까지 다양하다. 따라서 4K 화면의 조립 시간은 약 1시간이다.
본 발명의 목적은 LED 디스플레이를 위한 복수의 모놀리식 발광 다이오드(LED) 픽셀을 형성하는 개선된 방법을 제공하는 것이다.
본 발명자들은 디스플레이를 형성하기 위해 조립될 구성요소의 수를 감소시킴으로써 LED 디스플레이를 위한 조립 시간을 감소시키는 것이 바람직할 것이라는 것을 깨달았다. 특히, 본 발명자들은 RGB 디스플레이를 위한 개별 적색, 녹색 및 청색 LED를 선택하고 배치하기 위한 조립 프로세스가 시간 소모적이라는 것을 깨달았다.
본 개시의 제1 실시예에 따르면, LED 디스플레이용 모놀리식 LED 픽셀을 형성하는 방법이 제공된다. 방법은 다음을 포함한다:
i) 희생 기판(sacrificial substrate) 상에 III족 질화물을 포함하는 공통 반도체층을 형성하는 단계;
ii) 상기 희생 기판과 반대측의 공통 반도체층의 표면에 발광 다이오드(LED) 서브픽셀의 어레이를 형성하는 단계, LED 서브픽셀의 어레이의 각 LED 서브픽셀은 III족 질화물층의 스택을 포함함;
iii) 공통 반도체층의 표면과 일반적으로 정렬되는 평탄화된 유전체 표면을 제공하기 위해 LED 서브픽셀의 어레이 상에 평탄화된 유전층을 형성하는 단계;
iv) 평탄화된 유전체 표면으로부터 희생 기판까지 트렌치를 정의하는 픽셀 그리드를 에칭함으로써 LED 서브픽셀의 어레이를 복수의 모놀리식 LED 픽셀로 분할하는 단계, 여기서 각각의 모놀리식 LED 픽셀은 공통 반도체층 상에 모놀리식으로 형성된 LED 어레이의 적어도 2개의 LED 서브픽셀을 포함함;
v) 공통 반도체층의 표면과 일반적으로 정렬된 본딩 표면(bonding surface)을 형성하기 위해 픽셀 트렌치 및 평탄화된 표면 상에 희생 유전층을 형성하는 단계;
vi) 희생 유전층의 본딩 표면에 핸들링 기판을 본딩하는 단계;
vii) 각각의 모놀리식 LED 픽셀을 분리하기 위한 트렌치를 정의하는 픽셀의 그리드와 정렬된 희생 기판의 두께를 통해 희생 기판의 제1 부분을 선택적으로 제거하는 단계;
viii) 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는 다음을 포함함: 각각의 LED 서브픽셀과 정렬된 희생 기판의 제2 부분을 선택적으로 제거하는 단계; 그리고
ix) 핸들링 기판으로부터 각각의 모놀리식 LED 픽셀을 분리하기 위해 희생 유전층을 제거하는 단계.
제1 측면의 방법에 따르면, 복수의 모놀리식 LED 픽셀이 형성된다. 모놀리식 LED 픽셀은 각각 LED 디스플레이의 조립에 적합할 수 있다. 각각의 모놀리식 LED 픽셀은 복수의 LED 서브픽셀을 포함하고, 모놀리식 LED 픽셀의 각 LED 서브픽셀은 연관된 광 추출 피처(light extraction features)를 갖는다. 따라서, 각각의 모놀리식 LED 픽셀은 공통 반도체층 상에 모놀리식으로 형성된 복수의 LED 디바이스를 포함할 수 있다. 일단 분리되면, 모놀리식 LED 픽셀은 예를 들어 픽 앤 플레이스 방법론을 사용하여 디스플레이를 형성하기 위해 조립될 수 있다. 복수의 LED 디바이스(LED 서브픽셀)를 모놀리식으로 형성함으로써, 디스플레이를 형성하기 위해 조립될 개별 구성요소의 수가 감소될 수 있다.
제1 측면의 방법은 III족 질화물을 포함하는 공통 반도체층 상에 복수의 모놀리식 LED 서브픽셀을 형성한다. 공통 반도체층은 희생 기판 상에 형성된다. 제1 측면에 따른 방법은 희생 기판 및 핸들링 기판을 제공함으로써 공통 반도체층의 두 주요 표면을 처리하는 것을 제공한다. 희생 기판은 공통 반도체층 및 LED 서브픽셀이 형성될 수 있는 초기 기판을 제공한다. LED 서브픽셀은 공통 반도체층의 반대측 상에 광 추출 피처를 형성하기 위해 희생 기판의 부분이 제거될 수 있도록 핸들링 기판에 후속적으로 부착될 수 있다. 공통 반도체층의 두 주요 표면을 모두 처리함으로써, 복수의 LED 서브픽셀이 공통 반도체층 상에 모놀리식으로 형성될 수 있다.
다음 구절에서 본 발명의 다른 측면이 더 자세히 정의된다. 그렇게 정의된 각 측면은 명백하게 반대되는 의미가 없는 한 다른 측면 또는 측면과 결합될 수 있다. 특히, 선택적이거나 유리한 것으로 표시된 임의의 특징은 선택적이거나 유리한 것으로 표시된 임의의 다른 특징 또는 특징들과 결합될 수 있다.
일부 실시예에서, 공통 반도체층은 n형 도핑된 III족 질화물을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 공통 반도체층은 GaN 및 n형 도펀트, 예를 들어 Si 또는 Ge를 포함할 수 있다. 공통 반도체층은 적어도 500 nm의 두께(희생 기판에 수직인 방향으로)를 가질 수 있다. 공통 반도체층의 두께(희생 기판에 수직인 방향)는 5㎛ 이하일 수 있다.
희생 기판은 희생 기판 표면에 III족 질화물층의 성장에 적합한 면내 격자 상수를 제공하도록 구성된 기판으로 형성될 수 있다. 예를 들어, 희생 기판은 사파이어 또는 실리콘 기판을 포함할 수 있다.
일부 실시예들에서, 각각의 LED 서브픽셀은 적어도 380 nm의 제1 파장을 갖는 광을 생성하도록 구성된다. 이와 같이 각 LED 서브픽셀은 가시광선을 생성할 수 있다. 일부 실시예에서, 각각의 LED 서브픽셀은 490nm 이하의 제1 파장을 갖는 광을 생성하도록 구성된다. 이와 같이 각각의 LED 서브픽셀은 실질적으로 청색 가시광을 생성할 수 있다. 본 개시에서 특정 파장의 광을 발생시키는 것으로 LED가 언급되는 경우, 이는 LED에 의해 발생되는 광의 피크 파장을 의미하는 것으로 이해될 것이다.
일부 실시예들에서, 각 LED 서브픽셀의 각 III족 질화물층은 AlInGaN, AlGaN, InGaN 및 GaN 중 하나 이상을 포함한다. 본 명세서에 사용된 바와 같이, 구성 성분에 의한 종에 대한 임의의 언급은 그의 모든 이용가능한 화학량론을 포함한다. 따라서, 예를 들어, AlGaN은 AlxGa1-xN(여기서 x는 1 또는 0이 아님)과 같은 모든 합금을 포함한다. 각 층의 화학량론은 특정 층의 기능에 따라 다를 수 있다.
예를 들어, 일부 실시예에서, 각각의 LED 서브픽셀은 III족-질화물층의 초격자, 광을 생성하도록 구성된 활성층, 전자 차단층, 및 하나 이상의 p형 반도체층을 포함할 수 있다. 활성층은 하나 이상의 양자 우물층을 포함할 수 있으며, 양자 우물층은 광을 생성하도록 구성된다.
LED 서브픽셀 어레이는 규칙적으로 이격된 어레이로 형성될 수 있다. 규칙적으로 이격된 배열은 정사각형 패킹 또는 육각형 패킹과 같은 원(또는 다각형)의 밀착 패킹을 위한 구성과 유사할 수 있다. 어레이 내의 각 LED 서브픽셀은 타원형이거나 다각형일 수 있다. 일부 실시예에서, 각각의 LED 서브픽셀은 6개 이하의 변을 갖는 다각형일 수 있다.
일부 실시예에서, 평탄화된 유전층은 복수의 패시베이션층으로 형성될 수 있다. 각각의 패시베이션층은 유전체, 예를 들어 이산화규소 또는 질화규소를 포함할 수 있다. 평탄화된 유전층은 평탄화된 유전체 표면의 평활성을 개선하기 위해(즉, 표면 거칠기를 감소시키기 위해) 화학적 기계적 연마 공정을 거칠 수 있다.
일부 실시예에서, 평탄화된 유전층의 형성 후에, 평탄화된 유전층의 제3 부분이 선택적으로 제거되고, 각 LED 서브픽셀의 애노드와 평탄화된 유전체 표면 사이에 애노드 접촉 금속화가 형성된다. 일부 실시예에서, 평탄화된 유전층의 형성 후에, 평탄화된 유전층의 제4 부분이 선택적으로 제거되고 공통 반도체층과 평탄화된 유전체 표면 사이의 각각의 모놀리식 LED 픽셀에 대해 공통 캐소드 접촉 금속화가 형성된다.
일부 실시예에서, 평탄화된 유전체 표면의 일부를 형성하는 공통 캐소드 접촉 금속화의 표면은 각각의 모놀리식 LED 픽셀을 형성하는 LED 서브픽셀 중 적어도 하나와 중첩된다. 따라서, 모놀리식 LED 픽셀의 각 LED 서브픽셀에는 공간 효율적인 방식으로 전기 접점이 제공될 수 있다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀의 LED 서브픽셀 중 하나는 각각의 모놀리식 LED 픽셀의 다른 LED 서브픽셀보다 공통 반도체층 상에서 더 큰 표면적을 갖는다.
일부 실시예에서, 픽셀 정의 트렌치는 적어도 500 nm의 희생 기판의 표면 상의 폭(인접한 모놀리식 LED 픽셀 사이의 방향으로)을 가질 수 있다. 이와 같이, 픽셀 정의 트렌치는 희생 기판 상의 인접한 모놀리식 LED 픽셀로부터 각각의 모놀리식 LED 픽셀을 분리할 수 있다. 이와 같이, 픽셀 정의 트렌치는 희생 기판 상의 각각의 모놀리식 LED 픽셀의 주변을 둘러쌀(surround) 수 있다(즉, 둘러쌀(encirle) 수 있다).
일부 실시예에서, 희생 유전층은 이산화규소 또는 질화규소 중 하나 이상을 포함할 수 있다. 희생 유전층은 실질적으로 연속적인 갭 필링층으로 형성될 수 있다. 이와 같이, 희생 유전층은 본딩 표면을 제공하기 위해 임의의 갭 또는 공극을 채우도록 제공될 수 있다. 이와 같이, 형성된 그대로의 결합 표면은 공통 반도체층의 표면과 정렬된 실질적으로 연속적인 평면 표면일 수 있다. 일부 실시예에서, 결합 표면은 공통 반도체층의 표면에 평행하다. 일부 실시예에서, 희생 유전층은 평탄화된 표면 상에서 적어도 500 nm의 두께를 갖도록 형성된다. 중간 구조의 불균일한 특성으로 인해, 다른 영역의 희생 유전층의 두께가 더 두꺼울 수 있음(또는 더 얇을 수 있음)이 이해될 것이다. 일부 실시예에서, 희생 유전층은 평탄화된 표면 상에서 2㎛ 이하의 두께를 갖도록 형성된다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀은 공통 반도체층 상에 모놀리식으로 형성된 LED 어레이의 적어도 3개, 또는 적어도 4개의 LED 서브픽셀을 포함한다. 예를 들어, 일 실시예에서, 각각의 모놀리식 LED 픽셀은 정사각형-포장(square-packed, 정방형) 어레이의 4개의 LED 서브픽셀을 포함할 수 있다.
일부 실시예에서, 핸들링 기판은 직접 결합(즉, 융합 결합(fusion bond))에 의해 희생 유전층의 본딩 표면에 결합될 수 있다. 예를 들어, 핸들링 기판은 결합(bond)을 형성하기 위해 본딩 표면과 접촉하게 되는 희생 핸들링 유전층을 포함할 수 있다. 예를 들어, 일부 실시예에서, 핸들링 유전층은 SiO2 또는 SiNx를 포함할 수 있다.
일부 실시예에서, 핸들링 기판은 테스트 기판이다. 테스트 기판은 각각의 LED 서브픽셀이 병렬로 테스트될 수 있도록 각각의 LED 서브픽셀에 대한 전기적 연결을 형성하도록 구성될 수 있다. 예를 들어, 일부 실시예에서 테스트 기판은 모놀리식 전자 디바이스 어레이의 모놀리식 전자 디바이스 각각에 전력을 공급하도록 구성된 전자 테스트 회로를 포함하는 전자 기판을 포함할 수 있다.
본딩 프로세스에 이어, 테스트 기판은 LED 서브픽셀 각각을 테스트하기 위해 테스트 기판으로부터 LED 서브픽셀 어레이의 어레이에 전력을 공급함으로써 LED 서브픽셀 각각을 테스트하도록 구성될 수 있다. 이와 같이, LED 서브픽셀 각각은 모놀리식 LED 픽셀을 형성하는 방법에 통합된 테스트 프로세스를 사용하여 병렬로 테스트될 수 있다.
일부 실시예에서, 핸들링 기판은 재사용 가능한 핸들링 기판(또는 재사용 가능한 테스트 기판)일 수 있다. 이와 같이, 희생 유전층의 제거 후에, 핸들링 기판은 제1 측면에 따른 추가 방법에서 재사용될 수 있다. 핸들링 기판이 핸들링 유전층을 포함하는 경우, 핸들링 유전층은 희생 핸들링 유전층일 수 있다. 이와 같이, 희생 유전층을 제거하는 프로세스는 희생 처리 유전층도 제거할 수 있다. 따라서, 핸들링 기판은 핸들링 기판 상에 새로운 희생 핸들링 유전층을 형성함으로써 재사용가능하도록 추가로 처리될 수 있다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는 각각의 LED 서브픽셀에 대한 컨테이너 체적을 형성하기 위해 각각의 LED 서브픽셀과 정렬된 희생 기판의 제2 부분을 선택적으로 제거하는 단계, 각각의 모놀리식 LED 픽셀의 컨테이너 체적들 중 적어도 하나에 제1 색 변환층을 제공하는 단계를 포함한다. 제1 색 변환층은 제1 파장의 광을 흡수하고 제1 파장보다 긴 제1 변환된 광 파장의 변환된 광을 방출하도록 구성된다. 일부 실시예에서, 제1 변환된 광 파장은 적어도 500 nm이다. 따라서, 모놀리식 LED 픽셀은 제1 파장을 갖는 광을 방출하는 LED 서브픽셀 및 제1 변환된 광 파장을 갖는 광을 방출하는 LED 서브픽셀을 포함할 수 있다. 일부 실시예에서, 제1 변환된 광 파장은 650 nm 이하일 수 있다. 따라서, 모놀리식 픽셀은 적색, 녹색 또는 청색 LED로부터 선택된 색상을 갖는 가시광을 제공하도록 구성될 수 있다.
일부 실시예에서, 제2 색 변환층이 각각의 모놀리식 LED 픽셀의 컨테이너 체적 중 적어도 하나에 제공되고, 제2 색 변환층은 제1 파장의 광을 흡수하고 제1 변환된 광 파장보다 긴 제2 변환된 광 파장의 변환된 광을 방출하도록 구성된다. 따라서, 제1 측면에 따른 모놀리식 LED 픽셀은 3개의 상이한 파장(제1 파장, 제1 변환된 광 파장, 제2 변환된 광 파장)을 포함하는 광을 방출하도록 구성될 수 있다.
일부 실시예에서, 제1 색 변환층 및/또는 제2 색 변환층은 형광체, 유기 분자, 또는 양자점을 포함한다. 따라서, 제1 파장의 광을 변환하여 모놀리식 픽셀이 상이한 파장의 조합을 갖는 광을 방출할 수 있도록 제1 및/또는 제2 색 변환층은 제1 파장의 광을 변환하도록 제공될 수 있다.
일부 실시예에서, 공통 반도체층 표면의 제1 부분이 노출되도록 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는 희생 기판의 두께를 통해 희생 기판의 제2 부분을 선택적으로 제거하는 단계를 포함한다. 따라서, 모놀리식 LED 픽셀의 발광면을 형성하기 위해 희생 기판을 선택적으로 제거할 수 있다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는 각 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된 산란 피처(scattering features)로 공통 반도체층의 표면의 제1 부분을 패터닝하는 단계를 포함한다. 따라서, 공통 반도체층은 LED 서브픽셀의 효율을 개선하기 위해 추가로 처리될 수 있다.
일부 실시예에서, 형성된 모놀리식 LED 픽셀 각각은 모놀리식 마이크로 LED 픽셀일 수 있다. 이와 같이, LED 서브픽셀 각각은 100μm × 100μm 이하의 크기를 갖는 마이크로 LED 서브픽셀일 수 있다. 일부 실시예에서, 공통 반도체층 상의 각각의 LED 서브픽셀의 표면적은 100㎛ × 100㎛ 이하의 면적을 정의할 수 있다. 일부 실시예들에서, 공통 반도체층 상의 각각의 LED 서브픽셀의 표면적은 50 ㎛ × 50 ㎛, 30 ㎛ × 30 ㎛, 20 ㎛ × 20 ㎛, 또는 10 ㎛ × 10 ㎛ 이하의 면적을 정의할 수 있다.
본 개시의 제2 실시예에 따르면, LED 디스플레이용 모놀리식 발광 다이오드(LED) 픽셀이 제공된다. 모놀리식 LED 픽셀은 공통 반도체층, 희생 기판, LED 서브픽셀 어레이, 평탄화 유전층 및 광 추출 피처를 포함한다. 공통 반도체층은 희생 기판 상에 제공된 III족 질화물을 포함한다. LED 서브픽셀의 어레이는 희생 기판에 대한 공통 반도체층의 반대쪽에 있는 공통 반도체층의 표면에 제공된다. LED 서브픽셀 어레이의 각 LED 서브픽셀은 III족 질화물층의 스택을 포함한다. 평탄화 유전층은 공통 반도체층의 표면과 일반적으로 정렬되는 평탄화된 유전체 표면을 제공하기 위해 LED 서브픽셀의 어레이 상에 제공된다. 평탄화 유전층, 공통 반도체층 및 희생 기판은 모놀리식 LED 픽셀의 발광 표면을 둘러싸는 에칭된 측벽을 정의한다. 광 추출 피처는 각각의 LED 서브픽셀과 정렬된 희생 기판의 두께를 통해 제공된 제1 개구를 포함한다.
따라서, 본 발명의 제2 측면에 따른 모놀리식 LED 픽셀은 제1 측면에 따른 방법에 의해 형성될 수 있다.
일부 실시예에서, 광 추출 피처는 각각의 LED 서브픽셀에 대한 컨테이너 체적을 형성하는 제1 개구를 더 포함하고, 제1 색 변환층이 컨테이너 체적 중 적어도 하나에 제공된다. 제1 색 변환층은 제1 파장의 광을 흡수하고 제1 파장보다 긴 제1 변환된 광 파장의 변환 광을 방출하도록 구성된다. 일부 실시예에서, 제1 변환된 광 파장은 500 nm 이상 및/또는 650 nm 이하이다.
일부 실시예에서, 제2 색 변환층이 모놀리식 LED 픽셀의 컨테이너 체적 중 적어도 하나에 제공된다. 일부 실시예에서, 제2 색 변환층은 제1 파장의 광을 흡수하고 제1 변환된 광 파장보다 긴 제2 변환된 광 파장의 변환된 광을 방출하도록 구성된다. 일부 실시예에서, 제2 변환된 광 파장은 550 nm 이상 및/또는 680 nm 이하이다.
일부 실시예에서, 제1 색 변환층 및/또는 제2 색 변환층은 형광체, 유기 분자, 또는 양자점을 포함한다.
일부 실시예에서, 각각의 LED 서브픽셀은 적어도 380 nm 및/또는 490 nm 이하의 제1 파장을 갖는 광을 생성하도록 구성된다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처는 희생 기판의 각각의 제1 개구와 정렬된 공통 반도체층의 표면의 제1 부분 상에 형성된 광산란 피처를 더 포함하고, 광산란 피처는 각 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된다.
일부 실시예에서, 평탄화 유전층은 애노드 접촉 금속화가 각 LED 서브픽셀의 애노드와 평탄화된 유전체 표면 사이에 제공되는 제2 개구를 포함한다. 일부 실시예에서, 평탄화 유전층은 공통 반도체층과 평탄화된 유전체 표면 사이에 공통 캐소드 접촉 금속화가 제공되는 제3 개구를 포함한다.
일부 실시예에서, 평탄화된 유전체 표면의 일부를 형성하는 공통 캐소드 접촉 금속화의 표면은 각각의 모놀리식 LED 픽셀을 형성하는 LED 서브픽셀 중 적어도 하나와 중첩한다.
일부 실시예에서, 모놀리식 LED 픽셀의 LED 서브픽셀 중 하나는 공통 반도체층에서 모놀리식 LED 픽셀의 다른 LED 서브픽셀보다 더 큰 표면적을 갖는다.
일부 실시예에서, 공통 반도체층 상의 각 LED 서브픽셀의 표면적은 100㎛ x 100㎛ 이하의 면적을 정의할 수 있다. 이와 같이, 일부 실시예에서, 모놀리식 LED 픽셀은 모놀리식 마이크로 LED 픽셀일 수 있다. 예를 들어, 일부 실시예에서, 모놀리식 마이크로 LED 픽셀은 100㎛ x 100㎛ 이하의 발광 표면을 정의할 수 있다.
본 개시는 이제 다음의 비제한적인 도면과 관련하여 설명될 것이다. 본 개시내용의 추가 이점은 도면과 함께 고려될 때 상세한 설명을 참조함으로써 명백하며, 도면은 세부사항을 보다 명확하게 나타내기 위해 축척으로 조정되지 않으며, 여기서 유사한 참조 번호는 여러 뷰 전체에 걸쳐 유사한 요소를 나타낸다. 그리고 여기서:
도 1은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀의 발광측의 등각도를 도시한다;
도 2는 도 1의 모놀리식 LED 픽셀의 접촉측의 평면도를 도시한다;
도 3은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제1 중간 단계를 도시한다;
도 4는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제2 중간 단계를 도시한다;
도 5는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제3 중간 단계를 도시한다;
도 6은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제4 중간 단계를 도시한다;
도 7은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제5 중간 단계를 도시한다;
도 8은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제6 중간 단계를 도시한다;
도 9는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제7 중간 단계를 도시한다;
도 10은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제8 중간 단계를 도시한다;
도 11은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제9 중간 단계를 도시한다;
도 12는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제10 중간 단계를 도시한다;
도 13은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제11 중간 단계를 도시한다;
도 14는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제12 중간 단계를 도시한다;
도 15는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제13 중간 단계를 도시한다;
도 16은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제14 중간 단계를 도시한다;
도 17은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제15 중간 단계를 도시한다;
도 18은 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 형성하는 방법의 제16 중간 단계를 도시한다;
도 19는 본 개시내용의 실시예에 따른 모놀리식 LED 픽셀을 도시한다;
도 20은 도 4의 중간 단계에 해당하는 선 B-B'를 따른 중간 단계의 단면을 도시한다;
도 21은 도 5의 중간 단계에 해당하는 라인 B-B'를 따른 중간 단계의 단면을 도시한다;
도 22는 도 7의 중간 단계에 해당하는 선 B-B'를 따른 중간 단계의 단면을 도시한다;
도 23은 도 9의 중간 단계에 해당하는 선 B-B'를 따른 중간 단계의 단면을 도시한다;
도 24는 도 10의 중간 단계에 상응하는 선 B-B'를 따른 중간 단계의 단면을 도시한다;
도 25는 희생 유전층을 더 포함하는 도 10의 중간 단계에 대응하는 라인 B-B'를 따른 중간 단계의 단면을 도시한다;
도 26은 도 11의 중간 단계에 대응하는 라인 B-B'를 따른 중간 단계의 단면을 도시한다;
도 27은 도 13의 중간 단계에 상응하는 라인 B-B'를 따른 중간 단계의 단면을 도시한다;
도 28은 도 14의 중간 단계에 대응하는 라인 B-B'를 따른 기판 핸들링 단계의 단면을 도시한다;
도 29는 도 17의 중간 단계에 해당하는 라인 B-B'를 따른 중간 단계의 단면을 도시한다;
도 30은 선 B-B'를 따라 취한 모놀리식 LED 픽셀의 단면을 도시한다.
본 개시의 제1 실시예에 따르면, 모놀리식 LED 픽셀(1)이 제공된다. 모놀리식 LED 픽셀(1)은 복수의 LED 서브픽셀(10, 20, 30)을 포함할 수 있다. 제1 실시예의 모놀리식 LED 픽셀(1)의 등각 개략도가 도 1에 도시된다. 도 1의 모놀리식 LED 픽셀은 3개의 LED 서브픽셀(10, 20, 30)을 포함한다. 3개의 LED 서브픽셀(10, 20, 30)은 각각 다른(피크) 파장의 광을 방출하도록 구성된다.
모놀리식 LED 픽셀(1)의 평면도가 도 2에 도시되어 있다. 다음으로, 모놀리식 LED 화소(1)를 형성하는 방법이 도 3 내지 도 19 및 도 20~30를 참조하여 설명될 것이다. 도 3 내지 도 19는 모놀리식 LED 픽셀(1)을 형성하는 방법의 중간 단계 동안 도 2에 도시된 라인 A-A'를 따른 모놀리식 LED 픽셀(1)의 단면을 도시한다. 도 20 내지 도 30은 모놀리식 LED 픽셀(1)을 형성하는 방법의 중간 단계 동안 도 2에 도시된 라인 B-B'를 따른 모놀리식 LED 픽셀(1)의 단면을 도시한다.
제1 실시예에 따른 모놀리식 LED 픽셀(1)을 형성하는 방법은 LED 서브픽셀(100)의 중간 어레이(intermediate array)의 형성을 포함한다. LED 서브픽셀(100)의 중간 어레이는 희생 기판(101) 상에 형성된 복수의 LED 서브픽셀(103)을 포함한다.
LED 서브픽셀(100)의 중간 어레이를 형성하기 위해, III족 질화물을 포함하는 공통 반도체층(102)이 희생 기판(101)의 제1 주표면(131) 상에 형성된다. 이와 같이, 모놀리식 LED 픽셀(1)을 형성하는 방법은 희생 기판(101) 상에 III족 질화물을 포함하는 공통 반도체층(102)을 형성하는 단계를 포함한다.
희생 기판(101)은 실리콘 기판, 실리콘 카바이드 기판, 또는 사파이어 기판을 포함할 수 있다. 도 3의 실시예에서 희생 기판(101)은 그 위에 형성된 복수의 Ⅲ족 질화물 버퍼층을 갖는 실리콘 기판을 포함한다.
도 3에 도시된 바와 같이, 공통 반도체층(102)은 희생 기판(101)의 표면에 실질적으로 연속적인 막으로 형성될 수 있다. 이와 같이, 공통 반도체층(102)은 희생 기판(101)의 실질적으로 모든 표면을 덮는다. 공통 반도체층(102)은 n형 도핑된 III족-질화물 반도체를 포함할 수 있다. 예를 들어, 도 3의 실시예에서 공통 반도체층(102)은 GaN을 포함한다. 도 3의 공통 반도체층(102)은 예를 들어 Si 또는 Ge와 같은 임의의 적합한 n형 도펀트로 n형 도핑될 수 있다. 공통 반도체층(102)은 MOCVD(metal-organo chemical vapor deposition) 또는 MBE(molecular beam epitaxy)와 같은 III족-질화물의 형성을 위한 임의의 적절한 방법에 의해 희생 기판(101) 상에 형성될 수 있다.
다음으로, 공통 반도체층(102)의 표면(132) 상에 LED 서브픽셀 어레이가 형성될 수 있다. LED 서브픽셀의 어레이는 희생 기판(101)에 대한 공통 반도체층(102)의 반대쪽에 형성된다. 각각의 LED 서브픽셀(103)은 III족-질화물 층의 스택을 포함한다. LED 서브픽셀 어레이를 형성하기 위한 다양한 방법이 당업자에게 알려져 있다.
도 3의 실시 예에서, LED 서브픽셀 어레이는 III족 질화물층(140)의 연속 스택으로부터 형성된다. III족 질화물층(140)의 증착된 그대로의 연속 스택은 공통 반도체층(102)의 제2 주표면(132)의 실질적으로 모두를 덮는다. III족 질화물 층(140)의 연속 스택은 LED 서브픽셀(103)의 어레이를 정의하기 위해 선택적 제거 프로세스를 사용하여 후속적으로 패터닝될 수 있다. 하나의 가능한 선택적 제거 프로세스는 리소그래피 프로세스를 사용하여 마스크 층으로 III족 질화물층(140)의 연속 스택을 코팅하고 선택적으로 제거될 III족 질화물층(140)의 연속 스택 영역을 에칭하는 것을 포함한다. LED 서브픽셀(103)의 결과 어레이의 예가 본 발명의 도 4에 도시되어 있다.
일부 실시 예에서, 예를 들어 도 3에 도시된 바와 같이, III족 질화물층(140)의 연속 스택은 III족 질화물층의 초격자(155), 광을 생성하도록 구성된 활성층(156), 전자 차단층(157), 및 하나 이상의 p형 반도체층(158)을 포함할 수 있다. 활성층은 하나 이상의 양자 우물층을 포함할 수 있으며, 양자 우물층은 광을 생성하도록 구성된다. 도 3의 실시예에서, 각 LED 서브픽셀의 활성층은 적어도 380 nm 및 490 nm 이하의 파장을 갖는 광을 생성하도록 구성된다.
따라서, III족 질화물층(140)의 연속 스택으로부터 형성된 각각의 LED 서브픽셀(103)은 III족 질화물층의 초격자(155), 광을 생성하도록 구성된 활성층(156), 전자 차단층(157), 및 하나 이상의 p형 반도체층(158)을 포함할 수 있다. LED 서브픽셀의 층 각각의 형성은 예를 들어 적어도 GB 1811109.6에서 추가로 논의된 바와 같이 당업자에게 알려져 있다. 도 3 및 도 4의 실시예는 LED 서브픽셀 어레이를 정의하기 위해 선택적 제거 프로세스를 사용하지만, 본 개시 내용의 방법은 이러한 LED 서브픽셀에 제한되지 않는다는 것을 이해할 것이다. 예를 들어, 선택 영역 성장 방법은 III족 질화물층의 스택을 포함하는 LED 서브픽셀 어레이를 정의하는 데 사용될 수 있다. 적절한 선택 영역 성장 방법에 대한 자세한 내용은 적어도 GB1811109.6에서 찾을 수 있다.
도 4에 도시된 바와 같이, LED 서브픽셀(103) 각각은 공통 반도체층(102)으로부터 연장된 메사 구조를 형성한다. 각각의 LED 서브픽셀(103)은 공통 반도체층(102) 상에서 다른 LED 서브픽셀(103)과 이격되어 있다. 도 4에 도시된 바와 같이, LED 서브픽셀(103) 각각 사이의 간격은 상이할 수 있다. 도 4의 실시예에서, 동일한 모놀리식 LED 픽셀(1)의 서브픽셀을 형성하도록 의도된 인접한 LED 서브픽셀(103) 사이의 간격은 상이한 모놀리식 LED 픽셀의 인접한 LED 서브픽셀 사이의 간격보다 작을 수 있다.
복수의 LED 서브픽셀(103)의 형성에 이어, 중간 어레이(100)는 LED 서브픽셀(103) 각각에 대한 전기적 접점(electrical contacts)을 포함하도록 추가로 처리될 수 있다. 당업자는 반도체 장치에 대한 전기적 접점을 형성하기 위한 다양한 방법을 알고 있음을 이해할 것이다. 이와 같이, 전기적 접점은 모놀리식 LED 픽셀을 형성하는 방법 동안 다양한 단계에서 형성될 수 있다. 따라서, 본 발명은, 복수의 LED 서브픽셀을 포함하는 모놀리식 LED 픽셀의 모놀리식 형성에 관한 것은 전기적 접점의 특정 배열 또는 전기적 접점을 형성하는 방법으로 제한되지 않는다.
도 5에 도시된 바와 같이, 복수의 제1 전기적 접점(106)은 공통 반도체 층(102) 상에 형성될 수 있다. 제1 접촉층(106)은 공통 반도체층(102)에 전기 접촉을 제공하도록 구성된다. 일부 실시예에서, 단일 제1 접촉층이 각각의 모놀리식 LED 픽셀(1)(즉, 공통 접촉)에 제공될 수 있거나, 또는 일부 실시예에서 제1 접촉 층(106)이 각 LED 서브픽셀(103)에 제공될 수 있다. 도 5에 도시된 바와 같이, 각각의 LED 서브픽셀(103)에 대해 제1 접촉층(106)이 제공된다. 제1 접촉층(106)은 공통 반도체층(102)에 대한 옴 접촉을 형성하기 위한 임의의 적합한 재료를 포함할 수 있다. 예를 들어, 제1 접촉층(106)은 티타늄, 알루미늄, 티타늄 질화물, 금, 또는 구리 중 하나 이상을 포함할 수 있다. 도 5의 실시예에서, 제1 접촉층(106)은 열 증착을 사용하여 증착되고 제1 접촉층(106)이 공통 반도체층(102) 상의 LED 서브픽셀(103) 사이의 공간에 제공되도록 리소그래피 방법을 사용하여 패터닝될 수 있다. 도 5의 실시예에서, 제1 접촉층(106)은 제1 접촉층(106)과 공통 반도체 층(102) 사이의 접촉의 전기 전도도를 향상시키기 위해 형성된 후에 어닐링될 수 있다.
다음으로, 제1 패시베이션층(107)이 복수의 LED 서브픽셀(103) 위에 형성될 수 있다. 제1 패시베이션층(107)은 유전체와 같은 절연층을 포함할 수 있다. 예를 들어, 도 5의 실시예에서, 제1 패시베이션층(107)은 이산화규소 또는 질화규소를 포함할 수 있다. 제1 패시베이션층(107)은 플라즈마 화학기상증착법, 화학기상증착법, 물리기상증착법, 증착법 또는 원자층 증착법을 이용하여 형성할 수 있다.
제1 패시베이션층(107)의 형성에 이어, 리소그래피 및 에칭과 같은 선택적 제거 프로세스를 사용하여 제1 패시베이션층(107)을 통해 복수의 개구가 형성될 수 있다. 공통 반도체층(102) 및 LED 서브픽셀(103)의 p형 반도체층에 대한 전기적 접점을 형성하기 위한 영역을 제공하기 위해 복수의 개구가 제공될 수 있다. 예를 들어, 도 5의 실시예에서, 제1 패시베이션층(107)에 복수의 제1 개구(141)가 제공되어 제1 접촉층(106)과 접촉하는 캐소드 접촉층(109)의 형성을 허용하고(즉, 공통 반도체층(102)에 대한 전기적 접점), LED 서브픽셀(103)의 p형 반도체층과 전기적으로 접촉하는 애노드 접촉층(108)의 형성을 허용하기 위해 복수의 제2 개구(142)가 형성된다.
애노드 접촉층(108)은 LED 서브픽셀(103)의 p형 반도체층 상의 제2 개구(142)에 형성될 수 있다. 애노드 접촉층(108)은 LED 서브픽셀(103)의 p형 반도체 층에 대한 오믹 접촉을 형성하도록 구성될 수 있다. 예를 들어, 일부 실시예에서 애노드 접촉층은 니켈, 은, 티타늄, 또는 티타늄 질화물 중 하나 이상을 포함할 수 있다. 제2 접촉층(108)은 증착 기술을 사용하여 형성되고 리소그래피 방법을 사용하여 패터닝될 수 있다. 따라서, 애노드 접촉층(108)은 각각의 LED 서브픽셀(103)의 p형 반도체층 각각과 정렬된 패시베이션층의 복수의 제2 개구(142)와 정렬되어 제공될 수 있다.
일부 실시예에서, 각각의 모놀리식 LED 픽셀(1)에 대한 공통 반도체층(102)은 누화 감소 피처(cross-talk reducing features)를 제공하기 위해 추가로 처리될 수 있다. 예를 들어 도 1의 실시 예에서, 공통 반도체층(102)은 각각의 LED 서브픽셀 사이에 있는 각각의 모놀리식 LED 픽셀(1)의 영역에서 공통 반도체층(102)의 일부를 제거하기 위해 선택적 제거 프로세스를 거친다. 이와 같이, 모놀리식 LED 픽셀(1)의 2개의 인접한 LED 서브픽셀(103) 사이(즉, 인접한 LED 서브픽셀(103)에 의해 덮이지 않음)의 공통 반도체층(102)의 일부가 선택적으로 제거될 수 있다. 이러한 누화 감소 피처의 예가 도 6에 도시되어 있으며, 여기서 누화 감소 트렌치(111)는 선택적 제거 프로세스에 의해 형성된다. 도 6에 도시된 바와 같이, 공통 반도체층(102)의 제2 표면(132)으로부터 희생 기판(101)의 제1 표면(131)까지 누화 감소 트렌치(111)를 에칭하기 위해 선택적 제거 프로세스(즉, 에칭 프로세스)가 사용된다. 누화 감소 트렌치는 모놀리식 LED 픽셀(1)의 일부를 형성하는 인접한 LED 서브픽셀(103) 사이의 영역에 제공된다. 효과적으로, 누화 감소 트렌치(111)는 각 서브픽셀(103)에 대응하는 공통 반도체층(102)의 영역을 분리하는 역할을 한다. 이것은 차례로 하나의 LED 서브픽셀(103)로부터의 광이 공통 반도체층(102)을 가로질러 이동하고 다른 LED 서브픽셀(103)의 광 추출 피처를 통해 방출되는 것을 방지하거나 감소시킬 수 있다.
누화 감소 트렌치(111)는 당업자에게 공지된 임의의 적절한 리소그래피 및 에칭 기술, 예를 들어 반응성 이온 에칭(Reactive Ion Etching, RIE) 또는 유도 결합 플라즈마 에칭(Inductively Coupled Plasma Etching, ICP)을 사용하여 형성될 수 있다.
선택적인 누화 감소 피처의 형성에 이어, 평탄화 유전층이 LED 서브픽셀(100)의 중간 어레이 위에 형성된다. LED 서브픽셀의 중간 어레이의 토폴로지(예: 누화 감소 기능, LED 서브픽셀(130)) 및 전기 접점을 형성하는 프로세스로 인해, 평탄화 유전층은 하나 이상의 공정 단계에서 형성될 수 있다. 도 7, 8 및 9는 제1 실시예에 따른 평탄화 유전층을 형성하는 방법의 일례를 제공한다. 당업자는 평탄화 유전층을 형성하는 다른 방법이 당업자에게 알려져 있음을 이해할 것이다.
제1 실시예에 따르면, 제2 패시베이션층(112)이 도 6에 도시된 LED 픽셀의 중간 어레이 위에 형성될 수 있다. 제2 패시베이션층(112)은 절연 유전체, 예를 들어 이산화규소 또는 질화규소를 포함할 수 있다. 제2 패시베이션층(112)은 제1 패시베이션층(107)과 유사하게 형성될 수 있다. 제2 패시베이션층(112)은 모놀리식 LED 픽셀(1)이 형성되는 희생 기판(101)의 제1 표면(131)과 일반적으로 정렬되는 제1 평탄화된 표면(215)을 제공하기 위해 중간 구조 위에 형성될 수 있다. 제2 패시베이션층(112)은 누화 감소 트렌치(111)를 채우고 또한 LED 서브픽셀(103)의 노출된 표면을 넘어 연장되는 방식으로 형성될 수 있다.
제2 패시베이션층(112)의 형성에 이어, 애노드 및/또는 캐소드 접촉층(108, 109)에 대한 전기적 접점을 형성하기 위해 제1 접촉 금속배선(114)의 형성을 위해 복수의 제3 개구(143)가 제2 패시베이션층(112)에 형성될 수 있다. 복수의 제3 개구는 패시베이션 표면(215)으로부터 제1 및/또는 제2 접촉층(106, 108)으로 연장될 수 있다. 이러한 제1 접촉 금속배선의 예가 제2 접촉층(108) 각각에 대해 제1 접촉 금속배선(114)이 형성된 도 8에 도시되어 있다.
제1 실시예에 따른 평탄화 유전층을 형성하는 단계의 일부로서, 예를 들어 도 9에 도시된 바와 같이 제3 패시베이션층(115)이 패시베이션 표면(215) 상에 형성된다. 제3 패시베이션층(115)은 제2 패시베이션층(112)과 유사하게 형성될 수 있다. 제3 패시베이션층(115)은 제3 패시베이션층(115)의 반대측 상의 제3 패시베이션층 표면(217)을 제2 패시베이션층(112)에 제공한다.
제2 패시베이션층(112)과 유사하게, 제3 패시베이션층(115)은 접촉 금속화의 제공을 위해 각각의 LED 서브픽셀과 정렬된 복수의 제4 개구(144)를 더 포함할 수 있다. 제4 개구(144)는 후속적으로 제2 접촉 금속배선(117)으로 채워져 각 LED 서브픽셀(103)의 p형 반도체층에 대한 전기적 접점을 형성할 수 있다. 제2 접촉 금속배선(117) 각각은 도전층의 다중 스택을 포함할 수 있다. 예를 들어, 제2 접촉 금속배선(117)은 티타늄, 텅스텐, 금, 및 구리 중 하나 이상을 포함할 수 있다.
제3 패시베이션 층(115)의 형성 및 다양한 접촉 금속화에 이어, 제3 패시베이션 층 표면(217)은 화학적 기계적 폴리싱과 같은 폴리싱 프로세스를 사용하여 더 평탄화될 수 있다. CMP 프로세스의 제공은 제3 패시베이션 층 표면(217)의 표면 거칠기를 감소시켜 LED 서브픽셀(100)의 중간 어레이의 핸들링 기판(200)에 대한 결합을 개선할 수 있다. 이와 같이, 화학적 기계적 연마 공정은 에칭 및 접촉 금속화 증착 공정의 결과로 형성되었을 수 있는 표면의 평활도를 향상시키고 표면의 결함이나 요철을 줄이기 위해 제공될 수 있다.
따라서 이 실시 예의 도 7, 8 및 9에 설명된 프로세스는 공통 반도체 층(102)의 제2 표면(132)과 일반적으로 정렬되는 평탄화된 유전체 표면(즉, 제3 패시베이션 층 표면(217))을 제공하기 위해 LED 서브픽셀 어레이 상에 평탄화 유전층을 형성하는 방법을 제공한다. 본 개시내용의 제1 실시예에 따른 방법이 또한 LED 서브픽셀(103) 각각에 대한 전기적 접점의 형성을 포함했지만, 전기적 접점의 형성은 당업자에게 알려진 바와 같이 다양한 다른 방식으로 제공될 수 있음을 이해할 것이다. 예를 들어, 전기적 접점의 형성은 LED 서브픽셀(100)의 중간 어레이 상에 평탄화 유전층의 형성에 이어 제공될 수 있다.
복수의 LED 서브픽셀(103) 위에 평탄화된 유전체 표면(217)을 형성한 후, LED 서브픽셀(100)의 중간 어레이는 트렌치(118)를 정의하는 픽셀 그리드를 에칭함으로써 복수의 모놀리식 LED 픽셀(1)로 부분적으로 분할된다. 픽셀 정의 트렌치(118)는 평탄화된 유전체 표면(217)으로부터 희생 기판(101)까지 평탄화 유전층을 형성하는 층을 선택적으로 제거함으로써 형성된다. 픽셀 정의 트렌치(118)의 형성의 예는 본 개시의 도 10에 도시되어 있다. 도 10에 도시된 바와 같이, 각각의 모놀리식 LED 픽셀(1)은 적어도 2개의 LED 서브픽셀(103)을 포함한다. 픽셀 정의 트렌치들(118)은 앞서 논의된 누화 감소 트렌치들(111)과 유사한 방식으로 형성될 수 있다. 트렌치(118)를 정의하는 픽셀의 형성에 이어, 희생 기판(101)의 존재로 인해 복수의 모놀리식 LED 픽셀(1)이 고정된 배열로 유지된다는 것이 이해될 것이다. 이와 같이, 복수의 모놀리식 픽셀(1)은 희생 기판(101)의 존재로 인해 여전히 LED 서브픽셀(100)의 중간 어레이의 일부로서 처리되고 정렬될 수 있다.
픽셀 정의 트렌치(118)의 형성에 이어, 희생 유전층(121)은 공통 반도체층(102)의 표면과 일반적으로 정렬되는 본딩 표면(221)을 형성하기 위해 픽셀 트렌치 및 평탄화된 유전체 표면(217) 상에 형성된다.
제1 실시예에 따른 방법에서, 희생 유전층(121)을 형성하기 전에 에칭 정지층(119)이 또한 제공될 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 에칭 정지층(119)은 실질적으로 연속적인 층으로서 픽셀 정의 트렌치(118) 및 평탄화된 유전체 표면(217) 위에 형성된다. 에칭 정지층(119)은 복수의 제5 개구부(145)를 관통할 수 있다. 에칭 정지층(119)의 제5 개구(145) 각각은 평탄화된 유전체 표면(217)에 존재하는 임의의 접촉 금속배선(117)과 정렬될 수 있다. 일부 실시예에서, 에칭 정지층(119)은 이산화규소 또는 질화규소를 포함할 수 있다. 에칭 정지층(119)은 희생 유전층(121)이 제거되어야 하는 후속 식각 공정에 저항성이 있는 유전층을 제공하도록 구성될 수 있다. 이와 같이, 에칭 정지층(119)은 희생 유전층(121)이 후속적으로 제거될 선택적 제거 단계에 대한 공정 허용오차를 증가시킬 수 있다.
(선택적) 에칭 정지층(119)의 형성에 이어, 희생 유전층(121)은 픽셀 정의 트렌치(118) 및 평탄화된 표면 위에 형성되어 본딩 표면을 형성할 수 있다. 희생 유전층(121)의 형성은 복수의 층을 형성하는 다단계 공정을 포함할 수 있다. 희생 유전층(121)은 이산화규소 및 질화규소 중 하나 이상을 포함할 수 있다. 도 11에 도시된 바와 같이, 복수의 LED 서브픽셀(103)에 대한 전기적 접촉을 허용하기 위해 복수의 제6 개구(146)가 희생 유전층(121)에 또한 형성될 수 있다. 제6 개구(146) 각각은 희생 유전층의 두께를 통해 본딩 표면으로부터 아래의 층(예를 들어, 접촉 금속배선(117))으로 연장될 수 있다. 희생 유전층(121)의 복수의 제6 개구(146)는 각각의 금속배선(117)의 적어도 일부와 정렬될 수 있다.
희생 유전층(121)을 형성한 후, 화학적 기계적 연마 공정을 이용하여 본딩 표면(221)을 더 평탄화할 수 있다. 따라서, 희생 유전층(121)은 희생 기판(101) 상의 복수의 모놀리식 LED 픽셀(1)을 핸들링 기판(200)에 결합하기 위해 공통 반도체층(102)의 제2 표면(132)과 정렬되는 일반적으로 평평한 표면을 제공할 수 있다.
핸들링 기판(200)의 예가 도 12에 도시되어 있다. 핸들링 기판(200)은 희생 유전층(121)의 본딩 표면(221)이 본딩될 수 있는 면을 제공한다.
본 개시의 제1 실시예에 따르면, 핸들링 기판(200)은 도 11에 도시된 LED 서브픽셀(100)의 중간 어레이의 본딩 표면(221)과 접촉하게 되는 핸들링 기판 표면(210)을 제공한다.
일부 실시예에서, 예를 들어 도 12에 도시된 바와 같이, 핸들링 기판(200)은 제1 전자장치 웨이퍼(201)를 포함한다. 일부 실시예에서, 제1 전자장치 웨이퍼(201)는 실리콘 웨이퍼, 또는 전자 회로의 형성에 적합한 다른 임의의 다른 기판을 포함할 수 있다. 도 12에 도시된 실시예와 같은 일부 실시예에서, 복수의 전자장치층(202, 203, 204, 205)이 제1 전자장치 웨이퍼(201)의 표면에 제공될 수 있다. 제1 전자장치 기판(201) 상에 전자 접속 및/또는 회로를 형성하기 위해 복수의 전자층은 금속층(202, 204) 및 절연층(203, 205)을 포함할 수 있다. 이와 같이, 핸들링 기판(200)은 일부 실시예에서 테스트 기판일 수 있다. 테스트 기판은 모놀리식 LED 픽셀(1)에 대한 테스트 회로를 제공하도록 구성될 수 있다. 테스트 기판은 아래에서 더 자세히 논의될 것이다. 전자층(202, 203, 204, 205)은 CVD, PECVD, 열 증착, PVD 또는 ALD와 같은 임의의 적절한 기술을 사용하여 제1 전자장치 기판(201) 상에 증착될 수 있다.
일부 실시예에서, 핸들링 기판(200)은 희생 핸들링 유전층(206)을 포함할 수 있다. 희생 핸들링 유전층(206)은 본딩을 위한 핸들링 기판(200)의 핸들링 기판 표면(210)을 제공할 수 있다. 희생 핸들링 유전층(206)은 핸들링 기판(200)으로부터 모놀리식 LED 픽셀(1)을 분리하기 위해 희생 유전층(121)과 함께 적어도 부분적으로 제거되도록 구성될 수 있다.
예를 들어 도 12에 도시된 바와 같은 일부 실시예에서, 핸들링 기판(200)은 핸들링 에칭 정지층(207)을 또한 포함할 수 있다. 핸들링 에칭 정지층(207)은 희생 핸들링 유전층(206)과 핸들링 기판(200)의 다른 층들(201, 202, 203, 204, 205) 사이에 제공될 수 있다. 핸들링 에칭 정지층(207)은 희생 핸들링 유전층을 선택적으로 제거하기 위해 사용되는 선택적 제거 프로세스에 대해 더 저항력이 있는 표면을 제공하도록 구성될 수 있다. 이와 같이 핸들링 에칭 정지층(207)은 선택적 제거 프로세스로부터 핸들링 기판(200)의 다른 층을 보호하도록 구성된 층을 제공한다. 따라서, 핸들링 에칭 정지층(207)은 핸들링 기판(200)의 재사용성을 향상시킬 수 있다.
희생 핸들링 유전층(206) 및 핸들링 에칭 정지층(207)은 실리콘 이산화물 및 실리콘 질화물 중 적어도 하나를 포함하는 유전층의 스택으로서 형성될 수 있다. 희생 핸들링층(206)은 제1 전자장치 기판(201)의 표면에 수직인 방향으로 적어도 50nm의 두께로 형성될 수 있다. 일부 실시예에서, 희생 핸들링 유전층(206)의 두께는 1㎛ 이하일 수 있다. 핸들링 에칭 정지층(207)은 적어도 20nm의 제1 전자장치 기판(201)의 표면에 수직인 방향의 두께를 가질 수 있다. 일부 실시예에서, 핸들링 에칭 정지층(207)의 두께는 100 nm 이하일 수 있다.
본 개시의 일부 실시예에서, 핸들링 기판(200)은 희생 기판(101)의 발광 표면(130)이 추가 처리되는 동안 복수의 모놀리식 LED 픽셀(1)이 유지되는 기판을 제공할 수 있다.
도 13의 실시예와 같은 일부 실시예에서, 핸들링 기판(200)은 각각의 모놀리식 LED 픽셀(1)을 테스트하기 위한 테스트 기판일 수 있다. 이와 같이, 테스트 기판은 모놀리식 전자장치 어레이의 모놀리식 전자장치들 각각에 전력을 공급하도록 구성된 전자 테스트 회로를 포함하는 제1 전자장치 기판(201)을 포함할 수 있다. 테스트 기판은 또한 LED 서브픽셀의 중간 어레이의 접촉 금속배선(117)의 배열에 대응하도록 제1 전자장치 기판(201) 상에 배열된 복수의 테스트 기판 전기 접촉부를 포함할 수 있다. 일부 실시예에서, 희생 핸들링 유전층(206)은 핸들링 결합 표면을 제공하기 위해 제1 전자장치 기판(201) 상에 형성되고, 핸들링 본딩 표면은 각각의 테스트 기판 전기적 접점과 정렬된 구멍을 포함한다.
본딩 프로세스에 이어, 테스트 기판은 LED 서브픽셀 각각을 테스트하기 위해 테스트 기판으로부터 LED 서브픽셀 어레이의 어레이에 전력을 공급함으로써 LED 서브픽셀(103) 각각을 테스트하도록 구성될 수 있다. 이와 같이, 테스트 기판은 테스트 기판 전기적 접점과 LED 서브픽셀의 중간 어레이의 접촉 금속화 사이에 전기 회로를 형성할 수 있다. 이와 같이, LED 서브픽셀 각각은 모놀리식 LED 픽셀을 형성하는 방법에 통합된 테스트 프로세스를 사용하여 병렬로 테스트될 수 있다.
그러한 실시예에서, 핸들링 기판(200)과 각각의 모놀리식 LED 픽셀(1) 사이에 전기적 연결이 형성될 수 있다. 서로 접촉하게 되는 2개의 기판 사이에 전기적 연결을 형성하기 위한 다양한 방법이 당업자에게 알려져 있다. 제1 실시예에 따른 그러한 방법의 일례가 도 13 및 도 14에 도시되어 있다.
도 13에 도시된 바와 같이, 핸들링 기판(200)의 핸들링 기판 표면(210)에는 복수의 제7 개구(212)가 형성될 수 있다. 제7 개구 각각은 핸들링 기판 표면(210)으로부터 핸들링 기판(200)의 하나 이상의 전자장치층(205, 203)까지 연장된다. 복수의 제7 개구(212) 각각은 LED 서브픽셀(103) 각각의 금속 접점들 중 하나와 정렬될 수 있다. 즉, 핸들링 기판(200) 상의 개구부(212)의 배열은 LED 서브픽셀(100)의 중간 어레이에 제공된 제6 개구부(146)의 배열에 대응한다.
일부 실시예에서, 예를 들어 도 13에 도시된 바와 같이, 복수의 전도성 접촉 부분(208)이 핸들링 기판(200)의 제7 개구(212) 내에 형성될 수 있다. 전도성 접촉 부분(208)의 각각은 전자장치층(203, 205)으로부터 핸들링 표면(210)을 넘어 핸들링 기판(200)에 수직인 방향으로 연장될 수 있다. 이와 같이, 전도성 접촉부분(208)은 핸들링 표면(210)으로부터 돌출될 수 있다. 전도성 접촉부분(208)은 핸들링 표면(210)이 본딩 표면(121)과 접촉할 때 전도성 접촉부분(212)이 LED 서브픽셀(100)의 중간 어레이의 다양한 접촉 금속화와 핸들링 기판(200)의 제2 접점 사이에 전기적 연결을 형성하는 방식으로 핸들링 표면(210)으로부터 연장되도록 구성될 수 있다. 일부 실시예에서, 전도성 접촉부분(208)은 금속 접촉, 예를 들어 티타늄, 금, 구리 또는 주석 중 하나 이상을 포함할 수 있다.
본 발명의 제1 실시예의 형성 방법에 따르면, 희생 유전층(121)의 본딩 표면(221)에 핸들링 기판(200)을 본딩할 수 있다. 도 14는 핸들링 기판(200)이 LED 서브픽셀(100)의 중간 어레이에 본딩된 예를 도시한다. 핸들링 기판(200)은 얼라이너 본더(미도시)를 이용하여 본딩 표면(221)에 본딩될 수 있다. 얼라이너 본더는 본딩 표면(221)이 핸들링 표면(210)에 평행하게 배열될 수 있게 하고 핸들링 기판(200)의 전도성 접촉부분(212)이 존재한다면 희생 유전층(121)의 제6 개구(146)와 정렬되도록 한다. 그 다음, 얼라이너 본더는 2개의 표면이 접촉하도록 구성되어 희생 유전층(121)이 핸들링 기판(200)의 핸들링 기판 표면(210)과 결합(bond)을 형성한다. 일부 실시예에서, 얼라이너 본더는 핸들링 기판 표면(210)과 본딩 표면(221) 사이에 형성된 결합을 개선하기 위해 열 및 압력 중 하나 이상을 가할 수 있다.
예를 들어, 일부 실시예에서, 얼라이너 본더는 핸들링 기판(200)을 LED 서브픽셀(100)의 중간 어레이에 본딩하기 위해 적어도 10kN의 압축력을 인가할 수 있다. 일부 실시예에서, 얼라이너 본더는 적어도 20kN, 30kN, 또는 40kN의 압축력을 가할 수 있다. 더 큰 압축력을 가함으로써 기판 간의 접합 형성의 신뢰성을 향상시킬 수 있다. 일부 실시예에서, 프레스는 접합 동안 기판의 파괴 또는 기타 바람직하지 않은 변형의 위험을 줄이기 위해 45kN 이하의 압축력을 가할 수 있다.
일부 실시예에서, 얼라이너 본더는 또한 핸들링 기판(200) 및/또는 LED 서브픽셀(100)의 중간 어레이를 가열하도록 구성될 수 있다. 예를 들어, 얼라이너 본더는 핸들링 기판(200) 및/또는 LED 서브픽셀(100)의 중간 어레이를 적어도 100℃의 온도로 가열하도록 구성될 수 있다. 일부 실시예에서, 얼라이너 본더는 핸들링 기판(200) 및/또는 LED 서브픽셀(100)의 중간 어레이를 적어도 200℃, 300℃, 400℃, 또는 500℃의 온도로 가열하도록 구성될 수 있다. 얼라이너 본더는 압축 하에 온도를 유지하도록 구성될 수 있으며, 선택적으로 일정 기간 동안 온도를 유지하도록 구성될 수 있다. 일부 실시양태에서, 시간 기간(time period)은 적어도 1분, 2분, 5분, 10분 또는 1시간일 수 있다. 따라서, 핸들링 기판(200)과 LED 서브픽셀(100)의 중간 어레이 사이의 계면에서 직접적인 융합 결합의 형성을 개선하기 위해 프레스가 사용될 수 있다.
2개의 기판을 함께 본딩하기 위한 다양한 방법이 알려져 있다. 예를 들어, 도 14의 실시예에서 희생 유전층(121)은 희생 핸들링 유전층(206)과 직접 결합(bond)을 형성한다. 다른 실시예에서, 핸들링 기판(200)을 본딩 표면(221)에 본딩하기 위해 핸들링 기판(200) 및/또는 LED 서브픽셀(100)의 중간 어레이 중 하나 또는 둘 모두에 상이한 본딩 기술 및 본딩층이 제공될 수 있다. 얼라이너 본더는 또한 전도성 접촉부분(212)과 각 LED 서브픽셀(103)의 제1 및 제2 접점 사이에 전기적 연결을 형성하도록 구성될 수 있다.
도 14에 도시된 바와 같은, 제1 실시 예에서, 희생 유전층(121) 및 희생 핸들링 유전층(206)은 각각 희생 기판(101) 및 제1 전자장치 웨이퍼(201)를 가로질러 실질적으로 연속적인 층들로서 연장될 수 있다는 것이 이해될 것이다. 따라서, 희생 유전층(121) 및 희생 핸들링 유전층(206)은 웨이퍼를 함께 단단히 본딩하기 위해 LED 서브픽셀(100)의 중간 어레이의 본딩 표면의 상당 부분 위에 직접 결합을 형성한다. 또한, 전도성 접촉부분(208)을 통해 핸들링 기판(200)의 전자층(203, 205)과 각각의 LED 서브픽셀(30) 사이에 저저항 접촉 결합이 형성될 수 있다.
LED 서브픽셀(100)의 중간 어레이가 핸들링 기판(200)에 접합되면, 각각의 모놀리식 LED 픽셀(1)의 발광측은 모놀리식 LED 픽셀(1) 각각을 분리하고 모놀리식 LED 픽셀(1) 각각에 대한 광 추출 특징부를 형성하기 위해 추가로 처리될 수 있다.
따라서, 제1 실시예를 형성하는 방법은 각각의 모놀리식 LED 픽셀을 분리하기 위한 픽셀 정의 트렌치(118)의 그리드와 정렬된 희생 기판(101)의 두께를 통해 희생 기판(101)의 제1 부분을 선택적으로 제거하는 단계를 더 포함한다. 예를 들어, 도 15에 도시된 바와 같이, 희생 기판(101)의 제1 부분이 제거되어 발광 표면(130)에 수직인 방향으로 희생 기판(101)의 두께를 통해 복수의 제8 개구(148)를 정의한다. 8개의 개구부는 당업자에게 공지된 임의의 선택적 제거 프로세스, 예를 들어 희생 기판(101)의 리소그래피 및 에칭을 포함하는 프로세스를 사용하여 형성될 수 있다. 희생 기판(101)의 제1 부분 및 트렌치를 정의하는 픽셀은 각각의 모놀리식 LED 픽셀(1)을 둘러싼다. 따라서, 픽셀 정의 트렌치(118)와 정렬된 희생 기판(101)의 제1 부분을 제거함으로써, 희생 기판(101)은 더 이상 모놀리식 LED 픽셀(1) 각각을 함께 연결하지 않는다. 오히려, 희생 유전층(121)과 핸들링 기판(200) 사이에 형성된 접합은 핸들링 기판(200) 상의 모놀리식 LED 픽셀(1) 각각의 상대 위치를 유지하도록 작용한다.
제1 실시예를 형성하는 방법은 또한 모놀리식 LED 픽셀(1) 각각에 대한 광 추출 피처를 형성하는 단계를 포함한다. 일부 실시예에서, 모놀리식 픽셀(1) 각각에 대한 광 추출 피처는 모놀리식 LED 픽셀 각각으로부터 추출된 광의 효율을 향상시킬 수 있다. 일부 실시예에서, 광 추출 피처는 모놀리식 LED 픽셀(1) 각각에 의해 방출된 광을 변조할 수 있다. 예를 들어, 광 추출 피처는 모놀리식 LED 픽셀(1)이 적어도 2개의 상이한 (피크) 파장의 광을 갖는 광을 출력할 수 있도록 모놀리식 LED 픽셀(1)의 하나 이상의 LED 서브픽셀에 색 변환층을 제공할 수 있다.
일부 실시예에서, 예를 들어 도 15에 도시된 바와 같이, 모놀리식 LED 픽셀(1)의 각 서브픽셀에 대한 제1 광 추출 피처(151)는 LED 서브픽셀(103) 각각과 정렬된 희생 기판(101)의 제2 부분을 선택적으로 제거함으로써 형성된다.
희생 기판의 제2 부분은 발광 표면(130)에 수직인 방향으로 희생 기판(101)의 두께를 통해 선택적으로 제거될 수 있다. 이와 같이, 희생 기판(101)의 제2 부분이 제거되어 희생 기판(101)의 두께를 통해 복수의 제9 개구(149)를 정의한다. 희생 기판(101)의 제2 부분을 제거함으로써, 각 LED 서브픽셀(103)의 발광 영역은 발광 표면(130)을 통해 광을 보다 효율적으로 출력할 수 있다.
선택적으로 제거될 희생 기판(101)의 제2 부분들 각각은 LED 서브픽셀들(103) 각각과 정렬된다. 이와 같이, 각각의 모놀리식 LED 픽셀(1)은 희생 기판(101)의 두께를 통해 복수의 제9 개구(149)를 정의하기 위해 선택적으로 제거된 희생 기판(101)의 복수의 제2 부분을 가질 수 있다. 선택적으로 제거된 제2 부분의 수는 각 모놀리식 LED 픽셀(1)에 대한 LED 서브픽셀(103)의 수에 대응한다. 도 15에 도시된 바와 같이, 제9 개구(149)의 면적은 적어도 각 LED 서브픽셀의 방출 면적만큼 클 수 있다. 따라서, 각 LED 서브픽셀에서 생성된 광은 각 LED 서브픽셀의 각각의 제9 개구(149)를 통해 지향될 수 있다.
도 15에 도시된 바와 같이, 희생 기판(101)의 나머지 부분은 각 LED 서브픽셀의 발광 표면 각각을 다른 LED 서브픽셀(103)의 다른 발광 표면으로부터 효과적으로 분리한다. 따라서, 일부 실시예에서 희생 표면(101)의 나머지 부분은 LED 서브픽셀 간의 누화(cross-talk)를 감소 또는 제거할 수 있다.
도 15의 실시예에서, 희생 기판(101)의 제2 부분은 각각의 LED 서브픽셀에 대한 컨테이너 체적(151)을 형성하기 위해 선택적으로 제거될 수 있다. 이와 같이, 컨테이너 체적은 도 15에 도시된 복수의 제9 개구(149)에 대응할 수 있다. 컨테이너 체적(151)은 희생 유전층(101)과 공통 반도체층(102) 표면의 노출된 제1 부분(170)을 통해 형성된 제9 개구(149)에 의해 정의되는 체적일 수 있다. 각각의 컨테이너 체적(151)은 색 변환층이 제공될 수 있는 체적을 제공하도록 제공될 수 있다.
일부 실시예에서, 예를 들어 도 16에 도시된 바와 같이 제1 색 변환층(160)은 각각의 모놀리식 LED 픽셀(1)의 컨테이너 체적(151) 중 적어도 하나에 제공될 수 있다. 제1 색 변환층(160)은 제1 파장의 광을 흡수하고, 제1 파장보다 긴 제1 변환광의 변환광을 방출하도록 구성될 수 있다. 이와 같이, 제1 색 변환층(160)은 그것이 제공되는 LED 서브픽셀에 의해 방출된 광을 상이한, 더 긴 파장의 광으로 변환하기 위해 제공될 수 있다.
일부 실시예에서, 제1 색 변환층(160)은 형광체, 유기 분자, 또는 복수의 양자점을 포함할 수 있다. 1㎟를 초과하는 표면적을 갖는 컨테이너 체적을 갖는 LED 서브픽셀 어레이의 경우, 인광체의 더 큰 입자 크기가 유리할 수 있다. 1 ㎟ 미만의 표면적을 갖는 컨테이너 체적을 갖는 LED 서브픽셀, 예를 들어 모놀리식 마이크로 LED 픽셀의 경우, 더 작은 입자 크기로 인해 양자점을 포함하는 색 변환층을 사용하는 것이 유리할 수 있다. 양자점을 포함하는 색 변환 물질은 당업자에게 알려져 있다. 색 변환층으로 사용하기에 적합한 양자점의 추가 세부사항은 적어도 "HBR 및 DBR 구조를 갖는 모놀리식 레드/그린/블루 마이크로 LED" Guan-Syun Chen, 등에서 찾을 수 있다.
일부 실시예에서, 제1 색 변환층(160)은 LED 서브픽셀의 컨테이너 체적(151)을 완전히 채울 수 있다. 다른 실시예에서, 제1 색 변환층(160)은 LED 서브픽셀의 컨테이너 체적을 부분적으로 채울 수 있다. 예를 들어, 도 16에 도시된 바와 같이, 제1 색 변환층(160)은 제1 컨테이너 체적의 전체 체적을 실질적으로 채운다.
일부 실시예에서, 제1 색 변환층은 약 380 nm 내지 490 nm의 제1 파장을 갖는 광을 제1 변환된 광 파장이 적어도 500 nm 내지 650 nm인 변환된 광으로 변환하도록 구성될 수 있다. 즉, 제1 색 변환층(160)은 LED 서브픽셀(103)에 의해 생성된 실질적으로 청색 가시광을 상기 LED 서브픽셀에 의해 출력될 실질적으로 녹색 가시광으로 변환하도록 구성될 수 있다.
일부 실시예에서, 예를 들어 도 16에 도시된 바와 같이, 각각의 모놀리식 LED 픽셀(1)은 제2 색 변환층(161)을 더 포함할 수 있다. 제2 색 변환층(161)은 각각의 모놀리식 LED 픽셀(1)의 컨테이너 체적들 중 적어도 하나에 제공될 수 있다. 제2 색변환층(161)은 제1 파장의 광을 흡수하고, 제1 변환광 파장보다 긴 제2 변환광 파장의 변환광을 방출하도록 구성될 수 있다. 이와 같이, 제1 색변환층(160)에 추가로 제2 색변환층(161)이 제공되어 모놀리식 LED 픽셀(1)에 추가적인 색상의 빛을 제공할 수 있다. 즉, 다음을 포함하는 모놀리식 LED 픽셀(1): 색 변환층이 없는 LED 서브픽셀, 제1 색 변환층(160)을 포함하는 LED 서브픽셀, 및 제2 색 변환층(161)을 포함하는 LED 서브픽셀은 3개의 상이한 피크 파장을 포함하는 광을 출력할 수 있다. 예를 들어, 도 16의 실시예에서 모놀리식 LED 픽셀(1)은 실질적으로 적색 녹색 및 청색 성분을 포함하는 가시광을 출력하도록 구성될 수 있다.
제2 색변환층(161)은 형광체 또는 복수의 양자점을 포함할 수 있다. 이와 같이, 제2 색변환층(161)은 제1 색변환층(160)과 유사하게 형성될 수 있다. 일부 실시양태에서, 제2 색 변환 층은 적어도 380 nm 및 최대 490 nm의 파장을 갖는 제1 광을 적어도 550 nm 및 680 nm 이하의 제2 변환 광 파장을 갖는 제2 변환 광으로 변환하도록 구성될 수 있다.
다시 도 1 및 도 2의 도면을 참조하면, 도 3 내지 도 16에 도시된 단면은 모놀리식 LED 픽셀(1) 내에 포함된 3개의 LED 서브픽셀 중 2개를 도시한다는 것을 이해할 것이다. 이와 같이, 다른 LED 서브픽셀(도 16에 도시되지 않음)은 제1 또는 제2 색 변환층(160, 161)을 포함하지 않을 수 있다는 것이 이해될 것이다.
일부 실시예에서, 용기 체적(151)은 색 변환층 대신에 광 산란 매체(미도시)를 포함한다. 예를 들어, 도 1에 도시된 실시예에서, B 서브픽셀은 제1 파장을 갖는 광을 방출하도록 구성된다. 이와 같이, B 서브픽셀에 대한 컨테이너 체적(151)은 색 변환층(160, 161)을 포함하지 않는다. 도 1의 실시예에서, B 픽셀의 컨테이너 체적(151)은 광 산란 매체를 포함한다. 광 산란 매체는 B 픽셀에 의해 출력된 광이 램버시안 광 분포, 또는 120도(또는 더 넓은)의 전체 폭 반값(full width half max, FWHM)을 가질 수 있도록 광을 산란시키도록 구성될 수 있다. 이와 같이, B LED 서브픽셀에서 방출되는 광의 광 추출 효율 및 시야각을 향상시키기 위해 광 산란 매체가 제공될 수 있다.
일부 실시예에서, 희생 기판(101)의 제2 부분은 희생 기판의 두께를 통해 선택적으로 제거되어 공통 반도체층(102) 표면의 제1 부분(170)이 노출될 수 있다. 일부 실시예에서, 예를 들어 도 16에 도시된 바와 같이 제3 광 추출 피처는 모놀리식 LED 픽셀(1) 각각에 대해 형성될 수 있다. 제3 광 추출 피처는 각각의 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된 광 산란 피처(171)를 형성하기 위해 공통 반도체 층(102)의 표면의 제1 부분(170)을 패터닝함으로써 형성될 수 있다.
예를 들어, 도 16의 실시예에서 광 산란 피처(171)는 텍스처 표면을 형성하기 위해 공통 반도체층(102)의 제1 부분(170)의 영역을 선택적으로 제거함으로써 형성된다. 공통 반도체층(102)과 각각의 컨테이너 체적 사이의 경계면에 텍스처 표면을 제공하는 것은 공통 반도체층(102)과 컨테이너 체적(151) 사이의 계면에서 발생하는 내부 전반사를 감소시키는 것을 도울 수 있다. 이와 같이 공통 반도체층(102) 표면의 제1 부분(170)의 패터닝에 의해 형성된 광 산란 피처(171)는 각각의 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된다. 즉, 공통 반도체층(102)과 컨테이너 체적 사이의 계면에서 반사된 광의 비율을 감소시킴으로써 각각의 LED 서브픽셀에 의한 광 출력량이 증가될 수 있다. 도 16의 실시예에서 공통 반도체층(102) 표면의 제1 부분(170)을 패턴화하기 위해 선택적 제거 프로세스가 사용되지만, 다른 실시예에서 반사 방지 코팅이 제공되거나 발광 다이오드로부터의 광 추출 효율을 향상시키는 것을 목표로 하는 다른 유사한 광학 코팅이 제공될 수 있다.
일부 실시예에서, 예를 들어 도 17에 도시된 바와 같이, 펌프 광 반사기 적층체(pump light reflector laminate, 180)는 각각의 모놀리식 LED 픽셀(1)의 LED 서브픽셀의 일부 위에 제공될 수 있다. 펌프 광 반사기 적층체는 제1 및/또는 제2 색 변환층(160, 161)을 포함하는 LED 서브픽셀의 컨테이너 체적 위에 제공될 수 있다. 펌프 광 반사기 적층체는 제1 파장의 펌프 광을 흡수하고 제1 및/또는 제2 파장 색 변환 파장의 파장을 갖는 광을 투과시키도록 구성될 수 있다. 효과적으로, 펌프 광 반사기 적층체는 제1 파장의 파장을 포함하는 좁은 파장 저지 대역 및 제1 및/또는 제2 변환된 광 파장을 포함하는 통과 대역을 갖도록 구성된 대역 저지 필터이다.
적절한 펌프 광 반사기 라미네이트의 한 예는 분산 브래그 반사기(distributed Bragg reflector)일 수 있다. 적절한 분산 브래그 반사기의 예는 US 11/508,166에서 찾을 수 있다. 물론, 색 변환층을 포함하지 않는 LED 서브픽셀(즉, 제1 파장을 방출하는 LED 서브픽셀의 경우, 펌프 광 반사기 적층체는 상기 LED 서브픽셀 위에 제공되지 않을 수 있음)이 이해될 것이다. 도 17의 실시예에서, 하나의 펌프 광 반사기 적층체(180)가 제1 및 제2 색 변환층(160, 161)을 포함하는 컨테이너 체적(151)을 가로질러 제공된다. 예를 들어, 도 17의 실시예에서, 펌프 광 반사기 적층체는 TiO2(약 2.6의 굴절률) 및 SiO2(약 1.5의 굴절률)의 교번하는 층을 포함할 수 있다. 다른 실시예에서, 상이한 펌프 광 반사기 적층체가 컨테이너 체적(151) 각각에 대해 제공될 수 있다.
광 추출 피처의 형성에 이어, 희생 유전층(121)은 핸들링 기판(200)으로부터 각각의 모놀리식 LED 픽셀(1)을 분리하기 위해 선택적으로 제거될 수 있다. 예를 들어, 도 18에 도시된 바와 같이 희생 유전층(121)이 선택적으로 제거되었다. 제1 실시예를 제조하는 방법에 따르면, 희생 핸들링 유전층(206)도 선택적으로 제거되었다. 에칭 정지층(119) 및 핸들링 에칭 정지층(207)은 모놀리식 LED 픽셀(1) 및 핸들링 기판(200)의 다른 층을 보호하기 위해 선택적 제거 프로세스가 더 확실하게 종료될 수 있는 표면을 제공한다.
희생 유전층(121)의 제거 후에, 각각의 모놀리식 LED 픽셀은 발광 표면(130), 및 평탄화된 유전체 표면(217)을 포함한다는 것이 이해될 것이다. 발광 표면(130)과 평탄화된 유전체 표면은 평탄화 유전층, 공통 반도체층 및 희생 기판의 측벽 표면에 의해 정의되는 측벽에 의해 분리된다. 이러한 측벽 표면은 모놀리식 LED 픽셀(1)을 형성하는 방법 동안 수행된 초기 에칭 프로세스의 결과로 형성ㄷ된. 이와 같이, 평탄화 유전층, 공통 반도체층, 및 희생 기판은 각각의 모놀리식 LED 픽셀(1)에 대한 발광 표면을 둘러싸는 에칭된 측벽을 정의한다.
도 18에 도시된 바와 같이, 희생 유전층(121)을 제거한 후, 모놀리식 LED 픽셀(1)은 여전히 복수의 전도성 접촉부분(208)에 의해 핸들링 기판에 연결될 수 있다. 전도성 접촉부분(208)과 각각의 모놀리식 LED 서브픽셀(1) 사이의 연결은 상대적으로 약할 수 있다는 것을 이해할 것이다. 따라서, 도 18에 도시된 바와 같이, 모놀리식 LED 서브픽셀(1)은 각각 전도성 접촉부분(208)과 모놀리식 LED 픽셀(1) 사이의 접촉이 파손되도록 하는 핸들링 기판으로부터 들어올려질 수 있다. 예를 들어, 픽 앤 플레이스 대량 전달 기계는 모놀리식 LED 픽셀 각각을 차례로 제거할 수 있다. 희생 유전층(121)의 제거 이후에 각각의 모놀리식 LED 픽셀(1) 사이의 간격은 각각의 모놀리식 LED 픽셀(1)을 보다 쉽게 조작하기 위해 픽 앤 플레이스 대량 전달 기계를 위한 공간을 제공할 수 있다.
따라서, 본 개시의 제1 실시예에 따르면, 모놀리식 LED 픽셀(1)이 제공된다. LED 픽셀(1)은 희생 기판(101), 공통 반도체층(102), LED 서브픽셀 어레이, 및 평탄화 유전층을 포함한다. 공통 반도체층(102)은 희생 기판(101) 상에 제공된 III족 질화물을 포함한다. LED 서브픽셀의 어레이는 희생 기판(101)에 대해 공통 반도체 층(102)의 반대편에 있는 공통 반도체층(102)의 표면에 제공된다. LED 서브픽셀 어레이의 각 LED 서브픽셀은 III족 질화물 층의 스택을 포함한다. LED 서브픽셀 어레이 상에 제공된 평탄화 유전층은 공통 반도체층(102)의 표면과 일반적으로 정렬되는 평탄화된 유전성 표면(217)을 제공한다. 평탄화 유전층, 공통 반도체층(102), 및 희생 기판(101)은 모놀리식 LED 픽셀(103)의 발광 표면을 둘러싸는 에칭된 측벽을 정의한다. 모놀리식 LED 픽셀(1)은 LED 서브픽셀 각각과 정렬된 희생 기판의 두께를 통해 제공된 제1 개구를 포함하는 광 추출 피처를 더 포함한다.
제1 실시예에 따른 모놀리식 LED 픽셀(1)의 예가 도 1 및 도 2에 도시되어 있다. 라인 A-A'를 따른 모놀리식 LED 픽셀(1)의 단면이 도 19에 도시되어 있다. 모놀리식 LED 픽셀(1)의 추가 특징은 제1 실시예의 모놀리식 LED 픽셀(1)을 형성하는 방법과 관련하여 위에서 논의된 다양한 층의 기능으로부터 명백할 것이다.
다음으로, 도 2에 도시된 선 B-B'를 따른 단면을 참조하여 제1 실시예에 따른 일체형 LED 픽셀(1)을 형성하는 방법의 설명이 제공될 것이다.
도 2의 평면도에 도시된 바와 같이, 모놀리식 LED 픽셀(1)은 4개의 접촉 금속배선(117)을 포함한다. 접촉 금속화(117) 중 3개는 애노드 접촉 금속화 AR, AG, AB이며, 3개의 LED 서브픽셀(103) 각각에 대한 것이다. 이와 같이, 모놀리식 LED 픽셀은 도 2에 도시된 1을 포함하며, 적색, 녹색 및 청색 LED 서브픽셀 R, G, B 각각에 대해 하나의 애노드 접촉 금속배선 AR, AG, AB를 포함한다. 애노드 접촉 금속배선(AR, AG, AB) 각각은 3개의 LED 서브픽셀(103R, G, B)의 각각의 애노드에 대한 전기적 연결을 형성하도록 구성된다.
또한, 도 2에 도시된 바와 같이, 모놀리식 LED 픽셀(1)은 공통 캐소드 접촉 금속배선 CC를 포함한다. 공통 캐소드 접촉 금속화(CC)는 LED 서브픽셀(103)의 캐소드 각각에 전기적 연결을 제공하도록 구성된다. 이와 같이, 공통 캐소드 접촉 금속화 CC에는 공통 반도체층(102)에 대한 단일 접촉점이 제공될 수 있거나, 제1 실시예에서와 같은 일부 실시예에서 공통 반도체층에 대한 복수의 접촉점이 제공될 수 있다. 따라서, 모놀리식 LED 픽셀(1)에는 각각의 LED 서브픽셀에 대한 공통 캐소드 접촉 금속배선 CC 및 애노드 접촉 금속배선 AR, AG, AB가 제공될 수 있고 그러한 LED 서브픽셀(R, G, B) 각각은 다른 LED 서브픽셀(R, G, B)과 독립적으로 제어될 수 있다.
도 2에 도시된 바와 같이, 접촉 금속배선 CC, AR, AG, AB는 픽 앤 플레이스 프로세스의 일부로서 모놀리식 LED 픽셀(1)이 추가 기판 상에 장착될 수 있도록 층에 제공된다. 게다가, 공통 캐소드 접촉 금속배선 CC를 모놀리식 LED 픽셀(1)에 통합하기 위해, 공통 캐소드는 하나 이상의 LED 서브픽셀과 중첩되도록 배열될 수 있다. 이러한 배열의 예는 이제 도 2에 도시된 선 B-B'를 따른 단면을 참조하여 설명될 것이다.
도 20은 라인 B-B'를 따라 본 개시내용의 제1 실시예를 형성하는 방법의 중간 단계를 도시한다. 도 20에 도시된 바와 같이, 희생 기판(101)이 제공된다. 공통 반도체층(102)은 희생 기판(101) 상에 제공된다. 복수의 LED 서브픽셀(103)은 그 다음 공통 반도체층(102) 상에 형성된다. 이와 같이, 도 20의 도면은 본 개시의 도 4에 도시된 도면의 대안적인 도면이다. 도 20 및 도 1의 다이어그램으로부터 도 20에 도시된 LED 서브픽셀(103)은 모놀리식 LED 픽셀(1)의 다른 LED 서브픽셀(103)과 다른 표면적을 갖는다는 것을 알 수 있을 것이다. 예를 들어, 도 20에 도시된 LED 서브픽셀(G)은 모놀리식 LED 픽셀(1)의 다른 LED 서브픽셀(R, B)의 표면적의 적어도 2배이다. LED 서브픽셀(G)의 표면적 증가는 다른 LED 서브픽셀(R, B)에 대해 공통 반도체층(102)의 표면과 정렬된 LED 서브픽셀(G)의 한 치수를 연장함으로써 제공된다. 즉, 도 20에 도시된 LED 서브픽셀(103)은 모놀리식 LED 픽셀(1)을 형성하는 다른 LED 서브픽셀(103)과 크기가 다르다. 제1 실시예에서, 실질적으로 녹색 가시광을 출력하도록 구성된 LED 서브픽셀(103G)은 3개의 LED 서브픽셀(103) 중 가장 큰 것으로 제공된다.
다음으로, 도 21에 도시된 바와 같이, LED 서브픽셀(103) 사이의 영역에서 공통 반도체층(102) 상에 복수의 제1 전기적 접점(106)이 형성된다. 제1 접촉층(106)은 공통 반도체층(102)에 대한 전기적 연결을 제공하도록 구성된다. 도 20에 도시된 바와 같이, 복수의 제1 접촉층이 LED 서브픽셀(103)의 양쪽에 하나씩 제공된다.
또한, 제1 패시베이션층(107)이 복수의 LED 서브픽셀(103) 위에 형성된다. 제1 접촉층(106) 각각과 정렬되는 복수의 제1 개구(141)가 제1 패시베이션층(107)에 형성된다. 캐소드 접촉층(109)은 제1 패시베이션층(107)의 제1 개구(141) 내에 형성된다. 이와 같이, 캐소드 접촉층(109)은 각각의 제1 접촉층(106) 상에 제공된다. 제1 패시베이션층(107)에도 복수의 제2 개구부(142)가 형성되어 있다. 제2 개구 각각은 LED 서브픽셀(103) 중 하나와 정렬된다. 애노드 접촉층(108)은 LED 서브픽셀(103) 각각의 애노드에 대한 전기적 연결을 형성하기 위해 복수의 제2 개구(142)에 형성된다. 이와 같이, 도 21에 도시된 중간 구조는 도 5에 도시된 중간 구조의 대안적인 도면이다.
캐소드 접촉층(109) 및 애노드 접촉층(108)의 형성에 이어, 평탄화 유전층이 형성된다. 위에서 논의된 바와 같이, 평탄화 유전층을 형성하는 프로세스의 일부는 일부 실시예에서 각각의 모놀리식 LED 픽셀(1)에 대한 LED 서브픽셀(103) 각각에 대한 전기적 연결이 이루어질 수 있도록 하는 접촉 금속배선(117)의 형성을 포함할 수 있다. 도 22에 도시된 바와 같이, 평탄화 유전층은 복수의 패시베이션층으로부터 구축될 수 있다. 예를 들어, 도 22에 도시된 바와 같이 제2 패시베이션층(112)은 LED 서브픽셀(103)의 어레이 위에 형성된다. 복수의 제3 개구(143)는 제2 패시베이션층(112)에 형성되어 애노드 접촉층(108) 및 캐소드 접촉층(109)에 대한 전기적 연결을 형성하기 위한 제1 접촉 금속배선(114)의 형성을 허용할 수 있다. 도 22에 도시된 바와 같이, 복수의 제1 접촉 금속배선(114)이 제3 개구(143)에 제공된다. 도 22에 도시된 바와 같이 복수의 제1 접촉 금속배선(114)은 제2 패시베이션층(112)을 통해 애노드 접촉층(108)으로 연장되고, 추가의 제1 접촉 금속배선(114)은 제2 패시베이션층(112)을 통해 캐소드 접촉층(109)으로 연장된다.
다음으로, 도 23에 도시된 바와 같이, 제3 패시베이션층(115)이 제2 패시베이션층(112) 위에 형성된다. 제3 패시베이션층(115)에는 제4 개구부(144)가 형성된다. 제4 개구(144)는 각 LED 서브픽셀(103) 및 공통 캐소드에 대한 각각의 전기적 접촉을 위해 제2 접촉 금속배선(117)이 제공되는 제3 패시베이션층의 영역을 정의한다. 도 23에 도시된 실시예와 같이, 공통 캐소드 접촉 금속화 CC는 공통 반도체 층(102)에 수직인 평면에서 LED 서브픽셀(103)과 중첩하는 제3 패시베이션층(115)의 제4 개구(144) 내에 제공된다. 하나 이상의 LED 서브픽셀과 중첩되는 공통 캐소드 접촉 금속화 CC를 제공함으로써, 공통 캐소드 접촉 금속화는 모놀리식 LED 픽셀(1) 내에서 보다 공간 효율적인 방식으로 제공될 수 있다. 즉, 공통 캐소드 접촉 금속화 CC는 모놀리식 LED 픽셀(1)의 발광 표면의 일부와 중첩됩니다. 결과적으로, 공통 캐소드 접촉 금속화 CC를 위한 공간을 제공하기 위해 제공되어야 하는 비발광 표면 부분보다는 각 LED 서브픽셀의 발광 소자에 의해 모놀리식 LED 픽셀의 발광 표면(130)의 더 큰 비율이 차지된다.
또한 도 23에 도시된 바와 같이, 애노드 접촉 금속화(AG)는 도 23에 도시된 LED 서브픽셀(G)에 대한 애노드 접촉 금속화를 형성하기 위해 제4 개구(144) 중 다른 하나에 제공된다.
도 23에 도시된 구조는 B-B'선을 따라 본, 본 개시의 도 9에 도시된 것과 동일한 중간 구조임을 이해할 것이다. 이와 같이, 제3 패시베이션층(115)과 캐소드 및 애노드 접촉 금속배선은 모놀리식 LED 픽셀(1)을 위한 평탄화된 유전체 표면을 형성한다는 것이 이해될 것이다.
애노드 및 캐소드 접촉 금속배선의 형성에 이어, 모놀리식 LED 픽셀(1)을 형성하는 방법은 도 10 및 11과 관련하여 전술한 바와 같이 계속된다. 따라서, 도 24에 도시된 바와 같이, 픽셀 정의 트렌치(118)가 형성된다. 도 25에서, 에칭 정지층(119) 및 희생 유전층(121)은 도 3 내지 도 11과 관련하여 전술한 바와 같이 LED 서브픽셀(100)의 중간 어레이를 형성하기 위해 픽셀 정의 트렌치(118) 및 평탄화 유전층 위에 형성된다.
다음으로, LED 서브픽셀(100)의 중간 어레이는 위에서 논의된 바와 같이 핸들링 기판(200)에 본딩된다. 도 27은 모놀리식 LED 픽셀(1)의 라인 B-B'와 정렬될 핸들링 기판의 부분에 대응하는 핸들링 기판(200)의 단면을 도시한다. 이와 같이, 핸들링 기판(200)은 제1 전자장치 웨이퍼(201) 및 복수의 전자층(202, 203, 204, 205)을 포함한다. 제1 실시예에서 핸들링 기판(200)은 핸들링 에칭 정지층(207) 및 희생 핸들링 유전층(206)을 또한 포함한다.
도 27에 도시된 바와 같이, 핸들링 기판(200)은 모놀리식 LED 픽셀(1) 각각을 테스트하기 위한 테스트 기판이 되도록 구성된다. 도 27에 도시된 바와 같이, 복수의 전자층(202, 203, 204, 205)은 애노드 접촉 금속배선 AG AB AR 및 음극 접촉 금속배선 CC에 전기적 연결을 제공하도록 배열된다.
예를 들어, 핸들링 기판(200)은 제1 전도층(203) 및 제2 전도층(205)을 포함한다. 각각의 전도층은 전기 전도성 재료, 예를 들어 금, 알루미늄, 구리 등과 같은 금속을 포함할 수 있다.
테스트 기판은 또한 제1 절연층(202) 및 제2 절연층(204)을 포함할 수 있다. 제1 및 제2 절연층(202, 204)은 임의의 적절한 유전성 재료, 예를 들어 이산화규소를 포함할 수 있다. 제1 절연층(202)은 제1 전도층(203)이 제공될 수 있는 면을 제공할 수 있다. 제2 절연층(204)은 제1 전도층(203)을 캡슐화하기 위해 제1 전도층(203) 위에 제공될 수 있다. 이어서, 제2 절연층(204) 위에 제2 전도층(205)을 형성할 수 있다. 이와 같이, 전자층(202, 203, 204, 205)의 스택은 LED 서브픽셀의 중간 어레이의 애노드 접촉 금속배선(AG AB AR) 및 캐소드 접촉 금속배선(CC) 각각에 전기 접속을 제공하는 패턴으로 형성될 수 있다. 따라서, 테스트 기판의 복수의 전자층(202, 203, 204, 205)은 LED 서브픽셀(100)의 중간 어레이에 접합될 수 있는 각각의 LED 서브픽셀에 대한 전기적 테스트 회로를 제공하도록 구성될 수 있다. 즉, 테스트 기판이 LED 서브픽셀(100)의 중간 어레이에 접합될 때 복수의 전자층(202, 203, 204, 205)은 LED 서브픽셀(103) 각각에 전력을 공급하도록 구성된다.
도 27에 도시된 바와 같이, 애노드 접촉 금속배선 AG AB AR 및 LED 서브픽셀(100)의 중간 어레이 상에 제공된 캐소드 접촉 금속배선 CC의 배열에 대응하는 복수의 제7 개구(212)가 핸들링 기판 표면(210)에 형성된다. 복수의 전도성 접촉부분(208)은 그 다음 핸들링 기판(200)의 제7 개구(212) 각각 내에 형성된다.
위에서 논의된 바와 같이, LED 서브픽셀(100)의 중간 어레이는 테스트 기판에 본딩되도록 구성된다. LED 서브픽셀(100)의 중간 어레이 및 테스트 기판이 라인 B-B'를 따라 함께 본딩되는 모습이 도 28에 도시되어 있다. 이와 같이, 캐소드 접촉층(109)이 캐소드 접촉 금속화 CC를 통해 테스트 기판의 제1 전도층(203)에 전기적으로 연결된다는 것이 도 28로부터 인식될 것이다. LED 서브픽셀(G)에 대한 애노드 접촉층(108)은 애노드 접촉 금속화(AG)를 통해 테스트 기판의 제2 전도층(205)에 전기적으로 연결된다.
LED 서브픽셀(100)의 중간 어레이를 테스트 기판에 접합한 후, LED 서브픽셀(100)의 중간 어레이의 발광 표면(130)을 추가로 처리하여 광 추출 피처를 형성할 수 있다. 예를 들어, 도 29에 도시된 바와 같이, 컨테이너 체적(151)은 희생 기판(101)에 형성된다. 컨테이너 체적(151)은 제1 색 변환 재료(160)로 채워지고 펌프 광 반사기(180)는 컨테이너 체적(151) 위에 제공된다. 이와 같이, 도 29에 도시된 구조는 도 17에 도시된 구조의 다른 도면이다.
마지막으로, 예를 들어 도 30에 도시된 바와 같이, 각각의 모놀리식 LED 픽셀(1)은 예를 들어 대량 이송 픽 앤 플레이스 머신을 사용하여 테스트 기판으로부터 제거될 수 있다.
일부 실시예에서, 희생 유전층(121)을 제거하고 테스트 기판으로부터 각각의 모놀리식 LED 픽셀(1)을 제거하기 전에, 각각의 LED 서브픽셀이 테스트될 수 있다. 테스트 절차의 일부로서, 테스트 기판의 제1 및 제2 전도층(203, 205)은 전원에 연결될 수 있다. 이와 같이, LED 서브픽셀(100)의 중간 어레이의 각 LED 서브픽셀을 통해 전류를 구동하기 위해 전압이 제1 및 제2 전도층(203, 205)에 걸쳐 인가될 수 있다. 테스트 절차는 LED 서브픽셀의 중간 어레이에 있는 각 LED를 켜도록 구성된다. 그 다음, 테스트 분석 장치, 예를 들어 카메라 또는 다른 감광 센서는 중간 어레이 LED 서브픽셀(100)의 LED 서브픽셀로부터 방출된 광을 검출할 수 있다. 테스트 분석 장치에 의해 기록된 정보(예를 들어, 카메라에 의해 기록된 이미지)는 LED 서브픽셀(103) 또는 임의의 것이 작동하지 않는지 여부를 결정하기 위해 프로세서에 의해 사용될 수 있다. 하나 이상의 비동작 LED 서브픽셀(103)을 포함하는 것으로 식별되는 중간 어레이(100) 내의 임의의 모놀리식 LED 픽셀(1)은 식별될 수 있고 임의의 후속 픽 앤 플레이스 프로세스에서 사용되지 않는다. 따라서, 테스트 기판(200)은 모놀리식 LED 픽셀(1)의 어레이가 병렬로 테스트될 수 있게 한다. 그러한 병렬 테스팅 프로세스는 테스팅 기판으로부터 제거된 후 각각의 모놀리식 LED 픽셀(1)을 테스팅하는 것보다 더 효율적이다. 따라서, 모놀리식 LED 픽셀(1) 각각의 병렬 테스트 프로세스는 모놀리식 LED 픽셀(1)을 제조하는 방법에 통합될 수 있다.
또한, 테스트 기판으로부터 모놀리식 LED 픽셀(1)을 제거한 후의 도 30에 도시된 바와 같이, 테스트 기판의 테스트 회로는 실질적으로 변경되지 않는다. 따라서, 테스트 기판은 모놀리식 LED 픽셀(1)의 추가 제조 공정을 위해 재사용될 수 있다. 테스트 기판이 희생 핸들링 유전층으로부터 LED 서브픽셀(100)의 중간 어레이에 결합하기 위한 표면을 포함하는 일부 실시예에서, 희생 핸들링 유전층은 재사용 전에 테스트 기판에 다시 증착해야 할 수도 있다.
따라서, 본 개시의 제1 실시예에 따른 모놀리식 LED 픽셀(1)이 제공된다. 일부 실시예에서, 모놀리식 LED 픽셀 각각은 모놀리식 마이크로 LED 픽셀일 수 있다. 이와 같이, LED 서브픽셀 각각은 100㎛ x 100㎛ 이하의 크기를 갖는 마이크로 LED 서브픽셀일 수 있다. 일부 실시예에서, 공통 반도체 층 상의 각각의 LED 서브픽셀의 표면적은 100㎛ x 100㎛ 이하의 면적을 정의할 수 있다. 일부 실시예들에서, 공통 반도체 층 상의 각각의 LED 서브픽셀의 표면적은 50 ㎛ x 50 ㎛, 30 ㎛ x 30 ㎛, 20 ㎛ x 20 ㎛, 또는 10 ㎛ x 10 ㎛ 이하의 면적을 정의할 수 있다.
본 발명의 바람직한 실시예가 여기에서 상세히 설명되었지만, 당업자는 본 발명 또는 첨부된 특허청구범위의 범위를 벗어나지 않고 변형이 이루어질 수 있음을 이해할 것이다.

Claims (24)

  1. LED 디스플레이를 위한 복수의 모놀리식 발광 다이오드(light emitting diode, LED) 픽셀을 형성하는 방법으로서:
    희생 기판 상에 III족 질화물을 포함하는 공통 반도체층을 형성하는 단계;
    상기 희생 기판과 반대측의 공통 반도체층의 표면에 발광 다이오드(LED) 서브픽셀 어레이를 형성하는 단계, LED 서브픽셀 어레이의 각 LED 서브픽셀은 III족 질화물층의 스택을 포함함;
    공통 반도체층의 표면과 일반적으로 정렬되는 평탄화된 유전체 표면을 제공하기 위해 LED 서브픽셀의 어레이 상에 평탄화 유전층을 형성하는 단계;
    평탄화된 유전체 표면으로부터 희생 기판까지 트렌치를 정의하는 픽셀 그리드를 에칭함으로써 LED 서브픽셀 어레이를 복수의 모놀리식 LED 픽셀로 분할하는 단계, 여기서 각각의 모놀리식 LED 픽셀은 공통 반도체층 상에 모놀리식으로 형성된 LED 어레이의 적어도 2개의 LED 서브픽셀을 포함함;
    공통 반도체층의 표면과 일반적으로 정렬된 본딩 표면을 형성하기 위해 픽셀 트렌치 및 평탄화된 표면 상에 희생 유전층을 형성하는 단계;
    희생 유전층의 본딩 표면에 핸들링 기판을 접합하는 단계;
    각각의 모놀리식 LED 픽셀을 분리하기 위한 트렌치를 정의하는 픽셀의 그리드와 정렬된 희생 기판의 두께를 통해 희생 기판의 제1 부분을 선택적으로 제거하는 단계; 및
    다음을 포함하는 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계, 각각의 LED 서브픽셀과 정렬된 희생 기판의 제2 부분을 선택적으로 제거하는 단계;
    핸들링 기판으로부터 각각의 모놀리식 LED 픽셀을 분리하기 위해 희생 유전층을 제거하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    여기서 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는:
    각각의 LED 서브픽셀에 대한 컨테이너 체적(container volume)을 형성하기 위해 각각의 LED 서브픽셀과 정렬된 희생 기판의 제2 부분을 선택적으로 제거하는 단계; 및
    각각의 모놀리식 LED 픽셀의 컨테이너 체적들 중 적어도 하나에 제1 색 변환 층을 제공하는 단계로서, 제1 색 변환층은 제1 파장의 광을 흡수하고 제1 파장보다 긴 제1 변환된 광 파장의 변환된 광을 방출하도록 구성되는 단계를 포함하는, 방법.
  3. 제2항에 있어서,
    여기서 제 1 변환된 광 파장은 적어도 500 nm 및/또는 650 nm 이하인, 방법.
  4. 제2항 또는 제3항에 있어서,
    여기서 제2 색 변환층이 각각의 모놀리식 LED 픽셀의 컨테이너 체적 중 적어도 하나에 제공되고, 제2 색 변환층은 제1 파장의 광을 흡수하고 제1 변환된 광 파장보다 긴 제2 변환된 광 파장의 변환된 광을 방출하도록 구성되는, 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    여기서 제1 색 변환층 및/또는 제2 색 변환층은 형광체, 유기 분자, 또는 양자점을 포함하는, 방법.
  6. 선행 청구항 중 어느 한 항에 있어서,
    여기서 각각의 LED 서브픽셀은 적어도 380 nm 및/또는 490 nm 이하의 제1 파장을 갖는 광을 생성하도록 구성되는, 방법.
  7. 선행 청구항 중 어느 한 항에 있어서,
    여기서 상기 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는:
    공통 반도체층 표면의 제1 부분이 노출되도록 희생 기판의 두께를 통해 희생 기판의 제2 부분을 선택적으로 제거하는 단계를 포함하는, 방법.
  8. 제7항에 있어서,
    여기서 상기 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처를 형성하는 단계는;
    각각의 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된 산란 피처로 공통 반도체층의 표면의 제1 부분을 패터닝하는 단계를 포함하는, 방법.
  9. 선행 청구항 중 어느 한 항에 있어서,
    여기서 평탄화 유전층의 형성에 이어, 평탄화 유전층의 제3 부분이 선택적으로 제거되고 애노드 접촉 금속화가 각 LED 서브픽셀의 애노드와 평탄화된 유전체 표면 사이에 형성되고, 그리고
    평탄화 유전층의 제4 부분이 선택적으로 제거되고 공통 반도체층과 평탄화된 유전체 표면 사이의 각각의 모놀리식 LED 픽셀에 대해 공통 캐소드 접촉 금속화가 형성되는, 방법.
  10. 제9항에 있어서,
    여기서 평탄화된 유전체 표면의 일부를 형성하는 공통 캐소드 접촉 금속화의 표면은 각각의 모놀리식 LED 픽셀을 형성하는 LED 서브픽셀 중 적어도 하나와 중첩하는, 방법.
  11. 선행 청구항 중 어느 한 항에 있어서,
    여기서 각각의 모놀리식 LED 픽셀의 LED 서브픽셀 중 하나는 각각의 모놀리식 LED 픽셀의 다른 LED 서브픽셀보다 공통 반도체층에서 더 큰 표면적을 갖는, 방법.
  12. 선행 청구항 중 어느 한 항에 있어서,
    여기서 핸들링 기판은 각 LED 서브픽셀이 병렬로 테스트될 수 있도록 본딩될 때 각 LED 서브픽셀에 대한 전기적 연결을 형성하도록 구성된 테스트 기판이고,
    상기 방법은:
    본딩 프로세스에 이어, 테스트 기판으로부터 LED 서브픽셀 어레이의 어레이에 전원을 공급함으로써 각각의 LED 서브픽셀을 테스트하는 단계를 더 포함하는, 방법.
  13. 선행 청구항 중 어느 한 항에 있어서,
    여기서 공통 반도체층 상의 각 LED 서브픽셀의 표면적은 100㎛ x 100㎛ 이하의 면적을 정의할 수 있는, 방법.
  14. LED 디스플레이를 위한 모놀리식 발광 다이오드(LED) 픽셀로서:
    희생 기판 상에 제공된 III족 질화물을 포함하는 공통 반도체층;
    희생 기판에 대한 공통 반도체층의 반대편에 있는 공통 반도체층의 표면 상에 제공된 발광 다이오드(light emitting diode, LED) 서브픽셀 어레이, LED 서브픽셀 어레이의 각 LED 서브픽셀은 III족 질화물 층의 스택을 포함함;
    공통 반도체층의 표면과 정렬되는 평탄화된 유전체 표면을 제공하기 위해 LED 서브픽셀 어레이 상에 제공된 평탄화 유전층;을 포함하고,
    여기서 평탄화 유전층, 공통 반도체층, 및 희생 기판은 모놀리식 LED 픽셀의 발광 표면을 둘러싸는 에칭된 측벽을 정의하고; 그리고
    모놀리식 LED 픽셀은
    각각의 LED 서브픽셀과 정렬된 희생 기판의 두께를 통해 제공된 제1 개구를 포함하는 광 추출 피처를 더 포함하는, 모놀리식 LED 픽셀.
  15. 제14항에 있어서,
    여기서 광 추출 피처는:
    각각의 LED 서브픽셀에 대한 컨테이너 체적을 형성하는 제1 개구; 그리고
    컨테이너 체적들 중 적어도 하나에 제공되는 제1 색 변환층으로서, 제1 파장의 광을 흡수하고 제1 파장보다 긴 제1 변환된 광 파장의 변환된 광을 방출하도록 구성되는 제1 색 변환층을 더 포함하는, 모놀리식 LED 픽셀.
  16. 제15항에 있어서,
    여기서 제 1 변환된 광 파장은 적어도 500 nm 및/또는 650 nm 이하인, 모놀리식 LED 픽셀.
  17. 제15항 또는 제16항에 있어서,
    여기서 제2 색 변환층이 모놀리식 LED 픽셀의 컨테이너 체적 중 적어도 하나에 제공되고, 제2 색 변환층은 제1 파장의 광을 흡수하고 제1 변환된 광 파장보다 긴 제2 변환된 광 파장의 변환된 광을 방출하도록 구성되는, 모놀리식 LED 픽셀.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    여기서 제1 색 변환층 및/또는 제2 색 변환층은 형광체, 유기 분자, 또는 양자점을 포함하는 모놀리식 LED 픽셀.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    여기서 각각의 LED 서브픽셀은 적어도 380 nm 및/또는 490 nm 이하의 제1 파장을 갖는 광을 생성하도록 구성되는, 모놀리식 LED 픽셀.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서,
    여기서 상기 각각의 모놀리식 LED 픽셀에 대한 광 추출 피처는:
    희생 기판의 각각의 제1 개구와 정렬된 공통 반도체층의 표면의 제1 부분 상에 형성된 광산란 피처로서, 각 LED 서브픽셀의 광 추출 효율을 증가시키도록 구성된 광산란 피처를 더 포함하는, 모놀리식 LED 픽셀.
  21. 제14항 내지 제20항 중 어느 한 항에 있어서,
    여기서 평탄화 유전층은 애노드 접촉 금속화가 각 LED 서브픽셀의 애노드와 평탄화된 유전체 표면 사이에 제공되는 제2 개구를 포함하고, 그리고
    평탄화 유전층은 공통 반도체층과 평탄화된 유전체 표면 사이에 공통 캐소드 접촉 금속화가 제공되는 제3 개구를 포함하는, 모놀리식 LED 픽셀.
  22. 제21항에 있어서,
    여기서 평탄화된 유전체 표면의 일부를 형성하는 공통 캐소드 접촉 금속화의 표면은 각각의 모놀리식 LED 픽셀을 형성하는 LED 서브픽셀 중 적어도 하나와 중첩하는, 모놀리식 LED 픽셀.
  23. 제14항 내지 제22항 중 어느 한 항에 있어서,
    여기서 모놀리식 LED 픽셀의 LED 서브픽셀 중 하나는 공통 반도체층에서 모놀리식 LED 픽셀의 다른 LED 서브픽셀보다 더 큰 표면적을 갖는, 모놀리식 LED 픽셀.
  24. 제14항 내지 제22항 중 어느 한 항에 있어서,
    여기서 공통 반도체층 상의 각 LED 서브픽셀의 표면적은 100㎛ x 100㎛ 이하의 면적을 정의할 수 있는, 모놀리식 LED 픽셀.
KR1020227037711A 2020-03-30 2021-03-25 모놀리식 led 픽셀 KR20220160652A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2004614.0 2020-03-30
GB2004614.0A GB2593699B (en) 2020-03-30 2020-03-30 Monolithic LED pixel
PCT/EP2021/057703 WO2021198003A1 (en) 2020-03-30 2021-03-25 Monolithic led pixel

Publications (1)

Publication Number Publication Date
KR20220160652A true KR20220160652A (ko) 2022-12-06

Family

ID=70553435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227037711A KR20220160652A (ko) 2020-03-30 2021-03-25 모놀리식 led 픽셀

Country Status (8)

Country Link
US (1) US20230096459A1 (ko)
EP (1) EP4128348A1 (ko)
JP (1) JP7500755B2 (ko)
KR (1) KR20220160652A (ko)
CN (1) CN115244691A (ko)
GB (1) GB2593699B (ko)
TW (1) TWI770898B (ko)
WO (1) WO2021198003A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117516707B (zh) * 2024-01-04 2024-05-14 上海聚跃检测技术有限公司 一种砷化镓芯片安装测试结构和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653647B2 (en) * 2013-06-14 2017-05-16 Micron Technology, Inc. Ultrathin solid state dies and methods of manufacturing the same
US9768345B2 (en) * 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US9837375B2 (en) * 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
FR3061603B1 (fr) 2016-12-29 2021-01-29 Aledia Dispositif optoelectronique a diodes electroluminescentes
JP2019083301A (ja) 2017-10-27 2019-05-30 豊美 山下 Ｌｅｄディスプレイ
KR20190060296A (ko) * 2017-11-24 2019-06-03 삼성전자주식회사 자외선 발광소자 패키지
KR102421729B1 (ko) * 2017-12-14 2022-07-15 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
JP2021132144A (ja) 2020-02-20 2021-09-09 ソニーグループ株式会社 発光デバイスおよび発光デバイスの製造方法ならびに画像表示装置

Also Published As

Publication number Publication date
CN115244691A (zh) 2022-10-25
GB202004614D0 (en) 2020-05-13
JP7500755B2 (ja) 2024-06-17
WO2021198003A1 (en) 2021-10-07
US20230096459A1 (en) 2023-03-30
EP4128348A1 (en) 2023-02-08
TW202215656A (zh) 2022-04-16
JP2023519987A (ja) 2023-05-15
TWI770898B (zh) 2022-07-11
GB2593699B (en) 2022-10-26
GB2593699A (en) 2021-10-06

Similar Documents

Publication Publication Date Title
US20190273179A1 (en) Image display device
TWI750289B (zh) 具有發光二極體的光電裝置
US20180254423A1 (en) Light emitting device and method of fabricating the same
JP7447304B2 (ja) モノリシック電子デバイス
US20210351229A1 (en) Light emitting device for display and display apparatus having the same
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
JP7500755B2 (ja) モノリシックｌｅｄピクセル
US20230299119A1 (en) Light emitting array
US20230019308A1 (en) Light emitting diode precursor and its fabrication method
KR102563505B1 (ko) Led 디바이스 및 그 제조 방법
US12002912B2 (en) Light emitting device and display apparatus having the same
US20230113198A1 (en) Light emitting diodes with lattice matching sidewall passivation layer and method of making thereof
US20220158034A1 (en) Optoelectronic semiconductor device comprising an insulating layer and method of manufacturing the optoelectronic semiconductor device