KR20220159996A

KR20220159996A - 금속 베이스 기판, 전자 부품 실장 기판

Info

Publication number: KR20220159996A
Application number: KR1020227033685A
Authority: KR
Inventors: 후미아키 이시카와; 신타로 하라; 히로유키 모리; 고세이 후쿠오카
Original assignee: 미쓰비시 마테리알 가부시키가이샤
Priority date: 2020-03-31
Filing date: 2021-03-30
Publication date: 2022-12-05
Also published as: US20230111128A1; WO2021200895A1; TW202147928A; EP4129664A4; EP4129664A1; JP2021163827A; CN115362546A

Abstract

본 발명의 금속 베이스 기판은, 금속 기판과, 상기 금속 기판의 일방의 면에 적층된 절연층과, 상기 절연층의 상기 금속 기판측과는 반대측의 면에 적층된 회로층을 구비한 금속 베이스 기판으로서, 상기 회로층은, 반연화 온도가 100 ℃ 이상 150 ℃ 이하의 금속으로 이루어지고, 상기 절연층은, 수지를 함유하며, 상기 절연층의 두께 t (㎛) 와 상기 절연층의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 하기의 식 (1) 을 만족하는 것을 특징으로 한다.
10 ＜ t/E ··· (1)

Description

금속 베이스 기판, 전자 부품 실장 기판

본 발명은 금속 베이스 기판, 및 이것을 사용한 전자 부품 실장 기판에 관한 것이다.

본원은 2020년 3월 31일에 일본에 출원된 일본 특허출원 2020-062822호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.

반도체 소자 등의 전자 부품을 실장하기 위한 기판은, 전자 부품의 동작에 의해서 발생된 열을 외부로 효율적으로 방열할 수 있는 금속 베이스 기판인 것이 바람직하다. 금속 베이스 기판으로는, 베이스 기판으로서 금속 기판을 사용하고, 이 금속 기판과, 절연층과, 회로층이 이 순으로 적층된 금속 베이스 기판이 알려져 있다. 전자 부품은, 회로층 상에 솔더층을 개재하여 접합된다. 이와 같은 구성으로 된 금속 베이스 기판에서는, 전자 부품에서 발생된 열은, 절연층을 개재하여 금속 기판에 전달되고, 금속 기판으로부터 외부로 방열된다.

금속 베이스 기판의 절연층은, 일반적으로 절연성이 우수한 수지와, 열전도성이 우수한 세라믹 입자 (열전도성 필러, 무기 충전재) 를 함유하는 절연성 수지 조성물로 형성되어 있다. 절연층용의 수지로는, 폴리이미드 수지나 폴리아미드이미드 수지, 실리콘 수지가 사용되고 있다. 종래, 이러한 금속 베이스 기판에서는, 절연층을 구성하는 수지를 저탄성률화함으로써, 솔더층에 가해지는 열응력을 저감시키고 있었다 (예를 들어, 특허문헌 1, 2 를 참조).

일본 특허공보 제5650084호 일본 특허공보 제5665449호

그러나, 특허문헌 1, 2 에 개시된 발명에서는, 절연층을 구성하는 수지를 저탄성률화시킴으로써, 금속 기판의 팽창에 의한 열응력은 완화할 수 있어도, 회로층이 열팽창하기 때문에, 솔더층에 가해지는 열응력을 크게 저감시키는 데에는 한계가 있었다. 그리고, 절연층을 구성하는 수지를 저탄성률화시킬수록, 절연층이 유연해져, 회로층의 열팽창을 억제할 수 없게 된다.

본 발명은 이와 같은 사정을 고려하여 이루어진 것으로서, 솔더층을 개재하여 전자 부품을 접합한 상태에서, 냉열 사이클을 부여해도, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 기판, 및 이것을 사용한 전자 부품 실장 기판을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서 본 발명자들은 이하의 지견을 알아내었다. 즉, 회로층의 반연화 온도의 범위를 한정하며, 또한, 절연층의 두께와 절연층을 구성하는 수지의 탄성률의 관계를 정의함으로써, 솔더층에 가해지는 열응력을 억제 가능하다.

이러한 지견에 기초하여, 이 발명은 이하의 수단을 제안하고 있다.

본 발명의 금속 베이스 기판은, 금속 기판과, 상기 금속 기판의 일방의 면에 적층된 절연층과, 상기 절연층의 상기 금속 기판측과는 반대측의 면에 적층된 회로층을 구비한 금속 베이스 기판으로서, 상기 회로층은, 반연화 온도가 100 ℃ 이상 150 ℃ 이하의 금속으로 이루어지고, 상기 절연층은, 수지를 함유하며, 상기 절연층의 두께 t (㎛) 와 상기 절연층의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 하기의 식 (1) 을 만족하는 것을 특징으로 한다.

10 ＜ t/E ··· (1)

또, 본 발명에서는, 상기 절연층은, 상기 수지에 필러를 분산시킨 것이어도 된다.

또, 본 발명에서는, 상기 절연층과 상기 회로층 사이, 또는 상기 절연층과 상기 금속 기판 사이 중, 적어도 일방에 밀착층을 가져도 된다. 또, 상기 밀착층은, 필러가 분산되어 있어도 되고, 또 상기 절연층보다 함유되는 필러의 체적 비율이 적어도 된다.

본 발명의 전자 부품 실장 기판은, 상기 각 항에 금속 베이스 기판과, 상기 금속 베이스 기판의 상기 회로층에 솔더층을 개재하여 접합된 전자 부품을 갖는 것을 특징으로 한다.

도 1 은, 본 발명의 일 실시형태에 관련된 금속 베이스 기판을 구비한 전자 부품 실장 기판을 나타내는 단면도이다.

이하, 본 발명의 일 실시형태에 대해서, 도면을 적절히 참조하면서 상세하게 설명한다. 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해서 편의상 특징이 되는 부분을 확대하여 나타내는 경우가 있고, 각 구성 요소의 치수 비율 등은 실제와는 상이한 경우가 있다. 이하의 설명에 있어서 예시되는 재질, 치수 등은 일례로서, 본 발명은 그것들에 한정되는 것이 아니고, 그 효과를 얻는 범위에서 적절히 변경하여 실시할 수 있다.

전자 부품 실장 기판 (10) 은, 금속 베이스 기판 (20) 과, 이 금속 베이스 기판 (20) 에 솔더층 (12) 을 개재하여 접합된 전자 부품 (11) 을 갖고 있다. 전자 부품 (11) 은 특별히 제한은 없고, 반도체 소자, 저항, 커패시터, 수정 발진기 등을 들 수 있다. 반도체 소자의 예로는, MOSFET (Metal-oxide-semiconductor field effect transistor), IGBT (Insulated Gate Bipolar Transistor), LSI (Large Scale Integration), LED (발광 다이오드), LED 칩, LED-CSP (LED-Chip Size Package) 를 들 수 있다.

솔더층 (12) 은, 예를 들어 Sn-Ag-Cu 솔더 등, 각종 솔더를 사용할 수 있고, 특별히 제한되지 않는다.

금속 베이스 기판 (20) 은, 금속 기판 (21) 과, 이 금속 기판 (21) 의 일방의 면에 적층된 절연층 (22) 과, 절연층 (22) 의 금속 기판 (21) 측과는 반대측의 면에 적층된 회로층 (23) 을 갖고 있다.

금속 기판 (21) 은, 금속 베이스 기판 (20) 의 베이스가 되는 부재이다. 금속 기판 (21) 은, 금속 기판 (21) 으로는, 예를 들어, 구리판, 알루미늄판 및 이것들의 적층판을 사용할 수 있다.

절연층 (22) 은, 절연성 수지 (수지) (22a) 와 세라믹 입자 (필러) (22b) 를 함유하는 절연성 열전도성 수지 조성물로 형성되어 있다. 절연층 (22) 을, 절연성이 높은 절연성 수지 (22a) 에, 열전도성이 높으며, 또한 절연성의 세라믹 입자 (22b) 를 분산시킨 것으로 형성함으로써, 절연성을 유지하면서, 회로층 (23) 부터 금속 기판 (21) 까지의 금속 베이스 기판 (20) 전체의 열저항을 보다 저감시킬 수 있다. 이로써, 전자 부품 (11) 에서 발생된 열을 금속 기판 (21) 측으로부터 용이하게 방열할 수 있다.

절연성 수지 (31) 는, 폴리이미드 수지 또는 폴리아미드이미드 수지, 혹은 이것들의 혼합물인 것이 바람직하다. 폴리이미드 수지 및 폴리아미드이미드 수지는, 이미드 결합을 갖기 때문에, 우수한 내열성과 기계 특성을 갖는다.

필러의 일례인 세라믹 입자 (22b) 로는, 실리카 (이산화규소) 입자, 알루미나 (산화알루미늄) 입자, 질화붕소 (BN) 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 알루미나 수화물 입자, 질화알루미늄 입자 등을 사용할 수 있다. 세라믹 입자 (22b) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 이들 세라믹 입자 중에서는, 알루미나 입자는 열전도성이 높은 점에서 바람직하다. 세라믹 입자 (22b) 의 형태는 특별히 제한은 없지만, 미세한 세라믹 입자의 응집 입자, 혹은 단결정의 세라믹 입자인 것이 바람직하다.

미세한 세라믹 입자의 응집 입자는, 일차 입자가 비교적 약하게 연결되어 있는 어글로머레이트여도 되고, 일차 입자가 비교적 강하게 연결되어 있는 애그리거트여도 된다.

또, 응집 입자끼리가 더욱 집합된 입자 집합체를 형성하고 있어도 된다. 세라믹 입자 (22b) 의 일차 입자가 응집 입자를 형성하여, 절연층 (22) 의 절연성 수지 (수지) (22a) 중에 분산되어 있음으로써, 세라믹 입자 (22b) 간의 상호 접촉에 의한 네트워크가 형성되고, 세라믹 입자 (22b) 의 일차 입자 사이를 열이 전도되기 쉬워져, 절연층 (22) 의 열전도도가 향상된다.

미세한 세라믹 입자의 응집 입자의 시판품으로는, AE50, AE130, AE200, AE300, AE380, AE90E (모두, 니혼 아에로질 주식회사 제조), T400 (바커사 제조), SFP-20M (덴카 주식회사 제조) 등의 실리카 입자, Alu65 (니혼 아에로질 주식회사 제조), AA-04 (스미토모 화학 주식회사 제조) 등의 알루미나 입자, AP-170S (Maruka 사 제조) 등의 질화붕소 입자, AEROXIDE(R)TiO2 P90 (니혼 아에로질 주식회사 제조) 등의 산화티탄 입자, MOX170 (니혼 아에로질 주식회사 제조) 등의 알루미나 도프 실리카 입자, Sasol 사 제조의 알루미나 수화물 입자 등을 사용할 수 있다.

단결정의 세라믹 입자는, α 알루미나 (αAl2O3) 의 결정 구조를 갖는 α 알루미나 단결정 입자인 것이 바람직하다. α 알루미나 단결정 입자의 시판품으로는, 스미토모 화학 주식회사에서 판매되고 있는 어드밴스트 알루미나 (AA) 시리즈의 AA-03, AA-04, AA-05, AA-07, AA-1.5 등을 사용할 수 있다.

절연층 (22) 중의 세라믹 입자 (22b) 의 함유량은, 예를 들어, 60 체적％ 이상 80 체적％ 이하의 범위 내이면 된다. 세라믹 입자 (22b) 의 함유량이 지나치게 적어지면, 절연층 (22) 의 열전도성이 충분히 향상되지 않아, 금속 베이스 기판 (20) 전체의 열저항이 높아질 우려가 있다. 한편, 세라믹 입자 (22b) 의 함유량이 지나치게 많아지면, 절연성 수지 (22a) 의 함유량이 상대적으로 감소되어, 절연층 (22) 의 탄성률이 지나치게 높아져서, 냉열 사이클에 의해서, 솔더층 (12) 에 가해지는 응력을 절연층 (22) 에서 완화하기 어려워진다.

절연층 (22) 의 두께는, 특별히는 제한되지 않지만, 예를 들어, 1 ㎛ 이상 200 ㎛ 이하의 범위 내에 있는 것이 바람직하고, 3 ㎛ 이상 100 ㎛ 이하의 범위 내에 있는 것이 보다 바람직하다.

본 실시형태의 금속 베이스 기판 (20) 의 절연층 (22) 은, 절연층 (22) 의 두께 t (㎛) 와 절연층 (22) 의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 하기의 식 (1) 을 만족하도록 형성된다.

10 ＜ t/E ··· (1)

절연층 (22) 의 두께 t 와 절연층 (22) 의 탄성률 E 의 관계를, 상기 서술한 식 (1) 을 만족하도록 절연층 (22) 을 저탄성률화시키면, 금속 기판 (21) 의 열팽창에 의한 응력을 충분히 완화할 수 있다.

회로층 (23) 은, 반연화 온도가 100 ℃ 이상, 150 ℃ 이하의 금속박이면 되고, 예를 들어, 알루미늄, 구리 및 이들 금속의 합금을 사용할 수 있다. 이들 금속 중에서는 구리가 바람직하다. 구리로는, 예를 들어, 4N 구리 (순도 99.99 ％) 를 들 수 있다. 이러한 4N 구리에는, 반연화 온도를 100 ℃ 이상 150 ℃ 이하로 하기 위해서, 미량의 첨가 원소를 함유하는 것이 바람직하다. 첨가 원소로는, 이트륨, 스칸듐, 사마륨, 란탄, 세륨, 붕소, 티탄, 바나듐, 크롬, 망간, 철, 지르코늄, 하프늄, 네오디뮴, 탄탈, 칼슘, 망간을 들 수 있다.

회로층 (23) 의 막두께는, 10 ㎛ 이상 2000 ㎛ 이하의 범위 내, 바람직하게는 20 ㎛ 이상 200 ㎛ 이하의 범위 내에 있다. 회로층 (23) 의 막두께가 지나치게 얇아지면, 허용 전류가 작아지거나, 열저항이 높아질 우려가 있다. 한편, 회로층 (23) 의 막두께가 지나치게 두꺼워지면, 에칭에 의해서 회로 패턴을 형성하기가 곤란해질 우려가 있다.

본 실시형태의 회로층 (23) 은, 반연화 온도가 100 ℃ 이상, 150 ℃ 이하인 금속박, 예를 들어 4N 동박을 사용한다.

여기에서 말하는 반연화 온도란, 시료를 어닐링해 가고, 인장 시험에 의해서 내력을 측정했을 때의 어닐링 전의 내력과, 완전히 연화되었을 때 (30 분 어닐링 후에 그 이상 어닐링 온도를 올려도 내력이 변화되지 않는 상태를, 완전히 연화되었다고 간주한다) 의 내력 사이의, 중간의 내력에 상당하는 어닐링 온도를 의미한다. 또한 어닐링 전의 내력은, 냉간 압연 후의 내력으로 한다.

상기 서술한 구성에 더하여, 추가로, 절연층 (22) 과 회로층 (23) 사이, 또는 절연층 (22) 과 금속 기판 (21) 사이, 혹은 그 양방에 밀착층 (25) 을 형성해도 된다. 본 실시형태에서는, 절연층 (22) 과 회로층 (23) 사이에 밀착층 (25) 을 형성한 예를 나타내고 있다.

밀착층 (25) 은, 수지로 이루어지는 것이 바람직하다. 수지로는, 실리콘 수지, 에폭시 수지, 폴리아미드이미드 수지, 폴리이미드 수지를 사용할 수 있다. 실리콘 수지는, 각종 유기기를 도입한 변성 실리콘 수지를 포함한다. 변성 실리콘 수지의 예로는, 폴리이미드 변성 실리콘 수지, 폴리에스테르 변성 실리콘 수지, 우레탄 변성 실리콘 수지, 아크릴 변성 실리콘 수지, 올레핀 변성 실리콘 수지, 에테르 변성 실리콘 수지, 알코올 변성 실리콘 수지, 불소 변성 실리콘 수지, 아미노 변성 실리콘 수지, 메르캅토 변성 실리콘 수지, 카르복시 변성 실리콘 수지를 들 수 있다. 에폭시 수지의 예로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 노볼락형 에폭시 수지, 지방족형 에폭시 수지, 글리시딜아민형 에폭시 수지를 들 수 있다. 이들 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.

밀착층 (25) 은, 열전도성을 향상시키기 위해서, 열전도성 필러를 분산시켜도 된다.

열전도성 필러로는, 세라믹 입자를 사용할 수 있다. 세라믹 입자의 예로는, 실리카 입자, 알루미나 입자, 질화붕소 입자, 산화티탄 입자, 알루미나 도프 실리카 입자, 알루미나 수화물 입자, 인산 피복 질화알루미늄 입자를 들 수 있다.

밀착층 (25) 에 함유되는 필러는, 절연층 (22) 에 함유되는 필러보다, 함유하는 필러의 체적 비율을 적게 하는 것이 바람직하다. 밀착층 (22) 중의 필러의 함유량은, 예를 들어, 세라믹 입자를 필러로서 사용했을 경우에, 20 체적％ 이상 60 체적％ 이하의 범위 내이면 된다.

이상과 같은 구성의 본 실시형태의 금속 베이스 기판 (20), 및 이것을 사용한 전자 부품 실장 기판 (10) 에 의하면, 회로층 (23) 을 반연화 온도가 100 ℃ 이상, 150 ℃ 이하인 것을 사용하며, 또한, 절연층 (22) 은 두께 t (㎛) 와 절연층 (22) 의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 상기 서술한 식 (1) 을 만족하도록 함으로써, 솔더층 (12) 을 개재하여 전자 부품 (11) 을 접합한 상태에서, 냉열 사이클이 가해져도, 솔더층 (12) 에 과잉된 응력이 가해지는 것을 억제할 수 있어, 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 기판 (20), 및 이것을 사용한 전자 부품 실장 기판 (10) 을 실현할 수 있다.

이상에서, 본 발명의 일 실시형태를 설명했지만, 이 실시형태는 예로 제시한 것으로서, 발명의 범위를 한정하는 것은 의도하지 않는다. 이 실시형태는, 그 밖의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 여러 가지의 생략, 치환, 변경을 행할 수 있다. 이 실시형태나 그 변형은, 발명의 범위나 요지에 포함되는 것과 마찬가지로, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함되는 것이다.

실시예

본 발명의 효과를 검증하였다.

(회로층이 되는 동박의 제작)

순도 99.996 질량％ 이상의 무산소동에, 이트륨 (Y) 을 표 1 에 나타내는 농도가 되도록 첨가하고, 진공 용해 (0.1 ㎩) 에 의해서 용제하였다. 그리고, 얻어진 주괴를 열간 압연으로 두께 10 ㎜ 로 한 후, 면삭 (面削) 하고, 어닐링과 냉간 압연을 반복하여, 소정의 두께로 하였다.

(절연층 형성용 도포액의 제작)

세라믹 입자로서, 알루미나 (Al2O3) 입자 (AA-07 : 스미토모 화학 주식회사 제조) 를 준비하였다. 준비된 알루미나 입자 1.0 g 을, NMP (N-메틸-2-피롤리돈) 10 g 에 대해서 투입하고, 30 분간 초음파 처리하여, 세라믹 입자 분산액을 조제하였다.

다음으로, 100 ℃ 에 있어서의 탄성률이 100 ㎫ 인 용제 가용성 폴리이미드의 폴리이미드 용액 (시판품) 과 세라믹 입자 분산액을, 수지 성분과 세라믹 입자의 합계량에 대한 세라믹 입자의 함유량이 60 체적％ 가 되도록 혼합하였다. 이어서, 용매로, 혼합물 중의 폴리이미드의 농도가 5 질량％ 가 되도록 희석하였다. 계속해서 얻어진 혼합물을, 습식 미립화 장치 (스타 버스트 : 주식회사 스기노마신 제조) 를 사용하여, 압력 50 ㎫ 의 고압 분사 처리를 10 회 반복함으로써 분산 처리를 행하고, 세라믹 입자 분산 폴리이미드 용액 (절연층 형성용 도포액) 을 조제하였다.

(절연층의 형성)

두께 2.0 ㎜ 이고 50 ㎜ × 50 ㎜ 의 구리 기판의 표면에, 상기 서술한 절연층 형성용 도포액을 가열에 의해서 생성되는 절연층의 두께 (㎛) 를 절연층의 100 ℃ 에 있어서의 탄성률 (㎬) 로 나눈 값이 표 1 에 나타내는 값이 되도록, 바 코트법에 의해서 도포하여 절연층 형성용 도포층을 형성하였다. 이어서, 절연층 형성용 도포층을 형성한 구리 기판을 핫 플레이트 상에 배치하여, 실온으로부터 3 ℃/분으로 60 ℃ 까지 승온하고, 60 ℃ 에서 100 분간, 또한 1 ℃/분으로 120 ℃ 까지 승온하여, 120 ℃ 에서 100 분간 가열하고, 절연층 형성용 도포층을 건조시켰다. 그 후, 구리 기판을 250 ℃ 에서 1 분간, 400 ℃ 에서 1 분간 가열하여, 구리 기판의 일면에 절연층을 형성하였다.

또한, 절연층의 탄성률은, 하기의 측정 순서에 의해서 측정한 값을 사용하였다.

절연층을 0.1 ㎜ 의 구리판에 도포하여, 건조시킨 후, 구리판을 에칭에 의해서 제거하고, 절연막을 단리하였다. 얻어진 절연막에 대해서, 동적 점탄성 측정 장치 (고체 점탄성 애널라이저 RSA-G2 : 티·에이·인스트루먼트·재팬 주식회사 제조)) 를 사용하여 인장식에 의해서 100 ℃ 에 있어서의 탄성률을 측정하였다. 측정 조건은, 주파수를 1 ㎐, 승온 속도를 1 ℃/Min 으로 하였다.

(회로층의 첩부)

절연층 상에, 표 1 에 기재된 두께이고 40 ㎜ × 40 ㎜ 의 동박 (배선층) 을 중첩하고, 이어서, 카본 지그를 사용하여 5 ㎫ 의 압력을 부여하면서, 진공 중에서 215 ℃ 의 온도에서 120 분간 가열하여, 절연층과 동박을 첩합하였다. 이상과 같이 하여, 구리 기판과 절연층과 동박이 이 순으로 적층된 금속 베이스 기판을 제작하였다.

표 1 에, 본 발명예 1 ∼ 36 과, 비교예 1 ∼ 3 의 검증 결과를 나타낸다. 또한 표 1 중의「신뢰성」은, 하기에 나타내는 신뢰성 시험에 의한 결과, 신뢰성이 80 ％ 이상인 것을 ○, 신뢰성이 80 ％ 미만인 것을 × 로 하였다.

(신뢰성 시험)

금속 기판에 절연층을 형성하고, 이 위에 배선층으로서 동박을 형성하고, 또한 Sn-Ag-Cu 솔더를 도포하여, 세로 2.5 ㎝ × 가로 2.5 ㎝ × 두께 100 ㎛ 의 솔더층을 형성하고, 이 솔더층 상에, 가로세로 2.5 ㎝ 의 Si 칩을 탑재하여, 시험체를 제작하였다. 제작된 시험체에, 1 사이클이 -40 ℃ × 30 분간 ∼ 150 ℃ × 30 분간의 냉열 사이클을 3000 사이클 부여하였다. 냉열 사이클 부여 후의 시험체를 수지로 포매하고, 칩 중심 부근을 단면 연마하여 형성한 관찰면을 관찰하여, 솔더층에 발생된 크랙의 길이 (㎜) 를 측정하였다. 솔더층의 1 변의 길이와, 측정된 크랙의 길이로부터 하기의 신뢰성을 나타내는 식으로부터 산출한 값을, 접합 신뢰성으로 하였다. 접합 신뢰성이 90 ％ 이상인 것을 신뢰성 ○, 그 이외의 것을 × 로 하였다.

신뢰성 (％) = ｛(솔더층의 1 변의 길이 (25 ㎜) - 2 × 크랙의 길이)/접합층의 1 변의 길이 (25 ㎜)｝× 100

표 1 에 나타내는 결과에 의하면, 회로층의 반연화 온도가 100 ℃ 이상, 150 ℃ 이하이며, 또한, 절연층의 두께 t (㎛) 와 절연층의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 하기의 식 (1) 을 만족하는 절연층을 구비한 본 발명예 1 ∼ 36 의 금속 베이스 기판은, 신뢰성이 필요 요건을 만족하고 있고, 냉열 사이클이 가해져도, 솔더층에 솔더 크랙의 발생이 잘 일어나지 않는 금속 베이스 기판인 것이 확인되었다. 한편, 비교예 1 ∼ 3 의 금속 베이스 기판은, 신뢰성이 필요 요건을 만족하고 있지 않고, 냉열 사이클이 가해지면, 솔더층에 솔더 크랙의 발생이 일어날 우려가 있다. 따라서, 본 발명의 금속 베이스 기판의 효과를 확인할 수 있었다.

10 : 전자 부품 실장 기판
11 : 전자 부품
12 : 솔더층
20 : 금속 베이스 기판
21 : 금속 기판
22 : 절연층
22a : 절연성 수지 (수지)
22b : 세라믹 입자 (필러)
23 : 회로층.

Claims

금속 기판과, 상기 금속 기판의 일방의 면에 적층된 절연층과, 상기 절연층의 상기 금속 기판 측과는 반대측의 면에 적층된 회로층을 구비한 금속 베이스 기판으로서,
상기 회로층은, 반연화 온도가 100 ℃ 이상 150 ℃ 이하의 금속으로 이루어지고,
상기 절연층은, 수지를 함유하고, 상기 절연층의 두께 t (㎛) 와 상기 절연층의 100 ℃ 에 있어서의 탄성률 E (㎬) 의 관계가 하기의 식 (1) 을 만족하는 것을 특징으로 하는 금속 베이스 기판.
10 ＜ t/E ··· (1)
제 1 항에 있어서,
상기 절연층은, 상기 수지에 필러를 분산시킨 것인 것을 특징으로 하는 금속 베이스 기판.
제 2 항에 있어서,
상기 절연층과 상기 회로층 사이, 또는 상기 절연층과 상기 금속 기판 사이 중, 적어도 일방에 필러를 분산시킨 밀착층을 갖고,
상기 밀착층은, 상기 절연층보다 함유되는 필러의 체적 비율이 적은 것을 특징으로 하는 금속 베이스 기판.
제 1 항 내지 제 3 항 중 어느 한 항에 기재된 금속 베이스 기판과, 상기 금속 베이스 기판의 상기 회로층에 솔더층을 개재하여 접합된 전자 부품을 갖는 것을 특징으로 하는 전자 부품 실장 기판.