KR20220159908A - 동적 분할 비율 차지 펌프 스위칭 - Google Patents

동적 분할 비율 차지 펌프 스위칭 Download PDF

Info

Publication number
KR20220159908A
KR20220159908A KR1020220063690A KR20220063690A KR20220159908A KR 20220159908 A KR20220159908 A KR 20220159908A KR 1020220063690 A KR1020220063690 A KR 1020220063690A KR 20220063690 A KR20220063690 A KR 20220063690A KR 20220159908 A KR20220159908 A KR 20220159908A
Authority
KR
South Korea
Prior art keywords
voltage
fet
power
node
control circuit
Prior art date
Application number
KR1020220063690A
Other languages
English (en)
Inventor
안토니 크리스토퍼 라우틀리지
Original Assignee
피세미 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피세미 코포레이션 filed Critical 피세미 코포레이션
Publication of KR20220159908A publication Critical patent/KR20220159908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

DC-DC 전력 컨버터에서 잠재적 손상 이벤트(예를 들면, 돌입 전류, 전하 전송 전류, 단락 등으로 인한 손상 전류 스파이크)를 완화하거나 제거하기 위한 회로 및 방법. 실시예들은 전력 컨버터 회로를 턴 오프하거나 차지 펌프 전력 스위치들의 스위칭을 중단하지 않고 부하 상태 동안에 재구성 가능한 전력 컨버터에서 변환 비율들의 동적 스위칭을 가능하게 한다. 실시예들은 전력 FET들의 게이트들에 대한 드라이버 전압을 능동적으로 제어함으로써 전력 컨버터의 적어도 일부 전력 FET들에 대한 ON 저항 RON을 선택적으로 증가시킨다. 정상 작동 중에, 전력 FET 드라이버 전압은 RON을 높은 전류 흐름을 허용하는 원하는 레벨로 낮추기 위해 FET 게이트를 과구동하도록 설정될 수 있다. 다른 시나리오들의 경우, 전력 FET 드라이버 전압이 감소되어 ON 동안에 RON을 증가시키고 이에 따라 전류 흐름을 임피딩함으로써 잠재적 손상 이벤트들에 대한 보호를 제공할 수 있다.

Description

동적 분할 비율 차지 펌프 스위칭{DYNAMIC DIVISION RATIO CHARGE PUMP SWITCHING}
본 발명은 전자 회로에 관한 것이며, 보다 구체적으로는 DC-DC 컨버터 회로를 포함하는 전력 컨버터 회로에 관한 것이다.
많은 전자 제품들, 특히 모바일 컴퓨팅 및/또는 통신 제품들 및 컴포넌트들(예를 들면, 노트북 컴퓨터들, 울트라북 컴퓨터들, 태블릿 장치들, LCD 및 LED 디스플레이들)은 다중 전압 레벨들을 필요로 한다. 예를 들어, 무선 주파수(RF) 송신기 전력 증폭기들은 상대적으로 높은 전압들(예를 들면, 12V 이상)을 필요로 할 수 있는 반면, 논리 회로는 낮은 전압 레벨(예를 들면, 1 내지 2V)을 필요로 할 수 있다. 또 다른 회로는 중간 전압 레벨(예를 들면, 5 내지 10V)을 필요로 할 수 있다.
전력 컨버터들이 배터리와 같은 공통 전원으로부터 더 낮거나 더 높은 전압을 생성하는데 종종 사용된다. 일 타입의 전력 컨버터는 컨버터 회로(예를 들면, 스위치-커패시터 네트워크에 기반하는 차지 펌프(charge pump)), 제어 회로, 및 일부 실시예들에서 보조 회로(예를 들면, 바이어스 전압 생성기(들), 클록 생성기, 전압 조정기, 전압 제어 회로 등)를 포함한다. 본 개시에서 사용되는, "차지 펌프(charge pump)"라는 용어는 VIN을 VOUT으로 부스트(boost) 또는 벅(buck)하도록 구성되는 스위치드-커패시터(switched-capacitor) 네트워크를 지칭한다. 이러한 차지 펌프의 예들에는 캐스케이드 멀티플라이어(cascade multiplier), Dickson, Ladder, Series-Parallel, Fibonacci 및 Doubler 스위치드 커패시터 네트워크들이 포함되며, 이들 모두는 다상(multi-phase) 또는 단상(single-phase) 네트워크로 구성될 수 있다. 스위치드-커패시터 네트워크 DC-DC 컨버터들은 일반적으로 일부 외부 컴포넌트들(예를 들면, 커패시터들)을 구비할 수 있는 집적 회로(IC)들이며, 대부분의 경우 VIN 대 VOUT 변환 비율이 고정되어 있는 것을 특징으로 한다(예를 들면, 2 또는 3으로 분할됨). 본 기술 분야에서 공지된 바와 같이, AC-DC 전력 컨버터는 예를 들어 먼저 AC 입력을 DC 전압으로 정류한 다음 DC 전압을 DC-DC 전력 컨버터에 인가함으로써 DC-DC 전력 컨버터로부터 구축될 수 있다.
시스템 설계자들에게 더 큰 유연성을 제공하기 위해, 그리고 상이한 변환 비율들을 필요로 하는 전원이 변경될 수 있는 응용들을 처리하기 위해(예를 들면, 배터리가 방전되어 더 낮은 전압을 출력함에 따라, 또는 장치에 대한 전원이 배터리와 AC-DC 전력 라인 소스 사이에서 스위칭될 경우), 선택 가능한 변환 비율을 갖는 DC-DC 전력 컨버터를 사용하는 것이 유용하다. 예를 들어, 본 발명의 양수인에게 양도되고 참조에 의해 본 명세서에 포함되는 발명의 명칭이 "Selectable Conversion Ratio DC -DC Converter"인, 2019년 4월 16일에 발행된 미국 특허 제10,263,514 B1호에는, 2 분할 작동 모드와 3 분할 작동 모드 사이에서 스위칭될 수 있는 딕슨 DC-DC 전력 컨버터가 기재되어 있다. 또 다른 예로서, 본 발명의 양수인에게 양도되고 참조에 의해 본 명세서에 포함되는 발명의 명칭이 "Controller-Driven Reconfiguration of Switched-Capacitor Power Converter"인, 2015년 12월 1일에 발행된 미국 특허 제9,203,299 B2호에는 재구성 가능한 변환 비율들을 가진 다른 DC-DC 전력 컨버터 아키텍처들이 기재되어 있다.
도 1은 DC-DC 선택 가능 변환 비율 전력 컨버터(100)의 일 실시예의 블록도이다. 작동은 미국 특허 제10,263,514 B1호 특허(예를 들면, 도 5 및 특히 첨부 텍스트 참조)에 기재된 바와 같다. 비-중첩 보완 클록 신호들 P1, P2가 연관된 전력 스위치들을 개방 또는 폐쇄하여, 펌프 커패시터들 C1a, C1b, C2a, C2b("플라이 커패시터들"이라고도 함)에서 CX 커패시터들로 전하가 전송되도록 하여, 결과적으로 노드 VIN/X에서 전압이 발생하며, 여기서 X = 2 또는 3이다.
도 1에 도시된 전력 스위치들은 일반적으로 IC 내에서 전계-효과 트랜지스터(FET)들, 특히 MOSFET들로서 구현된다. 일반적으로, VIN이 인가되는 DC-DC 전력 컨버터 내의 FET들은 상대적으로 고전압 FET들(예를 들면, 10V 내지 15V 장치들)인 한편, 나머지 FET들은 더 작고, 더 낮은 전압 FET들(예를 들면, 3V 내지 5V 장치들)이 바람직하다. 효율성을 위해, FET들은 저항 손실 및 결과적인 열을 줄이기 위해 매우 낮은 ON 저항, RON(예를 들면, 약 1 내지 10 밀리옴)을 갖는 것이 바람직하지만, 스위치 ON 저항은 필요로 하는 효율성 및 전압에 따라 상당히 달라질 수 있다. FET 스위치가 너무 크게 만들어져서 RON을 감소시키는 경우, 스위칭 손실들이 효율성을 감소시키기 시작할 수 있음에 유의한다.
클록 신호들 P1, P2가 연관된 FET-기반 전력 스위치들의 개방 또는 폐쇄를 제어하지만, 이 제어는 직접적인 것이 아니다. 대신, P1 및 P2 클록 신호들의 논리 레벨 전압들(예를 들면, 0V = "0", 5V = "1")이 FET의 상태를 스위칭하기에 적합한 전압 범위로 레벨-시프트(level-shift)된다(예를 들면, VGS ≤ 0V이면 FET를 OFF로 스위칭하고, VGS > VTH이면 FET를 ON으로 스위칭하며, 여기서 VTH는 FET의 임계 전압이다). VGS가 VTH를 초과할수록, FET의 ON 저항이 낮아지며 그에 따라 전력 컨버너(100)의 FET들은 일반적으로 가장 낮은 ON 저항을 제공하기 위해 FET에 허용되는 최대 범위에 가깝게 또는 최대 범위로 과구동된다는 점에 유의한다. 그 다음, 레벨-시프트된 전압이 드라이버 회로를 통해 FET의 게이트에 커플링된다. 예를 들어, 도 2는 차지 펌프 전력 FET(MCP)에 커플링되는 종래 기술의 게이트 제어 회로(200)의 블록도이다. 클록 신호, P1 또는 P2가 레벨 시프터 회로(202)에 인가되며, 레벨 시프터 회로(202)는 이 인가된 신호를, 전력 FET(MCP)의 상태를 스위칭하기에 적합한 전압 범위로 변환하거나 시프트한다. 레벨 시프터 회로(202)의 출력이 버퍼 회로(204)의 입력에 인가되며, 버퍼 회로(204)는 전압 레벨을 유지하면서 저임피던스 입력들에 대해 가용 전류를 증가시킨다. 버퍼 회로(204)의 출력은 차지 펌프 전력 FET(MCP)의 게이트에 커플링된다(버퍼 회로(204)로부터의 구동 전압은 게이트 저항기 또는 저항기 네트워크와 같은 도시되지 않은 다른 컴포넌트들을 통해 제공될 수 있음에 유의한다).
도시된 예에서, 클록 신호들, P1 또는 P2는 VDD(예를 들면, 5V)에서 회로 접지(0V)까지의 범위 내의 전압이다. 저전압 파워 서플라이(206)는 레벨 시프터(202)의 단자 VDD1에 VDD를 제공하는 한편, 회로 접지는 단자 Gnd1에 커플링된다. 고전압 파워 서플라이(208)는 파워 FET(MCP)에 대한 과구동된 ON-상태 VGS와 동일한 레벨 시프터(202)의 단자 VDD2에 전압을 제공한다(예를 들면, 전력 FET(MCP)의 소스에서의 전압보다 5V 더 큼). 제 2 접지 단자 Gnd2는 전력 FET(MCP)의 소스에 커플링된다. 고전력 전압 서플라이(208)는 또한 단자 VDD3에서 버퍼 회로(204)에 커플링되고, 버퍼 회로(204)의 접지 단자 Gnd3은 전력 FET(MCP)의 소스에 커플링된다.
많은 FET-기반 DC-DC 전력 컨버터 아키텍처들의 일반적인 문제는 전력 컨버터의 기동(startup) 중에 과도한 전류 돌입을 방지할 필요가 있다는 것이다. 예를 들어, 충분한 보호 회로가 없고, VIN이 도 1에 도시된 타입의 DC-DC 전력 컨버터에 처음 인가될 때, 플라이 커패시터들 중 어느 것도 초기에는 충전되지 않으며 따라서 전류가 회로로 돌입하게 된다. 예를 들어, FET 전력 스위치들의 RON이 1 밀리옴(0.001 옴)이고, VIN이 10V이면, 옴의 법칙 V = I × R에 따라, 돌입 전류는 약 10,000 암페어의 스파이크가 될것이다. 집적 회로 구현들에서는, 인덕터 이론, V = L × dI/dt에 따라 전류 스파이크를 전압 스파이크로 변환하는 기생 인덕턴스들이 존재한다(예를 들면, 온-다이 컨덕터 라우팅 및 인쇄 회로 기판 컨덕터 라우팅으로 인해). 이러한 전압 스파이크들은 차지 펌프 전력 스위치들에 전기적으로 과도한 스트레스를 가하여, 신뢰성에 영향을 미치고 잠재적으로 파괴시킨다. 1ns 100A 펄스가 차지 펌프 전력 스위치들에서 10V를 생성하려면, 기생 인덕턴스는 약 100pH일 필요가 있다. 결과적인 10V 스파이크가 다수의 FET들의 항복 전압을 초과할 수 있으며, 물론 더 큰 전류 스파이크는 동일한 기생 인덕턴스에 대해 더 큰 전압 스파이크를 초래하게 된다. 전력 스위치들이 정상적인 전하 전송들을 시작할 수 있도록 플라이 커패시터들이 충분히 충전될 때까지 돌입 전류를 제어하는 "소프트 스타트" 작동 모드를 DC-DC 전력 컨버터에 제공하기 위해 다양한 추가 회로들이 사용되고 있다.
DC-DC 전력 컨버터의 플라이 캐패시터들의 균형이 맞지 않을 때 관련된 문제가 발생하는데, 이는 전력 스위치들에 의해 연결된 플라이 캐패시터들 사이에 전하 차이가 존재함을 의미한다. 전하 균형이 유지되지 않는 경우, 전류 스파이크들 및 이로 인한 손상 전압 스파이크들이 발생할 수 있다. 이러한 스파이크들을 피하기 위해 전하 재조정을 제공하는데 다양한 추가 회로들이 사용되고 있다.
따라서, 전력 컨버터들에서 "잠재적 손상 이벤트들(potentially damaging events)"로 특징지어질 수 있는 것들을 완화하거나 제거할 수 있는 것이 유용할 것이다(예를 들면, 돌입 전류, 전하 전송 전류, 단락 회로(short circuit)들, EMI 이벤트들 등을 포함하는 다양한 이유들로 발생할 수 있는 손상 전류 스파이크들).
본 발명은 전력 컨버터들에서 잠재적 손상 이벤트들을 완화하거나 제거하는 회로들 및 방법들을 제공한다. 실시예들은 전력 컨버터 회로를 턴 오프하거나 차지 펌프 전력 스위치들의 스위칭을 중단하지 않고 부하 상태 동안에 재구성 가능한 전력 컨버터들에서 변환 비율들의 동적 스위칭을 가능하게 한다. 또한, 이러한 회로들 및 방법들은 전력 컨버터들의 소프트 스타트 및 동적 전하 균형 동안의 전류 스파이크들과 같은 잠재적 손상 이벤트들에 대한 보호를 제공하며, 이러한 기능들에 대한 추가 회로가 필요하지 않는 추가 이점이 있다.
본 발명의 실시예들은 전력 FET들의 게이트들에 대한 드라이버 전압을 능동적으로 제어함으로써 전력 컨버터의 적어도 일부 전력 FET들에 대한 ON 저항 RON을 선택적으로 증가시킨다. 정상적인 전력 컨버터 작동 중에, 전력 FET 드라이버 전압은 특정 응용에 대한 높은 전류 흐름을 허용하는 원하는 레벨로 RON을 낮추기 위해 FET 게이트를 과구동하도록 설정될 수 있다. 그러나, 다른 시나리오들의 경우, 전력 FET 드라이버 전압이 감소되어 RON을 증가시키고 이에 따라 전류 흐름을 원하는 레벨로 임피딩할 수 있다. 따라서, 연관된 전력 FET(MCP)는, 예를 들어 전력 컨버터의 변환 비율을 동적으로 재구성하는 동안, 전력 컨버터를 기동하는 동안, 전력 컨버터 내의 플라이 커패시터들 사이에 전하 균형을 맞출 때, 또는 단락 회로 이벤트들과 같은 오류 이벤트들 동안, (a) 정상적인 전력 컨버터 작동에 대해 낮은 RON을 갖는 과구동된 ON 상태, 또는 (2) 잠재적 손상 이벤트들(예를 들면, 돌입 전류 또는 전하 전송 전류)에 대한 보호를 제공하기 위해 선택되는 더 높은 RON을 갖는 감소된 구동 ON 상태로 배치될 수 있다.
일 실시예는 전력 FET의 ON 저항 RON을 조절하기 위한 게이트 제어 회로를 포함하며, 게이트 제어 회로는 전력 FET의 게이트에 커플링되며 또한 적어도 제 1 전압 또는 제 2 전압을 선택적으로 전력 FET의 게이트에 인가함으로써 ON 상태에 있는 전력 FET의 RON이 제 1 전압이 인가될 때 더 낮아지고 제 2 전압이 인가될 때 더 높아지도록 구성된다.
다른 실시예는 전력 컨버터에서 전력 FET의 ON 저항 RON을 제어하기 위한 게이트 제어 회로를 포함하며, 게이트 제어 회로는 전력 FET의 게이트에 커플링되며 또한 정상적인 전력 컨버터 작동 중에 제 1 ON 상태에 있는 전력 FET의 RON을 낮추고, 잠재적 손상 이벤트가 발생하거나 발생할 것인 경우 제 2 ON 상태에 있는 전력 FET의 RON을 높이도록 구성된다.
또한, 본 발명은 전력 컨버터를 보호하는 방법을 포함하며, 이 방법은 전력 컨버터에 있는 적어도 하나의 전력 FET의 ON 저항 RON을 제어하여 정상적인 전력 컨버터 작동 중에 ON 상태에 있는 적어도 하나의 전력 FET의 RON을 낮추고, 잠재적 손상 이벤트가 발생하거나 발생할 것인 경우 ON 상태에 있는 적어도 하나의 전력 FET의 RON을 높이는 단계를 포함한다.
본 발명의 하나 이상의 실시예들의 세부 사항들은 첨부 도면 및 하기 설명에 기재되어 있다. 본 발명의 다른 특징들, 목적들 및 이점들은 상세한 설명 및 도면, 그리고 청구범위로부터 명백할 것이다.
도 1은 DC-DC 선택 가능 변환 비율 전력 컨버터의 일 실시예의 블록도이다.
도 2는 차지 펌프 전력 FET에 커플링되는 종래 기술의 게이트 제어 회로의 블록도이다.
도 3a는 차지 펌프 전력 FET에 커플링되는 게이트 제어 회로의 일 실시예의 개략도이다.
도 3b는 도 3a의 FET(M2) 및 마지막 인버터에 대한 회로의 일 실시예에 대한 보다 상세한 개략도이다.
도 4는 차지 펌프 전력 FET에 커플링되는 것으로 도시된, 본 발명에 따른 새로운 게이트 제어 회로의 일 실시예에 대한 개략도이다.
도 5는 도 1에 도시된 타입의 전력 컨버터에서 전력 FET들을 스위칭하는데 사용되는 도 3a에 도시된 타입의 게이트 제어 회로에 대한 시간의 함수로서의 다양한 전압들의 타이밍도이다.
도 6은 도 1에 도시된 타입의 전력 컨버터에서 전력 FET들을 스위칭하는데 사용되는 도 4에 도시된 새로운 타입의 게이트 제어 회로에 대한 시간의 함수로서의 다양한 전압들의 타이밍도이다.
도 7은 잠재적 손상 이벤트들로부터 전력 컨버터를 보호하기 위한 일 방법을 도시하는 프로세스 흐름도이다.
다양한 도면들에서 유사한 참조 번호들 및 명칭들은 유사한 요소들을 나타낸다.
본 발명은 전력 컨버터들에서 잠재적 손상 이벤트들을 완화하거나 제거하는 회로들 및 방법들을 제공한다. 또한, 이러한 회로들 및 방법들은 전력 컨버터들의 소프트 스타트 및 동적 전하 균형(dynamic charge balancing) 동안 전류 스파이크들과 같은 잠재적 손상 이벤트들에 대한 보호를 제공하고, 이러한 기능들에 대한 추가 회로가 필요하지 않는 추가 이점이 있다.
위에서 언급한 바와 같이, 전력 컨버터들에서의 손상 전류 스파이크들은 돌입 전류, 전하 전송 전류, 단락 회로 등을 포함하는 다양한 이유로 발생할 수 있다. 예를 들어, 선택 가능한 변환 비율들을 갖는 DC-DC 전력 컨버터들과 관련하여, 하나의 변환 비율(예를 들면, 2 분할 또는 "DIV2")에서 다른 변환 비율(예를 들면, 3 분할 또는 "DIV3")로 스위칭하면 플라이 커패시터들에 대한 전하 불균형이 발생하게 되고, 그 결과 잠재적으로 손상을 줄 수 있는 돌입 전류들이 발생한다. 따라서, 잠재적 손상 이벤트들을 방지하기 위한 일반적인 실시는 DC-DC 전력 컨버터를 OFF로 스위칭하고, 플라이 커패시터들이 방전될 수 있게 하고, 변환 비율 구성을 변경하고(예를 들면, 클록 위상을 차지 펌프 FET들로 변경하여), 전력을 다시 턴 온하는 것이며, 이것은 돌입 전류 스파이크들을 완화하기 위한 기존 기동 회로에 의존한다. 이러한 실시의 단점은 프로세스를 완료하는데 몇 밀리초가 걸릴 수 있고 부하 상태에서 완료될 수 없다는 것이다.
본 발명의 일 양태는 잠재적 손상 이벤트들이 발생하거나 발생할 것인 경우(예를 들어, 변환 비율이 동적으로 변경되는 경우와 같이, 미리 알려짐) 잠재적 손상 이벤트들을 완화하거나 제거하기 위한 회로들 및 방법을 포함한다. 잠재적 손상 이벤트들을 완화하거나 제거하면, 전력 컨버터 회로를 턴 오프하거나 차지 펌프 전력 스위치들의 스위칭을 일시 중단하지 않고도, 부하 상태에서 선택 가능한 변환 비율 DC-DC 전력 컨버터들을 하나의 변환 비율에서 다른 변환 비율로 스위칭할 수 있다.
잠재적 손상 이벤트들로부터의 보호
전력 컨버터들에서의 잠재적 손상 이벤트들을 제한하는 문제를 분석하여, 전력 컨버터 스위치들은 ON(도전) 상태로 설정될 때 "과구동된(over-driven)" 상태에서 일반적으로 작동된다는 것을 깨닫게 되었다. 과구동된 FET 게이트는 더 강한 도전 채널을 생성하여, FET의 ON 저항, RON을 효과적으로 낮춘다. 이러한 통찰을 통해, 잠재적 손상 이벤트들 동안(예를 들면, 기동하는 동안 또는 전력 컨버터의 변환 비율을 동적으로 재구성하는 경우) 전력 컨버터의 전력 FET들에 대한 RON을 증가시키면, FET들을 통한 전류 흐름을 감소시키게 되며 따라서 과도한 전류 스파이크들로부터 보호하게 된다는 것을 추가로 깨닫게 되었다.
전력 컨버터에서 전력 FET들에 대한 RON을 증가시키는 한 가지 방법은 전력 FET들의 게이트들에 대한 드라이버 전압을 능동적으로 제어하는 것이다. 일반적인 전력 컨버터 작동 중에, 드라이버 전압은 FET 게이트를 과구동하여 특정 응용에 대한 높은 전류 흐름을 허용하는 원하는 레벨로 RON을 낮추도록 설정될 수 있다. 그러나, 기동 또는 동적 변환 비율 재구성과 같은 잠재적 손상 이벤트들 동안, 이 드라이버 전압은 RON을 증가시키고 따라서 전류 흐름을 원하는 레벨로 임피딩하도록 감소될 수 있다.
도 3a는 차지 펌프 전력 FET(MCP)에 커플링되는 게이트 제어 회로의 일 실시예의 개략도이다. 예를 들어, 도 1에 도시된 FET 스위치들 중 일부는 그 각각이 FET(MCP)의 인스턴스들일 수 있다.
클록 신호 P1 또는 클록 신호 P2인 게이트 제어 회로에 대한 입력에는 레벨 시프터(300)가 적용된다. 위에서 더 자세히 설명된 바와 같이, 레벨 시프터(300)는 하나의 전압 도메인(예를 들면, 디지털 논리 전압)에서 다른 전압 도메인(트랜지스터 제어 전압)으로 입력 신호를 변환한다. 따라서 레벨 시프터(300)의 출력은 입력 신호를 따르지만 상이한 전압 범위에 있다.
레벨 시프터(300)의 출력은 드라이버 회로(driver circuit)(302)에 커플링되고, 그 출력은 FET MCP의 게이트에 커플링된다. 예시된 예에서, 드라이버 회로(302)는 4개의 직렬-커플링된 인버터들(304a 내지 304d)의 세트이다. 이 특정 실시예에서, 인버터들은 FET MCP의 게이트를 충전하기에 충분한 전류 구동 능력을 제공하기 위해 인버터(304a)에서 인버터(304d)로 물리적 크기가 증가할 수 있다. 예를 들어, 인버터(304a)는 "1"의 상대적 크기를 가질 수 있고, 인버터(304b)는 인버터(304a)보다 3배 더 클 수 있고, 인버터(304c)는 인버터(304a)보다 9배 더 클 수 있으며, 인버터(304d)는 인버터(304a)보다 27배 더 클 수 있다. 대안적인 실시예들에서, 인버터 스테이지들의 수는 더 적거나 많을 수 있고, 비-반전 스테이지들(버퍼 증폭기들)은 반전 스테이지들보다 사용될 수 있다. 또한, 단계들에 대한 승수들은 도시된 1x, 3x, 9x 및 27x 비율과 다를 수 있지만, 일반적으로 각 단계는 매우 느린 상승 및 하강 에지들을 방지하기 위해 이전 단계보다 크다. 예시된 드라이버 회로(302)는 예시일 뿐이며, 레벨 시프터(300)의 출력을 FET MCP의 게이트에 커플링하기 위해 다른 회로들이 사용될 수 있다.
레벨 시프터(300)(즉, 도 2에 도시된 고전압 단자 VDD2) 및 드라이버 회로(302)에 대한 전력은 고전압 전원(310)에 의해 제공된다. 도시된 예에서, 드라이버 회로(302)의 레벨 시프터(300) 및 인버터들(304a 내지 304d)를 위한 전원은 서플라이 전압, VDD 및 회로 접지 사이에서 저항기 R과 직렬로 커플링되는 도전 채널(드레인에서 소스로)을 갖는 조정된 FET(M1)을 포함하는 소스 팔로워(공통 드레인) 증폭기 회로에 의해 제공된다. 일 예로서, 서플라이 전압 VDD는 FET(MCP)를 포함하는 차지 펌프의 한 위상에 대한 VIN이거나 또는 차지 펌프의 다른 위상으로부터 출력되는 전압에 커플링될 수 있다 - 기본적으로, 그 이상의 전압은 충분히 높고 회로에 대한 충분한 구동 강도를 갖는다. 전류원(current source)(312)은 VDD와 회로 접지 사이의 제너 다이오드(Zener diode) D1 사이에 직렬로 커플링된다. 본 기술 분야에 공지된 바와 같이, 전류원은 다양한 회로들을 사용하여 트랜지스터들 및/또는 다이오드들로부터 구축될 수 있다. 제너 다이오드 D1 이전의 전류원(312)의 출력은 FET(M1)의 게이트에 본질적으로 일정한 바이어스 전압을 제공한다. 바이어스 전류는 제너 다이오드 D1을 통과해 흘러서 그것이 항상 역 바이어스가 되도록 한다.
본 기술 분야에 공지된 바와 같이, 역 바이어스될 때 그것을 통과하는 임의의 전류 흐름을 차단하는 기존의 다이오드와는 달리, 역 전압이 미리 결정된 값에 도달하자마자, 제너 다이오드는 역방향으로 도통하기 시작한다. 이 인가되는 역 전압은 전류가 제너 다이오드의 항복 최소 전류와 최대 정격 전류 사이에 유지되는 한, 전류의 큰 변화에도 불구하고 거의 일정하게 유지된다. 제너 다이오드는 다이오드의 유지 전류가 역항복 영역(reverse breakdown region)에서 최소 전류 값 아래로 떨어질 때까지 전압을 계속 조절한다.
마지막 인버터(304d)는 서플라이 전압 VDD과 인버터(304d) 사이에 커플링되는 도전 채널(드레인과 소스 사이)을 갖는 캐스코드 FET(M2)에 의해 전력이 공급된다. 제너 다이오드 D1 이전의 전류원(312)의 출력은 FET(M2)의 게이트에 본질적으로 일정한 바이어스 전압을 제공하며; 따라서 FET들(M1 및 M2)은 동일한 게이트 바이어스를 갖는다.
도 3b는 도 3a의 FET(M2) 및 마지막 인버터(304d)에 대한 회로의 일 실시예에 대한 보다 상세한 개략도이다. 내부적으로, 인버터(304d)는 도전 채널들, 드레인-대-드레인과 커플링되는 적어도 하나의 NMOS FET(Ni)및 하나의 PMOS FET(Pi)를 가지며, 각 FET(Ni, Pi)는 인버터(304c)에 의해 구동되는 게이트를 갖는다. 최상위 PMOS FET(Pi)의 소스는 FET(M2)의 소스에 커플링되고, 최하위 NMOS FET(Ni)의 소스는 FET(MCP)의 소스에 커플링된다.
도시된 구성에서, 도 3a에 도시된 전원(310)은 드라이버 회로(302)의 모든 인버터들(304a 내지 304d)에 일정한 전압을 제공한다. FET(M2)를 통과하도록 허용되는 전류 흐름이 마지막 인버터(304d)의 구동 능력을 설정하며, 따라서 드라이버 회로(302)의 구동 능력을 설정한다.
도 4는 차지 펌프 전력 FET(MCP)에 커플링되는 것으로 도시된, 본 발명에 따른 새로운 게이트 제어 회로의 일 실시예의 개략도이다. 도 3a의 게이트 제어 회로에 대한 많은 양태들에서와 유사하게, 주된 차이점은 FET(M2)의 게이트가 별도의 게이트 드라이버 회로(402)에 커플링되며, 따라서 FET(M1)에 대한 게이트 구동 회로(gate driving circuitry)에 독립된다는 점이다. 게이트 드라이버 회로(402)의 주요 기능은 노드 A에서 적어도 2개의 상이한 전압 레벨들이 FET(M2)의 게이트에 커플링될 수 있게 하며, 이것이 궁극적으로 연관된 전력 FET(MCP)를 구동하는 마지막 인버터(304d)에 의해 제공되는 출력 전압 레벨을 결정한다. 따라서, 연관된 전력 FET(MCP)는, 예를 들어 전력 컨버터의 변환 비율을 동적으로 재구성하는 동안, 전력 컨버터를 기동하는 동안, 전력 컨버터 내의 플라이 커패시터들 사이에 전하 균형을 맞출 때, 또는 단락 회로 이벤트들과 같은 오류 이벤트들 동안, (a) 정상적인 전력 컨버터 작동에 대해 낮은 RON을 갖는 과구동된 ON 상태, 또는 (2) 잠재적 손상 이벤트들(예를 들면, 돌입 전류 또는 전하 전송 전류)에 대한 보호를 제공하기 위해 선택되는 더 높은 RON을 갖는 감소된 구동 ON 상태로 배치될 수 있다.
게이트 드라이버 회로(402)는 VDD와 회로 접지 사이에서 제너 다이오드 D2와 직렬로 커플링되는 조정 가능한 전류원(404)을 포함한다. FET M2의 게이트는 조정 가능한 전류원(404)과 제너 다이오드 D2 사이의 노드 A에 커플링된다. 제너 다이오드 D2 이전의 조정 가능한 전류원(404)의 출력은 조정 가능한 전류원(404)의 임의의 특정 설정을 위해 FET(M2)의 게이트에 본질적으로 일정한 바이어스 전압을 제공한다. 제너 다이오드 D2와 병렬로, 제 1 다이오드-연결된 FET(a first diode-connected FET)(MD0) 및 적어도 하나의 추가 다이오드-연결된 FET(at least one additional diode-connected FET)(MDN)(여기서 N ≥ 1)에 직렬-커플링되는 스위치 Sw를 포함하는 전압 제어 회로(406)가 존재한다. 도시된 바와 같이, 스위치 Sw의 한쪽 단자는 노드 A의 제너 다이오드 D2 이전에 조정 가능한 전류원(404)의 출력에 커플링되고, 추가 다이오드-연결된 FET(MDN)의 한쪽 단자는 FET(MCP)의 소스에 커플링된다("상대 접지"). 스위치 Sw는 전압 제어 회로(406)를 따라 임의의 위치에 배치되어, 해당 회로를 통과하는 전류 흐름을 차단하거나 이네이블할 수 있다는 점에 유의한다. 예를 들어, 노드 A에서 상대 접지로의 스위치 Sw 및 FET들(MD0 및 MDN)의 순서는 (1) Sw, MD0, MDN(도시된 바와 같음), (2) MD0, Sw, MDN, 또는 (3) MD0, MDN, Sw일 수 있다. 그러나, 도 4에 도시된 스위치 Sw의 포지셔닝은, 예를 들어 FET(MD0) 및/또는 FET(MDN)의 커패시턴스들로 인해 FET(M2)에 대한 기생 영향들을 줄일 수 있다.
다이오드-연결된 FET(MD0)의 기능은 FET(MD0) 및 FET(M2)의 임계 전압들이 효과적으로 상쇄되기 때문에 FET(M2)를 오프셋하는 것이다. 추가 다이오드-연결된 FET들(MDN)의 기능은, 스위치 Sw가 폐쇄되고 전압 제어 회로(406)의 전류 미러 기능이 인게이지될 때 FET(MCP) 대 FET(MDN)의 크기들의 비율에 비례하여 FET(MCP)를 통과하는 전류를 설정하는 것이다. 보다 구체적으로, FET(MCP)를 통과하는 전류는 전류원(404)으로부터의 전류, 및 FET(MDN) 대 FET(MCP)의 비율에 비례한다. 예를 들어, 전류원(404) 출력이 1mA이고, FET(MCP)가 FET(MDN) 크기의 1,000배(W/L MCP = 1000 × W/L MDN)인 경우, FET(MCP)를 통과하는 최대 전류는 1,000 × 1mA = 1A가 된다. 이것은 FET(MDN)의 게이트-대-소스 전압이 FET(MCP)와 동일하게 되도록 함으로써 달성된다. FET(MCP)의 최대 게이트 전압은 노드 A의 전압에서 FET(M2)의 임계 전압 VTH를 뺀 값이다. 따라서, FET(MD0)를 포함하면 노드 A의 전압이 임계 전압만큼 증가하므로, 노드 A의 전압 = FET(MDN)의 VGS + FET(MD0)의 VTH이다. FET(M2)와 FET(MD0)가 (비례적으로) 매칭되는 경우, FET(MCP)의 VGS가 도달할 수 있는 최대값은 FET(MDN)의 VGS와 동일하며, 이 동등성이 프로세스, 온도 등을 추적하게 된다.
언급된 바와 같이, 다이오드-연결된 FET(들)(MDN)는 FET(MCP)에 대한 크기 비율이 지정된다. FET들(M1, M2, MD0 및 MCP)은 분할 FET들일 수 있으며, 이는 대형 FET로 기능하도록 의도된 장치가 병렬로 커플링되는 여러 개의(예를 들면, 10,000개) 소형 FET로 제조된다는 것을 의미한다(개별 소형 FET들은 IC 다이의 물리적 레이아웃의 일반적인 양태들을 반영하여, "핑거(finger)들"이라고 부를 수 있음). 다이오드-연결된 FET(들)(MD0, MDN)는 동일한 기술을 사용하여 제조될 수 있지만, 훨씬 더 적은 수의 FET 핑거들(예를 들면, 하나의 핑거만큼 적은 수)로 만들어질 수 있다. FET(M2) 및 마지막 인버터(304d)의 캐스코드 구성으로 인해, FET(M2)의 게이트 전압에 영향을 미치는 전압 제어 회로(406)를 통과하는 전류 흐름의 작은 변화는 FET(MCP) 대 FET(MDN)의 비율에 의해 결정되는 전력 FET(MCP)를 통과하는 비례적으로 더 큰 전류 흐름을 유발한다.
하나보다 많은 다이오드-연결된 FET(MDN)를 추가하면 FET(MCP) 대 FET(MDN)의 비율을 조정할 수 있다. 예를 들어, FET(MCP)의 너비가 100 및 1,000 핑거들인 경우, 제 1 FET(MDN)도 매칭되도록 너비가 100이어야 하지만, 1개의 핑거만 가질 수도 있다. 따라서, FET(MDN)대 FET(MCP)의 비율은 1,000 대 1이고, 전류원(404)로부터의 1mA는 FET(Mcp)를 통과한 1A를 의미한다. 비율을 2,000 대 1로 변경하려면, 2개의 다이오드-연결된 FET들(MDN)이 직렬(소스에서 드레인으로)로 커플링될 수 있다. FET 너비가 계속해서 100인 경우, 2개의 다이오드-연결된 FET들(MDN)의 유효한 핑거들의 수는 1/2이며, FET(Mcp)에 대해 2,000 대 1의 비율을 제공한다.
위에서 언급한 바와 같이, 게이트 드라이버 회로(402)의 중요한 기능은 FET(M2)에 선택 가능한 양의 조절된 구동 전압을 제공하고, 이것이 궁극적으로 마지막 인버터(304d)에 대한 전력 공급 및 전압 출력을 제어한다는 것이다. 스위치 Sw가 개방일 경우, 전압 제어 회로(406)는 노드 A로부터 - 따라서 FET(M2)의 게이트로부터 - 단절되어 본질적으로 FET(M2)의 출력에 영향을 미치지 않으며; 따라서, 마지막 인버터(304d)가 제너 다이오드 D2에 의해 결정되는 선택된 레벨로 FET(MCP)의 게이트를 과구동할 수 있다. 또한, 스위치 Sw가 개방일 때, 전류원(404)로부터의 전류는 FET(M2)에 대한 노이즈를 제한하도록 선택될 수 있다. 전류원(404)이 선택 가능하다는 사실은 또한 FET(MCP)를 통과하는 최대 전류의 제어를 허용한다.
스위치 Sw가 폐쇄일 때(예를 들면, 전력 컨버터의 기동 동안 또는 변환 비율을 동적으로 스위칭하거나 플라이 커패시터들의 전하량을 재균형시킬 때), 전압 제어 회로(406)는 다이오드 D1 주위의 전류를 전환하고 노드 A에서의 전압을 낮추기 위해 바이패스로서 작동하며, 이에 따라 FET(M2)에 대한 구동 전압을 감소시킨다. FET(M2)에 대한 감소된 게이트 구동 전압은 궁극적으로 마지막 인버터(304d)에 대한 전력을 감소시키며, 그에 따라 전력 FET(MCP)에 대한 게이트 구동 전압을 감소시킨다. 따라서, FET(MCP)는 일반적인 과구동된 상태에 있을 때 RON에 비해 증가된 RON을 초래하는 감소된 게이트 구동 전압을 가지게 된다. 전력 컨버터의 전력 FET들 중 적어도 일부를 통해 증가된 저항이 과도한 전류 스파이크들을 억제하여, 전력 FET들(및 다른 커플링된 회로)을 큰 전압 스파이크들로부터 보호한다.
일부 실시예들에서, 잠재적 손상 이벤트들 동안 전류 스파이크들을 제한하기 위해 ON 상태에서 전력 FET의 감소된-구동 작동은, VIN, VOUT, 펌프 커패시터 전압들 또는 부하 전류의 값과 같은 측정된 파라미터의 함수로서 및/또는 단락 회로 이벤트들 및/또는 펌프 커패시터들의 전하 불균형들과 같은 감지된 이벤트들의 결과로서 제어 회로(도시되지 않음)에 의해 이네이블(트리거)될 수 있다. 일부 실시예들에서, 잠재적 손상 이벤트들 동안 전류 스파이크들을 제한하기 위해 ON 상태에서 전력 FET의 감소된-구동 작동은, 전환 비율들의 동적 스위칭과 같은 다가오는 이벤트에 앞서 어서트되는(asserted) 스위치 Sw에 대한 외부 제어 신호에 기초하여 이네이블(트리거)될 수 있다.
전력 FET들에 대한 감소된-구동 작동의 지속 시간은 특정 응용에 적합한 고정 시간으로 설정될 수 있거나, 일부 기준에 기초하여 결정될 수 있다. 예를 들어, 전력 FET들에 대한 감소된-구동 작동은 출력 부하의 함수이거나, 출력 부하 및 선택된 최대 지속 시간(즉, 타임-아웃 파라미터)의 함수이거나, 원하는 타겟 레벨의 일정 퍼센티지(예를 들면, 95%)에 도달하는 플라이 커패시터들에 대한 전압 함수이거나, 또는 이들 및/또는 기타 파라미터들의 일부 조합일 수 있다.
전력 FET(MCP)(예를 들면, NMOSFET)와 동일한 기술을 사용하여 제조되는 전압 제어 회로(406)에서 다이오드-연결된 FET들을 사용하는 이점은 장치들이 본질적으로 프로세스/전압/온도(process/voltage/temperature; PVT) 변화들에 대해 매칭되는 특성들을 가지게 된다는 점이다.
위에서 언급한 바와 같이, 게이트 드라이버 회로(402)의 주요 기능은 노드 A에서 적어도 2개의 상이한 전압 레벨들이 FET(M2)의 게이트에 커플링되도록 하는 것이다. 전압 제어 회로(406)의 주요 기능은 전압 제어 회로(406)가 인게이지되지 않은 제 1 전압 레벨(스위치 Sw는 개방임)과 전압 제어 회로(406)가 인게이지되는 제 2 전압 레벨(스위치 Sw는 폐쇄임) 사이에서 노드 A의 전압을 선택적으로 시프트시키는 것이다. 도 4에 도시된 게이트 드라이버 회로(402) 및 전압 제어 회로(406)는 구현이 간단하여 바람직하고, 적은 전력 및 회로 영역을 필요로 하며, 동일하거나 유사한 기능을 제공하는 다른 장치들 또는 회로들이 다른 실시예들에서 사용될 수 있음을 이해해야 한다. 예를 들어, 노드 A는 스위치 Sw를 통해 입력으로서 레벨-시프트된 기준 전압을 갖는 증폭기에 커플링될 수 있고; FET(M2)에 대한 게이트 전압은 더 정확하지만 복잡성, 회로 영역 및 전력(따라서 효율성)을 희생해야 한다.
도 5는 도 1에 도시된 타입의 전력 컨버터에서 전력 FET들을 스위칭하는데 사용되는 도 3a에 도시된 타입의 게이트 제어 회로에 대한 시간의 함수로서의 다양한 전압들의 타이밍도(500)이다. 그래프 라인(502)은 도 3a의 레벨 시프터(300)에 적용되는 클록 신호(적용 가능한 경우, P1 또는 P2)의 천이들을 보여준다. 그래프 라인(504)은 플라이 커패시터들(일반적으로, CF)에 부과되어 노드 VIN/N에 제시되는 결과적인 레벨-시프트된 전압을 보여준다.
도 6은 도 1에 도시된 타입의 전력 컨버터에서 전력 FET들을 스위칭하는데 사용되는 도 4에 도시된 새로운 타입의 게이트 제어 회로에 대한 시간의 함수로서의 다양한 전압들의 타이밍도(600)이다. 그래프 라인(602)은 도 4의 레벨 시프터(300)에 적용되는 클록 신호(적용 가능한 경우, P1 또는 P2)의 천이들을 보여준다. 그래프 라인(604)은, 전압 제어 회로(406)의 스위치 Sw가 개방일 때 플라이 커패시터들 CF에 부과되어 노드 VIN/N에 제시되며, 그 결과 과구동된 전력 FET들을 야기하는 결과적인 레벨-시프트된 전압을 보여준다(따라서, 그래프 라인들(504 및 604)은 동일한 것을 보여준다). 그래프 라인(606)은, 전압 제어 회로(406)의 스위치 Sw가 폐쇄일 때 플라이 커패시터들 CF에 부과되어 노드 VIN/N에 제시되며, 그 결과 전력 FET들에 대한 감소된 게이트 구동을 야기하는 결과적으로 감소된 레벨-시프트된 전압을 보여준다. 참고로, 전력 컨버터의 타이밍 패턴은 일반적인 과구동 게이트 구동 작동과 비교하여 감소된 게이트 구동 이벤트들(예를 들면, 전력 컨버터의 기동 또는 변환 비율들을 동적으로 스위칭할 때) 동안 변경되지 않은 상태로 유지된다.
도 6은 전력 FET들에 대한 RON의 2개 레벨들의 효과들을 보여주며, 2개보다 많은 레벨들이 사용될 수도 있다. 예를 들어, 제 2 전압 제어 회로는 도 4에 도시된 제 1 전압 제어 회로(406)와 병렬로 커플링될 수 있으며, 다음과 같은 4개의 레벨들의 RON을 허용한다: (1) 바이패스 없음(즉, 전력 FET(MCP)에 대한 전체 과구동), (2) 제 1 전압 제어 회로만 활성화됨, (3) 제 2 전압 제어 회로만 활성화됨, 또는 (4) 제 1 전압 제어 회로 및 제 2 전압 제어 회로 모두 활성화됨. 대안적으로, 조정 가능한 전류원(404)은 단일 전압 제어 회로(406)만을 활성화하는 것과 관련하여 2개 이상의 출력 레벨들 사이에서 스위칭될 수 있다. 또 다른 옵션으로서, 다이오드-연결된 FET들(MDN)의 직렬 스택 중 하나 이상은, 스택의 특정 FET가 바이패스될 수 있도록 하여 스택 높이를 변경하고 이에 따라 활성 다이오드-연결된 FET들(MDN)의 조합들의 수를 변경하는, 연관된 병렬 바이패스 스위치를 포함할 수도 있다. 분명히 알 수 있듯이, 전력 FET들에 대해 여러 레벨들의 RON을 설정할 수 있도록 다른 변형들이 사용될 수도 있다.
전력 FET들에 대한 2개보다 많은 레벨의 RON 중에서 선택하는 능력은, 예를 들어 부하 상태에서 VOUT이 상승할 때, 더 높은 임피던스 차지 펌프에 대한 자연 출력 전류 제한에 도달하기 때문에 유용할 수 있다. 이러한 경우들에 있어서, 게이트 드라이버 회로(402)에서 노드 A를 통과하는 전류들을 단계적으로 조절하여 전력 FET들에 대한 게이트 전압을 서서히 증가시킴으로써, RON을 감소시키고 전류 흐름을 증가시키는 것이 유용할 수 있다. 예를 들어, 게이트 드라이버 회로(402)는, 전력 FET의 RON을 제 1 클록 사이클들의 수(예를 들면, 10회) 동안 가장 높은 저항 레벨로, 그런 다음 제 2 클록 사이클들의 수(예를 들면, 15회) 동안 다음으로 더 낮은 저항 레벨로, 그런 다음 제 3 클록 사이클들의 수(예를 들면, 12회) 동안 또는 일부 기준이 달성될 때까지(예를 들면, 플라이 커패시터들 양단의 전압이 원하는 타겟 레벨의 95%에 도달할 때까지) 다음으로 훨씬 더 낮은 저항 레벨로 설정할 수 있으며, 이 때 전력 FET들의 RON이 가장 낮은 최고 저항 레벨로 설정되고 정상 작동(normal operation)이 시작될 수 있다. 더 많거나 더 적은 수의 RON 스테핑들이 특정 응용의 필요들에 맞게 사용될 수 있다.
전력 컨버터에 대한 변환 비율들을 동적으로 스위칭할 때, 일반적으로 VIN이 두 변환 비율들의 범위에 있을 때만 스위칭하는 것이 유용하다. 예를 들어, DIV2 구성과 DIV3 구성 사이에 스위칭할 때, VIN이 특정 전압 범위 내에 있지 않으면 전력 컨버터용 컨트롤러가 재구성을 제한할 수 있다. 예를 들어, VIN = 15V인 DIV3 모드인 경우, 출력은 5V이다. 그런 다음 구성이 DIV2 모드로 변경되는 경우, 출력은 약 7.5V로 더 높아져 전력 컨버터의 일부 저전압 전력 스위치들이 손상될 수 있다. 따라서 변환 비율들을 동적으로 스위칭할 때 장치들이 손상되지 않도록 해야 한다. 또한, 많은 실시예들에서, 최하위 FET들(한쪽에서 회로 접지에 커플링됨)은 비도전성(OPEN) 상태로 설정되어야 한다. 또한, 변환 비율들을 동적으로 스위칭할 때 출력 전압들 및 전류가 비교적 빠르게 변할 수 있기 때문에, 일부 실시예들에서는 전력 컨버터 회로가 정상 상태(steady-state)에 도달할 때까지 차지 펌프의 작동 동작을 변경하도록 설계되는 보호 회로를 비활성화하거나 제한하는 것이 유용할 수 있다.
전력 컨버터의 일부 실시예들에서, 더 높은 VOUT 레벨(예를 들면, 5V 출력을 갖는 DIV2 구성)에서 더 낮은 VOUT 레벨(예를 들면, 3.3V 출력을 갖는 DIV3 구성)으로 변경할 때, 전력 컨버터는 COUT의 전하를 VIN 노드로 다시 방전할 수 있으며, 이는 일부 상황들에서는 바람직하지 않을 수 있다. 이 경우, 전력 컨버터의 부하가 출력을 필요한 수준으로 끌어 내릴 때까지 전력 컨버터에 대한 클로킹(예를 들면, P1 및 P2)을 일시 중단한 다음 클로킹을 재개할 수 있다. 이 방전 접근 방식을 사용하여 입력으로 전하가 다시 펌핑되지 않는 동안, 전력 컨버터 커패시터들이 불균형을 이루기 때문에 전력 FET들은 고저항 모드(즉, 감소된 드라이버 전압)로 계속해서 설정되어야 한다는 점에 유의한다. 다른 경우들에서는, 방전 회로가 VOUT 단자에 커플링되어 일부 기준이 달성될 때까지 VOUT을 능동적으로 방전할 수 있다(예를 들면, VOUT 단자의 전압이 원하는 타겟 레벨의 95%에 도달함).
차지 펌프 기동 및 차지 재분배
위에서 언급한 바와 같이, 변환 비율들을 동적으로 스위칭할 때 전류 스파이크들을 제어하는 것 외에도, 전력 컨버터에서 전력 FET들에 대한 다중 RON 값들을 선택할 수 있는 능력은 기동("소프트 스타트") 동안 제어된 전류를 가능하게 한다. 따라서, 본 발명의 실시예들은 전력 컨버터의 기동 시에 플라이 커패시터들을 사전 충전하는 동안 과도한 돌입 전류를 방지하여 IC 다이 영역을 절약하기 위한 다른 보호 회로 대신에 사용될 수 있다. 이 이점은 전력 컨버터가 변환 비율들 사이에 동적으로 스위칭 가능한지 여부에 관계없이 적용된다.
또한, 본 발명의 실시예들은 전력 컨버터의 플라이 커패시터들 및 출력 커패시터(들)에 대한 전하의 균형을 맞추면서 전력 FET들에 대한 다중 RON 값들을 선택하는 능력을 사용할 수 있다. 예를 들어, 임의의 플라이 커패시터에 대한 전압이 "트리거" 레벨 미만(예를 들면, 원하는 타겟 레벨의 약 95% 미만)으로 감지되는 경우, 제어 회로(도시되지 않음)는 도 4의 스위치 Sw를 폐쇄할 수 있고, 따라서 전력 FET들에 대한 게이트 드라이브를 줄이고 결과적으로 일정 기간 동안 및/또는 일부 기준(예를 들면, 원하는 타겟 레벨의 지정된 퍼센티지에 도달하는 "낮은" 플라이 커패시터에 대한 전압, 이는 예를 들어 회로에 일부 히스테리시스를 도입하기 위해 감소된 게이트 구동에 대한 트리거 레벨보다 클 수 있음)이 충족될 때까지 RON들을 증가시킨다. 전력 FET들의 증가된 RON은 과도한 전하 전송 속도를 방지한다(이는 기동 시 과도한 돌입 전류와 유사). 설정된 지속 시간이 경과하거나 지정된 기준이 발생한 이후, 스위치 Sw는 다시 열리고, 전력 FET들의 RON이 감소하여 정상 작동 중에 효율성이 향상된다. 중요하게도, 전력 컨버터의 타이밍 패턴들은 정상적인 과구동된 게이트 구동 작동과 비교하여 이러한 감소된 게이트 구동 이벤트 동안 변경되지 않은 상태로 유지된다. 이 보호 전류 제한 이점은 전력 컨버터가 변환 비율들 사이에 동적으로 스위칭 가능한지 여부에 관계없이 적용되고, 출력 단락 또는 과전류 상태와 같은 오류 이벤트들과 같은 다른 시나리오에도 적용된다.
일반적으로, VIN이 전력 컨버터에서 커플링되는 전력 FET(들)(즉 회로의 전류 제한 또는 차단 FET(들))가 회로의 다른 FET들보다 높은 저항들을 갖도록 구성되었는지 확인하는 것이 매우 유리하다. 따라서, 이러한 "차단(blocking)" FET들에, 도 4에 도시된 것과 같은 게이트 제어 회로를 장착하는 것이 일반적으로 유용하고, 따라서 기동(소프트 스타트), 변환 비율들의 동적 스위칭 및 오류 모드들 동안 고저항(큰 RON) ON 모드가 선택될 수 있도록 다중 선택 가능한 RON 값들을 갖는다. 일부 실시예들에서 이러한 이벤트들 또는 모드들에 대해 가장 높은 저항 모드를 선호하는 것이 가장 유리할 수 있지만, 다른 실시예들에서는 RON의 레벨이 변할 수 있다. 예를 들어, RON의 저항은 VIN에 따라 조정될 수 있다 - VIN 값이 높을수록 전류를 일정하게 유지하기 위해 더 많은 저항이 필요할 수 있다. VOUT과 같은 RON 값을 설정할 때 다른 파라미터들을 고려할 수 있다.
또한, 응용에 따라, 전력 컨버터의 다른 모든 전력 FET들이 선택 가능한 RON을 갖도록 구성될 필요는 없다. 일부 일반 지침들은 다음과 같다:
· 변환 비율들 사이에 동적으로 스위칭할 수 있는 전력 컨버터들의 경우, 인덕터 L 및 모든 중간 스위치 FET들(VIN에 커플링되는 스위치와 인덕터 L 사이의 스위치들)에 연결되는 모든 전력 FET들 장치들에는 선택 가능한 RON 기능이 있어야 하고;
· 전하 균형의 경우, 모든 전력 FET들 장치들에는 선택 가능한 RON 기능이 있어야 하며, 최하위 FET들(한쪽에서 회로 접지에 커플링됨)은 먼저 도전(CLOSED) 상태로 설정되어야 하고;
· 다른 응용들의 경우, 응용의 요구 사항들을 분석하여 어떤 전력 FET 장치들에 선택 가능한 RON 기능이 필요한지 결정하는 것이 유용할 수 있다.
전력 컨버터의 모든 전력 FET들에 대한 도 4에 도시된 게이트 드라이버 회로(402)의 실시예들을 제공하는 것이 유용할 수 있지만, 특정 IC 부품의 게이트 드라이버 회로들(402) 중 일부에서 전압 제어 회로(406)만 이네이블한다(예를 들면, 퓨즈들과 같은 1회 프로그램밍 가능 장치들을 사용하여). 결국, 일시적인 불균형을 처리하는데 도움이 되도록 특정 전류 경로들의 저항을 일시적으로 증가시키는 설계 결정이 있다. 얼마나 많은 저항을 전류 경로에 추가하는지는 얼마나 많은 전류 제한이 필요한지와 얼마나 많은 전력 손실을 허용할 수 있는지에 따라 다르다. 감소된 구동 전압을 사용하여 한 번에 일부 스위치만 고저항 모드로 전환되는 경우 및/또는 감소된 게이트 구동이 더 낮은 레벨들(더 높은 RON)에서 더 높은 레벨들(더 낮은 RON)으로 단계적으로 올라가는 경우 전력 손실이 제한될 수 있다.
전력 컨버터의 모든 전력 FET들이 도 4에 도시된 게이트 제어 회로에 의해 제어되는 경우, 추가된 이점은 증가된 RON 작동 모드들 동안 전체 전력 컨버터에 걸쳐 열 발산(heat dissipation)이 상당히 균일하다는 것이다.
도 4의 새로운 게이트 제어 회로가, 감소된-구동 동작 모드를 선택적으로 제공하는 능력이 유리할 수 있는 전력 컨버터들 이외의 응용에서 연관된 FET의 RON을 제어하기 위해 적용될 수 있음을 이해해야 한다.
방법들
본 발명의 다른 양태는 기동 돌입 전류 이벤트들과 같은 잠재적 손상 이벤트들로부터 전력 컨버터를 보호하는 방법들을 포함한다. 예를 들어, 도 7은 잠재적 손상 이벤트들로부터 전력 컨버터를 보호하기 위한 하나의 방법을 도시하는 프로세스 흐름도(700)이다. 이 방법은 다음에 의해 전력 컨버터에서 적어도 하나의 전력 FET의 ON 저항, RON을 제어하는 단계(블록 702)를 포함한다: 정상 전력 컨버터 동작 동안 ON 상태에서 적어도 하나의 전력 FET의 RON을 낮추는 단계(블록 704), 및 ON 상태에서 적어도 하나의 전력 FET의 RON을 높이는 단계(예를 들면, 잠재적 손상 이벤트들이 발생하거나 발생할 것인 경우)(블록 706).
위의 방법의 추가적인 양태들은 다음 중 하나 이상을 포함할 수 있다: 여기서 잠재적 손상 이벤트는 전력 컨버터의 변환 비율의 동적 재구성(dynamic re-configuration)으로 인해 발생할 수 있고; 여기서 잠재적 손상 이벤트는 전력 컨버터의 기동으로 인해 발생할 수 있고; 및/또는 잠재적 손상 이벤트는 전력 컨버터 내의 2개 이상의 커패시터들 사이의 전하 재균형으로 인해 발생할 수 있음.
제조 기술들 및 옵션들
본 발명의 실시예들의 다른 용도는 EMI 제어이다. 예를 들어, EMI 이벤트에 노출될 수 있는 적어도 하나의 전력 FET의 ON 저항, RON은 이러한 EMI 이벤트들로부터 FET 및 결합된 회로를 보호하기 위해 제 1 시간의 순간(예를 들면, 1 또는 몇 마이크로초) 동안 사이클마다 증가될 수 있고, 그런 다음 RON은 나머지 사이클 동안 낮아질 수 있다.
본 개시에서 사용된 용어 "MOSFET"은 전압이 트랜지스터의 도전성을 결정하는 절연 게이트를 갖는 임의의 전계 효과 트랜지스터(field effect transistor; FET)를 포함하고, 금속 또는 금속 유사, 절연체 및/또는 반도체 구조를 갖는 절연 게이트를 포함한다. "금속" 또는 "금속 유사"라는 용어는 적어도 하나의 전기 전도성 재료(예를 들면, 알루미늄, 구리 또는 기타 금속, 또는 고도로 도핑된 폴리실리콘, 그래핀 또는 기타 전기 전도체)을 포함하고, "절연체"는 적어도 하나의 절연 재료(예를 들면, 실리콘 산화물 또는 기타 유전 재료)를 포함하며, "반도체"는 적어도 하나의 반도체 재료를 포함한다.
본 개시에서 사용된 용어 "무선 주파수(RF)"는 약 3kHz 내지 약 300GHz 범위의 진동 속도를 지칭한다. 이 용어에는 무선 통신 시스템에서 사용되는 주파수들도 포함된다. RF 주파수는 전자기파의 주파수이거나 회로의 교류 전압 또는 전류의 주파수일 수 있다.
본 발명의 다양한 실시예들은 다양한 사양들을 충족하도록 구현될 수 있다. 위에서 달리 언급하지 않는 한, 적절한 컴포넌트 값들의 선택은 설계 선택의 문제이다. 본 발명의 다양한 실시예들은 임의의 적절한 집적 회로(IC) 기술(MOSFET 구조들을 포함하지만 이에 제한되지 않음), 또는 하이브리드 또는 이산 회로 형태들로 구현될 수 있다. 집적 회로 실시예들은 표준 벌크 실리콘, 고저항 벌크 CMOS, SOI(silicon-on-insulator) 및 SOS(silicon-on-sapphire)를 포함하지만 이에 제한되지 않는 임의의 적절한 기판들 및 프로세스들을 사용하여 제조될 수 있다. 위에서 달리 언급하지 않는 한, 본 발명의 실시예들은 바이폴라, BiCMOS, LDMOS, BCD, GaAs HBT, GaN HEMT, GaAs pHEMT, 및 MESFET 기술들과 같은 다른 트랜지스터 기술들로 구현될 수 있다. 그러나, 본 발명의 실시예들은 SOI 또는 SOS 기반 프로세스를 사용하여 제조될 때 또는 유사한 특성들을 갖는 프로세스들로 제조될 때 특히 유용하다. SOI 또는 SOS 프로세스들을 사용하여 CMOS로 제작하면, 저전력 소모, FET 스태킹(stacking)으로 인해 작동 중 고전력 신호들을 견딜 수 있는 능력, 우수한 선형성 및 고주파 작동(즉, 최대 300GHz 이상의 무선 주파수)으로 회로들을 이네이블한다. 모놀리식 IC 구현은 일반적으로 신중한 설계를 통해 기생 커패시턴스들이 낮게(또는 최소한으로 모든 유닛들에 걸쳐 균일하게 유지되어 보상을 받을 수 있도록) 유지할 수 있기 때문에 특히 유용하다.
특정 사양 및/또는 구현 기술(예를 들면, NMOS, PMOS 또는 CMOS, 및 향상 모드 또는 공핍 모드 트랜지스터 장치들)에 따라 전압 레벨들이 조정되고/되거나 전압 및/또는 논리 신호 극성들이 반전될 수 있다. 컴포넌트 전압, 전류 및 전력 처리 기능들은, 예를 들어 장치 크기들을 조정하고 컨포넌트들(특히 FET들)을 직렬로 "스태킹"하여 더 큰 전압을 견디도록 하고/하거나 병렬로 여러 컴포넌트들을 사용하여 더 큰 전류들을 처리함으로써, 필요에 따라 조정될 수 있다. 개시된 회로들의 기능들을 향상시키기 위해 및/또는 개시된 회로들의 기능을 크게 변경하지 않고 추가 기능을 제공하기 위해 추가 회로 컴포넌트들이 추가될 수 있다.
일반적으로 차지 펌프들, 특히 본 발명에 따른 차지 펌프들은 다수의 응용들에서 특히 유리하다. 예를 들어, 차지 펌프들은 조정된 시스템에 비해 더 효율적일 수 있으며 고정된 나눗셈/곱셈 비율을 제공할 수 있다. 올바른 출력 전압을 유지하기 위해 나눗셈/곱셈 비율을 변경하는 능력은 배터리로 작동되는 응용들에 특히 유용하며, 여기서 새 배터리들이 삽입될 때 또는 사용에 따라 배터리 전압이 감소하는 경우와 같이 배터리 전압(차지 펌프에 대한 입력 전압)의 변화가 종종 발생한다.
다른 예로서, 차지 펌프들은 또한 모바일 장치들 및 연결 시스템들에 사용될 수 있다. USB-C와 같은 일부 연결 시스템들의 경우에서, 전선들의 크기로 인해 전류가 제한되므로 원하는 전력량을 전달하기 위해 입력 전압이 증가된다. 차지 펌프들은 다양한 회로들 또는 서브회로들에 대해 필요에 따라 전압을 분할하는데 사용할 수 있다.
또 다른 예로서, 차지 펌프들은 컴퓨터 서버들에서 사용될 수 있다. 입력 전압은 예를 들어 12V 또는 48V일 수 있다(입력 전압들이 높을수록 시스템에서 I2*R 손실들이 감소한다). 차지 펌프는 시스템 입력 전압을 마이크로프로세서와 같은 더 낮은 부하 지점 입력 전압 다운스트림으로 분할하는데 유용하다.
본 발명에 따른 회로들 및 장치들은 단독으로 또는 다른 컴포넌드들, 회로들 및 장치들과 조합하여 사용될 수 있다. 본 발명의 실시예들은 집적 회로(IC)들로서 제조될 수 있으며, 이는 처리, 제조 및/또는 개선된 성능을 용이하게 하기 위해 IC 패키지들 및/또는 모듈들에 포함될 수 있다. 특히, 본 발명의 IC 실시예들은 이러한 IC들 중 하나 이상이 다른 회로 블록들(예를 들면, 필터들, 증폭기들, 수동 컨포넌트들 및 가능하게는 추가 IC들)과 하나의 패키지로 결합되는 모듈들에서 종종 사용된다. 그런 다음, IC들 및/또는 모듈들은 일반적으로 종종 인쇄 회로 보드에서 다른 컴포넌트들과 결합되어, 휴대 전화, 랩톱 컴퓨터 또는 전자 태블릿과 같은 최종 제품의 일부를 형성하거나, 차량들, 테스트 장비, 의료 기기들 등과 같은 다양한 제품들에 사용될 수 있는 상위 레벨의 모듈을 형성한다. 모듈들 및 어셈블리들의 다양한 구성들을 통해, 이러한 IC들은 일반적으로 통신 모드, 종종 무선 통신을 이네이블한다.
전력 컨버터의 다양한 실시예들에서, 특히 플라이 커패시터들에 대해 특정 타입들의 커패시터들을 사용하는 것이 유리할 수 있다. 예를 들어, 이러한 커패시터들은 일반적으로 낮은 등가 직렬 저항(equivalent series resistance; ESR), 낮은 DC 바이어스 열화, 높은 커패시턴스 및 작은 부피를 갖는 것이 유용하다. 낮은 ESR은, 추가 스위치들과 플라이 커패시터들을 통합하여 전압 레벨들의 수를 증가시키는 전력 변환기들에 특히 중요하다. 특정 커패시터의 선택은 전력 레벨, 효율, 크기 등의 사양들을 고려한 이후 이루어져야 한다. 세라믹(적층 세라믹 커패시터들을 포함), 전해 커패시터들, 필름 커패시터들(전력 필름 커패시터들을 포함), 및 IC-기반 커패시터들을 포함하는 다양한 타입들의 커패시터 기술들이 사용될 수 있다. 커패시터 유전체들은 특정 응용들에 필요한 만큼 다양할 수 있으며, 이산화규소(SiO2), 이산화 하프늄(HFO2) 또는 산화알루미늄 Al2O3와 같은 상유전성 유전체들을 포함할 수 있다. 또한, 전력 컨버터 설계들은 회로 크기를 줄이고/거나 회로 성능을 증가시키기 위해 설계된 커패시터들과 함께 또는 대신에 고유 기생 커패시턴스들(예를 들면, 전력 FET들에 고유)을 유리하게 활용할 수 있다. 전력 컨버터용 커패시터들을 선택할 때는 커패시터 컴포넌트 변동들, DC 바이어스로 감소된 유효 커패시턴스 및 세라믹 커패시터 온도 계수들(최소 및 최대 온도 작동 한계들, 온도에 따른 커패시턴스 변동)와 같은 요인들도 고려할 수 있다.
유사하게, 전력 컨버터의 다양한 실시예들에서, 특정 타입들의 인덕터들을 사용하는 것이 유리할 수 있다. 예를 들어, 일반적으로 인덕터들이, 낮은DC 등가 저항, 높은 인덕턴스 및 작은 부피를 갖는 것이 유용한다.
전력 컨버터의 기동 및 동작을 제어하는데 사용되는 컨트롤러(들)는 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서(digital signal processor; DSP), 레지스터-전송 레벨(register-transfer level; RTL) 회로, 및/또는 조합 논리로서 구현될 수 있다.
결론
본 발명의 다수의 실시예들이 설명되었다. 본 발명의 사상 및 범위를 벗어나지 않고 다양한 수정들이 이루어질 수 있음을 이해해야 한다. 예를 들어, 위에 설명된 단계들 중 일부는 순서 독립적일 수 있으므로 설명된 것과 상이한 순서로 수행될 수 있다. 또한, 위에서 설명한 단계들 중 일부는 선택 사항일 수 있다. 위에서 식별된 방법과 관련하여 설명된 다양한 활동은 반복적, 직렬 및/또는 병렬 방식으로 실행될 수 있다.
전술한 설명은 설명을 위한 것이고 본 발명의 범위를 제한하지 않으며, 이는 하기 청구범위의 범위에 의해 정의되는 본 발명의 범위를 제한하려는 것이 아니라 설명하기 위한 것이며, 이는 다음 청구범위의 범위에 의해 정의되고, 다른 실시예들은 청구범위의 범위 내에 속한다. 특히, 본 발명의 범위는 하기 청구범위에 명시된 프로세스들, 기계들, 제조 또는 물질의 조성 중 하나 이상의 임의의 모든 가능한 조합들을 포함한다(청구항 요소들에 대한 괄호 레이블들은 이러한 요소들을 쉽게 참조하기 위한 것이고, 그 자체로 요소들의 특정 필수 순서 또는 열거를 나타내지 않으며; 또한, 이러한 레이블들은 충돌하는 라벨링 시퀀스를 시작하는 것으로 간주되지 않고 종속 청구항에서 추가 요소들에 대한 참조로서 재사용될 수 있음을 유의한다).

Claims (29)

  1. 전력 FET(power FET)의 ON 저항 RON을 조절하기 위한 게이트 제어 회로로서,
    상기 게이트 제어 회로는,
    상기 전력 FET의 게이트에 커플링되며, 적어도 제 1 전압 또는 제 2 전압을 선택적으로 상기 전력 FET의 게이트에 인가함으로써 ON 상태에 있는 상기 전력 FET의 상기 RON이 상기 제 1 전압이 인가될 때 더 낮아지고 상기 제 2 전압이 인가될 때 더 높아지도록 구성되는, 게이트 제어 회로.
  2. 제 1 항에 있어서,
    상기 제 2 전압이 인가되어 상기 전력 FET를 통과하는 과전류의 흐름을 제한하는, 게이트 제어 회로.
  3. 전력 컨버터에서 전력 FET의 ON 저항 RON을 제어하기 위한 게이트 제어 회로로서,
    상기 게이트 제어 회로는, 상기 전력 FET의 게이트에 커플링되며, 정상적인 전력 컨버터 작동 중에 제 1 ON 상태에 있는 상기 전력 FET의 상기 RON을 낮추고 제 2 ON 상태에 있는 상기 전력 FET의 상기 RON을 높이도록 구성되는, 게이트 제어 회로.
  4. 제 3 항에 있어서,
    상기 게이트 제어 회로는 잠재적 손상 이벤트(potentially damaging event)가 발생하거나 발생할 것인 경우 상기 제 2 ON 상태에 있는 상기 전력 FET의 상기 RON을 높이도록 구성되는, 게이트 제어 회로.
  5. 제 4 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터의 변환 비율의 동적 재구성으로부터 야기되는, 게이트 제어 회로.
  6. 제 4 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터의 기동(startup)으로부터 야기되는, 게이트 제어 회로.
  7. 제 4 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터 내의 2개 이상의 커패시터들 사이의 전하 재균형(charge re-balancing)으로부터 야기되는, 게이트 제어 회로.
  8. 전력 컨버터 회로에서 전력 FET의 ON 저항 RON을 조절하기 위한 게이트 드라이버 회로로서,
    (a) 제 1 전압원과 노드 사이에 커플링되는 전류원;
    (b) 상기 노드에 커플링되며, 상기 노드에서의 전압을 제공하도록 구성되는 전압 조정기;
    (c) 상기 노드에 커플링되는 전압 제어 회로로서, 상기 전압 제어 회로는 상기 노드로부터 단절되는 제 1 선택 가능 구성(a first selectable configuration) 및 상기 노드에 커플링되는 제 2 선택 가능 구성(a second selectable configuration)을 포함하고, 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때 상기 노드에서의 상기 전압은 상기 제 2 선택 가능 구성에 있을 때보다 높은, 전압 제어 회로; 및
    (d) 상기 노드와 상기 전력 FET의 게이트 사이에 커플링되며, 적어도 두 개의 선택 가능 전압들을 상기 전력 FET의 게이트에 인가함으로써 상기 전압 제어 회로가 상기 제 2 선택 가능 구성에 있을 때보다 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때의 상기 전력 FET의 상기 RON이 더 낮아지게 되도록 하기 위한 구동 회로;
    를 포함하는, 게이트 드라이버 회로.
  9. 제 8 항에 있어서,
    상기 전압 제어 회로는,
    (a) 스위치;
    (b) 제 1 다이오드-연결된 FET; 및
    (c) 적어도 하나의 추가 다이오드-연결된 FET(여기서 N ≥ 1);를 포함하며,
    상기 스위치, 상기 제 1 다이오드-연결된 FET, 및 상기 적어도 하나의 추가 다이오드-연결된 FET는 상기 게이트 드라이버 회로의 상기 노드와 기준 전압 사이에 직렬로 커플링되는, 게이드 드라이버 회로.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 전압 조정기는 제너 다이오드(Zener diode)인, 게이트 드라이버 회로.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 구동 회로는 상기 전력 FET의 게이트에 커플링되는 복수의 직렬 커플링된 인버터들을 포함하는, 게이트 드라이버 회로.
  12. 전력 컨버터 회로에서의 전력 FET를 위한 게이트 제어 회로로서,
    (a) 제어 신호를 수신하며 상기 전력 FET를 제어하기 위해 상기 제어 신호의 전압 시프트된 버전을 출력하도록 구성되는 입력부를 포함하는 레벨 시프터;
    (b) 게이트 드라이버 회로; 및
    (c) 상기 레벨 시프터의 출력부에 커플링되며, 상기 전력 FET의 게이트에 커플링되도록 구성되는 버퍼 회로;를 포함하며,
    상기 게이트 드라이버 회로는,
    (1) 제 1 전압원과 노드 사이에 커플링되는 전류원;
    (2) 상기 노드에 커플링되며, 상기 노드에서의 전압을 제공하도록 구성되는 전압 조정기; 및
    (3) 상기 노드에 커플링되는 전압 제어 회로로서, 상기 전압 제어 회로는 상기 노드로부터 단절되는 제 1 선택 가능 구성 및 상기 노드에서의 전압을 낮추는, 상기 노드에 커플링되는 제 2 선택 가능 구성을 포함하는, 전압 제어 회로;를 포함하고,
    상기 버퍼 회로는 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때 제 1 전압을 갖고, 상기 전압 제어 회로가 상기 제 2 선택 가능 구성에 있을 때 더 낮은 제 2 전압을 갖는 구동 전압을 상기 전력 FET의 게이트에 제공하는, 게이트 제어 회로.
  13. 제 12 항에 있어서,
    상기 전압 제어 회로는,
    (a) 스위치;
    (b) 제 1 다이오드-연결된 FET; 및
    (c) 적어도 하나의 추가 다이오드-연결된 FET(여기서 N ≥ 1);를 포함하며,
    상기 스위치, 상기 제 1 다이오드-연결된 FET, 및 상기 적어도 하나의 추가 다이오드-연결된 FET는 상기 게이트 드라이버 회로의 상기 노드와 기준 전압 사이에 직렬로 연결되는, 게이트 제어 회로.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 전압 조정기는 제너 다이오드인, 게이트 제어 회로.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 버퍼 회로는 복수의 직렬 커플링된 인버터들을 포함하는, 게이트 제어 회로.
  16. 복수의 전력 FET들을 포함하는 전력 컨버터로서,
    상기 전력 컨버터는 적어도 선택된 전력 FET들을 위한,
    (a) 상기 선택된 전력 FET들 중 연관된 하나의 전력 FET에 커플링되며, 상기 연관된 하나의 전력 FET의 ON 저항 RON을 조절하도록 구성되는 게이트 드라이버 회로를 포함하며, 상기 게이트 드라이버 회로는,
    (1) 제 1 전압원과 노드 사이에 커플링되는 전류원;
    (2) 상기 노드에 커플링되며, 상기 노드에서의 전압을 제공하도록 구성되는 전압 조정기;
    (3) 상기 노드에 커플링되는 전압 제어 회로로서, 상기 전압 제어 회로는 상기 노드로부터 단절되는 제 1 선택 가능 구성 및 상기 노드에 커플링되는 제 2 선택 가능 구성을 포함하고, 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때 상기 노드에서의 상기 전압은 상기 제 2 선택 가능 구성에 있을 때보다 높은, 전압 제어 회로; 및
    (4) 상기 노드와 상기 연관된 하나의 전력 FET의 게이트 사이에 커플링되며, 적어도 두 개의 선택 가능 전압들을 상기 연관된 하나의 전력 FET의 게이트에 인가함으로써 상기 전압 제어 회로가 상기 제 2 선택 가능 구성에 있을 때보다 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때의 상기 연관된 하나의 전력 FET의 상기 RON이 더 낮아지게 되도록 하기 위한 구동 회로;를 포함하는, 전력 컨버터.
  17. 제 16 항에 있어서,
    전압 VIN이 상기 선택된 전력 FET들 중 적어도 하나의 FET에 인가되는, 전력 컨버터.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 전압 제어 회로는,
    (a) 스위치;
    (b) 제 1 다이오드-연결된 FET; 및
    (c) 적어도 하나의 추가 다이오드-연결된 FET(여기서 N ≥ 1)를 포함하며,
    상기 스위치, 상기 제 1 다이오드-연결된 FET, 및 상기 적어도 하나의 추가 다이오드-연결된 FET는 상기 게이트 드라이버 회로의 상기 노드와 기준 전압 사이에 직렬로 커플링되는, 전력 컨버터.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 전압 조정기는 제너 다이오드인, 전력 컨버터.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 버퍼 회로는 복수의 직렬 커플링된 인버터들을 포함하는, 전력 컨버터.
  21. 복수의 전력 FET들을 포함하는 전력 컨버터로서,
    상기 전력 컨버터는 적어도 선택된 전력 FET들을 위한,
    (a) 상기 선택된 전력 FET들 중 연관된 하나의 전력 FET에 대한 ON 또는 OFF 상태를 나타내는 제어 신호를 수신하도록 구성되는 입력부 및 상기 제어 신호의 전압 시프트된 버전을 제공하는 출력부를 포함하는 레벨 시프터;
    (b) 게이트 드라이버 회로;
    (c) 상기 레벨 시프터의 출력부에 커플링되는 입력부 및 상기 연관된 하나의 전력 FET의 게이트에 커플링되도록 구성되는 마지막 스테이지를 포함하는 버퍼 회로;를 포함하고,
    상기 게이트 드라이버 회로는,
    (1) 제 1 전압원과 노드 사이에 커플링되는 전류원;
    (2) 상기 노드에 커플링되며, 상기 노드에서의 전압을 제공하도록 구성되는 전압 조정기; 및
    (3) 상기 노드에 커플링되는 전압 제어 회로로서, 상기 전압 제어 회로는 상기 노드로부터 단절되는 제 1 선택 가능 구성, 및 상기 노드에서의 상기 전압을 낮추는, 상기 노드에 커플링되는 제 2 선택 가능 구성을 포함하는, 전압 제어 회로;를 포함하고,
    상기 버퍼 회로는 상기 전압 제어 회로가 상기 제 1 선택 가능 구성에 있을 때 제 1 전압을 갖고 또한 상기 전압 제어 회로가 상기 제 2 선택 가능 구성에 있을 때 더 낮은 제 2 전압을 갖는 구동 전압을 상기 연관된 하나의 전력 FET의 게이트에 제공하는, 전력 컨버터.
  22. 제 21 항에 있어서,
    상기 전압 제어 회로는,
    (a) 스위치;
    (b) 제 1 다이오드-연결된 FET; 및
    (c) 적어도 하나의 추가 다이오드-연결된 FET(여기서 N ≥ 1);를 포함하며,
    상기 스위치, 상기 제 1 다이오드-연결된 FET, 및 상기 적어도 하나의 추가 다이오드-연결된 FET는 상기 게이트 드라이버 회로의 상기 노드와 기준 전압 사이에 직렬로 커플링되는, 전력 컨버터.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 전압 조정기는 제너 다이오드인, 전력 컨버터.
  24. 제 21 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 버퍼 회로는 복수의 직렬 커플링된 인버터들을 포함하는, 전력 컨버터.
  25. 전력 컨버터를 보호하는 방법으로서,
    상기 전력 컨버터에 있는 적어도 하나의 전력 FET의 ON 저항 RON을 제어하여 정상적인 전력 컨버터 작동 중에 ON 상태에 있는 상기 적어도 하나의 전력 FET의 상기 RON을 낮추고, ON 상태에 있는 상기 적어도 하나의 전력 FET의 상기 RON을 높이는 단계를 포함하는, 방법.
  26. 제 25 항에 있어서,
    상기 게이트 제어 회로는 잠재적 손상 이벤트가 발생하거나 발생할 것인 경우 제 2 ON 상태에 있는 상기 전력 FET의 상기 RON을 높이도록 구성되는, 방법.
  27. 제 26 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터의 변환 비율의 동적 재구성으로부터 야기되는, 방법.
  28. 제 26 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터의 기동으로부터 야기되는, 방법.
  29. 제 26 항에 있어서,
    상기 잠재적 손상 이벤트는 상기 전력 컨버터 내의 2개 이상의 커패시터들 사이의 전하 재균형으로부터 야기되는, 방법.
KR1020220063690A 2021-05-26 2022-05-24 동적 분할 비율 차지 펌프 스위칭 KR20220159908A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/331,594 US11942860B2 (en) 2021-05-26 2021-05-26 Dynamic division ratio charge pump switching
US17/331,594 2021-05-26

Publications (1)

Publication Number Publication Date
KR20220159908A true KR20220159908A (ko) 2022-12-05

Family

ID=83997604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220063690A KR20220159908A (ko) 2021-05-26 2022-05-24 동적 분할 비율 차지 펌프 스위칭

Country Status (4)

Country Link
US (1) US11942860B2 (ko)
KR (1) KR20220159908A (ko)
CN (1) CN115411931A (ko)
DE (1) DE102022113118A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942860B2 (en) 2021-05-26 2024-03-26 Murata Manufacturing Co., Ltd. Dynamic division ratio charge pump switching
US11936371B1 (en) * 2022-10-04 2024-03-19 Psemi Corporation Accurate reduced gate-drive current limiter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001068B1 (ko) 1988-07-11 1991-02-23 삼성전자 주식회사 메모리장치의 공급전압 안정화회로
US7248531B2 (en) 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
US8049551B2 (en) 2008-06-17 2011-11-01 Monolithic Power Systems, Inc. Charge pump for switched capacitor circuits with slew-rate control of in-rush current
CN101976555B (zh) * 2010-11-09 2013-02-06 华映视讯（吴江）有限公司 液晶显示装置及其驱动方法
US9203299B2 (en) 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
WO2015114802A1 (ja) * 2014-01-31 2015-08-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
US10749429B2 (en) 2017-02-28 2020-08-18 Linear Technology Llc Methods and systems of reducing charge pump substrate noise
US10680512B2 (en) 2017-07-19 2020-06-09 Infineon Technologies Austria Ag Switched-capacitor converters with capacitor pre-charging
US10826487B2 (en) 2017-12-05 2020-11-03 Texas Instruments Incorporated Power unit with an integrated pull-down transistor
US10263514B1 (en) 2018-03-13 2019-04-16 Psemi Corporation Selectable conversion ratio DC-DC converter
US10797579B2 (en) 2018-11-02 2020-10-06 Texas Instruments Incorporated Dual supply low-side gate driver
US11942860B2 (en) 2021-05-26 2024-03-26 Murata Manufacturing Co., Ltd. Dynamic division ratio charge pump switching
JP2022183815A (ja) 2021-05-31 2022-12-13 ローム株式会社 半導体装置、スイッチング電源
US20230095105A1 (en) 2021-09-30 2023-03-30 Texas Instruments Incorporated High-side fet two-stage adaptive turn-off

Also Published As

Publication number Publication date
CN115411931A (zh) 2022-11-29
US11942860B2 (en) 2024-03-26
US20220385178A1 (en) 2022-12-01
DE102022113118A1 (de) 2022-12-01

Similar Documents

Publication Publication Date Title
EP3485562B1 (en) Balancing charge pump circuits
TWI807250B (zh) 切換電容式降壓電力轉換器的啟動
KR20220159908A (ko) 동적 분할 비율 차지 펌프 스위칭
WO2018236771A1 (en) SYNCHRONIZATION CONTROL DEVICE FOR TIME CONTROL
US11646665B2 (en) Efficient bootstrap supply generators for multi-level power converters
EP2517343A2 (en) Stacked nmos dc-to-dc power conversion
EP2517342A2 (en) Over voltage protection of a switching converter
WO2013138750A1 (en) SYSTEM AND APPARATUS FOR DRIVER CIRCUIT FOR PROTECTION OF GATES OF GaN FETS
CN109716637B (zh) 用于隔离dc-dc转换器的电流保护集成变压器驱动器
US11909316B2 (en) In-rush current protected power converter
US11146173B1 (en) Startup of power converter with switched-capacitor circuit
CN113810034A (zh) 具有电荷控制元件的rf开关堆叠
WO2023287560A1 (en) Gate resistor bypass for rf fet switch stack
US11923765B2 (en) Multi-level power converters having a top and bottom high-voltage protective switches
JP2003347550A (ja) パワースイッチデバイス
US20210175797A1 (en) Boost converter
US11936371B1 (en) Accurate reduced gate-drive current limiter
US20240120837A1 (en) Reduced Gate Drive for Power Converter with Dynamically Switching Ratio
CN113285604A (zh) 用于高压应用的感测设备
US20230387796A1 (en) Charging Circuit for Bootstrap Capacitors
US20240136909A1 (en) Enhanced Gate Driver
US20240178824A1 (en) Power transistor adaptive clamp circuit
WO2023076951A1 (en) Protecting multi-level power converters
WO2024030722A1 (en) Multi-mode power converters with shared components

Legal Events

Date Code Title Description
N231 Notification of change of applicant