KR20220158460A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20220158460A
KR20220158460A KR1020210066301A KR20210066301A KR20220158460A KR 20220158460 A KR20220158460 A KR 20220158460A KR 1020210066301 A KR1020210066301 A KR 1020210066301A KR 20210066301 A KR20210066301 A KR 20210066301A KR 20220158460 A KR20220158460 A KR 20220158460A
Authority
KR
South Korea
Prior art keywords
substrate
solder bumps
semiconductor device
manufacturing
semiconductor chip
Prior art date
Application number
KR1020210066301A
Other languages
English (en)
Inventor
명우람
권오철
김선영
유윤식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210066301A priority Critical patent/KR20220158460A/ko
Publication of KR20220158460A publication Critical patent/KR20220158460A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 그의 제조방법은 스테이지 상에 기판을 수납하는 단계와, 상기 기판 상의 솔더 범프들 및 상기 솔더 범프들의 일부 상의 반도체 칩을 실장하는 접합 영역과, 상기 접합 영역 외곽의 회로 영역을 측정하는 단계와, 레이저 어레이 모듈을 이용하여 상기 반도체 칩 및 상기 솔더 범프들에 레이저 빔들을 제공하는 단계를 포함한다. 상기 레이저 빔들은 상기 솔더 범프들의 직경의 10배 내지 20배의 빔 직경을 갖고 상기 접합 영역 내에 동시에 제공될 수 있다.

Description

반도체 소자의 제조방법{method for manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 상세하게는 레이저 접합 공정을 포함하는 반도체 소자의 제조방법에 관한 것이다.
최근 반도체 패키지 기술 중에 플립 칩 방식으로 제조된 기판에 대한 요구가 점점 더 증가하는 추세이다. 플립 칩 방식의 기판은 반도체 칩과 인쇄회로기판을 기존의 와이어를 대체한 솔더 범프로 연결하여 기능적, 전기적 특성을 향상시킨 제품이다. 솔더 범프는 레이저 빔의 복사열(radiation heat) 및/또는 전력(electric power)의 줄열(Joule's heat)에 의해 용융되어 반도체 칩을 기판에 접합시킬 수 있다.
본 발명이 이루고자 하는 과제는 접합 불량을 최소화하고 생산성을 증가시킬 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명은 반도체 소자의 제조방법을 개시한다. 그의 제조방법은 스테이지 상에 기판을 수납하는 단계; 상기 기판 상의 솔더 범프들 및 상기 솔더 범프들의 일부 상의 반도체 칩을 실장하는 접합 영역과, 상기 접합 영역 외곽의 회로 영역을 측정하는 단계; 및 레이저 어레이 모듈을 이용하여 상기 반도체 칩 및 상기 솔더 범프들에 레이저 빔들을 제공하는 단계를 포함한다. 여기서, 상기 레이저 빔들은 상기 솔더 범프들의 직경의 10배 내지 20배의 빔 직경을 갖고 상기 접합 영역 내에 동시에 제공될 수 있다.
상술한 바와 같이, 본 발명의 실시에 따른 반도체 소자의 제조방법은 복수개의 레이저 빔들을 회로 영역 외곽의 접합 영역 내에 싱글 샷으로 동시에 제공하여 접합 불량을 최소화하고 생산성을 증가시킬 수 있다.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조방법의 일 예를 보여주는 플로우 챠트이다.
도 2 및 도 3은 본 발명의 반도체 소자의 제조방법에 사용되는 반도체 소자의 제조장치의 일 예를 보여주는 단면도들이다.
도 4는 도 2의 기판의 일 예를 보여주는 평면도이다.
도 5는 도 3의 레이저 어레이 모듈의 일 예를 보여주는 평면도이다.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조방법의 일 예를 보여준다. 도 2 및 도 3은 본 발명의 반도체 소자의 제조방법에 사용되는 반도체 소자의 제조장치(100)의 일 예를 보여준다.
도 1 내지 도 3을 참조하면, 스테이지(10)는 기판(20)을 수납한다(S10). 기판(20)은 로봇(미도시)에 의해 스테이지(10) 상에 제공될 수 있다. 스테이지(10)는 기판(20)을 상온보다 높은 온도로 가열할 수 있다. 기판(20)은 인쇄회로기판(printed circuit board)을 포함할 수 있다. 이와 달리, 기판(20)은 실리콘 웨이퍼 또는 실리콘 칩을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 기판(20)은 그의 상부 면 내의 패드들(22)을 가질 수 있다. 도시되지는 않았지만, 패드들(22) 아래의 기판(20) 내에는 스위칭 소자 및 배선을 포함하는 회로들이 제공될 수 있다. 패드들(22)은 회로들에 연결되고, 기판(20)의 상부 면으로부터 노출될 수 있다. 패드들(22)은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 및 텅스텐(W) 중의 어느 하나의 금속을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 패드들(22) 상에 솔더 범프들(30) 및 반도체 칩(40)이 제공될 수 있다. 반도체 칩(40)은 솔더 범프들(30)의 일부 상에 제공될 수 있다. 반도체 칩(40)은 솔더 범프들(30)을 통해 기판(20)에 연결될 수 있다. 예를 들어, 솔더 범프들(30)의 각각은 약 35㎛m 내지 약 75㎛의 직경(D1)을 가질 수 있다. 솔더 범프들(30)은 솔더 볼들로 대체될 수 있다. 솔더 볼들 각각의 직경은 약 150㎛ 내지 약 450㎛일 수 있다.
도 4는 도 2의 기판(20)의 일 예를 보여준다.
도 4를 참조하면, 기판(20)은 평면적 관점에서 직사각형의 모양을 가질 수 있다. 예를 들어, 기판(20)은 약 240mm의 제 1 수평 길이(HL1)와 약 77.5mm의 제 1 수직 길이(VL1)를 가질 수 있다.
일 예로, 기판(20)은 접합 영역(24) 및 회로 영역(28)을 가질 수 있다. 접합 영역(24)은 패드들(22)이 노출되는 영역일 수 있다. 또한, 접합 영역(24)은 반도체 칩(40)의 실장 영역일 수 있으며, 본 발명은 이에 한정되지 않는다. 일 예로, 접합 영역(24)은 칩 영역(25) 및 범프 영역(27)을 포함할 수 있다.
칩 영역(25)은 반도체 칩(40)의 실장 영역일 수 있다. 반도체 칩(40)은 기판(20)보다 작을 수 있다. 반도체 칩(40)은 메모리 반도체 칩, 시스템 반도체 칩, 또는 전력 반도체 칩을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 반도체 칩(40)은 평면적 관점에서 직사각형의 모양을 가질 수 있다. 반도체 칩(40)은 약 3mm 내지 약 15mm의 수평 칩 길이(HCL) 또는 수직 칩 길이(VCL)를 가질 수 있다.
범프 영역(27)은 패드들(22) 및 상기 패드들(22) 상의 솔더 범프들(30)의 노출 영역일 수 있다. 즉, 범프 영역(27)은 예비 접합 영역일 수 있다. 도 3의 레이저 빔들(68)의 노출 후에, 범프 영역(27)의 솔더 범프들(30) 상에는 상부 기판, 상부 패키지, 또는 접합 배선들이 제공될 수 있다.
도 1 및 도 2를 참조하면, 검출부(50)는 기판(20)의 접합 영역(24)과 회로 영역(28)을 측정한다(S20). 검출부(50)는 스테이지(10) 및 기판(20) 상에 제공될 수 있다. 검출부(50)는 광학 현미경을 포함할 수 있다. 검출부(50)는 광(52)을 기판(20)에 조사하고 상기 기판(20)으로부터 반사되는 상기 광(52)을 수신하여 상기 기판(20)의 상부 면 이미지를 획득할 수 있다. 광(52)은 약 980nm 파장의 가시광을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다. 제어부(미도시)는 상부 면 이미지를 이용하여 기판(20)의 칩 영역(25), 범프 영역(27), 및 회로 영역(28)의 정보를 획득할 수 있다. 이와 달리, 제어부는 데이터 베이스에 미리 저장된 칩 영역(25), 범프 영역(27), 및 회로 영역(28)의 정보를 획득할 수 있으며, 본 발명은 이에 한정되지 않는다.
도 5는 도 3의 레이저 어레이 모듈(60)의 일 예를 보여준다.
도 1, 및 도 3 내지 도 5를 참조하면, 레이저 어레이 모듈(60)은 회로 영역(28)을 제외한 접합 영역(24) 내의 반도체 칩(40), 및 솔더 범프들(30 에 레이저 빔들(68)을 제공한다(S30).
레이저 어레이 모듈(60)은 기판(20)에 정렬 및/또는 중첩될 수 있다. 레이저 어레이 모듈(60)은 기판(20)과 동일한 모양 및 면적을 가질 수 있다. 레이저 어레이 모듈(60)은 평면적 관점에서 직사각형 모양을 가질 수 있다. 레이저 어레이 모듈(60)은 약 240mm의 제 2 수평 길이(HL2)와 약 77.5mm의 제 2 수직 길이(VL2)를 가질 수 있다. 레이저 어레이 모듈(60)은 수직 공진 표면 방출 레이저(vertical-cavity surface emitting laser) 모듈을 포함할 수 있다. 이와 달리, 레이저 어레이 모듈(60)은 레이저 광원과 상기 레이저 광원으로부터 분기되는 광섬유들을 포함할 수 있으며, 본 발명은 이에 한정되지 않는다.
레이저 어레이 모듈(60)은 레이저 어레이들일 수 있다. 일 예로, 레이저 어레이 모듈(60)은 복수개의 유닛 셀들(62)을 포함할 수 있다. 유닛 셀들(62)의 각각은 정사각형의 모양을 가질 수 있다. 이와 달리, 유닛 셀들(62)의 각각은 직사각형의 모양을 가질 수 있으며, 본 발명은 이에 한정되지 않는다. 유닛 셀들(62)은 NXN 개의 매트릭스 모양으로 배열될 수 있다. N은 자연수일 수 있다. 유닛 셀들(62)은 레이저 빔들(68)을 개별적으로 생성할 수 있다. 제어부는 유닛 셀들(62)을 제어하여 회로 영역(28)을 제외한 칩 영역(25) 및 범프 영역(27)에 레이저 빔들(68)을 선택적으로 제공할 수 있다. 레이저 빔들(68)은 칩 영역(25) 및 범프 영역(27) 내에 싱글 샷(single shot) 및/또는 원 샷(one shot)으로 동시에 제공될 수 있다. 레이저 빔들(68)은 칩 영역(25)의 반도체 칩(40) 및 범프 영역(27)의 솔더 범프들(30)을 단시간 내에 가열하여 상기 반도체 칩(40)을 기판(20)에 접합(bond)시킬 수 있다. 따라서, 접합 불량은 최소화되고 생산성은 증가할 수 있다. 일 예로, 레이저 빔들(68)의 각각은 솔더 범프들(30)의 직경(D1)의 10배 내지 20배의 빔 직경(D2) 및/또는 빔 사이즈(beam size)를 가질 수 있다. 빔 직경(D2)은 레이저 빔들(68)의 단면의 지름으로 정의될 수 있다. 솔더 범프들(30)의 직경(D1)이 약 35㎛m 내지 약 75㎛일 경우, 빔 직경(D2)은 약 0.5m 내지 약 1.5mm일 수 있다. 이와 달리, 레이저 빔들(68)의 각각은 솔더 볼의 직경의 10배 내지 20배의 빔 직경(D2)를 가질 수 있다.
레이저 빔들(68)의 각각은 약 200W 내지 약 800W의 출력 파워를 가질 수 있고, 반도체 칩(40) 및 솔더 범프들(30)은 약 220℃ 내지 약 350℃의 온도로 가열되고, 기판(20)에 접합될 수 있다. 일 예로, 유닛 셀들(62)은 온 셀들(64) 및 오프 셀들(66)을 포함할 수 있다.
온 셀들(64)은 빔 켜짐 셀들일 수 있다. 온 셀들(64)은 도 4의 접합 영역(24)에 대응될 수 있다. 즉, 온 셀들(64)은 칩 영역(25) 및 범프 영역(27) 상에 제공될 수 있다. 온 셀들(64)은 칩 영역(25) 및 범프 영역(27)과 동일한 모양으로 배열되고, 상기 칩 영역(25) 및 상기 범프 영역(27)과 동일한 및 면적을 가질 수 있다. 온 셀들(64)은 레이저 빔들(68)을 칩 영역(25) 및 범프 영역(27)의 기판(20) 상에 조사하도록 제어될 수 있다. 칩 영역(25)의 레이저 빔(68)에 노출된 반도체 칩(40)은 가열되어 솔더 범프들(30)의 일부를 용융시킬 수 있다. 레이저 빔들(68)이 제거되면, 솔더 범프들(30)은 반도체 칩(40)을 기판(20)에 접합시킬 수 있다. 범프 영역(27)의 레이저 빔(68)에 노출된 솔더 범프들(30)은 용융되어 패드들(22)에 접합될 수 있다. 온 셀들(64)은 반도체 칩(40) 및 솔더 범프들(30)에 레이저 빔들(68)을 선택적으로 제공하여 접합 불량을 최소화할 수 있다. 온 셀들(64)은 레이저 빔들(68)을 동시에 제공하여 접합 공정의 생산성을 증가시킬 수 있다.
오프 셀들(66)은 빔 꺼짐 셀들일 수 있다. 오프 셀들(66)은 도 4의 회로 영역(28)에 대응될 수 있다. 오프 셀들(66)은 회로 영역(28) 상에 제공될 수 있다. 오프 셀들(66)은 회로 영역(28)과 동일한 모양으로 배열되고, 상기 회로 영역(28)과 동일한 면적을 가질 수 있다. 오프 셀들(66)은 레이저 빔들(68)이 회로 영역(28)의 기판(20)에 조사되지 않도록 제어될 수 있다. 오프 셀들(66)은 레이저 빔들(68)에 의한 회로 영역(28)의 기판 가열 손상을 방지할 수 있다.
이후, 범프 영역(27)의 솔더 범프들(30) 상에 상부 기판, 상부 패키지, 또는 접합 배선들이 제공될 수 있다. 또한, 반도체 칩(40), 솔더 범프들(30) 및 기판(20) 상에 몰드막 및/또는 보호막이 형성될 수 있으며, 본 발명은 이에 한정되지 않는다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 스테이지 상에 기판을 수납하는 단계;
    상기 기판 상의 솔더 범프들 및 상기 솔더 범프들의 일부 상의 반도체 칩을 실장하는 접합 영역과, 상기 접합 영역 외곽의 회로 영역을 측정하는 단계; 및
    레이저 어레이 모듈을 이용하여 상기 반도체 칩 및 상기 솔더 범프들에 레이저 빔들을 제공하는 단계를 포함하되,
    상기 레이저 빔들은 상기 솔더 범프들의 직경의 10배 내지 20배의 빔 직경을 갖고 상기 접합 영역 내에 동시에 제공되는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 레이저 어레이 모듈은 매트릭스 모양으로 배열되는 복수개의 단위 셀들을 포함하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 복수개의 단위 셀들은:
    상기 접합 영역 상에 제공되고, 상기 접합 영역과 동일한 모양으로 배열되어 상기 레이저 빔들을 상기 반도체 칩 및 상기 솔더 범프들에 조사하는 온 셀들; 및
    상기 회로 영역 상에 제공되고, 상기 회로 영역과 동일한 모양으로 배열되는 오프 셀들을 포함하는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서,
    상기 복수개의 단위 셀들의 각각은 정사각형의 모양을 갖는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 레이저 어레이 유닛은 상기 기판에 정렬되는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 레이저 어레이 모듈과 상기 기판의 각각은 직사각형의 모양을 갖는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 레이저 어레이 유닛 및 상기 기판의 각각은 240mm의 수평 거리와, 77.5mm의 수직 거리를 갖는 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 솔더 범프들의 직경이 35㎛ 내지 75㎛일 경우, 상기 빔 직경은 0.5mm 내지 1.5mm인 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 기판은 인쇄회로기판을 포함하는 반도체 소자의 제조 방법.
  10. 제 1 항에 있어서,
    상기 접합 영역은:
    상기 반도체 칩을 실장하는 칩 영역; 및
    상기 솔더 범프들을 실장하는 범프 영역을 포함하는 반도체 소자의 제조방법.
KR1020210066301A 2021-05-24 2021-05-24 반도체 소자의 제조방법 KR20220158460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210066301A KR20220158460A (ko) 2021-05-24 2021-05-24 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210066301A KR20220158460A (ko) 2021-05-24 2021-05-24 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20220158460A true KR20220158460A (ko) 2022-12-01

Family

ID=84440622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210066301A KR20220158460A (ko) 2021-05-24 2021-05-24 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20220158460A (ko)

Similar Documents

Publication Publication Date Title
US7504701B2 (en) Optical unit featuring both photoelectric conversion chip and semiconductor chip wrapped with flexible sheet
KR102200058B1 (ko) 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
US6780661B1 (en) Integration of top-emitting and top-illuminated optoelectronic devices with micro-optic and electronic integrated circuits
US7049704B2 (en) Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US6558976B2 (en) Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
JP4640498B2 (ja) 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
US7208340B2 (en) Semiconductor device manufacturing method
US8938136B2 (en) Opto-electronic system having flip-chip substrate mounting
US10564352B1 (en) Photonic integrated circuit bonded with interposer
KR101950725B1 (ko) 광 균질화 모듈 및 그를 포함하는 레이저 본딩장치
TWI682559B (zh) 晶圓級封裝模組的製作方法
JPH0760933B2 (ja) 電子デバイスの表面実装方法
KR20190100777A (ko) 플립칩 본딩 장치 및 방법
KR20220158460A (ko) 반도체 소자의 제조방법
JP2005294444A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法
US6853665B2 (en) Photodiode configuration having two photodiodes, a laser diode configuration having the photodiode configuration, and method for connecting the photodiode configuration to a substrate
US20230268331A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR20150124264A (ko) 적층형 반도체 패키지의 제조방법
KR101132680B1 (ko) 광전소자 패키지
JP2003059969A (ja) 物質の追加を必要としない溶接による接続サポートに構成部分を付着する方法
US20210126425A1 (en) Optoelectronic package and manufacturing method thereof
CN107978535B (zh) 半导体组件的回焊方法
US8563918B2 (en) Laser hammering technique for aligning members of a constructed array of optoelectronic devices
US20240145419A1 (en) Lasing to attach die to lead frame
CN117524959A (zh) 高带宽存储器的封装方法、系统及计算机可读存储介质