KR20220146224A - 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 - Google Patents
캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 Download PDFInfo
- Publication number
- KR20220146224A KR20220146224A KR1020210053229A KR20210053229A KR20220146224A KR 20220146224 A KR20220146224 A KR 20220146224A KR 1020210053229 A KR1020210053229 A KR 1020210053229A KR 20210053229 A KR20210053229 A KR 20210053229A KR 20220146224 A KR20220146224 A KR 20220146224A
- Authority
- KR
- South Korea
- Prior art keywords
- cache read
- read command
- word line
- latch
- memory device
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title abstract 2
- 239000000872 buffer Substances 0.000 claims abstract description 71
- 230000004044 response Effects 0.000 claims abstract description 35
- 238000007599 discharging Methods 0.000 claims abstract description 23
- 230000033001 locomotion Effects 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 25
- 230000009471 action Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 1
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 1
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
- G06F12/0882—Page mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Read Only Memory (AREA)
Abstract
본 기술은 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템에 관한 것으로서, 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼를 포함하는 메모리 장치, 및 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위해 제1캐시 리드 커맨드를 생성하여 메모리 장치에 전달한 뒤, 제2 또는 제3캐시 리드 커맨드를 생성하여 메모리 장치에 전달하는 컨트롤러를 포함하며, 메모리 장치는, 제1캐시 리드 커맨드에 응답하여 제1워드라인의 데이터를 리드하여 제1래치에 저장하는 제1저장동작 또는 제1저장동작이후 제1워드라인을 디스차지(discharge)시키는 디스차지 동작을 수행하는 구간에서, 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 디스차지 동작과 제1래치의 데이터를 제2래치로 이동시키는 이동동작을 적어도 일부 겹쳐서 수행한다.
Description
본 발명은 반도체 설계기술에 관한 것으로서, 구체적으로 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
일반적으로 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 여러가지 반도체 장치 중 메모리 시스템(memory system)을 저장 매체로 사용하는 장치, 예컨대, 디지털 카메라와 스마트폰 및 태블릿 피씨 등과 같은 이동형 디지털 전자 장치에서는 데이터를 저장하기 위해 휘발성 메모리 장치(Volatile memory device)와 비휘발성 메모리(Nonvolatile memory device)를 포함할 수 있다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다.
비휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터가 유지되는 메모리 장치이다. 비휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치(Flash Memory Device), PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분될 수 있다.
한편, 최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 캐시 리드 동작을 효과적으로 수행할 수 있는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 메모리 장치는, 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이; 상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼; 상기 다수의 워드라인 중 선택된 워드라인의 데이터를 리드하여 상기 제1래치에 저장하는 저장동작과, 상기 저장동작이후 상기 선택된 워드라인을 디스차지(discharge)시키는 디스차지 동작과, 상기 저장동작이후 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동동작, 및 상기 이동동작이후 상기 제2래치의 데이터를 외부로 출력하는 출력동작을 통해 리드 동작을 수행하는 주변회로; 및 상기 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위한 제1캐시 리드 커맨드가 입력되는 것에 응답하여 상기 제1워드라인에 대해 상기 저장동작 또는 상기 디스차지 동작을 수행하는 구간에서, 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제1워드라인에 대한 상기 디스차지 동작의 수행구간과 상기 이동동작의 수행구간이 적어도 일부 겹쳐지도록 상기 주변회로를 제어하는 제어로직을 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템은, 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼를 포함하는 메모리 장치; 및 상기 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위해 제1캐시 리드 커맨드를 생성하여 상기 메모리 장치에 전달한 뒤, 제2 또는 제3캐시 리드 커맨드를 생성하여 상기 메모리 장치에 전달하는 컨트롤러를 포함하며, 상기 메모리 장치는, 상기 제1캐시 리드 커맨드에 응답하여 상기 제1워드라인의 데이터를 리드하여 상기 제1래치에 저장하는 제1저장동작 또는 상기 제1저장동작이후 상기 제1워드라인을 디스차지(discharge)시키는 디스차지 동작을 수행하는 구간에서, 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 동작과 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동동작을 적어도 일부 겹쳐서 수행할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 장치의 동작방법은, 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼를 포함하는 메모리 장치의 동작방법에 있어서, 제1캐시 리드 커맨드가 입력되는 것에 응답하여 상기 다수의 워드라인 중 제1워드라인의 데이터를 상기 제1래치에 저장하는 제1저장단계; 상기 제1저장단계 이후 상기 제1워드라인을 디스차지(discharge)하는 디스차지 단계; 상기 제1저장단계 이후 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동단계; 및 상기 제1저장단계 또는 상기 디스차지 단계를 수행하는 구간에서 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 단계의 수행구간과 상기 이동단계의 수행구간을 적어도 일부 겹쳐서 수행하는 병렬수행단계를 포함할 수 있다.
본 기술은 캐시 리드 동작을 지원하는 메모리 장치에 있어서, 연속된 두 개의 캐시 리드 동작사이에서 수행이 필요한 워드라인 디스차지 동작과 센싱래치의 데이터를 캐시래치로 이동시키는 동작을 병렬로 수행할 수 있다.
이를 통해, 캐시 리드 동작에 소요되는 시간을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 일 예를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 메모리 장치의 일 예를 설명하기 위한 도면이다.
도 3은 도 1 및 도 2에 도시된 메모리 장치에서 지원하는 본 발명의 실시예에 따른 캐시 리드 동작의 일 예를 설명하기 위한 도면이다.
도 4 내지 도 7은 도 3에서 설명된 본 발명의 실시예에 따른 캐시 리드 동작의 구체적인 실시 예를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 캐시 리드 동작을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 메모리 장치의 일 예를 설명하기 위한 도면이다.
도 3은 도 1 및 도 2에 도시된 메모리 장치에서 지원하는 본 발명의 실시예에 따른 캐시 리드 동작의 일 예를 설명하기 위한 도면이다.
도 4 내지 도 7은 도 3에서 설명된 본 발명의 실시예에 따른 캐시 리드 동작의 구체적인 실시 예를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예에 따른 캐시 리드 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 일 예를 설명한다.
도 1을 참조하면, 데이터 처리 시스템은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함할 수 있다. 호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치를 포함, 즉 컴퓨팅 장치 혹은 유무선 전자 장치를 포함할 수 있다.
호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공할 수 있다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 다수의 운영 시스템를 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 다수의 커맨드를 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드에 해당하는 동작, 즉 사용자 요청에 상응하는 동작를 수행할 수 있다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장할 수 있다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함할 수 있다.
그리고, 메모리 시스템(110)에 포함된 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공할 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(150)가 낸드 플래시 메모리인 경우를 가정하여 설명한다. 실시예에 따라, 메모리 장치(150)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
구체적으로, 메모리 장치(150)는, 메모리 셀 어레이(151), 및 다수의 페이지 버퍼(153)를 포함할 수 있다. 여기서, 메모리 셀 어레이(151)는, 다수의 워드라인(미도시)과, 다수의 비트라인(BL) 사이에 접속된 다수의 메모리 셀(미도시)를 포함할 수 있다. 또한, 다수의 페이지 버퍼(153)는, 다수의 비트라인(BL)을 통해 메모리 셀 어레이(151)와 연결될 수 있다. 즉, 다수의 페이지 버퍼(153) 각각은, 적어도 하나 이상의 비트라인(BL)과 연결되어 적어도 하나 이상의 메모리 셀에 리드/라이트하는 적어도 1비트(bit) 이상의 데이터를 임시로 저장할 수 있다.
메모리 장치(150)는 컨트롤러(130)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이(151) 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(150)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(150)는 라이트 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(150)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(150)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(150)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에 따라, 메모리 장치(150)가 수행하는 리드 동작은 노말 리드 동작과 캐시 리드 동작으로 구분될 수 있다.
노말 리드 동작시에, 메모리 장치(150)는 컨트롤러(130)로부터 노말 리드 커맨드 및 어드레스를 수신할 수 있다. 메모리 장치(150)는 어드레스에 의해 선택되는 영역에 저장된 데이터를 리드하고, 리드한 리드 데이터를 페이지 버퍼(153)에 저장할 수 있다. 이후, 컨트롤러(130)로부터 입력되는 데이터 출력 커맨드(Data Out Command)에 응답하여, 페이지 버퍼(153)에 저장된 리드 데이터가 출력 될 수 있다.
캐시 리드 동작시에, 메모리 장치(150)는 컨트롤러(130)로부터 캐시 리드 커맨드 및 어드레스를 수신할 수 있다. 캐시 리드 동작시에 메모리 장치(150)로 제공되는 어드레스는 다수의 워드라인(다수의 페이지)에 대응하는 어드레스일 수 있다. 또는 캐시 리드 동작시에 메모리 장치(150)로 제공되는 어드레스는 연속으로 수신되는 다수의 캐시 리드 커맨드 각각에 대응하여 설정된 방식에 따라 연속으로 가변하는 어드레스일 수 있다. 캐시 리드 커맨드에 응답하여, 메모리 장치(150)는 캐시 리드에 따라 요청된 다수의 워드라인(다수의 페이지)에 대응하는 데이터를 페이지 단위로 연속 리드할 수 있다.
캐시 리드 동작은 메모리 셀 어레이(151)에 포함된 다수의 페이지 중 하나의 페이지 데이터를 리드하여 다수의 페이지 버퍼(153)에 저장하고, 다수의 페이지 버퍼(153)에 저장된 하나의 페이지 데이터가 컨트롤러(130)로 출력되는 동안 메모리 셀 어레이(151)의 다른 페이지의 데이터를 리드하여, 다수의 페이지 버퍼(153)에 저장하는 동작일 수 있다.
이때, 메모리 셀 어레이(151)에 포함된 다수의 워드라인 중 하나의 워드라인에는 적어도 하나 이상의 페이지가 포함될 수 있다. 예컨대, 하나의 워드라인에 포함된 다수의 메모리 셀 각각이 1비트 데이터를 저장할 수 있는 단일 레벨 셀(SLC: Single Level Cell)인 경우, 하나의 워드라인에 하나의 페이지가 포함될 수 있다. 또한, 하나의 워드라인에 포함된 다수의 메모리 셀 각각이 2비트 데이터를 저장할 수 있는 멀티 레벨 셀(MLC: Multi Level Cell)인 경우, 하나의 워드라인에 두 개의 페이지가 포함될 수 있다. 또한, 하나의 워드라인에 포함된 다수의 메모리 셀 각각이 3비트 데이터를 저장할 수 있는 트리플 레벨 셀(TLC: Triple Level Cell)인 경우, 하나의 워드라인에 세 개의 페이지가 포함될 수 있다.
전술한 설명과 같이 하나의 워드라인에 적어도 하나 이상의 페이지가 포함될 수 있기 때문에, 실시예에 따라, 캐시 리드 동작은 메모리 셀 어레이(151)에 포함된 다수의 워드라인 중 선택된 하나의 워드라인에 포함된 제1 및 제2페이지 중 제1페이지의 데이터를 리드하여 다수의 페이지 버퍼(153)에 저장하고, 저장된 제1페이지 데이터가 컨트롤러(130)로 출력되는 동안 제2페이지의 데이터를 리드하여 다수의 페이지 버퍼(153)에 저장하는 동작일 수 있다. 참고로, 하기의 설명에서는 하나의 워드라인에 하나의 페이지가 포함되는 것을 가정하여 설명하겠다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 설계자의 선택에 따라 하나의 워드라인에 다수의 페이지가 포함되는 것도 얼마든지 가능할 수 있다.
한편, 다수의 페이지 버퍼(153) 각각은, 제1래치(1ST LAT) 및 제2래치(2ND LAT)를 포함할 수 있다. 도면에서는 다수의 페이지 버퍼(153) 중 하나의 페이지 버퍼만 도시되고, 그에 따라 하나의 제1래치(1ST LAT) 및 하나의 제2래치(2ND LAT)만 도시되어 있는 것을 알 수 있다. 하지만, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 실제로는 다수의 페이지 버퍼(153) 각각이 적어도 하나 이상의 비트라인(BL)과 연결되는 형태가 될 수 있으며, 비트라인의 개수에 따라 페이지 버퍼의 개수가 달라질 수 있다. 또한, 도면에서는 다수의 페이지 버퍼(153) 각각에 2개의 래치(1ST LAT, 2ND LAT)가 포함되는 것을 가정하였지만, 이는 어디까지나 설명의 편의를 위한 것일 뿐, 설계자의 선택에 따라 더 많은 개수의 래치가 포함되는 것도 얼마든지 가능하다.
실시예에 따라, 캐시 리드 동작은 메모리 셀 어레이(151)에 포함된 다수의 워드라인 중 제1워드라인에 저장된 페이지 데이터를 리드하여 다수의 페이지 버퍼(153) 각각에 포함된 제1래치(1ST LAT)에 저장하고, 제1래치(1ST LAT)에 저장된 페이지 데이터를 제2래치(2ND LAT)로 이동시킨 후, 제2래치(2ND LAT)의 데이터가 컨트롤러(130)로 출력되는 동안 메모리 셀 어레이(151)에 포함된 다수의 워드라인 중 제2워드라인에 저장된 페이지 데이터를 리드하여 제1래치(1ST LAT)에 저장하는 동작일 수 있다.
좀 더 구체적으로, 컨트롤러(130)는, 제1캐시 리드 커맨드를 생성하여 메모리 장치(150)에 전달한 뒤, 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드를 생성하여 메모리 장치(150)에 전달할 수 있다. 즉, 컨트롤러(130)는, 제1캐시 리드 커맨드와 제2캐시 리드 커맨드를 순차적으로 생성하여 각각 메모리 장치(150)로 전달하거나 또는 제1캐시 리드 커맨드와 제3캐시 리드 커맨드를 순차적으로 생성하여 각각 메모리 장치(150)로 전달할 수 있다. 이때, 제1캐시 리드 커맨드는, 메모리 장치(150)에 포함된 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위한 커맨드일 수 있다. 또한, 제2캐시 리드 커맨드는, 메모리 장치(150)에 포함된 다수의 워드라인 중 제2워드라인의 데이터를 캐시 리드하기 위한 커맨드일 수 있다. 즉, 컨트롤러(130)에서 제1캐시 리드 커맨드와 제2캐시 리드 커맨드를 순차적으로 생성하여 각각 메모리 장치(150)로 전달하는 경우, 캐시 리드 동작을 통해 메모리 장치(150)에 포함된 다수의 워드라인 중 제1워드라인의 데이터와 제2워드라인 데이터를 연속으로 출력할 수 있다. 또한, 제3캐시 리드 커맨드는, 제1워드라인에 대한 캐시 리드 동작을 완료한 뒤 캐시 리드 동작을 종료하기 위한 커맨드일 수 있다. 즉, 컨트롤러(130)에서 제1캐시 리드 커맨드와 제3캐시 리드 커맨드를 순차적으로 생성하여 각각 메모리 장치(150)로 전달하는 경우, 캐시 리드 동작을 통해 메모리 장치(150)에 포함된 다수의 워드라인 중 제1워드라인의 데이터를 출력한 후, 캐시 리드 동작이 종료될 수 있다.
참고로, 컨트롤러(130)에서 제1캐시 리드 커맨드를 생성하여 메모리 장치(150)로 전달하면서 캐시 리드 동작이 시작될 수 있다. 또한, 제1캐시 리드 커맨드와 제2 또는 제3캐시 리드 커맨드의 관계는, 연속된 두 개의 캐시 리드 커맨드를 의미할 수 있다. 예컨대, 컨트롤러(130)에서 첫 번째로 생성된 캐시 리드 커맨드와 두 번째로 생성된 캐시 리드 커맨드 및 세 번째로 생성된 캐시 리드 커맨드가 연속으로 메모리 장치(150)로 전달되는 것을 가정할 수 있다. 이 경우, 두 번째 생성된 캐시 리드 커맨드의 관점에서 첫 번째 생성된 캐시 리드 커맨드는 제1캐시 리드 커맨드이고 두 번째 생성된 캐시 리드 커맨드는 제2캐시 리드 커맨드일 수 있다. 세 번째 생성된 캐시 리드 커맨드의 관점에서 두 번째 생성된 캐시 리드 커맨드는 제1캐시 리드 커맨드이고 세 번째 생성된 캐시 리드 커맨드는 제2 또는 제3캐시 리드 커맨드일 수 있다. 만약, 세 번째 생성된 캐시 리드 커맨드가 제2캐시 리드 커맨드라면, 세 번째 생성된 캐시 리드 커맨드에 연속으로 이어지는 네 번째 생성된 캐시 리드 커맨드가 존재할 수 있다. 반면, 세 번째 생성된 캐시 리드 커맨드가 제3캐시 리드 커맨드라면, 세 번째 생성된 캐시 리드 커맨드 이후 캐시 리드 동작이 종료될 수 있다. 물론, 캐시 리드 동작이 종료된 후, 컨트롤러(130)에서 노말 리드 커맨드를 생성하여 메모리 장치(150)로 전달하는 경우, 메모리 장치(150)는, 노말 리드 동작을 수행할 수 있다. 또한, 캐시 리드 동작이 종료된 후, 컨트롤러(130)에서 제1캐시 리드 커맨드를 생성하여 메모리 장치(150)로 전달하는 경우, 메모리 장치(150)는, 다시 캐시 리드 동작을 시작할 수 있다.
그리고, 메모리 장치(150)는, 컨트롤러(130)로부터 전달된 제1캐시 리드 커맨드에 응답하여 제1워드라인의 페이지 데이터를 리드하여 다수의 페이지 버퍼(153) 각각에 포함된 제1래치(1ST LAT)에 저장하는 '제1저장동작'을 수행할 수 있다. 또한, 메모리 장치(150)는, '제1저장동작'이후 제1워드라인을 디스차지(discharge)시키는 '디스차지 동작'을 수행할 수 있다. 또한, 메모리 장치(150)는, '제1저장동작'이후 제1래치(1ST LAT)의 페이지 데이터를 제2래치(2ND LAT)로 이동시키는 '이동동작'을 수행할 수 있다. 또한, 메모리 장치(150)는, '이동동작'이후 제2래치(2ND LAT)의 페이지 데이터를 컨트롤러(130)로 출력하는 '출력동작'을 수행할 수 있다. 또한, 메모리 장치(150)는, 컨트롤러(130)로부터 제1캐시 리드 커맨드에 이어서 제2캐시 리드 커맨드가 전달되는 경우, '디스차지 동작' 및 '이동동작'이 완료된 후, 컨트롤러(130)로부터 전달된 제2캐시 리드 커맨드에 응답하여 제2워드라인의 데이터를 리드하여 다수의 페이지 버퍼(153) 각각에 포함된 제2래치(2ND LAT)에 저장하는 '제2저장동작'을 수행할 수 있다. 또한, 메모리 장치(150)는, 컨트롤러(130)로부터 제1캐시 리드 커맨드에 이어서 제3캐시 리드 커맨드가 전달되는 경우, '출력동작'이 완료된 후 캐시 리드 동작을 종료할 수 있다. 참고로, 제1워드라인을 디스차지시키는 '디스차지 동작'을 수행한다는 것은, 제1워드라인 및 제1워드라인에 연결된 비트라인의 전위레벨을 설정된 레벨로 초기화시키는 것을 의미할 수 있다.
한편, 메모리 장치(150)에서 캐시 리드 동작을 수행할 때, 첫 번째로 입력된 캐시 리드 커맨드에 대응하는 '출력동작'이 완료되지 않은 상태에서 두 번째로 입력된 캐시 리드 커맨드에 대응하는 '이동동작'이 수행되는 경우, 첫 번째로 입력된 캐시 커맨드에 대응하는 데이터와 두 번째로 입력된 캐시 커맨드에 대응하는 데이터가 섞여버리는 문제가 발생할 수 있다. 예컨대, 페이지 버퍼(153)의 제2래치(2ND LAT)에서 첫 번째로 입력된 캐시 리드 커맨드에 대응하는 데이터가 출력되는 중에 두 번째로 입력된 캐시 리드 커맨드에 대응하는 데이터가 제1래치(1ST LAT)에서 제2래치(2ND LAT)로 이동하는 경우, 제2래치(2ND LAT)에서 첫 번째로 입력된 캐시 리드 커맨드에 대응하는 데이터와 두 번째로 입력된 캐시 커맨드에 대응하는 데이터가 섞여버리는 문제가 발생할 수 있다.
따라서, 본 발명의 실시예에 따른 메모리 장치(150)에서는, 첫 번째로 입력된 캐시 리드 커맨드에 대응하는 '출력동작'이 완료되었음을 확인한 후, 두 번째로 입력된 캐시 리드 커맨드에 대응하는 '이동동작'을 수행할 수 있다. 즉, 본 발명의 실시예에 따른 메모리 장치(150)에서는, 두 번째로 입력된 캐시 리드 커맨드보다 늦게 입력되는 세번째로 입력된 캐시 리드 커맨드가 존재하는지를 확인함으로써, 첫 번째로 입력된 캐시 리드 커맨드에 대응하는 '출력동작'이 완료되었음을 확인할 수 있다. 이는, 세번째로 입력된 캐시 리드 커맨드가 존재가 첫 번째로 입력된 캐시 리드 커맨드의 '출력동작'이 완료되었음을 의미하기 때문이다. 따라서, 본 발명의 실시예에 따른 메모리 장치(150)는, 세번째로 입력된 캐시 리드 커맨드가 존재하는 경우, 두 번째로 입력된 캐시 리드 커맨드에 대응하는 '이동동작'을 수행할 수 있다.
구체적으로, 본 발명의 실시예에 따른 메모리 장치(150)는, '제1저장동작' 또는 '디스차지 동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, '디스차지 동작'과 '이동동작'을 적어도 일부 겹쳐서 수행할 수 있다.
좀 더 구체적으로, 메모리 장치(150)는, '제1저장동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, '디스차지 동작'의 시작시점에서 '이동동작'을 함께 시작할 수 있다. 즉, '제1저장동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, 메모리 장치(150)는, '디스차지 동작'과 '이동동작'의 수행구간을 완전히 겹쳐진 형태로 수행할 수 있다.
또한, 메모리 장치(150)는, '디스차지 동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력이 확인되는 시점에서 '이동동작'을 시작할 수 있다. 즉, '디스차지 동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, 메모리 장치(150)는, '디스차지 동작'과 '이동동작'의 수행구간을 일부 겹쳐진 형태로 수행할 수 있다.
또한, 메모리 장치(150)는, '제1저장동작' 또는 '디스차지 동작'을 수행하는 구간에서 컨트롤러(130)로부터 제2캐시 리드 커맨드가 입력되는 경우, '디스차지 동작' 및 '이동동작'이 완료되는 시점에서 '제2저장동작'을 준비하기 위한 '준비동작'을 시작할 수 있다. 또한, 메모리 장치(150)는, '준비동작'이 완료되는 시점에서 '제2저장동작' 및 '출력동작'을 함께 수행할 수 있다. 즉, 메모리 장치(150)는, '준비동작'이 완료되는 시점에서 '제2저장동작' 및 '출력동작'을 함께 시작함으로써, '제2저장동작' 및 '출력동작'의 수행구간을 완전히 겹쳐진 형태로 수행할 수 있다. 이때, 메모리 장치(150)는, 컨트롤러(130)로부터 제2캐시 리드 커맨드와 함께 입력된 어드레스를 디코딩하여 제2워드라인을 선택하는 동작, 및 제1래치(1ST LAT)를 리셋하는 동작을 '준비동작'으로서 수행할 수 있다.
또한, 메모리 장치(150)는, '제1저장동작' 또는 '디스차지 동작'을 수행하는 구간에서 컨트롤러(130)로부터 제3캐시 리드 커맨드가 입력되는 경우, '디스차지 동작' 및 '이동동작'이 완료되는 시점에서 '출력동작'을 수행할 수 있다.
도 2는 도 1에 도시된 메모리 장치의 일 예를 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 캐시 리드 동작의 일 예를 설명하기 위한 도면이다.
도 4 내지 도 7은 도 3에서 설명된 본 발명의 실시예에 따른 캐시 리드 동작의 구체적인 실시 예를 설명하기 위한 도면이다.
먼저, 도 2을 참조하면, 본 발명의 실시예에 따른 메모리 장치(150)는, 메모리 셀 어레이(151)와, 다수의 페이지 버퍼(153)와, 주변회로(152, 154, 155), 및 제어로직(156)을 포함할 수 있다.
여기서, 메모리 셀 어레이(151)는, 다수의 워드라인(WL)과 다수의 비트라인(BL) 사이에 접속된 다수의 메모리 셀(미도시)를 포함할 수 있다. 또한, 다수의 페이지 버퍼(153)는, 다수의 비트라인(BL)과 연결될 수 있다. 또한, 주변회로(152, 154, 155)는, 다수의 페이지 버퍼(153)를 통해 메모리 셀 어레이(151)에 데이터를 전달하여 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(151)에 저장된 데이터를 다수의 페이지 버퍼(153)를 통해 전달받아 외부로, 예컨대, 컨트롤러(도 1의 130)로 출력하기 위한 리드 동작(read operation) 및 메모리 셀 어레이(151)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다. 또한, 제어로직(156)은, 컨트롤러(도 1의 130)의 제어에 따라 주변회로(152, 154, 155) 및 다수의 페이지 버퍼(153)를 제어할 수 있다.
좀 더 구체적으로, 주변회로(152, 154, 155)는, 로우 디코더(152)와 입출력 버퍼(154) 및 전압발생기(155)를 포함할 수 있다.
전압발생기(155)는 로우 디코더(152) 및 제어로직(156)에 연결될 수 있다. 전압발생기(155)는 제어로직(156)의 전압 제어 신호(VCON)에 응답하여 프로그램, 리드 및 소거에 필요한 다양한 전압을 생성하도록 구성될 수 있다. 전압발생기(155)에서 생성된 전압은 로우 디코더(152)를 통해서 메모리 셀 어레이(151)에 연결된 워드라인(WL)에 전달될 수 있다.
실시예에 따라, 전압발생기(155)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압발생기(155)에서 생성된 내부 전원 전압은 메모리 장치(150)의 동작 전압으로서 사용될 수 있다. 실시예에 따라, 전압발생기(155)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 다수의 전압들을 생성할 수 있다. 예를 들면, 전압발생기(155)는 내부 전원 전압을 수신하는 다수의 펌핑 커패시터들을 포함하고, 제어로직(156)의 제어에 응답하여 다수의 펌핑 커패시터들을 선택적으로 활성화하여 다수의 전압들을 생성할 것이다.
그리고, 제어로직(156)은, 로우 디코더(152), 페이지 버퍼(153), 입출력 버퍼(154) 및 전압발생기(155)에 연결될 수 있다. 제어로직(156)은 입출력 버퍼(154)를 통해 입력되는 커맨드(CMD)에 응답하여 메모리 장치(150)의 동작에 필요한 전압을 생성하기 위한 전압 제어 신호(VCON)를 출력할 수 있다. 제어로직(156)은 입출력 버퍼(154)를 통해 입력되는 어드레스 신호(ADD)에 응답하여 로우 어드레스 신호(RADD) 및 칼럼 어드레스 신호(CADD)를 출력할 수 있다.
그리고, 로우 디코더(152)는, 워드라인(WL)을 통해서 메모리 셀 어레이(151)에 전기적으로 연결될 수 있다. 로우 디코더(152)는 제어로직(156)의 제어에 응답하여 동작하도록 구성될 수 있다. 로우 디코더(152)는 제어로직(156)으로부터 로우 어드레스(RADD)를 수신할 수 있다. 로우 디코더(152)는 수신된 로우 어드레스(RADD)를 디코딩하도록 구성될 수 있다. 로우 디코더(152)는 디코딩된 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(151)에 포함된 다수의 워드라인 중 어느 하나의 워드라인을 선택할 수 있다. 로우 디코더(152)는 전압발생기(155)에서 생성된 다양한 동작전압(VOP), 예컨대, 프로그램, 리드 및 소거 동작에 사용되는 전압들을 메모리 셀 어레이(151)에 포함된 다수의 워드라인(WL)에 전달할 수 있다.
다수의 페이지 버퍼(153)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 프로그램 동작시 다수의 페이지 버퍼(153)는 메모리 셀 어레이(151)의 비트라인(BL)으로 프로그램될 데이터에 대응하는 전압을 전달할 수 있다. 리드 동작시 다수의 페이지 버퍼(153)는 선택된 메모리 셀에 저장된 데이터를 비트라인(BL)을 통해서 감지하여 입출력 버퍼(154)에 전달할 수 있다. 소거 동작시 다수의 페이지 버퍼(153)는 메모리 셀 어레이(151)의 비트라인(BL)을 플로팅(flaoting)시킬 수 있다.
입출력 버퍼(154)는 프로그램 동작시에 외부로부터 입력되는 쓰기 데이터를 다수의 페이지 버퍼(153)로 전달할 수 있다. 입출력 버퍼(154)는 리드 동작시 다수의 페이지 버퍼(153)로부터 제공되는 데이터를 외부로 출력할 수 있다. 입출력 버퍼(154)는 외부로부터 입력되는 어드레스(ADD) 또는 커맨드(CMD)를 제어로직(156)에 전달할 수 있다.
도 1 내지 도 3을 함께 참조하면, 메모리 장치(150)의 다수의 페이지 버퍼(153) 각각은, 제1래치(1ST LAT) 및 제2래치(2ND LAT)를 포함할 수 있다.
메모리 장치(150)에 포함된 주변회로(152, 154, 155)는, 메모리 셀 어레이(151)에 포함된 다수의 워드라인(WL) 중 선택된 워드라인(WL1 or WL2)의 데이터를 리드하여 다수의 페이지 버퍼(153) 각각에 포함된 제1래치(1ST LAT)에 저장하는 저장동작(S1 or S5)을 수행할 수 있다. 또한, 주변회로(152, 154, 155)는, 저장동작(S1 or S5) 이후 선택된 워드라인(WL1 or WL2)을 디스차지(discharge)시키는 디스차지 동작(S2)을 수행할 수 있다. 또한, 주변회로(152, 154, 155)는, 저장동작(S1 or S5) 이후 제1래치(1ST LAT)의 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작(S3)을 수행할 수 있다. 또한, 주변회로(152, 154, 155)는, 이동동작(S3) 이후 제2래치(2ND LAT)의 데이터를 외부, 예컨대, 컨트롤러(130)로 출력하는 출력동작(S4)을 수행할 수 있다.
도 1 내지 도 7를 참조하면, 메모리 장치(150)에 포함된 제어로직(156)은, 메모리 셀 어레이(151)에 포함된 다수의 워드라인(WL) 중 제1워드라인(WL1)의 데이터(DATA1)를 캐시 리드하기 위한 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 응답하여 제1워드라인(WL1)에 저장된 데이터(DATA1)를 리드하여 다수의 페이지 버퍼(153) 각각에 포함된 제1래치(1ST LAT)에 저장하는 제1저장동작(S1)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 또한, 제어로직(156)은, 제1저장동작(S1) 이후 제1워드라인(WL)을 디스차지시키는 디스차지 동작(S2)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 또한, 제어로직(156)은, 제1저장동작(S1) 이후 제1래치(1ST LAT)에 저장된 제1워드라인(WL1)의 데이터(DATA1)를 제2래치(2ND LAT)로 이동시키는 이동동작(S3)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 또한, 제어로직(156)은, 메모리 셀 어레이(151)에 포함된 다수의 워드라인(WL) 중 제2워드라인(WL2)의 데이터(DATA2)를 리드하기 위한 제2캐시 리드 커맨드(L2, 도 4참조)가 외부에서 입력되는 것에 응답하여 제2워드라인(WL2)의 데이터(DATA2)를 리드하여 제1래치(1ST LAT)에 저장하는 제2저장동작(S5)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 이때, 제어로직(156)은, 디스차지 동작(S2) 및 이동동작(S3) 이 완료된 후, 제2래치(2ND LAT)에 저장된 제1워드라인(WL1)의 데이터(DATA1)를 외부로 출력하는 출력동작(S4)을 제2저장동작(S5)과 겹쳐서 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 또한, 제어로직(156)은, 제3캐시 리드 커맨드(L4, 도 5 참조)가 외부에서 입력되는 것에 응답하여 캐시 리드 동작을 종료하기 위해 출력동작(S4)만 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다.
제어로직(156)은, 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간 또는 제1워드라인(WL1)에 대한 디스차지 동작(S2)을 수행하는 구간에서 제2캐시 리드 커맨드(L2) 또는 제3캐시 리드 커맨드(L4)가 입력되는 경우, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간이 적어도 일부 겹쳐지도록 주변회로(152, 154, 155)를 제어할 수 있다.
좀 더 구체적으로 도 4 및 도 5를 참조하면, 제어로직(156)은, 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간에서 제2캐시 리드 커맨드(L2) 또는 제3캐시 리드 커맨드(L4)가 입력되는 경우, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 시작시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 함께 시작되도록 주변회로(152, 154, 155)를 제어할 수 있다.
도 4에 예시된 것과 같이 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간에서 제2캐시 리드 커맨드(L2)가 입력되는 경우, 예컨대, 제1저장동작(S1)을 수행하는 구간에 포함된 t1시점에서 제2캐시 리드 커맨드(L2)가 입력되는 경우, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 시작시점인 t2시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 함께 시작될 수 있다. 따라서, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간은 서로 완전히 겹쳐질 수 있다. 실시예에 따라, 도면과 같이 이동동작(S3)의 수행구간이 디스차지 동작(S2)의 수행구간보다 짧은 경우, 이동동작(S3)의 수행구간은 디스차지 동작(S2)의 수행구간에 가려서 보이지 않을 수 있다. 물론, 도면과 다르게 이동동작(S3)의 수행구간이 디스차지 동작(S2)의 수행구간보다 긴 경우, 디스차지 동작(S2)의 수행구간은 이동동작(S3)의 수행구간에 가려서 보이지 않을 수 있다.
이렇게. 제어로직(156)은, 제2캐시 리드 커맨드(L2)의 입력에 대응하여 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간을 서로 완전히 겹쳐서 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 이때, t1시점에서 제2캐시 리드 커맨드(L2)가 입력된 상태이므로, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행을 완료한 후, 제2워드라인(WL2)에 대한 제2저장동작(S5)을 준비하기 위한 준비동작(L3)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행이 완료된 t3시점에서 t4시점까지 준비동작(L3)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 여기서, 준비동작(L3)은, 제2캐시 리드 커맨드(L2)와 함께 입력된 어드레스를 디코딩하여 제2워드라인(WL2)을 선택하는 동작, 및 제1래치(1ST LAT)를 리셋(reset)하는 동작을 포함할 수 있다.
제어로직(156)은, 준비동작(L3)의 수행을 완료한 t4시점에서 제2워드라인(WL2)에 대한 제2저장동작(S5) 및 제1워드라인(WL1)에 대한 출력동작(S4)을 함께 시작하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제2워드라인(WL2)에 대한 제2저장동작(S5) 및 제1워드라인(WL1)에 대한 출력동작(S4)은 완전히 겹쳐진 형태로 수행될 수 있다.
도 5에 예시된 것과 같이 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간에서 제3캐시 리드 커맨드(L4)가 입력되는 경우, 예컨대, 제1저장동작(S1)을 수행하는 구간에 포함된 t5시점에서 제3캐시 리드 커맨드(L4)가 입력되는 경우, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 시작시점인 t6시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 함께 시작될 수 있다. 따라서, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간은 서로 완전히 겹쳐질 수 있다.
이렇게. 제어로직(156)은, 제3캐시 리드 커맨드(L4)의 입력에 대응하여 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간을 서로 완전히 겹쳐서 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 이때, t5시점에서 제3캐시 리드 커맨드(L4)가 입력된 상태이므로, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행을 완료한 후, 제1워드라인(WL1)에 대한 출력동작(S4)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행이 완료되는 t7시점에서 제1워드라인(WL1)에 대한 출력동작(S4)을 시작하도록 주변회로(152, 154, 155)를 제어할 수 있다. 참고로, 도 4와 비교하여 도 5에서는 준비동작(L3)을 수행하지 않는 것을 알 수 있다. 이는, 제3캐시 리드 커맨드(L4)가 캐시 리드 동작을 종료하기 위한 커맨드로서 더 이상 연속된 캐시리드 동작을 준비할 필요가 없기 때문이다.
좀 더 구체적으로, 도 6 및 도 7을 참조하면, 제어로직(156)은, 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간이 완료된 후, 제1워드라인(WL1)에 대한 디스차지 동작(S2)을 수행하는 구간에서 제2캐시 리드 커맨드(L2) 또는 제3캐시 리드 커맨드(L4)가 입력되는 경우, 제2캐시 리드 커맨드(L2) 또는 제3캐시 리드 커맨드(L4)의 입력이 확인되는 시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 시작되도록 주변회로(152, 154, 155)를 제어할 수 있다.
도 6에 예시된 것과 같이 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간이 완료된 이후, 제1워드라인(WL1)에 대한 디스차지 동작(S2)을 수행하는 구간에서 제2캐시 리드 커맨드(L2)가 입력되는 경우, 예컨대, 제1저장동작(S1)이 완료된 t8시점 이후 디스차지 동작(S2)을 수행하는 구간에 포함된 t9시점에서 제2캐시 리드 커맨드(L2)가 입력되는 경우, 제2캐시 리드 커맨드(L2)의 입력이 확인되는 t9시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 시작될 수 있다. 따라서, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간은 일부가 겹쳐질 수 있다.
이렇게. 제어로직(156)은, 제2캐시 리드 커맨드(L2)의 입력에 대응하여 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간을 일부 겹쳐서 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 이때, t9시점에서 제2캐시 리드 커맨드(L2)가 입력된 상태이므로, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행을 완료한 후, 제2워드라인(WL2)에 대한 제2저장동작(S5)을 준비하기 위한 준비동작(L3)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행이 완료된 t10시점에서 t11시점까지 준비동작(L3)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 여기서, 준비동작(L3)은, 제2캐시 리드 커맨드(L2)와 함께 입력된 어드레스를 디코딩하여 제2워드라인(WL2)을 선택하는 동작, 및 제1래치(1ST LAT)를 리셋(reset)하는 동작을 포함할 수 있다. 제어로직(156)은, 준비동작(L3)의 수행을 완료한 t11시점에서 제2워드라인(WL2)에 대한 제2저장동작(S5) 및 제1워드라인(WL1)에 대한 출력동작(S4)을 함께 시작하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제2워드라인(WL2)에 대한 제2저장동작(S5) 및 제1워드라인(WL1)에 대한 출력동작(S4)은 완전히 겹쳐진 형태로 수행될 수 있다.
도 7에 예시된 것과 같이 제1캐시 리드 커맨드(L1)가 외부에서 입력되는 것에 대응하여 제1워드라인(WL1)에 대한 제1저장동작(S1)을 수행하는 구간이 완료된 이후, 제1워드라인(WL1)에 대한 디스차지 동작(S2)을 수행하는 구간에서 제2캐시 리드 커맨드(L2)가 입력되는 경우, 예컨대, 제1저장동작(S1)이 완료된 t12시점 이후 디스차지 동작(S2)을 수행하는 구간에 포함된 t13시점에서 제3캐시 리드 커맨드(L4)가 입력되는 경우, 제3캐시 리드 커맨드(L4)의 입력이 확인되는 t13시점에서 제1워드라인(WL1)에 대한 이동동작(S3)이 시작될 수 있다. 따라서, 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간은 일부가 겹쳐질 수 있다.
이렇게. 제어로직(156)은, 제3캐시 리드 커맨드(L4)의 입력에 대응하여 제1워드라인(WL1)에 대한 디스차지 동작(S2)의 수행구간과 이동동작(S3)의 수행구간을 일부 겹쳐서 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 이때, t13시점에서 제3캐시 리드 커맨드(L4)가 입력된 상태이므로, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행을 완료한 후, 제1워드라인(WL1)에 대한 출력동작(S4)을 수행하도록 주변회로(152, 154, 155)를 제어할 수 있다. 즉, 제어로직(156)은, 제1워드라인(WL1)에 대한 디스차지 동작(S2)과 이동동작(S3)의 수행이 완료되는 t14시점에서 제1워드라인(WL1)에 대한 출력동작(S4)을 시작하도록 주변회로(152, 154, 155)를 제어할 수 있다. 참고로, 도 6와 비교하여 도 7에서는 준비동작(L3)을 수행하지 않는 것을 알 수 있다. 이는, 제3캐시 리드 커맨드(L4)가 캐시 리드 동작을 종료하기 위한 커맨드로서 더 이상 연속된 캐시리드 동작을 준비할 필요가 없기 때문이다.
도 8은 본 발명의 실시예에 따른 캐시 리드 동작을 설명하기 위한 순서도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 메모리 장치(150)에서 캐시 리드 동작이 어떤 순서에 따라 수행되는지 알 수 있다.
구체적으로, 메모리 장치(150) 외부, 예컨대, 컨트롤러(130, 도 1 참조)로부터 리드 커맨드가 입력되는 경우, 메모리 장치(150)는, 입력된 리드 커맨드가 제1캐시 리드 커맨드인지 여부를 확인할 수 있다(D1). 즉, 메모리 장치(150)는, 외부에서 입력된 리드 커맨드가 노말 리드 커맨드인지 아니면 제1캐시 리드 커맨드인지를 확인할 수 있다.
D1동작에서 확인한 결과, 외부에서 입력된 리드 커맨드가 노말 리드 커맨드인 경우(D1의 N), 메모리 장치(150)는, 내부에 포함된 다수의 워드라인 중 노말 리드 커맨드와 함께 입력된 노말 어드레스에 대응하는 선택 워드라인으로부터 데이터를 리드하여 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장할 수 있다(D13).
D13동작을 통해 선택 워드라인의 데이터가 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 뒤, 선택 워드라인을 디스차지시키는 디스차지 동작과, 페이지 버퍼(153)의 제1래치(1ST LAT)의 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 함께 수행할 수 있다(D14).
D14동작을 통해 페이지 버퍼(153)의 제2래치(2ND LAT)에 저장된 데이터를 외부로 출력할 수 있다(D15).
한편, D13 내지 D15동작은 노말 리드 동작이기 때문에, D14동작에서 디스차지 동작과 이동동작을 함께 수행하더라도 아무런 문제가 발생하지 않을 수 있다. 즉, 노말 리드 동작의 경우, 캐시 리드 동작과 같이 앞뒤로 연결된 리드 동작이 존재하지 않을 수 있기 때문에 페이지 버퍼(153)에 포함된 제1래치(1ST LAT)의 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작의 수행조건에 별도의 제약이 없을 수 있다.
D1동작에서 확인한 결과, 외부에서 입력된 리드 커맨드가 제1캐시 리드 커맨드인 경우(D1의 Y), 메모리 장치(150)는, 내부에 포함된 다수의 워드라인 중 제1캐시 리드 커맨드와 함께 입력된 캐시 어드레스에 대응하는 제1워드라인으로부터 데이터를 리드하여 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장하는 제1저장동작을 수행할 수 있다(D2).
메모리 장치(150)는, D2동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는지 여부를 확인할 수 있다(D3).
D3동작에서 확인한 결과, D2동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우(D3의 Y), 메모리 장치(150)는, 제1워드라인에 대한 디스차지 동작과 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 함께 수행할 수 있다(D4). 이때, D3동작의 수행시점은, 제1워드라인에 대한 디스차지 동작이 시작되기 이전 시점이므로, 메모리 장치(150)는, 제1워드라인에 대한 디스차지 동작을 시작하는 시점에서 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 시작할 수 있다. 즉, D2동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, 메모리 장치(150)는, 제1워드라인에 대한 디스차지 동작의 수행구간과 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작의 수행구간이 완전히 겹쳐지도록 제어할 수 있다.
D3동작에서 확인한 결과, D2동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되지 않는 경우(D3의 N), 메모리 장치(150)는, 제1워드라인을 디스차지할 수 있다(D5).
메모리 장치(150)는, D5동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는지 여부를 확인할 수 있다(D7).
D7동작에서 확인한 결과, D5동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우(D7의 Y), 메모리 장치(150)는, 제1워드라인에 대한 디스차지 동작과 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 함께 수행할 수 있다(D4). 이때, D5동작의 수행시점은, 제1워드라인에 대한 디스차지 동작이 시작된 이후 시점이므로, 메모리 장치(150)는, 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드의 입력이 확인되는 시점에서 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 시작할 수 있다. 즉, D5동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 경우, 메모리 장치(150)는, 제1워드라인에 대한 디스차지 동작의 수행구간과 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작의 수행구간이 일부 겹쳐지도록 제어할 수 있다.
D7동작에서 확인한 결과, D5동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되지 않는 경우(D7의 N)는, D5동작의 수행이 완료된 후, 즉, 제1워드라인에 대한 디스차지 동작이 완료된 후, 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 것을 의미할 수 있다(D8). 이때, D5동작의 수행이 완료되는 시점과 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 시점은 차이를 가질 수 있다. 즉, 메모리 장치(150)는, D5동작의 수행이 완료된 후 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는 것을 기다릴 수 있다.
D8동작에서 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되면, 메모리 장치(150)는, 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장된 데이터를 제2래치(2ND LAT)로 이동시키는 이동동작을 수행할 수 있다(D9).
D9동작이 완료된 후, 메모리 장치(150)는, D8동작에서 어떤 캐시 리드 커맨드가 입력된 상태인지 확인할 수 있다(D6). 즉, D8동작에서 제2캐시 리드 커맨드가 입력되었는지 아니면 제3캐시 리드 커맨드가 입력되었는지 확인할 수 있다.
D6동작에서 확인한 결과, 제3캐시 리드 커맨드가 입력된 경우(D6의 N), 메모리 장치(150)는, 페이지 버퍼(153)의 제2래치(2ND LAT)에 저장된 데이터를 외부로 출력하는 출력동작을 수행할 수 있다(D10). 이는, 제3캐시 리드 커맨드가 캐시 리드 동작을 종료하기 위한 커맨드로서 페이지 버퍼(153)의 제2래치(2ND LAT)에 저장된 제1워드라인의 데이터를 외부로 출력하는 출력동작(D10)을 수행한 이후 더 이상 연속된 캐시리드 동작을 준비할 필요가 없기 때문이다. 물론, D10동작을 수행하는 중에 리드 커맨드가 입력된다면, 메모리 장치(150)는, 해당 리드 커맨드에 대해 D1동작을 수행할 수 있다.
D6동작에서 확인한 결과, 제2캐시 리드 커맨드가 입력된 경우(D6의 Y), 메모리 장치(150)는, 제2캐시 리드 커맨드와 함께 입력된 캐시 어드레스에 대응하는 제2워드라인으로부터 리드를 준비하는 준비동작을 수행할 수 있다(D11). 이때, 준비동작은, 제2캐시 리드 커맨드와 함께 입력된 캐시 어드레스를 디코딩하여 제2워드라인을 선택하는 동작, 및 페이지 버퍼(153)에 포함된 제1래치(1ST LAT)를 리셋(reset)하는 동작을 포함할 수 있다.
D11동작이 완료된 후, 메모리 장치(150)는, 내부에 포함된 다수의 워드라인 중 제2캐시 리드 커맨드와 함께 입력된 캐시 어드레스에 대응하는 제2워드라인으로부터 데이터를 리드하여 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장하는 제2저장동작과 함께 페이지 버퍼(153)의 제2래치(2ND LAT)의 데이터를 외부로 출력하는 출력동작을 수행할 수 있다(D12). 즉, D11동작이 완료된 후, 메모리 장치(150)는, 제2워드라인으로부터 데이터를 리드하여 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장하는 제2저장동작의 수행구간과 페이지 버퍼(153)의 제2래치(2ND LAT)의 데이터를 외부로 출력하는 출력동작의 수행구간이 완전히 겹쳐지도록 제어할 수 있다.
메모리 장치(150)는, D12동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는지 여부를 확인할 수 있다(D3). 즉, D12동작에 제2워드라인으로부터 데이터를 리드하여 페이지 버퍼(153)의 제1래치(1ST LAT)에 저장하는 제2저장동작이 포함되어 있으므로, 메모리 장치(150)는, D3동작을 통해 제2워드라인의 데이터를 리드하는 동작을 수행하는 중에 제2캐시 리드 커맨드 또는 제3캐시 리드 커맨드가 입력되는지 여부를 확인할 수 있다.
만약, D12동작을 수행하는 중에 D3동작의 확인결과가 제2캐시 리드 커맨드가 입력되는 경우라면(D3의 Y), 제2캐시 리드 커맨드와 함께 입력된 캐시 어드레스에 대응하는 워드라인은, 제2워드라인과는 다른 워드라인, 예컨대, 제3워드라인이 될 수 있다.
참고로, 전술한 설명에서는 하나의 워드라인에 하나의 페이지가 포함되는 것을 가정하였기 때문에, 연속된 두 개의 캐시 리드 커맨드에 대응하여 서로 다른 두 개의 워드라인이 선택되는 것을 가정한바 있다. 만약, 하나의 워드라인에 두 개 이상의 페이지가 포함되는 경우, 연속된 두 개의 캐시 리드 커맨드에 대응하여 하나의 워드라인에 포함된 서로 다른 두 개의 페이지가 선택되는 것도 얼마든지 가능할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
Claims (20)
- 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이;
상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼;
상기 다수의 워드라인 중 선택된 워드라인의 데이터를 리드하여 상기 제1래치에 저장하는 저장동작과, 상기 저장동작이후 상기 선택된 워드라인을 디스차지(discharge)시키는 디스차지 동작과, 상기 저장동작이후 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동동작, 및 상기 이동동작이후 상기 제2래치의 데이터를 외부로 출력하는 출력동작을 통해 리드 동작을 수행하는 주변회로; 및
상기 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위한 제1캐시 리드 커맨드가 입력되는 것에 응답하여 상기 제1워드라인에 대해 상기 저장동작 또는 상기 디스차지 동작을 수행하는 구간에서, 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제1워드라인에 대한 상기 디스차지 동작의 수행구간과 상기 이동동작의 수행구간이 적어도 일부 겹쳐지도록 상기 주변회로를 제어하는 제어로직을 포함하는 메모리 장치.
- 제1항에 있어서,
상기 제2캐시 리드 커맨드는, 상기 다수의 워드라인 중 제2워드라인의 데이터를 캐시 리드하기 위한 커맨드이고,
상기 제3캐시 리드 커맨드는, 상기 제1워드라인에 대한 캐시 리드 동작이 완료된 뒤, 캐시 리드 동작을 종료하기 위한 커맨드인 메모리 장치.
- 제2항에 있어서,
상기 제어로직은,
상기 제1워드라인에 대해 상기 저장동작을 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제1워드라인에 대한 상기 디스차지 동작의 시작시점에서 상기 이동동작이 함께 시작되도록 상기 주변회로를 제어하는 메모리 장치.
- 제3항에 있어서,
상기 제어로직은,
상기 제1워드라인에 대해 상기 디스차지 동작을 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제2 또는 제3캐시 리드 커맨드의 입력이 확인되는 시점에서 상기 이동동작이 시작되도록 상기 주변회로를 제어하는 메모리 장치.
- 제2항에 있어서,
상기 제어로직은,
상기 제1워드라인에 대해 상기 저장동작 또는 상기 디스차지 동작을 수행하는 구간에서 상기 제2캐시 리드 커맨드가 입력되는 경우, 상기 제1워드라인에 대한 상기 디스차지 동작 및 상기 이동동작이 완료되는 시점에서 상기 제2워드라인에 대한 상기 저장동작을 준비하는 준비동작이 시작되도록 상기 주변회로를 제어하고, 상기 준비동작이 완료되는 시점에서 상기 제2워드라인에 대한 상기 저장동작 및 상기 출력동작이 함께 수행되도록 상기 주변회로를 제어하는 메모리 장치.
- 제5항에 있어서,
상기 제어로직은,
상기 제2캐시 리드 커맨드와 함께 입력된 어드레스를 디코딩하여 상기 제2워드라인을 선택하는 동작, 및 상기 제1래치를 리셋하는 동작을 상기 준비동작으로서 수행하도록 상기 주변회로를 제어하는 메모리 장치.
- 제5항에 있어서,
상기 제어로직은,
상기 제1워드라인에 대해 상기 저장동작 또는 상기 디스차지 동작을 수행하는 구간에서 상기 제3캐시 리드 커맨드가 입력되는 경우, 상기 제1워드라인에 대한 상기 디스차지 동작 및 상기 이동동작이 완료되는 시점에서 상기 출력동작이 수행되도록 상기 주변회로를 제어하는 메모리 장치.
- 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼를 포함하는 메모리 장치; 및
상기 다수의 워드라인 중 제1워드라인의 데이터를 캐시 리드하기 위해 제1캐시 리드 커맨드를 생성하여 상기 메모리 장치에 전달한 뒤, 제2 또는 제3캐시 리드 커맨드를 생성하여 상기 메모리 장치에 전달하는 컨트롤러를 포함하며,
상기 메모리 장치는,
상기 제1캐시 리드 커맨드에 응답하여 상기 제1워드라인의 데이터를 리드하여 상기 제1래치에 저장하는 제1저장동작 또는 상기 제1저장동작이후 상기 제1워드라인을 디스차지(discharge)시키는 디스차지 동작을 수행하는 구간에서, 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 동작과 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동동작을 적어도 일부 겹쳐서 수행하는 메모리 시스템.
- 제8항에 있어서,
상기 컨트롤러는,
상기 다수의 워드라인 중 제2워드라인의 데이터를 캐시 리드하기 위해 상기 제2캐시 리드 커맨드를 생성하여 상기 메모리 장치로 전달하고,
상기 제1워드라인에 대한 캐시 리드 동작을 완료한 뒤, 캐시 리드 동작을 종료하기 위해 상기 제3캐시 리드 커맨드를 생성하여 상기 메모리 장치로 전달하는 메모리 시스템.
- 제9항에 있어서,
상기 메모리 장치는,
상기 제1저장동작을 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 동작의 시작시점에서 상기 이동동작을 함께 시작하는 메모리 시스템.
- 제10항에 있어서,
상기 메모리 장치는,
상기 디스차지 동작을 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제2 또는 제3캐시 리드 커맨드의 입력이 확인되는 시점에서 상기 이동동작을 시작하는 메모리 시스템.
- 제9항에 있어서,
상기 메모리 장치는,
상기 제1저장동작 또는 상기 디스차지 동작을 수행하는 구간에서 상기 제2캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 동작 및 상기 이동동작이 완료되는 시점에서 상기 제2워드라인의 데이터를 리드하여 상기 제1래치에 저장하는 제2저장동작을 준비하기 위한 준비동작을 시작하고, 상기 준비동작이 완료되는 시점에서 상기 제2저장동작 및 상기 제2래치의 데이터를 상기 컨트롤러 출력하는 출력동작을 함께 수행하는 메모리 시스템.
- 제11항에 있어서,
상기 메모리 장치는,
상기 제2캐시 리드 커맨드와 함께 입력된 어드레스를 디코딩하여 상기 제2워드라인을 선택하는 동작, 및 상기 제1래치를 리셋하는 동작을 상기 준비동작으로서 수행하는 메모리 시스템.
- 제11항에 있어서,
상기 메모리 장치는,
상기 제1저장동작 또는 상기 디스차지 동작을 수행하는 구간에서 상기 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 동작 및 상기 이동동작이 완료되는 시점에서 상기 출력동작을 수행하는 메모리 시스템.
- 다수의 워드라인과 다수의 비트라인 사이에 접속된 다수의 메모리 셀을 포함하는 메모리 셀 어레이, 및 상기 다수의 비트라인과 연결되며, 제1래치 및 제2래치를 각각 포함하는 다수의 페이지 버퍼를 포함하는 메모리 장치의 동작방법에 있어서,
제1캐시 리드 커맨드가 입력되는 것에 응답하여 상기 다수의 워드라인 중 제1워드라인의 데이터를 상기 제1래치에 저장하는 제1저장단계;
상기 제1저장단계 이후 상기 제1워드라인을 디스차지(discharge)하는 디스차지 단계;
상기 제1저장단계 이후 상기 제1래치의 데이터를 상기 제2래치로 이동시키는 이동단계; 및
상기 제1저장단계 또는 상기 디스차지 단계를 수행하는 구간에서 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 단계의 수행구간과 상기 이동단계의 수행구간을 적어도 일부 겹쳐서 수행하는 병렬수행단계를 포함하는 메모리 시스템의 동작방법.
- 제15항에 있어서,
상기 제2캐시 리드 커맨드는, 상기 다수의 워드라인 중 제2워드라인의 데이터를 캐시 리드하기 위한 커맨드이고,
상기 제3캐시 리드 커맨드는, 상기 제1워드라인에 대한 캐시 리드 동작이 완료된 뒤, 캐시 리드 동작을 종료하기 위한 커맨드인 메모리 장치의 동작방법.
- 제16항에 있어서,
상기 병렬수행단계는,
상기 제1저장단계를 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 디스차지 단계의 시작시점에서 상기 이동단계를 함께 시작시키는 단계; 및
상기 디스차지 단계를 수행하는 구간에서 상기 제2 또는 제3캐시 리드 커맨드가 입력되는 경우, 상기 제2 또는 제3캐시 리드 커맨드의 입력이 확인되는 시점에서 상기 이동단계를 시작시키는 단계를 포함하는 메모리 장치의 동작방법.
- 제16항에 있어서,
상기 제2캐시 리드 커맨드가 입력되는 것에 응답하여 상기 제2워드라인의 데이터를 상기 제1래치에 저장하는 제2저장단계;
상기 이동단계 이후 상기 제2래치의 데이터를 외부로 출력하는 출력단계; 및
상기 병렬수행단계에서 상기 제2캐시 리드 커맨드가 입력되는 경우, 상기 병렬수행단계의 수행이 완료되는 시점에서 상기 제2저장단계를 준비하는 준비동작을 시작하고, 상기 준비동작이 완료되는 시점에서 상기 제2저장단계 및 상기 출력단계를 함께 수행하는 단계를 더 포함하는 메모리 시스템의 동작방법.
- 제17항에 있어서,
상기 준비동작은,
상기 제2캐시 리드 커맨드와 함께 입력된 어드레스를 디코딩하여 상기 제2워드라인을 선택하는 동작, 및 상기 제1래치를 리셋하는 동작을 포함하는 메모리 장치의 동작방법.
- 제17항에 있어서,
상기 병렬수행단계에서 상기 제3캐시 리드 커맨드가 입력되는 경우, 상기 병렬수행단계의 수행이 완료되는 시점에서 상기 출력단계를 수행하는 단계를 더 포함하는 메모리 시스템의 동작방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210053229A KR20220146224A (ko) | 2021-04-23 | 2021-04-23 | 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 |
| US17/492,851 US11537517B2 (en) | 2021-04-23 | 2021-10-04 | Memory device for supporting cache read operation, operating method thereof, and memory system including the same |
| CN202210281446.0A CN115240744A (zh) | 2021-04-23 | 2022-03-22 | 存储器装置、其操作方法及包括存储器装置的存储器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210053229A KR20220146224A (ko) | 2021-04-23 | 2021-04-23 | 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220146224A true KR20220146224A (ko) | 2022-11-01 |
Family
ID=83668354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210053229A KR20220146224A (ko) | 2021-04-23 | 2021-04-23 | 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11537517B2 (ko) |
| KR (1) | KR20220146224A (ko) |
| CN (1) | CN115240744A (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836828B2 (en) * | 2002-04-03 | 2004-12-28 | Faraday Technology Corp. | Instruction cache apparatus and method capable of increasing a instruction hit rate and improving instruction access efficiency |
| JP5367210B2 (ja) | 2006-01-20 | 2013-12-11 | 株式会社東芝 | 半導体記憶装置 |
| US9496046B1 (en) | 2015-08-14 | 2016-11-15 | Integrated Silicon Solution, Inc. | High speed sequential read method for flash memory |
-
2021
- 2021-04-23 KR KR1020210053229A patent/KR20220146224A/ko active Search and Examination
- 2021-10-04 US US17/492,851 patent/US11537517B2/en active Active
-
2022
- 2022-03-22 CN CN202210281446.0A patent/CN115240744A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11537517B2 (en) | 2022-12-27 |
| US20220342817A1 (en) | 2022-10-27 |
| CN115240744A (zh) | 2022-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11537483B2 (en) | Controller for managing superblocks and operation method thereof | |
| US20210011842A1 (en) | Controller and operation method thereof | |
| KR20130056004A (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 | |
| KR102187521B1 (ko) | 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템 및 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법 | |
| KR101666987B1 (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| KR20150112074A (ko) | 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법 | |
| US11442664B2 (en) | Memory system and method of operating the same | |
| KR102511341B1 (ko) | 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법 | |
| KR20180046405A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
| US11016914B2 (en) | Data processing system including memory systems coupled through internal channel | |
| KR20210080987A (ko) | 메모리 장치 및 메모리 장치의 동작방법 | |
| US11922062B2 (en) | Controller and operating method thereof | |
| US11837310B2 (en) | Memory device for correcting pulse duty and memory system including the same | |
| US20220328106A1 (en) | Nonvolatile memory device, operating method thereof, and memory system including the same | |
| US11462272B2 (en) | Memory device and operating method thereof | |
| KR20230039043A (ko) | Ispp방식의 프로그램 동작을 수행하는 비휘발성 메모리 장치 및 그 동작방법 | |
| KR20220146224A (ko) | 캐시 리드 동작을 지원하는 메모리 장치와 메모리 장치의 동작방법 및 메모리 장치를 포함하는 메모리 시스템 | |
| CN115512746A (zh) | 执行增量步进脉冲编程操作的存储器装置及其操作方法 | |
| US10726887B2 (en) | Memory device and operating method of the memory device | |
| KR20220136605A (ko) | 메모리 장치 및 메모리 장치의 동작방법 | |
| KR20220005852A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
| US11645008B2 (en) | Memory system and operating method thereof for controlling a multi-plane read operation | |
| KR20200034312A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| KR20200071282A (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
| US11309038B2 (en) | Memory device and method of operating the memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |