KR20220143339A - 계통전압 측정이 없는 계통 연계 인버터 제어 시스템 - Google Patents

계통전압 측정이 없는 계통 연계 인버터 제어 시스템 Download PDF

Info

Publication number
KR20220143339A
KR20220143339A KR1020210049736A KR20210049736A KR20220143339A KR 20220143339 A KR20220143339 A KR 20220143339A KR 1020210049736 A KR1020210049736 A KR 1020210049736A KR 20210049736 A KR20210049736 A KR 20210049736A KR 20220143339 A KR20220143339 A KR 20220143339A
Authority
KR
South Korea
Prior art keywords
grid
state
derived
control
gain
Prior art date
Application number
KR1020210049736A
Other languages
English (en)
Other versions
KR102570542B1 (ko
Inventor
이영일
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020210049736A priority Critical patent/KR102570542B1/ko
Publication of KR20220143339A publication Critical patent/KR20220143339A/ko
Application granted granted Critical
Publication of KR102570542B1 publication Critical patent/KR102570542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 기술은 계통전압 측정이 없는 계통 연계 인버터 제어 시스템이 개시된다. 본 기술의 구체적인 예에 따르면, d축 및 q축 프레임의 계통측 전류 및 전압으로 불확실성이 반영된 외란에 대한 상태 및 추정 상태로부터 최적 추적 이득을 도출한 다음 도출된 최적 추적 이득으로 추정 외란이 반영된 추정 상태를 도출하며, 상기 도출된 추정 상태와 정상 상태의 추정 상태의 차로 도출된 비용함수를 기반으로 불확실성 및 계통측 임피던스의 변동이 반영하여 제어 이득을 도출하기 위한 최적화 문제를 설정한 다음 설정된 최적화 문제의 해로 제어 이득을 도출한 후 도출된 제어 이득으로 제어 입력을 도출하며, 도출된 제어 입력으로 게이트 신호를 생성함에 따라, 계통측 전압을 측정하기 위한 별도의 센서 없이 계통측 전류만을 측정하여 외란 및 계통 임피던스 변동에 대해 강인하게 계통 연계 인버터 시스템의 계통전류를 정상 상태의 오차 없이 제어할 수 있고, 경량의 계통 연계 인버터 시스템을 구현할 수 있으며, 이에 시스템의 성능을 향상시킬 수 있다.

Description

계통전압 측정이 없는 계통 연계 인버터 제어 시스템{APPARATUS FOR CONTROLLING GRID CONNECTED POWER CONVERTERS WITHOUT GRID VOLTAGE SENSORS}
본 발명은 계통전압 측정이 없는 계통 연계 인버터 제어 시스템에 관한 것으로, 더욱 상세하게는 계통측 전압을 측정하기 위한 별도의 센서 없이 계통측 전류만을 측정하여 외란 및 계통 임피던스 변동에 대해 강인하게 계통 연계 인버터 시스템의 계통전류를 정상 상태의 오차 없이 제어할 수 있도록 한 기술에 관한 것이다.
신재생 발전의 증가와 ESS 활용성 증가로 인해서 이들을 전력계통에 연계하는 계통연계 인버터의 사용이 늘어나고 있다.
이러한 계통연계 인버터는 스위칭 노이즈가 계통에 인가되는 것을 줄이기 위해 LCL 필터를 사용하고 있으나, LCL 필터 사용으로 인해 공진 주파수 성분의 크게 증폭되고, 이러한 공진 주파수의 증폭에 대한 계통의 변화에도 강인한 제어 시스템이 필요하다.
LCL 계통연계 인버터 제어에서 공진주파수 성분을 줄이는 제어 시스템은 크게 수동저감(passive damping)와 능동저감(active damping) 방식이 있다. 수동저감 방식은 별도의 저항 등을 사용해야 하기 때문에 효율이 떨어지는 문제가 있어서 최근에는 능동 저감 방식이 많이 연구되고 있다.
능동저감 방식 중 전압측정에 의한 가상저항 방식을 제어 시스템은 계통 전류 및 전압의 측정 장치가 별도로 필요할 뿐만 아니라 공진주파수 감쇄 외 여러 가지 외란의 영향을 제거하도록 설계되어야 한다.
하지만 외란 제거 기능을 가진 능동저감 방식의 제어 시스템은 LCL필터의 모든 상태를 측정하여야 하고, 계통전류 만을 측정하여 외란을 제거하는 제어 시스템의 경우 제어기의 차수가 과도하게 되거나 제어기의 파라메터 설정이 어려운 단점을 가진다.
따라서 본 발명은 계통측 전압을 측정하기 위한 별도의 센서 없이 계통측 전류만을 측정하여 외란 및 계통 임피던스 변동에 대해 강인하게 계통 연계 인버터 시스템의 계통전류를 정상 상태의 오차 없이 제어할 수 있는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템을 제공하고자 함에 있다.
본 발명은 계통측 임피던스에 체계적으로 튜닝하면서 계통의 불확실성을 고려하여 경량의 계통 연계 전력 시스템에 구현할 수 있는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템을 제공하고자 함에 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
전술한 목적을 달성하기 위한 일 실시 예의 양태에 의하면, 계통전압 측정이 없는 계통 연계 인버터 제어 시스템은,
다수의 스위칭 소자로 구비되어 입력된 직류 전원을 교류 전원으로 변환하는 인버터부의 각 상의 출력측에 각각 접속되어 교류 전원에 포함된 노이즈 성분을 제거하는 필터부를 포함하고,
상기 필터부는,
인버터부의 각 상의 출력측에 각각 접속되는 인버터측 인덕터, 인버터측 인덕터의 각 상의 출력단에 각각 접속되는 커패시터, 상기 커패시터의 각 상의 출력단에 각각 접속되는 계통측 인덕터로 구비되고,
상기 계통전압 측정이 없는 계통 연계 인버터 제어 시스템은
상기 필터부의 변동하는 계통측 전압 및 전류를 기초로 외란이 반영된 상태에 대해 최적 추적 이득과, 추정 상태 및 안정 상태의 오차로 도출된 비용함수를 토대로 설정된 최적화 문제에 계통측 임피던스의 변동 및 불안정성이 반영되어 도출된 제어 이득을 토대로 상기 인버터부의 게이트를 신호를 생성하는 제어장치를 더 포함하는 것을 특징으로 한다.
바람직하게 상기 제어장치는,
a, b, c 프레임의 계통측 인덕터 전류를 d축 및 q축 프레임으로 변환하여 변동하는 계통측 인덕터 전류를 동기화 기준 프레임(SRF: Synchronous Reference Frame)으로 고정하는 좌표 변환기;
d, q 축 프레임의 인버터측 인덕터 전류, 커패시터 전압, 및 계통측 인덕터 전류를 토대로 도출된 상태 및 외란을 포함하는 결합 상태와 추정 결합 상태의 차로 동적 결합 추적 오차를 도출한 다음 도출된 동적 결합 추적 오차가 0으로 수렴하는 최적 추적 이득을 도출한 후 도출된 최적 추적 이득으로 추정 상태를 출력하고, 상기 좌표 변환기에 대한 계층측 외란에 대해 PLL(phase-locked loop) 접근법을 이용하여 계통 위상각을 도출하는 상태 및 외란 관측기;
상기 상태 및 외란 관측기의 추정 상태 및 계통측 인덕터 전류를 토대로 계통측 임피던스 변동에 강인한 제어 이득을 도출하고 도출된 제어 이득으로 연산된 제어 입력을 도출하는 모델 예측 제어기; 및
상기 모델 예측 제어기의 제어입력과 상태 및 외란 관측기의 계통 위상각으로 공간 벡터 PWM 방식을 수행하여 상기 인버터부의 각 스위칭 소자의 게이트 신호를 생성하는 게이트 신호 생성기를 포함할 수 있다.
바람직하게 상기 모델 예측 제어기는,
상태 및 외란 관측기로부터 전달받은 추정 상태와 안정 상태 간의 차를 토대로 상태 추적 오차를 도출하고 안정 제어 입력 및 제어 입력의 차를 토대로 제어 입력 추적 오차를 각각 도출하고,
도출된 상태 추적 오차 및 제어 입력 추적 오차를 토대로 비용함수를 도출하며,
도출된 비용 오차로 비용함수의 가중치를 도출한 다음 도출된 가중치와 제어 성능을 조절하기 위한 튜닝 계수를 부가한 다음 선행 행렬 부등식(LMI: Linear Matrix Inequality)을 이용하여 비용 오차가 감소되는 최적화 문제를 설정하며,
최적화 문제의 해로 제어 이득을 도출하고,
도출된 제어 이득을 토대로 제어 입력을 도출한 다음 도출된 제어 입력을 상기 게이트 신호 생성기로 전달하도록 구비될 수 있다.
바람직하게 상기 모델 예측 제어기는,
상기 제어 입력에 대한 제어 성능이 기 정해진 기준에 도달하지 아니한 경우 상기 부가된 튜닝 계수를 증가한 다음 비용 오차가 감소되는 최적화 문제를 재설정하도록 구비될 수 있다.
바람직하게 상기 모델 예측 제어기는,
계통측 임피던스의 변동에 대해 기 정해진 기준 강인성에 도달하지 아니한 경우 변동하는 계통측 인덕터 전류에 대한 상계치와 하한치에 대한 스칼라값을 증가한 다음 비용 오차가 감소하는 최적화 문제를 재설정하도록 구비될 수 있다.
일 실시 예에 따르면, d축 및 q축 프레임의 계통측 전류 및 전압으로 불확실성이 반영된 외란에 대한 상태 및 추정 상태로부터 최적 추적 이득을 도출한 다음 도출된 최적 추적 이득으로 추정 외란이 반영된 추정 상태를 도출하며, 상기 도출된 추정 상태와 정상 상태의 추정 상태의 차로 도출된 비용함수를 기반으로 불확실성 및 계통측 임피던스의 변동이 반영하여 제어 이득을 도출하기 위한 최적화 문제를 설정한 다음 설정된 최적화 문제의 해로 제어 이득을 도출한 후 도출된 제어 이득으로 제어 입력을 도출하며, 도출된 제어 입력으로 게이트 신호를 생성함에 따라, 계통측 전압을 측정하기 위한 별도의 센서 없이 계통측 전류만을 측정하여 외란 및 계통 임피던스 변동에 대해 강인하게 계통 연계 인버터 시스템의 계통전류를 정상 상태의 오차 없이 제어할 수 있고, 경량의 계통 연계 인버터 시스템을 구현할 수 있고, 이에 시스템의 성능을 향상시킬 수 있다.
본 명세서에서 첨부되는 다음의 도면들은 본 발명의 바람직한 실시 예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 일 실시예의 계통 연계 인버터 제어 시스템의 전체 구성도이다.
도 2는 도 1의 상태 및 외란 관측기와 모델 예측 제어기의 세부 구성도이다.
도 3은 일 실시예의 상태 및 외란 관측기의 주파수 응답 그래프이다.
도 4는 일 실시예의 튜닝 계수 변동에 대한 제어 성능을 보인 예시도이다.
도 5는 일 실시예의 계통측 전류의 튜닝 성능을 보인 그래프이다.
도 6은 일 실시예의 계통측 전류 응답 결과를 보인 비교 예시도이다.
도 7은 일 실시예의 b 위상의 계통측 전압 강하를 보인 그래프이다.
도 8은 일 실시예의 기준 전류 변경 시 추정 계통 전류를 보인 그래프이다.
도 9는 일 실시예의 계통측 전류의 오차를 보인 도이다.
도 10은 일 실시예의 실측 계통측 전압과 위상각을 보인 그래프이다.
도 11은 일 실시예에 의거한 SRF의 계통측 전류를 보인 예시도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서는 계통 연계 인버터 시스템의 제어장치의 동작 원리, 분석 및 설계 예를 상세하게 설명하고, 분석 및 설계 예에 기초하여 구현된 실험 결과에 의하여 일 실시 예의 동작, 유효성 및 특징을 확인한다.
도 1은 일 실시 예에 적용되는 계통 연계 인버터 시스템의 구성을 보인 도면으로서, 도 1을 참조하면, 계통 연계 인버터 시스템은 인버터부(1) 및 필터부(2)를 포함할 수 있다.
인버터부(1)는 6개의 IGBT(insulated gate bipolar transistor) 스위칭 소자를 포함하여 외부로부터 입력되는 직류전원 VDC를 교류전원으로 변환한다.
필터부(2)는 인버터부(1)의 각 상의 출력단에 각각 접속되는 인버터측 인덕터 L1, 각 상의 인버터측 인덕터 L1의 출력단에 각각 접속된 커패시터 Cf, 각 상의 커패시터 Cf의 각 상의 출력단에 각각 접속된 계통측 인덕터 L2, 및 각 인덕터 L1, L2에 직렬로 연결된 기생 저항 R1, R2로 이루어진 LCL 필터의 구성을 갖추며, 인버터부(1)의 교류 전원에 포함된 노이즈를 제거한다. 그리고 필터부(2)를 통과한 교류 전원은 3상 계통 eabc에 입력된다.
한편, 일 실시예의 계통 연계 전력 시스템은 IGBT 스위칭 소자의 게이트 신호를 생성하는 제어장치(100)를 더 포함할 수 있다. 도 1에 도시된 제어장치(100)는 별도의 전압 측정 센서 없이 외란 및 계통측 임피던스의 변동에 대해 전력 시스템의 강인성을 향상시키기 위한 실시 예로, 일 실시 예와 관련된 구성 요소들만이 도시되어 있다. 따라서, 도 1에 도시된 구성 요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 실시 예와 관련된 기술분야에서 통상의 지식을 가진 자라면 이해할 수 있다. 이에 제어장치(100)는 좌표 변환기(110)를 포함할 수 있다.
좌표 변환기(110)는 변동하는 계통측 인덕터 전류(iL2)를 동기화 기준 프레임(SRF: Synchronous Reference Frame)으로 고정하기 위해, a, b, c 프레임을 d축 및 q축 프레임으로 변환한다. 이에 d축 및 q축 프레임의 인버터부(1)의 각 출력 전압
Figure pat00001
,
Figure pat00002
과 인버터측 인덕터 전류
Figure pat00003
,
Figure pat00004
및 커패시터(Cf) 전압
Figure pat00005
,
Figure pat00006
각각은 다음 식 1a 및 1f으로 나타낼 수 있다.
Figure pat00007
그리고 상태 공간
Figure pat00008
, y(t)는 하기 식 2로 나타낼 수 있다.
Figure pat00009
(2)
여기서, 상태 벡터
Figure pat00010
는 계통측 인덕터 전류 i 2 , 인버터 측 인덕터 전류 i 1 , 및 커패시터 전압 v c 로 나타낼 수 있고, 제어 입력 벡터
Figure pat00011
는 인버터부(1)의 출력 벡터 v in 로 나타낼 수 있으며,
Figure pat00012
는 계통측 전압 벡터 e로 나타낼 수 있다.
각각의 행렬 A c , B c , C c 과 E c 는 다음과 같이 나타낼 수 있으며, 여기서, w는 계통측 전압의 각(angular) 주파수이다.
Figure pat00013
(2)의 상태 공간
Figure pat00014
, y(t)은 이산 모델을 통해 주파수 영역의 상태 공간
Figure pat00015
,
Figure pat00016
이 도출되고, 이에 샘플링 시간 Ts에 대한 상태 공간
Figure pat00017
,
Figure pat00018
각각은 다음과 같다.
Figure pat00019
(3)
여기서, 각 행렬 A d , B d , C d , 및 E d 각각은
Figure pat00020
로 정의된다.
한편, 불확실성 계통 전압 즉, 외란 d(k)는 상수로 하기 (4)와 같다.
d(k+1) = d(k) (4)
일 실시예는 회로의 복잡성을 줄이기 위해 별도의 전압 센서 없이 측정된 계통측 인덕터 전류
Figure pat00021
,
Figure pat00022
를 사용하고, 이에 제어장치(100)는 상태 및 외란 관측기(130)을 더 포함할 수 있다.
상태 및 외란 관측기(130)는 상태 x(k) 및 외란 d(k)을 포함하는 결합 공간 z(k+1), y z (k)를 도출할 수 있고, 여기서, 결합 공간 z(k+1), y z (k)는 하기 (4) 및 (5)로 나타낼 수 있다.
Figure pat00023
(5)
Figure pat00024
(6)
여기서,
Figure pat00025
,
Figure pat00026
이다.
한편, 상태 및 외란 관측기(130)는 측정된 계통측 인덕터 전류
Figure pat00027
,
Figure pat00028
를 기반으로 상태 및 외란을 추정하여 추정 상태
Figure pat00029
및 추정 외란
Figure pat00030
를 출력하고 추정 상태
Figure pat00031
및 추정 외란
Figure pat00032
는 다음 (7)과 (8)로 정의된다. 즉, 임의의 단위 시간 k에 대해 추정 상태
Figure pat00033
및 추정 외란
Figure pat00034
각각은 다음과 같다.
Figure pat00035
(7)
Figure pat00036
(8)
여기서, L P , L I 는 이득 행렬이다.
그리고, 상태 및 외란 관측기(130)은 도출된 추정 상태
Figure pat00037
및 추정 외란
Figure pat00038
을 포함하는 추정 결합
Figure pat00039
를 도출되며, 도출된 추정 결합
Figure pat00040
는 0으로 수렴된다. 이에 추정 결합
Figure pat00041
은 다음 식 (9)로 정리된다.
Figure pat00042
(9)
여기서,
Figure pat00043
이고,
Figure pat00044
이다.
그리고 상태 및 외란 관측기(130)는 (9)에 대한 최적화 문제의 해로 최적 추적 이득 L z 을 도출할 수 있다.
즉, 최적 추적 이득 L z 를 도출하기 위해, 식 9의 추정 결합 상태
Figure pat00045
와 식 (5)의 결합 상태 z(k+1)의 차로부터 결합 오차
Figure pat00046
가 도출되고, 도출된 결합 오차
Figure pat00047
의 해로 최적 추적 이득 L z 가 도출된다. 즉, 도출된 최적 추적 이득 L z 는 하기 식 (10)으로부터 도출될 수 있다.
Figure pat00048
(10)
결합 오차
Figure pat00049
의 안정성은 안정성 행렬에 종속되므로 식 (11)로 나타낼 수 있다.
Figure pat00050
(11)
최적 추적 이득 L z 의 안정화 이득을 결정하기 위해 결합 오차
Figure pat00051
에 대한 타원 세트(ellipsoidal set)는 하기와 같이 정의된다.
Figure pat00052
(12)
초기 결합 오차
Figure pat00053
가 타원 세트에 속한다고 가정하면, 즉,
Figure pat00054
다음 시점 k+1에서 초기 결합 오차는 더 작은 타원 세트
Figure pat00055
로 조정되며, 이에 더 작은 타원 세트
Figure pat00056
는 다음과 같이 나타낼 수 있다.
Figure pat00057
(13)
(10)에 의거, 하기 (14)의 조건을 만족한다면 모든 결합 오차
Figure pat00058
에 대해, 현재 시점 k을 기준으로 시점 k+1의 결합 오차
Figure pat00059
의 타원 세트는
Figure pat00060
로 결정된다.
Figure pat00061
(14)
초기 결합 오차
Figure pat00062
가 0으로 수렴할 때까지 반복하여 더 작은 타원 세트가 설정된다. 식 (14)에서 양 정치 행렬(Positive Definite Matrix) P 0 가 크면 클수록 수렴 속도가 빨라지므로 최대 P 0 를 도출하기 위해 (14)는 하기 (15)로 정리된다.
Figure pat00063
(15)
이에 슐러 보수(Schur complement)를 적용하면, (15)는 행렬 형식의 하기 (16)으로 정리된다.
Figure pat00064
(16)
여기서, Y=P 0 L z 라고 하면, (16)은 다음 (17)로 정리된다.
Figure pat00065
(17)
한편, (17)에 대한 고유값 문제는 다음 (18)로 공식화할 수 있다.
Figure pat00066
(18)
(18)에서, MATLAB LMI(Linear Matrix Inequality) 툴을 이용하여 (17)의 최적화 문제 해 P, Po, Y를 얻을 수 있다. P, Po, Y 가 도출되면, 상태 변수 추정 이득 L p 과 외란 추정 이득 L I 행렬
Figure pat00067
는
Figure pat00068
로부터 도출될 수 있다.
그리고 계통 위상 각은 동기화를 용이하기 하도록 PLL(phase-locked loop) 접근법을 이용하여 좌표 변환기(110)에 대한 계층 전압
Figure pat00069
에 의거 도출된다.
한편 제어장치(100)는 변동하는 계통 전류에 대해 강인한 모델 예측 제어기(MPC: Model Predictive Control 150)를 더 포함할 수 있다. 모델 예측 제어기(150)는 각 단위 시간 별 계통 전류
Figure pat00070
가 기준 전류를 토대로 상태 및 제어 입력 오차를 정의할 수 있다.
즉, 모델 예측 제어기(150)는 비용함수를 정의하기 위해 주어진 기준 전류
Figure pat00071
을 기반으로 안정 상태 x * 을 설정하며, 안정 상태 x * 은 다음 (19)로 나타낼 수 있다.
Figure pat00072
(19)
여기서, 상태
Figure pat00073
이고, 제어 입력
Figure pat00074
이다.
그리고 불확실한 계통 전압인 외란 d(k)은 추정 외란
Figure pat00075
로 대체된다. 기준 전류
Figure pat00076
,
Figure pat00077
에 대해, 식 19의 x * 의 안정 상태 변수들은 하기 (20) 내지 (23)으로 각각 연산될 수 있다.
Figure pat00078
(20)
Figure pat00079
(21)
Figure pat00080
(22)
Figure pat00081
(23)
그리고 안정 제어 입력 u * 는 다음 (24) 및 (25)로 각각 결정될 수 있다.
Figure pat00082
(24)
Figure pat00083
(25)
그리고, 모델 예측 제어기(150)는 동적 상태 추적 오차 e(k+1)를 기반으로 비용 함수를 정의할 수 있으며 비용 함수 J(k)는 하기 식 (26)으로 정의된다.
Figure pat00084
(26)
여기서,
Figure pat00085
는 가중 행렬이고, 상태 추적 오차
Figure pat00086
이며, 제어 입력 추적 오차
Figure pat00087
이다.
여기서, 동적 상태 추적 오차 e(k+1)는 식 (3)의 동적 상태 변수 x(k+1)및 식 (19)의 안정 상태 변수 x * 에 의거 유도되며, 동적 상태 추적 오차 e(k+1)는 다음 (27) 내지 (29)로 각각 나타낼 수 있다.
Figure pat00088
(27)
Figure pat00089
(28)
Figure pat00090
(29)
여기서, 제어 이득 K는 비용함수 J(k)가 점차적으로 감소하도록 결정되며, K=0(즉, u(k)=u * (k))일 때 비용함수 J(k)의 감소 단조성을 결정하기 위해 가중 행렬 W는 먼저 결정되어야 한다.
즉, (26) 내지 (28)에서 K=0 이면, 비용 추적 오차는 다음 (29a)로 도출될 수 있다.
Figure pat00091
(29a)
여기서, 0이 아닌 모든 음의 상태 추적 오차 e(k)에 대해 가중 행렬 W는 하기 (29b)로 결정된다.
Figure pat00092
(29b)
여기서,
Figure pat00093
는 공칭 시스템의 지수적 감소율(decay rate)이며, (29b)에서 기 정해진 가중 행렬 W를 기반으로 선형 행렬 부등식(LIM, Linear Matrix Inequality)을 이용하여 0이 아닌 안정된 제어 이득 K 가 도출된다.
한편 (26) 내지 (28)을 정리하면 비용 함수 오차는 하기 (30)으로 나타낼 수 있다.
Figure pat00094
(30)
여기서,
Figure pat00095
이다. 이에 하기 (31)을 통해 비용 함수가 단조롭게 감소한다는 것을 확인할 수 있다.
Figure pat00096
(31)
그리고 (31)에서 제어 이득 K를 조정한 다음 식 32의 튜닝 계수
Figure pat00097
를 부가한 u(k)=u * (k)의 결과에 따라
Figure pat00098
이고,
Figure pat00099
이 증가하면 제어 입력 u(k)는 안정 제어 입력 u * (k)의 범위를 벗어날 수 있다.
Figure pat00100
(32)
이 후 모델 예측 제어기(150)는 (31) 및 (32)에 대해 LMI로 변환되고, 이에 하기 (33a) 내지 (33c)의 최적화 문제가 설정된다.
Figure pat00101
(33a)
Figure pat00102
(33b)
Figure pat00103
(33c)
(33a) 내지 (33c)에서 주어진 비용 함수 오차의 지수적 감소율
Figure pat00104
를 최소화하는 최적화 문제의 해인 제어 이득 K를 도출하고 연산된 비용 함수 오차는 가장 빠르게 수렴된다.
한편, 모델 예측 제어기(150)는 계통측 임피던스 변동에 대한 강인성을 향상시키기 위해 계통 이득이 0이라는 가정 하에서 제어 이득 K을 도출하는 구성을 갖춘다. 즉, 계통 임피던스 변동을 완화하기 위해, 계통 임피던스는 계통측 인덕터 L 2 와 직렬로 연결되므로 (17) 및 (33a) 내지 (33c)에 의해 설정된 최적화 문제에 대한 LMI는 계통측 인덕터 L 2 의 불확실성을 고려하여야 하고, 이에 계통측 인덕터 L 2 의 불확실성은 다음 (34a)의 상계치(upper bound) 및 하계치(low bound) 내에 존재한다.
Figure pat00105
(34a)
여기서,
Figure pat00106
은 공칭 값이고, μ는 계통측 인덕터 L 2 의 한계치와 상한치 사이의 스칼라값이다.
그리고 시스템 행렬 A d 는 하기 (34b)의 폴리토픽 불확실성 세트(polytopic uncertain set)
Figure pat00107
에 속한다.
Figure pat00108
(34b)
또한 (33b)의 최적화 문제는 폴리토픽 불확실성 세트(polytopic uncertain set)의 상계치 및 하계치 각각의 경계에 대해, 하기 (35a) 내지 (35c)을 사용하여 폴리토픽 불확실성 세트
Figure pat00109
에 속하는 지를 확인하여야 한다.
Figure pat00110
(35a)
Figure pat00111
(35b)
Figure pat00112
(35c)
(17)은 (35b)와 유사하게 변형될 수 있다.
한편, 모델 예측 제어기(150)는 시간 지연을 보상하는 구성을 갖춘다. 즉, 상태 및 외란 관측기(130)의 추정 상태
Figure pat00113
에 대한 단위 시간 별 시간 지연은 연산 시간과 PWM 구현으로 인해 항상 존재하고, 시간 지연을 보상하기 위해, 모델 예측 제어기(150)는 현재 단위 시간 k+1을 기준으로 이전 단위 시간 k에 대해 상태에 대한 예측을 실행한 다음 현재 단위 시간 k+1에 대해 추정된 상태 대신 이전 단위 시간 k의 예측 상태
Figure pat00114
를 사용하여 제어 입력 u(k)을 획득한다.
이때 이전 단위 시간 k에 대한 현재 단위 시간 k+1의 예측 상태
Figure pat00115
는 다음 (36)으로부터 연산될 수 있다.
Figure pat00116
(36)
이에 제어 입력 u(k)은 다음 (37)로 구현된다.
Figure pat00117
(37)
여기서 제어 이득 K는 (35a) 내지 (35c)에서 설정된 최적화 문제의 해로 도출될 수 있다.
이에 일 실시예는 단계 1에서, (5) 및 (6)으로 시계열의 상태 및 외란을 주파수 영역으로 변환한 다음 단계 2에서, (9)에 의거 도출된 추정 결합 상태에 포함된 최적 이득 Lz를 (18)의 해로 도출되며, 단계 3에서, (29b)와 (33a) 내지 (33b)의 해에 의거 주어진 튜닝 계수
Figure pat00118
의 초기 값에 대해, 도출된 가중 행렬 W 및 제어 이득 K을 (37)의 제어 입력 u(k)에 적용한다.
그리고, 단계 4에서, 제어 성능이 충분히 빠르지 아니한 경우 튜닝 계수
Figure pat00119
를 증가하여 상기 단계 3으로 진행한다.
이 후 단계 5에서, (18) 및 (35a) 내지 (35c)의 해로, 계통측 인덕터 L 2 의 하계치와 상계치 사이의 스칼라 값 μ=1에 대해, 상태 및 외란 관측기(130)의 최적 이득 Lz와 모델 예측 제어기(150)의 제어 이득 K를 획득하고, 단계 6에서, 시스템 성능이 계통 임피던스 변동에 강인하지 아니한 경우 스칼라 값 μ를 증가한 다음 단계 5를 반복 수행한다.
그리고, 계통 연계 전력 시스템은 전술한 단계 1 내지 5를 통해 도출된 최적 추적 이득을 통해 추정 상태와 위상각을 도출한 다음 도출된 추정 상태를 기초로 제어 이득을 도출하고 도출된 제어 이득으로 연산된 제어 입력과 계통 위상각을 토대로 인버터부(1)의 스위칭 소자 S1~S6의 게이트 신호를 생성하는 게이트신호 생성기(170)를 더 포함할 수 있다.
게이트신호 생성기(170)는 상기 모델 예측 제어기의 제어입력과 상태 및 외란 관측기의 계통 위상각으로 수신하여 공간 벡터 PWM 방식으로 인버터부(1)의 게이트 신호를 생성할 수 있으며, 공간 벡터 PWM 방식으로 인버터부(1)의 게이트 신호를 생성하는 일련의 과정은 공간 벡터 PWM 방식으로 인버터부의 게이트신호를 생성하는 통상의 과정과 동일 또는 유사하다.
한편 도 2는 제어장치(100)의 상태 및 외란 관측기(130) 및 모델 예측 제어기(150)의 세부 구성을 보인 도면으로서, 도 2를 참조하면, 일 실시예는 필터부(2)의 LCL 공진 주파수 응답이 효과적으로 감소되는지 여부를 결정하기 위해 주파수 응답을 고려한다.
이에 (3)의 상태
Figure pat00120
및 (7)의 추정 상태
Figure pat00121
과 (8)의 추정 외란
Figure pat00122
은 (28)의 제어 입력 u(k) 로 정리하면 다음 (38)과 같다.
Figure pat00123
(38)
그리고, (20) 내지 (23)의 안정 상태 x * 다음 (39)로 정리된다.
Figure pat00124
(39)
그리고, (24) 및 (25)로부터, 안정 상태 제어 입력 u * 는 하기 (40)으로 정리된다.
Figure pat00125
(40)
그리고, (38) 내지 (40)을 정리하면 각 상태
Figure pat00126
, 추정 상태
Figure pat00127
및 추정 외란
Figure pat00128
는 다음 41로 도출된다.
Figure pat00129
(41)
도 2를 참조하면, (41)에 의거 주파수 도메인에 대해 기준 전류
Figure pat00130
에서 전달 함수 y(k)은 폐루프 회로와 추정 상태
Figure pat00131
및 추정 외란
Figure pat00132
의 피드백 루프가 연결 해제된 개방루프 회로가 포함됨을 알 수 있다.
이에 폐루프 회로와 개방루프 회로 각각은 다음 (42) 및 (43)로 나타낼 수 있다.
Figure pat00133
(42)
Figure pat00134
(43)
여기서,
Figure pat00135
이에 폐루프 회로와 개방 루프 회로의 주파수 응답 비교를 통해 필터부(2)의 LCL 공진 주파수 성분의 억제가 확인된다.
이를 위해 상태 x k 에 대한 z 변환을
Figure pat00136
라고 가정하면 폐루프 회로와 개방 루프 회로 각각에 대한 z 도메인을 다음 (44) 내지 (49)로 각각 나타낼 수 있다.
Figure pat00137
(44)
Figure pat00138
(45)
Figure pat00139
(46)
Figure pat00140
(47)
여기서,
Figure pat00141
(48)
Figure pat00142
(49) 이다.
일 례로, 공진 주파수 성분의 억제를 입증하기 위해 표 1에 제공된 매개 변수를 사용하는 필터부(2)에 대해 폐루프 회로 및 개방루프 회로에 대한 주파수 응답을 평가한다. 이때 40V의 계통 전압은 절연 변압기를 사용하여 배터리 용량이 충족된다.
[표 1]
Figure pat00143
(48) 및 (49)의 전달 함수 행렬은
Figure pat00144
와
Figure pat00145
에서
Figure pat00146
로의 전달 함수이다.
도 3은
Figure pat00147
= 5 및 μ=1.15 일 때
Figure pat00148
에서
Figure pat00149
로의 전달함수(기준 추적)와 d(k)에서 y(k)(외란 제거)의 주파수 응답을 보인 그래프로서, 개방루프 회로(49)의 크기와 위상은 도 3의 (a) 및 (b)의 파란색 점선으로 나타내고 있으며, 이에 기본 주파수에는 피크가 있고, 고정 기준 프레임에서 동기 프레임으로 양을 변환하는 Park 변환으로 인해 필터 공진 주파수 부근에 두 개의 피크가 있음을 알 수 있다.
또한 개방루프 회로의 경우와 달리 폐루프 회로 (48)의 크기와 위상은 주파수 응답에서 도 3의 (a) 및 (b)에서 빨간색 실선으로 표시되며, 이에 필터 공진은 크기가 0보다 큰 급격한 위상 천이를 일으켜 불안정이 초래됨을 확인할 수 있다.
도 3의 (a)는 동기화 기준 프레임에서 폐루프 회로의 기준 추적 기능을 나타내고 있으며, 폐루프 전달 함수의 DC 이득은 폐루프 회로의 0 위상 각과 일치하고 이에 기본 주파수에서 높은 계통측 전류 품질을 달성할 수 있음을 알 수 있다.
도 3의 (b)에 도시된 SRF의 외란 제거 특성에 의거, 일 실시예의 필터 공진 주파수 성분이 효과적으로 감쇠됨을 확인할 수 있다.
도 4는 튜닝 계수
Figure pat00150
변동에 대한 제어 성능을 보인 도면으로서, 도 4를 참조하면 튜닝 계수
Figure pat00151
이 0.1에서 12까지 증가할 때 제어 성능을 향상됨을 알 수 있고,
Figure pat00152
가 12 이상일 때 오버 슈트가 발생됨을 알 수 있다.
도 5는 t=0.15초에서 계통 임피던스가 0에서 0.9mH로 변환될 때 μ 값 변동에 따른 전류의 튜닝 성능을 보인 그래프로서, a)는 d 축 계통측 전류이고, (b)는 q축 계통측 전류이다. 도 5를 참조하면, 계통측 임피던스가 t = 0.15s에서 변할 때 μ의 다른 값에 대한 d 축과 q 축의 계통측 전류에 의거 μ = 1.15로 강인한 상태 및 외란 관측기(130)의 최적 이득 Lz 및 모델 예측 제어기(150)의 제어 이득 K을 얻을 수 있으며 시스템 성능이 향상됨을 알 수 있다.
도 6은 일 실시예에 의거한 계통측 전류 응답 결과와 기존의 LQR을 이용한 계통측 전류 응답 결과를 보인 그래프로서, 기준 전류는 t = 0.2s에서 5A에서 10A로 변경된 경우 일 실시예에 의거한 계통측 전류는 빠른 과도 및 비 오버 슈트 응답을 나타냄을 알 수 있다. 또한, 기준 전류가 5A에서 10A로 단계 변경 시 일 실시예에 의거한 계통측 전류는 오버 슈트없이 우수한 성능을 나타낸다.
그러나, 기존의 LQR 제어에 의거한 계통측 전류는 t = 0.2s에서 5A에서 10A로 변경 시 및 단계적 변경 시 모두 오버 슈트가 나타냄을 알 수 있고, 또한, 기존의 LQR 제어에 의거한 성능은 동기 및 abc 기준 프레임에서 진동하는 반면 일 실시예에 의거한 성능은 진동없이 우수함을 확인할 수 있다.
도 7은 일 실시예에 의한 t = 0.15 초에서 15 %의 b 위상의 계통측 전압 강하를 보인 그래프로서, (a)는 계통측 전류이고 (b) 측정 및 추정된 계통측 전압이다.
도 7을 참조하면, 일 실시예는 t = 0.1초 ~ t = 0.15초의 평형 계통측 전압에서 동작되고, t = 0.15초 ~ t = 0.2초의 불평형 계통측 전압에서 동작되며, t = 0.15 초 후에 약간의 불균형 전류가 관측됨을 알 수 있다. 또한, 외란은 불균형 계통측 전압에서 계통측 전압이 효율적으로 추정됨을 알 수 있다.
도 8은 일 실시예에 의거한 기준 전류가 5A에서 10A로 변경될 때 추정 계통 전류를 보인 그래프로서, (a)를 참조하면, 추정 계통 전류는 실측된 계통 전류와 일치함을 확인할 수 있고, (b)를 참조하면, 파형 프레임의 추정 계통 전류를 확인할 수 있다.
도 9는 추정 계통측 전류를 평가하기 위해 정상 상태 조건에서 기준 전류가 5A에서 10A로 전환될 때 실측 계통측 전류와 추정 계통측 전류 사이의 오차를 보인 그래프로서, 도 9의 (a) 및 (b)를 참조하면, d 축 및 q 축 계통측 전류는 정상 상태에서 오차의 크기가 0.5A 미만임을 알 수 있습니다. 전환 과정에서 d 축 및 q 축 계통측 전류는 약간 증가했지만 정상 상태 수준으로 빠르게 감소된다.
도 10은 계통측과의 동기화를 설명하기 위해 스타트 업 동안 실측 계통측 전압 및 추정된 위상 각을 보인 그래프로서, 추정 계통측 전압으로부터 도출된 추정 계통측 위상 각은 실측 계통측 전압과 일치됨을 알 수 있습니다.
도 11은 일 실시예에 의거한 모델 예측 제어기(150)의 동적 성능과 기존의 기존 LQR 방식에 의거한 동적 성능을 비교하기 위해, 기준 전류가 5A에서 10A로 변화 할 때 SRF의 계통측 전류를 보인 그래프로서, 기존의 LQR 기법에 의거한 계통측 전류는 일 실시예에 의거한 계통측 전류보다 더 높은 발진 및 오버 슈트를 나타내며, 이에 일 실시예에 의거한 계통측 전류 제어가 기존의 LQR 기법을 이용한 계통측 전류 제어가 향상됨을 알 수 있다.
이에 일 실시 예는 별도의 전압 센서 없이 계통측 전류 및 전압에 대한 LMI 최적화 기법으로 상태 및 외란에 대한 최적 이득을 도출하고 계통측 임피던스에 강인한 모델 예측 제어기의 제어 이득을 도출함에 따라, 경량의 계통 연계 인버터 시스템을 구현할 수 있고, 기준 전류의 추적 성능 및 동기화가 용이하고 시간 지연에 따른 사전 예측을 수행할 수 있으며, 정상 상태의 시스템 상태와 추적 제어를 정확하게 예측할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims (5)

  1. 다수의 스위칭 소자로 구비되어 입력된 직류 전원을 교류 전원으로 변환하는 인버터부의 각 상의 출력측에 각각 접속되어 교류 전원에 포함된 노이즈 성분을 제거하는 필터부를 포함하고,
    상기 필터부는,
    인버터부의 각 상의 출력측에 각각 접속되는 인버터측 인덕터, 인버터측 인덕터의 각 상의 출력단에 각각 접속되는 커패시터, 상기 커패시터의 각 상의 출력단에 각각 접속되는 계통측 인덕터로 구비되고,
    상기 계통 연계 전력 시스템은
    상기 필터부의 변동하는 계통측 전압 및 전류를 기초로 외란이 반영된 상태에 대해 최적 추적 이득과, 추정 상태 및 안정 상태의 오차로 도출된 비용함수를 토대로 설정된 최적화 문제에 계통측 임피던스의 변동 및 불안정성이 반영되어 도출된 제어 이득을 토대로 상기 인버터부의 게이트를 신호를 생성하는 제어장치를 더 포함하는 것을 특징으로 하는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템.
  2. 제1항에 있어서, 상기 제어장치는,
    a, b, c 프레임의 계통측 인덕터 전류를 d축 및 q축 프레임으로 변환하여 변동하는 계통측 인덕터 전류를 동기화 기준 프레임(SRF: Synchronous Reference Frame)으로 고정하는 좌표 변환기;
    d, q 축 프레임의 인버터측 인덕터 전류, 커패시터 전압, 및 계통측 인덕터 전류를 토대로 도출된 상태 및 외란을 포함하는 결합 상태와 추정 결합 상태의 차로 동적 결합 추적 오차를 도출하고 도출된 동적 결합 추적 오차가 0으로 수렴하는 최적 추적 이득을 도출하며 도출된 최적 추적 이득으로 추정 상태를 출력하며, 상기 좌표 변환기에 대한 계통측 외란에 대해 PLL(phase-locked loop) 접근법을 이용하여 계통 위상각을 도출하는 상태 및 외란 관측기;
    상기 상태 및 외란 관측기의 추정 상태 및 계통측 인덕터 전류를 토대로 계통측 임피던스 변동 및 불확실성이 고려하여 제어 이득을 도출하고 도출된 제어 이득으로 연산된 제어 입력을 도출하는 모델 예측 제어기; 및
    상기 모델 예측 제어기의 제어입력과 상태 및 외란 관측기의 계통 위상각으로 수신하여 공간 벡터 PWM 방식으로 상기 인버터부의 각 스위칭 소자의 게이트 신호를 생성하는 게이트 신호 생성기를 포함하는 것을 특징으로 하는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템.
  3. 제2항에 있어서, 상기 모델 예측 제어기는,
    상태 및 외란 관측기로부터 전달받은 추정 상태와 안정 상태 간의 차를 토대로 상태 추적 오차를 도출하고 안정 제어 입력 및 제어 입력의 차를 토대로 제어 입력 추적 오차를 각각 도출하고,
    도출된 상태 추적 오차 및 제어 입력 추적 오차를 토대로 비용함수를 도출하며,
    도출된 비용 오차로 비용함수의 가중치를 도출한 다음 도출된 가중치와 제어 성능을 조절하기 위한 튜닝 계수를 부가한 다음 선행 행렬 부등식(LMI: Linear Matrix Inequality)을 이용하여 비용 오차가 감소되는 최적화 문제를 설정하며,
    최적화 문제의 해로 제어 이득을 도출하고,
    도출된 제어 이득을 토대로 제어 입력을 도출한 다음 도출된 제어 입력을 상기 게이트 신호 생성기로 전달하도록 구비되는 것을 특징으로 하는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템.
  4. 제3항에 있어서, 상기 모델 예측 제어기는,
    상기 제어 입력에 대한 제어 성능이 기 정해진 기준에 도달하지 아니한 경우 튜닝 계수를 증가한 다음 비용 오차가 감소되는 최적화 문제를 재설정하도록 구비되는 것을 특징으로 하는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템.
  5. 제3항 또는 제4항에 있어서, 상기 모델 예측 제어기는,
    계통측 임피던스의 변동에 대해 기 정해진 기준 강인성에 도달하지 아니한 경우 변동하는 계통측 인덕터 전류에 대한 상계치와 하한치에 대한 스칼라값을 증가한 다음 상기 최적화 문제를 재설정하도록 구비되는 것을 특징으로 하는 계통전압 측정이 없는 계통 연계 인버터 제어 시스템.
KR1020210049736A 2021-04-16 2021-04-16 계통전압 측정이 없는 계통 연계 인버터 제어 시스템 KR102570542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210049736A KR102570542B1 (ko) 2021-04-16 2021-04-16 계통전압 측정이 없는 계통 연계 인버터 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210049736A KR102570542B1 (ko) 2021-04-16 2021-04-16 계통전압 측정이 없는 계통 연계 인버터 제어 시스템

Publications (2)

Publication Number Publication Date
KR20220143339A true KR20220143339A (ko) 2022-10-25
KR102570542B1 KR102570542B1 (ko) 2023-08-24

Family

ID=83803971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210049736A KR102570542B1 (ko) 2021-04-16 2021-04-16 계통전압 측정이 없는 계통 연계 인버터 제어 시스템

Country Status (1)

Country Link
KR (1) KR102570542B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117200229A (zh) * 2023-11-06 2023-12-08 武汉大学 用于提升并网逆变器小干扰稳定性的矢量同步方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377637B1 (ko) * 2014-01-08 2014-03-25 서울과학기술대학교 산학협력단 정상상태 추정치와 모델예측제어 기법을 이용한 무정전 전원장치의 출력 제어장치 및 출력 제어방법
KR20180112596A (ko) * 2017-04-04 2018-10-12 서울과학기술대학교 산학협력단 Lcl 필터 적용 계통연계 인버터의 제어 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377637B1 (ko) * 2014-01-08 2014-03-25 서울과학기술대학교 산학협력단 정상상태 추정치와 모델예측제어 기법을 이용한 무정전 전원장치의 출력 제어장치 및 출력 제어방법
KR20180112596A (ko) * 2017-04-04 2018-10-12 서울과학기술대학교 산학협력단 Lcl 필터 적용 계통연계 인버터의 제어 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Young Il Lee et al., "Model Predictive Control of a Grid-Connected Inverter with LCL Filter using Robust Disturbance Observer", IFAC-PapersOnLine, Vo.52, Is.4, pp.135-140 (2019.9.10)* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117200229A (zh) * 2023-11-06 2023-12-08 武汉大学 用于提升并网逆变器小干扰稳定性的矢量同步方法及系统
CN117200229B (zh) * 2023-11-06 2024-02-09 武汉大学 用于提升并网逆变器小干扰稳定性的矢量同步方法及系统

Also Published As

Publication number Publication date
KR102570542B1 (ko) 2023-08-24

Similar Documents

Publication Publication Date Title
Fang et al. Stability improvement for three-phase grid-connected converters through impedance reshaping in quadrature-axis
Gomes et al. Damping techniques for grid-connected voltage source converters based on LCL filter: An overview
Zhou et al. An improved design of current controller for LCL-type grid-connected converter to reduce negative effect of PLL in weak grid
US9680364B2 (en) Distributed power generation interface
Wu et al. Grid harmonics suppression scheme for LCL-type grid-connected inverters based on output admittance revision
Bajracharya et al. Understanding of tuning techniques of converter controllers for VSC-HVDC
CN109962638B (zh) 电力转换装置
Rodríguez-Cabero et al. Full-state feedback control of back-to-back converters based on differential and common power concepts
Babu et al. Investigation of damping effect of PLL on low-frequency harmonic stability of grid-tied inverter with αβ and dq current control schemes
KR20210078036A (ko) 외란관측기 기반의 모델예측제어를 이용한 무정전전원장치 및 이의 제어 방법
KR102570542B1 (ko) 계통전압 측정이 없는 계통 연계 인버터 제어 시스템
Ma et al. Interaction energy-based stability analysis method and application in grid-tied type-4 wind turbine generator
Debnath et al. Observer-based adaptive control and stabilization of grid-tied inverters under PLL nonlinearities and weak grid
Huang et al. Model‐based discrete sliding mode control with disturbance observer for three‐phase LCL‐filtered grid‐connected inverters
CN114094802B (zh) 一种拓宽正阻尼区间的lcl型逆变器并网装置及方法
Chen et al. Dynamics enhancement for power synchronization control with asymmetric ac voltage controller in strong grids
CN115566922A (zh) 基于回比矩阵重构的并网逆变器中锁相环参数设计方法
Amin Phase-tracking robust-synchronization-loop for grid-connected converters
Lyu et al. Double-Sided Modeling and Stability Analysis for Symmetrical PLL-Synchronized VSC in Weak Grid
Mohamed et al. Comprehensive analysis and stabilization of a B2B HVDC system connecting two extremely weak grids considering the impact of power feedforward compensation
Zhao et al. Investigation of reducing the influence of digital control delay to LCL-type grid-connected inverter
Yasser et al. Natural adaptive observers-based estimation unit for robust grid-voltage sensorless control characteristics in inverter-based DG units
Chen et al. A reconstructed singular return ratio matrix for optimizing design of the pll in grid-connected inverters
CN110649636A (zh) 抑制多电飞机直流电力系统电压振荡的方法及虚拟同步发电机控制装置
Revelles et al. Comparison of current control structures for three-phase four-wire systems in natural frame

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant