KR20220142663A - Memory device using polarizable material - Google Patents

Memory device using polarizable material Download PDF

Info

Publication number
KR20220142663A
KR20220142663A KR1020210048981A KR20210048981A KR20220142663A KR 20220142663 A KR20220142663 A KR 20220142663A KR 1020210048981 A KR1020210048981 A KR 1020210048981A KR 20210048981 A KR20210048981 A KR 20210048981A KR 20220142663 A KR20220142663 A KR 20220142663A
Authority
KR
South Korea
Prior art keywords
oxide storage
storage layer
layer
polarizable material
memory cell
Prior art date
Application number
KR1020210048981A
Other languages
Korean (ko)
Other versions
KR102479391B1 (en
Inventor
전상훈
조홍래
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210048981A priority Critical patent/KR102479391B1/en
Publication of KR20220142663A publication Critical patent/KR20220142663A/en
Application granted granted Critical
Publication of KR102479391B1 publication Critical patent/KR102479391B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H01L27/11502—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H01L27/11585—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]

Abstract

A memory cell using a polarizable material and a memory device based thereon are disclosed. According to an embodiment, a memory cell using a polarizable material may include: a first oxide storage layer and a second oxide storage layer formed of a polarizable material; and a crystalline layer interposed between the first oxide storage layer and the second oxide storage layer.

Description

분극 가능한 물질을 이용한 메모리 소자{MEMORY DEVICE USING POLARIZABLE MATERIAL}A memory device using a polarizable material {MEMORY DEVICE USING POLARIZABLE MATERIAL}

아래의 실시예들은 분극 가능한 물질(Polarizable material)을 이용한 메모리 소자에 대한 것이다.The following embodiments relate to a memory device using a polarizable material.

많은 전자 장치 및 시스템에는 정보를 저장 및 감지하는 기능을 구현하기 위하여, 고속 및 대용량 데이터 저장을 가능하게 하는 DRAM, ROM, 강유전성 메모리 소자 및 MRAM 등의 다양한 메모리 소자가 사용되고 있다.In many electronic devices and systems, various memory devices such as DRAM, ROM, ferroelectric memory device, and MRAM that enable high-speed and large-capacity data storage are used in order to implement a function of storing and sensing information.

이 중 강유전성 메모리 소자는 커패시터의 형태인 FeRAM 또는 트랜지스터의 형태인 FeFET로 나뉘며, 분극 가능한 물질(Polarizable material)로 형성되는 분극 물질층(Polarizable material layer)에서의 분극 상태로 정보를 저장하는 바 분극 물질을 이용한 메모리 소자로 명명될 수 있다. 보다 상세하게, 분극 물질을 이용한 메모리 소자는 커패시터의 형태인 FeRAM의 유전체 또는 트랜지스터의 형태인 FeFET의 게이트 산화물을 대체하는 저장 구성요소로 분극 물질층을 사용하며, 트랜지스터 게이트와 채널 사이의 전압을 통해 전기장을 적용하여 스위칭 동작을 발생시킬 수 있다. 일례로, 분극 물질을 이용한 메모리 소자는 n 채널 트랜지스터의 경우, 양의 전압 펄스를 적용한 후 스위칭 동작을 통해 문턱 전압을 음의 값으로 이동시키며, p 채널 트랜지스터의 경우 음의 전압 펄스를 적용한 후 스위칭 동작을 통해 문턱 전압을 양의 값으로 이동시킬 수 있다.Among them, the ferroelectric memory device is divided into FeRAM in the form of a capacitor or FeFET in the form of a transistor. It can be named as a memory device using More specifically, a memory device using a polarization material uses a polarization material layer as a storage element that replaces the dielectric of FeRAM in the form of a capacitor or the gate oxide of FeFET in the form of a transistor. An electric field can be applied to generate a switching action. For example, in the case of a memory device using a polarization material, in the case of an n-channel transistor, after applying a positive voltage pulse, the threshold voltage is shifted to a negative value through a switching operation, and in the case of a p-channel transistor, a negative voltage pulse is applied and then switching The operation may shift the threshold voltage to a positive value.

이와 같이 동작하는 분극 물질을 이용한 메모리 소자는, 문턱 전압 값의 변화를 향상시키기 위해 분극 물질층의 두께를 증가시키게 됨에 따라 강유전체 특성이 약화되는 문제를 가질 수 있다. 이처럼 분극 물질층이 두께가 증가되면, 강유전체 특성이 약화될 뿐만 아니라 계면층의 조기 파괴로 인해 분극 물질을 이용한 메모리 소자의 수명이 감소되는 문제가 야기될 수 있다.A memory device using a polarization material operating as described above may have a problem in that ferroelectric properties are weakened as the thickness of the polarization material layer is increased in order to improve a change in a threshold voltage value. As such, when the thickness of the polarization material layer is increased, not only the ferroelectric properties are weakened, but also the lifespan of the memory device using the polarization material is reduced due to the premature destruction of the interface layer.

따라서, 분극 물질을 이용한 메모리 소자의 강유전체 특성을 개선하며 내구성 및 수명을 증가시키는 기술이 제안될 필요가 있다.Therefore, there is a need to propose a technique for improving the ferroelectric properties of a memory device using a polarization material and increasing durability and lifespan.

일 실시예들은 분극 가능한 물질로 형성되는 산화물 저장층들의 분극 특성을 개선하고 내구성 및 수명을 증가시키고자, 산화물 저장층들 사이에 결정질층을 삽입하는 구조를 갖는 분극 가능한 물질을 이용한 메모리 셀을 제안한다.One embodiment proposes a memory cell using a polarizable material having a structure in which a crystalline layer is inserted between the oxide storage layers in order to improve the polarization characteristics of oxide storage layers formed of a polarizable material and increase durability and lifespan. do.

다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and may be variously expanded without departing from the technical spirit and scope of the present invention.

일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀은, 분극 가능한 물질로 형성되는 제1 산화물 저장층과 제2 산화물 저장층; 및 상기 제1 산화물 저장층과 상기 제2 산화물 저장층 사이에 개재되는 결정질층을 포함할 수 있다.According to an embodiment, a memory cell using a polarizable material includes: a first oxide storage layer and a second oxide storage layer formed of a polarizable material; and a crystalline layer interposed between the first oxide storage layer and the second oxide storage layer.

일측에 따르면, 상기 결정질층은, 2eV이상의 밴드 갭(Band gap)을 갖는 물질로 형성되는 것을 특징으로 할 수 있다.According to one side, the crystalline layer may be formed of a material having a band gap of 2 eV or more.

다른 일측에 따르면, 상기 결정질층은, TiO2, Nb2O5, Ta2O5, SrO, BaO, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3 또는 Y2O3 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 할 수 있다.According to another side, the crystalline layer is, TiO 2 , Nb 2 O 5 , Ta 2 O 5 , SrO, BaO, Ce 2 O 3 , Pr 2 O 3 , nd 2 O 3 , Sm 2 O 3 , Eu2O3, Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , YbO, Lu 2 O 3 , Yb 2 O 3 , Er 2 O 3 or Y 2 O 3 It may be characterized in that it is formed to include at least one material. have.

또 다른 일측에 따르면, 상기 결정질층은, 1 내지 100 옹스트롬(Angstrom)의 두께를 갖는 것을 특징으로 할 수 있다.According to another aspect, the crystalline layer may be characterized in that it has a thickness of 1 to 100 angstroms (Angstrom).

또 다른 일측에 따르면, 상기 분극 가능한 물질은, Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.According to another aspect, the polarizable material may include at least one of Hf and Zr.

또 다른 일측에 따르면, 상기 제1 산화물 저장층과 상기 제2 산화물 저장층은, 동일한 두께 또는 서로 상이한 두께로 형성되는 것을 특징으로 할 수 있다.According to another aspect, the first oxide storage layer and the second oxide storage layer may be formed to have the same thickness or different thicknesses.

또 다른 일측에 따르면, 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는, 2nm 내지 50nm 범위 내의 두께를 갖는 것을 특징으로 할 수 있다.According to another aspect, at least one of the first oxide storage layer or the second oxide storage layer may have a thickness within a range of 2 nm to 50 nm.

또 다른 일측에 따르면, 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는, 상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 할 수 있다.According to another aspect, at least one of the first oxide storage layer or the second oxide storage layer may be formed to include an additive for reducing a leakage current generated at a boundary with the crystalline layer. have.

또 다른 일측에 따르면, 상기 첨가제는, C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.According to another aspect, the additive, characterized in that it comprises at least one of C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr, or a rare earth element. can

또 다른 일측에 따르면, 상기 첨가제는, Hf 이상의 원자 반경을 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.According to another aspect, the additive may include the at least one material having an atomic radius greater than or equal to Hf.

또 다른 일측에 따르면, 상기 첨가제는, Hf와 동일한 원자가를 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.According to another aspect, the additive may include the at least one material having the same valency as Hf.

또 다른 일측에 따르면, 상기 첨가제는, 0.05 at % 내지 30 at %의 농도로 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나에 포함되는 것을 특징으로 할 수 있다.According to another aspect, the additive may be included in at least one of the first oxide storage layer and the second oxide storage layer at a concentration of 0.05 at % to 30 at %.

또 다른 일측에 따르면, 상기 분극 가능한 물질을 이용한 메모리 셀은, 상기 제1 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 또는 상기 제2 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 중 적어도 하나의 면에 배치되는 적어도 하나의 전도층을 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, in the memory cell using the polarizable material, the opposite surface of the surface in contact with the crystalline layer in the first oxide storage layer or the opposite surface of the surface in contact with the crystalline layer in the second oxide storage layer It may further include at least one conductive layer disposed on at least one surface.

또 다른 일측에 따르면, 상기 분극 가능한 물질을 이용한 메모리 셀은, 상기 제1 산화물 저장층과 상기 적어도 하나의 전도층 사이 또는 상기 제2 산화물 저장층과 상기 적어도 하나의 전도층 사이 중 적어도 하나의 사이에 배치되는 적어도 하나의 커버층을 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, in the memory cell using the polarizable material, between at least one of between the first oxide storage layer and the at least one conductive layer or between the second oxide storage layer and the at least one conductive layer It may be characterized in that it further comprises at least one cover layer disposed on the.

또 다른 일측에 따르면, 상기 커버층은, TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 할 수 있다.According to another aspect, the cover layer is TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON , SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, may be characterized in that it is formed to include at least one material of NbO or TiO.

일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀의 제조 방법은 분극 가능한 물질로 제1 산화물 저장층을 형성하는 단계; 상기 제1 산화물 저장층의 상부에 결정질층을 형성하는 단계; 및 상기 결정질층의 상부에 상기 분극 가능한 물질로 제2 산화물 저장층을 형성하는 단계를 포함할 수 있다.According to an embodiment, a method of manufacturing a memory cell using a polarizable material includes: forming a first oxide storage layer using a polarizable material; forming a crystalline layer on the first oxide storage layer; and forming a second oxide storage layer using the polarizable material on the crystalline layer.

다른 일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀은 분극 가능한 물질로 형성되는 제1 산화물 저장층; 및 상기 제1 산화물 저장층의 상부에 형성되는 복수의 이중 구조층들을 포함하고, 상기 이중 구조층들 각각은, 하부에 배치되는 결정질층; 및 상부에 배치되는 제2 산화물 저장층을 포함할 수 있다.According to another embodiment, a memory cell using a polarizable material includes a first oxide storage layer formed of a polarizable material; and a plurality of double-structured layers formed on the first oxide storage layer, wherein each of the double-structured layers includes: a crystalline layer disposed thereunder; and a second oxide storage layer disposed thereon.

다른 일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀의 제조 방법은, 분극 가능한 물질로 제1 산화물 저장층을 형성하는 단계; 및 상기 제1 산화물 저장층의 상부에 복수의 이중 구조층들-상기 복수의 이중 구조층들 각각은 하부에 배치되는 결정질층 및 상부에 배치되는 제2 산화물 저장층을 포함함-을 형성하는 단계를 포함할 수 있다.According to another embodiment, a method of manufacturing a memory cell using a polarizable material includes: forming a first oxide storage layer using a polarizable material; and forming a plurality of double structure layers on an upper portion of the first oxide storage layer, each of the plurality of double structure layers including a crystalline layer disposed thereunder and a second oxide storage layer disposed thereon. may include

일 실시예들은 분극 가능한 물질로 형성되는 산화물 저장층들 사이에 결정질층을 삽입하는 구조를 통해, 산화물 저장층들의 분극 특성을 개선하고 내구성 및 수명을 증가시키는 분극 가능한 물질을 이용한 메모리 셀을 제안할 수 있다.One embodiment proposes a memory cell using a polarizable material that improves the polarization characteristics of the oxide storage layers and increases durability and lifespan through a structure in which a crystalline layer is inserted between oxide storage layers formed of a polarizable material. can

다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and may be variously expanded without departing from the spirit and scope of the present invention.

도 1은 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 2는 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 3은 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 4a 내지 4f는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 갖는 이점들을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T 메모리 소자를 도시한 단면도이다.
도 6은 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T-1C 메모리 소자를 도시한 단면도이다.
도 7a 내지 7b는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 수행하는 메모리 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다.1 is a cross-sectional view illustrating a memory cell using a polarizable material according to an exemplary embodiment.
2 is a cross-sectional view illustrating a memory cell using a polarizable material according to another exemplary embodiment.
3 is a cross-sectional view illustrating a memory cell using a polarizable material according to another exemplary embodiment.
4A to 4F are diagrams for explaining advantages of the memory cell using the polarizable material shown in FIGS. 1 to 3 .
FIG. 5 is a cross-sectional view illustrating a 1T memory device including a memory cell using the polarizable material shown in FIG. 1 .
FIG. 6 is a cross-sectional view illustrating a 1T-1C memory device including a memory cell using the polarizable material shown in FIG. 2 .
7A-7B are plots of voltage versus time versus a sequence of pulses in a memory operation performed by a memory cell using the polarizable material shown in FIGS. 1-3;

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.In addition, the terms used in this specification (Terminology) are terms used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of the viewer or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification. For example, in this specification, the singular also includes the plural unless specifically stated in the phrase. Also, as used herein, “comprises” and/or “comprising” refers to a referenced component, step, operation and/or element being one or more other components, steps, operations and/or elements. The presence or addition of elements is not excluded.

또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.Also, it should be understood that various embodiments of the present invention are different from each other but are not necessarily mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the present invention in relation to one embodiment. In addition, it should be understood that the position, arrangement, or configuration of individual components in each of the presented embodiment categories may be changed without departing from the spirit and scope of the present invention.

도 1은 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이고, 도 2는 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이며, 도 3은 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이고, 도 4a 내지 4f는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 갖는 이점들을 설명하기 위한 도면이다.1 is a cross-sectional view illustrating a memory cell using a polarizable material according to an exemplary embodiment, FIG. 2 is a cross-sectional view illustrating a memory cell using a polarizable material according to another exemplary embodiment, and FIG. 3 is another exemplary embodiment It is a cross-sectional view illustrating a memory cell using a polarizable material according to an example, and FIGS. 4A to 4F are views for explaining advantages of the memory cell using the polarizable material shown in FIGS. 1 to 3 .

이하 설명되는 분극 가능한 물질을 이용한 메모리 셀(100)은 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층(110)과 제2 산화물 저장층(120), 그리고 제1 산화물 저장층(110)과 제2 산화물 저장층(120) 사이에 개재되는 결정질층(130)을 포함하는 것을 전제로, 도 1 내지 2에 도시된 것처럼 캐리어 구조물(140), 적어도 하나의 전도층(150)을 더 포함하는 것과 같이 다양하게 변형된 구조를 가질 수 있다. 또한, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)은 도 3에 도시된 바와 같이 하나의 제1 산화물 저장층(110)의 상부에 하부의 결정질층(130) 및 상부의 제2 산화물 저장층(120)으로 구성되는 복수의 이중 구조층들(105)이 배치되는 구조를 가질 수도 있다.A memory cell 100 using a polarizable material to be described below includes a first oxide storage layer 110 and a second oxide storage layer 120 formed of a polarizable material so that at least a part thereof has a ferroelectric property, and On the premise that the crystalline layer 130 is interposed between the first oxide storage layer 110 and the second oxide storage layer 120 , the carrier structure 140 as shown in FIGS. 1 and 2 , at least one It may have variously modified structures such as further including the conductive layer 150 . In addition, the memory cell 100 using a polarizable material is not limited thereto, and as shown in FIG. 3 , a lower crystalline layer 130 and an upper crystalline layer 130 on top of one first oxide storage layer 110 , as shown in FIG. 3 . It may have a structure in which a plurality of double structure layers 105 composed of the two oxide storage layer 120 are disposed.

도 1을 참조하면, 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 기판과 같은 캐리어 구조물(140) 상에 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)을 포함하는 구조를 갖는 바, MFS(금속-강유전체-반도체) 구조로 명명될 수 있다.Referring to FIG. 1 , a memory cell 100 using a polarizable material according to an exemplary embodiment includes a first oxide storage layer 110 , a crystalline layer 130 , and a second oxide on a carrier structure 140 such as a substrate. Since it has a structure including the storage layer 120 and the conductive layer 150 , it may be referred to as a metal-ferroelectric-semiconductor (MFS) structure.

캐리어 구조물(140)로는 SiGe 또는 SOI와 같은 Si 화합물, GaAS와 같은 III-V 반도체 화합물 등의 반도체 재료를 기반으로 하는 기판이 사용될 수 있으나, 이에 제한되거나 한정되지 않고 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)을 지지하며 산화물 저장층들(110, 120)과 전기적으로 연결될 수 있는 다양한 물질로 형성되는 층(Layer)이 사용될 수 있다.As the carrier structure 140 , a substrate based on a semiconductor material such as a Si compound such as SiGe or SOI, or a III-V semiconductor compound such as GaAS may be used, but is not limited thereto and the first oxide storage layer 110 . , a layer formed of various materials that support the crystalline layer 130 , the second oxide storage layer 120 , and the conductive layer 150 and can be electrically connected to the oxide storage layers 110 and 120 will be used. can

제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 강유전성(Ferroelectric) 특성 또는 반강유전성(Antiferroelectric) 특성을 보여 적어도 두 개 이상의 분극 상태 중 임의로 설정 가능한 분극 상태를 갖는 물질층으로, HfO2 또는 ZrO 기반의 물질, 이들의 화합물 또는 다른 원소가 도핑된 물질로 형성됨으로써(예컨대, 주성분으로 산소와 Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 분극 가능한 물질로 형성됨으로써), 적어도 일부분이 강유전성 상태로 있을 수 있다. 예를 들어, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 주성분들로 Hf 또는 Zr 중 적어도 하나의 물질과 산소가 임의의 비율로 결합되어 형성될 수 있다(HfOx 또는 ZrOx, x<1). 이하, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120)이 동일한 분극 가능한 물질로 형성되는 것으로 설명되나 이에 제한되거나 한정되지 않고 서로 상이한 분극 가능한 물질로 형성될 수도 있다.Each of the first oxide storage layer 110 and the second oxide storage layer 120 exhibits ferroelectric or antiferroelectric properties, and is a material layer having a polarization state that can be set arbitrarily among at least two or more polarization states. , by being formed of a material doped with HfO 2 or ZrO-based material, a compound thereof or another element (eg, by being formed of a polarizable material comprising oxygen as a main component and at least one of Hf or Zr), at least A portion may be in a ferroelectric state. For example, each of the first oxide storage layer 110 and the second oxide storage layer 120 may be formed by combining at least one of Hf or Zr as main components and oxygen in an arbitrary ratio (HfO x or ZrO x , x<1). Hereinafter, it will be described that the first oxide storage layer 110 and the second oxide storage layer 120 are formed of the same polarizable material, but the present invention is not limited thereto and may be formed of different polarizable materials.

이 때, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 2nm 내지 50nm 범위 내의 두께로 형성될 수 있으며, 결정질층(130)으로부터 동일한 거리에 위치하도록 동일한 두께로 형성됨을 특징으로 할 수 있다. 그러나 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은 이에 제한되거나 한정되지 않고 서로 상이한 두께로 형성되어, 결정질층(130)으로부터 서로 다른 거리에 위치하게 될 수도 있다.At this time, each of the first oxide storage layer 110 and the second oxide storage layer 120 may be formed to a thickness within a range of 2 nm to 50 nm, and formed to have the same thickness to be positioned at the same distance from the crystalline layer 130 . can be characterized. However, each of the first oxide storage layer 110 and the second oxide storage layer 120 is not limited thereto, and may be formed to have different thicknesses and located at different distances from the crystalline layer 130 .

또한, 제1 산화물 저장층(110) 또는 제2 산화물 저장층(120) 중 적어도 하나는, 결정질층(130)과의 경계에서 발생되는 누설 전류를 감소시키기 위한 첨가제를 포함하도록 형성될 수 있다. 예를 들어, 제1 산화물 저장층(110) 또는 제2 산화물 저장층(120) 중 적어도 하나에는, 전구체 물질, C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 첨가제가 포함될 수 있다. 더 구체적인 예를 들면, 첨가제로는 Hf 이상의 원자 반경을 갖거나 Hf와 동일한 원자가를 갖는 적어도 하나의 물질이 사용될 수 있다. Hf 이상의 원자 반경을 갖는 첨가제가 사용될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)에서 반강유전성 특성이 유발되는 것을 방지하며, 강유전성 특성을 유지하도록 할 수 있다. Hf와 동일한 원자가를 갖는 첨가제가 사용될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)의 전하 트래핑을 감소시킬 수 있다.In addition, at least one of the first oxide storage layer 110 and the second oxide storage layer 120 may be formed to include an additive for reducing leakage current generated at the boundary with the crystalline layer 130 . For example, in at least one of the first oxide storage layer 110 or the second oxide storage layer 120 , a precursor material, C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba , Ti, Zr, or an additive comprising at least one of a rare earth element may be included. As a more specific example, at least one material having an atomic radius greater than or equal to Hf or having a valency equal to Hf may be used as the additive. When an additive having an atomic radius greater than or equal to Hf is used, antiferroelectric properties may be prevented from being induced in the oxide storage layers 110 and 120 including the additive, and ferroelectric properties may be maintained. When an additive having the same valency as Hf is used, charge trapping of the oxide storage layers 110 and 120 including the additive may be reduced.

여기서, 첨가제의 농도는 첨가제가 포함되는 산화물 저장층(110, 120)의 두께에 의존하여 조절될 수 있다. 즉, 첨가제가 포함되는 산화물 저장층(110, 120)의 두께가 증가될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)의 강유전체 특성 구현과 결정화를 위하여 첨가제의 농도 역시 증가될 수 있다. 예컨대, 첨가제의 농도는 첨가제 원자 대비 분극 가능한 물질 원자의 비율로 측정된 원자 퍼센트로, 0.05 at % 내지 30 at %의 범위 내에서 조절될 수 있다.Here, the concentration of the additive may be adjusted depending on the thickness of the oxide storage layers 110 and 120 including the additive. That is, when the thickness of the oxide storage layers 110 and 120 including the additive is increased, the concentration of the additive may also be increased to realize ferroelectric properties and crystallize the oxide storage layers 110 and 120 including the additive. For example, the concentration of the additive is an atomic percent measured as a ratio of polarizable material atoms to additive atoms, and may be adjusted within a range of 0.05 at % to 30 at %.

제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 형성되는 공정과 관련하여, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은 분극 가능한 물질이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), 금속 유기 화학 기상 증착법(MOCVD), 분자 빔 에피 택시(MBE) 증착법 또는 졸-겔 증착법 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다. 그러나 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 형성되는 공정은 설명된 방식을 활용하는 것으로 제한되거나 한정되지 않고, 전구체를 사용하는 증착법과 같이 다양한 증착법을 활용할 수 있다.With respect to the process in which each of the first oxide storage layer 110 and the second oxide storage layer 120 is formed, each of the first oxide storage layer 110 and the second oxide storage layer 120 is a polarizable material. Layer deposition (ALD), metal organic atomic layer deposition (MOALD), physical vapor deposition (PVD), chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE) deposition or sol-gel It may be formed by being deposited through at least one of the deposition methods. However, the process in which each of the first oxide storage layer 110 and the second oxide storage layer 120 is formed is not limited or limited to using the described method, and various deposition methods such as a deposition method using a precursor may be used. .

결정질층(130)은 제1 산화물 저장층(110)과 제2 산화물 저장층(120)과 비교하여 매우 얇은 두께(예컨대, 1 내지 1000 옹스트롬(Angstrom)의 두께)로 결정화 온도에서 결정질의 상태를 갖는 물질로 형성될 수 있다. 특히, 결정질층(130)은 제1 산화물 저장층(110)과 제2 산화물 저장층(120) 각각을 형성하는 물질이 갖는 밴드 갭과 유사한 밴드 갭을 갖는 물질로 형성될 수 있다. 예를 들어, 결정질층(130)은 2eV이상의 밴드 갭(Band gap)을 갖는 물질로 형성될 수 있다. 보다 구체적인 예를 들면, 결정질층(130)은 2eV 내지 6.5eV 범위 내의 밴드 갭을 갖는 TiO2, Nb2O5, Ta2O5와 같은 Transition metal oxide, SrO, BaO와 같은 Crystalline oxide, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3와 같은 Lanthanide oxide 또는 Y2O3 중 적어도 하나의 물질로 형성될 수 있다.The crystalline layer 130 has a very thin thickness (eg, a thickness of 1 to 1000 Angstrom) compared to the first oxide storage layer 110 and the second oxide storage layer 120, and shows a crystalline state at the crystallization temperature. It may be formed of a material having In particular, the crystalline layer 130 may be formed of a material having a band gap similar to that of a material forming each of the first oxide storage layer 110 and the second oxide storage layer 120 . For example, the crystalline layer 130 may be formed of a material having a band gap of 2 eV or more. For a more specific example, the crystalline layer 130 may have a band gap in the range of 2eV to 6.5eV, transition metal oxide such as TiO 2 , Nb 2 O 5 , Ta 2 O 5 , SrO, crystalline oxide such as BaO, Ce 2 O 3 , Pr 2 O 3 , nd 2 O 3 , Sm 2 O 3 , Eu2O3, Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , YbO, Lu 2 O 3 , Yb 2 O 3 , Er 2 O 3 may be formed of at least one of lanthanide oxide or Y 2 O 3 .

이에, 결정질층(130)은 분극 가능한 물질을 이용한 메모리 셀(100) 내의 결정 형성을 방지하는 역할을 할 수 있고, 이에 따라 누설 전류 및 전하 트래핑을 감소시켜 분극 가능한 물질을 이용한 메모리 셀(100)의 내구성과 수명을 향상시킬 수 있다.Accordingly, the crystalline layer 130 may serve to prevent crystal formation in the memory cell 100 using a polarizable material, thereby reducing leakage current and charge trapping in the memory cell 100 using a polarizable material. can improve its durability and lifespan.

이상 설명된 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130)은 분극 가능한 물질을 이용한 구조물을 이룰 수 있으며, 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130) 각각이 형성되는 두께는 예시로 제한되거나 한정되지 않고, 분극 가능한 물질을 이용한 구조물의 전체 두께가 3nm 내지 1000nm 범위 내에 포함되는 것을 전제로 다양하게 조절될 수 있다.The first oxide storage layer 110 , the second oxide storage layer 120 , and the crystalline layer 130 described above may form a structure using a polarizable material, and the first oxide storage layer 110 , the second oxide The thickness at which each of the storage layer 120 and the crystalline layer 130 is formed is not limited or limited to an example, and can be variously adjusted on the premise that the total thickness of the structure using a polarizable material is included in the range of 3 nm to 1000 nm. have.

결정질층(130)이 형성되는 공정과 관련하여, 결정질층(130)은 결정질 산화물이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), 금속 유기 화학 기상 증착법(MOCVD), 분자 빔 에피 택시(MBE) 증착법 또는 졸-겔 증착법 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다. 그러나 제 결정질층(130)이 형성되는 공정은 설명된 방식을 활용하는 것으로 제한되거나 한정되지 않고, 전구체를 사용하는 증착법과 같이 다양한 증착법을 활용할 수 있다.With respect to the process in which the crystalline layer 130 is formed, the crystalline layer 130 is formed by atomic layer deposition (ALD), metal organic atomic layer deposition (MOALD), physical vapor deposition (PVD), chemical vapor deposition (CVD). ), metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE) deposition, or sol-gel deposition may be deposited and formed through at least one method. However, the process for forming the first crystalline layer 130 is not limited or limited to using the described method, and various deposition methods such as a deposition method using a precursor may be used.

이처럼 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 적어도 일부분이 강유전성 상태로 있는 강유전성 도메인을 생성하고, 결정질층(130)이 상이한 쌍극자 모멘트를 나타냄에 따라, 분극 가능한 물질을 이용한 구조물 전체에 걸친 전도도에 영향이 미쳐질 수 있다. 즉, 결정질층(130)에서 쌍극자 모멘트의 배향은 외부 전압의 도움으로 조정되며 정보 상태의 저장에 이용될 수 있다. 이에 대한 상세한 설명은 아래의 도 5 내지 6을 참조하여 기재하기로 한다.As such, each of the first oxide storage layer 110 and the second oxide storage layer 120 creates a ferroelectric domain in which at least a portion is in a ferroelectric state, and as the crystalline layer 130 exhibits different dipole moments, a polarizable material may affect the conductivity throughout the structure using That is, the orientation of the dipole moment in the crystalline layer 130 is adjusted with the aid of an external voltage and can be used for storage of information states. A detailed description thereof will be described with reference to FIGS. 5 to 6 below.

전도층(150)은 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면에 배치되도록 TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO과 같은 전도성 금속으로 형성될 수 있다. 전도층(150)의 두께는 2nm 내지 500nm 범위 내에서 적절하게 조절될 수 있다. 이하 전도층(150)은 분극 가능한 물질을 이용한 구조물을 보호하는 피복층의 역할 또는 분극 가능한 물질을 이용한 구조물에 대한 전극층의 역할을 담당할 수 있다.The conductive layer 150 is TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti such that the second oxide storage layer 120 is disposed on the opposite surface of the surface in contact with the crystalline layer 130 . , TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO or a conductive metal such as TiO. The thickness of the conductive layer 150 may be appropriately adjusted within the range of 2 nm to 500 nm. Hereinafter, the conductive layer 150 may serve as a covering layer for protecting a structure using a polarizable material or as an electrode layer for a structure using a polarizable material.

전도층(150)이 형성되는 공정과 관련하여, 전도층(150)은 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면 상에 전도성 금속이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD) 또는 금속 유기 화학 기상 증착법(MOCVD) 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다.With respect to the process in which the conductive layer 150 is formed, the conductive layer 150 is formed by atomic layer deposition (ALD) of a conductive metal on the opposite surface of the surface where the second oxide storage layer 120 contacts the crystalline layer 130 . , metal organic atomic layer deposition (MOALD), physical vapor deposition (PVD), chemical vapor deposition (CVD), or metal organic chemical vapor deposition (MOCVD) may be deposited and formed through at least one method.

또한, 도면에는 도시되지 않았으나, 제 제2 산화물 저장층(110)과 전도층(150) 사이에는 커버층(미도시)이 배치될 수 있다. 커버층은 TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성될 수 있다.Also, although not shown in the drawings, a cover layer (not shown) may be disposed between the second oxide storage layer 110 and the conductive layer 150 . Cover layer is TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO , BaO, MgO, SrO, TaO, NbO, and may be formed to include at least one of TiO.

커버층이 형성되는 공정과 관련하여, 커버층은 전도층(150)이 형성되기 이전에 제2 산화물 저장층(120)과 동일한 증착 프로세스로 형성될 수 있다. 일례로, 커버층은 제2 산화물 저장층(120)의 증착 프로세스에서 소스 및 전구 물질의 공급만을 변경함으로써 형성될 수 있다. 더 구체적인 예를 들면, 커버층은 제2 산화물 저장층(120)이 형성되는 과정에서 공급되는 산소 전구체 가스가 실리콘 전구체 가스로 전환되어 형성될 수 있다.Regarding the process in which the cover layer is formed, the cover layer may be formed by the same deposition process as the second oxide storage layer 120 before the conductive layer 150 is formed. In one example, the cover layer may be formed by changing only the supply of the source and precursor in the deposition process of the second oxide storage layer 120 . As a more specific example, the cover layer may be formed by converting the oxygen precursor gas supplied during the formation of the second oxide storage layer 120 into the silicon precursor gas.

이와 같은 구조의 분극 가능한 물질을 이용한 메모리 셀(100)은 캐리어 구조물(140) 상에 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)이 적층된 이후, 분극 가능한 구조물을 이용한 구조물을 결정화하는 결정화 공정이 수행되어 제조될 수 있다. 여기서, 결정화 공정은 결정질층(130)의 결정화 온도보다 높은 온도(예컨대, 400

Figure pat00001
내지 1200
Figure pat00002
)로 0.01초 내지 12시간 범위의 시간 동안 어닐링 공정과 같이 가열하여 분극 가능한 물질을 이용한 구조물의 적어도 일부분을 비정질 상태에서 결정질 상태로 변경할 수 있다. 결정화 공정에서의 온도 및 시간 조건은 분극 가능한 물질을 이용한 구조물 내에서 도펀트의 확산을 최소로 유지하며 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각의 부분 결정화를 유도하도록 적절하게 조절될 수 있다.The memory cell 100 using a polarizable material having such a structure includes a first oxide storage layer 110 , a crystalline layer 130 , a second oxide storage layer 120 , and a conductive layer 150 on the carrier structure 140 . ) after being laminated, a crystallization process of crystallizing a structure using a polarizable structure may be performed and manufactured. Here, the crystallization process is performed at a temperature higher than the crystallization temperature of the crystalline layer 130 (eg, 400
Figure pat00001
to 1200
Figure pat00002
) to change at least a portion of the structure using a polarizable material from an amorphous state to a crystalline state by heating as in an annealing process for a time ranging from 0.01 seconds to 12 hours. Temperature and time conditions in the crystallization process are appropriate to induce partial crystallization of each of the first oxide storage layer 110 and the second oxide storage layer 120 while keeping the diffusion of the dopant to a minimum in the structure using the polarizable material. can be regulated.

또한, 분극 가능한 물질을 이용한 메모리 셀(100)은 결정화 공정 이전 또는 이후에 분극 가능한 물질을 이용한 메모리 셀(100)의 용도에 따라 패턴화되는 패터닝 공정(예컨대, 에칭 마스크를 사용하는 에칭 공정)이 수행되어 제조될 수 있다. 일례로, 분극 가능한 물질을 이용한 메모리 셀(100)은 1T 메모리 소자(FeFET)의 게이트 스택을 정의하기 위해 패턴화되거나, 1T-1C 메모리 소자(FeRAM)의 커패시터 유전체를 정의하기 위해 패턴화될 수 있다. 이러한 경우, 분극 가능한 물질을 이용한 메모리 셀(100)이 1T 메모리 소자 또는 1T-1C 메모리 소자와 통합되기 위한 구성요소는 분극 가능한 물질을 이용한 메모리 셀(100)의 형성 이전 또는 이후에 수행되는 공정을 통해 형성될 수 있다.In addition, the memory cell 100 using the polarizable material is patterned according to the use of the memory cell 100 using the polarizable material before or after the crystallization process (eg, an etching process using an etching mask) performed and can be prepared. As an example, a memory cell 100 using a polarizable material may be patterned to define the gate stack of a 1T memory device (FeFET), or patterned to define the capacitor dielectric of a 1T-1C memory device (FeRAM). have. In this case, the component for integrating the memory cell 100 using the polarizable material with the 1T memory device or the 1T-1C memory device is a process performed before or after the formation of the memory cell 100 using the polarizable material. can be formed through

이처럼 분극 가능한 물질을 이용한 메모리 셀(100)은, 산화물 저장층들(110, 120) 사이에 결정질층(130)이 삽입되는 구조를 통해 산화물 저장층들(110, 120)의 분극 특성을 개선하고 내구성 및 수명을 증가시킬 수 있다.The memory cell 100 using such a polarizable material improves the polarization characteristics of the oxide storage layers 110 and 120 through a structure in which the crystalline layer 130 is inserted between the oxide storage layers 110 and 120 , and It can increase durability and lifespan.

예를 들어, 산화물 저장층만이 포함되는 경우 A, 비정질층(SiO)이 삽입된 경우 B, 결정질층(TiO)이 삽입된 경우 C 각각의 구조를 촬영한 TEM 사진인 도 4a를 참조하면, 결정질층이 삽입된 경우 C의 구조에서 결정질층이 600

Figure pat00003
의 열처리를 통해 결정화된 상태를 유지하고, 비정질층이 삽입된 경우 B의 구조에서 비정질층은 높은 결정화 온도에 의해 비정질 상태를 유지할 수 있다. 이에, 분극-전기장에 따른 그래프를 도시한 도 4b를 참조하면, 결정질층이 삽입된 경우 C의 구조가 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조보다 개선된 강유전체 특성을 갖는 것을 알 수 있다. 또한, 잔류 분극-스위칭 횟수에 따른 그래프를 도시한 도 4c를 참조하면, 결정질층이 삽입된 경우 C의 구조가 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조보다 개선된 수명을 갖는 것을 알 수 있다. 또한, 표준화된 스위칭 전하량-유지 시간에 따른 그래프를 도시한 도 4d를 참조하면, 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조는 시간에 따라 저장하고 있는 전하량이 감소되는 유지 특성을 보이는 반면, 결정질층이 삽입된 경우 C의 구조는 시간에 따라 저장하고 있는 전하량이 감소되지 않는 유지 특성을 보이는 것을 알 수 있다. 또한, 열처리 전후의 스트레스 측정을 통한 잔류 스트레스를 도시한 그래프인 도 4e를 참조하면, 결정질층이 삽입된 경우 C의 구조가 응력이 가장 크게 작용하여 잔류 분극 값이 가장 큰 것을 알 수 있다. 또한, 소자 온도가 600
Figure pat00004
에 도달했을 때 소자의 박막에 인가되는 응력의 크기를 나타낸 도면인 도 4f를 참조하면, 결정질층이 삽입된 경우 C의 구조가 가장 큰 응력을 갖고 있음을 알 수 있다.For example, when only an oxide storage layer is included, A, when an amorphous layer (SiO) is inserted, B, when a crystalline layer (TiO) is inserted Referring to FIG. 4a , which is a TEM photograph of each structure, In the structure of C when the layer is inserted, the crystalline layer is 600
Figure pat00003
The crystallized state is maintained through the heat treatment of , and when the amorphous layer is inserted, the amorphous layer in the structure of B can maintain the amorphous state by the high crystallization temperature. Accordingly, referring to FIG. 4b showing a graph according to the polarization-electric field, when the crystalline layer is inserted, the structure of C is improved than the structure of A when only the oxide storage layer is included and the structure of B when the amorphous layer is inserted. It can be seen that it has ferroelectric properties. In addition, referring to FIG. 4C showing a graph according to the number of residual polarization-switching, when the crystalline layer is inserted, the structure of C is higher than the structure of A when only the oxide storage layer is included, and the structure of B when the amorphous layer is inserted. It can be seen that it has an improved lifespan. In addition, referring to FIG. 4D showing a graph according to the standardized switching charge amount-holding time, the structure of A when only the oxide storage layer is included and the structure of B when the amorphous layer is inserted is the amount of charge stored over time On the other hand, when the crystalline layer is inserted, it can be seen that the structure of C exhibits a retention characteristic in which the amount of stored charge does not decrease with time. In addition, referring to FIG. 4E , which is a graph showing residual stress through stress measurement before and after heat treatment, when a crystalline layer is inserted, it can be seen that the structure of C exerts the greatest stress and has the largest residual polarization value. In addition, the device temperature is 600
Figure pat00004
Referring to FIG. 4f, which is a diagram showing the magnitude of the stress applied to the thin film of the device when reaching

도 2를 참조하면, 다른 일 실시예에 다른 분극 가능한 물질을 이용한 메모리 셀(100)은 도 1에 도시된 구조에 더해 제1 산화물 저장층(110)에서 결정질층(130)이 맞닿는 면의 반대면에 배치되는 상부 전도층(151)을 포함하는 것을 특징으로 한다. 상부 전도층(151) 역시 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면에 배치되는 하부 전도층(150)과 동일하게 형성될 수 있으며, 분극 가능한 물질을 이용한 구조물을 보호하는 피복층의 역할 또는 분극 가능한 물질을 이용한 구조물에 대한 전극층의 역할을 담당할 수 있다.Referring to FIG. 2 , in the memory cell 100 using a polarizable material according to another embodiment, in addition to the structure shown in FIG. 1 , in the first oxide storage layer 110 , the crystalline layer 130 is opposite to the abutting surface. It is characterized in that it includes an upper conductive layer 151 disposed on the surface. The upper conductive layer 151 may also be formed in the same manner as the lower conductive layer 150 disposed on the opposite side of the surface where the second oxide storage layer 120 contacts the crystalline layer 130, and a structure using a polarizable material. It may play a role of a coating layer to protect the surface or an electrode layer for a structure using a polarizable material.

이처럼 다른 일 실시예에 다른 분극 가능한 물질을 이용한 메모리 셀(100)은 전도층들(150, 151) 사이에 분극 가능한 물질을 이용한 구조물이 개재되는 구조를 갖는 바, MFM(금속- 분극 가능한 물질을 이용한 구조물-금속) 구조로 명명될 수 있다.As such, the memory cell 100 using a polarizable material according to another embodiment has a structure in which a structure using a polarizable material is interposed between the conductive layers 150 and 151, so that MFM (metal-polarizable material) The structure used-metal) structure can be named.

상부 전도층(151)을 제외한 다른 구성요소들은 도 1에 도시된 구조의 것들과 모두 동일하므로 다른 구성요소들에 대한 상세한 설명은 생략하기로 한다.All other components except for the upper conductive layer 151 are the same as those of the structure shown in FIG. 1 , so detailed descriptions of the other components will be omitted.

도 3을 참조하면, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 도 2에 도시된 구조와 유사하나, 결정질층(130) 및 제2 산화물 저장층(120)이 복수의 개 구비되어 복수의 세트들인 이중 구조층들을 생성하는 것을 특징으로 한다.Referring to FIG. 3 , a memory cell 100 using a polarizable material according to another exemplary embodiment has a structure similar to that shown in FIG. 2 , but includes a crystalline layer 130 and a second oxide storage layer 120 . is provided to create a plurality of sets of double structure layers.

즉, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 도면에 도시된 바와 같이 캐리어 구조물(140), 제1 산화물 저장층(110) 및 복수의 이중 구조층들(제1 이중 구조층, 제2 이중 구조층, 제3 이중 구조층, 제4 이중 구조층 등)의 구조를 가질 수 있다. 복수의 이중 구조층들 각각은 하부의 결정질층(130)과 상부의 제2 산화물 저장층(120)으로 구성될 수 있으며, 복수의 이중 구조층들은 적층 배열로 연속적으로 배치될 수 있다. 도면에는 복수의 이중 구조층들의 개수가 4개인 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 5개, 10개, 20개, 30개, 100개 등과 같이 분극 가능한 물질을 이용한 메모리 셀(100)의 기능에 악영향을 미치지 않는 선에서 자유롭게 조절될 수 있다.That is, the memory cell 100 using a polarizable material according to another exemplary embodiment includes a carrier structure 140 , a first oxide storage layer 110 , and a plurality of double structure layers (first, as shown in the drawing). It may have a structure of a double structure layer, a second double structure layer, a third double structure layer, a fourth double structure layer, etc.). Each of the plurality of double-structured layers may include a lower crystalline layer 130 and an upper second oxide storage layer 120 , and the plurality of double-structured layers may be sequentially disposed in a stacked arrangement. Although the drawing shows that the number of the plurality of double structure layers is 4, the function of the memory cell 100 using a polarizable material such as 5, 10, 20, 30, 100, etc. is not limited or limited thereto. It can be freely adjusted as long as it does not adversely affect the

이와 같은 구조의 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은, 상부 전도층(151)을 최상위에 위치하는 이중 구조층 중 제2 산화물 저장층(120)의 일면에 배치하는 바, 전도층들(150, 151) 사이에 분극 가능한 물질을 이용한 구조물이 개재되는 구조일 수 있다. 따라서, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100) 역시 MFM(금속- 분극 가능한 물질을 이용한 구조물-금속) 구조로 명명될 수 있다.In the memory cell 100 using a polarizable material according to another embodiment of the above structure, the upper conductive layer 151 is disposed on one surface of the second oxide storage layer 120 among the double structure layers positioned at the uppermost level. As such, it may be a structure in which a structure using a polarizable material is interposed between the conductive layers 150 and 151 . Accordingly, the memory cell 100 using a polarizable material according to another embodiment may also be referred to as an MFM (metal-structure using polarizable material-metal) structure.

또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)에서 복수의 이중 구조층들 각각을 구성하는 하부의 결정질층(130)과 상부의 제2 산화물 저장층(120)은 도 1 및 2에 도시된 구조에서의 결정질층(130)과 제2 산화물 저장층(120)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다. 그 외 구성요소들인 캐리어 구조물(140), 제1 산화물 저장층(110), 전도층들(150, 151) 역시 도 1 및 2에 도시된 구조에서의 것들과 동일하므로 이에 대한 상세한 설명도 생략하기로 한다.In the memory cell 100 using a polarizable material according to another embodiment, the lower crystalline layer 130 and the upper second oxide storage layer 120 constituting each of the plurality of double structure layers are shown in FIG. 1 and Since the crystalline layer 130 and the second oxide storage layer 120 in the structure shown in 2 are the same, a detailed description thereof will be omitted. Other components of the carrier structure 140 , the first oxide storage layer 110 , and the conductive layers 150 and 151 are also the same as those in the structures shown in FIGS. 1 and 2 , so detailed descriptions thereof will be omitted. do it with

이상 분극 가능한 물질을 이용한 메모리 셀(100)은 아래와 같은 제조 공정을 통해 제조될 수 있다. 예를 들어, 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130)을 포함하는 구조를 나타낸 도 1 및 2에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)의 경우, 자동화 및 기계화된 제조 시스템이 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제1 산화물 저장층(110)을 형성하고, 제1 산화물 저장층(110)의 상부에 결정질층(130)을 형성한 뒤, 결정질층(130)의 상부에 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제2 산화물 저장층(120)을 형성함으로써 제조될 수 있다. 다른 예를 들면, 복수의 이중 구조층들을 포함하는 구조를 나타낸 도 3에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)의 경우, 자동화 및 기계화된 제조 시스템이 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제1 산화물 저장층(110)을 형성한 뒤, 제1 산화물 저장층(110)의 상부에 복수의 이중 구조층들(복수의 이중 구조층들 각각은 하부에 배치되는 결정질층(130) 및 상부에 배치되는 제2 산화물 저장층(120)을 포함함)을 형성함으로써 제조될 수 있다.The memory cell 100 using the abnormally polarizable material may be manufactured through the following manufacturing process. For example, a memory cell 100 using a polarizable material shown in FIGS. 1 and 2 showing a structure including a first oxide storage layer 110 , a second oxide storage layer 120 , and a crystalline layer 130 . In the case of , an automated and mechanized manufacturing system forms the first oxide storage layer 110 with a polarizable material so that at least a portion has ferroelectric properties, and forms the crystalline layer 130 on the first oxide storage layer 110 . After forming, it may be manufactured by forming the second oxide storage layer 120 of a polarizable material so that at least a portion of the crystalline layer 130 has ferroelectric properties. As another example, in the case of a memory cell 100 using a polarizable material shown in FIG. 3 showing a structure including a plurality of double structure layers, an automated and mechanized manufacturing system can be polarizable such that at least a portion has ferroelectric properties. After the first oxide storage layer 110 is formed of a material, a plurality of double structure layers (each of the plurality of double structure layers is a crystalline layer 130 disposed below) on the first oxide storage layer 110 . and a second oxide storage layer 120 disposed thereon).

도 5는 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T 메모리 소자를 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a 1T memory device including a memory cell using the polarizable material shown in FIG. 1 .

도 5를 참조하면, 1T 메모리 소자(500)는 소스 영역(510) 및 드레인 영역(520)을 포함하는 기판(505) 상에서, 소스 영역(510) 및 드레인 영역(520) 사이의 게이트 스택을 대체하여 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)을 포함함을 특징으로 할 수 있다. 이러한 경우 1T 메모리 소자(500)의 채널 전도도는 분극 가능한 물질을 이용한 메모리 셀(100)의 쌍극자 배향에 의존하게 된다.Referring to FIG. 5 , a 1T memory device 500 replaces a gate stack between a source region 510 and a drain region 520 on a substrate 505 including a source region 510 and a drain region 520 . Thus, it may be characterized in that it includes the memory cell 100 using the polarizable material shown in FIG. 1 . In this case, the channel conductivity of the 1T memory device 500 depends on the dipole orientation of the memory cell 100 using a polarizable material.

분극 가능한 물질을 이용한 메모리 셀(100)에 포함되는 상부 전도층(150)은 Gate metal의 역할을 수행할 수 있고 하부 전도층(151)은 Inter-metal의 역할을 수행할 수 있으며, 캐리어 구조물(140)에 해당되는 기판(505)과 분극 가능한 물질을 이용한 메모리 셀(100) 사이에는 SiO 또는 SiON과 같은 물질로 형성되는 유전체층(Dielectric)(530)이 배치될 수 있다.The upper conductive layer 150 included in the memory cell 100 using a polarizable material may serve as a gate metal, and the lower conductive layer 151 may serve as an inter-metal, and a carrier structure ( A dielectric layer 530 formed of a material such as SiO or SiON may be disposed between the substrate 505 corresponding to 140 and the memory cell 100 using a polarizable material.

도면과 같이 1T 메모리 소자(500)에는 분극 가능한 물질을 이용한 메모리 셀(100)이 한 개 포함되는 것뿐만 아니라, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)이 어레이를 이루며 포함될 수 있다.As shown in the drawing, the 1T memory device 500 includes not only one memory cell 100 using a polarizable material, but is not limited thereto, and memory cells 100 using a polarizable material are included in an array. can

또한, 도면에 도시되지 않았으나 1T 메모리 소자(500)는 메모리 동작을 수행하기 위한 추가 구성요소들을 더 포함할 수 있다. 일례로, 1T 메모리 소자(500)에는 워드 라인 드라이브 회로, 비트 라인 드라이브 회로, 소스 라인 드라이브 회로, 감지 회로, 제어 회로 등에 더해, 집적 회로에 통상적으로 포함되는 반도체 구성요소들(예컨대, 다이오드, 바이폴라 트랜지스터, 확산 저항기, 실리콘 제어 정류기, 전계 효과 트랜지스터 등), 그리고 각종 배선 구성요소들이 더 포함될 수 있다.In addition, although not shown in the drawings, the 1T memory device 500 may further include additional components for performing a memory operation. For example, the 1T memory device 500 includes a word line drive circuit, a bit line drive circuit, a source line drive circuit, a sensing circuit, a control circuit, and the like, as well as semiconductor components typically included in an integrated circuit (eg, a diode, a bipolar). transistors, diffusion resistors, silicon controlled rectifiers, field effect transistors, etc.), and various wiring components may be further included.

1T 메모리 소자(500)는 도시된 구조로 제한되거나 한정되지 않고, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 것을 전제로, 종래의 메모리 소자가 갖는 다양한 구조를 갖도록 구성될 수 있다.The 1T memory device 500 is not limited or limited to the illustrated structure, and on the premise that the memory cell 100 using a polarizable material is included, it may be configured to have various structures of a conventional memory device.

도 6은 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T-1C 메모리 소자를 도시한 단면도이다.FIG. 6 is a cross-sectional view illustrating a 1T-1C memory device including a memory cell using the polarizable material shown in FIG. 2 .

도 6을 참조하면, 1T-1C 메모리 소자(600)는 게이트 전극(610), 유전체층(620), 소스 영역(630) 및 드레인 영역(640)을 포함하는 기판(605) 상에서, 커패시터를 대체하여 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)을 포함함을 특징으로 할 수 있다. 이러한 경우 1T-1C 메모리 소자(600)에서 감지 동작 동안의 비트 라인 상 과도 전류 및 전압 레벨은, 분극 가능한 물질을 이용한 메모리 셀(100)의 쌍극자 배향에 의해 결정되게 된다(1T-1C 메모리 소자(600)에서 분극 가능한 물질을 이용한 메모리 셀(100)이 비트 라인에 연결됨).Referring to FIG. 6 , the 1T-1C memory device 600 replaces a capacitor on a substrate 605 including a gate electrode 610 , a dielectric layer 620 , a source region 630 , and a drain region 640 . It may be characterized by including the memory cell 100 using the polarizable material shown in FIG. 2 . In this case, the transient current and voltage level on the bit line during the sensing operation in the 1T-1C memory device 600 is determined by the dipole orientation of the memory cell 100 using a polarizable material (1T-1C memory device ( In 600), a memory cell 100 using a polarizable material is connected to the bit line).

분극 가능한 물질을 이용한 메모리 셀(100)에 포함되는 전도층들(150, 151)은 각각 Gate metal 및 metal의 역할을 수행할 수 있으며, 소스 영역(630) 및 드레인 영역(640)과 분극 가능한 물질을 이용한 메모리 셀(100)은 상호 접촉 구조물(650)(예컨대, 콘택 플러그)을 통해 연결될 수 있다.The conductive layers 150 and 151 included in the memory cell 100 using a polarizable material may function as a gate metal and a metal, respectively, and a material capable of being polarized with the source region 630 and the drain region 640 . The memory cells 100 using ? may be connected through a mutual contact structure 650 (eg, a contact plug).

도면과 같이 1T 메모리 소자(600)에는 분극 가능한 물질을 이용한 메모리 셀(100)이 한 개 포함되는 것뿐만 아니라, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)이 어레이를 이루며 포함될 수 있다.As shown in the figure, the 1T memory device 600 includes not only one memory cell 100 using a polarizable material, but is not limited thereto, and memory cells 100 using a polarizable material are included in an array. can

도면에는 1T-1C 메모리 소자(600)에 분극 가능한 물질을 이용한 메모리 셀(100)이 적용된 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)은 2T-2C 메모리 소자에도 적용될 수 있다.Although the drawing shows that the memory cell 100 using a polarizable material is applied to the 1T-1C memory device 600, it is not limited thereto and the memory cell 100 using a polarizable material is also applied to the 2T-2C memory device. can be applied.

또한, 도면에 도시되지 않았으나 1T-1C 메모리 소자(600)는 메모리 동작을 수행하기 위한 추가 구성요소들을 더 포함할 수 있다.Also, although not shown in the drawings, the 1T-1C memory device 600 may further include additional components for performing a memory operation.

이상, 분극 가능한 물질을 이용한 메모리 셀(100)이 메모리 소자들(500, 600)에 사용되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 압전 특성을 갖는 것을 기반으로 압전 소자가 포함되는 다양한 장치들에 사용될 수 있다.As described above, the memory cell 100 using a polarizable material has been described as being used for the memory elements 500 and 600, but it is not limited thereto and is applied to various devices including a piezoelectric element based on having a piezoelectric characteristic. can be used

도 7a 내지 7b는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 수행하는 메모리 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다. 보다 상세하게, 도 7a는 소거의 기록 동작과 감지 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이며, 도 7b는 프로그램의 기록 동작과 감지 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다.7A-7B are plots of voltage versus time for a sequence of pulses in a memory operation performed by a memory cell using the polarizable material shown in FIGS. 1-3; More specifically, FIG. 7A shows a plot of voltage versus time for pulse sequences in write and sense operations of erase, and FIG. 7B illustrates voltage versus time for pulse sequences in write and sense operations of the program. A diagram showing a plot of

이하, 분극 가능한 물질을 이용한 메모리 셀(100)의 기록 동작은 메모리 상태 중 높은 문턱 전압 값으로 "1"의 상태로 설정하는 것(프로그램 동작) 또는 낮은 문턱 전압 값으로 "0"으로 설정하는 것(소거 동작) 중 어느 하나의 동작을 의미할 수 있다.Hereinafter, the write operation of the memory cell 100 using the polarizable material is to set the high threshold voltage to “1” among the memory states (program operation) or to set the low threshold voltage to “0”. (erase operation) may mean any one operation.

또한, 이하, 분극 가능한 물질을 이용한 메모리 셀(100)은 메모리 동작을 수행하기 위한 전압원(산화물 저장층들(110, 120)에 전압 펄스를 인가하기 위한 전압원)을 포함하는 것을 전제로 하며, 후술되는 메모리 동작(기록 동작 또는 감지 동작)은 전압원으로부터 전압 펄스가 인가되어 전압 펄스 시퀀스가 적용됨을 전제로 한다. 전압 펄스 시퀀스는 산화물 저장층들(110, 120)의 극성을 변경하기에 충분한 보자력 전압과 동일하거나 더 높은 진폭을 갖는 펄스일 수 있다. 여기서, 보자력 전압은 분극 가능한 물질의 극성을 변경하는데 요구되는 전압으로서, 분극 가능한 물질의 종류에 따라 결정될 수 있다.In addition, hereinafter, it is assumed that the memory cell 100 using a polarizable material includes a voltage source for performing a memory operation (a voltage source for applying a voltage pulse to the oxide storage layers 110 and 120 ), which will be described later. A memory operation (a write operation or a sensing operation) to be performed assumes that a voltage pulse is applied from a voltage source and a voltage pulse sequence is applied. The voltage pulse sequence may be a pulse having an amplitude equal to or higher than the coercive voltage sufficient to change the polarity of the oxide storage layers 110 , 120 . Here, the coercive voltage is a voltage required to change the polarity of the polarizable material, and may be determined according to the type of the polarizable material.

도 7a를 참조하면, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자에는 양의 전압 펄스(예컨대, 100ns의 펄스 폭)를 포함하는 기록 펄스 시퀀스가 적용됨으로써, 산화물 저장층들(110, 120)의 분극 반전이 보장되어 메모리 소자의 소거 동작이 수행될 수 있다. 보다 상세하게, 메모리 소자의 게이트 전극과 소스 영역, 드레인 영역, 벌크 영역 사이에 양의 보자력 전압이 인가됨에 따라 산화물 저장층들(110, 120)에는 "0"의 상태가 기록될 수 있다. 이에, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자는 소거 및 감지 동작에서의 오류 가능성을 회피할 수 있다.Referring to FIG. 7A , a write pulse sequence including a positive voltage pulse (eg, a pulse width of 100 ns) is applied to a memory device including the memory cell 100 using a polarizable material, so that the oxide storage layers 110 , 120) is guaranteed, so that an erase operation of the memory device can be performed. In more detail, as a positive coercive voltage is applied between the gate electrode, the source region, the drain region, and the bulk region of the memory device, a state of “0” may be recorded in the oxide storage layers 110 and 120 . Accordingly, the memory device including the memory cell 100 using a polarizable material may avoid the possibility of errors in erase and sensing operations.

도 7b를 참조하면, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자에는 음의 전압 펄스(예컨대, 100ns의 펄스 폭)를 포함하는 기록 펄스 시퀀스가 적용됨으로써, 산화물 저장층들(110, 120)의 분극 반전이 보장되어 메모리 소자의 프로그램 동작이 수행될 수 있다. 보다 상세하게, 메모리 소자의 게이트 전극과 소스 영역, 드레인 영역, 벌크 영역 사이에 음의 보자력 전압이 인가됨에 따라 산화물 저장층들(110, 120)에는 "1"의 상태가 기록될 수 있다. 이에, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자는 프로그램 및 감지 동작에서의 오류 가능성을 회피할 수 있다.Referring to FIG. 7B , a write pulse sequence including a negative voltage pulse (eg, a pulse width of 100 ns) is applied to the memory device including the memory cell 100 using a polarizable material, so that the oxide storage layers 110 , 120) is guaranteed, so that a program operation of the memory device can be performed. In more detail, as a negative coercive voltage is applied between the gate electrode, the source region, the drain region, and the bulk region of the memory device, a state of “1” may be recorded in the oxide storage layers 110 and 120 . Accordingly, the memory device including the memory cell 100 using a polarizable material may avoid the possibility of errors in programming and sensing operations.

이러한 소거 동작 및 프로그램 동작은 감지 동작의 감지 시간을 감소시킬 수 있는 효과를 도모할 수 있다.Such an erase operation and a program operation may achieve an effect of reducing the detection time of the detection operation.

특히, 전술된 분극 가능한 물질을 이용한 메모리 셀(100)은 메모리 소자에서의 누설 전류와 전하 트래핑을 감소시키고 내구성 및 수명을 향상시킬 수 있기 때문에, 메모리 소자의 메모리 동작 신뢰성을 더욱 개선할 수 있다.In particular, since the memory cell 100 using the above-described polarizable material can reduce leakage current and charge trapping in the memory device and improve durability and lifespan, it is possible to further improve the memory operation reliability of the memory device.

도 7a 내지 7b 각각에서 감지 동작은 0.1V 또는 1V의 드레인 전압이 드레인 영역에 인가되고 소스 영역 및 벌크 영역이 접지됨에 의한 드레인 전류를 감지하여 수행될 수 있으며, 소거 동작 이후의 감지 결과는 "0"의 값을 프로그램 동작 이후의 감지 결과는 "1"의 값을 출력할 수 있다.In each of FIGS. 7A to 7B , the sensing operation may be performed by sensing a drain current caused by a drain voltage of 0.1V or 1V being applied to the drain region and the source region and bulk region being grounded, and the sensing result after the erase operation is “0” A value of "1" may be output as a result of detecting a value of " after the program operation.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

100: 분극 가능한 물질을 이용한 메모리 셀
110: 제1 산화물 저장층
120: 제2 산화물 저장층
130: 결정질층
140: 캐리어 구조물
150, 151: 전도층100: memory cell using a polarizable material
110: first oxide storage layer
120: second oxide storage layer
130: crystalline layer
140: carrier structure
150, 151: conductive layer

Claims (18)

분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층과 제2 산화물 저장층; 및
상기 제1 산화물 저장층과 상기 제2 산화물 저장층 사이에 개재되는 결정질층
을 포함하는 분극 가능한 물질을 이용한 메모리 셀.a first oxide storage layer and a second oxide storage layer formed of a polarizable material; and
A crystalline layer interposed between the first oxide storage layer and the second oxide storage layer
A memory cell using a polarizable material comprising: 제1항에 있어서,
상기 결정질층은,
2eV이상의 밴드 갭(Band gap)을 갖는 물질로 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
The crystalline layer is
A memory cell using a polarizable material, characterized in that it is formed of a material having a band gap of 2 eV or more. 제2항에 있어서,
상기 결정질층은,
TiO2, Nb2O5, Ta2O5, SrO, BaO, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3 또는 Y2O3 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.3. The method of claim 2,
The crystalline layer is
TiO 2 , Nb 2 O 5 , Ta 2 O 5 , SrO, BaO, Ce 2 O 3 , Pr 2 O 3 , nd 2 O 3 , Sm 2 O 3 , Eu2O3, Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , YbO, Lu 2 O 3 , Yb 2 O 3 , Er 2 O 3 or Y 2 O 3 A memory cell using a polarizable material, characterized in that it is formed to include at least one material. 제1항에 있어서,
상기 결정질층은,
1 내지 100 옹스트롬(Angstrom)의 두께를 갖는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
The crystalline layer is
A memory cell using a polarizable material, characterized in that it has a thickness of 1 to 100 Angstroms. 제1항에 있어서,
상기 분극 가능한 물질은,
Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
The polarizable material is
A memory cell using a polarizable material comprising at least one of Hf and Zr. 제1항에 있어서,
상기 제1 산화물 저장층과 상기 제2 산화물 저장층은,
동일한 두께 또는 서로 상이한 두께로 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
The first oxide storage layer and the second oxide storage layer,
A memory cell using a polarizable material, characterized in that it is formed with the same thickness or different thicknesses. 제1항에 있어서,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
2nm 내지 50nm 범위 내의 두께를 갖는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
At least one of the first oxide storage layer and the second oxide storage layer,
A memory cell using a polarizable material, characterized in that it has a thickness in the range of 2 nm to 50 nm. 제1항에 있어서,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
At least one of the first oxide storage layer and the second oxide storage layer,
A memory cell using a polarizable material, characterized in that it is formed to include an additive for reducing a leakage current generated at a boundary with the crystalline layer. 제8항에 있어서,
상기 첨가제는,
C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.9. The method of claim 8,
The additive is
A memory cell using a polarizable material, comprising at least one of C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr or a rare earth element. 제9항에 있어서,
상기 첨가제는,
Hf 이상의 원자 반경을 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.10. The method of claim 9,
The additive is
A memory cell using a polarizable material comprising the at least one material having an atomic radius greater than or equal to Hf. 제9항에 있어서,
상기 첨가제는,
Hf와 동일한 원자가를 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.10. The method of claim 9,
The additive is
A memory cell using a polarizable material comprising said at least one material having a valency equal to Hf. 제8항에 있어서,
상기 첨가제는,
0.05 at % 내지 30 at %의 농도로 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나에 포함되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.9. The method of claim 8,
The additive is
A memory cell using a polarizable material, characterized in that it is included in at least one of the first oxide storage layer and the second oxide storage layer at a concentration of 0.05 at % to 30 at %. 제1항에 있어서,
상기 제1 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 또는 상기 제2 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 중 적어도 하나의 면에 배치되는 적어도 하나의 전도층
을 더 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.According to claim 1,
At least one conductive layer disposed on at least one of a surface opposite to the surface in contact with the crystalline layer in the first oxide storage layer or an opposite surface to the surface in contact with the crystalline layer in the second oxide storage layer
A memory cell using a polarizable material, characterized in that it further comprises. 제13항에 있어서,
상기 제1 산화물 저장층과 상기 적어도 하나의 전도층 사이 또는 상기 제2 산화물 저장층과 상기 적어도 하나의 전도층 사이 중 적어도 하나의 사이에 배치되는 적어도 하나의 커버층
을 더 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.14. The method of claim 13,
at least one cover layer disposed between at least one of the first oxide storage layer and the at least one conductive layer or between the second oxide storage layer and the at least one conductive layer
A memory cell using a polarizable material, characterized in that it further comprises. 제13항에 있어서,
상기 커버층은,
TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀.14. The method of claim 13,
The cover layer is
TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, A memory cell using a polarizable material, characterized in that it is formed to include at least one of MgO, SrO, TaO, NbO, and TiO. 분극 가능한 물질(Polarizable material)로 제1 산화물 저장층을 형성하는 단계;
상기 제1 산화물 저장층의 상부에 결정질층을 형성하는 단계; 및
상기 결정질층의 상부에 상기 분극 가능한 물질로 제2 산화물 저장층을 형성하는 단계
를 포함하는 분극 가능한 물질을 이용한 메모리 셀의 제조 방법.forming a first oxide storage layer of a polarizable material;
forming a crystalline layer on the first oxide storage layer; and
Forming a second oxide storage layer of the polarizable material on top of the crystalline layer
A method of manufacturing a memory cell using a polarizable material comprising a. 분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층; 및
상기 제1 산화물 저장층의 상부에 형성되는 복수의 이중 구조층들
을 포함하고,
상기 이중 구조층들 각각은,
하부에 배치되는 결정질층; 및
상부에 배치되는 제2 산화물 저장층
을 포함하는 분극 가능한 물질을 이용한 메모리 셀.a first oxide storage layer formed of a polarizable material; and
a plurality of double structure layers formed on the first oxide storage layer
including,
Each of the double structure layers,
a crystalline layer disposed underneath; and
a second oxide storage layer disposed thereon
A memory cell using a polarizable material comprising: 분극 가능한 물질(Polarizable material)로 제1 산화물 저장층을 형성하는 단계; 및
상기 제1 산화물 저장층의 상부에 복수의 이중 구조층들-상기 복수의 이중 구조층들 각각은 하부에 배치되는 결정질층 및 상부에 배치되는 제2 산화물 저장층을 포함함-을 형성하는 단계
를 포함하는 분극 가능한 물질을 이용한 메모리 셀의 제조 방법.forming a first oxide storage layer of a polarizable material; and
forming a plurality of double structure layers on an upper portion of the first oxide storage layer, each of the plurality of double structure layers including a crystalline layer disposed thereunder and a second oxide storage layer disposed thereon;
A method of manufacturing a memory cell using a polarizable material comprising a.
KR1020210048981A 2021-04-15 2021-04-15 Memory device using polarizable material KR102479391B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210048981A KR102479391B1 (en) 2021-04-15 2021-04-15 Memory device using polarizable material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210048981A KR102479391B1 (en) 2021-04-15 2021-04-15 Memory device using polarizable material

Publications (2)

Publication Number Publication Date
KR20220142663A true KR20220142663A (en) 2022-10-24
KR102479391B1 KR102479391B1 (en) 2022-12-21

Family

ID=83805869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210048981A KR102479391B1 (en) 2021-04-15 2021-04-15 Memory device using polarizable material

Country Status (1)

Country Link
KR (1) KR102479391B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033346A (en) * 2019-09-18 2021-03-26 삼성전자주식회사 Electronic device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033346A (en) * 2019-09-18 2021-03-26 삼성전자주식회사 Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
KR102479391B1 (en) 2022-12-21

Similar Documents

Publication Publication Date Title
US10388786B2 (en) Nonvolatile memory device
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
US20190189627A1 (en) Ferroelectric memory cells including ferroelectric crystalline materials having polar and chiral crystal structures, and related memory devices
US8304823B2 (en) Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US10903363B2 (en) Ferroelectric semiconductor device
US10923501B2 (en) Ferroelectric memory device and method of manufacturing the same
US20180366547A1 (en) Field effect transistor, memory element and manufacturing method of charge storage structure
JP2008270313A (en) Semiconductor memory element
US11758737B2 (en) Ferroelectric memory device and method of forming the same
US11469043B2 (en) Electronic device comprising conductive material and ferroelectric material
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US11508755B2 (en) Stacked ferroelectric structure
KR20190008047A (en) Ferroelectric Memory Device
US20230378354A1 (en) Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
KR102479391B1 (en) Memory device using polarizable material
US20230200078A1 (en) Ferroelectric Device
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure
JP2004134507A (en) Non-volatile field effect transistor equipped with laminated insulating film
TW202415250A (en) Semiconductor device
TW202310374A (en) Semiconductor device
CN117580364A (en) Ferroelectric structure, integrated circuit and forming method thereof
KR20050038298A (en) Transistor structure for based on ferroelectric a semiconductor
KR20050038658A (en) Non-volatile of using ferroelectric a semiconductor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right