KR20220139892A - 수명 특성화를 위한 통합 센서 - Google Patents
수명 특성화를 위한 통합 센서 Download PDFInfo
- Publication number
- KR20220139892A KR20220139892A KR1020227027644A KR20227027644A KR20220139892A KR 20220139892 A KR20220139892 A KR 20220139892A KR 1020227027644 A KR1020227027644 A KR 1020227027644A KR 20227027644 A KR20227027644 A KR 20227027644A KR 20220139892 A KR20220139892 A KR 20220139892A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- integrated circuit
- pixel
- charge
- charge storage
- Prior art date
Links
- 238000012512 characterization method Methods 0.000 title description 2
- 238000003860 storage Methods 0.000 claims abstract description 208
- 238000012546 transfer Methods 0.000 claims abstract description 206
- 239000002800 charge carrier Substances 0.000 claims abstract description 205
- 238000001514 detection method Methods 0.000 claims abstract description 82
- 230000005684 electric field Effects 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000005284 excitation Effects 0.000 claims description 198
- 239000010410 layer Substances 0.000 claims description 115
- 230000003287 optical effect Effects 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 50
- 230000004044 response Effects 0.000 claims description 47
- 239000011241 protective layer Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 description 127
- 239000000523 sample Substances 0.000 description 125
- 150000001413 amino acids Chemical class 0.000 description 61
- 108090000765 processed proteins & peptides Proteins 0.000 description 54
- 229910052751 metal Inorganic materials 0.000 description 53
- 239000002184 metal Substances 0.000 description 53
- 229920001184 polypeptide Polymers 0.000 description 53
- 102000004196 processed proteins & peptides Human genes 0.000 description 53
- 125000003729 nucleotide group Chemical group 0.000 description 52
- 239000002773 nucleotide Substances 0.000 description 34
- 238000004458 analytical method Methods 0.000 description 33
- 238000012163 sequencing technique Methods 0.000 description 32
- 230000008878 coupling Effects 0.000 description 30
- 238000010168 coupling process Methods 0.000 description 30
- 238000005859 coupling reaction Methods 0.000 description 30
- 125000003275 alpha amino acid group Chemical group 0.000 description 24
- 230000000875 corresponding effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 108090000623 proteins and genes Proteins 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 239000003550 marker Substances 0.000 description 18
- 238000012545 processing Methods 0.000 description 18
- 102000004169 proteins and genes Human genes 0.000 description 17
- 230000001965 increasing effect Effects 0.000 description 14
- 238000003776 cleavage reaction Methods 0.000 description 13
- 230000007017 scission Effects 0.000 description 13
- 108020004414 DNA Proteins 0.000 description 12
- 239000000969 carrier Substances 0.000 description 11
- 230000005693 optoelectronics Effects 0.000 description 10
- 239000000725 suspension Substances 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 9
- 150000007523 nucleic acids Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 108020004707 nucleic acids Proteins 0.000 description 8
- 102000039446 nucleic acids Human genes 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 102000053602 DNA Human genes 0.000 description 7
- 239000003153 chemical reaction reagent Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 230000005281 excited state Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 6
- MPLZNPZPPXERDA-UHFFFAOYSA-N [4-(diethylamino)-2-methylphenyl]azanium;chloride Chemical compound [Cl-].CC[NH+](CC)C1=CC=C(N)C(C)=C1 MPLZNPZPPXERDA-UHFFFAOYSA-N 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 239000007850 fluorescent dye Substances 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 230000032258 transport Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002372 labelling Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 3
- 108010026552 Proteome Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 3
- 230000002255 enzymatic effect Effects 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 125000001433 C-terminal amino-acid group Chemical group 0.000 description 2
- 238000001712 DNA sequencing Methods 0.000 description 2
- 125000001429 N-terminal alpha-amino-acid group Chemical group 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 108020004682 Single-Stranded DNA Proteins 0.000 description 2
- 238000003556 assay Methods 0.000 description 2
- -1 based on size Chemical class 0.000 description 2
- 239000012472 biological sample Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002540 isothiocyanates Chemical class 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000000734 protein sequencing Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000012114 Alexa Fluor 647 Substances 0.000 description 1
- 102000018389 Exopeptidases Human genes 0.000 description 1
- 108010091443 Exopeptidases Proteins 0.000 description 1
- 102000003839 Human Proteins Human genes 0.000 description 1
- 108090000144 Human Proteins Proteins 0.000 description 1
- KDXKERNSBIXSRK-UHFFFAOYSA-N Lysine Natural products NCCCCC(N)C(O)=O KDXKERNSBIXSRK-UHFFFAOYSA-N 0.000 description 1
- 239000004472 Lysine Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000003559 RNA-seq method Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000029087 digestion Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002866 fluorescence resonance energy transfer Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- QKFJKGMPGYROCL-UHFFFAOYSA-N phenyl isothiocyanate Chemical compound S=C=NC1=CC=CC=C1 QKFJKGMPGYROCL-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011541 reaction mixture Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000002165 resonance energy transfer Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005945 translocation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Abstract
본 명세서에 설명된 기술의 양태들은 개선된 반도체 기반 이미지 센서 설계들에 관한 것이다. 일부 실시예들에서, 집적 회로는 광 검출 영역, 및 광 검출 영역에 전기적으로 결합된 드레인 영역을 포함할 수 있고, 광 검출 영역은 광 검출 영역으로부터 드레인 영역(들)으로의 방향으로 고유 전기장을 유도하도록 구성될 수 있다. 일부 실시예들에서, 전하 저장 영역 및 드레인 영역은 광 검출 영역의 동일 측에 위치될 수 있다. 일부 실시예들에서, 적어도 하나의 드레인 층은 광 검출 영역을 통해 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성될 수 있다. 일부 실시예들에서, 집적 회로는 복수의 픽셀, 및 복수의 픽셀에서의 전하 캐리어들의 전송을 제어하도록 구성된 제어 회로를 포함할 수 있다.
Description
관련 출원
본 출원은 35 U.S.C.§119(e) 하에서, 대리인 문서번호 R0708.70083US00으로 2020년 1월 14일에 출원되고 발명의 명칭이 "수명 특성화를 위한 통합 센서(INTEGRATED SENSOR FOR LIFETIME CHARACTERIZATION)"인 미국 가출원 제62/961,133호의 우선권을 주장하며, 그것의 전체내용은 여기에 참조로 포함된다.
기술분야
본 개시내용은 샘플 분석을 위해 수만 개 이상의 샘플 웰에 짧은 광학 펄스들을 동시에 제공하고 샘플 웰들로부터 형광 신호들을 수신함으로써 샘플들의 대규모 병렬 분석을 수행할 수 있는 통합 디바이스들 및 관련 기기들에 관한 것이다. 기기들은 현장 진단 유전자 시퀀싱(point-of-care genetic sequencing) 및 개인 맞춤형 의료에 유용할 수 있다.
광 검출기들은 다양한 응용들에서 광을 검출하기 위해 사용된다. 입사 광의 강도를 나타내는 전기 신호를 생성하는 통합 광 검출기들이 개발되었다. 이미징 응용들을 위한 통합 광 검출기들은 장면 전체로부터 수신된 광의 강도를 검출하기 위한 픽셀들의 어레이를 포함한다. 통합 광 검출기들의 예들은 전하 결합 소자(CCD) 및 상보성 금속 산화물 반도체(CMOS) 이미지 센서를 포함한다.
생물학적 또는 화학적 샘플들의 대규모 병렬 분석을 할 수 있는 기기들은 전형적으로 큰 크기, 휴대성 부족, 기기를 작동시키기 위한 숙련된 기술자의 요구, 전력 요구, 통제된 동작 환경의 필요성, 및 비용을 포함할 수 있는 여러 요인들로 인해 실험실 세팅들로 제한된다. 샘플이 이러한 장비를 사용하여 분석되어야 할 때, 일반적인 패러다임은 진단 현장(point of care) 또는 현장(field)에서 샘플을 추출하고, 샘플을 실험실로 보내고, 분석 결과를 기다리는 것이다. 결과를 기다리는 시간은 몇 시간 내지 며칠의 범위일 수 있다.
본 개시내용의 일부 양태들은 광 검출 영역, 및 광 검출 영역에 전기적으로 결합된 드레인 영역을 포함하는 집적 회로에 관한 것이며, 여기서 광 검출 영역은 광 검출 영역으로부터 하나 이상의 드레인 영역으로의 방향으로 고유 전기장을 유도하도록 구성된다.
본 개시내용의 일부 양태들은 광 검출 영역, 광 검출 영역에 전기적으로 결합된 전하 저장 영역, 및 광 검출 영역에 전기적으로 결합된 드레인 영역을 포함하는 집적 회로에 관한 것이며, 여기서 전하 저장 영역 및 드레인 영역은 광 검출 영역의 동일 측에 위치된다.
본 개시내용의 일부 양태들은 제1 방향으로 전기장을 유도하도록 구성된 제1 광 검출 영역을 포함하는 제1 픽셀, 및 제1 방향과 반대되는 제2 방향으로 전기장을 유도하도록 구성된 제2 광 검출 영역을 포함하는 제2 픽셀을 포함하는 집적 회로에 관한 것이며, 여기서 제1 픽셀 및 제2 픽셀은 제1 방향 및 제2 방향 중 하나에서 차례로 위치된다.
본 개시내용의 일부 양태들은 광 검출 영역, 및 광 검출 영역을 통해 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성된 적어도 하나의 드레인 층을 포함하는 집적 회로에 관한 것이다.
본 개시내용의 일부 양태들은 복수의 픽셀 - 복수의 픽셀 중의 각각의 픽셀은 광 검출 영역 및 전하 저장 영역을 포함함 -, 및 복수의 픽셀 중의 각각의 픽셀의 광 검출 영역으로부터 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제어 회로를 포함하는 집적 회로에 관한 것이다.
본 개시내용의 일부 양태들은 제1 방향으로 입사 광을 수신하도록 구성된 광 검출 영역, 및 제1 방향에서 광 검출 영역 앞에 위치되고, 입사 광자들을 광 검출 영역을 향해 지향시키도록 구성된 표면을 포함하는 집적 회로에 관한 것이다.
전술한 개요는 제한으로 의도되지 않는다. 추가로, 다양한 실시예들은 본 개시내용의 임의의 양태들을 단독으로 또는 조합하여 포함할 수 있다.
도 1-1은 일부 실시예들에 따른 통합 디바이스의 개략도이다.
도 1-2는 일부 실시예들에 따른 도 1-1의 통합 디바이스의 픽셀의 개략도이다.
도 1-3은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 회로도이다.
도 1-4는 일부 실시예들에 따라 도 1-3의 픽셀에서의 전하 전송(charge transfer)을 도시하는 도면이다.
도 1-5A는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이며, 픽셀은 복수의 전하 저장 영역을 갖는다.
도 1-5B는 일부 실시예들에 따른 도 1-5A의 픽셀의 회로도이다.
도 1-6은 일부 실시예들에 따라 도 1-5A 및 도 1-5B의 픽셀에서의 전하 전송을 도시하는 도면이다.
도 2-1은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 상면도이며, 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-2는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀 행의 CAD(computer-aided design) 도면이며, 각각의 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-3은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 두 개의 예시적인 인접 픽셀 행의 CAD 도면이며, 각각의 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-4는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 일부의 측면도이며, 픽셀은 비아 벽을 갖다.
도 3-1A는 일부 실시예들에 따른 수집 영역을 포함하는 예시적인 픽셀의 측면도이다.
도 3-1B는 일부 실시예들에 따라 도 3-1A의 픽셀 내에서의 정전위 대 깊이를 도시하는 그래프이다.
도 3-2는 일부 실시예들에 따른, 하나 이상의 드레인 층 및 하나 이상의 장벽을 갖는 예시적인 픽셀의 측면도이다.
도 3-3은 일부 실시예들에 따른, 하나 이상의 드레인 층 및 하나 이상의 장벽을 갖는 대안적인 예시적인 픽셀의 측면도이다.
도 4-1은 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 하나 이상의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 구형파 제어 신호를 도시하는 시간 그래프이다.
도 4-2A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 밸런싱된 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-2B는 일부 실시예들에 따라 도 4-2A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-3A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 밸런싱된 직류(DC)-오프셋 정현파 제어 신호(offset sinusoidal control signal)를 도시하는 시간 그래프이다.
도 4-3B는 일부 실시예들에 따라 도 4-3A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-4A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 밸런싱된 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-4B는 일부 실시예들에 따라 도 4-4A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-5A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 밸런싱된 DC-오프셋 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-5B는 일부 실시예들에 따라 도 4-5A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-6A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 비-밸런싱된 DC-오프셋 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-6B는 일부 실시예들에 따라 도 4-6A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 5-1A는 일부 실시예들에 따른 통합 디바이스 및 기기의 블록도이다.
도 5-1B는 일부 실시예들에 따른 통합 디바이스를 포함하는 장치의 개략도이다.
도 5-1C는 일부 실시예들에 따른 컴팩트한 모드 고정 레이저 모듈을 포함하는 분석 기기의 블록도 도시이다.
도 5-1D는 일부 실시예들에 따른 분석 기기에 통합된 컴팩트한 모드 고정 레이저 모듈을 도시한다.
도 5-2는 일부 실시예들에 따른 광학 펄스들의 트레인을 도시한다.
도 5-3은 일부 실시예들에 따라, 하나 이상의 도파관을 통해 펄스형 레이저에 의해 광학적으로 여기될 수 있는 병렬 반응 챔버들의 예를 도시한다.
도 5-4는 일부 실시예들에 따라, 도파관으로부터의 반응 챔버의 광학적 여기를 도시한다.
도 5-5는 일부 실시예들에 따른 통합된 반응 챔버, 광 도파관, 및 타임 비닝 광 검출기의 추가 세부사항을 도시한다.
도 5-6은 일부 실시예들에 따라 반응 챔버 내에서 발생할 수 있는 생물학적 반응의 예를 도시한다.
도 5-7은 일부 실시예들에 따라 상이한 감쇠 특성들을 갖는 두 개의 상이한 형광단에 대한 방출 확률 곡선들을 도시한다.
도 5-8은 일부 실시예들에 따른 형광 방출의 타임 비닝 검출(time-binning detection)을 도시한다.
도 5-9는 일부 실시예들에 따른 타임 비닝 광 검출기를 도시한다.
도 5-10A는 일부 실시예들에 따라 샘플로부터의 형광 방출의 펄스 여기 및 타임 비닝 검출을 도시한다.
도 5-10B는 일부 실시예들에 따라 샘플의 반복된 펄스 여기 후의 다양한 타임 빈들(time bins)에서 축적된 형광 광자 카운트의 히스토그램을 도시한다.
도 5-11A는 일부 실시예들에 따른 T 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11B는 일부 실시예들에 따른 A 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11C는 일부 실시예들에 따른 C 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11D는 일부 실시예들에 따른 G 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-12는 일부 실시예들에 따라 에드먼 분해법(Edman degradation)에 의해 표지된 폴리펩티드를 시퀀싱하는 방법을 도시하는 흐름도이다.
도 5-13은 일부 실시예들에 따른 이산 바인딩 이벤트들이 신호 출력의 신호 펄스들을 발생시키는 시퀀싱의 방법을 도시하는 흐름도, 및 신호 출력을 도시하는 그래프를 포함한다.
도 6-1A는 일부 실시예들에 따라 여기 펄스에 후속하여 통합 디바이스(1-102)에서 수신된 여기 및 형광 광의 시간 그래프이다.
도 6-1B는 일부 실시예들에 따라 도 6-1A의 여기 및 형광 광을 수신하는 예시적인 픽셀의 측면도이다.
도 6-2A는 일부 실시예들에 따라 도 6-1A의 여기 및 형광 광을 수신하는 금속 장벽을 갖는 예시적인 픽셀의 측면도이다.
도 6-2B는 일부 실시예들에 따라 픽셀 내에서의 전하 캐리어 생성을 보여주는 도 6-2A의 픽셀의 측면도이다.
도 6-3은 일부 실시예들에 따라 입사 광을 굴절시키도록 구성된 유전체 장벽들을 갖는 예시적인 픽셀의 측면도이다.
도 6-4는 일부 실시예들에 따라 입사 광을 반사하도록 구성된 금속 장벽들을 갖는 예시적인 픽셀의 측면도이다.
도 6-5는 일부 실시예들에 따라 픽셀의 표면에 광 지향성 구조물(optically-directive structure)을 갖는 예시적인 픽셀의 측면도이다.
본 발명의 특징들 및 장점들은 도면들과 관련하여 취해질 때 아래에 제시된 상세한 설명으로부터 더욱 명백해질 것이다. 도면들을 참조하여 실시예들을 설명할 때, 방향 참조들("위", "아래", "최상부", "최하부", "좌측", "우측", "수평", "수직" 등)이 사용될 수 있다. 이러한 참조들은 독자가 정상적인 배향으로 도면을 보는 데 도움을 주기 위한 것으로서만 의도된다. 이러한 방향 참조들은 구현된 디바이스의 특징들의 선호되는 또는 유일한 배향을 설명하도록 의도된 것이 아니다. 디바이스는 다른 배향들을 사용하여 구현될 수 있다.
도 1-2는 일부 실시예들에 따른 도 1-1의 통합 디바이스의 픽셀의 개략도이다.
도 1-3은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 회로도이다.
도 1-4는 일부 실시예들에 따라 도 1-3의 픽셀에서의 전하 전송(charge transfer)을 도시하는 도면이다.
도 1-5A는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이며, 픽셀은 복수의 전하 저장 영역을 갖는다.
도 1-5B는 일부 실시예들에 따른 도 1-5A의 픽셀의 회로도이다.
도 1-6은 일부 실시예들에 따라 도 1-5A 및 도 1-5B의 픽셀에서의 전하 전송을 도시하는 도면이다.
도 2-1은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 상면도이며, 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-2는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀 행의 CAD(computer-aided design) 도면이며, 각각의 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-3은 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 두 개의 예시적인 인접 픽셀 행의 CAD 도면이며, 각각의 픽셀은 고유 전기장을 유도하도록 구성된 광 검출 영역을 갖는다.
도 2-4는 일부 실시예들에 따라 도 1-1의 통합 디바이스에 포함될 수 있는 예시적인 픽셀의 일부의 측면도이며, 픽셀은 비아 벽을 갖다.
도 3-1A는 일부 실시예들에 따른 수집 영역을 포함하는 예시적인 픽셀의 측면도이다.
도 3-1B는 일부 실시예들에 따라 도 3-1A의 픽셀 내에서의 정전위 대 깊이를 도시하는 그래프이다.
도 3-2는 일부 실시예들에 따른, 하나 이상의 드레인 층 및 하나 이상의 장벽을 갖는 예시적인 픽셀의 측면도이다.
도 3-3은 일부 실시예들에 따른, 하나 이상의 드레인 층 및 하나 이상의 장벽을 갖는 대안적인 예시적인 픽셀의 측면도이다.
도 4-1은 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 하나 이상의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 구형파 제어 신호를 도시하는 시간 그래프이다.
도 4-2A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 밸런싱된 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-2B는 일부 실시예들에 따라 도 4-2A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-3A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 두 개의 밸런싱된 직류(DC)-오프셋 정현파 제어 신호(offset sinusoidal control signal)를 도시하는 시간 그래프이다.
도 4-3B는 일부 실시예들에 따라 도 4-3A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-4A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 밸런싱된 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-4B는 일부 실시예들에 따라 도 4-4A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-5A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 밸런싱된 DC-오프셋 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-5B는 일부 실시예들에 따라 도 4-5A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 4-6A는 일부 실시예들에 따라 도 1-1의 통합 디바이스의 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 3개의 비-밸런싱된 DC-오프셋 정현파 제어 신호를 도시하는 시간 그래프이다.
도 4-6B는 일부 실시예들에 따라 도 4-6A의 제어 신호들을 수신하는 것에 응답한 픽셀의 전하 전송 채널들에서의 전하 전송을 도시하는 시간 그래프이다.
도 5-1A는 일부 실시예들에 따른 통합 디바이스 및 기기의 블록도이다.
도 5-1B는 일부 실시예들에 따른 통합 디바이스를 포함하는 장치의 개략도이다.
도 5-1C는 일부 실시예들에 따른 컴팩트한 모드 고정 레이저 모듈을 포함하는 분석 기기의 블록도 도시이다.
도 5-1D는 일부 실시예들에 따른 분석 기기에 통합된 컴팩트한 모드 고정 레이저 모듈을 도시한다.
도 5-2는 일부 실시예들에 따른 광학 펄스들의 트레인을 도시한다.
도 5-3은 일부 실시예들에 따라, 하나 이상의 도파관을 통해 펄스형 레이저에 의해 광학적으로 여기될 수 있는 병렬 반응 챔버들의 예를 도시한다.
도 5-4는 일부 실시예들에 따라, 도파관으로부터의 반응 챔버의 광학적 여기를 도시한다.
도 5-5는 일부 실시예들에 따른 통합된 반응 챔버, 광 도파관, 및 타임 비닝 광 검출기의 추가 세부사항을 도시한다.
도 5-6은 일부 실시예들에 따라 반응 챔버 내에서 발생할 수 있는 생물학적 반응의 예를 도시한다.
도 5-7은 일부 실시예들에 따라 상이한 감쇠 특성들을 갖는 두 개의 상이한 형광단에 대한 방출 확률 곡선들을 도시한다.
도 5-8은 일부 실시예들에 따른 형광 방출의 타임 비닝 검출(time-binning detection)을 도시한다.
도 5-9는 일부 실시예들에 따른 타임 비닝 광 검출기를 도시한다.
도 5-10A는 일부 실시예들에 따라 샘플로부터의 형광 방출의 펄스 여기 및 타임 비닝 검출을 도시한다.
도 5-10B는 일부 실시예들에 따라 샘플의 반복된 펄스 여기 후의 다양한 타임 빈들(time bins)에서 축적된 형광 광자 카운트의 히스토그램을 도시한다.
도 5-11A는 일부 실시예들에 따른 T 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11B는 일부 실시예들에 따른 A 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11C는 일부 실시예들에 따른 C 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-11D는 일부 실시예들에 따른 G 뉴클레오티드 또는 뉴클레오티드 유사체에 대응하는 히스토그램을 도시한다.
도 5-12는 일부 실시예들에 따라 에드먼 분해법(Edman degradation)에 의해 표지된 폴리펩티드를 시퀀싱하는 방법을 도시하는 흐름도이다.
도 5-13은 일부 실시예들에 따른 이산 바인딩 이벤트들이 신호 출력의 신호 펄스들을 발생시키는 시퀀싱의 방법을 도시하는 흐름도, 및 신호 출력을 도시하는 그래프를 포함한다.
도 6-1A는 일부 실시예들에 따라 여기 펄스에 후속하여 통합 디바이스(1-102)에서 수신된 여기 및 형광 광의 시간 그래프이다.
도 6-1B는 일부 실시예들에 따라 도 6-1A의 여기 및 형광 광을 수신하는 예시적인 픽셀의 측면도이다.
도 6-2A는 일부 실시예들에 따라 도 6-1A의 여기 및 형광 광을 수신하는 금속 장벽을 갖는 예시적인 픽셀의 측면도이다.
도 6-2B는 일부 실시예들에 따라 픽셀 내에서의 전하 캐리어 생성을 보여주는 도 6-2A의 픽셀의 측면도이다.
도 6-3은 일부 실시예들에 따라 입사 광을 굴절시키도록 구성된 유전체 장벽들을 갖는 예시적인 픽셀의 측면도이다.
도 6-4는 일부 실시예들에 따라 입사 광을 반사하도록 구성된 금속 장벽들을 갖는 예시적인 픽셀의 측면도이다.
도 6-5는 일부 실시예들에 따라 픽셀의 표면에 광 지향성 구조물(optically-directive structure)을 갖는 예시적인 픽셀의 측면도이다.
본 발명의 특징들 및 장점들은 도면들과 관련하여 취해질 때 아래에 제시된 상세한 설명으로부터 더욱 명백해질 것이다. 도면들을 참조하여 실시예들을 설명할 때, 방향 참조들("위", "아래", "최상부", "최하부", "좌측", "우측", "수평", "수직" 등)이 사용될 수 있다. 이러한 참조들은 독자가 정상적인 배향으로 도면을 보는 데 도움을 주기 위한 것으로서만 의도된다. 이러한 방향 참조들은 구현된 디바이스의 특징들의 선호되는 또는 유일한 배향을 설명하도록 의도된 것이 아니다. 디바이스는 다른 배향들을 사용하여 구현될 수 있다.
I. 서론
본 개시내용의 양태들은 단일 분자들의 식별 및 핵산 시퀀싱을 포함하여 샘플들을 병렬로 분석할 수 있는 통합 디바이스들, 기기들 및 관련 시스템들에 관한 것이다. 그러한 기기는 컴팩트하고 휴대하기 쉬우며 작동이 쉬울 수 있고, 그에 의해 의사 또는 다른 제공자가 기기를 쉽게 사용하고 관리가 필요할 수 있는 원하는 위치로 기기를 운반하는 것을 허용할 수 있다. 샘플의 분석은 샘플을 검출하고/하거나 샘플의 단일 분자들을 식별(예를 들어, 핵산 시퀀싱의 일부로서 개별 뉴클레오티드를 식별)하기 위해 사용될 수 있는 하나 이상의 형광 마커로 샘플을 표지하는 것을 포함할 수 있다. 형광 마커는 여기 광(예를 들어, 형광 마커를 여기 상태로 여기시킬 수 있는 특성 파장을 갖는 광)으로 형광 마커를 조명하는 것에 응답하여 여기될 수 있고, 형광 마커가 여기되는 경우, 방출 광(예를 들어, 여기 상태로부터 기저 상태로 복귀함으로써 형광 마커에 의해 방출되는 특성 파장을 갖는 광)을 방출한다. 방출 광의 검출은 형광 마커의 식별을 허용할 수 있고, 따라서 형광 마커에 의해 표지된 샘플 또는 샘플의 분자의 식별을 허용할 수 있다. 일부 실시예들에 따르면, 기기는 대규모 병렬 샘플 분석을 할 수 있고 수만 개 이상의 샘플을 동시에 다루도록 구성될 수 있다.
본 발명자들은 샘플을 수용하도록 구성된 샘플 웰들 및 통합 디바이스 상에 형성된 통합 광학계들을 갖는 통합 디바이스, 및 통합 디바이스와 인터페이스하도록 구성된 기기가 이러한 수의 샘플들의 분석을 달성하기 위해 사용될 수 있음을 인식하고 이해했다. 기기는 하나 이상의 여기 광원을 포함할 수 있고, 통합 디바이스는 통합 디바이스 상에 형성된 통합 광학 컴포넌트들(예를 들어, 도파관들, 광학 결합기들, 광학 분할기들)을 사용하여 여기 광이 샘플 웰들에 전달되도록 기기와 인터페이스할 수 있다. 광학 컴포넌트들은 통합 디바이스의 샘플 웰들에 걸쳐 조명의 균일성을 향상시킬 수 있으며, 그것이 없었다면 필요했을 수 있는 많은 수의 외부 광학 컴포넌트를 줄일 수 있다. 또한, 본 발명자들은 통합 디바이스 상에 광 검출 영역들(예를 들어, 포토다이오드들)을 통합하는 것이 샘플 웰들로부터의 형광 방출들의 검출 효율을 개선하고, 그렇지 않았다면 필요했을 수 있는 광 수집 컴포넌트들(light-collection components)의 수를 감소시킬 수 있음을 인식하고 이해했다.
일부 실시예들에서, 통합 디바이스는 샘플 웰들로부터 형광 방출 광자들을 수신하고, 형광 방출 광자들을 수신하는 것에 응답하여 전하 캐리어들을 생성하고 그것들을 하나 이상의 전하 저장 영역에 전송하도록 구성될 수 있다. 예를 들어, 광 검출 영역은 통합 디바이스 상에 위치될 수 있고, 광축을 따라 형광 방출 전하 캐리어들을 수신하도록 구성될 수 있으며, 광 검출 영역은 또한 전기 축을 따라 하나 이상의 전하 저장 영역(예를 들어, 저장 다이오드)에 결합될 수 있고, 그에 의해 전하 저장 영역(들)은 형광 방출 전하 캐리어들에 응답하여 광 검출 영역에서 생성된 전하 캐리어들을 수집할 수 있다. 일부 실시예들에서, 수집 기간 동안, 전하 저장 영역(들)은 광 검출 영역으로부터 전하 캐리어들을 수신할 수 있고, 별도의 판독 기간 동안, 전하 저장 영역(들)은 저장된 전하 캐리어를 처리를 위해 판독 회로에 제공할 수 있다. 일부 실시예들에서, 드레인 기간 동안(예를 들어, 수집 기간 이전), 통합 디바이스의 드레인 영역은 폐기(discarding)를 위해 광 검출 영역으로부터 노이즈 전하 캐리어들(예를 들어, 입사 여기 광자들에 응답하여 생성된 여기 전하 캐리어들)을 수신할 수 있다.
통합 디바이스에 도달할 수 있는 여기 전하 캐리어에 비해 비교적 적은 양의 형광 방출 전하 캐리어들로 인해, 또한 통합 디바이스 상의 인접 광 검출기들이 매우 근접해 있는 것으로 인해, 전하 저장 영역에서 형광 방출 전하 캐리어들을 수집하는 데 어려움이 발생한다. 예를 들어, 여기 소스로부터의 여기 광자들은 광 검출기들에 도달할 수 있고, 전하 저장 영역들에 도달하는 경우 형광 방출 전하 캐리어들과 구별할 수 없을 노이즈 전하 캐리어들을 생성할 수 있다. 따라서, 여기 광자들은 광 검출기들에서 검출된 형광 방출들에 노이즈를 추가할 수 있다. 대안적으로 또는 추가적으로, 형광 방출 전하 캐리어들은 전하 저장 영역들에 도달하는 데 너무 오래 걸릴 수 있고, 복수의 전하 저장 영역들을 갖는 픽셀에서 잘못된 전하 저장 영역에 도달할 수 있고, 및/또는 인접한 픽셀들에서 전하 저장 영역들에 도달하여, 검출된 형광 방출들에 노이즈를 추가할 수 있다. 더욱이, 큰 픽셀 어레이의 경우, 신호들을 왜곡하고 픽셀들이 서로 비동기로 동작하게 하지 않고서 어레이 내의 모든 픽셀에 신호들을 분배하는 데에 있어서의 어려움으로 인해, 동기화된 전하 캐리어 수집 및/또는 드레인을 제어하기 위한 복잡한 방식들은 구현하기가 어려워진다.
상기 문제들을 해결하기 위해, 본 발명자들은 픽셀들에서 노이즈 광자들 및/또는 전하 캐리어들의 영향을 감소 또는 제거하는 기술들을 개발했다. 예를 들어, 일부 실시예들에서, 본 명세서에 설명된 픽셀은 광 검출 영역에 고유 전기장을 유도하도록 구성된 광 검출 영역을 포함할 수 있다. 예를 들어, 광 검출 영역은 예를 들어 삼각 도핑 패턴으로 광 검출 영역을 도핑하는 것으로 인해 광 검출 영역에서 전위 기울기(potential gradient)를 생성하는 도핑 구성을 가질 수 있다. 예를 들어, 전위 기울기는 광 검출 영역으로부터 픽셀의 전하 저장 영역 및/또는 드레인 영역으로의 전하 캐리어들의 전송 속도를 증가시킬 수 있다. 전송 속도를 증가시킴으로써, 더 많은 수의 여기 전하 캐리어가 드레인될 수 있고/있거나 더 많은 수의 형광 전하 캐리어가 픽셀의 동작 동안 축적될 수 있으며, 따라서 여기 전하 캐리어들에 대한 수집된 형광 전하 캐리어들의 제거 비율(rejection ratio)이 증가한다. 더욱이, 전위 기울기는 통합 디바이스에 인가되는 임의의 외부 전기장이 없는 경우에도 전위 기울기가 존재한다는 점에서 픽셀에 고유할 수 있다. 일부 실시예들에서, 픽셀은 광 검출 영역의 동일 측에 위치된 전하 저장 영역 및 드레인 영역을 포함할 수 있으며, 이는 마찬가지로 픽셀에서 전하 캐리어들의 전송 속도를 증가시킬 수 있다. 예를 들어, 광 검출 영역은 광 검출 영역으로부터 전하 저장 영역 및 드레인 영역의 방향으로 고유 전기장을 유도하도록 구성될 수 있다. 대안적으로 또는 추가적으로, 어레이 내의 픽셀 행은 어레이의 다른 픽셀 행(예를 들어, 인접 행)에서 생성된 고유 전기장들에 반대되는 방향으로 배향된 고유 전기장들을 생성하도록 구성될 수 있으며, 이는 예를 들어 적어도 일부 전하 캐리어가 복수의 행의 픽셀들 사이를 이동하는 것을 방지함으로써 어레이의 성능을 추가로 향상시킬 수 있다.
일부 실시예들에서, 본 명세서에서 설명되는 픽셀은 광 검출 영역에서 생성된 전하 캐리어를 수집하기 위해 픽셀의 광 검출 영역 아래에 적어도 부분적으로 배치된 적어도 하나의 드레인 층을 포함할 수 있다. 예를 들어, 드레인 층(들)은 노이즈 전하 캐리어가 광 검출 영역의 깊이를 넘어 이동하는 여기 및/또는 형광 광에 응답하여 생성된 전하 캐리어들과 같은 노이즈 전하 캐리어들을 수집하여, 노이즈 전하 캐리어들이 픽셀의 전하 저장 영역에 도달하는 것을 방지하도록 구성될 수 있다. 결과적으로, 드레인 층(들)을 포함하면 픽셀의 제거율을 증가시킬 수 있다.
일부 실시예들에서, 본 명세서에서 설명되는 픽셀은 픽셀의 입사 광자들을 광 검출 영역을 향해 지향시키도록 구성된 하나 이상의 광 지향성 구조물을 포함할 수 있다. 예를 들어, 광 지향성 구조물은 입사 광자들을 광 검출 영역을 향해 및/또는 픽셀의 전하 저장 영역들로부터 멀리 반사 및/또는 굴절시키도록 구성된 하나 이상의 유전체 및/또는 금속 장벽을 포함할 수 있다. 대안적으로 또는 추가적으로, 광 지향성 구조물은 광 검출 영역을 향해 입사 광자들을 반사 및/또는 굴절시키도록 구성된 개구들을 갖는 픽셀의 기판 표면을 포함할 수 있다. 예를 들어, 개구는 유전체 및/또는 다른 반사 및/또는 굴절 재료를 포함할 수 있다. 광 지향성 구조물(들)을 포함하는 결과로서, 더 많은 입사 광자들이 광 검출 영역에 도달할 수 있고, 입사 광자들을 수신하는 것에 응답하여 생성된 전하 캐리어들이 적절하게 드레인되거나 축적될 수 있으며, 결과적으로 픽셀의 제거율이 증가한다.
본 발명자들은 또한 향상된 유연성을 갖는 대형 어레이의 픽셀들을 제어하는 데 유용한 기술을 개발했다. 일부 실시예들에서, 본 명세서에 설명되는 픽셀들은 제어 회로로부터의 하나 이상의 제어 신호에 따라 픽셀의 광 검출 영역으로부터 전하 캐리어들을 수신하도록 구성된 적어도 하나의 전하 저장 영역을 포함할 수 있다. 예를 들어, 하나 이상의 제어 신호는 구형파 제어 신호들 및/또는 정현파 제어 신호들을 포함할 수 있다. 일부 실시예들에서, 제어 신호의 전압 진폭들, DC 오프셋들, 상대 위상들 및/또는 듀티 사이클들, 및/또는 다른 특성들은 픽셀(들)에서 전하 캐리어 축적 및/또는 드레인의 타이밍들 및/또는 지속 시간들을 설정하도록 구성될 수 있다. 일부 실시예들에서, 픽셀에 제공되는 제어 신호들은 밸런싱될 수 있고, 그에 의해 제어 신호들은 시간의 경과에 따라 일정한 전압 값으로 합산되며, 이는 제어 신호들이 픽셀에 전달될 때 제어 신호들의 스큐를 감소시킬 수 있다. 예를 들어, 밸런싱된 제어 신호들을 픽셀들에 제공하면, 픽셀로부터 제어 신호들을 제공한 제어 회로로 되돌아오는 접지 전류의 양을 줄일 수 있고, 그에 의해, 더 좁은 금속 라인들의 저항이 금속 라인들의 전파 지연을 증가시키는 일 없이, 접지 전류를 운반하도록 구성된 픽셀의 금속 라인들이 더 좁아지는 것이 허용된다.
본 명세서에 설명된 통합 디바이스들은 단독으로 또는 조합하여, 본 명세서에 설명된 임의의 또는 모든 기술을 통합할 수 있음을 이해해야 한다.
Ⅱ. 예시적인 통합
디바이스
개요
픽셀들(1-112)의 행을 도시하는 통합 디바이스(1-102)의 단면 개략도가 도 1-1에 도시된다. 통합 디바이스(1-102)는 결합 영역(1-201), 라우팅 영역(1-202) 및 픽셀 영역(1-203)을 포함할 수 있다. 픽셀 영역(1-203)은 여기 광(점선 화살표로 보여짐)이 통합 디바이스(1-102)에 결합되는 장소인 결합 영역(1-201)으로부터 분리된 위치의 표면에 위치된 샘플 웰들(1-108)을 갖는 복수의 픽셀(1-112)을 포함할 수 있다. 샘플 웰들(1-108)은 금속 층(들)(1-106)을 통해 형성될 수 있다. 점선 직사각형으로 도시된 하나의 픽셀(1-112)은 샘플 웰(1-108), 및 샘플 웰(1-108)에 연관된 하나 이상의 광 검출기(1-110)를 포함하는 통합 디바이스(1-102)의 영역이다. 일부 실시예들에서, 각각의 광 검출기(1-110)는 광 검출 영역 및 샘플 웰(1-108)로부터의 입사 광에 응답하여 광 검출 영역에서 생성된 전하 캐리어를 수용하도록 구성된 하나 이상의 전하 저장 영역을 포함할 수 있다.
도 1-1은 여기 광 빔을 결합 영역(1-201) 및 샘플 웰들(1-108)에 결합함으로써 여기 광의 경로를 도시한다. 도 1-1에 보여진 샘플 웰들(1-108)의 행은 도파관(1-220)과 광학적으로 결합하도록 위치될 수 있다. 여기 광은 샘플 웰 내에 위치된 샘플을 조명할 수 있다. 샘플은 여기 광에 의해 조명되는 것에 대한 응답으로 여기 상태에 도달할 수 있다. 샘플이 여기 상태에 있을 때, 샘플은 방출 광을 방출할 수 있으며, 이는 샘플 웰에 연관된 하나 이상의 광 검출기에 의해 검출될 수 있다. 도 1-1은 샘플 웰(1-108)로부터 픽셀(1-112)의 광 검출기(들)(1-110)까지의 방출 광의 광축(OPT)을 개략적으로 도시한다. 픽셀(1-112)의 광 검출기(들)(1-110)는 샘플 웰(1-108)로부터의 방출 광을 검출하도록 구성 및 위치될 수 있다. 적합한 광 검출기들의 예들은 발명의 명칭이 "수신된 광자들의 시간적 비닝을 위한 통합 디바이스(INTEGRATED DEVICE FOR TEMPORAL BINNING OF RECEIVED PHOTONS)"인 미국 특허 출원 제14/821,656호에 설명되며, 그것의 전체 내용이 본 명세서에 참조로 포함된다. 광 검출기들의 대안적인 또는 추가적인 예들이 본 명세서에 설명된다. 개별 픽셀(1-112)에 대해, 샘플 웰(1-108) 및 그 각각의 광 검출기(들)(1-110)는 광축(OPT)을 따라 정렬될 수 있다. 이러한 방식으로, 광 검출기(들)는 픽셀(1-112) 내의 샘플 웰과 중첩될 수 있다.
샘플 웰(1-108)로부터의 방출 광의 방향성은 금속 층(들)(1-106)에 대한 샘플 웰(1-108) 내의 샘플의 위치지정에 의존할 수 있는데, 왜냐하면 금속 층(들)(1-106)이 방출 광을 반사하는 역할을 할 수 있기 때문이다. 이러한 방식으로, 금속 층(들)(1-106)과 샘플 웰(1-108) 내에 위치된 샘플 상의 형광 마커 사이의 거리는 샘플 웰과 동일한 픽셀 내에 있는 광 검출기(들)(1-110)가 형광 마커에 의해 방출되는 광을 검출하는 효율에 영향을 미칠 수 있다. 동작 동안 샘플이 위치될 수 있는 장소에 근접한 샘플 웰(1-106)의 바닥 표면과 금속 층(들)(1-106) 사이의 거리는 100nm 내지 500nm의 범위, 또는 그 범위 내의 임의의 값 또는 값 범위일 수 있다. 일부 실시예들에서, 금속 층(들)(1-106)과 샘플 웰(1-106)의 바닥 표면 사이의 거리는 대략 300nm이지만, 본 명세서에 설명된 실시예들은 그와 같이 제한되지 않으므로, 다른 거리들이 사용될 수 있다.
샘플과 광 검출기(들) 사이의 거리는 또한 방출 광을 검출하는 효율성에 영향을 미칠 수 있다. 광이 샘플과 광 검출기(들) 사이에서 이동해야 하는 거리를 줄임으로써, 방출 광의 검출 효율이 향상될 수 있다. 추가로, 샘플과 광 검출기(들) 사이의 더 작은 거리는 통합 디바이스의 더 작은 영역의 풋프린트를 차지하는 픽셀들을 허용할 수 있으며, 이는 더 많은 수의 픽셀이 통합 디바이스에 포함되는 것을 허용할 수 있다. 일부 실시예들에서, 샘플 웰(1-106)의 바닥 표면과 광 검출기(들) 사이의 거리는 5㎛ 내지 15㎛ 범위, 또는 그 범위 내의 임의의 값 또는 값 범위일 수 있지만, 본 발명은 그와 같이 제한되지 않는다. 일부 실시예들에서, 방출 광은 여기 광원 및 샘플 웰이 아닌 다른 수단을 통해 제공될 수 있음을 이해해야 한다. 따라서, 일부 실시예들은 샘플 웰(1-108)을 포함하지 않을 수 있다.
포토닉 구조물(들)(1-230)은 샘플 웰들(1-108)과 광 검출기들(1-110) 사이에 위치될 수 있고, 여기 광이 광 검출기들(1-110)에 도달하는 것을 감소시키거나 방지하도록 구성될 수 있는데, 그렇지 않으면 여기 광은 방출 광을 검출할 때의 신호 노이즈에 기여할 수 있다. 도 1-1A에 보여진 바와 같이, 하나 이상의 포토닉 구조물(1-230)은 도파관(1-220)과 광 검출기들(1-110) 사이에 위치될 수 있다. 포토닉 구조물(들)(1-230)은 스펙트럼 필터, 편광 필터, 및 공간 필터를 포함하는 하나 이상의 광학적 제거 포토닉 구조물을 포함할 수 있다. 포토닉 구조물(들)(1-230)은 공통 축을 따라 개별 샘플 웰들(1-108) 및 그들 각각의 광 검출기(들)(1-110)와 정렬되도록 위치될 수 있다. 또한, 일부 실시예들에 따라, 본 명세서에 더 설명된 바와 같은 통합 디바이스(1-102)의 부분들에 및/또는 그러한 부분들로부터 제어 신호들 및/또는 판독 신호들을 라우팅하도록 구성될 수 있는 금속 층들(1-240)은 공간 필터 또는 편광 필터로서 작용할 수 있다. 그러한 실시예에서, 하나 이상의 금속 층(1-240)은 여기 광의 일부 또는 전부가 광 검출기(들)(1-110)에 도달하는 것을 차단하도록 위치될 수 있다.
결합 영역(1-201)은 외부 또는 내부 여기 소스들로부터의 여기 광을 결합하도록 구성된 하나 이상의 광학 컴포넌트를 포함할 수 있다. 결합 영역(1-201)은 여기 광 빔의 일부 또는 전부를 수신하도록 위치된 격자 결합기(1-216)를 포함할 수 있다. 적합한 격자 결합기들의 예들은 발명의 명칭이 "광학 결합기 및 도파관 시스템(OPTICAL COUPLER AND WAVEGUIDE SYSTEM)"인 미국 특허 출원 제62/435,693호에 설명되며, 그것의 전체 내용은 본 명세서에 참조로 포함된다. 격자 결합기(1-216)는 여기 광을 도파관(1-220)에 결합할 수 있고, 도파관은 여기 광을 하나 이상의 샘플 웰(1-108)에 가깝게 전파하도록 구성될 수 있다. 대안적으로, 결합 영역(1-201)은 광을 도파관 내로, 또는 샘플 웰들 내로 직접 결합하기 위한 다른 널리 공지된 구조물들을 포함할 수 있다.
여기 소스(1-106)를 위치시키고 통합 디바이스에 정렬하기 위해, 통합 디바이스로부터 떨어져서 또는 통합 디바이스 내에 위치되는 컴포넌트들이 사용될 수 있다. 이러한 컴포넌트들은 렌즈, 미러, 프리즘, 창, 애퍼처, 감쇠기 및/또는 광섬유를 포함하는 광학 컴포넌트들을 포함할 수 있다. 하나 이상의 정렬 컴포넌트의 제어를 허용하기 위해, 추가의 기계적 컴포넌트들이 (통합 디바이스가 결합될 수 있는) 기기에 포함될 수 있다. 그러한 기계적 컴포넌트들은 액추에이터, 스테퍼 모터 및/또는 손잡이(knob)를 포함할 수 있다. 적절한 여기 소스들 및 정렬 메커니즘들의 예들은 발명의 명칭이 "펄스 레이저 및 시스템(PULSED LASER AND SYSTEM)"인 미국 특허 출원 제15/161,088호에 설명되며, 그것의 전체 내용이 참조로 포함된다. 빔 조향 모듈의 다른 예는 발명의 명칭이 "컴팩트 빔 성형 및 조향 어셈블리(COMPACT BEAM SHAPING AND STEERING ASSEMBLY)"인 미국 특허 출원 제15/842,720호에 설명되며, 그것의 전체 내용이 참조로 포함된다.
분석될 샘플은 픽셀(1-112)의 샘플 웰(1-108)에 도입될 수 있다. 샘플은 생물학적 샘플, 또는 화학적 샘플과 같은 임의의 다른 적절한 샘플일 수 있다. 샘플은 복수의 분자를 포함할 수 있고, 샘플 웰은 단일 분자를 고립시키도록 구성될 수 있다. 일부 경우들에서, 샘플 웰의 치수들은 단일 분자를 샘플 웰 내에 속박하는 작용을 할 수 있고, 그에 의해 측정이 단일 분자에 대해 수행되는 것을 허용한다. 여기 광은 샘플 웰(1-108) 내로 전달되어, 샘플, 또는 샘플에 부착되거나 다르게 샘플에 연관된 적어도 하나의 형광 마커가 샘플 웰(1-108) 내의 조명 영역 내에 있는 동안 그것을 여기시킬 수 있다.
동작 시에, 샘플 웰들 내의 샘플들의 병렬 분석들은 여기 광을 사용하여 웰들 내의 샘플의 일부 또는 전부를 여기시키고 샘플 형광 방출들로부터의 신호들을 광 검출기들을 사용하여 검출함으로써 수행된다. 샘플로부터의 형광 방출 광은 하나 이상의 대응하는 광 검출기에 도달할 수 있고 그 내부에서 전하 캐리어들을 생성할 수 있으며, 이는 전하 저장 영역들에서 수집되고 적어도 하나의 전기 신호로서 광 검출기(들)로부터 판독될 수 있다. 전기 신호들은 통합 디바이스의 (예를 들어, 금속 층들(1-240)의) 금속 라인들을 따라 전송될 수 있으며, 이는 통합 디바이스와 인터페이스되는 기기에 연결될 수 있다. 전기 신호들은 후속하여 처리 및/또는 분석될 수 있다. 전기 신호들의 처리 또는 분석은 기기 상에 또는 기기 외부에 위치된 적절한 컴퓨팅 디바이스 상에서 발생할 수 있다.
도 1-2는 통합 디바이스(1-102)의 픽셀(1-112)의 단면도를 도시한다. 픽셀(1-112)은 피닝된 포토다이오드(pinned photodiode)(PPD)일 수 있는 광 검출 영역, 저장 다이오드(SD0)일 수 있는 전하 저장 영역, 플로팅 확산(FD) 영역일 수 있는 판독 영역, 드레인 영역(D), 및 전송 게이트들(REJ, ST0 및 TX0)을 포함한다. 일부 실시예들에서, 광 검출 영역(PPD), 전하 저장 영역(SD0), 판독 영역(FD), 및/또는 드레인 영역(D)은 통합 디바이스(1-102)의 하나 이상의 기판 층의 부분들을 도핑함으로써 통합 디바이스(1-102)에 형성될 수 있다. 예를 들어, 통합 디바이스(1-102)는 약하게 p-도핑된 기판을 가질 수 있고, 광 검출 영역(PPD), 전하 저장 영역(SD0), 판독 영역(FD), 및/또는 드레인 영역(D)은 기판의 n-도핑된 영역들일 수 있다. 이 예에서, p-도핑된 영역들은 붕소를 사용하여 도핑될 수 있고, n-도핑된 영역들은 인을 사용하여 도핑될 수 있지만, 다른 도펀트들 및 구성들이 가능하다. 일부 실시예들에서, 픽셀(1-112)은 10 미크론 x 10 미크론 이하, 예를 들어 7.5 미크론 x 5 미크론 이하의 면적을 가질 수 있다. 일부 실시예들에서, 본 발명은 이와 같이 제한되지 않으므로, 기판은 약하게 n-도핑될 수 있고, 광 검출 영역(PPD), 전하 저장 영역(SD0), 판독 영역(FD), 및/또는 드레인 영역(D)은 p-도핑될 수 있다는 것을 이해해야 한다.
일부 실시예들에서, 광 검출 영역(PPD)은 입사 광에 응답하여 전하 캐리어들을 생성하도록 구성될 수 있다. 예를 들어, 픽셀(1-112)의 동작 동안, 여기 광은 샘플 웰(1-108)을 조명하여, 샘플로부터의 형광 방출들을 포함하는 입사 광자들이 광축(OPT)을 따라 광 검출 영역(PPD)으로 흐르게 할 수 있으며, 이는 샘플 웰(1-108)로부터의 입사 광자들에 응답하여 형광 방출 전하 캐리어들을 생성하도록 구성될 수 있다. 일부 실시예들에서, 통합 디바이스(1-102)는 전하 캐리어들을 드레인 영역(D) 또는 전하 저장 영역(SD0)으로 전송하도록 구성될 수 있다. 예를 들어, 여기 광 펄스 이후의 드레인 기간 동안, 광 검출 영역(PPD)에 도달하는 입사 광자들은 주로 드레인 영역(D)으로 전달되어 폐기될 여기 광자들일 수 있다. 이 예에서, 드레인 기간 이후의 수집 기간 동안, 형광 방출 광자들은 광 검출 영역(PPD)에 도달하여, 수집을 위해 전하 저장 영역(SD0)으로 전송될 수 있다. 일부 실시예들에서, 드레인 기간 및 수집 기간은 각각의 여기 펄스를 따를 수 있다.
일부 실시예들에서, 전하 저장 영역(SD0)은 입사 광에 응답하여 광 검출 영역(PPD)에서 생성된 전하 캐리어들을 수신하도록 구성될 수 있다. 예를 들어, 전하 저장 영역(SD0)은 샘플 웰(1-108)로부터의 형광 방출 광자들에 응답하여 광 검출 영역(PPD)에서 생성된 전하 캐리어들을 수신하고 저장하도록 구성될 수 있다. 일부 실시예들에서, 전하 저장 영역(SD0)은 각각 여기 펄스가 선행되는 복수의 수집 기간 동안 광 검출 영역(PPD)으로부터 수신된 전하 캐리어들을 축적하도록 구성될 수 있다. 일부 실시예들에서, 전하 저장 영역(SD0)은 전하 전송 채널에 의해 광 검출 영역(PPD)에 전기적으로 결합될 수 있다. 일부 실시예들에서, 전하 전송 채널은 광 검출 영역(PPD)과 전하 저장 영역(SD0) 사이의 픽셀(1-112)의 영역을 광 검출 영역(PPD) 및 전하 저장 영역(SD0)과 동일한 전도성 유형으로 도핑함으로써 형성될 수 있고, 그에 의해 전하 전송 채널은, 적어도 임계 전압이 전하 전송 채널에 인가될 때는 전도성이고, 임계 전압보다 작은(또는 일부 실시예들의 경우 그보다 큰) 전압이 전하 전송 채널에 인가될 때는 비전도성이도록 구성된다. 일부 실시예들에서, 임계 전압은 전하 전송 채널이 전하 캐리어들을 공핍시키는 것보다 높은(또는 낮은) 전압일 수 있고, 그에 의해 광 검출 영역(PPD)으로부터의 전하 캐리어들은 전하 전송 채널을 통해 전하 저장 영역(SD0)으로 이동할 수 있다. 예를 들어, 임계 전압은 전하 전송 채널의 재료들, 치수들, 및/또는 도핑 구성들에 기초하여 결정될 수 있다.
일부 실시예들에서, 전송 게이트(ST0)는 광 검출 영역(PPD)으로부터 전하 저장 영역(SD0)으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있다. 예를 들어, 전송 게이트(ST0)는 제어 신호를 수신하고, 이에 응답하여 광 검출 영역(PPD)을 전하 저장 영역(SD0)에 전기적으로 결합하는 전하 전송 채널의 전도성을 결정하도록 구성될 수 있다. 예를 들어, 제어 신호의 제1 부분이 전송 게이트(ST0)에서 수신될 때, 전송 게이트(ST0)는 전하 전송 채널을 바이어스하여, 전하 전송 채널이 비전도성이 되게 하도록 구성될 수 있고, 그에 의해 전하 캐리어들이 전하 저장 영역(SD0)에 도달하는 것이 차단된다. 대안적으로, 제어 신호의 제2 부분이 전송 게이트(ST0)에서 수신될 때, 전송 게이트(ST0)는 전하 전송 채널을 바이어스하여, 전하 전송 채널이 전도성이 되게 하도록 구성될 수 있고, 그에 의해 전하 캐리어들이 전하 전송 채널을 통해 광 검출 영역(PPD)으로부터 전하 저장 영역(SD0)으로 흐를 수 있다. 일부 실시예들에서, 전송 게이트(ST0)는 폴리실리콘과 같이, 전기 전도성이고 적어도 부분적으로 불투명한 재료로 형성될 수 있다.
일부 실시예들에서, 전송 게이트(TX0)는 광 검출 영역(PPD) 및 전하 저장 영역(SD0)과 관련하여 전송 게이트(ST0)에 대해 설명된 방식으로, 전하 저장 영역(SD0)으로부터 판독 영역(FD)으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있다. 예를 들어, 전하 캐리어들이 광 검출 영역(PPD)으로부터 전하 저장 영역(SD0)으로 전송되는 복수의 수집 기간 후에, 전하 저장 영역(SD0)에 저장된 전하 캐리어들이 판독 영역(FD)으로 전송되어, 처리를 위해 통합 디바이스(1-102)의 다른 부분들에 판독될 수 있다.
일부 실시예들에서, 전송 게이트(REJ)는 광 검출 영역(PPD) 및 전하 저장 영역(SD0)과 관련하여 전송 게이트(ST0)에 대해 설명된 방식으로, 광 검출 영역(PPD)으로부터 드레인 영역(D)으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있다. 예를 들어, 샘플 웰(1-108)로부터의 형광 방출 광자들이 광 검출 영역(PPD)에 도달하기 전에, 여기 광원으로부터의 여기 광자들이 광 검출 영역(PPD)에 도달할 수 있다. 일부 실시예들에서, 통합 디바이스(1-102)는 여기 광자들에 응답하여 광 검출 영역(PPD)에서 생성된 전하 캐리어들을, 여기 광 펄스에 후속하고 형광 방출 전하 캐리어들의 수신에 선행하는 드레인 기간 동안 드레인 영역(D)에 전송하기 위해 전송 게이트(REJ)를 제어하도록 구성될 수 있다.
일부 실시예들에서, 픽셀(1-112)은 통합 디바이스(1-102)의 제어 회로에 전기적으로 결합될 수 있고, 전송 게이트들(REJ, ST0, 및 TX0)에서 제어 신호들을 수신하도록 구성될 수 있다. 예를 들어, 금속 층들(1-240)의 금속 라인들은 통합 디바이스(1-102)의 픽셀들(1-112)에 제어 신호들을 운반하도록 구성될 수 있다. 일부 실시예들에서, 제어 신호를 운반하는 단일 금속 라인은 픽셀들(1-112)의 어레이, 서브어레이, 행 및/또는 열과 같은 복수의 픽셀(1-112)에 전기적으로 결합될 수 있다. 예를 들어, 픽셀들(1-112)의 행이 동시에 광 검출 영역(PPD)으로부터 전하 캐리어들을 드레인 및/또는 수집하게끔 구성되도록, 어레이 내의 각각의 픽셀(1-112)은 동일한 금속 라인 및/또는 네트로부터 제어 신호를 수신하도록 구성될 수 있다. 대안적으로 또는 추가적으로, 어레이 내의 픽셀들(1-112)의 각각의 행은 판독 기간 동안 상이한 제어 신호들(예를 들어, 행 선택 신호들)을 수신하도록 구성될 수 있고, 그에 의해 행들은 한 번에 한 행씩 전하 캐리어들을 판독할 수 있다.
도 1-3은 일부 실시예들에 따른 통합 디바이스(1-102)에 포함될 수 있는 예시적인 픽셀(1-312)의 회로도이다. 일부 실시예들에서, 픽셀(1-312)은 픽셀(1-112)에 대해 설명된 방식으로 구성될 수 있다. 예를 들어, 도 1-3에 도시된 바와 같이, 픽셀(1-312)은 광 검출 영역(PPD), 전하 저장 영역(SD0), 판독 영역(FD), 드레인 영역(D), 및 전송 게이트들(REJ, ST0, 및 TX0)을 포함한다. 도 1-3에서, 전송 게이트(REJ)는 광 검출 영역(PPD)을 드레인 영역(D)에 결합하는 트랜지스터의 게이트이고, 전송 게이트(ST0)는 광 검출 영역(PPD)을 전하 저장 영역(SD0)에 결합하는 트랜지스터의 게이트이고, 전송 게이트(TX0)는 전하 저장 영역(SD0)을 판독 영역(FD)에 결합하는 트랜지스터의 게이트이다. 픽셀(1-312)은 리셋(RST) 전송 게이트 및 행 선택(RS) 전송 게이트를 또한 포함한다. 일부 실시예들에서, 전송 게이트(RST)는 리셋 제어 신호에 응답하여 판독 영역(FD) 및/또는 전하 저장 영역(SD0)에서 전하 캐리어들을 클리어하도록 구성될 수 있다. 예를 들어, 전송 게이트(RST)는 전하 캐리어들이 판독 영역(FD) 및/또는 전하 저장 영역(SD0)으로부터 전송 게이트(TX0) 및 판독 영역(FD)을 통해 DC 공급 전압(VDDP)으로 흐르게 하도록 구성될 수 있다. 일부 실시예들에서, 전송 게이트(RS)는 행 선택 제어 신호에 응답하여, 처리를 위해 판독 영역(FD)으로부터 비트라인(COL)으로 전하 캐리어들을 전송하도록 구성될 수 있다.
한편, 도 1-3에 도시된 트랜지스터들은 전계 효과 트랜지스터들(FET)이지만, 바이폴라 접합 트랜지스터들(BJT)과 같은 다른 유형의 트랜지스터들이 사용될 수 있음을 이해해야 한다.
도 1-4는 일부 실시예들에 따른 픽셀(1-312)에서의 예시적인 전하 전송을 도시하는 도면이다. 일부 실시예들에서, 픽셀(1-312)의 동작은 하나 이상의 수집 시퀀스를 포함할 수 있다. 제1 수집 기간(1-1), 제1 판독 기간(1-2), 제2 수집 기간(1-3) 및 제2 판독 기간(1-4)을 포함하는 예시적인 수집 시퀀스가 도 1-3에 도시되어 있다. 일부 실시예들에서, 수집 시퀀스의 각각의 수집 기간에는 본 명세서에 추가로 설명되는 바와 같이 드레인 기간이 선행될 수 있다. 일부 실시예들에서, 픽셀(1-312)의 동작은 도 1-3에 도시된 수집 시퀀스의 하나 이상의 반복을 포함할 수 있다. 일부 실시예들에서, 수집 시퀀스는 샘플 웰들(1-108) 내의 샘플들의 여기와 조정될(coordinated) 수 있다. 예를 들어, 단일 제어 회로는 여기 광원 및 픽셀들(1-312)의 동작을 제어하도록 구성될 수 있다.
일부 실시예들에서, 제1 수집 기간(1-1)은 광 검출 영역(PPD)에서 제1 복수의 형광 방출 광자를 수신하는 것을 포함할 수 있다. 예를 들어, 제1 수집 기간(1-1)은 광 검출 영역(PPD)을 향해 형광 방출 광자들을 방출하도록 구성된 샘플 웰(1-108)을 조명하는 여기 광의 펄스에 응답하여 발생할 수 있다. 도 1-4에 도시된 바와 같이, 광 검출 영역(PPD)은 입사된 형광 방출 광자들에 응답하여 전하 캐리어들(Q1)을 생성하고, 제1 수집 기간(1-1) 동안 전하 캐리어들(Q1)을 전하 저장 영역(SD0)에 전송하도록 구성될 수 있다. 일부 실시예들에서, 여기 광자들은 여기 펄스 직후이지만 제1 수집 기간(1-1) 이전인 드레인 기간 동안 광 검출 영역(PPD)에 도달할 수 있고, 그러한 기간 동안, 여기 광자들에 응답하여 광 검출 영역(PPD)에서 생성된 전하 캐리어들은 드레인 영역(D)에 전송될 수 있다. 일부 실시예들에서, 수집 기간(1-1)은 복수의 개별 여기 펄스에 응답하여 여러 번 반복될 수 있고, 전하 캐리어들(Q1)은 수집 기간(1-1)의 과정에 걸쳐 전하 저장 영역(SD0)에 축적될 수 있다. 일부 그러한 실시예들에서, 각각의 수집 기간(1-1)에는 드레인 기간이 선행될 수 있다. 일부 실시예들에서, 수집 기간들(1-1), 및/또는 각각의 수집 기간(1-1)에 선행하는 드레인 기간들은 통합 디바이스(1-102)의 어레이, 서브어레이, 행 및/또는 열의 각각의 픽셀에 대해 동시에 발생할 수 있다.
일부 실시예들에서, 제1 판독 기간(1-2)은 전하 캐리어들(Q1)이 전하 저장 영역(SD0)에 축적되는 하나 이상의 수집 기간(1-1)에 후속하여 발생할 수 있다. 도 1-4에 도시된 바와 같이, 제1 판독 기간(1-2) 동안, 전하 저장 영역(SD0)에 저장된 전하 캐리어들(Q1)은 처리를 위해 판독되도록 판독 영역(FD)으로 전송될 수 있다. 일부 실시예들에서, 판독 기간(1-2)은 상관 이중 샘플링(correlated double sampling)(CDS) 기술들을 사용하여 수행될 수 있다. 예를 들어, 판독 영역(FD)의 제1 전압이 최초로 판독된 후, (예를 들어, 리셋 신호를 전송 게이트(RST)에 인가하는 것에 의한) 판독 영역(FD)의 리셋 및 전하 저장 영역(SD0)으로부터 판독 영역(FD)으로의 전하 캐리어들(Q1)의 전송이 후속할 수 있고, 판독 영역(FD)의 제2 전압은 전하 캐리어들(Q1)의 전송에 후속하여 두 번째로 판독될 수 있다. 이 예에서, 제1 전압과 제2 전압 사이의 차이는 전하 저장 영역(SD0)으로부터 판독 영역(FD)으로 전송되는 전하 캐리어들(Q1)의 양을 나타낼 수 있다. 일부 실시예들에서, 제1 판독 기간(1-2)은 어레이의 각각의 행, 열 및/또는 픽셀에 대해 상이한 시간에 발생할 수 있다. 예를 들어, 한 번에 하나의 행 또는 열의 픽셀들을 판독함으로써, 단일 처리 라인은 동시에 판독하기 위해 각각의 픽셀에 처리 라인을 전용으로 하기보다는 각각의 행 또는 열의 판독을 순서대로 처리하도록 구성될 수 있다. 다른 실시예들에서, 어레이의 각각의 픽셀에 대해 처리 라인이 제공될 수 있기 때문에, 어레이의 각각의 픽셀은 동시에 판독되도록 구성될 수 있다. 다양한 실시예들에 따르면, 픽셀들로부터 판독된 전하 캐리어들은 샘플 웰들(1-108) 내의 샘플들의 형광 강도, 수명, 스펙트럼, 및/또는 다른 그러한 형광 정보를 나타낼 수 있다.
일부 실시예들에서, 제2 수집 기간(1-3)은 수집 기간(1-1)에 대해 설명된 방식으로 발생할 수 있다. 예를 들어, 제1 판독 기간(1-2)에 후속하여, 하나 이상의 제2 수집 기간(1-3)은 예를 들어 각각의 수집 기간(1-3)에 선행하는 드레인 기간과 함께, 하나 이상의 개별 여기 펄스를 따를 수 있다. 도 1-4에 도시된 바와 같이, 제2 수집 기간(들)(1-3) 동안, 광 검출 영역(PPD)에서 생성된 전하 캐리어들(Q2)은 전하 저장 영역(SD0)에 전송될 수 있다. 일부 실시예들에서, 각각의 여기 펄스와 대응하는 수집 기간(1-3) 사이의 지연은 각각의 여기 펄스와 대응하는 수집 기간(1-1) 사이의 지연과 상이할 수 있다. 예를 들어, 상이한 수집 기간들 동안 여기 펄스에 후속하여 상이한 시간 주기 동안 전하 캐리어들을 수집함으로써, 수집 기간들(1-1 및 1-3)로부터 판독된 전하 캐리어들은 샘플 웰들(1-108 내의 샘플들의 형광 수명 정보를 나타낼 수 있다. 일부 실시예들에서, 제2 수집 기간(들)(1-3)에 후속하여, 제1 판독 기간(1-2)에 대해 본 명세서에 설명된 방식으로 제2 수집 기간(들)의 과정에 걸쳐 전하 저장 영역(SD0)에 축적된 전하 캐리어들이 판독될 수 있는 제2 판독 기간(1-4)이 이어질 수 있다.
도 1-5A는 일부 실시예들에 따라 통합 디바이스(1-102)에 포함될 수 있는 픽셀(1-512)의 평면도이다. 일부 실시예들에서, 픽셀(1-512)은 픽셀들(1-112 및 1-312)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 예를 들어, 도 1-5A에서, 픽셀(1-512)은 광 검출 영역(PPD), 전하 저장 영역(SD0), 판독 영역(FD), 및 전송 게이트들(ST0, TX0, RST, 및 RS)을 포함한다. 추가적으로, 도 1-5A에서, 픽셀(1-512)은 제2 전하 저장 영역(SD1) 및 전송 게이트들(ST1 및 TX1)을 포함하며, 이는 전하 저장 영역(SD0) 및 전송 게이트들(ST0 및 TX0)에 대해 각각 본 명세서에 설명된 방식으로 구성될 수 있다. 예를 들어, 전하 저장 영역들(SD0 및 SD1)은 광 검출 영역(PPD)에서 생성된 전하 캐리어들을 수신하도록 구성될 수 있고, 이들은 판독 영역(FD)에 전송될 수 있다. 일부 실시예들에서, 전하 저장 영역들(SD0 및 SD1)은 여기 펄스에 대해 상이한 시간들에서 광 검출 영역(PPD)으로부터 전하 캐리어들을 수신하도록 구성될 수 있다. 일부 실시예들에서, 별개의 판독 영역(FD)은 각각의 전하 저장 영역에 결합될 수 있다. 도 1-5B는 일부 실시예들에 따른 픽셀(1-512)의 회로도이다.
도 1-6은 일부 실시예들에 따른 픽셀(1-512)에서의 예시적인 전하 전송을 도시하는 도면이다. 일부 실시예들에서, 픽셀(1-512)의 동작은 도 1-6에 도시된, 제1 수집 기간(1-1'), 제2 수집 기간(1-2'), 제1 판독 기간(1-3') 및 제2 판독 기간(1-4')을 포함하는 수집 시퀀스의 하나 이상의 반복을 포함할 수 있다.
일부 실시예들에서, 하나 이상의 제1 수집 기간(1-1')은 하나 이상의 개별 여기 펄스에 응답하는 것, 및/또는 드레인 기간이 각각의 수집 기간(1-1)에 선행하게 하는 것과 같이, 제1 수집 기간(1-1)에 관련된 것을 포함하여 본 명세서에 설명된 방식으로 수행될 수 있다. 도 1-6에 도시된 바와 같이, 전하 캐리어들(Q1')은 광 검출 영역(PPD)에서 생성되어 전하 저장 영역(SD0)에 전송될 수 있다. 일부 실시예들에서, 하나 이상의 제2 수집 기간(1-2')은 제1 수집 기간(들)(1-1')에 후속하여 발생할 수 있으며, 그 동안 전하 캐리어들(Q2')은 광 검출 영역(PPD)에서 생성되어 전하 저장 영역(SD1)에 전송될 수 있다. 예를 들어, 전하 캐리어들(Q2')은 제1 수집 기간들(1-1') 동안 각각의 여기 펄스에 대해 전하 캐리어들(Q1')과 상이한 시간에서 전하 저장 영역(SD1)에 전송될 수 있다. 일부 실시예들에서, 제1 및 제2 수집 기간들(1-1' 및 1-2')은 동일한 하나 이상의 여기 펄스에 응답하여 발생할 수 있음을 이해해야 한다. 예를 들어, 공통 여기 펄스는 형광 방출 광자들이 여기 펄스에 후속하는 기간에 걸쳐 광 검출 영역(PPD)에 도달하게 할 수 있고, 그 기간은 전하 캐리어들(Q1')이 전하 저장 영역(SD0)에 전송되는 제1 수집 기간(1-1') 및 전하 캐리어들(Q2')이 전하 저장 영역(SD1)으로 전송되는 제2 수집 기간(1-2')으로 분할될 수 있다. 다양한 실시예들에 따라, 전하 캐리어들(Q1' 및 Q2')은 전하 저장 영역(SD0 또는 SD1) 중 어느 하나에, 그리고 어느 하나의 순서로 전송될 수 있음을 이해해야 한다.
일부 실시예들에서, 제1 판독 기간(1-3')은 도 1-4와 관련된 것을 포함하여 제1 판독 기간(1-2)에 대해 본 명세서에 설명된 방식으로 수행될 수 있다. 예를 들어, 도 1-6에 도시된 바와 같이, 제1 판독 기간(1-3') 동안, 전하 캐리어들(Q1')은 전하 저장 영역(SD0)으로부터 판독 영역(FD)으로 전송될 수 있다. 일부 실시예들에서, 제2 판독 기간(1-4')은 제1 판독 기간(1-3')에 후속하여 발생할 수 있고, 전하 캐리어들(Q2')은 전하 저장 영역(SD1)으로부터 판독 영역(FD)으로 전송될 수 있다. 다양한 실시예들에 따라, 전하 캐리어들(Q1' 및 Q2')은 임의의 순서로 판독될 수 있음을 이해해야 한다.
대안적으로, 픽셀(1-512)은 하나의 전하 저장 영역에 전하 캐리어들을 축적하고, 전하 저장 영역으로부터 전하 캐리어들을 판독한 다음, 다른 전하 저장 영역에서 이 프로세스를 반복하는 것과 같이, 도 1-4와 관련된 것을 포함하여 본 명세서에 설명된 방식으로 동작하도록 구성될 수 있다는 것을 이해해야 한다. 또한, 다양한 실시예에 따르면, 본 명세서에 설명된 픽셀들은 임의의 수의 전하 저장 영역을 포함할 수 있음을 이해해야 한다.
Ⅲ.
증가된
전하 전송 속도 기술
본 발명자들은 본 명세서에서 더 설명되는 바와 같이, 픽셀에서 전하 전송 속도를 증가시키는 것이 픽셀의 노이즈 성능을 향상시킬 수 있다는 것을 인식했다. 예를 들어, 형광 광자들에 응답하여 광 검출 영역에서 생성된 형광 방출 전하 캐리어들을 적절한 전하 저장 영역에 가능한 빨리 전송하여, 픽셀로부터의 전하 판독의 정확성을 보장하는 것이 바람직하다. 또한, 여기 전하 캐리어들이 노이즈로서 전하 저장 영역에 전송되는 것을 방지하기 위해, 형광 방출 전하 캐리어들이 픽셀에 도달하기 전에, 여기 광자들에 응답하여 광 검출 영역에서 생성된 여기 전하 캐리어들을 가능한 많이 드레인하는 것이 바람직하다.
따라서, 본 발명자들은 전하 캐리어들이 광 검출 영역으로부터 픽셀 내의 적절한 위치(예를 들어, 전하 저장 영역 또는 드레인 영역)에 전송되는 속도를 증가시키기 위해, 픽셀의 광 검출 영역에 고유 전기장을 유도하는 기술을 개발했다. 일부 실시예들에서, 본 명세서에 설명된 픽셀은 광 검출 영역으로부터 전하 저장 영역의 방향으로 고유 전기장을 유도하도록 구성된 전하 저장 영역 및 광 검출 영역을 포함할 수 있다. 예를 들어, 전기장은 고유 전기장이 없는 경우에 비해, 전하 캐리어들로 하여금 광 검출 영역으로부터 전하 저장 영역으로 더 빠르게 이동하게 하는 힘을 가할 수 있다. 대안적으로 또는 추가적으로, 일부 실시예들에서, 본 명세서에 설명된 픽셀은 드레인 영역을 포함할 수 있고, 광 검출 영역은 광 검출 영역으로부터 드레인 영역으로 고유 전기장을 유도하도록 구성될 수 있다. 일부 실시예들에서, 전하 저장 영역 및 드레인 영역은 광 검출 영역의 동일 측에 위치될 수 있고, 그에 의해, 고유 전기장은 드레인 및 전하 저장 영역들 각각으로의 전하 전송 속도를 증가시킬 수 있다.
일례에 따르면, 광 검출 영역은 고유 전기장을 유도하도록 구성된 도펀트 패턴을 포함할 수 있다. 이 예에서, 도펀트 패턴은 광 검출 영역의 도핑의 적어도 일부 동안 광 검출 영역 위에 형상화된 개구(shaped opening)를 갖는 마스크를 배치함으로써 형성될 수 있다. 광 검출 영역 내에 고유 전기장을 유도함으로써, 전하 캐리어들이 광 검출 영역으로부터 외부로 전송되는 속도가 증가될 수 있으며, 이에 따라 형광 방출 광자들의 수를 증가시키고 전하 저장 영역(들)에 도달하는 여기 광자의 수를 감소시킬 수 있으며, 이는 픽셀로부터의 전하 판독들의 신호 대 노이즈 비의 증가를 초래한다.
도 2-1은 일부 실시예들에 따라 고유 전기장을 유도하도록 구성된 광 검출 영역(PPD)을 포함하는 예시적인 픽셀(2-112)의 개략도이다. 픽셀(2-112)은 도 1-1 내지 1-6과 관련하여 픽셀들(1-112, 1-312, 및/또는 1-512)에 대해 설명된 방식으로 구성될 수 있다. 도 2-1에 도시된 바와 같이, 픽셀(2-112)의 광 검출 영역(PPD)은 광 검출 영역(PPD)으로부터 드레인 영역(D) 및 전하 저장 영역(SD0)으로 고유 전기장을 유도하도록 구성될 수 있다. 예를 들어, 도펀트 구성의 기울기로 인해 전위 기울기를 유도하도록 구성될 수 있는 도펀트 구성을 갖는 광 검출 영역(PPD)이 도 2-1에 도시되어 있다. 예를 들어, 광 검출 영역(PPD)은 드레인 영역(D) 및 전하 저장 영역(SD0)에 근접한 광 검출 영역(PPD)의 단부에서, 광 검출 영역(PPD)의 반대쪽 단부보다 많은 수의 도펀트를 가질 수 있고, 이에 의해 단부로부터 단부까지의 전위 기울기를 야기한다.
도 2-1에 도시된 바와 같이, 도펀트 구성은 제1 단부 및 제2 단부를 가질 수 있고, 제1 단부는 제2 단부보다 넓다. 예를 들어, 전하 캐리어들이 광 검출 영역(PPD)으로부터 전하 저장 영역(SD0)으로 전송되는 방향에 평행한 방향으로 제2 단부로부터 이격된 제1 단부가 도 2-1에 도시되어 있다. 또한, 도펀트 구성은 전기 축 및 광축 둘 다에 수직인 방향으로, 제2 단부보다 제1 단부에서 더 넓게 도 2-1에 도시되어 있다. 일례에서, 도펀트 구성은 제2 단부보다 제1 단부에서 적어도 75% 더 넓을 수 있다. 다른 예에서, 도펀트 구성은 제2 단부보다 제1 단부에서 적어도 90% 더 넓을 수 있다. 예를 들어, 도 2-1의 실례에서, 도펀트 구성은 밑변이 제1 단부에 위치되고 밑변에 대응하는 꼭지점이 제2 단부에 위치되는, 실질적으로 삼각형 형상을 갖는다.
일부 실시예들에서, 고유 전기장을 유도하도록 구성된 광 검출 영역은 도 2-1에 도시된 것과 같은 형상화된 개구를 갖는 마스크를 통해 광 검출 영역을 도핑함으로써 형성될 수 있다. 일부 실시예들에서, 마스크는 적어도 부분적으로 불투명하고 적어도 부분적으로 절연성인 얇은 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 마스크는 광축에 평행한 방향으로 1 미크론 미만, 예컨대 0.6 미크론의 두께를 가질 수 있다. 일부 실시예들에서, 마스크 개구는 제1 단부 및 제2 단부를 가질 수 있고, 제1 단부는 제2 단부보다 넓다. 예를 들어, 전기 축에 평행한 방향으로(예를 들어, 광 검출 영역(PPD)으로부터 전하 저장 영역(SD0)으로) 제2 단부로부터 이격된 제1 단부가 도 2-1에 도시되어 있다. 개구는 전기 축 및 광축 둘 다에 수직인 방향으로, 제2 단부보다 제1 단부에서 더 넓게 도시되어 있다. 일례에서, 개구는 제2 단부보다 제1 단부에서 적어도 75% 더 넓을 수 있다. 다른 예에서, 개구는 제2 단부보다 제1 단부에서 적어도 90% 더 넓을 수 있다. 예를 들어, 도 2-1의 실례에서, 마스크 개구는 밑변이 제1 단부에 위치되고 밑변에 대응하는 꼭지점이 제2 단부에 위치되는, 실질적으로 삼각형 형상을 갖는다. 일부 실시예들에서, 픽셀(2-112)의 적어도 일부는 광 검출 영역의 일부의 위 및/또는 아래에 마스크를 퇴적하고, 개구가 광 검출 영역의 제2 단부보다 제1 단부에서 더 넓도록 마스크의 적어도 일부를 제거하여 마스크 개구를 생성함으로써 제조될 수 있다.
본 발명자들은 픽셀(2-112)에서 전하 캐리어 전송 속도를 증가시키면 여기 전하 캐리어들을 더 빨리 드레인하고 전하 저장 영역(들)에 더 많은 형광 방출 전하 캐리어들을 축적함으로써 픽셀(2-112)의 여기 제거율을 증가시킨다는 것을 인식했다. 그 결과, 형광 정보의 보다 정확한 측정을 위해 여기 노이즈에 대한 형광 방출 신호들의 비율이 향상될 수 있다. 일부 실시예들에서, 전위 기울기가 광 검출 영역(PPD)으로부터 드레인 영역(D) 및 전하 저장 영역(SD0) 둘 다로의 전하 전송 속도를 증가시키도록, 드레인 영역(D) 및 전하 저장 영역(SD0)은 광 검출 영역(PD)의 동일 측에 위치할 수 있다.
도 2-2는 일부 실시예들에 따라 통합 디바이스(1-102)에 포함될 수 있는 예시적인 픽셀들(2-212)의 행의 평면도이다. 일부 실시예들에서, 픽셀들(2-212)은 도 2-1과 관련된 것을 포함하여, 픽셀(1-212)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 도 2-3은 일부 실시예들에 따라 통합 디바이스(1-102)에 포함될 수 있는 픽셀들(2-212)의 복수의 행의 평면도이다. 일부 실시예들에서, 도 2-3에 도시된 픽셀들(2-212)의 행들은 더 큰 어레이의 일부로서 포함될 수 있다. 예를 들어, 어레이는 행당 임의의 수의 픽셀(2-212)을 포함할 수 있고, 임의의 수의 행을 가질 수 있다.
도 2-3에 도시된 바와 같이, 픽셀들(2-212)의 인접한 행들은 픽셀들(2-212)의 광 검출 영역들(PPD)이 반대 방향들로 배향된 채로 위치될 수 있다. 일부 실시예들에서, 픽셀들(2-212)의 제1 행 내의 광 검출 영역들(PPD)은 픽셀들(2-212)의 인접한 제2 행으로부터 멀어지는 방향으로 고유 전기장을 유도하도록 구성될 수 있으며, 그 반대도 마찬가지이다. 본 발명자들은 도 2-3에 도시된 것과 같이 광 검출 영역들(PPD)을 반대 방향으로 배향하면, 인접한 행들의 픽셀들(2-212) 사이를 이동하는 전하 캐리어들의 수가 감소된다는 것을 인식했다. 일부 실시예들에서, 통합 디바이스(2-212)의 픽셀들(2-212)의 행들의 쌍의 광 검출 영역들(PPD)은 픽셀들(2-212) 행들에 대해 도 2-3에 도시된 바와 같이 구성될 수 있다.
도 2-4는 일부 실시예들에 따른 픽셀(2-212)의 일부의 측면도이다. 도 2-4에서, 최상위 금속 층을 하위 레벨 금속 층에 전기적으로 결합하는 비아 벽이 도시되어 있다. 일부 실시예들에서, 비아 벽은 최상위 금속 층으로부터의 제어 신호들을 하위 레벨 금속 층 아래의 인접한 픽셀 행들의 전송 게이트들에 제공하도록 구성될 수 있다. 예를 들어, 본 발명자들은, 비아 벽이 그를 통해 제어 신호들이 제공되는 전도성 구조물의 전도성을 증가시킬 수 있고, 이는 전도성 구조물 내의 전파 지연을 줄이고, 전송 게이트들에 제공되는 제어 신호들 내의 스큐를 감소시킬 수 있음을 인식했다.
Ⅳ. 하나 이상의
드레인
층을 통합하는 기술
본 발명자들은 노이즈 전하 캐리어들이 픽셀 내의 형광 방출들의 검출에 영향을 미칠 수 있다는 것을 인식했다. 예를 들어, 노이즈 광자들 및/또는 전하 캐리어들은 광 검출 영역을 넘어 이동하고/하거나 전하 저장 영역과 같은 픽셀 내의 원하지 않는 위치들에 도달할 수 있다. 일례에서, 입사 광자들 또는 그로부터 생성된 전하 캐리어들은 픽셀의 광 검출 영역을 통과하여 픽셀의 벌크에 들어갈 수 있으며, 그로부터의 결과적인 전하 캐리어들은 전하 저장 영역에 도달하고 그 안에 저장된 전하 캐리어들에 노이즈를 추가할 수 있다. 완화되지 않는 경우, 노이즈 광자들 및 전하 캐리어들은 픽셀로부터의 전하 판독들의 정확도에 영향을 줄 수 있다.
이 문제를 해결하기 위해, 본 발명자들은 노이즈 광자들과 전하 캐리어들이 전하 저장 영역들에 도달하는 것을 방지하는 기술들을 개발했다. 일부 실시예들에서, 적어도 하나의 드레인 층은 광 검출 영역을 통해 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성될 수 있다. 예를 들어, 드레인 층(들)은 광 검출 영역이 입사 광자들을 수신하도록 구성된 방향에서, 광 검출 영역 뒤에 적어도 부분적으로 위치될 수 있다. 일부 실시예들에서, 드레인 층(들)은 광 검출 영역을 통해 수신된 입사 광자들에 응답하여 드레인 층(들)에서 생성된 전하 캐리어들 및/또는 광 검출 영역을 통해 수신된 전하 캐리어들을 폐기하도록 구성될 수 있다. 예를 들어, 전하 캐리어들이 DC 전원 전압으로 흐를 수 있도록, 드레인 층(들)은 DC 전원 전압에 결합되도록 구성된 수집 층을 포함할 수 있다. 따라서, 드레인 층(들)은 그렇지 않으면 전하 저장 영역들에 도달할 수 있는 노이즈 전하 캐리어들을 폐기하도록 구성될 수 있고, 이에 의해 픽셀의 제거율을 증가시킨다. 본 명세서에 설명된 드레인 층들은 광 검출 영역의 위 또는 아래에 위치될 수 있고/있거나 광 검출 영역을 통과하지 않는 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성될 수 있음을 이해해야 한다. 예를 들어, 일부 실시예들에서, 광축에 대해 비스듬한 각도들로 입사하는 입사 광자들 및/또는 전하 캐리어들은 광 검출 영역을 통과하지 않고서 드레인 층(들)에 도달할 수 있다.
도 3-1A는 일부 실시예들에 따른 하나 이상의 드레인 층을 갖는 예시적인 픽셀(3-112)의 측면도이다. 일부 실시예들에서, 픽셀(3-112)은 픽셀(1-112) 및/또는 본 명세서에 설명된 임의의 다른 픽셀에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 도 3-1A에 도시된 바와 같이, 픽셀(3-112)은 광 검출 영역(PPD), 및 광 검출 영역(PPD)을 통해 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성된 드레인 층들(3-120)을 포함한다. 도 3-1A에 도시된 바와 같이, 드레인 층들(3-120)은 광 검출 영역(PPD)이 입사 광자들을 수신하도록 구성된 방향(OPT)으로 광 검출 영역(PPD) 뒤에 위치된다. 예를 들어, 입사 광자들 및/또는 그로부터 생성된 전하 캐리어들은 광 검출 영역(PPD)을 통해(및/또는 광 검출 영역(PPD)을 통하는 것이 아닌 경로들을 따라) 드레인 층들(3-120)로 흐를 수 있다.
일부 실시예들에서, 드레인 층들(3-120)은 수신된 전하 캐리어들, 및/또는 수신된 입사 광자들에 응답하여 드레인 층들(3-120)에서 생성된 전하 캐리어들을 폐기하도록 구성될 수 있다. 예를 들어, 보호 층(3-122) 및 수집 층(3-124)을 포함하는 드레인 층들(3-120)이 도 3-1A에 도시되어 있다. 일부 실시예들에서, 수집 층(3-124)은 수신된 전하 캐리어들, 및/또는 입사 광자들에 응답하여 생성된 전하 캐리어들을 폐기하도록 구성될 수 있다. 예를 들어, 수집 층(3-124)은 DC 전원 전압(예를 들어, 전자들을 폐기하기 위한 고전압 또는 정공들을 폐기하기 위한 저전압)에 결합하도록 구성될 수 있다. 일부 실시예들에서, 수집 층(3-124)은 광 검출 영역(PPD)과 동일한 반도체 도핑 유형을 갖는 도핑된 반도체 영역일 수 있다. 예를 들어, 광 검출 영역(PPD) 및 수집 층(3-124)은 픽셀(3-112)의 하나 이상의 약하게 p-도핑된 기판 층으로 형성되고/거나 그 위에 배치된 n-형 도핑 영역들을 포함할 수 있다.
일부 실시예들에서, 드레인 층들(3-120)은 적어도 일부 전하 캐리어들이 광 검출 영역(PPD)을 떠나는 것을 차단하도록 구성될 수 있다. 예를 들어, 보호 층(3-122)은 적어도 일부 전하 캐리어들이 광 검출 영역(PPD)을 통해 수집 층(3-124)에 도달하는 것을 차단하도록 구성될 수 있다. 도 3-1A에 도시된 바와 같이, 보호 층(3-122)은 방향(OPT)에서 광 검출 영역(PPD)과 수집 층(3-124) 사이에 배치될 수 있다. 일부 실시예들에서, 보호 층(3-122)은 광 검출 영역(PPD)과 수집 층(3-124) 사이에 전위 장벽을 형성하도록 구성될 수 있다. 예를 들어, 보호 층(3-122)은 광 검출 영역(PPD) 및/또는 수집 층(3-124)에 반대되는 반도체 도핑 유형을 가질 수 있다. 예를 들어, 위의 예에서, 보호 층은 p형 도핑될 수 있다. 전하 캐리어들이 광 검출 영역(PPD)을 떠나는 것을 차단함으로써, 전하 캐리어들은 드레인 영역(D) 또는 전하 저장 영역으로 라우팅될 수 있다.
도 3-1B는 일부 실시예들에 따라 깊이에 따른 픽셀(3-112)의 정전위를 도시하는 그래프이다. 도 3-1B에 도시된 바와 같이, 광 검출 영역(PPD) 및 수집 층(3-124)의 정전위들은 보호 층(3-122)보다 높다. 예를 들어, 보호 층의 비교적 낮은 정전위는 적어도 일부 전하 캐리어가 광 검출 영역(PPD)을 떠나는 것을 차단할 수 있다. 보호 층(3-122)을 통과하기에 충분한 에너지를 갖는 전하 캐리어들은 전하 캐리어들을 폐기할 수 있는 수집 층에 도달할 수 있다.
일부 실시예들에서, 드레인 층들(3-120)은 형광 방출 광자들이 광 검출 영역(PPD)을 떠나는 것을 차단하고, 여기 광자들이 광 검출 영역(PPD)을 떠나 수집 층(3-124)에 도달하는 것을 허용하도록 구성될 수 있다. 예를 들어, 형광 방출 광자들은 전형적으로 여기 광자들보다 낮은 에너지를 가지며, 보호 층(3-122)을 통과하여 수집 층(3-124)에 도달하기보다는 광 검출 영역(PPD)에 남아 있을 가능성이 더 높다. 이 예에서, 여기 광자들은 형광 방출 광자들보다 보호 층(3-122)을 통과하여 수집 층(3-124)에 도달할 가능성이 더 높다. 더욱이, 수집 층(3-124)에 도달하는 형광 전하 캐리어들은 폐기되지 않는 경우, 원하지 않는 경로들을 통해 전하 저장 영역들에 도달하고, 수집된 전하에 노이즈를 추가할 수 있다. 예를 들어, 형광 전하 캐리어들은 충분히 높은 에너지를 가질 수 있고, 그렇지 않다면 그러한 형광 전하 캐리어들은 정확하게 측정하기에는 너무 늦게 전하 저장 영역에 도달할 수 있다. 따라서, 드레인 층들(3-124)은 전하 저장 영역들에 도달하는 노이즈 전하 캐리어들의 수를 감소시키도록 구성될 수 있고, 이에 의해 픽셀의 제거율을 증가시킨다.
일부 실시예들에서, 보호 층(3-122)은 픽셀(3-112)의 p-채널 실시예들에서와 같이, 광 검출 영역(PPD) 및/또는 수집 층(3-124)보다 높은 정전위를 가질 수 있음을 이해해야 한다.
일부 실시예들에서, 드레인 층(들)의 적어도 일부는 본 명세서에 더 설명되는 바와 같이, 광 검출 영역(PPD)이 입사 광자들을 수신하도록 구성된 방향에서 전하 저장 영역(들) 뒤에 추가로 위치될 수 있다.
도 3-2는 일부 실시예들에 따른, 하나 이상의 드레인 층(3-220) 및 하나 이상의 장벽 층을 갖는 예시적인 픽셀(3-212)의 측면도이다. 일부 실시예들에서, 픽셀(3-212)은 도 3-1A 및 도 3-1B와 관련하여 픽셀(3-112)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 예를 들어, 보호 층(3-222) 및 수집 층(3-224)을 포함하는 픽셀(3-212)이 도 3-2에 도시되어 있다. 추가적으로, 픽셀(3-212)은 보호 층(3-222)과 전하 저장 영역(SD0) 사이에 위치된 장벽(BPW)을 갖는 것으로 도시되어 있다. 예를 들어, 일부 실시예들에서, 장벽(BPW)은 전하 저장 영역(SD0)에 도달하는 (예를 들어, 벌크 기판 층(들)에서 이동하는) 적어도 일부 노이즈 전하 캐리어들을 차단하도록 구성될 수 있다. 예를 들어, 여기 펄스에 후속하여, 전하 저장 영역(SD0)과 보호 층(3-222) 사이의 픽셀(3-212)의 벌크 반도체 영역은, 그렇지 않으면 전하 저장 영역(SD0)에 도달하여 그 안에 수집된 전하 캐리어에 노이즈를 추가할 다수의 노이즈 전하 캐리어를 수신할 수 있다. 일부 실시예들에서, 장벽(BPW)은 예를 들어 붕소 주입에 의해, p형 도핑을 사용하여 형성될 수 있다. 또한 도 3-2에 도시된 바와 같이, 픽셀(3-212)은 픽셀(3-212)의 각각의 수평 단부에 도시된 심층 P-주입 분리(Deep P-implant Isolation)(DPI) 장벽과 같은 하나 이상의 추가 장벽을 포함할 수 있으며, 이는 전하 캐리어들이 인접 픽셀들 사이를 이동하는 것을 차단하도록 구성될 수 있다. 그 결과, 비스듬한 각도들로 픽셀(3-212)에 입사한 광자들은 유사하게 드레인되어 전하 저장 영역(SD0)에 도달하는 것이 방지될 수 있다.
도 3-3은 일부 실시예들에 따라 하나 이상의 드레인 층(3-320)을 갖는 픽셀(3-312)의 측면도이다. 일부 실시예들에서, 픽셀(3-312)은 도 3-2와 관련하여 픽셀(3-212)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 예를 들어, 픽셀(3-312)은 보호 층(3-322) 및 수집 층(3-324)을 포함하는 것으로 표시된다. 추가적으로, 픽셀(3-312)은 수집 층(3-324)과 전하 저장 영역(SD0) 사이에 위치된 수집 층(3-326)을 갖는 것으로 도시되어 있다. 일부 실시예들에서, 수집 층(3-326)은 수집 층(3-326)과 전하 저장 영역(SD0) 사이의 픽셀(3-312)의 영역에서 전하 캐리어들을 폐기하도록 구성될 수 있다. 예를 들어, 수집 층(3-326)은 수집 층(3-324) 및/또는 DC 전원 전압에 전기적으로 결합될 수 있다. 일부 실시예들에서, 수집 층들(3-324 및 3-326)은 동일한 도핑 전도성 유형을 가질 수 있다. 일부 실시예들에서, 수집 층(3-326)은 전하 저장 영역(SD0)에 도달하는 노이즈 전하 캐리어들의 수를 추가로 감소시킬 수 있고, 이에 의해 픽셀의 제거율을 증가시킬 수 있다.
도 3-3은 또한 장벽(BPW)을 보호 층(3-322)에 연결하는 장벽(DPI)을 보여준다. 예를 들어, 장벽들(BPW 및 DPI), 및 보호 층(3-322)은 적어도 일부 전하 캐리어들이 수집 층들(3-324 및 3-326)에 도달하는 것을 차단하도록 구성될 수 있다. 도시된 바와 같이, 수집 층(3-326)은 수집 층(3-324)과 상이한 깊이에 배치된다. 예를 들어, 수집 층(3-326)은 수집 층(3-324)보다 전하 저장 영역(SD0)에 더 가깝게 배치될 수 있다. 도 3-3에서, 장벽(BPW)은 전하 저장 영역(SD0)과 수집 층(3-326) 사이에 배치된 것으로 도시되어 있다.
V. 다양한 제어 신호 구성들을 통합하는 기술들
본 발명자들은 본 명세서에 더 설명된 제어 신호 구성들을 사용하여 통합 디바이스의 하나 이상의 픽셀을 동작시키는 것을 용이하게 하는 기술을 개발했다. 다양한 실시예들에 따르면, 본 명세서에 설명된 제어 신호들은 구성가능한 진폭들 및/또는 DC 오프셋들을 갖는 정현파들 및/또는 구형파들을 포함할 수 있다. 일부 실시예들에서, 동일한 동작 주파수를 갖는 본 명세서에 설명된 제어 신호들은 상이한 시간량들 동안 픽셀 내의 전하 전송 채널의 임계 전압을 초과하도록 구성될 수 있고, 이에 의해 픽셀의 수집 및/또는 드레인 기간들이 상이한 지속시간들을 갖게 할 수 있다. 예를 들어, 제어 신호들은 제어 신호들의 피크들이 정렬되지 않도록 상이한 위상들을 가질 수 있으며, 이에 따라 다른 제어 신호가 전하 전송 채널을 비전도성 상태로 유지하는 동안, 하나의 제어 신호가 제1 전하 전송 채널을 전도성 상태로 제어하는 것을 허용한다. 일부 실시예들에서, 본 명세서에 설명된 제어 신호들은 밸런싱될 수 있고, 이에 의해 제어 신호들은 시간에 따라 일정한 값으로 합산된다. 본 발명자들은 일부 응용들에서 밸런싱된 제어 신호들을 포함하는 것이 유리하다는 것을 인식했는데, 왜냐하면 그들은 제어 신호들을 제공하는 것으로부터의 접지 귀환 전류의 양을 감소시켜, 제어 신호들에 스큐를 추가하지 않고서, 제어 신호들에 대한 접지 귀환 경로를 더 작게, 그리고 그에 의해 더 저항력 있게 하는 것을 허용하기 때문이다. 따라서, 본 명세서에 더 설명되는 바와 같이 낮은 스큐 제어 신호들을 사용하여 큰 어레이가 제어될 수 있다.
도 4-1은 일부 실시예들에 따라 통합 디바이스(1-102)의 픽셀의 하나 이상의 전송 게이트를 구동하도록 구성될 수 있는 구형파 제어 신호들(4-102 및 4-104)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-102 및 4-104)은 본 명세서에 설명된 바와 같이, (예를 들어, 금속 층들(1-240)의) 금속 라인들을 통해 집적 회로의 픽셀 행 및/또는 어레이의 하나 이상의 픽셀에 결합된 통합 디바이스(1-102)의 제어 회로에 의해 생성될 수 있다.
다양한 실시예들에 따르면, 제어 신호들(4-102 및 4-104)은 픽셀의 하나 이상의 전하 저장 영역 및/또는 픽셀의 드레인 영역 및 광 검출 영역 사이의 전하 전송을 제어하도록 구성될 수 있다. 예를 들어, 제어 신호(4-102)는 제1 전송 게이트를 제어하도록 구성될 수 있고, 제어 신호(4-104)는 제2 전송 게이트를 제어하도록 구성될 수 있다. 이 예에서, 제어 신호(4-102)는 광 검출 영역으로부터 픽셀의 제1 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있고, 제어 신호(4-104)는 광 검출 영역으로부터 픽셀의 제2 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있다. 대안적으로, 위의 예에서, 제어 신호(4-102 또는 4-104)는 드레인 기간 동안 광 검출 영역으로부터 픽셀의 드레인 영역으로의 전하 캐리어들의 전송을 제어하도록 구성될 수 있다.
일부 실시예들에서, 픽셀에 제공되는 제어 신호들은 전하 전송 기간들이 상이한 지속시간들을 갖도록 제어하는 것과 같이, 전하 전송 기간들(예를 들어, 제거 및/또는 수집 기간들)을 제어하도록 구성될 수 있다. 예를 들어, 제어 신호들은 각각의 클록 사이클 동안의 상이한 시간 주기들 동안 각각의 전하 전송 채널들의 임계 전압들을 초과할 수 있다. 도 4-1에 도시된 바와 같이, 제어 신호(4-104)는 제어 신호(4-102)보다 긴 듀티 사이클을 갖는다. 예를 들어, 제어 신호(4-102)는 여기 펄스에 후속하여 광 검출 영역으로부터 드레인 영역으로의 여기 전하 캐리어들의 전송을 야기하도록 구성될 수 있고, 제어 신호(4-104)는 드레인 기간에 후속하는 수집 기간 동안 광 검출 영역으로부터 전하 저장 영역으로의 형광 방출 전하 캐리어들의 전송을 야기하도록 구성될 수 있다. 일부 실시예들에서, 제어 신호들(4-102 및 4-104)은 두 개 이상의 DC 전압 레벨 사이에서 제어 회로의 출력을 스위칭함으로써 생성될 수 있다.
도 4-2A는 일부 실시예들에 따라 픽셀의 하나 이상의 전송 게이트를 구동하도록 구성될 수 있는 밸런싱된 정현파 제어 신호들(4-202 및 4-204)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-202 및 4-204)은 제어 신호들(4-102 및 4-104)에 대해 설명된 방식으로 구성될 수 있다. 추가적으로, 제어 신호들(4-202 및 4-204)은 밸런싱되고 실질적으로 균일할 수 있다. 일부 실시예들에서, 제어 신호들(4-202 및 4-204)은 동일한 진폭을 가질 수 있고 서로 위상이 다를 수 있다. 도 4-2A에서, 예를 들어, 제어 신호들(4-202 및 4-204)은 서로 약 180도의 위상차를 갖고 동일한 DC 전압에 대해 동작하는 것으로 도시되어 있다. 도 4-2A에서, 제어 신호들(4-202 및 4-204) 둘 다는 대략 DC 접지에 대해 동작한다. 서로로부터 180도 위상차를 두고 동일한 진폭을 갖는 것의 결과로서, 도 4-2A에 도시된 제어 신호들은 도 4-2A에 도시된 바와 같은 DC 접지와 같이, 각각의 시점에서 적어도 대략적으로, 일정한 전압으로 합산된다.
도 4-2B는 일부 실시예들에 따라, 각각 제어 신호들(4-202 및 4-204)을 수신하는 것에 응답하여 전하 전송 채널들(4-212 및 4-214)에서의 전하 전송을 도시하는 시간 그래프이다. 도 4-2B에 도시된 바와 같이, 전하 전송 채널들(4-212 및 4-214)은 제어 신호들(4-202 및 4-204)이 전하 전송 채널들(4-212 및 4-214)의 전압 임계값을 초과하는 시간들 동안의 동일한 지속시간 동안 전하 캐리어들을 전송하도록 구성될 수 있다. 예를 들어, 전하 전송 채널들(4-212 및 4-214)은 동일한 전압 임계값들을 가질 수 있고, 따라서 제어 신호들(4-202 및 4-204)은 동일한 지속시간 동안 전하 전송 채널들(4-212 및 4-214)의 전압 임계값들을 초과할 수 있다. 일부 실시예들에서, 전하 전송 채널(4-212)은 광 검출 영역으로부터 제1 전하 저장 영역으로 전하 캐리어들을 전송하도록 구성될 수 있고, 전하 전송 채널(4-214)은 광 검출 영역으로부터 제2 전하 저장 영역으로 전하 캐리어들을 전송하도록 구성될 수 있다. 대안적으로, 전하 전송 채널(4-212 또는 4-214)은 광 검출 영역으로부터 드레인 영역으로 전하 캐리어들을 전송하도록 구성될 수 있다.
도 4-3A는 일부 실시예들에 따라 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 밸런싱된 DC 오프셋 정현파 제어 신호들(4-302 및 4-304)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-302 및 4-304)은 도 4-2A 및 도 4-2B와 관련하여 제어 신호들(4-202 및 4-204)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 일부 실시예들에서, 제어 신호들(4-302 및 4-304)은 DC 접지가 아닌 중심 전압에 대해 동작할 수 있다. 예를 들어, 도 4-3A에 도시된 바와 같이, 제어 신호들(4-302 및 4-304)은 각각 대략 0.25V의 중심 전압에 대해 동작한다. 일부 실시예들에서, 제어 신호들(4-302 및 4-304)은 대안적으로 또는 추가적으로 상이한 전압 진폭들을 가질 수 있다. 예를 들어, 도 4-3A에 도시된 바와 같이, 제어 신호(4-304)는 약 1.5V의 진폭을 갖고, 제어 신호(4-302)는 약 1.0V의 진폭을 갖는다. 0.25V의 DC 오프셋의 결과로서, 제어 신호들(4-302 및 4-304)은 각각의 시점에서 0으로 합산되지 않는다. 그러나, 파형들은 각각의 시점에서 적어도 대략적으로 0이 아닌 일정한 전압(예를 들어, 도 4-3A에 도시된 0.5V)으로 합산되므로, 파형들은 밸런싱된다.
도 4-3B는 일부 실시예들에 따라 제어 신호들(4-302 및 4-304)을 각각 수신하는 것에 응답한 전하 전송 채널들(4-312 및 4-314)에서의 전하 전송을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-302 및 4-304)은 상이한 지속시간들의 전하 전송 기간들을 야기하도록 구성될 수 있다. 예를 들어, 도 4-3A 및 도 4-3B에서, 제어 신호들(4-302 및 4-304) 간의 DC 오프셋 및 제어 신호 진폭들의 차이는 전하 전송 채널(4-312)이 전하 전송 채널(4-314)보다 짧은 시간 동안 전하 캐리어들을 전송하게 한다. 예를 들어, 전하 전송 채널들(4-312 및 4-314)은 동일한 임계 전압을 가질 수 있다. 제어 신호(4-304)는 제어 신호(4-302)보다 더 높은 진폭 및 제어 신호(4-302)와 동일한 중심 전압을 가지므로, 제어 신호(4-304)는 제어 신호(4-302)가 전하 전송 채널(4-312)의 전압 임계값을 초과하는 것보다 오랫동안 전하 전송 채널(4-314)의 전압 임계값을 초과할 수 있다. 일부 실시예들에서, 제어 신호들(4-302 및 4-304)의 중심 전압들은 임계 전압 레벨(들)에 기초하여 구성될 수 있다. 예를 들어, 제어 신호(4-302 및 4-304)의 중심 전압들은 각각의 제어 신호에 의해 제어되는 전하 전송 기간들의 원하는 지속시간들을 설정하도록 결정될 수 있다. 일부 실시예들에서, 중심 전압들은 전하 저장 영역에서의 수집을 위해 광 검출 영역에서 형광 방출 광자들을 수신하는 예상 도달 시간 및/또는 지속시간에 기초하여 결정될 수 있다.
도 4-4A는 일부 실시예들에 따라, 픽셀의 하나 이상의 전송 게이트를 구동하도록 구성될 수 있는 정현파 제어 신호들(4-402, 4-404, 및 4-406)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-402, 4-404, 및 4-406)은 도 4-2A와 관련된 것을 포함하여 제어 신호들(4-202 및 4-204)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 예를 들어, 제어 신호들(4-402, 4-404, 및 4-406)은 또한 서로 위상이 다르게 구성될 수 있고, 동일한 DC 전압(예를 들어, DC 접지)에 대해 대략 동작할 수 있다. 도 4-4A에 도시된 바와 같이, 제어 신호들(4-402, 4-404, 및 4-406)은 각각의 시점에서 적어도 대략적으로 중심 DC 전압(예를 들어, 0V)으로 합산된다는 점에서 밸런싱될 수 있다. 도 4-4A에 도시된 바와 같이, 제어 신호들(4-402, 4-404, 및 4-406)은 동일한 진폭을 가질 수 있고, 서로 대략 120도의 위상차를 가질 수 있다.
도 4-4B는 일부 실시예들에 따라, 각각 제어 신호들(4-402, 4-404, 및 4-406)에 의해 제어될 수 있는 전하 전송 채널들(4-412, 4-414, 및 4-416)에서의 전하 전송을 도시하는 시간 그래프이다. 도 4-4B에 도시된 바와 같이, 각각의 전하 전송 채널(4-412, 4-414, 및 4-416)은 동일한 지속시간 동안 전하 캐리어들을 전송하도록 구성될 수 있다. 이 예에서, 각각의 전하 전송 채널들(4-412, 4-414, 및 4-416)은 동일한 전압 임계값을 가질 수 있으며, 따라서 각각의 제어 신호(4-402, 4-404, 및 4-406)은 동일한 지속시간 동안 전하 전송 채널들(4-412, 4-414, 및 4-416)의 전압 임계값들을 초과하도록 구성될 수 있다. 일부 실시예들에서, 전하 전송 채널(4-412)은 전하 캐리어들을 광 검출 영역으로부터 드레인 영역으로 전송하도록 구성될 수 있고, 전하 전송 채널(4-414)은 전하 캐리어들을 광 검출 영역으로부터 제1 전하 저장 영역으로 전송하도록 구성될 수 있으며, 전하 전송 채널(4-416)은 전하 캐리어들을 광 검출 영역으로부터 제2 전하 저장 영역으로 전송하도록 구성될 수 있다.
도 4-5A는 일부 실시예들에 따라 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 밸런싱된 DC 오프셋 정현파 제어 신호들(4-502, 4-504, 및 4-506)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-502, 4-504, 및 4-506)은 도 4-4A 및 도 4-4B와 관련된 것을 포함하여, 제어 신호들(4-402, 4-404, 및 4-406)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 추가적으로, 제어 신호들(4-502, 4-504, 및 4-506) 중 적어도 일부는 상이한 중심 전압들에 대해 동작함으로써 서로로부터 DC 오프셋될 수 있다. 도 4-5A에서, 제어 신호들(4-502 및 4-506)은 동일한 전압(예를 들어, 접지)에 대해 동작하고, 제어 신호(4-504)는 제어 신호들(4-502 및 4-506)과 상이한 전압(예를 들어, 0.5V)에 대해 동작한다. 도 4-5A에서, 제어 신호들(4-502, 4-504 및 4-506)은 서로 대략 120도만큼 위상차를 갖는 것으로 도시되어 있다. 결과적으로, 도 4-5A에서, 제어 신호들(4-502, 4-504, 및 4-506)은 각각의 시점에서 적어도 대략적으로 일정한 전압(예를 들어, 0.5V)으로 합산된다는 점에서 밸런싱된다. 일부 실시예들에서, 각각의 제어 신호는 각각이 상이한 전압에 대해 동작함으로써 서로로부터 DC 오프셋될 수 있다.
도 4-5B는 일부 실시예들에 따라, 각각 제어 신호들(4-512, 4-514, 및 4-516)에 응답한 전하 전송 채널들(4-512, 4-514, 및 4-516)에서의 전하 전송을 도시하는 시간 그래프이다. 도 4-5B에서, 전하 전송 채널들(4-512 및 4-516)은 전하 전송 채널(4-514)보다 짧은 지속시간 동안 전하 캐리어들을 전송한다. 예를 들어, 각각의 전하 전송 채널(4-512, 4-514, 및 4-516)은 동일한 전압 임계값을 가질 수 있다.
도 4-6A는 일부 실시예들에 따라 픽셀의 복수의 전송 게이트를 구동하도록 구성될 수 있는 비-밸런싱된 DC 오프셋 정현파 제어 신호들(4-602, 4-604, 및 4-606)을 도시하는 시간 그래프이다. 일부 실시예들에서, 제어 신호들(4-602, 4-604, 및 4-606)은 도 4-5A와 관련된 것을 포함하여 제어 신호들(4-502, 4-504, 및 4-506)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 추가적으로, 도 4-6A에서, 제어 신호들(4-602, 4-604 및 4-606)은 서로 위상이 다르고 상이한 전압들에 중심을 두고 상이한 전압 진폭들을 갖는 것으로 도시되어 있다. 도 4-6A에서, 제어 신호들(4-602, 4-604 및 4-606)은 서로 대략 120도만큼 위상차를 갖는 것으로 도시되어 있다. 도 4-6A에서, 제어 신호(4-602)는 대략 -0.5V를 중심으로 대략 1.5V의 진폭을 갖는 것으로 도시되어 있고, 제어 신호(4-604)는 대략 0.4V를 중심으로 대략 1.0V의 진폭을 갖는 것으로 도시되고, 제어 신호(4-606)는 대략 0V를 중심으로 대략 1.0V의 진폭을 갖는 것으로 도시된다. 도 4-6A에 도시된 바와 같이, 제어 신호들(4-602, 4-604 및 4-606)은 상이한 시점들에서 상이한 전압들로 합산된다는 점에서 비-밸런싱된다.
도 4-6B는 일부 실시예들에 따라, 제어 신호들(4-602, 4-604 및 4-606)을 수신하는 것에 응답한 전하 전송 채널들(4-612, 4-614 및 4-616)에서의 전하 전송을 도시하는 시간 그래프이다. 도 4-6B에 도시된 바와 같이, 전하 전송 채널(4-614)은 전하 전송 채널(4-616)보다 긴 지속시간 동안 전하 캐리어들을 전송할 수 있고, 전하 전송 채널(4-616)은 전하 전송 채널(4-612)보다 더 긴 지속시간 동안 전하 캐리어들을 전송할 수 있다. 예를 들어, 제어 신호(4-604)는 제어 신호들(4-606 및 4-602)보다 오랫동안 전하 전송 채널(4-614)의 전압 임계값을 초과하도록 구성될 수 있다.
VI. 광 지향성 구조물을 통합하는 기술
본 발명자들은 또한 입사 광자들이 픽셀의 다른 부분들에서 전하 저장 영역들에 도달할 수 있는 노이즈 전하 캐리어들을 생성하거나 인접 픽셀들에 도달하는 것을 방지하기 위해, 입사 광자들을 픽셀의 광 검출 영역을 향해 지향시키기 위한 기술들을 개발했다. 일부 실시예들에서, 본 명세서에 설명된 집적 회로들은 입사 광자들이 전하 저장 영역들에 도달하고 그 안에서 노이즈 전하 캐리어들을 생성하는 것을 차단하도록 구성된 하나 이상의 장벽을 포함할 수 있다. 예를 들어, 장벽(들)은 입사 광자들이 전하 저장 영역(들)에 도달하는 것을 차단하도록 구성된, 적어도 부분적으로 불투명한 금속 장벽을 포함할 수 있다. 일부 실시예들에서, 장벽(들)은 광 검출 영역이 입사 광을 수신하도록 구성된 방향에서 전하 저장 영역(들) 및/또는 전송 게이트(들) 앞에 위치될 수 있다.
일부 실시예들에서, 본 명세서에 설명된 집적 회로들은 입사 광자들을 광 검출 영역을 향해 및/또는 전하 저장 영역(들)으로부터 멀리 반사 및/또는 굴절시키도록 구성된 하나 이상의 광 지향성 구조물을 포함할 수 있다. 일부 실시예들에서, 광 지향성 구조물(들)은 입사 광자들을 광 검출 영역을 향해 및/또는 전하 저장 영역(들)으로부터 멀리 굴절시키도록 구성된 유전체 장벽을 포함할 수 있다. 일부 실시예들에서, 광 지향성 구조물(들)은 입사 광자들을 광 검출 영역을 향해 및/또는 전하 저장 영역(들)으로부터 멀리 반사시키도록 구성된 금속 장벽을 포함할 수 있다. 일부 실시예들에서, 광 지향성 구조물(들)은 예컨대 복수의 삼각형 개구를 갖는, 입사 광자들을 수신하고 광 검출 영역을 향해 및/또는 전하 저장 영역(들)으로부터 멀리 굴절시키도록 구성된 픽셀의 표면을 포함할 수 있다.
도 6-1A는 일부 실시예들에 따른 통합 디바이스(1-102)의 동작 동안 광 검출기에서 수신된 여기 광(6-102) 및 형광 광(6-104)의 시간 그래프이다. 도 6-1A에 도시된 바와 같이, 전형적으로 여기 펄스(6-102)가 형광 방출들(6-104)에 선행하여, 여기 펄스(6-102)가 샘플 웰을 조명하고, 이에 응답하여 형광 방출들(6-104)이 생성된다. 도 6-1A에 도시된 바와 같이, 여기 펄스(6-102)는 전형적으로 형광 방출들(6-104)보다 더 큰 휘도(lux)를 가지며, 결과적으로 통합 디바이스(1-102)를 향해 더 많은 여기 광자가 입사하게 된다. 일부 실시예들에서, 여기 광(6-102)은 또한 형광 방출 광(6-104)보다 높은 주파수 및 큰 에너지를 가질 수 있다. 예를 들어, 여기 광(6-102)은 형광 광(6-104)을 생성하기에 충분한 에너지를 갖는 530nm 미만과 같은 청색 또는 녹색 파장을 가질 수 있다. 이 예에서, 형광 광(6-104)은 예컨대 590nm보다 크고 여기 광(6-102)보다 에너지가 적은 황색 또는 적색 파장을 가질 수 있다.
도 6-1B는 일부 실시예들에 따른 여기 광(6-102) 및 형광 광(6-104)을 수신하는 픽셀(6-112)의 측면도이다. 일부 실시예들에서, 픽셀(6-112)은 픽셀(1-112) 및/또는 본 명세서에 설명된 임의의 다른 픽셀에 대해 설명된 방식으로 구성될 수 있다. 예를 들어, 픽셀(6-112)은 광 검출 영역(PPD), 전하 저장 영역(SD0), 및 전송 게이트(ST0)를 포함하는 것으로 도시되어 있다. 도 6-1B에 도시된 바와 같이, 형광 광(6-102) 및 여기 광(6-104)은 전송 게이트(ST0)를 통해 전하 저장 영역(SD0)에 도달할 수 있고 전하 저장 영역(SD0)에서 전하 캐리어들을 생성할 수 있으며, 그에 의해 전하 저장 영역(SD0)에 노이즈 전하 캐리어들을 추가할 수 있다. 예를 들어, 전송 게이트(ST0)는 적어도 부분적으로 투명할 수 있고, 이에 의해 입사 광자들이 전송 게이트(ST0)를 통과하는 것을 허용한다.
도 6-2A는 일부 실시예들에 따른 여기 광(6-102) 및 형광 광(6-104)을 수신하는 금속 장벽을 갖는 예시적인 픽셀(6-212)의 측면도이다. 일부 실시예들에서, 픽셀(6-212)은 픽셀(6-112)에 대해 설명된 방식으로 구성될 수 있다. 추가적으로, 픽셀(6-212)은 적어도 일부 광자가 전송 게이트 ST0를 통해 전하 저장 영역(SD0)에 도달하는 것을 차단하도록 구성된 금속 장벽을 포함하는 것으로 도시되어 있다. 도 6-2A에 도시된 바와 같이, 금속 장벽은 금속 층(M0)(예를 들어, 금속 층들(1-240))의 일부일 수 있고, 전하 저장 영역(SD0) 위로 연장하도록 전송 게이트(ST0) 위에 위치될 수 있다. 도시된 구성에서, 금속 층(M0)은 적어도 일부 광자들이 전송 게이트(ST0) 및/또는 전하 저장 영역(SD0)에 도달하는 것을 차단하여, 전하 저장 영역(SD0)에 도달하거나 생성되는 노이즈 전하 캐리어들의 수를 감소시키도록 구성될 수 있다. 일부 실시예들에서, 금속 층(M0)은 전송 게이트(ST0)보다 불투명할 수 있다.
도 6-2B는 일부 실시예들에 따라 여기 광(6-102) 및 형광 방출들(6-104)에 응답한 픽셀(6-212)에서의 전하 캐리어 생성을 도시하는 픽셀(6-212)의 측면도이다. 도 6-2B에 도시된 바와 같이, 입사 광은 픽셀(6-212)에서 전하 캐리어들을 생성하고, 광 검출 영역(PPD) 및/또는 전하 저장 영역(SD0)에 진입하여, 전하 저장 영역(SD0)에 노이즈 전하 캐리어들을 추가할 수 있다. 일부 실시예들에서, 본 명세서에 설명된 바와 같은 하나 이상의 드레인 층을 포함하면, 픽셀(6-212)의 다른 부분들을 통해 전하 저장 영역(SD0)에 도달하는 전하 캐리어들의 수를 감소시킬 수 있다.
도 6-3은 일부 실시예들에 따라, 입사 광을 광 검출 영역(PPD)을 향해, 그리고 전하 저장 영역(SD0)으로부터 멀리 지향시키도록 구성된 유전체 장벽들(6-302, 6-304)을 갖는 예시적인 픽셀(6-312)의 측면도이다. 일부 실시예들에서, 픽셀(6-312)은 픽셀(6-112)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 추가적으로, 도 6-3에서, 전송 게이트(ST0)는 광 검출 영역(PPD)이 입사 광자들을 수신하도록 구성된 방향(OPT)에서 광 검출 영역(PPD) 뒤에 위치된다. 예를 들어, 픽셀(6-312)은 후면 조명(backside-illumination)(BSI) 구성을 가질 수 있다. 도 6-3에서, 광 검출 영역(PPD)에서 수신된 입사 광자들은 광 검출 영역(PPD)에 도달하기 전에 픽셀(6-312)의 벌크 반도체 영역의 적어도 일부를 통해 이동했을 수 있다.
일부 실시예들에서, 장벽들(6-302 및 6-304)은 입사 광자들을 광 검출 영역(PPD)을 향해 지향시키도록 구성될 수 있다. 예를 들어, 장벽들(6-302 및 6-304)은 입사 광자들을 전하 저장 영역(SD0)으로부터 멀리, 그리고 광 검출 영역(PPD)을 향해 굴절시키도록 구성된 유전체 재료를 가질 수 있다. 일부 실시예들에서, 유전체 재료는 산화물 재료를 포함할 수 있다. 일부 실시예들에서, 장벽들(6-302 및 6-304)은 유전체 재료로 적어도 부분적으로 채워질 수 있다. 예를 들어, 일부 실시예들에서, 장벽은 유전체 재료로 완전히 채워질 수 있다. 일부 실시예들에서, 장벽은 예컨대 상이한 유전 상수들을 갖는 복수의 유전체 재료를 사용하여 채워질 수 있다. 도 6-3에 도시된 것과 같은 일부 실시예들에서, 픽셀(6-312)은 도 6-2A 및 도 6-2B와 관련된 것을 포함하여 본 명세서에 설명된 바와 같이, 적어도 일부 광자가 전하 저장 영역(SD0n)에 도달하는 것을 차단하도록 구성된 금속 층(M0)의 금속 장벽을 더 포함할 수 있다.
도 6-4는 일부 실시예들에 따라, 입사 광을 광 검출 영역(PPD)을 향해, 그리고 전하 저장 영역(SD0)으로부터 멀리 지향시키도록 구성된 하나 이상의 금속 장벽(6-402 및 6-404)을 갖는 예시적인 픽셀(6-412)의 측면도이다. 일부 실시예들에서, 픽셀(6-412)은 픽셀(6-112)에 대해 본 명세서에 설명된 방식으로 구성될 수 있다. 추가적으로, 픽셀(6-412)은 도 6-4에서 입사 광을 광 검출 영역(PPD)을 향해, 그리고 전하 저장 영역(SD0)으로부터 멀리 지향시키도록 구성된 금속 장벽들(6-402 및 6-404)을 포함하는 것으로 도시되어 있다. 도 6-4에 도시된 바와 같이, 금속 장벽들(6-402 및 6-404)은 광 검출 영역(PPD)이 입사 광자들을 수신하도록 구성된 방향(OPT)에 평행하게 배향된다. 일부 실시예들에서, 금속 장벽들(6-402 및 6-404)은 비스듬한 각도들로 픽셀(6-412)에 입사하는 광자들을 반사하도록 구성될 수 있다. 도 6-4에서, 금속 층(M0)의 제3 금속 장벽은 방향(OPT)에 수직으로 배향될 수 있고, 입사 광자들이 전하 저장 영역(SD0)에 도달하는 것을 차단하도록 구성될 수 있다. 일부 실시예들에서, 금속 장벽들(6-402 및 6-404)은 노이즈 전하 캐리어들이 전하 저장 영역(SD0)에 도달하는 것을 차단하도록 추가로 구성될 수 있다.
도 6-5는 일부 실시예들에 따라, 픽셀(6-512)의 표면에서 광 지향성 구조물을 갖는 예시적인 픽셀(6-512)의 측면도이다. 일부 실시예들에서, 픽셀(6-512)은 픽셀(6-112)에 대해 설명된 방식으로 구성될 수 있다. 추가적으로, 픽셀(6-512)은 광 지향성 구조물(6-506)을 포함한다. 예를 들어, 도 6-5에 도시된 바와 같이, 광 지향성 구조물(6-506)은 픽셀(6-512)의 표면에 위치되고, 입사 광자들을 광 검출 영역들(PPD-1 및 PPD-2)을 향해, 그리고 전하 저장 영역(SD0)으로부터 멀리 지향시키도록 구성된다. 도 6-5에 도시된 바와 같이, 광 지향성 구조물(6-506)은 픽셀(6-512)의 표면을 따라 배치된 개구들을 포함할 수 있다. 특히, 개구부들은 픽셀(6-512)의 표면을 따라 배치된 밑변들, 및 광 검출 영역들(PPD-1 및 PPD-2)을 향하는 꼭지점들을 갖는 삼각형 개구들로서 도시되어 있다. 일부 실시예들에서, 개구들은 픽셀(6-512)의 벌크 반도체 영역보다 큰 굴절률을 갖는 재료와 같은 유전체 재료를 포함할 수 있다. 예를 들어, 개구들은 벌크 반도체 영역보다 더 큰 유전 상수를 갖는 재료를 포함할 수 있다. 일부 실시예들에서, 픽셀(6-512)의 도시된 부분은 방향(OPT)을 따라 4 내지 6 미크론의 두께를 가질 수 있다.
또한, 도 6-5에 도시된 바와 같이, 픽셀(6-512)은 광자들을 광 검출 영역들(PPD-1 및 PPD-2)을 향해, 그리고 전하 저장 영역(SD0)으로부터 멀리 지향시키도록 구성된 장벽들(6-502 및 6-504)을 포함할 수 있다. 예를 들어, 도 6-5에서, 장벽들(6-502 및 6-504)은 방향(OPT)에 평행하게 연장되고 광 검출 영역(PPD)의 반대 측들에 위치된다. 일부 실시예들에서, 장벽들(6-502 및 6-504)은 입사 광자들을 광 검출 영역(PPD-1 및 PPD-2)을 향해 반사 및/또는 굴절시키도록 구성될 수 있다. 일례에서, 장벽들(6-502 및 6-504)은 산화물 재료와 같은 유전체 재료를 사용하여 적어도 부분적으로 채워질 수 있다. 다른 예에서, 장벽들(6-502, 6-504)은 금속과 같은 불투명 재료를 사용하여 적어도 부분적으로 채워질 수 있다.
도 6-5에 도시된 것과 같은 일부 실시예들에서, 픽셀(6-512)은 반사 및/또는 굴절된 광자들에 응답한 전하 캐리어들의 생성을 용이하게 하기 위해, 광 지향성 표면과 광 검출 영역(PPD-1) 사이에 위치된 제2 광 검출 영역(PPD-2)을 포함할 수 있다. 본 명세서에 설명된 임의의 픽셀 실시예들은 본 명세서에 설명된 바와 같은 복수의 광 검출 영역을 포함하고, 도 6-5와 관련하여 본 명세서에 설명된 기술들은 단일 광 검출 영역을 갖는 픽셀 실시예들에 통합될 수 있음을 이해해야 한다.
일부 실시예들에서, 광 지향성 표면의 개구들은 대략 0.5 미크론의 밑변 길이, 및 밑변의 중심으로부터 꼭지점까지 대략 0.3 미크론의 높이를 가질 수 있다. 일부 실시예들에서, 개구는 정삼각형 단면을 가질 수 있다. 일부 실시예들에서, 개구는 다른 유형의 삼각형 또는 비삼각형 단면들을 가질 수 있다.
일부 실시예들에서, 광 지향성 구조물은 개구를 생성하기 위해 (예를 들어, 픽셀(6-512)의) 기판 층(들)의 일부를 제거함으로써 적어도 부분적으로 제조될 수 있다. 예를 들어, 개구들을 생성하기 위해 제거된 기판 층(들)의 부분들은 광축에 수직인 실질적으로 정사각형 단면들을 가질 수 있으며, 그 결과 실질적으로 피라미드 형상의 개구들이 생성된다. 일례에서, 개구들은 수산화칼륨(KOH)을 사용하는 것과 같은 습식 에칭을 사용하여 생성될 수 있다. 건식 에칭(예를 들어, 플라즈마 기반 에칭)과 같은 다른 제조(예를 들어, 에칭) 기술들이 대안적으로 또는 추가적으로 사용될 수 있다는 것을 이해해야 한다.
BSI 픽셀들과 관련하여 본 명세서에 설명된 기술들은 대안적으로 전면 조명(frontside illumination)(FSI) 픽셀들에 통합될 수 있고, 그 반대도 마찬가지이며, 본 명세서에 설명된 실시예들은 그와 같이 제한되지 않음을 이해해야 한다.
Ⅶ. DNA 및/또는 RNA 시퀀싱 애플리케이션들
여기에 설명된 분석 시스템은 통합 디바이스, 및 통합 디바이스와 인터페이스하도록 구성된 기기를 포함할 수 있다. 통합 디바이스는 픽셀들의 어레이를 포함할 수 있고, 여기서 픽셀은 반응 챔버 및 적어도 하나의 광 검출기를 포함한다. 통합 디바이스의 표면은 복수의 반응 챔버를 가질 수 있으며, 반응 챔버는 통합 디바이스의 표면에 배치된 현탁액(suspension)으로부터 샘플을 수용하도록 구성된다. 현탁액은 동일한 유형의 복수의 샘플을 포함할 수 있고, 일부 실시예들에서는 상이한 유형의 샘플들이 포함될 수 있다. 이와 관련하여, 본 명세서에서 사용되는 "관심 샘플"이라는 문구는 예를 들어 현탁액에 분산되어 있는 동일한 유형의 복수의 샘플을 지칭할 수 있다. 마찬가지로, 본 명세서에 사용된 "관심 분자"라는 문구는 현탁액에 분산되어 있는 동일한 유형의 복수의 분자를 지칭할 수 있다. 복수의 반응 챔버는 반응 챔버들의 적어도 일부가 현탁액으로부터 하나의 샘플을 수용할 수 있도록 적절한 크기 및 형상을 가질 수 있다. 일부 실시예들에서, 반응 챔버 내의 샘플들의 수는 반응 챔버들 사이에 분산될 수 있고, 그에 의해 일부 반응 챔버들은 하나의 샘플을 포함하고 다른 반응 챔버들은 0개, 2개 이상의 샘플을 포함하게 된다.
일부 실시예들에서, 현탁액은 복수의 단일 가닥 DNA 템플릿을 함유할 수 있고, 통합 디바이스의 표면 상의 개별 반응 챔버들은 시퀀싱 템플릿을 수용하도록 크기 및 형상이 정해질 수 있다. 시퀀싱 템플릿들은 통합 디바이스의 반응 챔버들 사이에 분산될 수 있고, 그에 의해 통합 디바이스의 반응 챔버들 중 적어도 일부가 시퀀싱 템플릿을 포함하게 된다. 현탁액은 또한 나중에 반응 챔버에 들어가는 표지된 뉴클레오티드를 포함할 수 있고, 뉴클레오티드가 반응 챔버 내의 단일 가닥 DNA 템플릿에 상보적인 DNA 가닥에 통합될 때 뉴클레오티드의 식별을 허용할 수 있다. 일부 실시예들에서, 현탁액은 시퀀싱 템플릿들을 포함할 수 있고, 뉴클레오티드들이 반응 챔버 내의 상보적 가닥으로 통합됨에 따라, 표지된 뉴클레오티드들이 반응 챔버에 후속적으로 도입될 수 있다. 이러한 방식으로, 뉴클레오티드들의 통합 타이밍은 표지된 뉴클레오티드들이 통합 디바이스의 반응 챔버들에 도입되는 시기에 의해 제어될 수 있다.
여기 광은 통합 디바이스의 픽셀 어레이와 별도로 위치된 여기 소스로부터 제공된다. 여기 광은 반응 챔버 내의 조명 영역을 조명하기 위해 하나 이상의 픽셀을 향해 통합 디바이스의 요소에 의해 적어도 부분적으로 지향된다. 다음으로, 마커는 조명 영역 내에 위치될 때 여기 광에 의해 조명되는 것에 응답하여 방출 광을 방출할 수 있다. 일부 실시예들에서, 하나 이상의 여기 소스는 시스템의 기기의 일부이며, 여기서 기기 및 통합 디바이스의 컴포넌트들은 여기 광을 하나 이상의 픽셀을 향해 지향시키도록 구성된다.
다음으로, 반응 챔버로부터 (예를 들어, 형광 표지에 의해) 방출된 방출 광은 통합 디바이스의 픽셀 내의 하나 이상의 광 검출기에 의해 검출될 수 있다. 검출된 방출 광의 특성들은 방출 광에 연관된 마커를 식별하기 위한 표시를 제공할 수 있다. 그러한 특성들은 광 검출기에 의해 검출된 광자들의 도달 시간, 광 검출기에 의해 시간 경과에 따라 축적된 광자들의 양, 및/또는 둘 이상의 광 검출기에 걸친 광자의 분포를 포함하는 임의의 적합한 유형의 특성을 포함할 수 있다. 일부 실시예들에서, 광 검출기는 방출 광에 연관된 하나 이상의 타이밍 특성(예를 들어, 형광 수명)의 검출을 허용하는 구성을 가질 수 있다. 광 검출기는 여기 광의 펄스가 통합 디바이스를 통해 전파된 후 광자 도달 시간들의 분포를 검출할 수 있고, 도달 시간들의 분포는 방출 광의 타이밍 특성(예를 들어, 형광 수명에 대한 프록시)의 표시를 제공할 수 있다. 일부 실시예들에서, 하나 이상의 광 검출기는 마커에 의해 방출되는 방출 광의 확률(예를 들어, 형광 강도)의 표시를 제공한다. 일부 실시예들에서, 복수의 광 검출기는 방출 광의 공간적 분포를 포착하도록 크기가 정해지고 배열될 수 있다. 하나 이상의 광 검출기로부터의 출력 신호들은 복수의 마커 중에서 마커를 구별하기 위해 사용될 수 있으며, 여기서 복수의 마커는 샘플 또는 그것의 구조를 식별하기 위해 사용될 수 있다. 일부 실시예들에서, 샘플은 복수의 여기 에너지에 의해 여기될 수 있고, 복수의 여기 에너지에 응답한 반응 챔버로부터의 방출 광 및/또는 방출 광의 타이밍 특성들은 마커를 복수의 마커로부터 구별할 수 있다.
시스템(5-100)의 개략적인 개요가 도 5-1A에 도시된다. 시스템은 기기(5-104)와 인터페이스하는 통합 디바이스(5-102)를 모두 포함한다. 일부 실시예들에서, 기기(5-104)는 기기(5-104)의 일부로서 통합된 하나 이상의 여기 소스(5-106)를 포함할 수 있다. 일부 실시예들에서, 여기 소스는 기기(5-104) 및 통합 디바이스(5-102) 둘 다의 외부에 있을 수 있고, 기기(5-104)는 여기 소스로부터 여기 광을 수신하는 것 및 여기 광을 통합 디바이스로 지향시키는 것 둘 다를 위해 구성될 수 있다. 통합 디바이스는 통합 디바이스를 수용하고 그것을 여기 소스와의 정확한 광학적 정렬 상태로 유지하기 위해 임의의 적합한 소켓을 사용하여 기기와 인터페이스할 수 있다. 여기 소스(5-106)는 여기 광을 통합 디바이스(5-102)에 제공하도록 구성될 수 있다. 도 5-1A에 개략적으로 도시된 바와 같이, 통합 디바이스(5-102)는 복수의 픽셀(5-112)을 가지며, 여기서 픽셀들의 적어도 일부는 관심 샘플의 독립적인 분석을 수행할 수 있다. 이러한 픽셀들(5-112)은 픽셀이 픽셀과 별개인 소스(5-106)로부터 여기 광을 수신하기 때문에 "수동 소스 픽셀들"로 지칭될 수 있으며, 여기서 소스로부터의 여기 광은 픽셀들(5-112)의 일부 또는 전부를 여기시킨다. 여기 소스(5-106)는 임의의 적절한 광원일 수 있다. 적합한 여기 소스들의 예들은 2015년 8월 7일자로 출원되고 발명의 명칭이 "분자들을 프로빙, 검출 및 분석하기 위한 통합 디바이스(INTEGRATED DEVICE FOR PROBING, DETECTING AND ANALYZING MOLECULES)"인 미국 특허 출원 제14/821,688호에 설명되며, 그것의 전체 내용이 참조로 포함된다. 일부 실시예들에서, 여기 소스(5-106)는 여기 광을 통합 디바이스(5-102)에 전달하기 위해 결합되는 복수의 여기 소스를 포함한다. 복수의 여기 소스는 복수의 여기 에너지 또는 파장을 생성하도록 구성될 수 있다.
픽셀(5-112)은 단일 관심 샘플을 수용하도록 구성된 반응 챔버(5-108), 및 여기 소스(5-106)에 의해 제공된 여기 광으로 샘플 및 반응 챔버(5-108)의 적어도 일부를 조명하는 것에 응답하여 반응 챔버로부터 방출되는 방출 광을 검출하기 위한 광 검출기(5-110)를 갖는다. 일부 실시예들에서, 반응 챔버(5-108)는 통합 디바이스(5-102)의 표면에 근접하게 샘플을 유지할 수 있으며, 이는 여기 광을 샘플에 전달하는 것 및 샘플 또는 반응 컴포넌트(예를 들어, 표지된 뉴클레오티드)로부터의 방출 광을 검출하는 것을 용이하게 할 수 있다.
여기 광원(5-106)으로부터의 여기 광을 통합 디바이스(5-102)에 결합하고 여기 광을 반응 챔버(5-108)로 안내하기 위한 광학 요소들은 통합 디바이스(5-102)와 기기(5-104) 둘 다에 위치된다. 소스-대-챔버 광학 요소들은 여기 광을 통합 디바이스에 결합하기 위해 통합 디바이스(5-102)에 위치된 하나 이상의 격자 결합기, 및 여기 광을 기기(5-104)로부터 픽셀들(5-112) 내의 반응 챔버들에 전달하기 위한 도파관들을 포함할 수 있다. 하나 이상의 광학 분할기 요소가 격자 결합기와 도파관들 사이에 위치될 수 있다. 광학 분할기는 격자 결합기로부터의 여기 광을 결합하고, 여기 광을 도파관들 중 적어도 하나에 전달할 수 있다. 일부 실시예들에서, 광학 분할기는 여기 광의 전달이 모든 도파관에 걸쳐 실질적으로 균일하여 도파관들 각각이 실질적으로 유사한 양의 여기 광을 수신하는 것을 허용하는 구성을 가질 수 있다. 이러한 실시예들은 통합 디바이스의 반응 챔버들에 의해 수신된 여기 광의 균일성을 개선함으로써 통합 디바이스의 성능을 향상시킬 수 있다.
반응 챔버(5-108), 여기 소스-대-챔버 광학계의 일부, 및 반응 챔버-대-광 검출기 광학계는 통합 디바이스(5-102) 상에 위치된다. 여기 소스(5-106), 및 소스-대-챔버 컴포넌트들의 일부는 기기(5-104) 상에 위치된다. 일부 실시예들에서, 단일 컴포넌트는 여기 광을 반응 챔버(5-108)에 결합하는 것, 및 방출 광을 반응 챔버(5-108)로부터 광 검출기(5-110)로 전달하는 것 둘 다에서 역할을 할 수 있다. 여기 광을 반응 챔버에 결합하는 것 및/또는 방출 광을 광 검출기로 지향시키는 것을 위한, 통합 디바이스에 포함시킬 적합한 컴포넌트들의 예들은 2015년 8월 7일자로 출원되고 발명의 명칭이 "분자들을 프로빙, 검출 및 분석하기 위한 통합 디바이스(INTEGRATED DEVICE FOR PROBING, DETECTING AND ANALYZING MOLECULES)"인 미국 특허 출원 제14/821,688호, 및 2014년 11월 17일자로 출원되고 발명의 명칭이 "분자들을 프로빙, 검출 및 분석하기 위한 외부 광원을 갖는 통합 디바이스(INTEGRATED DEVICE WITH EXTERNAL LIGHT SOURCE FOR PROBING, DETECTING, AND ANALYZING MOLECULES)"인 미국 특허 출원 제14/543,865호에 설명되고, 그들의 전체 내용은 참조로 포함된다.
픽셀(5-112)은 그 자신의 개별 반응 챔버(5-108) 및 적어도 하나의 광 검출기(5-110)에 연관된다. 통합 디바이스(5-102)의 복수의 픽셀은 임의의 적합한 형상, 크기 및/또는 치수를 갖도록 배열될 수 있다. 통합 디바이스(5-102)는 임의의 적절한 수의 픽셀을 가질 수 있다. 통합 디바이스(5-102)의 픽셀의 수는 대략 10,000 픽셀 내지 1,000,000 픽셀의 범위, 또는 그 범위 내의 임의의 값 또는 값 범위일 수 있다. 일부 실시예들에서, 픽셀들은 512 픽셀 × 512 픽셀의 어레이로 배열될 수 있다. 통합 디바이스(5-102)는 임의의 적절한 방식으로 기기(5-104)와 인터페이스할 수 있다. 일부 실시예들에서, 기기(5-104)는 통합 디바이스(5-102)에 분리가능하게 결합하는 인터페이스를 가질 수 있고, 그에 의해 사용자는 현탁액 내의 적어도 하나의 관심 샘플을 분석하기 위해 통합 디바이스(5-102)를 사용하도록 통합 디바이스(5-102)를 기기(5-104)에 부착할 수 있고, 다른 통합 디바이스가 부착되는 것을 허용하기 위해 통합 디바이스(5-102)를 기기(5-104)로부터 제거할 수 있다. 기기(5-104)의 인터페이스는 하나 이상의 광 검출기로부터의 판독 신호들이 기기(5-104)로 전송되는 것을 허용하기 위해, 통합 디바이스(5-102)를 기기(5-104)의 회로와 결합하도록 위치시킬 수 있다. 통합 디바이스(5-102) 및 기기(5-104)는 대형 픽셀 어레이들(예를 들어, 10,000 픽셀 초과)에 연관된 데이터를 다루기 위한 멀티채널 고속 통신 링크들을 포함할 수 있다.
픽셀들(5-112)의 행을 도시하는 통합 디바이스(5-102)의 단면 개략도가 도 5-1B에 도시되어 있다. 통합 디바이스(5-102)는 결합 영역(5-201), 라우팅 영역(5-202), 및 픽셀 영역(5-203)을 포함할 수 있다. 픽셀 영역(5-203)은 여기 광(점선 화살표로 보여짐)이 통합 디바이스(5-102)에 결합되는 장소인, 결합 영역(5-201)으로부터 분리된 위치에서 표면 상에 위치된 반응 챔버들(5-108)을 갖는 복수의 픽셀(5-112)을 포함할 수 있다. 반응 챔버들(5-108)은 금속 층(들)(5-116)을 통해 형성될 수 있다. 점선 직사각형에 의해 도시된 하나의 픽셀(5-112)은 반응 챔버(5-108), 및 하나 이상의 광 검출기(5-110)를 갖는 광 검출 영역을 포함하는 통합 디바이스(5-102)의 영역이다.
도 5-1B는 여기 광의 빔을 결합 영역(5-201) 및 반응 챔버들(5-108)에 결합하는 것에 의한 여기 경로(점선으로 보여짐)를 도시한다. 도 5-1B에 보여진 반응 챔버들(5-108)의 행은 도파관(5-220)과 광학적으로 결합하도록 위치될 수 있다. 여기 광은 반응 챔버 내에 위치된 샘플을 조명할 수 있다. 샘플 또는 반응 컴포넌트(예를 들어, 형광 표지)는 여기 광에 의해 조명되는 것에 응답하여 여기 상태에 도달할 수 있다. 여기 상태에 있을 때의 샘플 또는 반응 컴포넌트는 반응 챔버에 연관된 하나 이상의 광 검출기에 의해 검출될 수 있는 방출 광을 방출할 수 있다. 도 5-1B는 반응 챔버(5-108)로부터 픽셀(5-112)의 광 검출기(들)(5-110)로의 방출 광의 경로(실선으로 도시됨)를 개략적으로 도시한다. 픽셀(5-112)의 광 검출기(들)(5-110)는 반응 챔버(5-108)로부터 방출 광을 검출하도록 구성 및 위치될 수 있다. 적합한 광 검출기의 예들은 2015년 8월 7일자로 출원되고 발명의 명칭이 "수신된 광자들의 시간적 비닝을 위한 통합 디바이스(INTEGRATED DEVICE FOR TEMPORAL BINNING OF RECEIVED PHOTONS)"인 미국 특허 출원 제14/821,656호에 설명되고, 그 전체 내용은 참조로 포함된다. 개별 픽셀(5-112)에 대해, 반응 챔버(5-108) 및 그 각각의 광 검출기(들)(5-110)는 공통 축을 따라(도 5-1B에 보여진 y 방향을 따라) 정렬될 수 있다. 이러한 방식으로, 광 검출기(들)는 픽셀(5-112) 내의 반응 챔버와 중첩될 수 있다.
반응 챔버(5-108)로부터의 방출 광의 방향성은 금속 층(들)(5-116)에 대한 반응 챔버(5-108) 내에서의 샘플의 위치지정에 의존할 수 있는데, 왜냐하면 금속 층(들)(5-116)이 방출 광을 반사하는 역할을 할 수 있기 때문이다. 이러한 방식으로, 금속 층(들)(5-116)과 반응 챔버(5-108) 내에 위치된 형광 마커 사이의 거리는, 반응 챔버와 동일한 픽셀 내에 있는 광 검출기(들)(5-110)가 형광 마커에 의해 방출되는 광을 검출하는 효율에 영향을 미칠 수 있다. 금속 층(들)(5-116)과, 동작 동안 샘플이 위치될 수 있는 장소에 근접한 반응 챔버(5-106)의 바닥 표면 사이의 거리는 100nm 내지 500nm의 범위, 또는 그 범위 내의 임의의 값 또는 값 범위일 수 있다. 일부 실시예들에서, 금속 층(들)(5-116)과 반응 챔버(5-108)의 바닥 표면 사이의 거리는 대략 300nm이다.
샘플과 광 검출기(들) 사이의 거리는 또한 방출 광을 검출하는 효율에 영향을 미칠 수 있다. 샘플과 광 검출기(들) 사이에서 광이 이동해야 하는 거리를 줄임으로써 방출 광의 검출 효율이 향상될 수 있다. 또한, 샘플과 광 검출기(들) 사이의 더 작은 거리들은 통합 디바이스의 더 작은 면적의 풋프린트를 차지하는 픽셀들을 허용할 수 있으며, 이는 더 많은 수의 픽셀이 통합 디바이스에 포함되는 것을 허용할 수 있다. 반응 챔버(5-108)의 바닥 표면과 광 검출기(들) 사이의 거리는 1㎛ 내지 15㎛ 범위, 또는 그 범위 내의 임의의 값 또는 값 범위일 수 있다.
포토닉 구조물(들)(5-230)은 반응 챔버들(5-108)과 광 검출기들(5-110) 사이에 위치될 수 있고, 여기 광이 광 검출기들(5-110)에 도달하는 것을 감소시키거나 방지하도록 구성될 수 있는데, 그렇지 않으면 그러한 여기 광은 방출 광을 검출할 때 신호 노이즈에 기여할 수 있다. 도 5-1B에 도시된 바와 같이, 하나 이상의 포토닉 구조물(5-230)은 도파관(5-220)과 광 검출기들(5-110) 사이에 위치될 수 있다. 포토닉 구조물(들)(5-230)은 스펙트럼 필터, 편광 필터, 및 공간 필터를 포함하는 하나 이상의 광학적 제거 포토닉 구조물을 포함할 수 있다. 포토닉 구조물(들)(5-230)은 공통 축을 따라 개별 반응 챔버들(5-108) 및 이들 각각의 광 검출기(들)(5-110)와 정렬되도록 위치될 수 있다. 일부 실시예들에 따르면, 통합 디바이스(5-102)에 대한 회로로서 작용할 수 있는 금속 층들(5-240)은 또한 공간 필터로서 작용할 수 있다. 그러한 실시예들에서, 하나 이상의 금속 층(5-240)은 여기 광의 일부 또는 전부가 광 검출기(들)(5-110)에 도달하는 것을 차단하도록 위치될 수 있다.
결합 영역(5-201)은 외부 여기 소스들로부터의 여기 광을 결합하도록 구성된 하나 이상의 광학 컴포넌트를 포함할 수 있다. 결합 영역(5-201)은 여기 광 빔의 일부 또는 전부를 수신하도록 위치된 격자 결합기(5-216)를 포함할 수 있다. 적합한 격자 결합기들의 예들은 2017년 12월 15일자로 출원되고 발명의 명칭이 "광학 결합기 및 도파관 시스템(OPTICAL COUPLER AND WAVEGUIDE SYSTEM)"인 미국 특허 출원 제15/844,403호에 설명되고, 그것의 전체 내용은 참조로 포함된다. 격자 결합기(5-216)는 여기 광을 도파관(5-220)에 결합할 수 있고, 도파관은 여기 광을 하나 이상의 반응 챔버(5-108)에 가깝게 전파시키도록 구성될 수 있다. 대안적으로, 결합 영역(5-201)은 광을 도파관 내로 결합하기 위한 다른 널리 공지된 구조물들을 포함할 수 있다.
여기 소스(5-106)를 위치시키고 통합 디바이스에 정렬하기 위해, 통합 디바이스로부터 떨어져 위치되는 컴포넌트들이 사용될 수 있다. 이러한 컴포넌트들은 렌즈, 미러, 프리즘, 창, 애퍼처, 감쇠기 및/또는 광섬유를 포함하는 광학 컴포넌트들을 포함할 수 있다. 하나 이상의 정렬 컴포넌트의 제어를 허용하기 위해, 추가의 기계적 컴포넌트들이 기기에 포함될 수 있다. 그러한 기계적 컴포넌트들은 액추에이터, 스테퍼 모터 및/또는 손잡이를 포함할 수 있다. 적절한 여기 소스들 및 정렬 메커니즘들의 예들은 2016년 5월 20일자로 출원되고 발명의 명칭이 "펄스 레이저 및 시스템(PULSED LASER AND SYSTEM)"인 미국 특허 출원 제15/161,088호에 설명되며, 그것의 전체 내용이 참조로 포함된다. 빔 조향 모듈의 다른 예는 2017년 12월 14일자로 출원되고 발명의 명칭이 "컴팩트 빔 성형 및 조향 어셈블리(COMPACT BEAM SHAPING AND STEERING ASSEMBLY)"인 미국 특허 출원 제15/842,720호에 설명되며, 그것의 전체 내용이 참조로 포함된다.
분석될 샘플은 픽셀(5-112)의 반응 챔버(5-108) 내에 도입될 수 있다. 샘플은 생물학적 샘플, 또는 화학적 샘플과 같은 임의의 다른 적절한 샘플일 수 있다. 일부 경우들에서, 현탁액은 복수의 관심 분자를 포함할 수 있고, 반응 챔버는 단일 분자를 고립시키도록 구성될 수 있다. 일부 경우들에서, 반응 챔버의 치수들은 단일 분자를 반응 챔버 내에 속박하는 작용을 할 수 있고, 그에 의해 측정이 단일 분자에 대해 수행되는 것을 허용한다. 여기 광은 반응 챔버(5-108) 내로 전달되어, 샘플, 또는 샘플에 부착되거나 다르게 샘플에 연관된 적어도 하나의 형광 마커가 반응 챔버(5-108) 내의 조명 영역 내에 있는 동안 그것을 여기시킬 수 있다.
동작 시에, 반응 챔버들 내의 샘플들의 병렬 분석들은 여기 광을 사용하여 반응 챔버들 내의 샘플들의 일부 또는 전부를 여기시키고 반응 챔버들로부터의 방출 광을 표현하는 신호들을 광 검출기들로 검출함으로써 수행된다. 샘플 또는 반응 컴포넌트(예를 들어, 형광 표지)로부터의 방출 광은 대응하는 광 검출기에 의해 검출되고 적어도 하나의 전기 신호로 변환될 수 있다. 전기 신호들은 통합 디바이스의 회로에서 전도성 라인들(예를 들어, 금속 층들(5-240))을 따라 전송될 수 있으며, 이는 통합 디바이스와 인터페이스되는 기기에 연결될 수 있다. 전기 신호들은 후속하여 처리 및/또는 분석될 수 있다. 전기 신호들의 처리 또는 분석은 기기 상에 또는 기기 외부에 위치된 적절한 컴퓨팅 디바이스 상에서 발생할 수 있다.
기기(5-104)는 기기(5-104) 및/또는 통합 디바이스(5-102)의 동작을 제어하기 위한 사용자 인터페이스를 포함할 수 있다. 사용자 인터페이스는 사용자가 기기의 기능을 제어하기 위해 사용되는 커맨드들 및/또는 세팅들과 같은 정보를 기기에 입력하는 것을 허용하도록 구성될 수 있다. 일부 실시예들에서, 사용자 인터페이스는 버튼, 스위치, 다이얼, 및 음성 커맨드를 위한 마이크로폰을 포함할 수 있다. 사용자 인터페이스는 사용자가 적절한 정렬, 및/또는 통합 디바이스의 광 검출기들로부터의 판독 신호들에 의해 획득된 정보와 같은, 기기 및/또는 통합 디바이스의 성능에 관한 피드백을 수신하는 것을 허용할 수 있다. 일부 실시예들에서, 사용자 인터페이스는 가청 피드백을 제공하기 위해 스피커를 사용하여 피드백을 제공할 수 있다. 일부 실시예들에서, 사용자 인터페이스는 사용자에게 시각적 피드백을 제공하기 위한 표시등 및/또는 디스플레이 스크린을 포함할 수 있다.
일부 실시예들에서, 기기(5-104)는 컴퓨팅 디바이스와 연결하도록 구성된 컴퓨터 인터페이스를 포함할 수 있다. 컴퓨터 인터페이스는 USB 인터페이스, FireWire 인터페이스, 또는 임의의 다른 적절한 컴퓨터 인터페이스일 수 있다. 컴퓨팅 디바이스는 랩톱 또는 데스크탑 컴퓨터와 같은 임의의 범용 컴퓨터일 수 있다. 일부 실시예들에서, 컴퓨팅 디바이스는 적절한 컴퓨터 인터페이스를 경유하여 무선 네트워크를 통해 액세스가능한 서버(예를 들어, 클라우드 기반 서버)일 수 있다. 컴퓨터 인터페이스는 기기(5-104)와 컴퓨팅 디바이스 사이의 정보 통신을 용이하게 할 수 있다. 기기(5-104)를 제어 및/또는 구성하기 위한 입력 정보는 컴퓨팅 디바이스에 제공되고 컴퓨터 인터페이스를 통해 기기(5-104)에 전송될 수 있다. 기기(5-104)에 의해 생성된 출력 정보는 컴퓨터 인터페이스를 통해 컴퓨팅 디바이스에 의해 수신될 수 있다. 출력 정보는 기기(5-104)의 성능, 통합 디바이스(5-112)의 성능, 및/또는 광 검출기(5-110)의 판독 신호들로부터 생성된 데이터에 관한 피드백을 포함할 수 있다.
일부 실시예들에서, 기기(5-104)는 통합 디바이스(5-102)의 하나 이상의 광 검출기로부터 수신된 데이터를 분석하고/하거나 제어 신호들을 여기 소스(들)(2-106)에 전송하도록 구성되는 처리 디바이스를 포함할 수 있다. 일부 실시예들에서, 처리 디바이스는 범용 프로세서, 특별히 적응된 프로세서(예를 들어, 하나 이상의 마이크로프로세서 또는 마이크로컨트롤러 코어와 같은 중앙 처리 장치(CPU), 필드 프로그래밍가능한 게이트 어레이(field-programmable gate array)(FPGA), 주문형 집적 회로(application-specific integrated circuit)(ASIC), 커스텀 집적 회로, 디지털 신호 프로세서(DSP), 또는 이들의 조합)를 포함할 수 있다. 일부 실시예들에서, 하나 이상의 광 검출기로부터의 데이터의 처리는 기기(5-104)의 처리 디바이스 및 외부 컴퓨팅 디바이스 둘 다에 의해 수행될 수 있다. 다른 실시예들에서, 외부 컴퓨팅 디바이스는 생략될 수 있고, 하나 이상의 광 검출기로부터의 데이터의 처리는 통합 디바이스(5-102)의 처리 디바이스에 의해서만 수행될 수 있다.
도 5-1C를 참조하면, 휴대용 고급 분석 기기(5-100)는 기기(5-100) 내에 교체가능한 모듈로서 장착되거나 그에 다르게 결합된 하나 이상의 펄스형 광학 소스(5-106)를 포함할 수 있다. 휴대용 분석 기기(5-100)는 광학 결합 시스템(5-115) 및 분석 시스템(5-160)을 포함할 수 있다. 광학 결합 시스템(5-115)은 광학 컴포넌트들의 소정의 조합(예를 들어, 이하의 컴포넌트들 중의 하나 또는 하나 초과를 포함하거나 포함하지 않을 수 있음: 렌즈, 미러, 광학 필터, 감쇠기, 빔 조향 컴포넌트, 빔 성형 컴포넌트)을 포함할 수 있고, 펄스형 광학 소스(5-106)로부터 분석 시스템(5-160)으로 출력 광학 펄스들(5-122)을 조작 및/또는 결합하도록 구성된다. 분석 시스템(5-160)은 광학 펄스들을 샘플 분석을 위한 적어도 하나의 반응 챔버로 지향시키고, 적어도 하나의 반응 챔버로부터 하나 이상의 광학 신호(예를 들어, 형광, 후방 산란 복사)를 수신하고, 수신된 광학 신호들을 표현하는 하나 이상의 전기 신호를 생성하도록 배열된 복수의 컴포넌트를 포함할 수 있다. 일부 실시예들에서, 분석 시스템(5-160)은 하나 이상의 광 검출기를 포함할 수 있으며, 광 검출기들로부터의 전기 신호들을 처리하도록 구성된 신호 처리 전자장치(예를 들어, 하나 이상의 마이크로컨트롤러, 하나 이상의 필드 프로그래밍가능한 게이트 어레이, 하나 이상의 마이크로프로세서, 하나 이상의 디지털 신호 프로세서, 로직 게이트 등)를 또한 포함할 수 있다. 분석 시스템(5-160)은 또한 외부 디바이스들(예를 들어, 기기(5-100)가 하나 이상의 데이터 통신 링크를 통해 접속할 수 있는 네트워크 상의 하나 이상의 외부 디바이스)에 데이터를 전송하고 그들로부터 데이터를 수신하도록 구성된 데이터 전송 하드웨어를 포함할 수 있다. 일부 실시예들에서, 분석 시스템(5-160)은 분석될 하나 이상의 샘플을 유지하는 생체 광전자 칩(5-140)을 수용하도록 구성될 수 있다.
도 5-1D는 컴팩트한 펄스형 광학 소스(5-108)를 포함하는 휴대용 분석 기기(5-100)의 더 상세한 예를 도시한다. 이 예에서, 펄스형 광학 소스(5-108)는 컴팩트한 수동 모드 고정 레이저 모듈(5-113)을 포함한다. 수동 모드 고정 레이저는 외부 펄스 신호의 적용 없이 광학 펄스들을 자율적으로 생성할 수 있다. 일부 구현들에서, 모듈은 기기 섀시 또는 프레임(5-103)에 장착될 수 있으며, 기기의 외부 케이싱 내부에 위치될 수 있다. 일부 실시예들에 따르면, 펄스형 광학 소스(5-106)는 광학 소스를 동작시키고 광학 소스(5-106)로부터의 출력 빔에 작용하도록 사용될 수 있는 추가 컴포넌트들을 포함할 수 있다. 모드 고정 레이저(5-113)는 레이저의 종방향 주파수 모드들의 위상 고정을 유도하는, 레이저 캐비티 내의 또는 레이저 캐비티에 결합된 요소(예를 들어, 포화 흡수기, 음향 광학 변조기, Kerr 렌즈)를 포함할 수 있다. 레이저 캐비티는 캐비티 엔드 미러들(cavity end mirrors)(5-111, 5-119)에 의해 부분적으로 정의될 수 있다. 주파수 모드들의 이러한 고정은 레이저의 펄스화된 동작을 초래하고(예를 들어, 캐비티 내 펄스(5-120)는 캐비티 엔드 미러들 사이에서 앞뒤로 바운스함), 부분적으로 투과성인 하나의 엔드 미러(5-111)로부터 출력 광학 펄스들(5-122)의 스트림을 생성한다.
일부 경우들에서, 분석 기기(5-100)는 제거가능한 패키징된 생체 광전자 또는 광전자 칩(5-140)("일회용 칩"이라고도 지칭됨)을 수용하도록 구성된다. 일회용 칩은 예를 들어 복수의 반응 챔버, 반응 챔버들에 광학 여기 에너지를 전달하도록 배열된 통합된 광학 컴포넌트, 및 반응 챔버들로부터의 형광 방출을 검출하도록 배열된 통합된 광 검출기를 포함하는 생체 광전자 칩을 포함할 수 있다. 일부 구현들에서, 칩(5-140)은 단일 사용 후에 폐기될 수 있는 반면, 다른 구현들에서 칩(5-140)은 2회 이상 재사용될 수 있다. 칩(5-140)이 기기(5-100)에 의해 수용될 때, 그것은 펄스형 광학 소스(5-106)와 전기 및 광학 통신을 하고, 분석 시스템(5-160) 내의 장치와 전기 및 광학 통신을 할 수 있다. 예를 들어, 칩 패키지 상의 전기 컨택트들을 통해 전기 통신이 이루어질 수 있다.
일부 실시예들에서, 도 5-1D를 참조하면, 일회용 칩(5-140)은 추가적인 기기 전자장치들을 포함할 수 있는 인쇄 회로 보드(PCB)와 같은 전자 회로 보드(5-130) 상에 (예를 들어, 소켓 접속을 통해) 장착될 수 있다. 예를 들어, PCB(5-130)는 전기 전력, 하나 이상의 클럭 신호, 및 제어 신호들을 광전자 칩(5-140)에 제공하도록 구성된 회로, 및 반응 챔버들로부터 검출된 형광 방출을 표현하는 신호들을 수신하도록 배열된 신호 처리 회로를 포함할 수 있다. 일부 구현들에서, 광전자 칩으로부터 반환된 데이터는 부분적으로 또는 전체적으로 기기(5-100) 상의 전자장치에 의해 처리될 수 있지만, 데이터는 네트워크 접속을 통해 하나 이상의 원격 데이터 프로세서에 전송될 수 있다. PCB(5-130)는 또한 광전자 칩(5-140)의 도파관들에 결합된 광학 펄스들(5-122)의 광학 결합 및 전력 레벨들과 관련하여 칩으로부터 피드백 신호들을 수신하도록 구성된 회로를 포함할 수 있다. 피드백 신호들은 광학 펄스들(5-122)의 출력 빔의 하나 이상의 파라미터를 제어하기 위해 펄스형 광학 소스(5-106) 및 광학 시스템(5-115) 중 하나 또는 둘 다에 제공될 수 있다. 일부 경우들에서, PCB(5-130)는 광학 소스, 및 광학 소스(5-106) 내의 관련 회로를 동작시키기 위해 펄스형 광학 소스(5-106)에 전력을 제공하거나 라우팅할 수 있다.
일부 실시예들에 따르면, 펄스형 광학 소스(5-106)는 컴팩트한 모드 고정 레이저 모듈(5-113)을 포함한다. 모드 고정 레이저는 이득 매질(5-105)(일부 실시예들에서 고체 상태 재료일 수 있음), 출력 결합기(5-111), 및 레이저 캐비티 엔드 미러(5-119)를 포함할 수 있다. 모드 고정 레이저의 광학 캐비티는 출력 결합기(5-111) 및 엔드 미러(5-119)에 의해 바인딩될 수 있다. 레이저 캐비티의 광축(5-125)은 레이저 캐비티의 길이를 증가시키고 원하는 펄스 반복률을 제공하기 위해 하나 이상의 접힘(회전)을 가질 수 있다. 펄스 반복률은 레이저 캐비티의 길이(예를 들어, 광학 펄스가 레이저 캐비티 내에서 왕복하기 위한 시간)에 의해 결정된다.
일부 실시예들에서, 빔 성형, 파장 선택, 및/또는 펄스 형성을 위해 레이저 캐비티 내의 추가적인 광학 요소들이 존재할 수 있다(도 5-1D에 도시되지 않음). 일부 경우들에서, 엔드 미러(5-119)는 종방향 캐비티 모드들의 수동 모드 고정을 유도하고 모드 고정 레이저의 펄스형 동작을 초래하는 포화 흡수기 미러(saturable-absorber mirror)(SAM)를 포함한다. 모드 고정 레이저 모듈(5-113)은 이득 매질(5-105)을 여기시키기 위한 펌프 소스(예를 들어, 레이저 다이오드, 도 5-1D에 도시되지 않음)를 더 포함할 수 있다. 모드 고정 레이저 모듈(5-113)의 추가 세부사항은 2017년 12월 15일자로 출원되고 발명의 명칭이 "컴팩트한 모드 고정 레이저 모듈(Compact Mode-Locked Laser Module)"인 미국 특허 출원 제15/844,469호에서 찾을 수 있으며, 이 출원들 각각은 여기에 참조로 통합된다.
레이저(5-113)가 모드 고정될 때, 캐비티 내 펄스(5-120)는 엔드 미러(5-119)와 출력 결합기(5-111) 사이를 순환할 수 있으며, 캐비티 내 펄스의 일부는 출력 펄스(5-122)로서 출력 결합기(5-111)를 통해 전송될 수 있다. 따라서, 도 5-2의 그래프에 도시된 바와 같이, 캐비티 내 펄스(5-120)가 레이저 캐비티의 출력 결합기(5-111)와 엔드 미러(5-119) 사이에서 앞뒤로 바운스됨에 따라, 출력 펄스들의 트레인(5-122)이 출력 결합기에서 검출될 수 있다.
도 5-2는 출력 펄스들(5-122)의 시간적 강도 프로파일들을 도시하지만, 도시는 비례에 맞지 않는다. 일부 실시예들에서, 방출된 펄스들의 피크 강도 값들은 대략 동일할 수 있고, 프로파일들은 가우스 시간 프로파일을 가질 수 있지만, sech2 프로파일과 같은 다른 프로파일들이 가능할 수 있다. 일부 경우들에서, 펄스들은 대칭적인 시간 프로파일을 갖지 않을 수 있고, 다른 시간적 형상들을 가질 수 있다. 각각의 펄스의 지속시간은 도 5-2에 나타낸 바와 같이 반치전폭(FWHM) 값에 의해 특성화될 수 있다. 모드 고정 레이저의 일부 실시예들에 따르면, 초단 광학 펄스들은 100 피코초(ps) 미만의 FWHM 값들을 가질 수 있다. 일부 경우들에서, FWHM 값들은 약 5ps 내지 약 30ps일 수 있다.
출력 펄스들(5-122)은 일정한 간격들(T)에 의해 분리될 수 있다. 예를 들어, T는 출력 결합기(5-111)와 캐비티 엔드 미러(5-119) 사이의 왕복 이동 시간에 의해 결정될 수 있다. 일부 실시예들에 따르면, 펄스 분리 간격(T)은 약 1ns 내지 약 30ns일 수 있다. 일부 경우들에서, 펄스 분리 간격(T)은 약 0.7 미터 내지 약 3 미터 사이의 레이저 캐비티 길이(레이저 캐비티 내의 광축(5-125)의 대략적인 길이)에 대응하는 약 5ns 내지 약 20ns일 수 있다. 실시예들에서, 펄스 분리 간격은 레이저 캐비티에서의 왕복 이동 시간에 대응하므로, 3미터의 캐비티 길이(6미터의 왕복 거리)는 약 20ns의 펄스 분리 간격(T)을 제공한다.
일부 실시예들에 따르면, 요구되는 펄스 분리 간격(T) 및 레이저 캐비티 길이는 광전자 칩(5-140) 상의 반응 챔버들의 수, 형광 방출 특성들, 및 칩(5-140)으로부터의 데이터를 판독하기 위한 데이터 핸들링 회로의 속도의 조합에 의해 결정될 수 있다. 실시예들에서, 상이한 형광단들이 그들의 상이한 형광 감쇠율 또는 특성 수명들에 의해 구별될 수 있다. 따라서, 선택된 형광단들에 대한 적절한 통계를 수집하여 그들의 상이한 감쇠율을 구별하기 위해, 충분한 펄스 분리 간격(T)이 있어야 한다. 추가로, 펄스 분리 간격(T)이 지나치게 짧으면, 데이터 핸들링 회로는 많은 수의 반응 챔버에 의해 수집되는 대량의 데이터를 따라갈 수 없다. 약 5ns 내지 약 20ns의 펄스 분리 간격(T)이 약 2ns까지의 감쇠율을 갖는 형광단들에 적합하고, 약 60,000 내지 10,000,000개의 반응 챔버로부터의 데이터를 핸들링하는 데 적합하다.
일부 구현들에 따르면, 빔 조향 모듈(5-150)은 펄스형 광학 소스(5-106)로부터 출력 펄스들을 수신할 수 있고, 적어도, 광전자 칩(5-140)의 광학 결합기(예를 들어, 격자 결합기) 상으로의 광학 펄스들의 위치 및 입사각들을 조절하도록 구성된다. 일부 경우들에서, 광전자 칩(5-140) 상의 광학 결합기에서의 빔 형상 및/또는 빔 회전을 추가적으로 또는 대안적으로 변경하기 위해, 펄스형 광학 소스(5-106)로부터의 출력 펄스들(5-122)이 빔 조향 모듈(5-150)에 의해 조작될 수 있다. 일부 구현들에서, 빔 조향 모듈(5-150)은 광학 결합기 상으로의 출력 펄스들의 빔의 포커싱 및/또는 편광 조절들을 더 제공할 수 있다. 빔 조향 모듈의 일례는 2016년 5월 20일자로 출원되고 발명의 명칭이 "펄스형 레이저 및 바이오 분석 시스템(Pulsed Laser And Bioanalytic System)"인 미국 특허 출원 제15/161,088호에 설명되어 있으며, 이것은 여기에 참조로 포함된다. 빔 조향 모듈의 다른 예는 2016년 12월 16일자로 출원되고 발명의 명칭이 "컴팩트한 빔 성형 및 조향 어셈블리(Compact Beam Shaping And Steering Assembly)"인 별도의 미국 특허 출원 제62/435,679호에 설명되어 있으며, 이것은 여기에 참조로 포함된다.
도 5-3을 참조하면, 펄스형 광학 소스로부터의 출력 펄스들(5-122)은 예를 들어 생체 광전자 칩(5-140) 상의 하나 이상의 광 도파관(5-312)에 결합될 수 있다. 일부 실시예들에서, 광학 펄스들은 격자 결합기(5-310)를 통해 하나 이상의 도파관에 결합될 수 있지만, 일부 실시예에서는 광전자 칩 상의 하나 이상의 광 도파관의 단부에 대한 결합이 사용될 수 있다. 일부 실시예들에 따르면, 쿼드 검출기(5-320)는 격자 결합기(5-310)에 대한 광학 펄스들(5-122)의 빔의 정렬을 돕기 위해 반도체 기판(5-305)(예를 들어, 실리콘 기판) 상에 위치될 수 있다. 하나 이상의 도파관(5-312), 및 반응 챔버들 또는 반응 챔버들(5-330)은 기판, 도파관, 반응 챔버들, 및 광 검출기들(5-322) 사이에 유전체 층들(예를 들어, 실리콘 이산화물 층들)을 개재하여 동일한 반도체 기판 상에 통합될 수 있다.
각각의 도파관(5-312)은 도파관을 따라 반응 챔버들에 결합되는 광학 전력을 균등화하기 위해 반응 챔버들(5-330) 아래에 테이퍼링된 부분(5-315)을 포함할 수 있다. 감소 테이퍼는 도파관의 코어 외부에 더 많은 광학 에너지를 강제하여 반응 챔버들에 대한 결합을 증가시키고 반응 챔버들로의 광 결합에 대한 손실을 포함하여 도파관을 따른 광학 손실을 보상할 수 있다. 제2 격자 결합기(5-317)는 광학 에너지를 통합된 포토다이오드(5-324)로 지향시키기 위해 각각의 도파관의 단부에 위치될 수 있다. 통합된 포토다이오드는 도파관 아래로 결합되는 전력량을 검출하고, 검출된 신호를 예를 들어 빔 조향 모듈(5-150)을 제어하는 피드백 회로에 제공할 수 있다.
반응 챔버들(5-330) 또는 반응 챔버들(5-330)은 도파관의 테이퍼링된 부분(5-315)과 정렬될 수 있고, 터브(5-340) 내로 리세스될 수 있다. 각각의 반응 챔버(5-330)에 대해 반도체 기판(5-305) 상에 위치된 광 검출기들(5-322)이 존재할 수 있다. 일부 실시예들에서, 반도체 흡수체(도 5-5에서 광학 필터(5-530)로서 도시됨)는 각각의 픽셀에서 도파관과 광 검출기(5-322) 사이에 위치될 수 있다. 반응 챔버들 내에 있지 않은(예를 들어, 반응 챔버들 위의 용액 내에 분산된) 형광단들의 광학적 여기를 방지하기 위해, 금속 코팅 및/또는 다층 코팅(5-350)이 반응 챔버들의 주위에, 그리고 도파관 위에 형성될 수 있다. 금속 코팅 및/또는 다층 코팅(5-350)은 각각의 도파관의 입력 및 출력 단부들에서 도파관(5-312) 내의 광학 에너지의 흡수 손실들을 감소시키기 위해 터브(5-340)의 가장자리를 넘어 상승될 수 있다.
광전자 칩(5-140) 상에 복수의 행의 도파관, 반응 챔버, 및 타임 비닝 광 검출기가 존재할 수 있다. 예를 들어, 일부 구현들에서, 총 65,536개의 반응 챔버에 대해, 각각 512개의 반응 챔버를 갖는 128개의 행이 있을 수 있다. 다른 구현들은 더 적거나 더 많은 반응 챔버를 포함할 수 있고, 다른 레이아웃 구성들을 포함할 수 있다. 펄스형 광학 소스(5-106)로부터의 광학 전력은 하나 이상의 스타 결합기 또는 다중 모드 간섭 결합기를 통해, 또는 칩(5-140)에 대한 광학 결합기(5-310)와 복수의 도파관(5-312) 사이에 위치된 임의의 다른 수단을 통해 복수의 도파관에 분산될 수 있다.
도 5-4는 도파관(5-315)의 테이퍼링된 부분 내의 광학 펄스(5-122)로부터 반응 챔버(5-330)로의 광학 에너지 결합을 도시한다. 도면은 도파관 치수들, 반응 챔버 치수들, 상이한 재료들의 광학 속성들, 및 반응 챔버(5-330)로부터 도파관(5-315)의 테이퍼링된 부분까지의 거리를 설명하는 광학 파장의 전자기장 시뮬레이션으로부터 생성되었다. 도파관은 예를 들어 실리콘 이산화물의 주변 매질(5-410) 내의 실리콘 질화물로 형성될 수 있다. 도파관, 주변 매질, 및 반응 챔버는 2015년 8월 7일자로 출원되고 발명의 명칭이 "분자들의 프로빙, 검출 및 분석을 위한 통합된 디바이스(Integrated Device for Probing, Detecting and Analyzing Molecules)"인 미국 출원 제14/821,688호에 설명된 미세가공 프로세스들에 의해 형성될 수 있다. 일부 실시예들에 따르면, 소멸 광학 필드(evanescent optical field)(5-420)는 도파관에 의해 수송되는 광학 에너지를 반응 챔버(5-330)에 결합한다.
반응 챔버(5-330)에서 발생하는 생물학적 반응의 비-제한적인 예가 도 5-5에 도시되어 있다. 이 예는 표적 핵산에 상보적인 성장 가닥으로의 뉴클레오티드 또는 뉴클레오티드 유사체의 서열적 통합(sequential incorporation)을 도시한다. 서열적 통합은 반응 챔버(5-330)에서 발생할 수 있으며, DNA 시퀀싱을 위해 고급 분석 기기에 의해 검출될 수 있다. 반응 챔버는 약 150㎚ 내지 약 250㎚의 깊이, 및 약 80㎚ 내지 약 160㎚의 직경을 가질 수 있다. 금속화 층(5-540)(예를 들어, 전기 기준 전위에 대한 금속화)은 인접한 반응 챔버들 및 다른 원하지 않는 광원들로부터의 스트레이 광(stray light)을 차단하는 애퍼처 또는 조리개를 제공하기 위해 광 검출기(5-322) 위에 패터닝될 수 있다. 일부 실시예들에 따르면, 중합 효소(5-520)가 반응 챔버(5-330) 내에 위치될 수 있다(예를 들어, 챔버의 베이스에 부착됨). 중합 효소는 표적 핵산(5-510)(예를 들어, DNA로부터 유래된 핵산의 일부)을 취하고, 성장하는 상보적인 핵산 가닥을 시퀀싱하여, 성장하는 DNA(5-512) 가닥을 생성할 수 있다. 상이한 형광단들로 표지된 뉴클레오티드들 또는 뉴클레오티드 유사체들은 반응 챔버 위의 및 반응 챔버 내부의 용액에 분산될 수 있다.
표지된 뉴클레오티드 또는 뉴클레오티드 유사체(5-610)가 도 5-6에 도시된 바와 같이 성장하는 상보적인 핵산 가닥에 통합될 때, 하나 이상의 부착된 형광단(5-630)은 도파관(5-315)으로부터 반응 챔버(5-330) 내로 결합된 광학 에너지의 펄스들에 의해 반복적으로 여기될 수 있다. 일부 실시예들에서, 형광단 또는 형광단들(5-630)은 임의의 적합한 링커(5-620)를 사용하여 하나 이상의 뉴클레오티드 또는 뉴클레오티드 유사체(5-610)에 부착될 수 있다. 통합 이벤트는 최대 약 100ms의 기간 동안 지속될 수 있다. 이 시간 동안, 모드 고정 레이저로부터의 펄스들에 의한 형광단(들)의 여기로 인한 형광 방출의 펄스들은 예를 들어 타임 비닝 광 검출기(5-322)로 검출될 수 있다. 일부 실시예들에서, 신호 핸들링(예를 들어, 증폭, 판독, 라우팅, 신호 전처리 등)을 위해 각각의 픽셀에 하나 이상의 추가 통합 전자 디바이스(5-323)가 존재할 수 있다. 일부 실시예들에 따르면, 각각의 픽셀은 형광 방출을 통과시키고 여기 펄스로부터의 복사의 투과를 감소시키는 적어도 하나의 광학 필터(5-530)(예를 들어, 반도체 흡수체)를 포함할 수 있다. 일부 구현들은 광학 필터(5-530)를 사용하지 않을 수 있다. 상이한 방출 특성들(예를 들어, 형광 감쇠율, 강도, 형광 파장)을 갖는 형광단들을 상이한 뉴클레오티드들(A, C, G, T)에 부착하고, 상이한 방출 특성을 검출하고 구별함으로써, DNA 가닥(5-512)이 핵산을 통합하는 동안, 성장하는 DNA 가닥의 유전자 서열의 결정을 가능하게 한다.
일부 실시예들에 따르면, 형광 방출 특성들에 기초하여 샘플들을 분석하도록 구성되는 고급 분석 기기(5-100)는 상이한 형광 분자들 사이의 형광 수명들 및/또는 강도들의 차이, 및/또는 상이한 환경들에서의 동일한 형광 분자들의 수명들 및/또는 강도들 사이의 차이들을 검출할 수 있다. 설명을 위해, 도 5-7은 예를 들어 2개의 상이한 형광 분자들로부터의 형광 방출을 표현할 수 있는 2개의 상이한 형광 방출 확률 곡선(A 및 B)을 플로팅한다. 곡선 A(점선)를 참조하면, 짧은 또는 매우 짧은 광학 펄스에 의해 여기된 후, 제1 분자로부터의 형광 방출의 확률 
는 도시된 바와 같이 시간이 지남에 따라 감쇠할 수 있다. 일부 경우들에서, 시간의 경과에 따른 광자 방출 확률의 감소는 지수 감쇠 함수 
로 표현될 수 있고, 여기서 
는 초기 방출 확률이고, τ1은 방출 감쇠 확률을 특징짓는 제1 형광 분자에 연관된 시간 파라미터이다. τ1은 제1 형광 분자의 "형광 수명", "방출 수명" 또는 "수명"으로 지칭될 수 있다. 일부 경우들에서, τ1의 값은 형광 분자의 국소 환경에 의해 변경될 수 있다. 다른 형광 분자들은 곡선 A에 보여진 것과는 상이한 방출 특성들을 가질 수 있다. 예를 들어, 다른 형광 분자는 단일 지수 감쇠와는 다른 감쇠 프로파일을 가질 수 있으며, 그것의 수명은 반감기 값 또는 소정의 다른 메트릭에 의해 특징지어질 수 있다.
제2 형광 분자는 도 5-7에서 곡선 B에 대해 도시된 바와 같이, 지수적이지만 측정가능하게 상이한 수명 τ2를 갖는 감쇠 프로파일 
를 가질 수 있다. 보여진 예에서, 곡선 B의 제2 형광 분자의 수명은 곡선 A의 수명보다 짧고, 방출 확률 
는 곡선 A에 대한 것에 비해 제2 분자의 여기 직후에 더 높다. 일부 실시예들에서, 상이한 형광 분자들은 약 0.1㎱ 내지 약 20㎱ 범위의 수명들 또는 반감기 값들을 가질 수 있다.
상이한 형광 분자들의 존재 또는 부재를 식별하고/하거나 형광 분자들이 종속되는 상이한 환경들 또는 조건들을 식별하기 위해 형광 방출 수명들의 차이들이 사용될 수 있다. 일부 경우들에서, (예를 들어, 방출 파장이 아닌) 수명에 기초하여 형광 분자들을 식별하는 것은 분석 기기(5-100)의 양태들을 단순화할 수 있다. 예를 들어, 수명에 기초하여 형광 분자들을 식별할 때, 파장 구별 광학계(예컨대, 파장 필터들, 각각의 파장에 대한 전용 검출기들, 상이한 파장들에서의 전용 펄스형 광학 소스들, 및/또는 회절 광학계)는 개수가 감소되거나 제거될 수 있다. 일부 경우들에서, 광학 스펙트럼의 동일한 파장 영역 내에서 방출하지만 측정가능하게 상이한 수명들을 갖는 상이한 형광 분자들을 여기시키기 위해, 단일 특성 파장에서 동작하는 단일 펄스형 광학 소스가 사용될 수 있다. 동일한 파장 영역에서 방출하는 상이한 형광 분자들을 여기시키고 식별하기 위해 상이한 파장들에서 동작하는 복수의 소스가 아닌 단일 펄스형 광학 소스를 사용하는 분석 시스템은 동작 및 유지 관리가 덜 복잡할 수 있고 더 컴팩트할 수 있으며 더 낮은 비용으로 제조될 수 있다.
형광 수명 분석에 기초하는 분석 시스템들은 특정 이점들을 가질 수 있지만, 분석 시스템에 의해 획득되는 정보의 양 및/또는 검출 정확도는 추가의 검출 기술들을 허용함으로써 증가될 수 있다. 예를 들어, 일부 분석 시스템들(5-160)은 형광 파장 및/또는 형광 강도에 기초하여 샘플의 하나 이상의 속성을 식별하도록 추가로 구성될 수 있다.
다시 도 5-7을 참조하면, 일부 실시예들에 따라, 상이한 형광 수명들은 형광 분자의 여기 후에 형광 방출 이벤트들을 타임-비닝하도록 구성된 광 검출기로 구별될 수 있다. 타임 비닝은 광 검출기에 대한 단일 수집 시퀀스 동안 발생할 수 있다. 수집 시퀀스는 전하 캐리어들이 타임 비닝 광 검출기의 전하 저장 영역들에 축적되는, 판독 기간들 사이의 간격이다. 방출 이벤트들의 타임 비닝에 의해 형광 수명을 결정하는 개념은 도 5-8에서 그래프로 소개된다. t1 직전의 시간 te에서, 동일한 유형(예를 들어, 도 5-7의 곡선 B에 대응하는 유형)의 형광 분자 또는 형광 분자들의 앙상블은 짧은 또는 매우 짧은 광학 펄스에 의해 여기된다. 큰 분자 앙상블에 대해, 방출 강도는 도 5-8에 도시된 바와 같이 곡선 B와 유사한 시간 프로파일을 가질 수 있다.
그러나, 단일 분자 또는 적은 수의 분자에 대해, 본 예에 대해 도 5-7의 곡선 B의 통계에 따라 형광 광자들의 방출이 발생한다. 타임 비닝 광 검출기(5-322)는 방출 이벤트들로부터 생성된 전하 캐리어들을 전하 저장 영역들에 축적할 수 있다. 도 5-8에는 3개의 전하 저장 영역이 나타나 있지만, 실시예들에서는 더 적은 수의 전하 저장 영역 또는 더 많은 수의 전하 저장 영역이 사용될 수 있다. 전하 저장 영역들은 형광 분자(들)의 여기 시간 te에 대하여 시간적으로 분리될 수 있다. 예를 들어, 제1 전하 저장 영역(예를 들어, SD0)은 시간 te에서의 여기 이벤트 이후에 발생하는 시간 t1과 t2 사이의 간격 동안 생성된 전하 캐리어들을 축적할 수 있다. 제2 전하 저장 영역(예를 들어, SD1)은 시간 t2와 t3 사이의 간격 동안 생성된 캐리어들을 축적할 수 있고, 제3 전하 저장 영역(예를 들어, SD2)은 시간 t3와 t4 사이의 간격 동안 생성된 캐리어를 축적할 수 있다. 많은 수의 방출 이벤트가 합산될 때, 전하 저장 영역들에 축적되는 전하 캐리어들은 도 5-8에 도시된 감쇠 강도 곡선에 근접할 수 있고, 비닝된 신호들은 상이한 형광 분자들, 또는 형광 분자가 위치된 상이한 환경들을 구별하기 위해 사용될 수 있다.
타임-비닝 광 검출기(5-322)의 예들은 2015년 8월 7일자로 출원되고 발명의 명칭이 "수신된 광자들의 시간적 비닝을 위한 통합된 디바이스(Integrated Device for Temporal Binning of Received Photons)"인 미국 특허 출원 제14/821,656호, 및 2017년 12월 22일자로 출원되고 발명의 명칭이 "직접 비닝 픽셀을 갖는 통합된 광 검출기(Integrated Photodetector with Direct Binning Pixel)"인 미국 특허 출원 제15/852,571호에 설명되어 있으며, 이들 둘 다의 전체 내용은 참조에 의해 여기에 포함된다. 설명을 위해, 타임 비닝 광 검출기의 비-제한적 실시예가 도 5-9에 도시되어 있다. 단일 타임 비닝 광 검출기(5-322)는 광 검출 영역(5-902), 전하 전송 채널(5-906), 및 복수의 전하 저장 영역(5-908a, 5-908b)을 포함할 수 있고, 이들 모두는 반도체 기판 상에 형성된다. 전하 전송 채널들(5-907)은 광 검출 영역(5-902)과 전하 저장 영역들(5-908a, 5-908b) 사이에 접속될 수 있다. 도시된 예에서, 2개의 전하 저장 영역이 도시되어 있지만, 더 많거나 더 적을 수 있다. 전하 저장 영역들에 접속된 판독 채널(5-910)이 존재할 수 있다. 광 검출 영역(5-902), 전하 전송 채널(5-906), 전하 저장 영역들(5-908a, 5-908b) 및 판독 채널(5-910)은 캐리어들의 광 검출 능력, 제한, 및 수송을 제공하기 위해 반도체를 국부적으로 도핑함으로써 및/또는 인접 절연 영역들을 형성함으로써 형성될 수 있다. 타임 비닝 광 검출기(5-322)는 또한 디바이스를 통해 캐리어들을 수송하기 위해 디바이스 내에 전기장들을 발생시키도록 구성되는, 기판 상에 형성된 복수의 전송 게이트(5-920, 5-921, 5-922, 5-923, 5-924)를 포함할 수 있다.
동작에서, 펄스형 광학 소스(5-106)(예를 들어, 모드 고정 레이저)로부터의 여기 펄스(5-122)의 일부는 타임 비닝 광 검출기(5-322)를 통해 반응 챔버(5-330)에 전달된다. 초기에, 일부 여기 복사 광자들(5-901)이 광 검출 영역(5-902)에 도착할 수 있고, 캐리어들(밝은 음영 원들로 보여짐)을 생성할 수 있다. 여기 복사 광자들(5-901)과 함께 도착하여 대응 전하 캐리어들(어두운 음영 원들로 보여짐)을 생성하는 일부 형광 방출 광자들(5-903)이 또한 존재할 수 있다. 처음에, 여기 복사에 의해 생성된 전하 캐리어들의 수가 형광 방출에 의해 생성된 전하 캐리어들의 수에 비해 너무 클 수 있다. 시간 간격 │te-t1│ 동안 생성되는 초기 전하 캐리어들은 예를 들어 제1 전송 게이트(5-920)를 사용하여 그것들을 전하 전송 채널(5-906) 내로 게이팅함으로써 제거될 수 있다.
나중에, 대부분의 형광 방출 광자들(5-903)은 광 검출 영역(5-902)에 도착하고 반응 챔버(5-330)로부터의 형광 방출을 표현하는 유용하고 검출가능한 신호를 제공하는 전하 캐리어들(어두운 음영 원들로 표시됨)을 생성한다. 일부 검출 방법들에 따르면, 제2 전송 게이트(5-921) 및 제3 전송 게이트(5-923)는 나중에(예를 들어, 제2 시간 간격 t1 - t2 동안) 생성된 캐리어들을 제1 전하 저장 영역(5-908a)에 지향시키도록 나중에 게이팅될 수 있다. 후속하여, 제4 전송 게이트(5-922) 및 제5 전송 게이트(5-924)는 전하 캐리어들을 제2 전하 저장 영역(5-908b)으로 지향시키기 위해 나중에(예를 들어, 제3 시간 간격 t2 - t3 동안) 게이팅될 수 있다. 각각의 전하 저장 영역(5-908a, 5-908b)에서 상당한 수의 전하 캐리어들 및 신호 레벨들을 축적하기 위해, 많은 수의 여기 펄스들에 대해, 전하 캐리어 축적이 여기 펄스 이후에 이러한 방식으로 계속될 수 있다. 나중에, 신호는 전하 저장 영역들로부터 판독될 수 있다. 일부 구현들에서, 각각의 전하 저장 영역에 대응하는 시간 간격들은 서브 나노초 시간 스케일이지만, 일부 실시예들에서(예를 들어, 형광단들이 더 긴 감쇠 시간들을 갖는 실시예들에서) 더 긴 시간 스케일들이 사용될 수 있다.
여기 이벤트(예를 들어, 펄스형 광학 소스로부터의 여기 펄스) 후에 전하 캐리어들을 생성하고 타임 비닝하는 프로세스는 단일 여기 펄스 후에 한 번 발생하거나, 타임 비닝 광 검출기(5-322)에 대한 단일 전하 축적 사이클 동안의 복수의 여기 펄스 후에 여러 번 반복될 수 있다. 전하 축적이 완료된 후, 전하 캐리어들은 판독 채널(5-910)을 통해 전하 저장 영역들로부터 판독될 수 있다. 예를 들어, 적절한 바이어싱 시퀀스가 전송 게이트들(5-923, 5-924) 및 적어도 전송 게이트(5-940)에 인가되어 전하 저장 영역들(5-908a, 5-908b)로부터 캐리어들을 제거할 수 있다. 전하 축적 및 판독 프로세스들은 광전자 칩(5-140) 상에서 대규모 병렬 동작으로 발생하여 데이터 프레임들을 야기할 수 있다.
도 5-9와 관련하여 설명된 예는 복수의 전하 저장 영역(5-908a, 5-908b)을 포함하지만, 일부 경우들에서는 단일 전하 저장 영역이 대신 사용될 수 있다. 예를 들어, 타임 비닝 광 검출기(5-322)에는 전하 저장 영역(SD0)만이 존재할 수 있다. 그러한 경우에서, 단일 전하 저장 영역(5-908a)은 상이한 여기 이벤트들 이후 상이한 시간 간격들에서 보기 위해 가변 시간 게이팅 방식으로 동작될 수 있다. 예를 들어, 제1의 일련의 여기 펄스들 내의 펄스들 후에, 저장 영역(5-908a)에 대한 전송 게이트들은 제1 시간 간격 동안(예를 들어, 제2 시간 간격 t1 - t2 동안) 생성된 캐리어들을 수집하도록 게이트될 수 있으며, 축적된 신호는 제1의 미리 결정된 수의 펄스들 후에 판독될 수 있다. 동일한 반응 챔버에서의 후속하는 일련의 여기 펄스들 내의 펄스들 후, 전하 저장 영역(5-908a)에 대한 동일한 전송 게이트들은 상이한 간격(예를 들어, 제3 시간 간격 t2 - t3) 동안 생성된 전하 캐리어들을 수집하도록 게이팅될 수 있고, 축적된 신호는 제2의 미리 결정된 수의 펄스 후에 판독될 수 있다. 필요한 경우, 전하 캐리어들은 유사한 방식으로 나중의 시간 간격들 동안 수집될 수 있다. 이러한 방식으로, 여기 펄스가 반응 챔버에 도착한 후의 상이한 기간들 동안의 형광 방출에 대응하는 신호 레벨들이 단일 전하 저장 영역을 사용하여 생성될 수 있다.
일부 실시예들에서, 제2 및 제3 시간 간격들 동안 생성된 전하 캐리어들은 전하 저장 영역들을 사용하여 수집되고 저장될 수 있다. 예를 들어, 시간 간격 t1 - t2 동안 생성된 전하 캐리어들은 전하 저장 영역(SD0)에서 수집될 수 있고, 다음으로, 시간 간격 t2 - t3 동안 생성된 전하 캐리어들은 전하 저장 영역(SD1)에서 수집될 수 있으며, 그 후에 시간 간격 t1 - t3 동안 수집된 전하 캐리어들은 각각의 전하 저장 영역들로부터 판독 영역(FD)으로 판독될 수 있다. 대안적으로 또는 추가적으로, 시간 간격 t1 - t2 동안 수집된 전하 캐리어들이 전하 저장 영역(SD0)으로부터 판독 영역(FD)으로 판독된 후, 시간 간격 t2 - t3 동안 생성된 전하 캐리어들은 전하 저장 영역(SD0)에서 수집될 수 있다.
여기 후의 상이한 시간 간격들 동안 전하 축적이 어떻게 수행되는지에 관계없이, 판독된 신호들은 예를 들어 형광 방출 감쇠 특성을 표현하는 빈들의 히스토그램을 제공할 수 있다. 반응 챔버들로부터의 형광 방출을 취득하기 위해 2개의 전하 저장 영역이 사용되는 예시적인 프로세스가 도 5-10A 및 도 5-10B에 도시되어 있다. 히스토그램의 빈들은 반응 챔버(5-330)에서 형광단(들)이 여기된 후 각각의 시간 간격 동안 검출되는 광자들의 수를 나타낼 수 있다. 일부 실시예들에서, 빈들에 대한 신호들은 도 5-10A에 도시된 바와 같이 많은 수의 여기 펄스 후에 축적될 것이다. 여기 펄스들은 펄스 간격 시간(T)에 의해 분리된 시간들(te1, te2, te3,… teN)에서 발생할 수 있다. 일부 경우들에서, 반응 챔버에서 관찰되는 단일 이벤트(예를 들어, DNA 분석에서의 단일 뉴클레오티드 통합 이벤트)에 대해 전하 저장 영역들에 신호들이 축적되는 동안 반응 챔버에 적용되는 105 내지 107개의 여기 펄스(5-122)(또는 그 일부)가 존재할 수 있다. 일부 실시예들에서, 하나의 전하 저장 영역(빈 0 또는 SD0)은 각각의 광학 펄스와 함께 전달되는 여기 에너지의 진폭을 검출하도록 구성될 수 있으며, (예를 들어, 데이터를 정규화하기 위해) 기준 신호로서 사용될 수 있다. 다른 경우들에서, 여기 펄스 진폭은 안정적일 수 있고, 신호 취득 동안 1회 이상 결정될 수 있으며, 각각의 여기 펄스 후에는 결정되지 않고, 그에 의해 각각의 여기 펄스 후에는 bin0 신호 취득이 존재하지 않는다. 그러한 경우들에서, 여기 펄스에 의해 생성된 캐리어들은 도 5-9와 관련하여 위에서 설명된 바와 같이 광 검출 영역(5-902)으로부터 제거되고 폐기될 수 있다.
일부 구현들에서, 도 5-10A에 도시된 바와 같이, 여기 이벤트 후에 형광단으로부터 단일 광자만이 방출될 수 있다. 시간 te1에서의 제1 여기 이벤트 이후, 시간 tf1에서의 방출된 광자는 제1 시간 간격(예를 들어, 시간 t1과 t2 사이) 내에서 발생할 수 있고, 그에 의해 결과적인 전하 캐리어들이 제1 전하 저장 영역에 축적된다(빈 1에 기여함). 시간 te2에서의 후속 여기 이벤트에서, 시간 tf2에서의 방출된 광자는 제2 시간 간격(예를 들어, 시간 t2와 t3 사이) 내에서 발생할 수 있고, 그에 의해 결과적인 전하 신호는 빈 2에 기여한다. 시간 te3에서의 다음 여기 이벤트 이후, 광자는 제1 시간 간격 내에서 발생하는 시간 tf3에서 방출될 수 있다.
일부 구현들에서, 반응 챔버(5-330)에서 수신된 각각의 여기 펄스 후에 방출 및/또는 검출된 형광 광자가 존재하지 않을 수 있다. 일부 경우들에서, 반응 챔버에 전달되는 10,000개의 여기 펄스마다 반응 챔버에서 검출되는 형광 광자는 1개 정도로 적을 수 있다. 펄스 여기 소스(5-106)로서 모드 고정 레이저(5-113)를 구현하는 것의 한 가지 이점은 모드 고정 레이저가 높은 펄스 반복률(예를 들어, 50㎒ 내지 250㎒)에서의 빠른 턴오프 시간들 및 높은 강도를 갖는 짧은 광학 펄스들을 생성할 수 있다는 것이다. 이러한 높은 펄스 반복률들을 이용하면, 10 밀리초 전하 축적 간격 내의 여기 펄스들의 수는 50,000 내지 250,000개일 수 있고, 그에 의해 검출가능한 신호가 축적될 수 있다.
많은 수의 여기 이벤트 및 전하 캐리어 축적 후, 타임 비닝 광 검출기(5-322)의 전하 저장 영역들이 판독되어, 반응 챔버에 대해 다중 값 신호(예를 들어, 두 개 이상의 값의 히스토그램, N차원 벡터 등)를 제공할 수 있다. 각각의 빈에 대한 신호 값들은 형광단의 감쇠율에 의존할 수 있다. 예를 들어, 다시 도 5-8을 참조하면, 감쇠 곡선 B를 갖는 형광단은 감쇠 곡선 A를 갖는 형광단에 비해 빈 1 대 빈 2의 신호 비율이 더 높을 것이다. 존재하는 특정 형광단을 결정하기 위해, 빈들로부터의 값들이 분석되고, 교정 값들과 및/또는 서로와 비교될 수 있다. 시퀀싱 응용을 위해, 형광단들을 식별하면, 예를 들어 성장하는 DNA 가닥에 통합되고 있는 뉴클레오티드 또는 뉴클레오티드 유사체를 결정할 수 있다. 다른 응용들에 대해, 형광단을 식별하면, 형광단에 링크될 수 있는 관심있는 분자 또는 시료의 정체를 결정할 수 있다.
신호 분석을 이해하는 데 더 도움을 주기 위해, 축적된 다중 빈 값들은, 예를 들어 도 5-10B에 도시된 바와 같이 히스토그램으로서 플로팅될 수 있거나, N차원 공간 내의 벡터 또는 위치로서 기록될 수 있다. 교정 실행들(calibration runs)은 4개의 뉴클레오티드 또는 뉴클레오티드 유사체에 연결된 4개의 상이한 형광단에 대해 다중 값 신호들에 대한 교정 값들(예를 들어, 교정 히스토그램들)을 취득하기 위해 별개로 수행될 수 있다. 예로서, 교정 히스토그램들은 도 5-11A(T 뉴클레오티드에 연관된 형광 표지), 도 5-11B(A 뉴클레오티드에 연관된 형광 표지), 도 5-11C(C 뉴클레오티드에 연관된 형광 표지), 및 도 5-11D(G 뉴클레오티드에 연관된 형광 표지)에 도시된 바와 같이 나타날 수 있다. 측정된 다중 값 신호(도 5-10B의 히스토그램에 대응함)와 교정 다중 값 신호들의 비교는 성장하는 DNA 가닥에 통합되는 뉴클레오티드 또는 뉴클레오티드 유사체의 정체 "T"(도 5-11A)를 결정할 수 있다.
일부 구현들에서, 상이한 형광단들을 구별하기 위해, 형광 강도가 추가적으로 또는 대안적으로 사용될 수 있다. 예를 들어, 일부 형광단들은 그들의 감쇠율이 유사하더라도 상당히 다른 강도들로 방출하거나 여기 확률들의 상당한 차이(예를 들어, 적어도 약 35%의 차이)를 가질 수 있다. 측정된 여기 에너지 및/또는 다른 취득된 신호에 대해 비닝된 신호들(빈들 5-3)을 참조함으로써, 강도 레벨들에 기초하여 상이한 형광단들을 구별하는 것이 가능할 수 있다.
일부 실시예들에서, 동일한 유형의 상이한 개수의 형광단이 상이한 뉴클레오티드들 또는 뉴클레오티드 유사체들에 연결될 수 있고, 그에 의해 뉴클레오티드들이 형광단 강도에 기초하여 식별될 수 있다. 예를 들어, 2개의 형광단이 제1 뉴클레오티드(예를 들어, "C") 또는 뉴클레오티드 유사체에 연결될 수 있고, 4개 이상의 형광단이 제2 뉴클레오티드(예를 들어, "T") 또는 뉴클레오티드 유사체에 연결될 수 있다. 형광단의 수가 상이하기 때문에, 상이한 뉴클레오티드들에 연관된 상이한 여기 및 형광단 방출 확률들이 존재할 수 있다. 예를 들어, 신호 축적 간격 동안 "T" 뉴클레오티드 또는 뉴클레오티드 유사체에 대해 더 많은 방출 이벤트가 존재할 수 있고, 그에 의해 빈의 겉보기 강도는 "C" 뉴클레오티드 또는 뉴클레오티드 유사체에 대한 것보다 훨씬 더 높다.
형광단 감쇠율들 및/또는 형광단 강도들에 기초하여 뉴클레오티드들 또는 임의의 다른 생물학적 또는 화학적 시료를 구별하는 것은 분석 기기(5-100)에서의 광학적 여기 및 검출 시스템의 단순화를 가능하게 한다. 예를 들어, 광학 여기는 단일 파장 소스(예를 들어, 복수의 소스가 아닌 하나의 특성 파장을 생성하는 소스, 또는 복수의 상이한 특성 파장에서 동작하는 소스)로 수행될 수 있다. 추가적으로, 파장 식별 광학계들 및 필터들은 상이한 파장들의 형광단들을 구별하기 위해 검출 시스템에서 필요하지 않을 수 있다. 또한, 상이한 형광단들로부터의 방출을 검출하기 위해, 각각의 반응 챔버에 대해 단일 광 검출기가 사용될 수 있다.
문구 "특성 파장" 또는 "파장"은 제한된 복사 대역폭 내의 중심 또는 우세 파장(예를 들어, 펄스형 광학 소스에 의해 출력되는 20㎚ 대역폭 내의 중심 또는 피크 파장)을 지칭하기 위해 사용된다. 일부 경우들에서, "특성 파장" 또는 "파장"은 소스에 의해 출력되는 복사의 총 대역폭 내의 피크 파장을 지칭하기 위해 사용될 수 있다.
약 560㎚ 내지 약 900㎚ 범위의 방출 파장들을 갖는 형광단들이 타임 비닝 광 검출기(CMOS 프로세스들을 사용하여 실리콘 웨이퍼 상에 제조될 수 있음)에 의해 검출될 수 있는 적절한 양의 형광을 제공할 수 있다. 이러한 형광단들은 유전자 시퀀싱 응용을 위해 뉴클레오티드들 또는 뉴클레오티드 유사체들과 같은 관심 생물학적 분자들에 연결될 수 있다. 이 파장 범위의 형광 방출은 더 긴 파장의 형광에 비해 실리콘 기반 광 검출기에서 더 높은 반응성으로 검출될 수 있다. 추가적으로, 이러한 파장 범위 내의 형광단들 및 연관된 링커들은 성장하는 DNA 가닥들에 대한 뉴클레오티드 또는 뉴클레오티드 유사체의 통합을 방해하지 않을 수 있다. 일부 구현들에서, 약 560㎚ 내지 약 660㎚ 범위의 방출 파장들을 갖는 형광단들이 단일 파장 소스로 광학적으로 여기될 수 있다. 이 범위의 예시적인 형광단은 매사추세츠 주 월섬의 Thermo Fisher Scientific Inc.로부터 입수할 수 있는 Alexa Fluor 647이다. 약 560㎚ 내지 약 900㎚의 파장들에서 방출하는 형광단들을 여기시키기 위해, 더 짧은 파장(예를 들어, 약 500㎚ 내지 약 650㎚)에서의 여기 에너지가 사용될 수 있다. 일부 실시예들에서, 타임 비닝 광 검출기들은 예를 들어 Ge와 같은 다른 재료들을 광 검출기 활성 영역들에 통합함으로써, 반응 챔버들로부터의 더 긴 파장의 방출을 효율적으로 검출할 수 있다.
Ⅷ. 단백질 시퀀싱 애플리케이션
본 개시내용의 일부 양태들은 단백질 시퀀싱에 유용할 수 있다. 예를 들어, 본 개시내용의 일부 양태들은 폴리펩티드로부터 아미노산 서열 정보를 결정하는 데(예를 들어, 하나 이상의 폴리펩티드를 시퀀싱하는 데) 유용하다. 일부 실시예들에서, 아미노산 서열 정보는 단일 폴리펩티드 분자들에 대해 결정될 수 있다. 일부 실시예들에서, 폴리펩티드의 하나 이상의 아미노산이 (예를 들어, 직접적으로 또는 간접적으로) 표지되고, 폴리펩티드 내에서의 표지된 아미노산들의 상대적 위치들이 결정된다. 일부 실시예들에서, 단백질 내에서의 아미노산들의 상대적 위치들은 일련의 아미노산 표지화 및 절단(cleavage) 단계들을 사용하여 결정된다.
일부 실시예들에서, 말단 아미노산의 정체(예를 들어, N-말단 또는 C-말단 아미노산)가 평가되고, 그 후에 말단 아미노산이 제거되고, 다음 말단에서 다음 아미노산의 정체가 평가되며, 이 프로세스는 폴리펩티드 내의 복수의 연속적인 아미노산이 평가될 때까지 반복된다. 일부 실시예들에서, 아미노산의 정체를 평가하는 것은 존재하는 아미노산의 유형을 결정하는 것을 포함한다. 일부 실시예들에서, 아미노산의 유형을 결정하는 것은 (예를 들어, 개별 말단 아미노산에 대해 특이적인 인식 분자를 사용하여) 예를 들어 자연 발생하는 20개의 아미노산 중 어느 것이 말단 아미노산인지 결정함으로써 실제 아미노산 정체를 결정하는 것을 포함한다. 그러나, 일부 실시예들에서 말단 아미노산 유형의 정체를 평가하는 것은 폴리펩티드의 말단에 존재할 수 있는 잠재적 아미노산의 서브세트를 결정하는 것을 포함할 수 있다. 일부 실시예들에서, 이는 아미노산이 하나 이상의 특이적 아미노산이 아님(따라서 다른 아미노산들 중 임의의 것일 수 있음)을 결정함으로써 달성될 수 있다. 일부 실시예들에서, 이것은 (예를 들어, 2개 이상의 말단 아미노산의 특정 서브세트에 결합하는 인식 분자를 사용하여) (예를 들어, 크기, 전하, 소수성, 결합 속성들에 기초하여) 아미노산들의 특정 서브세트 중 어느 것이 폴리펩티드의 말단에 있을 수 있는지를 결정함으로써 달성될 수 있다.
폴리펩티드의 아미노산들은, 예를 들어 폴리펩티드 상의 하나 이상의 유형의 아미노산에 선택적으로 결합하는 아미노산 인식 분자들을 사용하여 간접적으로 표지될 수 있다. 폴리펩티드의 아미노산들은 예를 들어 고유하게 식별가능한 표지들로 폴리펩티드 상의 하나 이상의 유형의 아미노산 측쇄를 선택적으로 변형함으로써 직접 표지될 수 있다. 아미노산 측쇄들의 선택적 표지 방법, 및 표지된 폴리펩티드들의 준비 및 분석에 관한 세부사항은 본 기술분야에 공지되어 있다(예를 들어, Swaminathan, et al. PLoS Comput Biol . 2015, 11(2): e1004080 참조). 따라서, 일부 실시예들에서, 하나 이상의 유형의 아미노산은 하나 이상의 유형의 아미노산에 선택적으로 결합하는 하나 이상의 아미노산 인식 분자의 결합을 검출함으로써 식별된다. 일부 실시예들에서, 하나 이상의 유형의 아미노산은 표지된 폴리펩티드를 검출함으로써 식별된다.
일부 실시예들에서, 단백질 내에서의 표지된 아미노산들의 상대적 위치는 단백질로부터 아미노산들을 제거하지 않고서 표지된 단백질을 포어(pore)(예를 들어, 단백질 채널)를 통해 전위(translocating)시키고, 단백질 분자 내에서의 표지된 아미노산들의 상대적 위치를 결정하기 위해 포어를 통한 전위 동안 표지된 아미노산(들)로부터 신호(예를 들어, 
공명 에너지 전달(FRET) 신호)를 검출함으로써 결정될 수 있다.
본 명세서에서 사용될 때, 폴리펩티드를 시퀀싱하는 것은 폴리펩티드에 대한 서열 정보를 결정하는 것을 지칭한다. 일부 실시예들에서, 이는 폴리펩티드의 일부(또는 전부)에 대한 각각의 순차적 아미노산의 정체를 결정하는 것을 수반할 수 있다. 그러나, 일부 실시예들에서, 이는 폴리펩티드 내의 아미노산들의 서브세트의 정체를 평가하는 것(그리고, 예를 들어, 폴리펩티드 내의 각각의 아미노산의 정체를 결정하지 않고서 하나 이상의 아미노산 유형의 상대적 위치를 결정하는 것)을 수반할 수 있다. 그러나, 일부 실시예들에서, 아미노산 함량 정보는 폴리펩티드 내에서의 상이한 유형들의 아미노산들의 상대적 위치를 직접적으로 결정하지 않고서 폴리펩티드로부터 획득될 수 있다. (예를 들어, 아미노산 함량을 폴리펩티드 정보의 데이터베이스와 비교하고 어떤 폴리펩티드(들)가 동일한 아미노산 함량을 갖는지를 결정함으로써) 존재하는 폴리펩티드의 정체를 추론하는 데에 아미노산 함량이 단독으로 사용될 수 있다.
일부 실시예들에서, (예를 들어, 효소적 및/또는 화학적 절단을 통해) 더 긴 폴리펩티드 또는 단백질로부터 획득된 복수의 폴리펩티드 생성물에 대한 서열 정보는 더 긴 폴리펩티드 또는 단백질의 서열을 재구성하거나 추론하기 위해 분석될 수 있다. 따라서, 일부 실시예들은 폴리펩티드의 복수의 단편을 시퀀싱함으로써 폴리펩티드를 시퀀싱하기 위한 조성물들 및 방법들을 제공한다. 일부 실시예들에서, 폴리펩티드를 시퀀싱하는 것은 복수의 폴리펩티드 단편에 대한 서열 정보를 조합하여 폴리펩티드에 대한 서열을 식별 및/또는 결정하는 것을 포함한다. 일부 실시예들에서, 서열 정보를 조합하는 것은 컴퓨터 하드웨어 및 소프트웨어에 의해 수행될 수 있다. 본 명세서에 설명된 방법들은 유기체의 전체 프로테옴(proteome)과 같은 관련 폴리펩티드들의 세트가 시퀀싱되는 것을 허용할 수 있다. 일부 실시예들에서, 복수의 단일 분자 시퀀싱 반응이 (예를 들어, 단일 칩 상에서) 병렬로 수행될 수 있다. 예를 들어, 일부 실시예들에서, 복수의 단일 분자 시퀀싱 반응이 각각 단일 칩 상의 개별 샘플 웰들에서 수행된다.
일부 실시예들에서, 본 명세서에 제공된 방법들은 단백질들의 복합 혼합물을 포함하는 샘플에서 개별 단백질의 시퀀싱 및 식별을 위해 사용될 수 있다. 일부 실시예들은 단백질들의 복합 혼합물에서 개별 단백질을 고유하게 식별하는 방법들을 제공한다. 일부 실시예들에서, 개별 단백질은 단백질의 부분 아미노산 서열을 결정함으로써 혼합 샘플에서 검출된다. 일부 실시예들에서, 단백질의 부분 아미노산 서열은 대략 5 내지 50개 아미노산의 연속 스트레치 내에 있다.
임의의 특정 이론에 얽매이기를 원하지 않고서, 대부분의 인간 단백질들은 프로테옴 데이터베이스를 참조하여 불완전한 서열 정보를 사용하여 식별될 수 있다고 여겨진다. 예를 들어, 인간 프로테옴의 간단한 모델링은 6 내지 40개의 아미노산의 스트레치 내에서 단 4가지 유형의 아미노산을 검출함으로써 단백질의 약 98%가 고유하게 식별될 수 있음을 보여주었다(예를 들어, Swaminathan, et al. PLoS Comput Biol . 2015, 11(2):e1004080; 및 Yao, et al. Phys. Biol . 2015, 12(5):055003 참조). 따라서, 단백질들의 복합 혼합물은 약 6 내지 40개 아미노산의 짧은 폴리펩티드 단편들로 분해(예를 들어, 화학적 분해, 효소 분해)될 수 있으며, 이 폴리펩티드 라이브러리의 시퀀싱은 원래의 복합 혼합물 내에 존재하는 단백질들 각각의 정체 및 풍부함을 드러낼 것이다. 부분 서열 정보를 결정하는 것에 의한 선택적 아미노산 표지 및 폴리펩티드 식별을 위한 조성물들 및 방법들은 2015년 9월 15일자로 출원되고 발명의 명칭이 "단일 분자 펩타이드 시퀀싱(SINGLE MOLECULE PEPTIDE SEQUENCING)"인 미국 특허 출원 제15/510,962호에 상세하게 설명되고, 그것의 전체 내용이 참조로 포함된다.
일부 실시예들에 따른 시퀀싱은 기판 또는 고체 지지체, 예를 들어 칩 또는 통합 디바이스의 표면에 폴리펩티드를 고정화(immobilizing)하는 것을 수반할 수 있다. 일부 실시예들에서, 폴리펩티드는 기판 상의 샘플 웰의 표면 상에(예를 들어, 샘플 웰의 바닥 표면 상에) 고정화될 수 있다. 일부 실시예들에서, 폴리펩티드의 제1 말단은 표면에 고정화되고, 다른 말단은 본 명세서에 기재된 바와 같은 시퀀싱 반응에 종속된다. 예를 들어, 일부 실시예들에서, 폴리펩티드는 C-말단을 통해 표면에 고정화되고, 말단 아미노산 인식 및 분해는 폴리펩티드의 N-말단으로부터 C-말단을 향하여 진행된다. 일부 실시예들에서, 폴리펩티드의 N-말단 아미노산이 고정화된다(예를 들어, 표면에 부착됨). 일부 실시예들에서, 폴리펩티드의 C-말단 아미노산이 고정화된다(예를 들어, 표면에 부착됨). 일부 실시예들에서, 하나 이상의 비-말단 아미노산이 고정화된다(예를 들어, 표면에 부착됨). 고정화된 아미노산(들)은 예를 들어 본 명세서에 설명된 바와 같은 임의의 적합한 공유 또는 비공유 결합을 사용하여 부착될 수 있다. 일부 실시예들에서, 복수의 폴리펩티드는 예를 들어 기판 상의 샘플 웰들의 어레이에서 복수의 샘플 웰에 부착된다(예를 들어, 하나의 폴리펩티드가 각각의 샘플 웰의 표면, 예를 들어 바닥 표면에 부착됨).
본 개시내용의 일부 양태들은 말단 아미노산 변형 및 절단의 반복된 사이클에 종속되는 표지된 폴리펩티드의 발광성을 검출함으로써 폴리펩티드를 시퀀싱하는 방법을 제공한다. 예를 들어, 도 5-12는 일부 실시예들에 따른 Edman 분해에 의해 표지된 폴리펩티드를 시퀀싱하는 방법을 보여준다. 일부 실시예들에서, 방법은 일반적으로 Edman 분해에 의한 시퀀싱의 다른 방법들에 대해 본 명세서에 설명된 바와 같이 진행된다. 예를 들어, 일부 실시예들에서, 도 5-12에 보여진 단계들 (1) 및 (2)는 Edman 분해 반응에서의 말단 아미노산 변형 및 말단 아미노산 절단에 대해 각각 본 명세서의 다른 곳에서 설명된 바와 같이 수행될 수 있다.
도 5-12에 도시된 예에 보여진 바와 같이, 일부 실시예들에서, 방법은 (1) 표지된 폴리펩티드의 말단 아미노산을 변형시키는 단계를 포함한다. 본 명세서의 다른 곳에서 설명된 바와 같이, 일부 실시예들에서, 변형은 말단 아미노산을 이소티오시아네이트(예를 들어, PITC)와 접촉시켜 이소티오시아네이트-변형된 말단 아미노산을 형성하는 것을 포함한다. 일부 실시예들에서, 이소티오시아네이트 변형(5-1210)은 말단 아미노산을 절단 시약(예를 들어, 본 명세서에 설명된 바와 같은 화학적 또는 효소적 절단 시약)에 의한 제거에 더 민감한 형태로 변환한다. 따라서, 일부 실시예들에서, 방법은 (2) Edman 분해에 대해 본 명세서의 다른 곳에서 상세히 설명된 화학적 또는 효소적 수단을 사용하여 변형된 말단 아미노산을 제거하는 단계를 포함한다.
일부 실시예들에서, 방법은 복수의 사이클 동안 단계 (1) 내지 (2)를 반복하는 것을 포함하며, 그 동안 표지된 폴리펩티드의 발광이 검출되고, 말단으로부터 표지된 아미노산을 제거하는 것에 대응하는 절단 이벤트들은 검출되는 신호의 감소로서 검출될 수 있다. 일부 실시예들에서, 도 5-12에 보여진 바와 같이 단계 (2) 이후에 신호에 변화가 없는 것은 알 수 없는 유형의 아미노산을 식별한다. 따라서, 일부 실시예들에서, 부분 서열 정보는 검출되는 신호의 변화에 기초하여 결정된 정체에 의해 아미노산 유형을 할당하거나 검출되는 신호의 변화 없음에 기초하여 아미노산 유형을 알 수 없음으로 식별함으로써, 각각의 순차적 라운드 동안 단계 (2) 이후에 검출되는 신호를 평가함으로써 결정될 수 있다.
본 개시내용의 일부 양태들은 말단 아미노산들과 표지된 아미노산 인식 분자들 및 표지된 절단 시약(예를 들어, 표지된 엑소펩티다제)의 결합 상호작용들을 평가하는 것에 의한 실시간 폴리펩티드 시퀀싱의 방법들을 제공한다. 도 5-13은 개별 결합 이벤트들이 신호 출력(5-1300)의 신호 펄스들을 발생시키는 시퀀싱 방법의 예를 보여준다. 도 5-13의 삽입 패널은 이 접근법에 의한 실시간 시퀀싱의 일반적인 개요를 도시한다. 보여진 바와 같이, 표지된 아미노산 인식 분자(5-1310)는 말단 아미노산(여기서는 라이신으로 보여짐)에 선택적으로 결합하고 그로부터 해리하고, 이에 의해 신호 출력(5-1300)에서 일련의 펄스를 생성되며, 이는 말단 아미노산을 식별하기 위해 사용될 수 있다. 일부 실시예들에서, 일련의 펄스는 대응하는 말단 아미노산의 정체를 진단할 수 있는 펄스 패턴을 제공한다.
이론에 얽매이기를 원하지 않고서, 표지된 아미노산 인식 분자(5-1310)는 결합의 연계 속도(association rate)(kon) 및 결합의 해리 속도(koff)에 의해 정의된 결합 친화도(KD)에 따라 선택적으로 결합한다. 속도 상수들(koff 및 kon)은 각각 펄스 지속시간(예를 들어, 검출가능한 결합 이벤트에 대응하는 시간) 및 인터펄스 지속시간(예를 들어, 검출가능한 결합 이벤트들 사이의 시간)의 중요한 결정요인이다. 일부 실시예들에서, 이러한 속도들은 최고의 시퀀싱 정확도를 제공하는 펄스 지속기간들 및 펄스 속도들을 달성하도록 설계될 수 있다.
삽입 패널에 보여진 바와 같이, 시퀀싱 반응 혼합물은 표지된 아미노산 인식 분자(5-1310)의 것과 상이한 검출가능한 표지를 포함하는 표지된 절단 시약(5-1320)을 더 포함한다. 일부 실시예들에서, 표지된 절단 시약(5-1320)은 표지된 아미노산 인식 분자(5-1310)의 농도보다 낮은 농도로 혼합물에 존재한다. 일부 실시예들에서, 표지된 절단 시약(5-1320)은 대부분의 또는 모든 유형의 말단 아미노산을 절단하도록 광범위한 특이성을 나타낸다.
신호 출력(5-1300)의 진행에 의해 도시된 바와 같이, 일부 실시예들에서, 표지된 절단 시약(5-1320)에 의한 말단 아미노산 절단은 고유하게 식별가능한 신호 펄스를 발생시키고, 이러한 이벤트들은 표지된 아미노산 인식 분자(5-1310)의 결합 펄스들보다 더 낮은 빈도로 발생한다. 이러한 방식으로, 폴리펩티드의 아미노산들은 실시간 시퀀싱 프로세스에서 카운팅 및/또는 식별될 수 있다. 신호 출력(5-1300)에 더 도시된 바와 같이, 일부 실시예들에서, 표지된 아미노산 인식 분자(5-1310)는 고유하게 식별가능한 펄스 패턴들을 생성하는 각각의 유형에 대응하는 상이한 결합 속성들을 갖는 하나보다 많은 유형의 아미노산에 결합하도록 설계된다. 일부 실시예들에서, 대응하는 말단 아미노산을 식별하는 데 사용될 수 있는 진단 펄스 패턴을 각각 갖는 복수의 표지된 아미노산 인식 분자가 사용될 수 있다.
Ⅸ. 결론
이와 같이, 본 개시내용의 기술의 수 개의 양태들 및 실시예들을 설명하였지만, 본 기술분야의 통상의 기술자에게는 다양한 변경, 수정 및 개선이 쉽게 떠오를 수 있다는 것을 알아야 한다. 이러한 변경들, 수정들 및 개선들은 본 명세서에 설명된 기술의 사상 및 범위 내에 있도록 의도된다. 따라서, 전술한 실시예들은 단지 예로서 제시된 것이며, 첨부된 청구항들 및 그 균등물의 범위 내에서, 본 발명의 실시예들은 구체적으로 설명된 것과 달리 실시될 수 있다는 것을 이해해야 한다. 추가로, 본 명세서에 설명된 2개 이상의 특징, 시스템, 물품, 재료, 키트, 및/또는 방법이 상호 불일치하지 않는 경우, 그러한 특징, 시스템, 물품, 재료, 키트, 및/또는 방법의 임의의 조합이 본 개시내용의 발명의 범위 내에 포함된다.
또한, 설명되는 바와 같이, 일부 양태들은 하나 이상의 방법으로서 실시될 수 있다. 방법의 일부로서 수행되는 동작들은 임의의 적절한 방식으로 순서가 정해질 수 있다. 따라서, 예시적인 실시예들에서 순차적인 동작들로 보여지더라도, 설명된 것과 상이한 순서로 동작들이 수행되는 실시예들이 구성될 수 있고, 이는 일부 동작들을 동시에 수행하는 것을 포함할 수 있다.
본 명세서에 정의되고 사용된 모든 정의들은 사전적 정의, 참조로 통합된 문서들에서의 정의, 및/또는 정의된 용어들의 일반적인 의미에 우선하는 것으로 이해되어야 한다.
본 명세서 및 청구항들에서 사용될 때의 단수 표현(부정 관사 "a" 및 "an")은 반대로 명확하게 표시되지 않는 한, "적어도 하나"를 의미하는 것으로 이해되어야 한다.
본 명세서 및 청구항들에서 사용될 때의 문구 "및/또는"은 이렇게 결합된 요소들 중 "어느 하나 또는 둘 다"를 의미하는 것으로서, 즉 일부 경우들에서는 결합적으로 존재하고 다른 경우들에서는 분리되어 존재하는 요소들을 의미하는 것으로 이해되어야 한다.
본 명세서 및 청구항들에서 사용될 때, 하나 이상의 요소의 목록을 참조하는 문구 "적어도 하나"는 요소들의 목록 내의 요소들 중 임의의 하나 이상으로부터 선택된 적어도 하나의 요소를 의미하지만, 요소들의 목록 내에 구체적으로 나열된 각각의 모든 요소 중 적어도 하나를 반드시 포함하지는 않고, 요소들의 목록 내의 요소들의 임의의 조합들을 배제하지 않음을 이해해야 한다. 이러한 정의는 또한 문구 "적어도 하나"가 참조하는 요소들의 목록 내에서 구체적으로 식별되는 요소들에 관련이 있는지 여부에 관계없이, 구체적으로 식별되는 그러한 요소들 외의 요소들이 임의적으로 존재하는 것을 허용한다.
청구항들에서는 물론, 상기 명세서에서, "포함하는(comprising, including)", "지니는(carrying)", "갖는(having)", "함유하는(containing)", "수반하는(involving)", "보유하는(holding)", "이루어진(composed of)" 등과 같은 모든 전이 문구들은 개방형인 것으로, 즉 포함하지만 제한되지 않음을 의미하는 것으로 이해되어야 한다. 전이 문구들 "구성된(consisting of)" 및 "본질적으로 구성된(consisting essentially of)"은 각각 폐쇄형 또는 반-폐쇄형 전이 문구들일 것이다.
용어 "대략", "실질적으로", 및 "약"은 일부 실시예들에서 목표 값 및/또는 양태의 ±20% 이내, 일부 실시예들에서 목표 값의 ±10% 이내, 일부 실시예들에서 목표 값의 ±5% 이내, 또한 일부 실시예들에서 목표 값의 ±2% 이내를 의미하도록 사용될 수 있다. "대략", "실질적으로", 및 "약"이라는 용어는 목표 값을 포함할 수 있다.
Claims (54)
- 집적 회로로서,
광 검출 영역; 및
상기 광 검출 영역에 전기적으로 결합된 드레인 영역
을 포함하고, 상기 광 검출 영역은 상기 광 검출 영역으로부터 상기 드레인 영역으로의 방향으로 고유 전기장을 유도하도록 구성되는, 집적 회로. - 제1항에 있어서, 상기 광 검출 영역은 상기 고유 전기장을 유도하는 도펀트 구성을 포함하는, 집적 회로.
- 제2항에 있어서, 상기 도펀트 구성은 상기 광 검출 영역으로부터 상기 드레인 영역으로의 전위 기울기를 생성하는, 집적 회로.
- 제3항에 있어서, 상기 도펀트 구성은 삼각형 형상인, 집적 회로.
- 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 광 검출 영역의 적어도 일부의 위 또는 아래에 배치되는 마스크
를 더 포함하고, 상기 마스크는 그것을 통해 도펀트들을 수신하도록 구성된 삼각형 형상의 개구를 갖는, 집적 회로. - 제5항에 있어서,
상기 광 검출 영역에 전기적으로 결합된 제1 전하 저장 영역
을 더 포함하고, 상기 광 검출 영역은 제1 방향으로 입사 광을 수신하고, 상기 입사 광에 응답하여 내부에서 생성된 전하 캐리어들을 상기 제1 방향에 수직인 제2 방향으로 상기 제1 전하 저장 영역에 전송하도록 구성되는, 집적 회로. - 제6항에 있어서, 상기 광 검출 영역은 상기 제2 방향으로 상기 고유 전기장을 유도하도록 구성되는, 집적 회로.
- 제7항에 있어서, 상기 개구는 제1 단부, 및 상기 제1 단부로부터 상기 제2 방향으로 이격된 제2 단부를 포함하고, 상기 개구는 상기 제1 방향 및 상기 제2 방향 각각에 수직인 제3 방향으로, 상기 제2 단부보다 상기 제1 단부에서 더 넓은, 집적 회로.
- 제8항에 있어서, 상기 개구는 상기 제3 방향으로 상기 제2 단부보다 상기 제1 단부에서 적어도 75% 더 넓은, 집적 회로.
- 제5항에 있어서, 상기 마스크는 제1 광축에 평행한 방향으로 약 0.6 미크론의 두께를 갖는, 집적 회로.
- 제1항에 있어서, 상기 드레인 영역은 전하 전송 채널에 의해 상기 광 검출 영역에 결합되는, 집적 회로.
- 제11항에 있어서,
상기 전하 전송 채널에 전기적으로 결합되고, 상기 광 검출 영역으로부터 상기 드레인 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 전송 게이트를 더 포함하는, 집적 회로. - 제12항에 있어서, 상기 전송 게이트는 제어 신호를 수신하고 상기 제어 신호를 사용하여 전하 캐리어들을 전송하기 위해 상기 전하 전송 채널을 바이어스하도록 구성되는, 집적 회로.
- 제6항에 있어서, 상기 광 검출 영역, 상기 제1 전하 저장 영역, 및 상기 드레인 영역을 포함하는 픽셀을 더 포함하고, 상기 픽셀은 7.5 미크론 x 5 미크론 이하의 면적을 갖는, 집적 회로.
- 제1항의 집적 회로를 제조하는 방법으로서,
상기 광 검출 영역의 적어도 일부에 마스크를 퇴적하는 단계; 및
삼각형 형상을 갖는 개구를 생성하기 위해 상기 마스크의 적어도 일부를 제거하는 단계
를 포함하는, 방법. - 제15항에 있어서, 상기 개구를 통해 상기 광 검출 영역을 도핑하는 단계를 더 포함하는, 방법.
- 집적 회로로서,
광 검출 영역;
상기 광 검출 영역에 전기적으로 결합된 전하 저장 영역; 및
상기 광 검출 영역에 전기적으로 결합된 드레인 영역
을 포함하고, 상기 전하 저장 영역 및 상기 드레인 영역은 상기 광 검출 영역의 동일 측에 위치되는, 집적 회로. - 제17항에 있어서,
상기 광 검출 영역으로부터 상기 드레인 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제1 전송 게이트; 및
상기 광 검출 영역으로부터 상기 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제2 전송 게이트
를 더 포함하는, 집적 회로. - 제18항에 있어서,
상기 제1 전송 게이트는 제1 제어 신호를 수신하고, 상기 제1 제어 신호에 응답하여 상기 광 검출 영역으로부터 상기 드레인 영역으로 전하 캐리어들을 전송하도록 구성되고;
상기 제2 전송 게이트는 제2 제어 신호를 수신하고, 상기 제2 제어 신호에 응답하여 상기 광 검출 영역으로부터 상기 전하 저장 영역으로 전하 캐리어들을 전송하도록 구성되는, 집적 회로. - 제19항에 있어서,
상기 제1 전송 게이트는 상기 광 검출 영역에서 수신된 여기 광에 응답하여 생성된 여기 전하 캐리어들의 상기 드레인 영역으로의 전송을 제어하도록 구성되고;
상기 제2 전송 게이트는 상기 여기 광의 수신에 후속하여 상기 광 검출 영역에서 수신된 형광 방출 광에 응답하여 생성된 형광 방출 전하 캐리어들의 상기 전하 저장 영역으로의 전송을 제어하도록 구성되는, 집적 회로. - 집적 회로로서,
제1 방향으로 전기장을 유도하도록 구성된 제1 광 검출 영역을 포함하는 제1 픽셀; 및
상기 제1 방향과 실질적으로 반대되는 제2 방향으로 전기장을 유도하도록 구성된 제2 광 검출 영역을 포함하는 제2 픽셀
을 포함하고, 상기 제1 픽셀 및 상기 제2 픽셀은 상기 제1 방향 및 상기 제2 방향 중 하나에서 차례로 위치되는, 집적 회로. - 제21항에 있어서,
상기 제1 픽셀은 상기 제1 방향에서 상기 제1 광 검출 영역 뒤에 위치된 드레인 영역 및/또는 전하 저장 영역을 포함하고;
상기 제2 픽셀은 상기 제2 방향에서 상기 제2 광 검출 영역 뒤에 위치된 드레인 영역 및/또는 전하 저장 영역을 포함하는, 집적 회로. - 제22항에 있어서,
상기 제1 픽셀을 포함하고 각각이 상기 제1 방향으로 전기장을 유도하도록 구성된 제1 광 검출 영역을 포함하는 픽셀들의 제1 행; 및
상기 제2 픽셀을 포함하고 각각이 상기 제2 방향으로 전기장을 유도하도록 구성된 제2 광 검출 영역을 포함하는 픽셀들의 제2 행
을 더 포함하고, 상기 픽셀들의 제1 행 및 상기 픽셀들의 제2 행은 상기 제1 방향 및 상기 제2 방향 중 하나에서 차례로 위치되는, 집적 회로. - 집적 회로로서,
광 검출 영역; 및
상기 광 검출 영역을 통해 입사 광자들 및/또는 전하 캐리어들을 수신하도록 구성된 적어도 하나의 드레인 층
을 포함하는, 집적 회로. - 제24항에 있어서, 상기 적어도 하나의 드레인 층은 상기 광 검출 영역이 입사 광자들을 수신하도록 구성된 제1 방향에서 상기 광 검출 영역 뒤에 위치되는, 집적 회로.
- 제25항에 있어서, 상기 적어도 하나의 드레인 층은 수집 층을 포함하고, 상기 수집 층은 상기 수집 층이 직류(DC) 전원 전압에 전기적으로 결합될 때 상기 전하 캐리어들을 상기 DC 전원 전압으로 폐기(discard)하도록 구성되는, 집적 회로.
- 제26항에 있어서, 상기 수집 층은 상기 광 검출 영역과 동일한 반도체 도핑 유형을 포함하는, 집적 회로.
- 제27항에 있어서, 상기 적어도 하나의 드레인 층은 상기 수집 층과 상기 광 검출 영역 사이에 배치된 보호 층을 더 포함하고, 상기 보호 층 및 상기 수집 층은 반대 전도성 유형들을 갖는, 집적 회로.
- 제25항에 있어서, 전하 전송 채널 영역에 의해 상기 광 검출 영역에 결합된 적어도 하나의 전하 저장 영역을 더 포함하는, 집적 회로.
- 제29항에 있어서, 상기 적어도 하나의 드레인 층의 적어도 일부는 상기 제1 방향에서 상기 적어도 하나의 전하 저장 영역의 제1 전하 저장 영역 뒤에 배치되는, 집적 회로.
- 제30항에 있어서, 상기 적어도 하나의 드레인 층의 상기 적어도 일부는 상기 수집 층의 적어도 일부를 포함하는, 집적 회로.
- 제31항에 있어서, 상기 적어도 하나의 드레인 층은, 상기 보호 층에 결합되고 상기 제1 방향에서 상기 제1 전하 저장 영역 뒤에 위치되는 제1 장벽 영역을 더 포함하는, 집적 회로.
- 제32항에 있어서, 상기 제1 장벽 영역 및 상기 제1 전하 저장 영역은 반대 전도성 유형들을 갖는, 집적 회로.
- 제33항에 있어서, 상기 보호 층 및 상기 제1 장벽 영역은 상기 제1 전하 저장 영역과 상기 광 검출 영역 사이에 적어도 부분적으로 배치된 제2 장벽 영역에 추가로 결합되는, 집적 회로.
- 집적 회로로서,
복수의 픽셀 - 상기 복수의 픽셀 중의 각각의 픽셀은 광 검출 영역 및 전하 저장 영역을 포함함 -; 및
상기 복수의 픽셀 중의 각각의 픽셀의 상기 광 검출 영역으로부터 상기 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제어 회로
를 포함하는, 집적 회로. - 제35항에 있어서, 상기 복수의 픽셀 중의 각각의 픽셀은 상기 제어 회로로부터 제어 신호를 수신하고 상기 제어 신호를 사용하여 상기 광 검출 영역으로부터 상기 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제1 전송 게이트를 더 포함하는, 집적 회로.
- 제36항에 있어서, 상기 제어 신호는 정현파 제어 신호인, 집적 회로.
- 제37항에 있어서, 상기 제어 신호는 구형파 제어 신호인, 집적 회로.
- 제36항에 있어서, 상기 복수의 픽셀 중의 각각의 픽셀은, 상기 제1 전송 게이트를 포함하고 상기 제어 회로로부터 각각의 복수의 제어 신호를 수신하도록 구성된 복수의 전송 게이트를 포함하고, 상기 복수의 제어 신호는 서로 위상이 다른, 집적 회로.
- 제39항에 있어서, 상기 복수의 제어 신호는 서로 180도의 위상차를 갖는 2개의 제어 신호를 포함하는, 집적 회로.
- 제39항에 있어서, 상기 복수의 제어 신호는 서로 120도의 위상차를 갖는 3개의 제어 신호를 포함하는, 집적 회로.
- 제39항에 있어서, 상기 복수의 제어 신호는 시간에 따라 복수의 지점에서 일정한 값으로 합산되는, 집적 회로.
- 제39항에 있어서, 상기 복수의 픽셀 중의 각각의 픽셀은 드레인 영역을 더 포함하고, 상기 복수의 전송 게이트는 상기 광 검출 영역으로부터 상기 드레인 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 제2 전송 게이트를 더 포함하는, 집적 회로.
- 집적 회로로서,
제1 방향으로 입사 광을 수신하도록 구성된 광 검출 영역; 및
상기 제1 방향에서 상기 광 검출 영역 앞에 위치되고, 입사 광자들을 상기 광 검출 영역을 향해 지향시키도록 구성된 표면
을 포함하는, 집적 회로. - 제44항에 있어서, 상기 광 검출 영역에 전기적으로 결합된 전하 저장 영역, 및 상기 광 검출 영역으로부터 상기 전하 저장 영역으로의 전하 캐리어들의 전송을 제어하도록 구성된 전송 게이트를 더 포함하는, 집적 회로.
- 제44항에 있어서, 상기 제1 방향에 평행하게 연장된 적어도 하나의 장벽을 더 포함하는, 집적 회로.
- 제46항에 있어서, 상기 적어도 하나의 장벽은 상기 제1 방향에 평행하게 연장되고 상기 제1 방향에 수직인 방향으로 상기 광 검출 영역의 반대 측들에 위치된 제1 장벽 및 제2 장벽을 포함하는, 집적 회로.
- 제44항에 있어서, 상기 표면은 복수의 개구를 포함하는, 집적 회로.
- 제48항에 있어서, 상기 복수의 개구는 상기 표면을 따라 배치된 밑변들(bases)을 갖는 삼각형 개구들을 포함하는, 집적 회로.
- 제49항에 있어서, 상기 복수의 개구는 피라미드형 개구들을 포함하는, 집적 회로.
- 제50항에 있어서, 상기 복수의 개구는 상기 표면의 굴절률보다 큰 굴절률을 갖는 재료를 포함하는, 집적 회로.
- 제51항에 있어서, 상기 복수의 개구는 상기 표면의 유전 상수보다 큰 유전 상수를 갖는 재료를 포함하는, 집적 회로.
- 제47항의 집적 회로를 제조하는 방법으로서,
표면의 적어도 일부를 제거하여 복수의 개구를 생성하는 단계
를 포함하는, 방법. - 제53항에 있어서, 상기 표면의 굴절률보다 큰 굴절률을 갖는 재료로 상기 복수의 개구를 적어도 부분적으로 채우는 단계를 더 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202062961133P | 2020-01-14 | 2020-01-14 | |
| US62/961,133 | 2020-01-14 | ||
| PCT/US2021/013501 WO2021146473A1 (en) | 2020-01-14 | 2021-01-14 | Integrated sensor for lifetime characterization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220139892A true KR20220139892A (ko) | 2022-10-17 |
Family
ID=74661447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227027644A KR20220139892A (ko) | 2020-01-14 | 2021-01-14 | 수명 특성화를 위한 통합 센서 |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US11869917B2 (ko) |
| EP (1) | EP4088320A1 (ko) |
| JP (1) | JP2023510577A (ko) |
| KR (1) | KR20220139892A (ko) |
| CN (1) | CN117178366A (ko) |
| AU (1) | AU2021207501A1 (ko) |
| CA (1) | CA3168138A1 (ko) |
| IL (1) | IL294731A (ko) |
| TW (1) | TW202143465A (ko) |
| WO (1) | WO2021146473A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2021208557A1 (en) | 2020-01-14 | 2022-09-01 | Quantum-Si Incorporated | Sensor for lifetime plus spectral characterization |
| TW202147591A (zh) | 2020-03-02 | 2021-12-16 | 美商寬騰矽公司 | 用於多維信號分析之整合感應器 |
| AU2021366690A1 (en) | 2020-10-22 | 2023-06-08 | Quantum-Si Incorporated | Integrated circuit with sequentially-coupled charge storage and associated techniques |
| US20230223419A1 (en) * | 2022-01-12 | 2023-07-13 | Quantum-Si Incorporated | Integrated sensor |
| US20240088178A1 (en) * | 2022-08-19 | 2024-03-14 | Quantum-Si Incorporated | Backside illuminated structures with parallel charge transfer |
Family Cites Families (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814565A (en) | 1995-02-23 | 1998-09-29 | University Of Utah Research Foundation | Integrated optic waveguide immunosensor |
| DE19748211A1 (de) | 1997-10-31 | 1999-05-06 | Zeiss Carl Fa | Optisches Array-System und Reader für Mikrotiterplatten |
| US6787308B2 (en) | 1998-07-30 | 2004-09-07 | Solexa Ltd. | Arrayed biomolecules and their use in sequencing |
| WO2001084197A1 (en) | 2000-04-28 | 2001-11-08 | Edgelight Biosciences, Inc. | Micro-array evanescent wave fluorescence detection device |
| US6917726B2 (en) | 2001-09-27 | 2005-07-12 | Cornell Research Foundation, Inc. | Zero-mode clad waveguides for performing spectroscopy with confined effective observation volumes |
| FR2813121A1 (fr) | 2000-08-21 | 2002-02-22 | Claude Weisbuch | Dispositif perfectionne de support d'elements chromophores |
| US6924887B2 (en) | 2002-03-27 | 2005-08-02 | Sarnoff Corporation | Method and apparatus for generating charge from a light pulse |
| US6844585B1 (en) * | 2002-06-17 | 2005-01-18 | National Semiconductor Corporation | Circuit and method of forming the circuit having subsurface conductors |
| US7738086B2 (en) | 2005-05-09 | 2010-06-15 | The Trustees Of Columbia University In The City Of New York | Active CMOS biosensor chip for fluorescent-based detection |
| US7426322B2 (en) | 2005-07-20 | 2008-09-16 | Searete Llc. | Plasmon photocatalysis |
| US8975216B2 (en) | 2006-03-30 | 2015-03-10 | Pacific Biosciences Of California | Articles having localized molecules disposed thereon and methods of producing same |
| AU2007289057C1 (en) | 2006-09-01 | 2014-01-16 | Pacific Biosciences Of California, Inc. | Substrates, systems and methods for analyzing materials |
| US8207509B2 (en) | 2006-09-01 | 2012-06-26 | Pacific Biosciences Of California, Inc. | Substrates, systems and methods for analyzing materials |
| FR2908888B1 (fr) | 2006-11-21 | 2012-08-03 | Centre Nat Rech Scient | Dispositif pour la detection exaltee de l'emission d'une particule cible |
| WO2009082706A1 (en) | 2007-12-21 | 2009-07-02 | The Trustees Of Columbia University In The City Of New York | Active cmos sensor array for electrochemical biomolecular detection |
| JP5283216B2 (ja) * | 2008-07-31 | 2013-09-04 | 国立大学法人静岡大学 | 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置 |
| CN102187658B (zh) | 2008-08-28 | 2015-07-15 | 美萨影像股份公司 | 具有菊花链电荷存储位点的解调像素以及其操作方法 |
| WO2010033193A2 (en) | 2008-09-16 | 2010-03-25 | Pacific Biosciences Of California, Inc. | Substrates and optical systems and methods of use thereof |
| EP2182523B1 (en) | 2008-10-31 | 2013-01-09 | CSEM Centre Suisse d'Electronique et de Microtechnique SA -Recherche et Développement | Charge sampling device and method based on a MOS-transmission line |
| US8338248B2 (en) | 2008-12-25 | 2012-12-25 | National University Corporation Shizuoka University | Semiconductor element and solid-state imaging device |
| JP5569153B2 (ja) | 2009-09-02 | 2014-08-13 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| EP2487897B1 (en) | 2009-10-05 | 2016-09-14 | National University Corporation Shizuoka University | Semiconductor element and solid-state imaging device |
| US8278728B2 (en) | 2009-10-17 | 2012-10-02 | Florida Institute Of Technology | Array of concentric CMOS photodiodes for detection and de-multiplexing of spatially modulated optical channels |
| EP3943920B1 (en) | 2010-02-19 | 2024-04-03 | Pacific Biosciences Of California, Inc. | Integrated analytical system and method for fluorescence measurement |
| US8865078B2 (en) | 2010-06-11 | 2014-10-21 | Industrial Technology Research Institute | Apparatus for single-molecule detection |
| US8618459B2 (en) | 2011-04-27 | 2013-12-31 | Aptina Imaging Corporation | Image sensor array for the back side illumination with junction gate photodiode pixels |
| WO2016069124A1 (en) | 2014-09-15 | 2016-05-06 | Board Of Regents, The University Of Texas System | Improved single molecule peptide sequencing |
| JP5794068B2 (ja) | 2011-09-16 | 2015-10-14 | ソニー株式会社 | 固体撮像素子および製造方法、並びに電子機器 |
| CA2856163C (en) | 2011-10-28 | 2019-05-07 | Illumina, Inc. | Microarray fabrication system and method |
| US9606060B2 (en) | 2012-01-13 | 2017-03-28 | California Institute Of Technology | Filterless time-domain detection of one or more fluorophores |
| US9372308B1 (en) | 2012-06-17 | 2016-06-21 | Pacific Biosciences Of California, Inc. | Arrays of integrated analytical devices and methods for production |
| US9041081B2 (en) | 2012-09-20 | 2015-05-26 | Semiconductor Components Industries, Llc | Image sensors having buried light shields with antireflective coating |
| WO2014099776A1 (en) | 2012-12-18 | 2014-06-26 | Pacific Biosciences Of California, Inc. | Illumination of optical analytical devices |
| KR102007277B1 (ko) * | 2013-03-11 | 2019-08-05 | 삼성전자주식회사 | 3차원 이미지 센서의 거리 픽셀 및 이를 포함하는 3차원 이미지 센서 |
| EP3068900B1 (en) | 2013-11-17 | 2020-01-08 | Quantum-Si Incorporated | Active-source-pixel, integrated device for rapid analysis of biological and chemical speciments |
| JP6274567B2 (ja) | 2014-03-14 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US9765395B2 (en) | 2014-04-28 | 2017-09-19 | Nanomedical Diagnostics, Inc. | System and method for DNA sequencing and blood chemistry analysis |
| WO2016022998A2 (en) | 2014-08-08 | 2016-02-11 | Quantum-Si Incorporated | Integrated device for temporal binning of received photons |
| MX2017001808A (es) | 2014-08-08 | 2018-02-08 | Quantum Si Inc | Dispositivo integrado con fuente de luz externa para el sondeo, deteccion y analisis de moleculas. |
| US9871065B2 (en) | 2014-12-22 | 2018-01-16 | Google Inc. | RGBZ pixel unit cell with first and second Z transfer gates |
| US9666748B2 (en) | 2015-01-14 | 2017-05-30 | International Business Machines Corporation | Integrated on chip detector and zero waveguide module structure for use in DNA sequencing |
| KR101828760B1 (ko) | 2015-02-09 | 2018-02-12 | 에스프로스 포토닉스 아게 | Ｔｏｆ 거리 센서 |
| EP4220256A1 (en) | 2015-03-16 | 2023-08-02 | Pacific Biosciences of California, Inc. | Analytical system comprising integrated devices and systems for free-space optical coupling |
| US10246742B2 (en) | 2015-05-20 | 2019-04-02 | Quantum-Si Incorporated | Pulsed laser and bioanalytic system |
| JP6936736B2 (ja) | 2015-05-20 | 2021-09-22 | クアンタム−エスアイ インコーポレイテッドＱｕａｎｔｕｍ−Ｓｉ Ｉｎｃｏｒｐｏｒａｔｅｄ | 時間分解発光を使用して核酸の配列を決定するための方法 |
| CN107179575B (zh) | 2016-03-09 | 2022-05-24 | 松下知识产权经营株式会社 | 光检测装置及光检测系统 |
| AU2017274412B2 (en) | 2016-06-01 | 2022-07-21 | Quantum-Si Incorporated | Pulse caller and base caller |
| CN109314123B (zh) | 2016-07-06 | 2023-06-20 | 索尼半导体解决方案公司 | 成像元件、成像元件的制造方法以及电子设备 |
| US10283928B2 (en) | 2016-12-16 | 2019-05-07 | Quantum-Si Incorporated | Compact mode-locked laser module |
| EP3555591B1 (en) | 2016-12-16 | 2022-07-06 | Quantum-Si Incorporated | Optical coupler and waveguide system |
| JP7050068B2 (ja) * | 2016-12-16 | 2022-04-07 | クアンタム－エスアイ インコーポレイテッド | コンパクトなビーム成形およびステアリングアセンブリ |
| MX2019007530A (es) | 2016-12-22 | 2019-08-16 | Quantum Si Inc | Fotodetector integrado con agrupamiento de pixeles directo. |
| JP7212030B2 (ja) | 2017-07-24 | 2023-01-24 | クアンタム－エスアイ インコーポレイテッド | 光拒絶フォトニック構造 |
| US20190025214A1 (en) | 2017-07-24 | 2019-01-24 | Quantum-Si Incoroprated | Hand-held, massively-parallel, bio-optoelectronic instrument |
| AU2019288394A1 (en) | 2018-06-22 | 2021-01-07 | Quantum-Si Incorporated | Integrated photodetector with charge storage bin of varied detection time |
| AU2019330042A1 (en) | 2018-08-29 | 2021-03-11 | Quantum-Si Incorporated | System and methods for detecting lifetime using photon counting photodetectors |
| WO2020264331A1 (en) | 2019-06-28 | 2020-12-30 | Quantum-Si Incorporated | Optical and electrical secondary path rejection |
| US20230223419A1 (en) | 2022-01-12 | 2023-07-13 | Quantum-Si Incorporated | Integrated sensor |
-
2021
- 2021-01-14 US US17/149,574 patent/US11869917B2/en active Active
- 2021-01-14 KR KR1020227027644A patent/KR20220139892A/ko active Search and Examination
- 2021-01-14 AU AU2021207501A patent/AU2021207501A1/en active Pending
- 2021-01-14 EP EP21706061.5A patent/EP4088320A1/en active Pending
- 2021-01-14 JP JP2022543105A patent/JP2023510577A/ja active Pending
- 2021-01-14 WO PCT/US2021/013501 patent/WO2021146473A1/en unknown
- 2021-01-14 IL IL294731A patent/IL294731A/en unknown
- 2021-01-14 CA CA3168138A patent/CA3168138A1/en active Pending
- 2021-01-14 TW TW110101499A patent/TW202143465A/zh unknown
- 2021-01-14 CN CN202180021090.0A patent/CN117178366A/zh active Pending
-
2023
- 2023-11-27 US US18/520,502 patent/US20240096924A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202143465A (zh) | 2021-11-16 |
| JP2023510577A (ja) | 2023-03-14 |
| US20240096924A1 (en) | 2024-03-21 |
| EP4088320A1 (en) | 2022-11-16 |
| CA3168138A1 (en) | 2021-07-22 |
| US20210217800A1 (en) | 2021-07-15 |
| IL294731A (en) | 2022-09-01 |
| AU2021207501A1 (en) | 2022-09-08 |
| WO2021146473A1 (en) | 2021-07-22 |
| US11869917B2 (en) | 2024-01-09 |
| CN117178366A (zh) | 2023-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220139892A (ko) | 수명 특성화를 위한 통합 센서 | |
| US11804499B2 (en) | Optical and electrical secondary path rejection | |
| US20230223419A1 (en) | Integrated sensor | |
| US20210318238A1 (en) | Integrated sensor with reduced skew | |
| KR20230093003A (ko) | 순차적으로 결합된 전하 저장소를 갖는 집적 회로 및 연관된 기술들 | |
| KR20220140523A (ko) | 수명 플러스 스펙트럼 특성화를 위한 센서 | |
| KR20220148273A (ko) | 다차원 신호 분석을 위한 통합 센서 | |
| US20220190012A1 (en) | Integrated circuit with improved charge transfer efficiency and associated techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |