KR20220138665A - 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법 - Google Patents

원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법 Download PDF

Info

Publication number
KR20220138665A
KR20220138665A KR1020210044610A KR20210044610A KR20220138665A KR 20220138665 A KR20220138665 A KR 20220138665A KR 1020210044610 A KR1020210044610 A KR 1020210044610A KR 20210044610 A KR20210044610 A KR 20210044610A KR 20220138665 A KR20220138665 A KR 20220138665A
Authority
KR
South Korea
Prior art keywords
oxide
hydrogen
oxidizer
protective layer
threshold voltage
Prior art date
Application number
KR1020210044610A
Other languages
English (en)
Other versions
KR102563859B1 (ko
Inventor
김형준
남태욱
이유진
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020210044610A priority Critical patent/KR102563859B1/ko
Publication of KR20220138665A publication Critical patent/KR20220138665A/ko
Application granted granted Critical
Publication of KR102563859B1 publication Critical patent/KR102563859B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 실시예들은 원자층 증착(Atomic Layer Deposition, ALD) 공정을 이용하여 박막의 조성을 인위적으로 조절하여 형성한 이중 보호층을 통해 대상 소자의 전기적 특성을 최대한 유지하면서 수소를 차단하고 유입을 제어할 수 있는 수소 차단 제어막 형성 방법 및 수소 차단 제어막을 제공한다.

Description

원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법 {METHOD FOR FORMING HIGH-EFFICIENCY HYDROGEN BARRIER　CONTROL FILM THROUGH ARTIFICIAL COMPOSITION CONTROL IN THIN FILM BASED ON ATOMIC LAYER DEPOSITION}
본 발명이 기술 분야는 원자층 증착 기반의 수소 차단 제어막 형성 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
산화물 기반 트랜지스터 소자는 빛, 산소(oxygen), 수소(hydrogen) 및 수분(moisture)과 같은 외부 환경에 의해 전기적 특성이 크게 변화한다. 산화물 기반 트랜지스터 소자에서 외부 요인에 의한 전기적 특성 변화 연구가 다양하게 진행되어 왔다.
다른 요소에 비해 수소가 미치는 영향에 대한 정확한 원인은 아직 밝혀지지 않은 실정이다. 수소 원소의 크기가 작아 박막 내 수소의 양과 존재 형태 등을 측정하기 어렵고, 그에 따라 수소의 유무에 따른 소자의 특성에 대한 종합적 연구가 광범위하게 이루어지지 않았기 때문이다. 현재로썬 거의 모든 연구가 수소가 전체 소자의 전기적 특성에 미치는 영향에 집중되어 있을 뿐, 이를 막을 수 있는 연구에 대해선 진행된 바가 거의 없다.
US 2019-0035626 (2019.01.31) KR 10-2139077 (2020.07.23) KR 10-2014-0132782 (2014.11.19)
본 발명의 실시예들은 원자층 증착(Atomic Layer Deposition, ALD) 공정을 이용하여 박막의 조성을 인위적으로 조절하여 형성한 이중 보호층을 통해 대상 소자의 전기적 특성을 최대한 유지하면서 수소를 차단하고 유입을 제어하는 데 발명의 주된 목적이 있다.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.
본 실시예의 일 측면에 의하면, 원자층 증착(Atomic Layer Deposition, ALD) 공정 기반의 수소 차단 제어막 형성 방법에 있어서, 상기 ALD 공정을 적용하여 저온에서 제1 산화제 기반의 제1 산화제-산화물을 이용하여 대상체에 제1 보호층을 형성하는 단계; 및 상기 ALD 공정을 적용하여 저온에서 제2 산화제 기반의 제2 산화제-산화물을 이용하여 상기 제1 보호층에 제2 보호층을 형성하는 단계를 포함하는 ALD 공정 기반의 수소 차단 제어막 형성 방법을 제공한다.
상기 제1 보호층과 상기 제2 보호층은 적층 구조로 형성될 수 있다.
상기 대상체에 대해서 상태 밀도(Density Of States, DOS)를 기준으로 상기 적층 구조로 형성된 상기 제1 보호층과 상기 제2 보호층의 수소 차단 정도를 수치적으로 출력할 수 있다.
본 실시예의 다른 측면에 의하면, 대상체에 형성되는 제1 산화제 기반의 제1 산화제-산화물을 포함하는 제1 보호층; 및 상기 제1 보호층에 형성된 제2 산화제 기반의 제2 산화제-산화물을 포함하는 제2 보호층을 포함하는 수소 차단 제어막을 제공한다.
상기 제1 보호층과 상기 제2 보호층은 원자층 증착(Atomic Layer Deposition, ALD) 공정을 기반으로 적층 구조로 형성될 수 있다.
상기 제1 산화제는 오존(O3)을 포함하고, 상기 제1 산화제-산화물은 오존-산화물을 포함할 수 있다.
상기 제2 산화제는 물(H2O)을 포함하고, 상기 제2 산화제-산화물은 물-산화물을 포함할 수 있다.
상기 산화물은 알루미늄 산화물, 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 타이타늄 산화물, 아연 산화물, 또는 복합 산화물을 적용할 수 있다.
상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되면, C-O 화학종이 수소 원자와 반응하여 C-OH 화학종을 생성하는 방식을 통해 수소를 트랩할 수 있다.
상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, C-OH 화학종이 수소 원자와 반응하여 C-O 화학종을 생성하고 수소를 배출할 수 있다.
상기 제1 산화제-산화물을 포함하는 제1 보호층은 상기 대상체의 문턱 전압을 양의 방향으로 이동시킬 수 있다.
상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되더라도, 상기 대상체는 문턱 전압을 유지할 수 있다.
상기 제2 산화제-산화물을 포함하는 제2 보호층은 상기 대상체의 문턱 전압을 음의 방향으로 이동시킬 수 있다.
상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, 상기 대상체는 문턱 전압을 음의 방향으로 이동시킬 수 있다.
상기 제1 산화제-산화물과 상기 제2 산화제-산화물은 상기 대상체의 문턱 전압을 서로 반대 방향으로 이동시켜서 채널로서의 특성 변화를 방지할 수 있다.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 원자층 증착(Atomic Layer Deposition, ALD) 공정을 이용하여 박막의 조성을 인위적으로 조절하여 형성한 이중 보호층을 통해 대상 소자의 전기적 특성을 최대한 유지하면서 수소를 차단하고 유입을 제어할 수 있는 효과가 있다.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.
도 1은 본 발명의 일 실시예에 따른 수소 차단 제어막 방법을 예시한 흐름도이다.
도 2는 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 나타내는 도면이다.
도 4 및 도 5는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 전달 곡선(transfer curve)을 예시한 도면이다.
도 6은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 문턱 전압 변화를 예시한 도면이다.
도 7 내지 도 9은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 PBTS(Positive Bias Temperature Stress) 결과를 예시한 도면이다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 DOS(Density Of States)를 예시한 도면이다.
도 13은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 반응 메커니즘을 예시한 도면이다.
도 14는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 XPS(X-ray Photoelectron Spectroscopy) 결과를 예시한 도면이다.
도 15는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 FT-IR(Fourier Transform Infrared Spectroscopy) 결과를 예시한 도면이다.
도 16 및 도 17은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 수소 거동 메커니즘을 예시한 도면이다.
도 18 및 도 19는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 SIMS(Secondary Ion Mass Spectrometry) 결과를 예시한 도면이다.
도 20은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 문턱 전압 변화를 예시한 도면이다.
도 21은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 PBTS(Positive Bias Temperature Stress) 결과를 예시한 도면이다.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.
수소는 채널 등의 반도체에 두 가지 경로로 유입될 수 있다. 수소는 후속 공정(소자 집적 전, 채널층 바로 위 적층 공정에서 수소 발생 환경)에서 유입되거나, 또는 외부 환경(전체 소자의 집적 후, 수소가 많은 외부 환경)에서 유입될 수 있다.
수소가 채널 내로 유입되면, 비저항(resistivity) 감소 등과 같은 소자 특성 저하를 초래할 수 있다. 외부 환경에 의해 채널 층에 수소 도핑이 되면, 채널층 내에 캐리어 농도(carrier concentration)가 변하고, 이로 인해 전체 트랜지스터의 전기적 특성이 변화할 수 있다.
수소는 그 크기가 매우 작기 때문에 단순히 밀도가 높은 박막만으로는 우수한 차단 능력 확보가 어렵다. 반면 수소는 높은 전기음성도를 가지는 다양한 원소와 결합한 형태로 존재할 수 있기 때문에, 이를 적절히 이용하면 수소를 효과적으로 차단할 수 있다.
본 실시예는 원자층 증착(Atomic Layer Deposition, ALD)을 이용하여 수소 차단 제어막을 형성한다.
원자층 증착(Atomic Layer Deposition, ALD)은 전구체와 반응체가 순차적으로 분사되어, 기판 표면에서의 자기 제한적 표면 반응 (Self-Limiting Reaction)을 통해 형성되는 공정으로, 나노미터 두께의 박막을 형성할 수 있다. 에너지 플라즈마(energetic plasma)를 소스로 사용하는 스퍼터(sputter) 대비, 상대적으로 에너지가 낮은 화학적 반응을 이용하므로, 하부 소자/기판 데미지를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 수소 차단 제어막 방법을 예시한 흐름도이다.
원자층 증착(Atomic Layer Deposition, ALD) 공정 기반의 수소 차단 제어막 형성 방법은, ALD 공정을 적용하여 저온에서 제1 산화제 기반의 제1 산화제-산화물을 이용하여 대상체에 제1 보호층을 형성하는 단계(S10) 및 ALD 공정을 적용하여 저온에서 제2 산화제 기반의 제2 산화제-산화물을 이용하여 제1 보호층에 제2 보호층을 형성하는 단계(S20)를 포함한다.
ALD 공정 기반의 수소 차단 제어막 형성 방법은 제1 보호층과 제2 보호층을 적층 구조로 형성한다.
ALD 공정 기반의 수소 차단 제어막 형성 방법은 대상체에 대해서 상태 밀도(Density Of States, DOS)를 기준으로 적층 구조로 형성된 제1 보호층과 제2 보호층의 수소 차단 정도를 수치적으로 출력한다.
제1 산화제는 오존(O3)을 포함하고, 제2 산화제는 물(H2O)을 포함할 수 있다. 산화물은 알루미늄 산화물, 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 타이타늄 산화물, 아연 산화물, 또는 복합 산화물을 적용할 수 있다. 이는 예시일 뿐이며 다른 산화물이 적용될 수 있다. 제1 산화제-산화물은 오존-산화물을 포함할 수 있고, 제2 산화제-산화물은 물-산화물을 포함할 수 있다.
제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되면, C-O 화학종이 수소 원자와 반응하여 C-OH 화학종을 생성하는 방식을 통해 수소를 트랩한다.
제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, C-OH 화학종이 수소 원자와 반응하여 C-O 화학종을 생성하고 수소를 배출한다.
제1 산화제-산화물을 포함하는 제1 보호층은 대상체의 문턱 전압을 양의 방향으로 이동시킨다. 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되더라도, 대상체는 문턱 전압을 유지한다.
제2 산화제-산화물을 포함하는 제2 보호층은 대상체의 문턱 전압을 음의 방향으로 이동시킨다. 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, 대상체는 문턱 전압을 음의 방향으로 이동시킨다.
제1 산화제-산화물과 제2 산화제-산화물은 적층 구조를 통해 대상체의 문턱 전압을 서로 반대 방향으로 이동시켜서 채널로서의 특성 변화를 방지한다.
도 2는 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시한 도면이다.
수소 차단 제어막(100)은 제1 보호층(210) 및 제2 보호층(220)을 포함한다.
제1 보호층(210)은 대상체(100)의 표면에 형성되며, 제1 산화제 기반의 제1 산화제-산화물을 포함한다.
제2 보호층(220)은 제1 보호층(210) 위에 형성되며, 제2 산화제 기반의 제2 산화제-산화물을 포함한다.
제1 보호층(210)과 제2 보호층(220)은 원자층 증착(Atomic Layer Deposition, ALD) 공정을 기반으로 적층 구조로 형성된다.
제1 산화제는 오존(O3)을 포함하고, 제2 산화제는 물(H2O)을 포함할 수 있다. 산화물은 알루미늄 산화물, 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 타이타늄 산화물, 아연 산화물, 또는 복합 산화물을 적용할 수 있다. 이는 예시일 뿐이며 다른 산화물이 적용될 수 있다. 제1 산화제-산화물은 오존-산화물을 포함할 수 있고, 제2 산화제-산화물은 물-산화물을 포함할 수 있다.
제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되면, C-O 화학종이 수소 원자와 반응하여 C-OH 화학종을 생성하는 방식을 통해 수소를 트랩한다.
제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, C-OH 화학종이 수소 원자와 반응하여 C-O 화학종을 생성하고 수소를 배출한다.
제1 산화제-산화물을 포함하는 제1 보호층은 대상체의 문턱 전압을 양의 방향으로 이동시킨다. 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되더라도, 대상체는 문턱 전압을 유지한다.
제2 산화제-산화물을 포함하는 제2 보호층은 대상체의 문턱 전압을 음의 방향으로 이동시킨다. 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, 대상체는 문턱 전압을 음의 방향으로 이동시킨다.
제1 산화제-산화물과 제2 산화제-산화물은 대상체의 문턱 전압을 서로 반대 방향으로 이동시켜서 채널로서의 특성 변화를 방지한다.
도 3은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 나타내는 도면이다.
산화물인 Al2O3는 저온에서 증착이 가능하며, 사용하는 산화제 종류에 따라 박막 내 조성을 변화시킬 수 있다. 저온에서 두 종류의 산화제(H2O 및 O3)를 이용하여, 박막 내 조성을 인위적으로 조절하고, 이를 이용하여 수소를 효과적으로 차단할 수 있는 박막을 확보할 수 있다.
도 3을 참조하면, 이중층으로 형성된 O3-Al2O3와 H20-Al2O3를 예로 들어 설명한다. 이는 예시일 뿐이며, 제1 산화제-산화물로 다른 오존-산화물이 적용될 수 있고, 제2 산화제-산화물로 물-산화물이 적용될 수 있다. 대상체 역시 IGZO(Indium Gallium Zinc Oxide) 뿐만 아니라 요구되는 설계에 따라 수소 차단이 필요한 다른 소자가 적용될 수 있다.
도 4 및 도 5는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 전달 곡선을 예시한 도면이다. 도 4는 수소 차단층이 없는 대상 소자 및 H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 전달 곡선을 나타낸다. 도 5는 수소 차단층이 없는 대상 소자 및 O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 전달 곡선을 나타낸다.
도 6은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 문턱 전압 변화를 예시한 도면이다. 도 6은 수소 차단층이 없는 대상 소자, H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자, O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 문턱 전압 변화를 예시한 도면이다.
수소 처리 전/후 문턱 전압(threshold voltage, Vth)의 변화를 관찰함으로써, 각 박막의 수소 차단 능력을 평가할 수 있다. 그 결과, H2O-Al2O3를 증착한 소자는 수소를 차단하지 못하여 Vth의 음의 방향 이동(negative shift)가 일어나는 것을 관찰할 수 있으나, O3-Al2O3를 증착한 소자는 수소 처리 전/후의 Vth shift 변화량이 매우 미미하였다. 이는 O3-Al2O3이 수소를 효과적으로 차단하여 소자 특성에 영향을 주지 않은 것을 의미한다.
도 7 내지 도 9은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 PBTS(Positive Bias Temperature Stress) 결과를 예시한 도면이다. 도 7은 수소 차단층이 없는 대상 소자를 수소 처리한 후 PBTS 결과를 나타낸다. 도 8은 H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 PBTS 결과를 나타낸다. 도 9는 O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 PBTS 결과를 나타낸다.
PBTS(positive bias temperature stress) test를 이용하여 각 박막 적용에 따른 소자의 안정도(stability) 특성을 확인한 결과 H2O-Al2O3는 매우 저하된 안정도 특성을 보이는 반면, O3-Al2O3가 적용된 소자는 시간 경과에 따라 문턱 전압 이동량이 거의 없는 매우 우수한 안정도 특성을 보인다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 DOS(Density Of States)를 예시한 도면이다. 도 10은 수소 차단층이 없는 대상 소자를 수소 처리한 후 DOS를 나타낸다. 도 11은 H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 DOS를 나타낸다. 도 12는 O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 DOS를 나타낸다.
수소가 소자의 안정도에 미치는 영향 및 각 산화물 박막의 역할을 확인하기 위해, Photo-excited charge collection spectroscopy (PECCS) 측정을 진행하였다. PECCS 측정을 통해 대상 소자 내 갭 상태(gap state)의 density-of-states (DOS) profile을 자세히 관찰 가능하다. 측정 결과, 기존 pristine 소자 내에 존재하던 산소 공공 (oxygen vacancies) 트랩(trap)이 수소의 유입으로 패시베이션(passivation)되어 줄어든 것을 볼 수 있다. 그러나 H2O-Al2O3가 적용된 소자는 오히려 수소 처리 후 산소 공공 (oxygen vacancies) 트랩이 증가되어, 수소의 유입을 차단하지 못한 것을 확인할 수 있다. 반면 O3-Al2O3가 적용된 소자는 수소 처리 전/후 대상 소자 내 DOS profile에 변화가 없는 것으로 보아, 우수한 수소 차단 능력을 보여줌을 확인할 수 있다.
도 10 내지 도 12를 참조하여 각 박막에 수소 처리를 진행하였을 때 나타나는 반응 메커니즘을 추론할 수 있다.
도 13은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 반응 메커니즘을 예시한 도면이다. 도 13은 도 10 내지 도 12를 참조하여 수소 차단층이 없는 대상 소자, H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자, O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자를 수소 처리 전/후 반응 메커니즘을 나타낸다.
도 14는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 XPS(X-ray Photoelectron Spectroscopy) 결과를 예시한 도면이다. 도 14는 H20-Al2O3을 단일 수소 차단층으로 형성한 대상 소자, O3-Al2O3을 단일 수소 차단층으로 형성한 대상 소자의 화학적 조성을 나타낸다.
산화제 종류에 따라 상반된 수소 차단 능력을 보이는 이유를 규명하기 위해, 두 박막의 화학적 조성 분석을 진행하였다. XPS 측정 결과, H2O-Al2O3 내에는 C-OH 화학종(species)이 존재하는 반면, O3-Al2O3 내에는 주로 C-O 화학종이 존재하는 것을 확인할 수 있다.
도 15는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 FT-IR(Fourier Transform Infrared Spectroscopy) 결과를 예시한 도면이다.
FT-IR 측정을 통하여 수소 처리 전/후 탄소 화학종(carbon species)의 변화를 살펴본 결과, H2O-Al2O3 내에서는 수소 처리 후 C-OH가 감소하고, O3-Al2O3 내에서는 수소 처리 후 C-O 화학종이 줄고 C-OH 화학종이 늘어난 것을 확인하였다. 이를 통해 각 박막 내 수소 거동 메커니즘을 유추한 결과, H2O-Al2O3 내에서는 존재하던 C-OH 화학종과 유입된 수소 원자가 반응(C-OH + H -> C-O + H2)하여 오히려 대상 소자로의 수소 유입이 많아지는 반면 O3-Al2O= 내에서는 존재하던 C-O 화학종과 수소 원자가 반응(C-O + H -> C-OH)하여 수소를 트랩하는 역할을 하는 것을 확인할 수 있다.
도 14 및 도 15를 참조하여 각 박막에 수소 처리를 진행하였을 때 나타나는 수소 거동 메커니즘을 추론할 수 있다.
도 16 및 도 17은 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 수소 거동 메커니즘을 예시한 도면이다. 도 18 및 도 19는 본 발명의 다른 실시예들에 따른 수소 차단 제어막을 예시적으로 구현한 것의 SIMS(Secondary Ion Mass Spectrometry) 결과를 예시한 도면이다.
SIMS 분석을 통해 상기 추론한 수소 거동 메커니즘을 명확히 확인할 수 있다.
도 20은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 문턱 전압 변화를 예시한 도면이다. 도 21은 본 발명의 다른 실시예에 따른 수소 차단 제어막을 예시적으로 구현한 것을 수소 처리한 후 PBTS(Positive Bias Temperature Stress) 결과를 예시한 도면이다. 도 20 및 도 21은 O3-Al2O3와 H20-Al2O3을 이중 수소 차단층으로 형성한 대상 소자를 수소 처리한 후 결과를 나타낸다.
H2O-Al2O3과 O3-Al2O3를 단독적으로 대상 소자(예시에서는 a-IGZO TFT가 예시되어 있으나 다른 소자 적용도 가능) 위에 증착했을 때, H2O는 수소 원자 유입으로 인해 증착만으로 문턱 전압에 대해 음의 방향 이동(Vth negative shift)를 야기시켰으며, O3는 산소 라디칼(oxygen radical)이 대상 소자의 산소 공공(oxygen vacancies)을 채움으로써 캐리어 농도(carrier concentration)를 감소시켜 문턱 전압에 대해 양의 방향 이동(Vth positive shift)를 야기한 바 있다. 따라서 대상 소자의 특성을 최대한 유지하면서도, 우수한 수소 차단 능력을 보이는 수소 차단막 확보를 위해 H2O-Al2O3 및 O3-Al2O3를 적층 구조로 구현한 이중 구조의 산화물 박막을 사용한다.
이중 구조의 산화제-산화물 박막은 기존의 소자 특성을 유지하면서도 수소 유입에 대해 우수한 안정도 특성을 갖는다.
본 실시예들은 원자층 증착(ALD)을 이용하여 박막 내 조성을 인위적으로 조절하고, 이를 이용하여 수소를 효과적으로 차단한다. 본 명세서에 예시던 a-IGZO TFT 뿐만 아니라 수소의 유입을 막고자 하는 모든 반도체, 디스플레이 패널 등에 적용될 수 있다.
도 1에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 1에 기재된 순서를 일부 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 원자층 증착(Atomic Layer Deposition, ALD) 공정 기반의 수소 차단 제어막 형성 방법에 있어서,
    상기 ALD 공정을 적용하여 저온에서 제1 산화제 기반의 제1 산화제-산화물을 이용하여 대상체에 제1 보호층을 형성하는 단계; 및
    상기 ALD 공정을 적용하여 저온에서 제2 산화제 기반의 제2 산화제-산화물을 이용하여 상기 제1 보호층에 제2 보호층을 형성하는 단계를 포함하는 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  2. 제1항에 있어서,
    상기 제1 보호층과 상기 제2 보호층은 적층 구조로 형성되는 것을 특징으로 하는 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  3. 제1항에 있어서,
    상기 대상체에 대해서 상태 밀도(Density Of States, DOS)를 기준으로 상기 적층 구조로 형성된 상기 제1 보호층과 상기 제2 보호층의 수소 차단 정도를 수치적으로 출력하는 것을 특징으로 하는 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  4. 제1항에 있어서,
    상기 제1 산화제는 오존(O3)을 포함하고, 상기 제1 산화제-산화물은 오존-산화물을 포함하고,
    상기 제2 산화제는 물(H2O)을 포함하고, 상기 제2 산화제-산화물은 물-산화물을 포함하는 것을 특징으로 하는 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  5. 제1항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되면, C-O 화학종이 수소 원자와 반응하여 C-OH 화학종을 생성하는 방식을 통해 수소를 트랩하고,
    상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, C-OH 화학종이 수소 원자와 반응하여 C-O 화학종을 생성하고 수소를 배출하는 것을 특징으로 하는 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  6. 제1항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층은 상기 대상체의 문턱 전압을 양의 방향으로 이동시키는 것을 특징으로 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  7. 제1항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되더라도, 상기 대상체는 문턱 전압을 유지하는 것을 특징으로 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  8. 제1항에 있어서,
    상기 제2 산화제-산화물을 포함하는 제2 보호층은 상기 대상체의 문턱 전압을 음의 방향으로 이동시키는 것을 특징으로 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  9. 제1항에 있어서,
    상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, 상기 대상체는 문턱 전압을 음의 방향으로 이동시키는 것을 특징으로 ALD 공정 기반의 수소 차단 제어막 형성 방법.
  10. 제1항에 있어서,
    상기 제1 산화제-산화물과 상기 제2 산화제-산화물은 상기 대상체의 문턱 전압을 서로 반대 방향으로 이동시켜서 채널로서의 특성 변화를 방지하는 것을 특징으로 하는 수소 차단 제어막.
  11. 대상체에 형성되는 제1 산화제 기반의 제1 산화제-산화물을 포함하는 제1 보호층; 및
    상기 제1 보호층에 형성된 제2 산화제 기반의 제2 산화제-산화물을 포함하는 제2 보호층을 포함하는 수소 차단 제어막.
  12. 제11항에 있어서,
    상기 제1 보호층과 상기 제2 보호층은 원자층 증착(Atomic Layer Deposition, ALD) 공정을 기반으로 적층 구조로 형성되는 것을 특징으로 하는 수소 차단 제어막.
  13. 제11항에 있어서,
    상기 제1 산화제는 오존(O3)을 포함하고, 상기 제1 산화제-산화물은 오존-산화물을 포함하고,
    상기 제2 산화제는 물(H2O)을 포함하고, 상기 제2 산화제-산화물은 물-산화물을 포함하는 것을 특징으로 하는 수소 차단 제어막.
  14. 제11항에 있어서,
    상기 산화물은 알루미늄 산화물, 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 타이타늄 산화물, 아연 산화물, 또는 복합 산화물을 적용하는 것을 특징으로 하는 수소 차단 제어막.
  15. 제11항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되면, C-O 화학종이 수소 원자와 반응하여 C-OH 화학종을 생성하는 방식을 통해 수소를 트랩하고,
    상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, C-OH 화학종이 수소 원자와 반응하여 C-O 화학종을 생성하고 수소를 배출하는 것을 특징으로 하는 수소 차단 제어막.
  16. 제11항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층은 상기 대상체의 문턱 전압을 양의 방향으로 이동시키는 것을 특징으로 하는 수소 차단 제어막.
  17. 제11항에 있어서,
    상기 제1 산화제-산화물을 포함하는 제1 보호층이 수소에 노출되더라도, 상기 대상체는 문턱 전압을 유지하는 것을 특징으로 하는 수소 차단 제어막.
  18. 제11항에 있어서,
    상기 제2 산화제-산화물을 포함하는 제2 보호층은 상기 대상체의 문턱 전압을 음의 방향으로 이동시키는 것을 특징으로 하는 수소 차단 제어막.
  19. 제11항에 있어서,
    상기 제2 산화제-산화물을 포함하는 제2 보호층이 수소에 노출되면, 상기 대상체는 문턱 전압을 음의 방향으로 이동시키는 것을 특징으로 하는 수소 차단 제어막.
  20. 제11항에 있어서,
    상기 제1 산화제-산화물과 상기 제2 산화제-산화물은 상기 대상체의 문턱 전압을 서로 반대 방향으로 이동시켜서 채널로서의 특성 변화를 방지하는 것을 특징으로 하는 수소 차단 제어막.
KR1020210044610A 2021-04-06 2021-04-06 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법 KR102563859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210044610A KR102563859B1 (ko) 2021-04-06 2021-04-06 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210044610A KR102563859B1 (ko) 2021-04-06 2021-04-06 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법

Publications (2)

Publication Number Publication Date
KR20220138665A true KR20220138665A (ko) 2022-10-13
KR102563859B1 KR102563859B1 (ko) 2023-08-03

Family

ID=83599360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210044610A KR102563859B1 (ko) 2021-04-06 2021-04-06 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법

Country Status (1)

Country Link
KR (1) KR102563859B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058959A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 제조 방법
KR20130075657A (ko) * 2011-12-27 2013-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140132782A (ko) 2013-05-06 2014-11-19 전북대학교산학협력단 수동/능동 하이브리드 차단층을 포함하는 수소투과 차단막
KR20160047619A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US20190035626A1 (en) 2012-07-17 2019-01-31 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film
KR102139077B1 (ko) 2018-05-03 2020-07-29 한국화학연구원 기체 차단용 필름 및 이의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058959A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 제조 방법
KR20130075657A (ko) * 2011-12-27 2013-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20190035626A1 (en) 2012-07-17 2019-01-31 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor thin film, and method for producing oxide semiconductor thin film
KR20140132782A (ko) 2013-05-06 2014-11-19 전북대학교산학협력단 수동/능동 하이브리드 차단층을 포함하는 수소투과 차단막
KR20160047619A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR102139077B1 (ko) 2018-05-03 2020-07-29 한국화학연구원 기체 차단용 필름 및 이의 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.L. Caballero, et al., "Study of Al2O3 thin films by ALD using H2O and O3 as oxygen source for waveguide applications.".Science direct,optical materials,pp.1-7 (2020.8.) 1부.* *
F. Campabadal, et al., "Comparison between Al2O3 thin films grown by ALD using H2O or O3 as oxidant source.".IEEE,Proceedings of the 8th Spanish Conference,pp.1-4 (2011.2.) 1부.* *

Also Published As

Publication number Publication date
KR102563859B1 (ko) 2023-08-03

Similar Documents

Publication Publication Date Title
Kaviani et al. Interactions of hydrogen with amorphous hafnium oxide
JP6041281B2 (ja) 電界効果トランジスタ
Bonilla et al. Potassium ions in SiO2: electrets for silicon surface passivation
Kerr et al. Preparation of gallium nitride surfaces for atomic layer deposition of aluminum oxide
Spassov et al. Hole and electron trapping in HfO2/Al2O3 nanolaminated stacks for emerging non-volatile flash memories
Suvanam et al. Improved interface and electrical properties of atomic layer deposited Al2O3/4H-SiC
Hsain et al. Reduced fatigue and leakage of ferroelectric TiN/Hf0. 5Zr0. 5O2/TiN capacitors by thin alumina interlayers at the top or bottom interface
KR102563859B1 (ko) 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법
Kim et al. Analysis of HfO2 charge trapping layer characteristics after UV treatment
WO2016079498A1 (en) Dielectric barrier layer
Paskaleva et al. Structural and dielectric properties of Ru-based gate/Hf-doped Ta2O5 stacks
Jiang et al. Modulation of interfacial and electrical properties of HfGdO/GaAs gate stacks by ammonium sulfide passivation and rapid thermal annealing
Fröhlich et al. Post-deposition processing and oxygen content of TiO2-based capacitors
Renz et al. Development of high-quality gate oxide on 4H-SiC using atomic layer deposition
KR101455263B1 (ko) 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법
Bhuyian et al. Reliability of ALD Hf1-xZrxO2 Deposited by Intermediate Annealing or Intermediate Plasma Treatment
Liu et al. Effects of low temperature O2 treatment on the electrical characteristics of amorphous LaAlO3 films by atomic layer deposition
Kim et al. Atomistic insights on hydrogen plasma treatment for stabilizing High-k/Si interface
Lee Interface Engineering of Ferroelectric Hf0. 5Zr0. 5O2 Metal-Ferroelectric-Metal Capacitors.
Maikap et al. HfO2/HfAlO/HfO2 nanolaminate charge trapping layers for high-performance nonvolatile memory device applications
Chakrabarti et al. Investigation of Tunneling Current in $\hbox {SiO} _ {2}/\hbox {HfO} _ {2} $ Gate Stacks for Flash Memory Applications
Spassov et al. Impact of γ Radiation on Charge Trapping Properties of Nanolaminated HfO 2/Al 2 O 3 ALD Stacks
Zhu et al. Effects of gamma-ray irradiation on material and electrical properties of AlN gate dielectric on 4H-SiC
Kim et al. Effect of buffer layer for HfO2 gate dielectrics grown by remote plasma atomic layer deposition
KR101160450B1 (ko) 후속의 ｎｈ₃열처리를 이용한 하프늄옥사이드 산화막의 결정화 조절방법 및 불순물 확산 억제층 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant