KR20220137960A - 극성 기록 메모리 셀에 대한 가변 극성 판독 동작 - Google Patents
극성 기록 메모리 셀에 대한 가변 극성 판독 동작 Download PDFInfo
- Publication number
- KR20220137960A KR20220137960A KR1020227030867A KR20227030867A KR20220137960A KR 20220137960 A KR20220137960 A KR 20220137960A KR 1020227030867 A KR1020227030867 A KR 1020227030867A KR 20227030867 A KR20227030867 A KR 20227030867A KR 20220137960 A KR20220137960 A KR 20220137960A
- Authority
- KR
- South Korea
- Prior art keywords
- read
- polarity
- memory cell
- voltage
- memory
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 27
- 150000004770 chalcogenides Chemical class 0.000 claims description 16
- 230000011664 signaling Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 230000008093 supporting effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- -1 arsenic Chemical class 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 위한 방법들, 시스템들, 및 디바이스들이 설명된다. 메모리 셀들은 상이한 극성들의 기록 전압들을 메모리 셀들에 인가하는 것에 기초하여 상이한 논리 값들을 저장하도록 프로그래밍될 수 있다. 메모리 디바이스는 메모리 셀들에 판독 전압들을 인가하는 것에 기초하여 논리 값들을 판독할 수 있고, 판독 전압들의 극성은 적어도 몇몇 판독 전압들이 하나의 극성을 갖고 적어도 몇몇 기록 전압들이 또 다른 극성을 갖도록 변할 수 있다. 판독 전압 극성은 랜덤하게 또는 패턴에 따라 변할 수 있고, 메모리 디바이스에 의해 또는 메모리 디바이스에 대한 호스트 디바이스에 의해 제어될 수 있다.
Description
교차 참조
본 특허 출원은 2020년 2월 21일자로 출원된 Tortorelli 외의 "VARYING-POLARITY READ OPERATIONS FOR POLARITY-WRITTEN MEMORY CELLS"라는 명칭의 미국 특허 출원 제16/797,432호의 우선권을 주장하며, 이는 이의 양수인에게 양도되고, 본원에 그 전문이 명시적으로 원용된다.
기술분야
본 기술분야는 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들에 관한 것이다.
다음은 일반적으로 하나 이상의 메모리 시스템, 그리고 더 구체적으로는 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들에 관한 것이다.
메모리 디바이스들은 컴퓨터들, 무선 통신 디바이스들, 카메라들, 디지털 디스플레이들 등과 같은 다양한 전자 디바이스들에 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스 내의 메모리 셀들을 다양한 상태들로 프로그래밍함으로써 저장된다. 예를 들어, 이진 메모리 셀들은 두 개의 지원되는 상태들 - 보통 논리 1 또는 논리 0로 표기됨 - 중 하나로 프로그래밍될 수 있다. 일부 예들에서, 단일 메모리 셀은 둘보다 많은 상태들을 지원할 수 있으며, 이들 중 임의의 하나가 저장될 수 있다. 저장된 정보에 액세스하기 위해, 구성요소는 메모리 디바이스에서 적어도 하나의 저장된 상태를 판독 또는 감지할 수 있다. 정보를 저장하기 위해, 구성요소는 메모리 디바이스에 상태를 기록, 또는 프로그래밍할 수 있다.
자기 하드 디스크들, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 RAM(DRAM), 동기식 동적 RAM(SDRAM), 강유전 RAM(FeRAM), 자기 RAM(MRAM), 저항 RAM(RRAM), 플래시 메모리, 상 변화 메모리(PCM), 자기 선택 메모리, 칼코게나이드 메모리 기법들 등을 포함하여, 다양한 유형들의 메모리 디바이스들 및 메모리 셀들이 존재한다. 메모리 셀들은 휘발성 또는 비휘발성일 수 있다.
도 1은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 시스템의 예를 도시한다.
도 2는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 다이의 예를 도시한다.
도 3은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 어레이의 예를 도시한다.
도 4는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 타이밍도의 예를 도시한다.
도 5는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 블록도의 예를 도시한다.
도 6은 본 개시의 양태들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 디바이스의 블록도를 도시한다.
도 7 내지 도 9는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 방법 또는 방법들을 예시하는 흐름도들을 도시한다.
도 2는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 다이의 예를 도시한다.
도 3은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 어레이의 예를 도시한다.
도 4는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 타이밍도의 예를 도시한다.
도 5는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 블록도의 예를 도시한다.
도 6은 본 개시의 양태들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 디바이스의 블록도를 도시한다.
도 7 내지 도 9는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 방법 또는 방법들을 예시하는 흐름도들을 도시한다.
일부 메모리 셀들에 대해, 메모리 셀에 의해 저장된 논리 값은 메모리 셀을 기록(프로그래밍)하기 위해 이전에 사용된 전압의 극성에 적어도 부분적으로 따를 수 있다. 이러한 메모리 셀들은 극성 기록 또는 극성 프로그래밍 메모리 셀들로서 지칭될 수 있다. 예를 들어, 일부 칼코게나이드 기반 메모리 셀들과 같은 일부 메모리 셀들은 이들이 전도성이 되는(즉, 이들이 스위치 온되어 전류 흐름을 허용하거나 또는 적어도 임계 값 미만의 저항을 갖는) 임계 전압을 가질 수 있고, (예를 들어, 감지 구성요소에 의해 관측, 감지, 또는 달리 결정되는 바와 같은) 이러한 메모리 셀의 임계 전압은 메모리 셀을 기록하기 위해 가장 최근에 사용된 전압의 극성에 따를 수 있다. 메모리 셀들을 기록하기 위해 메모리 셀들에(예를 들어, 메모리 셀들에 걸쳐) 인가되는 전압들은 기록 전압들로서 지칭될 수 있고, 일부 경우들에서 기록 펄스들로서 지칭되는 전압 펄스들로서 인가될 수 있다.
하나의 예시적인 예로서, 양의 극성을 갖는 기록 전압을 메모리 셀에 인가하는 것은 제1 논리 값(예를 들어, 논리 1)과 연관될 수 있는 상대적으로 고 임계 전압을 메모리 셀이 갖게 할 수 있고, 음의 극성을 갖는 기록 전압을 메모리 셀에 인가하는 것은 제2 논리 값(예를 들어, 논리 0)과 연관될 수 있는 상대적으로 저 임계 전압을 메모리 셀이 갖게 할 수 있다. 본원에서의 이러한 예 및 다른 예들에서 메모리 셀의 임의의 상이한 물리적 상태들에 대한 특정 논리 값들의 그리고 상이한 극성들에 대한 양 및 음의 임의의 부여는 비제한적인 것이고, 본원에서의 교시로부터 벗어나지 않고 대체될 수 있는 것으로 이해될 것이다.
메모리 셀을 판독하기 위해, 판독 전압이 (예를 들어, 판독 펄스로서 지칭될 수 있는 전압 펄스로서) 메모리 셀에 인가될 수 있고, (판독 전압이 인가되는 동안) 판독 전압에 응답한 메모리 셀을 통한 전류의 존재 또는 부재(예를 들어, 임계량 초과, 또는 스냅백 이벤트의 존재 또는 부재의 존재)가 메모리 셀에 이전에 기록되고 이에 따라 메모리 셀에 의해 저장된 논리 값을 결정하기 위해 사용될 수 있다(예를 들어, 감지될 수 있다). 판독 전압은 메모리 셀이 저 임계 전압 상태에 있는 경우에만 판독 전압에 응답하여 전도성이 되도록, 상이한 논리 값들과 연관된 상대적으로 저 임계 전압과 상대적으로 고 임계 전압 간에 크기(예를 들어, 진폭)를 가질 수 있고, 상대적으로 저 임계치 전압과 상대적으로 고 임계 전압 간의 차이는 판독 윈도우로서 지칭될 수 있다.
일부 경우들에서, 메모리 셀에 대한 관측된(예를 들어, 감지된) 임계 전압은 메모리 셀에 대한 판독 전압의 극성과 가동(예를 들어, 가장 최근의) 기록 전압의 극성 간의 관계에 따를 수 있다. 예를 들어, 가동 기록 극성이 판독 극성과 상이했던 경우 메모리 셀은 고 임계 전압을 갖는 것으로서 감지될 수 있고, 가동 기록 극성이 판독 극성과 동일했던 경우 메모리 셀은 저 임계 전압을 갖는 것으로서 감지될 수 있다. 이에 따라, 예를 들어, 음의 극성 판독 전압이 사용되는 경우라면, 양의 극성 기록 전압이 고 임계 전압 및 대응하는 논리 값(예를 들어, 논리 1)과 연관될 수 있고, 음의 극성 기록 전압이 저 임계 전압 및 대응하는 논리 값(예를 들어, 논리 0)과 연관될 수 있고다. 일부 경우들에서, 고 임계 전압 상태는 대안적으로 설정 상태로서 지칭될 수 있고, 저 임계 전압 상태는 대안적으로 재설정 상태로서 지칭될 수 있다.
일부 경우들에서, 적어도 하나의 상태로 프로그래밍된 메모리 셀들의 임계 전압의 절대값은 시간이 지남에 따라 변할 수 있으며, 이는 드리프트로서 지칭될 수 있다. 예를 들어, 고 임계 전압 상태로 프로그래밍된 메모리 셀들의 임계 전압은 시간이 지남에 따라 아래로 드리프트하는 경향이 있어서, 이러한 메모리 셀들을 판독할 때 에러 위험을 상승시킬 수 있다(예를 들어, 메모리 셀이 고 임계 전압을 갖도록 이전에 프로그래밍되었음에도 불구하고 이러한 메모리 셀을 저 임계 전압을 갖는 것으로서 판독함). 일부 경우들에서, 모든 상태들에서의 메모리 셀들의 임계 전압들은 일 방향 또는 또 다른 방향으로 드리프트할 수 있지만, 고 임계 전압 상태로 프로그래밍된 메모리 셀들은 저 임계 전압 상태로 프로그래밍된 메모리 셀들보다 더 빠른 속도로 드리프트할 수 있다. 전압 드리프트의 더 높은 경향 또는 속도를 갖는 메모리 셀들은 이러한 메모리 셀들을 채용하는 디바이스들의 유용성 및 성능을 제한할 수 있다.
일부 경우들에서, 메모리 어레이가 동작됨에 따라, 메모리 셀이 기록 및 판독되는 사이에서 다양한 서브임계 전압들이 메모리 셀에 인가될 수 있다. 서브임계 전압은 메모리 셀의 임계 전압 미만(예를 들어, 기록 전압보다 크기가 더 작음)일 수 있지만, 그럼에도 불구하고 메모리 셀의 임계 전압이 서브임계 전압의 극성과 연관된 상태로 드리프트하게 함으로써 메모리 셀을 "소프트 프로그래밍"할 수 있다. 일 예로서, 일부 메모리 아키텍처들에서, 메모리 어레이에서의 하나의 메모리 셀은 메모리 어레이에서의 또 다른 메모리 셀이 기록 또는 판독될 때 서브임계 전압을 거칠 수 있다. 다른 메모리 셀들에 인가된 기록 또는 판독 전압들에 의해 야기되는 드리프트는 일부 경우들에서 바이어스 드리프트로서 지칭될 수 있다. 또 다른 예로서, 메모리 셀이 판독될 때, 메모리 셀이 고 임계 전압 상태에 있는 경우, 판독 전압이 메모리 셀에 인가되는 서브임계 전압의 예일 수 있다. 메모리 셀에 인가된 판독 전압들에 의해 야기되는 드리프트는 일부 경우들에서 판독 교란으로서 지칭될 수 있다.
일부 경우들에서, 극성 기록 메모리 셀들에 대해, 판독 펄스들이 동일한 극성으로 반복적으로(예를 들어, 연속적으로) 인가되는 경우, 판독 펄스들과 반대 극성의 기록 펄스들을 사용하여 이전에 기록된 메모리 셀들은 판독 펄스 극성과 연관된 상태로 드리프트할 수 있다. 이러한 경우들에서, 판독 윈도우의 크기가 감소할 수 있고, 이전에 기록된 논리 값들에 대한 의도되지 않은 변화이 발생할 수도 있다. 바이어스 드리프트, 판독 교란, 또는 다른 유사한 메커니즘들로 인한 메모리 셀 상황(예를 들어, 상태)에 대한 변화은 메모리 디바이스의 전체 성능 및 효율을 감소시킬 수 있다.
본원에서의 교시에 따르면, 판독 전압들의 극성은 때때로 양의 극성 판독 전압들을 사용하고, 다른 때에는 음의 극성 전압들을 사용하도록 변경될 수 있다. 일부 예들에서, 판독 전압들의 극성을 변경하는 것은 메모리 셀을 두 가지 상태들 중 하나로 소프트 프로그래밍하는 것(예를 들어, 메모리 셀을 주어진 극성과 연관된 상태로 프로그래밍하는 것)을 회피할 수 있다. 일부 경우들에서, 판독 펄스들의 극성은 랜덤 결정 또는 패턴(예를 들어, 교번)에 기초하여 변경될 수 있다. 예를 들어, 판독 펄스들의 극성은 일부가 하나의 극성(예를 들어, 양)이고 일부가 또 다른 극성(예를 들어, 음)이도록 변경될 수 있다. 판독 펄스 극성의 변화는 메모리 디바이스 또는 호스트 디바이스에 의해 (예를 들어, 호스트 디바이스가 극성 특정 판독 커맨드들을 발행하거나 판독 극성들을 달리 표시하는 것에 기초하여) 제어될 수 있다. 판독 펄스의 하나의 극성에 대해, 감지된 논리 값들은 직접 출력될 수 있고, 판독 펄스의 또 다른 극성에 대해서는, 상이한 극성들의 판독 펄스들을 사용하는 것의 영향을 중화하기 위해 감지된 논리 값들이 반전될 수 있다.
본원에서 설명되는 바와 같은 이러한 기술들은 동일한 메모리 셀에 걸쳐 동일한 극성의 연속적인 또는 달리 반복되는 서브임계 전압들을 회피함으로써, 당업자에 의해 이해될 수 있는 다른 이점들과 함께, 전압 드리프트 및 판독 교란의 효과들을 완화할 수 있다. 예를 들어, 비트 에러율들이 감소될 수 있거나 메모리 디바이스의 성능이 달리 개선될 수 있다. 또한, 일부 경우들에서, 전압 드리프트 및 판독 교란의 효과들을 완화하기 위한 다른 기술들(예를 들어, 가동 기록 전압 이후 경과된 시간에 기초하여 판독 전압들의 크기를 조정함)과 연관된 복잡성이 유익하게 감소되거나 완전히 회피될 수 있다.
본 개시의 특징들이 처음에 도 1 내지 도 3를 참조하여 설명되는 바에 따른 메모리 시스템들, 다이들, 및 셀들과 관련하여 설명된다. 본 개시의 특징들이 도 4 및 도 5를 참조하여 설명되는 바에 따른 타이밍도 및 블록도와 관련하여 설명된다. 추가로, 본 개시의 이들 특징들 및 다른 특징들은 도 6 내지 도 9를 참조하여 설명되는 바에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들과 관련된 장치도 및 흐름도들에 의해 도시되고 이것들을 참조하여 설명된다.
도 1은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 시스템(100)의 예를 도시한다. 시스템(100)은 호스트 디바이스(105), 메모리 디바이스(110), 및 호스트 디바이스기(105)를 메모리 디바이스(110)와 결합시키는 복수의 채널들(115)을 포함할 수 있다. 시스템(100)은 하나 이상의 메모리 디바이스를 포함할 수 있지만, 하나 이상의 메모리 디바이스(110)의 양태들은 단일 메모리 디바이스(예를 들어, 메모리 디바이스(110))와 관련하여 설명될 수 있다.
시스템(100)은 전자 디바이스, 이를테면 컴퓨팅 디바이스, 모바일 컴퓨팅 디바이스, 무선 디바이스, 그래픽 처리 디바이스, 차량, 또는 다른 시스템들의 부분들을 포함할 수 있다. 예를 들어, 시스템(100)은 컴퓨터, 랩탑 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 휴대폰, 웨어러블 디바이스, 인터넷 연결 디바이스, 차량 제어기 등의 양태들을 나타낼 수 있다. 메모리 디바이스(110)는 시스템(100)의 하나 이상의 다른 구성요소에 대한 데이터를 저장하도록 동작가능한 시스템의 구성요소일 수 있다.
시스템(100)의 적어도 부분들은 호스트 디바이스(105)의 예들일 수 있다. 호스트 디바이스(105)는 메모리를 사용하여 프로세스들을 실행하는 디바이스 내, 이를테면 가전 기기, 차량, 다른 예들 중에서도, 컴퓨팅 디바이스, 모바일 컴퓨팅 디바이스, 무선 디바이스, 그래픽 처리 디바이스, 컴퓨터, 랩탑 컴퓨터, 태블릿 컴퓨터, 스마트 폰, 휴대폰, 웨어러블 디바이스, 인터넷 연결 디바이스, 차량 제어기, 또는 일부 다른 고정식 또는 휴대용 전자 디바이스 내의 프로세서 또는 다른 회로부의 예일 수 있다. 일부 예들에서, 호스트 디바이스(105)는 외부 메모리 제어기(120)의 기능들을 구현하는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합을 지칭할 수 있다. 일부 예들에서, 외부 메모리 제어기(120)가 호스트 또는 호스트 디바이스(105)로서 지칭될 수 있다.
메모리 디바이스(110)는 시스템(100)에 의해 사용되거나 참조될 수 있는 물리적 메모리 어드레스들/공간을 제공하도록 동작가능한 독립적인 디바이스 또는 구성요소일 수 있다. 일부 예들에서, 메모리 디바이스(110)는 하나 이상의 상이한 유형의 호스트 디바이스들(105)과 함께 작동하도록 구성가능할 수 있다. 호스트 디바이스(105)와 메모리 디바이스(110) 사이의 시그널링은 신호들을 변조하기 위한 변조 기법들, 신호들을 통신하기 위한 다양한 핀 구성들, 호스트 디바이스(105) 및 메모리 디바이스(110)의 물리적 패키징을 위한 다양한 형태 인자들, 호스트 디바이스(105)와 메모리 디바이스(110) 사이의 클록 시그널링 및 동기화, 타이밍 규칙들, 또는 다른 인자들 중 하나 이상을 지원하도록 동작가능할 수 있다.
메모리 디바이스(110)는 호스트 디바이스(105)의 구성요소들에 대한 데이터를 저장하도록 동작가능할 수 있다. 일부 예들에서, 메모리 디바이스(110)는 호스트 디바이스(105)에 대해 슬레이브형 디바이스(slave-type device)로서의 역할을 할 수 있다(예를 들어, 외부 메모리 제어기(120)를 통해 호스트 디바이스(105)에 의해 제공되는 커맨드들에 응답하고 이것들을 실행함). 이러한 커맨드들은 기록 동작을 위한 기록 커맨드, 판독 동작을 위한 판독 커맨드, 리프레시 동작을 위한 리프레시 커맨드, 또는 다른 커맨드들 중 하나 이상을 포함할 수 있다.
호스트 디바이스(105)는 외부 메모리 제어기(120), 프로세서(125), 기본 입력/출력 시스템(basic input/output system, BIOS) 구성요소(130), 또는 하나 이상의 주변 구성요소나 하나 이상의 입력/출력 제어기와 같은 다른 구성요소들 중 하나 이상을 포함할 수 있다. 호스트 디바이스의 구성요소들은 버스(135)를 사용하여 서로 결합될 수 있다.
프로세서(125)는 시스템(100)의 적어도 부분들 또는 호스트 디바이스(105)의 적어도 부분들에 대한 제어 또는 다른 기능을 제공하도록 동작가능할 수 있다. 프로세서(125)는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA) 또는 다른 프로그래머블 논리 디바이스, 개별 게이트 또는 트랜지스터 논리, 개별 하드웨어 구성요소들, 또는 이들 구성요소들의 조합일 수 있다. 이러한 예들에서, 프로세서(125)는 다른 예들 중에서도 특히, 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU), 범용 GPU(GPGPU, general purpose GPU), 또는 시스템 온 칩(SoC, system on a chip)의 예일 수 있다. 일부 예들에서, 외부 메모리 제어기(120)는 프로세서(125)에 의해 또는 이의 부분으로서 구현될 수 있다.
BIOS 구성요소(130)는 시스템(100) 또는 호스트 디바이스(105)의 다양한 하드웨어 구성요소들을 초기화 및 실행할 수 있는, 펌웨어로서 동작되는 BIOS를 포함하는 소프트웨어 구성요소일 수 있다. BIOS 구성요소(130)는 또한 프로세서(125)와 시스템(100) 또는 호스트 디바이스(105)의 다양한 구성요소들 사이의 데이터 흐름을 관리할 수 있다. BIOS 구성요소(130)는 판독 전용 메모리(ROM), 플래시 메모리 또는 다른 비휘발성 메모리 중 하나 이상에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
메모리 디바이스(110)는 디바이스 메모리 제어기(155), 및 데이터 저장을 위해 요구되는 용량 또는 특정된 용량을 지원하기 위한 하나 이상의 메모리 다이(160)(예를 들어, 메모리 칩)를 포함할 수 있다. 각 메모리 다이(160)는 로컬 메모리 제어기(165)(예를 들어, 로컬 메모리 제어기(165-a), 로컬 메모리 제어기(165-b), 로컬 메모리 제어기(165-N)) 및 메모리 어레이(170)(예를 들어, 메모리 어레이(170-a), 메모리 어레이(170-b), 메모리 어레이(170-N))를 포함할 수 있다. 메모리 어레이(170)는 메모리 셀들의 집합(예를 들어, 하나 이상의 그리드, 하나 이상 뱅크, 하나 이상의 타일, 하나 이상의 섹션)일 수 있으며, 각 메모리 셀은 데이터의 적어도 1 비트를 저장하도록 동작가능하다. 두 개 이상의 메모리 다이들을 포함하는 메모리 디바이스(110)는 다중 다이 메모리 또는 다중 다이 패키지 또는 다중 칩 메모리 또는 다중 칩 패키지로서 지칭될 수 있다.
디바이스 메모리 제어기(155)는 메모리 디바이스(110)의 동작을 제어하도록 동작가능한 회로들, 논리, 또는 구성요소들을 포함할 수 있다. 디바이스 메모리 제어기(155)는 메모리 디바이스(110)가 다양한 동작들을 수행할 수 있게 하는 하드웨어, 펌웨어, 또는 명령어들을 포함할 수 있고, 메모리 디바이스(110)의 구성요소들과 관련된 커맨드들, 데이터, 또는 제어 정보를 수신, 송신, 또는 실행하도록 동작가능할 수 있다. 디바이스 메모리 제어기(155)는 외부 메모리 제어기(120), 하나 이상의 메모리 다이(160), 또는 프로세서(125) 중 하나 이상과 통신하도록 동작가능할 수 있다. 일부 예들에서, 디바이스 메모리 제어기(155)는 메모리 다이(160)의 로컬 메모리 제어기(165)와 함께 본원에서 설명되는 메모리 디바이스(110)의 동작을 제어할 수 있다.
일부 예들에서, 메모리 디바이스(110)는 호스트 디바이스(105)로부터 데이터 또는 커맨드들 또는 양자를 수신할 수 있다. 예를 들어, 메모리 디바이스(110)는 메모리 디바이스(110)가 호스트 디바이스(105)에 대한 데이터를 저장하기 위한 것임을 표시하는 기록 커맨드 또는 메모리 디바이스(110)가 메모리 다이(160)에 저장된 데이터를 호스트 디바이스에 제공하기 위한 것임을 표시하는 판독 커맨드를 수신할 수 있다.
일부 경우들에서, 호스트 디바이스(105)는 메모리 디바이스(110)에 의해 사용되는 판독 전압들의 극성을 제어할 수 있다. 예를 들어, 호스트 디바이스(105)는 제1 극성 판독 전압을 사용하여 메모리 셀들을 판독하기 위한 제1 커맨드(예를 들어, 양의 판독 커맨드) 및 제2 극성 판독 전압을 사용하여 메모리 셀을 판독하기 위한 제2 커맨드(예를 들어, 음의 판독 커맨드)와 같은 상이한 유형들의 판독 커맨드들을 발행함으로써 판독 전압들의 극성을 제어할 수 있다. 일부 그러한 경우들에서, 각 판독 커맨드는 하나 이상의 연관된 판독 전압의 극성의 표시를 포함하거나 달리 연관된다. 호스트 디바이스(105)는 판독 전압들의 극성들을 랜덤화할 수 있거나, 또는 일부 패턴(예를 들어, 교번)에 따라 판독 전압들의 극성들을 변경할 수 있다.
일부 경우들에서, 메모리 디바이스(110)(예를 들어, 메모리 디바이스(110) 내의 제어기)는 판독 전압들의 극성을 제어할 수 있다. 예를 들어, 메모리 디바이스(110)는 판독 펄스의 극성이 랜덤인 판독 전압 극성을 제어할 수 있다. 이러한 경우들에서, 메모리 디바이스(110)는 랜덤 결정에 기초하여 판독 전압에 주어진 극성을 사용하도록 결정할 수 있다. 다른 예들에서, 메모리 디바이스(110)는 판독 전압의 극성이 랜덤이 아닌 판독 전압 극성을 제어할 수 있다. 이러한 경우들에서, 메모리 디바이스(110)는 이전 판독 전압의 극성에 기초하여 판독 전압에 주어진 극성을 사용할 것을 결정할 수 있다(예를 들어, 교번 패턴과 같은 일부 패턴에 따라, 다음 판독 전압 극성이 이에 따라 패턴 및 하나 이상의 이전 판독 전압 극성에 기초하여 결정됨).
로컬(예를 들어, 메모리 다이(160)에 로컬) 메모리 제어기(165)는 메모리 다이(160)의 동작을 제어하도록 동작가능할 수 있다. 일부 예들에서, 로컬 메모리 제어기(165) 는 디바이스 메모리 제어기(155) 와 통신(예를 들어, 데이터 또는 커맨드들 또는 양자를 수신 또는 송신) 하도록 동작가능할 수 있다. 일부 예들에서, 메모리 디바이스(110)는 디바이스 메모리 제어기(155)를 포함하지 않을 수 있고, 로컬 메모리 제어기(165), 또는 외부 메모리 제어기(120)가 본원에서 설명되는 다양한 기능들을 수행할 수 있다. 이와 같이, 로컬 메모리 제어기(165)는 디바이스 메모리 제어기(155)와, 다른 로컬 메모리 제어기들(165)과, 또는 직접 외부 메모리 제어기(120), 또는 프로세서(125), 또는 이들의 조합과 통신하도록 동작가능할 수 있다. 디바이스 메모리 제어기(155) 또는 로컬 메모리 제어기들(165) 또는 양자에 포함될 수 있는 구성요소들의 예들은 (예를 들어, 외부 메모리 제어기(120) 로부터) 신호들을 수신하기 위한 수신기들, (예를 들어, 외부 메모리 제어기(120)에) 신호들을 송신하기 위한 송신기들, 수신된 신호들을 디코딩하거나 복조하기 위한 디코더들, 송신될 신호들을 인코딩하거나 변조하기 위한 인코더들, 또는 디바이스 메모리 제어기(155) 또는 로컬 메모리 제어기(165) 또는 양자의 설명된 동작들을 지원하도록 동작가능한 다양한 다른 회로들 또는 제어기들을 포함할 수 있다.
외부 메모리 제어기(120)는 시스템(100) 또는 호스트 디바이스(105)의 구성요소들(예를 들어, 프로세서(125))과 메모리 디바이스(110) 사이의 정보, 데이터, 또는 커맨드들 중 하나 이상의 통신을 가능하게 하도록 동작가능할 수 있다. 외부 메모리 제어기(120)는 호스트 디바이스(105)의 구성요소들과 메모리 디바이스(110) 사이에서 교환되는 통신 정보들을 전환 또는 변환할 수 있다. 일부 예들에서, 외부 메모리 제어기(120) 또는 시스템(100) 또는 호스트 디바이스(105)의 다른 구성요소, 또는 본원에서 설명되는 이의 기능들은 프로세서(125)에 의해 구현될 수 있다. 예를 들어, 외부 메모리 제어기(120)는 프로세서(125) 또는 시스템(100)또는 호스트 디바이스(105)의 다른 구성요소에 의해 구현되는 하드웨어, 펌웨어, 또는 소프트웨어, 또는 이들의 일부 조합일 수 있다. 외부 메모리 제어기(120)가 메모리 디바이스(110) 외부에 있는 것으로서 도시되지만, 일부 예들에서, 외부 메모리 제어기(120), 또는 본원에서 설명되는 이의 기능들은 메모리 디바이스(110)의 하나 이상의 구성요소(예를 들어, 디바이스 메모리 제어기(155), 로컬 메모리 제어기(165))에 의해 구현될 수 있거나 또는 그 반대도 마찬가지일 수 있다.
호스트 디바이스(105)의 구성요소들은 하나 이상의 채널(115)을 사용하여 메모리 디바이스(110)와 정보를 교환할 수 있다. 채널들(115)은 외부 메모리 제어기(120)와 메모리 디바이스(110) 사이의 통신을 지원하도록 동작가능할 수 있다. 각 채널(115)은 호스트 디바이스(105)와 메모리 디바이스 사이에서 정보를 운반하는 송신 매체들의 예들일 수 있다. 각 채널(115)은 시스템(100)의 구성요소들과 연관된 단자들 사이의 하나 이상의 신호 경로 또는 송신 매체(예를 들어, 전도체)를 포함할 수 있다. 신호 경로는 신호를 운반하도록 동작가능한 전도성 경로의 예일 수 있다. 예를 들어, 채널(115)은 호스트 디바이스(105)에서의 하나 이상의 핀 또는 패드 및 메모리 디바이스(110)에서의 하나 이상의 핀 또는 패드를 포함하는 제1 단자를 포함할 수 있다. 핀은 시스템(100)의 디바이스의 전도성 입력 또는 출력 지점의 예일 수 있고, 핀은 채널의 일부로서의 역할을 하도록 동작가능할 수 있다.
채널들(115)(및 연관된 신호 경로들 및 단자들)은 하나 이상의 유형의 정보를 통신하는 것에 전용될 수 있다. 예를 들어, 채널들(115)은 하나 이상의 커맨드 및 어드레스(CA) 채널(186), 하나 이상의 클록 신호(CK) 채널(188), 하나 이상의 데이터(DQ) 채널(190), 하나 이상의 다른 채널(192), 또는 이들의 조합을 포함할 수 있다. 일부 예들에서, 시그널링은 단일 데이터 레이트(SDR) 시그널링 또는 더블 데이터 레이트(DDR) 시그널링을 사용하여 채널들(115)을 통해 통신될 수 있다. SDR 시그널링에서, 신호의 하나의 변조 심볼(예를 들어, 신호 레벨)은 각 클록 사이클에 대해(예를 들어, 클록 신호의 상승 또는 하강 에지 상에서) 정합될 수 있다. DDR 시그널링에서, 신호의 두 개의 변조 심볼(예를 들어, 신호 레벨)은 각 클록 사이클에 대해(예를 들어, 클록 신호의 상승 에지와 하강 에지 양자 상에서) 정합될 수 있다.
도 2는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 다이(200)의 예를 도시한다. 메모리 다이(200)는 도 1을 참조하여 설명된 메모리 디바이스들(160)의 예일 수 있다. 일부 예들에서, 메모리 디바이스(200)는 메모리 칩, 메모리 디바이스, 또는 전자 메모리 장치로서 지칭될 수 있다. 메모리 다이(200)는 상이한 논리 값들(예를 들어, 두 개 이상의 가능한 상태들의 세트 중 프로그래밍된 상태)을 저장하도록 각각 프로그래밍가능할 수 있는 하나 이상의 메모리 셀(205)을 포함할 수 있다. 예를 들어, 메모리 셀(205)은 한 번에 1 비트의 정보(예를 들어, 논리 0 및 논리 1)를 저장하도록 동작가능할 수 있다. 일부 예들에서, 메모리 셀(205)(예를 들어, 다중 레벨 메모리 셀(205))은 한 번에 1 초과 비트의 정보(예를 들어, 논리 00, 논리 01, 논리 10, 논리 11)를 저장하도록 동작가능할 수 있다. 일부 예들에서, 메모리 셀들(205)은 도 1을 참조하여 설명된 메모리 어레이(170)와 같은 어레이로 배열될 수 있다.
메모리 셀(205)은 다른 것들 중에서도, 메모리 요소, 메모리 저장 요소, 물질 요소, 물질 메모리 요소, 물질 부분, 또는 극성 기록 물질 부분으로서 지칭될 수 있는 구성가능한 물질을 사용하여 논리 값을 저장할 수 있다. 메모리 셀(205)의 구성가능한 물질은 도 3을 참조하여 더 상세히 설명될 바와 같이, 칼코게나이드 기반 저장 구성요소를 지칭할 수 있다. 일부 경우들에서, 구성가능한 물질은 구성가능한 물질에 이전에 인가된(예를 들어, 구성가능한 물질을 포함하는 메모리 셀(205)에 인가된) 전압(예를 들어, 기록 전압)의 극성에 기초하여 상이한 임계 전압들을 나타낼 수 있다. 일부 경우들에서, 구성가능한 물질에 의해 나타나는 임계 전압은 또한, 임계 전압을 감지하는 데 사용되는 판독 전압의 극성(예를 들어, 판독 전압이 이전에 인가된 기록 전압과 동일한 극성을 갖는지 또는 상이한 극성을 갖는지)에 기초할 수 있다.
메모리 다이(200)는 그리드 유사 패턴과 같은 패턴으로 배열된 액세스 라인들(예를 들어, 로우 라인들(210) 및 컬럼 라인들(215))을 포함할 수 있다. 액세스 라인들은 하나 이상의 전도성 물질로 형성될 수 있다. 일부 예들에서, 로우 라인들(210)은 워드 라인들로서 지칭될 수 있다. 일부 예들에서, 컬럼 라인들(215)은 디지트 라인들 또는 비트 라인들로서 지칭될 수 있다. 액세스 라인들, 로우 라인들, 컬럼 라인들, 워드 라인들, 디지트 라인들, 또는 비트 라인들, 또는 이들의 유사물들에 대한 언급은 이해 또는 운용을 잃지 않고 상호교환가능하다. 메모리 셀들(205)은 로우 라인들(210)과 컬럼 라인들(215)의 교차점들에 위치될 수 있다.
판독 및 기록과 같은 동작들은 메모리 셀들(205)에 요구되는 전압들을 인가하기 위해 로우 라인(210) 또는 컬럼 라인(215) 중 하나 이상과 같은 액세스 라인들을 활성화하거나 선택함으로써 메모리 셀들(205)에 대해 수행될 수 있다. 워드 라인(210) 및 컬럼 라인(215)을 바이어싱(예를 들어, 로우 라인(210) 또는 컬럼 라인(215)에 전압을 인가)함으로써, 이들의 교차점의 단일 메모리 셀(205)이 액세스될 수 있다. 2차원 또는 3차원 구성 중 어느 하나에서의 로우 라인(210)과 컬럼 라인(215)의 교차점은 메모리 셀(205)의 어드레스라고 지칭될 수 있다. 액세스 라인은 메모리 셀(205)과 결합된 전도성 라인일 수 있고, 메모리 셀(205)에 대해 액세스 동작들을 수행하기 위해 사용될 수 있다.
메모리 셀들(205)에 액세스하는 것은 로우 디코더(220) 또는 컬럼 디코더(225)를 통해 제어될 수 있다. 예를 들어, 로우 디코더(220)는 로컬 메모리 제어기(260)로부터 로우 어드레스를 수신하고 수신된 로우 어드레스에 기초하여 로우 라인(210)을 활성화시킬 수 있다. 컬럼 디코더(225)는 로컬 메모리 제어기(260)로부터 컬럼 어드레스를 수신할 수 있고 수신된 컬럼 어드레스에 기초하여 컬럼 라인(215)을 활성화시킬 수 있다.
감지 구성요소(230)는 메모리 셀(205)의 상태(예를 들어, 물질 상태, 저항, 임계 전압 상태)를 검출하도록 그리고 검출된 상태에 기초하여 메모리 셀(205)의 논리 상태를 결정하도록 동작가능할 수 있다. 감지 구성요소(230)는 메모리 셀(205)에 액세스하는 것으로부터 기인하는 신호를 증폭하기 위해 또는 달리 변환하기 위해 하나 이상의 감지 증폭기를 포함할 수 있다. 감지 구성요소(230)는 메모리 셀(205)로부터 검출된 신호를 기준 신호(235)(예를 들어, 기준 전압)와 비교할 수 있다. 메모리 셀(205)의 검출된 논리 값은 감지 구성요소(230)의 출력으로서 (예를 들어, 입력/출력(240)에) 제공될 수 있고, 메모리 다이(200)를 포함하는 메모리 디바이스의 또 다른 구성요소에 검출된 논리 값들 표시할 수 있다. 일부 경우들에서, 감지 구성요소(230)는 도 2의 예에서 도시된 바와 같은 메모리 셀들(205)과 컬럼 디코더(225) 사이에 위치될 수 있다. 다른 경우들에서, 컬럼 디코더(225)는 메모리 어레이의 메모리 셀들(205)과 감지 구성요소(230) 사이에 위치될 수 있다. 또한, 일부 경우들에서, 감지 구성요소(230)는 메모리 어레이가 컬럼 라인들(215)을 포함하는 것보다 더 적은 감지 증폭기들을 포함할 수 있으며, 이는 이러한 일부 경우들에서, 메모리 어레이의 메모리 셀들(205)과 감지 구성요소(230) 사이에 위치되는 컬럼 디코더(225)에 의해 지원될 수 있다.
로컬 메모리 제어기(260)는 다양한 구성요소들(예를 들어, 로우 디코더(220), 컬럼 디코더(225), 및 감지 구성요소(230))을 통해 메모리 셀들(205)의 액세스를 제어할 수 있다. 로컬 메모리 제어기(260)는 도 1을 참조하여 설명된 로컬 메모리 제어기(165)의 예일 수 있다. 일부 예들에서, 로우 디코더(220), 컬럼 디코더(225), 및 감지 구성요소(230) 중 하나 이상은 메모리 제어기(260)와 함께 위치될 수 있다. 로컬 메모리 제어기(260)는 하나 이상의 상이한 메모리 제어기(예를 들어, 호스트 디바이스(105)와 연관된 외부 메모리 제어기(120), 메모리 다시(200)와 연관된 다른 제어기)로부터 커맨드들 또는 데이터 중 하나 이상을 수신하고, 커맨드들 또는 데이터(또는 양자)를 메모리 다이(200)에 의해 사용될 수 있는 정보로 변환하고, 메모리 다이(200) 상에서 하나 이상의 동작을 수행하며, 하나 이상의 동작의 수행에 기초하여 메모리 다시(200)로부터 호스트 디바이스(105)로 데이터를 통신하도록 동작가능할 수 있다. 메모리 제어기(260)는 타겟 로우 라인(210) 및 타겟 컬럼 라인(215)을 활성화시키기 위한 로우 신호들 및 컬럼 어드레스 신호들을 생성할 수 있다. 로컬 메모리 제어기(260)는 또한 메모리 다이(200)의 동작 동안 사용되는 다양한 전압들 또는 전류들을 생성 및 제어할 수 있다. 일반적으로, 본원에서 논의되는 인가된 전압 또는 전류의 진폭, 형상 또는 지속 기간은 변경될 수 있고, 메모리 다이(200)를 동작시키는 것에서 논의되는 다양한 동작들에 대해 상이할 수 있다.
로컬 메모리 제어기(260)는 메모리 다이(200)의 하나 이상의 메모리 셀(205)에 대해 하나 이상의 액세스 동작을 수행하도록 동작가능할 수 있다. 액세스 동작들의 예들은 특히, 기록 동작, 판독 동작, 리프레시 동작, 프리차지 동작, 또는 활성화 동작을 포함할 수 있다. 일부 경우들에서, 액세스 동작들과 연관된 액세스 커맨드들은 호스트 디바이스(도시되지 않음)로부터 수신되고 메모리 어레이 상의 메모리 디바이스에 의해 실행될 수 있다. 일부 예들에서, 액세스 동작들은 (예를 들어, 호스트 디바이스(105)로부터의) 다양한 액세스 커맨드들에 응답하여 로컬 메모리 제어기(260)에 의해 수행되거나 그 외 조정될 수 있다. 로컬 메모리 제어기(260)는 본원에서 열거되지 않은 다른 액세스 동작들 또는 메모리 셀들(205)을 액세스하는 것과 직접적으로 관련되지 않은 메모리 다이(200)의 동작과 관련된 다른 동작들을 수행하도록 동작가능할 수 있다.
로컬 메모리 제어기(260)는 메모리 다이(200)의 하나 이상의 메모리 셀(205)에 대해 기록 동작(예를 들어, 프로그래밍 동작)을 수행하도록 동작가능할 수 있다. 기록 동작 동안, 메모리 다이(200)의 메모리 셀(205)은 요구되는 논리 값을 저장하도록 프로그래밍될 수 있다. 로컬 메모리 제어기(260)는 기록 동작을 수행할 타겟 메모리 셀(205)을 식별할 수 있다. 로컬 메모리 제어기(260)는 타겟 메모리 셀(205)과 결합된 타겟 로우 라인(210) 및 타겟 컬럼 라인(215)(예를 들어, 타겟 메모리 셀(205)의 어드레스)을 식별할 수 있다. 로컬 메모리 제어기(260)는 (예를 들어, 로우 디코더(220) 및 컬럼 디코더(225)의 제어를 통해) 타겟 로우 라인(210) 및 타겟 컬럼 라인(215)이 특정 전압들을 갖게 할 수 있고, 이에 의해 메모리 셀(205)의 저장 요소에 특정 상태를 저장하기 위한 기록 동작 동안 특정 신호(예를 들어, 요구되는 극성의 기록 펄스 또는 다른 기록 전압)를 메모리 셀(205)에 인가할 수 있다. 기록 동작의 일부로서 사용되는 펄스는 지속기간에 걸쳐 하나 이상의 전압 레벨을 포함할 수 있다.
로컬 메모리 제어기(260)는 또한 메모리 다이(200)의 하나 이상의 메모리 셀(205)에 대해 판독 동작(예를 들어, 감지 동작)을 수행하도록 동작가능할 수 있다. 판독 동작 동안, 메모리 다이(200)의 메모리 셀(205)에 저장된 논리 값들을 결정될 수 있다. 로컬 메모리 제어기(260)는 판독 동작을 수행할 타겟 메모리 셀(205)을 식별할 수 있다. 로컬 메모리 제어기(260)는 타겟 메모리 셀(205)과 결합된 타겟 로우 라인(210) 및 타겟 컬럼 라인(215)(예를 들어, 타겟 메모리 셀(205)의 어드레스)을 식별할 수 있다. 로컬 메모리 제어기(260)는 (예를 들어, 로우 디코더(220) 및 컬럼 디코더(225)의 제어를 통해) 타겟 로우 라인(210) 및 타겟 컬럼 라인(215)이 특정 전압들을 갖게 할 수 있고, 이에 의해 특정 신호(예를 들어, 요구되는 극성의 판독 펄스 또는 다른 판독 전압)를 메모리 셀(205)에 인가할 수 있다. 감지 구성요소(230)는 메모리 셀(205)의 메모리 셀(205)에 인가된 판독 전압에 기초한 메모리 셀(205)로부터 수신된 신호, 이를테면 저항 또는 임계 특성을 표시하는 신호를 검출할 수 있다. 감지 구성요소(230)는 신호를 증폭시킬 수 있다. 로컬 메모리 제어기(260)는 감지 구성요소(230)를 활성화(예를 들어, 감지 구성요소를 래칭)할 수 있고 이에 의해 메모리 셀(205)로부터 수신된 신호를 기준 신호(235)와 비교할 수 있다. 이 비교 또는 기타에 기초하여, 감지 구성요소(230)는 메모리 셀(205)에 의해 저장된 논리 값을 결정할 수 있다. 판독 동작의 일부로서 사용되는 펄스는 지속기간에 걸쳐 하나 이상의 전압 레벨을 포함할 수 있다.
판독 동작의 일부로서의 판독 전압은 분계 전압으로서 지칭될 수 있다. 일부 경우들에서, 판독 전압의 인가에 응답하여, 메모리 셀(205)이 저 임계 전압에 있는 경우 메모리 셀(205)은 스냅핑할 수 있고(예를 들어, 메모리 셀(205)에 걸친 전압이 감소하는 동안 메모리 셀(205)을 통한 전류가 증가하게 함으로써 음의 저항을 나타냄 ― 이는 스냅백 이벤트를 나타내거나 거치는 것으로도 지칭될 수 있음), 메모리 셀(205)이 고 임계 전압에 있는 경우 메모리 셀(205)은 스냅핑하지 않을 수 있다.
메모리 다이(200)를 포함하는 메모리 시스템은 소프트 프로그래밍을 피하거나 메모리 셀들(205)이 임의의 특정 상태(예를 들어, 기록 전압의 특정 극성과 연관된 임계 전압)로 바람직하지 않게 드리프트하게 하는 것을 달리 회피하기 위해 판독 전압의 극성을 변경할 수 있다. 판독 전압 극성의 변화는 랜덤일 수 있거나, 또는 일부 미리 정의된 패턴에 따를 수 있다(예를 들어, 모든 판독 펄스에 대한 판독 극성을 플립핑하기 위해 교번함). 판독 극성을 변경(예를 들어, 플립핑)하는 것은 다양한 이점들을 가질 수 있다. 예를 들어, 하나 이상의 논리 값을 저장하도록 프로그래밍된 메모리 셀들에 대한 임계 전압 분포들의 시간에 기초한 드리프트가 감소할 수 있다(예를 들어, 제거될 수 있다). 추가적으로 또는 대안적으로, 판독 윈도우들이 증가될 수 있고, 메모리 시스템의 전체 성능이 개선될 수 있다. 추가적으로 또는 대안적으로, (예를 들어, 시간이 지남에 따른 임계 전압들의 드리프트를 처리하기 위해 둘 이상의 상이한 크기의 판독 전압들을 사용하는 대신에) 단일 판독 전압 크기가 사용될 수 있으며, 이는 예를 들어, 복잡도 또는 비용 관련 이점들을 제공한다.
도 3은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 어레이(300)의 예를 도시한다. 메모리 어레이(300)는 도 1 및 도 2를 참조하여 설명된 메모리 어레이들 또는 메모리 다이들의 부분들의 예일 수 있다. 메모리 어레이(300)는 기판(도시되지 않음) 위에 위치되는 메모리 셀들의 제1 데크(305), 및 제1 어레이 또는 데크(305) 위의 메모리 셀들의 제2 데크(310)를 포함할 수 있다. 메모리 어레이(300)의 예는 두 개의 데크들(305, 310)을 포함하지만, 메모리 어레이(300)는 임의의 수량의 데크들(예를 들어, 하나 또는 둘 초과)을 포함할 수 있다.
메모리 어레이(300)는 또한, 도 2을 참조하여 설명된 바와 같은, 로우 라인들(210) 및 컬럼 라인들(215)의 예들일 수 , 있는 로우 라인(210-a), 로우 라인(210-b), 로우 라인(210-c), 로우 라인(210-d), 컬럼 라인(215-a) 및 컬럼 라인(215-b)을 포함할 수 있다. 제1 데크(305) 및 제2 데크(310)의 메모리 셀들은 각각 액세스 라인들 사이의 필라에 하나 이상의 칼코게나이드 물질을 포함할 수 있다. 예를 들어, 액세스 라인들 사이의 단일 스택은 제1 전극, 제1 칼코게나이드 물질(예를 들어, 선택기 구성요소), 제2 전극, 제2 칼코게나이드 물질(예를 들어, 저장 요소), 또는 제3 전극 중 하나 이상을 포함할 수 있다. 도 3에 포함된 일부 요소들이 숫자 지시자로 라벨링되어 있지만, 도시된 특징들의 가시성 및 명료함을 증가시키기 위한 일환으로, 다른 대응하는 요소들은 라벨링되지 않지만, 이들은 동일하거나 유사한 것으로 이해될 것이다.
제1 데크(305)의 메모리 셀은 전극(325-a), 저장 요소(320-a), 또는 전극(325-b) 중 하나 이상을 포함할 수 있다. 제2 데크(310)의 메모리 셀은 전극(325-c), 저장 요소(320-b), 및 전극(325-d)을 포함할 수 있다. 저장 요소들(320)은 상 변화 저장 요소 또는 자기 선택 저장 요소와 같은 구성가능한(예를 들어, 칼코게나이드) 물질의 예들일 수 있다. 제1 데크(305) 및 제2 데크(310)의 메모리 셀들은 일부 예들에서, 하나 이상의 데크(305) 및 하나 이상의 데크(310)의 대응하는 메모리 셀들이 컬럼 라인들(215) 또는 로우 라인들(210)을 공유할 수 있도록 공통의 전도성 라인들을 가질 수 있다. 예를 들어, 제2 데크(310)의 제1 전극(325-c) 및 제1 데크(305)의 제2 전극(325-b)은 컬럼 라인(215-a)이 수직으로 인접한 메모리 셀들에 의해 공유될 수 있도록 컬럼 라인(215-a)과 결합될 수 있다.
일부 예들에서, 저장 요소(320)의 물질은 예를 들어, 칼코게나이드 물질 또는 셀레늄(Se), 텔루륨(Te), 비소(As), 안티모니(Sb), 탄소(C), 게르마늄(Ge), 실리콘(Si), 또는 인듐(In), 또는 이들의 다양한 조합들을 포함하는 다른 합금을 포함할 수 있다. 일부 예들에서, 주로 셀레늄(Se), 비소(As), 및 게르마늄(Ge)을 갖는 칼코게나이드 물질이 SAG 합금이라 지칭될 수 있다. 일부 예들에서, SAG 합금은 실리콘(Si)을 포함할 수 있고 이러한 칼코게나이드 물질은 SiSAG 합금으로서 지칭될 수 있다. 일부 예들에서, SAG 합금은 규소(Si) 또는 인듐(In) 또는 이들의 조합을 포함할 수 있고, 이러한 칼코게나이드 물질들은 각각 SiSAG 합금 또는 InSAG 합금, 또는 이들의 조합으로 지칭될 수 있다. 일부 예들에서, 칼코게나이드 유리는 수소(H), 산소(O), 질소(N), 염소(Cl) 또는 불소(F)와 같은 추가적인 원소들을 각각 원자 또는 분자 형태들로 포함할 수 있다.
메모리 셀들 또는 자기-선택 메모리 셀들을 임계화하기 위한 것과 같은 일부 예들에서, 메모리 어레이(300)의 메모리 셀들에 의해 지원되는 상태들(예를 들어, 구별가능한 임계 전압들 또는 임계 전압 범위들)의 세트 및 관련 논리 값들의 일부 또는 전부는 저장 요소(320)의 비정질 상태와 연관될 수 있다. 이러한 예들에서, 저장 요소(320)에 사용되는 물질은 합금(예를 들어, 위에서 열거된 합금들)일 수 있고, 메모리 셀의 정상 동작 동안 상 변화를 거치지 않도록 동작될 수 있다(예를 들어, 상대적으로 결정질 상태와 상대적으로 비정질 상태 사이의 변화를 거치지 않을 수 있다). 예를 들어, 저장 요소(320)의 물질은 칼코게나이드 원소, 이를테면 비소를 포함하는 칼코게나이드 물질일 수 있으며, 이는 칼코게나이드 물질이 상태들을 변화하는 것을 저해한다.
메모리 어레이(300)의 메모리 셀의 프로그래밍(기록) 동작 동안, 기록 동작에 사용되는 극성은 메모리 셀의 저장 요소(320)의 물질의 특정 거동 또는 특성, 이를테면 물질의 임계 전압에 영향을 줄 수 있다(결정, 설정, 프로그래밍). 저장 요소(320)의 물질에 의해 저장된 논리 값에 따른 저장 요소(320)의 물질의 임계 전압들의 차이(예를 들어, 물질이 논리0 대 논리 1을 저장하고 있을 때의 임계 전압 사이의 차이)는 저장 요소(320)의 판독 윈도우에 대응할 수 있다.
메모리 어레이(300)의 아키텍처는 일부 예들에서, 메모리 셀이 로우 라인(210)과 컬럼 라인(215) 사이의 토폴로지 크로스 포인트에 형성되는 크로스 포인트 아키텍처로서 지칭될 수 있다. 이러한 크로스 포인트 아키텍처는 다른 메모리 아키텍처들에 비해 생산 비용이 저렴한 비교적 고밀도 데이터 스토리지를 제공할 수 있다. 예를 들어, 크로스 포인트 아키텍처는 적어도 몇몇 다른 아키텍처들에 비해 감소된 면적 및 결과적으로 증가된 메모리 셀 밀도를 갖는 메모리 셀들을 가질 수 있다. 예를 들어, 아키텍처는 3 단자 선택 요소를 갖는 것들과 같은, 6F2 메모리 셀 영역을 갖는 다른 아키텍처들에 비교해, F가 가장 작은 피처 크기인 4F2 메모리 셀 영역을 가질 수 있다.
도 3의 예는 두 개의 메모리 데크들을 도시하지만, 다른 구성들도 가능하다. 일부 예들에서, 단일 메모리 데크의 메모리 셀들이 기판 위에 구성될 수 있으며, 이는 2차원 메모리라고 지칭될 수 있다. 일부 예들에서, 유사한 방식으로 두 개 이상의 데크들의 메모리 셀들이 3차원 크로스 포인트 아키텍처로 구성될 수 있다. 또한, 일부 경우들에서, 도 3에 도시되거나 도 2를 참조하여 설명된 요소들은 도시되거나 설명된 바와 같이 서로 전기적으로 결합될 수 있지만, 물리적으로 재배열될 수 있다(예를 들어, 저장 요소(320) 및 가능하게는 선택 요소 또는 전극(325)은 로우 라인(210)과 컬럼 라인(215) 사이에서 전기적으로 직렬일 수 있지만, 필러 또는 스택 구성에 있을 필요는 없다).
크로스 포인트 아키텍처에서, 다양한 메모리 셀들을 판독 또는 기록하는 것은 메모리 어레이(300) 내의 다른 메모리 셀들이 공통 로우 라인들(210) 및 컬럼 라인들(215)로 인해 그들에 걸쳐 배치되는 전압을 갖게 할 수 있다. 예를 들어, 비-타겟 메모리 셀들의 임계 전압에 영향을 줄 수 있는 서브임계 전압이 비-타겟 메모리 셀들에 걸쳐 배치될 수 있다. 일부 경우들에서, 메모리 셀을 판독할 때, 판독 전압이 두 개의 논리 값들에 대한 임계 전압들 사이에 인가되는 경우, 메모리 셀의 상태는 판독 전압과 동일한 극성의 기록 전압과 연관된 임계 전압에 영향을 받을 수 있다(예를 들어, 드리프트하게 될 수 있다). 이들 및 다른 효과들을 완화하기 위해, 메모리 어레이(300)의 메모리 셀들을 판독하는 데 사용되는 판독 펄스들의 극성이 변경될 수 있다. 예를 들어, 판독 펄스들의 극성은 호스트 디바이스 또는 메모리 디바이스에 의해 변경될 수 있다. 또한, 판독 펄스들의 극성은 랜덤하게 또는 패턴에 따라 변경될 수 있다. 이러한 경우들에서, 메모리 어레이(300)의 메모리 셀들에 인가되는 제1 극성의 판독 펄스들(예를 들어, 제1 극성을 이용하는 소프트 기록들)의 영향은 제2 극성의 판독 펄스들(예를 들어, 제2 극성을 이용하는 리프레시들)에 의해 상쇄되거나 완화될 수 있다.
도 4는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 타이밍도(400)의 예를 도시한다. 타이밍도(400)는 동일한 메모리 셀에 인가될 수 있는 기록 펄스들(410) 및 판독 펄스들(415)의 예들을 포함한다. 각 기록 펄스(410)는 각각의 지속기간(420) 및 각각의 크기(425)를 가질 수 있다. 각 판독 펄스(415)는 각 지속기간(430) 및 각 크기(435)를 가질 수 있다. 일부 예들에서, 판독 펄스들(415-a, 415-c, 및 415-e)은 각각 동일한 (예를 들어, 양의) 극성을 갖는 판독 펄스들(415) 의 제1 서브세트의 예일 수 있고, 판독 펄스들(415-b, 415-d, 및 415-f)은 각각 동일한 (예를 들어, 음의) 극성을 갖는 판독 펄스들(415) 의 제2 서브세트의 예일 수 있다.
메모리 디바이스는 다양한 논리 값들과 연관된 기록 커맨드들을 수신할 수 있고, 각 기록 커맨드에 응답하여, 메모리 디바이스는 관련 논리 값을 메모리 셀에 기록(저장, 프로그래밍)하기 위해 대응하는 기록 펄스를 인가할 수 있다. 대응하는 기록 펄스의 극성은 관련 논리 값에 기초할 수 있다(예를 들어, 양의 기록 펄스 극성이 논리 1을 기록하는 데 사용될 수 있고, 음의 기록 펄스 극성은 논리 0을 기록하는 데 사용될 수 있다). 임의의 논리 값이 메모리 셀에 의해 저장되면, 논리 값은 어느 하나의 극성의 판독 펄스(415)를 사용하여 결정될 수 있다. 기록 펄스(410) 또는 판독 펄스(415)는 전압 펄스의 일 예일 수 있고, 대안적으로 기록 전압 또는 판독 전압으로 고려될 수 있다.
이에 따라, 기록 및 판독 커맨드들의 시퀀스 및 연관된 기록 및 판독 펄스들의 하나의 예시적인 예로서, 메모리 디바이스는 메모리 셀에 대한 제1 논리 값과 연관된 제1 기록 커맨드를 수신할 수 있다. 제1 기록 커맨드에 응답하여, 메모리 디바이스는 제1 극성을 갖는 기록 펄스(410-a)(예를 들어, 기록 전압)를 메모리 셀에 인가할 수 있다. 예를 들어, 기록 펄스(410-a)는 양의 극성을 가질 수 있다. 메모리 셀은 기록 펄스(410-a)의 극성에 기초하여 제1 논리 값을 저장할 수 있다. 예를 들어, 기록 펄스(410-a)의 양의 극성에 기초하여, 메모리 셀은 음의(상이한) 극성을 갖는 판독 펄스를 사용하여 후속하여 감지되는 경우 고 임계 전압을 갖는 것으로서 감지될 수 있고, 양의(동일한) 극성을 갖는 판독 펄스를 사용하여 후속하여 감지되는 경우 저 임계 전압을 갖는 것으로서 감지된다.
제1 기록 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 대한 제1 판독 커맨드를 수신할 수 있다. 제1 판독 커맨드에 응답하여, 메모리 디바이스는 판독 펄스(415-a)를 인가할 수 있다. 판독 펄스(415-a)의 극성은 음일 수 있고, 이에 따라 메모리 셀은 고 임계 전압을 갖는 것으로서 감지될 수 있다.
제1 판독 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 대한 제2 판독 커맨드를 수신할 수 있다. 제2 판독 커맨드에 응답하여, 메모리 디바이스는 판독 펄스(415-b)를 인가할 수 있다. 판독 펄스(415-b)는 양의 극성을 가질 수 있고, 이에 따라 메모리 셀은 저 임계 전압을 갖는 것으로서 감지될 수 있다.
제2 판독 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 대한 제3 판독 커맨드를 수신할 수 있다. 제3 판독 커맨드에 응답하여, 메모리 디바이스는 판독 펄스(415-c)를 인가할 수 있다. 판독 펄스(415-c)의 극성은 음일 수 있고, 이에 따라 메모리 셀은 고 임계 전압을 갖는 것으로서 감지될 수 있다.
제3 판독 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 대한 제2 논리 값과 연관된 제2 판독 커맨드를 수신할 수 있다. 제2 기록 커맨드에 응답하여, 메모리 디바이스는 제2 극성을 갖는 기록 펄스(410-b)(예를 들어, 기록 전압)를 메모리 셀에 인가할 수 있다. 예를 들어, 기록 펄스(410-b)는 음의 극성을 가질 수 있다. 메모리 셀은 기록 펄스(410-b)의 극성에 기초하여 제2 논리 값을 저장할 수 있다. 예를 들어, 기록 펄스(410-b)의 음의 극성에 기초하여, 메모리 셀은 음의(동일한) 극성을 갖는 판독 펄스를 사용하여 후속하여 감지되는 경우 저 임계 전압을 갖는 것으로서 감지될 수 있고, 양의(상이한) 극성을 갖는 판독 펄스를 사용하여 후속하여 감지되는 고 임계 전압을 갖는 것으로서 감지된다.
제2 기록 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 대한 제4 판독 커맨드를 수신할 수 있다. 제4 판독 커맨드에 응답하여, 메모리 디바이스는 판독 펄스(415-d)를 인가할 수 있다. 판독 펄스(415-d)의 극성은 양일 수 있고, 이에 따라 메모리 셀은 고 임계 전압을 갖는 것으로서 감지될 수 있다.
제4 판독 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 제5 판독 커맨드를 수신할 수 있다. 제5 판독 커맨드에 응답하여, 메모리 디바이스는 음의 극성을 갖는 판독 펄스(415-e)를 인가할 수 있고, 이에 따라 메모리 셀은 낮은 임계 전압을 갖는 것으로서 감지될 수 있다.
제5 판독 커맨드를 수신한 후 일정 시간에, 메모리 디바이스는 메모리 셀에 제6 판독 커맨드를 수신할 수 있다. 제6 판독 커맨드에 응답하여, 메모리 디바이스는 양의 극성을 갖는 판독 펄스(415-f)를 인가할 수 있고, 이에 따라 메모리 셀은 고 임계 전압을 갖는 것으로서 감지될 수 있다.
일부 예들에서, 임의의 극성의 판독 펄스(415)를 사용하여 임의의 극성의 기록 펄스(410)와 연관된 논리 상태의 감지를 지원하기 위해, 판독 펄스의 하나의 극성은 "디폴트" 판독 극성으로서 정의될 수 있고, 판독 펄스의 다른 극성은 "대체(alternative)" 또는 "반전된" 판독 극성으로서 정의될 수 있다. 메모리 디바이스는 판독 펄스(415)의 크기(435)가 메모리 셀의 임계 전압을 초과하는지 여부에 기초하여 메모리 셀에 대한 논리 값을 감지할 수 있다 ― 예를 들어, 메모리 디바이스는 판독 펄스(415)가 인가되는 동안 임계량을 초과하는 전류의 양이 메모리 셀을 통해 흐르는지 여부, 판독 펄스(415)가 인가되는 동안 메모리 셀의 저항이 임계 저항 미만인지 여부, 판독 펄스(415)가 인가되는 동안 메모리 셀이 스냅백 이벤트를 나타내는지 여부, 또는 이들의 임의의 조합을 결정할 수 있다.
메모리 셀은 감지된 논리 값 및 감지된 논리 값을 감지(검출, 결정, 획득)하는 데 사용되는 판독 펄스(415)의 극성에 기초하여 저장된 논리 값의 표시를 결정하고 출력할 수 있다. 예를 들어, 판독 펄스(415)가 디폴트 판독 극성인 경우라면, 저장된 논리 값은 판독 펄스(415)와 연관된 감지된 논리 값과 동일한 것으로 결정될 수 있고, 판독 펄스(415)가 대체 판독 극성인 경우라면, 저장된 논리 값은 판독 펄스(415)의 역(또는 일부 다른 맵핑 또는 전환)과 동일한 것으로 결정될 수 있다.
도 4의 예에서, 음의 판독 극성이 디폴트 판독 극성으로서 정의될 수 있고, 양의 판독 극성이 대체 판독 극성으로서 정의될 수 있다. 또한, 메모리 셀의 고 임계 전압이 논리 1로 정의될 수 있고, 메모리 셀의 저 임계 전압이 논리 0으로 정의될 수 있다. 이에 따라, 판독 펄스(415)가 이전 기록 펄스(410)와 반대 극성일 때 고 임계 전압이 감지될 수 있기 때문에,― 디폴트 판독 극성이 음인 경우 ― 양의 기록 펄스(410)가 논리 1을 기록하는 데 사용될 수 있고, 음의 기록 펄스(410)가 논리 0을 기록하는 데 사용될 수 있다.
이에 따라, 예를 들어, 기록 펄스(410-a)의 양의 극성으로 인해, 음의 판독 펄스(415)(예를 들어, 판독 펄스(415-a) 또는 판독 펄스(415-c))를 후속하여 인가하는 것에 응답하여, 메모리 디바이스는 메모리 셀이 고 임계 전압을 갖는 것으로 결정할 수 있고, 이에 따라 감지된 논리 값은 논리 1일 수 있으며, 저장된 논리 값은 또한, 사용된 디폴트 판독 극성으로 인해 논리 1인 것으로 결정될 수 있다. 그리고, 양의 판독 펄스(415)(예를 들어, 판독 펄스(415-b))를 후속하여 인가하는 것에 응답하여, 메모리 디바이스는 메모리 셀이 고 임계 전압을 갖는 것으로 결정할 수 있고, 이에 따라 감지된 논리 값은 논리 0일 수 있으나, 저장된 논리 값은 사용되는 대체 판독 극성으로 인해 논리 1인 것으로 결정될 수 있다.
유사하게, 예를 들어, 기록 펄스(410-b)의 음의 극성으로 인해, 음의 판독 펄스(415)(예를 들어, 판독 펄스(415-e))를 후속하여 인가하는 것에 응답하여, 메모리 디바이스는 메모리 셀이 저 임계 전압을 갖는 것으로 결정할 수 있고, 이에 따라 감지된 논리 값은 논리 0일 수 있으며, 저장된 논리 값은 또한, 사용된 디폴트 판독 극성으로 인해 논리 0인 것으로 결정될 수 있다. 그리고, 양의 판독 펄스(415)(예를 들어, 판독 펄스(415-d) 또는 판독 펄스(415-f))를 후속하여 인가하는 것에 응답하여, 메모리 디바이스는 메모리 셀이 고 임계 전압을 갖는 것으로 결정할 수 있고, 이에 따라 감지된 논리 값은 논리 1일 수 있으나, 저장된 논리 값은 사용되는 대체 판독 극성으로 인해 논리 0인 것으로 결정될 수 있다.
이에 따라, 메모리 셀에 의해 저장된 논리 상태(예를 들어, 가동 기록 펄스(410)의 극성)는 메모리 셀의 임계 전압(감지된 논리 상태에 대응할 수 있음) 및 임계 전압을 결정하는 데 사용된 판독 펄스의 극성에 기초하여 결정될 수 있다. 또한, 메모리 셀은 메모리 셀에 의해 저장된 상태(예를 들어, 가동 기록 펄스(410)의 극성)에 관계 없이, 어느 하나의 극성의 판독 펄스들(415)을 사용하여 판독될 수 있다.
타이밍도(400)는 각 판독 펄스(415)가 동일한 크기(435) 및 지속기간(430)을 갖고, 각 기록 펄스(410)가 동일 크기(425) 및 지속기간(420)을 갖는 예시적인 예를 도시한다. 그러나, 일부 경우들에서, 상이한 극성들의 판독 펄스들(415)은 (예를 들어, 셀 거동에서의 비대칭을 처리하기 위해) 상이한 크기들(435)을 가질 수 있다. 추가적으로 또는 대안적으로, 상이한 극성들의 기록 펄스들(410)은 (예를 들어, 셀 거동에서의 비대칭을 처리하기 위해) 상이한 크기들(435)을 가질 수 있다. 일부 경우들에서, 각 판독 펄스(415)는 적어도 주어진 판독 펄스(415)의 극성을 사용하여 감지됨에 따라, 하나의 논리 값에 대응하는 저 임계 전압보다 크고 또 다른 논리 값에 대응하는 고 임계 전압보다 작은 크기를 가질 수 있다. 또한, 일부 경우들에서, 기록 펄스(410)는 이전에 저장된 논리 상태가 기록 펄스(410)와 연관된 논리 상태와 상이한 경우들에서 이 논리 상태를 오버라이트할 수 있도록, 적어도 기록 펄스(410)의 극성의 관점에서, 고 임계 전압보다 큰 크기(425)를 가질 수 있다. 이에 따라, 기록 펄스들(410)은 임의의 판독 펄스들(415)의 크기(435)보다 큰, 또는 적어도 주어진 기록 펄스(410)와 동일한 극성의 임의의 판독 펄스들(415)의 크기(435)보다 큰 크기(425)를 각각 가질 수 있다.
일부 경우들에서, 각 기록 펄스(410)의 지속기간(420)은 각 판독 펄스(415)의 지속기간(430)과 동일할 수 있다. 일부 경우들에서, 기록 펄스들의 지속기간(420)은 판독 펄스들(415)의 지속기간(430)과 상이할 수 있다. 또한, 상이한 극성들의 기록 펄스들(410) 또는 판독 펄스들(415) 의 지속기간들(420, 430)은 동일하거나 상이할 수 있다(예를 들어, 셀 거동에서의 비대칭을 처리하기 위해).
타이밍도(400)는 판독 펄스들(415)이 극성이 교번하는 ― 즉, 각 판독 펄스(415)가 바로 후속하는 판독 펄스와 반대 극성을 갖는 ― 예시적인 예를 도시한다. 예를 들어, 판독 펄스(415-a)의 극성은 음일 수 있고, 판독 펄스(415-b)의 극성은 양일 수 있으며, 그리고 판독 펄스(415-c)의 극성은 음일 수 있다. 그러나, 판독 펄스들(415)은 임의의 고정된(예를 들어, 미리 정의된) 패턴에 따라 극성이 변할 수 있는 것으로 이해되어야 한다. 그리고 대안적으로, 일부 경우들에서, 판독 펄스들(415)은 (예를 들어, 난수 생성 알고리즘 또는 다른 랜덤화 구성요소에 기초하여) 랜덤하게 변할 수 있다.
판독 펄스(415)의 극성은 메모리 디바이스 또는 메모리 디바이스에 대한 호스트 디바이스에 의해 제어(결정)될 수 있다. 예를 들어, 호스트 디바이스는 판독 펄스(415)의 극성의 표시를 표시하거나 이와 연관될 수 있는(예를 들어, 이와 동시에 또는 이에 비해 또 다른 타이밍에 따라 수신될 수 있는) 판독 커맨드들을 송신할 수 있다. 예를 들어, 판독 커맨드는 독 커맨드에 대한 극성과 연관되고 판극성을 표시하는 플래그 또는 변수를 포함하거나 이와 연관될 수 있다. 이러한 일부 경우들에서, 호스트 디바이스는 판독 커맨드에 응답하여 판독 펄스(415)의 어느 극성이 메모리 디바이스에 의해 사용되는지에 기초하여 상이한 커맨드들을 발행할 수 있다. 예를 들어, 호스트 디바이스는 메모리 디바이스가 판독 펄스(415)에 양의 극성을 사용할 것임을 표시하는 양의 판독 커맨드, 또는 메모리 디바이스가 판독 펄스(415)에 음의 극성을 사용할 것임을 표시하는 음의 판독 커맨드를 발행할 수 있다.
다른 예들에서, 메모리 디바이스는 메모리 디바이스와 연관된 난수 생성기 또는 다른 랜덤화 구성요소를 통해 판독 펄스(415) 의 극성을 제어할 수 있다. 메모리 디바이스는 랜덤 결정에 기초하여 판독 펄스(415)의 극성을 결정할 수 있다. 일부 경우들에서, 메모리 디바이스에 의해 제어되는 바와 같이 판독 펄스들(415)의 극성을 랜덤하게 변경하는 것은 메모리 디바이스에 대한 악의적인 공격을 방지하는 것을 도울 수 있으며, 이에 의해 디바이스의 보안을 증가시킨다.
그리고 다른 예들에서, 메모리 디바이스는 패턴(예를 들어, 교번 패턴)에 따라 판독 펄스들(415)의 극성을 변경하기 위해 하나 이상의 이전 판독 펄스(415)의 극성을 추적하는 카운터 또는 추적기를 포함할 수 있다. 이러한 경우들에서, 메모리 디바이스는 하나 이상의 이전 판독 펄스(415)(예를 들어, 가장 최근의 판독 펄스(415))의 극성에 기초하여 판독 펄스(415)의 극성을 결정할 수 있다.
추가적으로 또는 대안적으로, 메모리 디바이스는 하나 이상의 이전 기록 펄스(410)의 극성을 추적하고 하나 이상의 이전 기록 펄스(410)의 극성에 기초하여 판독 펄스(415)의 극성을 결정하기 위해 카운터(예를 들어, 일(1) 비트 패리티 카운터) 또는 추적기를 포함할 수 있다. 예를 들어, 판독 펄스(415)의 극성은 가장 최근의 기록 펄스(410)의 극성에 기초하여 결정될 수 있다. 이러한 경우들에서, 메모리 디바이스는 기록 데이터 극성의 가변 특성에 기초하여 판독 펄스들(415)의 극성의 변화를 달성할 수 있다.
메모리 디바이스 또는 호스트 디바이스에 의해 제어되든, 그리고 랜덤화되든 또는 패턴에 기초하든 간에, 판독 펄스들(415)의 극성 변화는 디바이스 레벨, 다이 레벨, 어레이 레벨, 서브 어레이 레벨에서, 또는 메모리 셀들의 임의의 다른 그룹화에 걸쳐 구현될 수 있다. 예를 들어, 예시를 위해 교번 패턴을 가정하면, 메모리 셀에 인가된 판독 펄스(415)는 메모리 디바이스 내의 임의의 메모리 셀에, 동일한 다이 내의 임의의 메모리 셀에, 동일한 어레이 내의 임의의 메모리 셀에, 기타 등등에, 가장 최근에 인가되었던 이전 판독 펄스(415)의 반대 극성일 수 있다.
가변 극성의 판독 펄스들(415)을 사용하는 것은 메모리 셀들이 동일한 극성의 반복된 판독 펄스들로 인해 시간이 지남에 따라 하나의 논리 값 또는 또 다른 논리 값을 저장하는 것으로 드리프트하는 것을 방지할 수 있다. 예를 들어, 하나의 논리 값으로 기록된 메모리 셀들이 또 다른 논리 값으로 기록된 메모리 셀들과 상이한 속도로 시간이 지남에 따라 드리프트할 수 있는 경우, 가변 극성의 판독 펄스들(415)을 사용하는 것은 이러한 시간에 기초한 드리프트를 완화(예를 들어, 상쇄)시킬 수 있으며, 이에 의해 판독 윈도우를 증가시키고 메모리 디바이스의 신뢰성 및 정확성을 개선한다. 또 다른 예로서, 판독 펄스들(415)의 극성을 변경하는 것은 비트 에러율을 개선할 수 있다. 당업자는 이들 또는 다른 이점들을 이용할 수 있다.
타이밍도(400)는 기록 및 판독 커맨드들의 시퀀스 및 관련 기록 펄스들(410) 및 판독 펄스들(415)의 단지 하나의 예시적인 예이다. 임의의 수의 기록 커맨드들 및 판독 커맨드가 수신될 수 있고, 관련 기록 펄스들(410) 및 판독 펄스들(415)이 주어진 메모리 셀에, 그리고 임의의 순서로 인가될 수 있다.
도 5는 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 블록도(500)의 예를 도시한다. 블록도(500)의 동작들은 본원에서 설명된 바와 같은 메모리 디바이스 또는 이의 구성요소들에 의해 구현될 수 있다.
블록 505에서, 메모리 디바이스는 감지에 사용되는 판독 펄스의 극성을 결정할 수 있다. 예를 들어, 메모리 디바이스는 판독 펄스의 극성이 제1 극성 또는 제2 극성이라고 결정할 수 있다. 메모리 디바이스는 본원에서 설명된 기술들에 따라(예를 들어, 자율적으로, 호스트 디바이스로부터의 커맨드 또는 다른 표시에 기초하여, 랜덤하게, 패턴에 기초하여 등) 판독 펄스의 극성을 결정할 수 있다.
블록 510에서, 메모리 디바이스는 판독 펄스를 메모리 셀에 인가하는 것에 기초하여(예를 들어, 인가된 판독 펄스가 메모리 셀의 임계 전압을 초과하는지 여부, 그리고 이에 따라 메모리 셀의 임계치 전압이 고인지 또는 저인지를 결정하는 것에 기초하여) 메모리 셀에 대한 논리 값을 감지할 수 있다. 블록 510에서 감지된(식별된) 논리 값은 감지된 논리 값으로서 지칭될 수 있다.
일부 경우들에서, 극성들 중 하나(예를 들어, 제1 극성 또는 제2 극성 중 어느 하나, 음의 극성 또는 양의 극성 중 어느 하나)가 "디폴트" 판독 극성으로서 식별(정의)될 수 있고, 다른 극성은 "대체" 또는 "반전된" 판독 극성으로서 식별될 수 있다. 이러한 경우들에서, 디폴트 판독 극성을 사용하여 감지된 논리 값들은 블록 520에서 감지된 대로 출력될 수 있지만(예를 들어, 블록 515에서 반전할 필요가 없음), 대체 판독 극성을 사용하여 감지된 논리 값들은 감지된 논리 값의 역(반대)이 블록 520에서 출력될 수 있도록 블록 515에서 반전될 수 있다.
도 5의 예에서, 제1 극성은 디폴트 판독 극성을 나타낼 수 있다. 이에 따라, 예를 들어, 메모리 디바이스가 블록 505에서 판독 펄스의 극성이 제2 극성이라고 결정하는 경우, 메모리 디바이스는 블록 515에서 감지된 논리 값을 반전시킬 수 있으며, 이는 대체(예를 들어, 반전된, 반대) 판독 극성의 사용을 중화할 수 있다. 블록 520에서, 메모리 디바이스는 반전된 감지된 논리 값을 출력할 수 있으며, 이는 저장된 논리 값(예를 들어, 블록 510에서 판독 펄스가 인가되기 전에 메모리 셀에 가장 최근에 인가된 기록 펄스(410)에 의해 메모리 셀에 저장된 논리 값)일 수 있다.
그러나, 메모리 디바이스가 블록 505에서 판독 펄스의 극성이 제2 극성이라고 결정하는 경우, 메모리 디바이스는 블록 520에서 감지된 논리 값을 바로 출력한다(예를 들어, 반전이 필요 없음). 감지된 논리 값은 저장된 논리 값(예를 들어 510에서 판독 펄스가 인가되기 전에 메모리 셀에 가장 최근에 인가된 기록 펄스(410)에 의해 메모리 셀에 저장된 논리 값)일 수 있다.
이에 따라, 메모리 디바이스는 판독 전압을 인가하는 것에 기초하여(예를 들어, 감지된 임계 전압 및 이에 따라 감지된 논리 값을 결정하기 위해) 그리고 인가된 판독 전압의 극성에 기초하여 블록 520에서 저장된 논리 값 출력을 결정할 수 있다.
도 6은 본원에서 개시된 바와 같은 예들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 메모리 디바이스(605)의 블록도(600)를 도시한다. 메모리 디바이스(605)는 도 1 및 도 2를 참조하여 설명된 바와 같은 메모리 디바이스의 양태들의 예일 수 있다. 메모리 디바이스(605)는 커맨드 구성요소(610), 기록 구성요소(615), 판독 구성요소(620), 출력 구성요소(625), 판독 극성 구성요소(630), 및 저장 구성요소(635)를 포함할 수 있다. 이들 모듈들 각각은 (예를 들어, 하나 이상의 버스를 통해) 서로 직접 또는 간접적으로 통신할 수 있다.
일부 예들에서, 커맨드 구성요소(610)는 메모리 디바이스(605)에서, 메모리 셀에 대한 제1 판독 커맨드를 수신할 수 있다. 판독 구성요소(620)는 제1 판독 커맨드에 적어도 부분적으로 기초하여, 메모리 셀에 제1 극성을 갖는 제1 판독 전압을 인가할 수 있다. 커맨드 구성요소(610)는 제1 판독 커맨드 이후에, 메모리 셀에 대한 제2 판독 커맨드를 수신할 수 있다. 판독 구성요소(620)는 제2 판독 커맨드에 적어도 부분적으로 기초하여, 메모리 셀에 제2 극성을 갖는 제2 판독 전압을 인가할 수 있다.
일부 예들에서, 커맨드 구성요소(610)는 제1 판독 커맨드를 수신하기 전에, 메모리 셀에 대한 제1 논리 값과 연관된 기록 커맨드를 수신할 수 있다. 기록 구성요소(615)는 기록 커맨드에 기초하여, 메모리 셀에 제1 극성을 갖는 기록 전압을 인가할 수 있으며, 메모리 셀은 기록 전압이 제1 극성을 갖는 것에 기초하여 제1 논리 값을 저장하도록 동작가능하다. 판독 구성요소(620)는 제1 판독 커맨드에 응답하여, 제1 판독 전압을 인가하는 것에 기초하여 메모리 셀이 제1 논리 값을 저장한다고 결정할 수 있다. 판독 구성요소(620)는 또한 제2 판독 커맨드에 응답하여, 제2 판독 전압을 인가하는 것에 기초하여 메모리 셀이 제1 논리 값을 저장한다고 결정할 수 있다.
일부 예들에서, 메모리 셀은 제1 논리 값 또는 제2 논리 값 중 하나를 저장하도록 동작가능할 수 있고, 판독 구성요소(620)는 제2 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대한 제2 논리 값을 감지할 수 있다. 일부 예들에서, 출력 구성요소(625)는 메모리 디바이스(605)에 의해, 제2 논리 값이 감지되는 것과 제2 판독 전압이 제2 극성을 갖는 것에 기초하여 제1 논리 값의 표시를 출력할 수 있다. 예를 들어, 판독 구성요소(620)는 제2 논리 값을 감지한 후에, 제2 판독 전압이 제2 극성을 갖는 것에 기초하여 제2 논리 값의 역을 결정할 수 있으며, 제1 논리 값은 제2 논리 값의 역이고, 출력이 결정에 기초한다.
일부 예들에서, 판독 구성요소(620)는 제1 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대한 제1 논리 값을 감지할 수 있다. 출력 구성요소(625)는 메모리 디바이스(605)에 의해, 제1 논리 값이 감지되는 것과 제1 판독 전압이 제1 극성을 갖는 것에 기초하여 제1 논리 값의 추가적인 표시를 출력할 수 있다.
일부 예들에서, 제1 판독 커맨드는 제1 판독 전압에 제1 극성을 사용할 것을 표시할 수 있다. 일부 예들에서, 제2 판독 커맨드는 제2 판독 전압에 제2 극성을 사용할 것을 표시할 수 있다.
일부 예들에서, 판독 극성 구성요소(630)는 제1 랜덤 결정에 기초하여 제1 판독 전압에 제1 극성을 사용할 것을 결정할 수 있다. 일부 예들에서, 판독 극성 구성요소(630)는 제2 랜덤 결정에 기초하여 제2 판독 전압에 제2 극성을 사용할 것을 결정할 수 있다.
일부 예들에서, 판독 극성 구성요소(630)는 제1 판독 전압이 제1 극성을 갖는 것에 기초하여 제2 판독 전압에 제2 극성을 사용할 것을 결정할 수 있다.
일부 예들에서, 제1 판독 전압 및 제2 판독 전압은 동일한 크기를 갖는다. 다른 예들에서, 제1 판독 전압과 제2 판독 전압은 상이한 크기를 갖는다.
일부 예들에서, 저장 구성요소(635)는 메모리 디바이스(605)에서, 메모리 셀들의 세트에 논리 값들의 세트를 저장할 수 있다. 커맨드 구성요소(610)는 메모리 디바이스(605)에서 하나 이상의 판독 커맨드를 수신할 수 있다. 판독 구성요소(620)는 하나 이상의 판독 커맨드에 기초하여, 메모리 셀들의 세트에 판독 펄스들의 세트 - 판독 펄스들의 세트의 제1 서브세트 각각은 제1 극성을 갖고, 판독 펄스들의 세트의 제2 서브세트는 각각 제2 극성을 가짐 - 를 인가할 수 있다. 출력 구성요소(625)는 메모리 디바이스(605)에 의해 그리고 판독 펄스들의 세트를 인가하는 것에 적어도 부분적으로 기초하여, 저장된 논리 값들들의 세트를 표시하는 시그널링을 송신할 수 있다.
일부 예들에서, 판독 구성요소(620)는 판독 펄스들의 세트를 인가하는 것에 기초하여 논리 값들의 세트를 감지할 수 있다. 저장된 논리 값들의 세트의 각각은 감지된 논리 값 각각에 대응할 수 있다. 판독 펄스들의 세트의 제1 서브세트와 연관된 감지된 논리 값들에 대해, 시그널링은 감지된 논리 값 각각을 표시할 수 있다. 판독 펄스들의 세트의 제2 서브세트와 연관된 감지된 논리 값들에 대해, 시그널링은 감지된 논리 값의 역을 표시할 수 있다.
일부 예들에서 , 제1 서브세트의 판독 펄스는 제2 서브세트의 제1 판독 펄스 후에 그리고 제2 서브세트의 제2 판독 펄스 전에 인가될 수 있다.
일부 예들에서, 하나 이상의 판독 커맨드 각각은 판독 펄스들의 세트 중 대응하는 하나 이상이 제1 극성을 갖는지 또는 제2 극성을 갖는지의 표시와 연관될 수 있다.
일부 예들에서, 하나 이상의 판독 커맨드 각각에 대해, 판독 펄스들의 세트 중 대응하는 하나 이상이 제1 극성을 갖는지 또는 제2 극성을 갖는지 여부는 랜덤할 수 있다.
도 7은 본 개시의 양태들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 방법 또는 방법들(700)을 도시한 흐름도를 도시한다. 방법(700)의 동작들은 본원에서 설명된 바와 같은 메모리 디바이스 또는 이의 구성요소들에 의해 구현될 수 있다. 예를 들어, 방법(700)의 동작들은 도 6을 참조하여 설명된 바와 같은 메모리 디바이스에 의해 수행될 수 있다. 일부 예들에서, 메모리 디바이스는 메모리 디바이스의 기능적 요소들을 설명된 기능들을 수행하도록 제어하기 위한 명령어 세트를 실행할 수 있다. 추가적으로 또는 대안적으로, 메모리 디바이스는 전용 하드웨어를 사용하여 설명된 기능들의 양태들을 수행할 수 있다.
705에서, 메모리 디바이스는 메모리 디바이스에서, 메모리 셀에 대한 제1 판독 커맨드를 수신할 수 있다. 705의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 705의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 커맨드 구성요소에 의해 수행될 수 있다.
710에서, 메모리 디바이스는 제1 판독 커맨드에 기초하여, 메모리 셀에 제1 극성을 갖는 제1 판독 전압을 인가할 수 있다. 710의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 710의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
715에서, 메모리 디바이스는 제1 판독 커맨드 이후에, 메모리 셀에 대한 제2 판독 커맨드를 수신할 수 있다. 715의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 815의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 커맨드 구성요소에 의해 수행될 수 있다.
720에서, 메모리 디바이스는 제2 판독 커맨드에 기초하여, 메모리 셀에 제2 극성을 갖는 제2 판독 전압을 인가할 수 있다. 720의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 720의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
일부 예들에서, 본원에서 설명된 바와 같은 장치는 방법(700)과 같은 방법 또는 방법들을 수행할 수 있다. 본 장치는 메모리 디바이스에서, 메모리 셀에 대한 제1 판독 커맨드를 수신하기 위한, 제1 판독 커맨드에 기초하여, 메모리 셀에 제1 극성을 갖는 제1 판독 전압을 인가하기 위한, 제1 판독 커맨드 이후에, 메모리 셀에 대한 제2 판독 커맨드를 수신하기 위한, 그리고 제2 판독 커맨드에 기초하여, 메모리 셀에 제2 극성을 갖는 제2 판독 전압을 인가하기 위한 특징부들, 수단들, 또는 명령어들(예를 들어, 프로세서에 의해 실행가능한 명령어들을 저장하는 비일시적인 컴퓨터 판독가능 매체)을 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들은 제1 판독 커맨드를 수신하기 전에, 메모리 셀에 대한 제1 논리 값과 연관된 기록 커맨드를 수신하기 위한, 기록 커맨드에 기초하여, 메모리 셀에 제1 극성을 갖는 기록 전압을 인가하기 위한 ― 메모리 셀은 기록 전압이 제1 극성을 갖는 것에 기초하여 제1 논리 값을 저장하도록 동작가능할 수 있음 ―, 제1 판독 커맨드에 응답하여, 제1 판독 전압을 인가하는 것에 기초하여 메모리 셀이 제1 논리 값을 저장한다고 결정하기 위한, 그리고 제2 판독 커맨드에 응답하여, 제2 판독 전압을 인가하는 것에 기초하여 메모리 셀이 제1 논리 값을 저장한다고 결정하기 위한 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들에서, 메모리 셀은 제1 논리 값 또는 제2 논리 값 중 하나를 저장하도록 동작가능할 수 있다. 방법(700) 및 본원에서 설명된 장치의 일부 예들은 제2 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대해 제2 논리 값을 감지하기 위한, 그리고 메모리 디바이스에 의해, 제2 논리 값이 감지되는 것과 제2 판독 전압이 제2 극성을 갖는 것에 기초하여 제1 논리 값의 표시를 출력하기 위한 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들은 제2 논리 값을 감지한 후에, 제2 판독 전압이 제2 극성을 갖는 것에 기초하여 제2 논리 값의 역을 결정하기 위한 ― 제1 논리 값이 제2 논리 값의 역일 수 있고, 출력이 결정에 기초할 수 있음 ― 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들은 제1 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대해 제1 논리 값을 감지하기 위한, 그리고 메모리 디바이스에 의해, 제1 논리 값이 감지되는 것과 제1 판독 전압이 제1 극성을 갖는 것에 기초하여 제1 논리 값의 추가적인 표시를 출력하기 위한 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들에서, 제1 판독 커맨드는 제1 판독 전압에 제1 극성을 사용할 것을 표시하고, 제2 판독 커맨드는 제2 판독 전압에 제2 극성을 사용할 것을 표시한다.
방법(700) 및 본원에서 설명된 장치의 일부 예들은 제1 랜덤 결정에 기초하여 제1 판독 전압에 제1 극성을 사용할 것을 결정하기 위한, 그리고 제2 랜덤 결정에 기초하여 제2 판독 전압에 제2 극성을 사용할 것을 결정하기 위한 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들은 제1 판독 전압이 제1 극성을 갖는 것에 기초하여 제2 판독 전압에 제2 극성을 사용할 것을 결정하기 위한 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(700) 및 본원에서 설명된 장치의 일부 예들에서, 제1 판독 전압 및 제2 판독 전압은 동일한 크기를 가질 수 있다. 방법(700) 및 본원에서 설명된 장치의 일부 예들에서, 제1 판독 전압과 제2 판독 전압은 상이한 크기를 갖는다.
도 8은 본 개시의 양태들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 방법 또는 방법들(800)을 도시한 흐름도를 도시한다. 방법(800)의 동작들은 본원에서 설명된 바와 같은 메모리 디바이스 또는 이의 구성요소들에 의해 구현될 수 있다. 예를 들어, 방법(800)의 동작들은 도 6을 참조하여 설명된 바와 같은 메모리 디바이스에 의해 수행될 수 있다. 일부 예들에서, 메모리 디바이스는 메모리 디바이스의 기능적 요소들을 설명된 기능들을 수행하도록 제어하기 위한 명령어 세트를 실행할 수 있다. 추가적으로 또는 대안적으로, 메모리 디바이스는 전용 하드웨어를 사용하여 설명된 기능들의 양태들을 수행할 수 있다.
805에서, 메모리 디바이스는 메모리 디바이스에서, 메모리 셀에 대한 제1 판독 커맨드를 수신할 수 있다. 805의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 805의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 커맨드 구성요소에 의해 수행될 수 있다.
810에서, 메모리 디바이스는 제1 판독 커맨드에 기초하여, 메모리 셀에 제1 극성을 갖는 제1 판독 전압을 인가할 수 있다. 810의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 810의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
815에서, 메모리 디바이스는 제1 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대한 제1 논리 값을 감지할 수 있다. 815의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 815의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
820에서, 메모리 디바이스는 메모리 디바이스에 의해, 제1 논리 값이 감지되는 것과 제1 판독 전압이 제1 극성을 갖는 것에 기초하여 제1 논리 값의 표시를 출력할 수 있다. 820의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 820의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 출력 구성요소에 의해 수행될 수 있다.
825에서, 메모리 디바이스는 제1 판독 커맨드 이후에, 메모리 셀에 대한 제2 판독 커맨드를 수신할 수 있다. 825의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 825의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 커맨드 구성요소에 의해 수행될 수 있다.
830에서, 메모리 디바이스는 제2 판독 커맨드에 기초하여, 메모리 셀에 제2 극성을 갖는 제2 판독 전압을 인가할 수 있다. 830의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 830의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
835에서, 메모리 디바이스는 제2 판독 전압을 인가하는 것에 기초하여 메모리 셀에 대한 제2 논리 값을 감지할 수 있다. 835의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 835의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
840에서, 메모리 디바이스는 제2 논리 값을 감지한 후에, 제2 판독 전압이 제2 극성을 갖는 것에 적어도 부분적으로 기초하여 제2 논리 값의 역 ― 제1 논리 값이 제2 논리 값의 역이고, 출력이 결정에 적어도 부분적으로 기초함 ― 을 결정할 수 있다. 840의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 845의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
845에서, 메모리 디바이스는 메모리 디바이스에 의해, 제2 논리 값이 감지되는 것과 제2 판독 전압이 제2 극성을 갖는 것에 적어도 부분적으로 기초하여 제1 논리 값의 표시(예를 들어, 제2 표시, 추가적인 표시)를 출력할 수 있다. 840의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 840의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 출력 구성요소에 의해 수행될 수 있다.
도 9는 본 개시의 양태들에 따른 극성 기록 메모리 셀들에 대한 가변 극성 판독 동작들을 지원하는 방법 또는 방법들(900)을 도시한 흐름도를 도시한다. 방법(900)의 동작들은 본원에서 설명된 바와 같은 메모리 디바이스 또는 이의 구성요소들에 의해 구현될 수 있다. 예를 들어, 방법(900)의 동작들은 도 6을 참조하여 설명된 바와 같은 메모리 디바이스에 의해 수행될 수 있다. 일부 예들에서, 메모리 디바이스는 메모리 디바이스의 기능적 요소들을 설명된 기능들을 수행하도록 제어하기 위한 명령어 세트를 실행할 수 있다. 추가적으로 또는 대안적으로, 메모리 디바이스는 전용 하드웨어를 사용하여 설명된 기능들의 양태들을 수행할 수 있다.
905에서, 메모리 디바이스는 메모리 디바이스에서, 메모리 셀들의 세트에 논리 값들의 세트를 저장할 수 있다. 905의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 905의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 저장 구성요소에 의해 수행될 수 있다.
910에서, 메모리 디바이스는 메모리 디바이스에서 하나 이상의 판독 커맨드를 수신할 수 있다. 910의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 910의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 커맨드 구성요소에 의해 수행될 수 있다.
915에서, 메모리 디바이스는 하나 이상의 판독 커맨드에 기초하여, 메모리 셀들의 세트에 판독 펄스들의 세트 - 판독 펄스들의 세트의 제1 서브세트 각각은 제1 극성을 갖고, 판독 펄스들의 세트의 제2 서브세트는 각각 제2 극성을 가짐 - 를 인가할 수 있다. 915의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 915의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 판독 구성요소에 의해 수행될 수 있다.
920에서, 메모리 디바이스는 메모리 디바이스에 의해 그리고 판독 펄스들의 세트를 인가하는 것에 적어도 부분적으로 기초하여, 저장된 논리 값들들의 세트를 표시하는 시그널링을 송신할 수 있다. 920의 동작들은 본원에서 설명된 방법들에 따라 수행될 수 있다. 일부 예들에서, 920의 동작들의 양태들은 도 6을 참조하여 설명된 바와 같은 출력 구성요소에 의해 수행될 수 있다.
일부 예들에서, 본원에서 설명된 바와 같은 장치는 방법(900)과 같은 방법 또는 방법들을 수행할 수 있다. 본 장치는 메모리 디바이스에서, 메모리 셀들의 세트에 복수의 논리 값들을 저장하기 위한, 메모리 디바이스에서 하나 이상의 판독 커맨드를 수신하기 위한, 하나 이상의 판독 커맨드에 기초하여, 메모리 셀들의 세트에 판독 펄스들의 세트 - 판독 펄스들의 세트의 제1 서브세트 각각은 제1 극성을 갖고, 판독 펄스들의 세트의 제2 서브세트는 각각 제2 극성을 가짐 - 를 인가하기 위한, 그리고 메모리 디바이스에 의해 그리고 판독 펄스들의 세트를 인가하는 것에 적어도 부분적으로 기초하여, 저장된 논리 값들의 세트를 표시하는 시그널링을 송신하기 위한 특징부들, 수단들, 또는 명령어들(예를 들어, 프로세서에 의해 실행가능한 명령어들을 저장하는 비일시적인 컴퓨터 판독가능 매체)을 포함할 수 있다.
방법(900) 및 본원에서 설명된 장치의 일부 예들은 판독 펄스들의 세트를 인가하는 것에 기초하여 논리 값들의 세트를 감지하기 위한 ― 저장된 논리 값들의 세트의 각각은 감지된 논리 값 각각에 대응하며, 판독 펄스들의 세트의 제1 서브세트와 연관된 감지된 논리 값들에 대해, 시그널링은 감지된 논리 값 각각을 표시하고, 판독 펄스들의 제2 서브세트와 연관된 감지된 논리 값들에 대해, 시그널링은 감지된 논리 값의 역을 표시함 ― 동작들, 특징부들, 수단들, 또는 명령어들을 더 포함할 수 있다.
방법(900) 및 본원에서 설명된 장치의 일부 예들에서, 제1 서브세트의 판독 펄스는 제2 서브세트의 제1 판독 펄스 후에 그리고 제2 서브세트의 제2 판독 펄스 전에 인가될 수 있다.
방법(900) 및 본원에서 설명된 장치의 일부 예들에서, 하나 이상의 판독 커맨드 각각은 판독 펄스들의 세트 중 대응하는 하나 이상이 제1 극성을 가질 수 있는지 또는 제2 극성을 가질 수 있는지의 표시와 연관될 수 있다. 방법(900) 및 본원에서 설명된 장치의 일부 예들에서,하나 이상의 판독 커맨드 각각에 대해, 판독 펄스들의 세트 중 대응하는 하나 이상이 제1 극성을 가질 수 있는지 또는 제2 극성을 가질 수 있는지 여부는 랜덤할 수 있다.
본원에서 설명된 방법들은 가능한 구현예들을 설명한 것이고 동작들 및 단계들이 재배열되거나 달리 수정될 수 있으며 다른 구현예들도 가능하다는 점을 유념해야 한다. 더 나아가, 방법들 중 둘 이상으로부터의 부분들이 조합될 수 있다.
장치가 설명된다. 본 장치는 메모리 셀들의 어레이, 및 메모리 셀들의 어레이와 결합된 액세스 구성요소를 포함할 수 있다. 액세스 구성요소는 메모리 셀에 대한 기록 커맨드에 응답하여 메모리 셀들의 어레이 중의 메모리 셀 ― 메모리 셀은 기록 전압의 극성에 기초하여 논리 값을 저장하도록 동작가능함 ―에 기록 전압을 인가하도록, 메모리 셀에 대한 판독 커맨드에 응답하여 메모리 셀에 판독 전압을 인가하도록 동작가능할 수 있다. 본 장치는 메모리 셀들의 어레이와 결합된 감지 구성요소로서, 판독 전압이 메모리 셀의 임계 전압을 초과하는지 여부를 감지하도록, 그리고 판독 전압이 메모리 셀의 임계 전압을 초과하는지 여부와 판독 전압의 극성에 기초하여 저장된 논리 값의 표시를 생성하도록 동작가능한, 감지 구성요소를 더 포함할 수 있다.
일부 예들에서, 액세스 구성요소는 판독 커맨드와 연관된 표시에 기초하여 판독 전압의 극성을 결정하도록 동작가능할 수 있다. 일부 예들에서, 액세스 구성요소는 판독 전압의 극성을 랜덤하게 변경하도록 동작가능할 수 있다. 일부 예들에서, 액세스 구성요소는 이전 판독 전압의 극성에 기초하여 판독 전압의 극성을 결정하도록 동작가능할 수 있다. 일부 예들에서, 액세스 구성요소는 이전 판독 전압의 극성에 기초하여 기록 전압의 극성을 결정하도록 동작가능할 수 있다.
일부 예들에서, 감지구성요소는 판독 전압이 메모리 셀의 임계 전압을 초과하는지 여부에 기초하여 메모리 셀에 대한 감지된 논리 값을 식별하도록 그리고 판독 전압의 극성에 기초하여 감지된 논리 값을 선택적으로 반전시키도록 동작가능할 수 있다.
일부 예들에서, 메모리 셀은 제1 논리 값 또는 제2 논리 값 중 하나를 저장하도록 동작가능할 수 있고, 감지 구성요소는 판독 전압이 메모리 셀의 임계 전압을 초과하고 판독 전압의 극성이 제1 극성인 경우, 저장된 논리 값을 제1 논리 값으로서 식별하도록, 판독 전압이 메모리 셀의 임계 전압 미만이고 판독 전압의 극성이 제1 극성인 경우, 저장된 논리 값을 제2 논리 값으로서 식별하도록, 판독 전압이 메모리 셀의 임계 전압을 초과하고 판독 전압의 극성이 제2 극성인 경우, 저장된 논리 값을 제2 논리 값으로서 식별하도록, 그리고 판독 전압이 메모리 셀의 임계 전압 미만이고 판독 전압의 극성이 제2 극성인 경우, 저장된 논리 값을 제1 논리 값으로서 식별하도록 동작가능할 수 있다.
일부 예들에서, 감지구성요소는 판독 전압이 메모리 셀에 인가되는 동안 메모리 셀을 통한 전류의 양에 기초하여 판독 전압이 메모리 셀의 임계 전압을 초과하는지 여부를 결정하도록 동작가능할 수 있다.
일부 예들에서, 감지구성요소는 판독 전압이 메모리 셀에 인가되는 동안 스냅백 이벤트가 발생하는지 여부에 기초하여 판독 전압이 메모리 셀의 임계 전압을 초과하는지 여부를 결정하도록 동작가능할 수 있다.
일부 예들에서, 메모리 셀의 임계 전압은 판독 전압의 극성과 기록 전압의 극성이 동일한지 여부에 기초할 수 있다. 일부 예들에서, 메모리 셀은 판독 전압의 극성과 기록 전압의 극성이 동일한 경우 제1 임계 전압을 갖고, 판독 전압과 기록 전압의 극성이 상이한 경우 제2 임계 전압을 갖도록 동작가능할 수 있다. 판독 전압은 제1 임계 전압보다 크고 제2 임계 전압보다 작을 수 있는 크기를 가질 수 있다.
일부 예들에서, 메모리 셀은 기록 전압의 극성이 제1 극성인 경우 비정질 상태에 있는 동안 제1 논리 값을 저장하도록 동작가능하고, 기록 전압의 극성이 제2 극성인 경우 비정질 상태에 있는 동안 제2 논리 값을 저장하도록 동작가능할 수 있는 칼코게나이드 물질을 포함한다.
본원에서 설명된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 어느 하나를 사용하여 나타내어질 수 있다. 예를 들어, 상기한 설명 전반에 걸쳐 언급될 수 있는 데이터, 명령어들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자기장 또는 입자, 광학장 또는 입자, 또는 이들의 임의의 조합에 의해 나타내어질 수 있다. 일부 도면들은 신호들을 단일의 신호로서 도시할 수 있지만, 당업자에 의해 신호는 신호들의 버스를 나타낼 수 있으며, 여기서 버스는 다양한 비트 폭들을 가질 수 있다는 것이 이해될 것이다.
"전자 통신(electronic communication)", "전도 접촉(conductive contact)", "연결된(connected)", 및 "결합된(coupled)"이라는 용어들은 구성요소들 사이의 신호들의 유동을 지원하는 구성요소들 사이의 관계를 지칭할 수 있다. 구성요소들 사이에 언제든, 구성요소들 사이의 신호들의 유동을 지원할 수 있는 임의의 전도성 경로가 있는 경우 구성요소들은 서로 전자 통신하는(또는 전도성 접촉하는 또는 연결되는 또는 결합되는) 것으로 고려된다. 임의의 소정의 시간에, 서로 전자 통신하는(또는 전도성 접촉하는 또는 연결되는 또는 결합되는) 구성요소들 사이의 전도성 경로는 연결된 구성요소들을 포함하는 디바이스의 동작에 기초하여 개방 회로 또는 폐쇄 회로일 수 있다. 연결된 구성요소들 사이의 전도성 경로는 구성요소들 사이의 직접적 전도성 경로일 수 있거나, 또는 연결된 구성요소들 사이의 전도성 경로는 스위치들, 트랜지스터들, 또는 다른 구성요소들과 같은 중간 구성요소들을 포함할 수 있는 간접적 전도성 경로일 수 있다. 일부 예들에서, 연결된 구성요소들 사이의 신호들의 흐름은 예를 들어, 스위치들 또는 트랜지스터들과 같은 하나 이상의 중간 구성요소를 사용하여, 잠시 인터럽트될 수 있다.
"결합(coupling)"이라는 용어는 신호들이 현재 전도성 경로를 통해 구성요소들 사이에서 통신될 수 없는 구성요소들 사이의 개방 회로 관계로부터 신호들이 전도성 경로를 통해 구성요소들 사이에서 통신될 수 있는 구성요소들 사이의 폐쇄 회로 관계로 달라지는 조건을 나타낸다. 제어기와 같은 구성요소가 다른 구성요소들을 함께 결합할 때, 구성요소들은 이전에 신호들이 유동하게 허용하지 않았던 전도성 경로를 통해 다른 구성요소들 사이에서 신호들이 유동할 수 있게 하는 변화를 개시한다.
본원에서 사용될 때, "실질적으로" 또는 "실질적인"이라는 용어는 변형된 특성(예를 들어, 실질적으로라는 용어에 의해 변형되는 동사 또는 형용사)이 절대적일 필요는 없지만 특성의 이점들을 달성하기에 충분히 근접함을 의미한다.
본원에서 사용될 때, "전극"이라는 용어는 전기 전도체를 지칭할 수 있고, 일부 예들에서, 메모리 셀 또는 메모리 어레이의 다른 구성요소에 대한 전기 콘택트로서 채용될 수 있다. 전극은 메모리 어레이의 요소들 또는 구성요소들 간에 전도성 경로를 제공하는 트레이스, 와이어, 전도성 라인, 전도성 층 등을 포함할 수 있다.
메모리 어레이를 포함하여, 본원에서 논의된 디바이스들은 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 질화 갈륨 등과 같은 반도체 기판 상에 형성될 수 있다. 다른 예들에서, 기판은 실리콘 온 절연체(SOI) 기판, 이를테면 실리콘 온 글래스(SOG) 또는 실리콘 온 사파이어(SOP), 또는 또 다른 기판 상의 반도체 물질들의 에피택시얼층들일 수 있다. 기판, 또는 기판의 서브영역들의 전도성은 인, 붕소, 또는 비소를 포함하나, 이에 제한되지는 않는 다양한 화학 종들을 사용한 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 동안, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본원에서 논의된 스위칭 구성요소 또는 트랜지스터는 전계 효과 트랜지스터(FET)를 나타내고 소스, 드레인 및 게이트를 포함하는 3단자 디바이스를 포함할 수 있다. 단자들은 전도성 물질들, 예를 들어, 금속들을 통해 다른 전자 요소들에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있고 과도핑된, 예를 들어, 축퇴 반도체 영역을 포함할 수 있다. 소스 및 드레인은 저도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형(즉, 대부분 캐리어들이 전자들)이면, FET는 n-형 FET이라고 지칭될 수 있다. 채널이 p-형(즉, 대부분 캐리어가 홀들이다)이면, FET는 p-형 FET로 지칭될 수 있다. 채널은 절연 게이트 산화물에 의해 캡핑될 수 있다. 채널 전도성은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, 양의 전압 또는 음의 전압을 각각 n형 FET 또는 p형 FET에 인가하는 것은 채널을 전도성이 되게 할 수 있다. 트랜지스터는 트랜지스터의 임계 전압 이상의 전압이 트랜지스터 게이트에 인가될 때 "온(on)" 또는 "활성화"될 수 있다. 트랜지스터는 트랜지스터의 임계 전압 미만의 전압이 트랜지스터 게이트에 인가될 때 "오프(off)" 또는 "비활성화"될 수 있다.
본원에서 첨부된 도면들과 관련하여 제시된 설명은 예시적인 구성들을 설명하고 구현될 수 있거나 청구항들의 범위 내에 있는 모든 예들을 나타내지 않는다. 본원에서 사용된 "대표적인"이라는 용어는 "예, 사례, 또는 예시로서의 역할을 하는"을 의미하고 "바람직한" 또는 "다른 예들에 비해 유리한"을 의미하지는 않는다. 발명을 실시하기 위한 구체적인 내용은 설명된 기술들에 대한 이해를 제공하기 위해 구체적인 세부 사항들을 포함한다. 그러나, 이러한 기법들은 이러한 특정 세부 사항들 없이도 실시될 수 있다. 일부 사례들에서, 주지의 구조들 및 디바이스들은 설명된 예들의 개념들을 모호하게 하는 것을 회피하기 위해 블록도 형태로 도시된다.
첨부된 도면들에서, 유사한 구성요소들 또는 특징부들은 동일한 참조 라벨을 가질 수 있다. 나아가, 동일한 유형의 다양한 구성요소들은 참조 라벨 다음에 유사한 구성요소들을 구별하는 대시 기호 및 보조 라벨이 뒤따르는 것에 의해 구별될 수 있다. 본 명세서에서 단지 제1 참조 라벨이 사용되는 경우, 구체적인 내용은 제2 참조 라벨과 무관하게 동일한 제1 참조 라벨을 갖는 유사한 구성요소들 중 어느 하나에 적용가능하다.
본원에서 설명된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 어느 하나를 사용하여 나타내어질 수 있다. 예를 들어, 상기한 설명 전반에 걸쳐 언급될 수 있는 데이터, 명령어들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자기장 또는 입자, 광학장 또는 입자, 또는 이들의 임의의 조합에 의해 나타내어질 수 있다.
본원에서의 개시와 관련되어 설명된 다양한 예시적인 블록들 및 모듈들은 본원에서 설명된 기능들을 수행하도록 설계된 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그래밍가능한 논리 디바이스, 별개의 게이트 또는 트랜지스터 논리, 별개의 하드웨어 구성요소들 또는 이들의 임의의 조합으로 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 프로세서, 제어기, 마이크로 제어기, 또는 상태 기계일 수도 있다. 프로세서는 또한 컴퓨팅 장치들의 조합(예를 들어, DSP와 마이크로 프로세서의 조합, 다수의 마이크로 프로세서, DSP 코어와 관련된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 그러한 구성)으로 구현될 수도 있다.
본원에서 설명된 기능들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령어 또는 코드로서 저장되거나 전송될 수 있다. 다른 예들 및 구현예들도 본 개시 및 첨부된 청구항들의 범위 내이다. 예를 들어, 소프트웨어의 특성에 기인하여, 상술된 기능들은 프로세서, 하드웨어, 펌웨어, 하드와이어링, 또는 이들의 임의의 조합들에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 기능들을 구현하는 특징부들은 또한 기능들의 부분들이 상이한 물리적 위치들에서 구현되도록 분산되는 것을 포함하여, 물리적으로 다양한 위치들에 위치될 수도 있다. 또한, 청구범위를 포함하여 본원에서 사용될 때,항목들의 리스트(예를 들어, "~ 중 적어도 하나" 또는 "~ 중 하나 이상"과 같은 어구로 끝나는항목들의 리스트)에 사용되는 "또는"은 예를 들어, A, B 또는 C 중 적어도 하나의 리스트가 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하도록 포괄적인 리스트를 나타낸다. 또한, 본원에서 사용될 때, "~에 기초하여"라는 어구는 조건들의 폐집합을 언급하는 것으로서 간주되지 않아야 한다. 예를 들어, "조건 A에 기초하여"로서 설명되는 예시적인 단계는 본 개시의 범위로부터 벗어나지 않고 조건 A 및 조건 B 양자에 기초할 수 있다. 다시 말해, 본원에서 사용될 때, "~에 기초하여"라는 어구는 "적어도 부분적으로 ~에 기초하여"라는 어구와 동일한 방식으로 간주되어야 한다.
컴퓨터 판독가능 매체들은 컴퓨터 프로그램을 한 장소에서 다른 장소로 전달하는 것을 가능하게 하는 임의의 매체를 포함하여 비일시적인 컴퓨터 저장 매체들 및 통신 매체들 양자를 포함한다. 비일시적 저장 매체는 범용 또는 전용 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 예로서, 그리고 제한 없이, 비일시적인 컴퓨터 판독가능 매체는 요구되는 프로그램 코드 수단들을 명령어들 또는 데이터 구조들의 형태로 수송 또는 저장하기 위해 사용될 수 있고 범용 또는 전용 컴퓨터, 또는 범용 또는 전용 프로세서에 의해 액세스될 수 있는 RAM, ROM, 전기적으로 소거가능한 프로그래머블 판독 전용 메모리(EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 다른 자기 저장 디바이스들, 또는 임의의 다른 비일시적인 매체를 포함할 수 있다. 또한, 임의의 연결은 적절하게 컴퓨터 판독가능 매체라고 칭해진다. 예를 들어, 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선(DSL), 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들을 사용하여 웹 사이트, 서버, 또는 다른 원격 소스로부터 소프트웨어가 송신되는 경우라면, 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선(DSL), 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들이 매체의 정의에 포함된다. 디스크(disk) 및 디스크(disc)는 본원에서 사용될 때, CD, 레이저 디스크, 광 디스크, 디지털 다기능 디스크(DVD), 플로피 디스크 및 블루-레이 디스크를 포함하며 이때 디스크들(disks)은 일반적으로 데이터를 자기적으로 재생하는 한편, 디스크들(discs)은 데이터를 레이저들로 광학적으로 재생한다. 상기한 것들의 조합들 또한 컴퓨터 판독가능 매체들의 범위 내에 포함된다.
본원에서의 설명은 당해 기술분야의 통상의 기술자가 본 개시를 행하거나 사용할 수 있게 하기 위해 제공된다. 당업자들에게 본 개시에 대한 다양한 변경이 이해될 것이고, 본원에서 정의된 일반적 원리들은 본 개시의 범위로부터 벗어나지 않고 다른 변형들에 적용될 수 있다. 이에 따라, 본 개시는 본원에서 설명된 예들 및 설계들로 제한되는 것이 아니라, 본원에서 개시된 원리들 및 신규한 특징들에 따르는 가장 넓은 범위에 따라야 한다.
Claims (27)
- 방법으로서,
메모리 디바이스에서, 메모리 셀에 대한 제1 판독 커맨드를 수신하는 단계;
상기 제1 판독 커맨드에 적어도 부분적으로 기초하여, 상기 메모리 셀에 제1 극성을 갖는 제1 판독 전압을 인가하는 단계;
상기 제1 판독 커맨드 이후에, 상기 메모리 셀에 대한 제2 판독 커맨드를 수신하는 단계; 및
상기 제2 판독 커맨드에 적어도 부분적으로 기초하여, 상기 메모리 셀에 제2 극성을 갖는 제2 판독 전압을 인가하는 단계를 포함하는, 방법. - 제1항에 있어서,
상기 제1 판독 커맨드를 수신하기 전에, 상기 메모리 셀에 대한 제1 논리 값과 연관된 기록 커맨드를 수신하는 단계;
상기 기록 커맨드에 적어도 부분적으로 기초하여, 상기 메모리 셀에 상기 제1 극성을 갖는 기록 전압을 인가하는 단계 ― 상기 메모리 셀은 상기 기록 전압이 상기 제1 극성을 갖는 것에 적어도 부분적으로 기초하여 상기 제1 논리 값을 저장하도록 동작가능함 ―;
상기 제1 판독 커맨드에 응답하여, 상기 제1 판독 전압을 인가하는 것에 적어도 부분적으로 기초하여 상기 메모리 셀이 상기 제1 논리 값을 저장한다고 결정하는 단계; 및
상기 제2 판독 커맨드에 응답하여, 상기 제2 판독 전압을 인가하는 것에 적어도 부분적으로 기초하여 상기 메모리 셀이 상기 제1 논리 값을 저장한다고 결정하는 단계를 더 포함하는, 방법. - 제1항에 있어서, 상기 메모리 셀은 제1 논리 값 또는 제2 논리 값 중 하나를 저장하도록 동작가능하며, 상기 방법은:
상기 제2 판독 전압을 인가하는 것에 적어도 부분적으로 기초하여 상기 메모리 셀에 대해 상기 제2 논리 값을 감지하는 단계; 및
상기 메모리 디바이스에 의해, 상기 제2 논리 값이 감지되는 것과 상기 제2 판독 전압이 상기 제2 극성을 갖는 것에 적어도 부분적으로 기초하여 상기 제1 논리 값의 표시를 출력하는 단계를 더 포함하는, 방법. - 제3항에 있어서,
상기 제2 논리 값을 감지한 후에, 상기 제2 판독 전압이 상기 제2 극성을 갖는 것에 적어도 부분적으로 기초하여 상기 제2 논리 값의 역을 결정하는 단계 ― 상기 제1 논리 값은 상기 제2 논리 값의 역이고, 출력이 상기 결정에 적어도 부분적으로 기초함 ― 를 더 포함하는, 방법. - 제4항에 있어서,
상기 제1 판독 전압을 인가하는 것에 적어도 부분적으로 기초하여 상기 메모리 셀에 대해 상기 제2 논리 값을 감지하는 단계; 및
상기 메모리 디바이스에 의해, 상기 제1 논리 값이 감지되는 것과 상기 제1 판독 전압이 상기 제1 극성을 갖는 것에 적어도 부분적으로 기초하여 상기 제1 논리 값의 추가적인 표시를 출력하는 단계를 더 포함하는, 방법. - 제1항에 있어서,
상기 제1 판독 커맨드는 상기 제1 판독 전압에 상기 제1 극성을 사용할 것을 표시하고,
상기 제2 판독 커맨드는 상기 제2 판독 전압에 상기 제2 극성을 사용할 것을 표시하는 것인, 방법. - 제1항에 있어서,
제1 랜덤 결정에 적어도 부분적으로 기초하여 상기 제1 판독 전압에 상기 제1 극성을 사용할 것을 결정하는 단계; 및
제2 랜덤 결정에 적어도 부분적으로 기초하여 상기 제2 판독 전압에 상기 제2 극성을 사용할 것을 결정하는 단계를 더 포함하는, 방법. - 제1항에 있어서,
상기 제1 판독 전압이 상기 제1 극성을 갖는 것에 적어도 부분적으로 기초하여 상기 제2 판독 전압에 상기 제2 극성을 사용할 것을 결정하는 단계를 더 포함하는, 방법. - 제1항에 있어서, 상기 제1 판독 전압 및 상기 제2 판독 전압은 동일한 크기를 갖는 것인, 방법.
- 제1항에 있어서, 상기 제1 판독 전압과 상기 제2 판독 전압은 상이한 크기를 갖는 것인, 방법.
- 장치로서,
메모리 셀들의 어레이; 및
상기 메모리 셀들의 어레이와 결합된 액세스 구성요소로서:
상기 메모리 셀에 대한 기록 커맨드에 응답하여 상기 메모리 셀들의 어레이 중의 메모리 셀에 기록 전압을 인가하도록 ― 상기 메모리 셀은 상기 기록 전압의 극성에 적어도 부분적으로 기초하여 논리 값을 저장하도록 동작가능함 ―;
상기 메모리 셀에 대한 판독 커맨드에 응답하여 상기 메모리 셀에 판독 전압을 인가하도록 동작가능한, 상기 액세스 구성요소;
상기 메모리 셀들의 어레이와 결합된 감지 구성요소로서,
상기 판독 전압이 상기 메모리 셀의 임계 전압을 초과하는지 여부를 감지하도록; 그리고
상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하는지 여부와 상기 판독 전압의 극성에 적어도 부분적으로 기초하여 상기 저장된 논리 값의 표시를 생성하도록 동작가능한, 상기 감지 구성요소를 포함하는, 장치. - 제11항에 있어서, 상기 액세스 구성요소는 상기 판독 커맨드와 연관된 표시에 적어도 부분적으로 기초하여 상기 판독 전압의 극성을 결정하도록 동작가능한 것인, 장치.
- 제11항에 있어서, 상기 액세스 구성요소는 상기 판독 전압의 극성을 랜덤하게 변경하도록 동작가능한 것인, 장치.
- 제11항에 있어서, 상기 액세스 구성요소는 이전 판독 전압의 극성에 적어도 부분적으로 기초하여 상기 판독 전압의 극성을 결정하도록 동작가능한 것인, 장치.
- 제11항에 있어서, 상기 액세스 구성요소는 이전 기록 전압의 극성에 적어도 부분적으로 기초하여 상기 판독 전압의 극성을 결정하도록 동작가능한 것인, 장치.
- 제11항에 있어서, 상기 감지 구성요소는:
상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하는지 여부에 적어도 부분적으로 기초하여 상기 메모리 셀에 대한 감지된 논리 값을 식별하도록; 그리고
상기 판독 전압의 극성에 적어도 부분적으로 기초하여 상기 감지된 논리 값을 선택적으로 반전시키도록 동작가능한 것인, 장치. - 제11항에 있어서,
상기 메모리 셀은 제1 논리 값 또는 제2 논리 값 중 하나를 저장하도록 동작가능하고,
상기 감지 구성요소는:
상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하고 상기 판독 전압의 극성이 제1 극성인 경우, 상기 저장된 논리 값을 상기 제1 논리 값으로서 식별하도록;
상기 판독 전압이 상기 메모리 셀의 상기 임계 전압 미만이고 상기 판독 전압의 극성이 제1 극성인 경우, 상기 저장된 논리 값을 상기 제2 논리 값으로서 식별하도록;
상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하고 상기 판독 전압의 극성이 제2 극성인 경우, 상기 저장된 논리 값을 상기 제2 논리 값으로서 식별하도록; 그리고
상 기 판독 전압이 상기 메모리 셀의 상기 임계 전압 미만이고 상기 판독 전압의 극성이 제2 극성인 경우, 상기 저장된 논리 값을 상기 제1 논리 값으로서 식별하도록 동작가능한 것인, 장치. - 제11항에 있어서, 상기 감지 구성요소는:
상기 판독 전압이 상기 메모리 셀에 인가되는 동안 상기 메모리 셀을 통한 전류의 양에 적어도 부분적으로 기초하여 상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하는지 여부를 결정하도록 동작가능한 것인, 장치. - 제11항에 있어서, 상기 감지 구성요소는:
상기 판독 전압이 상기 메모리 셀에 인가되는 동안 스냅백 이벤트가 발생하는지 여부에 적어도 부분적으로 기초하여 상기 판독 전압이 상기 메모리 셀의 상기 임계 전압을 초과하는지 여부를 결정하도록 동작가능한 것인, 장치. - 제11항에 있어서, 상기 메모리 셀의 상기 임계 전압은 상기 판독 전압의 극성과 상기 기록 전압의 극성이 동일한지 여부에 적어도 부분적으로 기초하는 것인, 장치.
- 제20항에 있어서,
상기 메모리 셀은 상기 판독 전압의 극성과 상기 기록 전압의 극성이 동일한 경우 제1 임계 전압을 갖고, 상기 판독 전압과 상기 기록 전압의 극성이 상이한 경우 제2 임계 전압을 갖도록 동작가능하고,
상기 판독 전압은 상기 제1 임계 전압보다 크고 상기 제2 임계 전압보다 작은 크기를 갖는 것인, 장치. - 제11항에 있어서,
상기 메모리 셀은 상기 기록 전압의 극성이 제1 극성인 경우 비정질 상태에 있는 동안 제1 논리 값을 저장하도록 동작가능하고, 상기 기록 전압의 극성이 제2 극성인 경우 상기 비정질 상태에 있는 동안 제2 논리 값을 저장하도록 동작가능한 칼코게나이드 물질을 포함하는 것인, 장치. - 방법으로서,
메모리 디바이스에서, 복수의 메모리 셀들에 복수의 논리 값들을 저장하는 단계;
상기 메모리 디바이스에서 하나 이상의 판독 커맨드를 수신하는 단계;
상기 하나 이상의 판독 커맨드에 적어도 부분적으로 기초하여, 상기 복수의 메모리 셀들에 복수의 판독 펄스들을 인가하는 단계 ―
상기 복수의 판독 펄스들의 제1 서브세트는 각각 제1 극성을 갖고,
상기 복수의 판독 펄스들의 제2 서브세트는 각각 제2 극성을 가짐 ―; 및
상기 메모리 디바이스에 의해 그리고 상기 복수의 판독 펄스들을 인가하는 것에 적어도 부분적으로 기초하여, 상기 저장된 복수의 논리 값들을 표시하는 시그널링을 송신하는 단계를 포함하는, 방법. - 제23항에 있어서,
상기 복수의 판독 펄스들을 인가하는 것에 적어도 부분적으로 기초하여 상기 복수의 논리 값들을 감지하는 단계를 더 포함하며, 상기 저장된 복수의 논리 값들 각각은 각 감지된 논리 값에 대응하되,
상기 복수의 판독 펄스들의 제1 서브세트와 연관된 감지된 논리 값들에 대해, 상기 시그널링은 상기 감지된 논리 값 각각을 표시하고,
상기 복수의 판독 펄스들의 제2 서브세트와 연관된 감지된 논리 값들에 대해, 상기 시그널링은 상기 감지된 논리 값의 역을 표시하는 것인, 방법. - 제23항에 있어서, 상기 제1 서브세트의 판독 펄스는 상기 제2 서브세트의 제1 판독 펄스 후에 그리고 상기 제2 서브세트의 제2 판독 펄스 전에 인가되는 것인, 방법.
- 제23항에 있어서, 상기 하나 이상의 판독 커맨드 각각은 상기 복수의 판독 펄스들 중 대응하는 하나 이상이 상기 제1 극성을 갖는지 또는 상기 제2 극성을 갖는지의 표시와 연관되는 것인, 방법.
- 제23항에 있어서, 상기 하나 이상의 판독 커맨드 각각에 대해, 상기 복수의 판독 펄스들 중 대응하는 하나 이상이 상기 제1 극성을 갖는지 또는 상기 제2 극성을 갖는지 여부는 랜덤한 것인, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/797,432 US11430509B2 (en) | 2020-02-21 | 2020-02-21 | Varying-polarity read operations for polarity-written memory cells |
| US16/797,432 | 2020-02-21 | ||
| PCT/US2021/016630 WO2021167796A1 (en) | 2020-02-21 | 2021-02-04 | Varying-polarity read operations for polarity-written memory cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220137960A true KR20220137960A (ko) | 2022-10-12 |
Family
ID=77367157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227030867A KR20220137960A (ko) | 2020-02-21 | 2021-02-04 | 극성 기록 메모리 셀에 대한 가변 극성 판독 동작 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11430509B2 (ko) |
| EP (1) | EP4107727A4 (ko) |
| JP (1) | JP7431997B2 (ko) |
| KR (1) | KR20220137960A (ko) |
| CN (1) | CN115461814A (ko) |
| TW (1) | TW202147319A (ko) |
| WO (1) | WO2021167796A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11404120B2 (en) | 2020-05-13 | 2022-08-02 | Micron Technology, Inc. | Refresh operation of a memory cell |
| US11651825B2 (en) * | 2021-04-12 | 2023-05-16 | Micron Technology, Inc. | Random value generator |
| CN115599311B (zh) * | 2022-11-30 | 2023-03-03 | 苏州浪潮智能科技有限公司 | 极性反转方法及装置、存储介质、电子装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190376A (ja) | 2005-01-05 | 2006-07-20 | Sharp Corp | 不揮発性半導体記憶装置 |
| JP2008310868A (ja) | 2007-06-13 | 2008-12-25 | Sony Corp | 半導体メモリデバイス、および、そのデータ読み出し方法 |
| KR101360812B1 (ko) | 2008-06-05 | 2014-02-11 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
| US8767482B2 (en) | 2011-08-18 | 2014-07-01 | Micron Technology, Inc. | Apparatuses, devices and methods for sensing a snapback event in a circuit |
| US9053761B2 (en) * | 2012-11-07 | 2015-06-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit and method for improving sense amplifier reaction time in memory read operations |
| US9286963B2 (en) * | 2013-07-16 | 2016-03-15 | Everspin Technologies, Inc. | Method of writing to a spin torque magnetic random access memory |
| US9484089B2 (en) | 2014-10-20 | 2016-11-01 | Sandisk Technologies Llc | Dual polarity read operation |
| US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
| US9728253B2 (en) | 2015-11-30 | 2017-08-08 | Windbond Electronics Corp. | Sense circuit for RRAM |
| US10388370B2 (en) | 2016-04-07 | 2019-08-20 | Helmholtz-Zentrum Dresden—Rossendorf E.V. | Method and means for operating a complementary analogue reconfigurable memristive resistive switch and use thereof as an artificial synapse |
| US9799381B1 (en) * | 2016-09-28 | 2017-10-24 | Intel Corporation | Double-polarity memory read |
| US10157667B2 (en) | 2017-04-28 | 2018-12-18 | Micron Technology, Inc. | Mixed cross point memory |
| US10269442B1 (en) * | 2017-12-28 | 2019-04-23 | Micron Technology, Inc. | Drift mitigation with embedded refresh |
| US10354729B1 (en) * | 2017-12-28 | 2019-07-16 | Micron Technology, Inc. | Polarity-conditioned memory cell write operations |
-
2020
- 2020-02-21 US US16/797,432 patent/US11430509B2/en active Active
-
2021
- 2021-01-20 TW TW110102066A patent/TW202147319A/zh unknown
- 2021-02-04 JP JP2022549775A patent/JP7431997B2/ja active Active
- 2021-02-04 KR KR1020227030867A patent/KR20220137960A/ko not_active Application Discontinuation
- 2021-02-04 EP EP21756473.1A patent/EP4107727A4/en active Pending
- 2021-02-04 CN CN202180015632.3A patent/CN115461814A/zh active Pending
- 2021-02-04 WO PCT/US2021/016630 patent/WO2021167796A1/en unknown
-
2022
- 2022-07-20 US US17/869,649 patent/US11923002B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7431997B2 (ja) | 2024-02-15 |
| US20220359005A1 (en) | 2022-11-10 |
| JP2023515049A (ja) | 2023-04-12 |
| EP4107727A4 (en) | 2024-06-26 |
| US11430509B2 (en) | 2022-08-30 |
| CN115461814A (zh) | 2022-12-09 |
| EP4107727A1 (en) | 2022-12-28 |
| TW202147319A (zh) | 2021-12-16 |
| US20210264972A1 (en) | 2021-08-26 |
| WO2021167796A1 (en) | 2021-08-26 |
| US11923002B2 (en) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7513745B2 (ja) | 読み出しリフレッシュ動作 | |
| JP7513753B2 (ja) | メモリセルのリフレッシュ動作 | |
| CN114121103B (zh) | 用于编程自选存储器的技术 | |
| US11710528B2 (en) | Data-based polarity write operations | |
| JP7431997B2 (ja) | 極性書き込みメモリセルに対する可変極性読み出し動作 | |
| WO2022046451A1 (en) | Programming techniques for polarity-based memory cells | |
| EP4070314A1 (en) | Write operation techniques for memory systems | |
| US11848051B2 (en) | Parallel drift cancellation | |
| US11568952B2 (en) | Adjustable programming pulses for a multi-level cell | |
| US20240057489A1 (en) | Random number generation based on threshold voltage randomness | |
| US20220415409A1 (en) | Programming techniques for polarity-based memory cells | |
| WO2023064694A1 (en) | Cross point array architecture for multiple decks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |