KR20220137718A - 박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치 - Google Patents

박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20220137718A
KR20220137718A KR1020227030586A KR20227030586A KR20220137718A KR 20220137718 A KR20220137718 A KR 20220137718A KR 1020227030586 A KR1020227030586 A KR 1020227030586A KR 20227030586 A KR20227030586 A KR 20227030586A KR 20220137718 A KR20220137718 A KR 20220137718A
Authority
KR
South Korea
Prior art keywords
piezoelectric film
film layer
substrate
depositing
period
Prior art date
Application number
KR1020227030586A
Other languages
English (en)
Inventor
리종 선
샤오 동 양
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220137718A publication Critical patent/KR20220137718A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H01L41/316—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본원에는 박막의 특성들을 미세 조정하기 위한 장치 및 방법이 개시되어 있다. 압전막을 형성하는 방법은 (a) 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층(408(1))을 증착하는 단계를 포함한다. 방법은 (b) 제2 PVD 프로세스에 의해, 제1 압전막 층(408(1))의 상부에 그리고 제1 압전막 층(408(1))과 접촉하게 제2 압전막 층(408(2))을 증착하는 단계를 포함한다. (c) 제1 압전막 층(408(1))을 형성한 후에 그리고 제2 압전막 층(408(2))을 형성하기 전에 기판의 온도가 강하된다. 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하된다. 프로세스들 (a), (b) 및 (c)은 1 회 이상 횟수로 추가로 수행된다. 프로세스 (c)는 제2 시간 기간 동안 수행된다. 제2 시간 기간은 제1 시간 기간과 상이하다.

Description

박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치
[0001] 본원에 개시된 예들은 증착된 박막 재료의 특성들을 미세 조정하는 데 사용되는 방법 및 장치에 관한 것이다.
[0002] 박막 압전 재료들은 센서들 및 변환기들에서 사용될 수 있다. 압전 센서들 및 변환기들은 또한, 휴대폰들 및 다른 무선 응용들에 사용되는 음향 공진기를 포함하여, 자이로-센서들(gyro-sensors), 잉크젯 프린터 헤드들(ink-jet printer heads) 및 다른 미세전자기계 시스템들(microelectromechanical systems; MEMS) 디바이스들과 같은 디바이스들에도 사용된다. 이러한 얇은 압전막들(piezoelectric films)은 스퍼터링(sputtering), 펄스 레이저 어블레이션(pulsed laser ablation; PLD), MOCVD 및 졸-겔 증착(sol-gel deposition)과 같은 기술들에 의해 제조될 수 있다.
[0003] 반도체 프로세싱에서, 물리 기상 증착(physical vapor deposition; PVD)(예를 들어, 스퍼터링 프로세스)은 박막을 증착하는 데 통상적으로 사용되는 프로세스이다. PVD 프로세스는 소스 재료(source material)를 갖는 타깃(target)에 충격을 가하는 것을 포함한다. 이온들이 챔버 내의 플라즈마에서 생성되어, 소스 재료가 타깃으로부터 기판으로 스퍼터링되게 한다. 일부 PVD 프로세스들 동안, 스퍼터링된 소스 재료는 다음에 전압 바이어스(voltage bias)를 통해 프로세싱되는 기판을 향해 가속된다. 소스 재료는 기판의 표면 상에 증착된다. 일부 예들에서, 스퍼터링된 소스 재료는 다른 반응물질과 반응할 수 있다. 제조된 층을 기판 상에 스퍼터링하는 경우에, 박막들의 에피택셜 성장(epitaxial growth)은 압전 기반 재료들과 기판 사이의 열적 및 격자 불일치로 인해 스트레인(strain) 및/또는 전위된 구조(dislocated structure)를 나타낼 수 있다.
[0004] 스퍼터링된 재료의 증착 동안, 스퍼터링된 박막들의 두께 및 응력 균일성은 몇몇의 제어된 파라미터들에 의해 영향을 받을 수 있다. 제어된 파라미터들은 스퍼터링 타깃의 표면 근처의 전자들을 포획하는 데 사용되는 자기장의 강도, 인접한 재료들 사이의 격자 일치 또는 불일치를 포함할 수 있으며, 기판의 결정 배향은 박막들의 균일한 특성들을 유지하는 것을 어렵게 만들 수 있다. 그러한 박막들의 불균일성은 WIW(with-in-wafer) 압전 특성들의 변동을 유발하고, 압전 디바이스들의 생산 수율을 감소시킬 수 있다.
[0005] 따라서, 압전 재료들을 증착하고 감지 디바이스들에 사용되는 박막들의 수명을 연장시키기 위한 개선된 방법 및 장치에 대한 요구가 있다.
[0006] 본원에는 박막의 특성들을 미세 조정하는 장치 및 방법이 개시되어 있다. 일 예에서, 압전막을 형성하는 방법은 (a) 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계를 포함한다. 상기 방법은 (b) 제2 물리 기상 증착(PVD) 프로세스에 의해, 제1 압전막 층의 상부에 그리고 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계를 더 포함한다. 상기 방법은 (c) 제1 압전막 층을 형성한 후에 그리고 제2 압전막 층을 형성하기 전에 기판의 온도를 강하시키는 단계에 의해 계속된다. 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하된다. 프로세스들 (a), (b) 및 (c)은 1 회 이상 횟수로 추가로 수행된다. 추가로 수행된 프로세스들 (a), (b) 및 (c) 중 프로세스 (c)는 제2 시간 기간 동안 수행된다. 제2 시간 기간은 제1 시간 기간과 상이하다.
[0007] 다른 예에서, 압전막을 형성하는 방법은 (a) 제1 프로세싱 챔버에서, 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계를 포함한다. 상기 방법은 (b) 제1 프로세싱 챔버에서, 제2 PVD 프로세스에 의해, 제1 압전막 층의 상부에 그리고 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계를 포함한다. 상기 방법은 (c) 제1 압전막 층을 형성한 후에 그리고 제2 압전막 층을 형성하기 전에 기판의 온도를 강하시키는 단계에 의해 계속된다. 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하된다. 프로세스들 (a), (b) 및 (c)은 1 회 이상의 추가 횟수로 추가로 수행된다. 추가로 수행된 프로세스 (c)는 제2 시간 기간 동안 수행된다. 제2 시간 기간은 제1 시간 기간과 상이하다.
[0008] 또 다른 예에서, 기판을 프로세싱하기 위한 장치는 적어도 하나의 비일시적 컴퓨터 판독가능 매체에 결합된 프로세서를 포함한다. 적어도 하나의 비일시적 컴퓨터 판독가능 매체는 프로세서에 의해 실행될 때 방법을 수행하도록 구성된 명령들을 포함한다. 상기 방법은 (a) 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계를 포함한다. 추가적으로, 상기 방법은 (b) 제2 물리 기상 증착(PVD) 프로세스에 의해, 제1 압전막 층의 상부에 그리고 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계를 포함한다. 상기 방법은 (c) 제1 압전막 층을 형성한 후에 그리고 제2 압전막 층을 형성하기 전에 기판의 온도를 강하시키는 단계에 의해 계속된다. 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하된다. 프로세스들 (a), (b) 및 (c)은 1 회 이상 횟수로 추가로 수행된다. 추가로 수행된 프로세스들 (a), (b) 및 (c) 중 프로세스 (c)는 제2 시간 기간 동안 수행된다. 제2 시간 기간은 제1 시간 기간과 상이하다.
[0009] 본 개시내용의 상기에 기재된 특징들이 상세하게 이해될 수 있는 방식으로, 상기에서 간략하게 요약된 본 개시내용의 보다 특정한 설명이 예들을 참조하여 이루어질 수 있으며, 이 예들의 일부가 첨부된 도면들에 도시되어 있다. 그러나, 첨부된 도면들은 예들만을 도시한 것이고, 따라서 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안 되며, 다른 균등하게 유효한 예들을 허용할 수 있다는 점에 주목해야 한다.
[0010] 도 1은 기판 상에 박막 층들을 증착하도록 적합화된 클러스터 툴의 평면도이다.
[0011] 도 2는 도 1에 도시된 클러스터 툴에서 기판 상에 박막 층들을 증착하도록 적합화된 프로세싱 챔버들 중 하나의 평면도이다.
[0012] 도 3은 도 1에 도시된 클러스터 툴에서 기판을 프로세싱하도록 적합화된 다른 프로세싱 챔버의 단면도이다.
[0013] 도 4는 도 1에 개시된 클러스터 툴 내에서 생성된 예시적인 막 스택의 측면도이다.
[0014] 도 5는 도 1에 도시된 클러스터 툴 내에서 막 스택을 생성하는 예시적인 방법을 도시하는 흐름도이다.
[0015] 도 6은 기판 온도가 강하되었을 때 냉각 시간에 따른 응력 프로파일 변화들을 도시하는 그래프이다.
[0016] 도 7은 다수의 연속적인 중간층들로부터 형성된 박막 층들의 결정화 변동 정도를 도시한다.
[0017] 도 8은 도 1 내지 도 3에 도시된 프로세싱 챔버들 중 어느 하나에 명령들을 제공할 수 있는 제어기(700)의 평면도이다.
[0018] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 예의 요소들 및 특징들은 추가 기재 없이도 다른 예들에 유익하게 통합될 수 있는 것으로 고려된다.
[0019] 본원에는 스퍼터링 프로세스를 포함하는 프로세스와 같은 박막 증착 프로세스 동안에 박막의 특성들을 미세 조정하기 위한 장치 및 방법이 개시되어 있다. 압전 재료들이 고온들에서 기판 상에 증착되는 경우, 결정 배향이 개선되고, 그 결과 결정 배향의 변동 감소로 인해 FWHM(full-width-half-maximum) 피크들이 작아진다. 그러나, 박막이 높은 기판 증착 온도들에서 형성되는 경우, WIW(with-in-wafer) 응력 균일성이 증가한다. 대조적으로, 보다 낮은 기판 온도들은 보다 양호한 WIW 응력 균일성과 관련이 있지만, 보다 큰 FWHM 피크들과도 관련이 있다. 본원에 개시된 박막 층들의 결정 구조들은 X-선 회절(X-ray diffraction; XRD)을 사용하여 연구(또는 검사)되었다. 따라서, 결정 배향과 막 응력의 변동들에 대한 상충되는 영향을 해결하는 방법이 요구된다.
[0020] 이러한 경쟁 효과들을 해결하기 위한 노력의 일환으로, 다단계 프로세스 시퀀스(multistep process sequence)가 개발되었으며, 본원에 개시되어 있다. 프로세스 시퀀스는 일반적으로 소위 시드 층으로 불리는 얇은 제1 층의 형성을 포함하고, 본원에서 벌크 층(bulk layer)으로도 지칭되는 제2 층은 증착된 막 두께의 나머지 부분을 형성한다. 다른 예에서, 벌크 층은 증착된 시드 층 없이 기판의 상부에 그리고 기판과 접촉하여 형성된다. 2 개의 층들을 형성하는 데 사용되는 증착 프로세스들 동안에 별도의 온도 제어가 사용된다. 일 실시예에서, 시드 층 증착 프로세스는 램프 가열식 챔버(lamp heated chamber) 또는 가열식 기판 지지 페디스털 수용 챔버(heated substrate support pedestal containing chamber)와 같은 제1 챔버에서 기판을 고온(예를 들어, 150 ℃ 내지 550 ℃)으로 가열한 후에, 기판이 제1 챔버에서 도달하는 온도보다 낮은 온도로 유지되는 기판 지지체를 갖는 별도의 증착 챔버에서 시드 층을 증착하는 것을 포함한다. 일 예에서, 시드 층 증착 프로세스는 압전 재료를 형성하도록 적합화된 스퍼터링 프로세스를 포함한다. 시드 층이 형성되는 동안에 기판에 의해 도달되는 고온은 박막 층의 핵 생성을 위한 양호한 표면 조건을 제공하고, 형성된 결정들이 바람직한 결정 배향(예를 들어, 결정 배향의 작은 변동)을 가질 수 있게 한다. 그 후에, 시드 층이 상부에 배치된 기판은 냉각을 위해 상이한 챔버로 보내진다. 기판이 냉각된 후에, 기판은 벌크 층의 증착을 계속하기 위해 실온 부근의 온도로 제어되는 기판 지지체를 갖는 프로세싱 챔버로 다시 보내진다. 이러한 증착-냉각-증착 프로세스 시퀀스는 결정 배향과 응력에 대한 온도 효과 사이의 상충을 회피할 수 있고, 대신에 각 특성에 긍정적인 효과를 제공한다는 것이 밝혀졌다. 유리하게는, 본원에 개시된 장치 및 방법은 보다 작은 FWHM, 및 개선된 응력 균일성 및 응력 레벨 둘 모두를 갖는 얇은 층의 형성을 가능하게 한다. 프로세스 시퀀스의 상이한 부분들 동안의 별도의 온도 제어는 막 응력을 감소시키고 결정 배향을 개선함으로써 전반적인 막 특성들의 개선을 가능하게 한다.
[0021] 박막 층들의 스퍼터링 동안, 박막 층들 및/또는 기판 표면의 하나 이상의 영역들의 표면 특성들의 차이들은 콘 결함들(cone defects), 적층 결함들 및 다른 표면 결함들을 초래할 수 있다. 결함들은 표면 거칠기를 증가시키고, 층들 사이의 압전 결합을 약화시키며, 궁극적으로 형성된 압전 디바이스의 성능을 저하시킨다. 고온 시드 층의 증착 동안, 콘 결함들을 억제하고 박막 층들의 결정 품질을 향상시키기 위해 탈가스 온도, 압력, 바이어스 전력, 타깃-기판 간격 및 가스 비율과 같은 파라미터들이 조정된다.
[0022] 본원에 개시된 방법들 및 장치들은 또한 벌크 층의 형성 동안에 프로세싱 파라미터들을 조정함으로써 박막의 특성들을 미세 조정하는 것을 가능하게 한다. 일반적으로, 응력 균일성 및 결정 배향을 개선하기 위해 증착 프로세스 파라미터들, 프로세스 시간 및 냉각 레시피 프로세스 파라미터들(cooling recipe process parameters)이 조정된다. 증착 프로세스 압력, 증착 바이어스 전력, 스퍼터 타깃 전력, 가스 비율 농도(예를 들어, 반응성 가스 대 불활성 가스 농도 비율)는 조정 가능한 증착 프로세스 파라미터들의 예들이다. 냉각 프로세스 압력, 기판 지지체 온도 및 냉각 가스 조성은 조정 가능한 냉각 프로세스 파라미터들의 예들이다. 증착 및 냉각 프로세스 파라미터들은 단독으로 또는 프로세스 시간과 조합하여 조정될 수 있다. 따라서, 벌크 층을 증착하는 동안에 상기에서 언급된 파라미터들을 미세 조정함으로써, 박막 특성들의 증가된 WIW(within wafer) 응력 균일성 및 결정 배향이 이용 가능하다.
[0023] 도 1은 기판 상에 박막 층들을 증착하도록 구성된 클러스터 툴(cluster tool)(100)의 평면도이다. 클러스터 툴(100)의 일 예는 캘리포니아주 산타클라라 소재의 어플라이드 머티어리얼즈, 인코포레이티드(Applied Materials, Inc.)로부터 상업적으로 입수 가능하고, Endura® 시스템으로 알려져 있다.
[0024] 클러스터 툴(100)은 팩토리 인터페이스(factory interface)(104), 로딩 도크(loading dock)(140), 제1 로봇(132) 및 제2 로봇(136)을 포함한다. 클러스터 툴(100)에는 배향 챔버(152), 탈가스 챔버(156), 제1 프로세싱 챔버들(160 및 168), 제2 프로세싱 챔버들(164 내지 167), 제2 로봇(136) 및 메인 프레임(main frame)(172)이 포함된다. 클러스터 툴(100)은 또한 제1 이송 챔버(124) 및 제2 이송 챔버(128)를 포함한다.
[0025] 각각의 카세트(cassette)(112) 또는 FOUP는 복수의 기판들(201)을 수용하도록 구성된다. 이러한 구성에서, 기판들(201)은 팩토리 인터페이스 로봇들(120) 중 하나에 의해 카세트(112)로부터 제거된다. 팩토리 인터페이스 로봇들(120)은 카세트(112)로부터 기판(201)을 이송하고 기판(201)을 로딩 도크(140)(즉, 로드록(load lock)) 내로 로딩할 것이다. 클러스터 툴(100)에서 기판 프로세싱을 완료하면, 프로세싱된 기판들(201)은 각각의 카세트(112)로 복귀된다.
[0026] 메인 프레임(172)은 제1 로봇(132)을 포함하는 제1 이송 챔버(124)를 포함한다. 제1 로봇(132)은 배향 챔버(152), 탈가스 챔버(156) 및 제1 프로세싱 챔버(160) 사이에서 기판(201)을 이동시키도록 구성된다. 배향 챔버(152), 탈가스 챔버(156) 및 제1 프로세싱 챔버(160) 각각은 제1 이송 챔버(124)의 주변부 주위에 배열된다. 일부 구성들에서, 제1 이송 챔버(124)는 적당히 낮은 압력, 예를 들어 약 1 밀리토르(milliTorr) 이하로 진공 펌핑된다. 제2 이송 챔버(128)는 보다 낮은 압력, 예를 들어 1 마이크로토르(microTorr) 이하로 펌핑된다. 따라서, 제1 이송 챔버(124) 또는 제2 이송 챔버(128)는 제1 이송 챔버(124)와 제2 이송 챔버(128) 사이의 오염의 이송을 방지하기 위해 적어도 적당한 진공 레벨로 유지된다. 달리 명시적으로 언급되지 않는 한, 제1 프로세싱 챔버(160)에 대한 임의의 논의 또는 설명은 반드시 제1 프로세싱 챔버(168)를 포함하는 것으로 이해된다.
[0027] 제2 로봇(136)은 제1 프로세싱 챔버(160)와 제2 프로세싱 챔버(164) 사이에서 기판(들)(201)을 이동시키도록 구성된다. 제2 로봇(136)은 제2 이송 챔버(128) 내에 배치된다. 제2 로봇(136)은 제1 프로세싱 챔버(160) 및 제2 프로세싱 챔버(164) 또는 메인 프레임(172)의 제2 이송 챔버(128) 부분에 부착된 다른 프로세싱 챔버들(165 내지 168)로 그리고 이들로부터 기판들(201)을 이송하도록 구성된다. 일 구성에서, 제1 로봇(132) 및 제2 로봇(136) 각각은 캘리포니아주 산타클라라 소재의 어플라이드 머티어리얼즈, 인코포레이티드로부터 입수 가능한 "프로그-레그(frog-leg)" 유형 로봇이다. 제1 이송 챔버(124)는 배향 챔버(152), 탈가스 챔버(156) 및 제1 프로세싱 챔버(160) 각각 사이에 배치된 슬릿 밸브들(slit valves)(도시되지 않음)을 사용하여 배향 챔버(152), 탈가스 챔버(156) 및 제1 프로세싱 챔버(160) 각각으로부터 선택적으로 격리될 수 있다. 제2 이송 챔버(128)는 제1 프로세싱 챔버(160) 또는 제2 프로세싱 챔버(164) 각각 사이에 배치된 슬릿 밸브들을 사용하여 제1 프로세싱 챔버(160) 및 제2 프로세싱 챔버(164) 각각으로부터 선택적으로 격리될 수 있다. 본원에서, 제2 프로세싱 챔버(164)에 대한 임의의 논의 또는 설명은 제2 프로세싱 챔버들(165 내지 167) 중 어느 하나를 포함하는 것으로 이해된다.
[0028] 각각의 로딩 도크(140)는 슬릿 밸브들에 의해 제1 이송 챔버(124)로부터 뿐만 아니라, 그리고 진공 도어들(vacuum doors)(도시되지 않음)에 의해 팩토리 인터페이스(104)의 외부 영역(116)으로부터 각각 선택적으로 격리된다. 이러한 구성에서, 팩토리 인터페이스 내의 팩토리 인터페이스 로봇들(120)은 기판(201)을 카세트(112)로부터 로딩 도크(140)로 이동시키도록 구성된다. 이어서, 기판(201)은 로딩 도크(140)에 결합된 진공 도어(도시되지 않음)에 의해 팩토리 인터페이스(104)의 외부 영역(116)으로부터 격리된다. 기판(201)은 로딩 도크(140)로 이송된다. 로딩 도크(140)가 원하는 압력으로 펌핑된 후에, 이어서 기판(201)은 제1 이송 챔버(124)와 로딩 도크(140) 사이에 형성된 슬릿 밸브 개구(도시되지 않음)를 통해 제1 로봇(132)에 의해 접근될 수 있다.
[0029] 각각의 기판(201)은 팩토리 인터페이스(104)에 연결된 카세트(112) 내로 로딩된다. 기판(201)은 약 100 ㎜ 내지 약 750 ㎜ 범위의 직경을 가질 수 있다. 기판(201)은 Si, SiC 또는 SiC 코팅된 흑연을 포함해서 다양한 재료들로 형성될 수 있다. 일 예에서, 기판(201)은 탄화규소 재료를 포함하고, 약 1,000 ㎠ 이상의 표면적을 갖는다. 다른 예에서, 기판(201)의 표면적은 약 2,000 ㎠ 이상, 및 약 4,000 ㎠ 이상일 수 있다.
[0030] 클러스터 툴(100) 내에서 원하는 회전 배향으로 기판(201)을 정렬하기 위해 하나 이상의 배향 챔버들(152)이 사용될 수 있다. 기판(201)을 정렬함으로써, 기판(201)도 정렬된다. 배향 챔버(152)는 로딩 도크(140)에 근접하게 그리고 탈가스 챔버(156)에 근접하게 위치결정될 수 있다.
[0031] 일부 실시예들에서, 배향 챔버들(152)은 램프들 또는 적외선 생성 복사 히터들(infrared generating radiant heaters)과 같은 열원을 포함한다. 배향 챔버들(152) 내의 열원은 기판(201) 및 각각의 기판(201)을 원하는 온도로 가열하도록 구성될 수 있다. 배향 챔버들(152)은 다른 하류 챔버들에서 프로세싱하기 전에 임의의 바람직하지 않은 물 또는 다른 오염물이 기판(201)의 표면으로부터 제거되는 것을 보장하기 위해 진공 조건 하에서 가압될 수 있다.
[0032] 일부 실시예들에서, 클러스터 툴(100)은 무선 주파수(RF) 생성 플라즈마, 및/또는 캐리어 가스(carrier gas)(예를 들어, Ar, He, Kr) 및/또는 반응성 가스(예를 들어, 수소)를 포함하는 하나 이상의 사전-세정 가스 조성물들에 기판의 표면을 노출시키는 것을 포함하는 세정 프로세스를 사용하여 기판(201)의 표면을 세정하도록 구성된 사전-세정 챔버(156)를 포함한다. 일부 실시예들에서, 사전-세정 챔버(156)는 비선택적 스퍼터 에칭 프로세스를 포함할 수 있는 프로세스를 수행하도록 구성된다. 사전-세정 챔버(156)는 전형적으로 사전-세정 챔버(300)에서 발견되는 구성요소들과 유사한 구성요소들을 포함할 것이며, 이는 도 3과 관련하여 하기에서 설명된다.
[0033] 각각의 제1 프로세싱 챔버(160)는 내부에 있는 기판(들)(201)을 프로세싱하도록 구성된다. 프로세싱은 기판을 냉각시키는 것, 기판(201)을 가열하는 것, 기판(201)의 표면 상에 하나 이상의 층들을 에칭 및/또는 증착하는 것을 포함할 수 있다. 일 구성에서, 제1 프로세싱 챔버(160)는 기판(201)을 냉각시키거나 가열하도록 구성된다.
[0034] 프로세싱 챔버들(164 내지 167) 각각은 에칭 및/또는 증착 프로세스를 수행하도록 구성된. 일부 실시예들에서, 증착 프로세스는 스퍼터 증착 프로세스(즉, PVD 증착 프로세스)를 포함할 수 있다. 스퍼터 증착 프로세스는 또한 프로세싱 동안에 기판의 온도를 냉각 및/또는 제어하도록 적응되는 온도 조절 단계를 포함할 수 있다.
[0035] 도 2는 프로세싱 챔버(164 내지 167) 중 하나 이상의 일부일 수 있는 프로세싱 챔버(200)의 평면도이다. 프로세싱 챔버(200)는 도 1에 도시된 클러스터 툴에서 기판(201) 상에 박막 층들을 증착하도록 구성된다. 프로세싱 챔버(200)는 캘리포니아주 산타클라라 소재의 어플라이드 머티어리얼즈, 인코포레이티드로부터 입수 가능한 마그네트론 유형 PVD 챔버(magnetron type PVD chamber)일 수 있다. 프로세싱 챔버(200)는 챔버(204), 타깃(248), 마그네트론(296), 진공 펌핑 시스템(260), 기판 지지 조립체(232) 및 프로세스 키트(process kit)(214)를 포함한다. 일 예에서, 타깃(248)은 스칸듐(scandium)(Sc) 도핑된 알루미늄(Al) 타깃이다. 일 예에서, 타깃(248)은 약 1 원자%(at%) 내지 40 원자%의 스칸듐을 갖는 스칸듐(Sc) 도핑된 알루미늄(Al) 타깃이다. 다른 예에서, 알루미늄(Al) 타깃은 약 20 원자% 내지 40 원자%의 스칸듐, 또는 약 30 원자% 내지 40 원자%의 스칸듐을 갖는다. 또 다른 예에서, 알루미늄(Al) 타깃은 약 5 원자% 내지 40 원자%의 스칸듐, 또는 약 5 원자% 내지 20 원자%의 스칸듐을 갖는다. 다른 예에서, 타깃(248)은 Al로 제조될 수 있다.
[0036] 챔버(204)는 타깃(248)을 지지하고, 타깃(248)은 복수의 O-링들을 사용하여 타깃 아이솔레이터(target isolator)(244)를 통해 챔버(204)의 일 단부에서 밀봉된다. 챔버(204)는 진공 하에서 유지될 수 있다.
[0037] 프로세스 키트(214)는 에지 링(edge ring)(234), 제1 실드(shield)(216) 및 제2 실드(220)를 포함하며, 제1 실드(216)와 제2 실드(220)는 제2 유전체 실드 아이솔레이터(dielectric shield isolator)(224)에 의해 분리된다. 프로세스 키트(214) 부품들은 챔버 벽(208)을 보호하기 위해 챔버(204) 내에 위치결정된다. 프로세스 키트(214) 내의 금속은 내부 용적부(interior volume)(212)에서 생성되는 스퍼터링된 재료로부터 전기적으로 접지된다. 제1 실드(216)는 전기적으로 플로팅(floating)되도록 허용될 수 있고, 제2 실드(220)는 전기적으로 접지된다. 대안적인 예에서, 제1 실드(216) 또는 제2 실드(220) 중 하나 또는 모두는 동일하거나 상이한 비-접지 레벨들로 바이어싱되거나 접지되거나 플로팅될 수 있다. 제1 실드(216) 및 제2 실드(220)는 스테인리스강으로 제조될 수 있다. 내부면(228)은 내부면(228) 상에 스퍼터 증착된 재료의 접착을 촉진하도록 비드-블라스팅(bead-blasting)되거나 다른 방식으로 거칠어질 수 있다.
[0038] 기판 지지 조립체(232)는 페디스털(pedestal)(236)을 포함한다. 페디스털(236)은 전극(240) 위에 기판(201)을 지지하도록 적합화된 지지면을 갖는 정전 척(electrostatic chuck)(238)을 포함할 수 있다. 프로세싱 동안에 기판(201)을 제자리에 유지하기 위해 다른 디바이스들이 사용될 수 있는 것으로 이해된다. 프로세싱 동안에 기판(201)의 열적 제어를 제공하기 위해, 도 2에 도시되지 않은 저항성 히터들, 냉매 채널들(refrigerant channels) 및/또는 열 전달 가스 공동들이 페디스털(236)에 형성될 수 있다. 제1 전력 공급장치(252)에 결합된 전극(240)은 플라즈마(299) 이온화된 증착 재료 및 프로세스 가스들을 끌어당기기 위해 기판(201)에 RF 및/또는 DC 바이어스를 인가할 수 있다. 다른 응용들에서, 기판(201)의 바이어싱이 감소되거나 제거되어, 증착된 박막 층에 대한 손상 가능성을 더욱 감소시킬 수 있다.
[0039] 타깃(248)은 기판(201) 상에 스퍼터 증착될 재료로 제조된 적어도 표면 부분을 갖는다. 일 예에서, 펄스형 DC, RF 및/또는 펄스형 RF 바이어스 신호는 제2 전원(284)에 의해 타깃(248)에 인가된다. 펄스형 DC, RF 및/또는 펄스형 RF 바이어스 신호는 PZT 또는 질화알루미늄 층과 같은 선택적인 비전도성 층의 증착을 가능하게 한다. 플라즈마(299)에 의해 생성된 이온들을 끌어당겨서 타깃(248)을 스퍼터링하기 위해, 타깃(248)은 예를 들어 1 내지 20 kW의 평균 전력을 제공하도록 제2 전원(284)에 의해 바이어싱될 수 있다. 타깃(248)에 인가된 펄스형 DC 및/또는 RF 바이어스 신호는 복수의 교번하는 제1 및 제2 간격들(하기에서 상세하게 설명됨)을 갖는 신호를 포함할 수 있다. 제1 간격들 각각에서, 인가된 바이어스 신호의 전압은 이온을 끌어당겨서 타깃(248)을 스퍼터링하도록 음의 전압이다. 교번하는 제2 간격 동안, 인가된 바이어스 신호는 제1 간격 동안에 인가된 바이어스보다 낮아서, 바이어싱되지 않는다(예를 들어, 0(zero)의 인가 전압). 일부 예들에서, 인가된 바이어스 신호는 아킹(arcing)을 감소시키기 위해 타깃(248)으로부터 양으로 대전된 이온들을 밀어내도록 양의 전압을 갖는다.
[0040] 당업자는 타깃(248)에 인가된 펄스형 바이어스 신호가 특정 응용에 따라 많은 유익한 프로세싱 이점들을 제공할 수 있다는 것을 이해할 것이다. 예를 들어, 펄스형 바이어스 신호는 증착 속도를 감소시키고, 플라즈마(299)를 형성하며, 막 스택(400)(도 4에 도시됨)을 형성하도록 플라즈마 화학적 성질을 효과적으로 제어하기 위해 플라즈마(299)의 피크 에너지를 증가시키는 데 사용될 수 있다. 예를 들어, 펄스형 바이어스 신호가 타깃(248)에 인가될 때 화학량론적 비율들에 보다 근접한 박막 층들이 얻어질 수 있다. 또 다른 가능한 특징들은 특히 막 스택(400)에 대한 박막 품질의 증가를 포함한다. 추가적으로, 펄스형 바이어스가 인가될 때 바람직하지 않은 미세 보이드들(voids) 및 주상 구조들(columnar structures)의 가능한 제거로 인해, 박막 시트 저항이 감소될 수 있다. 일부 예들에서, 비펄스형 바이어스 신호는 증착 프로세스의 하나 이상의 부분들 동안에 또는 펄스형 바이어스 신호와 조합하여 타깃(248)을 바이어싱하도록 인가될 수 있는 것으로 이해된다. 비펄스형 바이어스 신호는 일정한 DC 또는 RF 전력 레벨 바이어스 신호일 수 있다.
[0041] 페디스털(236) 상에 장착된 기판(201)은 형성된 플라즈마(299)에서 생성된 이온들을 끌어당기거나 밀어내도록 바이어싱될 수 있다. 예를 들어, 제1 전력 공급장치(252)는 증착 프로세스 동안에 증착 재료 이온들을 끌어당기도록 기판(201)을 바이어싱하기 위해 페디스털(236)에 RF 전력을 인가하도록 제공될 수 있다. 또한, 제1 전력 공급장치(252)는 플라즈마(299)에 보충 에너지를 결합하기 위해 페디스털(236)의 전극(240)에 RF 전력을 인가하도록 구성될 수 있다. 증착 프로세스 동안, 페디스털(236)은 전기적으로 플로팅될 수 있다. 따라서, 그럼에도 불구하고 음의 DC 바이어스가 페디스털(236) 상에 발생할 수 있다. 대안적으로, 페디스털(236)은 -1000 볼트 내지 +500 볼트, 예컨대 약 -30 VDC의 전압에서 소스에 의해 바이어싱될 수 있다. 예를 들어, 페디스털(236)은 기판(201)을 바이어싱하도록 바이어싱되어, 이온화된 증착 재료를 기판(201)으로 끌어당길 수 있다. 일부 구성들에서, 프로세싱 동안에 기판(201) 상의 플로팅 전위를 제어하기 위해 커패시터 튜너(capacitor tuner)(도시되지 않음)가 제2 전원(284)과 함께 사용될 수 있다. 대안적인 예에서, 기판(201)은 전기적으로 플로팅된 상태로 남을 수 있다.
[0042] 페디스털(236)을 통해 기판(201)을 바이어싱하는 데 사용되는 제1 전력 공급장치(252)가 RF 전력 공급장치인 경우, 공급장치는 약 13.56 MHz 내지 약 60 MHz의 주파수로 작동할 수 있다. 페디스털(236)에는 10 와트 내지 5 kW 범위의 RF 전력이 공급될 수 있다. 컴퓨터-기반 제어기(256)는 전력 레벨들, 전압들, 전류들 및 주파수들을 제어하도록 프로그래밍될 수 있다. 따라서, 상기에 언급된 전력 레벨, 전압 레벨 및 주파수들은 프로그램에 따라 달라질 수 있는 것으로 이해된다.
[0043] 진공 펌핑 시스템(vacuum pumping system)(260)은 펌프 조립체(268) 및 밸브(264)를 포함한다. 펌프 조립체(523)는 프로세싱 챔버(200)의 내부 용적부(212)에 바람직한 압력을 유지하는 데 사용되는 크라이오펌프(cryopump), 러핑 펌프(들)(roughing pump(s))(도시되지 않음)를 포함할 수 있다.
[0044] 마그네트론(296)은 타깃(248)에 인접하게 배치되고 타깃(248)에 대해 회전된다. 마그네트론(296)에는 복수의 자석들(298)이 포함된다. 복수의 자석들(298)은 복수의 분극된 자석들(N), 및 자석(N)과 반대 극성을 갖는 복수의 자석들(S)을 포함한다. 자석(298)은 타깃(248)의 전방면(250)으로부터 재료를 스퍼터링하도록 제2 전원(284)을 사용하여 타깃(248)을 바이어싱함으로써 내부 용적부(212)에서 생성된 플라즈마(299)를 가두는 데 사용된다. 제2 전원(284)은 DC 및/또는 RF 전력을 타깃(248)에 전달하도록 구성된 제2 전력 공급장치(288)를 갖는다. 일부 예에서, 제2 전원(284)으로의 RF 전력의 전달은 또한 정합 회로(290)를 포함할 수 있다.
[0045] 마그네트론(296)은 전방면(250) 또는 후방면(251)과 같은 타깃(248)의 표면에 대해 틸팅(tilting)될 수 있다. 다시 말해서, 마그네트론(296)은 중심축(202) 또는 마그네트론(296)의 회전축에 대해 각도(203)를 형성한다. 각도(203)로의 마그네트론(296)의 틸팅은 모터(292)를 통해 제어기(256)에 의해 제어될 수 있다. 마그네트론(296)의 틸팅 정도는 프로세싱 배치들(processing batches) 사이에서, 기판들(201) 사이에서, 또는 기판(들)(201)의 프로세싱 동안 인-시츄로 조정될 수 있다. 마그네트론(296)이 틸팅되는 각도(203)는 박막 두께 또는 응력 데이터 피드백에 기초하여 제어될 수 있다. 타깃(248)에 대해 각도(203)로 틸팅되는 마그네트론(296)의 특정 구성요소는 변할 수 있다. 일 예에서, 백킹 플레이트(backing plate)(293)(예를 들어, 요크(yoke))의 길이방향 치수는 타깃(248)에 대해 각도(203)로 틸팅된다. 일 예에서, 타깃(248)의 후방면(251)과 대면하는 자석들(298)의 하단부들에 의해 한정된 평면(294)(예를 들어, X-Y 평면에 평행함)은 타깃(248)에 대해 각도(203)로 틸팅된다. 일 예에서, 마그네트론(296)은 타깃(248)의 후방면(251)에 대해 틸팅된다. 다른 예에서, 마그네트론은 전방면(250)에 대해 틸팅된다.
[0046] 일 실시예에서, 마그네트론(296)이 프로세싱 동안에 회전 모터(292)에 의해 중심축(202)을 중심으로 회전될 때, 각도(203)는 마그네트론(296)과 타깃(248) 사이에서 유지되고, 그에 따라 마그네트론(296) 상의 임의의 점은, 중심축(202)을 중심으로 회전될 때, 후방면(251)과 같은 타깃(248)의 표면으로부터 동일한 수직 거리(즉, Z-방향 거리)로 유지될 것이다. 마그네트론(296)이 회전하므로, 마그네트론(296)에 의해 생성된 자기장의 강도는 각 자석(298)에 의해 생성된 자기장들의 다양한 강도들의 평균이다. 자기장은 타깃(248)의 전방면(250)을 가로질러 평균화된다. 자기장들의 강도들의 평균화는 타깃(248)의 균일한 박막 특성들 및 균일한 침식을 가능하게 한다.
[0047] 각도(203)는 도 2에 도시된 바와 같이 타깃(248)의 후방면(251)과 마그네트론(296)의 평면(294) 사이의 각도를 설정함으로써 결정된다. 각도(203)를 결정하는 다른 방식은 타깃(248)의 전방면(250)과 마그네트론(296)의 평면(294) 사이의 각도를 설정하는 것이다. 단순화를 위해, 마그네트론(296)과 타깃(248) 사이에 형성된 각도(203)에 대한 임의의 논의는 반드시 타깃(248)의 표면들(250 또는 251)과 마그네트론(296)의 평면(294)을 포함한다. 마그네트론(296)과 타깃(248) 사이에 형성된 각도(203)는 약 0.2 도 내지 약 5 도일 수 있다. 다른 예에서, 각도(203)는 약 1 도 내지 약 2 도이다. 타깃(248)에 대한 마그네트론(296)의 틸팅 각도(203)가 약 0.2 도 미만인 경우, 자기장 강도들의 평균화 효과가 감소될 수 있다. 언급된 바와 같이, 타깃(248)에 대해 틸팅된 마그네트론(269)의 각도(203)는 약 5 도 이하이다. 따라서, 마그네트론(296)과 중심축(202)은 약 85 도 내지 약 89.7 도의 범위인 예각(도시되지 않음)을 형성한다. 예각은 약 88 도 내지 약 89 도의 범위일 수 있다. 각도(203)와 예각의 합은 전형적으로 90 도이다.
[0048] 제1 가스 소스(272)는 질량 유동 제어기(280)를 통해 챔버(204)에 가스를 공급한다. 가스의 일 예는 아르곤(Ar)과 같은 화학적으로 비활성인 희가스이다. 가스는 챔버(204)의 상부로, 또는 도시된 바와 같이 챔버(204)의 하부로 유입될 수 있다. 하나 이상의 입구 파이프들(inlet pipes)(도시되지 않음)은 제2 실드(220)의 하부를 관통하는 구멍들을 통과한다. 대안적으로, 입구 파이프들은 페디스털(236) 내의 구멍들에 결합될 수 있다. PVD 프로세스들 동안, 기판(201) 상에 층을 형성하기 위해 질소(N) 가스가 제2 가스 소스(276)로부터 전달될 수 있다. 이 층은 질화알루미늄(AlN)과 같은 재료를 포함할 수 있다.
[0049] 도 3은 도 1에 도시된 클러스터 툴에서 기판을 프로세싱하도록 적합화된 다른 프로세싱 챔버(300)의 단면도이다. 본 개시내용에 유용한 프로세싱 챔버(300)의 일 예는 캘리포니아주 산타클라라 소재의 어플라이드 머티어리얼즈, 인코포레이티드로부터 입수 가능한 Pre-Clean II Chamber이다.
[0050] 사전-세정 챔버(300)는 돔(dome)(312) 아래의 챔버 인클로저(chamber enclosure)(308)에 배치된 기판 지지 조립체(304)를 갖는다. 일 예에서, 돔(312)은 석영으로 제조될 수 있다. 페디스털(320)은 기판 지지체(316)를 갖는 기판 지지 조립체(304)를 포함한다. 기판 지지체(316)는 기판 지지 조립체(304) 상의 리세스(recess)(324) 내에 배치된다. 프로세싱 동안, 기판(201)은 기판 지지체(316) 상에 배치된다. 적어도 하나의 위치설정 핀(328)은 기판 지지체(316) 상의 원하는 측방향 포지션에서 기판을 유지한다.
[0051] 코일(344)은 돔(312)의 외부에 배치되고 RF 전원(332)에 연결된다. RF 전원(332)은 프로세싱 챔버(300) 내에서 프로세스 가스들로부터 형성된 플라즈마를 개시하여 유지한다. RF 전원(332)과 코일(344)을 정합시키기 위해 RF 정합 네트워크(340)가 제공된다. 기판 지지 조립체(304)는 기판 지지 조립체(304)에 바이어스를 제공하는 DC 전원(336)에 연결된다.
[0052] 기판(201)은, 도 4에 도시된 바와 같이, 막 스택(400) 내에 하나 이상의 층을 증착하기 전에 프로세싱 챔버(300)에서 플라즈마를 사용하여 사전-세정되거나 에칭될 수 있다. 기판(201)이 프로세싱 챔버(300)에서 프로세싱을 위해 위치결정되면, 프로세스 가스가 내부 용적부(212) 내로 도입된다. 프로세스 가스는 약 0% 내지 약 100%의 수소(H)를 포함하고, 잔부는 캐리어 가스를 포함할 수 있다. 프로세스 가스는 약 5% 내지 약 50%의 H일 수 있다.
[0053] 프로세스 가스는 약 95% 내지 약 50%의 농도로 Ar 또는 헬륨(He)과 같은 캐리어 가스를 포함할 수 있다. 프로세스 가스는 내부 용적부(212)에서 점화되어 플라즈마를 형성하고, 따라서 기판(201)에 플라즈마를 가한다. 예를 들어, 플라즈마는 RF 전원(332)으로부터 코일(344)로 약 50 W 내지 약 500 W의 전력을 인가함으로써 생성될 수 있다. DC 전원(336)은 또한 약 10 W 내지 약 300 W의 DC 바이어스 전력을 제공할 수 있다. 플라즈마는 약 10 초 내지 약 300 초의 기간 동안 유지될 수 있다. 사전-세정 프로세스가 완료되면, 프로세싱 챔버(300)는 프로세싱 챔버(300)로부터 프로세스 가스 및 반응 부산물들을 배출하도록 배기된다.
[0054] 도 4는 도 1에 개시된 클러스터 툴 내에서 생성된 예시적인 막 스택(400)의 측면도이다. 막 스택(400)은 기판(201), 선택적인 시드 층(402) 및 벌크 층(404)을 포함할 수 있다. 대안적인 실시예에서, 벌크 층(404)은 기판(201)의 표면의 상부에 그리고 기판(201)의 표면과 접촉하여 형성된다. 벌크 층(404)은 하나 이상의 중간층(들)(408)을 포함할 수 있으며, 각각의 중간층(408)은 408(n)으로 표현될 수 있고, 여기서 n은 1로부터 n까지 변할 수 있는 벌크 층(404) 내의 중간층들(408)의 수이다. 예를 들어, 도 4에 도시된 예에서는 n=4이지만, 대안적인 예에서, n은 1 내지 40, 또는 심지어 2 내지 30이다.
[0055] 일 예에서, 벌크 층(404)은 스칸듐 도핑된 질화알루미늄(ScAlN)이다. 다른 예에서, 벌크 층(404)은 AlN이다. 일부 예들에서, 기판(201)은 <001>의 결정 배향을 갖는다. 기판(201)은 다결정질 몰리브덴 및 AlN을 포함하지만 이에 제한되지 않는, 적절한 격자를 갖는 다른 층들을 포함할 수 있다.
[0056] 도 5는 도 1에 도시된 클러스터 툴 내에서 막 스택(400)을 생성하는 예시적인 방법(500)을 도시하는 흐름도이다.
[0057] 블록(502)에서, 기판(201)이 클러스터 툴(100)의 로딩 도크(140) 내로 로딩된다. 일 예에서, 제1 로봇(132)은 기판(201)을 배향 챔버(152)로 이동시킨다. 기판(201)은 제1 로봇(132)에 의해 제1 이송 챔버(124)를 통과한다. 제1 이송 챔버(124) 내의 로봇(132)은 기판(210)을 배향 챔버(152)로부터 제1 프로세싱 챔버(160)로 이동시킨다. 상기에서 언급된 바와 같이, 제1 이송 챔버(124) 내의 압력(P)은 약 1 마이크로토르일 수 있다. 따라서, 압력은 진공 상태로 유지된다. 상기에서 상세하게 설명된 바와 같이, 프로세스 가스가 제1 프로세싱 챔버(160)에 공급된다.
[0058] 선택적으로, 블록(503)에서, 시드 층(402)이 기판(201) 상에 형성된다. 블록(503) 동안, 기판(201)은 가열식 프로세싱 챔버(예를 들어, 탈가스 챔버(156)) 내에서 원하는 제1 온도(예를 들어, 200 ℃ 내지 600 ℃의 온도)로 가열되고, 이어서 시드 층이 제2 프로세싱 온도(예를 들어, 탈가스 온도 미만이거나 실질적으로 동일한 온도)에 있는 제2 프로세싱 챔버(164)에서 기판 상에 형성된다. 시드 층(402)은 프로세싱 챔버(200)에 도시된 구성요소들을 포함하는 제2 프로세싱 챔버에서 형성될 수 있다. 블록(503) 동안에 수행되는 프로세스는 제2 전원(284)에 의해 펄스형 DC, RF 및/또는 펄스형 RF 바이어스 신호를 타깃(248)에 전달하여 스퍼터링된 재료 층을 형성하는 것을 포함할 수 있다. 일 예에서, 제2 프로세싱 챔버로 유입되는 기판 온도, 및 따라서 기판 프로세싱 온도는 실온보다 높고, 예컨대 약 120 ℃ 내지 약 600 ℃이다. 일 예에서, 시드 층(402)은 약 10 ㎚ 내지 약 50 ㎚의 두께를 갖는다. 높은 초기 온도(예를 들어, 탈가스 온도)를 유지함으로써, 시드 층(402)에 형성된 결함들이 감소한다는 것이 밝혀졌다.
[0059] 블록(504)에서, 벌크 층(404)은 기판(201) 상에 또는 기판(201) 위에 형성된다. 상기에서 언급된 바와 같이, 프로세스 가스는 제2 프로세싱 챔버(164)에 공급된다. 벌크 층(404)은 프로세싱 챔버(200)에 도시된 구성요소들을 포함하는 제2 프로세싱 챔버(164)에서 형성될 수 있다. 벌크 층(404)은 제2 프로세싱 챔버(164)에서 기판(201) 상에 또는 기판(201) 위에 형성되는 적어도 하나의 중간층(408)을 포함한다. 일 예에서, 벌크 층(404)의 제1 중간층(408(1))은 약 0.01 미크론 내지 0.1 미크론의 두께로 형성될 수 있다. 일 예에서, 벌크 층(404)은 약 0.2 미크론 내지 10 미크론, 또는 예컨대 약 0.4 미크론 내지 10 미크론의 총 두께로 형성될 수 있다. 다른 예에서, 벌크 층(404)은 약 0.2 미크론 내지 약 0.5 미크론의 총 두께로 형성될 수 있다. 또 다른 예에서, 벌크 층(404)은 약 0.2 미크론 내지 약 2 미크론의 총 두께, 또는 약 0.3 미크론 내지 약 2 미크론의 총 두께, 또는 약 0.5 미크론 내지 약 1 미크론의 총 두께로 형성될 수 있다. 대안적인 예에서, 벌크 층(404)은 약 0.2 미크론 내지 약 10 미크론의 임의의 원하는 두께일 수 있다. 그러나, 벌크 층(404)의 두께는 이러한 범위에 제한되지 않고, 기판(201) 상에 임의의 원하는 두께로 증착될 수 있다.
[0060] 일부 실시예들에서, 벌크 층(404)은, 도 5에 도시된 바와 같은 블록들(504 내지 508)과 같이, 2 개 이상의 프로세싱 단계들을 포함할 수 있는 블록(504) 동안에 기판 상에 형성된다. 일부 실시예들에서, 벌크 층(404)의 제1 중간층(408(1))은 약 실온(~20 ℃) 내지 약 180 ℃의 온도에서 형성된다. 일부 실시예들에서, 제1 프로세싱 챔버(160)는 막 스택(400)이 제1 프로세싱 챔버(160)에서 냉각될 때 실온으로 유지된다. 일부 실시예들에서, 벌크 층(404)은 Ar 및 N을 포함하는 환경에서 형성된다. 일 예에서, Ar 대 N의 비율은 체적 기준으로 약 2:1일 수 있다. 다른 예에서, Ar 대 N의 비율은 체적 기준으로 약 1:1일 수 있다. 블록(504) 동안, 제1 전력 공급장치(252)는 제1 지속시간(t1) 동안 전극(240)을 사용하여 기판(201)에 제1 전력 바이어스(P1)를 인가한다. 제1 중간층(408(1))이 막 스택(400) 상에 형성된다. 제1 바이어스 전력(P1)은 약 30 와트 내지 약 150 와트이다.
[0061] 블록(506)에서, 제2 중간층(408(2))이 제1 중간층(408(1))의 상부에 그리고 제1 중간층(408(1))과 접촉하여 형성된다. 일 예에서, 벌크 층(404)의 제2 중간층(408(2))은 약 0.01 미크론 내지 0.1 미크론의 두께로 형성될 수 있다. 제2 지속시간(t2) 동안, 제2 전력 바이어스(P2)가 제1 전력 공급장치(252)로부터 전극(240)을 통해 기판(201)에 인가된다. 제1 지속시간은 약 1 초 내지 약 200 초이다. 다른 예에서, 제1 지속시간 및 제2 지속시간은 약 1 초 내지 약 60 초, 예컨대 약 1 초 내지 20 초, 또는 예컨대 약 1 초 내지 40 초이다. 제2 지속시간은 300 초 초과 약 2000 초 이하이다. 일 예에서, 제1 시간은 약 470 초일 수 있고, 제2 시간은 약 1080 초일 수 있다. 제2 바이어스 전력(P2)은 약 120와트 미만 20 와트 이상이다. 예를 들어, 제1 바이어스 전력(P1)은 약 100 와트일 수 있고, 제2 바이어스 전력(P2)은 약 60 와트일 수 있다. 다른 예에서, 제2 바이어스 전력(P2)은 약 80 와트일 수 있다.
[0062] 제1 중간층(408(1)) 및 제2 중간층(408(2))은 동일한 제2 프로세싱 챔버(164)에서 형성된다. 대안적인 예에서, 제1 중간층(408(1))은 제2 프로세싱 챔버(164) 중 하나에서 형성될 수 있고, 제2 중간층(408(2))은 클러스터 툴(100)의 상이한 제2 프로세싱 챔버(165)에서 형성될 수 있다. 따라서, 적어도 하나의 예에서, 제1 바이어스 전력(P1)은 제2 바이어스 전력(P2)보다 높다. 동일한 예에서, 제2 지속시간(t2)은 제1 지속시간(t1)보다 길다. 제1 바이어스 전력(P1) 또는 제2 바이어스 전력(P2)의 예시적인 주파수는 약 13.56 MHz이다. 일부 실시예들에서, 제1 중간층(408(1))을 증착하는 데 사용되는 프로세스 레시피 파라미터들 또는 프로세스 변수들은 제2 중간층(408(2))을 증착하는 데 사용되는 프로세스 레시피 파라미터들과 상이하다. 일 예에서, 제1 중간층(408(1))을 증착하는 데 사용되는 프로세스 및 제2 중간층(408(2))을 증착하는 데 사용되는 프로세스는 상이한 적어도 하나의 프로세스 파라미터를 가지며, 여기서 적어도 하나의 프로세스 파라미터는 증착 프로세스 압력, 바이어스 전력 및 증착 프로세스 시간으로 구성된 그룹으로부터 선택된다.
[0063] 블록(508)에서, 막 스택(400)의 온도가 강하된다. 블록(508)에서 온도를 강하시키기 전에, 막 스택(400)은 적어도 기판(201) 및 벌크 층(404)을 포함한다. 일 예에서, 막 스택(400)은 막 스택(400)을 냉각시키기 위해 제2 프로세싱 챔버(164)로부터 제1 프로세싱 챔버(160)로 이송된다. 기판(201)이 제1 프로세싱 챔버(160)에서 냉각될 때, 제1 프로세싱 챔버(160)는 강하된 온도로 유지될 수 있다. 다른 예에서, 막 스택(400)은 제1 프로세싱 챔버(160)로 이송되지 않지만, 제2 프로세싱 챔버(164)에서 강하된 온도를 겪는다. 강하된 온도는 내부 용적부(212)로부터 열을 제거함으로써, 예를 들어 제2 전원(284)으로의 전력 공급을 중단하거나 냉각된 페디스털(238)에 기판(201)을 척킹함으로써 달성될 수 있다. 다른 예에서, 벌크 층(404)은 중간층 쌍들(412)로 증착될 수 있다. 각각의 중간층 쌍(412)은 412(n)으로 표현될 수 있으며, 여기서 n은 1로부터 n까지 변할 수 있는 벌크 층(404) 내의 중간층들(412)의 수이다. 예를 들어, 도 4에 도시된 예에서는 n=2이지만, 대안적인 예에서, n은 1 내지 15이다. 도시된 바와 같이, 제1 중간층 쌍(412(1))은 제1 중간층(408(1)) 및 제2 중간층(408(2))을 포함한다. 블록(508)에서, 막 스택(400)의 온도는 연속적인 중간층 쌍들(412)(예를 들어, 412(n) 및 412(n+1)) 사이에서 강하될 수 있다. 또 다른 예에서, 블록(508)에서의 온도는 블록(504)에서의 중간층(408(n))의 증착 후에 블록(506)에서의 다른 중간층(408(n+1))의 증착 전에 강하될 수 있다. 이러한 예에서, 400은 블록(504)에서의 중간층(408(n))의 증착들과 블록(506)에서의 중간층(408(n+1))의 증착 사이에서 냉각된다.
[0064] 일 예에서, 막 스택(400)의 온도는 시간 기간(Δtcool) 동안 증착 프로세스를 일시 중지함으로써 강하될 수 있다. 증착이 일시 중지되는 동안에 플라즈마는 막 스택(400)으로 지향되지 않는다. 증착은 약 1 초 내지 약 50 초, 예컨대 약 3 초 내지 약 50 초의 시간 기간(Δtcool) 동안 일시 중지될 수 있다. 이 시간 기간(Δtcool)은 증착 프로세스가 일시 중지되는 일시 중지 시간 기간으로 지칭될 수 있다. 다른 예에서, 증착이 일시 중지되는 시간 기간(Δtcool)은 약 10 초 내지 20 초이다. 다른 예에서, 시간 기간(Δtcool)은 약 40 초 이하이다. 시간 기간(Δtcool)은 약 6 초 내지 약 60 초일 수 있다. 또 다른 예에서, 막 스택(400)의 증착이 일시 중지될 때, 시간 기간(Δtcool)은 1 초씩 증분되는 약 1 초 내지 약 60 초의 임의의 원하는 시간 기간 동안 일시 중지될 수 있다.
[0065] 막 스택(400)이 활성적으로 냉각되는 경우, 막 스택(400)의 기판(201)은 기판 지지체(316)와 같은 온도 조절된 본체의 상부에 그리고 그와 직접 접촉하여 배치된다. 대안적으로, 막 기판(201)은 정전 척(240)의 상부에 그리고 정전 척(240)과 직접 접촉하여 배치될 수 있다. 기판 지지체(316) 또는 정전 척(240)은 기판(201)보다 낮은 온도를 가질 수 있고, 따라서 기판(201)을 활성적으로 냉각시키는 데 사용될 수 있다. 시간 기간(Δtcool) 동안 온도가 강하된다. 시간 기간(Δtcool)은 약 1 초 내지 약 50 초의 임의의 시간 기간일 수 있다. 일 예에서, 시간 기간(Δtcool)은 약 10 초 내지 20 초이다. 다른 예에서, 시간 기간(Δtcool)은 약 40 초이다. 시간 기간(Δtcool)이 증가함에 따라, 막 스택(400)의 결정 구조들 사이에 응력(MPa)이 감소한다. 상기에서 언급된 바와 같이, 기판(201) 및 따라서 막 스택(400)은 Ar 및 N2를 포함하는 환경에서 냉각될 수 있다. 일 예에서, 막 스택(400)이 냉각되는 시간 기간(Δtcool)은 중간층(408)을 증착하는 데 필요한 시간 기간보다 짧다. 다른 예에서, 막 스택(400)이 냉각되는 시간 기간(Δtcool)은 중간층(408)을 증착하는 데 필요한 시간 기간 이상이다. 또 다른 예에서, 막 스택(400)이 활성적으로 냉각되는 경우, 시간 기간(Δtcool)은 1 초씩 증분되는 약 1 초 내지 약 60 초 사이의 임의의 원하는 시간 기간일 수 있다. 출원인은 전술한 바와 같이 막 스택(400)의 증착이 일시 중지되는 시간 기간과 동일한 시간 기간(Δtcool) 동안 막 스택(400)이 활성적으로 냉각될 수 있다는 점에 주목한다.
[0066] 본원에 개시된 방법(500)에 따라, 블록들(504 내지 508) 중 하나 이상을 다수회 수행함으로써 원하는 두께를 갖는 벌크 층(404)을 형성하도록 막 스택(400)이 프로세싱된 후에, 막 스택(400)은 팩토리 인터페이스(104)로 복귀될 수 있다. 일 예에서, 블록들(504 내지 508)의 시퀀스는 적어도 2 회, 예컨대 적어도 4회, 또는 심지어 적어도 20 회 수행되었다. 기판(201)은 제2 프로세싱 챔버(164)로부터 이동되어 제1 프로세싱 챔버(160)로 이송될 수 있다. 다음에, 막 스택(400)은 제1 로봇(132)에 의해 제1 프로세싱 챔버(160)로부터 로딩 도크(140)로 이송될 수 있다. 이어서, 막 스택(400)은 팩토리 인터페이스(104)로 복귀될 수 있다.
[0067] 도 6은 블록들(504 내지 508)의 시퀀스를 다수회 수행하는 것과 같은 바람직한 프로세스 시퀀스를 사용하여 일련의 중간층들(408)을 형성하는 동안에 기판(201)을 가로지르는 응력 프로파일이 냉각 시간에 따라 어떻게 변하는지를 도시하는 그래프이다.
[0068] 그래프(600)는 막 스택(400)을 가로질러 반경방향으로 측정된 응력 값들에 대해 블록(508)에서 냉각 시간(예를 들어, Δtcool)을 증가시키는 효과를 도시한다. 라인들(604 내지 612)은 블록(508)을 수행한 후에 증착된 벌크 층(404)에 대한, 기판(201)을 반경방향으로 가로지르는 응력 프로파일을 나타낸다. 각 라인(604 내지 612)은 상이한 냉각 시간들에서 기판(201)의 표면을 가로지르는 응력 프로파일을 보여준다. 예를 들어, 라인(604)은 블록(508) 동안에 수행된 프로세스(들)가 약 10 초의 냉각 시간의 사용을 포함하는 막 스택(400)의 응력 프로파일을 나타낸다. 라인(608)은 블록(508) 동안에 약 20 초의 냉각 시간이 사용되는 막 스택(400)의 응력 프로파일을 보여준다. 라인(612)은 블록(508) 동안에 수행된 프로세스(들)가 약 50 초의 냉각 시간의 사용을 포함하는 막 스택(400)의 응력 프로파일을 나타낸다. 적어도 하나의 예에서, 냉각 시간은 블록(508) 동안에 약 40 초이다. 비교예(998)는 증착 단계들 사이에서의 블록(508) 동안에 온도 강하의 개입 없이 벌크 층(404)의 일부분들이 증착될 때 기판(201)을 가로지르는 응력 프로파일을 보여준다. 달리 말하면, 비교예(998)의 형성에서 층들의 형성 동안에는 냉각 시간이 도입되지 않는다.
[0069] 도 6에 도시된 바와 같이, 냉각 시간이 증가함에 따라, 중심 대 에지의 응력 프로파일의 변동들(예를 들어, 표준 편차)이 감소하고, 기판(201)을 가로지르는 평균(average) 또는 산술평균(mean) 응력 프로파일이 감소한다. 예를 들어, 비교예(998)에서, 최대 응력 값은 약 4.8이고, 최소 응력 값은 약 1.5이다. 그러나, 라인(612)의 최대값(612a)은 약 2.5이고, 최소값(612b)은 약 0.6이다. 라인(612)의 최대값(612a) 및 최소값(612b)과 비교예(998)의 최대 응력 값 및 최소 응력 값의 비교는 냉각 시간이 증가함에 따라 기판(201)을 가로지르는 응력의 평균 감소를 보여준다. 추가적으로, 라인(604)에 도시된 바와 같이, 기판(201)의 중심(즉, 기판(201) 반경이 0인 경우)에서, 냉각 시간이 약 10 초일 때, 비교예(998)에 비하여 응력이 21% 감소한다. 라인(608)은 냉각 단계가 약 20 초일 때 응력이 32% 감소하는 것을 나타낸다. 라인(612)은 비교예(998)에 비하여 약 98%의 응력 감소를 보여준다. 이러한 예들은 단지 예시일 뿐이며, 라인들(604 내지 612) 사이의 차이, 및 라인들(604 내지 612)과 비교예(998) 사이의 차이에 기초하여, 본원에 구체적으로 설명되지 않은 다른 예들을 포함하는 것으로 이해된다.
[0070] 도 7은 다양한 중간 냉각 단계(즉, 블록(508))로 형성된 다수의 연속적인 중간층들(408)로 형성된 박막 층의 결정화 변동 정도를 도시한다.
[0071] 도 7에 도시된 곡선들은 로킹 곡선들(rocking curves)의 예들이다. XRD 검사 프로세스를 사용하여 전형적으로 형성되는 로킹 곡선은 다수의 중간층들(408)로 형성된 증착된 막 층에서 하나 이상의 결정 배향들의 존재를 검출할 수 있다. 생성된 로킹 곡선들의 결과들은 전위 밀도, 모자이크 스프레드(mosaic spread), 곡률, 인접 결정 구조들의 오배향 및 결정 불균일성과 같은, 형성된 층에서 발견되는 결함들의 속성들을 식별할 수 있게 한다. 주어진 로킹 곡선의 피크의 측정은 주어진 중간층(408(n))의 결정 구조에서 원자들의 평면들 사이의 거리를 기술하는 원자 간격(즉, d-간격)의 규칙성에 대응한다. 피크의 상대 진폭의 측정은 또한 조성, 스트레인 및 이완과 같은 파라미터들을 제공할 수 있다. 그래프(700)는 블록(504) 내지 블록(508)의 방법을 다수회 이용하여 연속적인 중간층들(예를 들어, 408(n) 및 408(n+1))의 형성 사이의 온도를 강하시킴으로써 생성된 벌크 층(404)의 곡선(704)을 포함한다. 곡선(704)은 약 20 회 수행되는 약 10 초의 중간층 증착 시간에 따라 형성되었다. 달리 말하면, 곡선(704)은 약 20 개의 중간층들(408)의 형성을 나타낸다. 따라서, 곡선(704)은 단일 피크(single peak)(706)를 가지며, 이는 연속적인 중간층들(408)의 2 개의 인접한 그룹들의 계면과 형성된 중간층들(408)이 실질적으로 동일한 결정 배향을 가짐을 나타낸다. 예를 들어, 중간층들의 제1 그룹은 중간층(408(1)) 및 중간층(408(2))일 수 있고, 블록(508)에서의 냉각 시간은 중간층(408(1))과 중간층(408(2)) 사이에 존재한다.
[0072] 이러한 그래프는 연속적인 중간층들(408)의 20 개 그룹들의 구성을 나타내지만, 각 증착 단계 사이에 블록(508) 프로세스 단계가 개재된 상태로 연속적인 중간층들(408)의 약 10 개 초과의 그룹들을 형성하는 것은 곡선(704)에 도시된 바와 같은 유사한 특성들을 갖는 막 스택(400)을 달성한다는 것이 밝혀졌다. 추가적으로, 연속적인 중간층들(408)의 인접한 그룹들 사이의 냉각 시간은 약 10 초 내지 약 40 초일 수 있다는 것이 밝혀졌다. 곡선(704)에 나타난 각 중간층(408)은 약 10 초 내지 약 50 초의 시간 기간 동안 증착되었다.
[0073] 비교예(999)는 제1 시간 기간 및 제2 시간 기간 동안에 증착된 2 개의 중간층들(408)을 포함하는 벌크 막 층(도시되지 않음) 상에서 생성된 다른 곡선이다. 비교예(999)는 블록(508)에서의 기판(201)의 중간 냉각 없이 2 개의 증착들로 증착된다. 제1 시간 기간은 약 500 초 이상이고, 제2 시간 기간은 약 1500 초 이상이다. 비교예(999)에서, 제1 피크(996) 및 제2 피크(997)는 2 개의 연속적인 중간층들(408)의 계면이 상이한 결정 배향을 가짐을 나타내며, 이는 계면 또는 각 중간층(408)에서 작은 각도의 결정립계들로부터 유래할 수 있다. 도시된 바와 같이, 비교예(999)는 각도 1과 각도 2 사이에 제1 피크(996)를 나타낸다. 제1 피크(996)는 약 2.7의 값을 갖는다. 제2 피크(997)는 비교예(999)에서 각도 2와 각도 3 사이에 나타난다. 제2 피크(997)는 약 1.8의 값을 갖는다. 비교예(999)의 이중 피크(즉, 제1 피크(996) 및 제2 피크(997))는 제1 중간층(408(n))과 제2 중간층(408(n+1)) 사이의 결정 배향의 변동이 바람직하지 않게 존재한다는 것을 보여준다.
[0074] 곡선(704)은 각도 0과 각도 5 사이에 단일 피크(706)를 포함하는 박막 층을 보여준다. 곡선(704)의 단일 피크(706)는 비교예(999)에 비하여 연속적인 중간층(408)의 계면에서 더 큰 결정 배향 균일성을 나타낸다. 블록들(504 내지 508)에서 벌크 층(404)을 형성할 때, 사이클들(504 내지 508)의 수가 증가함에 따라, 연속적인 중간층들(408)의 계면에서 결함들의 수가 감소하는 것으로 여겨진다. 사이클들의 수가 약 5 사이클 내지 약 15 사이클로 증가함에 따라, 연속적인 중간층들(408) 사이의 결함들이 현저하게 감소하여 단일 피크(706)가 유지되게 된다. 예를 들어, 사이클들의 수가 약 10 회 초과로 증가하는 경우, 단일 피크(706)가 형성된다. 연속적인 중간층들(408)의 계면이 보다 매끄럽게 되며, 그에 따라 연속적인 중간층들(408) 사이의 결정 배향이 그래프(700)의 로킹 곡선에서 약 45 도의 평균 기울기를 생성한다.
[0075] 도 8은 도 1 내지 도 3에 도시된 프로세싱 챔버들 중 어느 하나에 명령들을 제공할 수 있는 제어기(800)의 평면도이다.
[0076] 선택적인 디스플레이 유닛(801)은 제어기(800)에 결합될 수 있다. 제어기(700)는 서로 결합된 프로세서(804), 메모리(808) 및 지원 회로들(812)을 포함한다. 제어기(800)는 클러스터 툴(100)에 탑재될 수 있거나, 대안적인 예에서, 제어기(800)는 도 2 또는 도 3의 프로세싱 챔버들 중 하나에 탑재되거나, 원격 디바이스(도시되지 않음)일 수 있다.
[0077] 디스플레이 유닛(801)은 디스플레이 유닛(801)의 제어를 용이하게 하기 위해 디스플레이 유닛(801)의 다양한 구성요소들에 결합된 전력 공급장치들, 클록들(clocks), 캐시(cache), 입/출력(I/O) 회로들과 같은 입력 제어 유닛을 포함한다. 프로세서(804)는 범용 마이크로프로세서 또는 범용 중앙 프로세싱 유닛(CPU)의 임의의 형태 중 하나일 수 있으며, 이들 각각은 프로그램가능 논리 제어기(programmable logic controller; PLC)와 같은 산업 환경에서 사용될 수 있다.
[0078] 메모리(808)는 비일시적이며, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 또는 로컬 또는 원격의 임의의 다른 형태의 디지털 저장장치(digital storage)와 같은 용이하게 이용 가능한 메모리 중 하나 이상일 수 있다. 메모리(808)는 프로세서(804)에 의해 실행될 때 도 1 내지 도 3에 도시된 프로세싱 챔버들 중 임의의 프로세싱 챔버의 작동을 용이하게 하는 명령들을 포함한다. 메모리(808) 내의 명령들은 본 개시내용의 방법을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 프로그램 제품의 프로그램 코드는 다수의 상이한 프로그래밍 언어들 중 어느 하나를 따를 수 있다. 예시적인 컴퓨터 판독가능 저장 매체들은, (i) 정보가 영구적으로 저장되는 기록 불가능 저장 매체들(CD-ROM 드라이브에 의해 판독 가능한 CD-ROM 디스크들, 플래시 메모리, ROM 칩들, 또는 임의의 유형의 솔리드-스테이트 비휘발성 반도체 메모리와 같은 컴퓨터 내의 판독 전용 메모리 디바이스), 및 (ii) 변경 가능한 정보가 저장되는 기록 가능 저장 매체들(예를 들어, 디스켓 드라이브 또는 하드디스크 드라이브 내의 플로피 디스크들, 또는 임의의 유형의 솔리드-스테이트 랜덤 액세스 반도체 메모리)을 포함하지만 이에 제한되지 않는다. 그러한 컴퓨터 판독가능 저장 매체들은, 본원에 설명된 방법들의 기능들을 지시하는 컴퓨터 판독가능 명령들을 보유할 때, 본 개시내용의 예들이다.
[0079] 일 예에서, 제어기(800)는 컴퓨터 시스템(도시되지 않음)과 함께 사용하기 위해 컴퓨터 판독가능 저장 매체들(예를 들어, 808)에 저장된 프로그램 제품으로서 구현될 수 있다. 프로그램 제품의 프로그램(들)은 본원에 설명된 본 개시내용의 기능들을 규정한다.

Claims (20)

  1. 압전막(piezoelectric film)을 형성하는 방법으로서,
    (a) 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계;
    (b) 제2 물리 기상 증착(PVD) 프로세스에 의해, 상기 제1 압전막 층의 상부에 그리고 상기 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계;
    (c) 상기 제1 압전막 층을 형성한 후에 그리고 상기 제2 압전막 층을 형성하기 전에 상기 기판의 온도를 강하시키는 단계 ― 상기 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하됨 ―; 및
    프로세스들 (a), (b) 및 (c)를 1 회 이상 횟수로 추가로 수행하는 단계 ― 상기 추가로 수행되는 프로세스들 (a), (b) 및 (c) 중 프로세스 (c)는 제2 시간 기간 동안 수행되고, 상기 제2 시간 기간은 상기 제1 시간 기간과 상이함 ― 를 포함하는,
    방법.
  2. 제1 항에 있어서,
    상기 제1 압전막 층을 증착하는 단계의 프로세스 및 상기 제2 압전막 층을 증착하는 단계의 프로세스는 상이한 적어도 하나의 프로세스 파라미터를 가지며, 상기 적어도 하나의 프로세스 파라미터는 증착 프로세스 압력, 바이어스 전력(bias power) 및 증착 프로세스 시간으로 구성된 그룹으로부터 선택되는,
    방법.
  3. 제1 항에 있어서,
    상기 제1 PVD 프로세스 및 상기 제2 PVD 프로세스 각각은,
    약 1:1 내지 약 5:1의 비율로 아르곤 및 질소를 포함하는 프로세스 가스(process gas)를 유동시키면서,
    스칸듐(scandium)을 포함하는 타깃(target)으로부터 재료를 스퍼터링(sputtering)하는 것을 포함하는,
    방법.
  4. 제1 항에 있어서,
    상기 제1 PVD 프로세스 및 상기 제2 PVD 프로세스 각각은,
    약 1:1 내지 약 5:1의 비율로 아르곤 및 질소를 포함하는 프로세스 가스를 유동시키면서,
    알루미늄을 포함하는 타깃으로부터 재료를 스퍼터링하는 것을 포함하는,
    방법.
  5. 제1 항에 있어서,
    상기 제1 압전막 층과 상기 제2 압전막 층은 동일한 재료 조성을 포함하고, 상기 제1 압전막 층 및 상기 제2 압전막 층의 형성 시간은 약 40 초 미만인,
    방법.
  6. 제1 항에 있어서,
    제3 PVD 프로세스를 사용하여, 제3 시간 기간 동안 제1 바이어스 전력으로 상기 기판 상에 제3 압전막 층을 형성하는 단계; 및
    상기 제3 압전막 층을 형성하기 전에 상기 제1 압전막 층 및 상기 제2 압전막 층을 냉각시키는 단계를 더 포함하는,
    방법.
  7. 제1 항에 있어서,
    상기 제1 시간 기간 및 상기 제2 시간 기간은 각각 약 6 초 내지 약 60 초이고, 상기 제1 압전막 층과 상기 제2 압전막 층 사이의 계면의 검사는 실질적으로 단일 피크(single peak)를 갖는 로킹 곡선(rocking curve)을 생성하는,
    방법.
  8. 제1 항에 있어서,
    상기 기판의 표면 상에 상기 제1 압전막 층을 증착하면서, 아르곤(Ar) 및 질소(N)를 포함하는 프로세스 가스를 유동시키는 단계를 더 포함하는,
    방법.
  9. 압전막을 형성하는 방법으로서,
    (a) 제1 프로세싱 챔버(processing chamber)에서, 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계;
    (b) 상기 제1 프로세싱 챔버에서, 제2 PVD 프로세스에 의해, 상기 제1 압전막 층의 상부에 그리고 상기 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계;
    (c) 상기 제1 압전막 층을 형성한 후에 그리고 상기 제2 압전막 층을 형성하기 전에 기판의 온도를 강하시키는 단계 ― 상기 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하됨―; 및
    프로세스들 (a), (b) 및 (c)를 1 회 이상의 추가 횟수로 추가로 수행하는 단계 ― 상기 추가로 수행되는 프로세스 (c)는 제2 시간 기간 동안 수행되고, 상기 제2 시간 기간은 상기 제1 시간 기간과 상이함 ― 를 포함하는,
    방법.
  10. 제9 항에 있어서,
    상기 프로세스 (c)는 일시 중지 시간 기간 동안 증착 프로세스를 일시 중지하는 것을 추가로 포함하며, 상기 일시 중지 시간 기간은 약 3 초 내지 약 50 초이고, 상기 제1 시간 기간은 약 10 초 내지 약 60 초이고, 상기 제2 시간 기간은 약 10 초 내지 약 50 초인,
    방법.
  11. 제9 항에 있어서,
    상기 제1 압전막 층을 증착하는 단계의 프로세스 및 상기 제2 압전막 층을 증착하는 단계의 프로세스는 상이한 적어도 하나의 프로세스 파라미터를 가지며, 상기 적어도 하나의 프로세스 파라미터는 증착 프로세스 압력, 바이어스 전력 및 증착 프로세스 시간으로 구성된 그룹으로부터 선택되는,
    방법.
  12. 제9 항에 있어서,
    상기 제1 PVD 프로세스 및 상기 제2 PVD 프로세스 각각은,
    약 1:1 내지 약 5:1의 비율로 아르곤 및 질소를 포함하는 프로세스 가스를 유동시키면서,
    스칸듐을 포함하는 타깃으로부터 재료를 스퍼터링하는 것을 포함하는,
    방법.
  13. 제9 항에 있어서,
    상기 제1 PVD 프로세스 및 상기 제2 PVD 프로세스 각각은,
    약 1:1 내지 약 5:1의 비율로 아르곤 및 질소를 포함하는 프로세스 가스를 유동시키면서,
    알루미늄을 포함하는 타깃으로부터 재료를 스퍼터링하는 것을 포함하는,
    방법.
  14. 제9 항에 있어서,
    상기 제1 압전막 층을 형성한 후에 그리고 상기 제2 압전막 층을 형성하기 전에 기판의 온도를 강하시키는 단계는,
    상기 제2 압전막 층을 증착하기 전에 상기 제1 압전막 층을 활성적으로 냉각시키는 단계; 및
    상기 제1 압전막 층 및 제2 압전막 층 각각을 약 60 초 미만에 증착하는 단계를 더 포함하는,
    방법.
  15. 제9 항에 있어서,
    제3 시간 기간 동안 제1 바이어스 전력으로 상기 기판 상에 제3 압전막 층을 증착하는 단계; 및
    상기 제3 압전막 층을 증착하기 전에 상기 제1 압전막 층 및 상기 제2 압전막 층을 냉각시키는 단계를 더 포함하는,
    방법.
  16. 제15 항에 있어서,
    상기 제1 압전막 층 및 상기 제2 압전막 층 위에 제3 압전막 층을 증착하기 전에, 상기 제1 압전막 층 및 상기 제2 압전막 층을 냉각시키는 단계를 더 포함하는,
    방법.
  17. 기판을 프로세싱하기 위한 장치로서,
    적어도 하나의 비일시적 컴퓨터 판독가능 매체에 결합된 프로세서(processor)를 포함하며, 상기 적어도 하나의 비일시적 컴퓨터 판독가능 매체는 상기 프로세서에 의해 실행될 때 방법을 수행하도록 구성된 명령들을 포함하고, 상기 방법은,
    (a) 제1 물리 기상 증착(PVD) 프로세스에 의해 기판의 표면 상에 제1 압전막 층을 증착하는 단계;
    (b) 제2 물리 기상 증착(PVD) 프로세스에 의해, 상기 제1 압전막 층의 상부에 그리고 상기 제1 압전막 층과 접촉하게 제2 압전막 층을 증착하는 단계;
    (c) 상기 제1 압전막 층을 형성한 후에 그리고 상기 제2 압전막 층을 형성하기 전에 상기 기판의 온도를 강하시키는 단계 ― 상기 온도는 제1 시간 기간 동안 프로세스를 수행함으로써 강하됨 ―; 및
    프로세스들 (a), (b) 및 (c)를 1 회 이상 횟수로 추가로 수행하는 단계 ― 상기 추가로 수행된 프로세스들 (a), (b) 및 (c) 중 프로세스 (c)는 제2 시간 기간 동안 수행되고, 상기 제2 시간 기간은 상기 제1 시간 기간과 상이함 ― 를 포함하는,
    장치.
  18. 제17 항에 있어서,
    상기 프로세서에 의해 실행되는 명령들은,
    상기 제1 압전막 층이 상기 제2 압전막 층을 증착하기 전에 활성적으로 냉각되게 하고,
    상기 제1 압전막 층 및 상기 제2 압전막 층이 약 60 초 미만에 증착되게 하도록 추가로 구성되는,
    장치.
  19. 제17 항에 있어서,
    상기 프로세서에 의해 실행되는 명령들은,
    상기 제2 압전막 층이 상기 제1 압전막 층의 증착 동안에 생성되는 바이어스 전력과 상이한 제1 바이어스 전력을 사용하여 상기 기판 상에 증착되게 하고,
    상기 제1 압전막 층 및 상기 제2 압전막 층이 제3 압전막 층을 증착하기 전에 제1 온도로부터 제2 온도로 냉각되게 하도록 추가로 구성되는,
    장치.
  20. 제19 항에 있어서,
    상기 프로세서에 의해 실행되는 명령들은,
    약 1:1 내지 약 5:1의 비율로 아르곤 및 질소를 포함하는 프로세스 가스를 유동시키면서,
    알루미늄, 또는 알루미늄과 스칸듐을 포함하는 타깃으로부터 재료를 스퍼터링함으로써,
    상기 제1 압전막 층 및 상기 제2 압전막 층이 형성되게 하도록 추가로 구성되는,
    장치.
KR1020227030586A 2020-02-06 2020-02-06 박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치 KR20220137718A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/074419 WO2021155531A1 (en) 2020-02-06 2020-02-06 Method and apparatus for tuning film properties during thin film deposition

Publications (1)

Publication Number Publication Date
KR20220137718A true KR20220137718A (ko) 2022-10-12

Family

ID=77177896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030586A KR20220137718A (ko) 2020-02-06 2020-02-06 박막 증착 동안에 막 특성들을 조정하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US12029129B2 (ko)
EP (1) EP4100556A4 (ko)
JP (1) JP2023513163A (ko)
KR (1) KR20220137718A (ko)
CN (1) CN114938653A (ko)
TW (1) TW202132594A (ko)
WO (1) WO2021155531A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230009085A1 (en) * 2019-12-31 2023-01-12 Applied Materials, Inc. Method and apparatus for deposition of piezo-electric materials
CN117026190B (zh) * 2023-08-15 2024-02-23 同济大学 一种抑制极紫外钪基多层膜脆化的制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217463A (ja) 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 圧電体素子およびその形成方法
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
JP5010132B2 (ja) * 2005-10-21 2012-08-29 キヤノン株式会社 圧電体膜及びその製造方法
US7897217B2 (en) * 2005-11-18 2011-03-01 Tokyo Electron Limited Method and system for performing plasma enhanced atomic layer deposition
CN100461630C (zh) * 2006-01-19 2009-02-11 湖北大学 具有ain晶化过渡层的体声波谐振器的制造方法
US7655571B2 (en) 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
JP5598948B2 (ja) * 2009-07-01 2014-10-01 独立行政法人産業技術総合研究所 圧電体薄膜の製造方法および当該製造方法により製造される圧電体薄膜
JP5029711B2 (ja) * 2010-02-16 2012-09-19 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
KR101892911B1 (ko) 2010-08-06 2018-08-29 어플라이드 머티어리얼스, 인코포레이티드 정전 척 및 정전 척의 사용 방법들
TW201218301A (en) 2010-10-28 2012-05-01 Applied Materials Inc Apparatus having improved substrate temperature uniformity using direct heating methods
JP6272850B2 (ja) * 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
TWI591712B (zh) 2012-10-03 2017-07-11 應用材料股份有限公司 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
JP5966199B2 (ja) * 2013-05-31 2016-08-10 株式会社デンソー 圧電体薄膜及びその製造方法
US9437802B2 (en) * 2013-08-21 2016-09-06 Fujifilm Dimatix, Inc. Multi-layered thin film piezoelectric devices and methods of making the same
TW201529873A (zh) 2014-01-24 2015-08-01 Applied Materials Inc 電化學元件中之電極層上的固態電解質之沉積
WO2015138058A2 (en) * 2014-02-03 2015-09-17 Cornell University Piezoelectric and logic integrated delay line memory
US20150247232A1 (en) * 2014-02-28 2015-09-03 Avago Technologies General Ip (Singapore) Pte. Ltd Tuning the Piezoelectric Coefficient of a Doped Piezoelectric Material Using Multiple Noble Gases
CN103924204B (zh) * 2014-04-25 2015-12-30 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法
GB201517879D0 (en) * 2015-10-09 2015-11-25 Spts Technologies Ltd Method of deposition
WO2017066448A1 (en) * 2015-10-14 2017-04-20 Qorvo Us, Inc. Deposition system for growth of inclined c-axis piezoelectric material structures
CN106244984B (zh) * 2016-08-04 2018-08-31 电子科技大学 一种a轴取向增强型AlN薄膜及其制备方法
CN106222611A (zh) * 2016-09-22 2016-12-14 东莞市联洲知识产权运营管理有限公司 一种AlN压电薄膜的中频反应磁控溅射制备方法
KR102616067B1 (ko) 2018-11-14 2023-12-19 어플라이드 머티어리얼스, 인코포레이티드 Pvd 스퍼터링 증착 챔버의 경사형 마그네트론
CN113767187A (zh) 2019-04-19 2021-12-07 应用材料公司 形成含金属材料的方法

Also Published As

Publication number Publication date
TW202132594A (zh) 2021-09-01
US20210249587A1 (en) 2021-08-12
EP4100556A1 (en) 2022-12-14
JP2023513163A (ja) 2023-03-30
US12029129B2 (en) 2024-07-02
EP4100556A4 (en) 2023-11-01
CN114938653A (zh) 2022-08-23
WO2021155531A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US11581183B2 (en) Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
KR20190102091A (ko) 반응성 가스 및 바이어스 전력을 이용한 pvd 탄소를 위한 막 품질을 개선하는 방법
US12029129B2 (en) Method and apparatus for tuning film properties during thin film deposition
EP1117850A1 (en) Sputter deposition apparatus
WO2000018979A9 (en) Sputter deposition apparatus
JP7316379B2 (ja) 裏側物理的気相堆積の方法及び装置
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
EP3232463A1 (en) Dc magnetron sputtering
US11205589B2 (en) Methods and apparatuses for forming interconnection structures
TWI754503B (zh) 用於沉積壓電材料的方法及裝置
US11170998B2 (en) Method and apparatus for depositing a metal containing layer on a substrate
CN112513316A (zh) 具有改善的底部覆盖率的钨膜的高功率脉冲磁控溅射物理气相沉积
CN110643962A (zh) 一种半导体设备
CN112534560A (zh) 用于处理腔室的涂层材料
Felmetsger Sputter technique for deposition of AlN, ScAlN, and Bragg reflector thin films in mass production
US11898236B2 (en) Methods and apparatus for processing a substrate
US20180057929A1 (en) Method of Depositing Aluminum Oxide Film, Method of Forming the Same, and Sputtering Apparatus
Mishin et al. Stress control for highly doped aluminum scandium nitride films
KR20210102437A (ko) 화합물 층을 증착하기 위한 진공 시스템 및 방법
Mishin et al. AlN film stress and uniformity for BAW filters on 200mm wafers
JPH1192926A (ja) マグネトロンスパッタ成膜における成膜方法
Cai et al. Hardness of CNx films deposited by MCECR plasma sputtering

Legal Events

Date Code Title Description
E902 Notification of reason for refusal