KR20220136159A - 성장 기판과 반도체 발광 장치 사이의 코너에서 절연층을 제거하는 방법 - Google Patents
성장 기판과 반도체 발광 장치 사이의 코너에서 절연층을 제거하는 방법 Download PDFInfo
- Publication number
- KR20220136159A KR20220136159A KR1020220036131A KR20220036131A KR20220136159A KR 20220136159 A KR20220136159 A KR 20220136159A KR 1020220036131 A KR1020220036131 A KR 1020220036131A KR 20220036131 A KR20220036131 A KR 20220036131A KR 20220136159 A KR20220136159 A KR 20220136159A
- Authority
- KR
- South Korea
- Prior art keywords
- structures
- insulating layer
- light emitting
- led
- emitting diode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002955 isolation Methods 0.000 title abstract 6
- 230000008569 process Effects 0.000 claims abstract description 58
- 238000000059 patterning Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 268
- 239000011241 protective layer Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000013536 elastomeric material Substances 0.000 claims description 4
- 238000003631 wet chemical etching Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000003486 chemical etching Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000002861 polymer material Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
반도체 발광 장치들(LEDs)을 제조하는 방법은 성장 기판 상에 측벽 P-N 접합들을 갖는 복수의 발광 다이오드(LED) 구조들을 형성하는 단계, 및 성장 기판과 에피택셜 구조들의 교차점들에 코너들을 갖는 발광 다이오드(LED) 구조들 상에 절연 층을 형성하는 단계를 포함한다. 이 방법은 또한 절연 층 상에 식각가능한 커버링 채널 층을 형성하는 단계, 커버링 채널 층 상에 패터닝 보호 층을 형성하는 단계, 제1 식각 공정을 이용해 커버링 채널 층에 식각 채널들을 형성하는 단계, 및 제2 식각 공정을 이용해 절연 층을 식각함으로써 절연 층의 코너들을 제거하는 단계를 포함한다. 제2 식각 공정에 이어서 절연 층이 측벽 P-N 접합들을 커버한다. 이 방법은 또한 성장 기판을 캐리어에 결합하고 또한 성장 기판을 레이저 리프트오프(LLO) 공정을 이용해 발광 다이오드(LED) 구조들로부터 분리하는 단계를 포함할 수 있다.
Description
이 출원은 2021년 3월 31일에 출원된 미국 가출원 제 63/168,341호로부터 우선의 이익을 주장하고, 그 내용은 참조에 의해 여기에 통합된다.
이 개시는 반도체 발광 장치들(LEDs)의 제조에 관한 것으로서 특히 성장 기판 상에 코너 절연 층이 형성되어 제거되는 반도체 발광 장치들(LEDs)을 제조하는 방법에 관한 것이다.
반도체 발광 장치들(LEDs)의 제조에 있어서, 에피택셜 구조들은 사파이어 기판으로 구성되는 웨이퍼와 같은, 성장 기판을 이용해 형성될 수 있다. 예시적인 (LED) 에피택셜 구조는 웨이퍼 상에 형성되는 도핑되지 않은 GaN 층, n-형 GaN 층, 단일 또는 다중 양자우물 층 및 p-형 GaN 층을 포함할 수 있다. 발광 장치(LED) 칩들은 (LED) 에피택셜 구조 층들을 선택적으로 제거하고 사파이어 기판을 노출시킴으로써 웨이퍼 상에 형성될 수 있다. 예를 들어, 사파이어 기판은 각 발광 장치(LED)를 절연시키기 위해 선택된 패턴으로 웨이퍼의 스트릿 영역들에서 노출될 수 있다. 다각형 윤곽을 갖는 반도체 발광 장치(LED) 칩들에 있어서, 각 (LED) 칩은 십자 패턴을 갖는 스트릿 영역들에 의해, 인접하는 (LED) 칩들로부터 공간적으로 분리될 수 있다.
본 개시는 절연 층이 에피택셜 구조 상에 형성되어 성장 기판 근처 에피택셜 구조의 코너에서 선택적으로 제거되는, 반도체 발광 장치들(LEDs)을 위한 제조 방법에 관한 것이다. 본 개시는 또한 이 방법을 이용해 제조되는 신규한 반도체 발광 장치들(LEDs)을 가능하게 해준다.
반도체 발광 장치들(LEDs)을 제조하는 방법은 성장 기판 상에 복수의 발광 다이오드(LED) 구조들을 형성하는 단계를 포함한다. 발광 다이오드(LED) 구조들은 측벽 P-N 접합들을 갖는 측벽들을 갖는 에피택셜 구조들을 포함한다. 예시적인 실시예들에 있어서, 발광 다이오드(LED) 구조들은 칩 형태로 이중 패드 발광 다이오드(LED) 구조들 및 수직 발광 다이오드(VLED) 구조들을 포함한다. 이에 더하여, 에피택셜 구조들은 도핑되지 않은 층(예. u-GaN), n-형 층(예. n-GaN), 능동 층들(예. SQW 또는 MQW) 및 p-형 층(예. p-GaN)을 포함할 수 있다. 일부 실시예들에 있어서, 에피택셜 구조들은 측벽 P-N 접합들을 오목하게 하는 메사 가장자리 구조들(mesa surround structures)을 포함할 수 있다.
이 방법은 또한 측벽 P-N 접합들 상을 포함하여, 발광 다이오드(LED) 구조들 상에 절연 층을 형성하는 단계를 포함한다. 절연 층은 성장 기판과 에피택셜 구조들의 교차점들에서 코너들을 포함한다. 예시적인 실시예에 있어서, 성장 기판은 복수의 발광 다이오드(LED) 구조들을 포함하고, 또한 개별 발광 다이오드(LED) 구조들을 분리하는 스트릿들을 가지는 웨이퍼를 포함한다. 절연 층은 부합하는 증착 공정을 이용해 균일한 두께까지 발광 다이오드(LED) 구조들 상에 형성될 수 있고, 또한 스트릿들을 커버하거나 또는 스트릿들이 개방되게 남겨둘 수 있다.
절연 층의 형성에 이어서, 식각가능한 커버링 채널 층이 절연 층 상에 형성될 수 있다. 커버링 채널 층은 금속, 또는 산화물과 같은 식각가능한 물질을 포함할 수 있다.
커버링 채널 층의 형성에 이어서, 패터닝 보호 층이 커버링 채널 층 상에 형성될 수 있다. 패터닝 보호 층은 절연 층의 코너들과 정렬되는 개구들을 갖는, 포토레지스트와 같은 패터닝가능한 물질을 포함할 수 있다.
패터닝 보호 층의 형성에 이어서, 식각 채널들은 제1 식각 공정을 이용해 커버링 채널 층 내에 형성될 수 있고, 여기서 식각제는 커버링 채널 층의 부분들을 식각 제거하기 위해 패터닝 보호 층의 개구들을 통과한다. 식각 채널들은 코너들 상에 위치되고 또한 제2 화학적 식각 단계에 의한 제거를 위해 코너들을 둘러싸도록 형성되고 크기가 정해질 수 있다. 예로서, 커버링 채널 층은 금속을 포함할 수 있고 제1 식각 공정은 습식 화학 식각 공정을 포함한다.
식각 채널들의 형성에 이어서, 절연 층의 코너들은 제2 식각 공정을 이용해 절연 층을 식각함으로써 제거될 수 있다. 예로서, 절연 층은 산화물(예. SiO2)을 포함할 수 있고 제2 식각 공정은 BOE 식각을 포함한다. 이 단계 동안 절연 층은 측벽 P-N 접합에 절연 층은 온전히 남겨두고 코너들에서만 제거된다. 예시적인 실시예에 있어서, 식각 채널들은 절연 층이 p-형 층의 측벽, 능동 층들의 측벽, 및 n-형 층의 측벽의 일부만 절연하도록 형성된다.
절연 층의 식각에 이어서, 커버링 채널 층 및 패터닝 보호 층이 제거될 수 있다. 물질들에 따라서, 이 층들은 업계에 알려진 기술들을 이용해 제거될 수 있다.
이 방법은 또한 그 위에 탄성 폴리머 물질을 갖는 캐리어에 성장 기판을 결합하는 단계를 포함할 수 있다. 예시적인 실시예에 있어서, 결합 단계는 캐리어에 발광 다이오드(LED) 구조들을 플립 칩 결합함으로써 수행될 수 있다. 이 방법은 또한 성장 기판이 레이저 리프트오프(LLO) 공정을 이용해 발광 다이오드(LED) 구조들로부터 분리되는, 레이저 리프트오프(LLO) 단계를 포함할 수 있다.
본 발명의 다른 실시예에 있어서, 커버링 채널 층은 절연 층 상에 형성되지 않는다. 이보다는, 패터닝 보호 층이 절연 층 상에 직접 형성된다. 그후, 제1 식각 공정이 성장 기판의 스트릿에서 절연 층을 제거하고, 제2 식각 공정은 절연 층의 코너들을 제거하고 에피택셜 구조들의 측벽들 상에 언더컷 측벽 구조들을 형성한다.
이 방법, 또는 다른 실시 방법을 이용해 제조되는 반도체 발광 장치(LED)는 측벽 P-N 접합을 커버하는 절연 층을 포함하고, p-형 층의 측벽, 능동 층들의 측벽, 및 n-형 층의 측벽의 일부는 도핑되지 않은 측을 노출시켜 남겨둔다.
도 1은 이 방법의 레이저 리프트오프(LLO) 단계 전에 코너를 갖는 절연 층의 형성 후 보여지는 이중 패드 반도체 발광 장치(LED) 구조의 대략적인 확대 단면도이다.
도 2는 그 스트릿 영역들로 연장되지 않은 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 이중 패드 반도체 발광 장치(LED) 구조들의 대략적인 확대 단면도이다.
도 2a는 그 스트릿 영역들로 연장된 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 이중 패드 반도체 발광 장치(LED) 구조들의 대략적인 확대 단면도이다.
도 3은 이 방법의 레이저 리프트오프(LLO) 단계 전에 코너를 갖는 절연 층의 형성 후 보여지는 수직 발광 장치(VLED) 구조의 대략적인 확대 단면도이다.
도 3a는 이 방법의 레이저 리프트오프(LLO) 단계 전에 코너를 갖는 절연 층의 형성 후 보여지는 메사 가장자리 구조를 갖는 수직 발광 다이오드(VLED) 구조의 대략적인 확대 단면도이다.
도 4는 그 스트릿 영역들로 연장되지 않은 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 수직 발광 다이오드(VLED) 구조들의 대략적인 확대 단면도이다.
도 5는 성장 기판 상의 복수의 수직 발광 다이오드(VLED) 구조들 상에 절연 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 5a는 성장 기판 상에 메사 가장자리 구조들을 갖는 복수의 수직 발광 다이오드(VLED) 구조들 상에 절연 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 6은 절연 층 상에 커버링 채널 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 7은 커버링 채널 층 상에 패터닝 보호 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 8은 제1 화학적 식각 공정을 이용해 식각 채널을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 9는 제2 화학적 식각 공정을 이용해 절연 층을 식각하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 10은 커버링 채널 층 및 패터닝 보호 층을 제거하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 11은 그 위에 탄성 폴리머 물질을 갖는 캐리어에 성장 기판을 결합하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 12는 성장 기판이 이중 패드 반도체 발광 장치(LED) 구조들로부터 분리되는 이 방법의 레이저 리프트오프(LLO) 단계를 보여주는 대략적인 확대 단면도이다.
도 13은 이 방법을 이용해 제조되는 반도체 발광 장치(LED)를 보여주는 대략적인 확대 단면도이다.
도 14 내지 도 17은 반도체 발광 장치들(LED들)을 제조하는 다른 실시 방법을 보여주는 대략적인 확대 단면도들이고 이때 패터닝 보호 층은 절연 층 상에 직접 증착될 수 있고 절연 층은 스트릿 영역들의 물질을 제거하기 위해 제1 식각 공정을 언더컷 측벽 구조들을 형성하기 위해 제2 식각 공정을 이용해 식각될 수 있다.
도 18 내지 도 23은 반도체 발광 장치들(LEDs)을 제조하는 방법의 단계들을 보여주는 대략적인 확대 단면도들이다.
도 24 내지 도 27은 반도체 발광 장치들(LEDs)을 제조하는 다른 실시 방법의 단계들을 보여주는 대략적인 확대 단면도들이다.
도 28 내지 도 30은 반도체 발광 장치들(LEDs)을 제조하는 이 방법 또는 다른 실시 방법의 레이저 리프트오프(LLO) 단계를 보여주는 대략적인 확대 단면도들이다.
도 31은 이 방법 또는 다른 실시 방법을 이용해 제조되는, 그 위에 복수의 반도체 발광 장치(LED) 구조들을 갖는 캐리어의 평면도이다.
도 31a는 하나의 반도체 발광 장치(LED) 구조를 보여주는 도 31의 절단선 31A-31A를 따른 단면도이다.
도 32 내지 도 35는 종래의 레이저 리프트오프(LLO) 공정의 측면들을 보여주는 대략적인 확대 단면도들이다.
도 36은 종래의 레이저 리프트오프(LLO) 공정을 이용해 제조되는, 그 위에 복수의 반도체 발광 장치(LED) 구조들을 갖는 캐리어의 평면도이다.
도 36a는 캐리어 상의 하나의 반도체 발광 장치(LED) 구조를 보여주는 도 36의 절단선 36A-36A를 따른 단면도이다.
도 2는 그 스트릿 영역들로 연장되지 않은 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 이중 패드 반도체 발광 장치(LED) 구조들의 대략적인 확대 단면도이다.
도 2a는 그 스트릿 영역들로 연장된 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 이중 패드 반도체 발광 장치(LED) 구조들의 대략적인 확대 단면도이다.
도 3은 이 방법의 레이저 리프트오프(LLO) 단계 전에 코너를 갖는 절연 층의 형성 후 보여지는 수직 발광 장치(VLED) 구조의 대략적인 확대 단면도이다.
도 3a는 이 방법의 레이저 리프트오프(LLO) 단계 전에 코너를 갖는 절연 층의 형성 후 보여지는 메사 가장자리 구조를 갖는 수직 발광 다이오드(VLED) 구조의 대략적인 확대 단면도이다.
도 4는 그 스트릿 영역들로 연장되지 않은 절연 층을 갖는 성장 기판 상에서 보여지는 복수의 수직 발광 다이오드(VLED) 구조들의 대략적인 확대 단면도이다.
도 5는 성장 기판 상의 복수의 수직 발광 다이오드(VLED) 구조들 상에 절연 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 5a는 성장 기판 상에 메사 가장자리 구조들을 갖는 복수의 수직 발광 다이오드(VLED) 구조들 상에 절연 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 6은 절연 층 상에 커버링 채널 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 7은 커버링 채널 층 상에 패터닝 보호 층을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 8은 제1 화학적 식각 공정을 이용해 식각 채널을 형성하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 9는 제2 화학적 식각 공정을 이용해 절연 층을 식각하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 10은 커버링 채널 층 및 패터닝 보호 층을 제거하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 11은 그 위에 탄성 폴리머 물질을 갖는 캐리어에 성장 기판을 결합하는 방법의 단계를 보여주는 대략적인 확대 단면도이다.
도 12는 성장 기판이 이중 패드 반도체 발광 장치(LED) 구조들로부터 분리되는 이 방법의 레이저 리프트오프(LLO) 단계를 보여주는 대략적인 확대 단면도이다.
도 13은 이 방법을 이용해 제조되는 반도체 발광 장치(LED)를 보여주는 대략적인 확대 단면도이다.
도 14 내지 도 17은 반도체 발광 장치들(LED들)을 제조하는 다른 실시 방법을 보여주는 대략적인 확대 단면도들이고 이때 패터닝 보호 층은 절연 층 상에 직접 증착될 수 있고 절연 층은 스트릿 영역들의 물질을 제거하기 위해 제1 식각 공정을 언더컷 측벽 구조들을 형성하기 위해 제2 식각 공정을 이용해 식각될 수 있다.
도 18 내지 도 23은 반도체 발광 장치들(LEDs)을 제조하는 방법의 단계들을 보여주는 대략적인 확대 단면도들이다.
도 24 내지 도 27은 반도체 발광 장치들(LEDs)을 제조하는 다른 실시 방법의 단계들을 보여주는 대략적인 확대 단면도들이다.
도 28 내지 도 30은 반도체 발광 장치들(LEDs)을 제조하는 이 방법 또는 다른 실시 방법의 레이저 리프트오프(LLO) 단계를 보여주는 대략적인 확대 단면도들이다.
도 31은 이 방법 또는 다른 실시 방법을 이용해 제조되는, 그 위에 복수의 반도체 발광 장치(LED) 구조들을 갖는 캐리어의 평면도이다.
도 31a는 하나의 반도체 발광 장치(LED) 구조를 보여주는 도 31의 절단선 31A-31A를 따른 단면도이다.
도 32 내지 도 35는 종래의 레이저 리프트오프(LLO) 공정의 측면들을 보여주는 대략적인 확대 단면도들이다.
도 36은 종래의 레이저 리프트오프(LLO) 공정을 이용해 제조되는, 그 위에 복수의 반도체 발광 장치(LED) 구조들을 갖는 캐리어의 평면도이다.
도 36a는 캐리어 상의 하나의 반도체 발광 장치(LED) 구조를 보여주는 도 36의 절단선 36A-36A를 따른 단면도이다.
하나의 요소가 다른 요소 "상(on)"에 있는 것으로 언급될 때, 이것은 다른 요소 상에 직접 있을 수 있거나 또는 중간 요소들이 존재할 수도 있음이 이해되어야 한다. 하지만, 용어 "직접"은 중간 요소들이 없음을 의미한다. 이에 더하여, 용어들 "제1", "제2" 및 "제3"은 다양한 요소들을 기술하는 데 사용되지만, 이 요소들은 용어에 의해 한정되어서는 안된다. 또한, 달리 정의되지 않는 한, 모든 용어들은 당업자에 의해 일반적으로 이해되는 의미를 가지도록 의도된다.
도 1을 참조하면, 반도체 발광 장치들(LEDs)을 제조하는 방법의 초기 단계들이 설명된다. 이 방법은 성장 기판(102) 상에 복수의 발광 다이오드(LED) 구조들(100)을 형성하고 또한 성장 기판(102)에 근접하게 코너들(111)을 갖는 발광 다이오드(LED) 구조들(100) 상에 절연 층(101)을 형성하는 단계를 포함한다. 이상적으로, 코너들(111)은 직각을 가지지만 증착 공정에 따라서, 코너들(111)의 각도는 90 도보다 크거나 또는 작을 수 있다.
도시된 실시예에 있어서, 성장 기판(102)은 사파이어를 포함할 수 있고, 발광 다이오드(LED) 구조들(100)은 이중 패드 (LED) 칩들을 포함할 수 있다. 각 발광 다이오드(LED) 구조(100)는 u-GaN과 같은, 도핑되지 않은 층(20), n-GaN와 같은, n-형 층(122), SQW 또는 MQW와 같은, 능동 층들(124), p-GaN와 같은, p-형 층(126), 금속과 같은, n-형 전도 층(128), 금속과 같은, p-형 전도 층(130), 금속과 같은, p-패드(132), 및 금속과 같은, n-패드(134)를 포함한다.
각 발광 다이오드(LED) 구조(100)는 반도체 제조 공정들을 이용해 형성되는 직접 밴드갭 화합물 반도체 발광 다이오드(LED) 구조로서 구성될 수 있다. 예를 들어, 에피택셜 구조(112)는 도핑되지 않은 층(120)(예. u-GaN 층), n-형 층(122)(예. Si 도핑된 GaN 층), 능동 층들(124)(예. 복수의 양자우물들), 및 p-형 층(126)(예. Mg 도핑된 GaN 층)의 성장을 포함하는 반도체 공정들을 이용해 성장 기판(102) 상에 성장될 수 있다. 하지만, 이러한 물질들은 단지 예시적인 것으로서, 에피택셜 구조(112)는 성장 기판(102) 상에 성장되는 다른 직접 밴드갭 화합물 반도체 발광 다이오드 물질들로 형성될 수 있다. 예를 들어, 반도체 광의 방출 파장은 직접 밴드갭 반도체 화합물의 에너지 밴드갭에 의해 결정될 수 있다. 다른 반도체 발광 물질의 직접 에너지 밴드갭들은 InxGa1-xN, GaN, AlxGa1-xN, InxGa1-xAs, InGaP, GaAs, GaAsP, InP, (AlxGa1-x)yIn1-yP, GaP와 같은, Ⅲ-Ⅴ 화합물 반도체들로부터 선택될 수 있다.
절연 층(101)은 CVD, PECVD, 스핀-온 또는 노즐을 통한 증착과 같은 적절한 증착 공정을 이용해 균일한 두께까지 형성되는 SiO2, Si3N4, Al2O3 또는 TiO2와 같은, 유전체 물질로 형성되는 연속 층을 포함할 수 있다. 절연 층(101)의 대표적인 두께는 2000 A에서부터 500 ㎛까지일 수 있다. 도 1에 도시된 바와 같이, 절연 층(101)은 p-형 층(126)의 상부 부분 상에, 그리고 p-형 층(126)의 측벽들 상에 증착될 수 있다. 이에 더하여, 절연 층(101)은 능동 층(124)의 측벽들 상에, n-형 층(122)의 측벽들 상에, 도핑되지 않은 층(120)의 측벽들 상에 그리고 스트릿 영역(136)의 노출된 성장 기판(102)의 일 부분 상에 증착될 수 있다. 또한 절연 층(101)의 코너(111)는 발광 다이오드(LED) 구조(100)의 측벽의 도핑되지 않은 층(120)과 성장 기판(102)의 표면 사이에 위치된다. 이에 더하여, 절연 층(101)은 코너(111) 상에 직각에 부합하게 증착되고, 또한 스트릿 영역들(136)의 일부 또는 전체 스트릿 영역들(136) 상에 증착될 수 있다.
도 1에 도시된 바와 같이, 메사 가장자리 구조(201)는 발광 다이오드(LED) 구조(100)의 측벽들(140)에서 먼 측벽 P-N 접합들(138)의 간격(spacing)을 제공하기 위해 형성될 수 있다. 이 간격은 절연 층(101)의 길이를 연장시키는 기능을 한다. 메사 가장자리 구조(201)로, 절연 층(101)은 발광 다이오드(LED) 구조들(100)의 측벽들(140)에서 수직 연결들로부터 메사 가장자리 구조들(201)에서 수평 연결까지 연장되고 그후 측벽 P-N 접합들(138)에서 수직 연결로 전환된다. 절연 층(101)의 다른 방향들은 화학적 식각의 다른 속력/속도를 이용해 제공될 수 있다.
도 2에 도시된 바와 같이, 성장 기판(102)은 스트릿 영역들(136)에 의해 분리되는 복수의 발광 다이오드(LED) 구조들(100)을 포함할 수 있다. 도 2 및 도 2a는 성장 기판(102) 상의 절연 층(101)에 대한 2 가지 다른 구성들을 보여준다. 도 2에서, 절연 층(101)은 스트릿 영역들(136)로 연속되지 않는다. 도 2a에서, 절연 층(101)은 스트릿 영역들(136)로 연속된다.
도 1, 도 2 및 도 2a에 도시된 발광 다이오드(LED) 구조들(100)은 종래의 플립 칩 발광 다이오드들(FCLEDs)의 구성을 가진다. 각 발광 다이오드(LED) 구조(100)에, p-형 전도 층(130)은 p-형 옴 접촉 층과 같은 복수의 전도 층들을 이용해 p-형 층(126)에 결합되고 필요에 따라 추가적인 p-금속 층들이 이어질 수 있다.예를 들어, p-형 옴 접촉 층은 ITO, Ni, Ag, Au, Pt, Pd 또는 이 금속들의 합금들을 포함할 수 있다. p-형 전도 층(130)은 Cr, Ni, A1, Au, Cu, Ti, W, TiN 또는 이 금속들의 합금들을 포함할 수 있다. n-형 전도 층(128)은 Cr, Al, Ti, Ni, Au 또는 이 금속들의 합금들을 포함할 수 있다. p-패드(132)는 전기적으로 p-형 층(126)에 전도될 수 있고 n-패드(134)는 전기적으로 n-형 층(122)에 전도될 수 있다.
도 3을 참조하면, 수직 발광 다이오드(VLED) 구조(100A)는 수직 발광 다이오드(VLED) 칩의 구성을 가진다. 수직 발광 다이오드(VLED) 구조(100A)는 실질적으로 도시된 바와 같이 배치되는 도핑되지 않은 층(120A), n-형 층(122A), 능동 층(124A), 및 p-형 층(126A)을 포함한다. 이전과 같이, 본 발명에 따르면, 코너들(111A)을 갖는 절연 층(101A)은 실질적으로 이전에 설명된 바와 같이, p-형 층(126A) 상에, 그리고 성장 기판(102A)의 일부 상에 형성되었다. 도 3의 수직 발광 다이오드(VLED) 구조(100A)에서, 절연 층(101A)은 또한 수직 발광 다이오드(VLED) 구조(100A)의 측벽들(140A) 상에 그리고 물론 P-N 접합(138A)의 측벽들 상에 형성될 수 있다.
도 3a를 참조하면, 수직 발광 다이오드(VLED) 구조(100B)는 수직 발광 다이오드(VLED) 구조(100A)(도 3)에 대해 실질적으로 이전에 설명된 바와 같이, 구축되는 성장 기판(102B) 상에 수직 발광 다이오드(VLED) 칩의 구성을 가진다. 하지만, 수직 발광 다이오드(VLED) 구조(100B)는 또한 메사 가장자리 구조(201)(도 1)에 대해 실질적으로 이전에 설명된 바와 같이 메사 가장자리 구조(201B)를 포함한다. 메사 가장자리 구조들(201(도 1) 및 201B(도 3a))로, 측벽 P-N 접합(138B)은 수직 발광 다이오드(VLED) 구조(100B)의 측벽들(140B)에서 멀리 이격되어 있다. 이전과 같이, 코너(111B)를 갖는 절연 층(101B)은 VLED 칩의 측벽들(140B) 상에, 메사 가장자리 구조(201B) 상에 그리고 측벽 P-N 접합(138B) 상에 형성되었다. 도 3 및 도 3a에서, p-형 전도 층(130A(도 3), 130B(도 3a))은 ITO, Ni, Ag, Au, Pt, Pd 또는 이 금속들의 합금들을 포함할 수 있다. 도 4에서, 복수의 발광 다이오드(VLED) 구조들(100A)은 성장 기판(102A) 상에 형성되었고, 절연 층(101A)은 스트릿 영역들(136A)로 연속되지 않는다.
도 5 내지 도 10을 참조하면, 반도체 발광 장치들(LEDs)을 제조하는 방법에서 추가적인 단계들이 도시되어 있다. 도 5에서, 절연 층(101C)이 성장 기판(102C) 상의 복수의 수직 발광 다이오드(VLED) 구조들(100C) 상에 형성되어 있고 또한 실질적으로 이전에 설명된 바와 같이 수직 발광 다이오드(VLED) 구조들(100C)과 성장 기판(102C)의 교차점 상에 코너들(111C)을 포함한다. 도 5a는 절연 층(101D)이 복수의 수직 발광 다이오드(VLED) 구조들(100D) 상에 형성되어 있고 메사 가장자리 구조들(201D)이 성장 기판(102D) 상에 있는 다른 실시예이다. 절연 층(101C(도면 5)) 또는 절연 층(101D(도 5a))은 CVD, PECVD, 스핀-온 또는 노즐을 통한 증착과 같은 적절한 증착 공정을 이용해 균일한 두께까지 수직 발광 다이오드(VLED) 구조들(100C) 상에 부합하게 형성될 수 있다. 도 5에 도시된 바와 같이, 절연 층(101C)은 P-N 측벽 접합들(138C)을 포함하는 측벽들(140C)을 커버하고 성장 기판(102C) 상에서 서로로부터 수직 발광 다이오드(VLED) 구조들(100D)의 절연을 유지한다.
도 6을 참조하면, 절연 층(101C)의 형성에 이어서, 식각가능한 커버링 채널 층(142C)이 절연 층(101C) 상에 형성될 수 있다. 커버링 채널 층(142C)은 Ti와 같은 금속, 또는 SiO2와 같은 산화물을 포함하여 식각가능한 물질을 포함할 수 있다.
도 7을 참조하면, 커버링 채널 층(142C)의 형성에 이어서, 패터닝 보호 층(144C)이 커버링 채널 층(142C) 상에 형성될 수 있다. 패터닝 보호 층(144C)은 포토레지스트와 같이 패터닝가능한 물질을 포함할 수 있다.
도 8을 참조하면, 패터닝 보호 층(144C)의 형성에 이어서, 식각 채널들(146C)이 제1 화학적 식각 공정을 이용해 커버링 채널 층(142C)에 형성될 수 있다. 식각 채널들(146C)은 코너들(111C) 상에 위치되고 또한 제2 화학적 식각 단계에 의한 제거를 위해 코너들(111C)을 둘러싸도록, 성장 기판(102C) 상의 높이(z)와 같은, 치수들을 가지고 형태 및 크기가 정해질 수 있다. 패터닝 보호 층(144C)은 식각 채널들(146C)의 위치, 형태 및 크기를 결정하는 포토리소그래피를 이용해 형성되는 개구들을 포함한다. 예시적인 실시예에 있어서, 제1 화학적 식각 공정은 금속(예. Ti)으로 구성된 커버링 채널 층(142C)의 일부를 제거하기 위한 선택적 습식 식각을 제공하기 위해 금속을 위한 식각제 화학 용액을 이용해 수행될 수 있다.
도 9를 참조하면, 식각 채널들(146C)의 형성에 이어서, 절연 층(101C)의 코너들(111C)은 제2 화학적 식각 공정을 이용해 절연 층(101C)을 식각함으로써 제거될 수 있다. 예시적인 실시예에 있어서, 절연 층(101C)은 SiO2를 포함할 수 있고 제2 화학적 식각 공정은 BOE 식각을 이용해 수행될 수 있다. 이 단계 동안, 절연 층(101C)은 측벽 P-N 접합(138C)을 커버하는 절연 층은 남겨두고 코너(111C)에서만 제거됨에 유의해야 한다.
다른 실시예에 있어서, 절연 층(101C)은 Si3N4을 포함하고 커버링 채널 층(142C)은 SiO2을 포함할 수 있다. BOE 화학적 식각에 있어서, Si3N4의 식각 속도는 SiO2보다 더 느리다(예. BOE에서 식각 SiO2 500 nm은 단지 수 초가 걸리지만, BOE에서 식각 Si3N4 500 nm은 수 분을 필요로 한다). 따라서, 첫번째 식각 공정에 있어서, SiO2 커버링 채널 층(142C)은 Si3N4 절연 층(101C)보다 더 빨리 제거될 수 있고 이로써 식각 채널(146C)을 형성하게 된다. 동일한 BOE 용액으로 더 긴 시간 동안 식각에 의해, 코너(111C)에서 Si3N4 절연 층(101C)이 제거될 수 있다. 이 방법은 측벽 P-N 접합(138C)에서 절연 층(101C)은 보호되고 식각되지 않은 채로 남겨두고 코너(111C)에서 절연 층(101C)만 제거하는 기능을 함에 유의해야 한다.
메사 가장자리 구조(201B(도 3a))를 가지는 수직 발광 다이오드(VLED) 구조(100B)(도 3a), 및 메사 가장자리 구조(201D(도 5a))를 가지는 수직 발광 다이오드(VLED) 구조(100D)(도 5a)와 같은, 실시예들에 있어서, 메사 가장자리 구조들(201B(도 3a), 또는 201D(도 5a))은 식각 속력/속도를 감속시키는 구조들로서 기능한다. 이 실시예들에 있어서, 커버링 채널 층(142C)(도 7) 및 절연 층(101B(도 3a) 또는 101D(도 5a))은 수직 방향에서 수평 방향으로 식각의 전환 방향을 가진다. 메사 가장자리 구조들(201B(도 3a) 또는 201D(도 5a))은 다른 방향들에서 다른 식각 속력/속도를 갖는 목표 식각 층에 대한 식각 속도의 개념의 장점을 가진다. 일부 적용들에 있어서, 메사 가장자리 구조들(201B(도 3a) 또는 201D(도 5a))은 필요하다면 복수의 메사 구조들(계단과 유사하게)로서, 식각 조건들의 기하학적 제어에 따라, 제조될 수 있다.
도 10을 참조하면, 절연 층(101C)의 식각에 이어서, 커버링 채널 층(142C) 및 패터닝 보호 층(144C)이 제거될 수 있다. 물질들에 따라서, 이 층들은 업계에 알려진 기술들을 이용해 제거될 수 있다.
도 11을 참조하면, 이 방법은 또한 그 위에 탄성 폴리머 물질(150)을 갖는 캐리어(148)에 성장 기판(102)을 결합하는 단계를 포함할 수 있다. 결합 단계는 이하에서 설명할 레이저 리프트오프(LLO) 공정의 일부이다. 결합 단계는 발광 다이오드(LED) 구조들(100)을 캐리어(148)에 플립 칩 결합함으로써 수행될 수 있다.
도 12를 참조하면, 이 방법은 또한 성장 기판(102)이 레이저 리프트오프 공정을 이용해 발광 다이오드(LED) 구조들(100)로부터 분리시키는 레이저 리프트오프(LLO) 단계를 포함할 수 있다. Chu 등의 미국 공개 US 2021/0066541은, 여기에 참조에 의해 통합되는데, 레이저 리프트오프(LLO), 및 상기에서 설명된 결합 단계를 개시한다. 일 실시예에 있어서, 절연 층(101)의 코너들(111)은 제거되었다. 코너 영역들(152) 상의 원래 절연 층(101)은 성장 기판(102) 상에 부분적인 절연 층 박리(미도시)를 남기도록 손상될 수는 없다. 이에 더하여, 본 (LLO) 단계는 측벽 P-N 접합(138(도 1)) 상의 절연 층(101)을 손상시키지 않고 발광 다이오드(LED) 구조들(100)을 캐리어(148)로 전달한다. 이것은 다른 응용들을 위해 강건한 발광 다이오드(LED) 구조들(100)을 생성한다. 이에 더하여, 캐리어(148)의 스트릿 영역들(136)은 깨끗하게(절연 잔여물 없이) 남겨진다.
도 13을 참조하면, 본 발명을 이용해 제조되는 반도체 발광 장치(LED)(154)가 도시되어 있다. 반도체 발광 장치(LED)(154)는 측벽 P-N 접합(138)을 커버하는 절연 층(101)을 포함한다. 이에 더하여, 절연 층(101)은 p-형 층(126)(도 1), 능동 층들(124)의 측벽(도 1), 및 도핑되지 않은 층(120)(도 1)이 노출된 채 남겨진 n-형 층(122)(도 1)의 측벽의 일부를 커버한다. 일부 경우들에 있어서, 절연 층(101)은 p-형 층(126)의 측벽, 능동 층들(124)의 측벽, n-형 층(122)의 측벽 및 도핑되지 않은 층(120)의 일부를 커버하고, 도핑되지 않은 층(120)의 다른 부분은 노출된 채 남겨진다.
도 14 내지 도 17을 참조하면, 성장 기판(102E)의 스트릿 영역들에서 절연 층(101E)을 제거하고 언더컷 측벽 구조(311E)를 형성하는 다른 실시 방법이 도시되어 있다. 도 14에, 패터닝 보호 층(156E)이 성장 기판(102E)의 스트릿 영역들(136E) 상의 절연 층(101E)의 일부 및 발광 다이오드(LED) 구조들(100E)를 커버하도록 증착되고 패터닝되어 있다. 도 15는 스트릿 영역(136E) 상의 절연층 (101E)이 건식 식각 공정 또는 화학적 식각 공정에 의해 제거된 것을 보여준다. 이방성(anisotropic) 구조들을 필요로 하는 응용들에 있어서, 건식 식각 공정이 스트릿 영역(136E) 상의 절연 층(101E)을 제거하는 데 사용될 수 있다. 도 16 및 도 17은 스트릿 영역(136E) 상의 절연층(101E)의 일부를 제거하기 위해 습식 식각에 의해 형성된 언더컷 측벽 구조(311E)를 보여준다. BOE와 같은 습식 화학 용액은 발광 다이오드(LED) 구조들(100E)의 노출된 측벽 상의 절연층 (101E)의 일부에 습식 식각을 시작하기 위해 적용될 수 있다. 식각 시간을 제어하고 능동 층(124)(도 1)까지 절연 층(101E)의 과식각(over-etching)을 방지함으로써, 언더컷 측벽 구조(311)가 형성될 수 있다. 도 16은 언더컷 측벽 구조(311)를 보여준다. 이에 더하여, 절연 층(101E)은 코너(111E)에서 식각되지만, 절연 층(101E)은 여전히 능동 층들(124E), p-형 층들(126E) 및 n-형 층(122E)의 일부를 커버한다. 이 특성은 신뢰도를 향상시키고 또한 발광 다이오드(LED) 구조들(100E)에서 전류 누설을 방지한다. 도 17에서 패터닝 보호 층(156E)이 제거되었다.
예(방법)
도 18 내지 도 23을 참조하면, 이 방법의 다른 측면들이 일 예로 설명된다. 도 18에, 커버링 채널 층(142)이 발광 다이오드(LED) 구조(100)(도 1) 상에 부합되게 증착되어 있다. 절연 층(101)은 SiO2 (5000A)을 포함하고 커버링 채널 층(142)은 Ti (2000A)을 포함한다. 도 19는 발광 다이오드(LED) 구조(100)를 커버하기 위해 패터닝된 포토레지스트로 형성되는 패터닝 보호 층(144)을 보여준다. 도 20은 커버링 채널 층(142)의 일부를 제거하고 식각 채널(146)을 형성하기 위한 제1 식각 공정(예. 희석 BOE)을 보여준다. 코너(111)에 SiO2 절연 층(101)은 첫번째 식각(예. 희석 BOE)에 의해 부분적으로 제거됨에 유의해야 한다. 도 21은 동일한 희석 BOE 용액으로 제2 식각 공정을 보여주는데, Ti 커버링 채널 층(142)은 더 식각되고 코너(111)에 절연 층(101)은 제거되어 있다. 도 22는 패터닝 보호 층(144)이 제거된 것을 보여준다. 도 23은 Ti 커버링 채널 층(142)이 Ti 식각제를 이용해 제거/식각되었다(즉, SiO2 식각하지 않는다). 발광 다이오드(LED) 구조의 코너(111)는 절연 층(101)을 가지지 않음에 유의해야 한다.
예(다른 실시 방법)
도 24 내지 도 27을 참조하면, 다른 실시 방법의 추가적인 측면들이 일 예로 도시되어 있다. 도 24에서 패터닝 보호 층(144)이 성장 기판(102)의 스트릿 영역들(136) 상의 절연 층(101)의 일부 및 발광 다이오드(LED) 구조(100)를 커버한다. 절연 층(101)은 노출된 스트릿 영역(136EX)에서 노출된다. 도 25에서, 노출된 스트릿 영역(136EX)에서 노출된 절연 층(101)은 건식 식각 공정을 이용해 식각될 수 있다. 도 26은 BOE와 같은 습식 화학 용액이 노출된 측벽 절연 층(101a)에서 습식 식각을 시작하기 위해 적용될 수 있음을 보여준다. 습식 화학 용액은 패터닝 보호 층(144) 아래 절연 층(101)을 식각하도록 구성된다. 식각 시간은 능동 층들(124)까지 절연 층(101)의 과식각을 방지하도록 제어된다. 도 26은 또한 언더컷 측벽 식각 구조(311) 및 절연 층(101)이 코너(111)에서 제거된 것을 보여준다. 하지만, 절연 층(101)은 여전히 능동 층들(124), p-형 층(126), 및 n-형 층(122)의 일부를 커버한다. 도 27에 패터닝 보호 층(144)이 제거되었다.
예(레이저 리프트오프(LLO) 공정의 일 실시예)
도 28 내지 도 30을 참조하면, 레이저 리프트오프(LLO) 공정의 추가적인 측면들을 보여준다. 도 28에 도시된 바와 같이, 절연 층(101)의 코너(111)는 이 방법 또는 다른 실시 방법을 이용해 발광 다이오드(LED) 구조들(100)로부터 제거되어 있다. 도 29는 LLO 공정을 수행하는 데 사용되는 레이저 빔(158)을 보여준다. 도 30은 절연 잔여물이 없음을 보여준다.(즉, 스트릿 영역들(136) 내 성장 기판(102) 상에 SiO2 잔여물이 없고 스트릿 영역(136) 내 탄성 폴리머 물질(150) 상에 SiO2 박리 잔여물이 없다). 도 31 및 도 31a 또한 캐리어(148) 상에 SiO2 잔여물이 없음을 보여준다.
예(종래 레이저 리프트오프(LLO) 공정)
도 32 내지 도 36을 참조하면, 종래 발광 다이오드(LED) 구조들(100PA)을 제조하는 종래 레이저 리프트오프(LLO) 공정의 측면들이 도시되어 있다. 도 32는 사파이어 성장 기판(102PA) 상에 종래 플립 칩 발광 다이오드(LED) 구조(100PA)를 보여준다. 절연 층(101PA)의 일부는 종래 칩 제조 공정 후 스트릿 영역들(136PA) 및 코너(111PA) 상에 남아 있다. 도 33은 탄성 폴리머 물질(150)을 갖는 캐리어(148)에 플립되고 결합된 성장 기판(102PA) 상에 종래 플립 칩 발광 다이오드(LED) 구조들(100PA)의 웨이퍼 형태를 보여준다. 절연 층(101PA)의 코너(111PA)는 성장 기판(102PA)의 스트릿 영역들(136PA) 상에 남아 있다. 도 34는 (LLO) 공정을 수행하는 데 사용되는, 이전에 설명된 바와 같은, 레이저 빔(158), 캐리어(148) 및 탄성 폴리머 물질(150)을 보여준다. 도 35는 스트릿 영역들(136PA) 내 성장 기판(102PA) 상에 절연 잔여물(101PA)(예. SiO2 잔여물)이 그리고 스트릿 영역(136PA) 내 탄성 폴리머 물질(150) 상에 박리 절연 잔여물(101PA)(예. SiO2 잔여물)이 있을 수 있음을 보여준다. 도 36 및 도 36a는 또한 캐리어(148)의 탄성 폴리머 물질(150) 상에 절연 잔여물(101PA)(예. SiO2 잔여물)을 보여준다. 본 발명은 더 신뢰할 수 있고 강건한 발광 다이오드(LED) 구조들(100)(도 2)을 제공하기 위해 절연 잔여물(101PA)을 제거한다.
다수의 예시적인 측면들 및 실시예들이 상기에서 설명되었지만, 당업자는 어떠한 변형들, 치환들, 추가들 및 그 하부조합들을 인식할 것이다. 따라서 이하의 첨부된 청구항들 및 이후에 도입되는 청구항들은 이러한 변형들, 치환들, 추가들 및 하부조합들 모두가 진정한 사상 및 범위 내에 포함되는 것으로 해석되는 것이 의도된다.
Claims (23)
- 반도체 발광 장치들(LEDs)을 제조하는 방법에 있어서,
성장 기판 상에 복수의 발광 다이오드(LED) 구조들을 형성하는 단계, 상기 발광 다이오드(LED) 구조들은 측벽 P-N 접합들을 갖는 측벽들을 갖는 에피택셜 구조들을 포함하고;
상기 에피택셜 구조들의 측벽 P-N 접합들 상을 포함하여, 상기 발광 다이오드(LED) 구조들 상에 절연 층을 형성하는 단계, 상기 절연 층은 상기 성장 기판과 상기 에피택셜 구조들의 교차점들에서 코너들을 포함하고; 및
상기 측벽 P-N 접합을 커버하는 상기 절연 층을 남기는 식각 공정을 이용해 상기 절연 층의 코너들을 제거하는 단계를 포함하는, 방법. - 제 1 항에 있어서, 상기 에피택셜 구조들은 도핑되지 않은 층들, n-형 층들, 능동 층들 및 p-형 층들을 포함하고, 상기 절연 층의 코너들의 제거 후, 상기 절연 층은 상기 p-형 층들의 측벽들, 상기 능동 층들의 측벽들, 및 상기 n-형 층들의 측별들 중 일부를 커버하는, 방법.
- 제 1 항에 있어서, 레이저 리프트오프 공정을 이용해 상기 발광 다이오드(LED) 구조들로부터 상기 성장 기판을 분리하는 단계를 더 포함하는, 방법.
- 제 1 항에 있어서, 상기 에피택셜 구조들은 상기 식각 공정 중 식각 속력/속도를 감속하도록 구성되는 메사 가장자리 구조들을 포함하는, 방법.
- 제 1 항에 있어서, 상기 성장 기판은 상기 발광 다이오드(LED) 구조들을 분리하고 이어서 상기 절연 층을 형성하는 복수의 스트릿을 포함하고, 상기 절연 층은 상기 스트릿을 커버하는, 방법.
- 제 1 항에 있어서, 상기 성장 기판은 상기 발광 다이오드(LED) 구조들을 분리하고 이어서 상기 절연 층을 형성하는 복수의 스트릿을 포함하고, 상기 절연 층은 상기 스트릿을 부분적으로만 커버하는, 방법.
- 제 1 항에 있어서, 상기 발광 다이어드(LED) 구조들은 이중패드 (LED) 구조들 또는 수직 발광 다이오드 (VLED) 구조들을 포함하는, 방법.
- 제 1 항에 있어서, 상기 식각 공정은 제1 식각 공정 및 제2 식각 공정을 포함하는, 방법.
- 반도체 발광 장치들(LEDs)을 제조하는 방법에 있어서,
성장 기판 상에 복수의 발광 다이오드(LED) 구조들을 형성하는 단계, 상기 발광 다이오드(LED) 구조들은 측벽들을 갖는 에피택셜 구조들을 포함하고, 상기 에피택셜 구조들은 도핑되지 않은 층들, n-형 층들, 능동 층들 및 p-형 층들을 포함하고;
상기 에피택셜 구조들의 측벽들 상을 포함하여, 상기 발광 다이오드(LED) 구조들 상에 절연 층을 형성하는 단계, 상기 절연 층은 상기 도핑되지 않은 층과 상기 성장 기판 사이에 코너들을 포함하고;
상기 절연 층 상에 식각가능한 커버링 채널 층을 형성하는 단계;
상기 절연 층의 코너들에 정렬된 복수의 개구들을 갖는, 상기 커버링 채널 층 상에 패터닝 보호 층을 형성하는 단계;
제1 식각 공정을 이용해 상기 커버링 채널 층에 채널들을 식각하는 단계, 여기서 제1 식각제는 상기 커버링 채널 층의 부분들을 식각 제거하기 위해 상기 패터닝 보호 층의 개구들을 통과하고;
제2 식각 공정을 이용해 상기 절연 층을 식각함으로써 상기 절연 층의 코너들을 제거하고, 여기서 제2 식각제는 상기 코너들을 제거하기 위해 상기 채널들을 통과하고, 또한 상기 p-형 층들의 측벽들, 상기 능동 층들의 측벽들, 및 상기 n-형 층들의 측벽들의 일부를 커버하는 상기 절연 층을 남기는 단계; 및
상기 패터닝 보호 층 및 상기 커버링 채널 층을 제거하는 단계를 포함하는, 방법. - 제 9 항에 있어서, 상기 커버링 채널 층은 금속을 포함하고 상기 제1 식각 공정은 금속의 습식 화학적 식각을 포함하고, 상기 절연 층은 산화물을 포함하고 상기 제2 식각 공정은 BOE를 포함하는, 방법.
- 제 9 항에 있어서, 그 위에 탄성 폴리머 물질을 갖는 캐리어에 상기 성장 기판을 결합하고 또한 레이저 리프트오프 공정을 이용해 상기 발광 다이오드(LED) 구조들로부터 상기 성장 기판을 분리하는 단계를 더 포함하는, 방법.
- 제 9 항에 있어서, 상기 성장 기판은 상기 발광 다이어드(LED) 구조들을 분리하고 또한 이어서 상기 절연 층을 형성하는 복수의 스트릿을 포함하고, 상기 절연 층은 스트릿들을 커버하는, 방법.
- 제 9 항에 있어서, 상기 성장 기판은 상기 발광 다이오드(LED) 구조들을 분리하고 또한 이어서 상기 절연 층을 형성하는 복수의 스트릿을 포함하고, 상기 절연 층은 상기 스트릿을 부분적으로만 커버하는, 방법.
- 제 9 항에 있어서, 상기 에피택셜 구조들은 상기 제2 식각 공정 중 식각 속력/속도를 감속하도록 구성되는 메사 가장자리 구조들을 포함하는, 방법.
- 반도체 발광 장치들(LEDs)을 제조하는 방법에 있어서,
성장 기판 상에 복수의 발광 다이오드(LED) 구조들을 형성하는 단계, 상기 발광 다이오드(LED) 구조들은 측벽 P-N 접합들을 갖는 측벽들을 갖는 에피택셜 구조들을 포함하고, 상기 발광 다이어드(LED) 구조들은 상기 성장 기판 상의 스트릿 영역들에 의해 분리되어 있고;
상기 에피택셜 구조들의 측벽 P-N 접합들 상을 포함하여, 상기 발광 다이오드(LED) 구조들 상에 절연 층을 형성하는 단계, 상기 절연 층은 상기 스트릿 영역들을 커버하고 또한 상기 성장 기판과 상기 에피택셜 구조들의 교차점들에서 코너들을 포함하고;
상기 절연층 상에 상기 성장 기판의 스트릿 영역들 및 상기 절연 층의 코너들에 정렬된 복수의 개구들을 갖는 패터닝 보호 층을 형성하는 단계;
제1 식각 공정을 이용해 상기 스트릿 영역들에서 상기 절연 층의 부분들을 제거하는 단계; 및
상기 측벽 P-N 접합을 커버하는 절연 층을 남겨놓고 또한 상기 에피택셜 구조들의 측벽들 상에 상기 절연 층의 언더컷 측벽 구조들을 형성하는, 제2 식각 공정을 이용해 상기 절연 층의 코너들을 제거하는 단계를 포함하는, 방법. - 제 15 항에 있어서, 상기 제1 식각 공정은 건식 식각 공정을 포함하고 제2 식각 공정은 습식 식각 공정을 포함하는, 방법.
- 제 15 항에 있어서, 상기 에피택셜 구조들은 도핑되지 않은 층들, n-형 층들, 능동 층들 및 p-형 층들을 포함하고, 또한 이어서 상기 절연 층의 코너들을 제거하고, 상기 절연 층은 상기 p-형 층들의 측벽들, 상기 능동 층들의 측벽들, 및 상기 n-형 층들의 측벽들의 일부를 커버하는, 방법.
- 제 15 항에 있어서, 레이저 리프트오프 공정을 이용해 상기 발광 다이오드(LED) 구조들로부터 상기 성장 기판을 분리하는 단계를 더 포함하는, 방법.
- 제 15 항에 있어서, 상기 에피택셜 구조들은 상기 제2 식각 공정 중 식각 속력/속도를 감속하도록 구성되는 메사 가장자리 구조들을 포함하는, 방법.
- 제 15 항에 있어서, 상기 발광 다이어드(LED) 구조들은 이중패드 (LED) 구조들 또는 수직 발광 다이오드 (VLED) 구조들을 포함하는, 방법.
- 반도체 발광 장치(LED)에 있어서,
측벽들을 갖는 에피택셜 구조를 포함하는 발광 다이오드(LED) 구조, 상기 에피택셜 구조는 도핑되지 않은 층, n-형 층, 능동 층들, p-형 층 및 측벽 P-N 접합을 포함하고; 및
상기 측벽 P-N 접합, p-형 층의 측벽, 상기 능동 층들의 측벽, 및 상기 n-형층의 측벽의 일부를 커버하는 절연 층을 포함하는, 반도체 발광 장치(LED). - 제 21 항에 있어서, 상기 발광 다이오드(LED) 구조는 이중 패드 (LED) 구조를 포함하는, 반도체 발광 장치(LED).
- 제 21 항에 있어서, 상기 발광 다이오드(LED) 구조는 수직 발광 다이오드 (VLED) 구조를 포함하는, 반도체 발광 장치(LED).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163168341P | 2021-03-31 | 2021-03-31 | |
| US63/168,341 | 2021-03-31 | ||
| US17/673,234 US20220320366A1 (en) | 2021-03-31 | 2022-02-16 | Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate |
| US17/673,234 | 2022-02-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220136159A true KR20220136159A (ko) | 2022-10-07 |
Family
ID=80952385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220036131A KR20220136159A (ko) | 2021-03-31 | 2022-03-23 | 성장 기판과 반도체 발광 장치 사이의 코너에서 절연층을 제거하는 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220320366A1 (ko) |
| EP (1) | EP4068397A1 (ko) |
| JP (2) | JP7437711B2 (ko) |
| KR (1) | KR20220136159A (ko) |
| CN (1) | CN115148862A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936710B (zh) * | 2023-09-19 | 2023-12-19 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007126094A1 (ja) * | 2006-05-02 | 2007-11-08 | Mitsubishi Chemical Corporation | 半導体発光素子 |
| JP2007324586A (ja) | 2006-05-02 | 2007-12-13 | Mitsubishi Chemicals Corp | 半導体発光素子の製造方法 |
| US8232566B2 (en) * | 2009-05-04 | 2012-07-31 | Lg Innotek Co., Ltd. | Light emitting device, package, and system |
| JP5301418B2 (ja) | 2009-12-02 | 2013-09-25 | スタンレー電気株式会社 | 半導体発光装置および半導体発光装置の製造方法 |
| KR20120059910A (ko) * | 2010-12-01 | 2012-06-11 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US20210066547A1 (en) | 2019-08-28 | 2021-03-04 | Tslc Corporation | Semiconductor Components And Semiconductor Structures And Methods Of Fabrication |
-
2022
- 2022-02-16 US US17/673,234 patent/US20220320366A1/en active Pending
- 2022-03-23 KR KR1020220036131A patent/KR20220136159A/ko not_active Application Discontinuation
- 2022-03-25 EP EP22164554.2A patent/EP4068397A1/en active Pending
- 2022-03-30 CN CN202210326586.5A patent/CN115148862A/zh active Pending
- 2022-03-31 JP JP2022057762A patent/JP7437711B2/ja active Active
-
2023
- 2023-12-05 JP JP2023205242A patent/JP2024027128A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115148862A (zh) | 2022-10-04 |
| EP4068397A1 (en) | 2022-10-05 |
| JP2022159182A (ja) | 2022-10-17 |
| JP7437711B2 (ja) | 2024-02-26 |
| JP2024027128A (ja) | 2024-02-29 |
| TW202304004A (zh) | 2023-01-16 |
| US20220320366A1 (en) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43411E1 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| EP2264795B1 (en) | Light emitting diode and manufacturing method thereof | |
| US20190103515A1 (en) | Light-emitting device and manufacturing method thereof | |
| KR101277445B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP2009510765A (ja) | 発光用の半導体デバイスの製造 | |
| US20110084306A1 (en) | Semiconductor light emitting device | |
| US11810943B2 (en) | Light-emitting device and manufacturing method thereof | |
| EP2232594B1 (en) | Semiconductor light emitting device and method of fabricating the same | |
| KR20150072066A (ko) | 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| KR100872678B1 (ko) | 반도체 발광소자의 제조 방법 | |
| JP2024027128A (ja) | 半導体発光装置と成長基板の間の角部での分離層の除去方法 | |
| US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
| US10181550B2 (en) | Method for fabricating high-efficiency light emitting diode having light emitting window electrode structure | |
| KR20150074516A (ko) | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR101713187B1 (ko) | 반도체 발광 디바이스를 위한 반사성 접촉부 | |
| US20210359186A1 (en) | Subpixel light emitting diodes for direct view display and methods of making the same | |
| US8507938B2 (en) | Light-emitting diode structure and method for manufacturing the same | |
| TWI786503B (zh) | 發光元件及其製造方法 | |
| TWI837625B (zh) | 半導體發光裝置與其成長基板之間的轉角上的隔離層移除方法 | |
| KR100701094B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101316121B1 (ko) | 수직형 발광 다이오드의 제조방법 | |
| TWI728270B (zh) | 半導體元件以及其相關之製造方法 | |
| KR100676061B1 (ko) | 발광 다이오드의 제조 방법 | |
| WO2022011635A1 (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |