KR20220134565A - 스위치드 커패시터 스텝-다운 전력 변환기의 기동 - Google Patents

스위치드 커패시터 스텝-다운 전력 변환기의 기동 Download PDF

Info

Publication number
KR20220134565A
KR20220134565A KR1020227027415A KR20227027415A KR20220134565A KR 20220134565 A KR20220134565 A KR 20220134565A KR 1020227027415 A KR1020227027415 A KR 1020227027415A KR 20227027415 A KR20227027415 A KR 20227027415A KR 20220134565 A KR20220134565 A KR 20220134565A
Authority
KR
South Korea
Prior art keywords
charge pump
voltage
switches
power converter
coupled
Prior art date
Application number
KR1020227027415A
Other languages
English (en)
Inventor
아이첸 로우
왈리드 푸아드 모하메드 아부엘다하브
그레고리 스즈체스진스키
Original Assignee
피세미 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피세미 코포레이션 filed Critical 피세미 코포레이션
Publication of KR20220134565A publication Critical patent/KR20220134565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

다양한 기동 시나리오들을 로버스트하게 처리하는 스위치드-커패시터 전력 변환기에 대한 회로 실시예들 및 이러한 변환기의 작동 방법은 효율적이고, 저렴하며, 정상 상태 변환기 작동에 대한 빠른 기동 시간을 갖는다. 실시예들은 변환기의 셧다운 동안 전체 차지 펌프 커패시터 방전을 방지하고 및/또는 차지 펌프 커패시터들을 방전 및/또는 사전 충전함으로써 동작을 스위칭하기 전에 기동 기간 동안 차지 펌프 커패시터들을 리밸런싱한다. 실시예들은 변환기의 출력 전압에 커플링되는 전압 감지 회로를 포함하는 전용 리밸런서 회로, 및 출력 전압을 나타내는 전압 감지 회로로부터의 출력 신호의 함수로서 변환기 출력 전압의 목표 정상 상태 배수로 각각의 차지 펌프 커패시터를 충전 또는 방전하도록 구성되는 밸런스 회로를 포함할 수 있다. 실시예들은 기동 상태 동안 변환기에의 전류 돌입을 방지하거나 제한한다.

Description

스위치드 커패시터 스텝-다운 전력 변환기의 기동
관련 출원에 대한 상호 참조 - 우선권 주장
본 출원은 "Startup of Switched Capacitor Step-Down Power Converter"에 대해 2020년 2월 6일에 제출된 미국 가특허 출원 제62/971,094호 및 2020년 2월 14일에 제출된 미국 특허 출원 제16/791,866호에 대한 우선권을 주장하며, 이들 모두의 전체 내용은 참조로서 본 명세서에 포함된다.
많은 전자 제품, 특히 모바일 컴퓨팅 및/또는 통신 제품 및 컴포넌트들(예를 들면, 노트북 컴퓨터, 울트라-북 컴퓨터, 태블릿 장치, LCD 및 LED 디스플레이)은 여러 전압 레벨을 필요로 한다. 예를 들어, 무선 주파수 송신기 전력 증폭기들은 상대적으로 높은 전압(예를 들면, 12V 이상)을 필요로 할 수 있는 반면, 논리 회로는 낮은 전압 레벨(예를 들면, 1 내지 2V)을 필요로 할 수 있다. 또 다른 회로는 중간 전압 레벨(예를 들면, 5 내지 10V)을 필요로 할 수 있다.
전력 변환기들은 종종 배터리와 같은 일반 전원으로부터 더 낮거나 더 높은 전압을 생성하는데 사용된다. 전력 변환기의 일 타입은 변환기 회로(예를 들면, 스위치-커패시터 네트워크에 기초한 차지 펌프), 제어 회로, 및 일부 실시예들에서는, 바이어스 전압 생성기(들), 클록 생성기, 전압 조정기, 전압 제어 회로 등과 같은 보조 회로를 포함한다. 더 높은 입력 전압(예를 들면, VIN) 전원으로부터 더 낮은 출력 전압(예를 들면, VOUT) 레벨을 생성하는 전력 변환기들은 일반적으로 VOUT < VIN이고, 따라서 변환기가 입력 전압을 "버킹(bucking)"하기 때문에 소위 스텝-다운(step-down) 또는 벅(buck) 변환기들로 알려져 있다. 더 낮은 입력 전압 전원으로부터 더 높은 출력 전압 레벨을 생성하는 전력 변환기들은 일반적으로 VOUT > VIN이기 때문에, 스텝-업(step-up) 또는 부스트(boost) 변환기들로 알려져 있다. 다수의 실시예들에서, 전력 변환기는 전원이 변환기에 연결되는 방식에 따라 스텝-업 또는 스텝-다운 변환기인 양방향일 수 있다. 본 개시에서 사용되는 "차지 펌프(charge pump)"라는 용어는 VIN을 VOUT으로 부스트 또는 벅(buck)하도록 구성되는 스위치드-커패시터 네트워크를 지칭한다. 이러한 차지 펌프들의 예들로는 캐스케이드 승산기(cascade multiplier), Dickson, Ladder, Series-Parallel, Fibonacci 및 Doubler 스위치드 커패시터 네트워크들을 포함하며, 이들 모두는 다상 또는 단상 네트워크로 구성될 수 있다. 당업계에 공지된 바와 같이, AC-DC 전력 변환기는 예를 들어 먼저 AC 입력을 DC 전압으로 정류한 다음 DC-DC 전력 변환기에 DC 전압을 인가함으로써, DC-DC 전력 변환기로부터 구축될 수 있다.
도 1은 종래 기술의 스텝-다운 전력 변환기(100)의 블록도이다. 도시된 예에서, 전력 변환기(100)는 일반 변환기 회로(102) 및 제어기(104)를 포함한다. 변환기 회로(102)는 예를 들어 차지 펌프일 수 있으며, 단자들(V1+, VI-)에서 전압원(106)으로부터 입력 전압(VIN)을 수신하고, 단자들(V2+, V2-)에서 입력 전압(VIN)을 더 낮은 출력 전압(VOUT)으로 변환하도록 구성된다. 출력 전압(VOUT)은 출력 커패시터(COUT) 및 부하(108) 양단에 커플링될 수 있다.
제어기(104)는 입력 신호들의 세트를 수신하고 출력 신호들의 세트를 생성한다. 이러한 입력 신호들 중 일부가 입력 신호 경로(110)를 따라 도달한다. 이러한 입력 신호들은 변환기 회로(102)의 작동 상태를 나타내는 정보를 전달한다. 제어기(104)는 또한 적어도 클록 신호(CLK)를 수신하며 또한 아날로그, 디지털, 또는 양자의 조합일 수 있는 하나 이상의 외부 입/출력 신호들(I/O)을 수신할 수 있다. 수신된 입력 신호들에 기초하여, 제어기(104)는 변환기 회로(102)의 내부 컴포넌트들(예를 들어, 저전압 FET들, 특히 MOSFET들과 같은 내부 스위치들)을 제어하여 변환기 회로(102)로 하여금 VIN을 VOUT으로 벅하게 하는 제어 신호들(112)의 세트를 생성한다. 일부 실시예들에서, 보조 회로(도시되지 않음)는, 클록 신호(CLK), 입/출력 신호(I/O)와 같은 다양한 신호들뿐만 아니라 일반 공급 전압(VDD) 및 트랜지스터 바이어스 전압(VBIAS)과 같은 다양한 신호들을 제어기(104)에(및 선택적으로 변환기 회로(102)에 직접) 제공할 수 있다.
도 2는 도 1의 일반 변환기 회로(102)의 예로서 사용될 수 있는 단상 대칭 캐스케이드 승산기를 포함하는 변환기 회로(200)의 일 실시예의 개략도이다. 변환기 회로(200)는 단자들(V1+, VI-)에서 입력 전압(예를 들면, 이 예에서 25V인 VIN)을 수신하고, 단자들(V2+, V2-)에서 입력 전압을 더 낮은 출력 전압(예를 들면, 이 예에서 5V인 VOUT)으로 변환하도록 구성된다. 도시된 변환기 회로(200)는 알려진 방식으로 도 1의 제어기(104)에 의해 제어될 것이다.
캐스케이드 승산기는 높은 변환 이득을 제공할 수 있는 스위치드-커패시터 네트워크이다. 본 개시에서 사용되는, 변환 이득은 (1) 스위치드-커패시터 네트워크가 입력 전압보다 큰 출력 전압을 생성하는 경우(VOUT > VIN), 전압 이득을 나타내며, 또는 (2) 스위치드-커패시터 네트워크가 입력 전압보다 작은 출력 전압을 생성하는 경우(VIN > VOUT), 전류 이득을 나타낸다. 에너지는 다양한 토폴로지 상태들을 통해 캐스케이드 승산기를 순환하여 입력에서 출력으로 전송된다. 전하는 전하 전송 경로(charge transfer path)를 통해 입력 전압에서 출력 전압으로 전송된다. 각 토폴로지 상태에서의 전하 전송 커패시터의 수와 구성이 변환 이득을 설정한다. 전하 전송 커패시터들은 또한 일반적으로 "플라이 커패시터(fly capacitor)들" 또는 "펌프 커패시터(pump capacitor)들"로 알려져 있으며, 변환기 회로(200)의 집적 회로 실시예에 커플링되는 외부 컴포넌트들일 수도 있다.
도시된 예에서, 변환기 회로(200)는 5개의 직렬 연결된 스위치들(S1 내지 S5)을 포함한다. 이 스위치들은 예를 들어 MOSFET 스위치들일 수도 있으며, 각 스위치(S1 내지 S5)는 공통 게이트 연결들을 갖고 단일 스위치로 기능하도록 구성되는 직렬 연결된 MOSFET들의 스택을 포함할 수 있다. 스위칭 시퀀스들의 논의에 있어서 편의를 위해, 스위치들(SI, S3 및 S5)은 경우에 따라 "홀수 스위치(odd switch)들"로 총칭할 수 있으며, 스위치들(S2 및 S4)은 경우에 따라 "짝수 스위치(even switch)들"로 총칭할 수 있다.
변환기 회로(200)는 또한 적어도 제 1 및 제 2 "로우-사이드(low-side)" 위상 스위치들(S7, S8) 및 제 1 및 제 2 "하이-사이드(high-side)" 위상 스위치들(S6, S9)을 포함한다. 일부 차지 펌프 실시예들에서, 각 펌프 커패시터(Cx)는 자체 위상 스위치들의 쌍(로우-사이드 + 하이-사이드)에 커플링될 수 있다. 또한 주로 두 가지 스위칭 상태들(아래 설명되는 P1 내지 P2 클록 파형들에 의해 제어됨)이 있으므로 이러한 위상 스위치들 중 일부는 다른 것들과 위상이 스위칭될 것이다. 로우-사이드 위상 스위치들(S7, S8)은 제 1 및 제 2 위상-노드들(PN1, PN2)을 V2- 단자에 연결할 수 있다. VI- 단자는 일반적으로 V2- 단자에 연결되어 V2- 단자와 동일한 전압을 공유하며; 그러나, 일부 실시예들에서 VI- 및 V2- 단자들은 직접 연결되지 않을 수도 있고 따라서 상이한 전압들을 가질 수도 있다. 하이-사이드 위상 스위치들(S6, S9)은 제 1 및 제 2 위상-노드들(PN1, PN2)을 V2+ 단자에 연결할 수 있다. 스위칭 시퀀스들을 논의함에 있어서 편의를 위해, 하이-사이드 위상-스위치(S6) 및 로우-사이드 위상-스위치(S8)는 경우에 따라 "짝수 위상-스위치들"로 총칭하며, 로우-사이드 위상 스위치(S7) 및 하이-사이드 위상-스위치(S9)는 경우에 따라 "홀수 위상-스위치들"로 총칭한다.
도시된 MOSFET 실시예는, 전력 효율을 최대화하면서 ON 저항(RON) 및 다이 영역을 최소화하기 위해, 각 MOSFET 트랜지스터의 바디 및 소스 단자들이 함께 연결되어 있는 것으로 가정한다. 종래의 실리콘 공정 기술을 사용하여 제조될 시에, 각 MOSFET 트랜지스터는 소스 및 드레인 단자들 양단에 고유한 바디-다이오드(body-diode)를 갖는다. 따라서, 스위치들(S1 내지 S9)은 도 2에 도시된 바와 같이 고유한 바디-다이오드들(D1 내지 D9)을 갖는다. 고유한 바디-다이오드들(D1 내지 D5)의 존재와 극성으로 인해, 모든 스위치들(S1 내지 S5)이 열려 있을 때에도 단자(V2+)로부터 단자(V1+)로의 순방향 전기 경로가 존재한다.
제어기(104)의 클록 소스는 일반적으로 레벨 시프터 및 게이트-구동 회로(도시되지 않음)를 통해, 다양한 스위치들(S1 내지 S9)의 ON/OFF 상태에 커플링되어 이를 제어하는 비중첩 클록 파형들(PI 및 P2)을 생성한다. 다수의 실시예들에서, 도시된 변환기 회로(200)는 컴포넌트 스위치들이 반대 위상들에서 작동된다는 점에서만 상이한, 거의 동일한 회로와 쌍을 이룰 수 있다.
제 1 펌프 커패시터(C1)는 스위치들(S1 및 S2) 사이의 제 1 스택-노드(Vc1)를 위상-노드(PN1)에 연결한다. 유사하게, 제 3 펌프 커패시터(C3)는 스위치들(S3 및 S4) 사이의 제 3 스택-노드(Vc3)를 위상-노드(PN1)에 연결한다. 제 2 펌프 커패시터(C2)는 스위치들(S2 및 S3) 사이의 제 2 스택-노드(Vc2)를 위상-노드(PN2)에 연결한다. 유사하게, 제 4 펌프 커패시터(C4)는 스위치들(S4 및 S5) 사이의 제 4 스택-노드(Vc4)를 위상-노드(PN2)에 연결한다. 일반적으로, 각 스택-노드(Vcx)와 단자들(V1+, V1- 및 V2+, V2-) 양단의 전압은 전압 측정 회로(도시되지 않았지만, 일반적으로 제어기(104)의 일부로 포함됨)에 의해 모니터링된다. 제 5 스택-노드(Vx)는 변환기 회로(200)의 단자(V2+)에 연결된다(전력 변환기의 최종 출력은 VOUT임).
도시된 변환기 회로(200)는 4개의 스테이지를 갖는다. 제 1 스테이지는 스위치(S1), 제 1 스택-노드(Vc1), 및 제 1 펌프 커패시터(C1)를 포함하고; 제 2 스테이지는 스위치(S2), 제 2 스택-노드(Vc2), 및 제 2 펌프 커패시터(C2)를 포함하고; 제 3 스테이지는 스위치(S3), 제 3 스택-노드(Vc3), 및 제 3 펌프 커패시터(C3)를 포함하며; 제 4 스테이지는 스위치(S4), 제 4 스택-노드(Vc4), 및 제 4 펌프 커패시터(C4)를 포함한다. 제 5 직렬 스위치(S5)는 제 4 스테이지를 제 5 스택-노드(Vx)에 연결하고, 이것을 단자(V2+)에 연결한다.
입력-신호 경로(110)를 따라 하나 이상의 입력 신호들을 수신한 것에 응답하여, 제어기(104)는 제어-신호들(112)의 세트를 변환기 회로(200)로 출력한다(이것은, 위에서 언급한 바와 같이, 도 1의 일반 변환기 회로(102)의 예임). 이러한 제어 신호들은 직렬 스위치들(S1 내지 S5), 로우-사이드 위상-스위치들(S7, S8) 및 하이-사이드 위상-스위치들(S6, S9)로 하여금 특정 시퀀스에 따라 상태들을 변경하게 한다. 그 결과, 변환기 회로(200)는 선택된 주파수에서 제 1 작동 상태와 제 2 작동 상태 사이에서 반복적으로 전환한다.
예를 들어, 논리 "1" 상태를 갖는 PI 클록 파형 및 논리 "0" 상태를 갖는 P2 클록 파형에 의해 정의되는 제 1 작동 상태 동안, 제어기(104)는 (1) 홀수 스위치들(SI, S3, S5), 로우-사이드 위상 스위치(S7) 및 하이-사이드 위상 스위치(S9)를 닫고, (2) 짝수 스위치들(S2, S4), 하이-사이드 위상 스위치(S6) 및 로우-사이드 위상 스위치(S8)를 연다. 논리 "1" 상태를 갖는 P2 클록 파형 및 논리 "0" 상태를 갖는 PI 클록 파형에 의해 정의되는 제 2 작동 상태 동안, 제어기(104)는 (1) 홀수 스위치들(SI, S3, S5) 로우-사이드 위상 스위치(S7) 및 하이-사이드 위상 스위치(S9)를 열고, (2) 짝수 스위치들(S2, S4), 하이-사이드 위상 스위치(S6) 및 로우-사이드 위상 스위치(S8)를 닫는다. 제어기(104)는 제 1 작동 상태와 제 2 작동 상태 사이에서 전환할 때 임의의 필요한 데드-타임을 통합하는 방식으로 모든 스위치들(S1 내지 S9)의 전환들을 제어하고 시퀀싱한다. 제 1 작동 상태와 제 2 작동 상태 사이를 교번한 결과, 전하가 알려진 방식으로 단자들(V1+, VI-)로부터 단자들(V2+, V2-)로 분할되어 전달된다.
도시된 실시예에 대한 최대 변환 이득은 4개의 스테이지가 있기 때문에 5이다. 이것은 단자들(V1+, VI-) 양단의 변환기 회로(200)에 의해 수신되는 입력 전압이 단자들(V2+, V2-) 양단에 생성되는 출력 전압보다 5배 더 높다는 것을 의미한다. 따라서, 예를 들어, 단자들(V1+, VI-) 양단에 25V가 인가되는 경우, 커패시터들(C1 내지 C4) 양단의 전압은 각각 20V, 15V, 10V 및 5V로 점진적으로 감소하게 되며, 따라서 단자들(V2+, V2-) 양단의 전압은 5V로 된다.
도 1에 도시된 바와 같은 스텝-다운 스위치드-커패시터 전력 변환기들은 다양한 설계 과제들을 제시한다. 한 가지 과제는 이러한 전력 변환기가 다양한 조건들에서 로버스트한 방식으로 기동(startup)할 수 있어야 한다는 것이다. 이들 조건들은 각각의 차지 펌프 커패시터들(예를 들면, 도 2의 예에서 C1 내지 C4)에서의 전압들에 대한 커패시터(COUT)의 초기 전압에 따라 달라진다. 이러한 전압들에 따라, 변환기 회로 노드들은 과전압 또는 부족 전압 조건들, 스위치 스트레스 및/또는 과도한 돌입 전류를 받을 수 있다. 예를 들어, 커패시터(COUT)는 일반적으로 차지 펌프 커패시터들(Cx)(예를 들면, 도 2의 커패시터들(C1 내지 C4))의 개별 커패시턴스들 또는 집합 커패시턴스(CPUMP)보다 훨씬 큰 커패시턴스를 갖는다. COUT와 각각의 차지 펌프 커패시터들(Cx) 사이의 충분히 큰 전압 불균형들은 스위치들에 스트레스를 가하는 과전압 또는 부족 전압 시나리오들로 이어질 수 있고/이어질 수 있거나 차지 펌프 스위칭이 시작될 때 과도한 돌입 전류로 이어질 수 있다. 이러한 과제들 중 일부는 스텝-업 스위치드-커패시터 전력 변환기들에도 적용될 수 있다.
본 발명은 이러한 과제를 해결하여, 효율적이고 저렴하며 로버스트하고 고성능인 스위치드-커패시터 네트워크들에 기초한 전력 변환기들을 제공하는 회로들 및 방법들에 관한 것이다.
본 발명은 스텝-다운 스위치드-커패시터 전력 변환기(switched-capacitor power converter)에 대한 다수의 회로 실시예들, 및/또는 모든 기동 시나리오들(중간 상태들 포함)을 로버스트하게 처리하고, 효율적이고 저비용이며 또한 정상 상태(steady-state) 전력 변환기 작동에 대해 상당히 빠른 기동 시간을 갖는 변환기의 작동 방법들을 포함한다.
본 발명의 일 양태는 변환기 회로가 비활성화되거나 셧다운 상태에 있는 동안 펌프 커패시터들(Cx)의 완전 방전(full discharge)을 방지하거나 제한함으로써, 돌입 전류(in-rush current)를 방지하거나 완화하는 전력 변환기 실시예들을 포함한다. 펌프 커패시터들(Cx)의 완전 또는 전체 방전을 방지하는 한 가지 방법은 적어도 셧다운 상태 동안 적어도 "로우-사이드" 위상 스위치들을 닫힌 상태(ON)로 유지하여 펌프 커패시터들(Cx)의 하부 단자들에 커플링하는 위상 노드들이 회로 접지 쪽으로 풀다운되도록 하는 것이다. 대안적인 실시예들에서, 풀다운 장치들은 각각의 로우-사이드 위상 스위치들과 병렬로 커플링되며 위상 노드들을 회로 접지를 향해 풀다운하도록 수동적으로 또는 능동적으로 작동한다.
본 발명의 다른 양태는 과전압 또는 부족 전압 상태들, 스위치 스트레스 및/또는 과도한 돌입 전류를 방지하기 위해 기동 상태의 사전-스위칭 기간 동안 차지 펌프 커패시터들을 리밸런싱하는 실시예들을 포함한다. 리밸런싱은 차지 펌프 스위칭 동작이 시작되기 전에, 동시에 또는 순차적으로, 차지 펌프 커패시터들을 방전 및/또는 사전 충전함으로써, 차지 펌프 출력 단자에서의 전압 VOUT의 목표 배수들에 가깝게 되도록 각각의 차지 펌프 커패시터들(Cx)의 전압을 설정하는 것을 포함한다. 리밸런싱 실시예들 중 일부는 전용 회로를 포함하는 반면, 다른 리밸런싱 실시예들은 약간의 회로 수정들만 포함하고/하거나 차지 펌프 스위치들(Sx)에 적용되는 클록 타이밍 시퀀스들의 수정들만 포함한다.
다른 실시예들은 스위치드-커패시터 전력 변환기의 기동 시의 전하 전송 레이트를 감소시키거나, 또는 시동 시에 일정 지속 기간 동안 출력 커패시터(COUT)로부터 차지 펌프를 선택적으로 절연함으로써 이러한 중간 리밸런싱 단계를 회피한다.
본 발명의 하나 이상의 실시예들의 세부사항이 첨부 도면 및 하기 설명에 기재되어 있다. 본 발명의 다른 특징, 목적 및 이점은 상세한 설명과 도면, 그리고 청구범위로부터 명백할 것이다.
도 1은 종래 기술의 스텝-다운 전력 변환기의 블록도이다.
도 2는 도 1의 일반 변환기 회로의 일 예로서 사용될 수 있는 단상 대칭 캐스케이드 승산기를 포함하는 변환기 회로의 일 실시예의 개략도이다.
도 3a는, 셧다운 상태에서 완전 차지 펌프 커패시터 방전을 방지하고/하거나 기동 동안 출력 커패시터의 돌입 전류를 최소화하도록 수정되는, 도 1의 전력 변환기에서 변환기 회로로서 사용될 수 있는 스텝-다운 차지 펌프의 일 실시예의 개략도이다.
도 3b는 도 3a의 풀다운 장치들 중 하나 또는 둘 모두로서 사용될 수 있는 저항기와 직렬로 트랜지스터-기반 스위치를 포함하는 스위치드 풀다운 장치의 개략도이다.
도 4는 전용 리밸런서 회로(rebalancer circuit)와 함께 사용하도록 구성되는 스위치드 커패시터 스텝-다운 전력 변환기의 블록도이다.
도 5a는 도 4의 리밸런서 회로로서 사용하기에 적합한 제 1 타입의 리밸런서 회로의 개략도이다.
도 5b는 도 5a의 리밸런서 회로와 함께 사용하기에 적합한 스위치드 풀다운 저항기 회로의 개략도이다.
도 5c는 도 5a의 리밸런서 회로와 함께 사용하기에 적합한 밸런싱 비교기의 개략도이다.
도 6a는 도 4의 리밸런서 회로로서 사용하기에 적합한 리밸런서 회로의 제 2 실시예의 개략도이다.
도 6b는 도 6a의 리밸런서 회로에서 사용하기에 적합한 리밸런싱 드라이버(rebalance driver)의 제 1 실시예의 개략도이다.
도 6c는 도 6a의 리밸런서 회로에서 사용하기에 적합한 리밸런싱 드라이버의 제 2 실시예의 개략도이다.
도 7a는 차지 펌프 작동이 시작되기 전과 후에 시나리오 1(사전 충전되지 않은 COUT, 사전 충전되지 않은 Cx)을 처리하는 스위치 타이밍 시퀀스들의 세트의 다이어그램이다.
도 7b는 차지 펌프 작동이 시작되기 전과 후에 시나리오 2(사전 충전된 COUT, 사전 충전되지 않은 Cx)를 처리하는 스위치 타이밍 시퀀스들의 세트의 다이어그램이다.
도 7c는 차지 펌프 작동이 시작되기 전과 후에 시나리오 3(사전 충전되지 않은 COUT, 사전 충전된 Cx)을 처리하는 스위치 타이밍 시퀀스들의 세트의 다이어그램이다.
도 8은 스텝-다운 변환기 또는 스텝-업 변환기로서 선택적으로 작동할 수 있고 입력 전압원로부터 선택적으로 절연될 수 있는 스위치드-커패시터 전력 변환기의 블록도이다.
도 9는 감소된 전하 전송 레이트 프로세스의 일 실시예의 흐름도이다.
도 10은 VOUT로부터 선택적으로 절연될 수 있는 스위치드-커패시터 전력 변환기의 블록도이다.
도 11은 연결 해제 스위치가 아닌 전압 조정기를 사용하여 출력 전압(VOUT)으로부터 절연되는 스위치드-커패시터 전력 변환기의 블록도이다.
도 12는 도 11에 나타낸 회로에서 사용될 수 있는 전압 조정기의 일 실시예의 보다 상세한 블록도이다.
도 13은, 적어도 하나의 각각의 차지 펌프 커패시터에 각 커플링되는 복수의 차지 펌프 커패시터들 및 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기의 셧다운 상태 동안 완전 차지 펌프 커패시터 방전을 방지하는 제 1 방법을 나타내는 프로세스 흐름도이다.
도 14는, 완전 차지 펌프 커패시터 방전을 방지하고/하거나 복수의 차지 펌프 커패시터들 및 그 각각이 적어도 하나의 각각의 차지 펌프 커패시터에 커플링되는 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기에서 돌입 전류를 최소화하는 제 2 방법을 나타내는 프로세스 흐름도이다.
도 15는 돌입 전류를 제한하고/하거나 그 각각이 직렬 연결되는 스위치들의 대응하는 인접한 쌍들 사이에 연결되는 복수의 차지 펌프 커패시터들을 갖는 스위치치드-커패시터 전력 변환기 내에서 스위치 오버-스트레스를 방지하는 제 1 기동 방법을 나타내는 프로세스 흐름도이다.
도 16은 돌입 전류를 제한하고/하거나 스위치드-커패시터 전력 변환기 내에서 스위치 오버-스트레스를 방지하는 제 2 기동 방법을 나타내는 프로세스 흐름도이며, 여기서, 전력 변환기는 제 1 전압과 제 2 전압 사이에 커플링되도록 구성된다.
도 17은 돌입 전류를 제한하고/하거나 스위치드-커패시터 전력 변환기 내에서 스위치 오버-스트레스를 방지하는 제 3 기동 방법을 나타내는 프로세스 흐름도이며, 여기서 전력 변환기는 제 1 전압과 제 2 전압 사이에 커플링되도록 구성된다.
도 18은 스위치드-커패시터 스텝-다운 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 제 1 방법을 나타내는 프로세스 흐름도이다.
도 19는 스위치드-커패시터 스텝-다운 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 제 2 방법을 나타내는 프로세스 흐름도이며, 여기서 각 차지 펌프 커패시터는 스택-노드에서 직렬 연결된 스위치들의 대응하는 인접한 쌍들 사이에 연결된다.
다양한 도면들에서 유사한 참조 번호들 및 명칭들은 유사한 요소들을 나타낸다.
본 발명은, 모든 기동 시나리오들(중간 상태들 포함)을 로버스트하게 처리하고 효율적이고 저렴하며 정상 상태 전력 변환기 작동에 대한 기동 시간들이 상당히 빠른 스위치드-커패시터 스텝-다운 전력 변환기들의 안정적인 기동을 위한 회로들 및 방법들을 포함한다.
차지 펌프 상태들
일반적으로, 스위치드-커패시터 전력 변환기 또는 차지 펌프는 다음과 같은 세 가지 개별 상태들 중 적어도 하나에서 작동하게 된다: 정상 상태, 셧다운 상태 및 기동 상태. 정상 상태 또는 "일반(normal)" 작동 상태 동안, 이러한 차지 펌프는 입력 전압(VIN)을 수신하고, 펌프 커패시터들(Cx)에 대한 연결들을 스위칭하여 VIN의 일부인 출력 전압(VOUT)으로 이것을 변환한다. 셧다운 상태에서는, 차지 펌프 스위칭 활동이 없다. 기동 상태에서는, 차지 펌프의 입력 단자들 양단에 전압 차가 제공되며 회로 활동이 비활성화되어 결국 차지 펌프가 스위칭을 시작하게 되고, 이에 따라 펌프 커패시터들(Cx)을 사용하여 입력의 전압원으로부터 출력 전압으로 전하를 전송하게 된다 - 즉, 셧다운 상태에서 정상 상태 작동으로 전환한다. 본 발명의 일부 실시예들에서, 기동 상태는, 차지 펌프의 일부 회로가 (예를 들면, 커패시터 노드들을 리밸런싱하기 위해) 활성화되지만 차지 펌프 스위칭이 비활성화되는(여기서 차지 펌프 스위칭은 제어기(104)에 의해 생성되는 클록 파형들(PI 및 P2)을 인가하여 차지 펌프 스위치들(Sx)을 제어하는 것으로 정의됨) 사전-스위칭 기간, 및 차지 펌프 스위칭이 시작되지만 정상 상태 작동이 아직 달성되지 않은 후속 스위칭 기간을 포함할 수 있다
그러나, 서로에 대한 각 펌프 커패시터(Cx) 양단의 전압 및 출력 커패시터(COUT) 양단의 전압은, 처음 몇 번의 스위칭 사이클들에서, 차지 펌프 스위치들(Sx)이 전압 스트레스를 경험할 수 있고/있거나 차지 펌프 입력 및 출력 단자들에서의 돌입 전류가 과도할 수 있다. 따라서, 기동 위상 동안, 먼저 출력 커패시터의 전압에 대해 펌프 커패시터들의 전압을 리밸런싱해야 할 수 있다(출력 커패시터는 다수의 개별 커패시터들을 포함할 수 있음에 유의한다).
특히, 펌프 커패시터(Cx)와 출력 커패시터(COUT)가 서로에 대해 불평형일 경우, 기동(start-up) 동안에 차지 펌프 스위치들(Sx) 양단에 과도 전압 스트레스가 발생할 수 있는 문제가 있으며, 이것은 이들이 특정 VIN 또는 VOUT 값들에 대한 정상 상태 값들에서 크게 벗어나는 넌-제로 전압들을 가짐을 의미한다. 또한, 스위치드-커패시터 전력 변환기의 실시예들은, 예를 들어 긴 셧다운 기간 이후 전력 변환기의 기동 및/또는 오류 상태(예를 들면, 단락 오류) 이후 전력 변환기의 재시작으로 인해, 기동 시에 다양한 커패시터 충전 상태들에 있게 될 수 있다. 예를 들어, 긴 셧다운 기간 이후에 이러한 전력 변환기를 시작할 때, 커패시터들 또는 커패시턴스들(COUT 또는 Cx) 중 어느 것도 초기에 사전 충전되지 않을 수 있다(시나리오 1). 기동 이전의 다른 조건들에서는, 펌프 커패시터(Cx)(집합 커패시턴스(CPUMP)를 가짐)가 충전되지 않을 수 있으며(예를 들면, 누출로 인해), 훨씬 더 큰 커패시턴스(COUT)가 사전 충전된 상태로 유지된다(시나리오 2). 변환기 부하 양단의 단락 이후 기동과 같은 또 다른 조건들에서는, 펌프 커패시터들(Cx)이 사전 충전될 수 있지만 COUT는 방전될 수 있다(시나리오 3). COUT 및/또는 펌프 커패시터들(Cx)이 다양한 사전 충전 및/또는 방전 정도에 있는 중간 조건들이 발생할 수도 있다. 양호한 컨버터 설계는 이러한 모든 기동 조건들을 처리할 수 있어야 한다.
시나리오 2(사전 충전된 COUT, 사전 충전되지 않은 Cx)에서, 단자(V2+) 및 스택-노드들(Vcx)은, 로우-사이드 위상 스위치들(S7, S8)이 처음 활성화될 때 그리고 초기 스위칭 사이클들 동안 과전압을 받을 수 있다. 시나리오 3(사전 충전되지 않은 COUT, 사전 충전된 Cx)에서, 단자(V2+) 및 스택-노드들(Vcx)은 또한, 더 큰 전압 커패시터들이 더 낮은 전압 커패시터들로 방전될 때 초기 스위칭 사이클들에서 과전압을 받을 수 있다. 또한, FET-기반 스위치들의 ON 저항(RON)은 약 2밀리옴만큼 낮을 수 있다. 차지 펌프 스위치들의 이러한 낮은 ON 저항으로, 이러한 기동 조건들은 초기 스위칭 사이클들 동안 돌입 전류의 손상 수준들 및 스위치들, 특히 FET(특히 MOSFET) 스위치들의 과전압 스트레스를 초래할 수 있다. 또한, FET-기반 스위치들은 일반적으로 적어도 레벨 시프터 회로 및 트랜지스터 드라이버 회로를 포함할 수 있는, 스위치마다에 대한 게이트 드라이버 회로를 필요로 한다. 큰 돌입 전류 및 과전압 스트레스에 의해 하나 이상의 차지 펌프 스위치들에 대한 트랜지스터 드라이버 회로가 쉽게 손상될 수도 있다.
스위치드-커패시터 전력 변환기에 대한 미지의(unknown) 기동 충전 상태를 처리하는 간단한 솔루션은 기지의(known) 충전 상태를 발생시키도록 기동이 시작되기 전에 모든 커패시터를 방전하거나, 또는 FET 과전압 스트레스를 완화하도록 차지 펌프 스위치들에 고전압 정격 FET들을 사용하는 것이다. 그러나, 이 솔루션은 비효율적이고, 전하를 낭비하며(배터리로 구동되는 응용들에는 매우 바람직하지 않을 수 있음), 정상 상태 전력 변환기 작동에 더 긴 기동 시간들을 필요로 한다. 또한, 휴대폰과 같은 특정 응용은 전력 변환기 컴포넌트가 자체적으로 출력 커패시터(COUT)를 방전하는 것을 용인 또는 허용하지 않을 수 있다.
다소 더 나은 솔루션은 기동 이전에 차지 펌프 커패시터들(Cx) 및 출력 커패시터(COUT)를 모두 초기에 충전하기 위해 사전 충전 회로를 활용하는 것이다. 예를 들어, 도 2의 펌프 커패시터들(C1 내지 C4) 및 출력 커패시터(COUT)(도 1)가 25VDC의 입력 전압이 인가될 때, 도 2에 나와 있는 도시된 목표 전압 레벨로 사전 충전되는 경우, 각각의 스위치들(S1 내지 S5) 양단의 최대 스타트 전압은 5V에 불과하므로 보다 비효율적인 더 높은 전압 스위치들이 필요하지 않게 된다. 그러나, 이러한 솔루션이 여전히 비효율적일 수 있고, 여전히 일반 정상 상태 전력 변환기 작동에 더 긴 기동 시간을 필요로 할 수 있으며, 그 이유는 특히 출력 커패시터(COUT)가 일반적으로 펌프 커패시터들의 집합 커패시턴스(CPUMP)보다 훨씬 크며 사전 충전하는데 더 긴 시간을 필요로 할 수 있기 때문이다.
스위치드-커패시터 전력 변환기의 보다 실용적인 회로 실시예 및/또는 이러한 전력 변환기의 작동 방법들은 모든 기동 시나리오들(중간 상태들 포함)을 로버스트하게 처리할 수 있어야 하고, 효율적이면서, 저렴해야 하며, 정상 상태 변환기 작동에 대한 빠른 기동 시간들을 가져야 한다. 돌입 전류를 방지 또는 최소화하고 및/또는 스위치 오버-스트레스를 방지하는 것에 의해 이러한 바람직한 특성들을 달성하기 위해 단독으로 또는 조합하여 사용될 수 있는 다수의 솔루션들이 아래에 제시되어 있다. 한 가지 솔루션 카테고리는 셧다운 상태 및/또는 기동 상태의 사전 스위칭 기간 동안 펌프 커패시터들의 충전을 유지하거나 출력 커패시터(COUT)에서 펌프 커패시터들을 충전하는 것을 포함한다. 다른 솔루션 카테고리는 기동 상태의 사전 스위칭 기간 동안 또는 대안적으로는 기동 상태의 스위칭 기간 동안 펌프 커패시터들의 충전 또는 전압을 리밸런싱하는 것이다. 리밸런싱 솔루션들 중 일부는 전용 회로를 포함하는 한편, 다른 리밸런싱 솔루션들은 약간의 회로 수정들, 및/또는 차지 펌프 스위치들(Sx)에 인가되는 클록 타이밍 시퀀스들의 수정들만 포함한다. 또 다른 솔루션 카테고리는 리밸런싱을 피하면서 기동 시의 전하 전송 레이트를 감소시키는 것에 의해 동일한 로버스트니스 목표를 달성한다. 또 다른 솔루션 카테고리는 리밸런싱을 피하면서 기동 상태의 사전 스위칭 기간 동안 차지 펌프 입력 또는 출력 단자들을 선택적으로 절연시키는 것에 의해 동일한 로버스트니스 목표를 달성한다.
A. 위상 노드 풀-다운(Phase Node Pull-Down)에 의한 돌입 전류 방지
본 발명의 일 양태는 전력 변환기의 셧다운 동안 차지 펌프 커패시터들(Cx)의 완전 방전을 방지하거나 제한함으로써, 기동 시의 급작스러운 또는 제어되지 않은 돌입 전류를 방지하거나 완화하는 실시예들을 포함한다. 예를 들어, 휴대폰과 같은 휴대용 전자 장치의 배터리 수명을 보존하기 위해 셧다운이 발생할 수 있다. 이러한 실시예들은 시나리오 2(사전 충전된 COUT, 사전 충전되지 않은 Cx)의 문제들을 해결하며, 이것은 펌프 커패시터들(Cx) 양단에 전압이 거의 또는 전혀 없는 동안 단자(V2+)에서 일부 전압이 사용될 수 있음을 의미한다. 이 섹션에서 설명하는 각각의 회로들 및 방법들은 스위칭이 시작될 때 출력 커패시터(COUT)에서 각 펌프 커패시터(Cx)로 흐르는 전류의 돌입을 방지하거나 제한함으로써, 시나리오 2에서의 기동 과전압 문제들을 완화한다. 이러한 돌입 전류는 스택-노드들(Vcx)에 과전압 스트레스를 유발할 수 있다.
도 2에 도시된 예시적인 실시예에 대한 종래의 셧다운 상태에서는, 모든 스위치(S1 내지 S9)가 열려 있다(OFF). 펌프 커패시터들(Cx)의 완전 방전을 방지하는 한 가지 방법은 위상 노드(PN1, PN2)가 회로 접지(즉, V2-의 전위)를 향해 풀다운되도록, 적어도 셧다운 상태 동안 적어도 "로우-사이드" 위상 스위치들(S7 및 S8)을 닫힌 상태(ON)로 유지하는 것이다. 결과적으로, 차지 펌프 커패시터들(Cx)은 고유의 바디-다이오드들(D2 내지 D5)을 통해 단자(V2+)(즉, VOUT)의 전압에서 충전된 상태를 유지한다. 스위치들(S7 및 S8)의 상태는 제어기(104)를 적절하게 프로그래밍하거나 구성함으로써 제어될 수 있다.
몇몇 경우들에 있어서는, 셧다운 상태 동안 스위치들(S7 및 S8)을 닫힌 상태(ON)로 유지하는 것이 불가능할 수 있으며, 예를 들어 스위치들(S7 및 S8)의 상태를 제어하기 위한 각각의 드라이버들이 셧다운 상태에서 사용할 수 없는 공급 전압에 의해 전력이 공급되는 경우일 수 있다. 대안적인 실시예들은 이러한 제한에 대처한다. 예를 들어, 도 3a는 셧다운 상태에서 완전 차지 펌프 커패시터 방전을 방지하고/하거나 기동 동안 출력 커패시터(COUT)의 돌입 전류를 최소화하도록 수정되는, 도 1의 전력 변환기(100)에서 변환기 회로(102)로서 사용될 수 있는 스텝-다운 차지 펌프(300)의 일 실시예의 개략도이다. 도시된 예에서는, 풀다운 장치들(302a, 302b)이 각각의 로우-사이드 위상 스위치들(S7, S8)과 병렬로 커플링된다.
예를 들어, 풀다운 장치들(302a, 302b)은 커패시터들(C1 내지 C4)의 충전을 지원하기에 충분히 작지만, 기동 후 정상 상태 작동 중에 위상 노드들(PN1, PN2)이 스위칭될 때 전력 손실을 최소화하기에 충분히 큰 저항 값들을 갖는 단순한 저항기들일 수 있다. 이러한 저항들은 고정된 값들을 가지거나 값이 가변적이거나, 또는 제조 시 설정된 값을 가질 수 있다. 다수의 응용들을 위한 저항기-기반 풀다운 장치들(302a, 302b)에 대한 적절한 저항 값들은 100 내지 200Ω일 수 있다. 저항기만의 풀다운 장치들(302a, 302b)이 항상 회로에 연결되어 있기 때문에, 이 장치들은 임의의 공급 전압을 필요로 함 없이 셧다운 상태 동안에 차지 펌프 커패시터 방전을 방지할 수 있다.
일부 응용들에서는, 풀다운 장치들(302a, 302b)에 저항들만을 사용하면, 위상 노드들(PN1, PN2)이 정상 상태 작동 동안 스위칭될 경우 전력 손실로 인해 경부하 효율(light-load)이 저하될 수 있다. 대안적인 실시예들에서, 풀다운 장치들(302a, 302b)은 셧다운 상태 및/또는 기동 상태의 사전-스위칭 기간 동안 활성화되지만(전체적으로 또는 부분적으로 도전 상태로 됨), 정상 상태 작동 동안 비활성화(본질적으로 비도전 상태로 됨)되어 차지 펌프(300)에 대한 이들의 존재의 영향을 감소시키거나 제거하게 되는 트랜지스터-기반 장치들일 수 있다. 예를 들어, 풀다운 장치들(302a, 302b)은 저항 트랜지스터들(MOSFET들을 포함), 가변-저항 트랜지스터들(MOSFET들을 포함), 세그먼트화된 트랜지스터들(MOSFET들을 포함), 트랜지스터-기반 전류 싱크들 등일 수 있다. 셧다운 상태 동안 공급 전압이 이용 가능한 경우, 셧다운 상태 동안 및/또는 차지 펌프 스위칭이 먼저 활성화되기 이전에(즉, 기동 상태의 사전-스위칭 기간 동안) 풀다운 장치들(302a, 302b)이 활성화될 수 있으며, 정상 상태 작동과 같은 다른 시간들에서는 결합 해제된다. 셧다운 상태 동안 공급 전압이 이용 가능하지 않은 경우, 사전-스위칭 기간 동안에만 풀다운 장치들(302a, 302b)이 활성화될 수 있으며, 정상 상태 작동 동안과 같은 다른 시간들에서는 결합 해제될 수 있다.
임의의 경우에 있어서, 풀다운 장치들(302a, 302b)이 결합될 시에, 이들은 느리게(로우-사이드 위상 스위치들(S7, S8)과 비교하여) 펌프 커패시터(Cx)의 하부 단자들에 커플링되는 위상 노드들(PN1, PN2)을 회로 접지(즉, V2-에서의 전위)로 풀다운한다. 풀다운 장치들(302a, 302b)이 셧다운 상태 동안 결합되는 경우, 차지 펌프 커패시터들(Cx)은 단자(V2+)의 전압에 대해 완전히 방전되지 않는다. 풀다운 장치들(302a, 302b)이 셧다운 상태 동안 결합되지 않고 기동 상태의 사전-스위칭 기간 동안 결합되는 경우, 차지 펌프 커패시터들(Cx)은 셧다운 상태 동안 완전히 방전될 수 있지만 감소된 레이트로 기동 상태의 사전-스위칭 기간 동안 고유의 바디-다이오드들(D2 내지 D5)을 통해 단자(V2+)의 전압에서 완만하게 충전하게 된다. 두 접근 방식 모두 로우-사이드 위상 스위치들(S7, S8)이 차지 펌프 스위칭의 기동 시에 활성화될 경우 COUT에서 펌프 커패시터들(Cx)로 향하는 돌입 전류를 방지하거나 이것의 크기를 최소화한다. 일부 실시예들에서, 풀다운 장치들(302a, 302b)이 사전-스위칭 기간 동안 결합되는 경우, 위상 노드들(PN1, PN2)에서의 전압이 모니터링됨으로써 위상 노드들(PN1, PN2)이 접지에 가깝게 당겨지면 풀다운 장치들(302a, 302b)이 결합 해제(비활성화/연결해제)될 수 있으며; 그 후에, 정상 상태 작동에 도달하게 될 때까지 스위치들(S7 및 S8)이 턴 온되어 스위칭될 수 있다.
변형 실시예들에서, 풀다운 장치들(302a, 302b)은 저항기와 같은 임피던스와 직렬인 이진 스위치 FET일 수 있다. 예를 들어, 도 3b는 도 3a의 풀다운 장치들(302a, 302b) 중 하나 또는 양쪽 모두로서 사용될 수 있는 저항기(RPD)와 직렬인 트랜지스터-기반 스위치(SWPD)를 포함하는 스위치드 풀다운 장치(302x)의 개략도이다. 스위치(SWPD) 및 저항기(RPD)의 연결 순서가 반대로 될 수도 있음에 유의한다.
일반적으로, 위상 노드(PNx)마다 하나의 스위치드 풀다운 장치(302x)만 있으면 된다. 그러나, 일부 경우들(예를 들어, 다이 또는 보드 레이아웃을 용이하게 하는 것과 같은 다양한 이유들로 펌프 커패시터마다 개별 위상 노드 연결들이 구현되는 경우)에 있어서, 도 3b의 스위치드 풀다운 장치(302x)는 차지 펌프 커패시터마다의 기반으로 구현될 수 있다(즉, 각각의 차지 펌프 커패시터들(Cx)에 대해 하나의 스위치드 풀다운 장치(302x)).
스위치를 포함하는 풀다운 장치들(302a, 302b)의 경우, 셧다운 상태 및/또는 사전-스위칭 기간 동안 풀다운 장치들(302a, 302b)의 상태는 제어기(104)를 적절하게 프로그래밍하거나 구성함으로써 제어될 수 있다. 풀다운 장치들(302a, 302b)은 장치들이 위상 노드들(PNx)에 풀다운하는 저항 또는 전류-제어 방식을 위한 "소프트(soft)" 풀다운 장치들인 것으로 간주될 수 있다. 대조적으로, 스위치들(S7 및 S8)은 매우 낮은 ON 저항을 가지며, 닫힐 경우에(ON) 위상 노드들(PNx)을 매우 강하게("하드(hard)"하게) 풀다운한다.
위상 노드들(PNx)을 풀다운하기 위해 이 섹션에서 설명된 회로들 및 방법들은 아래에 설명되는 회로들 및 방법들과 함께 사용될 수 있음에 유의해야 한다.
B. 리밸런싱 솔루션들
1. 전용 리밸런서 회로
본 발명의 일 양태는 스위칭이 시작되기 전에 기동 상태의 사전-스위칭 기간 동안 차지 펌프 커패시터들을 리밸런싱하는 실시예들을 포함한다. 리밸런싱은, 스위칭 동작이 시작되기 전에, 동시에 또는 순차적으로, 차지 펌프 커패시터들을 방전 및/또는 사전 충전함으로써, 출력 단자(예를 들면, 도 2 및 도 3의 V2+)에서의 전압의 목표 배수들에 가깝게 되도록(예를 들면, 약 ± 20% 이내), 각각의 차지 펌프 커패시터들(Cx)(예를 들면, 도 2 및 도3의 C1 내지 C4) 양단의 전압을 설정하는 것을 포함한다.
스위치드-커패시터 스텝-다운 변환기에서 차지 펌프 커패시터들을 리밸런싱하는 한 가지 접근 방식은 전용 리밸런서 회로를 사용하는 것이다. 예를 들어, 도 4는 전용 리밸런서 회로와 함께 사용하도록 구성되는 스위치드-커패시터 스텝-다운 전력 변환기의 블록도(400)이다. 도시된 실시예는 도 1의 회로와 유사하지만 제 1 버스(404)에 의해 변환기 회로(102)에 커플링되고 제 2 버스(406)에 의해 제어기(104)에 커플링되는 리밸런서 회로(402)를 포함한다. 리밸런서 회로(402)의 기능은 (1) 기동 상태의 사전-스위칭 기간 동안 COUT 양단의 출력 전압(VOUT)을 감지하고 그 출력 전압을 나타내는 신호를 출력하며, (2) 출력 전압을 나타내는 출력 신호의 함수로서, VOUT의 대응하는 정상 상태 배수들을 향해 차지 펌프 커패시터들을 충전 또는 방전함으로써 차지 펌프 커패시터들 양단의 전압을 밸런싱하는 것이다. 펌프 커패시터 양단의 전압이 VOUT의 대응하는 정상 상태 배수보다 높은 경우, 펌프 커패시터가 방전된다. 펌프 커패시터 양단의 전압이 VOUT의 대응하는 정상 상태 배수보다 낮은 경우, 펌프 커패시터가 충전된다.
리밸런서 회로(402)의 실시예들은 하나 이상의 서브회로들을 포함할 수 있다. 예를 들어, 도 5a는 도 4의 리밸런서 회로(402)로 사용하기에 적합한 제 1 타입의 리밸런서 회로(500)의 개략도이다. 도 5b는 도 5a의 리밸런서 회로(500)와 함께 사용하기에 적합한 스위치드 풀다운 저항기 회로(580)의 개략도이다. 도 5c는 도 5a의 리밸런서 회로(500)와 함께 사용하기에 적합한 밸런싱 비교기(590)의 개략도이다.
도 5a에서, 도 3a에 도시된 타입과 같은 스위치드-커패시터 변환기 회로의 출력 전압(VOUT)이 기동 동안 전압 감지 서브회로(502)에 인가된다. 보다 구체적으로, VOUT이 직렬 연결된 저항기들(nR 및 R)을 포함하는 전압 분배기에 인가되며, 여기서 n은 스케일링 계수를 나타낸다. 스케일링된 전압이 차동 증폭기(504)의 제 1 입력에 커플링되며, 그 출력이 FET(M0)의 게이트에 커플링된다. FET(M0)의 소스가 차동 증폭기(504)의 제 2 입력 및 회로 접지에 커플링된 저항기(R0)에 커플링된다. FET(M0)의 드레인은 전류 미러 회로(506)에서 미러 드라이버 FET(MM)의 드레인 및 게이트에 커플링된다. 조정된 전압(VREG)이 차동 증폭기(504)에 전력을 공급한다.
이 예에서는, 전류 미러 회로(506)에 대한 입력 전압이 VIN에 의해 스위치드-커패시터 전력 변환기에 공급된다. 예시적인 전류 미러 회로(506)는 VIN에 커플링된 각각의 소스들, 대응하는 저항기들(R1 내지 R4)에 커플링된 각각의 드레인들, 및 FET(MM)의 드레인 및 게이트(따라서 FET(M0)의 드레인)에 커플링된 각각의 게이트들을 가진 FET들(M1 내지 M4)을 포함하는 4개의 미러링 레그(mirroring leg)들을 포함한다. 작동 시에, VOUT가 차동 증폭기(504)에 의해 감지되고, 기준 전류 IREF가 FET(M0)를 통해 생성되며, FET(MM)는 차동 증폭기(504)의 입력에서의 전압을 R0으로 나눈 것과 같으며: IREF = XVOUT/R0이고, 여기서 XVOUT은 l/(n+l) 비율로 VOUT에 비례하고, n은 저항기(nR)에 대한 스케일링 계수이다.
기준 전류 IREF는 VOUT에 비례하며, 알려진 방식으로 각각의 미러링 레그들에서 미러링된다. 각각의 미러링 레그들의 미러 전류는 대응하는 저항기들(R1 내지 R4)의 값에 의해 설정되는 대응하는 전압을 생성한다. 따라서, 이 예에서는, IREF X R1이 이상적으로는 커패시터(C1)의 "상부(top)" 플레이트인 스택-노드(Vc1)에 연결되는 노드에서 4 X VOUT과 같도록 R1이 설정되어야 한다(도 3a 참조). 유사하게, IREF x R2가 스택-노드(Vc2)에 연결되는 노드에서 이상적으로는 3 X VOUT과 동일하도록 R2가 설정되어야 하고; IREF x R3가 스택-노드(Vc3)에 연결되는 노드에서 이상적으로는 2 X VOUT과 같도록 R3이 설정되어야 하며; 또한 IREF x R4가 스택-노드(Vc4)에 연결되는 노드에서 이상적으로는 1 X VOUT과 같도록 R4가 설정되어야 한다. 대안적으로는, 저항기들(R1 내지 R4)의 값이 동일할 수 있으며, 각 미러링 레그에서 FET들(M1 내지 M4)의 크기 비율이 FET(MM)에 비례하여 스케일링되어 유사한 결과를 달성할 수 있다.
도 5a의 리밸런서 회로(500)는 차지 펌프 커패시터들(Cx)(예를 들어, 도 3a의 C1 내지 C4)의 "하부(bottom)" 플레이트에 커플링되는 풀다운 회로의 동작 이후에 사용될 수 있다. 도 5b의 스위치드 풀다운 저항기 회로(580)는 본질적으로 도 3b의 스위치드 풀다운 장치(302x)와 동일하지만 펌프 커패시터(Cx)와 회로 접지 사이에 커플링되는 맥락에서 도시되어 있다. 기동 상태의 사전-스위칭 기간 동안, 리밸런서 회로(500)가 결합되기 전에, 스위치드 풀다운 저항기 회로(580)의 스위치(SwPD)는 닫혀 있으며, 따라서 작은 풀다운 저항기(RPD)(예를 들면, 100 내지 200Ω)를 통해 대응하는 차지 펌프 커패시터(Cx)의 "하부(bottom)" 플레이트(위상 노드(PNx)에 커플링됨)를 회로 접지에 연결하여 차지 펌프 커패시터(Cx)의 "상부(top)" 플레이트를 통해 충전할 수 있다.
스위치드 풀다운 저항기 회로(580)(또한 도 3b의 스위치드 풀다운 장치(302x))는 펌프 커패시터들(Cx)의 충전을 허용하지만, 로우-사이드 위상 스위치들(S7, S8)과 비교하여 이러한 스위칭 풀다운 회로들의 저항 특성은, 펌프 커패시터들(Cx)의 충전이 훨씬 더 느리게 발생하고 커패시터 전압이 충전 또는 방전 전류 X 스위치드 풀다운 회로(RON)에 따라 목표 전압과 크게 다를 수 있다는 것을 의미함에 유의한다. 이것은 펌프 커패시터 전압들을 특정 전압 레벨로 되게 하는 것을 목표로 하는 리밸런서 회로(402)의 목적과 모순된다. 다시 말하지만, 스위치드 풀다운 저항기 회로(580)(또한 도 3b의 스위치드 풀다운 장치(302A))의 목적은 COUT에서의 Cx의 소프트-충전을 구현함으로써 COUT로부터 펌프 커패시터들(Cx)로의 돌입 전류를 최소화하는 것이다. 위상 노드들(PN1, PN2)이 회로 접지에 도달하거나 펌프 커패시터들(Cx)이 완전히 소프트-충전되면, 위상 노드들(PN1, PN2)이 로우-사이드 위상 스위치들(S7, S8)에 의해 로우(low)로 당겨질 수 있고, 이어서, 리밸런서 회로(402)가 VOUT의 대응하는 정상 상태 배수를 향해 펌프 커패시터들(Cx)을 충전 또는 방전하도록 활성화될 수 있다. 스위치드 풀다운 저항기 회로(580)는 활성화된 로우-사이드 위상 스위치들(S7, S8)과 병렬로 활성화된 상태로 유지될 수 있는 한편, 리밸런서 회로(402)가 활성화되거나, 리밸런서 회로(402)를 활성화하기 이전에 스위치(SWPD)를 열어서 비활성화될 수 있다.
다시 도 5a를 참조하면, 전류 미러 회로(506)의 미러링 레그들에 의해 출력된 전압은, 펌프 커패시터들(C1 내지 C4)이 감지된 출력 전압(VOUT)과 관련하여 충전 또는 방전되어야 하는 목표 전압들을 나타낸다. 기동 동안, VOUT이 높은 경우, 기준 전압(XVOUT)이 높아지게 되며, 결과적으로 IREF에 대한 높은 값이 발생하게 되고, 따라서 각각의 저항기들(R1 내지 R4) 양단의 목표 전압들에 대한 높은 값들이 발생하게 된다. 결과적으로, 더 낮은 전압을 갖는 펌프 커패시터들(Cl 내지 C4) 및 이들의 대응하는 스택-노드들(Vcx)이 기동 상태의 사전-스위칭 기간 동안 대응하는 저항기들(R1 내지 R4) 양단의 목표 전압들(즉, VOUT의 배수들)로 충전하기 시작하게 된다. 반대로, 기동 동안 VOUT이 낮은 경우(예를 들면, 단락과 같은 오류 이벤트로 인해), 기준 전압(XVOUT)이 낮아지게 되며, 결과적으로 IREF에 대한 낮은 값이 발생하게 되고 이에 따라 각각의 저항기들(R1 내지 R4) 양단의 목표 전압들에 대한 낮은 값이 발생하게 된다. 결과적으로, 펌프 커패시터들(C1 내지 C4) 및 이들의 스택-노드들(Vcx)의 과전압이 기동 상태의 사전-스위칭 기간 동안 저항기들(R1 내지 R4)을 통해 회로 접지로 방전되기 시작하게 된다. 충전 또는 방전 시간은 펌프 커패시터들(C1 내지 C4)의 커패시턴스 및 기준 전류 IREF에 비례한다. 따라서, 각 미러 레그는, 기준 전류 IREF에 응답하는 변환기의 출력 전압의 대응하는 목표 배수, 및 대응하는 저항기를 통한 회로 접지로의 회로 경로 모두를 제공하도록 구성된다.
도 5a에 도시된 실시예에서는, 선택적인 스위치들(Sw0 내지 Sw4)이 각각의 저항기들(R0 내지R4)과 회로 접지 사이에 포함될 수 있다. 리밸런서 회로(500)가 사용 중일 때(예를 들면, 기동 상태의 사전-스위칭 기간 동안), 스위치들(Sw0 내지 Sw4)은 닫히게 된다. 스위치들(Sw0 내지 Sw4)은 리밸런서 회로(500)에 의한 전력 소모를 방지하기 위해 정상 상태 작동 동안에 열릴 수 있다.
리밸런서 회로(500)가 시간 설정 기반으로 사용될 수 있지만, 로버스트하면서 빠르게 작동하는 실시예는 바람직하게는 스택-노드들(Vcx)에서 전압들을 동시에 또는 순차적으로 측정하고 밸런싱하기 위한 활성 전압 밸런스 비교 회로(active voltage balance comparison circuit)들을 포함한다. 예를 들어, 도 5c의 밸런싱 비교기(590)의 경우, 직렬 연결된 저항기들(nR 및 mR)을 포함하는 전압 분배기를 통해 각 스택-노드(Vcx)(즉, 대응하는 펌프 커패시터들(Cx)의 상부 플레이트)에 연결될 수 있으며, 여기서 n은 스케일링 계수를 나타내고 m은 설정-테이블 또는 조정 가능한 값을 나타낸다. 스케일링된 전압은 조정된 전압(VREG)에 의해 전력을 공급받는 비교기 회로(592)의 제 1 입력에 커플링된다. 도 5a의 리밸런서 회로(500)로부터의 전압(XVOUT)은 기준 전압으로서 비교기 회로(592)의 제 2 입력에 커플링된다. 밸런싱 비교기들(590)은 논리 제어 회로(도시되지 않았지만, 다중 입력 AND 게이트일 수 있음) 또는 제어기(104) 내의 회로에 커플링될 수 있는 비교기 회로(592)로부터 논리 "로우(low)" 또는 논리 "하이(high)" FLAG 출력을 제공하도록 구성된다.
작동 시에, 리밸런서 회로(402)가 차지 펌프의 기동 상태의 사전-스위칭 기간 동안 결합되고 충전/방전 프로세스가 시작될 경우, 각각의 밸런싱 비교기들(590)은 스택-노드들(Vcx)에서의 전압(펌프 커패시터들(Cx) 양단의 전압을 나타냄)을 XVOUT과 비교한다. 하나의 예시적인 실시예에서, 각각의 밸런싱 비교기(590)가 "범위 내" FLAG 출력을 생성하기 위해(논리 제어 회로에 필요한 경우 논리 "하이(high)" 또는 "로우(low)"일 수 있음) 각각의 펌프 커패시터(Cx) 양단의 전압이 목표 값의 원하는 범위(예를 들면, 80% 내지 120%) 내에 있을 것을 필요로 하도록 구성된다. 예를 들어 저항기(mR)의 값을 설정하거나 조정하는 것과 같이, 저항기들(nR 및 mR)의 분할비를 변경함으로써 원하는 범위가 설정될 수 있다.
밸런싱 비교기들(590)의 FLAG 출력들은 모든 커패시터들이 지정된 "범위 내" 조건을 충족하는 때를 결정하는 논리 제어 회로에 대한 입력들로서 사용될 수 있으며, 이 조건에서는 전압 밸런싱 프로세스가 중지되고, 기동 상태는 사전 스위칭 기간으로부터, 차지 펌프 스위칭이 시작되었지만 정상 상태 작동이 아직 달성되지 않은 후속 스위칭 기간으로 전환된다. 예를 들어, 리밸런서 회로(500)는 도 5a의 스위치들(Sw0 내지 Sw4)을 여는 것에 의하여 비활성화될 수 있다.
시간 설정된 리밸런싱 시퀀스를 통해 밸런싱 비교기들(590)을 사용하는 것의 한 가지 장점은, 펌프 커패시터들(Cx)이 전압 밸런싱되는 것을 보장하기 위해 스위치드-커패시터 전력 변환기가 리밸런서 회로(402) 및 변환기 회로(102) 모두에 고유한 최악 RC 시간 상수(worst-case RC time constant)들을 기다릴 필요가 없다는 것이다. 이것을 통해 시나리오 1, 2 또는 3 사이에서 변환기 회로(102)를 중간 조건들(예를 들면, COUT 및/또는 CPUMP가 다양한 사전 충전 및/또는 방전 정도들에 있음)로 재시작시키는 경우 기동 및 복구 시간이 절약된다.
로버스트니스를 위해, COUT이 완전히 방전되는 부하 단자들 양단의 단락의 경우와 같은, 특정 응용들에서 발생할 수 있는 비정형 상태들에 대처하도록 리밸런서 회로(500)를 구성하는 것이 유용하다(단락 이후 스위치드-커패시터 전력 변환기를 재시작시키는 것은 시나리오 3에서의 기동과 유사함에 유의). 출력 전압(VOUT)이 회로 접지에 가깝거나 회로 접지에 있는 단락의 경우, VOUT로부터 생성되는 IREF는 리밸런서 회로(500)의 적절한 작동을 위해 불충분할 수 있다. 따라서, 단락이 검출될 경우 및/또는 VOUT이 IREF에 대한 적절한 값을 생성하기에 충분한 원하는 레벨보다 작을 경우에 활성화되는 오프셋 전류를 제공하는 것이 유용하다.
도 5a를 참조하면, 스위칭 가능한 오프셋 전류 회로(508)는 차동 증폭기(504)의 제 1 입력 및 스위치(Sw)를 통해 조정된 전압 VREG에 커플링되는 전류원(510)을 포함한다. 스위치(Sw)는 단락된 상태 또는 거의 단락된 상태의 감지에 기초하여 열리거나 닫힌다. 일부 실시예들에서, VOUT에 대한 목표 값의 약 20%보다 작거나 같은 VOUT에 대한 전압 레벨로서 "단락 상태"를 정의하는 것이 유용할 수 있고, 이것은 VIN/DFV이어야 하며, 여기서 Div는 스위치드-커패시터 변환기 회로(300)에 대해 설계된 변환 이득 비율이다. 도 5c의 밸런싱 비교기(590)와 유사한 회로를 사용하여 VOUT을 기존 전압과 비교하고 스케일링하는 것을 포함하는, 여러 알려진 방법으로 단락 상태가 검출될 수 있다.
단락 상태가 검출되는 경우, 스위치(Sw)가 닫히게 되어, 오프셋 전류(IOFFSET)가 전류원(510)에 의해 생성되어 차동 증폭기(504)의 제 1 입력에 인가되며, 이에 의해 직렬 연결된 저항기들(nR 및 R)을 포함하는 전압 분배기에 VOUT을 인가함으로써 일반적으로 생성되는 전압을 스큐잉하게 된다. 단락 상태가 종료되거나 종료된 것으로 간주되면(예를 들면, VOUT이 "단락 상태"를 정의하는 레벨보다 높은 값을 갖는 경우, 또는 일정 기간 이후에), 스위치(Sw)가 다시 열릴 수 있다. 스위칭 가능한 오프셋 전류 회로(508)를 포함하는 것의 작은 단점은 펌프 커패시터들(Cx)에 대한 목표 전압에서 오프셋이 생성될 수 있다는 것이며, 이것은 펌프 커패시터들(Cx)이 이상적으로 밸런싱되지 않을 수 있음을 의미한다. 그러나, 이 오프셋은 제한적인 것이며 일반적으로 단락 상태들은 드물게 발생한다. 유사한 결과를 달성하는 스위칭 가능한 오프셋 전류 회로(508)에 대한 대안적인 구현은 차동 증폭기(504) 자체 내에서 시스템적 또는 우선적 오프셋을 도입하여, 출력 전압(VOUT)이 회로 접지(즉, 단락 상태)에 가깝거나 또는 회로 접지에 있는 동안에도 차동 증폭기(504)의 출력이 IREF에 대한 적절한 값을 생성하도록 하는 것이다. 차동 증폭기(504) 내에 이러한 오프셋을 도입하는 한 가지 방법은 알려진 방식으로, 차동 증폭기(504) 내에서 사용되는 트랜지스터들/장치들의 크기들을 스큐잉하는 것이다.
이해되는 바와 같이, 전류 미러 회로(506)는 상이한 변환 비율들의 스위치드-커패시터 전력 변환기들에 대해 더 적거나 더 많은 미러링 레그들을 가질 수 있다. 또한, 다중 위상 전력 변환기의 경우, 미러링 레그들의 일부 또는 전체가 상이한 위상에 연결하기 위해 복제될 수 있다. 일부 응용들에서는, 미러 레그 저항기들(예를 들면, R1 내지 R4) 중 하나 이상이 상이한 변환 비율들(예를 들면, 2로 나눔 또는 3으로 나눔)을 갖도록 구성될 수 있는 스위치드-커패시터 전력 변환기들을 수용하기 위해 가변적일 수 있다. 이러한 전력 변환기 중 하나가 본 발명의 양수인에게 양도된 2019년 4월 16일자로 발행된 "Selectable Conversion Ratio DC-DC Converter"라는 발명의 명칭을 가진 미국 특허 제10,263,514호에 설명되어 있으며, 이 문헌은 참조에 의해 본 명세서에 통합된다.
도 4의 리밸런서 회로(402)는 다른 회로로 구현될 수도 있다. 예를 들어, 도 6a는 도 4의 리밸런서 회로(402)로서 사용하기에 적합한 제 2 실시예의 리밸런서 회로(600)의 개략도이다. 도 6a에서는, 도 3a에 도시된 타입과 같은 스위치드-커패시터 변환기 회로의 출력 전압(VOUT)이 기동 동안 전압 감지 서브회로(602)에 인가된다. 보다 구체적으로, VOUT가 차동 증폭기(604)의 제 1 입력부에 인가되며, 그 출력이 FET(M0)의 게이트에 커플링된다. VOUT는 도 5a에서와 같이, 필요한 경우 전압 분배기에 의해 먼저 스케일링될 수 있다는 점에 유의한다. FET(M0)의 소스는 차동 증폭기(604)의 제 2 입력부 및 회로 접지에 커플링된 저항기(R0)에 커플링된다. FET(M0)의 드레인은 전류 미러 회로(606)에서 FET(Mp0)의 드레인과 게이트 및 FET(Mp1)의 게이트에 커플링된다. 조정된 공급 전압(VREG)이 차동 증폭기(604)에 전력을 공급한다. 본질적으로, 전압 감지 서브회로(602)는 전압(VOUT)이 도 6a에서 IREF로 라벨링되어 있는 비례 전류로 변환되는 전압-전류 변환기를 구현한다.
이 예에서는, 전류 미러 회로(606)에 대한 공급 전압이 입력 전압(VIN)에 의해, 커플링된 스위치드-커패시터 변환기 회로에 공급된다. 예시적인 전류 미러 회로(606)는, VIN에 커플링되는 소스 및 직렬 연결된 저항기들(R1 내지 R3)에 커플링되는 드레인을 가진 FET(Mp1)를 포함하는 하나의 미러링 레그를 포함한다. 직렬 연결된 저항기들(R1 내지 R3)은 궁극적으로 회로 접지에 커플링된다. 전압 감지 서브회로(602), 전류 미러 회로(606), 및 직렬 연결된 저항기들(R1 내지 R3)은 바이어스 생성기(608)를 포함하는 것으로 간주될 수 있다.
VOUT가 차동 증폭기(604)에 의해 감지되고, 기준 전류(IREF)가 R0에 의해 나눠진 차동 증폭기(604)의 입력에서의 전압과 같은 FET(M0) 및 FET(Mp0)를 통해 생성된다: IREF = VOUT/R0. 기준 전류 IREF는 VOUT에 정비례하고, 알려진 방식으로 미러링 레그에서 미러링된다. 미러링 레그의 미러 전류는 저항기들(R1 내지 R3)의 값들에 의해 결정되는 대응하는 전압들의 세트를 생성한다. 따라서, 이 예에서는, R1 내지 R3이 IREF X (R1+R2+R3)가 노드(n1)에서 이상적으로 4 X VOUT과 같도록 설정되어야 한다. 유사하게, R2 내지 R3은 IREF X (R2+R3)이 이상적으로 노드 n2에서 3 X VOUT과 같도록 설정되어야 하고; R3은 IREF X R3이 이상적으로 노드(n3)에서 2 X VOUT과 같도록 설정되어야 한다. 따라서, 노드(nx)에서 생성된 전압들 각각은 커플링된 변환기 회로의 출력 전압(VOUT)의 배수이다. 감지된 출력 전압(VOUT)으로부터 노드들(nx)에서 전압들을 생성하는 대안적인 방법들이 가능하며 연산 증폭기들 또는 전압 승산기들(도시되지 않음)을 사용하는 것을 포함한다.
노드들(nx)의 전압과 출력 전압(VOUT)은 리밸런싱 드라이버들(610a 내지 610d)에 커플링되며, 이것은 궁극적으로 각각의 펌프 커패시터들(Cx)의 "상부" 플레이트들인 대응하는 스택-노드들(Vcx)에 연결된다(도 3a 참조). 리밸런싱 드라이버들(610a 내지 610d)은 대응하는 스택-노드들(Vcx)을 통해 펌프 커패시터들(Cx)에 전하를 제공하거나, 스택 노드들(Vcx)의 전압이 노드들(nx)의 대응하는 전압들과 거의 같아지도록 대응하는 스택-노드들(Vcx)에서 펌프 커패시터들(Cx)에 대한 방전 경로를 제공한다. 이러한 방식으로, 펌프 커패시터들(Cx)은 노드들(nx)에서의 대응하는 전압과 거의 같은 전압들로 충전된다.
도 6b는 도 6a의 리밸런서 회로(600)에서 사용하기에 적합한 제 1 실시예의 리밸런싱 드라이버(610x)의 개략도이다. 이 실시예에서는, 리밸런싱 드라이버(610x)가 푸시-풀 토폴로(push-pull topology)에서 VIN과 VOUT 사이에 커플링되는 직렬 연결된 FET들(MN 및 Mp)을 포함하는 전압 버퍼를 포함한다. FET들(MN 및 Mp)의 게이트들은 도 6a의 리밸런서 회로(600)에서 바이어스 생성기(608)의 노드(nx)로부터의 전압에 커플링된다. 전압 버퍼가 출력 노드(즉, FET들(MN 및 Mp)의 소스 단자들)를 노드(nx)에서의 전압으로 더 정확하게 바이어스하도록 하기 위해, 선택적 전압 오프셋들(Vos1, Vos2)이 노드(nx)와 N-타입 FET(MN) 및 P-타입 FET(Mp)의 게이트 단자들 사이에 각각 도입될 수 있다.
전압 버퍼의 출력 노드는 활성화/비활성화 스위치(SWD)에 커플링되며, 이것은 궁극적으로 스택-노드(Vcx)에 커플링된다. 기동 상태의 사전-스위칭 기간 동안 리밸런싱이 필요한 경우, 스위치(SWD)가 활성화된다(닫힘). 리밸런싱이 완료되고 차지 펌프 스위칭이 시작되면, 스택-노드(Vcx)로부터 전압 버퍼를 분리하기 위해 SWD가 비활성화(열림)된다.
스위치(SWD)가 활성화(닫힘)될 시에, 리밸런싱 드라이버(610x)에 의해 버퍼링되는 노드(nx)에서 생성되는 전압은, 펌프 커패시터(Cx) 양단의 전압이 더 낮은 경우, VIN로부터 FET(MN)을 통해 대응하는 펌프 커패시터(Cx)를 충전하며, 그렇지 않고 펌프 커패시터(Cx) 양단의 전압이 더 높은 경우, FET(Mp)를 통한 VOUT으로의 방전 경로를 제공한다. 리밸런서 드라이버(610x)의 대안적인 실시예는 VOUT 대신 회로 접지에 커플링되는 FET(Mp)의 드레인 단자를 가질 수 있다. 이 대안적인 실시예가 필요할 시에 유사한 방전 기능을 달성하지만, 펌프 커패시터로부터 제거되는 전하가 낭비되고 회수될 수가 없다.
전압 오프셋들(Vos1, Vos2)이 사용되지 않는 경우, 전압 버퍼는 N-타입 FET(MN)를 통한 사전 충전이 우세할 때, 버퍼 출력 전압이 노드(nx)에서의 전압 미만(FET(MN) 임계 전압과 거의 같은 양만큼)으로 되고, P-타입 FET(Mp)를 통한 방전이 우세할 때, 노드(nx)에서의 전압 초과(FET(Mp) 임계 전압과 거의 같은 양만큼)로 되는 것을 제외하고 계속해서 작동한다. 전압 오프셋들(Vos1, Vos2)은 임계 전압 오류가 허용되는 응용들에서 생략될 수 있다.
도 6a의 스택-노드(Vc4) 노드에 대한 리밸런싱 드라이버(610d)는, 밸런싱 이후 스택-노드(Vc4)의 전압이 VOUT과 같아야 하는 것이 바람직하기 때문에, 스택 노드(Vc4) 및 스택 노드(Vx)(변환기 출력 전압(VOUT)에 커플링됨) 양단의 풀다운 장치(예를 들면, 스위츠드 풀다운 장치(302x): 도 3b에서)를 사용하여 보다 간단하게 구현될 수 있음에 유의한다.
도 5a의 리밸런서 회로(500)와 비교하여 도 6a의 리밸런서 회로(600)의 한 가지 장점은 펌프 커패시터(Cx)가 방전될 때, 초과 전하가 회로 접지로 방전되는 것이 아니라 리밸런싱 드라이버(610x)에 의해 출력 커패시터(COUT)(즉, VOUT의 소스)로 전송된다는 점이다. 또한, 리밸런서 드라이버(610x)는 VCx 스택 노드들에서 원하는 전압 레벨을 달성하기 위해 VIN에서 동시에 전류를 끌어올 필요가 없다. 특히, 초과 펌프 커패시터 전하를 출력 커패시터(COUT)로 직접 전송하면 낭비가 적어지고, 펌프 커패시터 방전을 수행할 때 감소된 VIN 전류 사용으로 스위치드-커패시터 전력 변환기를 리밸런싱하는 기간을 적어도 2배만큼 단축할 수 있다.
도 6c는 도 6a의 리밸런서 회로(600)에서 사용하기에 적합한 제 2 실시예의 리밸런싱 드라이버(610y)의 개략도이다. 도시된 실시예에서, 리밸런싱 드라이버(610y)는 변환기 회로의 입력 전압(VIN)과 제 1 스위치(SWCHG) 사이에 커플링되는 제 1 전류원(I1)을 포함하는 스위칭 가능한 전류원을 포함한다. 제 1 스위치(SWCHG)는 제 2 스위치(SWDIS)에 직렬 연결된다. 제 2 전류원(12)은 제 2 스위치(SWDIS)와 변환기 회로의 출력 전압(VOUT) 사이에 커플링된다. 전류원들(I1, I2)과 스위치들(SWCHG, SWDIS) 사이의 중간지점이 스택-노드(Vcx)에 커플링된다. 변형 실시예들에서, 제 1 전류원(I1) 및 제 1 스위치(SWCHG)의 상대적인 순서가 반대로 될 수도 있으며, 제 2 전류원(I2) 및 제 2 스위치(SWDIS)의 상대적인 순서가 반대로 될 수 있다. 다른 변형 실시예들에서는, 제 1 전류원(I1) 및 제 1 스위치(SWCHG)가 VIN 대신에 더 높은 전압 스택-노드(예를 들면, 스택-노드(Vcx) 위)에 커플링될 수 있는 한편, 제 2 전류원(I2) 및 제 2 스위치(SWDIS)는 회로 접지 또는 저전압 스택-노드(예를 들면, 스택 노드(Vcx) 아래)에 커플링될 수 있다.
제 1 스위치(SWCHG)가 활성화(닫힘)되고 제 2 스위치(SWDIS)가 비활성화(열림)될 때, 제 1 전류원(I1)은 그 상부 플레이트가 연관된 스택-노드(Vcx)에 연결된 대응하는 펌프 커패시터(Cx)를 충전한다. 반대로, 제 1 스위치(SWCHG)가 비활성화(열림)되고 제 2 스위치(SWDIS)가 활성화(닫힘)될 때, 제 2 전류원(12)은 그 상부 플레이트가 연관된 스택-노드(Vcx)에 연결된 대응하는 펌프 커패시터(Cx)를 방전시킨다. 예를 들어 도 5c의 밸런싱 비교기(590)를 사용하여 각 스택-노드 전압(Vcx)과 출력 전압(VOUT)을 먼저 비교하는 것에 의하여 특정 펌프 커패시터(Cx)에 대한 충전 또는 방전 기능이 필요한지 여부가 결정될 수 있다. 제 1 스위치(SWCHG) 또는 제 2 스위치(SWDIS) 중 하나가 활성화되고 나면, 연관된 스택-노드 전압(Vcx)이 목표 전압에 도달한 경우 활성화된 스위치가 열릴 수 있는지 여부를 결정하기 위해 대응하는 스택-노드 전압(Vcx)이 계속 모니터링 또는 측정된다.
보다 일반적으로, 전용 리밸런서 회로(402)의 장점은 스택-노드들(Vcx) 및/또는 VOUT의 전압들이 0에 가까운 경우에도, 리밸런서 회로(402)가 멈추거나 불필요한 리밸런싱을 통해 시간을 낭비하지 않으며, 이에 의해 기동 시간을 감소시킨다는 점이다. 펌프 커패시터들(Cx) 양단의 전압들을 리밸런싱하기 위해 전용 리밸런서 회로(402)를 사용하면 다양한 초기 상태들에서 기동 시에 차지 펌프 스위치들(대응하는 드라이버 회로들의 트랜지스터들을 포함)의 오버-스트레스를 방지할 수 있다. 일부 실시예들에서, 리밸런서 회로(402)의 단 하나의 코어 셀(예를 들면, 도 5a의 전압 감지 서브회로(502) 및 전류 미러 회로(506), 또는 도 6a의 바이어스 생성기(608))만이 모든 펌프 커패시터들(Cx)을 충전 및 방전하는데 필요하다. 또한, 전압 비교기들을 사용하여 취해야 할 가장 최적의 액션(예를 들면, 충전만, 방전만, 또는 리밸런싱 필요 없음)를 선택하여 펌프 커패시터들(Cx) 양단의 전압을 모니터링하는 것을 통해 기동 시간이 줄어들 수 있다.
2. 사전-스위칭 기간 동안 차지 펌프 커패시터들의 리밸런싱
본 발명의 또 다른 양태는 차지 펌프 내의 기존 스위치들 또는 기존 스위치 경로들의 용도를 변경함으로써 기동 상태의 사전-스위칭 기간 동안(즉, 차지 펌프 스위칭이 시작되기 전) 차지 펌프 커패시터들을 리밸런싱하고, 이에 의해 설계 복잡성 및 영역을 감소시키는 실시예들을 포함한다
예를 들어, 도 2의 스텝-다운 변환기 회로(200)를 리밸런싱할 때, C1 양단의 전압은 이상적으로는 약 4 X VOUT로 설정되어야 하고, C2 양단의 전압은 이상적으로 약 3 X VOUT로 설정되어야 하고, C3 양단의 전압은 이상적으로 약 2 X VOUT로 설정되어야 하며, C4 양단의 전압은 이상적으로 약 I X VOUT로 설정되어야 한다. 보다 일반적으로, 단상 대칭 캐스케이드 승산기의 변환 이득이 n인 경우(여기서 n은 정수), (n - 1)개의 펌프 커패시터들이 있게 되며, 펌프 커패시터 양단의 최대 정상 상태 전압은 (n - 1) x VOUT가 되고, 펌프 커패시터 양단의 최소 정상 상태 전압은 1 x VOUT가 된다. 리밸런싱은 n - 1개의 차지 펌프 커패시터들을, VOUT의 대략 정상 상태 배수들인 전압 레벨들로 동시에 또는 순차적으로 방전 및/또는 사전 충전하는 것을 포함한다. 펌프 커패시터들을 리밸런싱하기 위한 목표 전압 레벨들이 서로 다를 수 있지만 리밸런싱 개념은 다른 타입들의 차지 펌프들에도 적용될 수 있음에 유의한다. 예를 들어, 변환 이득이 n인 직렬-병렬 차지 펌프 구성은 모든 펌프 커패시터들에 대해 I X VOUT의 동일한 정상 상태 전압을 갖게 된다.
도 3a에 도시된 예와 같은 전하 펌프들의 일부 실시예들에서, 차지 펌프의 스위치들(Sx)(예를 들면, 도3a의 S1 내지 S9)의 일부 또는 전부는 세그먼트화된 FET로서 구현될 수 있다. 세그먼트화된 FET는 적어도 하나의 주 스위치 경로(Sx) 및 적어도 하나의 보조 스위치 경로(SxA)를 포함하는, 다수의 병렬 독립-제어 가능한 드레인-소스 도전 경로를 갖는다. 각 드레인-소스 도전 경로는 해당 경로와 연관된 FET 게이트 단자를 제어하는 것에 의해 독립적으로 열리거나 닫힐 수 있다. 보조 스위치 경로(SxA)는 주 스위치 경로(Sx)보다 더 높은 ON 저항 RON을 갖는다. 다른 실시예들에서는, 하나 이상의 더 작은 보조 FET(SxA)가 하나 이상의 대응하는 주 스위치들(Sx)(예를 들면, 도 3a의 S1 내지 S9)과 병렬로 연결될 수 있다. 더 작은 병렬 보조 스위치(SxA)는 대응하는 주 스위치(Sx)보다 더 높은 ON 저항 RON을 갖는다. 보조 스위치들/경로들(SxA)의 장점은 대응하는 주 스위치들(Sx)에 비해 상대적으로 높은 RON을 갖기 때문에 이들이 커패시터들 사이의 전하 전송 레이트를 제한한다는 점이다.
보조 스위치들/경로들(SxA)을 갖는 차지 펌프 실시예들에서, 기동 상태의 사전-스위칭 기간 동안 차지 펌프 커패시터들을 리밸런싱하는 한 가지 기술은, 기존 보조 스위치들/경로들(SxA) 및 특수화된 초기화 스위치 타이밍 시퀀스들을 사용하여 제시된 시나리오에 기초하여 차지 펌프 커패시터들(Cx)을 사전 충전하거나 방전하는 것을 포함한다. 유리하게는, 이 기술은 새로운 차지 펌프 회로 경로를 필요로 하지 않으며, 차지 펌프 커패시터들(Cx) 양단의 전압들(즉, 스택-노드들(Vcx)의 전압들)의 측정에 기초하여 한 세트의 클록 타이밍 시퀀스들을 선택하는 것만 필요로 한다. 전압들은 예를 들어 각 스택-노드(Vcx)(즉, 대응하는 펌프 커패시터들(Cx)의 상부 플레이트)에 연결되는 도 5c의 밸런싱 비교기(590)의 인스턴스들에 의해 측정될 수 있다. 밸런싱 비교기들(590)은, 원하는 경우, 제어기(104)에 포함될 수도 있다.
예를 들어, 도 7a는 차지 펌프 작동이 시작되기 이전과 이후에 시나리오 1(충전되지 않은 COUT, 충전되지 않은 Cx)을 처리하는 스위치 타이밍 시퀀스 세트의 다이어그램(700)이다. 도 3a에 도시된 차지 펌프(300) 예를 사용하면, 시간 t0 이전의 셧다운 상태에서, 모든 스위치들(Sx)(보조 스위치들/경로들(SxA)을 포함)은 초기에 열려 있다(OFF). COUT 양단의 전압 및 스택 노드들(Vcx)의 전압들이 모두 원하는 값 미만으로 측정되거나 특정 응용에 대해 본질적으로 0인 것으로 간주되는 경우, 시나리오 1이 감지된다. t0에서 차지 펌프(300) 시작을 활성화하면, 기동 상태의 사전-스위칭 기간이 시작되며, 여기서 도 3에서 이전에 설명된 위상 노드 풀다운 개념의 실시예가 적용된다. 예를 들어, 펌프 커패시터들(Cx)이, 시간 t0에서 시간 t1까지의 시간 기간 동안 보조 스위치들/경로들(S7A 및 S8A)을 닫는(ON) 반면에 다른 모든 스위치들(Sx 및 SxA)이 열림(OFF)으로써 COUT 커패시터 상의 가용 전하에서 사전 충전될 수 있다.
이 예에서는, 보조 스위치들/경로들(S7A 및 S8A)이 도 3b에 도시된 별도의 스위치드 풀다운 장치들(302x) 대신에 사용된다. 보조 스위치들/경로들(S7A 및 S8A)의 상대적으로 높은 RON의 결과로 위상-노드들(PN1, PN2)의 "소프트" 풀다운이 발생하게 된다. 시간 t1에서는, 위상-노드들(PN1, PN2)의 "하드" 풀다운을 위해 보조 스위치들/경로들(S7A 및 S8A)이 열리고(OFF), 대응하는 주 스위치들(S7 및 S8)이 닫힌다(ON). 변형 실시예에서는, 보조 스위치들/경로들(S7A 및 S8A)이 대응하는 닫힌 주 스위치들(S7 및 S8)과 병렬적으로, 시간 t1 내지 시간 t5에서 닫힌 상태로 유지될 수 있다. 일부 실시예들에서는, 하이-사이드 위상 스위치들(S6, S9)이 대응하는 보조 스위치들/경로들(S6A, S9A)을 가질 필요가 없지만, 도 7a에 도시된 예에서는, 하이-사이드 위상 스위치들(S6, S9)이 대응하는 선택적 보조 스위치들/경로들(S6A, S9A)을 갖고 있다.
위상 노드들(PN1, PN2)이 차지 펌프(300)의 V2-단자의 전압에 충분히 가까운 전압에 도달한 것으로 검출되는 시점 및/또는 펌프 커패시터들(Cx)이 COUT 커패시터에서 충분히 충전된 것으로 검출되는 시점에 기초한 시간 이후의 고정 지속 기간으로 또는 가변 지속 기간으로 시간(t1)이 구현될 수 있다. 시나리오 1에서, 시간 t0 내지 시간 t1의 지속 기간은 시작을 위한 COUT 커패시터 양단의 상대적으로 낮은 전압 레벨을 감안할 때 상대적으로 불필요한 시점까지로 짧을 가능성이 크다는 것에 유의한다. 따라서, 시간 t0 내지 시간 t1의 보조 스위치들/경로들(S7A 및 S8A)을 활성화하는 이러한 사전 충전 단계를 스킵하거나 생략하는 것이 가능하다. 또한, 펌프 커패시터들(Cx) 양단의 전압들(즉, 스택-노드들(Vcx)의 전압들)도 모두 낮고 종종 COUT 양단의 전압에 충분히 가깝기 때문에, 시나리오 1의 위상-노드 "소프트" 풀다운 또는 리밸런싱이 항상 필요한 것은 아니며 스킵될 수 있다.
도 7a에 도시된 바와 같이 사전-스위칭 기간이 t1에서 종료되고 차지 펌프 스위칭이 시간 t5에서 시작되며, 여기서 스위칭은 클록 파형(PI 및 P2)에 의해 제어된다. 시간 t5 이후, 보조 스위치들/경로들(S7A 및 S8A)은 계속 열려 있거나(OFF) 각각의 결합된 세그먼트화된 FET(S7/S7A 및 S8/S8A)의 ON 저항 RON을 추가로 감소시키기 위해 대응하는 주 스위치들(S7 및 S8)과 병렬적으로 스위칭될 수 있다. 결과적으로, 보조 스위치들/경로들(S7A 및 S8A)과 연관된 타이밍 파형들이 시간 t5 이후에 점선으로 나타나 있다. 모든 보조 스위치들/경로들의 열림과 닫힘, 및 시간 t1에서 시간 t5까지 및 그 이후의 대응하는 주 스위치들이 도 1의 제어기(104)에 의해 제어될 수 있다.
시간 t1에서 시간 t5까지의 기간은 차지 펌프 스위칭이 시작될 수 있지만 정상 상태 작동이 아직 달성되지 않는 기동 상태의 스위칭 기간의 일부일 수 있다. 시간 t1에서 시간 t5까지의 지속 기간은 응용에 따라 다르지만, 예를 들어 리밸런싱 프로세스를 우회하기로 결정하는데 걸리는 시간일 수 있다. 구현에 따라, 시간 t5는 시간 t1과 중첩될 수 있거나(즉, 시간 t1과 시간 t5가 동시에 발생), 또는 시간 t1에서 시간 t5까지의 차지 펌프 기간보다 작거나 같은 지연이 있을 수 있으며, 이것은 차지 펌프 스위칭 주파수의 역수이다(기술적으로, 지연이 차지 펌프 기간보다 클 수도 있지만, 이것은 차지 펌프의 전체 기동 시간에 추가된다). 또한 시간 t1 내지 시간 t5의 중간 시점 레이블들의 생략은 시점들(t1 및 t5)에 대한 레이블들이 도 7b 및 도 7c의 유사한 명명 시점들과 매칭되도록 하기 위한 것일 뿐임에 유의한다.
또 다른 예로서, 도 7b는 차지 펌프 동작이 시작되기 이전 및 이후에 시나리오 2(사전 충전된 COUT, 사전 충전되지 않은 Cx)를 처리하는 스위치 타이밍 시퀀스들의 세트의 다이어그램(720)이다. 도 7a와 유사하게, 보조 스위치들/경로들(S7A 및 S8A)이 "소프트" 풀다운 장치들로서 기능하기 위해 시간 t0에서 시간 t1까지의 시간 기간 동안 닫히는(ON) 반면, 다른 모든 스위치들은 기동 상태의 사전-스위칭 기간 동안 열린다(OFF). 이것은 출력 커패시터(COUT)의 전하에서 차지 펌프 커패시터들(Cx)을 완만하게 사전 충전하도록 하기 위해 위상 노드들(PN1, PN2)이 저항(RON)을 통해 차지 펌프(300)의 V2- 단자에서 회로 접지에 커플링되는 것을 보장한다. 그 후, 시간 t1에서 - 위상 노드들(PN1, PN2)이 차지 펌프(300)의 V2- 단자에서의 전압에 충분히 가까운 전압에 도달한 것으로 검출될 때 - 보조 스위치들/경로들(S7A 및 S8A)이 열린다(OFF). 변형 실시예에서, 보조 스위치들/경로들(S7A 및 S8A)은 대응하는 닫힌 주 스위치들(S7 및 S8)과 병렬적으로, 시간 t1 내지 시간 t5에서 닫힌 상태로 유지될 수 있다. 시간 t1에 또는 그 직후에, 스위치들(S7 및 S8)이 시간 t1에서 시간 t5까지의 시간 기간 동안 닫히며(ON); 시간 t5는 기동 상태의 사전-스위칭 기간의 끝과, 클록 파형(PI 및 P2)에 의해 제어되는 스위치드 작동의 시작을 표시한다. 타이밍 다이어그램(700)과 유사하게, 보조 스위치들/경로들(S7A 및 S8A)과 연관된 타이밍 파형들이 시간 t5 이후에 점선으로 나타나 있다. 이것은 보조 스위치들/경로들(S7A 및 S8A)가 계속해서 열릴수 있거나(OFF) 결합된 ON 저항(RON)을 추가로 감소시키기 위해 그들의 대응하는 주 스위치들(S7 및 S8)과 병렬적으로 스위칭될 수 있음을 나타낸다.
시간 t1에서 시작하여, 보조 스위치들/경로들(S1A 내지 S3A, S5A)이 모두 닫혀 있다(보다 일반적으로, Sm-1A를 제외한 보조 스위치들/경로들(S1A 내지 SmA)이 시간(t1)에 모두 닫히게 되며, 여기서 m은 V1+ 및 V2+ 차지 펌프 단자들 사이에 직렬 연결된 스위치들의 수이다). 시간 t1 이후에, (m - 1) 선택된 보조 스위치들/경로들이 여러 시간 기간들에 걸쳐 단자(V1+)에 대해 역방향 순서로 점진적으로 열린다(도시된 예에서 S3A 내지 S1A). 도시된 예에서는, 역순으로, 보조 스위치들/경로들(S3A 내지 S1A)이 시간 t3에서 시간 t5까지 점진적으로 열린다. 특히, 보조 스위치/경로(S5A)는 이 초기화 위상 전체에 걸쳐 닫힌 상태로 유지되며, 이에 따라 차지 펌프 커패시터(C4)가 출력 커패시터(COUT)와 병렬적으로 연결된 상태를 유지한다. 따라서, 본 예의 경우, 모든 보조 스위치들/경로들(S1A 내지 S3A)이 시간 t1에서 시간 t3까지 모두 닫혀 있을 때, 단자(V1+)에 커플링된 전압원이 펌프 커패시터들(C1 내지 C3)을 사전 충전하게 된다. 시간 t3에서, 보조 스위치/경로(S3A)가 열리고, 차지 펌프 커패시터(C3)가 충전을 중단한다. 시간 t4에서, 보조 스위치/경로(S2A)가 열리고, 차지 펌프 커패시터(C2)가 충전을 중단한다. 마지막으로, 시간 t5에서, 보조 스위치/경로(S1A)가 열리고, 차지 펌프 커패시터(C1)가 충전을 중단한다. 또한 시간 t5에서, 보조 스위치/경로(S5A)가 열리고, 전하 펌프 커패시터(C4)가 출력 커패시터(COUT)에 의해 충전되는 것을 중단한다. 시간 t5에서 또는 그 이후에, 클록 파형들(PI 및 P2)에 따른 스위치드 작동이 시작될 수 있다(시간 t5 이후의 점선 타이밍 펄스 라인들은 보조 스위치들/경로들(S1A 내지 S3A, S5A)이 각각의 주 스위치들(S1 내지 S3, S5)의 상태를 따르도록 스위칭되거나 열린 상태로 유지될 수 있음을 나타낸다). 시간 t1 내지 시간 t3의 중간 시점 레이블의 생략은 시점들 t1, 및 시간 t3 내지 t5 대한 레이블들이 도 7a 및 도 7c의 유사한 명명 시점과 매칭되도록 하기 위한 것일 뿐임에 유의한다.
시점 t3, t4 및 t5는 타이밍 회로(도시되지 않음)에 의해 고정될 수 있거나, 또는 각 차지 펌프 커패시터(C1 내지 C4)의 값, 보조 스위치/경로들(S1A 내지 S3A, S5A)의 ON 저항, 및 Vx 노드의 전압 레벨에 대한 각 스택-노드(Vc1 내지 Vc4)의 전압 레벨들을 고려하여, 시간 t1 이후에 개시되는 적응적 시간 기간들에 의해 결정될 수 있다. 대안적으로, 각 스택-노드(Vc1 내지 Vc4)의 전압 레벨들(즉, 각 차지 펌프 커패시터(C1 내지 C4) 양단의 전압 레벨들)이 도 5c의 밸런싱 비교기(590)의 인스턴스들 또는 전압 또는 전류 비교기들과 같은 회로들을 사용하여, 시간들 t1 내지 t5에 걸쳐 모니터링될 수 있다. 스택-노드(Vcx)의 전압 레벨이 목표에 도달하거나 목표에 충분히 근접한 것으로 측정될 경우, 대응하는 펌프 커패시터(Cx)를 충전하는 가장 가까운 보조 스위치/경로(SxA)가 직렬 연결된 보조 스위치들/경로들을 통해 단자(V1+)로부터 사전 충전 경로를 분리하기 위해 열리게 된다(OFF). 따라서, 보조 스위치들/경로들(SxA)을 여는 것은 고정된 시퀀스가 아니라 측정된 스택 노드-전압의 함수일 수 있다.
예를 들어, 도 3a를 참조하면, 스택-노드들(Vc1 내지 Vc4)의 전압들은 펌프 커패시터들(C1 내지 C4) 양단의 전압들이 출력 커패시터(COUT) 양단의 전압의 목표 배수들(예를 들면, 약 ± 20% 이내)에 근접할 때를 결정하기 위해 각각의 기준 전압들과 비교될 수 있다. 예를 들어, 펌프 커패시터(C3)가 목표 전압 범위(즉, 2 x VOUT)로 충전되었을 때, 스택-노드(Vc3)에 커플링된 비교기가 스위치(S3A)로 하여금 열리게 하여, 시간 t3을 정의할 수 있다. 다른 시점들도 유사한 방식으로 정의된다.
타이밍 다이어그램(720)을 구현하는 대안적인 실시예는 각 스택-노드(Vcx)와 V1+ 단자 사이를 연결하는 보조 스위치들/경로들의 다른 세트를 사용하는 것을 포함한다. 그러나, 이 대안적인 실시예가 각 보조 스위치/경로가 시간 t1 내지 시간 t5에서 열릴 수 있는 순서에 관한 유연성을 제공하지만, 각 보조 스위치/경로는 더 이상 기존 주 스위치(Sx)와 병렬이 아니므로 복잡성을 추가하고 2차 ESD 보호 체계가 필요한 새로운 경로들을 도입하게 된다.
사전-스위칭 기간의 일 목적은 차지 펌프 커패시터들(Cx)을 목표 전압 레벨들로 사전 충전하는 것이기 때문에, 시간 t1 내지 t5 전체에 걸쳐 제 1 및 제 2 "로우-사이드" 위상 스위치들(S7 및 S8)을 닫는 것이 필요하다는 것은 명백하다.
타이밍 다이어그램(720)은 보조 스위치들/경로들(S1A 내지 S3A, S5A)이 시간 t1에서 시간 t5까지의 특정 시간 기간 동안 연속적으로 ON 상태로 설정되는 것을 나타내고 있지만, 대안적인 실시예들에서, 보조 스위치들/경로들(S1A 내지 S3A, S5A)은 과도한 전력/열 손실을 피하기 위해 그 시간 기간들 동안 펄스 ON 및 OFF될 수 있다. 모든 스위치들의 열림과 닫힘 사이의 데드타임(deadtime)이 명확성을 위해 도시되어 있지 않지만, 펌프 커패시터들(Cx)의 원하지 않는 충전 또는 방전을 유발할 수 있는 순간 연결들을 피하기 위해 약간의 데드타임이 필요할 수 있음에 또한 유의한다.
또 다른 예로서, 도 7c는 차지 펌프 작동 시작 이전과 이후의 시나리오 3(사전 충전되지 않은 COUT, 사전 충전되는 Cx)을 처리하는 스위치 타이밍 시퀀스들의 세트의 다이어그램(740)이다. 이 경우, 보조 스위치들/경로들(S7A 및 S8A)이 "소프트" 풀다운 장치들로서 기능하기 위해 시간 t0에서 시간 t1까지의 시간 기간 동안 닫히는(ON) 반면, 다른 모든 스위치들은 기동 상태의 사전-스위칭 기간 동안 열리게 된다(OFF). 이것을 통해 출력 커패시터(COUT)의 전하에서 차지 펌프 커패시터들(Cx)을 완만하게 사전 충전하도록 하기 위해 위상 노드들(PN1, PN2)이 저항(RON)을 통해 V2- 단자의 회로 접지에 커플링되는 것이 보장된다. 그 후에, 스위치들(S7 및 S8)이 시간 t1에서 시간 t5까지 닫히게 되며(ON); 시간 t5는 기동 상태의 사전-스위칭 기간의 끝 및 클록 파형들(PI 및 P2)에 의해 제어되는 스위치 작동의 시작을 표시한다. 타이밍 다이어그램(740)은 보조 스위치들/경로들(S7A 및 S8A)이 시간 t1에서 시간 t5까지 열리게 되는 것(OFF)을 나타내고 있지만, 대신에 보조 스위치들/경로들(S7A 및 S8A)이 항상 각각의 스위치들(S7 및 S8)의 상태를 따르도록 스위칭될 수도 있다. 차지 펌프 커패시터들(Cx)이 이 시나리오에서 사전 충전되기 때문에, 시간 t0에서 시간 t1까지의 기간은 일반적으로 도 7b에 의해 다루어지는 경우보다 더 짧다는 것에 유의한다. 또한 차지 펌프 커패시터들(Cx)이 실제로 완전히 사전 충전되고, 출력 커패시터(COUT)가 전혀 사전 충전되지 않는 경우에는, 이 처리 시퀀스가 불필요할 수 있음에 유의한다. 그러나, 로버스트한 회로 설계는 차지 펌프 커패시터들(Cx)이 완전히 사전 충전되지 않고 출력 커패시터(COUT)가 다소 사전 충전되는 중간 시나리오들을 지원해야 한다. 또한, 설계적 관점에서, 이 시퀀스는 기동 시퀀스에 있어서의 선택적 상태들의 수를 줄여 구현 복잡성을 감소시키는데 도움이 되며, 따라서 동일한 상태 시퀀스의 구현을 가능하게 하고, 로버스트한 기동을 달성하기 위해 필요에 따라 시퀀스 지속 기간이 더 짧거나 길어지는 것에 의존한다.
시간 t1에서 시작하여, 보조 스위치들/경로들(S2A 내지 S5A)이 모두 닫힌 다음, 시간 t2에서 시간 t5까지 단자(V1+)에 대해 순방향 순서로 점진적으로 열리게 된다(도시된 예에서, S2A 내지 S5A)(보다 일반적으로, 보조 스위치들/경로들(S2A 내지 SmA)은 시간 t1에서 모두 닫히며, 여기서 m은 V1+ 및 V2+ 차지 펌프 단자들 사이의 직렬 연결된 스위치들의 수이다). 특히, 스위치들(SI 및 S1A)(존재하는 경우)은 초기화 위상 전체에 걸쳐 열린 상태로 유지되며, 따라서 차지 펌프 커패시터들을 단자(V1+)의 VIN 전압으로부터 절연시킨다. 따라서, 본 예의 경우, 보조 스위치들/경로들(S2A 내지 S5A)이 시간 t1에서 시간 t2까지 모두 닫힐 때, 차지 펌프 커패시터들(C1 내지 C4)은 Vx 노드에 커플링된 출력 커패시터(COUT)로 방전될 것이다. 시간 t2에서, 보조 스위치/경로(S2A)가 열리게 되며 차지 펌프 커패시터(C1)가 방전을 중단한다. 시간 t3에서, 보조 스위치/경로(S3A)가 열리게 되며 차지 펌프 커패시터(C2)가 방전을 중단한다. 시간 t4에서, 보조 스위치/경로(S4A)가 열리게 되며 차지 펌프 커패시터(C3)가 방전을 중단한다. 마지막으로, 시간 t5에서, 보조 스위치/경로(S5A)가 열리게 되며 차지 펌프 커패시터(C4)가 방전을 중단한다. 시간 t5에서, 클록 파형들(PI 및 P2)에 따른 스위치 작동이 시작될 수 있다(시간 t5이후의 점선 타이밍 펄스 라인들은 보조 스위치들/경로들(S2A 내지 S5A)이 각 스위치들(S2 내지 S5)의 상태를 따르도록 스위칭되거나 열린 상태로 유지될 수 있음을 나타낸다).
도 7b에 도시된 예와 같이, 시간 t1에서 시간 t5까지의 간격들의 지속 기간이 타이밍 회로(도시되지 않음)에 의해 고정될 수 있거나, 펌프 커패시터 전압, 출력 커패시터(COUT)의 전압, 보조 스위치들/경로들(S2A 내지 S5A)의 ON 저항을 포함하는 하나 이상의 팩터들에 의해 가변 및 결정될 수 있다. 따라서, 보조 스위치들/경로들(SxA)을 여는 것은 고정된 시퀀스가 아니라 측정된 스택-노드 전압(예를 들면, 펌프 커패시터 전압)의 함수일 수 있다. 타이밍 다이어그램(740)은 보조 스위치들/경로들(S2A 내지 S5A)이 시간 t1에서 시간 t5까지의 특정 시간 기간 동안 연속적으로 ON 상태로 설정되는 것을 나타내고 있지만, 대안적인 실시예들에서, 보조 스위치들/경로들(S2A 내지 S5A)은 과도한 전력/열 소산을 피하기 위해 그 시간 기간들 동안 펄스 ON 및 OFF될 수 있다. 또한, 명확성을 위해 모든 스위치들의 열림과 닫힘 사이의 데드타임이 나타나 있지 않음에 유의한다.
타이밍 다이어그램(740)을 구현하는 대안적인 실시예는 각 스택-노드(Vcx) 사이를 Vx 노드에 연결하는 상이한 보조 스위치들/경로들의 세트를 사용하는 것을 포함한다. 그러나, 이 대안적인 실시예가 각 보조 스위치/경로가 시간 t1 내지 시간 t5에서 열릴 수 있는 순서에 관한 유연성을 제공하지만, 각 보조 스위치/경로는 더 이상 기존 주 스위치(Sx)와 병렬로 연결되지 않을 수 있으며, 이에 의해 복잡성을 추가하고 2차 ESD 보호 체계들을 필요로 하는 새로운 경로들을 도입한다.
타이밍 다이어그램(740)을 구현하는 또 다른 실시예는 각 스택-노드(Vcx) 사이를 V2- 단자의 회로 접지에 연결하는 상이한 보조 스위치들/경로들의 세트를 사용하는 것을 포함한다. 복잡성 및 ESD 2차 보호의 단점을 공유하는 것 외에도, 이 방법은 또한 각 차지 펌프 커패시터(Cx)가 출력 커패시터(COUT)로 자신의 전하를 전송하는 것이 아니라 접지로 방전되기 때문에 더 낭비적이다.
보다 일반적으로, 전용 리밸런서 회로(402)와 비교하여 본 발명의 장점은 단순성, 영역 효율성 및 ESD 위험 감소에 있다. 펌프 커패시터들(Cx) 양단의 전압들은 다양한 초기 상태들로부터 기동 시에, 충전 펌프 스위치들(대응하는 드라이버 회로들의 트랜지스터들을 포함)의 오버-스트레스를 방지하기 위해 유사하게 리밸런싱될 수 있다. 본 발명의 이러한 양태는 차지 펌프(300) 내의 기존 스위치들 또는 기존 스위치 경로들을 용도 변경함으로써 이것을 달성하며, 이에 의해 리밸런서 회로(402)에 대한 필요성을 제거한다.
3. 입력 전압원에서 디커플링하는 것에 의한 커패시터 리밸런싱
기동 시에 스위치드-커패시터 스텝-다운 전력 변환기에서 차지 펌프 커패시터들을 리밸런싱하는 또 다른 양태는, 선택된 시간 동안 스텝-업 변환기로서 변환기를 역방향으로 실행한 다음, 스텝-다운 작동으로 되돌리는 것을 포함한다. 이 방법은, 시나리오 2(사전 충전된 COUT, 사전 충전되지 않은 Cx)에서 기동할 때 그리고 출력 커패시터(COUT)가 스텝-업 작동 동안 발생할 수 있는 VOUT 전압 강하를 최소화하기에 충분히 큰 경우에 가장 잘 작동한다.
도 8은 스텝-다운 변환기 또는 스텝-업 변환기로서 선택적으로 작동될 수 있으며 전압원(106)으로부터 선택적으로 절연될 수 있는 스위치드-커패시터 전력 변환기(800)의 블록도이다. 기본 회로는 도 1의 회로와 유사하며, 연결 해제 스위치(SDis1)를 포함하는 스위치 블록(802)이 추가된다. 연결 해제 스위치(SDis1)는, 연결 해제 스위치(SDis1)가 열릴 때 변환기 회로(102)의 단자(V1+)로부터 전압원(106)을 본질적으로 완전히 절연하기 위해, 반대 극성들로 구성되는 대응하는 바디 다이오드들(DF 및 DR)을 갖는 2개의 개별적인 직렬 연결된 FET 스위치들을 포함할 수 있다. 대안적으로, 연결 해제 스위치(SDis1)는 적절한 양방향 절연을 제공하는 단일 트랜지스터(예를 들면, GaAs 또는 GaN 또는 SOI 기술에 기초한 트랜지스터들), 또는 적절한 양방향 절연을 제공하는 임의의 다른 타입의 스위치를 포함할 수 있다. 제어기(104)로부터 스위치 블록(802)으로의 제어 신호(도시되지 않음)가, 연결 해제 스위치(SDis1)의 열림 또는 닫힘 상태를 제어한다.
기동을 위해, 변환기 회로(102)는 전압원(106)이 아니라, 출력 커패시터(COUT) 양단의 전압(VOUT)을 변환기 회로(102)의 전원이 되게 함으로써 스텝-업 모드에서 작동하도록 구성될 수 있다(다수의 차지 펌프 설계들은 전압원이 적용되는 위치를 변경하여 스텝-업 모드에서 작동할 수 있음에 유의). 따라서, 기동 동안, 연결 해제 스위치(SDis1)가 열림 상태로 설정되어 전압원(106)을 변환기 회로(102)로부터 연결 해제함으로써, 출력 커패시터(COUT) 양단의 전압(VOUT)만이 변환기 회로(102)를 위한 전원이 되게 한다. 클록 파형들(PI 및 P2)을 따르는 스위치드 작동이 시작됨으로써, 펌프 커패시터들(Cx)을 통해 출력 커패시터(COUT)로부터 변환기 회로(102)의 V1+ 단자를 향하는 전하 전송을 초래할 수 있다. 예를 들어, 전술한 바와 같이 스택-노드들(Vcx)에서의 전압들을 측정하거나 미리 결정된 시간 지속 기간을 설정하는 것에 의해, 이 초기 기동 상태의 지속 기간이 결정될 수 있다. 펌프 커패시터들(Cx)이 정상 상태 전압들(이 경우, 전압(VOUT)의 배수들)로 적절하게 충전되면, 연결 해제 스위치(SDis1)가 닫히게 되며, 이에 의해 전압원(106)을 변환기 회로(102)에 재연결함으로써 스텝-다운 모드에서 작동하도록 변환기 회로(102)를 재구성한다. 따라서, 변환기 회로(102)는 기동 스텝-업 모드로부터 스텝-다운 작동으로 복귀한다. 초기 역방향 스텝-업 모드와 일반 순방향 스텝-다운 작동 사이에 짧은 중간 상태가 도입될 수도 있으며 여기서 차지 펌프 스위칭이 일시 중지된 다음 연결 해제 스위치(SDis1)가 닫히게 됨에 유의한다. V1+ 단자에서의 과도 전압 또는 돌입 전류를 최소화하기 위해 연결 해제 스위치(SDM)가 점진적으로 닫히게 될 수 있는 한 이 중간 상태는 스킵되거나 생략될 수 있다. V1+, VI- 차지 펌프 단자들 양단의 전압원(106)의 존재 또는 연결이 변환기 회로(102)의 기동과 함께 시퀀싱될 수 있는 경우, 연결 해제 스위치(SDis1)는 완전히 생략될 수 있음에 유의해야 한다. 예를 들어, 전압원(106)은 변환기 회로(102)로부터 연결 해제될 수 있거나 또는 셧다운 상태에서 높은 임피던스로 될 수 있다. 변환기 회로(102)가 활성화될 경우, 전압원(106)은 변환기 회로(102)가 역 스텝-업 모드에서 기동을 시작하는 동안 연결 해제되거나 높은 임피던스로 유지될 수 있다. 스텝-업 모드에서의 이 초기 기동 상태의 끝에서, 전압원(106)이 변환기 회로(102)에 연결될 수 있거나 또는 스텝-다운 변환기로서 나머지 기동 및 정상 상태 작동을 위해 낮은 임피던스로 될 수 있다. 보다 일반적으로, 본 발명의 장점은 펌프 커패시터 리밸런싱이 기동 상태의 사전-스위칭 기간 동안 전용 리밸런서 회로(402) 또는 특수 스위치 타이밍 시퀀스들을 필요로 함 없이 발생한다는 것이다.
C. 기동 시의 전하 전송 레이트 감소
다양한 기동 시나리오들 하에서 차지 펌프의 로버스트한 기동을 달성하는 새로운 기술은 기동 초기에(즉, 임의의 사전-스위칭 기간 또는 다른 초기화 위상 없이) 그리고 스텝-다운 모드에서, PI 및 P2 클록 파형들에 의해 차지 펌프의 스위칭을 시작하는 것을 포함하지만, 스위칭 사이클당 전하 전송 레이트가 감소하며, 따라서 각각의 Vcx 스택-노드들에서 전압 변화 레이트가 감소한다(도 3a 참조). 이러한 전하 전송 레이트의 감소는 여러 방식으로 달성될 수 있다.
예를 들어, 도 9는 감소된 전하 전송 레이트 프로세스의 일 실시예의 흐름도(900)이다. 셧다운 상태에서 시작하여(블록 902), 클록 파형들(PI 및 P2)을 따르는 차지 펌프 스위칭이 활성화된다(블록 904). 그 후, 차지 펌프(CP) 커패시터들 양단의 측정된 전압들이 원하는 범위의 값들 밖에 있는 경우(블록 906), 직렬 연결된 전하 펌프 스위치들(예를 들면, 도 3a의 S1 내지 S5)의 ON 저항 RON이 기동 위상에서의 스위칭 사이클의 수 또는 선택된 시간 지속 기간 동안 증가될 수 있다(블록 908). CP 커패시터들 양단의 측정된 전압들이 원하는 범위의 값들 내에 있는 경우(블록 906), RON은 일반적으로 나머지 기동 작동(블록 910) 및 정상 상태 작동(블록 912) 동안 전력 효율을 위해 감소하게 된다. "고정 시간 대체 경로(fixed-time alternative path)"로 레이블된 점선에 의해 표시된 바와 같이, 증가된 RON(블록 908)이 RON 감소(블록 910) 이전에 고정된 시간 지속 기간으로서 단독으로 적용되는 경우, 블록 906에서의 반복 테스트가 생략될 수 있음에 유의한다. 어느 경우에 있어서도, 기동 시간이 약간 더 길어지는 대신에, 스위칭 사이클당 전하 전송 레이트가 감소하고 RON은 증가하게 된다.
직렬 연결된 차지 펌프 스위치들(예를 들면, S1 내지 S5)의 ON 저항 RON은 대응하는 보조 스위치들/경로들(SxA)을 일시적으로 사용하여 제어될 수 있으며, 이들 각각은 주 스위치들(Sx) 대신에 선택된 시간 지속 기간 또는 스위칭 사이클 수 동안, 대응하는 주 스위치(Sx)보다 더 높은 ON 저항 RON을 갖는다. 세그먼트화된 FET가 보조 경로(SxA)를 구현하는데 사용될 수 있으며; 하나 또는 수 개의(전체보다 적은) 세그먼트들만 활용한 결과로 세그먼트화된 FET에 대해 더 높은 효과적인 RON이 발생하게 된다. 보조 스위치(SxA)는 대응하는 주 스위치(Sx)와 병렬로 연결된 별도의 더 작은 FET일 수도 있으며, 대응하는 주 스위치(Sx)보다 더 높은 ON 저항 RON을 갖도록 구성될 수 있다. RON을 증가시키기 위해 주 스위치들(Sx) 대신에 보조 스위치들/경로들(SxA)을 선택하는 것(블록 908)은 제어기(104)를 적절히 프로그래밍하거나 구성함으로써 제어될 수 있다.
대안적으로 또는 추가적으로, 직렬 연결된 차지 펌프 스위치의 ON 저항 RON은 선택된 시간 지속 기간 및/또는 스위칭 사이클들의 수(시간의 척도이기도 함) 동안 이들 스위치들에 대한 FET 게이트 구동 전압을 감소시킴으로써 증가될 수 있다. FET 게이트 구동 전압은 제어기(104)를 적절하게 프로그래밍하거나 구성함으로써 제어될 수 있다.
직렬 연결된 차지 펌프 스위치에 대한 증가된 RON의 지속 기간은 고정 또는 가변 타이밍 회로(도시되지 않음)에 의해 설정되거나, 또는 펌프 커패시터 전압들(VIN, VOUT 및 Vcx)(즉, 스택-노드들(Vcx)에서의 전압들)을 포함하는 하나 이상의 팩터들, 및 커패시터들의 크기(예를 들면, C1 내지 C4 및/또는 COUT)에 의해 결정될 수 있다. 예를 들어, 도 9를 참조하면, 스택-노드들(Vcx)의 전압들이 펌프 커패시터들(Cx) 양단의 전압들이 기동 전반에 걸쳐 원하는 값들 밖에 있는지 여부를 결정하여, 직렬 연결된 차지 펌프 스위치들에 대해 증가된 RON로 기동 위상을 종료할 때를 결정하고(블록 908), 감소된 RON로 대신 작동하기(블록 910) 위해, 각각의 기준 전압들과 비교될 수 있다(블록 906). VIN 및 VOUT(COUT 양단)에서 유사한 측정들이 수행될 수 있다.
ON 저항 RON을 일시적으로 증가시키는 것 이외에, 차지 펌프 스위칭 주파수(예를 들면, 클록 파형들(PI 및 P2)의 주파수)가 증가된 RON 지속 기간의 전체 또는 일부 동안 증가될 수 있다. 그 후에, 차지 펌프 스위칭 주파수가 전력 효율을 위해 일반 값으로 되돌아갈 수 있다. 예를 들어, 다수의 응용들에 있어서의 PI 및 P2에 대한 일반 클록 주파수는 약 100kHz 내지 약 1MHz의 범위에 있을 수 있다. 직렬 연결된 차지 펌프 스위치의 RON이 일시적으로 증가하는 동안, 클럭 주파수도 예를 들어 2배 이상 증가할 수 있다. 증가된 클록 주파수는 가능한 돌입 전류 문제가 제거되거나 완화될 때까지 Vcx 스택-노드들 각각에서의 전압 변화 레이트를 감소시킨다. 차지 펌프 스위칭의 주파수는 제어기(104)를 적절하게 프로그래밍하거나 구성함으로써 제어될 수 있다.
도 2 또는 도 3a의 회로들과 같은 단상 대칭 캐스케이드 승산기의 특별한 경우에 있어서, 기동 시의 돌입 전류 및 스위치 오버-스트레스는, 포함되어 있는 차지 펌프의 제 1 스위칭 주기가 특히 시나리오 3(사전-충전되지 않은 COUT, 사전 충전되는 CPUMP)의 경우, 제 1 스위칭 사이클에서, COUT에 가장 가까운 펌프 커패시터(예를 들면, 도 3a의 펌프 커패시터(C4))의 급속 방전을 피하기 위해 로직 "0" 대신에 로직 "1"로 가는 클록 파형(P2)으로 시작하도록 하는 타이밍 시퀀스를 호출함으로써 완화될 수 있다. 이 방법은 다상 차지 펌프 작동이나 다른 기동 시나리오들에서는 덜 유용할 수 있다.
상기한 기술들의 이점은 이들이 기존의 제어 및 차지 펌프 회로만을 사용하여 구현될 수 있다는 점이다. 또한, 이러한 기술들은 어떤 기동 시나리오가 적용될 것인지를 결정하기 위해 스택-노드 전압들(Vcx)을 측정하여 지능적으로 적용될 수 있으며, 이에 따라 최적의 대응하는 솔루션을 선택할 수 있다. 그러나, 이러한 기술들의 선택 및 적용은, 원하는 경우, 일부 응용들의 기동 시나리오와 독립적으로 수행될 수도 있다.
D. 출력 전압원으로부터 디커플링으로 기동
다양한 기동 시나리오들로부터 스위치드-커패시터 스텝-다운 변환기를 로버스트하게 기동하는 또 다른 방법은 변환기 회로(102)의 출력과 출력 커패시터(COUT) 양단의 전압(VOUT) 사이에 스위치를 추가하는 것이다. 이 방법은 리밸런싱에 대한 필요성을 제거한다. 예를 들어, 도 10은 출력 커패시터(COUT) 및 출력 부하(108)로부터 선택적으로 절연될 수 있는 스위치드-커패시터 전력 변환기(1000)의 블록도이다. 기본 회로는 도 1의 회로와 유사하며, 연결 해제 스위치(SDis2)를 포함하는 스위치 블록(1002)이 추가된다.
도 8에 도시된 예와 같이, 연결 해제 스위치(SDis2)는, 연결 해제 스위치(SDis2)가 열릴 때 변환기 회로(102)의 단자(V2+)로부터 출력 전압(VOUT)을 본질적으로 완전히 절연시키기 위해, 반대 극성들로 구성되는 대응하는 바디 다이오드들(DF 및 DR)을 갖는 2개의 개별적인 직렬 연결된 FET 스위치들을 포함할 수 있다. 대안적으로, 연결 해제 스위치(SDis2)는 적절한 양방향 절연을 제공하는 단일 트랜지스터(예를 들면, GaAs, GaN 또는 SOI 기술들에 기초한 트랜지스터들), 또는 적절한 양방향 절연을 제공하는 임의의 다른 타입의 스위치를 포함할 수 있다. Vx 및 VOUT 전압들의 상대 값들에 따라, 연결 해제 스위치(SDis2)는 스위치드 바디-바이어스 능력을 가진 단일 트랜지스터일 수도 있다. 제어기(104)로부터 스위치 블록(1002)으로의 제어 신호들(도시되지 않음)이 연결 해제 스위치(SDis2)의 열림 또는 닫힘 상태를 제어한다.
선택적으로, 예를 들어 노이즈/EMI가 필터링될 필요가 있는 경우, 또는 노드(Vx)에서 전력 공급이 오프된 회로가 있는 경우, 중간 커패시터(Cvx)가 스위치 블록(1002)과 변환기 회로(102) 사이의 변환기 회로(102)의 출력 단자들(V2+, V2-) 양단에 커플링될 수 있다. 중간 커패시터(Cvx) 양단의 전압은 Vx가 되며, 중간 커패시터(Cvx)의 커패시턴스는 일반적으로 출력 커패시터(COUT)의 커패시턴스보다 훨씬 작으면서 또한 각 차지 펌프 커패시터(Cx)의 커패시턴스보다 작게 되도록 설정된다(예를 들면, Cvx는 각 차지 펌프 커패시터의 약 10%와 동일할 수 있음).
셧다운 및 기동 동안, 연결 해제 스위치(SDis2)는 출력 커패시터(COUT) 및 출력 부하(108)로부터 변환기 회로(102)를 연결 해제하기 위해 열림 상태로 설정된다. 이 예에서는, 셧다운 구성이 출력 커패시터(COUT)를 방전하지 않고 따라서 부하(108)에 영향을 주지 않으면서 스택-노드들(Vcx) 및 그에 따른 전하 펌프 커패시터들(Cx)의 방전을 허용한다. 스택-노드들(Vcx)의 방전은 각 스택-노드(Vcx 및 Vx)로부터 접지로 연결되는 보조 스위치들/경로들(SxA)을 사용하여 구현될 수 있다. 스택-노드들(Vcx, Vx)이 방전되고 중간 커패시터(Cvx)의 크기가 작다는 점을 고려하면, 도 10에 도시된 스위치드-커패시터 전력 변환기(1000)는 본질적으로 항상 시나리오 1(사전-충전되지 않은 Cvx, 사전-충전되지 않은 CPUMP)에서 기동된다. 따라서, 기동 상태의 스위칭 기간 동안, 변환기 회로(102)는 차지 펌프 커패시터들(Cx) 및 중간 커패시터(Cvx)가 원하는 전압들(입력 전압(VIN)의 일부)로 충전될 때까지 일반적인 방식으로 스위칭될 수 있다(즉, 클록 파형들(PI 및 P2)이 인가됨). 차지 펌프 커패시터들(Cx)이 충분한 전압 레벨이 되면(예를 들면, 목표 전압의 ±20% 이내), 연결 해제 스위치(SDis2)가 닫히게 됨으로써 정상 상태 작동을 위해 변환기 회로(102)의 단자들(V2+, V2-) 양단에 출력 커패시터(COUT) 및 출력 부하(108)를 재연결할 수 있다.
다수의 응용들에서, 중간 커패시터(Cvx) 및 출력 커패시터(COUT) 양단의 전압들이 균등화되는 동안 변환기 회로(102)의 스위치들(Sx)을 통한 큰 전류 돌입 또는 돌출을 방지하기 위해 연결 해제 스위치(SDis2)를 점진적 방식으로 닫는 것이 유용할 수 있다. 연결 해제 스위치(SDis2)의 점진적 닫힘은 시간 기반일 수 있거나 또는 연결 해제 스위치(SDis2)를 통해 측정되는 전류의 함수일 수 있다.
도 11은 연결 해제 스위치(SDis2)가 아닌 전압 조정기(1102)를 사용하여 출력 전압(VOUT)으로부터 절연되는 스위치드-커패시터 전력 변환기(1100)의 블록도이다. 중간 커패시터(Cvx)가 전압 조정기(1102)와 변환기 회로(102) 사이의 변환기 회로(102)의 단자들(V2+, V2-) 양단에 커플링된다. 당업계에 공지된 바와 같이, 전압 조정기는 자동으로 일정한 전압 레벨을 유지하도록 설계된 시스템이며, 일반적으로 인덕터-기반 스위칭 조정기를 포함한다. 제어 회로는 전압 조정기(1102)를 활성화 또는 비활성화하며; 제어 회로는 제어기(104)의 일부일 수 있거나, 또는 전압 조정기(1102) 내부에 있을 수 있거나, 또는 별도의 회로(도시되지 않음)일 수 있다.
제 1 기동 예에서, 전압 조정기(1102)는 초기에 비활성화되어 있으며, 이에 따라 변환기 회로(102)의 단자(V2+)로부터 출력 전압(VOUT)을 절연시킨다. 그 후에 변환기 회로(102)는 차지 펌프 커패시터들(Cx)이 원하는 전압들(입력 전압(VIN)의 일부)에 도달할 때까지 일반적인 방식으로 스위칭될 수 있다(즉, 클록 파형들(PI 및 P2)이 인가됨). 그 후에, 전압 조정기(1102)가 활성화되고 공지의 방식으로, Vx와 VOUT 사이의 임의의 전압 차를 자동 처리함으로써, VOUT을 원하는 레벨로 설정 및 조정한다.
제 2 기동 예에서, 전압 조정기(1102)는 변환기 회로(102)가 클록 파형들(PI 및 P2)에 따라 스위칭을 시작함과 동시에 활성화된다. 전압 조정기(1102)는 또한 공지의 방식으로 Vx와 VOUT 사이의 임의의 전압 차를 처리하면서 VOUT를 자동으로 제어 및 조정한다.
도 12는 도 11에 도시된 회로에서 사용될 수 있는 전압 조정기(1102)의 일 실시예에 대한 보다 상세한 블록도이다. 전압 조정기(1102)는 양극 및 음극 입력 단자들 양단의 입력 전압을 수신하고, 양극 및 음극 출력 단자들 양단의 출력 전압을 생성한다. 양극 및 음극 출력 단자들 양단의 전압 조정은 공지의 방식으로 인덕터(L) 주위의 스위치들(SA, SB, SC, SD)(또는 이들의 서브세트)을 열고 닫는 것에 의해 달성된다.
도시된 예에서는, 스위치(SA)가 양극 입력 단자와 인덕터(L) 사이에 직렬 연결되고, 스위치(Sc)가 양극 출력 단자와 인덕터(L) 사이에 직렬 연결된다. 스위치(SA)와 인덕터(L) 사이의 노드(N1)에는 스위치(SB)가 션트 구성(shunt configuration)으로 커플링된다. 스위치(Sc)와 인덕터(L) 사이의 노드(N2)에는 스위치(SD)가 션트 구성으로 커플링된다. MOSFET 트랜지스터들로서 제작될 경우, 스위치들(SA 내지 SD)은 도 12에 도시된 바와 같은 각각의 고유의 바디-다이오드들(DA 내지 DD)을 갖는다.
전압 조정기(1102)의 내부 또는 외부에 존재할 수 있는 제어기(1202)는, 각각의 스위치들(SA 내지 SD)의 동작을 제어한다(스위치들(SA 내지 SD)에 대한 제어 라인 연결들은 복잡성을 방지하기 위해 생략됨). 특히, 제어기(1202)가 비-중첩 클록 위상들(p1, p2)을 스위치들(SA 내지 SD)에 제공할 수 있으며(클록 위상들(p1, p2)은 변환기 회로(102)에 대해 이전에 설명된 2-상 클록 파형들(PI 및 P2)과 상이한 위상을 가질 수 있음), 스위치들(SA 내지 SD)에 대한 추가 클록 위상들도 가능하다. 전압 조정기(1102)는 적어도 스위치들(SA 및 Sc)을 열어서 효과적으로 비활성화될 수 있다.
다양한 실시예들에서, 전압 조정기(1102)는 벅 전압 변환기(스위치들(SA, SB)만), 부스트 전압 변환기(스위치들(Sc, SD)만) 또는 비반전 벅-부스트 전압 변환기(스위치들(SA 내지 SD) 모두) 중 하나를 구현하는, 도시된 4개의 스위치들(SA 내지 SD)의 서브세트 또는 모두를 포함할 수 있다. 일반화를 위해, 모든 스위치들(SA 내지 SD)이 존재하는 것으로 간주되지만, 몇몇 구성들의 경우 일부가 강제로 닫힐 수도 있으며(따라서 단락으로서 기능), 다른 구성들의 경우 다른 것들이 강제로 열릴 수도 있다. 그러나, 특정 기능만 필요한 경우 전압 조정기(1102)의 실시예들은 스위치들(SA 내지 SD)의 일부를 실제 생략할 수도 있음을 이해해야 한다.
도시된 실시예에서, 제어기(1202)는 서로 다른 작동 모드들에서 작동하도록 전압 조정기(1102)를 구성할 수 있다(그러나, 일반적으로, 전압 조정기는 재구성될 필요가 없다).
예를 들어, 전압 조정기(1102)는 모든 스위칭 사이클 동안 SD를 열면서 스위치(Sc)를 닫음으로써 벅 모드에서 작동하도록 구성될 수 있다. 스위치(SA)는 제어기(1202)에 의해 설정되는 클록 위상들 중 하나(예를 들면, p1)의 듀티 사이클 또는 ON-시간에 기초하여 ON 상태와 OFF 상태 사이에서 전환된다. 스위치(SB)는 클록 위상들 중 다른 것(예를 들면, p2)에 기초하여 스위치(SA)의 ON 상태 및 OFF 상태에 대해 상보적인 OFF 상태와 ON 상태 사이에서 전환된다. 전압 조정기(1102)의 재구성 불가능한 구현들은 스위치(SD)를 생략하고 스위치(Sc)를 양극 출력 단자에 대한 직접 연결로 대체하며, 이에 의해 컴포넌트 수 및 필요한 집적 회로 영역을 감소시킨다.
다른 예로서, 전압 조정기(1102)는 모든 스위칭 사이클 동안 스위치(SB)를 열면서 스위치(SA)를 닫음으로써 부스트 모드에서 작동하도록 구성될 수 있다. 스위치(SD)는 제어기(1202)에 의해 설정되는 듀티 사이클 또는 ON-시간에 기초하여 ON 상태와 OFF 상태 사이에서 전환된다. 스위치(SC)는 스위치(SD)의 ON 상태 및 OFF 상태에 상보적인 OFF 상태와 ON 상태 사이에서 전환된다. 전압 조정기(1102)의 재구성 불가능한 구현들은 스위치(SB)를 생략하고 스위치(SA)를 양극 입력 단자에 대한 직접 연결로 대체하며, 이에 의해 컴포넌트 수 및 필요한 집적 회로 영역을 감소시킨다.
또 다른 예로서, 전압 조정기(1102)는 비반전 벅-부스트 모드에서 작동하도록 구성될 수 있다. 이러한 타입의 구성에서는, 모든 스위치들(SA 내지 SD)이 제어기(1202)에 의해 설정되는 특정 클록 위상들 동안, ON 상태와 OFF 상태 사이에서, 일부는 동시에 일부는 서로 다른 시간에 전환된다.
전압 조정기(1102)의 모든 구성들에서, 제어기(1202)는, 공지의 방식으로 벅 모드, 부스트 모드 또는 벅-부스트 모드에 따라 스위치들(SA 내지 SD)의 작동 동안 필요한 클록 위상 또는 데드 타임을 통합하는 방식으로 모든 스위치들(SA 내지 SD)의 전환을 시퀀싱한다.
도 11의 스위치드-커패시터 전력 변환기(1100)의 작동 상태를 나타내는 정보에 기초하여, 제어기(1202)는 스위치들(SA 내지 SD)의 듀티 사이클을 제어하고 이에 따라 전압 조정기(1102)의 출력 전압을 조정하기 위해 제어 신호들을 전송한다. 이와 같이, 입력-신호 경로(110)에 대한 신호들, 클록 신호(CLK), 및/또는 제어기(104)에 대한 입/출력 신호들(I/O)과 같은 수신된 신호들의 일부 또는 전부를 사용하여 피드백 루프를 정의한다.
이점들
본 명세서에서 설명되는 방법들 및 장치들은 스위치드-커패시터 전력 변환기가 차지 펌프 커패시터들(Cx) 및 출력 커패시터(COUT) 양쪽 모두의 초기 전압 상태들을 포함하는 다양한 기동 시나리오들로부터 로버스트하게 기동하며, 또한 상당히 빠른 기동 시간 내에 그렇게 할 수 있도록 설계된다.
다수의 상기한 솔루션들이 함께 사용될 수 있음이 당업자에게는 명백할 것이다. 예를 들어, 셧다운 동안 차지 펌프 커패시터 완전 방전의 방지를 위해 본 명세서에 설명된 회로들 및 방법들은, 기동 이전의 차지 펌프 커패시터들의 리밸런싱을 위해서 본 명세서에 설명된 회로들 및 방법들과 결합될 수 있다.
방법들
본 발명의 또 다른 양태는 스위치드-커패시터 전력 변환기의 셧다운 상태 동안 차지 펌프 커패시터 완전 방전을 방지하는 방법들을 포함한다. 예를 들어, 도 13은 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 차지 펌프 커패시터들 및 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기의 셧다운 상태 동안 차지 펌프 커패시터 완전 방전을 방지하는 제 1 방법을 나타내는 프로세스 흐름도(1300)이다. 이 방법은 셧다운 상태 동안 복수의 로우-사이드 위상 스위치들이 닫힌 상태를 유지하는 단계를 포함한다(블록 1302).
도 14는 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 차지 펌프 커패시터들 및 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기에서 차지 펌프 커패시터 완전 방전을 방지하고/하거나, 돌입 전류를 최소화하는 제 2 방법을 나타내는 프로세스 흐름도이다. 이 방법은 각각의 풀다운 장치를, 복수의 로우-사이드 위상 스위치들 중 하나 이상과 병렬로 커플링하는 단계(블록 1402), 및 전력 변환기의 적어도 하나의 선택된 상태 동안 차지 펌프 커패시터들의 완전 방전을 방지하고/하거나 돌입 전류를 최소화하도록 각각의 풀다운 장치를 구성하는 단계(블록 1404)를 포함한다.
상기 방법의 추가 양태들은 다음 중 하나 이상을 포함할 수 있다: 복수의 풀다운 장치들 중 적어도 하나는 저항기이고; 복수의 풀다운 장치들 중 적어도 하나는 트랜지스터 기반 장치이고, 전력 변환기의 적어도 하나의 선택된 상태 동안 적어도 부분적으로 도통되고(conductive) 전력 변환기의 적어도 하나의 다른 상태에서는 본질적으로 비-도통되도록 트랜지스터 기반 장치를 구성하는 단계를 더 포함하며; 및/또는 복수의 풀다운 장치들 중 적어도 하나는 저항기 또는 트랜지스터 기반 전류 싱크와 직렬로 연결된 트랜지스터 기반 스위치를 포함하는 스위치드 풀다운 장치이다.
본 발명의 다른 양태는 스위치드-커패시터 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하고/하거나 이러한 차지 펌프 커패시터들에 대한 돌입 전류를 제한하고/하거나 차지 펌프 스위치들의 오버-스트레스를 방지하는 기동 방법들을 포함한다.
다른 예로서, 도 15는 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 각각 연결되는 복수의 차지 펌프 커패시터들을 갖는 스위치드-커패시터 전력 변환기 내에서 돌입 전류를 제한하고/하거나 스위치 오버-스트레스를 방지하는 제 1 기동 방법을 나타내는 프로세스 흐름도(1500)이다. 이 방법은 제 1 선택된 시간 지속 기간 및/또는 제 1 스위칭 사이클들의 수 동안 및/또는 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 1 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지, 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계(블록 1502)를 포함한다.
또 다른 예로서, 도 16은 복수의 차지 펌프 커패시터들을 갖는 스위치드-커패시터 전력 변환기 내에서 돌입 전류를 제한하고/하거나 스위치 오버-스트레스를 방지하는 제 2 기동 방법을 나타내는 프로세스 흐름도(1600)이며, 여기서 전력 변환기는 제 1 전압원과 제 2 전압원 사이에 커플링되도록 구성된다. 이 방법은 다음을 포함한다: 기동 작동 모드에서, 전력 변환기로부터 제 2 전압원을 연결 해제하고, 스텝-다운 전압 변환 모드에서 복수의 차지 펌프 커패시터들이 제 1 전압원으로부터 원하는 전압으로 충전될 때까지 전력 변환기를 작동시키는 단계(블록 1602); 및 그 후에 제 2 전압원을 전력 변환기에 연결하고 스텝-다운 전압 변환 모드에서 전력 변환기의 작동을 활성화하는 단계(블록 1604).
또 다른 예로서, 도 17은 복수의 차지 펌프 커패시터들을 갖는 스위치드-커패시터 전력 변환기 내에서 돌입 전류를 제한하고/하거나 스위치 오버-스트레스를 방지하는 제 3 기동 방법을 나타내는 프로세스 흐름도(1700)이며, 여기서 전력 변환기는 제 1 전압원과 제 2 전압원 사이에서 커플링되도록 구성된다. 이 방법은 다음을 포함한다: 기동 작동 모드에서, 전력 변환기로부터 제 1 전압원을 연결 해제하고, 복수의 차지 펌프 커패시터들이 제 2 전압원으로부터 원하는 전압으로 충전될 때까지 역전된, 스텝-업 전압 변환 모드에서 전력 변환기를 작동하는 단계(블록 1702); 및 그 후에 제 1 전압원을 전력 변환기에 연결하고, 스텝-다운 전압 변환 모드에서 전력 변환기의 작동을 활성화하는 단계(블록 1704).
또 다른 예로서, 도 18은 스위치드-커패시터 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 제 1 기동 방법을 나타내는 프로세스 흐름도(1800)이다. 이 방법은 다음을 포함한다: n개의 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 차지 펌프 커패시터들의 쌍들을 연결하며, 각 직렬 연결된 스위치(Sx)는 대응하는 보조 스위치/경로(SxA)를 갖는 단계(블록 1802); 제 1 및 제 2 하이-사이드 위상 스위치들을 적어도 하나의 각각의 차지 펌프 커패시터에 커플링하는 단계(블록 1804); 제 1 및 제 2 로우-사이드 위상 스위치들을 적어도 하나의 각각의 차지 펌프 커패시터에 커플링하며, 각 로우-사이드 위상 스위치는 대응하는 보조 스위치/경로를 갖는 단계(블록 1806); 제 1 및 제 2 하이-사이드 위상 스위치들 및 n개의 직렬 연결된 스위치들 (Sx) 및 대응하는 보조 스위치들/경로들을 열면서 제 1 시간 기간 동안 제 1 및 제 2 로우-사이드 위상 스위치들의 보조 스위치들/경로들을 닫힌 상태로 유지하여 전력 변환기의 적어도 하나의 선택된 상태 동안 차지 펌프 커패시터들의 완전 방전을 방지함으로써 복수의 차지 펌프 커패시터들에 대한 돌입 전류를 제한하는 단계(블록 1808); 및 제 1 및 제 2 로우-사이드 위상 스위치들을 닫고, 선택적으로 제 1 및 제 2 로우-사이드 위상 스위치들의 보조 스위치들/경로들을 열고, 제 1 및 제 2 하이-사이드 위상 스위치들을 열린 상태로 유지하고, n개의 직렬 연결된 스위치들(Sx)을 열린 상태로 유지하고, n개의 직렬 연결된 스위치들(Sx)의 m개의 보조 스위치들/경로들을 닫고(여기서 m은 n보다 작음), 그 후에 하나 이상의 시간 기간에 걸쳐 n개의 직렬 연결된 스위치들(Sx)의 m개의 보조 스위치들/경로들 중 하나 이상을 점진적으로 여는 것에 의하여 제 1 시간 기간 이후에 복수의 차지 펌프 커패시터들 사이의 전압을 밸런싱하는 단계(블록 1810).
상기 방법의 추가적인 양태들은 다음 중 하나 이상을 포함할 수 있다: n개의 직렬 연결된 스위치들(Sx)의 m개의 보조 스위치들/경로들 중 적어도 일부를 역방향 순서(reverse order)로 점진적으로 여는 단계; 또는 n개의 직렬 연결된 스위치들(Sx)의 m개의 보조 스위치들/경로들 중 적어도 일부를 순방향 순서(forward order)로 점진적으로 여는 단계.
상기 방법의 추가 양태들은 다음 중 하나 이상을 포함할 수 있다: 복수의 직렬 연결된 스위치들(Sx) 중 적어도 일부는 대응하는 스위치(Sx)보다 더 높은 ON 저항(RON)을 갖는 대응하는 보조 스위치/경로(SxA)를 포함하고, 대응하는 스위치들(Sx) 대신에 보조 스위치들/경로들(SxA)을 사용함으로써 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계를 더 포함하며; 복수의 직렬 연결된 스위치들(Sx) 각각은 FET의 ON 저항(RON)을 제어하는 게이트를 갖는 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트 구동 전압원에 커플링된 게이트를 갖도록 구성되며, FET들의 각 게이트에 대한 게이트 구동 전압을 감소시켜 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계를 더 포함하고; 및/또는 제 2 선택된 시간 지속 기간 및/또는 제 2 스위칭 사이클들의 수 동안 및/또는 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 2 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지 스위치들(Sx)의 스위칭 주파수를 증가시키는 단계.
도 19는 스위치드-커패시터 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 제 2 방법을 나타내는 프로세스 흐름도(1900)이며, 여기서 각 차지 펌프 커패시터는 스택-노드에서 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 연결된다. 이 방법은 다음을 포함한다: 변환기의 출력 전압을 감지하고 출력 전압을 나타내는 신호를 생성하는 단계(블록 1902); 및 출력 전압을 나타내는 생성 신호의 함수로서 변환기의 출력 전압의 대응하는 배수로 각 차지 펌프 커패시터를 충전 또는 방전하는 단계(블록 1904).
상기 방법의 추가적인 양태들은 다음 중 하나 이상을 포함할 수 있다: 사전-스위칭 기간 동안 저항 경로를 통해 복수의 차지 펌프 커패시터들을 회로 접지에 선택적으로 연결하는 단계; 사전-스위칭 기간 이후에 복수의 차지 펌프 커패시터들을 회로 접지에 선택적으로 연결하는 단계; 출력 전압을 나타내는 생성 신호의 함수로서 기준 전류를 생성하고, 기준 전류에 응답하여 대응하는 출력 전압의 배수를 각 스택-노드에 제공하는 단계; 변환기의 출력 전압을 감지하는 것은 증폭기 회로를 변환기의 출력 전압에 커플링하는 것을 포함하며, 출력 전압을 나타내는 생성 신호의 함수로서 기준 전류를 생성하고, 출력 전압이 기준 전류에 대한 적절한 값을 생성하기에 불충분할 경우 오프셋 전류를 비교기에 제공하는(또는 비교기 내에 오프셋을 삽입하는) 단계를 더 포함하고; 여기서 각 차지 펌프 커패시터를 충전 또는 방전하는 것은 복수의 리밸런싱 드라이버들을 통해 이루어질 수 있고, 각 리밸런싱 드라이버는 대응하는 스택-노드에, 그리고 출력 전압을 나타내는 생성 신호로부터 유도되는 전압에 커플링되고, 대응하는 스택-노드로의 충전 경로 및/또는 대응하는 스택-노드에서 변환기 또는 회로 접지의 출력 전압 중 하나로의 방전 경로를 제공하도록 구성된다.
제조 기술들 및 옵션들
본 개시에서 사용된 용어 "MOSFET"은 그 전압이 트랜지스터의 도전성을 결정하는 절연 게이트를 갖는 임의의 전계 효과 트랜지스터(FET)를 포함하고, 금속 또는 금속 유사체, 절연체, 및/또는 반도체 구조를 갖는 절연된 게이트를 포함한다. "금속" 또는 "금속 유사체"라는 용어는 (알루미늄, 구리 또는 다른 금속, 또는 고도로 도핑된 폴리실리콘, 그래핀 또는 다른 전기 도전체와 같은) 적어도 하나의 전기 전도성 재료를 포함하고, "절연체"는 (실리콘 산화물 또는 다른 유전 재료와 같은) 적어도 하나의 절연 재료를 포함하고, "반도체"는 적어도 하나의 반도체 재료를 포함한다.
본 개시에서 사용되는, "무선 주파수"(RF)라는 용어는 약 3 kHz 내지 약 300 GHz 범위의 진동 레이트를 지칭한다. 이러한 용어는 또한 무선 통신 시스템에서 사용되는 주파수를 포함한다. RF 주파수는 전자파 또는 회로의 교류 전압 또는 전류의 주파수일 수 있다.
본 발명의 다양한 실시예는 광범위하게 다양한 사양을 충족하도록 구현될 수 있다. 위에서 달리 언급하지 않는 한, 적절한 구성 요소 값의 선택은 설계적인 선택의 문제이다. 본 발명의 다양한 실시예는 임의의 적절한 집적 회로(IC) 기술(MOSFET 구조를 포함하지만 이에 제한되지 않음), 또는 하이브리드 또는 이산 회로 형태로 구현될 수 있다. 집적 회로 실시예는 표준 벌크 실리콘, SOI(silicon-on-insulator) 및 SOS(silicon-on-sapphire)를 포함하지만 이에 제한되지 않는 임의의 적절한 기판 및 프로세스를 사용하여 제조될 수 있다. 위에서 달리 언급하지 않는 한, 본 발명의 실시예는 바이폴라, LDMOS, BCD, GaAs HBT, GaN HEMT, GaAs pHEMT, 및 MESFET 기술과 같은 다른 트랜지스터 기술로 구현될 수 있다. 그러나, 본 발명의 실시예는 SOI 또는 SOS 기반 프로세스를 사용하여 제조될 때 또는 유사한 특성을 갖는 프로세스로 제조될 때 특히 유용하다. SOI 또는 SOS 프로세스를 사용하여 CMOS로 제조하면 전력 소모가 적고 FET 적층으로 인해 동작 중 고전력 신호를 견딜 수 있는 능력, 우수한 선형성 및 고주파수 동작(즉, 50 GHz까지 그리고 이를 초과하는 무선 주파수)을 갖는 회로를 가능하게 한다. 모놀리식 IC 구현은 일반적으로 신중한 설계를 통해 기생 커패시턴스가 낮게 유지할 수 있기 때문에(또는 최소한으로, 모든 유닛에 걸쳐 균일하게 유지되어 보상될 수 있게 함) 특히 유용하다.
특정 사양 및/또는 구현 기술(예를 들어, NMOS, PMOS 또는 CMOS, 향상 모드 또는 공핍 모드 트랜지스터 디바이스)에 따라 전압 레벨이 조정되고/조정되거나 전압 및/또는 논리 신호 극성이 반전될 수 있다. 구성 요소 전압, 전류 및 전력 처리 능력은 필요에 따라 예를 들어, 디바이스 크기를 조정하고, 더 큰 전압을 견디도록 구성 요소(특히 FET)를 직렬로 "적층"하고/하거나 더 큰 전류를 처리하기 위해 복수의 구성 요소를 병렬로 사용하여 구성될 수 있다. 개시된 회로의 능력을 향상시키기 위해 및/또는 개시된 회로의 기능을 크게 변경하지 않고 추가 기능을 제공하기 위해 추가 회로 구성 요소가 추가될 수 있다.
본 발명에 따른 회로 및 장치는 단독으로 또는 다른 구성 요소, 회로 및 장치와 조합하여 사용될 수 있다. 본 발명의 실시예는 처리, 제조 및/또는 개선된 성능을 위해 IC 패키지 및/또는 모듈에 포함될 수 있는 집적 회로(IC)로서 제조될 수 있다. 특히, 본 발명의 IC 실시예는 그러한 IC 중 하나 이상이 다른 회로 블록(예를 들어, 필터, 수동 부품 및 가능하게는 추가 IC)과 하나의 패키지로 결합되는 모듈에서 종종 사용된다. 그 후에 IC 및/또는 모듈은 일반적으로 인쇄 회로 기판에서 다른 구성 요소와 결합되어 휴대 전화, 랩톱 컴퓨터 또는 전자 태블릿과 같은 최종 제품을 형성하거나, 또는 차량, 테스트 장비, 의료 기기 등과 같은 다양한 제품에 사용될 수 있는 상위 모듈을 형성한다. 모듈 및 어셈블리의 다양한 구성을 통해, 이러한 IC는 일반적으로 통신 모드, 종종 무선 통신을 가능하게 한다.
결론
본 발명의 다수의 실시예가 설명되었다. 본 발명의 사상 및 범위를 벗어나지 않고 다양한 수정이 이루어질 수 있음을 이해해야 한다. 예를 들어, 상술한 단계 중 일부는 순서 독립적일 수 있으므로, 설명된 것과 다른 순서로 수행될 수 있다. 또한, 상술한 단계 중 일부는 선택적일 수 있다. 위에서 식별된 방법과 관련하여 설명된 다양한 활동은 반복적, 직렬 또는 병렬 방식으로 실행될 수 있다.
상술한 설명은 이하의 청구항에 의해 정의되는 본 발명의 범위를 제한하려는 것이 아니라 예시하기 위한 것이며, 다른 실시예가 청구항의 범위 내에 있음을 이해해야 한다. 특히, 본 발명의 범위는 이하의 청구항에 기재된 하나 이상의 프로세스, 기계, 제조, 또는 물질의 조성의 임의의 그리고 모든 가능한 조합을 포함한다. (청구항 요소에 대한 괄호 안의 레이블은 이러한 요소를 쉽게 참조하기 위한 것으로, 그 자체로 요소의 특정의 요구되는 순서 또는 열거를 나타내지 않으며; 또한 이러한 레이블은 충돌하는 레이블링 시퀀스를 시작하는 것으로 간주되지 않는 추가 요소에 대한 참조로서 종속 청구항에서 재사용될 수 있음).

Claims (47)

  1. 스위치드-커패시터 전력 변환기로서,
    (a) 복수의 차지 펌프 커패시터들을 갖는 차지 펌프;
    (b) 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 로우-사이드(low-side) 위상 스위치들; 및
    (c) 상기 복수의 로우-사이드 위상 스위치들에 커플링되는 제어기;를 포함하며,
    상기 제어기는 셧다운 상태 동안 상기 복수의 로우-사이드 위상 스위치들을 닫힌 상태로 유지함으로써 상기 변환기의 상기 셧다운 상태 동안 상기 차지 펌프 커패시터들의 완전 방전을 방지하도록 구성되는, 스위치드-커패시터 전력 변환기.
  2. 스위치드-커패시터 전력 변환기로서,
    (a) 복수의 차지 펌프 커패시터들을 갖는 차지 펌프;
    (b) 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 로우-사이드 위상 스위치들; 및
    (c) 상기 복수의 로우-사이드 위상 스위치들 각각과 병렬로 커플링되는 복수의 풀다운 장치(pulldown device)들;을 포함하며,
    상기 복수의 풀다운 장치들은 상기 전력 변환기의 셧다운 상태 동안 상기 차지 펌프 커패시터들의 완전 방전을 방지하도록 구성되는, 스위치드-커패시터 전력 변환기.
  3. 제 2 항에 있어서,
    제 1 및 제 2 풀다운 장치들 중 적어도 하나는 저항기인, 스위치드-커패시터 전력 변환기.
  4. 제 2 항에 있어서,
    제 1 및 제 2 풀다운 장치들 중 적어도 하나는 상기 전력 변환기의 상기 셧다운 상태 동안 적어도 부분적으로 도통되고, 다른 시간들에서는 본질적으로 비-도통되도록 구성되는 트랜지스터 기반 장치인, 스위치드-커패시터 전력 변환기.
  5. 제 2 항에 있어서,
    제 1 및 제 2 풀다운 장치들 중 적어도 하나는 저항기와 직렬로 연결된 트랜지스터 기반 스위치를 포함하는 스위치드 풀다운 장치인, 스위치드-커패시터 전력 변환기.
  6. 제 2 항에 있어서,
    제 1 및 제 2 풀다운 장치들 중 적어도 하나는 전류 싱크(current sink)를 포함하는, 스위치드-커패시터 전력 변환기.
  7. 스위치드-커패시터 전력 변환기로서,
    (a) 제 1 및 제 2 입력 단자들, 제 1 및 제 2 출력 단자들;
    (b) 상기 제 1 입력 단자와 상기 제 1 출력 단자 사이에 연결된 복수의 직렬 연결된 스위치들(S1-Sn) - 각각의 직렬 연결된 스위치는 대응하는 보조 스위치/경로(SxA)를 가짐 -;
    (c) 상기 복수의 직렬 연결된 스위치들의 대응하는 인접 쌍들 사이에 각각 연결된 복수의 차지 펌프 커패시터들;
    (d) 상기 제 1 출력 단자와 적어도 하나의 각각의 차지 펌프 커패시터 사이에 각각 커플링되는 제 1 및 제 2 하이-사이드(high-side) 위상 스위치들 - 각각의 하이-사이드 위상 스위치는 선택적으로 대응하는 보조 스위치/경로를 가짐 -;
    (e) 상기 제 2 출력 단자와 적어도 하나의 각각의 차지 펌프 커패시터 사이에 각각 커플링되는 제 1 및 제 2 로우-사이드 위상 스위치들 - 각각의 로우-사이드 위상 스위치는 대응하는 보조 스위치/경로를 가짐 -;
    (f) 상기 복수의 직렬 연결된 스위치들, 상기 제 1 및 제 2 하이-사이드 위상 스위치들, 상기 제 1 및 제 2 로우-사이드 위상 스위치들, 및 상기 보조 스위치들/경로들에 커플링되는 제어기;를 포함하며,
    상기 제어기는 상기 제 1 및 제 2 하이-사이드 위상 스위치들 및 대응하는 보조 스위치들/경로들 그리고 상기 복수의 직렬 연결된 스위치들(S1-Sn) 및 대응하는 보조 스위치들/경로들을 열면서 상기 제 1 및 제 2 로우-사이드 위상 스위치들의 상기 보조 스위치들/경로들을 제 1 시간 기간 동안 닫힌 상태로 유지함으로써 상기 전력 변환기의 기동 상태의 상기 제 1 시간 기간 동안 상기 차지 펌프 커패시터들의 완전 방전을 방지하도록 구성되고,
    상기 제어기는, 상기 제 1 및 제 2 로우-사이드 위상 스위치들을 닫고, 선택적으로 상기 제 1 및 제 2 로우-사이드 위상 스위치들의 상기 보조 스위치들/경로들을 열고, 상기 제 1 및 제 2 하이-사이드 위상 스위치들을 열린 상태로 유지하고, 상기 복수의 직렬 연결된 스위치들(S1-Sn)을 열린 상태로 유지하고, 상기 직렬 연결된 스위치들(S1-Sn)의 m개의 상기 보조 스위치들/경로들을 닫고(여기서 m은 n보다 작음), 그 후에 하나 이상의 시간 기간에 걸쳐 상기 직렬 연결된 스위치들(S1-Sn)의 상기 m개의 보조 스위치들/경로들 중 하나 이상을 점진적으로 여는 것에 의하여 상기 제 1 시간 기간 이후에 상기 복수의 차지 펌프 커패시터들 사이의 전압을 밸런싱하도록 구성되는, 스위치드-커패시터 전력 변환기.
  8. 제 7 항에 있어서,
    상기 직렬 연결된 스위치들(S1-Sn)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부는 상기 제 1 입력 단자에 대해 역방향 순서로 점진적으로 열리게 되는, 스위치드-커패시터 전력 변환기.
  9. 제 7 항에 있어서,
    상기 직렬 연결된 스위치들(S1-Sn)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부는 상기 제 1 입력 단자에 대해 순방향 순서로 점진적으로 열리게 되는, 스위치드-커패시터 전력 변환기.
  10. 제 7 항에 있어서,
    상기 직렬 연결된 스위치들(S1-Sn)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부는 측정된 스택-노드(stack-node) 전압의 함수로서 열리게 되는, 스위치드-커패시터 전력 변환기.
  11. 스위치드-커패시터 전력 변환기로서,
    (a) 제 1 및 제 2 입력 단자들, 그리고 제 1 및 제 2 출력 단자들;
    (b) 상기 제 1 입력 단자와 상기 제 1 출력 단자 사이에 연결되는 복수의 직렬 연결된 스위치들(Sx);
    (c) 상기 복수의 직렬 연결된 스위치들의 대응하는 인접 쌍들 사이에 각각 연결되는 복수의 차지 펌프 커패시터들; 및
    (d) 상기 복수의 직렬 연결된 스위치들에 커플링되는 제어기를 포함하며,
    상기 제어기는 제 1 선택된 시간 지속 기간 및/또는 제 1 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 1 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지, 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시킴으로써 상기 복수의 차지 펌프 커패시터들 사이의 전하 전송 레이트를 감소시키도록 구성되는, 스위치드-커패시터 전력 변환기.
  12. 제 11 항에 있어서,
    상기 직렬 연결된 복수의 스위치들(Sx) 중 적어도 일부는 상기 대응하는 스위치(Sx)보다 높은 ON 저항(RON)을 갖는 대응하는 보조 스위치/경로(SxA)를 포함하고, 상기 제어기는 상기 대응하는 스위치들(Sx) 대신에 상기 보조 스위치들/경로들(SxA)을 사용함으로써 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키도록 구성되는, 스위치드-커패시터 전력 변환기.
  13. 제 12 항에 있어서,
    상기 복수의 직렬 연결된 스위치들(Sx)은 선택된 주파수에서 스위칭되고, 상기 제어기는 제 2 선택된 시간 지속 기간 및/또는 제 2 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 2 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지 스위칭 주파수를 증가시키도록 더 구성되는, 스위치드-커패시터 전력 변환기.
  14. 제 11 항에 있어서,
    상기 복수의 직렬 연결된 스위치들(Sx) 각각은 FET(field-effect transistor)의 ON 저항(RON)을 제어하는 게이트를 갖는 상기 FET를 포함하고, 각각의 FET는 게이트 구동 전압원에 커플링된 게이트를 갖도록 구성되며, 상기 제어기는 상기 FET들의 각 게이트들에 대한 게이트 구동 전압을 감소시킴으로써 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키도록 구성되는, 스위치드-커패시터 전력 변환기.
  15. 제 14 항에 있어서,
    상기 복수의 직렬 연결된 스위치들(Sx)은 선택된 주파수에서 스위칭되고, 상기 제어기는 제 2 선택된 시간 지속 기간 및/또는 제 2 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 2 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지 스위칭 주파수를 증가시키도록 더 구성되는, 스위치드-커패시터 전력 변환기.
  16. 스위치드-커패시터 전력 변환기로서,
    (a) 제 1 및 제 2 입력 단자들, 그리고 제 1 및 제 2 출력 단자들;
    (b) 상기 제 1 입력 단자에 커플링되며 제 1 전압원에 커플링되도록 구성되는 연결 해제 스위치;
    (c) 상기 제 1 및 제 2 출력 단자들에 커플링되는 제 2 전압원 - 상기 제 2 전압원 양단의 전압은 제 1 전압원 양단의 전압보다 작음 -;
    (d) 상기 제 1 및 제 2 입력 단자들과 상기 제 1 및 제 2 출력 단자들 사이에 커플링되며, 복수의 차지 펌프 커패시터들을 포함하고, 스텝-다운(step-down) 전압 변환 모드 또는 스텝-업(step-up) 전압 변환 모드가 가능한 차지 펌프;
    (e) 상기 연결 해제 스위치에 커플링되는 제어기;를 포함하며,
    상기 제어기는 기동 작동 모드에서 상기 연결 해제 스위치를 열고, 이에 의해 상기 복수의 차지 펌프 커패시터들이 원하는 전압으로 충전될 때까지 상기 차지 펌프로부터 상기 제 1 전압원을 연결 해제하고 상기 스텝-업 전압 변환 모드에서 상기 차지 펌프의 작동을 활성화하며, 그 후에, 상기 연결 해제 스위치를 닫고, 이에 의해 상기 제 1 전압원을 상기 차지 펌프에 연결하고 상기 스텝-다운 전압 변환 모드에서 상기 차지 펌프의 작동을 활성화하도록 구성되는, 스위치드-커패시터 전력 변환기.
  17. 제 16 항에 있어서,
    상기 제어기는 상기 차지 펌프에 대한 너무 큰 전류 돌입을 방지하기 위해 상기 연결 해제 스위치를 점진적 방식으로 닫도록 구성되는, 스위치드-커패시터 전력 변환기.
  18. 스위치드-커패시터 전력 변환기로서,
    (a) 제 1 및 제 2 입력 단자들 그리고 제 1 및 제 2 출력 단자들 - 상기 제 1 및 제 2 입력 단자들은 제 1 전압원에 커플링됨 -;
    (b) 상기 제 1 출력 단자에 커플링되며 제 2 전압원에 커플링되도록 구성되는 연결 해제 스위치;
    (c) 상기 제 1 및 제 2 입력 단자들과 상기 제 1 및 제 2 출력 단자들 사이에 커플링되며, 복수의 차지 펌프 커패시터들을 포함하는 차지 펌프;
    (d) 상기 연결 해제 스위치에 커플링되는 제어기;를 포함하며,
    상기 제어기는 기동 작동 모드에서 상기 연결 해제 스위치를 열고, 이에 의해 상기 복수의 차지 펌프 커패시터들이 상기 제 1 전압원으로부터 원하는 전압 레벨로 충전될 때까지 상기 차지 펌프로부터 상기 제 2 전압원을 연결 해제하고, 그 후에, 상기 연결 해제 스위치를 닫고, 이에 의해 상기 제 2 전압원을 상기 차지 펌프에 연결하고 상기 차지 펌프의 작동을 활성화하도록 구성되는, 스위치드-커패시터 전력 변환기.
  19. 제 18 항에 있어서,
    상기 제어기는 상기 차지 펌프에 대한 너무 큰 전류 돌입을 방지하기 위해 상기 연결 해제 스위치를 점진적 방식으로 닫도록 구성되는, 스위치드-커패시터 전력 변환기.
  20. 스위치드-커패시터 전력 변환기로서,
    (a) 제 1 및 제 2 입력 단자들 그리고 제 1 및 제 2 출력 단자들 - 상기 제 1 및 제 2 입력 단자들은 제 1 전압원에 커플링됨 -;
    (b) 상기 제 1 및 제 2 출력 단자들에 커플링되며 제 2 전압원에 커플링되도록 구성되는 조정기 회로;
    (c) 상기 제 1 및 제 2 입력 단자들과 상기 제 1 및 제 2 출력 단자들 사이에 커플링되며, 복수의 차지 펌프 커패시터들을 포함하는 차지 펌프;
    (d) 상기 조정기 회로에 커플링되는 제어기;를 포함하며,
    상기 제어기는 기동 작동 모드에서 상기 조정기 회로를 비활성화하고, 이에 의해 상기 복수의 차지 펌프 커패시터들이 상기 제 1 전압원으로부터 원하는 전압 레벨로 충전될 때까지 상기 차지 펌프로부터 상기 제 2 전압원을 연결 해제하고, 그 후에, 상기 조정기 회로를 활성화하고, 이에 의해 상기 제 2 전압원을 상기 차지 펌프에 연결하도록 구성되는, 스위치드-커패시터 전력 변환기.
  21. (1) 제 1 입력 단자와 제 1 출력 단자 사이에 연결되는 복수의 직렬 연결된 스위치들 및 (2) 각각의 차지 범프 커패시터가 상기 복수의 직렬 연결된 스위치들의 대응하는 인접 쌍들 사이에서 스택-노드에 연결된, 복수의 차지 펌프 커패시터들을 갖는 스위치드-커패시터 전력 변환기에서 차지 펌프 커패시터들을 리밸런싱(rebalancing)하도록 구성되는 회로로서,
    (a) 상기 전력 변환기의 출력 전압에 커플링되며 상기 출력 전압을 나타내는 신호를 생성하도록 구성되는 전압 감지 회로(voltage sensing circuit); 및
    (b) 상기 전압 감지 회로 및 각 스택-노드에 커플링되며, 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 상기 전력 변환기의 상기 출력 전압의 배수로 각 차지 펌프 커패시터를 충전 또는 방전하도록 구성되는 밸런스 회로(balance circuit);를 포함하는, 회로.
  22. 제 21 항에 있어서,
    그 각각이 대응하는 차지 펌프 커패시터에 커플링되며 사전-스위칭 기간 동안 저항성 경로를 통해 상기 대응하는 차지 펌프 커패시터를 회로 접지(circuit ground)에 선택적으로 연결하도록 구성되는, 복수의 풀다운 회로(pulldown circuit)들을 더 포함하는, 회로.
  23. 제 21 항에 있어서,
    상기 전압 감지 회로는 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 기준 전류를 생성하며, 상기 밸런스 회로는 상기 기준 전류에 커플링되고 대응하는 스택-노드에 커플링되는 적어도 하나의 미러 레그(mirror leg)를 가지며 또한 상기 기준 전류에 응답하여 상기 전력 변환기의 상기 출력 전압의 대응하는 정상 상태 배수를 상기 대응하는 스택-노드에 제공하도록 구성되는 전류 미러를 더 포함하는, 회로.
  24. 제 21 항에 있어서,
    상기 전압 감지 회로는 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 기준 전류를 생성하며, 상기 전압 감지 회로에 커플링되고 상기 출력 전압이 상기 기준 전류에 대한 적절한 값을 생성하기에 불충분할 때 상기 전압 감지 회로에 오프셋 전류를 제공하도록 구성되는 오프셋 회로를 더 포함하는, 회로.
  25. 제 21 항에 있어서,
    상기 전압 감지 회로는 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 기준 전류를 생성하며, 상기 밸런스 회로는,
    (a) 상기 기준 전류에 커플링되며 상기 기준 전류에 응답하여 복수의 전압들을 제공하도록 구성되는 미러 레그를 갖는 전류 미러 - 각각의 전압은 상기 전력 변환기의 상기 출력 전압의 정상 상태 배수임 -; 및
    (b) 그 각각이 대응하는 스택-노드에, 그리고 상기 전력 변환기의 상기 출력 전압을 나타내는 상기 생성된 신호로부터 유도되는 전압에 커플링되고, 그 각각이 상기 미러 레그에 의해 제공되는 대응하는 전압에 커플링되어 상기 대응하는 전압에 의해 제어됨으로서, 상기 미러 레그에 의해 제공되는 상기 대응하는 전압에 비례하는 상기 대응하는 스택-노드로의 충전 경로 및/또는 상기 대응하는 스택-노드로부터 상기 전력 변환기의 상기 출력 전압 또는 회로 접지 중 하나로의 방전 경로를 선택적으로 제공하는, 복수의 리밸런싱 드라이버들;을 더 포함하는, 회로.
  26. 복수의 차지 펌프 커패시터들 및 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기의 셧다운 상태 동안 차지 펌프 커패시터 완전 방전을 방지하는 방법으로서, 상기 셧다운 상태 동안 상기 복수의 로우-사이드 위상 스위치들을 닫힌 상태로 유지하는 단계를 포함하는, 방법.
  27. 복수의 차지 펌프 커패시터들 및 적어도 하나의 각각의 차지 펌프 커패시터에 각각 커플링되는 복수의 로우-사이드 위상 스위치들을 갖는 스위치드-커패시터 전력 변환기에서 차지 펌프 커패시터 완전 방전을 방지하고/하거나 돌입 전류를 최소화하는 방법으로서,
    (a) 각각의 풀다운 장치를 상기 복수의 로우-사이드 위상 스위치들 중 하나 이상과 병렬로 커플링하는 단계; 및
    (b) 상기 차지 펌프 커패시터들의 완전 방전을 방지하고 및/또는 상기 전력 변환기의 적어도 하나의 선택된 상태 동안 돌입 전류를 최소화하도록 각각의 풀다운 장치를 구성하는 단계;를 포함하는, 방법.
  28. 제 27 항에 있어서,
    상기 복수의 풀다운 장치들 중 적어도 하나는 저항기인, 방법.
  29. 제 27 항에 있어서,
    상기 복수의 풀다운 장치들 중 적어도 하나는 트랜지스터 기반 장치이며, 상기 방법은 상기 전력 변환기의 상기 적어도 하나의 선택된 상태 동안 적어도 부분적으로 도통되고, 상기 전력 변환기의 적어도 하나의 다른 상태에서는 본질적으로 비-도통되도록 상기 트랜지스터 기반 장치를 구성하는 단계를 더 포함하는, 방법.
  30. 제 27 항에 있어서,
    상기 복수의 풀다운 장치들 중 적어도 하나는 저항기와 직렬로 연결된 트랜지스터 기반 스위치를 포함하는 스위치드 풀다운 장치인, 방법.
  31. 제 27 항에 있어서,
    제 1 및 제 2 풀다운 장치들 중 적어도 하나는 전류 싱크를 포함하는, 방법.
  32. 복수의 차지 펌프 커패시터들에 대한 돌입 전류를 제한하고/하거나 스위치드-커패시터 전력 변환기에서 오버-스트레스(over-stress)를 방지하는 방법으로서,
    (a) n개의 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 상기 차지 펌프 커패시터들의 쌍들을 연결하는 단계 - 각각의 직렬 연결된 스위치(Sx)는 대응하는 보조 스위치/경로(SxA)를 가짐 -;
    (b) 제 1 및 제 2 하이-사이드 위상 스위치들을 적어도 하나의 각각의 차지 펌프 커패시터에 커플링하는 단계;
    (c) 제 1 및 제 2 로우-사이드 위상 스위치들을 적어도 하나의 각각의 차지 펌프 커패시터에 커플링하는 단계 - 각각의 로우-사이드 위상 스위치는 대응하는 보조 스위치/경로를 가짐 -;
    (d) 상기 제 1 및 제 2 하이-사이드 위상 스위치들 및 상기 n개의 직렬 연결된 스위치들(Sx) 및 대응하는 보조 스위치들/경로들을 열면서 상기 제 1 및 제 2 로우-사이드 위상 스위치들의 상기 보조 스위치들/경로들을 제 1 시간 기간 동안 닫힌 상태로 유지함으로써 상기 전력 변환기의 적어도 하나의 선택된 상태 동안 상기 차지 펌프 커패시터들의 완전 방전을 방지하는 것에 의해 상기 복수의 차지 펌프 커패시터들에 대한 돌입 전류를 제한하는 단계; 및
    상기 제 1 및 제 2 로우-사이드 위상 스위치들을 닫고, 선택적으로 상기 제 1 및 제 2 로우-사이드 위상 스위치들의 상기 보조 스위치들/경로들을 열고, 상기 제 1 및 제 2 하이-사이드 위상 스위치들을 열린 상태로 유지하고, 상기 n개의 직렬 연결된 스위치들(Sx)을 열린 상태로 유지하고, 상기 n개의 직렬 연결된 스위치들(Sx)의 m개의 상기 보조 스위치들/경로들을 닫고(여기서 m은 n보다 작음), 그 후에 하나 이상의 시간 기간에 걸쳐 상기 n개의 직렬 연결된 스위치들(Sx)의 상기 m개의 보조 스위치들/경로들 중 하나 이상을 점진적으로 여는 것에 의하여 상기 제 1 시간 기간 이후에 상기 복수의 차지 펌프 커패시터들 사이의 전압을 밸런싱하는 단계;를 포함하는, 방법.
  33. 제 32 항에 있어서,
    상기 n개의 직렬 연결된 스위치들(Sx)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부를 역방향 순서로 점진적으로 여는 단계를 더 포함하는, 방법.
  34. 제 32 항에 있어서,
    상기 n개의 직렬 연결된 스위치들(Sx)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부를 순방향 순서로 점진적으로 여는 단계를 더 포함하는, 방법.
  35. 제 32 항에 있어서,
    측정된 스택-노드 전압의 함수로서 상기 직렬 연결된 스위치들(S1-Sn)의 상기 m개의 보조 스위치들/경로들 중 적어도 일부를 여는 단계를 더 포함하는, 방법.
  36. 복수의 차지 펌프 커패시터들에 대한 돌입 전류를 제한하고/하거나 스위치드-커패시터 전력 변환기에서 오버-스트레스를 방지하는 방법으로서, 각각의 차지 펌프 커패시터가 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 연결되며, 상기 방법은 제 1 선택된 시간 지속 기간 및/또는 제 1 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 1 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지, 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계를 포함하는, 방법.
  37. 제 36 항에 있어서,
    상기 직렬 연결된 복수의 스위치들(Sx) 중 적어도 일부는 상기 대응하는 스위치(Sx)보다 높은 ON 저항(RON)을 갖는 대응하는 보조 스위치/경로(SxA)를 포함하며, 상기 대응하는 스위치들(Sx) 대신에 상기 보조 스위치들/경로들(SxA)을 사용함으로써 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계를 더 포함하는, 방법.
  38. 제 37 항에 있어서,
    제 2 선택된 시간 지속 기간 및/또는 제 2 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 2 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지 상기 직렬 연결된 스위치들(Sx)의 스위칭 주파수를 증가시키는 단계를 더 포함하는, 방법.
  39. 제 36 항에 있어서,
    상기 복수의 직렬 연결된 스위치들(Sx) 각각은 FET(field-effect transistor)의 ON 저항(RON)을 제어하는 게이트를 갖는 상기 FET를 포함하고, 각각의 FET는 게이트 구동 전압원에 커플링된 게이트를 갖도록 구성되며, 상기 FET들의 각 게이트들에 대한 게이트 구동 전압을 감소시킴으로써 상기 직렬 연결된 스위치들(Sx)의 ON 저항(RON)을 증가시키는 단계를 더 포함하는, 방법.
  40. 제 39 항에 있어서,
    제 2 선택된 시간 지속 기간 및/또는 제 2 스위칭 사이클들의 수 동안 및/또는 상기 복수의 차지 펌프 커패시터들 중 임의의 것의 양단의 제 2 측정 전압이 대응하는 원하는 값 범위 내에 있을 때까지 상기 직렬 연결된 스위치들(Sx)의 스위칭 주파수를 증가시키는 단계를 더 포함하는, 방법.
  41. 스위치드-커패시터 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 방법으로서, 상기 전력 변환기는 제 1 전압원과 제 2 전압원 사이에 커플링되도록 구성되고, 상기 방법은,
    (a) 시동 작동 모드에서, 상기 전력 변환기로부터 상기 제 1 전압원을 연결 해제하고, 상기 복수의 차지 펌프 커패시터들이 상기 제 2 전압원으로부터 원하는 전압으로 충전될 때까지 상기 전력 변환기를 스텝-업 전압 변환 모드에서 작동시키는 단계; 및
    (b) 그 후에 상기 제 1 전압원을 상기 전력 변환기에 연결하고 스텝-다운 전압 변환 모드에서 상기 전력 변환기의 작동을 활성화하는 단계를 포함하는, 방법.
  42. 복수의 차지 펌프 커패시터들에 대한 돌입 전류를 제한하고/하거나 스위치드-커패시터 전력 변환기에서 오버-스트레스를 방지하는 방법으로서, 상기 전력 변환기는 제 1 전압원과 제 2 전압원 사이에 커플링되도록 구성되고, 상기 방법은,
    (a) 시동 작동 모드에서, 상기 전력 변환기로부터 상기 제 2 전압원을 연결 해제하고, 상기 복수의 차지 펌프 커패시터들이 상기 제 1 전압원으로부터 원하는 전압으로 충전될 때까지 상기 전력 변환기를 스텝-다운 전압 변환 모드에서 작동시키는 단계; 및
    (b) 그 후에 상기 제 2 전압원을 상기 전력 변환기에 연결하고 스텝-다운 전압 변환 모드에서 상기 전력 변환기의 작동을 활성화하는 단계;를 포함하는, 방법.
  43. 스위치드-커패시터 전력 변환기에서 복수의 차지 펌프 커패시터들을 리밸런싱하는 방법으로서, 각각의 차지 펌프 커패시터는 스택-노드에서 직렬 연결된 스위치들(Sx)의 대응하는 인접 쌍들 사이에 연결되고, 상기 방법은,
    (a) 상기 전력 변환기의 출력 전압을 감지하고 상기 출력 전압을 나타내는 신호를 생성하는 단계; 및
    (b) 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 상기 전력 변환기의 상기 출력 전압의 대응하는 배수로 각각의 차지 펌프 커패시터를 충전 또는 방전하는 단계;를 포함하는, 방법.
  44. 제 43 항에 있어서,
    사전-스위칭 기간 동안 저항성 경로를 통해 상기 복수의 차지 펌프 커패시터들을 회로 접지에 선택적으로 연결하는 단계를 더 포함하는, 방법.
  45. 제 43 항에 있어서,
    상기 출력 전압을 나타내는 상기 출력 신호의 함수로서 기준 전류를 생성하는 단계 및 상기 기준 전류에 응답하여 상기 전력 변환기의 상기 출력 전압의 대응하는 정상 상태 배수 및 회로 접지에 대한 회로 경로를 각 스택-노드에 제공하는 단계를 더 포함하는, 방법.
  46. 제 43 항에 있어서,
    상기 전력 변환기의 출력 전압을 감지하는 단계는 증폭기 회로를 상기 전력 변환기의 상기 출력 전압에 커플링하는 단계를 포함하며, 상기 출력 전압을 나타내는 상기 생성된 신호의 함수로서 기준 전류를 생성하는 단계, 및 상기 출력 전압이 상기 기준 전류에 대한 적절한 값을 생성하기에 불충분할 때 비교기에 대한 오프셋 전류를 제공하는 단계를 더 포함하는, 방법.
  47. 제 43 항에 있어서,
    각각의 차지 펌프 커패시터를 충전 또는 방전하는 것은 복수의 리밸런싱 드라이버들을 통해 이루어지며, 각각의 리밸런싱 드라이버는 대응하는 스택-노드 및 상기 전력 변환기의 상기 출력 전압에 커플링되며, 상기 대응하는 스택-노드에 전하를 제공하고 및/또는 상기 대응하는 스택-노드로부터 상기 전력 변환기의 상기 출력 전압 또는 회로 접지 중 하나로의 방전 경로를 제공하도록 구성되는, 방법.
KR1020227027415A 2020-02-06 2021-02-01 스위치드 커패시터 스텝-다운 전력 변환기의 기동 KR20220134565A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062971094P 2020-02-06 2020-02-06
US62/971,094 2020-02-06
US16/791,866 US10958166B1 (en) 2020-02-06 2020-02-14 Startup of switched capacitor step-down power converter
US16/791,866 2020-02-14
PCT/US2021/016087 WO2021158486A1 (en) 2020-02-06 2021-02-01 Startup of switched capacitor step-down power converter

Publications (1)

Publication Number Publication Date
KR20220134565A true KR20220134565A (ko) 2022-10-05

Family

ID=74882865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027415A KR20220134565A (ko) 2020-02-06 2021-02-01 스위치드 커패시터 스텝-다운 전력 변환기의 기동

Country Status (6)

Country Link
US (3) US10958166B1 (ko)
KR (1) KR20220134565A (ko)
CN (1) CN113224939A (ko)
DE (1) DE112021000906T5 (ko)
TW (2) TWI807250B (ko)
WO (1) WO2021158486A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619445B1 (en) * 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US10958166B1 (en) * 2020-02-06 2021-03-23 Psemi Corporation Startup of switched capacitor step-down power converter
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods
CN111628645A (zh) * 2020-06-29 2020-09-04 矽力杰半导体技术(杭州)有限公司 集成驱动器以及电压转换器
US11563373B2 (en) * 2020-11-19 2023-01-24 Stmicroelectronics International N.V. Circuit and method for controlled discharge of a high (positive or negative) voltage charge pump
US20230105095A1 (en) * 2021-10-01 2023-04-06 Samsung Electronics Co., Ltd. Electronic device and method of operating the same
US11811304B2 (en) 2021-11-19 2023-11-07 Psemi Corporation Power converters, power systems, and methods for protecting power converters
TWI811035B (zh) * 2022-01-28 2023-08-01 立錡科技股份有限公司 切換電容式電壓轉換電路及切換電容式電壓轉換方法
CN114142723B (zh) * 2022-02-05 2022-04-26 伏达半导体(合肥)有限公司 电源转换结构及包括其的电子设备
WO2023159202A1 (en) * 2022-02-17 2023-08-24 Psemi Corporation Power converters and methods for protecting power converters

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163494A (en) 1999-01-29 2000-12-19 Linear Technology Corporation IC with enhanced low voltage start-up
JP4785410B2 (ja) * 2004-06-01 2011-10-05 セイコーインスツル株式会社 昇圧回路を有する電子機器
ATE420486T1 (de) * 2004-09-14 2009-01-15 Dialog Semiconductor Gmbh Abschaltvorrichtung für ladungspumpeschaltung
US7903435B2 (en) * 2008-08-05 2011-03-08 System General Corp. Switching controller having switching frequency hopping for power converter
US9762115B2 (en) 2011-02-03 2017-09-12 Viswa N. Sharma Bidirectional multimode power converter
US8462578B2 (en) 2011-05-23 2013-06-11 Freescale Semiconductor, Inc. Charge pump circuit with fast start-up
US20130119763A1 (en) * 2011-11-14 2013-05-16 Huibin Zhu Precharging and clamping system for an electric power system and method of operating the same
US9373964B2 (en) 2012-05-16 2016-06-21 General Electric Company Optimized control of a power converter in response to load conditions
JP5556852B2 (ja) 2012-06-01 2014-07-23 Ｔｄｋ株式会社 双方向ｄｃｄｃコンバータ
US8503203B1 (en) * 2012-10-16 2013-08-06 Arctic Sand Technologies, Inc. Pre-charge of switched capacitor circuits with cascoded drivers
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9203299B2 (en) * 2013-03-15 2015-12-01 Artic Sand Technologies, Inc. Controller-driven reconfiguration of switched-capacitor power converter
WO2015138378A1 (en) * 2014-03-14 2015-09-17 Arctic Sand Technologies, Inc. Charge balanced charge pump control
DE112015001260T5 (de) * 2014-03-14 2016-12-08 Arctic Sand Technologies, Inc. Ladungspumpenstabilitätssteuerung
EP3485560B1 (en) 2016-07-15 2022-05-04 Analog Devices International Unlimited Company Balancing techniques and circuits for charge pumps
US10263514B1 (en) 2018-03-13 2019-04-16 Psemi Corporation Selectable conversion ratio DC-DC converter
US10965204B2 (en) 2018-03-20 2021-03-30 Psemi Corporation Adaptive control for reconfiguring a regulator and/or a charge pump for a power converter
US10340794B1 (en) * 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits
US20190393776A1 (en) * 2018-06-25 2019-12-26 Psemi Corporation Start-up of step-up power converter with switched-capacitor network
US10686367B1 (en) * 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
US10958166B1 (en) * 2020-02-06 2021-03-23 Psemi Corporation Startup of switched capacitor step-down power converter
US10992226B1 (en) 2020-03-03 2021-04-27 Psemi Corporation Startup detection for parallel power converters
US11146173B1 (en) * 2020-09-10 2021-10-12 Psemi Corporation Startup of power converter with switched-capacitor circuit

Also Published As

Publication number Publication date
TWI807250B (zh) 2023-07-01
US20230283179A1 (en) 2023-09-07
US20210273561A1 (en) 2021-09-02
TW202343949A (zh) 2023-11-01
US10958166B1 (en) 2021-03-23
TW202135447A (zh) 2021-09-16
WO2021158486A1 (en) 2021-08-12
DE112021000906T5 (de) 2022-11-17
US11522447B2 (en) 2022-12-06
CN113224939A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US11522447B2 (en) Startup of switched capacitor step-down power converter
US20230070219A1 (en) Startup Detection for Parallel Power Converters
EP3485562A1 (en) Balancing charge pump circuits
US11646665B2 (en) Efficient bootstrap supply generators for multi-level power converters
WO2014150756A1 (en) Reconfigurable switched capacitor power converter techniques
US11146173B1 (en) Startup of power converter with switched-capacitor circuit
US11863055B2 (en) Power converters with integrated bidirectional startup
CN117769798A (zh) 用于开关模式电源的多电平结构和方法
WO2003041249A1 (en) Dc-dc converter with resonant gate drive
KR20220159908A (ko) 동적 분할 비율 차지 펌프 스위칭
US11283344B2 (en) Current in-rush limiter
Hardy et al. A Reconfigurable Single-Inductor Multi-Stage Hybrid Converter for 1-Cell Battery Chargers
US11936371B1 (en) Accurate reduced gate-drive current limiter
WO2024030722A1 (en) Multi-mode power converters with shared components

Legal Events

Date Code Title Description
A201 Request for examination