KR20220128163A - 정전 척 시트 및 이를 포함하는 정전 척 - Google Patents

정전 척 시트 및 이를 포함하는 정전 척 Download PDF

Info

Publication number
KR20220128163A
KR20220128163A KR1020210032867A KR20210032867A KR20220128163A KR 20220128163 A KR20220128163 A KR 20220128163A KR 1020210032867 A KR1020210032867 A KR 1020210032867A KR 20210032867 A KR20210032867 A KR 20210032867A KR 20220128163 A KR20220128163 A KR 20220128163A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
electrode
layer
dielectric layer
chuck sheet
Prior art date
Application number
KR1020210032867A
Other languages
English (en)
Inventor
이지형
우경환
진병수
단성백
안영준
박승곤
남기훈
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020210032867A priority Critical patent/KR20220128163A/ko
Priority to PCT/KR2022/003494 priority patent/WO2022191676A1/ko
Publication of KR20220128163A publication Critical patent/KR20220128163A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Jigs For Machine Tools (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트가 개시된다. 정전 척 시트는 고분자 물질을 포함하는 제1유전층, 제1유전층 상에 배치되고, 도전성 금속 재질의 제1전극을 포함하는 제1전극층, 제2전극층 상에 배치되고, 도전성 금속 재질의 제2전극을 포함하는 제2전극층, 제1전극층 및 제2전극층 사이에 배치되고, 고분자 물질을 포함하는 층간 유전층 및 제2전극층 상에 배치되며, 고분자 물질을 포함하는 보호층을 포함하고, 제1전극과 제2전극은 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치된다.

Description

정전 척 시트 및 이를 포함하는 정전 척{ELECTROSTATIC SHEET AND ELECTROSTATIC CHUCK INCLUDING THE SAME}
본 발명의 실시 예들은 반도체 웨이퍼, 인쇄회로기판 또는 유리 기판과 같은 대상물을 정전기력을 이용하여 고정시킬 수 있는 정전 척 시트 및 이를 포함하는 정전 척에 관한 것이다.
반도체 또는 전자 회로는 웨이퍼(wafer) 또는 인쇄회로기판(printed circuit board)와 같은 기판 상에 여러가지 공정(예컨대, 포토, 식각, 패터닝, 세정 등)을 수행함으로써 제조된다. 이 때, 공정이 제대로 수행되기 위해서는 기판이 고정될 필요가 있다. 기판의 고정 여부에 따라 공정의 정확도 및 성공률이 좌우될 수 있다.
정전 척(electrostatic chuck)은 정전기력을 이용하여 기판 형태의 대상물을 흡착함으로써 고정(즉, 척킹(chucking))하고, 고정된 대상물을 합착, 가압, 이동시키는 용도로 널리 사용된다. 일반적으로 정전 척은 도체인 전극과 전극을 에워싸는 유전체를 포함하는 정전 척 시트와 정전 척 시트에 하부에 배치되는 도체의 베이스 플레이트를 포함한다. 이 때, 전극에 전압이 가해지면 정전기력을 통해 대상물을 고정시킬 수 있다. 이 때, 유전체는 폴리이미드(polyimide (PI)) 또는 세라믹(ceramic) 재질일 수 있고, 전자를 PI 척, 후자를 세라믹 척이라고 한다.
본 발명이 해결하고자 하는 과제는, 높은 온도(예컨대, 250 ℃ 이상의 온도)에서도 변형되지 않는 내열성을 갖는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 정전기장을 형성하는 전극들 사이의 거리를 확보하여, 전극들 사이의 누설 전류로 인한 아킹 현상을 방지할 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 정전기장을 형성하는 두 개의 전극들을 수평 방향에서 교대로 배치함으로써, 전극들이 배치되는 면적을 최대화함으로써 척킹력을 향상시킬 수 있는 정전 척 시트 및 이를 포함하는 정전 척을 제공하는 것에 있다.
본 발명의 실시 예들에 따른 정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트는, 고분자 물질을 포함하는 제1유전층, 제1유전층 상에 배치되고, 도전성 금속 재질의 제1전극을 포함하는 제1전극층, 제2전극층 상에 배치되고, 도전성 금속 재질의 제2전극을 포함하는 제2전극층, 제1전극층 및 제2전극층 사이에 배치되고, 고분자 물질을 포함하는 층간 유전층 및 제2전극층 상에 배치되며, 고분자 물질을 포함하는 보호층을 포함하고, 제1전극과 제2전극은 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치된다.
본 발명의 실시 예들에 따른 정전 척 시트 및 이를 포함하는 정전 척은 높은 온도(예컨대, 250 ℃ 이상의 온도)에서도 변형되지 않는 내열성을 가지며, 대상물에 대한 공정이 높은 온도에서 수행되더라도, 변형되거나 파손되지 않고 대상물을 안정적으로 고정시킬 수 있는 효과가 있다.
본 발명의 실시 예들에 따른 정전 척 시트 및 이를 포함하는 정전 척은 정전기장을 형성하는 두 개의 전극들을 수직 방향으로 서로 중첩되지 않도록 배치하여 전극들 사이의 거리를 확보함으로써, 아킹 현상을 방지할 수 있는 효과가 있다.
본 발명의 실시 예들에 따른 정전 척 시트 및 이를 포함하는 정전 척은 정전기장을 형성하는 두 개의 전극들을 수평 방향에서 교대로 배치함으로써, 전극들이 배치되는 면적을 최대화함으로써 척킹력을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시 예들에 따른 정전 척을 나타낸다.
도 2는 본 발명의 실시 예들에 따른 정전 척의 동작을 나타내는 도면이다.
도 3은 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 4는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다.
도 5는 본 발명의 실시 예들에 따른 정전 척 시트의 층들 중에서 전극층들을 제외한 나머지 층의 평면도를 나타낸다.
도 6는 본 발명의 실시 예들에 따른 제1전극층의 평면도를 나타낸다.
도 7은 본 발명의 실시 예들에 따른 제2전극층의 평면도를 나타낸다.
도 8은 본 발명의 실시 예들에 따른 두 전극을 위에서 바라본 모습을 나타낸다.
도 9는 도 8의 A-A'선을 따라 바라본 정전 척 시트의 단면도를 나타낸다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명한다.
본 명세서에서 첨부된 도면은 본 발명의 기술적 사상을 설명하는 데 사용되는 예시적인 도면으로서, 도면에 표시된 축적 또는 치수에 본 발명의 기술적 사상이 한정되는 것은 아니다.
도 1은 본 발명의 실시 예들에 따른 정전 척을 나타낸다. 도 1을 참조하면, 정전 척은 정전 척 시트(100) 및 베이스 플레이트(200)를 포함할 수 있다.
정전 척 시트(100)는 고정 대상이 되는 대상물의 일면에 접촉하여, 정전기력을 통해 대상물을 척킹할 수 있다. 이에 따라, 대상물은 정전 척 시트(100)에 의해 위치가 고정될 수 있다. 이 때, 대상물은 실리콘 웨이퍼(wafer), 인쇄 회로 기판(printed circuit board (PCB)), 글라스 기판 또는 PI(polyimide) 기판 등일 수 있으나, 본 발명의 실시 예들이 대상물의 성질이나 형상에 한정되는 것은 아니다.
정전 척 시트(100)는 접촉된 대상물의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 정전 척 시트(100)가 반도체 웨이퍼와 같은 원형의 대상물을 지지하는 경우, 정전 척 시트(100)는 원형으로 형성될 수 있다. 한편, 정전 척 시트(100)가 인쇄 회로 기판과 같은 사각형의 대상물을 지지할 경우, 정전 척 시트(100)는 사각형으로 형성될 수 있다.
베이스 플레이트(200)는 정전 척 시트(100)와 결합되어 정전 척 시트(100)를 지지할 수 있다. 실시 예들에 따라, 정전 척 시트(100)와 베이스 플레이트(200)는 볼트와 같은 연결 부재를 통해 연결될 수 있다. 예컨대, 연결 부재는 정전 척 시트(100)를 관통하고, 베이스 플레이트(200)에 일부 수용되어 정전 척 시트(100)와 베이스 플레이트(200)를 서로 결합할 수 있다. 또한, 실시 예들에 따라, 정전 척 시트(100)와 베이스 플레이트(200)는 접착제 또는 점착제를 통해 서로 결합될 수 있다.
베이스 플레이트(200)는 금속 재질일 수 있다. 예컨대, 베이스 플레이트(200)는 알루미늄을 포함하는 금속으로 구성될 수 있다. 이 때, 베이스 플레이트(200)는 정전 척 시트(100)로부터 발생하는 열을 방출시키는 방열부재 로서의 역할을 수행할 수 있다.
도 2는 본 발명의 실시 예들에 따른 정전 척의 동작을 나타내는 도면이다. 도 2를 참조하면, 정전 척 시트(100)는 전극(EL)을 포함하고, 전극(EL)은 전원과 연결되어, 전원으로부터 전압을 공급받을 수 있다. 예컨대, 전원은 커넥터(connector) 형태로 구성될 수 있다. 또한, 전극(EL)은 서로 전기적으로 분리된 적어도 두 개의 전극들을 포함할 수 있고, 적어도 두 개의 전극들은 서로 다른 부호의 전압을 인가받을 수 있다.
대상물(300)은 정전 척 시트(100) 상에 안착될 수 있다.
전극(EL)에 전압이 인가되면, 전극(EL)에는 전하가 대전될 수 있다. 예컨대, 도 2에 도시된 바와 같이, 좌측 전극에는 (-) 전하가 대전되고, 우측 전극에는 (+) 전하가 대전될 수 있다. 이 때, 대상물(300)의 전극(EL)과 대응하는 부분(예컨대, 표면)에는 반대 부호의 전하가 대전된다. 예컨대, 도 2에 도시된 바와 같이, 좌측 전극에 대응하는 대상물(300)의 부분에는 (+) 전하가 대전되고, 우측 전극에 해당하는 대상물(300)의 부분에는 (-) 전하가 대전될 수 있다.
정전 척 시트(100)와 대상물(300)의 서로 반대 부호의 전하끼리 작용하는 인력(예컨대, 쿨롱 힘)에 의해 대상물(300)이 정전 척 시트(100)에 척킹될 수 있다. 이에 따라, 정전 척 시트(100)는 인가되는 전압에 응답하여, 대상물(300)을 선택적으로 척킹할 수 있다.
도 3은 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다. 도 3을 참조하면, 정전 척 시트(100)는 제1유전층(110), 제1전극층(120), 제2전극층(130), 층간 유전층(140) 및 보호층(150)을 포함할 수 있다.
도 3은 정전 척 시트(100)의 각 층들(110, 120, 130, 140 및 150)의 상대적인 위치를 개념적으로 나타내는 것으로, 실제 단면도는 도 3의 도시된 정전 척 시트(100)와 다를 수 있다.
제1유전층(110)은 고분자 물질을 포함하는 유전체를 포함할 수 있다. 실시 예들에 따라, 제1유전층(110)은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함할 수 있다. 예컨대, 제1유전층(110)은 폴리이미드(polyimide)를 포함하는 고분자 물질층일 수 있다.
제1유전층(110)은 베이스 플레이트(200)와 접촉될 수 있다. 예컨대, 제1유전층(110)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
전극층(120 및 130)들은 인가되는 전압에 따라 정전기장(electrostatic field)을 형성할 수 있다. 전극층(120 및 130)에 의해 생성되는 정전기장에 응답하여, 대상물의 표면에 전극층(120 및 130)의 전하와 반대의 전하가 대전되게 되고, 이에 따라 대상물은 정전 척 시트(100)에 의해 척킹될 수 있다.
전극층(120 및 130)들 각각은 도전성 금속으로 형성되는 전극을 포함할 수 있다. 예컨대, 제1전극층(120)에는 제1전극이 배치될 수 있고, 제2전극층(130)에는 제2전극이 배치될 수 있다.
제1전극 및 제2전극은 비저항이 적은 금속으로 형성될 수 있다. 예컨대, 제1전극 및 제2전극은 구리(Cu)를 포함할 수 있다. 제1전극 및 제2전극에는 전압이 인가될 수 있다. 실시 예들에 따라, 제1전극과 제2전극에 인가되는 전압의 부호는 서로 다를 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
제1전극층(120)은 제1유전층(110) 상에 배치될 수 있고, 제2전극층(130)은 제1전극층(120) 상에 배치될 수 있다. 이 때, 제1유전층(110) 및 제1전극층(120) 사이에 접착층이 배치될 수 있다. 예컨대, 접착층의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 실시 예들에 따라, 제1유전층(110) 및 제1전극층(120) 사이의 접착층은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
제1전극층(120)과 제2전극층(130) 사이에는 층간 유전층(140)이 배치될 수 있다. 층간 유전층(140)은 전극층들(120 및 130)과 접촉될 수 있다.
층간 유전층(140)은 고분자 물질을 포함하는 유전체를 포함할 수 있다. 실시 예들에 따라, 층간 유전층(140)은 전극층들(120 및 130) 사이의 단락을 방지하기 위해, 절연 물질을 포함하는 절연층으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 층간 유전층(140)의 유전 상수는 제1유전층(110)의 유전 상수 이하일 수 있으나, 이에 한정되는 것은 아니다.
실시 예들에 따라, 층간 유전층(140)은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 절연 물질을 포함할 수 있다. 예컨대, 층간 유전층(140)은 폴리이미드(polyimide)를 포함하는 고분자 물질층일 수 있다.
실시 예들에 따라, 층간 유전층(140)의 두께는 전극층들(120 및 130)의 두께보다 작을 수 있다. 예컨대, 전극층들(120 및 130)의 두께는 30 내지 40 ㎛, 바람직하게는 35 ㎛일 수 있고, 층간 유전층(140)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
보호층(150)은 정전 척 시트(100)의 최상부에 위치할 수 있다. 보호층(150)은 정전 척 시트(100)를 외부로부터 보호하기 위한 층으로서, 예컨대, 커버레이(coverlay) 층일 수 있다. 보호층(150)은 정전 척에 의해 고정되는 대상물과 접촉될 수 있다.
실시 예들에 따라, 보호층(150)은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함할 수 있다. 예컨대, 보호층(150)은 폴리이미드(polyimide)를 포함하는 고분자 물질층일 수 있다.
보호층(150)은 정전 척 시트(100) 상에 장착되는 대상물보다 더 밝은 색상(즉, 더 높은 명도를 갖는 색상)으로 형성될 수 있다. 예컨대, 보호층(150)은 백색일 수 있다.
반도체 공정의 경우, 각 공정 마다 대상물(즉, 웨이퍼 또는 기판)이 정확한 위치에 고정되어야 할 필요가 있다. 특히, 반도체 공정 중 패키징(packaging) 공정은 반도체와 회로 기판(예컨대, PCB)을 연결하는 공정으로서, 회로 기판의 정확한 위치에 반도체 칩이 실장되어야 할 필요가 있다. 정확한 위치를 조정하기 위해, 공정 장비는 카메라와 같은 비전 센서를 이용하여 대상물 상의 얼라인 마크(mark)를 인식하여 얼라인을 수행하여야 한다(즉, 비전 얼라인). 이 때, 대상물과 정전 척의 색상이 유사하다면 얼라인 마크가 잘 인식되지 않을 수 있다.
본 발명의 실시 예들에 따른 정전 척 시트(100)는 백색으로 형성되는 보호층(150)을 포함하므로, 정전 척 시트(100)와 대상물이 육안으로 쉽게 구별될 수 있고, 그 결과 대상물에 대한 비전 얼라인이 쉽게 수행될 수 있는 효과가 있다.
보호층(150)은 제2전극층(130) 상에 배치될 수 있다. 이 때, 보호층(150) 및 제2전극층(130) 사이에 접착층이 배치될 수 있다. 예컨대, 접착층의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다. 실시 예들에 따라, 보호층(150) 및 제2전극층(130) 사이의 접착층은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
실시 예들에 따라, 보호층(150)의 두께는 전극층들(120 및 130)의 두께보다 작을 수 있다. 예컨대, 보호층(150)의 두께는 15 내지 30 ㎛, 바람직하게는 25 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
본 발명의 실시 예들에 따른 정전 척 시트(100)는 높은 온도(예컨대, 250 ℃ 이상의 온도)에서도 변형되지 않는 내열성을 가지므로, 대상물에 대한 공정이 높은 온도에서 수행되더라도, 변형되거나 파손되지 않고 대상물을 안정적으로 고정시킬 수 있는 효과가 있다.
정전 척 시트(100)는 에어 홀(AH)을 더 포함할 수 있다. 에어 홀(AH)은 정전 척 시트(100)를 전체적으로 관통하도록 생성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 정전 척 시트(100)의 상부와 하부를 관통하는 홀일 수 있다. 예컨대, 에어 홀(AH)은 제1유전층(110), 제1전극층(120), 제2전극층(130), 층간 유전층(140) 및 보호층(150) 모두를 관통하도록 형성될 수 있다. 이에 따라, 에어 홀(AH)은 정전 척 시트(100) 하부에 배치되는 베이스 플레이트(200)와 연통될 수 있다.
에어 홀(AH)은 정전 척 시트(100) 상에 척킹되는 대상물을 정전 척 시트(100)로부터 분리하기 위해 사용될 수 있다. 예컨대, 정전 척 시트(100)에 전압이 인가되어 대상물이 정전 척 시트(100)에 의해 척킹되면, 이후 전압이 인가되지 않더라도 남아있는 전하에 의해 척킹이 유지될 수가 있다. 이 때, 에어 홀(AH)을 통해 에어가 주입(예컨대, 베이스 플레이트(200)에 형성된 노즐 등을 통해)되면, 주입된 에어에 의한 압력이 에어 홀(AH)을 통해 척킹된 대상물에 가해지게 되고, 그 결과, 척킹된 대상물이 에어의 압력에 의해 정전 척 시트(100)로부터 분리(즉, 디척킹(dechucking))될 수 있다. 따라서, 본 발명의 실시 예들에 따른 정전 척 시트(100)는 에어 홀(AH)을 구비함으로써, 보다 빠른 디척킹이 가능한 효과가 있다.
도 4는 본 발명의 실시 예들에 따른 정전 척 시트를 나타낸다. 도 4에 도시된 정전 척 시트(100A)는 도 3의 정전 척 시트(100)와 비교할 때, 제2유전층(160)을 더 포함하는 차이가 있다. 따라서, 제2유전층(160)에 대해서만 설명하고, 동일한 구성에 대해서는 설명을 생략하도록 한다.
한편, 도 4는 정전 척 시트(100A)의 각 층들(110, 120, 130, 140, 150 및 160)의 상대적인 위치를 개념적으로 나타내는 것으로, 실제 단면도는 도 4의 도시된 정전 척 시트(100A)와 다를 수 있다.
제2유전층(160)은 제1유전층(110) 하부에 배치될 수 있다. 실시 예들에 따라, 제1유전층(110)은 제2유전층(160)의 전면을 커버하도록 제2유전층(160) 상에 배치될 수 있다. 예컨대, 제1유전층(110)의 면적은 제2유전층(160)의 면적보다 클 수 있다.
제2유전층(160)의 두께는 제1유전층(110)의 두께보다 클 수 있다. 예컨대, 제2유전층(160)의 두께는 100 내지 150㎛, 바람직하게는 125 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
제1유전층(110) 및 제2유전층(160) 사이에는 접착제를 포함하는 접착층이 배치될 수 있다. 예컨대, 제1유전층(110) 및 제2유전층(160)은 접착층을 통해 서로 접착될 수 있다. 이 때, 제1유전층(110) 및 제2유전층(160) 사이의 접착층의 두께는 제1유전층(110)의 두께보다 작을 수 있다. 예컨대, 접착층의 두께는 10 내지 25 ㎛, 바람직하게는 20 ㎛일 수 있으나, 본 발명의 실시 예들이 이에 한정되는 것은 아니다.
실시 예들에 따라, 제1유전층(110) 및 제2유전층(160) 사이의 접착층은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
도 5는 본 발명의 실시 예들에 따른 정전 척 시트의 층들 중에서 전극층들을 제외한 나머지 층의 평면도를 나타낸다. 즉, 도 5는 정전 척 시트(100)의 비전극층을 나타내고, 상기 비전극층은 유전층들(110, 120), 층간 유전층(140) 및 보호층(150) 중 적어도 하나일 수 있다.
도 5를 참조하면, 비전극층(110, 120, 150 및 160)은 정전 척 시트(100) 내에 층 형태로 배치될 수 있다. 실시 예들에 따라, 비전극층(110, 120, 150 및 160)에는 비전극층(110, 120, 150 및 160)을 관통하는 에어 홀(AH)이 형성될 수 있다.
상술한 바와 같이, 비전극층(110, 120, 150 및 160)은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 물질, 예컨대, 폴리이미드를 포함할 수 있다. 또한, 비전극층(110, 120, 150 및 160) 각각 및 이와 이웃하는 층들 사이에는 접착층이 배치될 수 있고, 접착층은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 접착제를 포함할 수 있다.
본 발명의 실시 예들에 따른 정전 척 시트(100)는 높은 온도(예컨대, 250 ℃ 이상의 온도)에서도 변형되지 않는 비전극층(110, 120, 150 및 160)을 포함하므로, 대상물에 대한 공정이 높은 온도에서 수행되더라도, 변형되거나 파손되지 않고 대상물을 안정적으로 고정시킬 수 있는 효과가 있다.
도 6는 본 발명의 실시 예들에 따른 제1전극층의 평면도를 나타낸다. 도 6를 참조하면, 제1전극층(120)은 제1전극(121)을 포함할 수 있다. 제1전극(121)은 전원과 연결되어, 전원으로부터 전압(예컨대, (+) 전압)을 인가받을 수 있다.
제1전극(121)은 도전성 금속으로 형성될 수 있다. 예컨대, 제1전극(121)은 구리 또는 텅스텐을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1전극(121)은 특정 형상을 갖는 금속 패턴일 수 있다. 실시 예들에 따라, 제1전극(121)은 정전 척 시트(100) 상의 제1방향으로 연장되는 줄기부(121a) 및 줄기부(121a)로부터 연결 연장되어 제1방향과 교차하는 제2방향으로 연장되는 복수의 가지부들(121b)을 포함할 수 있다. 예컨대, 복수의 가지부들(121b)의 면적은 줄기부(121a)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다.
제1전극(121) 주위로 유전체(133)가 배치될 수 있다. 실시 예들에 따라, 유전체(133)는 층간 유전층(140)과 실질적으로 동일한 물질일 수 있다. 예컨대, 제1전극(121) 주위로 층간 유전층(140)이 배치될 수 있다. 즉, 층간 유전층(140)의 유전체들은 제1전극(121)을 에워싸도록 배치될 수 있다.
에어 홀(AH)는 제1전극층(120)을 관통하도록 형성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 제1전극(121)을 관통하거나, 또는, 층간 유전층(140)을 관통하도록 형성될 수 있다.
도 7은 본 발명의 실시 예들에 따른 제2전극층의 평면도를 나타낸다. 도 7을 참조하면, 제2전극층(130)은 제2전극(131)을 포함할 수 있다. 제2전극(131)은 전원과 연결되어, 전원으로부터 전압(예컨대, (-) 전압)을 인가받을 수 있다.
제2전극(131)은 도전성 금속으로 형성될 수 있다. 예컨대, 제2전극(131)은 구리 또는 텅스텐을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제2전극(131)은 특정 형상을 갖는 금속 패턴일 수 있다. 실시 예들에 따라, 제2전극(131)은 정전 척 시트(100) 상의 제1방향으로 연장되는 줄기부(131a) 및 줄기부(131a)로부터 연결 연장되어 제1방향과 교차하는 제2방향으로 연장되는 복수의 가지부들(131b)을 포함할 수 있다. 예컨대, 복수의 가지부들(131b)의 면적은 줄기부(131a)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다.
제2전극(131) 주위로 유전체(133)가 배치될 수 있다. 실시 예들에 따라, 유전체(133)는 층간 유전층(140)과 실질적으로 동일한 물질일 수 있다. 예컨대, 제2전극(131) 주위로 층간 유전층(140)이 배치될 수 있다. 즉, 층간 유전층(140)의 유전체들은 제2전극(131)을 에워싸도록 배치될 수 있다.
에어 홀(AH)는 제2전극층(130)을 관통하도록 형성될 수 있다. 실시 예들에 따라, 에어 홀(AH)은 제2전극(131)을 관통하거나, 또는, 층간 유전층(140)을 관통하도록 형성될 수 있다.
도 8은 본 발명의 실시 예들에 따른 두 전극을 위에서 바라본 모습을 나타내고, 도 9는 도 8의 A-A'선을 따라 바라본 정전 척 시트의 단면도를 나타낸다.
설명의 편의상, 도 8에 두 전극들(121 및 131)을 하나의 평면 상에 도시하였으나, 도 3 및 도 4를 참조하여 설명한 바와 같이 두 전극들(121 및 131)은 하나의 평면에 속하지 않는다.
도 8 및 도 9을 참조하면, 제1전극(121)과 제2전극(131)은 정전 척 시트(100)의 수직 방향(또는 적층 방향) 상에서 적어도 부분적으로 서로 중첩되지 않도록 배치될 수 있다.
두 극성의 전압을 사용하는 정전 척의 경우, 각각의 극성이 인가되는 두 개의 전극이 구비되어야 한다. 이 때, 서로 다른 극성의 전압이 인가되는 두 개의 전극들 사이에 누설 전류가 흐르게 되면, 아크가 발생하여 정전 척이 파손될 수 있는 문제가 있다.
본 발명의 실시 예들에 따른 정전 척은, 제1전극(121) 및 제2전극(131)을 서로 다른 층에 배치함으로써 전극들(121 및 131) 사이의 수직 거리를 확보할 뿐만 아니라, 제1전극(121) 및 제2전극(131)을 수직 방향에서 서로 중첩되지 않도록(또는, 최대한 중첩되지 않도록) 배치함으로써 전극들(121 및 131) 사이의 수평 거리를 확보할 수 있다. 이에 따라, 제1전극(121)과 제2전극(131) 사이에서 누설 전류가 흐르는 것을 방지할 수 있어, 아킹(arcing) 현상을 방지할 수 있는 효과가 있다.
실시 예들에 따라, 제1전극(121) 중 제2전극(131)과 정전 척 시트(100)의 수직 방향(또는 적층 방향)으로 중첩되는 부분(또는 면적)은 제1전극(121)의 전 부분(또는 면적)의 10%, 바람직하게는 5%, 더욱 바람직하게는 1% 이하일 수 있다. 마찬가지로, 제2전극(131) 중 제1전극(121)과 정전 척 시트(100)의 수직 방향(또는 적층 방향)으로 중첩되는 부분(또는 면적)은 제2전극(131)의 전 부분(또는 면적)의 10%, 바람직하게는 5%, 더욱 바람직하게는 1% 이하일 수 있다.
제1전극(121) 및 제2전극(131)은 정전 척 시트(100)의 수평 방향에서 교대로 배치될 수 있다. 실시 예들에 따라, 제1전극(121)은 제2전극(131) 사이에 배치되고, 제2전극(131)은 제1전극(121) 사이에 배치될 수 있다. 예컨대, 제1전극(121)의 가지부(121b) 각각은 제2전극(131)의 두 개의 가지부들(131b) 사이에 형성되는 영역(또는 공간)에 배치될 수 있고, 또한, 제2전극(131)의 가지부(131b) 각각은 제1전극(121)의 두 개의 가지부들(121b) 사이에 형성되는 영역(또는 공간)에 배치될 수 있다.
정전 척 시트(100)의 척킹력(또는 고정력)은 정전 척 시트(100)와 대상물의 대전되는 전하량에 비례하게 되므로(쿨롱 힘(Cloumb force)), 정전 척 시트(100)에 인가되는 전압 및 정전 척 시트(100) 내의 전극의 면적에 비례할 수 있다. 본 발명의 실시 예들에 따른 정전 척 시트(100)는 제1전극(121) 및 제2전극(131)을 수직 방향으로 서로 중첩되지 않도록 배치하여 전극들(121 및 131) 사이의 거리를 확보하여 아킹 현상을 방지할 수 있을 뿐만 아니라, 동시에, 제1전극(121) 및 제2전극(131)을 수평 방향에서 교대로 배치함으로써, 전극들(121 및 131)의 면적을 최대화할 수 있으므로 정전 척 시트(100)의 척킹력을 향상시킬 수 있는 효과가 있다.
이상과 같이 실시 예들이 비록 한정된 실시 예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 정전 척 시트 200: 베이스 플레이트
110: 제1유전층 120: 제1전극층
130: 제2전극층 140: 층간 유전층
150: 보호층 160: 제2유전층

Claims (13)

  1. 정전기력을 이용하여 기판을 척킹하기 위한 정전 척에 포함되는 정전 척 시트에 있어서,
    고분자 물질을 포함하는 제1유전층;
    상기 제1유전층 상에 배치되고, 도전성 금속 재질의 제1전극을 포함하는 제1전극층;
    상기 제2전극층 상에 배치되고, 도전성 금속 재질의 제2전극을 포함하는 제2전극층;
    상기 제1전극층 및 상기 제2전극층 사이에 배치되고, 고분자 물질을 포함하는 층간 유전층; 및
    상기 제2전극층 상에 배치되며, 고분자 물질을 포함하는 보호층을 포함하고,
    상기 제1전극과 상기 제2전극은 상기 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치되는,
    정전 척 시트.
  2. 제1항에 있어서,
    상기 제1유전층, 상기 층간 유전층 및 상기 보호층 중 적어도 하나는 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함하는,
    정전 척 시트.
  3. 제1항에 있어서,
    상기 제1유전층, 상기 층간 유전층 및 상기 보호층 중 적어도 하나는 폴리이미드(polyimide)를 포함하는,
    정전 척 시트.
  4. 제1항에 있어서,
    상기 정전 척 시트는 접착층을 더 포함하고,
    상기 접착층은 상기 제1유전층 및 상기 제1전극층 사이 및 상기 제2전극층 및 상기 보호층 사이에 배치되는,
    정전 척 시트.
  5. 제4항에 있어서,
    상기 접착층은 250 ℃ 이상, 바람직하게는 350 ℃ 이상의 온도에서 내열성을 갖는 고분자 물질을 포함하는,
    정전 척 시트.
  6. 제1항에 있어서, 상기 정전 척 시트는,
    상기 제1유전층 하부에 배치되고, 고분자 물질을 포함하는 제2유전층을 더 포함하는,
    정전 척 시트.
  7. 제6항에 있어서,
    상기 제1유전층의 두께는 상기 제2유전층의 두께보다 작은,
    정전 척 시트.
  8. 제6항에 있어서,
    상기 제1유전층의 면적은 상기 제2유전층의 면적보다 큰,
    정전 척 시트.
  9. 제1항에 있어서,
    상기 제1전극 및 상기 제2전극은 상기 정전 척 시트의 수평 방향에서 교대로 배치되는,
    정전 척 시트.
  10. 제1항에 있어서,
    상기 제1전극은 제1줄기부 및 상기 제1줄기부로부터 연장되는 복수의 제1가지부들을 포함하고,
    상기 제2전극은 제2줄기부 및 상기 제2줄기부로부터 연장되는 복수의 제2가지부들을 포함하고,
    상기 제1가지부들 각각은 상기 제2가지부들 중 두 개의 가지부들 사이에 형성되는 공간에 배치되고,
    상기 제2가지부들 각각은, 상기 제1가지부들 중 두 개의 가지부들 사이에 형성되는 공간에 배치되는,
    정전 척 시트.
  11. 제10항에 있어서,
    상기 제1가지부들 및 상기 제2가지부들 각각은 상기 정전 척 시트의 수직 방향에서 서로 중첩되지 않도록 배치되는,
    정전 척 시트.
  12. 제1항에 있어서, 상기 정전 척 시트는,
    상기 제1유전층, 상기 제1전극층, 상기 제2전극층, 상기 층간 유전층 및 상기 보호층을 모두 관통하는 에어 홀을 더 포함하는,
    정전 척 시트.
  13. 제1항에 있어서,
    상기 보호층은 백색인,
    정전 척 시트.

KR1020210032867A 2021-03-12 2021-03-12 정전 척 시트 및 이를 포함하는 정전 척 KR20220128163A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210032867A KR20220128163A (ko) 2021-03-12 2021-03-12 정전 척 시트 및 이를 포함하는 정전 척
PCT/KR2022/003494 WO2022191676A1 (ko) 2021-03-12 2022-03-14 정전 척 시트 및 이를 포함하는 정전 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210032867A KR20220128163A (ko) 2021-03-12 2021-03-12 정전 척 시트 및 이를 포함하는 정전 척

Publications (1)

Publication Number Publication Date
KR20220128163A true KR20220128163A (ko) 2022-09-20

Family

ID=83226948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210032867A KR20220128163A (ko) 2021-03-12 2021-03-12 정전 척 시트 및 이를 포함하는 정전 척

Country Status (2)

Country Link
KR (1) KR20220128163A (ko)
WO (1) WO2022191676A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080058144A (ko) * 2006-12-21 2008-06-25 엘지디스플레이 주식회사 정전척 및 이를 이용한 평판표시소자의 합착방법
JP5994772B2 (ja) * 2011-03-23 2016-09-21 住友大阪セメント株式会社 静電チャック装置
WO2016035878A1 (ja) * 2014-09-04 2016-03-10 日本碍子株式会社 ウエハー保持台及びその製法
KR102155584B1 (ko) * 2018-06-25 2020-09-14 (주) 엔피홀딩스 라미네이팅 장치의 난반사 방지형 정전척 및 라미네이팅 장치
KR102522181B1 (ko) * 2019-01-15 2023-04-14 주식회사 엘지화학 정전척 및 정전척의 용도

Also Published As

Publication number Publication date
WO2022191676A1 (ko) 2022-09-15

Similar Documents

Publication Publication Date Title
US11631781B2 (en) Display device, method of manufacturing the same and substrate of the same
CN101562178B (zh) 半导体发光装置
CN109147584A (zh) 一种led显示单元组及显示面板
CN1823413A (zh) 具有相对边电触点的半导体器件及其制造方法
US9196554B2 (en) Electronic component, arrangement and method
WO2020096415A1 (en) Mounting structure for mounting micro led
US5754171A (en) Display device having integrated circuit chips thereon
EP1434268B1 (en) Electronic substrate, power module and motor driver
JP2018518844A (ja) 基板を基板キャリアに静電結合するためのフィルムを有する装置
US10790225B1 (en) Chip package structure and chip package method including bare chips with capacitor polar plate
US8847366B1 (en) Rectifier diode
KR20180002490A (ko) 플렉시블 기판 및 금속 배선 접합 구조의 제법
US9655238B2 (en) Wiring board, method for manufacturing wiring board, and electronic device
KR20220128163A (ko) 정전 척 시트 및 이를 포함하는 정전 척
TW202223409A (zh) 探針裝置及其組裝方法
KR20170113214A (ko) 금속 배선 접합 구조 및 그 제법
TWI613451B (zh) 基板檢測用夾具
JP5206188B2 (ja) 半導体装置
CN107808865B (zh) 抗短路芯片级封装
US20150348708A1 (en) Heated capacitor and method of forming the heated capacitor
KR20230118342A (ko) 정전 척 시트 및 이를 포함하는 정전 척
US7221549B2 (en) Circuitry for protecting electronic circuits against electrostatic discharges and methods of operating the same
CN220373279U (zh) 一种静电吸头、静电吸附及转移装置及晶圆结构
CN217605971U (zh) 电容测试装置及系统
KR101319765B1 (ko) 미세전극 구조의 정전 척

Legal Events

Date Code Title Description
E902 Notification of reason for refusal