CN107808865B - 抗短路芯片级封装 - Google Patents
抗短路芯片级封装 Download PDFInfo
- Publication number
- CN107808865B CN107808865B CN201710636661.7A CN201710636661A CN107808865B CN 107808865 B CN107808865 B CN 107808865B CN 201710636661 A CN201710636661 A CN 201710636661A CN 107808865 B CN107808865 B CN 107808865B
- Authority
- CN
- China
- Prior art keywords
- rdl
- segment
- insulating layer
- region
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 7
- 238000009791 electrochemical migration reaction Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000007921 spray Substances 0.000 description 3
- 208000037408 Device failure Diseases 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
抗短路CSP包括隔离层、导电RDL以及绝缘层。导电RDL在隔离层上并包括第一RDL段和第二RDL段。绝缘层包括在隔离层和第一RDL段之间的第一绝缘部分以改进第一RDL段和第二RDL段之间的电隔离。用于防止CSP的导体之间短路的方法包括(1)在第一基板区域上沉积第一绝缘层，(2)在第一绝缘层上沉积RDL段，第一绝缘层的至少部分在第一RDL段和第一基板区域之间，以及(3)在第二基板区域上方的基板上沉积第二RDL段，以便第一绝缘层截断第一RDL段和第二RDL段之间的漏电流路径。
Description
技术领域
本发明涉及芯片封装，特别地涉及抗短路芯片级封装。
背景技术
现在，许多大容量消费品(例如移动设备和电动汽车)包括数字照相机。例如，图1示出具有其中集成的照相机模块180的移动设备190。照相机模块180包括成像透镜170下方的图像传感器102。
图2A和图2B是包括图像传感器102的芯片级封装(CSP)200的透视图和剖视图。图2B的剖视图在平行于坐标系298的y-z平面的平面中。CSP 200包括基板210、隔离层220、导电再分配层(RDL)240、上阻焊层250和焊球衬垫261和262。为说明的清楚，图2A中省略上阻焊层250。图2A和2B包括RDL段240(1-2)，RDL段240(1-2)是RDL240的部分。例如，基板210由硅形成，且隔离层220可以经由等离子体增强化学气相沉积在其上形成。隔离层220可以被看作基板210的部分。隔离层220具有上表面220T。
焊球衬垫261和262分别电连接至RDL段240(1)和240(2)。焊球衬垫261和RDL段240(1)的部分形成用于电连接至电压源的电源引脚261(P)。焊球衬垫262和RDL段240(2)的部分形成地引脚262G。
当前的CSP的问题在于，其在潮湿的环境中易于失效，正如在温度湿度偏差测试中的失效所证明的。在潮湿的环境中，表面绝缘电阻在相邻的导体(例如RDL段240(1-2))之间降低，其导致电化学迁移和电源引脚和地引脚的电流泄漏或短路。例如，金属组分265(例如镍)迁移至隔离层区域225中的上表面220T，其中上表面220T用作引脚261P和262G之间的漏电流路径。
发明内容
本发明提供防止与前述电化学迁移相关的失效的方法。
在一个实施例中，公开抗短路芯片级封装(CSP)。抗短路CSP包括隔离层、导电再分配层(RDL)和绝缘层。导电RDL在隔离层上并包括第一RDL段和第二RDL段。绝缘层包括隔离层和第一RDL段之间的第一绝缘部分以改进第一RDL段和第二RDL段之间的电隔离。
在第二实施例中，公开用于防止CSP的导体之间短路的方法。方法包括(1)在第一基板区域上沉积第一绝缘层，(2)在第一绝缘层上沉积第一再分配层(RDL)段，第一绝缘层的至少部分在第一RDL段和第一基板区域之间，以及(3)在第二基板区域上方的基板上沉积第二RDL段，以便第一绝缘层截断第一RDL段和第二RDL段之间的漏电流路径。
附图说明
图1示出包括集成在照相机模块中的图像传感器的移动设备。
图2A和图2B是包括图1的图像传感器的CSP的透视图和剖视图。
图3A和图3B是实施例中可兼容用于图1的设备中的抗短路CSP的透视图和剖视图。
图4是抗短路CSP的平面图，其是图3A至3B的抗短路CSP的示例。
图5是示出实施例中用于防止芯片级封装的导体之间短路的方法的流程图。
具体实施方式
图3A和图3B是抗短路CSP 300的透视图和剖视图。图3B的剖视图在平行于坐标系398的y-z平面的平面中。CSP 300包括基板210、图案化的RDL 340、且可选地包括上阻焊层350和焊球衬垫261和262。RDL 340和上阻焊层350分别与RDL 240和上阻焊层250相似。为说明的清楚，图3A中省略上阻焊层250。RDL 240包括RDL段340(1-2)。CSP 300还可以包括隔离层220和设备302，如示于图3A至3B中。关于RDL 340，图3A和3B示出分别在基板210的基板区域211和212上方的RDL非接地段340(1)和RDL接地段340(2)。RDL非接地段340(1)可以用于电连接至电压源。
例如，设备302是图像传感器102，在此情况中，CSP 300作为CSP 200的替代可兼容用于设备190中。在不脱离其范围的情况下，设备302可以在上阻焊层350的上表面350T上。设备302可以至少部分地形成在基板210中。
焊球衬垫261和262分别电连接至RDL段340(1)和340(2)。焊球衬垫261和RDL段340(1)形成用于电连接至电压源的电源引脚361P。焊球衬垫262和RDL段340(2)形成地引脚362G。在不存在可选的焊球衬垫261和262的情况下，引脚361P和362G指的是其各自的RDL段340(1)和340(2)。
CSP 300还包括绝缘层330，其绝缘层部分330(1)示于图3A中。绝缘层330及其绝缘层部分330(1)在图案化的RDL 340和基板210之间。RDL段340(1)在背对基板210的绝缘层部分330(1)的侧。在包括上阻焊层350的实施例中，RDL段340(1)在绝缘层部分330(1)和上阻焊层350之间。设备302可以电连接至RDL 340。例如，设备302经由导线304和焊接衬垫312线键合至RDL段340(1)。
绝缘层部分330(1)防止或至少减少引脚361P和362G之间的隔离层区域225中的电化学迁移。绝缘层部分330(1)具有高度332并与RDL段分隔开最小距离334。高度332和距离334的总和超过最小距离，例如50微米，在最小距离以下引脚361P和362G之间的短路或电流泄漏保持非平凡的风险。例如，高度332在20微米的最小高度和70微米的最大高度之间。当高度332小于最小高度时，来自短路或电流泄漏的设备失效的风险变得非平凡。当高度332超过最大高度时，表面组装技术(SMT)处理性能可以被让步，其也冒有设备失效的风险。
在可选的实施例中，绝缘层部分330(1)在地引脚362G而不是电源引脚361P的下方。在另一实施例中，绝缘层330的部分在电源引脚361P和地引脚362G二者的下方。
隔离层220可以由聚酰亚胺、碳化硅、氧化物或本领域中已知的其他隔离层材料形成。例如，隔离层220经由等离子体增强化学气相沉积(PECVD)形成。例如，绝缘层330由本领域中已知的传统阻焊膜材料形成，例如聚合物(例如聚酰亚胺)。例如，绝缘层330是液态感光可成像阻焊膜材料或干薄膜感光可成像阻焊膜材料。可选地，绝缘层330可以由与隔离层220相同的材料形成。然而，如果经由通常比阻焊膜沉积工艺更昂贵的PECVD沉积，这样的绝缘层可能受成本限制。
绝缘层330可以具有表面电阻r330>1010欧姆以防止电化学迁移，例如在从1014欧姆至1015欧姆的范围内。在一个示例中，r330＝4.2×1014欧姆。隔离层220提供基板210和RDL340之间的电绝缘，并可以具有超过r330的表面电阻r220。
图4是抗短路CSP 440的平面图，其是抗短路CSP 330的示例。抗短路CSP 400包括基板210、隔离层220、绝缘层330、多个导电引脚463、多个导电引脚464和在选择的引脚463和464下方的绝缘层330。抗短路CSP 400还包括隔离层220的表面220T上的上阻焊层350。为说明的清楚，不标注绝缘层330的所有部分。尽管在图4中没有示出，在不脱离其范围的情况下，CSP 400可以包括上阻焊层350。
抗短路CSP 400还可以包括在基板210的任一侧(即与包括导电引脚463-464的基板相同的侧或相对的侧)的设备302。设备302包括每个具有在各自的导电引脚组460(1-4)中并排的导电引脚63-464的侧303(1-4)。每个引脚463是电源引脚361P或地引脚362G中的一个，且每个引脚464是电源引脚361P和地引脚362G中的另一个，以便多个紧邻的引脚463和464的对包括一个电源引脚361P和一个地引脚362G。在不脱离其范围的情况下，抗短路CSP 400可以包括(a)两个紧邻的地引脚和(b)两个紧邻的电源引脚中的至少一个。
对于任一导电引脚463和紧邻的导电引脚464，这两个引脚中的至少一个具有其下方的绝缘层330的部分。例如，导电引脚464(1)距各自具有其下方的绝缘层330的部分的导电引脚463(1)和463(2)最近。抗短路CSP 300可以包括每个具有其下方的绝缘层330的各自的部分的两个或更多个紧邻的导电引脚，例如引脚463(3)和464(2)。
抗短路CSP 400可以包括具有其下方的绝缘层330的单个连续的部分(例如引脚463(4)和464(3)下方的绝缘层部分330(2))的两个或更多个紧邻的导电引脚。在实施例中，单个连续的阻焊层部分在设备302的一个或多个侧303的每个导电引脚463-464下方。例如，绝缘层部分330(2)可以在导电引脚组460(4)的每个导电引脚463-464的下方延伸，且可选地在至少一个导电引脚组460(1-3)的一个或多个导电引脚的下方延伸。
图5是示出用于防止芯片级封装的导体之间短路的方法500的流程图。在步骤510中，在第一基板区域上沉积第一绝缘层。沉积第一绝缘层可以包括本领域中已知的一个或多个沉积技术。例如，当第一绝缘层是阻焊膜材料时，步骤510可以包括经由以下方法的一个或多个沉积阻焊膜材料：空气喷涂、气雾喷涂、静电喷涂、帘膜式淋涂、丝网印刷、数字印刷、照相平印术、和本领域中已知的其他阻焊膜沉积方法。
在步骤510的示例中，在基板区域211上方的隔离层220上沉积绝缘层部分330(1)(图3A-3B)。在步骤510的另一示例中，在隔离层220上沉积绝缘层部分330(3)，如图4中所示。
在步骤520中，在第一绝缘层上沉积第一RDL段，以便第一绝缘层的至少部分在第一RDL段和第一基板区域之间。在步骤520的示例中，在基板区域211上方的绝缘层部分330(1)上沉积RDL段340(1)(图3A-3B)。
在步骤540中，在第二基板区域上方的基板上沉积第二RDL段。在不存在第一绝缘层的情况下，第一基板区域和第二基板区域之间且包括第一基板区域和第二基板区域的基板区域提供第一RDL段和第二RDL段之间的漏电流路径。第一绝缘层截断漏电流路径。在步骤540的示例中，在基板区域212上方的基板210上，例如在隔离层220上，沉积RDL段340(2)。隔离层区域225在RDL段340(1)和340(2)之间，并用作现有技术芯片级封装200中的漏电流路径，漏电流路径被绝缘层部分330(1)截断。
方法500可以包括在步骤540之前执行的步骤530。在步骤530中，在第二基板区域上沉积第二绝缘层，第二绝缘层的至少部分在第二RDL段和第二基板区域之间，其中第二绝缘层也截断漏电流路径。在步骤530的示例中，在隔离层220上沉积绝缘层部分330(4)，如图4中所示。步骤530可以是步骤510的部分，以便在单个步骤中执行沉积第一绝缘层和第二绝缘层的步骤。
方法500可以包括步骤550。在步骤550中，在基板上形成设备，设备电连接至第一RDL段和第二RDL段。在步骤550的示例中，在基板210上形成设备302。
方法500还可以包括步骤560。在步骤560中，第一RDL段和第二RDL段电连接至基板上形成的设备。当方法500包括步骤550和560时，步骤560的设备例如是步骤550中形成的设备。在步骤560的示例中，RDL段340(1)和340(2)电连接至设备302。
特征组合：
在不脱离本发明的范围的情况下，上述的以及下面所请求的特征可以以各种方式组合。下述示例示出一些可能的、非限制性的组合：
(A1)一种抗短路CSP包括隔离层、导电再分配层(RDL)以及绝缘层。导电RDL在隔离层上并包括第一RDL段和第二RDL段。绝缘层包括隔离层和第一RDL段之间的第一绝缘部分以改进第一RDL段和第二RDL段之间的电隔离。
(A2)在如(A1)表示的抗短路CSP中，第一RDL段和第二RDL段中的一个可以是接地连接、第一RDL段和第二RDL段中的另一个可以用于电连接至电压源。
(A3)如(A1)和(A2)的一个表示的任一个抗短路CSP中，(i)第一绝缘部分的厚度和(ii)第一RDL段和第二RDL段之间的距离的总和可以超过50微米。
(A4)在如(A1)至(A3)的一个表示的任一个抗短路CSP中，绝缘层可以由具有大于1010欧姆的表面电阻的材料组成。
(A5)在如(A1)至(A4)的一个表示的任一个抗短路CSP中，下阻焊膜还可以包括第二RDL段和隔离层之间的第二绝缘部分。
(A6)在如(A5)表示的抗短路CSP中，第二部分可以与第一绝缘部分毗邻。
(A7)如(A1)至(A6)的一个表示的任一个抗短路CSP还可以包括第一绝缘部分上方的上阻焊膜，第一RDL段位于第一绝缘部分和上阻焊膜之间。
(A8)在如(A1)至(A7)的一个表示的任一个抗短路CSP中，第一绝缘部分可以邻接第一RDL段。
(A9)在如(A1)至(A8)的一个表示的任一个抗短路CSP中，绝缘层可以由阻焊膜材料形成。
(A10)如(A1)至(A9)的一个表示的任一个抗短路CSP可以包括电连接至第一RDL段和第二RDL段的图像传感器。
(B1)一种用于防止CSP的导体之间短路的方法，包括(1)在第一基板区域上沉积第一绝缘层，(2)在第一绝缘层上沉积第一再分配层(RDL)段，第一绝缘层的至少部分在第一RDL段和第一基板区域之间，以及(3)在第二基板区域上方的基板上沉积第二RDL段，以便第一绝缘层截断第一RDL段和第二RDL段之间的漏电流路径。
(B2)如(B1)表示的方法还可以包括在沉积第二RDL段之前，在第二基板区域上沉积第二绝缘层，第二绝缘层的至少部分在第二RDL段和第二基板区域之间，第二绝缘层也截断漏电流路径。
(B3)在如(B1)和(B2)的一个表示的方法中，可以在单个步骤中执行沉积第一绝缘层和第二绝缘层的步骤。
(B4)如(B1)至(B3)的一个表示的任一个方法还可以包括将第一RDL段和第二RDL段电连接至基板上形成的设备。
在不脱离其范围的情况下，可以对上述方法和系统做出改变。因此，应该注意的是，在上述描述中包含的或在附图中示出的方式，应该被理解为说明性的且不具有限制意义。所附权利要求旨在覆盖在此描述的所有通用和特定特征，以及本方法和本系统的范围的在语言上的所有声明应被认为落入其间。
Claims (15)
1.一种抗短路芯片级封装，包括：
基板，包括隔离层；
导电再分配层(RDL)，在所述隔离层上并包括第一RDL段和第二RDL段，所述第一RDL段的第一RDL区域不在所述隔离层和电连接至所述第一RDL段的第一焊球衬垫之间；以及
第一绝缘层，位于所述隔离层和所述第一RDL段之间，并包括第一绝缘区域，所述第一绝缘区域不在所述隔离层和所述第一焊球衬垫之间，所述第一绝缘层没有在所述隔离层和所述第二RDL段之间的部分，以改进所述第一RDL段和所述第二RDL段之间的电隔离，其中所述第一RDL区域和所述第一绝缘区域中的每个具有在平行于所述隔离层的平面中的细长形状。
2.如权利要求1所述的抗短路芯片级封装，其中，所述第一RDL段和所述第二RDL段中的一个是接地连接，所述第一RDL段和所述第二RDL段中的另一个用于电连接至电压源。
3.如权利要求1所述的抗短路芯片级封装，其中，(i)所述第一绝缘层的厚度和(ii)所述第一RDL段和所述第二RDL段之间的距离的总和超过50微米。
4.如权利要求1所述的抗短路芯片级封装，其中，所述第一绝缘层由具有大于1010欧姆的表面电阻的材料组成。
5.如权利要求1所述的抗短路芯片级封装，其中，所述第二RDL段包括第二RDL区域，所述第二RDL区域不在所述隔离层和电连接至所述第二RDL段的第二焊球衬垫之间，且所述抗短路芯片级封装还包括所述第二RDL段和所述隔离层之间并包括第二绝缘区域的第二绝缘层，所述第二绝缘区域不在所述隔离层和所述第二焊球衬垫之间，所述第二绝缘层与所述第一绝缘层空间分离并与所述第一绝缘层不同，所述第二绝缘层没有在所述隔离层和所述第一RDL段之间的部分。
6.如权利要求1所述的抗短路芯片级封装，还包括上阻焊膜，所述第一RDL区域位于所述第一绝缘区域和所述上阻焊膜之间。
7.如权利要求1所述的抗短路芯片级封装，其中，所述第一绝缘层邻接所述第一RDL段。
8.如权利要求1所述的抗短路芯片级封装，其中，所述第一绝缘层由阻焊膜材料形成。
9.如权利要求1所述的抗短路芯片级封装，还包括图像传感器，所述图像传感器形成在所述基板上并电连接至所述第一RDL段和所述第二RDL段。
10.如权利要求1所述的抗短路芯片级封装，其中，所述第二RDL段直接形成在所述隔离层上。
11.一种用于防止芯片级封装的导体之间短路的方法，包括：
在包括隔离层的基板的第一基板区域上沉积第一绝缘层，所述第一绝缘层包括第一绝缘区域，所述隔离层的至少部分在所述基板和所述第一绝缘层之间；
在所述第一基板区域上方的所述基板的所述隔离层上沉积第一再分配层(RDL)段，所述第一绝缘层的至少部分在第一RDL段和所述第一基板区域上方的所述隔离层之间，所述第一RDL段包括第一RDL区域，所述第一绝缘区域在所述第一RDL区域和所述第一基板区域上方的所述隔离层之间，所述第一RDL区域没有在所述第一绝缘层和电连接至所述第一RDL段的第一焊球衬垫之间的部分，其中所述第一RDL区域和所述第一绝缘区域中的每个具有在平行于所述第一基板区域的平面中的细长形状；
在第二基板区域上方的所述基板的所述隔离层上沉积第二RDL段，所述第一绝缘层没有在所述第二RDL段和所述第二基板区域上方的所述隔离层之间的部分，以便所述第一绝缘层截断所述第一RDL段和所述第二RDL段之间的潜在的漏电流路径；以及
在所述基板上沉积阻焊膜，以便所述第一RDL区域在所述第一绝缘层和覆盖所述第一RDL区域的阻焊膜的区域之间。
12.如权利要求11所述的方法，所述第二RDL段包括第二RDL区域，所述第二RDL区域不在所述隔离层和电连接至所述第二RDL段的第二焊球衬垫之间，且所述方法还包括：在沉积所述第二RDL段之前，在所述第二基板区域上方的所述隔离层上沉积第二绝缘层，所述第二绝缘层的至少部分在所述第二RDL段和所述第二基板区域上方的所述隔离层之间，所述第二绝缘层与所述第一绝缘层空间分离并与所述第一绝缘层不同，且所述第二绝缘层没有在所述第一基板区域上方的所述隔离层和所述第一RDL段之间的部分，所述第二绝缘层也截断所述漏电流路径，所述第二绝缘层在所述隔离层和所述第二RDL区域之间并包括第二绝缘区域，所述第二绝缘区域不在所述隔离层和所述第二焊球衬垫之间。
13.如权利要求12所述的方法，其中，沉积所述第一绝缘层和所述第二绝缘层的步骤在单个步骤中执行。
14.如权利要求11所述的方法，还包括将第一RDL段和第二RDL段电连接至所述基板上形成的设备。
15.如权利要求11所述的方法，沉积所述第二RDL段的步骤包括在所述基板上直接沉积所述第二RDL段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/261,444 US10020335B2 (en) | 2016-09-09 | 2016-09-09 | Short-resistant chip-scale package |
| US15/261,444 | 2016-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107808865A CN107808865A (zh) | 2018-03-16 |
| CN107808865B true CN107808865B (zh) | 2020-02-21 |
Family
ID=61560920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710636661.7A Active CN107808865B (zh) | 2016-09-09 | 2017-07-31 | 抗短路芯片级封装 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10020335B2 (zh) |
| CN (1) | CN107808865B (zh) |
| TW (1) | TWI630689B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109522640B (zh) * | 2018-11-14 | 2020-11-27 | 北京航空航天大学 | 基于电流再分配的电路系统级联失效传播路径确定方法 |
| CN112510003B (zh) * | 2020-11-30 | 2023-07-18 | 杰华特微电子股份有限公司 | 一种半导体封装结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582397A (zh) * | 2008-05-16 | 2009-11-18 | 精材科技股份有限公司 | 半导体装置及其制造方法 |
| CN103681372A (zh) * | 2013-12-26 | 2014-03-26 | 华进半导体封装先导技术研发中心有限公司 | 扇出型圆片级三维半导体芯片的封装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260128A (ja) | 2004-03-15 | 2005-09-22 | Yamaha Corp | 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ |
| US7098070B2 (en) | 2004-11-16 | 2006-08-29 | International Business Machines Corporation | Device and method for fabricating double-sided SOI wafer scale package with through via connections |
| TWI303854B (en) | 2005-03-23 | 2008-12-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package and method for fabricating the same |
| US20080197435A1 (en) | 2007-02-21 | 2008-08-21 | Advanced Chip Engineering Technology Inc. | Wafer level image sensor package with die receiving cavity and method of making the same |
| US20090096093A1 (en) | 2007-10-15 | 2009-04-16 | Advanced Chip Engineering Technology Inc. | Inter-connecting structure for semiconductor package and method of the same |
| US8269348B2 (en) * | 2010-02-22 | 2012-09-18 | Texas Instruments Incorporated | IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch |
| US8901701B2 (en) | 2011-02-10 | 2014-12-02 | Chia-Sheng Lin | Chip package and fabrication method thereof |
| US9018765B2 (en) | 2012-11-19 | 2015-04-28 | Stmicroelectronics, Inc. | Preventing shorting dendritic migration between electrodes |
| US9673093B2 (en) * | 2013-08-06 | 2017-06-06 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of making wafer level chip scale package |
-
2016
- 2016-09-09 US US15/261,444 patent/US10020335B2/en active Active
-
2017
- 2017-07-31 CN CN201710636661.7A patent/CN107808865B/zh active Active
- 2017-08-08 TW TW106126786A patent/TWI630689B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582397A (zh) * | 2008-05-16 | 2009-11-18 | 精材科技股份有限公司 | 半导体装置及其制造方法 |
| CN103681372A (zh) * | 2013-12-26 | 2014-03-26 | 华进半导体封装先导技术研发中心有限公司 | 扇出型圆片级三维半导体芯片的封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107808865A (zh) | 2018-03-16 |
| US20180076248A1 (en) | 2018-03-15 |
| US10020335B2 (en) | 2018-07-10 |
| TW201813026A (zh) | 2018-04-01 |
| TWI630689B (zh) | 2018-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9824955B2 (en) | Semiconductor device | |
| CN100541771C (zh) | 具有嵌入式无源元件的半导体封装及其制造方法 | |
| CN101548378B (zh) | 半导体器件及其制造方法 | |
| US8470705B2 (en) | Chip pad resistant to antenna effect and method | |
| US6762466B2 (en) | Circuit structure for connecting bonding pad and ESD protection circuit | |
| CN106488651B (zh) | 印刷电路板、其制造方法及包括其的半导体封装件 | |
| US7635639B2 (en) | Method for the interconnection of active and passive components and resulting thin heterogeneous component | |
| US10306770B2 (en) | Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate | |
| US20210280563A1 (en) | Semiconductor device, fabrication method thereof, package and fabrication method thereof | |
| CN107808865B (zh) | 抗短路芯片级封装 | |
| CN105217562A (zh) | 微机械传感器装置 | |
| CN112748268A (zh) | 探针卡器件 | |
| RU2220476C2 (ru) | Электронный компонент и применение содержащейся в нем защитной структуры | |
| WO2008069190A1 (ja) | 静電気対策部品およびその製造方法 | |
| CN107527875A (zh) | 半导体封装结构及制造其之方法 | |
| US20090284883A1 (en) | Electronic device having electrostatic discharge protection device and methods of fabricating the same | |
| JP2014167987A (ja) | 半導体装置 | |
| US10978249B2 (en) | Thin-film device and method of manufacturing thin-film device | |
| CN109326571B (zh) | 芯片封装组件及其制造方法 | |
| CN107958875B (zh) | 半导体装置以及布线基板的设计方法 | |
| JP2020017771A (ja) | ディスクリート部品 | |
| JP2007134552A (ja) | 半導体装置 | |
| CN112670259B (zh) | 晶圆封装元件 | |
| US10217810B2 (en) | Capacitor formed on heavily doped substrate | |
| US7867817B2 (en) | Method for manufacturing a wafer level package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |