KR20220127450A - Skew Compensation Circuit and method for High Bandwidth Memory - Google Patents
Skew Compensation Circuit and method for High Bandwidth Memory Download PDFInfo
- Publication number
- KR20220127450A KR20220127450A KR1020210031747A KR20210031747A KR20220127450A KR 20220127450 A KR20220127450 A KR 20220127450A KR 1020210031747 A KR1020210031747 A KR 1020210031747A KR 20210031747 A KR20210031747 A KR 20210031747A KR 20220127450 A KR20220127450 A KR 20220127450A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- skew
- data
- data strobe
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Abstract
Description
본 발명은 스큐 보상 장치 및 방법에 관한 것으로, 고대역 메모리를 위한 고속 스큐 보상 장치 및 방법에 관한 것이다.The present invention relates to a skew compensation apparatus and method, and to a high-speed skew compensation apparatus and method for a high-bandwidth memory.
인공지능 등의 기술 발전에 따라 높은 데이터 전송율(high data throughput)을 갖는 GPU(Graphic Processing Unit), TPU(Tensor Processing Unit) 등과 같은 연산 가속기들이 등장하고 있다. 이로 인해 고속 저전력 특성을 갖는 메모리 시스템에 대한 요구가 급증하여, 대용량(large capacity) 및 고대역폭(high bandwidth)을 갖는 고대역 메모리(High Bandwidth Memory: 이하 HBM)가 최근 개발되었다.With the development of technologies such as artificial intelligence, computational accelerators such as GPU (Graphic Processing Unit) and TPU (Tensor Processing Unit) having high data throughput are appearing. Due to this, the demand for a memory system having high-speed and low-power characteristics has rapidly increased, and a high-bandwidth memory (HBM) having a large capacity and a high bandwidth has been recently developed.
도 1 및 도 2는 고대역 메모리의 개략적 구조를 나타내고, 도 3은 HBM의 데이터 샘플링과 스큐를 설명하기 위한 도면이며, 도 4는 도 2의 고대역 메모리에서 다이의 적층 위치에 따른 공급 전압 변화를 나타낸다.1 and 2 show a schematic structure of a high-bandwidth memory, FIG. 3 is a diagram for explaining data sampling and skew of HBM, and FIG. 4 is a supply voltage change according to a stacking position of a die in the high-bandwidth memory of FIG. 2 indicates
도 1 및 도 2에서는 HBM이 적용된 일 예로 프로세서와 메모리가 하나의 패키지에 결합된 2.5D SiP(System in Package)를 도시하였다. 도 1 및 도 2를 참조하면, 2.5D SiP에서는 패키지 기판(Package Substrate) 상에 하부면에 다수의 플립칩 범프(Flip chip bump)가 형성된 실리콘 인터포저(Silicon Interposer)가 배치된다. 그리고 인터포저 상에는 GPU, CPU 또는 SOC와 같은 프로세싱 다이(Processing)와 HBM이 각각 배치될 수 있다. HBM은 인터포저 상에 배치되는 로직 다이(Logic Die)와 로직 다이 상에 적층 배치되는 다수의 HBM 다이(또는 코어 다이)를 포함한다.1 and 2 illustrate a 2.5D System in Package (SiP) in which a processor and a memory are combined into one package as an example to which HBM is applied. 1 and 2 , in a 2.5D SiP, a silicon interposer having a plurality of flip chip bumps formed on a lower surface thereof is disposed on a package substrate. In addition, a processing die such as a GPU, a CPU or an SOC and an HBM may be respectively disposed on the interposer. The HBM includes a logic die disposed on an interposer and a plurality of HBM dies (or core dies) stacked on the logic die.
프로세싱 다이와 로직 다이 각각의 하부면에는 마이크로 범프(Micro bump)가 형성되고, 마이크로 범프는 인터포저 내에 형성된 다수의 채널을 통해 각종 데이터를 상호 전송할 수 있다. 또한 프로세싱 다이와 로직 다이의 마이크로 범프는 인터포저 하부면에 형성된 플립칩 범프와도 인터포저 내의 채널로 연결되어, 프로세싱 다이와 로직 다이의 신호를 패키지 하부면에 형성된 패키지 범프(package bump)를 통해 외부로 전달하거나 외부에서 인가되는 데이터가 프로세싱 다이와 로직 다이로 전달되도록 할 수 있다.Micro bumps are formed on lower surfaces of the processing die and the logic die, respectively, and the micro bumps may mutually transmit various data through a plurality of channels formed in the interposer. In addition, the micro bumps of the processing die and the logic die are also connected to the flip chip bumps formed on the lower surface of the interposer through channels in the interposer, so that the signals of the processing die and the logic die are transmitted to the outside through the package bumps formed on the lower surface of the package. It can transmit or externally applied data to the processing die and the logic die.
한편, 로직 다이와 적층 배치된 다수의 HBM 다이 각각에는 다수의 비아 홀(via hall)이 형성되고, 비아 홀 내부가 관통 전극(through silicon via: 이하 TSV)으로 충전됨으로써, 적층된 HBM 다이와 로직 다이 사이 또는 복수개의 HBM 다이 사이에서는 TSV를 통해 데이터가 용이하게 전달될 수 있다. 즉 HBM에서는 TSV가 복수개의 HBM 다이를 관통하여 연결됨으로써, 고속 데이터 전달이 가능할 뿐만 아니라 전력 소모를 크게 줄일 수 있다.On the other hand, a plurality of via holes are formed in each of the logic die and the plurality of HBM dies stacked with the logic die, and the inside of the via hole is filled with a through silicon via (TSV), so that between the stacked HBM die and the logic die Alternatively, data may be easily transferred between the plurality of HBM dies through the TSV. That is, in the HBM, since the TSV is connected through a plurality of HBM dies, high-speed data transmission is possible and power consumption can be greatly reduced.
기존 프로세서 칩과 메모리 칩이 별도로 구성된 경우에는 일반적으로 버스를 이용하여 프로세서와 메모리 사이에 64개의 데이터를 동시에 입력 또는 출력할 수 있도록 구성되었으나, 도 1 및 도 2와 같은 HBM의 경우, 통상적으로 1024개의 데이터 신호(DQ)를 입/출력할 수 있도록 구성된다.When the existing processor chip and the memory chip are configured separately, it is generally configured to simultaneously input or output 64 pieces of data between the processor and the memory using a bus. It is configured to input/output two data signals DQ.
다만 HBM에 적층되는 HBM 다이의 개수가 증가하고, 동시에 입력 또는 출력할 수 있는 데이터의 수가 64개에서 1024개로 크게 급증함에 따라 전송되는 데이터의 스큐(skew)를 보상하기 어려워지는 문제가 발생한다.However, as the number of HBM dies stacked on the HBM increases and the number of data that can be input or output at the same time greatly increases from 64 to 1024, it becomes difficult to compensate for the skew of transmitted data.
일반적으로 메모리에서는 데이터 신호(DQ)와 함께 인가되는 데이터 스트로브 신호(DQS)를 기준으로 데이터 신호(DQ)를 판별한다. 이때 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)의 위상차가 기지정된 위상차를 갖도록 매칭시키는 정합식(Matched type)의 경우, 1024개의 데이터 경로(DQ path)로 각각에 데이터 스트로브 신호(DQS)와의 지연 시간 차(tDQS)를 보상하기 위한 스트로브 복제 회로가 요구되어 전력 소모가 크게 증가될 뿐만 아니라, 1024개의 스트로브 복제 회로가 형성되기 위해 요구되는 면적이 크게 증가하는 문제가 있다. 이는 높은 집적도를 요구하는 HBM의 구현에 큰 장애가 된다.In general, the memory determines the data signal DQ based on the data strobe signal DQS applied together with the data signal DQ. At this time, in the case of a matched type that matches the phase difference between the data signal DQ and the data strobe signal DQS to have a predetermined phase difference, there are 1024 data paths DQ paths. A strobe replication circuit for compensating for the delay time difference tDQS is required, so power consumption is greatly increased, and there is a problem in that an area required to form 1024 strobe replication circuits is greatly increased. This is a big obstacle to the implementation of HBM that requires a high degree of integration.
이에 많은 HBM이 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)의 위상차를 정렬시키지 않는 비정합식(Unmatch type)으로 구현되고 있다. 비정합식 HBM의 경우, 스트로브 복제 회로가 요구되지 않으므로 전력 소모가 적다는 장점이 있으나, 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)의 위상차가 매칭되지 않음으로 인해 스큐가 발생된다. 비록 비동기식의 경우에도 구동 초기 또는 기지정된 간격으로 라이트 트레이닝(write training)을 수행하여 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이의 위상차를 조절하지만, 라이트 트레이닝 이후에 다시 발생되는 스큐에 대해서는 보상할 수가 없다. 이러한 데이터 스트로브 신호(DQS)와 데이터 신호(DQ) 사이의 스큐는 데이터 신호(DQ)의 데이터를 오판별하게 하는 심각한 문제를 야기할 수 있다.Accordingly, many HBMs are implemented as an unmatch type that does not align the phase difference between the data signal DQ and the data strobe signal DQS. In the case of the non-matching HBM, since a strobe replication circuit is not required, there is an advantage in that power consumption is small. Even in the case of asynchronous operation, the phase difference between the data signal (DQ) and the data strobe signal (DQS) is adjusted by performing write training at the beginning of operation or at a predetermined interval, but for skew that occurs again after write training, can't compensate The skew between the data strobe signal DQS and the data signal DQ may cause a serious problem of erroneously discriminating data of the data signal DQ.
도 3에서 (a)는 데이터율(Data rate)과 타이밍 마진 사이의 관계를 나타내고, (b)는 전압 변동에 의해 발생하는 스큐의 일 예를 나타낸다.In FIG. 3, (a) shows a relationship between a data rate and a timing margin, and (b) shows an example of skew caused by voltage fluctuations.
HBM은 (a)에 도시된 바와 같이, 데이터 신호(DQ)와 함께 인가되는 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)의 에지에 응답하여 데이터 신호(DQ)의 데이터값을 판별할 수 있다. 이때, 데이터 스트로브 신호 쌍(DQS_t, DQS_c)의 에지가 단위 간격(Unit Interval: 이하 UI)으로 결정되는 데이터 신호(DQ)의 아이 폭(eye width) 중심에 위치해야 안정적으로 데이터 신호(DQ)를 판별할 수 있다. 그리고 데이터율이 높아질수록 UI가 감소하게 되므로, 아이 폭 또한 감소하게 된다. 그리고 아이 폭 감소는 데이터 신호(DQ)와 데이터 스트로브 신호 쌍(DQS_t, DQS_c) 사이의 위상 오차, 즉 스큐가 발생하여도 데이터 신호(DQ)를 정확하게 판별할 수 있는 타이밍 마진(Timing margin)이 줄어드는 효과를 나타낸다. 즉 HBM의 동작 속도가 증가할수록 샘플링 타이밍 마진이 줄어들기 때문에 스큐가 더욱 심각한 문제가 될 수 있다.As shown in (a), the HBM may determine the data value of the data signal DQ in response to the edges of the external data strobe signal pair DQS_t and DQS_c applied together with the data signal DQ. At this time, the edge of the data strobe signal pair (DQS_t, DQS_c) must be located at the center of the eye width of the data signal DQ, which is determined by the unit interval (hereinafter UI), to stably obtain the data signal DQ. can be discerned. And since the UI decreases as the data rate increases, the eye width also decreases. In addition, the reduction in the eye width reduces the timing margin for accurately discriminating the data signal DQ even when a phase error, ie, skew, occurs between the data signal DQ and the data strobe signal pair DQS_t and DQS_c. show the effect. That is, as the operation speed of the HBM increases, the sampling timing margin decreases, so skew may become a more serious problem.
스큐는 다양한 이유로 발생하지만 특히 온도나 전압 변화 등에 의해 크게 발생하는 것으로 알려져 있다.Skew occurs for various reasons, but it is known that it is particularly caused by a change in temperature or voltage.
HBM에서는 입출력되는 데이터 신호(DQ)의 개수가 1024개로 크게 증가함에 따라 데이터 입/출력 시에 전력 소모가 크게 증가하게 되며, 이는 전원 공급부의 부하 변동으로 작용하여 전압의 변동폭 또한 크게 발생하여 스큐가 증가하게 된다.In HBM, as the number of input/output data signals (DQ) increases to 1024, power consumption during data input/output greatly increases. will increase
도 3의 (b)에 도시된 바와 같이, 전압 변동은 데이터 신호(DQ)의 아이 폭의 중심에 위치해야하는 데이터 스트로브 신호 쌍(DQS_t, DQS_c)의 위상이 앞서거나 뒤쳐지게 하는 스큐를 발생시킨다.As shown in (b) of FIG. 3 , the voltage fluctuation causes the phase of the data strobe signal pair DQS_t and DQS_c to advance or lag behind, which should be located at the center of the eye width of the data signal DQ.
일 예로 현재 JEDEC(Joint Electron Device Engineering Council)에 의해 규정된 HBM의 동작 전압인 1.14 ~ 1.26V(±5%)에서 1 클럭 사이클 내에 60mV의 전압 변화가 발생되면, 0.37UI만큼의 스큐가 발생하게 된다. 이는 HBM이 6.4Gb/s의 데이터율로 동작한다고 가정할 때, 1UI는 156.25ps 이므로, 스큐가 58ps로 발생할 수 있음을 의미한다. 그리고 데이터 신호(DQ)는 데이터 스트로브 신호(DQS)의 상승 및 하강 에지에서 샘플링되므로, 정상 상태에서 데이터 스트로브 신호(DQS)를 이용하여 데이터 신호(DQ)를 샘플링하기 위한 타이밍 마진은 1/2UI로 약 78ps 이다. 여기서 60mV의 전압 변화만으로 이미 58ps의 스큐가 발생하게 되면, 실질적인 타이밍 마진은 20ps 정도이므로 다른 요인으로 인해 추가적으로 스큐가 발생하게 되면, 샘플링 실패로 인해 데이터를 오판별하게 되는 문제가 있다.For example, if a voltage change of 60mV occurs within one clock cycle at 1.14 ~ 1.26V (±5%), which is the operating voltage of HBM currently regulated by the Joint Electron Device Engineering Council (JEDEC), a skew of 0.37UI occurs. do. This means that assuming that HBM operates at a data rate of 6.4 Gb/s, 1 UI is 156.25 ps, so skew can occur at 58 ps. And since the data signal DQ is sampled at the rising and falling edges of the data strobe signal DQS, the timing margin for sampling the data signal DQ using the data strobe signal DQS in the normal state is 1/2 UI. It is about 78ps. Here, if a skew of 58ps already occurs only with a voltage change of 60mV, since the actual timing margin is about 20ps, if additional skew occurs due to other factors, there is a problem in that data is misidentified due to sampling failure.
또한 HBM의 경우, 다수의 HBM 다이가 TSV로 연결되어 적층됨에 따라, 적층된 위치에 따라 TSV에 의한 저항 성분이 상이하게 나타나 공급 전압 강하(supply voltage drop)가 서로 상이하게 나타난다. 도 4는 8개의 HBM 다이가 적층된 HBM에서 최하단(layer2)에 위치하는 HBM 다이와 최상단(layer9)에 위치하는 HBM 다이의 공급 전압 강하를 측정한 결과를 나타낸다. 도 4를 참조하면, 최하단에 위치하는 HBM 다이의 경우, 공급 전압 강하가 작은 반면, 최상단에 적층된 HBM 다이는 다수의 TSV에 의한 저항 성분 증가로 공급 전압 강하가 크게 나타난다. 이와 같은 HBM 다이의 적층 위치에 따른 공급 전압 강하의 차이는 HBM 다이가 적층되는 개수가 증가할수록 더욱 크게 발생하게 되어 스큐가 증가하게 된다.In addition, in the case of HBM, as a plurality of HBM dies are connected and stacked by TSV, the resistance component by the TSV is different depending on the stacked position, so that the supply voltage drop is different from each other. 4 shows the results of measuring the supply voltage drop of the HBM die positioned at the bottom (layer2) and the HBM die positioned at the top (layer9) in the HBM in which 8 HBM dies are stacked. Referring to FIG. 4 , in the case of the HBM die positioned at the bottom, the supply voltage drop is small, whereas in the HBM die stacked at the top, the supply voltage drop is large due to the increase of the resistance component by the plurality of TSVs. The difference in the supply voltage drop according to the stacking positions of the HBM dies increases as the number of stacked HBM dies increases, resulting in increased skew.
본 발명의 목적은 HBM의 스큐를 빠르게 보상할 수 있는 스큐 보상 장치 및 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a skew compensation apparatus and method capable of quickly compensating for skew of an HBM.
본 발명의 다른 목적은 고속으로 동작하는 HBM에서 스큐가 변화하는 상황에서도 샘플링 타임이 마진을 더 확보하여 HBM의 신뢰성을 높일 수 있는 스큐 보상 장치 및 방법을 제공하는데 있다.Another object of the present invention is to provide a skew compensating apparatus and method capable of increasing the reliability of the HBM by further securing a sampling time margin even in a situation in which the skew is changed in an HBM operating at a high speed.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 스큐 보상 장치는 데이터 신호와 함께 전송되는 외부 데이터 스트로브 신호 쌍을 인가받아 기지정된 방식으로 데이터 스트로브 신호를 획득하고, 지연 제어 신호에 응답하여 획득된 데이터 스트로브 신호의 위상을 기지정된 제1 단위 시간 또는 제2 단위 시간만큼 조절하여 출력하는 DQS 조절부; 상기 데이터 스트로브 신호에 응답하여 활성화되어, 데이터 신호와 상기 데이터 스트로브 신호 사이의 스큐를 감지하고, 락킹 신호에 응답하여 스큐 크기를 감지하여 업데이트 신호를 출력하는 고속 보상 위상 검출부; 및 상기 업데이트 신호를 인가받아 스큐 방향과 스큐 크기를 판별하고, 판별된 스큐 방향과 스큐 크기에 따라 상기 데이터 스트로브 신호의 위상이 상기 제1 단위 시간 또는 상기 제2 단위 시간만큼 서로 상이하게 조절되도록 상기 지연 제어 신호를 생성하여 출력하고, 상기 스큐 방향의 변화에 따라 상기 락킹 신호를 출력하는 제어 신호 생성부를 포함한다.In order to achieve the above object, a skew compensating apparatus according to an embodiment of the present invention acquires a data strobe signal in a predetermined manner by receiving an external data strobe signal pair transmitted together with a data signal, and acquires in response to a delay control signal a DQS control unit for adjusting and outputting the phase of the data strobe signal by a predetermined first unit time or a second unit time; a high-speed compensation phase detection unit that is activated in response to the data strobe signal, detects a skew between the data signal and the data strobe signal, detects a skew magnitude in response to a locking signal, and outputs an update signal; and a skew direction and a skew magnitude are determined by receiving the update signal, and a phase of the data strobe signal is adjusted to be different from each other by the first unit time or the second unit time according to the determined skew direction and the skew magnitude. and a control signal generator configured to generate and output a delay control signal and output the locking signal according to a change in the skew direction.
상기 고속 보상 위상 검출부는 상기 데이터 스트로브 신호에 응답하여 활성화되어 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차를 감지하여 상기 업데이트 신호 중 제1 업데이트 신호를 출력하는 스큐 방향 감지부; 및 상기 락킹 신호와 상기 데이터 스트로브 신호에 응답하여 활성화되어, 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차가 기지정된 기준 스큐 크기를 초과하는지 여부를 감지하여 상기 업데이트 신호 중 제2 업데이트 신호를 출력하는 스큐 크기 감지부를 포함할 수 있다.The high-speed compensation phase detector is activated in response to the data strobe signal, the skew direction detector detects a phase difference between the data signal and the data strobe signal to output a first update signal of the update signal; and is activated in response to the locking signal and the data strobe signal, detects whether a phase difference between the data signal and the data strobe signal exceeds a predetermined reference skew size, and outputs a second update signal among the update signals It may include a skew size sensing unit.
상기 제어 신호 생성부는 상기 데이터 신호가 샘플링된 데이터와 상기 제1 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차에 따른 스큐가 발생된 스큐 방향을 판별하고, 판별된 스큐 방향에 따라 상기 제1 단위 시간만큼 상기 데이터 스트로브 신호의 위상을 조절되도록 위한 지연 제어 신호를 출력하며, 이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 동일하면, 상기 제2 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이에 발생된 스큐 크기가 기지정된 기준 스큐 크기를 초과하는지 판별하며, 스큐 크기가 기지정된 기준 스큐 크기를 초과하는 것으로 판별되면, 상기 데이터 스트로브 신호를 제2 단위 시간만큼 위상 조절되도록 지연 제어 신호를 출력할 수 있다.The control signal generator receives the data sampled by the data signal and the first update signal, determines a skew direction according to a phase difference between the data signal and the data strobe signal, and determines a skew direction according to the determined skew direction. A delay control signal for adjusting the phase of the data strobe signal is output for the first unit time, and when the direction of the skew determined from the data applied thereafter and the first update signal is the same as before, the second update signal is It is approved and it is determined whether a skew magnitude generated between the data signal and the data strobe signal exceeds a predetermined reference skew magnitude, and when it is determined that the skew magnitude exceeds a predetermined reference skew magnitude, the data strobe signal is converted A delay control signal may be output to adjust the phase by unit time.
상기 제어 신호 생성부는 이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 상이하면, 상기 데이터 스트로브 신호의 위상이 이전과 반대 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 온 상태로 출력할 수 있다.When the direction of the skew determined from the data applied thereafter and the first update signal is different from the previous one, the control signal generator generates a delay control signal so that the phase of the data strobe signal is adjusted in the opposite direction to the previous one by the first unit time. output, and the locking signal may be output in an on state.
상기 제어 신호 생성부는 상기 스큐 크기가 기지정된 기준 스큐 크기를 초과하지 않는 것으로 판별되면, 상기 데이터 스트로브 신호의 위상이 이전과 동일 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 오프 상태로 출력할 수 있다.If it is determined that the skew magnitude does not exceed a predetermined reference skew magnitude, the control signal generator outputs a delay control signal so that the phase of the data strobe signal is adjusted in the same direction as before by the first unit time, and A locking signal can be output in an off state.
상기 제어 신호 생성부는 판별된 스큐 방향이 상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 앞선 플러스 스큐이면 플러스 신호를 출력하고, 상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 지연된 마이너스 스큐이면 마이너스 신호를 출력할 수 있다.The control signal generator outputs a positive signal when the determined skew direction is positive skew in which the phase of the data signal is ahead of the data strobe signal by a predetermined interval or more, and the phase of the data signal is greater than the data strobe signal by a predetermined interval or more If it is delayed negative skew, a negative signal can be output.
상기 기준 스큐 크기는 상기 제1 단위 시간보다 크고 상기 제2 단위 시간보다 작은 시간 크기를 가질 수 있다.The reference skew size may be greater than the first unit time and smaller than the second unit time.
상기 스큐 방향 감지부는 상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 생성하는 스큐 감지부; 및 상기 스큐 감지부에서 생성된 전압을 서로 비교하여 상기 제1 업데이트 신호를 생성하는 스큐 방향 샘플링부를 포함할 수 있다.The skew direction sensing unit may include: a skew sensing unit generating voltages corresponding to a time interval in which the voltage level of the data signal is lower than a predetermined reference voltage and a time interval in which the voltage level of the data signal is higher than the reference voltage; and a skew direction sampling unit generating the first update signal by comparing the voltages generated by the skew sensing unit with each other.
상기 스큐 크기 감지부는 상기 락킹 신호가 오프 상태에서 상기 데이터 스트로브 신호에 응답하여 활성화되고, 상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 인가되는 상기 플러스 신호 또는 상기 마이너스 신호에 따라 상기 기준 스큐에 대응하는 오프셋을 가지고 생성하는 조건부 스큐 감지부; 및 상기 조건부 스큐 감지부에서 생성된 전압을 서로 비교하여 상기 제2 업데이트 신호를 생성하는 스큐 방향 샘플링부를 포함할 수 있다.The skew magnitude detecting unit is activated in response to the data strobe signal when the locking signal is off, and a voltage corresponding to a time period in which a voltage level of the data signal is lower than a predetermined reference voltage and a time period higher than the reference voltage, respectively. a conditional skew detection unit generating with an offset corresponding to the reference skew according to the applied positive signal or the negative signal; and a skew direction sampling unit generating the second update signal by comparing the voltages generated by the conditional skew sensing unit with each other.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 스큐 보상 방법은 데이터 신호와 함께 전송되는 외부 데이터 스트로브 신호 쌍을 인가받아 기지정된 방식으로 데이터 스트로브 신호를 획득하는 단계; 상기 데이터 스트로브 신호에 응답하여 활성화되어, 데이터 신호와 상기 데이터 스트로브 신호 사이의 스큐를 감지하고, 락킹 신호에 응답하여 스큐 크기를 감지하여 업데이트 신호를 출력하는 단계; 상기 업데이트 신호를 인가받아 스큐 방향과 스큐 크기를 판별하고, 판별된 스큐 방향과 스큐 크기에 따라 상기 데이터 스트로브 신호의 위상이 기지정된 제1 단위 시간 또는 제2 단위 시간만큼 서로 상이하게 조절되도록 지연 제어 신호를 생성하여 출력하고, 상기 스큐 방향의 변화에 따라 상기 락킹 신호를 출력하는 단계; 상기 지연 제어 신호에 응답하여 이후 획득되는 데이터 스트로브 신호의 위상을 상기 제1 단위 시간 또는 상기 제2 단위 시간만큼 조절하여 출력하는 단계를 포함한다.A skew compensation method according to another embodiment of the present invention for achieving the above object includes: acquiring a data strobe signal in a predetermined manner by receiving an external data strobe signal pair transmitted together with a data signal; being activated in response to the data strobe signal, detecting a skew between a data signal and the data strobe signal, detecting a skew magnitude in response to a locking signal, and outputting an update signal; A skew direction and a skew magnitude are determined by receiving the update signal, and the phase of the data strobe signal is adjusted to be different from each other by a predetermined first unit time or a second unit time according to the determined skew direction and the skew magnitude. generating and outputting a signal, and outputting the locking signal according to a change in the skew direction; and adjusting and outputting the phase of the data strobe signal obtained later in response to the delay control signal by the first unit time or the second unit time.
따라서, 본 발명의 실시예에 따른 스큐 보상 장치 및 방법은 스큐가 발생하는 방향과 함께 스큐의 크기가 기지정된 기준 스큐 크기 이상인지 감지하고, 감지된 스큐의 크기에 따라 서로 다른 크기로 보상함에 따라 고속으로 스큐를 보상할 수 있다. 그러므로 소형으로 구현되어 고속으로 동작하는 HBM에서 스큐가 변화하는 상황에서도 샘플링 타임이 마진을 더 확보하여 HBM의 신뢰성을 높일 수 있다.Accordingly, the skew compensating apparatus and method according to an embodiment of the present invention detects whether the magnitude of the skew is greater than or equal to a predetermined reference skew magnitude along with the direction in which the skew occurs, and compensates for different magnitudes according to the detected skew magnitude. Skew can be compensated for at high speed. Therefore, it is possible to increase the reliability of the HBM by securing a sampling time margin even in a situation where the skew is changed in the HBM that is implemented in a small size and operates at high speed.
도 1 및 도 2는 고대역 메모리의 개략적 구조를 나타낸다.
도 3은 HBM의 데이터 샘플링과 스큐를 설명하기 위한 도면이다.
도 4는 도 2의 고대역 메모리에서 다이의 적층 위치에 따른 공급 전압 변화를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 HBM의 데이터 수신부의 개략적 구조를 나타낸다.
도 6은 도 5의 고속 보상 위상 검출부의 개략적 구조를 나타낸다.
도 7은 도 6의 스큐 방향 감지부의 상세 구성의 일 예를 나타낸다.
도 8 내지 도 10은 도 7의 스큐 방향 감지부의 동작을 설명하기 위한 도면이다.
도 11은 도 6의 스큐 크기 감지부의 상세 구성의 일 예를 나타낸다.
도 12 내지 도 14는 도 11의 스큐 크기 감지부의 동작을 설명하기 위한 도면이다.
도 15는 본 실시예에 따른 스큐 보상 장치가 스큐를 보상하는 개념을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시예에 따른 스큐 보상 방법을 나타낸다.
도 17 및 도 18은 본 실시예에 따른 스큐 보상 장치의 성능을 시뮬레이션한 결과를 나타낸다.1 and 2 show a schematic structure of a high-bandwidth memory.
3 is a diagram for explaining data sampling and skew of the HBM.
FIG. 4 shows supply voltage variation with stacking positions of dies in the high-bandwidth memory of FIG. 2 .
5 shows a schematic structure of a data receiving unit of an HBM according to an embodiment of the present invention.
FIG. 6 shows a schematic structure of the high-speed compensation phase detector of FIG. 5 .
7 illustrates an example of a detailed configuration of the skew direction sensing unit of FIG. 6 .
8 to 10 are diagrams for explaining the operation of the skew direction sensing unit of FIG. 7 .
11 shows an example of a detailed configuration of the skew magnitude detecting unit of FIG. 6 .
12 to 14 are diagrams for explaining the operation of the skew magnitude detecting unit of FIG. 11 .
15 is a diagram for explaining a concept in which the skew compensating apparatus according to the present embodiment compensates for skew.
16 illustrates a skew compensation method according to an embodiment of the present invention.
17 and 18 show simulation results of the performance of the skew compensating apparatus according to the present embodiment.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다. Hereinafter, the present invention will be described in detail by describing preferred embodiments of the present invention with reference to the accompanying drawings. However, the present invention may be embodied in several different forms, and is not limited to the described embodiments. In addition, in order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals in the drawings indicate the same members.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "...부", "...기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. Throughout the specification, when a part "includes" a certain component, it does not exclude other components unless otherwise stated, meaning that other components may be further included. In addition, terms such as "... unit", "... group", "module", and "block" described in the specification mean a unit that processes at least one function or operation, which is hardware, software, or hardware. and a combination of software.
도 5는 본 발명의 일 실시예에 따른 HBM의 데이터 수신부의 개략적 구조를 나타낸다.5 shows a schematic structure of a data receiving unit of an HBM according to an embodiment of the present invention.
도 5를 참조하면, 본 실시예에 따른 데이터 수신부는 적어도 하나의 데이터 샘플링부(100) 및 스큐 보상부(200)를 포함할 수 있다. 데이터 샘플링부(100)는 스큐 보상부(200)에서 위상 조절된 데이터 스트로브 신호(DQS)를 인가받고, 인가된 데이터 스트로브 신호(DQS)에 기반하여 외부에서 전달된 데이터 신호(DQ)를 샘플링하여 데이터를 획득 및 출력한다. 이때 데이터 신호(DQ)는 도 1 및 도 2에 도시된 바와 같이, 프로세싱 다이로부터 인터포저를 통해 전달될 수 있다. 또한 도 3에 도시된 바와 같이, 데이터 수신부는 다수의 데이터 샘플링부(100)를 포함하여 다수 채널의 데이터 신호(DQ<3:0>)를 인가받도록 구성될 수 있다. 다수의 데이터 샘플링부(100)는 데이터 스트로브 신호(DQS)에 기반하여 각각 대응하는 채널의 데이터 신호(DQ0 ~ DQ3)를 샘플링하여 다수의 데이터를 획득할 수 있다.Referring to FIG. 5 , the data receiving unit according to the present embodiment may include at least one
스큐 보상부(200)는 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)를 인가받아 데이터 스트로브 신호(DQS)를 획득하고, 획득된 데이터 스트로브 신호(DQS)와 데이터 신호(DQ) 사이의 위상차를 감지하여 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이의 스큐가 제거되도록 데이터 스트로브 신호(DQS) 위상을 조절하여 데이터 샘플링부(100)로 인가한다.The skew compensator 200 receives the external data strobe signal pair DQS_t and DQS_c to obtain the data strobe signal DQS, and detects a phase difference between the obtained data strobe signal DQS and the data signal DQ. The phase of the data strobe signal DQS is adjusted and applied to the
스큐 보상부(200)는 DQS 획득부(210), 스큐 조절부(220), 고속 보상 위상 검출부(230) 및 제어 신호 생성부(240)를 포함할 수 있다. DQS 획득부(210)는 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)을 인가받아 데이터 스트로브 신호(DQS)를 생성한다. DQS 획득부(210)는 인가된 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)을 차동 증폭하고, 차동 증폭된 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)을 I/Q 분해(I/Q Divide)하여 4개의 데이터 스트로브 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB)로 구성되는 데이터 스트로브 신호(DQS)를 획득할 수 있다. 그리고 DQS 획득부(210)는 획득된 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB)를 포함하는 데이터 스트로브 신호(DQS)를 스큐 조절부(220)로 전달한다. 여기서 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB)는 외부 데이터 스트로브 신호 쌍(DQS_t, DQS_c)의 1/2 주파수를 갖고, 위상이 직교하는 클럭 신호이다.The skew compensator 200 may include a
DQS 획득부(210)는 적어도 하나의 차동 증폭기와 I/Q 분해기를 포함하여 구성될 수 있다.The
스큐 조절부(220)는 DQS 획득부(210)에서 인가된 데이터 스트로브 신호(DQS)를 제어 신호 생성부(240)에서 인가되는 지연 제어 신호에 대응하는 시간만큼 지연하여 출력한다. 여기서 지연 신호는 디지털 값으로 인가될 수도 있으며, 위상 조절부는 인가된 지연 제어 신호에 따라 지연시간을 가변하는 가변 지연 회로로 구성될 수 있다.The
스큐 조절부(220)는 데이터 스트로브 신호(DQS)를 구성하는 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB)를 모두 동일하게 지연하여 다수의 데이터 샘플링부(100) 각각으로 출력할 수 있으며, 이에 각 데이터 샘플링부(100)는 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB) 각각에 응답하여 서로 다른 위상에서 데이터를 샘플링할 수 있다. 즉 다수의 데이터 샘플링부(100) 각각이 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB) 각각에 응답하여 대응하는 데이터 신호(DQ0 ~ DQ3)를 서로 다른 위상에서 4번 샘플링할 수 있다.The
여기서 DQS 획득부(210)와 스큐 조절부(220)는 DQS 조절부로 통합될 수 있다.Here, the
고속 보상 위상 검출부(230)는 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이의 위상차에 따른 스큐를 감지하고, 감지된 스큐에 따라 위상을 보상하기 위한 업데이트 신호(UP)를 생성하여 제어 신호 생성부(240)로 전달한다. 고속 보상 위상 검출부(230)는 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이의 스큐를 전압차로 변환하여 감지함으로써, 데이터 신호(DQ)에 대비한 데이터 스트로브 신호(DQS)의 위상 스큐 방향을 감지하고, 감지된 스큐 방향에 따라 1차적으로 기지정된 제1 단위 위상만큼 위상 스큐가 보상될 수 있도록 업데이트 신호(UP)를 생성하여 출력한다.The high-speed compensation
또한 본 실시예의 고속 보상 위상 검출부(230)는 1차적으로 제1 단위 위상만큼 스큐가 보상된 이후, 데이터 신호(DQ)에 대비한 데이터 스트로브 신호(DQS)의 위상 스큐 방향과 함께 위상 스큐의 크기가 기지정된 기준 스큐 크기 이상인지 판별한다. 만일 위상 스큐 방향의 방향이 이전과 동일 방향이고 위상 스큐의 크기가 기준 스큐 크기를 초과하면, 제1 단위 위상보다 큰 값으로 기지정된 제2 단위 위상만큼 위상 스큐가 보상될 수 있도록 업데이트 신호(UP)를 생성하여 출력한다. 그러나 위상 스큐 방향의 방향이 이전과 상이하거나, 감지된 위상 스큐의 크기가 기준 스큐 크기 이하이면, 이전과 반대 방향으로 제1 단위 위상만큼 위상 스큐가 보상될 수 있도록 업데이트 신호(UP)를 생성하여 출력한다.In addition, the high-speed compensation
즉 본 실시예에서 고속 보상 위상 검출부(230)는 우선 위상 스큐가 발생된 방향만을 감지하여 1차적으로 제1 단위 시간으로 스큐를 보상하도록 업데이트 신호(UP)를 생성하고, 1차 보상 이후에 동일 스큐 방향에서 여전히 스큐가 크게 발생되는 것으로 판단되면 1차 보상시보다 큰 제2 단위 시간으로 스큐를 보상하도록 업데이트 신호(UP)를 생성하여 출력한다.That is, in the present embodiment, the high-speed compensation
고속 보상 위상 검출부(230)의 구성과 동작에 대한 상세한 설명은 후술하도록 한다.A detailed description of the configuration and operation of the high-speed compensation
제어 신호 생성부(240)는 고속 보상 위상 검출부(230)로부터 인가되는 업데이트 신호에 따라 스큐 조절부(220)가 데이터 스트로브 신호(DQS)를 지연하는 시간을 조절하기 위한 지연 제어 신호를 생성하여 출력한다. 이와 함께 제어 신호 생성부(240)는 데이터 스트로브 신호(DQS)에 의해 샘플링된 데이터(DQ0_I, DQ0_Q)에 응답하여 활성화되어 업데이트 신호(UP)를 인가받으며, 데이터(DQ0_I, DQ0_Q)와 업데이트 신호(UP)에 따라 데이터 신호(DQ0)의 위상이 데이터 스트로브 신호(DQS)보다 앞선 플러스 스큐가 발생하였는지, 데이터 신호(DQ0)의 위상이 데이터 스트로브 신호(DQS)보다 뒤쳐진 마이너스 스큐가 발생하였는지 판별하고 판별된 결과에 따라 플러스 신호(P) 또는 마이너스 신호(M)를 고속 보상 위상 검출부(230)로 전달한다. 또한 제어 신호 생성부(240)는 플러스 스큐와 마이너스 스큐가 교대로 반복하여 발생되면, 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)의 스큐가 제거된 상태로 판별하여 온 상태 락킹 신호(ON)를 출력할 수 있다. 그러나 스큐가 존재하는 것으로 판별되면, 오프 상태의 락킹 신호(OFF)를 출력할 수 있다.The
도 6은 도 5의 고속 보상 위상 검출부의 개략적 구조를 나타낸다.FIG. 6 shows a schematic structure of the high-speed compensation phase detector of FIG. 5 .
도 6을 참조하면, 본 실시예에 따른 고속 보상 위상 검출부(230)는 스큐 방향 감지부(310)와 스큐 크기 감지부(320)를 포함할 수 있다. 스큐 방향 감지부(310)는 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이의 스큐를 전압차로 변환하여 감지함으로써, 데이터 신호(DQ)에 대비한 데이터 스트로브 신호(DQS)의 위상 스큐 방향을 감지하여 업데이트 신호(UP)를 생성한다.Referring to FIG. 6 , the high-speed compensation
스큐 방향 감지부(310)는 4개의 DQS 분해 신호(DQS_I, DQS_Q, DQS_IB, DQS_QB) 중 인접한 위상을 갖는 2개의 DQS 분해 신호(여기서는 일 예로 DQS_Q, DQS_IB)에 응답하여 활성화 및 리셋 되고, 활성화된 기간 동안 데이터 신호(DQ)의 전압을 기지정된 기준 전압(Vref)과 비교하여 발생된 스큐를 전압값으로 변환하여 제1 업데이트 신호를 생성한다.The skew
스큐 크기 감지부(320) 또한 스큐 방향 감지부(310)와 마찬가지로 2개의 DQS 분해 신호(DQS_Q, DQS_IB)를 인가받을 뿐만 아니라, 추가적으로 스큐 방향 감지부(310)에 생성된 업데이트 신호에 응답하여 활성화된다. 그리고 활성화된 스큐 크기 감지부(320)는 스큐 방향 감지부(310)와 유사하게 데이터 신호(DQ)의 전압을 기지정된 기준 전압(Vref)과 비교하여 발생된 스큐를 전압값으로 변환하되, 기지정된 기준 스큐 크기 이상의 스큐가 발생하는지 여부를 감지하여 제2 업데이트 신호를 생성한다.The skew
이는 단순히 스큐의 발생 여부만을 감지하는 스큐 방향 감지부(310)와 달리 발생된 스큐가 기준 스큐 크기 이상인지 감지함으로써, 스큐 보상의 수준을 차등화 할 수 있도록 하기 위함이다.This is to differentiate the level of skew compensation by detecting whether the generated skew is equal to or greater than a reference skew size, unlike the skew
즉 스큐 방향 감지부(310)는 스큐의 발생 여부를 감지하여 제1 업데이트 신호를 생성하고, 스큐 크기 감지부(320)는 발생된 스큐의 크기가 기준 스큐 크기 이상인지 여부를 감지하여 제2 업데이트 신호를 생성한다. 그리고 생성된 제1 업데이트 신호 및 제2 업데이트 신호는 업데이트 신호로서 제어 신호 생성부(240)로 전달된다.That is, the skew
도 7은 도 6의 스큐 방향 감지부의 상세 구성의 일 예를 나타내며, 도 8 내지 도 10은 도 7의 스큐 방향 감지부의 동작을 설명하기 위한 도면이다.7 shows an example of a detailed configuration of the skew direction sensing unit of FIG. 6 , and FIGS. 8 to 10 are diagrams for explaining the operation of the skew direction sensing unit of FIG. 7 .
도 7을 참조하면, 스큐 방향 감지부(310)는 스큐 감지부(311) 및 스큐 방향 샘플링부(312)를 포함할 수 있다.Referring to FIG. 7 , the skew
스큐 감지부(311)는 2개의 DQS 분해 신호(DQS_Q, DQS_IB)에 응답하여 활성화되어 데이터 신호(DQ)와 기준 전압(Vref)을 비교하여 전압 차를 저장한다.The
스큐 감지부(311)는 스위치부, 감지부, 차징부 및 리셋부로 구성된다. 스위치부는 전원 전압과 제1 노드(X) 사이에 직렬로 연결된 2개의 스위치 트랜지스터(S11, S12)를 포함한다. 2개의 스위치 트랜지스터(S11, S12)는 각각 2개의 DQS 분해 신호(DQS_Q, DQS_IB)에 응답하여 온/오프된다.The
감지부는 제1 노드(X)와 제2 노드(A)와 제1 노드(X)와 제3 노드(B) 사이에 각각 연결된 2개의 감지 트랜지스터(P11, P12)를 포함한다. 2개의 감지 트랜지스터 중 제11 감지 트랜지스터(P11)는 다수의 채널의 데이터 신호(DQ) 중 하나의 데이터 신호(DQ0)를 인가받는 반면 제12 감지 트랜지스터(P12)는 기준 전압(Vref)을 인가받는다. 여기서 기준 전압(Vref)은 데이터 신호(DQ)의 로우 레벨과 하이 레벨 사이의 중간 전압 레벨을 가질 수 있다. 즉 데이터 신호(DQ)는 기준 전압(Vref)보다 낮은 전압 레벨을 갖는 로우 레벨에서 기준 전압(Vref)보다 높은 전압으로 하이 레벨로 천이된다.The sensing unit includes a first node (X), a second node (A), and two sensing transistors (P11, P12) respectively connected between the first node (X) and the third node (B). Among the two sensing transistors, the eleventh sensing transistor P11 receives one data signal DQ0 among the data signals DQ of the plurality of channels, while the twelfth sensing transistor P12 receives the reference voltage Vref. . Here, the reference voltage Vref may have an intermediate voltage level between the low level and the high level of the data signal DQ. That is, the data signal DQ transitions from a low level having a voltage level lower than the reference voltage Vref to a higher voltage than the reference voltage Vref to a high level.
차징부는 제2 노드(A)와 제3 노드(B) 각각과 접지 전압 사이에 연결되는 2개의 캐패시터(C1, C2)를 포함한다. 제11 캐패시터(C1)는 도 8의 (a)에 도시된 바와 같이, 데이터 신호(DQ0)가 기준 전압(Vref)보다 낮은 전압 레벨인 구간 동안, 스위치부 및 감지부의 제11 감지 트랜지스터(P11)를 통해 인가되는 전류를 충전한다. 그리고 제12 캐패시터(C2)는 도 8의 (b)에 도시된 바와 같이, 데이터 신호(DQ0)가 기준 전압(Vref)보다 높은 전압 레벨인 구간 동안, 스위치부 및 감지부의 제12 감지 트랜지스터(P12)를 통해 인가되는 전류를 충전한다. 즉 차징부의 2개의 캐패시터(C1, C2)는 각각 데이터 신호(DQ0)가 기준 전압(Vref)보다 낮은 전압 레벨인 구간과 높은 전압 레벨인 구간 동안 충전되어 충전된 구간에 대응하는 전압을 제2 노드(A)와 제3 노드(B)에 발생시킨다.The charging unit includes two capacitors C1 and C2 connected between the second node A and the third node B, respectively, and the ground voltage. As shown in FIG. 8A , the eleventh capacitor C1 is connected to the eleventh sensing transistor P11 of the switch unit and the sensing unit during a period in which the data signal DQ0 is at a voltage level lower than the reference voltage Vref. Charge the current applied through In addition, as shown in FIG. 8B , the twelfth capacitor C2 is connected to the twelfth sensing transistor P12 of the switch unit and the sensing unit during a period in which the data signal DQ0 is at a voltage level higher than the reference voltage Vref. ) to charge the applied current. That is, the two capacitors C1 and C2 of the charging unit are charged during the period in which the data signal DQ0 is at a voltage level lower than the reference voltage Vref and the period in which the voltage level is higher than the reference voltage Vref, respectively. (A) and the third node (B).
차징부의 2개의 캐패시터(C1, C2)는 동일한 캐패시턴스를 가지는 것이 바람직하지만, 다양한 이유로 캐패시턴스의 오프셋이 발생할 수 있으므로, 2개의 캐패시터(C1, C2) 중 적어도 하나(여기서는 일 예로 제12 캐패시터(C2))는 오프셋캐패시턴스를 보정할 수 있도록 가변 캐패시턴스를 갖도록 구성될 수 있다. 오프셋 캐패시턴스 보상을 위한 가변 캐패시터를 구현하는 방법은 공지된 기술이므로 여기서는 상세하게 설명하지 않는다.It is preferable that the two capacitors C1 and C2 of the charging part have the same capacitance, but since an offset of the capacitance may occur for various reasons, at least one of the two capacitors C1 and C2 (here, as an example, the twelfth capacitor C2) ) may be configured to have a variable capacitance to correct the offset capacitance. A method of implementing a variable capacitor for offset capacitance compensation is a well-known technique and thus will not be described in detail here.
한편, 리셋부는 제2 노드(A)와 제3 노드(B) 각각과 접지 전압 사이에 2개의 캐패시터(C1, C2)와 각각 병렬로 연결되는 2개의 리셋 트랜지스터(R11, R12)를 포함한다. 2개의 리셋 트랜지스터(R11, R12)는 스위치부로 인가되는 2개의 DQS 분해 신호(DQS_Q, DQS_IB) 중 하나의 DQS 분해 신호(DQS_IB)에 응답하여 활성화되어 2개의 캐패시터(C1, C2)를 방전시킴으로써 도 9의 (b)에 도시된 바와 같이, 제2 노드(A)와 제3 노드(B)의 전압 레벨을 접지 전압 레벨로 리셋시킨다.Meanwhile, the reset unit includes two capacitors C1 and C2 and two reset transistors R11 and R12 connected in parallel between each of the second node A and the third node B and the ground voltage. The two reset transistors R11 and R12 are activated in response to one of the two DQS split signals DQS_Q and DQS_IB applied to the switch unit, and are activated in response to discharging the two capacitors C1 and C2. As shown in (b) of 9, the voltage levels of the second node A and the third node B are reset to the ground voltage level.
스큐 방향 샘플링부(312)는 도 9의 (a)에 도시된 바와 같이, 스큐 감지부(311)의 제2 노드(A)와 제3 노드(B)의 전압차를 증폭하여 제1 업데이트 신호(UP1)를 출력한다. 여기서 스큐 방향 샘플링부(312)는 DQS 분해 신호(DQS_Q)에 응답하여 스큐 감지부(311)가 비활성화된 시점에 활성화되어 제2 노드(A)와 제3 노드(B)의 전압차를 감지 증폭하여 제1 업데이트 신호(UP1)를 출력할 수 있다.The skew
도 10을 참조하면, 정상적인 상태, 즉 스큐가 발생되지 않은 상태에서 데이터 신호(DQ0)는 2개의 DQS 분해 신호(DQS_I, DQS_Q)의 상승 에지 타이밍의 중앙 타이밍에서 상승 또는 하강 천이되어야 한다.Referring to FIG. 10 , in a normal state, that is, in a state in which no skew is generated, the data signal DQ0 should rise or fall at the center timing of the rising edge timings of the two DQS decomposition signals DQS_I and DQS_Q.
데이터 신호(DQ0)가 상승 천이하는 것으로 가정할 때, 데이터 신호(DQ0)가 기준 전압(Vref)보다 낮은 전압 레벨 구간이 높은 전압 레벨 구간보다 길다면, 도 10에서 ①의 구간이 ②의 구간 보다 길어 데이터 신호(DQ0)의 위상이 데이터 스트로브 신호(DQS)보다 앞선 플러스 스큐가 발생된 것으로 볼 수 있다. 반면, 데이터 신호(DQ0)가 기준 전압(Vref)보다 낮은 전압 레벨 구간이 높은 전압 레벨 구간보다 짧다면, ①의 구간이 ②의 구간 보다 짧아 데이터 신호(DQ0)의 위상이 데이터 스트로브 신호(DQS)보다 뒤쳐진 마이너스 스큐가 발생된 것으로 볼 수 있다.Assuming that the data signal DQ0 makes a rising transition, if a voltage level section in which the data signal DQ0 is lower than the reference voltage Vref is longer than a high voltage level section, the
그러나 데이터 신호(DQ0)가 하강 천이하는 경우에는 데이터 신호(DQ)의 레벨이 반대이다. 따라서 데이터 신호(DQ0)가 기준 전압(Vref)보다 높은 전압 레벨 구간이 낮은 전압 레벨 구간보다 긴 경우가 오히려 데이터 신호(DQ0)의 위상이 데이터 스트로브 신호(DQS)보다 앞선 플러스 스큐가 발생된 것으로 볼 수 있으며, 데이터 신호(DQ0)가 기준 전압(Vref)보다 높은 전압 레벨 구간이 낮은 전압 레벨 구간보다 짧다면, 마이너스 스큐가 발생된 것으로 볼 수 있다.However, when the data signal DQ0 makes a falling transition, the level of the data signal DQ is reversed. Therefore, when the voltage level section in which the data signal DQ0 is higher than the reference voltage Vref is longer than the low voltage level section, it is considered that the phase of the data signal DQ0 precedes the data strobe signal DQS. In addition, if a voltage level section in which the data signal DQ0 is higher than the reference voltage Vref is shorter than a lower voltage level section, it can be considered that negative skew has occurred.
즉 플러스 스큐와 마이너스 스큐는 데이터 신호(DQ0)와 데이터 스트로브 신호(DQS) 사이의 위상 차뿐만 아니라, 데이터 신호(DQ0)의 데이터값에 기반하여 판별되어야 한다. 이에 상기한 바와 같이, 제어 신호 생성부(240)는 데이터 샘플링부(100)에서 샘플링된 데이터 신호(DQ0)의 데이터값과 제1 업데이트 신호(UP1)를 기반으로 플러스 스큐가 발생하였는지 마이너스 스큐가 발생하였는지 판별하여 플러스 신호(P) 또는 마이너스 신호(M)를 생성할 수 있다. 또한 플러스 스큐와 마이너스 스큐가 교대로 반복하여 발생된 것으로 판별되면, 스큐가 제1 단위 시간 이내로 발생되어 보상할 수 없는 상태이므로 스큐가 제거된 것으로 판별하여 락킹 신호를 온 상태로 하여 출력할 수 있다.That is, the positive skew and the negative skew should be determined based on the data value of the data signal DQ0 as well as the phase difference between the data signal DQ0 and the data strobe signal DQS. Accordingly, as described above, the control
도 11은 도 6의 스큐 크기 감지부의 상세 구성의 일 예를 나타내고, 도 12 내지 도 15는 도 11의 스큐 크기 감지부의 동작을 설명하기 위한 도면이다.11 shows an example of a detailed configuration of the skew magnitude detector of FIG. 6 , and FIGS. 12 to 15 are diagrams for explaining the operation of the skew magnitude detector of FIG. 11 .
도 11을 참조하면, 스큐 크기 감지부(320)는 조건부 스큐 감지부(321) 및 스큐 크기 샘플링부(322)를 포함할 수 있다. 조건부 스큐 감지부(321) 또한 스큐 방향 감지부(310)와 유사하게 스위치부, 감지부, 차징부 및 리셋부로 구성될 수 있다.Referring to FIG. 11 , the skew
스위치부는 전원 전압과 제4 노드(Y) 사이에 직렬로 연결된 3개의 스위치 트랜지스터(S21 ~ S23)를 포함한다. 이중 제21 및 제22 스위치 트랜지스터(S21, S22)는 스큐 감지부(311)의 스위치부와 동일하게 각각 2개의 DQS 분해 신호(DQS_Q, DQS_IB)에 응답하여 온/오프된다. 그러나 제23 스위치 트랜지스터(S23)는 락킹 신호의 오프(OFF) 상태에 응답하여 활성화된다. 즉 조건부 스큐 감지부(321)는 도 12의 (a)에 도시된 바와 같이, 제어 신호 생성부(240)에 의해 락킹된 상태, 즉 스큐가 발생하지 않는 상태라고 판단된 경우에 턴 오프되어 스큐 크기 감지부(320)가 비활성화되도록 한다. 이는 락킹된 상태에서 불필요하게 스큐 크기 감지부(320)가 동작하여 전력 소모가 증가되는 것을 방지하기 위함이다. 그러나 락킹 되지 않은 상태에서는 도 12의 (b)에 도시된 바와 같이, 턴 온 되어 전원 전압이 제4 노드(Y)로 인가되도록 한다.The switch unit includes three switch transistors S21 to S23 connected in series between the power supply voltage and the fourth node Y. Among them, the 21st and 22nd switch transistors S21 and S22 are turned on/off in response to two DQS decomposition signals DQS_Q and DQS_IB, respectively, in the same manner as the switch unit of the
한편, 감지부는 스큐 방향 감지부(310)의 감지부와 마찬가지로 제4 노드(Y)와 제5 노드(C)와 제4 노드(Y)와 제6 노드(D) 사이에 각각 연결된 2개의 감지 트랜지스터(P21, P22)를 포함한다. 그리고 제21 감지 트랜지스터(P21)는 데이터 신호(DQ0)를 인가받고, 제22 감지 트랜지스터(P22)는 기준 전압(Vref)을 인가받는다.On the other hand, the sensing unit, like the sensing unit of the skew
차징부는 스큐 방향 감지부(310)의 차징부와 달리 플러스 차징부와 마이너스 차징부로 구성될 수 있다.Unlike the charging unit of the skew
플러스 차징부는 제5 노드(C)와 제6 노드(D) 각각과 접지 전압 사이에 직렬로 연결되는 플러스 스위치 트랜지스터(PS1, PS2)와 플러스 캐패시터(PC1, PC2)를 포함한다. 도 13에 도시된 바와 같이, 2개의 플러스 스위치 트랜지스터(PS1, PS2)는 제어 신호 생성부(240)에서 인가되는 플러스 신호(P)에 응답하여 턴온되어 대응하는 플러스 캐패시터(PC1, PC2)를 제5 노드(C) 및 제6 노드(D)와 연결한다.The positive charging unit includes positive switch transistors PS1 and PS2 and positive capacitors PC1 and PC2 connected in series between each of the fifth node C and the sixth node D and the ground voltage. As shown in FIG. 13 , the two plus switch transistors PS1 and PS2 are turned on in response to the plus signal P applied from the
즉 제1 플러스 스위치 트랜지스터(PS1)는 플러스 신호(P)에 따라 턴 온되어 제1 플러스 캐패시터(PC1)가 제5 노드(C)를 통해 인가되는 전류에 의해 차징되도록 하고, 제2 플러스 스위치 트랜지스터(PS2)는 플러스 신호(P)에 따라 턴 온되어 제2 플러스 캐패시터(PC2)가 제6 노드(D)를 통해 인가되는 전류에 의해 차징되도록 한다.That is, the first plus switch transistor PS1 is turned on according to the plus signal P so that the first plus capacitor PC1 is charged by the current applied through the fifth node C, and the second plus switch transistor (PS2) is turned on according to the positive signal (P) so that the second positive capacitor (PC2) is charged by the current applied through the sixth node (D).
한편, 마이너스 차징부 또한 플러스 차징부와 유사하게 제5 노드(C)와 제6 노드(D) 각각과 접지 전압 사이에 직렬로 연결되는 마이너스 스위치 트랜지스터(MS1, MS2)와 마이너스 캐패시터(MC1, MC2)를 포함한다. 도 14에 도시된 바와 같이, 2개의 마이너스 스위치 트랜지스터(MS1, MS2)는 제어 신호 생성부(240)에서 인가되는 마이너스 신호(M)에 응답하여 턴온되어 대응하는 마이너스 캐패시터(MC1, MC2)를 제5 노드(C) 및 제6 노드(D)와 연결한다.On the other hand, the negative charging unit is also connected in series between the fifth node (C) and the sixth node (D) and the ground voltage, similar to the positive charging unit, the negative switch transistors (MS1, MS2) and the negative capacitors (MC1, MC2) ) is included. As shown in FIG. 14 , the two minus switch transistors MS1 and MS2 are turned on in response to the minus signal M applied from the
스큐 크기 감지부(320)의 차징부가 플러스 차징부와 마이너스 차징부가 구분되어 구성되는 것은 스큐 방향 감지부(310)의 차징부와 달리 2개의 플러스 캐패시터(PC1, PC2) 사이의 캐패시턴스가 서로 상이해야 하고, 2개의 마이너스 캐패시터(MC1, MC2) 사이의 캐패시턴스 또한 서로 상이해야 하기 때문이다.Unlike the charging unit of the skew
즉 스큐 방향 감지부(310)의 경우, 단순히 스큐의 발생 여부만을 감지하므로, 도 10에 도시된 바와 같이, 데이터 신호(DQ)의 천이 타이밍이 2개의 DQS 분해 신호(DQS_I, DQS_Q)의 상승 에지 타이밍의 중앙인지 여부를 측정하면 되며, 이에 2개의 캐패시터(C1, C2)의 캐패시턴스가 동일해야 한다.That is, in the case of the skew
그에 반해 스큐 크기 감지부(320)에서 플러스 차징부에서 2개의 플러스 캐패시터(PC1, PC2)는 플러스 스큐가 발생한 경우에 턴 온되어 발생된 플러스 스큐가 기지정된 기준 스큐 크기 이상인지를 감지할 수 있도록 서로 상이한 캐패시턴스를 가져야 한다. 이에 제1 플러스 캐패시터(PC1)는 제2 플러스 캐패시터(PC2)보다 큰 캐패시턴스를 가질 수 있으며, 이때 제1 플러스 캐패시터(PC1)와 제2 플러스 캐패시터(PC2)는 기지정된 기준 스큐 크기(예를 들면 20ps)에 대응하는 캐패시턴스 차이를 가질 수 있다.In contrast, the two positive capacitors PC1 and PC2 in the positive charging unit in the skew
유사하게 마이너스 차징부에서 2개의 마이너스 캐패시터(MC1, MC2)는 마이너스 스큐가 발생한 경우에 턴 온되어, 발생된 마이너스 스큐가 기지정된 기준 스큐 크기 이상인지를 감지할 수 있도록 서로 상이한 캐패시턴스를 가져야 한다. 제1 마이너스 캐패시터(MC1)는 제2 마이너스 캐패시터(MC2)보다 작은 캐패시턴스를 가질 수 있으며, 제1 마이너스 캐패시터(MC1)는 제2 마이너스 캐패시터(MC2)는 기지정된 기준 스큐 크기(예를 들면 20ps)에 대응하는 캐패시턴스 차이를 가질 수 있다.Similarly, in the negative charging unit, the two negative capacitors MC1 and MC2 are turned on when negative skew occurs, and must have different capacitances to detect whether the generated negative skew is greater than or equal to a predetermined reference skew size. The first negative capacitor MC1 may have a smaller capacitance than the second negative capacitor MC2 , and the first negative capacitor MC1 and the second negative capacitor MC2 have a predetermined reference skew size (eg, 20ps). may have a capacitance difference corresponding to .
즉 2개의 플러스 캐패시터(PC1, PC2) 사이와 2개의 마이너스 캐패시터(MC1, MC2) 사이 각각에는 기준 스큐에 대응하는 크기의 기준 캐패시턴스 차가 존재한다. 따라서 플러스 캐패시터(PC1, PC2) 또는 마이너스 캐패시터(MC1, MC2)가 차징되어감에 따라 가변되는 제5 노드(C) 및 제6 노드(D)의 전압의 레벨이 스큐 크기에 대응하는 오프셋을 갖는 것으로 볼 수 있다.That is, a reference capacitance difference of a magnitude corresponding to the reference skew exists between the two positive capacitors PC1 and PC2 and between the two negative capacitors MC1 and MC2 , respectively. Accordingly, as the positive capacitors PC1 and PC2 or the negative capacitors MC1 and MC2 are charged, the voltage levels of the fifth node C and the sixth node D have an offset corresponding to the skew size. can be seen as
리셋부는 제5 노드(C)와 제6 노드(D) 각각과 접지 전압 사이에 차징부와 병렬로 연결되는 2개의 리셋 트랜지스터(R21, R22)를 포함하여, 2개의 DQS 분해 신호(DQS_Q, DQS_IB) 중 하나의 DQS 분해 신호(DQS_IB)에 응답하여 2개의 플러스 캐패시터(PC1, PC2)와 2개의 마이너스 캐패시터(MC1, MC2)가 모두 방전되도록 함으로써 제5 노드(C)와 제6 노드(D)의 전압 레벨을 접지 전압 레벨로 리셋시킨다.The reset unit includes two reset transistors R21 and R22 connected in parallel to the charging unit between each of the fifth node C and the sixth node D and the ground voltage, and includes two DQS decomposition signals DQS_Q and DQS_IB ) in response to the DQS decomposition signal DQS_IB of one of the two positive capacitors (PC1, PC2) and the two negative capacitors (MC1, MC2) to discharge both the fifth node (C) and the sixth node (D) resets the voltage level of , to the ground voltage level.
도 15은 본 실시예에 따른 스큐 보상 장치가 스큐를 보상하는 개념을 설명하기 위한 도면이고, 도 16은 본 발명의 일 실시예에 따른 스큐 보상 방법을 나타낸다.15 is a diagram for explaining a concept in which the skew compensating apparatus according to the present embodiment compensates for skew, and FIG. 16 shows a skew compensating method according to an embodiment of the present invention.
도 5 내지 도 15를 참조하여 도 16의 스큐 보상 방법을 설명하면, When the skew compensation method of FIG. 16 is described with reference to FIGS. 5 to 15,
우선 HBM의 구동 초기에 라이트 트레이닝을 통해 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)가 정합된 상태인 것으로 가정한다. 그리고 이후 고속 보상 위상 검출부(230)의 스큐 방향 감지부(310)가 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이에서 발생된 스큐를 감지하여 제1 업데이트 신호(UP1)를 생성한다(S11). 이에 제어 신호 생성부(240)는 스큐 방향을 판별한다(S12). 즉 제어 신호 생성부(240)는 제1 업데이트 신호(UP1)를 인가받아 플러스 스큐가 발생하였는지 마이너스 스큐가 발생하였는지 판별한다. 그리고 제어 신호 생성부(240)는 판별된 스큐 방향에 대응하는 생성하여 스큐 조절부(220)로 전달하여, 데이터 스트로브 신호(DQS)의 위상이 제1 단위 시간만큼 보상되도록 한다(S13).First, it is assumed that the data signal DQ and the data strobe signal DQS are matched through write training at the initial stage of driving the HBM. Then, the skew
플러스 스큐가 발생된 경우를 가정하면, 이는 도 15의 ③ 또는 ④ 구간에 해당한다. 하지만 이때 스큐 크기 감지부(320)는 비활성화된 상태이므로 발생된 플러스 스큐의 크기가 기준 스큐 크기 이상인지 판별할 수 없다. 이에 제어 신호 생성부(240)는 데이터 스트로브 신호(DQS)의 위상이 기지정된 제1 단위 시간(예를 들면 5ps)만큼 앞당겨지도록 지연 제어 신호를 생성하여 출력한다. 반면, 마이너스 스큐가 발생한 것으로 판별되면, 데이터 스트로브 신호(DQS)의 위상이 기지정된 제1 단위 시간만큼 지연되도록 지연 제어 신호를 생성하여 출력한다.Assuming that a positive skew occurs, this corresponds to a
이후 스큐 방향 감지부(310)는 데이터 신호(DQ)와 데이터 스트로브 신호(DQS) 사이에서 발생된 스큐 방향을 다시 감지하여 제1 업데이트 신호(UP1)를 제어 신호 생성부(240)로 전달하고, 제어 신호 생성부(240)는 제1 업데이트 신호(UP1)로부터 스큐 방향을 다시 판별한다(S14). 그리고 재판별된 스큐 방향이 이전에 비해 반전되었는지 판별한다(S15). 만일 스큐 방향이 반전된 것으로 판별되면, 제어 신호 생성부(240)는 데이터 스트로브 신호(DQS)의 위상이 이전과 반대 방향으로 기지정된 제1 단위 시간만큼 당겨지거나 지연되도록 지연 제어 신호를 생성하여 출력하고, 락킹 신호를 온 상태로 인가한다(S16).Thereafter, the skew
그러나 스큐 방향이 이전과 동일하면, 제어 신호 생성부(240)는 스큐 크기 감지부(320)가 활성화되도록 락킹 신호를 오프 상태로 전환하고, 스큐 방향에 따라 플러스 신호(P) 또는 마이너스 신호(M)와 함께 스큐 크기 감지부(320)로 인가한다(S17). 이에 스큐 크기 감지부(320)는 오프 상태의 락킹 신호(OFF)에 응답하여 활성화되어, 발생된 스큐 크기가 기지정된 기준 스큐 크기(여기서는 일 예로 20ps)를 초과하는지 감지하여 제2 업데이트 신호(UP2)를 생성하고, 제어 신호 생성부(240)는 제2 업데이트 신호(UP2)를 인가받아 감지된 스큐 크기가 기준 스큐 크기를 초과하는지 판별한다(S18). 만일 스큐 크기가 기준 스큐 크기를 초과하는 것으로 판별되면, 스큐가 보상되도록 데이터 스트로브 신호(DQS)의 위상이 제1 단위 시간보다 긴 시간으로 미리 지정된 제2 단위 시간(여기서는 일 예로 30ps)만큼 당겨지거나 지연되도록 지연 제어 신호를 생성하여 출력한다(S19). 그러나 스큐 크기가 기준 스큐 크기 이하인 것으로 판별되면, 데이터 스트로브 신호(DQS)의 위상이 다시 제1 단위 시간만큼 당겨지거나 지연되도록 지연 제어 신호를 생성하여 출력한다(S20).However, if the skew direction is the same as before, the control
즉 본 실시예에 따른 스큐 보상 장치는 스큐가 발생된 방향뿐만 아니라 발생된 스큐의 크기가 기준 스큐 크기를 초과하는지 여부를 감지하여 서로 다르게 설정된 제1 단위 시간 및 제2 단위 시간으로 보상하므로 고속으로 스큐를 보상할 수 있게 된다. 또한 스큐 크기 감지부(320)가 락킹 신호의 오프 상태에서만 활성화되므로, 전력 소모가 증가하는 것을 억제할 수 있다.That is, the skew compensating device according to the present embodiment detects not only the direction in which the skew is generated but also whether the magnitude of the generated skew exceeds the reference skew magnitude, and compensates for the first unit time and the second unit time set differently from each other. Skew can be compensated. In addition, since the skew
도 17 및 도 18은 본 실시예에 따른 스큐 보상 장치의 성능을 시뮬레이션한 결과를 나타낸다.17 and 18 show simulation results of the performance of the skew compensating apparatus according to the present embodiment.
도 17은 HBM의 전압 변동에 따른 타이밍 마진의 변화를 나타낸다. 도 17에서 주황색 그래프는 스큐 보상을 수행하지 않은 경우를 나타내고, 파란색 그래프는 스큐 보상을 수행하되 캐패시터(C1, C2, PC1, PC2, MC1, MC2)의 오프셋 보상을 수행하지 않은 경우를 나타내며, 회색 그래프는 스큐 보상과 오프셋 보상을 모두 수행한 경우를 나타낸다. 도 16에 도시된 바와 같이, 스큐 보상을 수행하는 경우, 전압 변동에도 데이터 신호(DQ)와 데이터 스트로브 신호(DQS)의 위상이 정합되어 타이밍 마진이 크게 획득될 수 있음을 알 수 있다.17 shows a change in a timing margin according to a voltage change of the HBM. In FIG. 17 , the orange graph shows a case in which skew compensation is not performed, and the blue graph shows a case in which skew compensation is performed but offset compensation of the capacitors C1, C2, PC1, PC2, MC1, MC2 is not performed, gray The graph shows a case in which both skew compensation and offset compensation are performed. As illustrated in FIG. 16 , when skew compensation is performed, it can be seen that the phases of the data signal DQ and the data strobe signal DQS are matched even when the voltage is changed, so that a large timing margin can be obtained.
도 18은 스큐 크기에 따른 스큐 보상 속도를 시뮬레이션한 결과를 나타낸다. 도 18에서 (a) 내지 (c)는 각각 스큐 크기가 40ps, 50ps 및 60ps 인 경우를 도시하였으며, 주황색 그래프는 단일의 제1 단위 시간만으로 스큐를 보상하는 경우의 락킹 속도를 나타내고, 파란색 그래프는 본 실시예와 같이 서로 다른 제1 및 제2 단위 시간으로 스큐를 보상하는 경우의 락킹 속도를 나타낸다.18 shows a simulation result of a skew compensation rate according to a skew size. In FIG. 18, (a) to (c) show a case where the skew size is 40ps, 50ps, and 60ps, respectively, the orange graph shows the locking speed when the skew is compensated only for a single first unit time, and the blue graph is As in the present embodiment, the locking speed in the case of compensating for the skew in different first and second unit times is shown.
도 18의 (a) 내지 (c)에 도시된 바와 같이, 본 실시예에 따른 스큐 보상 장치는 서로 상이한 2개의 단위 시간으로 보상을 수행하므로, 단일 시간으로 보상을 수행하는 경우에 비해 매우 빠르게 스큐를 보상하여 락킹할 수 있음을 알 수 있다.As shown in (a) to (c) of FIG. 18 , since the skew compensating apparatus according to the present embodiment performs compensation in two different unit times, the skew is much faster than in the case of performing compensation in a single time. It can be seen that locking can be achieved by compensating for
본 발명에 따른 방법은 컴퓨터에서 실행시키기 위한 매체에 저장된 컴퓨터 프로그램으로 구현될 수 있다. 여기서 컴퓨터 판독가능 매체는 컴퓨터에 의해 액세스 될 수 있는 임의의 가용 매체일 수 있고, 또한 컴퓨터 저장 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함하며, ROM(판독 전용 메모리), RAM(랜덤 액세스 메모리), CD(컴팩트 디스크)-ROM, DVD(디지털 비디오 디스크)-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등을 포함할 수 있다.The method according to the present invention may be implemented as a computer program stored in a medium for execution by a computer. Here, the computer-readable medium may be any available medium that can be accessed by a computer, and may include all computer storage media. Computer storage media includes both volatile and nonvolatile, removable and non-removable media implemented in any method or technology for storage of information such as computer readable instructions, data structures, program modules or other data, and read dedicated memory), RAM (Random Access Memory), CD (Compact Disk)-ROM, DVD (Digital Video Disk)-ROM, magnetic tape, floppy disk, optical data storage, and the like.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to the embodiment shown in the drawings, which is only exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims.
100: 데이터 샘플링부
200: 스큐 보상부
210: DQS 획득부
220: 스큐 조절부
230: 고속 보상 위상 검출부
240: 제어 신호 생성부
310: 스큐 방향 감지부
311: 스큐 감지부
320: 스큐 방향 샘플링부
320: 스큐 크기 감지부
321: 조건부 스큐 감지부
322: 스큐 크기 샘플링부100: data sampling unit 200: skew compensating unit
210: DQS acquisition unit 220: skew control unit
230: high-speed compensation phase detection unit 240: control signal generator
310: skew direction detection unit 311: skew detection unit
320: skew direction sampling unit 320: skew size detection unit
321: conditional skew detection unit 322: skew size sampling unit
Claims (20)
상기 데이터 스트로브 신호에 응답하여 활성화되어, 데이터 신호와 상기 데이터 스트로브 신호 사이의 스큐를 감지하고, 락킹 신호에 응답하여 스큐 크기를 감지하여 업데이트 신호를 출력하는 고속 보상 위상 검출부; 및
상기 업데이트 신호를 인가받아 스큐 방향과 스큐 크기를 판별하고, 판별된 스큐 방향과 스큐 크기에 따라 상기 데이터 스트로브 신호의 위상이 상기 제1 단위 시간 또는 상기 제2 단위 시간만큼 서로 상이하게 조절되도록 상기 지연 제어 신호를 생성하여 출력하고, 상기 스큐 방향의 변화에 따라 상기 락킹 신호를 출력하는 제어 신호 생성부를 포함하는 스큐 보상 장치.A data strobe signal is obtained in a predetermined manner by receiving an external data strobe signal pair transmitted together with the data signal, and the phase of the data strobe signal obtained in response to the delay control signal is set for a predetermined first unit time or a second unit time DQS control unit for adjusting and outputting;
a high-speed compensation phase detection unit that is activated in response to the data strobe signal, detects a skew between the data signal and the data strobe signal, detects a skew magnitude in response to a locking signal, and outputs an update signal; and
A skew direction and a skew magnitude are determined by receiving the update signal, and the phase of the data strobe signal is adjusted to be different from each other by the first unit time or the second unit time according to the determined skew direction and the skew magnitude. and a control signal generator generating and outputting a control signal and outputting the locking signal according to a change in the skew direction.
상기 데이터 스트로브 신호에 응답하여 활성화되어 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차를 감지하여 상기 업데이트 신호 중 제1 업데이트 신호를 출력하는 스큐 방향 감지부; 및
상기 락킹 신호와 상기 데이터 스트로브 신호에 응답하여 활성화되어, 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차가 기지정된 기준 스큐 크기를 초과하는지 여부를 감지하여 상기 업데이트 신호 중 제2 업데이트 신호를 출력하는 스큐 크기 감지부를 포함하는 스큐 보상 장치.The method of claim 1, wherein the high-speed compensation phase detection unit
a skew direction detecting unit activated in response to the data strobe signal to detect a phase difference between the data signal and the data strobe signal and output a first update signal among the update signals; and
Skew activated in response to the locking signal and the data strobe signal to detect whether a phase difference between the data signal and the data strobe signal exceeds a predetermined reference skew size and output a second update signal among the update signals A skew compensating device including a size sensing unit.
상기 데이터 신호가 샘플링된 데이터와 상기 제1 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차에 따른 스큐가 발생된 스큐 방향을 판별하고,
판별된 스큐 방향에 따라 상기 제1 단위 시간만큼 상기 데이터 스트로브 신호의 위상을 조절되도록 위한 지연 제어 신호를 출력하며,
이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 동일하면, 상기 제2 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이에 발생된 스큐 크기가 기지정된 기준 스큐 크기를 초과하는지 판별하며,
스큐 크기가 기지정된 기준 스큐 크기를 초과하는 것으로 판별되면, 상기 데이터 스트로브 신호를 제2 단위 시간만큼 위상 조절되도록 지연 제어 신호를 출력하는 스큐 보상 장치.The method of claim 2, wherein the control signal generator
receiving the data sampled by the data signal and the first update signal, and determining a skew direction in which a skew is generated according to a phase difference between the data signal and the data strobe signal;
outputting a delay control signal for adjusting the phase of the data strobe signal by the first unit time according to the determined skew direction;
If the direction of the skew determined from the subsequently applied data and the first update signal is the same as before, the amount of skew generated between the data signal and the data strobe signal when the second update signal is applied is a predetermined reference skew size. to determine if it exceeds
When it is determined that the skew magnitude exceeds a predetermined reference skew magnitude, the skew compensating apparatus outputs a delay control signal to adjust the phase of the data strobe signal by a second unit time.
이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 상이하면, 상기 데이터 스트로브 신호의 위상이 이전과 반대 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 온 상태로 출력하는 스큐 보상 장치.The method of claim 3, wherein the control signal generator
If the direction of the skew determined from the data applied thereafter and the first update signal is different from the previous one, the delay control signal is output so that the phase of the data strobe signal is adjusted by the first unit time in the opposite direction to the previous one, and the locking A skew compensating device that outputs a signal in an ON state.
상기 스큐 크기가 기지정된 기준 스큐 크기를 초과하지 않는 것으로 판별되면, 상기 데이터 스트로브 신호의 위상이 이전과 동일 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 오프 상태로 출력하는 스큐 보상 장치.5. The method of claim 4, wherein the control signal generator
When it is determined that the skew magnitude does not exceed a predetermined reference skew magnitude, a delay control signal is output so that the phase of the data strobe signal is adjusted by the first unit time in the same direction as before, and the locking signal is turned off A skew compensation device that outputs to
판별된 스큐 방향이 상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 앞선 플러스 스큐이면 플러스 신호를 출력하고, 상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 지연된 마이너스 스큐이면 마이너스 신호를 출력하는 스큐 보상 장치.The method of claim 5, wherein the control signal generator
If the determined skew direction is positive skew in which the phase of the data signal is ahead of the data strobe signal by more than a predetermined interval, a positive signal is output, and if the phase of the data signal is negative skew delayed by a predetermined interval or more from the data strobe signal, it is negative A skew compensation device that outputs a signal.
상기 제1 단위 시간보다 크고 상기 제2 단위 시간보다 작은 시간 크기를 갖는 스큐 보상 장치.7. The method of claim 6, wherein the reference skew size is
A skew compensating apparatus having a time duration greater than the first unit time and smaller than the second unit time.
상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 생성하는 스큐 감지부; 및
상기 스큐 감지부에서 생성된 전압을 서로 비교하여 상기 제1 업데이트 신호를 생성하는 스큐 방향 샘플링부를 포함하는 스큐 보상 장치.The method of claim 6, wherein the skew direction sensing unit
a skew detection unit configured to generate voltages corresponding to a time interval in which the voltage level of the data signal is lower than a predetermined reference voltage and a time interval in which the voltage level of the data signal is higher than the reference voltage; and
and a skew direction sampling unit generating the first update signal by comparing the voltages generated by the skew sensing unit with each other.
전원 전압과 제1 노드 사이에 연결되는 상기 데이터 스트로브 신호에 응답하여 턴온되는 적어도 하나의 제1 스위치 트랜지스터;
상기 제1 노드와 제2 노드 사이에 연결되고 상기 데이터 신호를 인가받는 제11 감지 트랜지스터;
상기 제1 노드와 제3 노드 사이에 연결되고 상기 기준 전압을 인가받는 제12 감지 트랜지스터;
상기 제2 노드와 접지 전압 사이에 연결되어 상기 제11 감지 트랜지스터를 통해 인가되는 전류에 따라 충전되는 제1 캐패시터;
상기 제3 노드와 상기 접지 전압 사이에 연결되어 상기 제12 감지 트랜지스터를 통해 인가되는 전류에 따라 충전되는 제2 캐패시터;
상기 제2 노드와 상기 접지 전압 사이에 상기 제1 캐패시터와 병렬로 연결되고, 상기 데이터 스트로브 신호를 인가받아 상기 적어도 하나의 제1 스위치 트랜지스터가 턴오프되는 동안 턴온되어 상기 제1 캐패시터를 방전시키는 제11 리셋 트랜지스터; 및
상기 제3 노드와 상기 접지 전압 사이에 상기 제2 캐패시터와 병렬로 연결되고, 상기 데이터 스트로브 신호를 인가받아 상기 적어도 하나의 제1 스위치 트랜지스터가 턴오프되는 동안 턴온되어 상기 제2 캐패시터를 방전시키는 제12 리셋 트랜지스터를 포함하는 스큐 보상 장치.The method of claim 8, wherein the skew sensing unit
at least one first switch transistor turned on in response to the data strobe signal connected between a power supply voltage and a first node;
an eleventh sensing transistor connected between the first node and the second node and receiving the data signal;
a twelfth sensing transistor connected between the first node and the third node and receiving the reference voltage;
a first capacitor connected between the second node and a ground voltage and charged according to a current applied through the eleventh sensing transistor;
a second capacitor connected between the third node and the ground voltage and charged according to a current applied through the twelfth sensing transistor;
a first capacitor connected in parallel with the first capacitor between the second node and the ground voltage and turned on while the at least one first switch transistor is turned off by receiving the data strobe signal to discharge the first capacitor 11 reset transistor; and
a second capacitor connected in parallel with the second capacitor between the third node and the ground voltage and turned on while the at least one first switch transistor is turned off by receiving the data strobe signal to discharge the second capacitor A skew compensating device with 12 reset transistors.
상기 락킹 신호가 오프 상태에서 상기 데이터 스트로브 신호에 응답하여 활성화되고, 상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 인가되는 상기 플러스 신호 또는 상기 마이너스 신호에 따라 상기 기준 스큐에 대응하는 오프셋을 가지고 생성하는 조건부 스큐 감지부; 및
상기 조건부 스큐 감지부에서 생성된 전압을 서로 비교하여 상기 제2 업데이트 신호를 생성하는 스큐 방향 샘플링부를 포함하는 스큐 보상 장치.The method of claim 8 , wherein the skew size sensing unit
The locking signal is activated in response to the data strobe signal in an off state, and a voltage corresponding to each of a time period in which the voltage level of the data signal is lower than a predetermined reference voltage and a time period higher than the reference voltage is applied. a conditional skew detection unit generating an offset corresponding to the reference skew according to a signal or the minus signal; and
and a skew direction sampling unit generating the second update signal by comparing the voltages generated by the conditional skew sensing unit with each other.
전원 전압과 제4 노드 사이에 연결되고 오프 상태의 상기 락킹 신호와 상기 데이터 스트로브 신호에 응답하여 턴 온되는 다수의 제2 스위치 트랜지스터를 포함하는 스위치부;
상기 제4 노드와 제5 노드 사이에 연결되고 상기 데이터 신호를 인가받는 제22 감지 트랜지스터와 상기 제4 노드와 제6 노드 사이에 연결되고 상기 기준 전압을 인가받는 제22 감지 트랜지스터를 포함하는 감지부;
상기 제5 노드와 상기 제6 노드 각각과 접지 전압 사이에 연결되고, 상기 플러스 신호에 응답하여 상기 제5 노드 및 상기 제6 노드를 통해 인가되는 전류에 따라 상기 제5 노드 및 상기 제6 노드의 전압 레벨을 조절하는 플러스 차지부;
상기 제5 노드와 상기 제6 노드 각각과 접지 전압 사이에 상기 플러스 차지부와 병렬로 연결되고, 상기 마이너스 신호에 응답하여 상기 제5 노드 및 상기 제6 노드를 통해 인가되는 전류 각각에 대응하는 전압을 충전하는 마이너스 차지부; 및
상기 제5 노드 및 상기 제6 노드 각각과 상기 접지 전압 사이에 상기 플러스 차지부 및 상기 마이너스 차지부와 병렬로 연결되고, 상기 데이터 스트로브 신호를 인가받아 상기 다수의 제2 스위치 트랜지스터가 턴오프되는 동안 턴온되어 상기 플러스 차지부와 상기 마이너스 차지부를 방전시키는 리셋부를 포함하는 스큐 보상 장치.11. The method of claim 10, wherein the conditional skew detection unit
a switch unit connected between a power voltage and a fourth node and including a plurality of second switch transistors turned on in response to the locking signal and the data strobe signal in an off state;
A sensing unit comprising: a 22nd sensing transistor connected between the fourth node and the fifth node and receiving the data signal; and a 22nd sensing transistor connected between the fourth node and the sixth node and receiving the reference voltage; ;
It is connected between each of the fifth node and the sixth node and a ground voltage, and in response to the positive signal, the fifth node and the sixth node are connected according to a current applied through the fifth node and the sixth node. a positive charge unit for regulating the voltage level;
A voltage corresponding to each of the currents applied through the fifth node and the sixth node in response to the negative signal and connected in parallel with the positive charge unit between the fifth and sixth nodes, respectively, and a ground voltage. a negative charge unit for charging; and
The fifth node and the sixth node are connected in parallel with the positive charge unit and the negative charge unit between each of the ground voltage and the plurality of second switch transistors are turned off by receiving the data strobe signal. and a reset unit that is turned on to discharge the positive and negative charges.
상기 제5 노드에 일단이 연결되고 상기 플러스 신호를 인가받는 제1 플러스 스위치 트랜지스터;
상기 제1 플러스 스위치 트랜지스터의 타단과 상기 접지 전압 사이에 연결되는 제1 플러스 캐패시터;
상기 제6 노드에 일단이 연결되고 상기 플러스 신호를 인가받는 제2 플러스 스위치 트랜지스터; 및
상기 제2 플러스 스위치 트랜지스터의 타단과 상기 접지 전압 사이에 연결되며, 상기 제1 플러스 캐패시터보다 상기 기준 스큐 크기에 대응하는 크기로 작은 캐패시턴스를 갖는 제2 플러스 캐패시터를 포함하는 스큐 보상 장치.12. The method of claim 11, wherein the plus charge part
a first plus switch transistor having one end connected to the fifth node and receiving the plus signal;
a first plus capacitor connected between the other end of the first plus switch transistor and the ground voltage;
a second plus switch transistor having one end connected to the sixth node and receiving the plus signal; and
and a second positive capacitor connected between the other end of the second positive switch transistor and the ground voltage, the second positive capacitor having a capacitance smaller than that of the first positive capacitor by a magnitude corresponding to the reference skew magnitude.
상기 제5 노드에 일단이 연결되고 상기 마이너스 신호를 인가받는 제1 마이너스 스위치 트랜지스터;
상기 제1 마이너스 스위치 트랜지스터의 타단과 상기 접지 전압 사이에 연결되는 제1 마이너스 캐패시터;
상기 제6 노드에 일단이 연결되고 상기 마이너스 신호를 인가받는 제2 마이너스 스위치 트랜지스터; 및
상기 제2 마이너스 스위치 트랜지스터의 타단과 상기 접지 전압 사이에 연결되며, 상기 제1 마이너스 캐패시터보다 상기 기준 스큐 크기에 대응하는 크기로 큰 캐패시턴스를 갖는 제2 마이너스 캐패시터를 포함하는 스큐 보상 장치.13. The method of claim 12, wherein the negative charge portion
a first minus switch transistor having one end connected to the fifth node and receiving the minus signal;
a first negative capacitor connected between the other terminal of the first negative switch transistor and the ground voltage;
a second minus switch transistor having one end connected to the sixth node and receiving the minus signal; and
and a second minus capacitor connected between the other end of the second minus switch transistor and the ground voltage, the second minus capacitor having a larger capacitance than the first minus capacitor having a capacitance corresponding to the reference skew size.
상기 데이터 스트로브 신호에 응답하여 활성화되어, 데이터 신호와 상기 데이터 스트로브 신호 사이의 스큐를 감지하고, 락킹 신호에 응답하여 스큐 크기를 감지하여 업데이트 신호를 출력하는 단계;
상기 업데이트 신호를 인가받아 스큐 방향과 스큐 크기를 판별하고, 판별된 스큐 방향과 스큐 크기에 따라 상기 데이터 스트로브 신호의 위상이 기지정된 제1 단위 시간 또는 제2 단위 시간만큼 서로 상이하게 조절되도록 지연 제어 신호를 생성하여 출력하고, 상기 스큐 방향의 변화에 따라 상기 락킹 신호를 출력하는 단계;
상기 지연 제어 신호에 응답하여 이후 획득되는 데이터 스트로브 신호의 위상을 상기 제1 단위 시간 또는 상기 제2 단위 시간만큼 조절하여 출력하는 단계를 포함하는 스큐 보상 방법.obtaining a data strobe signal in a predetermined manner by receiving an external data strobe signal pair transmitted together with the data signal;
being activated in response to the data strobe signal, detecting a skew between a data signal and the data strobe signal, detecting a skew magnitude in response to a locking signal, and outputting an update signal;
A skew direction and a skew magnitude are determined by receiving the update signal, and the phase of the data strobe signal is adjusted to be different from each other by a predetermined first unit time or a second unit time according to the determined skew direction and the skew magnitude. generating and outputting a signal, and outputting the locking signal according to a change in the skew direction;
and adjusting and outputting a phase of a data strobe signal obtained later in response to the delay control signal by the first unit time or the second unit time.
상기 데이터 스트로브 신호에 응답하여 활성화되어 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차를 감지하여 상기 업데이트 신호 중 제1 업데이트 신호를 출력하는 단계; 및
상기 락킹 신호와 상기 데이터 스트로브 신호에 응답하여 활성화되어, 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차가 기지정된 기준 스큐 크기를 초과하는지 여부를 감지하여 상기 업데이트 신호 중 제2 업데이트 신호를 출력하는 단계를 포함하는 스큐 보상 방법.The method of claim 14, wherein outputting the update signal comprises:
outputting a first update signal among the update signals by being activated in response to the data strobe signal and detecting a phase difference between the data signal and the data strobe signal; and
Activating in response to the locking signal and the data strobe signal, detecting whether a phase difference between the data signal and the data strobe signal exceeds a predetermined reference skew size and outputting a second update signal among the update signals A skew compensation method comprising
상기 데이터 신호가 샘플링된 데이터와 상기 제1 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이의 위상차에 따른 스큐가 발생된 스큐 방향을 판별하는 단계;
판별된 스큐 방향에 따라 상기 제1 단위 시간만큼 상기 데이터 스트로브 신호의 위상을 조절되도록 위한 지연 제어 신호를 출력하는 단계;
이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 동일하면, 상기 제2 업데이트 신호를 인가받아 상기 데이터 신호와 상기 데이터 스트로브 신호 사이에 발생된 스큐 크기가 기지정된 기준 스큐 크기를 초과하는지 판별하는 단계;
스큐 크기가 기지정된 기준 스큐 크기를 초과하는 것으로 판별되면, 상기 데이터 스트로브 신호를 제2 단위 시간만큼 위상 조절되도록 지연 제어 신호를 출력하는 단계; 및
이후 인가되는 데이터와 제1 업데이트 신호로부터 판별된 스큐의 방향이 이전과 상이하면, 상기 데이터 스트로브 신호의 위상이 이전과 반대 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 온 상태로 출력하는 단계를 포함하는 스큐 보상 방법.16. The method of claim 15, wherein outputting the locking signal comprises:
determining a skew direction in which a skew is generated according to a phase difference between the data signal and the data strobe signal by receiving the data from which the data signal is sampled and the first update signal;
outputting a delay control signal for adjusting the phase of the data strobe signal for the first unit time according to the determined skew direction;
If the direction of the skew determined from the subsequently applied data and the first update signal is the same as before, the amount of skew generated between the data signal and the data strobe signal when the second update signal is applied is a predetermined reference skew size. determining whether it is exceeded;
outputting a delay control signal to adjust the phase of the data strobe signal by a second unit time when it is determined that the skew magnitude exceeds a predetermined reference skew magnitude; and
If the direction of the skew determined from the data applied thereafter and the first update signal is different from the previous one, the delay control signal is output so that the phase of the data strobe signal is adjusted by the first unit time in the opposite direction to the previous one, and the locking A skew compensation method comprising the step of outputting a signal in an on state.
상기 스큐 크기가 기지정된 기준 스큐 크기를 초과하지 않는 것으로 판별되면, 상기 데이터 스트로브 신호의 위상이 이전과 동일 방향으로 상기 제1 단위 시간만큼 조절되도록 지연 제어 신호를 출력하고, 상기 락킹 신호를 오프 상태로 출력하는 단계를 더 포함하는 스큐 보상 방법.The method of claim 16, wherein outputting the locking signal comprises:
When it is determined that the skew magnitude does not exceed a predetermined reference skew magnitude, a delay control signal is output so that the phase of the data strobe signal is adjusted by the first unit time in the same direction as before, and the locking signal is turned off Skew compensation method further comprising the step of outputting.
판별된 스큐 방향이 상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 앞선 플러스 스큐이면 플러스 신호를 출력하는 단계; 및
상기 데이터 신호의 위상이 상기 데이터 스트로브 신호보다 기지정된 간격 이상 지연된 마이너스 스큐이면 마이너스 신호를 출력하는 단계를 더 포함하는 스큐 보상 방법.18. The method of claim 17, wherein outputting the locking signal comprises:
outputting a positive signal when the determined skew direction is positive skew in which the phase of the data signal is ahead of the data strobe signal by a predetermined interval or more; and
and outputting a negative signal when the phase of the data signal is negative skew delayed by more than a predetermined interval from the data strobe signal.
상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 생성하는 단계; 및
생성된 전압을 서로 비교하여 상기 제1 업데이트 신호를 생성하는 단계를 포함하는 스큐 보상 방법.The method of claim 18, wherein outputting the first update signal comprises:
generating a voltage corresponding to each of a time interval in which the voltage level of the data signal is lower than a predetermined reference voltage and a time interval in which the voltage level of the data signal is higher than the reference voltage; and
and generating the first update signal by comparing the generated voltages with each other.
상기 락킹 신호가 오프 상태에서 상기 데이터 스트로브 신호에 응답하여, 상기 데이터 신호의 전압 레벨이 기지정된 기준 전압보다 낮은 시간 구간과 상기 기준 전압보다 높은 시간 구간 각각에 대응하는 전압을 인가되는 상기 플러스 신호 또는 상기 마이너스 신호에 따라 상기 기준 스큐에 대응하는 오프셋을 가지고 생성하는 단계; 및
오프셋을 가지고 생성된 전압을 서로 비교하여 상기 제2 업데이트 신호를 생성하는 단계를 포함하는 스큐 보상 방법.The method of claim 19, wherein outputting the second update signal comprises:
The plus signal or generating with an offset corresponding to the reference skew according to the minus signal; and
and generating the second update signal by comparing voltages generated with an offset with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210031747A KR102493268B1 (en) | 2021-03-11 | 2021-03-11 | Skew Compensation Circuit and method for High Bandwidth Memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210031747A KR102493268B1 (en) | 2021-03-11 | 2021-03-11 | Skew Compensation Circuit and method for High Bandwidth Memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220127450A true KR20220127450A (en) | 2022-09-20 |
| KR102493268B1 KR102493268B1 (en) | 2023-01-27 |
Family
ID=83446494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210031747A KR102493268B1 (en) | 2021-03-11 | 2021-03-11 | Skew Compensation Circuit and method for High Bandwidth Memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102493268B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080001339A (en) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
| US20090043953A1 (en) * | 2007-08-08 | 2009-02-12 | Jui-Hsing Tseng | Memory control methods capable of dynamically adjusting sampling points, and related circuits |
| US20120033514A1 (en) * | 2004-08-20 | 2012-02-09 | Best Scott C | Strobe-offset control circuit |
| US8565034B1 (en) * | 2011-09-30 | 2013-10-22 | Altera Corporation | Variation compensation circuitry for memory interface |
| KR20140041207A (en) | 2012-09-27 | 2014-04-04 | 삼성전자주식회사 | Method for compensating data skew and memory controller adopting the same |
| US20160141012A1 (en) * | 2014-11-14 | 2016-05-19 | Cavium, Inc. | Managing skew in data signals |
-
2021
- 2021-03-11 KR KR1020210031747A patent/KR102493268B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120033514A1 (en) * | 2004-08-20 | 2012-02-09 | Best Scott C | Strobe-offset control circuit |
| KR20080001339A (en) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
| US20090043953A1 (en) * | 2007-08-08 | 2009-02-12 | Jui-Hsing Tseng | Memory control methods capable of dynamically adjusting sampling points, and related circuits |
| US8565034B1 (en) * | 2011-09-30 | 2013-10-22 | Altera Corporation | Variation compensation circuitry for memory interface |
| KR20140041207A (en) | 2012-09-27 | 2014-04-04 | 삼성전자주식회사 | Method for compensating data skew and memory controller adopting the same |
| US20160141012A1 (en) * | 2014-11-14 | 2016-05-19 | Cavium, Inc. | Managing skew in data signals |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102493268B1 (en) | 2023-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6628555B2 (en) | Semiconductor circuit having a detection circuit for controlling a power boosting circuit | |
| US8184495B2 (en) | Semiconductor memory device for controlling operation of delay-locked loop circuit | |
| US6703879B2 (en) | Clock generation circuit, control method of clock generation circuit and semiconductor memory device | |
| US7199625B1 (en) | Delay locked loop structure providing first and second locked clock signals | |
| US6952378B2 (en) | Method for on-die detection of the system operation frequency in a DRAM to adjust DRAM operations | |
| US11005479B2 (en) | Phase detection circuit, and clock generating circuit and semiconductor apparatus using the phase detection circuit | |
| US7352219B2 (en) | Duty cycle corrector | |
| US8824223B2 (en) | Semiconductor memory apparatus with clock and data strobe phase detection | |
| US20070069773A1 (en) | Delay locked loop circuit | |
| US20070170990A1 (en) | Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator | |
| US7298189B2 (en) | Delay locked loop circuit | |
| CN111149163B (en) | Apparatus and method for data transmission offset value in burst transmission | |
| KR100594278B1 (en) | Circuit and method for detecting frequency of a clock signal and latency signal generation circuit of semiconductor memory device with the circuit | |
| Kuge et al. | A 0.18-/spl mu/m 256-Mb DDR-SDRAM with low-cost post-mold tuning method for DLL replica | |
| US8258840B2 (en) | Delay locked loop and integrated circuit including the same | |
| KR102493268B1 (en) | Skew Compensation Circuit and method for High Bandwidth Memory | |
| KR100936797B1 (en) | Data delay circuit for semiconductor memory device and method for data delaying | |
| JP2006333472A (en) | Delay lock loop, and delay chain setting method | |
| KR20230146849A (en) | Duty detection circuit, a duty correction circuit, and a semiconductor apparatus including the duty correction circuit | |
| KR20070069345A (en) | Delay locked loop circuit in semiconductor memory device | |
| KR100784028B1 (en) | Delay locked loop | |
| US11705896B2 (en) | Apparatuses and methods for delay measurement initialization | |
| US20230368855A1 (en) | Memory device, system and method employing multiphase clock | |
| KR100937941B1 (en) | Delay Locked Loop for Semiconductor Memory Device | |
| KR100532482B1 (en) | Amplifier circuits having output delay time capable of varying selectively according to a common mode voltage level and replica delay circuit with the amplifier circuit and internal clock generation circuit with the replica delay circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |