KR20220123983A - 기판처리방법 및 이를 포함하는 반도체 소자 제조방법 - Google Patents

기판처리방법 및 이를 포함하는 반도체 소자 제조방법 Download PDF

Info

Publication number
KR20220123983A
KR20220123983A KR1020210027621A KR20210027621A KR20220123983A KR 20220123983 A KR20220123983 A KR 20220123983A KR 1020210027621 A KR1020210027621 A KR 1020210027621A KR 20210027621 A KR20210027621 A KR 20210027621A KR 20220123983 A KR20220123983 A KR 20220123983A
Authority
KR
South Korea
Prior art keywords
processing step
substrate
power
gas
insulating layer
Prior art date
Application number
KR1020210027621A
Other languages
English (en)
Inventor
빗 하 응우옌
류동호
오현곤
김선일
이상현
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020210027621A priority Critical patent/KR20220123983A/ko
Publication of KR20220123983A publication Critical patent/KR20220123983A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판처리방법 및 이를 포함하는 반도체 소자 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 금속배선공정에서 층간절연층(IMD, Inter Metal Dielectrics)의 손상을 최소화하는 기판처리방법 및 이를 포함하는 반도체 소자 제조방법에 관한 것이다.
본 발명은, 금속패턴(100a)이 패터닝된 절연층(100)이 형성된 기판(10)을 처리하는 기판처리방법에 있어서, 상기 기판(10)에 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와; 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함하는 기판처리방법을 개시한다.

Description

기판처리방법 및 이를 포함하는 반도체 소자 제조방법{Substrate processing method and semiconductor device manufacturing method having the same}
본 발명은 기판처리방법 및 이를 포함하는 반도체 소자 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 금속배선공정에서 층간절연층(IMD, Inter Metal Dielectrics)의 손상을 최소화하는 기판처리방법 및 이를 포함하는 반도체 소자 제조방법에 관한 것이다.
반도체, LCD 기판, OLED 기판 등의 소자는, 다수의 노광, 현상, 증착, 산화, 확산, 이온주입, 식각 등 일련의 공정으로 수많은 회로패턴이 형성되며, 상기 회로패턴 상에 전류가 흐를 수 있는 Al, Cu 등의 금속물질이 배선됨으로써 각 소자가 전기적 신호를 주고받을 수 있게 된다.
이때, 상기 금속물질을 배선하는 공정은, 금속물질의 종류에 따라 다르게 구성될 수 있으며, 예로서 Cu 배선공정의 경우, 층간절연층 상에 형성된 패턴 상에 Cu가 증착되어 배선된 후, 과전착된 금속물질은 CMP공정을 이용하여 제거되고, 금속패턴이 형성된 층간절연층상에 캡핑층(capping layer)이 형성됨으로써 수행된다.
이때, 종래 기술에 따르면, Cu 금속패턴 증착 이후, 캡핑층 형성 이전에, NH3 Pre-treatment 공정이 수행되어 Cu의 표면에 형성된 산화구리를 환원시켜 제거함과 동시에, 캡핑층 및 구리패턴이 형성된 절연층 간의 접착능력을 향상시키게 된다.
다만, NH3 Pre-treatment 공정수행 시, ion-bombardment로 인하여 층간절연층에 Damage가 필연적으로 발생하여 k-effect가 증가하게 되므로, 생산된 반도체 소자의 Capacitance가 증가하고, RC delay가 생성되어 소자의 동작속도가 느려지는 치명적인 문제가 발생하였다.
본 발명은, 상기와 같은 문제점을 해소하기 위하여 수소를 포함하는 제1가스로 금속패턴 표면에 형성된 산화금속을 환원시키는 제1처리단계와, 질소를 포함하는 제2가스로 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계를 포함하는 기판처리방법 및 이를 포함하는 반도체 소자 제조방법을 개시한다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 본 발명은, 금속패턴(100a)이 패터닝된 절연층(100)이 형성된 기판(10)을 처리하는 기판처리방법에 있어서, 상기 기판(10)에 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와; 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함하는 기판처리방법을 개시한다.
상기 제2처리단계(S20)에서 인가되는 RF전원은, HF(High Frequency) 전원과 LF(Low Frequency) 전원을 포함한 듀얼 주파수로 공급될 수 있다.
상기 제1처리단계(S10)에서 인가되는 RF전원은, HF(High Frequency) 전원을 포함한 싱글 주파수로 공급될 수 있다.
상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는, 상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워와 상이할 수 있다.
상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는, 상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워보다 클 수 있다.
상기 제1가스는, H2일 수 있다.
상기 제2가스는, NH3일 수 있다.
상기 금속패턴(100a)은, 구리(Cu)를 포함할 수 있다.
상기 절연층(100)은, 유전율 3.0 이하의 저유전(low-k) 물질을 포함할 수 있다.
상기 제1처리단계(S10)는, 플라즈마 상태로 여기된 상기 제1가스를 챔버 내부에 공급할 수 있다.
상기 제2처리단계(S20)는, 플라즈마 상태로 여기된 상기 제2가스를 챔버 내부에 공급할 수 있다.
상기 제1처리단계(S10)는, 1초 이상 수행될 수 있다.
상기 제2처리단계(S20)는, 4초 이상 수행될 수 있다.
상기 제1처리단계(S10) 및 제2처리단계(S20) 중 적어도 어느 하나는, 400℃ 이하에서 수행될 수 있다.
상기 제1처리단계(S10) 및 제2처리단계(S20) 중 적어도 어느 하나는, 5기압 이하에서 수행될 수 있다.
한편, 본 발명은, 기판(10)상에 금속패턴(100a)이 형성된 절연층(100)을 형성하는 절연층 형성단계와; 상기 금속패턴(100a)의 표면을 처리하는 표면처리단계와; 상기 절연층(100)에 캡핑층(200)을 형성하는 캡핑층 형성단계를 포함하는 반도체 소자 제조방법으로서, 상기 표면처리단계는, 상술한 기판처리방법에 의하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법을 개시한다.
본 발명은, 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와; 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함함으로써 층간절연층의 Damage를 최소화할 수 있는 이점이 있다.
또한, 본 발명은, 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와; 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함함으로써 산화금속 제거 및 절연층과 캡핑층간의 접착력 향상에 소요되는 시간을 단축시킴으로써 전체 공정시간을 줄일 수 있는 이점이 있다.
또한, 본 발명은 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함함으로써 금속패턴이 형성된 절연층과 캡핑층간의 접착력을 향상시켜 EM(ElectroMigration)를 방지할 수 있는 이점이 있다.
도 1은, 본 발명에 따른 기판처리방법에 의하여 형성된 박막을 보여주는 도면이다.
도 2은, 본 발명에 따른 기판처리방법을 보여주는 순서도이다.
도 3a은, 본 발명에 따른 기판처리방법의 수행을 위하여 공정수행시간 대비 소스가스, 반응가스의 공급량 및 인가되는 RF전원의 종류 및 파워의 변화를 보여주는 그래프이다.
도 4는, 제1가스와 제2가스가 절연층에 미치는 low- k PID(Plasma Induced Damage) 차이를 보여주는 그래프이다.
도 5은, 처리단계의 다양한 실시예에 따른 CuO 제거율을 보여주는 그래프이다.
도 6은, 처리단계의 다양한 실시예에 따른 질화금속의 형성정도를 보여주는 그래프이다.
이하 본 발명에 따른 기판처리방법, 이를 포함하는 반도체 소자 제조방법에 관하여 첨부된 도면을 참조하여 설명한다.
본 발명은, 금속패턴(100a)이 패터닝된 절연층(100)이 형성된 기판(10)을 처리하는 기판처리방법에 있어서, 상기 기판(10)에 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와; 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함하는 기판처리방법을 개시한다.
여기서 기판처리의 대상인 기판(10)은, 식각, 증착 등 기판처리가 수행되는 구성으로서, LCD 제조용 기판, OLED 제조용 기판, 태양전지 제조용 기판, 투명 글라스 기판 등 어떠한 기판도 가능하다.
여기서 절연층(100)은, 상기 기판(10)상에 형성되는 구성으로서, 다양한 구성이 가능하다.
예를 들어, 상기 절연층(100)은, 절연물질이라면 어떠한 물질이나 사용될 수 있으나, 고집적화된 반도체소자의 RC-delay를 최소화하기 위하여 유전율 3.0 이하의 저유전(low-k) 물질을 포함함이 바람직하다.
여기서, 유전율 3.0 이하의 저유전(low-k) 물질은, 다양한 물질이 이용될 수 있으며, 예를 들어, OSG(Organosilicate glasses), MSQ(Methylsilsesquioxanes), HSQ(Hydrogen Silsesquioxane), bridged polysilsesquioxanes 등이 이용될 수 있다.
여기서 금속패턴(100a)은, 상기 절연층(100)에 패터닝되는 구성으로서, 다양한 구성이 가능하다.
여기서 금속패턴(100a)을 이루는 금속물질은 Al, Cu 등 다양한 금속물질이 포함될 수 있으나, 고집적화된 반도체소자의 RC-delay를 최소화하기 위하여 저항값이 낮은 구리(Cu)를 포함함이 바람직하다.
한편, 상기 금속패턴(100a)이 형성된 절연층(100)은, 과전착된 금속을 제거하기 위하여 화학적 기계적 연마(CMP:Chemical Mechanical Polishing)된 후 금속패턴의 산화 및 다른 절연층으로의 확산을 막기 위하여 실리콘 질화물(SiN), 실리콘 탄소질화물(SiCN)과 같은 캡핑층(200)이 증착되게 된다.
다만, 캡핑층(200) 증착 전, 절연층(100)에 형성된 금속패턴(100a)의 표면이 공기에 노출되어 산화금속이 형성되는 경우, 표면에 형성된 산화금속이 내부에 침투하게 되므로 금속패턴 전체를 부식시키는 문제를 유발하며 금속패턴의 저항을 증가시키는 문제가 발생하게 된다.
종래에는 상기와 같은 문제를 해결하고, 절연층(100) 및 캡핑층(200) 사이의 접착력을 향상시키기 위하여 캡핑층(200) 증착 전, 질소를 포함하는 제2가스를 공급하여 절연층(100)의 표면을 처리하는 공정을 수행하였다.
그러나, 질소를 포함하는 제2가스로만 표면처리를 수행하는 경우, ion- bombardment로 인하여 절연층(100)에 low-k damage가 발생하게 되며, 이에 유전율이 높아져 반도체 소자의 RC-delay가 증가하는 치명적인 문제가 발생하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여, 종래 공정 수행시간과 동일하거나 적은 시간으로 절연층(100) 표면에 산화금속을 환원시켜 제거하고 절연층(100) 및 캡핑층(200)의 접착력을 향상시키는 동시에, 절연층(100)의 low-k damage를 최소화할 수 있는 제1처리단계(S10) 및 제2처리단계(S20)를 개시한다.
여기서 제1처리단계(S10)는, 상기 기판(10)에 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 단계로서, 다양한 구성이 가능하다.
구체적으로, 상기 제1처리단계(S10)는, 수소를 포함하는 제1가스를 플라즈마화하여 수소 라디칼을 생성하게 되며, 생성된 수소 라디칼은 상기 금속패턴(100a) 표면에 형성된 산화금속의 산소와 결합하면서 산화금속을 순수한 금속으로 환원시키게 된다.
이때, 상기 제1가스가 제2가스에 비하여 절연층(100)에 미치는 low-k damage 가 작음은 도 4에 도시된 실험을 통하여 정량적으로 확인되었다.
구체적으로, 도 4는 제1가스로 H2가스를 사용하였으며, 제2가스로 NH3가스를 사용하여 각각 절연층(100)에 미치는 PID(Plasma Induced Damage)를 보여주는 그래프이다.
여기서, 제1실시예는 종래기술과 같이 절연층(100)에 제2가스만을 12초 공급한 경우이며, 제2실시예는 절연층(100)에 제1가스만을 12초 공급한 경우이고, 제3실시예는 절연층(100)에 제1가스를 6초 공급하고 제2가스를 6초 공급한 경우이며, 제4실시예는 절연층(100)에 제1가스를 6초 공급하고 제2가스를 4초 공급한 경우이다.
즉, 도 4에서, 제1실시예의 PID를 기준으로 제2실시예의 PID는 76% 감소한 바, 제1가스가 제2가스에 비하여 절연층(100)에 미치는 damage가 작음을 확인할 수 있었으며, 제1실시예의 PID를 기준으로 제3실시예의 PID는 30% 감소하였고, 제4실시예의 PID는 38% 감소한바, 제1가스를 공급한 후, 제2가스를 공급하는 경우에도 절연층(100)에 미치는 damage가 효과적으로 줄어듦을 확인할 수 있었다.
여기서, 상기 제1가스는, 수소를 포함하는 가스로서, H2 가스 등 다양한 가스가 사용될 수 있으며, 상기 제1처리단계(S10)에서 인가되는 RF전원에 의하여 플라즈마 상태로 활성화되어 산화금속과 반응하는 수소 라디칼을 형성하게 된다.
이때, 상기 제1가스는, 다양한 유량으로 공급될 수 있다.
또한, 상기 제1가스는, 상기 제1가스와 함께 다양한 종류의 비활성 가스가 공급될 수 있으며, 예를 들어, He, Ar 등의 가스가 공급될 수 있다.
다만, 상기 비활성가스에는, 제1가스와 함께 공급 시 절연층(100)의 damage를 높이게 되는 N2 가스는 제외됨이 바람직하다.
한편, 상기 제1처리단계(S10)에서 인가되는 RF전원은, 공정챔버 내 상부전극(예를 들어, 샤워헤드) 및 하부전극(예를 들어, 스테이지 히터) 중 적어도 어느 하나에 구성됨으로써 상기 제1가스 공급시 챔버 내부에 RF전력을 인가할 수 있다.
이때, 상기 제1가스를 활성화시키기 위해 인가되는 RF전원은, 다양한 방식, 주파수 및 파워 등으로 공급될 수 있다.
예를 들어, 상기 RF전원은, 공정 챔버 내부에 직접 인가되어 챔버 내에서 제1가스가 활성화되도록 하는 다이렉트 플라즈마 방식 또는 외부에 마련된 리모트 플라즈마 발생기(RPG, Remote Plasma Generator)에서 제1가스를 플라즈마 상태로 활성화시킨 뒤, 활성화된 제1가스를 챔버 내부에 공급하는 RPG 방식 등 다양한 방식으로 공급될 수 있다.
또한, 상기 제1처리단계(S10)에서 인가되는 RF전원은, 다양한 주파수 대역의 RF전력을 인가할 수 있으며, 상기 주파수는 20MHz 내지 60MHz 대역의 VHF(Very High Frequency), 10MHz 내지 20MHz 대역의 HF(High Frequency), 300KHz 내지 400KHz 대역의 LF(Low Frequency)로 나뉠 수 있고, 특별히 이에 한정되는 것은 아니다.
추가로, 상기 RF전원은, 서로 다른 대역의 주파수를 동시에 공급(듀얼 주파수)하거나, 하나의 대역의 주파수를 공급(싱글 주파수)하는 등 다양한 방식으로 RF전력을 인가할 수 있다.
즉, 하나의 예로서, 상기 제1처리단계(S10)에서 인가되는 RF전원은 HF(High Frequency) 전원을 포함한 싱글 주파수로 공급될 수 있다.
한편, 상기 제1처리단계(S10)는, 상기 제1가스의 산화금속 환원속도에 따라 다양한 시간으로 수행될 수 있다.
여기서, 도 5는, 상기 제1처리단계에서 제1가스의 다양한 공급시간에 따른 CuO의 검출량을 보여주는 XPS-depth 그래프로서, 각 실시예는 제1처리단계(S10)를 수행하지 않은 경우와, 제1처리단계(S10)를 각각 1초, 3초, 6초 및 12초로 수행한 경우이며, 각 실시예 별로 CuO의 검출여부를 확인할 수 있었다.
이때, 도 5에 도시된 바와 같이, 제1처리단계(S10)를 수행하지 않은 제1실시예를 제외한 제2실시예 내지 제5실시예에서는 CuO가 검출되지 않음을 확인할 수 있었다.
즉, 상기 제1처리단계(S10)는, 1초 처리한 제2실시예의 경우에도 유효한 CuO 제거 효과를 가지는바, 1초 이상 수행되는 경우라면 어떠한 수행시간이나 가능하다.
한편, 상기 제1처리단계(S10)는, 다양한 온도에서 수행될 수 있으며, 예를 들어, 400℃ 이하에서 수행될 수 있다.
그리고, 상기 제1처리단계(S10)는, 다양한 압력에서 수행될 수 있으며, 예를 들어 5기압 이하에서 수행될 수 있다.
여기서 제2처리단계(S20)는, 상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 단계로서, 다양한 구성이 가능하다.
구체적으로, 상기 제2처리단계(S20)는, 질소를 포함하는 제2가스를 플라즈마화하여 질소 라디칼을 생성하게 되며, 생성된 질소 라디칼은 상기 금속패턴(100a) 표면의 금속과 결합하면서 질화금속을 형성하게 된다.
여기서, 상기 제2가스는 질소를 포함하는 가스로서, NH3 가스 등 다양한 가스가 사용될 수 있으며, 상기 제2처리단계(S20)에서 인가되는 RF전원에 의하여 플라즈마 상태로 활성화되어 금속패턴의 금속과 반응하는 질화금속을 형성하게 된다.
이때, 상기 제2가스는 다양한 유량으로 공급될 수 있다.
또한, 상기 제2가스와 함께 다양한 종류의 비활성 가스가 공급될 수 있으며, 예를 들어, He, Ar, N2 등의 가스가 공급될 수 있다.
한편, 상기 제2처리단계(S20)에서 인가되는 RF전원은, 공정챔버 내 상부전극(예를 들어, 샤워헤드) 및 하부전극(예를 들어, 스테이지 히터) 중 적어도 어느 하나에 구성됨으로써 상기 제2가스 공급시 챔버 내부에 RF전력을 인가할 수 있다.
이때, 상기 제2가스를 활성화시키기 위해 인가되는 인가되는 RF전원은, 다양한 방식, 주파수 및 파워 등으로 공급될 수 있다.
예를 들어, 상기 RF전원은, 공정 챔버 내부에 직접 인가되어 챔버 내에서 제2가스가 활성화되도록 하는 다이렉트 플라즈마 방식 또는 외부에 마련된 리모트 플라즈마 발생기(RPG,Remote Plasma Generator)에서 제1가스를 플라즈마 상태로 활성화시킨 뒤, 활성화된 제2가스를 챔버 내부에 공급하는 RPG 방식 등 다양한 방식으로 공급될 수 있다.
또한, 상기 제2처리단계(S20)에서 인가되는 RF전원은, 다양한 주파수 대역의 RF전력을 인가할 수 있으며, 상기 주파수는 20MHz 내지 60MHz 대역의 VHF(Very High Frequency), 10MHz 내지 20MHz 대역의 HF(High Frequency), 300KHz 내지 400KHz 대역의 LF(Low Frequency)로 나뉠 수 있고, 특별히 이에 한정되는 것은 아니다.
추가로, 상기 RF전원은, 서로 다른 대역의 주파수를 동시에 공급(듀얼 주파수)하거나, 하나의 대역의 주파수를 공급(싱글 주파수)하는 등 다양한 방식으로 RF전력을 인가할 수 있다.
즉, 하나의 예로서, 상기 RF전원은, 도 3에 도시된 바와 같이, HF(High Frequency) 전원과 함께 질화금속의 형성을 돕는 LF(Low Frequency) 전원을 포함함으로서 듀얼 주파수로 공급될 수 있다.
한편, 상기 RF전원은 다양한 파워로 인가될 수 있으며, 예를 들어, 상기 RF전원은, HF전원이 500W 내지 600W로, LF전원이 200W 내지 300W으로 설정될 수 있다.
또한, 상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는, 상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워와 상이하게 설정될 수 있다.
즉, 상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는, 상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워보다 크거나 작게 설정될 수 있다.
다만, 상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는, 금속 및 질소 라디칼의 bonding에 영향을 미치므로, 도 3에 도시된 바와 같이, 상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워보다 크게 설정됨이 바람직하다.
예를 들어, 상기 제1처리단계(S10)에서 인가되는 HF전원의 파워가 300W인 경우, 상기 제2처리단계(S20)에서 인가되는 HF전원의 파워는 560W로 공급될 수 있다.
한편, 상기 제2처리단계(S20)는, 상기 제2가스의 질화금속 형성속도에 따라 다양한 시간으로 수행될 수 있다.
도 6는, 제2처리단계의 다양한 수행시간에 따른 질화금속의 양(Cu-N의 binding energy)를 보여주는 XPS 그래프로서, 제2가스는 NH3가스가 사용되었다.
여기서, 제1실시예는 절연층(100)에 제2가스만을 12초 공급한 경우이며, 제2실시예는 절연층(100)에 제2가스를 4초 공급한 경우이고, 제3실시예는, 절연층(100)에 제2가스를 3초 공급한 경우이다.
도 6를 참조하면, 제2실시예에서 생성되는 질화금속의 양은, 제1실시예에서 생성되는 질화금속의 양과 비슷한 경향을 보이나, 제3실시예에서 생성되는 질화금속의 양은, 제1실시예에서 생성되는 질화금속의 양과 차이가 있음을 확인할 수 있다.
즉, 도 6의 실험 데이터를 고려하면 절연층(100) 및 캡핑층(200) 간의 접착력을 향상을 위하여 형성되어야 하는 질화금속의 양은 제2가스를 4초 이상 공급해야 형성되므로 제2처리단계(S20)는, 4초 이상 수행됨이 바람직함을 알 수 있다.
이때, 상술한 상기 제1처리단계(S10)의 수행시간을 고려해볼 때, 본 발명의 기판처리방법으로 단축할 수 있는 최소 공정시간을 도출할 수 있다.
구체적으로, 본 발명에 따른 기판처리방법은, 상기 제1처리단계(S10)를 1초 이상, 상기 제2처리단계(S20)를, 4초 이상 수행하는 경우, 종래 기술과 동일한 효과를 발휘하게 되므로, 최소 5초의 수행시간을 가질 수 있다.
즉, 본 발명에 따른 기판처리방법은, 종래 절연층(100)의 표면처리를 위한 수행시간이 최소 12초 이상 수행되어야 하는 점에 비추어 볼 때, 전체 공정시간을 최대 7초를 단축할 수 있는 효과가 있다.
한편, 상기 제2처리단계(S20)는, 다양한 온도에서 수행될 수 있으며, 예를 들어 400℃ 이하에서 수행될 수 있다.
그리고, 상기 제2처리단계(S20)는, 다양한 압력에서 수행될 수 있으며, 예를 들어 5기압 이하에서 수행될 수 있다.
한편, 본 발명은 기판(10)상에 금속패턴(100a)이 형성된 절연층(100)을 형성하는 절연층 형성단계와; 상기 금속패턴(100a)의 표면을 처리하는 표면처리단계와; 상기 절연층(100)에 캡핑층(200)을 형성하는 캡핑층 형성단계를 포함하는 반도체 소자 제조방법으로서, 상기 표면처리단계는, 상술한 기판처리방법에 의하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법을 개시한다.
여기서 절연층 형성단계는, 기판(10)상에 금속패턴(100a)이 형성된 절연층(100)을 형성하는 단계로서, 다양한 구성이 가능하다.
예를 들어, Cu 금속패턴을 형성하는 경우, 싱글 다마신(single damascene) 또는 듀얼 다마신(dual damascene) 공정을 이용하여 상기 절연층(100) 상에 비아(via) 또는 트렌치(trench) 구조로 회로를 형성하는 패턴을 형성하게 된다.
이때, 상기 패턴 형성 후 Cu 증착 전 Cu의 절연층(100) 내부로의 확산을 방지하기 위하여, 도 1에 도시된 바와 같이, Ti, TiN, Ta 또는 TaN 등의 배리어층(30)이 형성될 수 있다.
이후, 상기 배리어층(30)이 형성된 패턴에 Cu가 증착되며, 과전착된 Cu는 CMP공정을 이용하여 제거될 수 있다.
그리고, 상기 금속패턴(100a)이 형성된 절연층(100)은, 다층금속배선을 이루기 위하여 복수개가 적층될 수 있으며, 이때, 복수개의 절연층(100)의 중간에, 도 1에 도시된 바와 같이, 식각정지를 위하여 식각정지층(20)이 형성될 수도 있음은 물론이다.
여기서 표면처리단계는, 상기 금속패턴(100a)의 표면을 처리하는 단계로서, 다양한 구성이 가능하다.
즉, 상기 표면처리단계는, 상술한 바와 같이, 상기 금속패턴(100a)의 표면에 형성되는 산화금속을 환원시키며, 후술하는 캡핑층(200)과 절연층(100)의 접착력을 향상시키기 위하여 질화금속을 형성시킬 수 있다.
한편, 캡핑층 형성단계는, 상기 절연층(100) 상에 캡핑층(200)을 형성하는 단계로서, 다양한 구성이 가능하다.
여기서, 상기 캡핑층(200)은, 금속원자의 확산 및 산화를 방지하며, 식각정지를 위한 ESL(etch stop layer)층으로 사용되는 구성으로서, 다양한 구성이 가능하다.
이때, 상기 캡핑층(200)은, 금속물질의 산화 및 절연층(100)으로의 확산을 방지할 수 있는 물질이라면 어떠한 물질이나 가능하며, 예를 들어 실리콘 질화물(SiN), 실리콘 탄소질화물(SiCN)을 포함할 수 있다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시 예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시 예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.
S10 : 제1처리단계 S20 : 제2처리단계

Claims (16)

  1. 금속패턴(100a)이 패터닝된 절연층(100)이 형성된 기판(10)을 처리하는 기판처리방법에 있어서,
    상기 기판(10)에 수소를 포함하는 제1가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 형성된 산화금속을 환원시키는 제1처리단계(S10)와;
    상기 기판(10)에 질소를 포함하는 제2가스를 플라즈마화하여 상기 금속패턴(100a) 표면에 질화금속을 형성하는 제2처리단계(S20)를 포함하는 기판처리방법.
  2. 청구항 1에 있어서,
    상기 제2처리단계(S20)에서 인가되는 RF전원은,
    HF(High Frequency) 전원과 LF(Low Frequency) 전원을 포함한 듀얼 주파수로 공급되는 것을 특징으로 하는 기판처리방법.
  3. 청구항 2에 있어서,
    상기 제1처리단계(S10)에서 인가되는 RF전원은, HF(High Frequency) 전원을 포함한 싱글 주파수로 공급되는 것을 특징으로 하는 기판처리방법.
  4. 청구항 3에 있어서,
    상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는,
    상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워와 상이한 것을 특징으로 하는 기판처리방법.
  5. 청구항 4에 있어서,
    상기 제2처리단계(S20)에서 인가되는 HF(High Frequency)전원의 파워는,
    상기 제1처리단계(S10)에서 인가되는 HF(High Frequency)전원의 파워보다 큰 것을 특징으로 하는 기판처리방법.
  6. 청구항 1에 있어서,
    상기 제1가스는, H2인 것을 특징으로 하는 기판처리방법.
  7. 청구항 1에 있어서,
    상기 제2가스는, NH3인 것을 특징으로 하는 기판처리방법.
  8. 청구항 1에 있어서,
    상기 금속패턴(100a)은, 구리(Cu)를 포함하는 것을 특징으로 하는 기판처리방법.
  9. 청구항 1에 있어서,
    상기 절연층(100)은, 유전율 3.0 이하의 저유전(low-k) 물질을 포함하는 것을 특징으로 하는 기판처리방법.
  10. 청구항 1에 있어서,
    상기 제1처리단계(S10)는, 플라즈마 상태로 여기된 상기 제1가스를 챔버 내부에 공급하는 것을 특징으로 하는 기판처리방법.
  11. 청구항 1에 있어서,
    상기 제2처리단계(S20)는, 플라즈마 상태로 여기된 상기 제2가스를 챔버 내부에 공급하는 것을 특징으로 하는 기판처리방법.
  12. 청구항 1에 있어서,
    상기 제1처리단계(S10)는, 1초 이상 수행되는 것을 특징으로 하는 기판처리방법.
  13. 청구항 1에 있어서,
    상기 제2처리단계(S20)는, 4초 이상 수행되는 것을 특징으로 하는 기판처리방법.
  14. 청구항 1에 있어서,
    상기 제1처리단계(S10) 및 제2처리단계(S20) 중 적어도 어느 하나는, 400℃ 이하에서 수행되는 것을 특징으로 하는 기판처리방법.
  15. 청구항 1에 있어서,
    상기 제1처리단계(S10) 및 제2처리단계(S20) 중 적어도 어느 하나는, 5기압 이하에서 수행되는 것을 특징으로 하는 기판처리방법.
  16. 기판(10)상에 금속패턴(100a)이 형성된 절연층(100)을 형성하는 절연층 형성단계와;
    상기 금속패턴(100a)의 표면을 처리하는 표면처리단계와;
    상기 절연층(100)에 캡핑층(200)을 형성하는 캡핑층 형성단계를 포함하는 반도체 소자 제조방법으로서,
    상기 표면처리단계는, 청구항 제1항 내지 제15항 중 어느 하나의 항의 기판처리방법에 의하여 수행되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020210027621A 2021-03-02 2021-03-02 기판처리방법 및 이를 포함하는 반도체 소자 제조방법 KR20220123983A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210027621A KR20220123983A (ko) 2021-03-02 2021-03-02 기판처리방법 및 이를 포함하는 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210027621A KR20220123983A (ko) 2021-03-02 2021-03-02 기판처리방법 및 이를 포함하는 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
KR20220123983A true KR20220123983A (ko) 2022-09-13

Family

ID=83286575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210027621A KR20220123983A (ko) 2021-03-02 2021-03-02 기판처리방법 및 이를 포함하는 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR20220123983A (ko)

Similar Documents

Publication Publication Date Title
US9418889B2 (en) Selective formation of dielectric barriers for metal interconnects in semiconductor devices
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
US6902440B2 (en) Method of forming a low K dielectric in a semiconductor manufacturing process
US6821884B2 (en) Method of fabricating a semiconductor device
CN101606234B (zh) 蚀刻方法及存储介质
US6806191B2 (en) Semiconductor device with a copper line having an increased resistance against electromigration and a method of forming the same
KR100407998B1 (ko) 금속 배선의 콘택 영역 세정 방법
US11069568B2 (en) Ultra-thin diffusion barriers
US20070218214A1 (en) Method of improving adhesion property of dielectric layer and interconnect process
US7745335B2 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
KR101179111B1 (ko) 에칭 방법 및 기억 매체
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
KR20220123983A (ko) 기판처리방법 및 이를 포함하는 반도체 소자 제조방법
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2004103747A (ja) 半導体装置の製造方法
KR20090109578A (ko) 반도체 장치의 제조 방법 및 기록 매체
JP4948278B2 (ja) 半導体装置の製造方法
US7488681B2 (en) Method for fabricating Al metal line
JP4380414B2 (ja) 半導体装置の製造方法
KR20230052682A (ko) 기판처리방법 및 이를 이용하는 반도체 소자 제조방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
JP5925898B2 (ja) フルオロカーボン用の金属カーバイドバリア層を形成する方法
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
KR100779337B1 (ko) 반도체 장치 형성 방법
JP2006100462A (ja) 半導体装置の製造方法